

# ETSIST-UPM Dpto. de Ingeniería Telemática y Electrónica


# Diseño Digital 1 Bloque temático 1

BT1.P3

Flip-flops y registros




# Flip-flops tipo D




Entradas		Salidas		
D	CLK	Q(T)		
0	$\uparrow$	0		
1	<b>↑</b>	1		

Tabla de transiciones




# Flip-flops tipo D con entradas asíncronas



Flip-flop D con entrada de clear activa a nivel bajo


Entradas			Salidas	
CL	D	CLK	Q(T)	
0	X	Χ	0	
1	0	$\uparrow$	0	
1	1	<b>↑</b>	1	

Tabla de transiciones



Cronograma de un flip-flop D con clear


#### Flip-flops tipo D con entrada de habilitación




Flip-flop D con entrada de habilitación

	Salidas			
nRST	EN	D	CLK	Q(T)
0	Χ	Χ	Χ	0
1	0	Χ	$\uparrow$	Q(T-1)
1	1	0	$\uparrow$	0
1	1	1	$\uparrow$	1

Tabla de transiciones




Símbolo de un flip-flop D con entrada de habilitación activa a nivel alto




BT1\_P3\_4

#### Flip-flops tipo D con preset o reset síncrono








Flip-flop D con preset síncrono activo a nivel alto


BT1\_P3\_5

## Flip-flops tipo D con habilitación, reset y preset síncrono




Flip-flop D con entrada de habilitación, preset y reset síncronos.


#### Registros con escritura y lectura en paralelo




Registro de 4 bits con entrada de habilitación







#### Registros de desplazamiento



Entradas		Nodos internos		Salidas			
nRST	ENA	Din	CLK	$Q_0$	$Q_1$	Q <sub>2</sub>	Dout
0	Χ	Χ	X	Χ	Χ	Χ	0
1	0	Χ	$\uparrow$	$q_0$	$q_1$	$q_2$	$d_{out}$
1	1	$d_{\text{in}}$	$\uparrow$	$d_{in}$	$q_0$	$q_1$	$q_2$






Tabla de funcionamiento

Cronograma del registro de desplazamiento de 4 bits

### Registros de desplazamiento con entrada o salida paralelo





Registro de desplazamiento de 4 bits con entrada de datos paralelo

