

 <p>UNIVERSIDAD POLITÉCNICA DE MADRID</p> <p><i>ETSIS de Telecomunicación</i></p>				APELLIDOS:				
				NOMBRE:			DNI:	
				ASIGNATURA: DISEÑO DIGITAL I			Bloque: II (Práctico)	
				TITULACIÓN: <input type="checkbox"/> Electrónica de Comunic. <input type="checkbox"/> Sistemas de Telecom. <input type="checkbox"/> Sonido e Imagen <input type="checkbox"/> Telemática				
Fecha			Curso	Calificación de los ejercicios				Nota Final
09	01	2017	TERCERO					

ADVERTENCIAS PARA LA REALIZACIÓN DE LA SEGUNDA PARTE DEL EXAMEN (Ejercicios 6 y 7)

- Rellene **AHORA** los datos personales que deben figurar en esta hoja.
- Mientras dure el examen deberá exponer su D.N.I. encima de la mesa.
- **NO SE ADMITIRÁN** exámenes escritos a lapicero ni con tinta roja o verde.
- **COMPRUEBE** que su ejemplar del examen consta de **2** ejercicios en **4** páginas numeradas.
- En este examen **NO PUEDEN UTILIZARSE CALCULADORAS, LIBROS, APUNTES NI DISPOSITIVOS DE TELECOMUNICACIÓN**. Retírelos ahora de la mesa.
- La duración de esta parte del examen es de **75 minutos**.
- Rellene la siguiente tabla que registra el puesto de laboratorio donde está realizando el examen

Aula:	Puesto:
--------------	----------------

Esta hoja se ha dejado en blanco intencionadamente

Los dos ejercicios de esta parte del examen toman como punto de partida un modelo **alternativo y completamente correcto** del circuito detector de pulsaciones dobles y simples descrito en la primera parte del examen práctico. La descripción de su funcionalidad se repite aquí:

Se trata de un circuito capaz de distinguir entre pulsaciones simples y dobles (dos pulsaciones en menos de 0.5 segundos) realizadas con un pulsador que, mientras permanece pulsado, genera continuamente un nivel lógico alto. El circuito opera con un reloj de 1 MHz.

*La señal generada por el pulsador se conecta a la entrada **pulso**. La detección de pulsaciones dobles consiste en un pulso, activo a nivel alto y con una duración de un periodo de reloj, en la salida **pulso doble**, pulso que se activa en el periodo de reloj en que se detecta la segunda pulsación. La detección de pulsaciones simples, consistente también en un pulso activo a nivel alto y con una duración de un periodo de reloj en la salida **pulso_simple**, se activa cuando transcurren 0.5 segundos desde el comienzo de la pulsación.*

1. Descargue ahora desde Moodle el fichero **ctrl_pulsaciones_2.vhd**. El fichero contiene un modelo SINTÁCTICA y FUNCIONALMENTE CORRECTO del sistema digital descrito.

Añada el fichero al proyecto que creó en la parte anterior del examen, **proy_examen**.

Nota: Los ejercicios 6 y 7 pueden realizarse en cualquier orden, pues son independientes entre sí. Para la realización de ambos debe partirse de la versión del fichero que acaba de descargar.

Nota: Los ejercicios 6 y 7 plantean añadir funcionalidades nuevas al circuito; debe entender que, tras añadirlas, las originales, y no afectadas por las modificaciones, deben continuar funcionando correctamente, tal y como se indica en la descripción funcional inicial del circuito.

Ejercicio 6	Diseño de subsistemas digitales		
		1 punto	30 minutos

Modifique el modelo del circuito para que cumpla con las siguientes especificaciones:

1. Mediante una nueva entrada, **intervalo**, de dos bits, debe poder seleccionarse el lapso de tiempo para las dobles pulsaciones entre 0.25 segundos (cuando **intervalo** vale 0), 0.5 segundos (cuando **intervalo** vale 1), 0.75 segundos (cuando **intervalo** vale 2) y 1 segundo (cuando **intervalo** vale 3).
2. La activación de la salida **pulso_doble** debe durar dos ciclos de reloj.

El nombre de la declaración de entidad de la nueva versión del circuito debe ser **ctrl_pulsaciones_2_ej_6**. Una vez realizadas las modificaciones, puede descargar desde Moodle el fichero **test_ctrl_pulsaciones_2_ej_6.vhd**, que contiene un test-bench apropiado para verificar las funcionalidades añadidas.

ATENCIÓN: Una vez terminado el ejercicio, **SUBA** a **Moodle** la versión final del fichero **ctrl_pulsaciones_2_ej_6**, con el nombre **ctrl_pulsaciones_2_ej_6.vhd**, rellenando con sus datos (**nombre** y **fecha**) la cabecera del fichero.

Ejercicio 7	Diseño de subsistemas digitales		
		1 punto	45 minutos

Modifique el modelo del circuito (el originalmente descargado en esta parte del examen, no el que haya modificado para realizar el ejercicio 6) para que el circuito sea capaz de distinguir entre pulsaciones simples, dobles y triples (añadiendo una nueva salida, **pulso_triple**) realizadas dentro de un lapso de tiempo de 1 segundo y, también, pulsaciones largas (añadiendo una nueva salida, **pulso_largo**), entendiendo como tales aquellas en las que la señal generada por el pulsador se mantiene a nivel alto durante al menos un segundo.

Nota: Las pulsaciones largas no deben dar lugar a que se active la salida **pulso_simple**.

El nombre de la declaración de entidad de la nueva versión del circuito debe ser **ctrl_pulsaciones_2_ej_7**. Una vez realizadas las modificaciones, puede descargar desde Moodle el fichero **test_ctrl_pulsaciones_2_ej_7.vhd**, que contiene un test-bench apropiado para verificar las funcionalidades añadidas.

ATENCIÓN: Una vez terminado el ejercicio, **SUBA** a **Moodle** la versión final del fichero **ctrl_pulsaciones_2_ej_7.vhd**, con el nombre **ctrl_pulsaciones_2_ej_7.vhd**, rellenando con sus datos (**nombre** y **fecha**) la cabecera del fichero.