)	INIIVEDCIDAD	APELLIDOS:						
			JNIVERSIDAD POLITÉCNICA	NOMBRE:				DNI:	DNI:	
1			DE MADRID	ASIGNATURA: DISEÑO DIGITAL I				Bloq	Bloque: II (Escrito)	
ETSIS de Telecomunicación				TITULACI	TULACIÓN: □ Electrónica de Comunic. □ Sistemas de Telecom.				□ Sonido e Imagen □ Telemática	
Fecha Curso			Calificación de los ejercicios				Nota Final			
09	01	2017	TERCERO							

ADVERTENCIAS PARA LA REALIZACIÓN DE LA PRIMERA PARTE DEL EXAMEN (Ejercicios 1, 2, 3 y 4)


- Rellene AHORA los datos personales que deben figurar en esta hoja.
- Mientras dure el examen deberá exponer su D.N.I. encima de la mesa.
- NO SE ADMITIRÁN exámenes escritos a lapicero ni con tinta roja o verde.
- COMPRUEBE que su ejemplar del examen consta de 4 ejercicios en 16 páginas numeradas.
- En este examen NO PUEDEN UTILIZARSE CALCULADORAS, LIBROS, APUNTES NI DISPOSITIVOS DE TELECOMUNICACIÓN. Retírelos ahora de la mesa.
- La duración de esta parte del examen es de 110 minutos.

Esta hoja se ha dejado en blanco intencionadamente

Ejercicio 1	icio 1 Subsistemas digitales						
		0.5 puntos	15 minutos				

Dibuje el diagrama de bloques de un contador BCD de dos dígitos con entrada de habilitación, activa a nivel alto, entrada de reset síncrono, también activa a nivel alto y entrada de reset asíncrono activa a nivel bajo. Realícelo empleando contadores BCD de un dígito y la lógica adicional que considere necesaria. Debe describir detalladamente el modelo lógico (interfaz y función) de cada uno de los bloques que utilice.

Nota: realice el conexionado utilizando etiquetas



CNT_BCD_1: CONTADOR BCD CON ENTRADA DE HABILITACIÓN (CIN) Y SALIDA DE FIN DE CUENTA DEPENDIENTE DE LA HABILITACION (COUT); ENTRADA DE RESET SÍNCRONO Y ENTRADA DE RESET ASÍNCRONO.

CNT_BCD-2: CONTADOR BCD CON ENTRADA DE HABILITACIÓN (ENA), ENTRADA DE RESET SÍNCRONO Y ENTRADA DE RESET ASÍNCRONO

Ejercicio 2	Subsistemas Digitales		
		0.5 puntos	10 minutos

El siguiente el código VHDL modela el funcionamiento de un subsistema complejo. Determine el tipo de subsistema, indicando sus características específicas. Además, explique detalladamente su funcionamiento. El reloj del circuito tiene una frecuencia de 100 MHz.


```
library ieee;
use ieee.std_logic 1164.all;
use ieee.std logic unsigned.all;
entity circuito is
port(clk: in std logic;
     nRst: in
                  std logic;
     trig: in
                  std logic;
     pulse: buffer std logic);
end entity;
architecture rtl of circuito is
  signal cuenta: std logic vector (25 downto 0);
  process (clk, nRst)
  begin
    if nRst = '0' then
      cuenta <= (others => '0');
    elsif clk'event and clk = '1' then
      if trig = '1' and pulse = '0' then
        cuenta <= (0 => '1', others => '0');
      elsif pulse = '1' then
        if cuenta /= 50000000 then
          cuenta <= cuenta + 1;
          cuenta <= (others => '0');
        end if;
      end if;
    end if;
  end process;
  pulse <= '1' when cuenta /= 0 else '0';
end rtl;
```


MONDESTABLE NO REDISPARABLE QUE GENERA UN PULSO DE O.SS. ENTRADA DE DISPARO, trig, Y SALIDA DE PULSO, PUÍSE.

Ejercicio 3	Análisis de modelos. Diseño			
		2	puntos	40 minutos

El siguiente el código VHDL modela el funcionamiento de un determinado circuito.

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic unsigned.all;
entity circuito is
                  std_logic_vector(3 downto 0);
        in
port (A:
                 std_logic_vector(3 downto 0);
std_logic;
    B:
             in
     ctrl op: in
     sgn: buffer std_logic;
     modulo: buffer std logic vector (7 downto 0));
end entity;
architecture rtl of circuito is
  signal opA_minu: std_logic_vector(3 downto 0);
  signal opB_sust: std logic vector(3 downto 0);
  signal res bin: std logic vector (4 downto 0);
  signal carry: std logic;
begin
  sgn <= '1' when ctrl op = '1' and B > A else
         101;
  opA minu <= A when sgn = '0' else
             B;
  opB sust <= B when sgn = '0' else
             A;
  res bin <= ('0' & opA_minu) + opB_sust when ctrl_op = '0' else
             ('0' & opA minu) + (not opB_sust) + 1;
  carry <= '1' when res_bin > 9 and ctrl_op = '0' else
           101;
  modulo(7 downto 4) <= "000" & carry;
  modulo(3 downto 0) <= res_bin(3 downto 0) + ('0'&carry&carry & '0');</pre>
end rtl;
```





COMPAL : COMPARADOR BINARIO DE 4 BITS. ACTIVA CASACIDA
COANDO B >A

MUX: SPIECTOR DE DATOS DE DOS CANACES DE 4 BITS

SUM_DEST: SUMADOR - RESTADOR DE 5 BITS

COMPARADOR CON UNA CONSTANTE. ACTIVA
LA SACIDA CUANDO LA ENTRADA, DE 5 BITS,
ES MAYOR QUE 9

SUMADUR: SUMADUR DE 4BITS

2. Explique detalladamente el funcionamiento del circuito, teniendo en cuenta que las entradas A y B son dígitos BCD. (0.9 puntos)

EL CIRCUITO SUMA O RESTA DOS NUMEROS

BCD DE UN DÍGITO Y EXPRESA LA SALIDA

EN CÓDIGO SIGNO + MAGNITUD, EXPRESANDO

LA MAGNITUD (MÓDULO) EN BCD CON

POS DÍGITOS

3. Escriba el fragmento de código que habría que añadir para modelar una salida adicional del circuito, sal_ca2, que entregue el resultado en complemento a 2. Indique además el número de bits que debe tener dicha salida. (0.6 puntos)

Nº de bits de la salida sal_ca2:

Ejercicio 4	Análisis de modelos. Diseño					
		3 puntos	45 minutos			

El siguiente el código VHDL modela el funcionamiento de un circuito que controla el nivel de ocupación del aforo de un local.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std logic unsigned.all;
entity circuito 2 is
port(clk: in std logic;
             in std logic;
     nRst:
     entrada: in std logic;
     salida: in std logic;
              buffer std logic vector (6 downto 0);
     aforo:
     alarma: buffer std logic);
end entity;
architecture rtl of circuito 2 is
  signal ent reg:
                      std logic; -- Declaración de señales
  signal sal reg:
                        std_logic;
  signal pulso ent:
                        std_logic;
                        std_logic;
  signal pulso sal:
  signal ena cnt:
                        std_logic;
  signal u dw cnt:
                         std_logic;
  signal ena_rst_alarma: std_logic;
  signal cnt_alarma: std logic vector(16 downto 0);
  signal fdc:
                        std logic;
  constant fdc_alarma: natural := 100000;
begin
  process (nRst, clk) -- Conformadores de pulsos (Fragmento 1)
  begin
   if nRst = '0' then
     ent reg <= '0';
   elsif clk'event and clk = '1' then
     ent reg <= entrada;
    end if;
  end process;
 process (nRst, clk)
 begin
   if nRst = '0' then
     sal reg <= '0';
   elsif clk'event and clk = '1' then
     sal reg <= salida;
   end if;
 end process;
 pulso_ent <= '1' when entrada = '1' and ent_reg = '0' else
 pulso_sal <= '1' when salida = '1' and sal reg = '0' else
 -- Fin de Conformadores de pulsos (Fin del fragmento 1)
```

```
-- Control del contador de aforo y contador de aforo (Fragmento 2)
   ena cnt <= '1' when pulso ent /= pulso_sal else
              101;
   u dw cnt <= '0' when pulso ent = '1' else
               '1' when pulso sal = '1';
  process (nRst, clk)
  begin
    if nRst = '0' then
       aforo <= (others => '0');
     elsif clk'event and clk = '1' then
       if ena_cnt = '1' then
         if u_dw_cnt = '0' then
           aforo <= aforo + 1;
        else
          aforo <= aforo - 1;
        end if;
      end if;
    end if;
  end process;
  -- Fin del Control del contador de aforo y contador de aforo
  -- Control de alarma y generación de alarma (Fragmento 3)
  ena rst_alarma <= '1' when aforo = 100 else
                     101;
  process (nRst, clk)
  begin
    if nRst = '0' then
      cnt alarma <= (0 => '1', others => '0');
    elsif clk'event and clk = '1' then
      if ena_rst_alarma = '1' then
        if fdc = '1' then
          cnt_alarma <= (0 => '1', others => '0');
        else
          cnt alarma <= cnt alarma + 1;
        end if;
      else
        cnt alarma <= (0 => '1', others => '0');
      end if;
    end if;
  end process;
  fdc <= '1' when cnt_alarma = fdc_alarma else</pre>
         101;
  alarma <= '1' when cnt_alarma > fdc_alarma/2 else
            101;
  -- Fin del control de alarma y generación de alarma
end rtl;
```

El circuito recibe dos señales procedentes de dos sensores que se activan cuando una persona entra (entrada) o abandona el local (salida). Dichas señales son pulsos, activos a nivel alto y de una duración indeterminada —depende del tiempo que el paso de una persona active el sensor. Estos dos pulsos se conforman (fragmento 1 del código) para convertirlos en pulsos con un ancho de un periodo del reloj del circuito.

Los pulsos conformados (pulso_ent y pulso_sal) controlan la cuenta del aforo ocupado generando dos señales de control de cuenta: una señal de habilitación (ena_cnt_aforo) y una señal de control del sentido de cuenta (u_dw_cnt). La generación de estas dos señales y el modelo del contador del aforo constituyen el fragmento 2 del código del modelo.

El número de personas dentro del local se indica mediante la salida **aforo**. El aforo máximo es de 100 personas y cuando se alcanza dicho nivel de ocupación se impide la entrada de más clientes, por lo que mientras se mantenga dicha ocupación no podrá llegar ninguna señal procedente del sensor de entrada. Mientras el local se mantenga lleno se generará una señal de alarma (salida **alarma**). El circuito que genera dicha señal se modela en el **fragmento 3**.

1. Identifique los subsistemas que componen el sistema de control de aforo, detallando completamente las características de cada uno de ellos. (0.3 puntos)

CONFORMADORES DE POLSOS: CONVIERTEN UN PUISO DE DURACIÓN
JNOETERMINADA EN UN PUISO CON UMA DURACIÓN DE UN
PERIODO DE REIOJ (AUTOHATA DE HEALY).

CONTADOR REPORSIBLE DE 7 BITS: CONTADOR CON

ENTRADA DE HABILITACIÓN, ENTRADA DE CONTROL DER

SENTIDO DE CUENTA Y ENTRADA DE RESET ASÍNCRONO.

TLENE SALIDA DE FIN DE CUENTA J'NDEPENDIENTE

DE LA HABILITACIÓN. EL MÓDULO DER CONTADOR

ES 100.

TIMER: TEMPORIZADOR CON ENTRADA DE HABICITACION QUE GENERA UNA SEÑAL CUADRADA PCRIODICA CON UNA FRECUENCIA IGUAC A LA DEZ RECOJ DIVIDIDA POR 100.000 Y UN CICCO DE TRABAJO DEZ 50%. CUANDO LA ENTRADA DE HABILITACIÓN ESTÁ DESACTIVADA, RESETEA AL TIMER.

2. Proponga un estilo de codificación alternativo que permita mejorar la calidad del código del **fragmento 1**. (0.3 puntos)

Nota: La propuesta debe incluir una justificación clara y completa de la misma y, además, debe venir acompañada del código que la materializa.

process (dk, n Rst)

begin

if n Rst = 'o' then

ent_reg & 'o';

sal_reg & 'o';

elif c/k'event and c/k = '1' then

ent_reg & entrade;

sal_reg & salide;

end if

end process;

Simplifera el codije manteniendo o mejorando su inteligibilidad. 3. En el **fragmento 2** del código del modelo hay una infracción a las reglas de modelado de sistemas digitales simples.

a. Identifique y explique la infracción cometida (0.2 puntos)

Infracaion en el modelido combincaional de M_dW_cnt.

No se aspecifica en valor cuando pulso-ant y pulso-sal valen o Modeli un latch.

b. Corrija el error (escriba el código de sustitución) (0.1 puntos)

u_dw_cnt < 'o' when pulso_eut='1' else

'1' when pulso-sal='1' else

'x';

c. Explique el efecto que dicha infracción tendría sobre el funcionamiento del modelo en una simulación (0.2 puntos)

Ninguro. No k observana minjur
efecto ano malo perque, ameque (a
señal u-dw-cut valdne en ocasiones

preso-sal valgan P, en este caso el
contedes no este hebi litado y dicho
valor no resulta relevante.

4. Deduzca, analizando el **fragmento 3** del código, las características de la señal de alarma. El reloj del circuito es de 1 Mhz. (**0.4 puntos**)

CICLO DE TRABAJO: 50%

5. Escriba el fragmento de código que permitiría codificar en una nueva salida, **nivel**, el grado de ocupación del local de acuerdo con la siguiente escala: **vacío**, **baja ocupación** (entre 1 y 30 personas), **ocupación media** (entre 30 y 70 personas), **ocupación alta** (entre 70 y 99 personas) y **lleno**. Indique el código elegido para representar la información. (**0.4 puntos**)

nivel & "ooo" when a foro = 0 elsi
"ooo" when a foro > 0 and a foro < 31 else
"o10" when a foro > 30 and a foro < 71 else
"o11" when a foro > 70 and a foro < 100 else
"100"

001 baje ocupeain 010 ocupeain media 011 ocupación alta 100 lleno 6. Enumere los cambios (no debe escribir código) que habría que realizar en el código para modelar un sistema con un funcionamiento idéntico, pero en el que el aforo máximo pudiera programarse con cualquier valor comprendido entre 50 y 5000 personas. (0.4 puntos)

1.- Convertir el conteda de afero en un conteda de módulo programelela de 13 leits:

- aforo stallgic-rector (12 donnto 0)

- Anedir un compareda que tenje como enhado (cenente de aforo y una pueve entrada (aforo-prof). Su solida sere la alerena (fun de cuente) del circuito.

7. - Atiedir une runer entred, aforo-proj, per especificar el aforo programado. 7. Explique los cambios (no debe escribir código) que habría que realizar para que la señal de alarma consistiese en un único pulso con una duración de un minuto. (0.7 puntos)

Habría que añadir al circuite un monogheble no redisperable que genere pulsos de 1 minuto y cuyo disparo senée le señal de alcrence tras ser con formede poure jenerar un puelso con une du ración de 1 cido de reloj