

# MIPS 单周期处理器设计

## (实验课相关要求: lab5)



# 处理器设计目标

## □ 能实现几条简单指令的处理器

算术逻辑运算指令: **add, sub, ori** , (实验要求多三条: and , or, slt )

访问存储器: **lw, sw**

控制流指令: **beq, j**

# MIPS指令的子集

- 加法与减法

- add rd, rs, rt
- sub rd, rs, rt

- OR 立即数: *rs 或 IMM → rt*

- ori rt, rs, imm16

- 读内存 和 写内存

- lw rt, rs, imm16
- sw rt, rs, imm16


- 条件转移:

- beq rs, rt, imm16


- 无条件转移:

- j target

R 型:



I 型:



J 型:




*字#距离*  
*PC+4+imm×4*

*RISC-V: ↓*  
*PC+imm×2*

*目标寄存器的位置会改变*

*4位不变*

# 对比：RV32I 指令格式



## 分析各条指令的数据通路

## 指令的执行过程

## 取指令

## 指令译码

## 指令执行

```
ADD      R[rd] <- R[rs] + R[rt];      PC <- PC + 4
```

```
ORi      R[rt] <- R[rs] | zero_ext(Imm16);      PC <- PC + 4
```

```
LOAD    R[rt] <- MEM[ R[rs] + sign_ext(Imm16)];    PC <- PC + 4
```


```
STORE    MEM[ R[rs] + sign_ext(Imm16) ] ← R[rt];    PC ← PC + 4
```

```
BEQ      if ( R[rs] == R[rt] ) then  PC ← PC + 4 + sign_ext(Imm16)] || 00
          else  PC ← PC + 4
```

JUMP      PC ← (PC + 4[31-28], I25-0) || 00

↗ 字节偏移量  
↖ 报偏移量

# 单周期处理器




指令      数据通路

ADD       $PC \leftarrow PC + 4$

$R[rd] \leftarrow R[rs] + R[rt];$

控制信号:




指令      数据通路

ADD       $PC \leftarrow PC + 4$

控制信号: **Branch = 0, Jump=0,**

$R[rd] \leftarrow R[rs] + R[rt];$

**ALUSrc = BusB, ALUctr = "add", Extop=x,  
Memwrite=0, MemtoReg=ALU, RegDst = rd, RegWr=1**






指令      数据通路

ADD       $PC \leftarrow PC + 4$

控制信号: **Branch = 0, Jump=0,**

$R[rd] \leftarrow R[rs] + R[rt];$

**ALUsrc = BusB, ALUctr = "add", Extop=x,  
Memwrite=0, MemtoReg=ALU, RegDst = rd, RegWr=1**




## 指令 数据通路

**Ori**  $PC \leftarrow PC + 4$

控制信号: **PC\_source = 0, Jump=0,**

**$R[rt] \leftarrow R[rs] \text{ or } \text{unsign\_ext}(\text{Imm16})$ ;**

**$\text{ALUSrc} = \text{Im}, \text{ALUCtr} = \text{"or"}, \text{Extop} = \text{"unSn"},$   
 **$\text{Memwite}=0, \text{MemtoReg}=\text{ALU}, \text{RegDst} = \text{rt}, \text{RegWr}=1$****




# 指令 数据通路

LOAD PC  $\leftarrow$  PC + 4 ,

控制信号: **Branch = 0 , Jump=0,**

$R[rt] \leftarrow MEM[ R[rs] + sign\_ext(Imm16)];$

**ALUSrc = Im, ALUctr= "add", Extop = "Sn",  
Memwrite=0, MemtoReg=Mem, RegDst = rt, RegWr=1**



## 指令 数据通路


STORE  $PC \leftarrow PC + 4$  ,

控制信号: **Branch = 0, Jump=0,**

$MEM[R[rs] + \text{sign\_ext}(\text{Imm16})] \leftarrow R[rs];$

**ALUsrc = Im, ALUctr = "add", Extop = "Sn",**

**Memwrite=1, MemtoReg=x, RegDst = x, RegWr=0**




## 指令 数据通路

```
BEQ      if ( R[rs] == R[rt] ) then PC <- PC+4 + sign_ext(Imm16) || 00 else PC <- PC + 4
```

控制信号:  $ALUsrc = BusB$ ,  $ALUctr = \text{"sub"}$ ,  $Extop = \text{"Sn"}$ ,  $Branch = \text{"Br"}$ ,  $Jump=0$ ,  $Memwrite=0$ ,  $Regwrite=0$ , 其余=x


根据ALU算出branch再改变PC的值



## 指令 数据通路

**JUMP**       $PC \leftarrow (PC + 4[31-28], I_{25-0}) \parallel 00$

控制信号:    **Branch=0, Jump=1, Memwrite=0, Regwrite=0, 其余=x**



# 控制信号总结

指令      数据通路和控制信号:

|       |   |                        |
|-------|---|------------------------|
| ADD   | $R[rd] \leftarrow R[rs] + R[rt];$   | $PC \leftarrow PC + 4$ |
|       | Branch = 0 , Jump=0, ALUsrc = BusB , Extop=x, ALUctr = “add”,<br>Memwrite=0, MemtoReg=ALU, RegDst = rd, RegWr=1           |                        |
| Ori   | $R[rd] \leftarrow R[rs] \text{ or } R[rt];$   | $PC \leftarrow PC + 4$ |
|       | PC_source = 0, Jump=0, Extop = “Sn”, ALUsrc = Im, ALUctr = “or”,<br>Memwrite=0, MemtoReg=ALU, RegDst = rt, RegWr=1        |                        |
| LOAD  | $R[rt] \leftarrow \text{MEM}[R[rs] + \text{sign\_ext}(\text{Imm16})];$  | $PC \leftarrow PC + 4$ |
|       | Branch = 0 , Jump=0, Extop = “Sn”, ALUsrc = Im, ALUctr= “add”,<br>Memwrite=0, MemtoReg=Mem, RegDst = rt, RegWr=1          |                        |
| STORE | $\text{MEM}[R[rs] + \text{sign\_ext}(\text{Imm16})] \leftarrow R[rs];$  | $PC \leftarrow PC + 4$ |
|       | Branch = 0 , Jump=0, Extop = “Sn”, ALUsrc = Im, ALUctr = “add”,<br>Memwrite=1, MemtoReg=x, RegDst = x, RegWr=0            |                        |
| BEQ   | if ( $R[rs] == R[rt]$ ) then $PC \leftarrow PC + \text{sign\_ext}(\text{Imm16}) \parallel 00$ else $PC \leftarrow PC + 4$ |                        |
|       | ALUsrc = BusB , Extop = “Sn”, ALUctr = “sub” , Branch = “Br”, Jump=0,<br>Memwrite=0, Regwrite=0, MemtoReg=x, RegDst = x,  |                        |
| JUMP  | $PC \leftarrow (PC + 4[31-28], I_{25-0}) \parallel 00$  |                        |
|       | Branch=0, Jump=1, Memwrite=0, Regwrite=0, 其余=x  |                        |


# 控制信号总结

输入高6位与低6位

|             |      |         |         |         |         |         |         |
|-------------|------|---------|---------|---------|---------|---------|---------|
|             | func | 10 0000 | 10 0010 | 无关项     |         |         |         |
|             | op   | 00 0000 | 00 0000 | 00 1101 | 10 0011 | 10 1011 | 00 0100 |
|             |      | add     | sub     | ori     | lw      | sw      | beq     |
| RegDst      |      | 1       | 1       | 0       | 0       | x       | x       |
| ALUSrc      |      | 0       | 0       | 1       | 1       | 1       | 0       |
| MemtoReg    |      | 0       | 0       | 0       | 1       | x       | x       |
| RegWrite    |      | 1       | 1       | 1       | 1       | 0       | 0       |
| MemWrite    |      | 0       | 0       | 0       | 0       | 1       | 0       |
| Branch      |      | 0       | 0       | 0       | 0       | 0       | 1       |
| Jump        |      | 0       | 0       | 0       | 0       | 0       | 0       |
| ExtOp       |      | x       | x       | 0       | 1       | 1       | 1       |
| ALUctr<2:0> |      | Add     | Subtr   | Or      | Add     | Add     | Subtr   |



# 集成控制信号



# 实验指导书对应内容

以主控制模块为例，以下代码为实例化 Ctr（mainCtr 就是模块名），并连接其端口。其中 INST 是定义好的指令存储器输出的连接信号，其它信号线在 3.1.3 中已完成定义。

```
100      Ctr mainCtr(  
101          .opcode(INST[31:26]),  
102          .regDst(REG_DST),  
103          .jump(JUMP),  
104          .branch(BRANCH),  
105          .memRead(MEM_READ),  
106          .memToReg(MEM_TO_REG),  
107          .aLUOp(ALU_OP),  
108          .memWrite(MEM_WRITE),  
109          .aLUSrc(ALU_SRC),  
110          .regWrite(REG_WRITE));  
...
```


实例化 Ctr

```
21 module Ctr(opcode, regDst, jump, branch, memRead, memToReg, aLUOp, memWrite, aLUSrc, regWrite);
```


Ctr 模块定义

# ALU Control的局部译码

| op       | 00 0000   | 00 1101 | 10 0011 | 10 1011 | 00 0100 | 00 0010 |
|----------|-----------|---------|---------|---------|---------|---------|
|          | R-type    | ori     | lw      | sw      | beq     | jump    |
| RegDst   | 1         | 0       | 0       | x       | x       | x       |
| ALUSrc   | 0         | 1       | 1       | 1       | 0       | x       |
| MemtoReg | 0         | 0       | 1       | x       | x       | x       |
| RegWrite | 1         | 1       | 1       | 0       | 0       | 0       |
| MemWrite | 0         | 0       | 0       | 1       | 0       | 0       |
| Branch   | 0         | 0       | 0       | 0       | 1       | 0       |
| Jump     | 0         | 0       | 0       | 0       | 0       | 1       |
| ExtOp    | x         | 0       | 1       | 1       | x       | x       |
| ALUctr   | Add/Subtr | Or      | Add     | Add     | Subtr   | xxx     |



# ALUop的编码




对 ALUop 编码(N=3)

|                  |          |      |      |      |       |      |
|------------------|----------|------|------|------|-------|------|
|                  | R-type   | ori  | lw   | sw   | beq   | jump |
| ALUop (Symbolic) | “R-type” | Or   | Add  | Add  | Subtr | xxx  |
| ALUop<2:0>       | 1 xx     | 0 10 | 0 00 | 0 00 | 0x1   | xxx  |

ALUop 也可以只用两位 (N=2) :  
J-xx , R:11, ori:10, beq:01, lw/sw:00,

# ALUctr的编码



# ALUctr 的真值表

R型指令由  
func决定ALUctr

非R型指令由  
ALUop决定ALUctr

| ALUop<br>(符号) | R-型<br>“R-type” | ori  | lw   | sw   | beq  |
|---------------|-----------------|------|------|------|------|
| ALUop<2:0>    | 1 00            | 0 10 | 0 00 | 0 00 | 0 x1 |

| func<3:0> | 指令的运算操作          |
|-----------|------------------|
| 0000      | add              |
| 0010      | subtract         |
| 0100      | and              |
| 0101      | or               |
| 1010      | set-on-less-than |

| ALUop |      |      | func   |        |        |        | ALU<br>运算操作 | ALUctr |        |        |
|-------|------|------|--------|--------|--------|--------|-------------|--------|--------|--------|
| bit2  | bit1 | bit0 | bit<3> | bit<2> | bit<1> | bit<0> |             | bit<2> | bit<1> | bit<0> |
| 0     | 0    | 0    | x      | x      | x      | x      | Add         | 0      | 0      | 0      |
| 0     | x    | 1    | x      | x      | x      | x      | Subtract    | 0      | 0      | 1      |
| 0     | 1    | 0    | x      | x      | x      | x      | Or          | 1      | 1      | 0      |
| 1     | x    | x    | 0      | 0      | 0      | 0      | Add         | 0      | 0      | 0      |
| 1     | x    | x    | 0      | 0      | 1      | 0      | Subtract    | 0      | 0      | 1      |
| 1     | x    | x    | 0      | 1      | 0      | 0      | And         | 0      | 1      | 0      |
| 1     | x    | x    | 0      | 1      | 0      | 1      | Or          | 1      | 1      | 0      |
| 1     | x    | x    | 1      | 0      | 1      | 0      | Subtract    | 0      | 0      | 1      |


## ALUctr<0> 的逻辑表达式

ALUctr[0]=1 所在的行

| ALUop  |        |        | func   |        |        |        | ALUctr<0> |
|--------|--------|--------|--------|--------|--------|--------|-----------|
| bit<2> | bit<1> | bit<0> | bit<3> | bit<2> | bit<1> | bit<0> |           |
| 0      | x      | 1      | x      | x      | x      | x      | 1         |
| 1      | x      | x      | 0      | 0      | 1      | 0      | 1         |
| 1      | x      | x      | 1      | 0      | 1      | 0      | 1         |

$$\text{ALUctr<0>} = \text{!ALUop<2>} \& \text{ALUop<0>} +$$
$$\text{ALUop<2>} \& \text{!func<2>} \& \text{func<1>} \& \text{!func<0>}$$


## ALU Control 控制信号汇总



- $ALUctr<0> = !ALUOp<2> \& ALUOp<0> + ALUOp<2> \& !func<2> \& func<1> \& !func<0>$
- $ALUctr<1> = !ALUOp<2> \& ALUOp<1> \& !ALUOp<0> + ALUOp<2> \& !func<3> \& func<2> \& !func<1>$
- $ALUctr<2> = !ALUOp<2> \& ALUOp<1> \& !ALUOp<0> + ALUOp<2> \& !func<3> \& func<2> \& !func<1> \& func<0>$



# Main Control 的真值表




主控制器的输入  $\rightarrow$  `op`

|            | 00 0000 | 00 1101 | 10 0011 | 10 1011 | 00 0100 | 00 0010 |
|------------|---------|---------|---------|---------|---------|---------|
|            | R-type  | ori     | lw      | sw      | beq     | jump    |
| RegDst     | 1       | 0       | 0       | x       | x       | x       |
| ALUSrc     | 0       | 1       | 1       | 1       | 0       | x       |
| MemtoReg   | 0       | 0       | 1       | x       | x       | x       |
| RegWrite   | 1       | 1       | 1       | 0       | 0       | 0       |
| MemWrite   | 0       | 0       | 0       | 1       | 0       | 0       |
| Branch     | 0       | 0       | 0       | 0       | 1       | 0       |
| Jump       | 0       | 0       | 0       | 0       | 0       | 1       |
| ExtOp      | x       | 0       | 1       | 1       | x       | x       |
| ALUOp (符号) | “R-型”   | Or      | Add     | Add     | Subtr   | xxx     |
| ALUOp <2>  | 1       | 0       | 0       | 0       | 0       | x       |
| ALUOp <1>  | x       | 1       | 0       | 0       | x       | x       |
| ALUOp <0>  | x       | 0       | 0       | 0       | 1       | x       |

主控制器的输出  $\rightarrow$

# RegWrite 信号的真值表


| op       | 00 0000 | 00 1101 | 10 0011 | 10 1011 | 00 0100 | 00 0010 |
|----------|---------|---------|---------|---------|---------|---------|
|          | R-type  | ori     | lw      | sw      | beq     | jump    |
| RegWrite | 1       | 1       | 1       | 0       | 0       | 0       |




$$\text{RegWrite} = \text{R型} + \text{ori} + \text{lw}$$

$$\begin{aligned}
 &= !\text{op}<5> \& !\text{op}<4> \& !\text{op}<3> \& !\text{op}<2> \& !\text{op}<1> \& !\text{op}<0> && (\text{R型}) \\
 &+ !\text{op}<5> \& !\text{op}<4> \& \text{op}<3> \& \text{op}<2> \& !\text{op}<1> \& \text{op}<0> && (\text{ori}) \\
 &+ \text{op}<5> \& !\text{op}<4> \& !\text{op}<3> \& !\text{op}<2> \& \text{op}<1> \& \text{op}<0> && (\text{lw})
 \end{aligned}$$

# 其他控制信号真值表



# 小结



# 思考题

在MIPS 或 RISC-V 指令集中需要增加一条swap指令，可以使用软件方式用若干条已有指令来实现伪指令，也可以通过改动硬件来实现。

(1) 写出用伪指令方式实现 “swap \$rs, \$rt” 时的指令序列

(2) 假定用硬件实现时会使一条指令的执行时间增加10%，则swap指令在程序中占多大的比例才值得用硬件方式来实现

11) XOR \$rs, \$rs, \$rt  
XOR \$rt, \$rs, \$rt  
XOR \$rs, \$rs, \$rt

12)  $x\%$  其他  $(1-x)\%$

$x \geq 75\%$



## 设计处理器的五个步骤

1. 分析指令系统，得出对数据通路的需求
2. 选择数据通路上合适的组件
3. 连接组件构成数据通路
4. 分析每一条指令的实现，以确定控制信号
5. 集成控制信号，完成控制逻辑

# MIPS处理器设计教材、参考视频

- 教材：
  - 计算机组成与设计：软硬件接口（第四版 MIPS版）第四章
  - canvas提供电子版
- 视频资料
  - Canvas 课程主页：提供资料模块
  - 或直接点击：  
<https://vshare.sjtu.edu.cn/play/df5093cdbb1b889b8ec057354afda117>

# MIPS指令集参考视频

- Canvas 课程：补充资料模块
- 或直接点击：
- [邓倩妮 4.1 MIPS指令系统简介 \(sjtu.edu.cn\)](#)
- [邓倩妮 4.2 MIPS 控制流指令 \(sjtu.edu.cn\)](#)
- [邓倩妮 4.2 MIPS 控制流指令 \(sjtu.edu.cn\)](#)