ENGINEERING PORTFOLIO / 40 W BOOST PFC

40 W CCM Boost PFC 项目展示总报告

理论设计 · Simulink 行为仿真 · KiCad 原理图与 PCB 工程审查

文档状态

20–28 Vac → 40 V / 1 A；行为模型验证、硬件设计与 RevB PCB 手工布线/覆铜静态终审。

证据边界

尚未下单、焊接或实物电气验证；所有结果依正文标注的模型和文件版本解读。



项目速览 | 40 W CCM Boost PFC

20–28 Vac / 50 Hz → 40 V / 1 A；整流桥 + CCM Boost 功率级，平均电流模式电压/电流双闭环，50 kHz PWM。完成行为级仿真、硬件原理图、保护链设计与 RevB 人工器件摆放和手工布线；地铜静态审查有条件通过。

Simulink 行为模型主要结果（非实物测试）

输入	稳态 Vout	PF	THD 2–40 次	纹波 Vpp
20 Vac	39.9829 V	0.99714	5.3722%	1.5213 V
24 Vac	39.9910 V	0.99652	5.4714%	1.5035 V
28 Vac	39.9920 V	0.99558	6.2925%	1.4910 V

24 Vac / 40 Ω 输入掉电：输入真正归零后 10 ms，模型输出为 35.5683 V（零交越）与 35.7036 V（峰值）；均高于 34 V 设计下限。28 Vac 线峰升压余量约 1.794 V，仍是硬件边界风险。

工程问题与当前状态

识别并修复旧版 D1 三端阳极/阴极映射错误；完成 RevB 模块化原理图、STM32G431 多电源去耦和功率/Gate/Kelvin/模拟网络类配置，已完成主要功能区模块化摆件及全板双层布线。当前 RevB：83 封装、557 走线、81 过孔、2 个地铜区、0 未连接；DRC 0 Error、34 Warning。

验证边界：上述电压、PF、THD、纹波与掉电数据均为 Simulink 行为模型结果；尚未下单、焊接、上电或完成任何实物性能测试。



图 1 20/24/28 Vac 行为级稳态对比；图源见仿真报告。

RevB PCB 当前进度

2026-10-27 已保存 RevB PCB 快照（SHA-256 2BB23CBA···1244414）。本图由最新 RevB PCB 的 KiCad 10.0.7 图层导出，并非旧 RevA Gerber。



图 2 RevB 当前手工布局布线与分区地铜；仍须制造前审查。

已完成：功率、驱动、采样/OCP、故障锁存、MCU 去耦及辅助电源模块摆件与布线，建立 PGND/AGND 分区地铜。终审 CONDITIONAL GO：NT1 静态单点 PASS，Kelvin CONDITIONAL；待处置丝印与旧悬空过孔警告、铜颈/回流及 CAM 检查。尚无 RevB 制造文件、厂家审核和订单。

40 W CCM Boost PFC 项目计划书

版本：RevB 手工布线与覆铜专项终审阶段版，2026-10-27。RevB 已完成主要功能模块器件摆放与全板双层手工布线，并建立 PGND/AGND 底层分区覆铜。覆铜静态专项终审为 CONDITIONAL GO：可进入最终丝印整理与新版 Gerber/Excellon 本地 CAM 审查，当前处于制造前核查阶段。本计划不构成硬件功能验收。

1. 项目边界与来源

本作品是基于学习开源 Boost PFC 工程后，另行构建的 **40 W 开关行为级 Simulink 模型和 KiCad 硬件工程**。仓库根目录 README.md 属于原开源项目资料，其中的硬件示波图、TI 控制平台和性能描述不能作为本作品的个人实测。自主模型来源见 DESIGN_NOTES[1] 及 建模脚本[2]。当前硬件原理图采用 STM32G431 数字控制；未完成固件、焊接或上电。

2. 指标及验收口径

项目	本自主设计目标	目前证据层级
单相输入	20、24、28 Vac RMS；50 Hz	三点开关行为仿真
输出	40 V、1 A、40 Ω、40 W	三点开关行为仿真
开关频率	50 kHz	模型参数及 PWM 记录
稳态输出误差	±2%	最后 100 ms 平均值
低频输出纹波	≤2 Vpp	稳态窗口峰峰值
输入 PF	≥0.95	最后 200 ms 端口功率法
输入电流 THD	≤10%	2 ~ 40 次谐波计算；**非 IEC 认证**
掉电保持	24 Vac、40 Ω 稳态掉电后 10 ms，Vout ≥34 V	零点及峰值两相位行为仿真

这些是本自主模型的验收口径。原开源 README[3] 另写有掉电下限 **35 V**、输出纹波 **10%**、效率 **>90%** 和 TI Tiva/C2000 平台，不能与本自主项目的 34 V、2 Vpp 及 STM32 方案混写。效率尚未形成可信验收结论：理想器件对照出现 100.38% 的能量平衡异常，见 旧结果[4]。

3. 系统方案



功率、控制、保护分别由 最终行为模型[5]、D1 修订原理图[6] 和 原理图核查记录[7] 支撑；行为保护阈值不能替代硬件过流能力。

4. 阶段、交付物与验证

阶段	当前状态	交付物	验证方式 / 剩余门槛
规格和参数	已完成初版	初始化脚本、理论计算	复核 470 µH、2200 µF、器件额定；温度/容差未闭环

阶段	当前状态	交付物	验证方式 / 剩余门槛
双闭环及启动	行为仿真已完成	模型、运行脚本、MAT/JSON、波形	20/24/28 Vac、启动、接载及掉电已记录；离散环路与器件寄生仍待验证
原理图	RevA D1 修订已完成静态检查	KiCad 工程、网表、ERC	原理图/PCB 网络、D1 三端和硬件保护链复核；硬件动态时序未实测
RevA PCB	历史修订及本地 CAM 已完成	PCB、Gerber/Excellon、制造 ZIP	仅静态 DRC 与本地 CAM；未获得厂家审核、未下单
RevB PCB	**人工布局、557 条走线、81 个过孔及两区覆铜已完成；静态终审有条件通过**	当前 RevB PCB、覆铜专项报告与高清截图	修正/解释警告、丝印与制造前几何问题，再生成新版制造文件并执行本地 CAM 核查
裸板打样	未开始	厂家订单、回板照片	CAM 复核通过后导出制造包、提交厂家审图；裸板打样不等于硬件上电实测

5. RevB 单独工作计划

1. RevB 独立工程[8] 目前有 **83 个封装、557 条走线、81 个过孔、2 个 zone、73 个网络，未连接 0**。主功率、栅极驱动、四端 Kelvin 采样、OCP/硬件锁存、MCU 与辅助电源已完成模块化布局与手工布线，并配合自动化脚本完成规则核查。
2. 已建立 B.Cu 的 /PGND、/AGND 分区，静态检查见 RevB 覆铜终审[9]。NT1 单点连接静态 PASS；Kelvin 完整性为 CONDITIONAL；PGND 和 AGND 各分成两个填充连通域，经既有同网走线/贯通焊盘连接，不能表述为连续完整地平面。
3. 下一阶段整理 34 条丝印/旧过孔 DRC Warning，重点核查 /RECT_IN 坐标 (42.8,42.2) mm 的已排除 dangling via、C46 地回路及功率回流铜颈；更新丝印后重新 DRC、原理图一致性、机械与温升评估。
4. 经最终人工审查，从新的 RevB 文件哈希导出 Gerber/Excellon 并执行本地 CAM 与厂家工程审核；旧 RevA 制造包不适用于 RevB。待完成最终制造前 CAM 复核后再推进打样流程。

6. 风险与下一阶段

高优先级：当前磁盘上的 d1fix PCB SHA-256 已变为 A75EB5F1AA544F93747553D1DA3DADDAACDAE4A744BBE86A5AFFCC99271DB6E7，历史 CAM 记录使用 4211E9DF…B325；当前 RevB PCB SHA-256 也与建立时记录不同。两者均需在未来 PCB 阶段做版本差异与重新检查，不能据旧报告宣称当前文件已通过 CAM。制造 ZIP 本身仍与历史清单哈希一致。

其他风险：28 Vac 线峰升压余量只有约 1.794 V；20 Vac 接载最低 33.664 V，但**负载瞬态没有正式 34 V 下限**；80 V Q1 关断尖峰、C1 纹波寿命、桥堆温升、K1 直流触点任务、硬件 OCP/上电复位时序、实际采样/PWM 延迟未实测。优先下一步是完成丝印与剩余警告处置、RevB 制造前静态复核；有条件进入新版 Gerber/Excellon 本地 CAM。目标于 2026-10-28 继续推进，待全部制造前检查项闭环后再进入打样阶段。

证据入口：最终输入范围 JSON[10]、掉电 JSON[11]、环路审查 JSON[12]、PCB 前风险审查[13]、制造报告[14]。

当前布局和规则的补充证据：RevB PCB 当前进度[15]、U1 去耦修订[16]、网络类规则[17]。

40 W CCM Boost PFC 电源设计与实现报告

版本：2026-10-27 文档整理版。**“实现”指已建成行为模型、原理图和历史 RevA PCB 文件；不指已制成并验证实物。** 本文以初始化脚本[18]、最终模型初始化[19]、设计记录[1] 及 D1 原理图[6] 为依据。

1. 拓扑与能量流



图 1 40 W CCM Boost PFC 功率主电路与平均电流模式双闭环控制架构（低边 Rs 对应四端 Kelvin 电阻 R2）。



图 2 40 W Boost PFC 模块化原理图（可放大查阅原 KiCad 原理图 PDF）。

Q1 导通时，L1 由整流电压储能，D1 反偏，C1 向负载供能；Q1 关断时，L1 电流经 D1 给 C1 与负载供能。电压外环调整输入电流幅值，电流内环让参考随整流输入包络变化，以提高输入 PF。模型在主要传功区按 CCM 设计，工频过零附近 iL 可降至零，不能宣称整个周期严格连续。

2. 规格、假设和参数

项目	当前值与来源
输入/输出	20–28 Vac RMS、50 Hz；40 V、40 Ω、40 W，额定输入 24 Vac
PWM / 数值步长	50 kHz；Ts_sim=1/(20f_sw)=1 µs，固定步长离散求解器
功率级	L1=470 µH、C1=2200 µF、R1 预充=10 Ω

项目	当前值与来源
行为模型导通假设	桥每只二极管 0.70 V，Boost 二极管 0.65 V，Q1 40 mΩ，L1 100 mΩ
尚未进入行为模型	反向恢复、结电容/寄生、磁饱和及铁损、电容 ESR/ESL、温度相关参数、真实驱动延迟

上述行为参数来自初始化脚本，不可混同于实际已选器件的全部数据手册参数。原理图中的 K2 已移除，40 Ω 动态负载由外部工装承担；见 设计记录[21]。

3. 参数计算与公式

3.1 输出负载与基本升压余量

额定电流 Iout=Pout/Vout=40 W/40 V=1 A，额定电阻 Rload=Vout²/Pout=40 Ω。其中 Pout 为负载功率，Vout 为稳态输出电压。理想整流峰值 Vpk= √2·Vac,rms；考虑模型两只桥二极管导通时，Vrect,pk≈ √2·Vac,rms − 2Vf,bridge。Vf,bridge 是每只桥二极管正向压降。28 Vac 的理想峰值约 39.60 V，与 40 V 输出仅差约 0.40 V；模型中的实际整流峰值约 38.198 V，稳态平均 Vout 与之差约 1.794 V。真实器件压降、波形和容差会改变此边界，故不能仅凭额定 Vout 判定可控裕量充分。

理想 Boost 关系 Vout≈Vrect/(1 − D)，即 D≈1 − Vrect/Vout，D 为导通占空比，Vrect 为该工频相位的整流瞬时电压。该式假定 CCM、无损耗且未限幅，仅用于解释趋势，不直接替代开关模型测量值。28 Vac 线峰处实测模型平均占空比约 5.369%，最小约 3.221%，见 输入范围结果[10]。

3.2 电感

开通期间的一阶纹波估算为 ΔiL,on≈Vrect·D/(L·f_sw)。ΔiL,on 是一个开关周期内开通段电感电流增量，L 为电感，f_sw 为开关频率；前提是该周期内整流电压近似不变、电感未饱和。**470 µH 是初始设计选值，不应写成已经由完整磁芯损耗、峰值温升和容差推导出的最优值。** 早期 24 Vac 模型在线峰附近测得开关纹波约 0.325 App，见 旧额定工况结果[22]；最终模型的 20/24/28 Vac 全周期最大 iL 为 3.421/2.835/3.968 A，见 最终 JSON[10]。Bourns 1140-471K-RC 官方额定筛查及铜损见 功率热审查[23]；实物温升和磁芯损耗未验证。

3.3 输出电容、纹波和保持时间

单相输入功率含 2f_line 分量。对小纹波近似，C_ripple,min≈Pout/(2π f_line Vout ΔVpp)，其中 ΔVpp 为允许的输出峰峰值纹波。取 40 W、50 Hz、40 V、2 Vpp 得约 **1591.5 µF**；该式忽略 ESR、波形高次成分和控制影响，不是电容寿命评估。选用 2200 µF 后，最终行为模型 20/24/28 Vac 纹波分别为 1.521/1.503/1.491 Vpp。

恒功率负载的理想掉电关系为 Cmin=2Pout·th/(V1² − V2²)：th 是要求维持的时间，V1 是掉电起点电容电压，V2 是允许终点电压。40 W、10 ms、40→34 V 得 **1801.8 µF**；2200 µF 的理想恒功率保持时间 th=C(V1² − V2²)/(2Pout)=12.210 ms。实际仿真是 **40 Ω 恒电阻** 而非恒功率负载，理想电阻放电时间 th=Rload·C·ln(V1/V2)=14.302 ms（从精确 40 V 起算）。这解释了两种理论时间不能混用。掉电结果[11] 记录了实际零点/峰值工况。C1 的 ±20% 容差、ESR、寿命与纹波电流仍待验证。

4. 双闭环、启动与保护

电流参考形式为 iL,ref=A_v·vrect/Vrect,pk，A_v 为电压 PI 输出的电流幅值命令，vrect 为实时整流电压，Vrect,pk 为归一化峰值；该关系在参考未限幅及采样有效时成立。电流 PI 根据 iL,ref − iL 调整占空比，PWM 比较器驱动 Q1。一般 PI 形式 u(t)=Kp·e(t)+Ki·∫e(t)dt，e 是参考减反馈，u 是控制输出，Kp/Ki 是比例/积分系数；具体量纲还取决于模型中电流、调制和采样信号的缩放。最终模型电压 PI Kp=0.2606491324、Ki=2.4565601983；电流 PI Kp=0.2214822821、Ki=695.8071103；占空比 0 ~ 0.95，两环使用条件积分抗饱和。控制器数值可在 环路审查 JSON[12] 与模型初始化脚本交叉核对。

连续平均环路审查在工频线峰附近使用 Gid(s)=Vout/(L·s+rL+Dpk·Rds,on) 估算占空比到电感电流；其中 s 是拉普拉斯复频率，rL 为电感串联电阻，Dpk 为该工作点线峰占空比，Rds,on 为 MOSFET 导通电阻。电压对象采用 Gvi(s)=(Vac,rms/ √2)/(C·Vout·s+2Vout/Rload)，其中 Vac,rms 为输入有效值、C 为输出电容、Rload 为负载；该模型来自工频平均能量平衡，外环分析还串入闭合后的电流环。它们只适用于该线性化工作点和未饱和状态，未包含精确 PWM/采样延迟，不是硬件开环传递函数实测。完整假设与结果[12]。

启动顺序：10 Ω 被动预充且负载断开、PWM 禁止；达到按被动预充上限推导的 98% 输出/整流门槛，同时满足 |Vrect − Vout|≤1.5 V、iL≤0.25 A 持续 0.2 ms 后旁路；待电流低于 0.10 A 后启用 PWM；100 ms 内使输出参考由当时电压升至 40 V，电流幅值参考上限由 0.5 A 升至 4.5 A；输出进入 40±0.4 V 并保持 10 ms 后直接接入 40 Ω。0.5 s 预充超时需进入安全态。参数见 SafeBypass 初始化[24]、ControlledStartup 初始化[25]。

模型 **4.5 A 电流幅值参考上限** 与 **4.0 A 实际采样周期抑制、4.5 A 行为故障状态** 是不同机制。硬件原理图还有独立的 R2(10 mΩ Kelvin)→INA180A2→TLV3201→UCC27517A 禁止路径及故障锁存；静态阈值估算 4.339 ~ 4.683 A，但动态传播、采样噪声、MOSFET 关断后电感续流、上电复位时序均无硬件实测。参见 PCB 前风险审查[13]。

5. 真实器件与待验证应力

功能	当前选型与静态依据	尚未验证
L1	Bourns 1140-471K-RC，470 µH；额定筛查见热审查	磁芯损耗、温升、机械实装
Q1	Infineon IPA052N08NM5S，80 V；模型不含开关过冲	VDS 峰值、开关损耗、散热
D1	ST STPST10H100SF，100 V/10 A；物理 1/2 阳极、3 阴极	结温、铜皮散热、瞬态
BR1	Vishay GBU6J	桥堆温升和安装热阻
C1	Rubycon 63PX2200MEFC18X31.5，2200 µF/63 V	纹波频谱、寿命、容差下掉电保持
R2	Vishay WSK2512R0100FEA，10 mΩ/四端 Kelvin	焊接、噪声、动态 OCP
K1	Omron G5LE-1 DC12 预充旁路	40 V DC 实际切换任务与寿命

选型及损耗筛查的详细来源见 功率与热审查[23] 和 预布局 BOM[26]。该 BOM 是工程清单，非已采购/来料合格证明。**实际效率、PF、THD、温升、开关过冲和 EMI 均未实测。**

6. RevB 硬件实现进度（2026-10-27 已保存快照）

RevB 已完成主要功能模块器件摆放与全板手工布线，并建立 PGND/AGND 底层分区覆铜。覆铜静态专项终审为 Gerber/Excellon 本地 CAM 审查，当前处于制造前核查阶段。本计划不构成硬件功能验收。
83 封装、557 走线、81 过孔、2 个 B.Cu 地 zone、0 未连接。R2 两条 Kelvin 线与功率端网络分离；NT1 为全板静态几何中的唯一 AGND/PGND 连接点。PGND 并非一整张不中断的底层地面，电流与噪声性能尚待实物评估。

MCU 的 C40 为 4.7 µF 储能；C41、C42、C43 分别对应 U1 的 VDD36/VSS35、VDD24/VSS23、VDD48/VSS47；C44/C45 供 VDDA/VSSA，C46/C47 供 VREF+/VSSA，C48 供 VBAT。已完成原理图补件和 PCB 手工摆件、布线；去耦效果仍需器件级测量。功率/Gate/Kelvin/模拟 Net Class 已按 规则记录[17] 配置。这些为设计与静态检查结果，**不能解释为硬件性能实测**。



图 RevB 手工布局布线与分区覆铜。 当前 PCB 文件直接导出；仍须最终丝印、CAM 和制造审查。

40 W CCM Boost PFC Simulink 仿真与验证报告

版本：2026-10-27。对象为**开关行为级软件模型**，不是硬件测试报告。本轮只复核既有脚本、MAT/JSON 和图片，未重新运行仿真。模型设计记录[1] 有旧阶段结果；下文优先采用最终 100 ms 软启动、直接 40 Ω 接载的 输入范围原始结果目录[27]。

1. 模型与复现入口

目的	实际文件	作用
初版设计	BoostPFC_Design.slx[28]	独立搭建的早期行为级模型，保留启动失败和基础工况证据
组合启动	BoostPFC_Design_ControlledStartup.slx[29]	条件旁路、PWM 软启动、故障/超时状态和延迟接载
最终输入范围基线	BoostPFC_Design_LoadConnection.slx[5]	冻结 100 ms 斜坡和直接接入 40 Ω；20/24/28 Vac 只改变输入幅值
参数	BoostPFC_Design_Init.m[18]、ControlledStartup_Init.m[25]、LoadConnection_Init.m[19]	规格、元件假设、PI、阈值、接载策略
自动测试	Run_Final_Input_Range.m[30]、Run_Hold_Up_Test.m[31]、BoostPFC_Design_LoopAudit.m[32]	导出 MAT、JSON、PNG；环路脚本只做分析，不修改冻结模型

检查 .slx 的实际配置：BoostPFC_Design_LoadConnection 用 FixedStepDiscrete，固定步长变量 Ts_sim=1 µs；模型 InitFcn 根据自己的文件路径执行 BoostPFC_Design_LoadConnection_Init.m，而非依赖 MATLAB 当前目录。初始化脚本链最终读取基本参数。此前 干净会话边界重跑记录[33] 覆盖 20/28 Vac；本轮未复测。完整输入范围测试停止时间 1.6 s。

模型包括交流源、桥式整流、预充与旁路、Boost L/Q/D/C/负载；电压 PI、整流波形归一化与电流参考、电流 PI、占空比限幅、50 kHz PWM、软启动状态机、行为级电流抑制/故障。计算步长为一个开关周期的 1/20。行为导通假设为桥二极管每只 0.7 V、Boost 二极管 0.65 V、Q1 40 mΩ、L1 100 mΩ。它不能解析真实器件的关断尖峰、反向恢复、磁饱和、散热和 EMI。

2. 测量窗口及通过标准

最终结果 JSON[10] 明确：输出稳态平均采用最后 0.10 s；PF、功率和 THD 使用最后 0.20 s，即 10 个完整 50 Hz 工频周期；THD 求 2 ~ 40 次谐波 RMS 相对于基波 RMS，最高 2 kHz，**不是 IEC 合规测量**。PF 按 mean(vac·iac)/(Vrms·Irms)。纹波为稳态输出最大值减最小值。接载恢复用 20 ms 移动平均，要求进入 39.2 ~ 40.8 V 且连续保持 10 ms；此范围只定义**比较的测量方法**，并无正式恢复时间上限。

正式稳态门槛：|Vout − 40|/40 ≤ 2%，Vout_pp ≤ 2 V，PF ≥ 0.95，THD ≤ 10%。10 ms 掉电后 Vout ≥ 34 V 是单独的保持时间规格。**34 V 不是接载瞬态硬门槛。**

3. 启动路径及负面基线

历史启动比较[34] 与 设计记录[1] 保存了失败样本：无预充 33.9197 A；10 Ω/80 ms/接载 20.8622 A；10 Ω/200 ms/接载 20.0865 A；10 Ω/200 ms/预充期间断载 6.8753 A；单一电压合格判据 7.8732 A。最后方案同时采用相位/压差/电流条件式旁路和受控软启动，不能把改善归功于某一个变量。

最终冻结输入范围模型的旁路条件：预充电压达到理论被动上限的 98%，整流电压达到估算峰值的 98%，|Vrect − Vout| ≤ 1.5 V，iL ≤ 0.25 A 连续 0.2 ms；0.5 s 超时；随后等待电流衰减、启用 PWM、100 ms 参考斜坡，输出稳定后直接接入 40 Ω。三工况未触发行为级 4.0 A 周期抑制或 4.5 A 故障，状态机终态均为 4。保护分支被单独故障注入测试，但这不是硬件 OCP 试验。



图 2 24 Vac / 100 ms 软启动既有波形。 出自 受控启动结果[35]；此图片属于组合启动模型的 1.2 s 测试，下面输入范围表属于 LoadConnection 模型的 1.6 s 运行，不能混用其具体稳态平均值。

4. 最终 20/24/28 Vac 输入范围

Vac RMS	旁路 / PWM / 接载 (s)	全程 iL 峰值 (A)	接载后 Vout 最低 (V)	恢复时间 (s)	稳态 Vout 均值 (V)	Vpp (V)	PF	THD 2～40 (%)
20	0.465091 / 0.466291 / 0.592110	3.4209	33.6644	0.360489	39.9829	1.5213	0.99714	5.3722
24	0.464701 / 0.466194 / 0.584349	2.8351	34.0422	0.323389	39.9910	1.5035	0.99652	5.4714
28	0.455508 / 0.456708 / 0.566710	3.9677	35.4249	0.330622	39.9920	1.4910	0.99558	6.2925

表 1 最终行为模型输入范围结果。iL 峰值取**全 1.6 s 运行窗口**，不是仅稳态。恢复时间从接载事件计至上述 20 ms 移动平均重新进入 ±2% 范围并保持 10 ms。原始数据为同目录 20Vac_raw_results.mat、24Vac_raw_results.mat、28Vac_raw_results.mat，结构化值见 汇总 JSON[10]。三工况的四个正式稳态指标均通过；接载最低值/恢复没有正式阈值，不标通过或未通过。



图 3 输入范围稳态波形。 原图来源[36]。



图 4 输入范围启动与接载波形。 原图来源[37]。

28 Vac 的模拟整流峰值约 38.198 V，稳态升压余量约 1.794 V，线峰平均占空比 5.369%、最低 3.221%。全启动 iL 峰值 3.9677 A，逼近模型的 4.0 A 周期抑制设定，但记录中未触发。THD 高于 20/24 Vac；专项波形[38] 显示失真不能简单归因于仅线峰的狭窄区间。器件级压降、寄生、电流采样和最小脉宽未纳入，不能据此宣布 28 Vac 硬件可靠。



图 5 28 Vac 边界工况详图。 结论只适用于当前行为模型。

5. 负载动态与输入掉电

24 Vac 下相同接载相位的三种测试见 负载研究 JSON[39]：直接接 40 Ω 最低 34.0422 V、从负载使能至恢复 0.323389 s；160→80→40 Ω 最低 34.5923 V、恢复 0.379346 s；80 ms 电导斜坡最低 34.4259 V、恢复 0.367662 s。分级/斜坡稍抬高最低电压，但按统一起点计恢复更慢，故维持直接接载。34 V/0.35 s 在该研究里只是**候选比较标准**，不是正式产品规格。另有早期 80→40 Ω 与 40→80 Ω 负载阶跃 JSON[40]，与最终状态机接载研究不可混称同一场景。



图 6 负载接入策略的既有仿真波形。 该比较支持选定直接接载，不构成实物动态性能认证。

掉电测试用独立 HoldUpTest 模型[41] 在 24 Vac/40 Ω、状态机到运行态后切断交流输入。起点是测得交流及整流输入均真正归零并持续确认的时刻，而不是脚本命令时刻。原始结果[11]：零交越掉电前 20 ms 平均 39.8894 V，+10 ms 为 35.5683 V，至 34 V 为 13.969 ms；正峰值掉电前均值 39.8932 V，+10 ms 为 35.7036 V，至 34 V 为 14.303 ms。两者在模型内满足 10 ms/34 V 要求。负载为恒 40 Ω，电容 ESR/ESL、容量负容差未建模。



图 7 24 Vac 稳态掉电保持波形。 曲线与理想恒功率计算、恒电阻计算的区别见 电源设计报告[42]。

6. 控制稳定性与效率边界

环路审查[12] 采用**连续平均、小信号、未饱和**模型，20/24/28 Vac 电流环交越约 3038.8/3039.4/3039.5 Hz，相位裕度约 81.39/81.35/81.31°；电压环交越约 5.858/7.324/8.754 Hz，相位裕度约 107.32/104.70/102.72°。该模型没有有限的 **–** 180° 相位交越，故增益裕度不能填写有限数值。24 Vac 假设 0.5/1/1.5 个 PWM 周期延迟时，电流环相位裕度敏感性估算为 70.41/59.47/48.53°；**实际延迟未辨识**，不可当作离散实测裕度。



图 8 开环 Bode 曲线。 不能外推为硬件闭环已稳定，也不覆盖饱和、过零附近、开关寄生或故障状态。

早期 额定结果[22] 的端口功率比值约 92.82%，但 理想器件对照[4] 出现 100.375% 的“效率”，暴露能量积分/离散对齐误差。本项目**不把 92.82% 写成已验证效率**。实物效率、PF、THD、温升、保护响应、EMI 皆未测量。

7. 待验证清单

离散采样/PWM/驱动延迟及闭环注入；28 Vac 小升压余量与器件压降/最小脉宽；L1 饱和、Q1 关断尖峰、D1 反向瞬态与散热；电容 ESR/容量负容差；完整能量平衡；硬件 OCP 动态阈值与上电复位时序。现有结果支持**软件模型内的指标判断**，不能推出硬件性能。

8. 与当前 RevB 工程的关系

本报告 PF、THD、纹波、启动电流和掉电保持数值均为**Simulink 行为模型结果**，未因 RevB 已完成的手工布线与覆铜而升级为实物数据。RevB 当前为 83 封装、557 走线、81 过孔、2 个 B.Cu 地 zone，静态 DRC 为 0 Error、0 未连接；覆铜专项终审[9]给出 CONDITIONAL GO。仍无焊接、上电、效率、PF/THD、温升、EMI 或 VDS 尖峰实测。

40 W Boost PFC PCB 设计、审查与制造资料：阶段版

状态：RevA 历史资料 + 当前 RevB 手工布局布线及覆铜专项终审。 本次只读取并审查 2026-10-27 已保存 RevB，未修改 PCB、原理图或制造包。RevB 已完成主要功能模块器件摆放与全板手工布线，并建立 PGND/AGND 底层分区覆铜。Gerber/Excellon 本地 CAM 审查，当前处于制造前核查阶段。本计划不构成硬件功能验收。

1. 实际版本链

版本	文件及历史 SHA-256	已有证据	适用性
原始 RevA	PCB[43]，9ACD8D105D5BD511DDBE1D59DF5CEC9363907E55A189DC73AFD46B4894D8FC8C	作为回滚基线，存在主功率回流、机械及 SW1 网络等问题	不用于制造
RevA auditfix	PCB[44]，C3F55E566234E1DE423A98AF3148681D08A10FFB29FF4D54D7417758B3E4BD44	六阶段报告[45]	后经交叉审查发现 D1 P0 焊盘映射错误，**禁止使用**
RevA d1fix：历史 CAM 来源	PCB[46]，历史导出时 4211E9DF06098E6FA2BED0AC7E004A335E32B6A38127F3201B78B79D06F2B325	D1 修复报告[7]、第三轮独立审查[47]	当时被允许导出制造文件；当前磁盘文件哈希已不同，见下文
RevB 手工 PCB	当前工程[8]	83 封装、557 走线、81 过孔、B.Cu PGND/AGND 两 zone、0 未连接	**静态审查 CONDITIONAL GO；RevB 制造文件尚未生成**

源原理图到 PCB 的流程：先建立器件及项目本地符号/封装，核对 L1 专用通孔封装、R2 四端 Kelvin 封装，导出网表并做 ERC；再同步封装与网络、人工检查功率回路、AGND/PGND、Kelvin、保护路径和机械间距；最后 DRC、独立审查与制造导出。详见 封装验证[48] 和 网表验证[49]。

2. 已记录的 RevA 修改与检查

六阶段修复报告[45] 记录：加宽 /PGND 回流并新增 R2.1 过孔阵列；扩展 /AGND 区并经 NT1 单点连接；将 SW/VOUT 功率主干置于顶层、缩短 Q1–D1–C1 换流路径；R2 Kelvin 线绕开分流器本体，OC_RAW/ISENSE_ADC 主路径缩短；调整 L1、C1、J2、K1 周边间距；修复 SW1 四个物理焊盘的网络及丝印。该报告的 Stage 6 静态 DRC 为 0 违规/0 未连接，但**随后的交叉审查仍发现 D1 致命物理引脚错误**，说明 DRC=0 不能替代器件引脚图核对。

D1 是 ST STPST10H100SF PSMC/TO-277A：1、2 为内部相连阳极，3 为大阴极焊盘。旧 auditfix 板 D1.1=/VOUT、D1.2=/SW、D1.3 空网，焊上器件会内部短接 SW/VOUT。d1fix 使用独立三引脚原理图符号和正常"从原理图更新 PCB"流程，使 D1.1/2=/SW、D1.3=/VOUT，并只修 D1 局部铜线；修复报告[7] 含前后映射、哈希和 DRC/ERC。第三轮独立审查在当时的 4211...B325 文件上核对 226 个带编号铜焊盘、D1 三端、R2 串联主回流、NT1、硬件保护及机械范围，给出**仅允许进入 Gerber/CAM 的 CONDITIONAL GO**。

3. 历史制造包及本地 CAM

制造报告[14]、清单[50] 和 本地 CAM 清单[51] 记录：KiCad 10.0.7 从**当时 SHA-256 为 4211...B325 的 d1fix PCB** 导出 7 个 Gerber、1 个 gbrjob、PTH/NPTH 两个 Excellon 文件；制造 ZIP 为 BoostPFC_40W_RevA_D1Fix_BarePCB_CAM.zip[52]，本轮复核其 SHA-256 仍为 E71DFA70495349427E89AAC0A701BA4FF8E058A6604B99B379DCF5122E8FEDED。

历史 CAM 解析结果：140×100 mm 闭合矩形板框；226/226 铜焊盘的 X2 网络/坐标与**历史导出时 PCB** 相符；D1 三端映射正确；前 224、背 40 个需要开窗的焊盘中心在阻焊开窗内；PTH 119、NPTH 5 与当时设计一致。详情与限制见 CAM 原始 JSON[53]。导出前后记录的 DRC 0 违规/0 未连接，ERC 0 Error/4 既有库缓存 Warning，原理图一致性另有 99 条元数据提示。报告还记录 5 个既存 ignored checks；第三轮独立报告在另一检查口径下写 ignored_checks=[]，两者**口径或版本差异待核**，不应简单写成"全部检查项零忽略"。



图 1 RevA d1fix 历史 Gerber 本地 CAM 预览。 该图不能替代嘉立创厂家工程审核或裸板电测。

4. RevB 人工布局、布线与覆铜：当前真实状态

一句话：RevB 已完成主要功能模块器件摆放与全板手工布线，并建立 PGND/AGND 底层分区覆铜。覆铜静态专项 Gerber/Excellon 本地 CAM 审查，当前处于制造前核查阶段。本计划不构成硬件功能验收。
RevA 本地 CAM 结果是两个独立版本；不能混用结论。

对象	当前实际证据
RevB PCB[8] SHA-256	2BB23CBACD7A38E5F8491438F23DFACB0250224D6A2BCA3105C27D4691244414
RevB 原理图[54] SHA-256	2C48EE15A7AB56400A25E550534BDA38973D15C336F68315AF6E2D29CF0975B0
RevB 工程 .kicad_pro SHA-256	C0FD3749F61E2074AE71FF0E2F1B34CB35B4C61E5B0AA9E16F726896EB9365D6
KiCad 10.0.7 只读盘点	**83 封装、557 走线、81 过孔、2 zone、73 网络**
完整 DRC：含 refill、parity、severity-all	**0 Error、34 Warning、0 Unconnected、4 parity Warning**。34 项分为 18 项 silk_over_copper、15 项 silk_overlap、1 项已排除的 /RECT_IN via_dangling；4 项为 H1–H4 PCB-only 机械孔。未隐藏或放宽规则

4.1 手工功能分区

已对 J1/BR1/R1/K1 输入整流及预充、L1/Q1/D1/C1/R2/J2 Boost 功率级、U2 栅极驱动、U3/U4 采样与 OCP、U6–U10/SW1 故障锁存及人工复位、U1 MCU、J3/U5 辅助供电、TP1–TP7 测试点完成模块化摆放和全板双层手工布线，并结合 KiCad DRC 与脚本完成几何间距、焊盘网络与铜皮连通性核查。D1.1/D1.2 保持 /SW 阳极，D1.3 为 /VOUT 阴极。



图 1 RevB 全板人工布局及布线（当前阶段）。 当前 PCB 文件经 KiCad 图层导出；非 RevA Gerber，不代表制造放行。

SW + BOOST | L1 Q1 D1 C1 R2



图 2 L1、Q1、D1 与 SW 高频区域。 /SW 在 F.Cu 由 5 段约 28.868 mm 中心线构成，B.Cu 无 SW 走线或 zone；不能据此推断开关过冲合格。

D1 + C1 + J2 | OUTPUT POWER



图 3 D1、C1、J2 输出通道及功率回流。 PGND 左右填充块由既有顶层 2.00 mm 路径与贯通焊盘连接，并非一片连续底层面。



图 4 U2 与 R31/R32/D3/C30/C31 栅极驱动区。 走线几何可做静态检查，实际驱动尖峰仍需测量。



图 5 R2 四端 Kelvin、R20/R21 与 U3。 R2.1=/PGND、R2.2=/BRIDGE_NEG；R2.3=/ISENSE_P、R2.4=/ISENSE_N。两采样路分别以 0.20 mm 线引出，不承载主功率回流；静态结论 CONDITIONAL，噪声与误差待实测。



图 6 电流放大器/比较器 OCP 区。 4.51 A 是名义比较阈值，非已验证的硬电感峰值钳位。



图 7 U6–U10 与人工复位。 硬件锁存的动态 POR 与故障响应仍缺实测。



图 8 U1 与 C40–C48。 C40=4.7 µF bulk；C42=100 nF→VDD24/VSS23，C41=100 nF→VDD36/VSS35，C43=100 nF→VDD48/VSS47；C44=10 nF、C45=1 µF→VDDA/VSSA；C46=100 nF、C47=1 µF→VREF+/VSSA；C48=100 nF→VBAT。来自 U1 去耦修订[16]。



图 9 当前 B.Cu PGND/AGND 分区。 PGND 实际填充 991.809 mm²、AGND 4852.406 mm²；各有两个填充连通域，小区均有同网锚点，未发现死铜。最窄热路径与实际温升未实测。



图 10 NT1 静态单点连接。 NT1.1=/PGND (107.5,56.0) mm，NT1.2=/AGND (107.5,60.0) mm；两底层填充区布尔交集 0 mm²，未发现第二跨地铜桥。结论仅限静态网络/几何。



图 11 TP1–TP7 位置标注。 标注来自实际 PCB 焊盘坐标；测量可达性还需探头及装配检查。



图 12 输入整流/预充与 12 V→3.3 V 辅助电源布局。 不是电气功能实测。

4.2 地铜、网络类与制造前判断

PCB 已配置 POWER_3A 2.00 mm、POWER_1A 1.50 mm、AUX_POWER 0.60 mm、POWER_3V3/GATE 0.50 mm、SIGNAL/ANALOG 0.25 mm、KELVIN 0.20 mm、/SW 2.00 mm 且 clearance 0.50 mm；其他间距与过孔预设见 网络类报告[17]。这只是配置，必须以实际线宽、铜颈、载流与制造检查为准。

覆铜专项终审[9]独立检查 PGND/AGND 网络绑定、zone 实际填充、NT1、SW 下方避空与 R2 Kelvin。NT1 静态单点连接 **PASS**；Kelvin 为 **CONDITIONAL**；C46.2 下方无直接 B.Cu 填充，但由约 1.2 mm F.Cu 到 AGND 过孔；PGND 主回流底层有分割，靠 2.00 mm 顶层主干贯通。DRC 0 Error、0 Unconnected 仅为 KiCad 静态检查。结论是 **CONDITIONAL GO**：允许下一步丝印整理与 Gerber/Excellon 生成后的本地 CAM 核查，不直接等同于硬件实物测试已通过。

5. 当前未完成与制造文件门槛

先处置 34 条 DRC Warning：其中 18 条丝印压铜、15 条丝印互叠、1 条坐标 (42.8,42.2) mm 的历史 /RECT_IN 已排除 dangling via，不能仅因 excluded 就忽略。H1–H4 四个 PCB-only M3 安装孔为预期机械一致性 Warning。检查 C46 局部 AGND 回流、PGND 分割后的实际温升裕量、器件本体/接线空间、主功率回流与 SW/采样耦合。之后复跑 DRC、独立审查并从**最新 RevB 哈希**生成 Gerber/Excellon，执行本地 CAM 与厂家审核。旧 RevA 制造包不能用于 RevB。

证据路径索引

正文上标编号对应以下项目内文件或原始网页。项目文件路径相对于 E:/dianyuan-yingjian；共享 PDF 时需同时提供对应工程资料。

编号	文中名称	来源路径
1	DESIGN_NOTES	simulation/simulink/BoostPFC_Design/DESIGN_NOTES.md
2	建模脚本	simulation/simulink/BoostPFC_Design/Build_BoostPFC_Design.m
3	原开源 README	README.md
4	旧结果	simulation/simulink/BoostPFC_Design/results/ideal_component_metrics.json
5	最终行为模型	simulation/simulink/BoostPFC_Design/BoostPFC_Design_LoadConnection.slx
6	D1 修订原理图	hardware/BoostPFC_40W_KiCad/pcb_revA_2026-10-26_d1fix/BoostPFC_40W_RevA.kicad_sch
7	原理图核查记录	hardware/BoostPFC_40W_KiCad/pcb_revA_2026-10-26_d1fix/D1_FIX_REPORT.md
8	RevB 独立工程	hardware/BoostPFC_40W_KiCad/pcb_revB_manual_layout_modular/BoostPFC_40W_RevB_ManualLayout.kicad_pcb
9	RevB 覆铜终审	hardware/BoostPFC_40W_KiCad/revb_ground_final_review_2026-10-27/REVB_GROUND_POUR_FINAL_REVIEW.md
10	最终输入范围 JSON	simulation/simulink/BoostPFC_Design/results/final_input_range/final_input_range_summary.json
11	掉电 JSON	simulation/simulink/BoostPFC_Design/results/hold_up_test/hold_up_summary.json
12	环路审查 JSON	simulation/simulink/BoostPFC_Design/results/loop_audit/loop_audit_summary.json
13	PCB 前风险审查	hardware/BoostPFC_40W_KiCad/prepcb_risk_review_2026-10-26/PREPCB_RISK_REVIEW.md
14	制造报告	hardware/BoostPFC_40W_KiCad/manufacturing_release_revA_d1fix_2026-10-26/MANUFACTURING_RELEASE_REPORT.md
15	RevB PCB 当前进度	docs/BoostPFC_40W_CCM_Boost_PFC/04_PCB设计审查与制造资料_阶段版.md
16	U1 去耦修订	hardware/BoostPFC_40W_KiCad/u1_decoupling_revision_2026-10-27/U1_DECOUPLING_REVISION_REPORT.md
17	网络类规则	hardware/BoostPFC_40W_KiCad/revb_netclass_rules_2026-10-27/REVB_NETCLASS_RULES_REPORT.md
18	初始化脚本	simulation/simulink/BoostPFC_Design/BoostPFC_Design_Init.m
19	最终模型初始化	simulation/simulink/BoostPFC_Design/BoostPFC_Design_LoadConnection_Init.m
20	原 PDF	hardware/BoostPFC_40W_KiCad/schematic_modular_2026-10-26/BoostPFC_40W_Modular.pdf
21	设计记录	hardware/BoostPFC_40W_KiCad/prelayout_convergence/DESIGN_RECORD.md
22	旧额定工况结果	simulation/simulink/BoostPFC_Design/results/nominal_24Vac_metrics.json
23	功率热审查	hardware/BoostPFC_40W_KiCad/prepcb_risk_review_2026-10-26/POWER_THERMAL_REVIEW.md
24	SafeBypass 初始化	simulation/simulink/BoostPFC_Design/BoostPFC_Design_SafeBypass_Init.m
25	ControlledStartup 初始化	simulation/simulink/BoostPFC_Design/BoostPFC_Design_ControlledStartup_Init.m
26	预布局 BOM	hardware/BoostPFC_40W_KiCad/prelayout_convergence/BoostPFC_40W_PreLayout_BOM.csv
27	输入范围原始结果目录	simulation/simulink/BoostPFC_Design/results/final_input_range
28	BoostPFC_Design.slx	simulation/simulink/BoostPFC_Design/BoostPFC_Design.slx
29	BoostPFC_Design_ControlledStartup.slx	simulation/simulink/BoostPFC_Design/BoostPFC_Design_ControlledStartup.slx
30	Run_Final_Input_Range.m	simulation/simulink/BoostPFC_Design/Run_Final_Input_Range.m
31	Run_Hold_Up_Test.m	simulation/simulink/BoostPFC_Design/Run_Hold_Up_Test.m

编号	文中名称	来源路径
32	BoostPFC_Design_LoopAudit.m	simulation/simulink/BoostPFC_Design/BoostPFC_Design_LoopAudit.m
33	干净会话边界重跑记录	simulation/simulink/BoostPFC_Design/results/final_input_range/clean_session_boundary_verification.json
34	历史启动比较	simulation/simulink/BoostPFC_Design/results/controlled_startup/all_startup_strategy_comparison.json
35	受控启动结果	simulation/simulink/BoostPFC_Design/results/controlled_startup/ramp_100ms_metrics.json
36	原图来源	simulation/simulink/BoostPFC_Design/results/final_input_range/input_range_steady_comparison.png
37	原图来源	simulation/simulink/BoostPFC_Design/results/final_input_range/input_range_startup_comparison.png
38	专项波形	simulation/simulink/BoostPFC_Design/results/final_input_range/28Vac_headroom_and_waveform_detail.png
39	负载研究 JSON	simulation/simulink/BoostPFC_Design/results/load_connection_study/load_connection_summary.json
40	JSON	simulation/simulink/BoostPFC_Design/results/load_step_metrics.json
41	HoldUpTest 模型	simulation/simulink/BoostPFC_Design/BoostPFC_Design_HoldUpTest.slx
42	电源设计报告	docs/BoostPFC_40W_CCM_Boost_PFC/02_电源设计与实现报告.md
43	PCB	hardware/BoostPFC_40W_KiCad/pcb_revA_2026-10-26/BoostPFC_40W_RevA.kicad_pcb
44	PCB	hardware/BoostPFC_40W_KiCad/pcb_revA_2026-10-26_auditfix/BoostPFC_40W_RevA.kicad_pcb
45	六阶段报告	hardware/BoostPFC_40W_KiCad/pcb_revA_2026-10-26_auditfix/AUDITFIX_REPORT.md
46	PCB	hardware/BoostPFC_40W_KiCad/pcb_revA_2026-10-26_d1fix/BoostPFC_40W_RevA.kicad_pcb
47	第三轮独立审查	hardware/BoostPFC_40W_KiCad/independent_final_review_opus_2026-10-26/INDEPENDENT_FINAL_REVIEW_OPUS.md
48	封装验证	hardware/BoostPFC_40W_KiCad/prelayout_convergence/FOOTPRINT_VERIFICATION.md
49	网表验证	hardware/BoostPFC_40W_KiCad/prelayout_convergence/NETLIST_VALIDATION.md
50	清单	hardware/BoostPFC_40W_KiCad/manufacturing_release_revA_d1fix_2026-10-26/GERBER_MANIFEST.md
51	本地 CAM 清单	hardware/BoostPFC_40W_KiCad/manufacturing_release_revA_d1fix_2026-10-26/CAM_REVIEW_CHECKLIST.md
52	BoostPFC_40W_RevA_D1Fix_BarePCB_CAM.zip	hardware/BoostPFC_40W_KiCad/manufacturing_release_revA_d1fix_2026-10-26/BoostPFC_40W_RevA_D1Fix_BarePCB_CAM.zip
53	CAM 原始 JSON	hardware/BoostPFC_40W_KiCad/manufacturing_release_revA_d1fix_2026-10-26/checks/cam_audit_result.json
54	RevB 原理图	hardware/BoostPFC_40W_KiCad/pcb_revB_manual_layout_modular/BoostPFC_40W_RevB_ManualLayout.kicad_sch
55	RevA 在线报价	hardware/BoostPFC_40W_KiCad/manufacturing_release_revA_d1fix_2026-10-26/JLCPCB_BARE_BOARD_QUOTE.md
56	证据	simulation/simulink/BoostPFC_Design/results/final_input_range/24Vac_metrics.json
57	证据	simulation/simulink/BoostPFC_Design/results/final_input_range/28Vac_metrics.json
58	当前全板图	docs/BoostPFC_40W_CCM_Boost_PFC/figures/18_RevB_current_full_routed.png
59	Kelvin 局部	docs/BoostPFC_40W_CCM_Boost_PFC/figures/21_RevB_Kelvin_U3.png