

# 数据手册

## Datasheet

**APM32F107xBxC**

**APM32F105x8xBxC**

基于 **Arm® Cortex®-M3** 内核的 **32 位**微控制器

版本: **V0.4** (当前手册为 **draft** 版本, 正式版本将于四月份发布)

# 1 产品特性

## ■ 内核

- 32 位 Arm® Cortex®-M3 内核
- 最高 96MHz 工作频率

## ■ 存储器

- Flash: 容量最高为 256KB
- SRAM: 容量最高为 64KB

## ■ 时钟

- HSECLK: 支持 3~25MHz 外部晶体/陶瓷振荡器
- LSECLK: 支持 32.768KHz 晶体/陶瓷振荡器
- HSICLK: 出厂校准的 8MHz RC 振荡器
- LSICLK: 支持 40KHz RC 振荡器
- PLL: 提供三个可配置锁相环

## ■ 电源与电源管理

- V<sub>DD</sub> 范围: 2.0~3.6V
- V<sub>DDA</sub> 范围: 2.0~3.6V
- 备份域电源 V<sub>BAT</sub> 范围: 1.8V~3.6V
- 支持上电/掉电复位 (POR/PDR)
- 支持可编程电源电压检测器 (PVD)

## ■ 低功耗模式

- 支持睡眠、停机、待机三种模式

## ■ DMA

- 两个 DMA, DMA1 有 7 个通道,DMA2 有 5 个通道

## ■ 调试接口

- JTAG
- SWD

## ■ I/O

- 最多有 80 个 I/O

- 所有 I/O 都可以映射到外部中断向量
- 最多有 60 个容忍 5V 输入的 I/O

## ■ 通信外设

- 2 个 I2C 接口 (1Mbit/s), 支持 SMBus/PMBus。
- 3 个 USART, 2 个 UART, 支持 ISO7816、LIN 和 IrDA 等功能
- 3 个 SPI (2 个可复用 I2S), 最大传输速度 18Mbps
- 2 个 CAN
- 1 个 USB OTG\_FS 控制器
- Ethernet MAC

## ■ 模拟外设

- 2 个 12 位的 ADC
- 2 个 12 位的 DAC

## ■ 定时器

- 1 个可以提供 7 通道 PWM 输出的 16 位高级定时器 TMR1, 支持死区生成和刹车输入等功能
- 4 个 16 位通用定时器 TMR2/3/4/5, 每个定时器有 4 个独立通道可以用来输入捕获、输出比较、PWM 与脉冲计数等功能
- 2 个 16 位基本定时器 TMR6/7
- 2 个看门狗定时器: 一个独立看门狗 IWDG 和一个窗口看门狗 WWDG
- 1 个 24 位自减型系统定时器 Sys Tick Timer

## ■ RTC

- 支持日历功能

## ■ 84Bytes 备份寄存器

## ■ CRC 计算单元

## ■ 96 位唯一设备 ID

# 目录

<b>1</b>	<b>产品特性.....</b>	<b>1</b>
<b>2</b>	<b>产品信息.....</b>	<b>6</b>
<b>3</b>	<b>引脚信息.....</b>	<b>7</b>
3.1	引脚分布.....	7
3.2	引脚功能描述.....	8
<b>4</b>	<b>功能描述.....</b>	<b>15</b>
4.1	系统架构.....	16
4.1.1	系统框图.....	16
4.1.2	地址映射.....	17
4.1.3	启动配置.....	19
4.2	内核.....	19
4.3	中断控制器.....	19
4.3.1	嵌套的向量式中断控制器(NVIC).....	19
4.3.2	外部中断/事件控制器(EINT).....	19
4.4	存储器.....	19
4.5	时钟.....	19
4.5.1	时钟树.....	19
4.5.2	时钟源.....	20
4.5.3	系统时钟.....	21
4.5.4	总线时钟.....	21
4.6	电源与电源管理.....	21
4.6.1	电源方案.....	21
4.6.2	调压器.....	21
4.6.3	电源电压监控器.....	21
4.7	低功耗模式.....	22
4.8	DMA.....	22
4.9	GPIO.....	22
4.10	通信外设.....	22
4.10.1	USART/UART.....	22

4.10.2 I2C .....	23
4.10.3 SPI/I2S .....	23
4.10.4 CAN .....	23
4.10.5 USB OTG_FS .....	23
4.10.6 Ethernet .....	23
4.11 模拟外设 .....	24
4.11.1 ADC .....	24
4.11.2 DAC .....	24
4.12 定时器 .....	24
4.13 RTC .....	25
4.13.1 备份寄存器 .....	25
4.14 CRC .....	26
<b>5 电气特性 .....</b>	<b>27</b>
5.1 电气特性测试条件 .....	27
5.1.1 最大值和最小值 .....	27
5.1.2 典型值 .....	27
5.1.3 典型曲线 .....	27
5.1.4 电源方案 .....	27
5.1.5 负载电容 .....	28
5.2 通用工作条件下的测试 .....	28
5.3 绝对最大额定值 .....	29
5.3.1 最大温度特性 .....	29
5.3.2 最大额定电压特性 .....	29
5.3.3 最大额定电流特性 .....	30
5.3.4 静电放电（ESD） .....	30
5.3.5 静态栓锁（LU） .....	30
5.4 存储器 .....	31
5.4.1 Flash 特性 .....	31
5.5 时钟 .....	31
5.5.1 外部时钟源特性 .....	31

5.5.2	内部时钟源特性 .....	32
5.5.3	PLL 特性 .....	32
5.6	电源与电源管理.....	33
5.6.1	内嵌复位和电源控制模块特性测试 .....	33
5.7	功耗.....	34
5.7.1	功耗测试环境 .....	34
5.7.2	运行模式功耗 .....	35
5.7.3	睡眠模式功耗 .....	36
5.7.4	停机、待机模式功耗 .....	37
5.7.5	备份域功耗.....	37
5.7.6	外设功耗 .....	37
5.8	低功耗模式唤醒时间 .....	39
5.9	引脚特性.....	39
5.9.1	I/O 引脚特性.....	39
5.9.2	NRST 引脚特性.....	41
5.10	通信外设.....	41
5.10.1	I2C 外设特性 .....	41
5.10.2	SPI 外设特性.....	42
5.11	模拟外设.....	44
5.11.1	ADC .....	44
5.11.2	DAC .....	45
<b>6</b>	<b>封装信息 .....</b>	<b>47</b>
6.1	LQFP100 封装图.....	47
6.2	LQFP64 封装图.....	50
<b>7</b>	<b>包装信息 .....</b>	<b>53</b>
7.1	带状包装.....	53
7.2	托盘包装.....	54
<b>8</b>	<b>订货信息 .....</b>	<b>56</b>
<b>9</b>	<b>常用功能模块命名.....</b>	<b>57</b>

10	版本历史.....	58
----	-----------	----

## 2 产品信息

APM32F107 105xx 产品功能和外设配置请参阅下表。

表格 1 APM32F107 105xx 系列芯片功能和外设

产品		APM32F105						APM32F107			
型号		R8T6	RBT6	RCT6	V8T6	VBT6	VCT6	RBT6	RCT6	VBT6	VCT6
封装		LQFP64			LQFP100			LQFP64		LQFP100	
内核及最大工作频率		Arm® 32-bit Cortex®-M3@96MHz									
工作电压		2.0~3.6V									
Flash(KB)		64	128	256	64	128	256	128	256	128	256
SRAM(KB)		64									
GPIOs		51			80			51		80	
通信接口	USART/UART	3/2									
	SPI/I2S	3/2									
	I2C	2						1			
	USB OTG_FS	1									
	Ethernet	0						1			
	CAN	2									
定时器	16 位高级	1									
	16 位通用	4									
	16 位基本	2									
	系统滴答定时器	1									
	看门狗	2									
实时时钟		1									
12 位 ADC	单元	2									
	外部通道	16									
	内部通道	2									
12 位 DAC	单元	2									
	通道	2									
工作温度		环境温度：-40℃ 至 85℃ 结温度：-40℃ 至 105℃									

## 3 引脚信息

### 3.1 引脚分布

图 1 APM32F107 105xx 系列 LQFP100 引脚分布图







图 2 APM32F107 105xx 系列 LQFP64 引脚分布图



### 3.2 引脚功能描述

表格 2 输出引脚表中使用的图例/缩写

名称	缩写	定义
引脚名称	除非引脚名称下方的括号中另有规定，否则复位期间和复位后的引脚功能与实际引脚名称相同	
引脚类型	P	电源引脚
	I	仅输入引脚
	I/O	I/O 引脚
I/O 结构	5T	5V 容忍 I/O
	5Tf	5V 容忍 I/O, FM+功能
	STDA	3.3V 标准、直接连接到 ADC 的 I/O
	STD	3.3V 标准 I/O
	B	专用 Boot0 引脚
	RST	内置弱上拉电阻的双向复位引脚
注意		除非注释另有规定，否则复位期间和复位后，所有 I/O 都设置为浮空输入
引脚功能	默认复用功能	通过外设寄存器直接选择/启用此功能

名称	缩写	定义
	重定义功能	通过 AFIO 的重映射寄存器选择此功能

表格 3 APM32F107 105xx 引脚功能描述

名称 (复位后的功能)	类型	结构	默认复用功能	重定义功能	LQFP64	LQFP100
PE2	I/O	5T	TRACECK	-	-	1
PE3	I/O	5T	TRACED0	-	-	2
PE4	I/O	5T	TRACED1	-	-	3
PE5	I/O	5T	TRACED2	-	-	4
PE6	I/O	5T	TRACED3	-	-	5
V <sub>BAT</sub>	P	-	-	-	1	6
PC13-TAMPER-RTC (PC13)	I/O	STD	TAMPER_RTC	-	2	7
PC14-OSC32_IN (PC14)	I/O	STD	OSC32_IN	-	3	8
PC15-OSC32_OUT (PC15)	I/O	STD	OSC32_OUT	-	4	9
V <sub>SS_5</sub>	P	-	-	-	-	10
V <sub>DD_5</sub>	P	-	-	-	-	11
OSC_IN	I	STD	-	-	5	12
OSC_OUT	O	STD	-	-	6	13
NRST	I/O	RST	-	-	7	14
PC0	I/O	STDA	ADC12_IN10	-	8	15
PC1	I/O	STDA	ADC12_IN11, ETH_MII_MDC, ETH_RMII_MDC	-	9	16
PC2	I/O	STDA	ADC12_IN12, ETH_MII_TXD2	-	10	17
PC3	I/O	STDA	ADC12_IN13, ETH_MII_TX_CLK	-	11	18
V <sub>SSA</sub>	P	-	-	-	12	19
V <sub>REF-</sub>	P	-	-	-	-	20
V <sub>REF+</sub>	P	-	-	-	-	21
V <sub>DDA</sub>	P	-	-	-	13	22
PA0-WKUP (PA0)	I/O	STDA	WKUP, USART2_CTS, ADC12_IN0, TMR2_CH1_ETR,	-	14	23

名称 (复位后的功能)	类型	结构	默认复用功能	重定义功能	LQFP64	LQFP100
			TMR5_CH1, ETH_MII_CRS_WKUP			
PA1	I/O	STDA	USART2_RTS, ADC12_IN1, TMR5_CH2, TMR2_CH2, ETH_MII_RX_CLK, ETH_RMII_REF_CLK	-	15	24
PA2	I/O	STDA	USART2_TX, TMR5_CH3, ADC12_IN2, TMR2_CH3, ETH_MII_MDIO, ETH_RMII_MDIO	-	16	25
PA3	I/O	STDA	USART2_RX, TMR5_CH4, ADC12_IN3, TMR2_CH4, ETH_MII_COL	-	17	26
V <sub>SS_4</sub>	P	-	-	-	18	27
V <sub>DD_4</sub>	P	-	-	-	19	28
PA4	I/O	STDA	SPI1_NSS, USART2_CK, DAC_OUT1, ADC12_IN4	SPI3_NSS, I2S3_WS	20	29
PA5	I/O	STDA	SPI1_SCK, DAC_OUT2, ADC12_IN5	-	21	30
PA6	I/O	STDA	SPI1_MISO, ADC12_IN6 TMR3_CH1	TMR1_BKIN	22	31
PA7	I/O	STDA	SPI1_MOSI, ADC12_IN7, TMR3_CH2, ETH_MII_RX_DV, ETH_RMII_CRS_DV	TMR1_CH1N	23	32
PC4	I/O	STDA	ADC12_IN14 ETH_MII_RXD0, ETH_RMII_RXD0	-	24	33
PC5	I/O	STDA	ADC12_IN15, ETH_MII_RXD1,	-	25	34

名称 (复位后的功能)	类型	结构	默认复用功能	重定义功能	LQFP64	LQFP100
			ETH_RMII_RXD1			
PB0	I/O	STDA	ADC12_IN8, TMR3_CH3, ETH_MII_RXD2	TMR1_CH2N	26	35
PB1	I/O	STDA	ADC12_IN9, TMR3_CH4, ETH_MII_RXD3	TMR1_CH3N	27	36
PB2 (PB2,BOOT1)	I/O	5T	-	-	28	37
PE7	I/O	5T	-	TMR1_ETR	-	38
PE8	I/O	5T	-	TMR1_CH1N	-	39
PE9	I/O	5T	-	TMR1_CH1	-	40
PE10	I/O	5T	-	TMR1_CH2N	-	41
PE11	I/O	5T	-	TMR1_CH2	-	42
PE12	I/O	5T	-	TMR1_CH3N	-	43
PE13	I/O	5T	-	TMR1_CH3	-	44
PE14	I/O	5T	-	TMR1_CH4	-	45
PE15	I/O	5T	-	TMR1_BKIN	-	46
PB10	I/O	5T	I2C2_SCL, USART3_TX, ETH_MII_RX_ER	TMR2_CH3	29	47
PB11	I/O	5T	I2C2_SDA, USART3_RX, ETH_MII_TX_EN, ETH_RMII_TX_EN	TMR2_CH4	30	48
V <sub>SS_1</sub>	P	-	-	-	31	49
V <sub>DD_1</sub>	P	-	-	-	32	50
PB12	I/O	5T	SPI2_NSS, I2S2_WS, I2C2_SMBAL, USART3_CK, TMR1_BKIN, CAN2_RX, ETH_MII_TXD0, ETH_RMII_TXD0	-	33	51
PB13	I/O	5T	SPI2_SCK, I2S2_CK, USART3_CTS,	-	34	52

名称 (复位后的功能)	类型	结构	默认复用功能	重定义功能	LQFP64	LQFP100
			TMR1_CH1N, CAN2_TX, ETH_MII_TXD1, ETH_RMII_TXD1			
PB14	I/O	5T	SPI2_MISO, TMR1_CH2N, USART3_RTS	-	35	53
PB15	I/O	5T	SPI2_MOSI, I2S2_SD, TMR1_CH3N	-	36	54
PD8	I/O	5T	-	USART3_TX, ETH_MII_RX_DV, ETH_RMII_CRS_DV	-	55
PD9	I/O	5T	-	USART3_RX, ETH_MII_RXD0, ETH_RMII_RXD0	-	56
PD10	I/O	5T	-	USART3_CK, ETH_MII_RXD1, ETH_RMII_RXD1	-	57
PD11	I/O	5T	-	USART3_CTS, ETH_MII_RXD2	-	58
PD12	I/O	5T	-	TMR4_CH1, USART3_RTS, ETH_MII_RXD3	-	59
PD13	I/O	5T	-	TMR4_CH2	-	60
PD14	I/O	5T	-	TMR4_CH3	-	61
PD15	I/O	5T	-	TMR4_CH4	-	62
PC6	I/O	5T	I2S2_MCK	TMR3_CH1	37	63
PC7	I/O	5T	I2S3_MCK	TMR3_CH2	38	64
PC8	I/O	5T	-	TMR3_CH3	39	65
PC9	I/O	5T	-	TMR3_CH4	40	66
PA8	I/O	5T	USART1_CK, TMR1_CH1, MCO, OTG_FS_SOF	-	41	67
PA9	I/O	5T	USART1_TX, TMR1_CH2, OTG_FS_VBUS	-	42	68
PA10	I/O	5T	USART1_RX, TMR1_CH3,	-	43	69

名称 (复位后的功能)	类型	结构	默认复用功能	重定义功能	LQFP64	LQFP100
			OTG_FS_ID			
PA11	I/O	5T	USART1_CTS, OTG_FS_DM, CAN1_RX, TMR1_CH4	-	44	70
PA12	I/O	5T	USART1_RTS, OTG_FS_DP, CAN1_TX, TMR1_ETR	-	45	71
PA13 (JTMS,SWDIO)	I/O	5T	-	PA13	46	72
NC	-	-	未连接	-	-	73
V <sub>SS_2</sub>	P	-	-	-	47	74
V <sub>DD_2</sub>	P	-	-	-	48	75
PA14 (JTCK,SWCLK)	I/O	5T	-	PA14	49	76
PA15 (JTDI)	I/O	5T	SPI3_NSS, I2S3_WS	TMR2_CH1_ETR, PA15, SPI1_NSS	50	77
PC10	I/O	5T	UART4_TX	USART3_TX, SPI3_SCK, I2S3_CK	51	78
PC11	I/O	5T	UART4_RX,	USART3_RX, SPI3_MISO	52	79
PC12	I/O	5T	UART5_TX,	USART3_CK, SPI3_MOSI, I2S3_SD	53	80
PD0 (OSC_IN)	I/O	5T	-	CAN1_RX, OSC_IN	-	81
PD1 (OSC_OUT)	I/O	5T	-	CAN1_TX, OSC_OUT	-	82
PD2	I/O	5T	TMR3_ETR, UART5_RX	-	54	83
PD3	I/O	5T	-	USART2_CTS	-	84
PD4	I/O	5T	-	USART2_RTS	-	85
PD5	I/O	5T	-	USART2_TX	-	86
PD6	I/O	5T	-	USART2_RX	-	87
PD7	I/O	5T	-	USART2_CK	-	88
PB3	I/O	5T	SPI3_SCK,	PB3,	55	89

名称 (复位后的功能)	类型	结构	默认复用功能	重定义功能	LQFP64	LQFP100
(JTDO)			I2S3_CK	TRACESWO, TMR2_CH2, SPI1_SCK		
PB4 (NJTRST)	I/O	5T	SPI3_MISO	PB4, TMR3_CH1, SPI1_MISO	56	90
PB5	I/O	STD	I2C1_SMBAL, SPI3_MOSI, I2S3_SD, ETH_MII_PPS_OUT, ETH_RMII_PPS_OUT	TMR3_CH2, SPI1_MOSI, CAN2_RX	57	91
PB6	I/O	5T	I2C1_SCL, TMR4_CH1	USART1_TX, CAN2_TX	58	92
PB7	I/O	5T	I2C1_SDA, TMR4_CH2	USART1_RX	59	93
BOOT0	I	B	-	-	60	94
PB8	I/O	5T	TMR4_CH3, ETH_MII_TXD3	I2C1_SCL, CAN1_RX	61	95
PB9	I/O	5T	TMR4_CH4	I2C1_SDA, CAN1_TX	62	96
PE0	I/O	5T	TMR4_ETR	-	-	97
PE1	I/O	5T	-	-	-	98
V <sub>SS_3</sub>	P	-	-	-	63	99
V <sub>DD_3</sub>	P	-	-	-	64	100

注意:

- (1) 可以使用的功能依选定的型号而定。对于具有较少外设模块的型号，始终是包含较小编号的功能模块。例如，某个型号只有 1 个 SPI 和 2 个 USART 时，它们即是 SPI1 和 USART1 及 USART2。
- (2) PC13, PC14 和 PC15 引脚通过电源开关进行供电，而这个电源开关只能够吸收有限的电流（3mA）。因此这三个引脚作为输出引脚时有以下限制：在同一时间只有一个引脚能作为输出，作为输出脚时只能工作在 2MHz 模式下，最大驱动负载为 30pF，并且不能作为电流源（如驱动 LED）。
- (3) 这些引脚在备份区域第一次上电时处于主功能状态下，之后即使复位，这些引脚的状态由备份区域寄存器控制（这些寄存器不会被主复位系统所复位）。关于如何控制这些 IO 口的具体信息，请参考用户手册的电池备份区域和 BAKPR 寄存器的相关章节。
- (4) 此类复用功能能够由软件配置到其他引脚上（如果相应的封装型号有此引脚），详细信息请参考用户手册的复用功能 I/O 章节和调试设置章节。
- (5) SPI2/I2S2 和 I2C2 在以太网使用时是不可用的
- (6) LQFP64 封装的引脚 5 和引脚 6，在芯片复位后默认配置为 OSC\_IN 和 OSC\_OUT 功能脚。软件可以重新设置这两个引脚为 PD0 和 PD1 功能。但对于 LQFP100 封装，由于 PD0 和 PD1 为固有的功能引脚，因此没有必要再由软件进行重映像设置。更多详细信息请参考参考手册的复用功能 I/O 章节和调试设置章节。在输出模式下，PD0 和 PD1 只能配置为 50MHz 输出模式。

## 4 功能描述


本章主要介绍 APM32F107 105xx 系列产品系统架构、中断、片上存储器、时钟、电源、外设特点，有关 Arm® Cortex®-M3 内核的相关信息，请参考 Arm® Cortex®-M3 技术参考手册，该手册可以在 Arm 公司的网站下载。



## 4.1 系统架构

### 4.1.1 系统框图

图 3 APM32F107 105xx 系统框图



### 4.1.2 地址映射

表格 4 APM32F107 105xx 系列地址映射表

区域	起始地址	外设名称
代码区	0x0000 0000	代码映射区
	0x0004 0000	保留
	0x0800 0000	Flash 主存储区
	0x0804 0000	保留
	0x1FFF B000	系统存储区
	0x1FFF F800	选项字节
SRAM	0x2000 0000	SRAM
—	0x2001 0000	保留
APB1 总线	0x4000 0000	TMR2
	0x4000 0400	TMR3
	0x4000 0800	TMR4
	0x4000 0C00	TMR5
	0x4000 1000	TMR6
	0x4000 1400	TMR7
	0x4000 1800	保留
	0x4000 2800	RTC
	0x4000 2C00	WWDT
	0x4000 3000	IWDG
	0x4000 3400	保留
	0x4000 3800	SPI2/I2S2
	0x4000 3C00	SPI3/I2S3
	0x4000 4000	保留
	0x4000 4400	USART2
	0x4000 4800	USART3
	0x4000 4C00	UART4
	0x4000 5000	UART5
	0x4000 5400	I2C1
	0x4000 5800	I2C2
	0x4000 5C00	保留
	0x4000 6400	CAN1
	0x4000 6800	CAN2

区域	起始地址	外设名称
	0x4000 6C00	BAKPR
	0x4000 7000	PMU
	0x4000 7400	DAC
	0x4000 7800	保留
APB2 总线	0x4001 0000	AFIO
	0x4001 0400	EINT
	0x4001 0800	GPIOA
	0x4001 0C00	GPIOB
	0x4001 1000	GPIOC
	0x4001 1400	GPIOD
	0x4001 1800	GPIOE
	0x4001 1C00	保留
	0x4001 2400	ADC1
	0x4001 2800	ADC2
	0x4001 2C00	TMR1
	0x4001 3000	SPI1
	0x4001 3400	保留
	0x4001 3800	USART1
	0x4001 3C00	保留
AHB 总线	0x4002 0000	DMA1
	0x4002 0400	DMA2
	0x4002 0800	保留
	0x4002 1000	RCM
	0x4002 1400	保留
	0x4002 2000	Flash 接口
	0x4002 2400	保留
	0x4002 3000	CRC
	0x4002 3400	保留
	0x4002 8000	Ethernet
	0x4003 0000	保留
	0x5000 0000	USB OTG_FS
—	0x5000 0400	保留

### 4.1.3 启动配置

启动时，用户可设置 Boot 引脚的高低电平选择以下三种启动模式中的一种：

- 从主存储器启动
- 从 BootLoader 启动
- 从内置 SRAM 启动

若从 BootLoader 启动，用户可使用 USART 接口重新编程用户 Flash。

## 4.2 内核

APM32F107 105xx 的内核是 Arm® Cortex®-M3，基于该平台开发成本低、功耗低，可提供优良的计算性能和先进的系统中断响应，兼容所有 Arm 工具和软件。

## 4.3 中断控制器

### 4.3.1 嵌套的向量式中断控制器(NVIC)

内置 1 个嵌套向量中断控制器（NVIC），NVIC 能够处理多达 68 个可屏蔽中断通道（不包括 16 个 Cortex®-M3 的中断线）和 16 个优先级；可直接向内核传递中断向量入口地址，从而达到低延迟的中断响应处理，能优先处理晚到的较高优先级中断。

### 4.3.2 外部中断/事件控制器(EINT)

外部中断/事件控制器有 20 个边沿检测器，每个检测器包含边沿检测电路、中断/事件请求产生电路；每个检测器可配置为上升沿触发、下降沿、双边沿触发，也能够单独屏蔽；最多 80 个 GPIO 可连接到 16 个外部中断线。

## 4.4 存储器

片上存储器包括主存储区、SRAM、信息块，其中信息块包括系统存储区、选项字节，系统存储区存放 BootLoader、96 位唯一设备 ID、主存储区容量信息；系统存储区出厂时已写入程序，不可擦写。

表格 5 片上存储区


存储器	最大容量	功能
主存储区	256 KB	存放用户程序和数据
SRAM	64 KB	CPU 能以 0 等待周期访问（读/写）
系统存储区	18KB	存放 BootLoader、96 位唯一设备 ID、主存储区容量信息
选项字节	16Bytes	配置主存储区读写保护、MCU 工作方式

## 4.5 时钟

### 4.5.1 时钟树

APM32F107 105xx 的时钟树见下图：

图 4 APM32F107 105xx 时钟树



## 4.5.2 时钟源

时钟源按速度分为高速时钟、低速时钟，高速时钟有、HSICLK、HSECLK，低速时钟分有 LSECLK、LSICLK；按片内/外分为内部时钟、外部时钟，内部时钟有 HSICLK、LSICLK，外部时钟有 HSECLK、LSECLK，其中 HSICLK 在出厂时会校准精度至±1%。

### 4.5.3 系统时钟

可选择 HSICLK、PLL1CLK、HSECLK 作为系统时钟，PLL1CLK 的时钟源可选择 HSICLK、HSECLK 中的一种，配置 PLL 的倍频系数、分频系数可获得所需系统时钟。

产品复位启动时，默认选择 HSICLK 作为系统时钟，之后用户可自行选择上述时钟源中的一种作为系统时钟。当检测到 HSECLK 失效时，系统将自动地切换回 HSICLK，如果使能了中断，软件可以接收到相应的中断。

### 4.5.4 总线时钟

内置 AHB、APB1、APB2 总线，AHB 的时钟源是 SYSCLK，APB1、APB2 的时钟源是 HCLK；配置分频系数可获得所需的时钟，AHB 和高速 APB2 的最高频率为 96MHz，APB1 的最高频率是 48MHz。

## 4.6 电源与电源管理

### 4.6.1 电源方案

表格 6 电源方案

名称	电压范围	说明
V <sub>DD</sub>	2.0~3.6V	通过 V <sub>DD</sub> 引脚给 I/O（具体 IO 见引脚分布图）、内部调压器供电。
V <sub>DDA</sub> /V <sub>SSA</sub>	2.0~3.6V	为 ADC、DAC、复位模块、RC 振荡器和 PLL 的模拟部分供电；使用 ADC 或 DAC 时，V <sub>DDA</sub> 不得小于 2.4V，V <sub>DDA</sub> 和 V <sub>SSA</sub> 必须分别连接到 V <sub>DD</sub> 和 V <sub>SS</sub> 。
V <sub>BAT</sub>	1.8~3.6V	当关闭 V <sub>DD</sub> 时，通过内部电源切换器，为 RTC、外部 32.768KHz 振荡器和后备寄存器供电。

### 4.6.2 调压器

表格 7 调压器工作模式

名称	说明
主模式（MR）	用于运行模式
低功耗模式（LPR）	用于停机模式
掉电模式	用于待机模式，此时调压器高阻输出，内核电路掉电，调压器功耗为零，寄存器和 SRAM 的数据会全部丢失。

注：调压器在复位后始终处于工作状态，在掉电模式下高阻输出。

### 4.6.3 电源电压监控器

产品内部集成了上电复位（POR）和掉电复位（PDR）电路。这两种电路始终处于工作状态。当掉电复位电路监测到电源电压低于规定的阈值（V<sub>POR/PDR</sub>）时，即使外部复位电路，系统保持复位状态。

该产品内置能够监测 V<sub>DD</sub> 并将其与 V<sub>PVD</sub> 阈值比较的可编程电源电压监控器（PVD），当 V<sub>DD</sub> 在 V<sub>PVD</sub> 阈值范围外且中断使能时会产生中断，可通过中断服务程序将 MCU 设置成安全状态。

## 4.7 低功耗模式

APM32F107 105xx 支持睡眠、停机、待机三种低功耗模式，这三种模式在功耗、唤醒时间长短、唤醒方式存在差异，可依据实际应用需求选择低功耗模式。

表格 8 低功耗模式

模式	说明
睡眠模式	内核停止工作，所有外设处于工作状态，可通过中断/事件唤醒
停机模式	在 SRAM 和寄存器数据不丢失的情况下，停机模式可达到最低的功耗； 内部 1.5V 供电模块的时钟都会停止，HSECLK 晶体谐振器、HSICLK、PLL 被禁止，调压器可配置普通模式或低功耗模式； 任何外部中断线可唤醒 MCU，外部中断线包括 16 个外部中断线之一、PVD 输出、RTC、USB OTG_FS。
待机模式	该模式功耗最低； 内部调压器被关闭，所有 1.3V 供电模块掉电，HSECLK 晶体谐振器、HSICLK、PLL 时钟关闭，SRAM 和寄存器的数据消失，RTC 区域、后备寄存器内容仍然保留，待机电路仍工作； NRST 上的外部复位信号、IWDG 复位、WKUP 引脚上的上升边沿或 RTC 的事件都会唤醒 MCU 退出待机模式。

## 4.8 DMA

内置 2 个 DMA，DMA1 支持 7 路通道，DMA2 支持 5 路通道。每个通道支持多个 DMA 请求，但同一时刻只允许 1 个 DMA 请求进入 DMA 通道。支持 DMA 请求的外设有：ADC、SPI、USART、I2C、TMRx。可配置 4 级 DMA 通道优先级。支持“存储器→存储器、存储器→外设、外设→存储器”数据传输（存储器包括 Flash、SRAM）。

## 4.9 GPIO

GPIO 可以配置为通用输入、通用输出、复用功能、模拟输入输出。通用输入可以配置成浮空输入、上拉输入、下拉输入，通用输出可以配置成推挽输出、开漏输出，复用功能可以用于数字外设，模拟输入输出可以用于模拟外设以及低功耗模式；可以配置使能/禁止上拉/下拉电阻；可以配置 2MHz、10MHz、50MHz 的速度，速度越大，功耗、噪声也会越大。

## 4.10 通信外设

### 4.10.1 USART/UART

该芯片内置多达 5 个通用同步/异步收发器，USART1 接口通信速率可达 4.5Mbit/s，其它 USART/UART 的通信速率可达 2.25Mbit/s，所有 USART/UART 可配置波特率、奇偶校验位、停止位、数据位长度，除了 UART5 外所有其它 USART/UART 都可以支持 DMA。各个 USART/UART 功能差异如下表：

表格 9 USART/UART 功能差异

USART 模式/功能	USART1	USART2	USART3	UART4	UART5
调制解调器的硬件流控制	√	√	√	—	—
同步模式	√	√	√	√	√
智能卡模式	√	√	√	—	—
IrDASIR 编码解码器功能	√	√	√	√	√
LIN 模式	√	√	√	√	√
单线半双工模式	√	√	√	√	√
支持 DMA 功能	√	√	√	√	—

注：√=支持。

## 4.10.2 I2C

内置 I2C1/2 总线接口。I2C1/2 均可工作于多主模式或从模式，支持 7 位或 10 位寻址，7 位从模式时支持双从地址寻址，通信速率支持标准模式（最高 100kbit/s）、快速模式（最高 400kbit/s）；内置了硬件 CRC 发生器/校验器；它们可以使用 DMA 操作并支持 SMBus 总线 2.0 版/PMBus 总线。

## 4.10.3 SPI/I2S

内置 3 个 SPI，在主模式、从模式下均支持全双工、半双工通信，可使用 DMA 控制器，可配置每帧 4~16 位，通信速率最高 18Mbit/s。

内置 2 个 I2S（分别与 SPI2、SPI3 复用），支持主模式、从模式半双工通信，支持同步传输，可配置 16 位或 32 位分辨率的 16 位、24 位、32 位数据传输，音频采样率可配置的范围是 8kHz~48kHz；当一个或者两个 I2S 接口配置为主模式，其主时钟可以以 256 倍采样频率输出给外部的 DAC 或解码器（CODEC）。

## 4.10.4 CAN

内置 2 个 CAN（CAN1 与 CAN2 可同时使用），兼容 2.0A 和 2.0B(主动) 规范，通信速率最高可达 1Mbit/s。它可以接收和发送 11 位标识符的标准帧，也可以接收和发送 29 位标识符的扩展帧。具有 3 个发送邮箱和 2 个接收 FIFO，3 级 28 个可调节的滤波器。

## 4.10.5 USB OTG\_FS

产品内嵌 1 个 USB 控制器，OTG\_FS 可同时支持主机和从机功能，符合 USB 2.0 规范的 On-The-Go 补充标准，也可配置为“仅主机”或“仅从机”模式，完全符合 USB 2.0 规范，OTG\_FS 时钟（48MHz）由特定的 PLL1 输出。

## 4.10.6 Ethernet

提供一个兼容 IEEE -802.3-2002 的 MAC，用于通过 MII 或 RMII 进行以太网局域网通信。本型号需要一个 PHY 连接到物理 LAN 总线。PHY 连接到 MII 端口，使用 17 个信号用于 MII 或 9 个信号用于 RMII，并且可以使用来自内核的 25MHz 时钟(MII)。



## 4.11 模拟外设

### 4.11.1 ADC

内置 2 个 ADC，精度为 12 位，每个 ADC 最多有 16 个外部通道和 2 个内部通道,内部通道分别测量温度传感器电压和参考电压。各通道 A/D 转换模式有单次、连续、扫描或间断，ADC 转换结果可以左对齐或右对齐存储在 16 位数据寄存器中；支持模拟看门狗，支持 DMA。

#### 4.11.1.1 内部参考电压

内置参考电压  $V_{REFINT}$ ，内部连接 ADC\_IN17 通道，可通过 ADC 获取该  $V_{REFINT}$ ； $V_{REFINT}$  为 ADC 提供稳定的电压输出。

### 4.11.2 DAC

内置 2 个 12 位 DAC，每个 DAC 对应一个输出通道，可配置为 8 位、12 位模式，支持 DMA 功能，波形产生支持噪声波、三角波，转换方式支持单独或同时转换，触发方式支持外部信号触发、内部定时器更新触发。

## 4.12 定时器

内置 1 个 16 位高级定时器（TMR1）、4 个通用定时器（TMR2/3/4/5）、两个基本定时器（TMR6/7）、1 个独立看门狗定时器、1 个窗口看门狗定时器和 1 个系统滴答定时器。

看门狗定时器可以用来检测程序是否正常运行。

系统滴答定时器时内核的外设，具有自动重装载功能，当计数器为 0 时能产生一个可屏蔽系统中断，可以用于实时操作系统和普通延时。

表格 10 高级/通用/基本和系统滴答定时器功能比较

定时器类型	系统滴答定时器	基本定时器		通用定时器				高级定时器
定时器名称	Sys Tick Timer	TMR6	TMR7	TM R2	TM R3	TM R4	TM R5	TMR1
计数器分辨率	24 位	16 位		16 位				16 位
计数器类型	向下	向上		向上，向下，向上/下				向上，向下，向上/下
预分频系数	-	1~65536 之间的任意整数		1~65536 之间的任意整数				1~65536 之间的任意整数
产生 DMA 请求	-	可以		可以				可以
捕获/比较通道	-	-		4				4
互补输出	-	没有		没有				有

定时器类型	系统滴答定时器	基本定时器	通用定时器	高级定时器
引脚特性	-	-	共 5 根引脚： 1 路外部触发信号输入引脚， 4 路通道（非互补通道）引脚	共 9 根引脚： 1 路外部触发信号输入引脚， 1 路刹车输入信号引脚， 3 对互补通道引脚， 1 路通道（非互补通道）引脚
功能说明	专用于实时操作系统具有自动重加载功能当计数器为 0 时能产生一个可屏蔽系统中断可编程时钟源	用于产生 DAC 触发信号。可以作为 16 位通用型时基计数器。	提供同步或事件链接功能在调试模式下，计数器可以被冻结。 可用于产生 PWM 输出每个定时器都有独立的 DMA 请求机制。 可以处理增量编码器的信号	具有带死区插入的互补 PWM 输出配置为 16 位标准定时器时，它与 TMRx 定时器具有相同的功能。 配置为 16 位 PWM 发生器时，它具有全调制能力(0~100%)。 在调试模式下，计数器可以被冻结，同时 PWM 输出被禁止。 提供同步或事件链接功能。

表格 11 独立看门狗和窗口看门狗定时器

名称	计数器分辨率	计数器类型	预分频系数	功能说明
独立看门狗	12 位	向下	1~256 之间的任意整数	由一个内部独立的 40KHz 的 RC 振荡器提供时钟；因为这个 RC 振荡器独立于主时钟，所以它可运行于停机和待机模式。 在发生问题时可复位整个系统。 可以作为一个自由定时器为应用程序提供超时管理。 通过选项字节可以配置成是软件或硬件启动看门狗。 在调试模式下，计数器可以被冻结。
窗口看门狗	7 位	向下	-	可以设置成自由运行。 在发生问题时可复位整个系统。 由主时钟驱动，具有早期预警中断功能； 在调试模式下，计数器可以被冻结。

## 4.13 RTC

内置 1 个 RTC，引脚有 LSECLK 信号输入引脚（OSC32\_IN、OSC32\_OUT）、1 个 TAMP 输入信号检测引脚（TAMP）；时钟源可选择外部 32.768kHz 的外部晶振、谐振器或振荡器、LSICLK、HSECLK/128；默认由 V<sub>DD</sub> 供电，当 V<sub>DD</sub> 断电时，可自动切换至 V<sub>BAT</sub> 供电，RTC 配置及时间数据不丢失；产生系统复位、软件复位、电源复位时，RTC 配置及时间数据不丢失；支持闹钟、日历功能。

### 4.13.1 备份寄存器

内置 84Bytes 备份寄存器，默认由 V<sub>DD</sub> 供电，当 V<sub>DD</sub> 断电时，可自动切换至 V<sub>BAT</sub> 供电，备份寄存器数据不丢失；产生系统复位、软件复位、电源复位时，备份寄存器数据不丢失。

## 4.14 CRC

内置 1 个 CRC（循环冗余校验）计算单元，可产生 CRC 码，可操作 8 位、16 位、32 位数据。

## 5 电气特性

### 5.1 电气特性测试条件

#### 5.1.1 最大值和最小值

除非特别说明，所有产品是在  $T_A=25^{\circ}\text{C}$  下在生产线上进行测试的。其最大和最小值可支持所定最恶劣的环境温度、供电电压和时钟频率。

在每个表格下方的注解中说明是通过综合评估、设计仿真或工艺特性得到的数据，没有在生产线上进行测试；在综合评估的基础上，通过样本测试，取其平均值再加减三倍的标准差(平均 $\pm 3\Sigma$ )得到最大和最小数值。

#### 5.1.2 典型值


除非特别说明，典型数据是基于  $T_A=25^{\circ}\text{C}$ 、 $V_{DD}=V_{DDA}=3.3\text{V}$  测量，这些数据仅用于设计指导。

#### 5.1.3 典型曲线

除非特别说明，典型曲线仅用于设计指导而未经测试。

#### 5.1.4 电源方案

图 5 电源方案



说明：图中的  $V_{DDx}$  表示  $V_{DD}$  的个数是  $x$  个

5.1.5 负载电容

图 6 测量引脚参数时的负载条件




图 7 引脚输入电压测量方案





图 8 功耗测量方案



5.2 通用工作条件下的测试

表格 12 通用工作条件

符号	参数	条件	最小值	最大值	单位
$f_{HCLK}$	内部 AHB 时钟频率	-	-	96	MHz
$f_{PCLK1}$	内部 APB1 时钟频率	-	-	48	

符号	参数	条件	最小值	最大值	单位
f <sub>PCLK2</sub>	内部 APB2 时钟频率	-	-	96	
V <sub>DD</sub>	主电源电压	-	2	3.6	V
V <sub>DDA</sub>	模拟电源电压 (都未使用 ADC、DAC 时)	必须与 V <sub>DD</sub> 相同	V <sub>DD</sub>	3.6	V
	模拟电源电压 (使用 ADC、DAC 时)		2.4	3.6	
V <sub>BAT</sub>	备份域电源电压	-	1.8	3.6	V
T <sub>A</sub>	环境温度 (温度标号 6)	最大功率耗散	-40	85	°C

## 5.3 绝对最大额定值

器件上的载荷如果超过绝对最大额定值,可能会导致器件永久性的损坏。这里只是给出能承受的最大载荷,不保证在此条件下器件的功能运行正常。

### 5.3.1 最大温度特性

表格 13 温度特性

符号	描述	数值	单位
T <sub>STG</sub>	储存温度范围	-55 ~ +150	°C
T <sub>J</sub>	最大结温度	105	°C

### 5.3.2 最大额定电压特性

所有的电源(V<sub>DD</sub>,V<sub>DDA</sub>)和地(V<sub>SS</sub>,V<sub>SSA</sub>)引脚必须始终连接到外部限定范围内的供电电源上。

表格 14 最大额定电压特性

符号	描述	最小值	最大值	单位
V <sub>DD</sub> - V <sub>SS</sub>	外部主供电电压	-0.3	4.0	V
V <sub>DDA</sub> -V <sub>SSA</sub>	外部模拟电源电压	-0.3	4.0	
V <sub>BAT</sub> -V <sub>SS</sub>	外部备份域电源电压	-0.3	4.0	
V <sub>DD</sub> -V <sub>DDA</sub>	V <sub>DD</sub> >V <sub>DDA</sub> 允许的电压差	-	0.3	
V <sub>IN</sub>	在 5V 容忍的引脚上的输入电压	V <sub>SS</sub> -0.3	5.5	
	在其它引脚上的输入电压	V <sub>SS</sub> -0.3	V <sub>DD</sub> + 0.3	
ΔV <sub>DDx</sub>	不同供电引脚之间的电压差	-	50	mV
V <sub>SSx</sub> -V <sub>SS</sub>	不同接地引脚之间的电压差	-	50	

### 5.3.3 最大额定电流特性

表格 15 电流特性

符号	描述	最大值	单位
$I_{VDD}$	经过 $V_{DD}/V_{DDA}$ 电源线的总电流(供应电流) <sup>(1)</sup>	150	mA
$I_{VSS}$	经过 $V_{SS}$ 地线的总电流(流出电流) <sup>(1)</sup>	150	
$I_{IO}$	任意 I/O 和控制引脚上的灌电流	25	
	任意 I/O 和控制引脚上的拉电流	-25	
$I_{INJ(PIN)}^{(2)}$	5T 引脚的注入电流 <sup>(3)</sup>	-5/+0	
	其他引脚的注入电流 <sup>(4)</sup>	±5	
$\Sigma I_{INJ(PIN)}^{(2)}$	所有 I/O 和控制引脚上的总注入电流 <sup>(5)</sup>	±25	

注意:

- (1) 所有的电源( $V_{DD}$ ,  $V_{DDA}$ )和地( $V_{SS}$ ,  $V_{SSA}$ )必须始终在允许范围内。
- (2) 流出电流会干扰器件的模拟性能。
- (3) I/O 不能进行正注入;  $V_{IN} < V_{SS}$  时,  $I_{INJ(PIN)}$  不能超过最大允许输入电压值。
- (4) 如果  $V_{IN}$  超过最大值, 必须在外部限制  $I_{INJ(PIN)}$  不超过其最大值。当  $V_{IN} > V_{DD}$  时, 电流流入引脚; 当  $V_{IN} < V_{SS}$  时, 电流流出引脚。
- (5) 当几个 I/O 口同时有注入电流时,  $\Sigma I_{INJ(PIN)}$  的最大值为流入电流与流出电流的即时绝对值之和。

### 5.3.4 静电放电 (ESD)

表格 16 ESD 绝对最大额定值

符号	参数	测试条件及标准	值	单位
$V_{ESD(HBM)}$	静电放电电压 (人体模型)	$TA = +25^{\circ}C$ , ANSI/ESDA/JEDEC Standard, Method JS-001-2017	2000	V
$V_{ESD(CDM)}$	静电放电电压 (充电设备模型)	$TA = +25^{\circ}C$ , ANSI/ESDA/JEDEC Standard, Method JS-002-2018	500	V
$V_{ESD(MM)}$	静电放电电压 (机器模型)	$TA = +25^{\circ}C$ , JEDEC Standard, Method A115-C	200	V

注: 由第三方测试机构测试, 不在生产中测试。

### 5.3.5 静态栓锁 (LU)

表格 17 静态栓锁

符号	参数	测试条件及标准	类型
LU	静态栓锁类	$TA = +105^{\circ}C$ , EIA/JEDEC STANDARD 78E	II level A

注: 由第三方测试机构测试, 不在生产中测试。

## 5.4 存储器

### 5.4.1 Flash 特性

表格 18 Flash 存储器特性

符号	参数	条件	最小值	典型值	最大值	单位
$t_{\text{prog}}$	16 位编程时间	$T_A = -40\sim 105^{\circ}\text{C}$ $V_{\text{DD}}=2.4\sim 3.6\text{V}$	40	70	75	$\mu\text{s}$
$t_{\text{ERASE}}$	页（2KBytes）擦除时间	$T_A = -40\sim 105^{\circ}\text{C}$ $V_{\text{DD}}=2.4\sim 3.6\text{V}$	5	7	10	ms
$t_{\text{ME}}$	整片擦除时间	$T_A = -40\sim 105^{\circ}\text{C}$ $V_{\text{DD}}=2.4\sim 3.6\text{V}$	6	8.9	10	ms
$V_{\text{prog}}$	编程电压	$T_A = -40\sim 105^{\circ}\text{C}$	2	-	3.6	V

注：由综合评估得出，不在生产中测试。

## 5.5 时钟

### 5.5.1 外部时钟源特性

#### 5.5.1.1 晶体谐振器产生的高速外部时钟

有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。

表格 19 HSECLK4~16MHz 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{OSC\_IN}}$	振荡器频率	-	3	-	25	MHz
$R_F$	反馈电阻	-	-	200	-	k $\Omega$
$I_{\text{DD}}(\text{HSECLK})$	HSECLK 电流消耗	$V_{\text{DD}}=3.3\text{V}$ , $C_L=10\text{pF}@8\text{MHz}$	-	-	1	mA
$I$	HSECLK 驱动电流	$V_{\text{DD}}=3.3\text{V}$ , $V_{\text{IN}}=V_{\text{SS}}$	-	-	1.15	mA
$t_{\text{SU}}(\text{HSECLK})$	启动时间	$V_{\text{DD}}$ 是稳定的	-	2	-	ms

注：由综合评估得出，不在生产中测试。

#### 5.5.1.2 晶体谐振器产生的低速外部时钟

有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。

表格 20 LSECLK 振荡器特性( $f_{\text{LSECLK}}=32.768\text{KHz}$ )

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{OSC\_IN}}$	振荡器频率	-	-	32.768	-	KHz
$I_{\text{DD}}(\text{LSECLK})$	LSECLK 电流消耗	-	-	-	1	$\mu\text{A}$
$I$	LSECLK 驱动电流	$V_{\text{DD}}=3.3\text{V}$ , $V_{\text{IN}}=V_{\text{SS}}$	-	-	1.4	$\mu\text{A}$



符号	参数	条件	最小值	典型值	最大值	单位
$t_{SU(LSECLK)}^{(1)}$	启动时间	$V_{DDIOx}$ 稳定	-	2	-	s

注：由综合评估得出，不在生产中测试。

(1)  $t_{SU(LSECLK)}$ 是启动时间，是从软件使能 LSECLK 开始测量，直至得到稳定的 32.768KHz 振荡这段时间；这个数值是使用一个标准的晶体谐振器测量得到的，它可能因晶体制造商的不同而不同。

## 5.5.2 内部时钟源特性

### 5.5.2.1 高速内部（HSICLK）RC 振荡器

表格 21 HSICLK 振荡器特性

符号	参数	条件		最小值	典型值	最大值	单位
f <sub>HSICLK</sub>	频率	-		-	8	-	MHz
A <sub>CC</sub> (HSICLK)	HSICLK 振荡器的精度	工厂校准	V <sub>DD</sub> =3.3V, T <sub>A</sub> =25℃ <sup>(1)</sup>	-1	-	1	%
			V <sub>DD</sub> =3.3V, T <sub>A</sub> =-40~105℃	-2	-	2.5	%
I <sub>DDA</sub> (HSICLK)	HSICLK 振荡器功耗	-		-	-	100	μA
t <sub>SU</sub> (HSICLK)	HSICLK 振荡器启动时间	V <sub>DD</sub> =3.3V, T <sub>A</sub> =-40~105℃		1	-	2	μs

注：除了（1）在生产中校准外，其它数据由综合评估得出，不在生产中测试。

### 5.5.2.2 低速内部（LSICLK）RC 振荡器

表格 22 LSICLK 振荡器特性

符号	参数	最小值	典型值	最大值	单位
$f_{LSICLK}$	频率 ( $V_{DD}=2\sim 3.6V, T_A=-40\sim 105^{\circ}C$ )	30	54	70	KHz
$I_{DD}(LSICLK)$	LSICLK 振荡器功耗	-	1	1.1	$\mu A$
$t_{SU}(LSICLK)$	LSICLK 振荡器启动时间, ( $V_{DD}=3.3V, T_A=-40\sim 105^{\circ}C$ )	-	-	80	$\mu s$

注：由综合评估得出，不在生产中测试。

## 5.5.3 PLL 特性

表格 23 PLL1 特性

符号	参数	最小值	最大值	单位
$f_{PLL1\_IN}$	PLL1 输入时钟	3	12	MHz
	PLL1 输入时钟占空比	40	60	%
$f_{PLL1\_OUT}$	PLL1 倍频输出时钟, ( $V_{DD}=3.3V, T_A=-40\sim 105^{\circ}C$ )	18	96	MHz
$f_{DPLL1CLK}$	DPLL1CLK 的频率	36	144	MHz
$t_{LOCK1}$	PLL1 锁相时间	-	350	$\mu s$

注：由综合评估得出，不在生产中测试。

表格 24 PLL2 特性

符号	参数	最小值	最大值	单位
f <sub>PLL2_IN</sub>	PLL2 输入时钟	3	5	MHz
	PLL2 输入时钟占空比	40	60	%
f <sub>PLL2_OUT</sub>	PLL2 倍频输出时钟, (V <sub>DD</sub> =3.3V, T <sub>A</sub> =-40~105℃)	18	96	MHz
f <sub>DPLL2CLK</sub>	DPLL2CLK 的频率	80	148	MHz
t <sub>LOCK2</sub>	PLL2 锁相时间	-	350	μs

注：由综合评估得出，不在生产中测试。

表格 25 PLL3 特性

符号	参数	最小值	最大值	单位
f <sub>PLL3_IN</sub>	PLL3 输入时钟	3	5	MHz
	PLL3 输入时钟占空比	40	60	%
f <sub>PLL3_OUT</sub>	PLL3 倍频输出时钟, (V <sub>DD</sub> =3.3V, T <sub>A</sub> =-40~105℃)	18	96	MHz
f <sub>DPLL3CLK</sub>	DPLL3CLK 的频率	80	148	MHz
t <sub>LOCK3</sub>	PLL3 锁相时间	-	350	μs

注：由综合评估得出，不在生产中测试。

## 5.6 电源与电源管理

### 5.6.1 内嵌复位和电源控制模块特性测试

表格 26 内嵌复位和电源控制模块特性

符号	参数	条件	最小值	典型值	最大值	单位
V <sub>POR/PDR</sub>	上电/掉电复位阈值	下降沿	1.84	1.88	1.96	V
		上升沿	1.84	1.92	2.00	V
V <sub>PDRhyst</sub>	PDR 迟滞	-	-	54	-	mV
T <sub>RSTTEMPO</sub>	复位持续时间	-	1	2.5	4.5	ms

注：由综合评估得出，不在生产中测试。

表格 27 可编程电源电压检测器特性

符号	参数	条件	最小值	典型值	最大值	单位
V <sub>PVD</sub>	可编程电源电压检测器电平选择	PLS[2:0]=000 (上升沿)	2.15	2.17	2.18	V
		PLS[2:0]=000 (下降沿)	2.05	2.07	2.08	V
		PLS[2:0]=000 (PVD 迟滞)	100.00	102.75	110.00	mV
		PLS[2:0]=001 (上升沿)	2.25	2.27	2.28	V

符号	参数	条件	最小值	典型值	最大值	单位
		PLS[2:0]=001 (下降沿)	2.14	2.16	2.17	V
		PLS[2:0]=001 (PVD 迟滞)	110.00	110.75	120.00	mV
		PLS[2:0]=010 (上升沿)	2.35	2.37	2.38	V
		PLS[2:0]=010 (下降沿)	2.24	2.26	2.27	V
		PLS[2:0]=010 (PVD 迟滞)	100.00	108.50	110.00	mV
		PLS[2:0]=011 (上升沿)	2.44	2.46	2.48	V
		PLS[2:0]=011 (下降沿)	2.34	2.36	2.37	V
		PLS[2:0]=011 (PVD 迟滞)	100.00	103.75	110.00	mV
		PLS[2:0]=100 (上升沿)	2.54	2.57	2.58	V
		PLS[2:0]=100 (下降沿)	2.43	2.45	2.47	V
		PLS[2:0]=100 (PVD 迟滞)	110.00	111.00	120.00	mV
		PLS[2:0]=101 (上升沿)	2.64	2.66	2.68	V
		PLS[2:0]=101 (下降沿)	2.53	2.56	2.57	V
		PLS[2:0]=101 (PVD 迟滞)	100.00	104.50	110.00	mV
		PLS[2:0]=110 (上升沿)	2.74	2.76	2.78	V
		PLS[2:0]=110 (下降沿)	2.63	2.65	2.67	V
		PLS[2:0]=110 (PVD 迟滞)	110.00	111.75	120.00	mV
		PLS[2:0]=111 (上升沿)	2.84	2.87	2.89	V
		PLS[2:0]=111 (下降沿)	2.73	2.76	2.77	V
		PLS[2:0]=111 (PVD 迟滞)	110.00	116.75	120.00	mV

注：由综合评估得出，不在生产中测试。

## 5.7 功耗

### 5.7.1 功耗测试环境

- (1) 执行 Dhrystone2.1，编译环境为 Keil.V5，编译优化等级为 L0 条件下测得的。
- (2) 所有的 I/O 引脚都处于输入模式，并连接到一个静态电平上  $V_{DD}$  或  $V_{SS}$ （无负载）
- (3) 除非特别说明，所有的外设都关闭
- (4) Flash 等待周期的设置与  $f_{HCLK}$  的关系：
  - 0~24MHz: 0 个等待周期
  - 24~48MHz: 1 个等待周期
  - 48~72MHz: 2 个等待周期
  - 72~96MHz: 3 个等待周期
- (5) 指令预取功能使能（提示：这些的设置必须在时钟设置和总线分频之前进行）
- (6) 当外设开启时： $f_{PCLK1}=f_{HCLK}/2$ ， $f_{PCLK2}=f_{HCLK}$

## 5.7.2 运行模式功耗

表格 28 程序在 Flash 或 SRAM 执行，运行模式的功耗

参数	条件	f <sub>HCLK</sub>	典型值 <sup>(1)</sup>		最大值 <sup>(1)</sup>	
			T <sub>A</sub> =25℃, V <sub>DD</sub> =3.3V		T <sub>A</sub> =105℃, V <sub>DD</sub> =3.6V	
			I <sub>DDA</sub> (μA)	I <sub>DD</sub> (mA)	I <sub>DDA</sub> (μA)	I <sub>DD</sub> (mA)
运行模式功耗	HSECLK bypass <sup>(2)</sup> , 使能所有外设	96MHz	292.54	34.10	329.73	36.52
		72MHz	231.43	24.35	261.72	27.11
		48MHz	183.29	15.87	208.27	17.83
		36MHz	168.03	12.93	191.62	14.67
		24MHz	148.38	8.59	170.88	9.94
		16 MHz	161.26	6.11	184.31	7.09
		8MHz	17.84	3.43	24.60	4.24
	HSECLK bypass <sup>(2)</sup> , 关闭所有外设	96MHz	292.11	28.64	329.06	30.76
		72MHz	231.12	20.21	261.44	22.84
		48MHz	183.10	12.97	208.07	15.12
		36MHz	167.95	10.61	191.50	12.45
		24MHz	148.31	7.16	170.67	8.39
		16 MHz	161.23	5.09	184.15	6.10
		8MHz	17.83	2.92	24.59	3.76
	HSICLK <sup>(2)</sup> , 使能所有外设	36MHz	183.67	14.62	196.07	15.69
		24MHz	161.20	10.09	172.59	11.36
		16 MHz	175.80	7.14	188.42	8.04
		8MHz	114.04	4.04	124.36	4.67
	HSICLK <sup>(2)</sup> , 关闭所有外设	36MHz	183.52	12.11	196.40	13.36
		24MHz	161.15	8.44	172.67	9.55
		16 MHz	175.79	6.00	188.49	6.83
		8MHz	114.03	3.47	124.25	4.53

注:

(1) 由综合评估得出, 不在生产中测试。

(2) 外部时钟为 8MHz, 当 f<sub>HCLK</sub>>8MHz 时, 开启 PLL; 否则关闭 PLL。

### 5.7.3 睡眠模式功耗

表格 29 程序在 Flash 或 SRAM 中执行，睡眠模式下的功耗

参数	条件	f <sub>HCLK</sub>	典型值 <sup>(1)</sup>		最大值 <sup>(1)</sup>	
			T <sub>A</sub> =25℃, V <sub>DD</sub> =3.3V		T <sub>A</sub> =105℃, V <sub>DD</sub> =3.6V	
			I <sub>DDA</sub> (μA)	I <sub>DD</sub> (mA)	I <sub>DDA</sub> (μA)	I <sub>DD</sub> (mA)
睡眠模式功耗	HSECLK bypass <sup>(2)</sup> , 使能所有外设	96 MHz	376.86	12.27	423.00	13.06
		72MHz	242.56	9.36	274.46	9.58
		48MHz	194.82	6.61	221.60	7.18
		36MHz	179.99	5.68	204.54	6.13
		24MHz	157.53	4.08	181.12	4.65
		16MHz	172.24	3.05	196.76	3.56
		8MHz	111.03	1.94	132.61	2.44
	HSECLK bypass <sup>(2)</sup> , 关闭所有外设	96 MHz	376.19	4.66	423.80	5.14
		72MHz	242.28	3.61	274.45	4.00
		48MHz	194.68	2.74	221.70	3.22
		36MHz	179.90	2.44	205.52	2.90
		24MHz	157.45	1.94	181.58	2.41
		16MHz	172.15	1.63	197.04	2.11
		8MHz	111.02	1.22	133.28	1.73
	HSICLK <sup>(2)</sup> , 使能所有外设	36MHz	183.47	5.71	196.38	6.56
		24MHz	160.89	4.08	172.68	4.53
		16MHz	175.62	3.06	188.03	3.53
		8MHz	113.95	1.94	123.99	2.39
	HSICLK <sup>(2)</sup> , 关闭所有外设	36MHz	183.41	2.44	196.20	2.87
		24MHz	160.80	1.93	172.43	2.37
		16MHz	175.55	1.63	187.81	2.07
		8MHz	113.94	1.22	123.89	1.66

注:

(1) 由综合评估得出, 不在生产中测试。

(2) 外部时钟为 8MHz, 当 f<sub>HCLK</sub>>8MHz 时, 开启 PLL; 否则关闭 PLL

## 5.7.4 停机、待机模式功耗

表格 30 停机、待机模式功耗

参数	条件	典型值 <sup>(1)</sup> , (T <sub>A</sub> =25℃)						最大值 <sup>(1)</sup> , (V <sub>DD</sub> =3.6V)		单位
		V <sub>DD</sub> =2.4V		V <sub>DD</sub> =3.3V		V <sub>DD</sub> =3.6V		T <sub>A</sub> =105℃		
		I <sub>DDA</sub>	I <sub>DD</sub>	I <sub>DDA</sub>	I <sub>DD</sub>	I <sub>DDA</sub>	I <sub>DD</sub>	I <sub>DDA</sub>	I <sub>DD</sub>	
停机模式功耗	调压器处于运行模式，低速和高速内部 RC 振荡器和高速振荡器处于关闭状态(没有独立看门狗)	3.667	42.441	4.282	42.169	4.594	43.11	6.16	386.35	μA
	调压器处于低功耗模式，低速和高速内部 RC 振荡器和高速振荡器处于关闭状态(没有独立看门狗)	3.662	32.30	4.282	32.093	4.589	32.623	6.18	353.42	
待机模式功耗	低速内部 RC 振荡器和独立看门狗处于开启状态	2.885	0.164	3.781	0.346	4.218	0.503	5.32	4.74	
	低速内部 RC 振荡器处于开启状态,独立看门狗处于关闭状态	2.883	0.042	3.781	0.189	4.221	0.323	5.30	4.41	
	低速内部 RC 振荡器和独立看门狗处于关闭状态，低速振荡器和 RTC 处于关闭状态	2.336	0.01	2.957	0.064	3.271	0.018	4.43	3.95	

注: (1) 由综合评估得出, 不在生产中测试。

## 5.7.5 备份域功耗

表格 31 备份域功耗

符号	条件	典型值 <sup>(1)</sup> , T <sub>A</sub> =25℃			最大值 <sup>(1)</sup> , V <sub>BAT</sub> =3.6V			单位
		V <sub>BAT</sub> =2.0V	V <sub>BAT</sub> =2.4V	V <sub>BAT</sub> =3.3V	T <sub>A</sub> =25℃	T <sub>A</sub> =85℃	T <sub>A</sub> =105℃	
I <sub>DD_VBAT</sub>	低速振荡器和 RTC 处于开启状态	0.867	0.956	1.278	1.5	2.4	3.5	μA

注: (1) 由综合评估得出, 不在生产中测试。

## 5.7.6 外设功耗

采用 HSECLK Bypass 1M 作为时钟源, f<sub>PCLK</sub>=f<sub>HCLK</sub>=1M。

外设功耗=使能该外设时钟的电流—禁止该外设的时钟的电流。

表格 32 外设功耗

参数	外设	典型值 <sup>(1)</sup> T <sub>A</sub> =25℃, V <sub>DD</sub> =3.3V	单位
AHB	DMA1	0.09	mA
	DMA2	0.07	
	CRC	0.71	
	Ethernet	1.08	
	USB OTG_FS	1.75	

参数	外设	典型值 <sup>(1)</sup> T <sub>A</sub> =25℃, V <sub>DD</sub> =3.3V	单位
APB1	TMR2	0.29	
	TMR3	0.26	
	TMR4	0.26	
	TMR5	0.26	
	TMR6	0.05	
	TMR7	0.05	
	WWDT	0.80	
	IWDT	0.06	
	SPI2/I2S2	0.24	
	SPI3/I2S3	0.05	
	USART2	0.10	
	USART3	0.09	
	UART4	0.09	
	UART5	0.10	
	I2C1	0.07	
	I2C2	0.08	
	CAN1	0.15	
	CAN2	0.14	
	BAKPR	0.01	
	DAC	0.05	
	PMU	0.03	
APB2	GPIOA	0.08	
	GPIOB	0.11	
	GPIOC	0.10	
	GIOD	0.10	
	GPIOE	0.10	
	ADC1	0.33	
	ADC2	0.31	
	TMR1	0.38	
	SPI1	0.19	
	USART1	0.17	

注：由综合评估得出，不在生产中测试。

## 5.8 低功耗模式唤醒时间

低功耗唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令的时间，其中  $V_{DD}=V_{DDA}$ 。

表格 33 低功耗唤醒时间

符号	参数	条件	最小值	典型值( $T_A=25^{\circ}\text{C}$ )			最大值	单位
				2V	3.3V	3.6V		
$t_{WUSLEEP}$	从睡眠模式唤醒	-	0.51	0.58	0.57	0.58	0.64	$\mu\text{s}$
$t_{WUSTOP}$	从停机模式唤醒	调压器处于运行模式	1.78	2.18	1.88	1.83	2.22	
		调压器处于低功耗模式	2.58	4.06	2.90	2.77	4.55	
$t_{WUSTDBY}$	从待机模式唤醒	-	62.78	80.03	68.63	66.97	93.10	

注：由综合评估得出，不在生产中测试。

## 5.9 引脚特性

### 5.9.1 I/O 引脚特性

表格 34 直流特性（测试条件  $V_{DD}=2.7\sim 3.6\text{V}$ ， $T_A=-40\sim 105^{\circ}\text{C}$ ）

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL}$	标准 I/O 输入低电平电压	-	-0.3	-	$0.28*(V_{DD}-2V)+0.8V$	V
$V_{IH}$	标准 I/O 高电平电压	-	-0.3	-	$0.32*(V_{DD}-2V)+0.75V$	
$V_{IL}$	5V 容忍 I/O 输入低电平电压	-	$0.41*(V_{DD}-2V)+1.3V$	-	$V_{DD}+0.3$	
$V_{IH}$	标准 I/O 输入高电平电压	$V_{DD}>2V$	$0.42*(V_{DD}-2V)+1V$	-	5.5	
	5V 容忍 I/O 输入高电平电压	$V_{DD}\leq 2V$		-	5.2	
$V_{hys}$	标准 I/O 施密特触发器电压迟滞	-	200	-	-	mV
	5V 容忍 I/O 施密特触发器电压迟滞		$5\%V_{DD}$	-	-	mV
$I_{lkg}$	输入漏电流	$V_{SS}\leq V_{IN}\leq V_{DD}$ 标准 I/O 端口	-	-	$\pm 1$	$\mu\text{A}$
		$V_{IN}=5V$ ， 5V 容忍端口	-	-	3	
$R_{PU}$	除 PA10 外所有引脚的弱上拉等效电阻	$V_{IN}=V_{SS}$	30	40	50	k $\Omega$
	PA10 的弱上拉等效电阻		8	11	15	



符号	参数	条件	最小值	典型值	最大值	单位
R <sub>PD</sub>	除 PA10 外所有引脚的弱下拉等效电阻	V <sub>IN</sub> =V <sub>DD</sub>	30	40	50	kΩ
	PA10 的弱下拉等效电阻		8	11	15	
C <sub>IO</sub>	IO 引脚电容	-	-	2.6	-	pF

注：由综合评估得出，不在生产中测试。


表格 35 交流特性

MODEy[1:0] 的配置	符号	参数	条件	最小值	最大值	单位
10 (2MHz)	f <sub>max(IO)out</sub>	最大频率	C <sub>L</sub> =50 pF, V <sub>DD</sub> =2~3.6V	-	2	MHz
	t <sub>f(IO)out</sub>	输出高至低电平的下降时间	C <sub>L</sub> =50 pF, V <sub>DD</sub> =2~3.6V	-	125	ns
	t <sub>r(IO)out</sub>	输出低至高电平的上升时间		-	125	
01 (10MHz)	f <sub>max(IO)out</sub>	最大频率	C <sub>L</sub> =50 pF, V <sub>DD</sub> =2~3.6V	-	10	MHz
	t <sub>f(IO)out</sub>	输出高至低电平的下降时间	C <sub>L</sub> =50 pF, V <sub>DD</sub> =2~3.6V	-	25	ns
	t <sub>r(IO)out</sub>	输出低至高电平的上升时间		-	25	
11 (50MHz)	f <sub>max(IO)out</sub>	最大频率	C <sub>L</sub> =50 pF, V <sub>DD</sub> =2~3.6V	-	50	MHz
	t <sub>f(IO)out</sub>	输出高至低电平的下降时间	C <sub>L</sub> =50 pF, V <sub>DD</sub> =2~3.6V	-	12	ns
	t <sub>r(IO)out</sub>	输出低至高电平的上升时间		-	12	

注：（1）I/O 端口的速度可以通过相应寄存器配置（见用户手册）。

（2）由综合评估得出，不在生产中测试。

图 9 输入输出交流特性定义



注：由综合评估得出，不在生产中测试。

表格 36 输出驱动电流特性（测试条件  $V_{DD}=2.7\sim 3.6V$ ,  $T_A=-40\sim 105^{\circ}C$ ）

符号	参数	条件	最小值	最大值	单位
$V_{OL}$	输出低电平, 当 8 个引脚同时吸收电流	$I_{IO} = +8mA$ $2.7V < V_{DD} < 3.6V$	-	0.4	V
$V_{OH}$	输出高电平, 当 8 个引脚同时输出电流		$V_{DD}-0.4$	-	
$V_{OL}$	输出低电平, 当 8 个引脚同时吸收电流	$I_{IO} = +20mA$ $2.7V < V_{DD} < 3.6V$	-	1.3	V
$V_{OH}$	输出高电平, 当 8 个引脚同时输出电流		$V_{DD}-1.3$	-	

## 5.9.2 NRST 引脚特性

NRST 引脚输入驱动采用 CMOS 工艺, 它连接了一个永久性上拉电阻  $R_{PU}$ 。

表格 37 NRST 引脚特性（测试条件  $V_{DD}=3.3V$ ,  $T_A=-40\sim 105^{\circ}C$ ）

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL}(NRST)$	NRST 输入低电平电压	-	-0.5	-	2	V
$V_{IH}(NRST)$	NRST 输入高电平电压	-	2	-	$V_{DD}+0.5$	
$V_{hys}(NRST)$	NRST 施密特触发器电压迟滞	-	-	200	-	mV
$R_{PU}$	弱上拉等效电阻	$V_{IN} = V_{SS}$	30	40	50	k $\Omega$

注：由综合评估得出, 不在生产中测试。

## 5.10 通信外设

### 5.10.1 I2C 外设特性


为达到标准模式 I2C 的最大频率,  $f_{PCLK1}$  必须大于 2MHz。为达到快速模式 I2C 的最大频率,  $f_{PCLK1}$  必须大于 4MHz。

表格 38 I2C 接口特性( $T_A=25^{\circ}C$ ,  $V_{DD}=3.3V$ )

符号	参数	标准 I2C		快速 I2C		单位
		最小值	最大值	最小值	最大值	
$t_w(SCLL)$	SCL 时钟低时间	4.7	-	1.3	-	$\mu s$
$t_w(SCLH)$	SCL 时钟高时间	4.0	-	0.6	-	
$t_{su}(SDA)$	SDA 建立时间	250	-	100	-	ns
$t_h(SDA)$	SDA 数据保持时间	0	-	0	900	
$t_r(SDA)/t_r(SCL)$	SDA 和 SCL 上升时间	-	1000	-	500	
$t_f(SDA)/t_f(SCL)$	SDA 和 SCL 下降时间	-	300	-	300	
$t_h(STA)$	开始条件保持时间	4.0	-	0.6	-	$\mu s$
$t_{su}(STA)$	重复的开始条件建立时间	4.7	-	0.6	-	
$t_{su}(STO)$	停止条件建立时间	4.0	-	0.6	-	
$t_w(STO:STA)$	停止条件至开始条件的时间(总线空闲)	4.7	-	1.3	-	

注：由综合评估得出，不在生产中测试。

图 10 总线交流波形和测量电路



注：测量点设置于 CMOS 电平：0.3V<sub>DD</sub> 和 0.7V<sub>DD</sub>。

## 5.10.2 SPI 外设特性

表格 39 SPI 特性(T<sub>A</sub>=25℃, V<sub>DD</sub>=3.3V)

符号	参数	条件	最小值	最大值	单位
f <sub>SCK</sub> 1/t <sub>c</sub> (SCK)	SPI 时钟频率	主模式	-	18	MHz
		从模式	-	18	
t <sub>r</sub> (SCK) t <sub>f</sub> (SCK)	SPI 时钟上升和下降时间	负载电容：C = 30pF	-	8	ns
t <sub>su</sub> (NSS)	NSS 建立时间	从模式	4t <sub>PCLK</sub>	-	ns
t <sub>h</sub> (NSS)	NSS 保持时间	从模式	2t <sub>PCLK</sub>	-	ns
t <sub>w</sub> (SCKH) t <sub>w</sub> (SCKL)	SCK 高和低的时间	主模式，f <sub>PCLK</sub> = 36MHz， 预分频系数=4	50	60	ns
t <sub>su</sub> (MI) t <sub>su</sub> (SI)	数据输入建立时间	主模式	4	-	ns
		从模式	5	-	
t <sub>h</sub> (MI) t <sub>h</sub> (SI)	数据输入保持时间	主模式	5	-	ns
		从模式	5	-	
t <sub>a</sub> (SO)	数据输出访问时间	从模式，f <sub>PCLK</sub> = 20MHz	-	3t <sub>PCLK</sub>	ns
t <sub>v</sub> (SO)	数据输出有效时间	从模式（使能边沿之后）	-	34	ns
t <sub>v</sub> (MO)	数据输出有效时间	主模式（使能边沿之后）	-	8	ns
t <sub>h</sub> (SO)	数据输出保持时间	从模式（使能边沿之后）	11.5	-	ns

符号	参数	条件	最小值	最大值	单位
$t_h(MO)$		主模式（使能边沿之后）	1	-	

注：由综合评估得出，不在生产中测试。

图 11 SPI 时序图—从模式和 CPHA=0






图 12 SPI 时序图—从模式和 CPHA=1



注：测量点设置于 CMOS 电平：0.3V<sub>DD</sub> 和 0.7V<sub>DD</sub>。

图 13 SPI 时序图—主模式



注：测量点设置于 CMOS 电平：0.3V<sub>DD</sub> 和 0.7V<sub>DD</sub>。

## 5.11 模拟外设

### 5.11.1 ADC

测试参数说明：

- 采样率：ADC 每秒进行的模拟量转数字量的次数，采样率=ADC 时钟/(采样周期数+转换周期数)

#### 5.11.1.1 12 位 ADC 特性

表格 40 12 位 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V <sub>DDA</sub>	供电电压	-	2.4	-	3.6	V
f <sub>ADC</sub>	ADC 频率	-	0.6	-	14	MHz
C <sub>ADC</sub>	内部采样和保持电容	-	-	-	2.63	pF
R <sub>ADC</sub>	采样电容	-	-	-	121	Ω
C <sub>ADC</sub>	内部采样和保持电容	-	-	-	8	pF
R <sub>ADC</sub>	采样电阻	-	-	-	1000	Ω
t <sub>s</sub>	采样时间	f <sub>ADC</sub> =14MHz	0.107	-	17.1	μs
T <sub>CONV</sub>	采样和转换时间	f <sub>ADC</sub> =14MHz, 12-bit 转换	1	-	18	μs

表格 41 12 位 ADC 精度

符号	参数	条件	典型值	最大值	单位
$E_T$	综合误差	$f_{PCLK}=56\text{MHz}$ , $f_{ADC}=14\text{MHz}$ , $V_{DDA}=2.4\text{V}-3.6\text{V}$ $T_A=-40^{\circ}\text{C}\sim 105^{\circ}\text{C}$	$\pm 2$	$\pm 5$	LSB
$E_O$	偏移误差		$\pm 1.5$	$\pm 2.5$	
$E_G$	增益误差		$\pm 1.5$	$\pm 3$	
$E_D$	微分线性误差		$\pm 1$	$\pm 2$	
$E_L$	积分线性误差		$\pm 1.5$	$\pm 3$	

注：由综合评估得出，不在生产中测试。

### 5.11.1.2 内置参考电压特性测试

表格 42 内置参考电压特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{REFINT}$	内置参照电压	$-40^{\circ}\text{C} < T_A < 105^{\circ}\text{C}$ $V_{DD}=2-3.6\text{V}$	1.16	1.20	1.26	V
$T_{S\_vrefint}$	当读出内部参考电压时，ADC 的采样时间	-	-	5.1	17.1	$\mu\text{s}$
$T_{coeff}$	温度系数	-	-	-	100	ppm/ $^{\circ}\text{C}$

注：由综合评估得出，不在生产中测试。

### 5.11.2 DAC

测试参数说明：

- DNL 微分非线性误差=两个连续代码之间的偏差-1LSB
- INL 积分非线性误差：代码 i 处测得的值与代码 0 及最后一个代码 4095 之间连线上代码 i 处的值之间的差

表格 43 DAC 特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{DDA}$	模拟电源电压	-	2.4	-	3.6	V
$R_{LOAD}$	阻性负载	缓冲器打开，负载与 $V_{SSA}$ 连接	5	-	-	k $\Omega$
$R_O$	输出阻抗	缓冲器关闭，DAC_OUT 和 $V_{SS}$ 之间的阻性负载是 1.5M $\Omega$	-	-	15	k $\Omega$
$C_{LOAD}$	容性负载	缓冲器打开，在 DAC_OUT 引脚处的最大容性负载	-	-	50	pF
DAC_OUT min	带缓冲器低 DAC_OUT 电压	DAC 的最大输出偏移，对应于 12 位输入代码 (0x0E1) 到 $V_{REF+}=$	0.2	-	-	V
DAC_OUT max	更高的带缓冲器的输出电压	3.6 V 处的 (0xF1B) 和 $V_{REF+}=2.4$ V 处的 (0x154) 和 (0xEAC)	-	-	$V_{DDA}-0.2$	V
DNL	微分非线性误差	配置 12 位 DAC	-	-	$\pm 2.5$	LSB
INL	积分非线性误差	配置 12 位 DAC	-	-	$\pm 4$	LSB


符号	参数	条件	最小值	典型值	最大值	单位
Offset	偏移误差	$V_{REF+}=3.6V$ ，配置 12 位 DAC	-	-	$\pm 12$	LSB
Gain error	增益误差	配置 12 位 DAC	-	-	$\pm 0.5$	%

注：由综合评估得出，不在生产中测试。

## 6 封装信息

### 6.1 LQFP100 封装图

图 14 LQFP100 封装图



(1) 图不是按照比例绘制。




(2) 所有的引脚都应该焊接在 PCB 上。

表格 44 LQFP100 封装数据

DIMENSION LIST (FOOTPRINT: 2.00)			
S/N	SYM	DIMENDIONS	REMARKS
1	A	MAX. 1.600	OVERALL HEIGHT
2	A2	1.400±0.050	PKG THICKNESS
3	D	16.000±0.200	LEAD TIP TO TIP
4	D1	14.000±0.100	PKG LENGTH
5	E	16.000±0.200	LEAD TIP TO TIP
6	E1	14.000±0.100	PKG WDTH
7	L	0.600±0.150	FOOT LENGTH
8	L1	1.000 REF	LEAD LENGTH
9	e	0.500 BASE	LEAD PITCH
10	H (REF)	(12.00)	CUM LEAD PITCH
11	b	0.22±0.050	LEAD WIDTH

(1) 尺寸以毫米表示。

图 15 LQFP100 - 100 引脚，14 x 14mm 焊接 Layout 建议




(1) 尺寸以毫米表示。

图 16 LQFP100 - 100 引脚，14 x 14mm 封装标识



## 6.2 LQFP64 封装图

图 17 LQFP64 封装图




- (1) 图不是按照比例绘制。
- (2) 所有的引脚都应该焊接在 PCB 上。

表格 45 LQFP64 封装数据

DIMENSION LIST (FOOTPRINT: 2.00)			
S/N	SYM	DIMENDIONS	REMARKS
1	A	MAX. 1.600	OVERALL HEIGHT
2	A2	1.400±0.050	PKG THICKNESS
3	D	12.000±0.200	LEAD TIP TO TIP
4	D1	10.000±0.100	PKG LENGTH
5	E	12.000±0.200	LEAD TIP TO TIP
6	E1	10.000±0.100	PKG WDTN
7	L	0.600±0.150	FOOT LENGTH
8	L1	1.000 REF	LEAD LENGTH
9	e	0.500 BASE	LEAD PITCH
10	H (REF)	(7.500)	CUM LEAD PITCH
11	b	0.22±0.050	LEAD WIDTH

(1) 尺寸以毫米表示。

图 18 LQFP64 焊接 Layout 建议



(1) 尺寸以毫米表示。


图 19 LQFP64 封装标识




## 7 包装信息

### 7.1 带状包装


图 20 带状包装规格图



#### Quadrant Assignments for PIN1 Orientation in Tape



Reel Dimensions




所有照片仅供参考，外观以产品为准。

表格 46 带状包装参数规格表


Device	Package Type	Pins	SPQ	Reel Diameter (mm)	A0 (mm)	B0 (mm)	K0 (mm)	W (mm)	Pin1 Quadrant
APM32F105R8T6	LQFP	64	1000	330	12.35	12.35	2.2	24	Q1
APM32F105RBT6	LQFP	64	1000	330	12.35	12.35	2.2	24	Q1
APM32F105RCT6	LQFP	64	1000	330	12.35	12.35	2.2	24	Q1
APM32F107RBT6	LQFP	64	1000	330	12.35	12.35	2.2	24	Q1
APM32F107RCT6	LQFP	64	1000	330	12.35	12.35	2.2	24	Q1

## 7.2 托盘包装

图 21 托盘包装示意图



Tray Dimensions



所有照片仅供参考，外观以产品为准


表格 47 托盘包装参数规格表

Device	Package Type	Pins	SPQ	X-Dimension (mm)	Y-Dimension (mm)	X-Pitch (mm)	Y-Pitch (mm)	Tray Length (mm)	Tray Width (mm)
APM32F105V8T6	LQFP	100	900	16.6	16.6	20.3	21	322.6	135.9
APM32F105VBT6	LQFP	100	900	16.6	16.6	20.3	21	322.6	135.9
APM32F105VCT6	LQFP	100	900	16.6	16.6	20.3	21	322.6	135.9
APM32F107VBT6	LQFP	100	900	16.6	16.6	20.3	21	322.6	135.9
APM32F107VCT6	LQFP	100	900	16.6	16.6	20.3	21	322.6	135.9
APM32F105R8T6	LQFP	64	1600	12.3	12.3	15.2	15.7	322.6	135.9
APM32F105RBT6	LQFP	64	1600	12.3	12.3	15.2	15.7	322.6	135.9
APM32F105RCT6	LQFP	64	1600	12.3	12.3	15.2	15.7	322.6	135.9
APM32F107RBT6	LQFP	64	1600	12.3	12.3	15.2	15.7	322.6	135.9
APM32F107RCT6	LQFP	64	1600	12.3	12.3	15.2	15.7	322.6	135.9



# 8 订货信息

图 22 产品命名规则



表格 48 订货信息列表

订货编码	FLASH (KB)	SRAM (KB)	封装	SPQ	温度范围
APM32F105V8T6	64	64	LQFP100	900	工业级 -40℃~85℃
APM32F105VBT6	128	64	LQFP100	900	工业级 -40℃~85℃
APM32F105VCT6	256	64	LQFP100	900	工业级 -40℃~85℃
APM32F107VBT6	128	64	LQFP100	900	工业级 -40℃~85℃
APM32F107VCT6	256	64	LQFP100	900	工业级 -40℃~85℃
APM32F105R8T6	64	64	LQFP64	1600	工业级 -40℃~85℃
APM32F105RBT6	128	64	LQFP64	1600	工业级 -40℃~85℃
APM32F105RCT6	256	64	LQFP64	1600	工业级 -40℃~85℃
APM32F107RBT6	128	64	LQFP64	1600	工业级 -40℃~85℃
APM32F107RCT6	256	64	LQFP64	1600	工业级 -40℃~85℃
APM32F105R8T6-R	64	64	LQFP64	1000	工业级 -40℃~85℃
APM32F105RBT6-R	128	64	LQFP64	1000	工业级 -40℃~85℃
APM32F105RCT6-R	256	64	LQFP64	1000	工业级 -40℃~85℃
APM32F107RBT6-R	128	64	LQFP64	1000	工业级 -40℃~85℃
APM32F107RCT6-R	256	64	LQFP64	1000	工业级 -40℃~85℃

## 9 常用功能模块命名

表格 49 常用功能模块命名

中文描述	简称
复位管理单元	RMU
时钟管理单元	CMU
复位和时钟管理	RCM
外部中断	EINT
通用 IO	GPIO
复用 IO	AFIO
唤醒控制器	WUPT
独立看门狗定时器	IWDT
窗口看门狗定时器	WWDT
定时器	TMR
CRC 控制器	CRC
电源管理单元	PMU
DMA 控制器	DMA
模拟数字转换器	ADC
实时时钟	RTC
外部存储控制器	EMMC
控制器局域网络	CAN
I2C 接口	I2C
串行外设接口	SPI
通用异步收发器	UART
通用异步同步收发器	USART
闪存接口控制单元	FMC

# 10 版本历史

表格 50 文件版本历史

日期	版本	变更历史
2022.9	0.1	新建
2022.10.25	0.2	(1) 修改表格“低功耗唤醒时间” (2) 修改表格“程序在 Flash 或 SRAM 执行，运行模式的功耗” (3) 修改表格“程序在 Flash 或 SRAM 中执行，睡眠模式下的功耗” (4) 修改表格“PLL1 特性” (5) 修改表格“停机、待机模式功耗”
2022.10.31	0.3	(1) 修改时钟树
2023. 1.30	0.4	(1) 修改 PLL 特性表格 (2) 修改 HSICLK、LSICLK 振荡器特性表格

# 声明

本手册由珠海极海半导体有限公司（以下简称“极海”）制订并发布，所列内容均受商标、著作权、软件著作权相关法律法规保护，极海保留随时更正、修改本手册的权利。使用极海产品前请仔细阅读本手册，一旦使用产品则表明您（以下称“用户”）已知悉并接受本手册的所有内容。用户必须按照相关法律法规和本手册的要求使用极海产品。

## 1、权利所有

本手册仅应当被用于与极海所提供的对应型号的芯片产品、软件产品搭配使用，未经极海许可，任何单位或个人均不得以任何理由或方式对本手册的全部或部分内容进行复制、抄录、修改、编辑或传播。

本手册中所列带有“®”或“™”的“极海”或“Geehy”字样或图形均为极海的商标，其他在极海产品上显示的产品或服务名称均为其各自所有者的财产。

## 2、无知识产权许可

极海拥有本手册所涉及的全部权利、所有权及知识产权。

极海不应因销售、分发极海产品及本手册而被视为将任何知识产权的许可或权利明示或默示地授予用户。

如果本手册中涉及任何第三方的产品、服务或知识产权，不应被视为极海授权用户使用前述第三方产品、服务或知识产权，除非在极海销售订单或销售合同中另有约定。

## 3、版本更新

用户在下单购买极海产品时可获取相应产品的最新版的手册。

如果本手册中所述的内容与极海产品不一致的，应以极海销售订单或销售合同中的约定为准。

## 4、信息可靠性

本手册相关数据经极海实验室或合作的第三方测试机构批量测试获得，但本手册相关数据难免会出现校正笔误或因测试环境差异所导致的误差，因此用户应当理解，极海对本手册中可能出现的该等错误无需承担任何责任。本手册相关数据仅用于指导用户作为性能参数参照，不构成极海对任何产品性能方面的保证。

用户应根据自身需求选择合适的极海产品，并对极海产品的应用适用性进行有效验证和测试，以确认极海产品满足用户自身的需求、相应标准、安全或其它可靠性要求；若因用户未充分对极海产品进行有效验证和测试而致使用户损失的，极海不承担任何责任。

## 5、合规要求

用户在使用本手册及所搭配的极海产品时，应遵守当地所适用的所有法律法规。用户应了解产品可能受

到产品供应商、极海、极海经销商及用户所在地等各国有关出口、再出口或其它法律的限制，用户（代表其本身、子公司及关联企业）应同意并保证遵守所有关于取得极海产品及 / 或技术与直接产品的出口和再出口适用法律与法规。

## 6、免责声明

本手册由极海“按原样”（as is）提供，在适用法律所允许的范围内，极海不提供任何形式的明示或暗示担保，包括但不限于对产品适销性和特定用途适用性的担保。

对于用户后续在针对极海产品进行设计、使用的过程中所引起的任何纠纷，极海概不承担责任。

## 7、责任限制

在任何情况下，除非适用法律要求或书面同意，否则极海和/或以“按原样”形式提供本手册的任何第三方均不承担损害赔偿 responsibility，包括任何一般、特殊因使用或无法使用本手册相关信息而产生的直接、间接或附带损害（包括但不限于数据丢失或数据不准确，或用户或第三方遭受的损失）。

## 8、适用范围

本手册的信息用以取代本手册所有早期版本所提供的信息。

©2022-2023 珠海极海半导体有限公司 – 保留所有权利