

数电期末考试要求范围及相关

整理 by_张灵

一、考试要求

1. 不自带草稿;
2. 平时见过的题目达到 80%~90%;
3. 难度不超过作业的难度;
4. 两小时, 提前 5 分钟进场;
5. 自带计算器, 不能互相借;
6. 考试以闭卷的方式进行;

二、各章考点

(一) 章

1. 公式化简, 最简与或式等等;
2. 卡诺图来化简逻辑电路
 - 1) 与或;
 - 2) 与或非;
 - 3) 或与。
3. 卡诺图求复合函数, 相乘等;
4. 阻塞项函数化简

自己:

1. 反演定理, 对偶定理?
2. 阻塞项中的多输出函数的化简?
3. 卡诺图中的变量会达到 5 个吗?
- 4.

(二) 章

1. 反相器带载能力计算, 带负载, 高(低)电平输出电流;
2. TTL 电路结构, 原理和电气特性
电气特性: 很可能考重要参数
 - 1) 开关门电阻;
 - 2) 扇入扇出系数;
 - 3) I_{LH} , I_{LL}
3. 题型
 - 1) 给定电路, 判断输出电平(状态)
若已给定值, 须回答数值, 还有就是 A 是逻辑变量, A 有接东西或写出输出关系式;
 - 2) 测电阻上的电平值, 给定大小, 须用具体值
 - 3) 画输出波形;
 - 4) 电阻阻值范围---- R_d (TTL)
 - 5) **OC 门上拉电阻**
4. CMOS 相关(对比于 TTL)都要掌握

自己:

1. 是否会让你判断放大状态及深饱和状态?
2. TTL 电路是否要记?

3. 肖特基电路会否考察？
4. 三态输出门电路要求吗（TTL）？
5. CMOS 传输门和模拟开关？
6. CMOS 三态门？
7. 其他门电路，例如 HTL？

(三) 章

1. 电路逻辑功能分析
要求回答要有规范性
2. 电路设计：包括逻辑电路，集成电路；
3. 集成电路：应用
 - 1) 译码器；
 - 2) 运算器，数据选择器，加法器；但对编码器不要求；
4. 名称给出，加逻辑符号，功能表不给出；（都是平时做过的芯片）
5. 竞争——冒险：险象的判定，消除方法（不考电容法消除）

自己：

1. 各种译码器集成电路是否要记？
2. 译码器的扩展？
3. 显示译码器？
4. 数据选择器的应用，1 为扩展，2 为实现组合逻辑函数？
5. 加法器应用，1 为 4 位二进制加法器构成 8 位二进制加法器，

(四) 章

1. 功能描述，不同方法：5 种带用触发器
2. 常见结构触发器，画波形（不考工作原理）
 - 1) 单个触发器（带异步 $\overline{S_d}, \overline{R_d}$ ）
 - 2) 适当加几个逻辑门，但也只有 1 个触发器；
3. 触发器之间的变换，基本设计法

自己：

1. 各种触发器的原理要掌握到什么程度？
2. 几种 J-K 触发器的对比，是否有一次变化的问题？
3. 常用集成触发器芯片介绍中是否要记？

(五) 章

1. 电路功能分析，触发器为主体（适当加逻辑门），同步和异步；
2. 计数器，电路结构特点；
3. 集成电路要求：160/161，190/191 一定要熟练掌握。
4. 灵活修改计数长度（按照题意）
5. 计数器的具体应用，按给定的器件进行设计
6. 计数器电路设计
 - 1) 同步；
 - 2) 异步；（时钟信号不能合，但反相不算合成范围）

自己：

1. 各种的具体寄存器是否要记？
2. 寄存器的应用举例？
3. 移位寄存器型计数器要记到什么程度？

4. 循环码计数要记到什么程度?
5. 顺序脉动冲发生器的应用? 特别是脉冲分配电路?
6. 设计法中是否只要求到基本设计法, 对修改法等其他方法呢?

(六) 章

1. 9 种电路参数, 原理, 波形, 都要滚瓜烂熟;
2. 要画点划线;
3. 处理好尾巴部分 (波形);
4. 555 定时器应用
 - 1) 本身逻辑符号出现在卷面上;
 - 2) 芯片给你, 3 种电路, CV 端接电容与接参考电压的不同之处;

自己:

1. 是否考试只会涉及到 9 种要求的电路?
2. 这 9 种电路要否记电路是怎么样的? 以及波形要背? 记 T 的公式?

(七) 章

1. D/A 三个: 全电阻、T 型、双极性 (加偏移)
注: 7520 芯片可能出现, 要记一下;
2. A/D 直接式, 计数式, 逐次渐近式, 两种积分;