Lab2 实验报告

修改配置

- 1. 基础默认配置
 - a. CPU: DerivO3CPU 使用se.py的选项--cpu-type配置
 - b. Compiler:gcc -O3 --ffast-math -ftree-vectorive 修改Makefile文件配置
 - c. Frequency: 1Ghz 使用se.py的--cpu-clock 配置
 - d. Memory: DDR3_1600_8x8 使用se.py的--memory-type 配置
 - e. 2-level cache hierarchy (64KB L1 icache, 64KB L1 dcache, 2MB L2) 使用se.py 的--l1isize,--l1dsize,--caches,--l2size,--l2cache配置。
- f. Issue Width=8 修改se.py源文件进行修改,在合适位置加入system.cpu[i].issueWidth=8 makefile 核心修改如下:

```
CC=gcc
OPT = -03

CFLAGS = $(OPT) -ffast-math -ftree-vectorize

EXEC=lfsr merge mm sieve spmv

all: $(EXEC)

%: %.c
    $(CC) -o $@ $< $(CFLAGS)</pre>
```

se.py 默认配置:

```
GEM5_BASE=~/gem5
GEM5_OPT=~/gem5/build/X86/gem5.opt
SRC_DIR=~/lab2/cs251a-microbench-master
RESULT_DIR=~/lab2/result
SE1_PY=~/gem5/configs/example/se.py
SE1_PY=~/gem5/configs/example/se1.py
SE2_PY=~/gem5/configs/example/se2.py
```

```
${GEM5_OPT} ${SE1_PY} --cmd=${SRC_DIR}/${FILE} --cpu-type=DerivO3CPU \
    --l1d_size=64kB --l1i_size=64kB --caches \
    --sys-clock=1GHz --cpu-clock=1GHz --mem-type=DDR3_1600_8x8
```

IssueWidth=8为se1.py,IssueWidth=2为se2.py

2. 配置列表

编写shell文件,测试各种配置。

```
1
    #!/bin/bash
 2
3
    GEM5 BASE=~/gem5
4
    GEM5_OPT=~/gem5/build/X86/gem5.opt
5
    SRC DIR=~/lab2/cs251a-microbench-master
6
    RESULT DIR=~/lab2/result
    SE1 PY=~/gem5/configs/example/se.py
    SE1_PY=~/gem5/configs/example/se1.py
8
    SE2_PY=~/gem5/configs/example/se2.py
9
10
11
    M50UT=m5out
12 OUT TXT=${M50UT}/stats.txt
13 OUT INI=${M50UT}/config.ini
14 rm -rf ${RESULT DIR}/*
15
     for FILE in mm lfsr merge sieve spmv; do
        mkdir -p ${RESULT_DIR}/${FILE}
16
17
18
19
     for FILE in mm lfsr merge sieve spmv; do
20
21
         ${GEM5 OPT} ${SE1 PY} --cmd=${SRC DIR}/${FILE} --cpu-type=Deriv03CPU \
22
             --l1d_size=64kB --l1i_size=64kB --caches \
             --sys-clock=1GHz --cpu-clock=1GHz --mem-type=DDR3 1600 8x8
23
24
        mkdir ${RESULT DIR}/${FILE}/1 03 8 1GHz No
25
         cp ${OUT TXT} ${OUT INI} ${RESULT DIR}/${FILE}/1 03 8 1GHz No
26
        #MinorCPU 8 1GHz No
27
         ${GEM5_OPT} ${SE_PY} --cmd=${SRC_DIR}/${FILE} --cpu-type=MinorCPU \
28
29
            --l1d size=64kB --l1i size=64kB --caches \
30
             --sys-clock=1GHz --cpu-clock=1GHz --mem-type=DDR3_1600_8x8
31
        mkdir ${RESULT_DIR}/${FILE}/2_Mi_8_1GHz_No
32
         cp ${OUT TXT} ${OUT INI} ${RESULT DIR}/${FILE}/2 Mi 8 1GHz No
33
34
         ${GEM5 OPT} ${SE2_PY} --cmd=${SRC_DIR}/${FILE} --cpu-type=Deriv03CPU \
35
36
            --l1d size=64kB --l1i size=64kB --caches \
37
            --sys-clock=1GHz --cpu-clock=1GHz --mem-type=DDR3_1600_8x8
38
        mkdir ${RESULT_DIR}/${FILE}/3_03_2_1GHz_No
39
         cp ${OUT TXT} ${OUT INI} ${RESULT DIR}/${FILE}/3 03 2 1GHz No
40
41
42
        ${GEM5 OPT} ${SE1 PY} --cmd=${SRC DIR}/${FILE} --cpu-type=Deriv03CPU \
43
            --l1d size=64kB --l1i size=64kB --caches \
44
             --sys-clock=4GHz --cpu-clock=4GHz --mem-type=DDR3_1600_8x8
        mkdir ${RESULT_DIR}/${FILE}/4_03_8_4GHz_No
45
```

```
46
         cp ${OUT_TXT} ${OUT_INI} ${RESULT_DIR}/${FILE}/4_03_8_4GHz_No
48
49
         ${GEM5 OPT} ${SE1 PY} --cmd=${SRC DIR}/${FILE} --cpu-type=Deriv03CPU \
50
            --l1d_size=64kB --l1i_size=64kB --caches --l2_size=256kB --l2cache
51
            --sys-clock=1GHz --cpu-clock=1GHz --mem-type=DDR3 1600 8x8
52
         mkdir ${RESULT_DIR}/${FILE}/5_03_8_1GHz_256kB
53
         cp ${OUT_TXT} ${OUT_INI} ${RESULT_DIR}/${FILE}/5_03_8_1GHz_256kB
54
55
        #03 8 1GHz 2MB
56
         ${GEM5 OPT} ${SE1 PY} --cmd=${SRC DIR}/${FILE} --cpu-type=Deriv03CPU
57
             --l1d size=64kB --l1i size=64kB --caches --l2 size=2MB --l2cache \
58
            --sys-clock=1GHz --cpu-clock=1GHz --mem-type=DDR3 1600 8x8
59
         mkdir ${RESULT DIR}/${FILE}/6 03 8 1GHz 2MB
60
         cp ${OUT_TXT} ${OUT_INI} ${RESULT_DIR}/${FILE}/6_03_8_1GHz_2MB
61
62
        #03 8 1GHz 16MB
63
         ${GEM5 OPT} ${SE1_PY} --cmd=${SRC_DIR}/${FILE} --cpu-type=Deriv03CPU \
64
             --lld_size=64kB --lli_size=64kB --caches --l2_size=16MB --l2cache
65
            --sys-clock=1GHz --cpu-clock=1GHz --mem-type=DDR3 1600 8x8
66
        mkdir ${RESULT_DIR}/${FILE}/7_03_8_1GHz_16MB
67
         cp ${OUT_TXT} ${OUT_INI} ${RESULT_DIR}/${FILE}/7_03_8_1GHz_16MB
68
69
70
```


结果分析

- 1. 应该使用什么指标来比较不同系统配置之间的性能? 为什么?
 - a. CPI: system.cpu.cpi 每条指令的平均时钟周期数。CPI较低表示该系统执行指令的效率更高。
 - b. IPC: system.cpu.ipc 每个时钟周期内执行的指令数。IPC较高表示该系统具有更高的并行度和吞吐量。
- 2. 是否有任何基准测试受益于删除 L2 缓存? 请说明理由。
- 一般情况下,L2缓存可以提高存储器系统的效率,减少处理器与主存之间的通信次数,但特殊情况下删除L2缓存的情况性能更佳。

≡ stats.txt ↔ stats.txt result/lfsr/1_O3_8_1GHz_No - result/lf	fsr/6_O3_8_1GHz_2MB X		· □ ₽ ↓ ↑
result > Ifsr > 6_O3_8_1GHz_2MB > ≡ stats.txt			
1/4 system.cpu.tutecyctes	סשפס	1/4T System.chu.tutecyctes	07.0
<pre>175— system.cpu.committedInsts</pre>	6005774	175+ system.cpu.committedInsts	6005763
176— system.cpu.committedOps	9511968	176+ system.cpu.committedOps	9511944
177— system.cpu.cpi	1.790014	177+ system.cpu.cpi	1.790382
178— system.cpu.totalCpi	1.790014	178+ system.cpu.totalCpi	1.790382
179— system.cpu.ipc	0.558655	179+ system.cpu.ipc	0.558540
180— system.cpu.totalIpc	0.558655	180+ system.cpu.totalIpc	0.558540

原因: Ifsr.c程序访问的数据量较少且不需要频繁从内存中读取,此时L2缓存的优势将不在明显,甚至由于结构简单,没有L2缓存的设计性能更好,当也不会好很多。如上图所示,没有L2缓存的CPI=1.790014,而L2缓存=2MB的CPI=1.790382,性能反而更低,但也低的不明显

- 3. 在讨论程序的运行行为时,我们会遇到a) memory regularity, b) control regularity, 和 c) memory locality, 请谈一谈你对他们的理解。
 - a. memory regularity: 内存规律性。指程序中对内存的访问是否具有连续性和规律性,即内存地址是否能够以一种预测的方式被访问。其典型例子是数组访问,如果数组元素的存储是连续的,那么内存规律性就比较好。由于现代计算机在处理器和存储设备之间加入了缓存层,因此内存规律性也会对缓存的局部性产生影响
 - b. control regularity:控制规律性。指程序代码流的规律性,即程序中的分支、跳转、循环等逻辑结构。控制规律性高的程序可以更容易地被处理器预测,从而减少分支误判和访问跳转地址所需的开销。
 - c. memory locality: 内存局部性。指的是程序在执行期间访问内存的趋势,特别是一个时间段内执行过的指令或数据在未来也可能被再次访问的概率。按照时间和空间分为时间局部性和空间局部性。具有良好的内存局部性的程序可以最小化因应用程序需要而进行的主存访问,从而提高计算机的效率。
- 4. 对于这三个程序属性——a) memory regularity, b) control regularity, 和 c) memory locality——从 stats.txt 中举出一个统计指标(或统计指标的组合),通过该指标你可以区分一个workload是否具有上述的某一个属性。(例如,对于control regularity,它与分支指令的数量成反比。但你一定可以想到一个更好的)。
 - a. 内存规律性
 - i. 与内存带宽成正比。内存带宽指单位时间内能够传输的内存数据量大小。
 - ii. 使用stats.txt中的 system.mem_ctrls.dram.bwTotal::cpu.data # Total bandwidth to/from this memory ((Byte/Second)) 作为衡量指标。
 - iii. 如下图, spmv程序的内存规律性优于mm程序




iv. 上面出现的结果参数的注释如下:

result > mm > 6 O3 8 1GHz 2MB > ≡ stats.txt		
Jos system.mem_etri is.ur am.by cesinsencauepu.ir		# Number of instructions bytes read from this memory (byte
966 system.mem_ctrls.dram.bytesInstRead::total	45760	# Number of instructions bytes read from this memory (Byte)
967 system.mem_ctrls.dram.numReads::cpu.inst	715	# Number of read requests responded to by this memory (Count)
968— system.mem_ctrls.dram.numReads::cpu.data	522	# Number of read requests responded to by this memory (Count)
969— system.mem_ctrls.dram.numReads::total	1237	# Number of read requests responded to by this memory (Count)
970— system.mem_ctrls.dram.bwRead::cpu.inst	523641690	# Total read bandwidth from this memory ((Byte/Second))
971— system.mem_ctrls.dram.bwRead::cpu.data	382295052	# Total read bandwidth from this memory ((Byte/Second))
972— system.mem_ctrls.dram.bwRead::total	905936742	# Total read bandwidth from this memory ((Byte/Second))
973— system.mem_ctrls.dram.bwInstRead::cpu.inst	523641690	<pre># Instruction read bandwidth from this memory ((Byte/Second))</pre>
974— system.mem_ctrls.dram.bwInstRead::total	523641690	# Instruction read bandwidth from this memory ((Byte/Second))
975— system.mem_ctrls.dram.bwTotal::cpu.inst	523641690	# Total bandwidth to/from this memory ((Byte/Second))
976— system.mem_ctrls.dram.bwTotal::cpu.data	382295052	# Total bandwidth to/from this memory ((Byte/Second))
977— system.mem_ctrls.dram.bwTotal::total	905936742	<pre># Total bandwidth to/from this memory ((Byte/Second))</pre>
978— system.mem_ctrls.dram.readBursts	1237	# Number of DRAM read bursts (Count)
979 system.mem ctrls.dram.writeBursts	0	# Number of DRAM write bursts (Count)


b. 控制规律性

- i. 与分支指令的数量成反比
- ii. 使用stats.txt中的 system.cpu.numBranches # Number of branches execute d (Count) 作为指标
- iii. 如下图所示,spmv程序的控制规律性劣于mm程序



a. 内存局部性。

- i. 与dcache的缺失率成反比。
- ii. 使用stats.txt中的 system.cpu.dcache.ReadReq.missRate::cpu.data # miss rate for ReadReq accesses (Ratio) 作为指标



iv. 如上图所示spmv的内存局部性优于mm程序

5. 对于每一个实验中用到的benchmark,描述它的a) memory regularity, b) control regularity, c) locality;解释该benchmark对哪个微架构参数最敏感(换句话说,你认为"瓶颈"是什么),并使用推理或统计数据来证明其合理性。

使用如下shell命令获取各个实验的部分参数,具体参数见上所述。

```
Bash | C 复制代码
    > stats.txt
2
    for FILE in mm lfsr merge sieve spmv; do
3
        for DIR in 1_03_8_1GHz_No 2_Mi_8_1GHz_No 3_03_2_1GHz_No 4_03_8_4GHz_N
    o 5_03_8_1GHz_256kB 6_03_8_1GHz_2MB 7_03_8_1GHz_16MB ;do
4
            cat ./result/${FILE}/${DIR}/stats.txt | grep system.mem_ctrls.dra
    m.bwTotal::cpu.data >> stats.txt
5
            cat ./result/${FILE}/${DIR}/stats.txt | grep system.cpu.numBranche
    s >> stats.txt
6
            cat ./result/${FILE}/${DIR}/stats.txt | grep system.cpu.dcache.Rea
    dReq.missRate::cpu.data >> stats.txt
8
9
10 cat stats.txt | awk '{print $2}'|xargs -n3;
```

结果整理如下:

		内存规律性 (正比)	控制规律 性(反 比)	内存局部性 (反比)	CPI
mm	1	571322500	5946	0.145055	2.9974 71
	2	571322500	5946	0.145055	2.9974 71
	3	526547498	5202	0.172273	3.2400 61
	4	886942311	6003	0.15328	7.7377 85
	5	381367100	6006	0.147076	4.4140 62
	6	381367100	6006	0.147076	4.4140 62
	7	381367100	6006	0.147076	4.4140 62

lfsr	1	572762646	5978	0.145059	2.9899 34
	2	572762646	5978	0.145059	2.9899 34
	3	526563939	5197	0.171352	3.2399 6
	4	889005373	6001	0.152848	7.71982 8
	5	381367100	6003	0.146829	4.4140 62
	6	381367100	6003	0.146829	4.4140 62
	7	381367100	6003	0.146829	4.4140 62
merge	1	571322500	5946	0.145055	2.9974 71
	2	571322500	5946	0.145055	2.9974 71
	3	526547498	5202	0.172273	3.2400 61
	4	886942311	6003	0.15328	7.7377 85
	5	381367100	6006	0.147055	4.4140 62
	6	381367100	6006	0.147055	4.4140 62
	7	381367100	6006	0.147055	4.4140 62
sieve	1	568845876	5945	0.146523	3.0249 03

	2	568845876	5945	0.146523	3.0249 03
	3	528027910	5164	0.172253	3.2340 92
	4	888713890	5968	0.154397	7.74461 3
	5	381597620	5964	0.149464	4.4409 94
	6	381597620	5964	0.149464	4.4409 94
	7	381597620	5964	0.149464	4.4409 94
spmv	1	568731207	5985	0.142449	3.0067 18
	2	568731207	5985	0.142449	3.0067 18
	3	526090422	5203	0.169758	3.2319 81
	4	885194778	5981	0.15	7.74170 4
	5	382295052	5997	0.145038	4.4138 09
	6	382295052	5997	0.145038	4.4138 09
	7	382295052	5997	0.145038	4.4138 09

分析方式:找出同一个benchmark中性能最好和最差的两种架构,比较内存规律性,控制规律性及控制规律性的相对差值(相对误差)。在结合其它数据整体分析。

由上表可知各个benchmark的瓶颈为:

- mm:内存局部性。因为当内存局部性提高时,性能提高显著(CPI降低)
- Ifsr: 内存局部性。该程序主要受内存局部性影响
- merge: 控制规律性。该程序性能受控制规律性影响较大
- sieve:受各方面影响比较均衡,没有明显的内存规律性和控制规律性,但相比之下内存规律性影响较大
- spmv:内存规律性。性能主要受内存规律性影响。
- 6. 选择一个benchmark,提出一种你认为对该benchmark非常有效的应用程序增强、ISA 增强和微体系结构增强。(即,在应用层面、ISA层面、微体系结构层面对该benchmark进行改进)。

选择mm程序。

- 应用层面:调整循环顺序,使连续访问的地址在内存中是连续的,提高内存规律性。将矩阵分块计算。
- ISA层面:设计指令并行化的ISA架构。使用向量化指令集可以以单一指令处理器同时计算多个数据元素,可以大大提高矩阵乘法效率
- 微体系结构:使用预取机制,即访问某一地址时,连同附近的一些地址一起访问。采用超标量技术,允许多个指令同时执行。