

Intel MCS8 系统在 FPGA 上的实现

罗胤

2018-03

目录

1 CPU 设计	5
1.1 命令法则	5
1.2 模块组成	5
1.2.1 寄存器组	5
1.3 信号通路	5
2 流水线设计	7
2.1 流水线分级	7
2.1.1 Stage D	7
2.1.2 Stage E	7
2.1.3 Stage M/IO	8
2.1.4 Stage W	8
2.2 流水线操作	8
2.2.1 Decode ($D \rightarrow E$)	8
2.2.2 Execute ($E \rightarrow M/IO$)	8
2.2.3 Memory/IO ($M/IO \rightarrow W$)	8
2.2.4 WriteBack ($W \rightarrow F_1$)	8
2.3 流水线补充处理	8
2.3.1 Forward	8
2.3.2 Bubble	9
3 as8008 编译器设计	11
3.1 语法规则	11
3.2 需求分析	11
3.3 设计思路	11
A Lattice MXO2 片上 ROM/RAM 仿真代码	13
A.1 ROM 仿真	13
A.1.1 ROM without output register	13
A.1.2 ROM with output register	13
A.2 RAM 仿真	13

Chapter 1

CPU 设计

1.1 命令法则

1.1.0.0.1 模块约定

- 模块名均为小写
- 模块引脚均为大写, 输入引脚使用 `_I` 后缀, 输出引脚使用 `_O` 后缀, 无双向引脚
- 模块实例名以 `u` 为前缀命名

1.1.0.0.2 信号约定

- 信号首字母小写, 第二字母大写, 其余字母按需求选择大小写
- 寄存器信号使用 `r` 前缀, 线型信号使用 `w` 前缀, 多位信号在前缀后附加 `s`
- 模块信号命令格式: 前缀-模块名-信号名

1.2 模块组成

1.2.1 寄存器组

- 模块名: `cpu_regbank`
- 总线接入: CPU 内部 `wor` 总线

1.3 信号通路

Chapter 2

流水线设计

2.1 流水线分级

采用七级流水线架构: $F_1 \rightarrow F_2 \rightarrow F_3 \rightarrow D \rightarrow E \rightarrow M/IO \rightarrow W$

- F_1, F_2, F_3 : 指令获取
- D : 译码准备
- E : 执行准备
- M/IO : RAM/IO 准备
- W : 回写准备

2.1.1 Stage D

2.1.1.1 寄存器变量

- valid

2.1.2 Stage E

2.1.2.1 寄存器变量

- valid
- valA
- valS

2.1.3 Stage M/IO

2.1.4 Stage W

2.2 流水线操作

2.2.1 Decode ($D \rightarrow E$)

2.2.1.1 操作内容

- 获取 valA, valS
- 获取 valH, valL

2.2.2 Execute ($E \rightarrow M/IO$)

2.2.2.1 操作内容

- ALU 算术操作:
IN: valA, valS
OUT: valE
- Mem/IO 操作地址准备

2.2.3 Memory/IO ($M/IO \rightarrow W$)

2.2.3.1 操作内容

- RAM Read/Write 操作
- IO Read/Write 操作

2.2.4 WriteBack ($W \rightarrow F_1$)

2.2.4.1 操作内容

- 寄存器组更新

2.3 流水线补充处理

2.3.1 Forward

2.3.1.1 概念

- 寄存器堆 Forward: 寄存器堆相应地址上的值应该在执行完相应的指令后就进行修改, 但在流水线处理过程中, 仅在流水线的最后一级对寄存器堆进行写操作, 这会导致在 Decode 过程中可能取到未更新的寄存器堆的值, 从而引发执行错误, 故需要进行寄存器堆 Forward.

寄存器堆 Forward 与以下操作相关联:

- LRR 操作: 与 $valS(E/M/W)$ 相关
- ALU 操作: 与 $valE(M/W)$ 相关

- Mem 操作: 与 $valM(W)$ 相关
- IO 操作: 与 $valIO(W)$ 相关

2.3.2 Bubble

2.3.2.1 概念

2.3.2.1.1 指令获取 Bubble 在两字节指令和三字节指令获取时, 暂停 $F_3 \rightarrow D$ 操作, 跳过一个或两个字节.

2.3.2.1.2 寄存器堆 Forward Bubble 在无法进行寄存器堆 Forward 操作时, 暂停 $F_1 \rightarrow F_2 \rightarrow F_3 \rightarrow D$ 操作, 等待寄存器堆 Forward 操作可以进行后恢复.

Chapter 3

as8008 编译器设计

3.1 语法规则

3.2 需求分析

- 支持多个源文件

3.3 设计思路

- 逐个扫描源文件, 解析指令
- 二次扫描源文件, 生成全局符号表, 并生成地址
- 三次扫描源文件, 生成编译后代码

附录 A

Lattice MXO2 片上 ROM/RAM 仿真代码

A.1 ROM 仿真

A.1.1 ROM without output register

A.1.1.1 读操作

- 时钟 T_n 上沿, ROM Latch Address A , Data $D[A]$ output
- 时钟 T_{n+1} 上沿, Output Data $D[A]$ Stable

A.1.2 ROM with output register

A.1.2.1 读操作

- 时钟 T_n 上沿, ROM Latch Address A ,
- 时钟 T_{n+1} 上沿, Latch Data $D[A]$ to output register
- 时钟 T_{n+2} 上沿, Output Data $D[A]$ Stable

A.2 RAM 仿真