## Examen UE INF401 : Architectures des Ordinateurs

Mai 2021, durée 2 h 00

Document autorisé: 1 feuille A4 Recto/Verso de notes personnelles manuscrites.

Les calculettes et téléphones portables sont interdits.

La plupart des questions sont indépendantes, si vous avez des difficultés avec une question, passez à la suivante. Le barème est donné à titre indicatif.

### 1 Question de cours ARM (3 points)

- (a) Rappelez la structure générale finale du schéma de traduction systématique en code ARM d'une fonction avec utilisation de la pile tel qu'elle a été vue en cours.
- (b) Dessinez l'état de la pile au début de l'exécution du corps d'une fonction avec un résultat entier, après exécution du prologue, dans le cas où la fonction comporte 2 arguments entiers (a et b), nécessite 1 variable locale entière (1) et utilise 3 registres temporaires (R1, R2 et R4). Tous les entiers, relatifs, sur 32 bits.

### 2 Programmation en langage d'assemblage ARM (10 points)

#### 2.1 Écrire une fonction

L'algorithme de la fonction d'Ackermann est donné ci-dessous pour des entiers 32 bits (relatifs) :

```
Fonction Ackermann(m : entier, n : entier) avec résultat entier
         loc : entier
          si m == 0 alors
 1:
             loc = n+1
 2:
 3:
          sinon
 4:
              si n == 0 alors
 5:
                 loc = Ackermann(m-1,1)
 6:
              sinon
 7:
                 loc = Ackermann(m,n-1)
                 loc = Ackermann(m-1,loc)
 8:
 9:
             fin si
10:
         fin si
11:
         retourner loc
```

(c) En appliquant la méthode systématique vue en cours avec utilisation de la pile (rôle de l'appelée), donnez en ARM la traduction complète de l'implémantation de la fonction Ackermann donnée ci-dessus. (6 points)

**ATTENTION**, prenez en compte les indications suivantes :

- Indiquer en commentaire, le numéro et le code des lignes traduites, ex. : "@ Ligne 1 : si m == 0"
- Les paramètres m et n doivent être passés par la pile.
- La valeur de retour de la fonction doit aussi être passée par la pile.
- La variable locale loc doit être stockée dans la pile.
- Pour les variables temporaires vous utiliserez les registres r0, r1 et r2, qui devront être sauvegardés en pile avant utilisation, puis restaurés suivant la convention du cours.
- Dans une première version, vous pourrez remplacer la traduction des 3 lignes 5, 7 et 8 (les 3 appels récursifs) par un commentaire "@@@ ici traduction de la ligne xxx : loc = Ackermann(yyy,zzz)".
- Dans une version bonus, à faire une fois l'ensemble de l'examen abordé et en particulier la question suivante (sur l'appel), vous pourrez donner les traductions des 3 lignes 5, 7 et 8 (les 3 appels récursifs).

#### 2.2 Appel d'une fonction dans le programme principal

Vous allez maintenant utiliser la fonction d'Ackermann dans le programme principal suivant.

Programme principal
21: EcrChaine("Entrer un nombre")
22: x:=Lire32()
23: y:=Ackermann(3,x)
24: EcrNdecimal32(y)

- (d) Complétez la zone .text ci-dessous avec le code ARM du programme principal donné ci-dessus. (4 points) ATTENTION, prenez en compte les indications suivantes :
  - Vous supposerez que la fonction Ackermann existe et qu'elle est écrite suivant la méthode systématique vue en cours (c-à-d, ses paramètres et son résultat sont passés par la pile).
  - Vous utiliserez le registre r2 pour réaliser la variable y.
  - Pour les fonctions Lire32() et EcrChaine, vous appliquerez les conventions de es.s utilisées en TP notamment, cf. annexe).
  - Vous ferez apparaitre en commentaires (0) dans votre code les étapes principales (vues en cours) de l'appel de la fonction d'Ackermann.

## 3 Automate, microprogrammation et processeur (7 points)

Dans cette partie, nous enrichissons le processeur fictif vu lors du cours et dont la partie opérative est représentée dans la figure ci-dessous :

Structure de la partie opérative : micro-actions et micro-conditions. Dans la partie opérative on a les registres suivants : PC, ACC, Rinst, MA (memory address), MD (memory data) et TMP. Les transferts possibles sont les suivants :




Figure 1 – Partie opérative du processeur

$\mathbf{MD} \leftarrow \mathbf{Mem}[\mathbf{MA}]$	lecture d'un mot mémoire.	C'est la seule possibilité en lecture!
$\mathbf{Mem[MA]} \leftarrow \mathbf{MD}$	écriture d'un mot mémoire	C'est la seule possibilité en écriture!
$\overline{\mathbf{Rinst} \leftarrow \mathbf{MD}}$	affectation	Affectation spécifique à Rinst
$ extbf{PC} \leftarrow  extbf{PC} + 1$	incrémentation	Incrémentation spécifique à PC
$\mathbf{reg}_0 \leftarrow 0$	mise à zéro	rego est PC, ACC, ou TMP
$\mathbf{reg}_0 \leftarrow \mathbf{reg}_1$	affectation	rego est PC, ACC, TMP, MA, ou MD
		$  \operatorname{reg}_1 \operatorname{est} PC, ACC, TMP, \operatorname{ou} MD  $
$\mathbf{reg}_0 \leftarrow \mathbf{reg}_1 <<$	décalage à gauche d'un bit	rego est PC, ACC, TMP, ou MD
		reg <sub>1</sub> est PC, ACC, TMP, ou MD
$\mathbf{reg}_0 \leftarrow \mathbf{reg}_1 \ \mathbf{op} \ \mathbf{reg}_2$	opération	rego est PC, ACC, TMP, ou MD
		$reg_1 est 0$ , PC, ACC, TMP, ou MD
		reg <sub>2</sub> est 1, PC, ACC, TMP, ou MD
		op: + ou -
$\mathbf{reg}_0 \leftarrow (\mathbf{reg}_1 <<) \ \mathbf{op} \ \mathbf{reg}_2$	opération avec décalage	rego est PC, ACC, TMP, ou MD
		reg <sub>1</sub> est PC, ACC, TMP, ou MD
		reg <sub>2</sub> est 1, PC, ACC, TMP, ou MD
		op: + ou -

Seul le registre Rinst permet de faire des tests : Rinst = entier (c'est donc la seule micro-condition).

Le langage d'assemblage. Nous rappelons que ce processeur comporte un seul registre de données directement visible par le programmeur : ACC (pour accumulateur). La taille du codage d'une adresse et d'une donnée est un mot de 4 bits. La mémoire comporte donc 16 mots adressables.

Les instructions sont décrites ci-dessous. On donne pour chacune une syntaxe de langage d'assemblage, le code machine, la sémantiques et la taille du codage :

instruction	$\operatorname{\mathbf{code}}$	signification	mots
clr	1	mise à zéro du registre ACC	1
ld# vi	2	chargement de la valeur immédiate vi dans ACC	2
st ad	3	rangement en mémoire à l'adresse ad du contenu de ACC	2
jmp ad	4	saut inconditionnel à l'adresse ad	2
add ad	5	mise à jour de ACC avec la somme de ACC et de la valeur à l'adresse ad	2

Les instructions sont codées sur 1 ou 2 mots de 4 bits chacun :

- le premier mot représente le code de l'opération (clr, ld, st, jmp, add);
- le deuxième mot, s'il existe, contient une adresse (ad) ou bien une constante (vi).

L'automate d'interprétation de ce langage est donné dans la figure 2.




FIGURE 2 – Graphe de contrôle

#### Question.

(e) Expliquez l'interprétation d'une instruction jmp suivant le graphe de contrôle de la figure 2, vous pouvez utiliser un exemple. (1 point).

Enrichissement du langage. Nous souhaitons enrichir le langage de notre processeur en ajoutant deux instructions de lecture/écriture en mémoire permettant de gérer le parallélisme (test-and-set et fetch-and-add).

Sémantique opérationnelle des instructions à ajouter. Les instructions à ajouter, leur code, leur sémantiques et la taille de leur codage sont données dans la table ci-dessous :

instruction	$\operatorname{\mathbf{code}}$	signification	mots
tns@ ad	7	échange de la valeur à l'adresse <b>ad</b> et de la valeur de l'accumulateur	2
fna@ ad	8	mise à jour de ACC avec la valeur à l'adresse ad puis ajout de 1 à	2
		la valeur à l'adresse ad	

État initial de la mémoire. On suppose que le programme suivant est stocké en mémoire, la zone .text commence à l'adresse 0 et la zone .data commence à l'adresse 14.

Adresse	Valeur en mémoire
0	1
1	4
2	7
3	2
4	1
5	3
6	14
7	5
8	14
9	4
10	3
11	0
12	0
13	0
14	1
15	0

#### Questions.

- (f) Proposez un programme assembleur ayant une image mémoire identique à celle donnée pour l'état initial de la mémoire. Pour la syntaxe des zones, étiquettes, commentaires, pseudo-instruction, directives, etc. vous pouvez vous inspirer de ARM. (1 point).
- (g) Simulez, en suivant le graphe de contrôle de la figure 2, l'exécution au niveau des micro-actions du début du programme stocké en mémoire. Pour répondre, vous remplirez un tableau de simulation similaire à celui défini ci-après (avec une ligne par micro-action, 20 lignes en tout de 1 à 20, ligne 0 exclue, la ligne 1 est donnée.) (1,5 point).
- (h) Donnez les modifications à apporter à l'automate fourni par le graphe de contrôle de la figure 2 afin d'interpréter les instructions supplémentaires :
  - tns@ ad (1,5 point)
  - fna@ ad (1,5 point)

Indication: vous pouvez utiliser le registre TMP.

(i) Est-ce que vous pouvez factoriser une partie des états ajoutés, l'automate obtenu peut-il être optimisé pour le nombre d'états? Si oui, montrez comment. (0,5 point)

Tableau de simulation (pour la question g, à recopier sur votre copie)

	Micro-Action (exécutée)	PC	Rinst	ACC	MA	MD	Mem[14]	Commentaires
0		?	?	?	?	?	1	
1	$pc \leftarrow 0$	0						
2								
3								
4								
5								

## 4 ANNEXE 0 : fonctions d'entrée/sortie

Nous rappelons les principales fonctions d'entrée/sortie du fichier es.s.

- bl EcrHexa32 affiche le contenu de r1 en hexadécimal.
- bl EcrZdecimal32 affiche le contenu de r1 en décimal sous la forme d'un entier relatif de 32 bits.
- bl EcrNdecimal32 affiche le contenu de r1 en décimal sous la forme d'un entier naturel de 32 bits.
- bl EcrChaine affiche la chaîne de caractères dont l'adresse est dans r1.
- bl EcrCar affiche le caractère dont le code ASCII est dans r1.
- bl Lire32 récupère au clavier un entier 32 bits et le stocke à l'adresse contenue dans r1.
- bl LireCar récupère au clavier un caractère et stocke son code ASCII à l'adresse contenue dans r1.

# 5 ANNEXE I : instructions du processeur ARM

Nom	Explication du nom	Opération	Remarque
AND	AND	et bit à bit	
EOR	Exclusive OR	ou exclusif bit à bit	
SUB	${ m SUBstract}$	soustraction	
RSB	Reverse SuBstract	soustraction inversée	
ADD	$\operatorname{ADDition}$	addition	
ADC	ADdition with Carry	addition avec retenue	
SBC	SuBstract with Carry	soustraction avec emprunt	
RSC	Reverse Substract with Carry	soustraction inversée avec emprunt	
TST	${ m TeST}$	et bit à bit	pas <b>r</b> d
TEQ	Test EQuivalence	ou exclusif bit à bit	pas <b>r</b> d
CMP	$\operatorname{CoMPare}$	soustraction	pas rd
CMN	$\operatorname{CoMpare}$ Not	addition	pas <b>r</b> d
ORR	OR	ou bit à bit	
MOV	MOVe	copie	pas <b>rn</b>
BIC	BIt Clear	et not bit à bit	
MVN	MoVe Not	not (complément à 1)	pas <b>rn</b>
MUL	MULtiplication	multiplication tronquée	pas r15
B**	Branch	rupture de séquence conditionnelle	** = condition, cf. ci-dessous
BL	Branch and Link	appel sous-programme	adresse de retour dans r14
LDR	Load Register	lecture mémoire	
STR	Store Register'	écriture mémoire	

L'opérande source d'une instruction MOV peut être une valeur immédiate notée #5 ou un registre noté Ri, i désignant le numéro du registre. Il peut aussi être le contenu d'un registre sur lequel on applique un décalage de k bits; on note Ri, DEC #k, avec DEC  $\in \{LSL, LSR, ASR, ROR\}$ .

### 6 ANNEXE II: codes conditions du processeur ARM

La table suivante donne les codes de conditions arithmétiques \*\* pour l'instruction de rupture de séquence B\*\*.

mnémonique	signification	condition testée
EQ	égal	Z
NE	non égal	$\overline{Z}$
$\mathrm{CS}/\mathrm{HS}$	$\geq dans N$	C
$\mathrm{CC}/\mathrm{LO}$	< dans N	$\overline{C}$
MI	moins	N
$\operatorname{PL}$	plus	$\overline{N}$
VS	débordement	V
VC	pas de débordement	$\overline{V}$
HI	> dans N	$C \wedge \overline{Z}$
LS	$\leq dans N$	$\overline{C} \lor Z$
$_{ m GE}$	$\geq \mathrm{dans} \; \mathrm{Z}$	$(N \wedge V) \vee (\overline{N} \wedge \overline{V})$
$\operatorname{LT}$	< dans Z	$(N \wedge \overline{V}) \vee (\overline{N} \wedge V)$
$\operatorname{GT}$	> dans Z	$\overline{Z} \wedge ((N \wedge V) \vee (\overline{N} \wedge \overline{V}))$
$_{ m LE}$	$\leq dans Z$	$Z \vee (N \wedge \overline{V}) \vee (\overline{N} \wedge V)$
${ m AL}$	toujours	