

Laboratório 5: Projeto de Circuitos Lógicos
Usando o Mapa de Karnaugh

ALUNO: Lucas Carrijo Ferrari

a) Tabela verdade e Mapa K:

M	F1	F2	F3	ABRIR
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	x
0	1	0	0	1
0	1	0	1	x
0	1	1	0	x
0	1	1	1	x
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	x
1	1	0	0	0
1	1	0	1	x
1	1	1	0	x
1	1	1	1	x

b)

	F2' F3'	F2' F3	F2 F3	F2 F3'
M' F1'	0	1	x	1
M' F1	1	x	x	x
M F1	0	x	x	x
M F1'	0	0	x	0

Laboratório 5: Projeto de Circuitos Lógicos
Usando o Mapa de Karnaugh

Mapa de K para cada:

- $M' F1$

	$F2' F3'$	$F2' F3$	$F2 F3$	$F2 F3'$
$M' F1'$	0	1	x	1
$M' F1$	1	x	x	x
$M F1$	0	x	x	x
$M F1'$	0	0	x	0

- $M' F3$

	$F2' F3'$	$F2' F3$	$F2 F3$	$F2 F3'$
$M' F1'$	0	1	x	1
$M' F1$	1	x	x	x
$M F1$	0	x	x	x
$M F1'$	0	0	x	0


- $M' F2$

	$F2' F3'$	$F2' F3$	$F2 F3$	$F2 F3'$
$M' F1'$	0	1	x	1
$M' F1$	1	x	x	x
$M F1$	0	x	x	x
$M F1'$	0	0	x	0

c) Expressão booleana final:

$$M' (F1 + F2 + F3)$$

LUCAS CARRIJO FERRARI



Laboratório 5: Projeto de Circuitos Lógicos
Usando o Mapa de Karnaugh

Tabela verdade:

M	F1	F2	F3	F1+F2+F3	M'	Y=M' (F1+F2+F3)
0	0	0	0	0	1	0
0	0	0	1	1	1	1
0	0	1	0	1	1	1
0	0	1	1	1	1	1
0	1	0	0	1	1	1
0	1	0	1	1	1	1
0	1	1	0	1	1	1
0	1	1	1	1	1	1
1	0	0	0	0	0	0
1	0	0	1	1	0	0
1	0	1	0	1	0	0
1	0	1	1	1	0	0
1	1	0	0	1	0	0
1	1	0	1	1	0	0
1	1	1	0	1	0	0
1	1	1	1	1	0	0

- d)** Sim, o circuito está funcionando como o planejado e seguindo as especificações do projeto.