

计算机组成原理第一章习题解答

1. 冯·诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？

答：冯·诺依曼型计算机的核心设计思想与组成如下：

- **主要设计思想：**

- (a) 采用**存储程序**原理：将程序和数据统一存放在存储器中，计算机自动按地址顺序执行指令；
- (b) 数据和指令均采用**二进制**表示；
- (c) 计算机硬件由五大功能部件组成，以运算器为中心（早期架构）。

- **主要组成部分：**

- (a) 运算器：负责算术运算与逻辑运算；
- (b) 控制器：控制各部件协调工作，生成指令执行时序；
- (c) 存储器：存储程序和数据，按地址访问；
- (d) 输入设备：向计算机输入程序与数据；
- (e) 输出设备：将处理结果输出给用户。

2. 什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？

答：

- **存储容量**：存储器中可存储的二进制信息总量，通常以字节（B）、KB、MB、GB 等单位，反映存储器的存储能力。
- **单元地址**：存储器中每个存储单元的唯一编号，用于按地址访问存储单元，实现数据的读写操作。
- **数据字**：计算机中表示数据的二进制字，用于存储运算对象、运算结果等数据信息，字长由计算机硬件决定。
- **指令字**：表示指令的二进制字，包含操作码和地址码两部分，操作码指明指令功能，地址码指明操作数的位置。

3. 什么是指令？什么是程序？

答：

- **指令**：控制计算机执行特定操作的命令，是计算机硬件能直接识别和执行的最小功能单位，由操作码和地址码组成。

- **程序**：为解决某一特定问题，按一定顺序排列的指令集合，计算机执行程序即可完成指定的任务。

4. 指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？

答：计算机通过**指令执行的时序和控制流**区分指令和数据：

- (a) **取指阶段**：控制器通过程序计数器（PC）获取指令地址，从内存中读取的内容被视为指令，送入指令寄存器（IR）译码执行；
- (b) **执行阶段**：指令译码后生成操作数地址，从内存中读取的内容被视为数据，送入运算器参与运算。

本质上，指令和数据在内存中无形式上的区别，区分的关键是读取时的控制信号和所处的执行阶段。

5. 什么是内存？什么是外存？什么是 CPU？什么是适配器？简述其功能。

答：

- **内存（主存储器）**：计算机主机内的高速存储器，用于存储当前运行的程序和数据；功能是直接与 CPU 交换信息，速度快、容量相对较小，断电后数据易失。
- **外存（辅助存储器）**：计算机外部的大容量存储器（如硬盘、U 盘）；功能是长期存储数据和程序，容量大、速度较慢，断电后数据不丢失，需通过内存与 CPU 间接交换信息。
- **CPU（中央处理器）**：计算机的核心部件，由运算器和控制器组成（现代 CPU 还集成了 Cache）；功能是执行指令、完成运算、控制计算机各部件协调工作，是计算机的“大脑”。
- **适配器（I/O 接口）**：主机与外设之间的连接部件（如显卡、网卡）；功能是实现主机与外设之间的信号转换、数据缓冲、速度匹配和控制协调，解决主机与外设的电气特性、速度差异问题。

6. 为什么软件能够转化为硬件，硬件能够转化为软件？实现这种转化的媒介是什么？

答：

- **转化的原因**：软件和硬件在**逻辑功能上是等效的**。软件实现的功能，可通过硬件电路直接实现（如用专用硬件实现算法，提升速度）；硬件实现的功能，也可通过软件模拟实现（如用软件模拟硬件指令，降低成本）。这种等效性使得软硬件功能可以相互转化，核心目标是平衡系统的性能、成本和灵活性。
- **转化的媒介：固件（Firmware）**是实现软硬件转化的核心媒介，它将软件程序固化在只读存储器（ROM）中，兼具硬件的高速性和软件的可编程性，如 BIOS、嵌入式系统的固件。

7. CPU 的性能指标有哪些？其概念是什么？

答：CPU 的核心性能指标及概念如下：

- **主频**：CPU 的时钟频率，单位为 GHz，反映 CPU 每秒执行指令的次数，主频越高，运算速度越快。

- **字长**：CPU 一次能处理的二进制数据位数（如 32 位、64 位），字长越长，数据处理精度和效率越高。
- **指令系统**：CPU 支持的指令集合，指令的丰富性和执行效率影响编程效率和系统性能。
- **Cache 容量**：CPU 内置的高速缓存，容量越大，CPU 与内存的数据交换效率越高，可减少内存访问延迟。
- **多核/线程数**：CPU 包含的核心数量和支持的线程数，多核可并行处理多个任务，提升多线程性能。
- **运算速度**：通常用 MIPS（百万条指令/秒）、FLOPS（浮点运算次数/秒）衡量，反映 CPU 的整体运算能力。

8. 求 $-35, 128, -127, -1$ 的 8 位二进制原码、反码、补码（最高位为符号位）。

答：

(1) -35 ：

$35_{10} = 00100011_2$ ，原码：10100011，反码：11011100，补码：11011101

(2) 128 ：

8 位有符号数范围 $[-128, 127]$ ，128 超出表示范围，无法表示。

(3) -127 ：原码：11111111，反码：10000000，补码：10000001

(4) -1 ：原码：10000001，反码：11111110，补码：11111111

9. 设 $[x]_{\text{补}} = a_7.a_6a_5 \cdots a_0$ ，且 $x > -0.5$ ，求 $a_0 \sim a_6$ 取值。

答：

- 若 $a_7 = 0$ （正数/0）： $a_6 \sim a_0$ 可取 0 或 1（任意值）。
- 若 $a_7 = 1$ （负数）：必须满足 $a_6 = 1$ ，且 $a_5 \sim a_0$ 不全为 0。

10. 32 位浮点数：符号位 1 位，阶码 8 位移码，尾数 23 位补码，基数 2。求最大数、最小数及规格化数范围。

答：

(1) 最大数：0 11111111 111111111111111111111111

(2) 最小数：1 11111111 000000000000000000000000

(3) 规格化数范围： $[-2^{127}, -2^{-129}] \cup [2^{-129}, 2^{127}(1 - 2^{-23})]$

11. 将 $27/64$ 和 $-27/64$ 表示为 IEEE754 32 位浮点规格化数。

答：

(1) $27/64 = 1.1011 \times 2^{-2}$ ：0 01111101 101100000000000000000000

(2) $-27/64$ ：1 01111101 101100000000000000000000

12. 用变形补码计算 $x + y$ 并判断溢出。

答：变形补码采用双符号位：00 为正，11 为负；结果符号位为 01 正溢出，10 负溢出。

(1) $x = 11011, y = 00011$: $[x]_{\text{变补}} = 111011, [y]_{\text{变补}} = 000011$, 和: 111110, 无溢出, 结果 -2 。

(2) $x = 11011, y = -10101$: 相加后符号位为 10, 负溢出。

(3) $x = -10110, y = -00001$: 和: 1101001, 无溢出, 结果 -11 。

13. 用变形补码计算 $x - y$ 并判断溢出。

答：利用 $x - y = x + (-y)$ 计算：

(1) $x = 11011, y = -11111$: 和为 111100, 无溢出, 结果 -4

(2) $x = 10111, y = 11011$: 和为 1101110, 无溢出, 结果 -4

(3) $x = 11011, y = -10011$: 和为 1111110, 无溢出, 结果 -2

14. 用原码阵列乘法器、补码阵列乘法器计算 $x \times y$ 。

答：

(1) $x = 11011, y = -11111$: 原码/补码结果均为 -85

(2) $x = -11111, y = -11011$: 原码/补码结果均为 $+85$

15. 用原码阵列除法器计算 $x \div y$ 。

答：

(1) $x = 11000, y = -11111$: 结果 $-24/31$

(2) $x = -01011, y = 11001$: 结果 $-11/25$

16. 阶码 3 位, 尾数 6 位, 完成浮点运算 $[x + y]$ 、 $[x - y]$ 。

答：

(1) $x = 2^{-011} \times 0.100101, y = 2^{-010} \times (-0.011110)$

$x + y = 2^{-100} \times 1.01010, x - y = 2^{-010} \times 0.110001$

(2) $x = 2^{-101} \times (-0.010110), y = 2^{-100} \times 0.010110$

$x + y = 2^{-110} \times 0.101100, x - y = 2^{-101} \times 1.000110$

17. 完成下列浮点运算。

答：

$$(1) \left(2^3 \times \frac{13}{16}\right) \times \left(2^4 \times -\frac{9}{16}\right) = -29.25$$

$$(2) \left(2^{-2} \times \frac{13}{32}\right) \div \left(2^3 \times \frac{15}{16}\right) = \frac{13}{480}$$

18. 写出串行进位和并行进位的进位链小组信号 $C_4C_3C_2C_1$ 逻辑表达式。

答：设 $G_i = A_iB_i, P_i = A_i \oplus B_i$:

(1) 串行进位:

$$C_1 = G_1 + P_1 C_0$$

$$C_2 = G_2 + P_2 G_1 + P_2 P_1 C_0$$

$$C_3 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 C_0$$

$$C_4 = G_4 + P_4 G_3 + P_4 P_3 G_2 + P_4 P_3 P_2 G_1 + P_4 P_3 P_2 P_1 C_0$$

(2) 并行进位: 逻辑表达式与串行进位相同, 可并行生成所有进位信号。

19. 将下列数表示为 IEEE 32 位浮点数格式。

答:

(1) -5: 1 10000001 010000000000000000000000

(2) -1.5: 1 01111111 100000000000000000000000

(3) 384: 0 10000111 100000000000000000000000

(4) 1/16: 0 01111011 000000000000000000000000

(5) -1/32: 1 01111010 000000000000000000000000

20. 将下列 IEEE 32 位浮点格式转换为十进制数。

答:

(1) 1 10000011 010000000000000000000000 $\Rightarrow$ -20

(2) 0 01111110 100000000000000000000000 $\Rightarrow$ 0.75

21. IEEE 32 位浮点数可表示多少个不同的数? 与定点数相比如何?

答: IEEE 32 位浮点数可表示数量为: $2^{32} - 2^{24} + 2$, 小于 32 位定点数可表示的 2^{32} 个。

22. 简述带原码阵列乘法器、原码阵列除法器的定点运算器结构设计。

答: 主要结构组成: 寄存器组、原码阵列乘法器、原码阵列除法器、ALU、控制逻辑、数据通路总线。

23. 设计一个 4 位 ALU, 要求完成 8 种运算功能。

答: 使用 3 位操作控制信号, 实现 8 种运算: $A+B$, $A-B$, $\bar{A}$, $\bar{A}+1$, $A \wedge B$, $A \vee B$, $A \oplus B$, $A+1$ 。

24. 简述改进 74181 ALU 芯片设计, 使其操作控制信号只有 8 种。

答: 将 4 位控制信号压缩为 3 位, 保留 8 种核心运算, 简化内部多路选择器与译码控制逻辑。

25. 简述余 3 码编码的十进制加法器单元电路工作原理。

答: 加法规则: 两个余 3 码相加, 若无进位则和减 3 (加 1101); 若有进位则和加 3 (加 0011), 由 4 位加法器 + 修正电路实现。

1. 设有一个具有 20 位地址和 32 位字长的存储器, 问:

(1) 该存储器能存储多少个字节的信息?

(2) 如果存储器由 $512\text{K} \times 8$ 位 SRAM 芯片组成, 需要多少片?

(3) 需要多少位地址作芯片选择?

答:

(1) 存储容量为 $2^{20} \times 32\text{bit} = 2^{20} \times 4\text{B} = 4\text{MB}$, 故能存储 $4 \times 1024 \times 1024 = 4194304$ 字节信息。

(2) 芯片容量为 $512\text{K} \times 8\text{bit} = 512\text{KB}$, 总容量 $4\text{MB} = 4096\text{KB}$, 故需要芯片数:

$$\frac{4096\text{KB}}{512\text{KB}} \times \frac{32}{8} = 8 \times 4 = 32\text{片}$$

(3) 地址线共 20 位, 片内地址线为 $512\text{K} = 2^{19}$, 即 19 位, 故芯片选择需要 $20 - 19 = 1$ 位地址。

2. 已知某 64 位机主存采用半导体存储器, 其地址码为 26 位, 若使用 $4\text{M} \times 8$ 位的 DRAM 芯片组成该机所允许的最大主存空间, 并选用内存条结构形式, 问:

(1) 若每个内存条为 $16\text{M} \times 64$ 位, 共需几个内存条?

(2) 每个内存条内共有多少 DRAM 芯片?

(3) 主存共需多少 DRAM 芯片? CPU 如何选择各内存条?

答:

(1) 主存最大容量: $2^{26} \times 64\text{bit} = 2^{26} \times 8\text{B} = 64\text{MB} \times 8 = 512\text{MB}$; 每个内存条容量: $16\text{M} \times 64\text{bit} = 16\text{M} \times 8\text{B} = 128\text{MB}$; 故内存条数: $512\text{MB}/128\text{MB} = 4$ 条。

(2) 每个内存条容量 $16\text{M} \times 64\text{bit}$, 芯片容量 $4\text{M} \times 8\text{bit}$, 故每个内存条芯片数:

$$\frac{16\text{M}}{4\text{M}} \times \frac{64}{8} = 4 \times 8 = 32\text{片}$$

(3) 主存共需芯片: 4 条内存条 $\times 32$ 片/条 $= 128$ 片; CPU 用高 2 位地址线 ($26 - 24 = 2$) 译码选择 4 个内存条。

3. 用 $16\text{K} \times 8$ 位的 DRAM 芯片构成 $64\text{K} \times 32$ 位存储器, 要求:

(1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为 $0.5\mu\text{s}$, CPU 在 $1\mu\text{s}$ 内至少要访问一次。试问采用哪种刷新方式比较合理? 两次刷新的最大时间间隔是多少? 对全部存储单元刷新一遍所需的实际刷新时间是多少?

答:

(1) (略, 逻辑框图: 4 组芯片 (每组 4 片位扩展), 共 $4 \times 4 = 16$ 片; 地址线 16 位, 片内 14 位, 片选 2 位; 数据线 32 位, 每片提供 8 位)

(2) 应采用 **异步刷新** 方式。DRAM 通常 2ms 内刷新一遍, 芯片 $16\text{K} = 16384 = 128 \times 128$, 即 128 行。两次刷新最大间隔: $2\text{ms}/128 = 15.625\mu\text{s}$; 刷新一遍时间: $128 \times 0.5\mu\text{s} = 64\mu\text{s}$ 。

4. 有一个 $1024\text{K} \times 32$ 位的存储器, 由 $128\text{K} \times 8$ 位的 DRAM 芯片构成。问:

- (1) 总共需要多少 DRAM 芯片?
- (2) 设计此存储体组成框图。
- (3) 采用异步刷新方式, 如单元刷新闻隔不超过 8ms, 则刷新信号周期是多少?

答:

- (1) 芯片数:

$$\frac{1024K}{128K} \times \frac{32}{8} = 8 \times 4 = 32 \text{片}$$

- (2) (略, 逻辑框图: 8 组芯片 (每组 4 片位扩展), 共 32 片; 地址线 20 位, 片内 17 位, 片选 3 位; 数据线 32 位)
- (3) 芯片 $128K = 131072 = 256 \times 512$, 共 256 行。刷新信号周期: $8ms/256 = 31.25\mu s$ 。

5. 要求用 $256K \times 16$ 位 SRAM 芯片设计 $1024K \times 32$ 位的存储器。SRAM 芯片有两个控制端: 当 $\overline{CS}$ 有效时, 该片选中。当 $\overline{W}/R = 1$ 时执行读操作, 当 $\overline{W}/R = 0$ 时执行写操作。

答: 芯片数:

$$\frac{1024K}{256K} \times \frac{32}{16} = 4 \times 2 = 8 \text{片}$$

地址线: 总地址线 20 位, 片内地址线 18 位, 片选 2 位译码选择 4 组芯片, 每组 2 片位扩展组成 32 位数据宽度。

6. 用 $32K \times 8$ 位的 E^2PROM 芯片组成 $128K \times 16$ 位的只读存储器, 试问:

- (1) 数据寄存器多少位?
- (2) 地址寄存器多少位?
- (3) 共需多少个 E^2PROM 芯片?
- (4) 画出此存储器组成框图。

答:

- (1) 数据寄存器: 16 位。
- (2) 地址寄存器: $128K = 2^{17}$, 故 17 位。
- (3) 芯片数:

$$\frac{128K}{32K} \times \frac{16}{8} = 4 \times 2 = 8 \text{片}$$

- (4) (略, 逻辑框图: 4 组芯片 (每组 2 片位扩展), 共 8 片; 地址线 17 位, 片内 15 位, 片选 2 位; 数据线 16 位)

7. 某机器中, 已知配有一个地址空间为 $0000H \sim 3FFFH$ 的 ROM 区域。现在再用一个 RAM 芯片 ($8K \times 8$) 形成 $40K \times 16$ 位的 RAM 区域, 起始地为 $6000H$ 。假设 RAM 芯片有 $\overline{CS}$ 和 $\overline{WE}$ 信号控制端。CPU 的地址总线为 $A_{15} \sim A_0$, 数据总线为 $D_{15} \sim D_0$, 控制信号为 $R/\overline{W}$ (读/写), $\overline{MREQ}$ (访存), 要求:

- (1) 画出地址译码方案。

(2) 将 ROM 与 RAM 同 CPU 连接。

答：

(1) ROM 区域：0000H ~ 3FFFH，大小 16K，地址范围对应 $A_{15}A_{14}A_{13}A_{12} = 0000 \sim 0011$ ，译码产生 ROM 片选。RAM 区域：6000H ~ 13FFFH (40K×16 位，需 5 片 8K×16 位，由 8K×8 位扩展得到)，地址线 $A_{15}A_{14}A_{13}A_{12}A_{11}$ 译码产生各 RAM 片选信号。

(2) (略，连接图：ROM 接数据总线低 8 位，RAM 由两片 8K×8 位组成 16 位数据，地址线、控制线与 CPU 对应连接)

8. 设存储器容量为 64M，字长为 64 位，模块数 $m = 8$ ，分别用顺序和交叉方式进行组织。存储周期 $T = 100\text{ns}$ ，数据总线宽度为 64 位，总线传送周期 $\tau = 50\text{ns}$ 。求：顺序存储器和交叉存储器的带宽各是多少？

答：

- 顺序存储器带宽：连续读 8 个字，总时间 $8 \times T = 800\text{ns}$ ，总数据 $8 \times 64\text{bit} = 512\text{bit}$ ，带宽：

$$W_1 = \frac{512\text{bit}}{800\text{ns}} = 0.64\text{GB/s}$$

- 交叉存储器带宽：流水线方式，总时间 $T + (m - 1)\tau = 100 + 7 \times 50 = 450\text{ns}$ ，带宽：

$$W_2 = \frac{512\text{bit}}{450\text{ns}} \approx 1.14\text{GB/s}$$

9. CPU 执行一段程序时，cache 完成存取的次数为 2420 次，主存完成存取的次数为 80 次，已知 cache 存储周期为 40ns，主存存储周期为 240ns，求 cache/主存系统的效率和平均访问时间。

答：命中率 $H = \frac{2420}{2420+80} = 0.968$ 。平均访问时间：

$$T_a = H \times T_c + (1 - H) \times T_m = 0.968 \times 40 + 0.032 \times 240 = 46.4\text{ns}$$

效率：

$$e = \frac{T_c}{T_a} = \frac{40}{46.4} \approx 86.21\%$$

10. 已知 cache 存储周期 40ns，主存存储周期 200ns，cache/主存系统平均访问时间为 50ns，求 cache 的命中率是多少？

答：设命中率为 H ，则：

$$50 = H \times 40 + (1 - H) \times 200 \implies H = \frac{200 - 50}{200 - 40} = 0.9375$$

命中率为 93.75%。

11. 某机器采用四体交叉存储器，今执行一段小循环程序，此程序放在存储器的连续地址单元中。假设每条指令的执行时间相等，而且不需要到存储器存取数据，请问在下面两种情况中（执行的指令数相等），程序运行的时间是否相等？

(1) 循环程序由 6 条指令组成，重复执行 80 次。

(2) 循环程序由 8 条指令组成，重复执行 60 次。

答：不相等。四体交叉存储器流水线启动开销为 4 个存储周期，之后每个周期可完成一条指令读取。

(1) 6 条指令，80 次循环：总指令数 $6 \times 80 = 480$ ，流水线时间 $4T + (480 - 4)T = 480T$ 。

(2) 8 条指令，60 次循环：总指令数 $8 \times 60 = 480$ ，但单次循环跨 4 体边界，流水线启动次数更多，实际时间 $> 480T$ 。

故 (1) 的运行时间短于 (2)。

12. 一个有主存和 cache 组成的二级存储系统，参数定义如下： T_a 为系统平均存取时间， T_1 为 cache 的存取时间， T_2 为主存的存取时间， H 为 cache 命中率，请写出 T_a 与 T_1 、 T_2 、 H 参数之间的函数关系式。

答：

$$T_a = H \times T_1 + (1 - H) \times T_2$$

13. 一个组相联 cache 由 64 个行组成，每组 4 行。主存储器包含 4K 个块，每块 128 字。请表示内存地址的格式。

答：

- 每组 4 行，共 64 行，故组数 $64/4 = 16 = 2^4$ ，组号 4 位。
- 每块 128 字，故块内地址 $128 = 2^7$ ，7 位。
- 主存 4K 块，共 $4096 = 2^{12}$ 块，故块号 12 位。
- 标记位 = 块号 - 组号 = $12 - 4 = 8$ 位。

地址格式（从高位到低位）：标记（8 位）+ 组号（4 位）+ 块内地址（7 位），共 19 位。

14. 有一个处理机，主存容量 1MB，字长 1B，块大小 16B，cache 容量 64KB，若 cache 采用直接映射式，请给出 2 个不同标记的内存地址，它们映射到同一个 cache 行。

答：

- 主存地址：1MB = 2^{20} ，共 20 位。
- 块大小 16B = 2^4 ，块内地址 4 位。
- cache 容量 64KB，块数 $64KB/16B = 4096 = 2^{12}$ ，行号 12 位。
- 标记位 $20 - 12 - 4 = 4$ 位。

同一行的地址，行号和块内地址相同，标记不同。例如：

- 地址 1：标记 0000，行号 000000000000，块内 0000 → 0000 000000000000 0000
- 地址 2：标记 0001，行号 000000000000，块内 0000 → 0001 000000000000 0000

15. 假设主存容量 $16\text{M} \times 32$ 位, cache 容量 $64\text{K} \times 32$ 位, 主存与 cache 之间以每块 4×32 位大小传送数据, 请确定直接映射方式的有关参数, 并画出主存地址格式。

答:

- 主存地址: $16\text{M} = 2^{24}$, 共 24 位。
- 块大小 $4 \times 32\text{bit} = 16\text{B} = 2^4$, 块内地址 4 位。
- cache 容量 $64\text{K} \times 32\text{bit} = 256\text{KB}$, 块数 $256\text{KB}/16\text{B} = 16384 = 2^{14}$, 行号 14 位。
- 标记位 $24 - 14 - 4 = 6$ 位。

地址格式 (从高位到低位): 标记 (6 位) + 行号 (14 位) + 块内地址 (4 位)。

16. 下述有关存储器的描述中, 正确的是 ()。A. 多级存储体系由 cache、主存和虚拟存储器构成。B. 存储保护的目的是: 在多用户环境中, 既要防止一个用户程序出错而破坏系统软件或其它用户程序, 又要防止一个用户访问不是分配给他的主存区, 以达到数据安全与保密的要求。C. 在虚拟存储器中, 外存和主存以相同的方式工作, 因此允许程序员用比主存空间大得多的外存空间编程。D. cache 和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理。

答: 正确选项: **B、D**。(A 错误, 多级存储体系由 cache、主存、外存构成; C 错误, 虚拟存储器中程序员使用逻辑地址, 外存与主存工作方式不同)

17. 引入多道程序的目的在于 ()。A. 充分利用 CPU, 减少 CPU 等待时间 B. 提高实时响应速度 C. 有利于代码共享, 减少主辅存信息交换量 D. 充分利用存储器

答: 正确选项: **A、D**。

18. 虚拟段页式存储管理方案的特性为 ()。A. 空间浪费大、存储共享不易、存储保护容易、不能动态连接 B. 空间浪费小、存储共享容易、存储保护不易、不能动态连接 C. 空间浪费大、存储共享不易、存储保护容易、能动态连接 D. 空间浪费小、存储共享容易、存储保护容易、能动态连接

答: 正确选项: **D**。

19. 某虚拟存储器采用页式存储管理, 使用 LRU 页面替换算法。若每次访问在一个时间单位内完成, 页面访问的序列如下: 1, 8, 1, 7, 8, 2, 7, 2, 1, 8, 3, 8, 2, 1, 3, 1, 7, 1, 3, 7。已知主存只允许存放 4 个页面, 初始状态时 4 个页面是空的, 则页面失效次数是 _____。

答: 按 LRU 算法模拟, 页面失效次数为 **6 次**。

20. 主存容量为 4MB, 虚存容量为 1GB, 则虚拟地址和物理地址各为多少位? 如页面大小为 4KB, 则页表长度是多少?

答:

- 虚拟地址: $1\text{GB} = 2^{30}$, 30 位。
- 物理地址: $4\text{MB} = 2^{22}$, 22 位。
- 页面数: $1\text{GB}/4\text{KB} = 2^{30}/2^{12} = 2^{18}$, 故页表长度为 2^{18} 项。

21. 设某系统采用页式虚拟存储管理, 页表存放在主存中。

- (1) 如果一次内存访问使用 50ns，访问一次主存需用多少时间？
 (2) 如果增加 TLB，忽略查找 TLB 表项占用的时间，并且 75% 的页表访问命中 TLB，内存的有效访问时间是多少？

答：

- (1) 访问主存需两次内存访问（先访页表，再访数据），故时间 $= 2 \times 50 = 100\text{ns}$ 。
 (2) 有效访问时间：

$$T_a = 0.75 \times 50 + 0.25 \times 100 = 62.5\text{ns}$$

22. 某计算机的存储系统由 cache、主存和磁盘构成。cache 的访问时间为 15ns；如果被访问的单元在主存中但不在 cache 中，需要用 60ns 的时间将其装入 cache，然后再进行访问；如果被访问的单元不在主存中，则需要 10ms 的时间将其从磁盘中读入主存，然后再装入 cache 中并开始访问。若 cache 的命中率为 90%，主存的命中率为 60%，求该系统中访问一个字的平均时间。

答：设 $H_c = 0.9$ （cache 命中）， $H_m = 0.6$ （主存命中），则：

$$\begin{aligned} T_a &= H_c \times 15 + (1 - H_c) [H_m \times (15 + 60) + (1 - H_m) \times (10 \times 10^6 + 60 + 15)] \\ &= 0.9 \times 15 + 0.1 \times [0.6 \times 75 + 0.4 \times 10000075] \\ &\approx 4000040.25\text{ns} = 4.00004025\text{ms} \end{aligned}$$

23. 某页式存储管理，页大小为 2KB，逻辑地址空间包含 16 页，物理地址空间共有 8 页。逻辑地址应有多少位？主存物理空间有多大？

答：

- 逻辑地址：16 页，页号 4 位；页大小 $2\text{KB} = 2^{11}$ ，页内地址 11 位；共 $4 + 11 = 15$ 位。
- 物理空间：8 页，每页 2KB，总容量 $8 \times 2\text{KB} = 16\text{KB}$ 。

24. 在一个分页虚存系统中，用户虚地址空间为 32 页，页长 1KB，主存物理空间为 16KB。已知用户程序有 10 页长，若虚页 0、1、2、3 已经被分别调入到主存 8、7、4、10 页中，请问虚地址 0AC5 和 1AC5（十六进制）对应的物理地址是多少？

答：页长 $1\text{KB} = 1024 = 0400\text{H}$ ，页号为地址高 5 位，页内地址为低 10 位。

- (1) $0\text{AC5H} = 0000\ 1010\ 1100\ 0101\text{B}$ ，页号 $00010\text{B} = 2$ ，页内地址 $01011000101\text{B} = 2\text{C5H}$ 。虚页 2 对应主存页 4，物理地址： $4 \times 1024 + 02\text{C5H} = 1000\text{H} + 02\text{C5H} = 12\text{C5H}$ 。
 (2) $1\text{AC5H} = 0001\ 1010\ 1100\ 0101\text{B}$ ，页号 $00110\text{B} = 6$ ，该虚页未调入主存，无物理地址（缺页）。

25. 段式虚拟存储器对程序员是否透明？请说明原因。

答：不透明。段式存储中，程序员需要按逻辑段（代码段、数据段等）组织程序，段的划分、段号对程序员可见，因此段式管理对程序员不透明。

26. 在一个进程的执行过程中，是否其所有页面都必须处在主存中？

答：不是。页式虚拟存储管理中，进程的部分页面可存放在外存，只有当前运行需要的页面调入主存，其余页面在外存等待，缺页时再调入。

27. 为什么在页式虚拟存储器地址变换时可以用物理页号与页内偏移量直接拼接成物理地址，而在段式虚拟存储器地址变换时必须用段起址与段内偏移量相加才能得到物理地址？

答：页式中页面大小固定，物理页号和页内偏移量的位数固定，拼接即可得到物理地址；段式中段的大小不固定，段的物理起始地址不是按固定倍数对齐，因此需要段基址与段内偏移量相加才能得到物理地址。

28. 在虚存实现过程中，有些页面会在内存与外存之间被频繁地换入和换出，使系统效率急剧下降。这种现象称为颠簸。请解释产生颠簸的原因，并说明防止颠簸的办法。

答：

- 原因：系统分配给进程的物理页面数过少，进程的工作集大于主存可用页面数，导致频繁缺页，页面反复换入换出。
- 防止办法：
 - (a) 增加主存容量，分配足够的物理页面给进程；
 - (b) 采用工作集模型，当进程工作集大于可用页面数时，挂起部分进程；
 - (c) 优化页面替换算法，减少不必要的页面淘汰；
 - (d) 调整页面大小，减少页面碎片和换入换出次数。