

计算机组成原理复习

英文缩写与汉语名字

1. CRC 循环冗余校验
2. PC 程序计数器
3. CPU 中央处理器
4. ALU 算术逻辑单元
5. MAR 存储器地址寄存器
6. MDR 存储器数据寄存器
7. CU 控制单元
8. IR 指令寄存器
9. ACC 累加器 Accumulator 的缩写
10. FLOPS 每秒浮点运算次数
11. FIFO 先进先出
12. EEPROM 电可擦除可编程只读存储器
13. EPROM 可编程只读存储器(可擦编程只读存储器)
14. SRAM 静态随机存取存储器
15. PROM 一次性编程只读存储器
16. ROM 只读存储器
17. DRAM 动态随机存取存储器
18. RAM 随机存取存储器
19. DMA 直接存储器存取 / 直接内存访问
20. CISC 复杂指令集计算机
21. RISC 精简指令集计算机
22. 指令周期 CPU 取出并执行一条指令所需的全部时间
23. MREQ 访存控制信号
24. INTA 中断响应信号
25. CMAR 控存地址寄存器
26. CMDR 控存数据寄存器
27. HLDA 总线响应信号

选择题

1、程序计数器 (PC) 属于 ()。

A 控制器 B.运算器 C.存储器 D.Alu

答案：A

2、在运算器中，肯定不包含的是()

A.状态寄存器

B.数据总线

C.ALU

D.地址寄存器

答案：D

3、下列为 CPU 存取速度的比较，正确的是()

A.Cache>内存>寄存器

B.Cache>寄存器>内存

C.寄存器>Cache>内存

D.寄存器>内存>Cache

答案：C

4、存放欲执行指令的寄存器是()

A. MAR

B.PC

C. MDR

D. IR

答案：D

5、在 CPU 的基本组成中，不包括()

A.运算器 B.存储器 C.控制器 D.寄存器

答案：B

6、5 位二进制定点小数，用补码表示时，最小负数是()

A. 0.111

B.1.0001

C1.111

D.1.0000

答案：D

7、假定一个十进制数为-66，按补码形式存放在一个 8 位寄存器中，该寄存器的内容用十六进制表示为()
()

A.C2H

B. BEH

C. BDH

D. 42H

答案：B

解析：X=-66。【X】原=11000010，【X】补=10111110=BEH

8、在浮点数编码表示中，（）在机器数中不出现，是隐含的。

A. 阶码 B. 符号

C. 尾数 D. 基数

答案：D

解析：浮点数表示中基数的值是约定好的，故隐含。

9、计算机的存储器采用分级方式是为了（）

A. 方便编程

B. 解决容量、速度、价格三者之间的矛盾

C. 保存大量的数据方便

D. 操作方便

答案：B

10、存储器的存取周期是指（）

A. 存储器的读出时间

B. 存储器的写入时间

C. 存储器进行一次读或写操作的平均时间

D. 存储器进行连续读写操作所允许的最短时间间隔

答案：D

11、下列校验码中，奇校验正确的有（）

A. 11010011

B. 00100011

C. 01011001

D. 11010011

答案：C

解析：选项 A、B、D 中“1”的个数为偶数，仅有选项 C 中“1”的个数为奇数。

12、下列叙述中，正确的是（）

A. 只有 I/O 指令可以访问 I/O 设备。

B. 在统一编址下，不能直接访问 I/O 设备。

C. 访问存储器的指令一定不能访问 I/O 设备。

D. 在具有专门 I/O 指令的计算机中，I/O 设备可以单独编址。

答案：D

13、以下叙述正确的是？

- A、外部设备一旦发出中断请求，便立即得到 CPU 的响应
- B、外部设备一旦发出中断请求，CPU 应立即响应
- C、中断方式一般用于处理随机出现的服务请求

答案：C

14、下列关于 I/O 指令的说法，错误的是（）。

- A.I/O 指令是 CPU 系统指令的一部分
- B.I/O 指令是机器指令的一类
- C.I/O 指令反映 CPU 和 I/O 设备交换信息的特点
- D.I/O 指令的格式和通用指令格式相同

答案：D

15、在统一编址的方式下，区分存储单元和 I/O 设备是靠()

- A.不同的地址码
- B.不同的地址线
- C.不同的控制线
- D.不同的数据线

答案：A

16、主机与 I/O 设备传送大量数据时，采用()CPU 的效率最高。

- A、程序查询方式
- B.中断方式
- C.DMA 方式
- D.总线方式

答案：C

17、鼠标器适合于用（）方式实现输入操作。

- A、程序查询
- B、中断
- C、DMA

答案：B

18、通常硬盘适用于（）方式实现输出操作

- A、程序查询
- B、中断
- C、DMA

答案：C

19、下列不同进位计数制的数中，最大的数是()

- A.(0.101)B

- B.(0.62)D
- C.(0.52)O
- D.(0.75)H

答案：C

解析：全部转成十进制数得:A=0.625.B=0.62.C=0.65625, D=0.457。

B 是二进制数 D 是十进制数 H 是十六进制数 O 八进制

20、若寄存器内容为 11111111, 如果它的真值等于-1, 则当前编码形式为()。

- A.原码
- B.补码
- C.反码
- D.移码

答案：B

21、下列数中最小的数是？

- A、(101001)B
- B、(52)O
- C、(2B) H

答案：A

22、8 位原码能表示的不同整数数据有()个。

- A.15
- B.16
- C.255
- D.256

答案：C

23、下列说法有误差的是()

- A.任何二进制整数都可以用十进制表示
- B.任何二进制小数都可以用十进制表示
- C.任何十进制整数都可以用二进制表示
- D.任何十进制小数都可以用二进制表示

答案：D

24、对真值 0 表示形式唯一的机器数是 ()。

- A. 原码 B. 补码和移码 C. 反码 D. 以上都不对

答案：B

解析：假设位数为 5 位 (含 1 位符号位), [+0]原=00000, [-0]原=10000 [+0]反=00000, [-0]反=11111, [+0]补=[-0]补=00000, [+0]移=-[-0]移=10000。

25、下列数中最大的数是？

- A. (10010101)_B
- B. (227)_O
- C. (96)_H

答案：B

26、n 位定点整数表示的最大值是 ()。

- A. 2^n
- B. 2^{n-1}
- C. $2^{(n-1)}$
- D. $2^{(n-1)}-1$

答案：D

解析：n 位二进制定点整数，数值位只有 n-1 位，所以最大值为 $2^{(n-1)}-1$ 。

27、通常浮点数的表示范围和精度取决于 ()。

- A. 阶码的位数和尾数的机器数形式
- B. 阶码的机器数形式和尾数的位数
- C. 阶码的位数和尾数的位数
- D. 阶码的机器数形式和尾数的机器数形式

答案：C

28、若采用双符号位，则两个正数相加产生溢出的特征是，双符号位为 ()。

- A. 00
- B. 01
- C. 10
- D. 11

答案：B

解析：在计算机中，双符号位用于表示溢出。当两个正数相加时，如果结果为负数，则表示发生了溢出。在双符号位中，00 表示正数，01 表示溢出，10 表示负数，11 表示另一个溢出状态。因此，两个正数相加产生溢出的特征是双符号位为 01。

29、设机器数字长 8 位（含 2 位符号位），若机器数 DAH 为补码，则算术左移一位得 ()，算术右移一位得 ()。

- A. F4H EDH
- B. F4H 6DH
- C. B5H EDH
- D. B4H EDH

答案：A

两位符号位 00 为正数 11 为负数

负数时左移填 0，右移填 1（符号位）

30、在原码一位乘法中，()。

- A. 符号位参加运算
- B. 符号位不参加运算

- C. 符号位参加运算，并根据运算结果改变结果中的符号位
- D. 符号位不参加运算，并根据运算结果确定结果中的符号

答案：B

31、在原码不恢复余数除法（又称原码加减交替法）的算法中，（ ）。

- A. 每步操作后，若不够减，则需恢复余数
- B. 若为负商，则恢复余数
- C. 整个算法过程中，从不恢复余数
- D. 仅当最后一步不够减时，才恢复一次余数

答案：C

解析：原码不恢复余数除法即加减交替法，从不恢复余数。

32、在 CPU 的寄存器中，（ ）对用户是完全透明的。

- A. 程序计数器
- B. 指令寄存器
- C. 状态寄存器
- D. 通用寄存器

答案：B

解析：汇编程序员可以通过指定待执行指令的地址来设置 PC 的值，状态寄存器、通用寄存器只有为汇编程序员可见，才能实现编程，而 IR、MAR、MDR 是 CPU 的内部工作寄存器，对程序员均不可见。

33、计算机操作的最小单位时间是（ ）。

- A. 指令周期
- B. CPU 周期
- C. 时钟周期
- D. 中断周期

答案：C

34、计算机中表示地址时，一般采用（ ）。

- A. 原码
- B. 补码
- C. 反码
- D. 无符号数

答案：D

35、若 $[X]_{补}=0.1101010$ ，则 $[X]_{原}$ ：（ ）。

- A. 1.0010101
- B. 1.0111010
- C. 0.0010110
- D. 0.1101010

答案：D

X 为正数，其原码与补码相同。

36、在 CPU 中，跟踪下一条要执行的指令的地址的寄存器是（ ）

- A. PC
- B. MAR
- C. MDR
- D. IR

答案：A

在 CPU 中，程序计数器（PC）用来跟踪下一条要执行的指令在主存储器中的地址。

大题：

1、冯诺依曼计算机的特点是什么？其计算机硬件系统由哪些部件组成

答：

特点有：

指令和数据以同等地位存放于存储器内，并可按地址寻访；

指令和数据均用二进制数表示；

指令由操作码和地址码组成；

指令在存储器内按顺序存放；

以运算器为中心。

计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成(1 个 1 分，最多 5 分，错、漏 1 个扣 1 分)

2、微指令的编码方式主要有哪些？

答：主要有直接编码（直接控制）、字段直接编码、字段间接编码、混合编码、其他编码。

3、计算机硬件的主要技术指标有哪些？

答:有机器字长、存储容量、运算速度等

4、什么是系统总线，其如何分类？

答：

系统总线是指 CPU、主存、I/O 设备各大部件之间的信息传输线。

按系统总线传输信息的不同，又可分为三类:数据总线、地址总线和控制总线。

5、常见的集中控制总线判优方式有哪三种？说明各自特点？

答：

常见的集中式总线控制有三种:链式查询、计数器定时查询和独立请求。(2 分)

特点:

链式查询方式连线简单,易于扩充,对电路故障最敏感;(1 分)

计数器定时查询方式优先级设置较灵活,对故障不敏感,连线及控制过程较复杂;(1 分)

独立请求方式速度最快,但硬件器件用量大,连线多,成本较高。(1 分)

6、有一个 256Kx16 位的存储体,由 64Kx8 位的 DRAM 芯片构成。

问:

1)共需要多少 RAM 芯片?

2)该存储器有地址线和数据线各多少根?

3)画出该存储体的结构图。

答:

1)8 片

2)地址线 18 根,数据线 16 根

3)如图

7、某个 Cache 的容量大小为 256KB,块长为 256B,且是四路组相联 Cache。主存使用 32 位地址,按字节编址。则

1)该 Cache 共有多少块?多少组?

2)该 Cache 的标记阵列中需要有多少标记项?每个标记项中标记位长度是多少?

3)假设内存容量不变,改为按字编址,字长 32 位,画出反映主存与 Cache 映射关系的地址分配框图,并标明各字段位数。

答:

1)由于 $256KB/256B=1024$,Cache 有 1024 块(1 分)。Cache 是四路组相联,所以 $1024/4=256$ 组(1 分)。

2)每行有一个标记项,故而有 1024 个标记项。主存字块标记长度就是标记位的长度,由于该 Cache 有 256 组,所以 8 位为组地址。而块长 256 字节,8 位为字块内地址,因此该标记项中的标记位长度为 $32-8-8=16$ 位。(2 分)

主存字块标记 16 位;组地址 8 位;字块内地址 8 位:

3)主存字块标记 16 位;组地址 8 位;字块内地址 6 位;(2 分)

8、存储器的位扩展、字扩展。教材图 4.32、图 4.33、图 4.34、图 4.35。




图 4.32 由 2 片 1 K × 4 位的芯片组成 1 K × 8 位的存储器




图 4.33 由 8 片 16 K × 1 位的芯片组成 16 K × 8 位的存储器




图 4.34 由 2 片 $1\text{K} \times 8$ 位的芯片组成 $2\text{K} \times 8$ 位的存储器




图 4.35 由 8 片 $1\text{K} \times 4$ 位的芯片组成 $4\text{K} \times 8$ 位的存储器

9、试比较静态 RAM 和动态 RAM。

答:静态 RAM 和动态 RAM 都属于随机存储器,即在程序执行过程中即可读出信息又可写入信息,但静态 RAM 靠触发器存储信息,只要电源不掉电,信息就不会丢失;动态 RAM 靠电容存储信息,即使电源不掉电,由于电容的放电,信息也会丢失,所以需要动态刷新。

10、设 CPU 有 16 根地址线。教材 2 版 95 页例题 4.2

例 4.2 CPU 及其他芯片假设同例 4.1, 画出 CPU 与存储器的连接图。要求主存的地址空间满足下述条件: 最小 8 K 地址为系统程序区, 与其相邻的 16 K 地址为用户程序区, 最大 4 K 地址空间为系统程序工作区。详细画出存储芯片的片选逻辑并指出存储芯片的种类及片数。




图 4.37 例 4.1 CPU 与存储芯片的连接图

解: 第一步, 根据题目的地址范围写出相应的二进制地址码。

$A_{15} \dots A_{12} A_{11} \dots A_8 A_7 \dots A_4 A_3 \dots A_0$	
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	} 最小 8 K × 8 位 系统程序区
...	
0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1	
0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0	} 相邻 16 K × 8 位 用户程序区
...	
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1	
0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0	

...

0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1

$A_{15} \dots A_{12} A_{11} \dots A_8 A_7 \dots A_4 A_3 \dots A_0$

1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 } 最大 4 K × 8 位

...

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 } 系统程序工作

第二步,根据地址范围的容量及其在计算机系统中的作用,确定最小 8 KB 系统程序区选择 1 片 8 K × 8 位 ROM;与其相邻的 16 KB 用户程序区选择 2 片 8 K × 8 位 RAM;最大 4 KB 系统程序工作区选择 1 片 4 K × 8 位 RAM。

第三步,分配 CPU 地址线。

将 CPU 的低 13 位地址线 $A_{12} \sim A_0$ 与 1 片 8 K × 8 位 ROM 和 2 片 8 K × 8 位 RAM 的地址线相连;将 CPU 的低 12 位地址线 $A_{11} \sim A_0$ 与 1 片 4 K × 8 位 RAM 的地址线相连。

第四步,形成片选信号。

将 74138 译码器的控制端 G_1 接 +5V, $\overline{G_{2A}}$ 和 $\overline{G_{2B}}$ 接 $\overline{MREQ}$,以保证译码器正常工作。CPU 的 $A_{15}A_{14}A_{13}$ 分别接在译码器的 C、B、A 端,作为变量输入,则其输出 $\overline{Y_0}$ 、 $\overline{Y_1}$ 、 $\overline{Y_2}$ 分别作为 ROM、 RAM_1 和 RAM_2 的片选信号。此外,根据题意,最大 4 K 地址范围的 A_{12} 为高电平,故经反相后再与 $\overline{Y_2}$ 相“与”,其输出作为 4 K × 8 位 RAM 的片选信号,如图 4.38 所示。




图 4.38 例 4.2 CPU 与存储芯片的连接图

11、DRAM 常用的刷新方式有几种,请简要说明。

答:

常用的刷新方法有三种:集中式、分散式、异步式(分散刷新与集中刷新相结合)。(2 分)

集中式:在最大刷新间隔时间内, 集中安排一段时间进行刷新, 存在 CPU 访存死时间。(1 分)

分散式:在每个读/写周期之后插入一个刷新周期, 无 CPU 访存死时间。(1 分)

异步式:是集中式和分散式的折衷 (中)。(1 分)

12、设 CPU 有 16 根地址线。教材 2 版 94 页例题 4.1

在实际应用 CPU 与存储芯片时,还会遇到两者时序的配合、速度、负载匹配等问题,下面用一个实例来剖析 CPU 与存储芯片的连接方式。

例 4.1 设 CPU 有 16 根地址线、8 根数据线,并用 $\overline{\text{MREQ}}$ 作为访存控制信号(低电平有效),用 $\overline{\text{WR}}$ 作为读/写控制信号(高电平为读,低电平为写)。现有下列存储芯片:1 K×4 位 RAM、4 K×8 位 RAM、8 K×8 位 RAM、2 K×8 位 ROM、4 K×8 位 ROM、8 K×8 位 ROM 及 74138 译码器和各种门电路,如图 4.36 所示。画出 CPU 与存储器的连接图,要求如下:



图 4.36 译码器和门电路

① 主存地址空间分配:

6000H ~ 67FFH 为系统程序区。

6800H ~ 6BFFH 为用户程序区。

② 合理选用上述存储芯片,说明各选几片。

③ 详细画出存储芯片的片选逻辑图。

解: 第一步,先将十六进制地址范围写成二进制地址码,并确定其总容量。

A_{15}	$\dots$	A_{12}	A_{11}	$\dots$	A_8	A_7	$\dots$	A_4	A_3	$\dots$	A_0	
0	1	1	0	0	0	0	0	0	0	0	0	系统程序区
...												
0	1	1	0	0	1	1	1	1	1	1	1	2 K×8 位
...												
0	1	1	0	1	0	0	0	0	0	0	0	用户程序区
...												
0	1	1	0	1	0	1	1	1	1	1	1	1 K×8 位

第二步,根据地址范围的容量以及该范围在计算机系统中的作用,选择存储芯片。

根据 6000H ~ 67FFH 为系统程序区的范围,应选择 1 片 2 K×8 位的 ROM,若选择 4 K×8 位或 8 K×8 位的 ROM,都超出了 2 K×8 位的系统程序区范围。

根据 6800H ~ 6BFFH 为用户程序区的范围,选 2 片 1 K×4 位的 RAM 芯片正好满足 1 K×8 位的用户程序区要求。

第三步,分配 CPU 的地址线。

将 CPU 的低 11 位地址 $A_{10} \sim A_0$ 与 2 K×8 位的 ROM 地址线相连;将 CPU 的低 10 位地址 $A_9 \sim A_0$ 与 2 片 1 K×4 位的 RAM 地址线相连。剩下的高位地址与访存控制信号 $\overline{\text{MREQ}}$ 共同产生存储芯片的片选信号。

第四步,片选信号的形成。

由图 4.36 给出的 74138 译码器输入逻辑关系可知,必须保证控制端 G_1 为高电平, $\overline{G_{2A}}$ 与 $\overline{G_{2B}}$ 为低电平,才能使译码器正常工作。根据第一步写出的存储器地址范围得出, A_{15} 始终为低电平, A_{14} 始终为高电平,它们正好可分别与译码器的 $\overline{G_{2A}}$ (低)和 G_1 (高)对应。而访存控制信号 $\overline{\text{MREQ}}$ (低电平有效)又正好可与 $\overline{G_{2B}}$ (低)对应。剩下的 A_{13} 、 A_{12} 、 A_{11} 可分别接到译码器的 C、B、A 输入

端。其输出 $\overline{Y}_4$ 有效时,选中 1 片 ROM; $\overline{Y}_5$ 与 A_{10} 同时有效均为低电平时,与门输出选 2 片 RAM,如图 4.37 所示。图中 ROM 芯片的 $\overline{PD}/\text{progr}$ 端接地,以确保在读出时低电平有效。RAM 芯片的读写控制端与 CPU 的读写命令端 $\overline{WR}$ 相连。ROM 的 8 根数据线直接与 CPU 的 8 根数据线相连,2 片 RAM 的数据线分别与 CPU 数据总线的高 4 位和低 4 位相连。

13、

1、设 CPU 共有 16 根地址线, 8 根数据线, 使用 $\overline{MREQ}$ 作为访存控制信号 (低电平有效), 用 $\overline{WR}$ 作为读写控制信号 (高电平为读, 低电平为写)。现有芯片如下图所示, 画出图中各部分连接图 (如果需要额外的门电路请自行添加), 要求如下:

(1) 图中各存储芯片的地址线有多少根? 请在图中各存储芯片的右上角补足最高位地址线的名称? (本小题有 2 问, 一问直接作答, 一问在图中标注)。

(2) 存储器地址分配为系统程序区 - $0H \sim 1FFFH$, 用户程序区 $2000H \sim 5FFFH$ 。请给出合适的设计, 并将设计结果填写到下面的表格中。

芯片	地址	A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0
ROM	最小地址																
	最大地址																
RAM0	最小地址																
	最大地址																
RAM1	最小地址																
	最大地址																

14、某个 Cache 的容最大为 512KB, 块长为 128B, 且是四路组相联 Cache. 主存使用 32 位地址, 按字节编址。则

(1)该 Cache 共有多少块?多少组?

(2)该 Cache 的标记阵列中需要有多少标记项?每个标记项中标记位长度是多少?

(3)假设内存容量不变, 改为按字编址, 字长 32 位, 画出反映主存与 Cache 映射关系的地址分配框图, 并标明各字段位数。

答案:

(1)由于 $512KB/128B=4096$, Cache 有 4096 块(1 分)。Cache 是四路组相联, 所以 $4096/4=1024$ 组(1 分)。

(2)每字块有一个标记项, 故而有 4096 个标记项。主存字块标记长度就是标记位的长度, 由于该 Cache 有 1024 组, 所以 10 位为组地址。而块长 128 字节, 7 位为字块内地址, 因此该标记项中的标记位长度为

32-10-7=15 位。(2 分)主存字块标记 15 位:组地址 10 位:字块内地址 7 位:

(3)主存字块标记 15 位:组地址 10 位;字块内地址 5 位:(2 分)

15、简述 DMA 方式的工作特点。(直接存储器存储)

答:

- 1、CPU 与 I/O 设备并行工作。
- 2、主存和 DMA 接口间有直接通路。
- 3、不需要保护现场和恢复现场。
- 4、一般采用周期挪用方式来实现。

或者答:

- 1、主存和 I/O 之间有一条直接数据通道。
- 2、不中断现行程序。
- 3、采用周期挪用技术(周期窃取)。
- 4、CPU 和 I/O 并行工作。(错、漏 1 个扣 1 分)

16、常用的 I/O 编制方式有哪两种? 各有何特点?

答:常用的 I/O 编址方式有两种:I/O 与内存统一编址和 I/O 独立编址。(1 分)

特点:

I/O 与内存统一编址方式的 I/O 地址采用与主存单元地址完全一样的格式, I/O 设备和主存占用同一个地址空间, CPU 可像访问主存一样访问 I/O 设备, 不需要安排专门的 I/O 指令。(2 分)

I/O 独立编址方式时机器为 I/O 设备专门安排一套完全不同于主存地址格式的地址编码, 此时 I/O 地址与主存地址是两个独立的空间, CPU 需要通过专门的 I/O 指令来访问 I/O 地址空间。(2 分)

17、什么是向量地址?何时形成向量地址?由硬件产生向量地址时, 通常采用什么电路来实现?它的输入来自何处?又输出至何处?

答:

- 1、向量地址是存放服务程序入口地址的存储单元地址, 通常由硬件形成。
- 2、当有中断请求并排队选中时,
- 3、通常是通过组合逻辑电路(编码器)组成的向量地址形成部件形成向量地址。
- 4、其输入来自排队器输出。
- 5、其输出在中断周期送至 PC。

18、机器字长为 8 位，其中 $A=7/32$ ， $B=23/64$ ，求 $[A-B]$ 补并写出其真值。

答： $[A]$ 补 = 0.0011100 (1 分)

$[B]$ 补 = 0.0101110 (1 分) $[-B]$ 补 = 1.1010010 (1 分)

$[A-B]$ 补 = $[A]$ 补 + $[-B]$ 补 = 0.0011100 + 1.1010010

1.1101110 (2 分)

$[A-B]$ 补 = 1.1101110

$[A-B]$ 原 = 1.0010010

$A-B = -18/128 = -9/64$ (1 分)

19、试比较逻辑移位和算术移位（仅以负数补码形式说明即可）。

答：逻辑移位和算术移位的区别：

有符号数的移位称为算术移位，无符号数的移位称为逻辑移位。(1 分)

逻辑移位的规则是：

逻辑左移时，高位移去，低位添 0；(1 分)

逻辑右移时，低位移去，高位添 0。(1 分)

负数补码形式算术左移位时，符号位保持不变，数据部分高位移去，低位添 0。(1 分)

负数补码形式算术右移位时，符号位保持不变，数据部分低位移去，高位添 1。(1 分)

20、原码两位乘。已知 $x=0.101101$ ， $y=0.011110$ ，求 $[x*y]$ 原。

答案：略

21、常用的数据寻址方式有哪些？

答：有立即寻址、直接寻址、隐含寻址、间接寻址、寄存器寻址、寄存器间接寻址、基址寻址、变址寻址、相对寻址、堆栈寻址。

22、影响流水线性能的因素有哪些？简要分析说明。

答：影响流水线性能的因素主要有：结构相关、数据相关和控制相关。(2 分)

结构相关：指当指令在重叠执行过程中，不同指令争用同一功能部件产生资源冲突时产生的，又称资源相关。(1 分)

数据相关：是流水线中的各条指令因重叠操作，可能改变对操作数的读写访问顺序，从而导致冲突。(1 分)

控制相关：主要由转移指令引起。(1 分)

23、假设指令流水线分取指 (IF)、译码 (ID)、执行 (EX)、访存 (MEM) 和写回 (WR) 5 个过程段，共有 28 条指令连续输入此流水线。假设时钟周期为 50ns。

(1) 求流水线的实际吞吐率

(2) 求流水线的加速比

(3) 求流水线的效率

答案：实际吞吐率为： $28/(50\text{ns} \times (5+27))=17500000$ （条指令/s）即 17.5MIPS

加速比为： $28550\text{ns}/(50\text{ns} \times (5+27))=4.375$

效率为：加速比/5= $4.375/5=0.875$

这个问题是关于计算机流水线性能的计算。根据提供的信息，我们可以提取以下关键点：

1. 流水线有 5 个阶段：取指（IF）、译码（ID）、执行（EX）、访存（MEM）、写回（WR）。
2. 共有 28 条指令通过流水线。
3. 时钟周期为 50ns。

根据这些信息，我们可以计算：

(1) 实际吞吐率：吞吐率是单位时间内完成的指令数。在这里，28 条指令在流水线中完成，总时间是最后一个指令完成的时间，即 $(5+27)$ 个时钟周期，因为第一条指令需要经过所有 5 个阶段，而后续的指令可以与前一条指令重叠。所以，吞吐率 = 28 条指令 / $(5+27) \times 50\text{ns}$ 。

(2) 加速比：加速比是流水线执行时间与非流水线执行时间的比值。在这里，非流水线执行时间是 28 条指令依次执行的时间，即 $28 \times 5 \times 50\text{ns}$ 。流水线执行时间是最后一个指令完成的时间，即 $(5+27) \times 50\text{ns}$ 。

(3) 效率：效率是实际吞吐率与理想吞吐率的比值。理想吞吐率是每个时钟周期完成一条指令，即 $1/50\text{ns}$ 。所以，效率 = 加速比 / 5。

24、设某机有 4 个中断源 1、2、3、4。。。

教材 369 页，例 8.2。中断屏蔽字。

答案：见答案 1

例 8.2 设某机有 4 个中断源 1、2、3、4,其硬件排队优先次序按 1→2→3→4 降序排列,各中断源的服务程序中所对应的屏蔽字如表 8.9 所示。

表 8.9 例 8.2 各中断源对应的屏蔽字

中断源	屏蔽字			
	1	2	3	4
1	1	1	0	1
2	0	1	0	0
3	1	1	1	1
4	0	1	0	1

(1) 给出上述 4 个中断源的中断处理次序。

(2) 若 4 个中断源同时有中断请求,画出 CPU 执行程序的轨迹。

解:(1) 根据表 8.9,4 个中断源的处理次序是按 3→1→4→2 降序排列。

(2) 当 4 个中断源同时有中断请求时,由于硬件排队的优先次序是 1→2→3→4,故 CPU 先响应 1 的请求,执行 1 的服务程序。由于在该服务程序中设置了屏蔽字 1101,故开中断指令后转去执行 3 的服务程序,且 3 的服务程序执行结束后又回到 1 的服务程序。1 的服务程序结束后,CPU 还有 2、4 两个中断源请求未响应。由于 2 的响应优先级高于 4,故 CPU 先响应 2 的请求,执行 2 的服务程序。在 2 的服务程序中由于设置了屏蔽字 0100,意味着 1、3、4 可中断 2 的服务程序。而 1、3 的请求已处理结束,因此在开中断指令之后转去执行 4 的服务程序,4 的服务程序执行结束后又回到 2 的服务程序的断点处,继续执行 2 的服务程序,直至该程序执行结束。图 8.37 示意了 CPU 执行程序的轨迹。




图 8.37 例 8.2 CPU 执行程序的轨迹

(3) 屏蔽技术的其他作用

屏蔽技术还能给程序控制带来更大的灵活性。例如,在浮点运算中,当程序员估计到执行某

段程序时可能出现“阶上溢”,但又不希望因“阶上溢”而使机器停机,为此可设一屏蔽字,使对应“阶上溢”的屏蔽位为“1”,这样,即使出现“阶上溢”,机器也不停机。

25、什么是中断隐指令？它在中断周期都完成哪些操作？


答：中断隐指令：是指指令系统中没有的指令，它由 CPU 在中断响应周期自动完成。（2 分）

中断周期完成操作：（1）保护程序断点 （2）寻找服务程序入口地址 （3）硬件关中断 （3 分）

26、设某机有 A、B、C、D 四个中断源，其硬件排队次序为 $A > B > C > D$ ，现要求将中断处理次序改为 $A > D > B > C$

1. 写出每个中断源对应的屏蔽字。（4 分）

2. 按下图所示画出 CPU 执行轨迹，假设每个服务程序执行时间为 $20\mu s$ 。（2 分）



27、组合逻辑设计 CU 的步骤是什么？

答：列出微操作命令的操作时间表、写出微操作命令的最简逻辑表达式、画出微操作命令的逻辑图。（每项 2 分，最高 5 分）

28、设 CPU 内部结构如下图所示，且 PC 有自动加 1 功能。现有指令 $STA(mem; ACC \rightarrow ((mem)))$ 存储器间接寻址

请写出完成该指令组合逻辑控制单元所发出的微操作命令及节拍安排。

图表见素材 1

教材 2 版 399 页例题 10.2

29、例 10.2 设 CPU 内部结构如图 10.2 所示，且 PC 有自动加 1 功能。此外还有 B、C、D、F、H、I、6 个寄存器（图中未画出），它们各自的输入端和输出端都与内部总线 Bus 相连，并分别受控制信号控制。要求写出完成下列指令组合逻辑控制单元所发出的微操作命令及节拍安排。

(1) $ADD B, C; (B) + (C) \rightarrow B$ 寄存器间接寻址

(2) $SUB E, @II; (F) - ((H)) \rightarrow E$ 寄存器间接寻址

(3) STA @ mem ;ACC $\rightarrow$ ((mem)) 存储器间接寻址

例 10.2 设 CPU 内部结构如图 10.2 所示,且 PC 有自动加 1 功能。此外还有 B、C、D、E、H、L 6 个寄存器(图中未画),它们各自的输入端和输出端都与内部总线 Bus 相连,并分别受控制信号控制。要求写出完成下列指令组合逻辑控制单元所发出的微操作命令及节拍安排。

(1) ADD B,C	; (B) + (C) $\rightarrow$ B
(2) SUB E,@ H	; (E) - ((H)) $\rightarrow$ E 寄存器间接寻址
(3) STA @ mem	; ACC $\rightarrow$ ((mem)) 存储器间接寻址

答案
答案1
答案解析

解: (1) 完成“ADD B,C”指令所需的微操作命令及节拍安排如下:

取指周期

- T₁ PC $\rightarrow$ Bus $\rightarrow$ MAR, 1 $\rightarrow$ H
- T₂ M(MAR) $\rightarrow$ MDR, (PC) + 1 $\rightarrow$ PC
- T₃ MDR $\rightarrow$ Bus $\rightarrow$ IR, OP(IR) $\rightarrow$ 微操作命令形成事件

执行周期

- T₄ C $\rightarrow$ Bus $\rightarrow$ R₁
- T₅ (B) + (R₁) $\rightarrow$ ALU $\rightarrow$ R₂ ;B 通过总线进 ALU
- T₆ R₂ $\rightarrow$ Bus $\rightarrow$ B

(2) 完成“SUB E,@ H”指令所需的微操作命令及节拍安排如下:

取指周期

- T₁ PC $\rightarrow$ Bus $\rightarrow$ MAR, 1 $\rightarrow$ H
- T₂ M(MAR) $\rightarrow$ MDR, (PC) + 1 $\rightarrow$ PC
- T₃ MDR $\rightarrow$ Bus $\rightarrow$ IR, OP(IR) $\rightarrow$ 微操作命令形成事件

间址周期

- T₄ H $\rightarrow$ Bus $\rightarrow$ MAR, 1 $\rightarrow$ H
- T₅ M(MAR) $\rightarrow$ MDR

执行周期

- T₆ MDR $\rightarrow$ Bus $\rightarrow$ R₁
- T₇ (E) - (R₁) $\rightarrow$ ALU $\rightarrow$ R₂ ;E 通过总线进 ALU

92
共有记录数: 93




图 10.2 例 10.1 CPU 内部结构框图

例 10.2 设 CPU 内部结构如图 10.2 所示,且 PC 有自动加 1 功能。此外还有 B、C、D、E、H、L 6 个寄存器(图中未画),它们各自的输入端和输出端都与内部总线 Bus 相连,并分别受控制信号控制。要求写出完成下列指令组合逻辑控制单元所发出的微操作命令及节拍安排。

- (1) ADD B, C ; (B) + (C) → B
 (2) SUB E, @ H ; (E) - ((H)) → E 寄存器间接寻址
 (3) STA @ mem ; ACC → ((mem)) 存储器间接寻址

解:(1) 完成“ADD B,C”指令所需的微操作命令及节拍安排如下:

取指周期

- T_0 PC → Bus → MAR, 1 → R
 T_1 M(MAR) → MDR, (PC) + 1 → PC
 T_2 MDR → Bus → IR, OP(IR) → 微操作命令形成部件

执行周期

- T_0 C → Bus → R₁
 T_1 (B) + (R₁) → ALU → R₂ ; B 通过总线送 ALU
 T_2 R₂ → Bus → B

(2) 完成“SUB E,@ H”指令所需的微操作命令及节拍安排如下:

取指周期

- T_0 PC → Bus → MAR, 1 → R
 T_1 M(MAR) → MDR, (PC) + 1 → PC
 T_2 MDR → Bus → IR, OP(IR) → 微操作命令形成部件

间址周期

- T_0 H → Bus → MAR, 1 → R
 T_1 M(MAR) → MDR

执行周期

- T_0 MDR → Bus → R₁
 T_1 (E) - (R₁) → ALU → R₂ ; E 通过总线送 ALU

- T_2 R₂ → Bus → E

(3) 完成“STA @ mem”指令所需的微操作命令及节拍安排如下:

取指周期

- T_0 PC → Bus → MAR, 1 → R
 T_1 M(MAR) → MDR, (PC) + 1 → PC
 T_2 MDR → Bus → IR, OP(IR) → 微操作命令形成部件

间址周期

- T_0 Ad(IR) → Bus → MAR, 1 → R
 T_1 M(MAR) → MDR

执行周期

- T_0 MDR → Bus → MAR, 1 → W
 T_1 ACC → Bus → MDR
 T_2 MDR → M(MAR)

30、微指令的编码方式主要有哪些?

答: 主要有直接编码(直接控制)、字段直接编码、字段间接编码、混合编码、其他编码。(每个 1 分)