
说 明 书 摘 要

可配置变换长度 DFT 的前处理单元的实现方法,首先对变换长度 N 和采样率转换后输出数据长度 M 的关系作相应限制,以便设计出的数字低通滤波器对所有变换长度都适用。然后确定前处理单元中用到的多相滤波器的整数倍上采样倍数 L 和子滤波器长度 P ,将多相滤波器的设计转变成设计长度为 $L \cdot P$ 的数字低通滤波器;对不同的变换长度 N ,L 和 P 的值采用同样的值,并采用同样的频域参数设计出对所有变换长度都适用的数字低通滤波器。在实现方法上,将多相滤波器和线性插值器结合在一起,将对输出结果的插值转化为对相应子滤波器系数的计算操作。对不同的 DFT 变换长度 N ,采用本发明方法设计的前处理单元的结构固定,输出插值数据的位置由配置的参数 N 和 M 确定。本发明可用于 3GPP LTE 上行链路 SC-FDMA 以及基于 OFDM 技术的未来无线通信系统所用到的 DFT/IDFT 变换



摘 要 附 图





权 利 要 求 书

- 1、可配置变换长度 DFT 的前处理单元的实现方法,用于完成N点输入数据到 $M = 2^{LDN}$ 点输出数据的采样率转换,同时完成对输入数据的低通滤波功能,其特征在于,包括:
- (1)将N个输入数据[x(0), x(1), \cdots , x(N-1)]重构为[x(0), x(1), \cdots , x(N-1), x(0), x(1), \cdots , x(P)]输出,对于不同的变换长度N, P的值保持固定;
- (2)配置多相滤波器来对循环重构后的输出数据进行整数倍上采样,对于不同的变换长度,多相滤波器采用相同的频域参数,并且使其上采样倍数L和子滤波器长度P保持固定:
- (3)利用插值器对多相滤波器输出的整数倍上采样数据进行插值,得到最终的输出位置上的输出数据,对不同的变换长度,保持固定的插值器的结构。
- 2、如权利要求1所述的前处理单元的实现方法,其特征在于,步骤(2)进一步包括:

对于上采样倍数为L和子滤波器长度为P的多相滤波器的设计,将其转化为一具有偶对称和线性相移特性的数字低通滤波器的设计,对于所有变换长度N都使用同一个数字滤波器 $h_d(n)$,其频域参数:

通带范围[0, $1/L - \Delta f_1$]。

过渡带范围 $[1/L - \Delta f_1, 1/L + \Delta f_2]$

阻带范围 $[1/L + \Delta f_2, 1]$

滤波器长度 $N_n = L \cdot P$

$$\Delta f_1 \approx \Delta f_2$$
 , $0 < \Delta f_2 < \frac{2}{L} \cdot \frac{\delta_{\min}}{1 - \delta_{\min}}$, $0 < \delta_{\min} < \frac{1}{2}$

 Δf_1 和 Δf_2 为可调节的参数。

3、 根据权利要求 1 或 2 所描述的可配置变换长度 DFT 的前处理单元的实现方法,其特征在于,还包括:对输入数据长度 N 和对应的输出数据长度 M 关系作相应限制,使 M 和 N 之间有一最小相对距离:

$$N \le M(1 - \delta_{\min}), \quad 0 < \delta_{\min} < \frac{1}{2}$$

使M 是满足上式的最小的形式为 2^n 的整数:

$$LDN = \left\lceil \log_2(\frac{N}{1 - \delta_{\min}}) \right\rceil$$

$$M = 2^{LDN} \circ$$

4、如权利要求 2 所述的可配置变换长度 DFT 的前处理单元的实现方法, 其特征在于,还包括:

对数字低通滤波器 $h_d(n)$ 设置窗函数 w(n) 以减小通带和阻带纹波,

$$h(n) = h_d(n) \cdot w(n), \qquad n = 0, 1, \dots, N_n - 1$$

- h(n) 是最终的滤波器的单位脉冲响应, $h_d(n)$ 是使用数字滤波器设计方法得到的响应,w(n) 为窗函数的响应。
- 5、 如权利要求 1 或 4 所述的可配置变换长度 DFT 的前处理单元的实现方法,其特征在于,配置多相滤波器进一步包括:设置 L 个子滤波器来实现低通数字滤波器 h(n) 和 L 倍上采样的功能,第 i 个子滤波器的系数为

$$c_i(n) = h(nL+i), \quad i = 0, 1, \dots, L-1, \quad n = 0, 1, \dots, P-1$$

每个子滤波器的结构相同,均具有 P 个抽头。

6、如权利要求 1 所述的可配置变换长度 DFT 的前处理单元的实现方法,其特征在于,配置多相滤波器进一步包括采用一个系数可变的滤波器结构来实现,共有 P个抽头,对于线性插值只需要使用多相滤波器计算出与插值输出数据在位置上相邻的两个 L 倍上采样数据,插值输出数据的位置由下式决定:

$$pos(m) = pos(m-1) + N/M, \quad m = 1, 2, \dots, \quad pos(0) = \alpha_0$$

 α_0 是初始位置值,N和M是可配置的,相应的位置参数如下:

$$n = \lfloor pos(m) \rfloor$$
 为输入数据 $x(n)$ 的位置

 $\Delta = pos(m) - n$ 为插值输出数据 y(m) 与 x(n) 位置差;

计算第一个 L 倍上采样数据所用到的子滤波器序号:

$$i = \lfloor \Delta \cdot L \rfloor$$

插值输出数据和第一个L倍上采样数据的在L倍采样率上的相对位置差:

$$\varepsilon = \Delta \cdot L - i$$

计算第二个L倍上采样数据所用到的子滤波器序号可以根据i推算得到。

- 7、一种可配置变换长度 DFT 的前处理单元的实现方法,用于完成 N 点输入数据到 $M=2^{LDN}$ 点输出数据的采样率转换,同时完成对输入数据的低通滤波功能,其特征在于,包括:
- (1)将 N 个输入数据[x(0), x(1), \cdots , x(N-1)]重构为[x(0), x(1), \cdots , x(N-1), x(0), x(1), \cdots , x(P)]输出,对于不同的变换长度 N ,P 的值保持固定;
- (2)在线性插值的情况下,将可配置多相滤波器和线性插值器的操作结合起来,构成一个整体的采样率转换步骤:使用一个系数可变的滤波器结构来实现多相滤波器 h(n) 和线性插值的功能,对于不同的变换长度,多相滤波器采用相同的频域参数,并且使其上采样倍数 L 和子滤波器长度 P 保持固定,利用插值器对多相滤波器子滤波器系数进行插值,然后与对应输入数据相乘并求和得到最终的输出位置上的输出数据,对不同的变换长度,保持固定的插值器的结构。
- 8、如权利要求 7 所述的可配置变换长度 DFT 的前处理单元的实现方法, 其特征在于,在线性插值的情况下,将可配置多相滤波器和线性插值器相结 合, 其最终输出数据按以下步骤得到;

步骤(1)对相应的子滤波器系数插值得到等效的抽头系数:

$$\overline{c}(k) = \begin{cases} c_i(k) + \varepsilon \cdot [c_{i+1}(k) - c_i(k)], & i < L - 1 \\ c_i(k) + \varepsilon \cdot [c_0(k+1) - c_i(k)], & i = L - 1, k < P - 1 \\ c_i(k) + \varepsilon \cdot [c_0(0) - c_i(k)], & i = L - 1, k = P - 1 \end{cases}$$

步骤(2)计算修正因子:

$$\delta_m(i) = \begin{cases} 0, & i < L - 1 \\ [x(n+1) - x(n-P+1)] \cdot \varepsilon \cdot c_0(0), & i = L - 1 \end{cases}$$

步骤(3)计算得到最终输出数据:

$$y(m) = \sum_{k=0}^{P-1} \overline{c}(k) \cdot x(n-k) + \delta_m(i)$$

以上计算方法将对可配置多相滤波器的输出数据的插值,转化为对相邻 位置的两个相应子滤波器系数的插值计算,并对输出结果加一修正因子得到 前处理单元的最终处理结果。

9、一种用于可配置变换长度 DFT 的前处理单元,用于完成N点输入数据到 $M=2^{LDN}$ 点输出数据的采样率转换,同时完成对输入数据的低通滤波功能,其特征在于,包括:

循环重构电路:用于将 N 个输入数据[x(0), x(1), \cdots , x(N-1)]重构为[x(0), x(1), \cdots , x(N-1), x(0), x(1), \cdots , x(P)]输出,对于不同的变换长度 N . P 的值保持固定:

采样率转换电路:它实现多相滤波器和插值器的功能,多相滤波器用来对循环重构后的输出数据进行整数倍上采样,对于不同的变换长度,多相滤波器采用相同的频域参数,并且使其上采样倍数L和子滤波器长度P保持固定,插值器用于对多相滤波器输出的整数倍上采样数据进行插值,得到最终的输出位置上的输出数据,对于不同的变换长度,保持固定的插值器结构,采样率转换电路在实现结构上将多相滤波和插值操作结合在一起完成,将对整数倍上采样输出数据的插值等效转化为对相应子滤波器系数的插值。

10、如权利要求 9 所述的前处理单元,其特征在于,循环重构电路进一步包括循环重构控制逻辑电路,重构缓存,多路选择器,输出 FIFO;

输出 FIFO 用来和后面的采样率转换电路进行速率匹配。

11、如权利要求 9 所述的前处理单元,其特征在于,采样率转换电路进一步包括抽头更新逻辑电路,系数查找表,抽头数据延迟线,以及最终完成滤波和插值功能的运算子电路;

系数查找表按照子滤波器顺序存放多相滤波器的抽头系数,同一个子滤 波器的抽头系数存放在相邻位置;

循环重构电路将结果输出给抽头数据延迟线,循环重构输出的数据在抽头数据延迟线中经过相应延迟因子之后,形成一组数据[x(n+1), x(n), x(n-1), \cdots , x(n-P+1)];

运算子电路包含若干乘法器和一个加法树电路,并含有一个修正电路,抽头延迟线的输出数据[x(n), x(n-1), \cdots , x(n-P+1)]和相应的抽头系数 [\overline{c}_0 , \overline{c}_1 , \cdots , \overline{c}_{P-1}]相乘,得到的结果和修正电路的结果一起送入加法树电路相



加,得到前处理单元的最终输出y(m);

抽头更新逻辑电路接收控制输入,从系数查找表读出多相滤波器对应位置子滤波器的系数,经插值产生运算子电路的抽头系数[$\overline{c}_0, \overline{c}_1, \cdots, \overline{c}_{P-1}$];

抽头更新逻辑电路进一步包括一个可配置数控振荡器电路,和一个系数插值电路;

可配置数控振荡器接收控制输入,产生插值位置信息并将其输出给系数插值电路;可配置数控振荡器包括一个N/M产生电路,一个加法器,一个多路选择器,以及一个延迟为D的延迟器;N/M产生电路,多路选择器和延迟器D均受控制输入信号的控制;N/M的功能可以通过简单的移位操作完成;参数N和M通过控制输入配置,这决定了多相滤波器的结构是固定的但其功能是可配置的:

系数插值电路接收可配置数控振荡器产生的插值位置和系数查找表给出的多相滤波器相应子滤波器的抽头系数,产生提供给运算子电路所用的抽头系数[\bar{c}_0 , \bar{c}_1 , \cdots , \bar{c}_{P-1}]。

可配置变换长度 DFT 的前处理单元的实现方法及装置

技术领域

本发明涉及数字信号处理及数字信息传输技术领域,特别涉及一种用于变换长度可以配置的 DFT(离散傅立叶变换)系统的前处理单元的实现方法。

背景技术

OFDM/OFDMA 及其相关的 SC-FDMA 技术在现代无线通信系统中得到广泛应用。OFDM 技术之所以备受关注,其中一条很重要的原因是它可以利用逆离散傅立叶变换/离散傅立叶变换(IDFT/DFT)进行多载波的调制和解调,大大简化了系统结构和设计。因此,作为实现这些技术的关键模块,DFT/IDFT在基于 OFDM 技术的无线通信系统中具有极其重要的作用。

DFT变换有几种常用的表达形式,这几种表达形式之间只有一个常数因子的差别,其表达的内容是一样的。在通信中,通常使用下式表示N点DFT变换:

$$X(k) = \sqrt{\frac{1}{N}} \sum_{n=0}^{N-1} x(n) e^{-j2\pi k \frac{n}{N}}$$
 (1)

相应的,N点 IDFT表示为:

$$x(n) = \sqrt{\frac{1}{N}} \sum_{k=0}^{N-1} X(k) e^{j2\pi k \frac{n}{N}}$$
 (2)

由(1)和(2)式可知,对 DFT 运算的输入取复数共轭,输出结果再取复数共轭,便可以得到 IDFT 变换结果,因此所有对 DFT 相关论述都可自然推广到 IDFT。

无线通信系统中所使用的 DFT,从原来只使用变换长度 $N=2^n$ 的 DFT 以便于进行 FFT 运算发展到现在已经开始使用变换长度非 2^n 的 DFT,如中国数字电视地面传输标准使用 3780 点 DFT;从使用单一变换长度的 DFT 发展到使用多种可配置变换长度的 DFT,如 LTE 和移动 WiMAX。

现在的通信标准中,对于变换长度 $N \neq 2^n$ 的 DFT,都需要N可以分解成若

干个小素数因子的乘积即 $N=N_1\cdot N_2\cdots N_I$ ($N_1,N_2,\cdots N_I$ 是小的素数),通过素因子分解法 PFA,Winograd FFT 算法等先计算小点数的 DFT,然后通过一系列复杂步骤的处理得到最终的 N 点 DFT。然而,这种方法不适用于任意变换长度的 DFT,特别是那些变换长度不能分解成小素数因子乘积的 DFT。另外,如果用此种方法计算可配置变换长度的 DFT,相应的各种变换长度必须要有共同的素数因子,否则计算将非常复杂。

实际上,可以用大点数的 DFT 来计算小点数的 DFT,如果大点数 DFT 的变换长度选择为 $M=2^n$ 则可以用 FFT 实现。下面说明如何由 M 点的 DFT 精确得到 N 点 DFT 结果 (M>N),在随后的分析当中,DFT/IDFT 变换公式的常数因子 $1/\sqrt{N}$ 将不予考虑。

根据数字信号处理理论,离散傅立叶变换(DFT)其实就是取离散时间周期信号的傅立叶级数(DFS)的一个周期的结果。由于涉及采样率转换等问题,使用 DFS 并不太方便,本发明使用离散时间周期信号的傅里叶变换(DTFT)进行相关描述。DTFT 的谱线是强度和 DFS 级数相对应的 δ 函数。在随后的描述中,各公式中不影响运算结果性质的常数因子不予考虑。

图 1 是一个连续的周期信号,其周期为 T_{sym} ,图中对该周期信号作了采样得到周期性离散信号,其每个周期有 N 个均匀分布的采样点,采样周期为 T_{s1} ,则以下关系成立。

$$N \cdot T_{s1} = T_{sym} \tag{3}$$

$$x(n) = x(nT_{s1}), \qquad n = 0, 1, \dots, N-1$$
 (4)

对这N个点做 DFT 的结果和图 2 所示的 DTFT 频谱中 DFT 窗所示的 N 个 频谱响应值是一致的,而 DFT 结果可以通过下面的公式方便计算(注:在以后的 DFT 公式中均不考虑前面的常数因子)。

$$X(k) = \sum_{n=0}^{N-1} x(n)e^{-j2\pi\frac{kn}{N}}, \quad k = 0, 1, \dots, N-1$$
 (5)

相邻频率点的频率间隔

$$\Delta f_1 = \frac{1}{NT_{s1}} = \frac{1}{T_{sym}} \tag{6}$$

根据抽样定理,图2所示的 DTFT 通过图3 所示的低通滤波器后可以恢

复图 1 所示的连续时间周期信号。而图 2 的频谱通过图 3 所示的低通滤波器后剩下的谱线强度可以根据(5)式的 DFT 变换结果得到。因此,根据傅里叶变换的性质,可以按照下式重构得到无失真的原来的连续时间周期信号。

$$x(t) = \sum_{k=0}^{\left\lfloor \frac{N}{2} \right\rfloor} X(k) e^{j2\pi \frac{kt}{T_{sym}}} + \sum_{k=\left\lfloor \frac{N}{2} \right\rfloor + 1}^{N-1} X(k) e^{j2\pi \frac{(k-N)t}{T_{sym}}}$$
 (7)

图 4 为 (7) 式所示的重构后的连续时间周期信号,该信号和图 1 所示的信号是一样的。现在对 (7) 式所示的信号相对于图 1 进行上采样,每个周期均匀采样 M 个样点 (M>N),采样结果同样表示在图 4 中。

$$M \cdot T_{s2} = T_{sym}$$

$$x'(m) = x(mT_{s2}) = \sum_{k=0}^{\left\lfloor \frac{N}{2} \right\rfloor} X(k) e^{j2\pi \frac{km}{M}} + \sum_{k=\left\lfloor \frac{N}{2} \right\rfloor + 1}^{N-1} X(k) e^{j2\pi \frac{(k-N)m}{M}},$$

$$m = 0, 1, \dots, M-1$$

$$(9)$$

 $M ext{ 点 } x'(m)$ 的 DFT 与图 5 所示的 DTFT 频谱的 DFT 窗中的谱线相对应, 其对应的频率间隔如下所示。

$$\Delta f_2 = \frac{1}{MT_{s2}} = \frac{1}{T_{sym}} = \Delta f_1$$
 (10)

因此,图 5 所示的频率点和图 2 所示的频率点的位置是准确对齐的。x'(m) 还可以用 IDFT 用下式求得。

$$x'(m) = \sum_{k=0}^{M-1} X'(k) e^{j2\pi \frac{km}{M}}, \quad m = 0, 1, \dots, M-1$$
 (11)

X'(k) 是 x'(m) 的 DFT 变换结果(变换长度为 M), (11) 式和 (9) 式表示的是同一组数据,使其各项相等并利用复指数函数的周期性特征,我们可以得到以下关系(注意:此处所有的推导过程都略去了 DFT/IDFT 公式前面的常数因子,这不影响结果的正确性)。

$$X(k) = \begin{cases} X'(k), & k = 0, 1, \dots, \left\lfloor \frac{N}{2} \right\rfloor \\ X'(k-N+M), & k = \left\lfloor \frac{N}{2} \right\rfloor + 1, \dots, N-1 \end{cases}$$
 (12)

综上所述,在理论上完全可以用M 点的 DFT 来精确计算任何比M 小的 N 点的 DFT。如果 $M=2^n$,则M 点的 DFT 可以用 FFT(快速傅立叶变换)来实现,也就是是说经过恰当地设计,任何变换长度的 DFT 都可以通过 FFT 来完成。

根据以上理论分析,用M 点 DFT 来计算N 点 DFT 需要对N 点输入数据作无限的周期扩展并使用理想低通滤波器滤波。在实际的实现过程中,理想低通滤波器是不可能实现的,也不可能对输入数据做无限的周期扩展。但是我们可以通过一些数字信号处理手段,使得用M 点 DFT 计算得到的N 点 DFT 结果无限逼近于其按照(1)或者(5)式计算得到的 DFT 变换结果。

可配置的具有任意变换长度形式的 DFT,其变换长度N是可变的,因此其对应的M 和相应的对输入数据实现上采样率转换的低通滤波器也可能是各不相同的。针对这种情况,本发明人已经向中国国家知识产权局提出了申请号为 200910045186.1 的发明专利。该专利描述的系统可以用一套装置计算任意变换长度的 DFT/IDFT,比如 LTE 上行链路 SC-FDMA 所使用的 35 种变换长度的 DFT,从而为 DFT 在未来的无线通信技术中的进一步应用扫清了一大障碍。

请参阅图 6, 其为专利申请号为 200910045186.1, 用于 3GPP LTE/4G 无线通信的可配置变换长度的 DFT 变换系统的顶层结构框图。该系统包括前处理单元 101,可配置 FFT 处理单元 102, 后处理单元 103 及相应的控制逻辑单元 104。后处理单元的主要作用是进行频域补偿,数据抽取及预映射处理,本发明不予讨论

该 DFT 变换系统的工作原理如下:前处理单元 101 的输入端接收输入数据并对其进行上采样率转换后输出至可配置 FFT 处理单元 102,该输入数据是复数数据,以块为单位,每块数据包含 N 点数据,经过前处理单元 101 的上采样后得到一 $M=2^{LDN}$ 点数据的输出, $M=2^{LDN}$ 为 2 的整数次方。可配置FFT 处理单元 102 接收前处理单元输出的 $M=2^{LDN}$ 点数据,并对其进行长度为 M 的 FFT 变换,然后将变换后的数据输出至后处理单元 103。最后经后处理单元 103 对数据进行频域补偿、数据抽取及预映射处理后得到最终的 DFT

变换数据。

请再参阅图 7,其为上述可配置变换长度 DFT 系统的前处理单元 101 的结构框图,在数据通路上主要包括循环重构电路 111,可配置多相滤波器电路 112 和插值电路 113。前处理单元 101 的主要作用是对长度为 N 的输入信号进行上采样,得到 2 的整数次方的长度为 $M=2^{LDN}$ 的输出数据,同时还完成相应的低通滤波器的功能。

本发明主要解决可配置变换长度DFT的前处理单元的设计方法问题,可以应用于3GPP LTE上行链路SC-FDMA调制所用到的DFT变换。DFT是实现LTE上行链路SC-FDMA的关键算法,其变换长度N取决于为指定用户的上行链路数据发送分配的子信道数量,由下式定义:

$$N = 12 \times 2^a 3^b 5^c \le 1320 \tag{13}$$

其中N是子载波的数量,a,b和c在 $N \le 1320$ 条件下都大于等于0 (20MHz带宽时)。对于指定的用户,N范围可以从12(a,b,c=0)到1296,总共有35个不同的选择。

由(13)式及前面的推导可知,为方便实现,需要设计出来的前处理单元有统一而规则的结构,使各种变换长度的DFT能够使用同一套装置完成低通滤波器和上采样功能,从而降低硬件实现成本。

发明内容

可配置变换长度 DFT 的前处理单元的实现方法,其主要目的是设计一种对任意变换长度都通用的前处理单元结构,以完成相应的采样率转换功能,并使硬件实现成本大大降低。

可配置变换长度 DFT 的前处理单元的实现方法,用于完成N 点输入数据 到 $M = 2^{LDN}$ 点输出数据的采样率转换,同时完成对输入数据的低通滤波功能,包括:

(1)将N个输入数据[x(0), x(1), \cdots , x(N-1)]重构为[x(0), x(1), \cdots , x(N-1), x(0), x(1), \cdots , x(P)]输出,对于不同的变换长度N, P的值保持固定;

- (2)配置多相滤波器来对循环重构后的输出数据进行整数倍上采样,对于不同的变换长度,多相滤波器采用相同的频域参数,并且使其上采样倍数L和子滤波器长度P保持固定:
- (3)利用插值器对多相滤波器输出的整数倍上采样数据进行插值,得到最终的输出位置上的输出数据,对不同的变换长度,保持固定的插值器的结构。

步骤(2)进一步包括:

对于上采样倍数为L和子滤波器长度为P的多相滤波器的设计,将其转化为一具有偶对称和线性相移特性的数字低通滤波器的设计,对于所有变换长度N都使用同一个数字滤波器 $h_d(n)$,其频域参数:

通带范围[0, $1/L - \Delta f_1$]。

过渡带范围 $[1/L - \Delta f_1, 1/L + \Delta f_2]$

阻带范围 $[1/L + \Delta f_2, 1]$

滤波器长度 $N_p = L \cdot P$

$$\Delta f_1 \approx \Delta f_2$$
 , $0 < \Delta f_2 < \frac{2}{L} \cdot \frac{\delta_{\min}}{1 - \delta_{\min}}$, $0 < \delta_{\min} < \frac{1}{2}$

 Δf_1 和 Δf_2 为可调节的参数。

对输入数据长度 N 和对应的输出数据长度 M 关系作相应限制 ,使 M 和 N 之间有一最小相对距离:

$$N \le M(1 - \delta_{\min}), \quad 0 < \delta_{\min} < \frac{1}{2}$$

使M 是满足上式的最小的形式为 2^n 的整数:

$$LDN = \left\lceil \log_2(\frac{N}{1 - \delta_{\min}}) \right\rceil$$

$$M = 2^{LDN} \circ$$

最优地,对数字低通滤波器 $h_d(n)$ 设置窗函数 w(n) 以减小通带和阻带纹波,

$$h(n) = h_d(n) \cdot w(n), \qquad n = 0, 1, \dots, N_p - 1$$

h(n) 是最终的滤波器的单位脉冲响应, $h_d(n)$ 是使用数字滤波器设计方法

得到的响应, w(n) 为窗函数的响应。

配置多相滤波器进一步包括:设置L个子滤波器来实现低通数字滤波器 h(n)和L倍上采样的功能,第i个子滤波器的系数为

$$c_i(n) = h(nL+i), \quad i = 0, 1, \dots, L-1, \quad n = 0, 1, \dots, P-1$$

每个子滤波器的结构相同,均具有*P* 个抽头。

配置多相滤波器进一步包括采用一个系数可变的滤波器结构来实现,共有P个抽头,对于线性插值只需要使用多相滤波器计算出与插值输出数据在位置上相邻的两个L倍上采样数据,插值输出数据的位置由下式决定:

$$pos(m) = pos(m-1) + N/M, \quad m = 1, 2, \dots, \quad pos(0) = \alpha_0$$

 α_0 是初始位置值,N 和M 是可配置的,相应的位置参数如下:

$$n = \lfloor pos(m) \rfloor$$
 为输入数据 $x(n)$ 的位置

 $\Delta = pos(m) - n$ 为插值输出数据 y(m) 与 x(n) 位置差;

计算第一个L倍上采样数据所用到的子滤波器序号:

$$i = \lfloor \Delta \cdot L \rfloor$$

插值输出数据和第一个L倍上采样数据的在L倍采样率上的相对位置差:

$$\varepsilon = \Delta \cdot L - i$$

计算第二个 L 倍上采样数据所用到的子滤波器序号可以根据 i 推算得到。

本发明还公开了一种可配置变换长度 DFT 的前处理单元的实现方法,用于完成 N 点输入数据到 $M=2^{LDN}$ 点输出数据的采样率转换,同时完成对输入数据的低通滤波功能,包括:

- (1)将 N 个输入数据[x(0), x(1), \cdots , x(N-1)]重构为[x(0), x(1), \cdots , x(N-1), x(0), x(1), \cdots , x(P)]输出,对于不同的变换长度 N, P 的值保持固定;
- (2)在线性插值的情况下,将可配置多相滤波器和线性插值器的操作结合起来,构成一个整体的采样率转换步骤:使用一个系数可变的滤波器结构来实现多相滤波器 h(n) 和线性插值的功能,对于不同的变换长度,多相滤波器采用相同的频域参数,并且使其上采样倍数 L 和子滤波器长度 P 保持固定,利用插值器对多相滤波器子滤波器系数进行插值,然后与对应输入数据相乘

并求和得到最终的输出位置上的输出数据,对不同的变换长度,保持固定的插值器的结构。

在线性插值的情况下,将可配置多相滤波器和线性插值器相结合, 其最 终输出数据按以下步骤得到;

步骤(1)对相应的子滤波器系数插值得到等效的抽头系数:

$$\overline{c}(k) = \begin{cases} c_i(k) + \varepsilon \cdot [c_{i+1}(k) - c_i(k)], & i < L - 1 \\ c_i(k) + \varepsilon \cdot [c_0(k+1) - c_i(k)], & i = L - 1, k < P - 1 \\ c_i(k) + \varepsilon \cdot [c_0(0) - c_i(k)], & i = L - 1, k = P - 1 \end{cases}$$

步骤(2)计算修正因子:

$$\delta_m(i) = \begin{cases} 0, & i < L - 1 \\ [x(n+1) - x(n-P+1)] \cdot \varepsilon \cdot c_0(0), & i = L - 1 \end{cases}$$

步骤(3)计算得到最终输出数据:

$$y(m) = \sum_{k=0}^{P-1} \overline{c}(k) \cdot x(n-k) + \delta_m(i)$$

以上计算方法将对可配置多相滤波器的输出数据的插值,转化为对相邻 位置的两个相应子滤波器系数的插值计算,并对输出结果加一修正因子得到 前处理单元的最终处理结果。

一种用于可配置变换长度 DFT 的前处理单元,用于完成 N 点输入数据到 $M=2^{LDN}$ 点输出数据的采样率转换,同时完成对输入数据的低通滤波功能, 其特征在于,包括:

循环重构电路:用于将 N 个输入数据[x(0), x(1), \cdots , x(N-1)]重构为[x(0), x(1), \cdots , x(N-1), x(0), x(1), \cdots , x(P)]输出,对于不同的变换长度 N,P 的值保持固定;

采样率转换电路:它实现多相滤波器和插值器的功能,多相滤波器用来对循环重构后的输出数据进行整数倍上采样,对于不同的变换长度,多相滤波器采用相同的频域参数,并且使其上采样倍数L和子滤波器长度P保持固定,插值器用于对多相滤波器输出的整数倍上采样数据进行插值,得到最终的输出位置上的输出数据,对于不同的变换长度,保持固定的插值器结构,采样率转换电路在实现结构上将多相滤波和插值操作结合在一起完成,将对

整数倍上采样输出数据的插值等效转化为对相应子滤波器系数的插值。

循环重构电路进一步包括循环重构控制逻辑电路,重构缓存,多路选择器、输出 FIFO:

输出 FIFO 用来和后面的采样率转换电路进行速率匹配。

采样率转换电路进一步包括抽头更新逻辑电路,系数查找表,抽头数据 延迟线,以及最终完成滤波和插值功能的运算子电路;

系数查找表按照子滤波器顺序存放多相滤波器的抽头系数,同一个子滤 波器的抽头系数存放在相邻位置:

循环重构电路将结果输出给抽头数据延迟线,循环重构输出的数据在抽头数据延迟线中经过相应延迟因子之后,形成一组数据[x(n+1), x(n), x(n-1), \cdots , x(n-P+1)];

运算子电路包含若干乘法器和一个加法树电路,并含有一个修正电路,抽头延迟线的输出数据[x(n), x(n-1), \cdots , x(n-P+1)]和相应的抽头系数[\overline{c}_0 , \overline{c}_1 , \cdots , \overline{c}_{P-1}]相乘,得到的结果和修正电路的结果一起送入加法树电路相加,得到前处理单元的最终输出y(m);

抽头更新逻辑电路接收控制输入,从系数查找表读出多相滤波器对应位置子滤波器的系数,经插值产生运算子电路的抽头系数 $[\bar{c}_0, \bar{c}_1, \cdots, \bar{c}_{P-1}]$ 。

抽头更新逻辑电路包括一个可配置数控振荡器电路,和一个系数插值电 路;

可配置数控振荡器接收控制输入,产生插值位置信息并将其输出给系数插值电路;可配置数控振荡器包括一个N/M产生电路,一个加法器,一个多路选择器,以及一个延迟为D的延迟器;N/M产生电路,多路选择器和延迟器D均受控制输入信号的控制;N/M的功能可以通过简单的移位操作完成;参数N和M通过控制输入配置,这决定了多相滤波器的结构是固定的但其功能是可配置的:

系数插值电路接收可配置数控振荡器产生的插值位置和系数查找表给出的多相滤波器相应子滤波器抽头系数,产生提供给运算子电路所用的抽头系数[\bar{c}_0 , \bar{c}_1 , \cdots , \bar{c}_{P-1}]。



本发明能够提供一种对任意变换长度都通用的前处理单元结构,以完成相应的采样率转换功能,并使硬件实现成本大大降低。

附图说明

图 1 为一个连续的周期信号,其周期为 T_{sym} ,对该周期信号作了采样,其每个周期有 N 个均匀分布的采样点,采样周期为 T_{s1} ;

图 2 为图 1 所示的采样后的离散时间周期信号傅立叶变换(DTFT)的频谱.图中给出的 DFT 窗中的 N 条谱线和 N 点 DFT 变换结果一致:

图 3 为一理想低通滤波器的频域响应;

图 4 为重构后的连续时间周期信号,并对该信号相对于图 1 进行上采样,每个周期均匀采样 M 个样点(M > N);

图 5 为图 4 所示的对连续时间信号作上采样后得到的离散时间周期信号的傅立叶变换(DTFT)的频谱,图中的 DFT 窗中有M 条谱线和M 点 DFT 变换结果一致;

图 6 为用于 3GPP LTE/4G 无线通信的可配置变换长度的 DFT 变换系统的 顶层结构框图:

图 7 为可配置变换长度 DFT 系统的前处理单元的常用的结构框图:

图 8 为一个适用于本发明,可用数字滤波器设计技术实现的低通滤波器的幅频响应模板图:

图 9 和图 8 相对应,但频率采用相对值所表示的幅频响应模板图;

图 10 为从 N 点输入数据到 M 点输出数据的采样率转换过程的示意图:

图 11 为本发明所描述的前处理单元的一实施装置的结构框图;

图 12 为循环重构电路的结构框图;

图 13 为前处理单元所用到的系数查找表的框图;

图 14 为抽头更新逻辑电路的结构框图;

图 15 为可配置数控振荡器的结构框图。

具体实施方式



前处理单元的主要作用是对 $\,N\,$ 点输入数据进行采样率转换得到 $\,M\,$ 点输出 数据。通常,这可以用常用的插值抽取滤波器实现,即先做M 倍的插值而后 再做N 倍的抽取。但对于可配置变换长度 DFT 而言,N 值是可配置的具有多 种取值,我们不可能对每种变换长度 N 都设计这样一个插值抽取滤波器。

针对这种情况,本发明采用可配置多相滤波器和线性插值器来完成N点 输入数据到M 点输出数据的采样率转换的功能。可配置多相滤波器是前处理 单元的核心模块,它完成整数倍上采样和低通滤波器的功能。对于需要支持 的各种 DFT 变换长度,设计一个结构固定的多相滤波器,此多相滤波器具有 固定的长度和固定的单位脉冲响应,实现的上采样倍数也是固定的。

1.滤波器设计

可配置多相滤波器系数(即单位脉冲响应)的设计和一般数字滤波器的 系数设计过程一样,只是其具体实现结构有所不同。图 8 给出了一个可用数 字滤波器设计技术实现的低通滤波器的幅频响应模板示意图。对于好的数字 滤波器,其通带幅频响应基本是恒定的,过渡带幅频响应平滑,而阻带得到 充分衰减。图中 f_{s1} 是输入信号的采样频率, f_{s2} 是将N点数据上采样到 $M = 2^{LDN}$ 点数据时输出数据的采样频率, f_{os} 是多相滤波器使用的整数倍上采 样频率,以下关系式成立。

$$f_{os} = L \cdot f_{s1} \tag{14}$$

$$f_{s2} = f_{s1} \cdot \frac{M}{N} \tag{15}$$

 $L \gg \frac{M}{N}$,L为整数上采样倍数。

下面说明如何设计一个实现结构固定的多相滤波器。根据数字信号处理 的相关理论,数字滤波器的设计,针对的是相对频率而不是绝对频率,下面 我们均在相对频率的基础上讨论该多相滤波器的设计。将图 8 所示的频率轴 给出的数据除以 $f_{os}/2$ 就可以得到对应的相对频率,图 9 是和图 8 相对应的采 用相对频率表示的幅频响应模板示意图。

图 9 所示的幅频特性曲线,给出了两个过渡带参数 Δf_1 和 Δf_2 的示意,它 们表示的也是相对频率值,用以限制过渡带的范围。过渡带的设计非常重要,



如果要使后续的处理由M 点的 FFT 精确得到变换长度为N 的 DFT 结果,必须使 $[0,\ 1/L]$ 频率范围内既不产生频谱混叠也不过分衰减,因此理论上 Δf_2 应该满足以下关系。

$$0 < \Delta f_2 < \frac{2}{L} (\frac{M}{N} - 1) \tag{16}$$

由图 9 可知,图中的重要频率点1/L是整数倍上采样倍数L的倒数,与 DFT 的变换长度 N 无直接关系,另一个重要频率点也只与 M 和 N 的相对值 M/N 有关。因此,对可配置变换长度 DFT 的所有变换长度 N,可以设计一个统一的多相滤波器来完成低通滤波和整数倍上采样操作。

对于数字滤波器的设计,过渡带越陡峭,则滤波器需要的长度也越大且越难以实现。为了拓宽过渡带,我们将过渡带的起点由1/L往前推至 $1/L - \Delta f_1$ 。对图 9 所示的情况,过渡带的宽度是和M/N 相关的,我们需要过渡带足够宽从而使滤波器易于设计且长度较小;同时又希望M/N 的比值足够小,否则前处理单元输出数据的采样率过高不利于后级模块的处理。对此,我们可对M 和N 的关系作如下限制,使M 和N 之间有一最小相对距离:

$$N \le M(1 - \delta_{\min}), \quad 0 < \delta_{\min} < \frac{1}{2}$$
 (17)

选择的M 应该是 2 的整数次方,以便使用 FFT,由此可以得到满足(17)式的最小的M。

$$LDN = \left\lceil \log_2(\frac{N}{1 - \delta_{\text{min}}}) \right\rceil \tag{18}$$

$$M = 2^{LDN} \tag{19}$$

(18) 式中[x]表示取大于或等于x的最小整数。

根据(17)式, Δf_2 的取值范围进一步受限,变为下式:

$$0 < \Delta f_2 < \frac{2}{L} \cdot \frac{\delta_{\min}}{1 - \delta_{\min}} \tag{20}$$

 δ_{\min} 的取值根据性能和实现难易程度选择。 $\Delta f_1 + \Delta f_2$ 为过渡带宽度, Δf_1 和 Δf_2 的大小可以根据需要灵活选择, Δf_1 和 Δf_2 可以选择得相差不多即 $\Delta f_1 \approx \Delta f_2$ 。

对于多相滤波器的实现,设计的数字滤波器的单位脉冲响应的长度需要

满足以下关系

$$N_p = L \cdot P \tag{21}$$

式中L对应于上采样的倍数也对应于多相滤波器的子滤波器的个数,P是子滤波器的长度。每个子滤波器的结构是相同的,仅系数差了若干个延迟。

这样,根据上面的分析,选定L, Δf_1 ,和 Δf_2 我们就可以得到所需的滤波器的相关参数如下:

- 通带范围[0, 1/*L* Δ*f*₁]。
- 过渡带范围 $[1/L \Delta f_1, 1/L + \Delta f_2]$
- 阻带范围[1/*L* + △*f*₂, 1]
- 滤波器长度 $N_p = L \cdot P$

得到这些参数后,利用数字计算机可以非常容易地设计出性能良好的具有偶对称和线性相移特性的 FIR 数字滤波器。按照通常方法设计出来的数字滤波器,其通带和阻带的幅频特性一般具有较大的纹波。为了减小通带和阻带的纹波,并加大阻带的衰减,可以对以上设计出来的 FIR 滤波器加窗函数。具体操作如下所示。

$$h(n) = h_d(n) \cdot w(n), \qquad n = 0, 1, \dots, N_p - 1$$
 (22)

式中h(n)是最终的滤波器单位脉冲响应, $h_d(n)$ 是使用滤波器设计方法得到的响应,w(n)为窗函数的响应。加窗过后,会使原来设计得到的滤波器的过渡带变宽,因此设计 $h_d(n)$ 时参数 Δf_2 选择的范围要适度缩小。选择常用的Hamming 窗或者 Kaiser 窗就可以得到比较好的结果,其中 Hamming 窗如下所式。

$$w(n) = 0.54 - 0.46\cos\frac{2\pi n}{M-1}, \quad n = 0, 1, \dots, N_p - 1 \quad (23)$$

2. 采样率转换算法

根据前面的分析,要由M 点的 FFT 计算N 点的 DFT 需要对输入数据作周期扩展而后低通滤波。实际运用中,只需要将N 个输入数据[x(0), x(1), \cdots , x(N-1)]循环重构为[x(0), x(1), \cdots , x(N-1), x(0), x(1), \cdots , x(P)]输出,而不必作无限周期扩展。对于不同的变换长度N, P 值保持固定,P 也

是后面所述的多相滤波器的子滤波器长度。

循环重构是一个相对简单的过程,以下主要讨论采样率转换过程。对于 采样率转换过程中提到的输入数据,均是指经过循环重构之后的数据。

得到滤波器系数 h(n) 后,就可以采用多相滤波器方法对循环重构后的数据进行整数倍上采样和低通滤波。多相滤波器的设计方法,其实就是将原来的滤波器 h(n) 分解成 L 个子滤波器,每个子滤波器可以用下式表示。

$$c_i(n) = h(nL+i), \quad i = 0, 1, \dots, L-1$$
 (24)

每个子滤波器的结构都是一样的,具有P个抽头,抽头序号 $n=0,1,\cdots,P-1$ 。采用多相滤波器结构进行整数倍上采样,产生每个L倍上采样数据只需要P个乘法而不是原来的 $L\cdot P$ 个乘法,该输出数据由输入数据经过对应的子滤波器产生。对于L倍上采样,相当于对应每个输入数据都要产生L个输出数据,其相对位置可以用上式的 $i=0,1,\cdots,L-1$ 来描述。在位置i的输出数据由输入数据经过子滤波器 $c_i(n)$ 产生。

图 10 给出了由N点输入数据得到M点输出数据的过程。最终目的是要由N点数据进行采样率转换得到M点输出数据,而该输出数据是由输入数据L倍上采样后得到的数据进行线性插值得到。在实现上,没有必要将所有的L倍上采样后得到的数据都计算出来,只需要计算紧邻最终输出数据之前和之后的L倍上采样数据,这样运算量将大大减少。下面推导输入数据X(n),L倍上采样为据X'(nL+i),输出数据Y(m)之间的关系。各个信号的采样周期满足以下关系。

$$T_{s1} = L \cdot T_{os} \Rightarrow T_{os} = T_{s1} / L$$

$$N \cdot T_{s1} = M \cdot T_{s2} \Rightarrow T_{s2} = T_{s1} \cdot N / M$$
(25)

首先,需要确定输出数据 y(m) 的相对于输入数据 x(n) 及 L 倍上采样数据 x'(nL+i) 的位置关系。设输入数据的相邻数据的位置间隔归一化为 1 ,则相邻 最终输出数据的位置满足以下关系:

$$pos(0) = \alpha_0$$

$$pos(m) = pos(m-1) + N/M, \quad m = 1, 2, \cdots$$

$$(27)$$

 $lpha_0$ 是视实现方便而选定的初始值,令

$$n = \lfloor pos(m) \rfloor$$

$$\Delta = pos(m) - n$$

$$i = \lfloor \Delta \cdot L \rfloor$$

$$\varepsilon = \Delta \cdot L - i$$

$$(28)$$

$$(30)$$

则与输出数据 y(m) 位置相邻的两个 L 倍上采样数据可以按下式求出:

$$x'(nL+i) = \sum_{k=0}^{P-1} c_i(k) \cdot x(n-k)$$
 (32)

$$x'(nL+i+1) = \begin{cases} \sum_{k=0}^{P-1} c_{i+1}(k) \cdot x(n-k), & i < L-1 \\ \sum_{k=0}^{P-1} c_0(k) \cdot x(n+1-k), & i = L-1 \end{cases}$$
 (33)

输出数据由这两个相邻数据线性插值得到,即下式。

$$y(m) = (1 - \varepsilon) \cdot x'(nL + i) + \varepsilon \cdot x'(nL + i + 1)$$
 (34)

根据以上的分析,实现由N点输入数据到M点输出数据的采样率转换的最直接的方法就是先用一个可配置多相滤波器实现整数L倍上采样得到与所需的输出数据位置相邻的两个L倍上采样数据,然后用这两个数据进行线性插值得到最终的输出数据。根据(32),(33)式,实现此可配置多相滤波器的功能只需要P个抽头就够了,但其抽头系数需要根据输出数据的位置动态更新。由(27)至(33)式可以知道,多相滤波器抽头系数更新的方式最终取决于N/M,也就是所配置的 DFT 的变换长度N决定了多相滤波器抽头系数更新的模式。图 7 中的前处理单元所描述的采样率转换就用此方法实现。

然而,通过仔细分析(32),(33)和(34)式,我们发现以上实现采样率转换的方法并不是最优的,还可以改进。(32)和(33)式中 $c_i(k)$ 是实数,而x(n)是复数,(32)和(33)式的计算总共需要4P个乘法,另外(34)式还需要 4 个乘法,则以上采样率转换算法总共需要4P+4个乘法。换一种思路考虑,如果我们先对(32)和(33)式中的子滤波器系数 $c_i(k)$ 进行与线性插值相应的运算,然后再和对应输入数据对应相乘,这样实现的功能和前述算法相同,但所需的乘法个数却会减少。具体形式如下列各式描述。

$$\overline{c}(k) = \begin{cases}
c_i(k) + \varepsilon \cdot [c_{i+1}(k) - c_i(k)], & i < L - 1 \\
c_i(k) + \varepsilon \cdot [c_0(k+1) - c_i(k)], & i = L - 1, k < P - 1 \\
c_i(k) + \varepsilon \cdot [c_0(0) - c_i(k)], & i = L - 1, k = P - 1
\end{cases}$$

$$y(m) = \sum_{k=0}^{P-1} \overline{c}(k) \cdot x(n-k) + \delta_m(i)$$
(36)

(36) 式中 $\delta_m(i)$ 是一个修正因子,用来处理i = L - 1时的特殊情况。

$$\delta_m(i) = \begin{cases} 0, & i < L - 1 \\ [x(n+1) - x(n-P+1)] \cdot \varepsilon \cdot c_0(0), & i = L - 1 \end{cases}$$
 (37)

对于按照前面描述的方法设计得到的偶对称线性相移的低通滤波器 h(n),下式成立。

$$c_0(0) = c_{L-1}(P-1), \quad c_0(0) << 1$$
 (38)

因此,一般情况下可以忽略修正因子 $\delta_m(i)$ 即(37)式的影响。采用(35)式至(38)所描述的方法实现 N 点输入数据到 M 点输出数据的采样率转换,所需的乘法个数为 3P+3 或者 3P 个。

上述方法是将可配置多相滤波器和线性插值器的操作结合起来,构成一个整体的采样率转换装置,将对可配置多相滤波器输出的整数倍上采样数据的插值改成了对多相滤波器子滤波器系数的插值,从而节省了运算资源。也就是说,本发明还提供另一种可配置变换长度 DFT 的前处理单元的实现方法,用于完成N 点输入数据到 $M=2^{LDN}$ 点输出数据的采样率转换,同时完成对输入数据的低通滤波功能,包括:

- (1)将 N 个输入数据[x(0), x(1), …, x(N-1)]重构为[x(0), x(1), …, x(N-1), x(0), x(1), …, x(P)]输出,对于不同的变换长度 N, P 的值保持固定;
- (2)在线性插值的情况下,将可配置多相滤波器和线性插值器的操作结合起来,构成一个整体的采样率转换步骤:使用一个系数可变的滤波器结构来实现多相滤波器 h(n) 和线性插值的功能,对于不同的变换长度,多相滤波器采用相同的频域参数,并且使其上采样倍数 L 和子滤波器长度 P 保持固定,利用插值器对多相滤波器子滤波器系数进行插值,然后与对应输入数据相乘并求和得到最终的输出位置上的输出数据,对不同的变换长度,保持固定的

插值器的结构。

3. 具体实现装置

图 11 为按照前面所描述的方法设计的一可配置变换长度 DFT 的前处理单 元的实现装置,它是在数字电路中实现的。该装置实现的功能是对输入的一 块共N 点数据进行上采样得到M 点输出数据。图 11 所示的前处理单元的实现 装置包括循环重构电路 201,抽头更新逻辑电路 203,系数查找表 206,抽头 延迟线 202,以及最终完成滤波和插值功能的运算子电路 208。循环重构电路 201 接收 N 点输入数据,对其进行循环重构,然后将结果输出给抽头数据延迟 线 202。循环重构输出的的数据在抽头数据延迟线 202 中经过若干延迟因子之 后,形成一组数据 $[x(n+1), x(n), x(n-1), \dots, x(n-P+1)]$ 。运算子电路 208 包含若干乘法器 204 和加法树电路 207 , 并含有一个完成 (37) 式所述功能的 修正电路 205。运算子电路 208 将抽头延迟线 202 的输出数据[x(n), $x(n-1), \dots, x(n-P+1)$]和相应的抽头系数[$\bar{c}_0, \bar{c}_1, \dots, \bar{c}_{P-1}$]相乘,得到的结果 和修正电路 205 的结果一起送入加法树电路 207 相加,得到前处理单元的输 出 y(m)。抽头更新逻辑电路 203 接收控制输入,从系数查找表 206 读出多相 滤波器对应位置子滤波器的系数,经插值产生运算子电路 208 所需的抽头系 数 $[\bar{c}_0,\bar{c}_1,\cdots,\bar{c}_{P-1}]$ 。系数查找表 206 按照子滤波器顺序存放多相滤波器的抽头 系数。整个电路在结构上实际上是将可配置多相滤波器和线性插值器的功能 结合在一起实现的。

图 12 是循环重构电路 201 的结构示意图,它的主要组成部分包括相应的循环重构控制逻辑电路 301,重构缓存 302,多路选择器 303,以及输出 FIFO304。循环重构电路 201 的作用是将输入数据[x(0), x(1), \cdots , x(N-1)] 重构为[x(0), x(1), \cdots , x(N-1), x(0), x(1), \cdots , x(P)]输出。输出 FIFO304 的作用是和后一级的处理过程进行速率匹配。

图 13 是系数查找表 206 的结构示意图,它一般用 ROM 实现。系数查找表 206 存放的是多相滤波器的抽头系数,图中相同子滤波器的系数在同一个地址相邻存放,如地址 0 存放的是子滤波器 0 的抽头系数[$c_0(0)$, $c_0(1)$, \cdots , $c_0(P-1)$],而地址 1 存放的是子滤波器 1 的抽头系数[$c_1(0)$, $c_1(1)$,



 \cdots , $c_1(P-1)$],等等。最后一个地址L处存放的数据没有对应的子滤波器,主要用来是应对(35)式中i=L-1时的特殊情况。

图 14 是抽头更新逻辑电路 203 的结构图,它包括一个可配置数控振荡器电路 401,和一个系数插值电路 402。可配置数控振荡器 401 接收控制输入,产生(27)式所示的插值位置,将其输出给系数插值电路。系数插值电路 402 接收插值位置和从系数查找表 206 得到的多相滤波器相应子滤波器的抽头系数,按照(28)至(31)式以及(35)式的算法产生提供给图 11 中运算子电路 208 所用的抽头系数[\bar{c}_0 , \bar{c}_1 , \cdots , \bar{c}_{P-1}]。

图 15 是可配置数控振荡器 401 的结构图,它产生按(27)式所表示的插值数据的位置信息。可配置数控振荡器 401 包括一个N/M产生电路 501,一个加法器 502,一个多路选择器 503,以及一个延迟为D的延迟器 504。N/M产生电路 501,多路选择器 503 和延迟器 D 电路 504 均受控制输入信号的控制。由于 $M=2^{LDN}$,N/M产生电路 501 并不需要除法,简单的移位操作便可以完成 N/M 的功能。根据前面的叙述,对于任意 $N\neq 2$ " 的变换长度,本发明所描述的可配置变换长度 DFT 的前处理单元的基本结构都是一样的;对于不同的变换长度 N,其前处理单元完成相应功能的主要不同之处便是 N/M 的不同,在本发明中 N 和 M 的关系可以由(17)至(19)式确定,它们通过控制输入配置。因此,多相滤波器的功能是可配置的,产生的插值数据的位置的方式随控制输入 N 和 M 而变化。

以下是对图 11 中修正电路的功能的进一步说明:

参考(37)式,修正电路是为了处理式中i=L-1时的特殊情况而设计的。前处理单元的最终输出 y(m) 是通过线性插值得到的,而用来插值得到 y(m) 的数据 x'(nL+i) 和 x'(nL+i+1) 是对输入数据 x(n) 进行 L 倍上采样后得到的,它们在位置上紧邻 y(m),一个刚好在 y(m)的前面,另外一个则恰好在 y(m)的后面。请参见(32)式和(33)式,在通常情况下(即i < L-1的情况下),x'(nL+i) 和 x'(nL+i+1) 可以由同一组输入数据 $[x(n),x(n-1),\cdots,x(n-P+1)]$ 乘以不同的子滤波器系数 $[c_i(0),c_i(1),\cdots,c_i(P-1)]$ 和 $[c_{i+1}(0),c_{i+1}(1),\cdots,c_{i+1}(P-1)]$ 而后

求和得到。由于用到的输入数据是相同的,我们只需要改变使用的子滤波器的抽头系数就可以用同样的电路得到这两个L倍上采样数据。但是,在i=L-1的情况下,以上过程就有些不同了。此时x'(nL+i)和原来一样,由输入数据 $[x(n),x(n-1),\cdots,x(n-P+1)]$ 和子滤波器系数 $[c_i(0),c_i(1),\cdots,c_i(P-1)]$ 相乘而后求和得到。而x'(nL+i+1)却是由输入数据 $[x(n+1),x(n),\cdots,x(n-P+2)]$ 和子滤波器系数 $[c_0(0),c_0(1),\cdots,c_0(P-1)]$ 相乘而后求和得到。

通常的设计方法,为了包含以上两种情况,需要用一组多路选择器来从两组输入数据 $[x(n), x(n-1), \cdots, x(n-P+1)]$ 和 $[x(n+1), x(n), \cdots, x(n-P+2)]$ 中选取一组来做乘法加法运算。这样实现的装置用的资源会多一些,调度也相对难一些。

本发明改换了设计思路,将插值运算和多相滤波器结合起来,将对L倍上采样数据的插值改成了对子滤波器系数的插值。为了方便实现,设计上主要考虑 i < L-1 的情况, 也就是所有最终输出都由同一组输入数据 $[x(n),x(n-1),\cdots,x(n-P+1)]$ 产生,省去了相应的多路选择器,如(36)式所示。针对i=L-1的特殊情况,由(37)式所示的修正因子处理。修正电路完成的就是对应于(37)式所示功能的。如果精度要求不是很高,修正电路可以不要,这个在(38)式说明。


图 11 所需的乘法器和加法器主要是为了实现(35)-(38)公式的,更严格的说是为了实现公式(35)-(37),需要乘法器个数为3P+3个数;如果不要修正电路,需要的乘法器个数为3P个。


本发明的较佳实施例,前处理单元使用的多相滤波器采用L=32倍上采样,子滤波器长度选为P=6,对于按照 LTE 的 35 种 DFT 变换长度产生的随机输入数据分别进行前处理单元所需的采样率转换和低通滤波操作,其性能能够满足相关通信系统的要求。在这种情况下,如果包括修正电路,图 11 所示的前处理单元需要 21 个乘法器;如果略去修正电路,则需要的乘法器个数减少为 18。如果提高运行的时钟频率,则可以在不同时钟周期复用相应的运算资源,所需乘法器个数将成倍减少。

上面结合附图对本发明的一个较佳实施例进行了详细说明,但本发明并



不限制于上述实施例,在不脱离本申请的权利要求的精神和范围情况下,本 领域的技术人员可以作出各种修改和改型。








图 8





图 9






图 11




图 12

图 13




图 14




图 15