吴林晓

+86 18925193410 | lw3227@columbia.edu | 个人网站：lw3227.github.io | github.com/lw3227 | linkedin.com/in/linxiao-wu

教育背景

哥伦比亚大学 纽约, 美国

电气工程硕士, GPA：4.082/4.0 预计毕业时间：2026 年 12 月

相关课程：VLSI 设计实验（流片项目）、数字 VLSI 电路设计、高级逻辑设计、形式化验证 (FV) 、计算机硬件架构

中山大学 广州, 中国

微电子科学与工程学士, GPA：3.7/4.0 毕业时间：2025 年 6 月

相关课程：数字集成电路设计、嵌入式系统、FPGA 设计、人工智能与硬件加速、数字信号处理、数据结构与算法设计

荣誉：中山大学奖学金；本科优秀毕业论文奖

实习经历

粤芯半导体 广州, 中国

RD 部门 TCAD 组 实习 2024 年 7 月 – 2024 年 9 月

- 基于代工厂工艺数据，建立 32V PMOS 器件的 TCAD 模型，并交付可复用的器件模型。
- 进行硅片的电特性量测与数据分析，辅助晶圆接收测试（WAT）中的制程质量监控，并且与工艺与测试团队协作，提高晶圆检测精度与一致性。
- 使用 Silvaco 的 TCAD 工具仿真并分析 IGBT 器件的电学特性，并且作为合作人申请了一种新型 IGBT 器件的专利。

项目经历

Apple 赞助流片项目：面向手势识别的 Systolic-Array-Based CNN 加速器 2026 年 2 月 – 至今

指导老师：Harish Krishnaswamy

- 设计纯硬件 INT8 CNN ASIC 加速器，用于 64×64 灰度图像的手势识别，采用固定 CNN 网络结构。
- 设计并实现 64 PE 的 INT8 systolic-array 加速器，单次推理支持约 464k MAC 运算，并集成 16KB 片上 SRAM（TSMC 65nm 工艺）。
- 完成完整数字 IC 设计流程，包括 RTL 实现、Cadence Genus 综合、Innovus 布局布线、时序收敛及版图后验证。
- 使用 Python / MATLAB 完成 CNN 模型构建与量化评估，优化网络结构以平衡精度、面积与硬件开销。

基于 P6 微架构的乱序执行（Out-of-Order）RISC-V 处理器 2026 年 3 月-至今

指导老师: Tanvir Ahmed Khan

- 设计 P6 风格乱序执行 RISC-V 处理器微架构，实现 ROB、RAT、Reservation Station 和 PRF 等核心结构。
- 实现 寄存器重命名与物理寄存器分配（free-list）机制，消除 WAR/WAW 相关并提高 ILP。
- 构建 ROB 精确提交与异常恢复机制，支持推测执行。
- 设计 Reservation Station + Common Data Bus (CDB) 数据转发与调度机制，实现乱序发射与执行。

64-tap 16-bit FIR 数字滤波器设计 2025 年 10 月- 2025 年 12 月

指导老师：Mingoo Seok

- 设计基于定点数运算的 64-tap 16-bit FIR 滤波器核心，实现乘加数据通路、CMEM/IMEM 及控制 FSM。
- 采用单 MAC + FSM 复用架构完成滤波计算，在硬件面积与性能之间进行权衡。
- 设计双时钟 FIFO，解决 10 kHz 输入时钟域与高速 FIR 内核之间的跨时钟域通信（CDC）问题。
- 完成 RTL 实现、Design Compiler 综合、PrimeTime 静态时序分析（STA）及综合后功能验证。

8 位微控制器核心设计 2025 年 10 月- 2025 年 12 月

指导老师：Kenneth Shepard

- 在 TSMC 65 nm 工艺下完成基于累加器架构的 8 位微控制器 晶体管级设计，使用自定义 6-bit ISA。
- 实现 PLA 控制逻辑、 MUX、Shift Bypasser、Accumulator、Mem Latch、Bus Driver、8 位加法器、移位器和 8-byte SRAM 等关键模块。
- 完成版图实现及 DRC/LVS clean，并通过 前仿与后仿 验证 ADD、SHIFT 和整体处理器功能。
- 完成后版图性能分析，关键路径为 354 ps，核心面积约 7267.49 μm^2。

技能

EDA / 仿真工具: Cadence(Virtuoso, Spectre, Genus, Innovus), Synopsys(PrimeTime), QuestaSim, Vivado, JasperGold

编程语言: Verilog, SystemVerilog, Python (NumPy, PyTorch), C, MATLAB

专业方向: RTL 设计、ASIC 设计流程、数字电路设计、RISC-V 微架构、CNN 硬件加速器