

Microprocessadores

Hugo Marcondes

hugo.marcondes@ifsc.edu.br


Aula 01


Instituto Federal de Educação, Ciência e Tecnologia de Santa Catarina

Aplicação Arquitetura de computadores é o projeto de camadas de abstração/implementação que nos permite executar aplicações de processamento de dados de forma eficiente utilizando tecnologias manufaturadas Física Presc-Departamento Académico de Eletrônica

Aplicação Algoritmos Linguagens de Programação Sistemas Operacionais ISA Microarquitetura Nível RTL Portas Lógicas Circuitos Dispositivos Física

3 IFSC - Departamento Acadêmico de Eletrônica





Modelos de programação



- Computadores são máquinas para a realização de cálculos
 - Conceito de programa armazenado
 - Sequência de instruções, operando dados
- Diversos modelos de programação
 - Registradores
 - Banco de Registradores
 - Acumuladores
 - Pilha

6 IFSC - Departamento Acadêmico de Eletrônica

Modelos de Programação



- Banco de Registradores
- Principalmente máquinas RISC / Load Store
- Acumuladores
 - Poucos registradores
 - Geralmente específicos de máquinas CISC
- Máquinas de Pilha
 - Dados presentes na memória
 - Empilhados, operações são aplicadas aos dois elementos no topo da pilha.
- 7 IFSC Departamento Acadêmico de Eletrônica

| Calada a in a single control of the control of th

- Calcula e imprime a soma dos quadrados dos inteiros entre O e 100
- 8 IFSC Departamento Acadêmico de Eletrônica

Linguagem de máquina x montagem



- Linguagem de máquina ("machine language")
 - Representação binária das instruções de um processador
 - Campos codificados em binário
 - 000000 10001 10010 01000 00000 100000
- Linguagem de montagem ("assembly language")
 - Representação simbólica da linguagem de máquina
 - Mnemônicos associados aos campos
 - add \$t0, \$s1, \$s2

9 IFSC - Departamento Acadêmico de Eletrônica

A linguagem de montagem



- Principais elementos
- Mnemônicos de operações
 - add, sub, etc ...
- Mnemônicos de registradores
 - \$t0
- Mnemônicos de enderecos
 - Rótulos / Labels
 - Símbolos

10 IFSC - Departamento Acadêmico de Eletrônica

Linguagem de máquina



```
#include <stdio.h>
int
main (int argc, char *argv[])
      int i;
int sum = 0;
      for (i = 0; i \leq 100; i = i + 1) sum = sum + i * i; printf ("The sum from 0 .. 100 is %d\n", sum);
```

- Calcula e imprime a soma dos quadrados dos inteiros entre O e 100
- 11 IESC Departamento Acadêmico de Eletrônica

Linguagem de máquina



```
.asciiz "The sum from 0 .. 100 is %d\n"
```

• Calcula e imprime a soma dos quadrados dos inteiros entre O e 100

12 IFSC - Departamento Acadêmico de Eletrônica

Linguagem de máquina \$29, \$29, -32 \$31, 20(\$29) \$4, 32(\$29) \$4, 32(\$29) \$4, 32(\$29) \$10, 24(\$29) \$10, 28(\$29) \$14, 28(\$29) \$14, 28(\$29) \$14, \$14 \$8, \$14, \$1 \$8, \$14, \$1 \$1, \$8, 101 28(\$29) \$15, \$1, \$0, -9 \$25, \$24, \$15 \$1, \$0, -9 \$25, \$24, \$4(\$29) \$1048812 \$4, \$4, 1072 \$31, 20(\$29) \$31, \$20, \$29, \$32 \$31, \$29, \$32 \$31, \$29, \$32 \$31, \$20, \$32 \$31, \$20, \$32 \$31, \$20, \$32 \$31, \$32, \$32, \$32 • Calcula e imprime a soma dos quadrados dos inteiros entre O e 100 13 IFSC - Departamento Acadêmico de Eletrônica Linguagem de máquina • Calcula e imprime a soma dos quadrados dos inteiros entre O e 100 14 IFSC - Departamento Acadêmico de Eletrônica Revisitando a Arquitetura MIPS INSTITUTO FEDERAL • MIPS (Microprocessor without Interlocked Pipeline Stages) é uma arquitetura de microprocessador. • 1980 - Berkeley • David Patterson e Carlo Séguin Processador RISC • 1981-Stanford • John Hennessy, aprimora o RISC e cria-se o MIPS. • Introduziu de forma eficiente o uso de pipelines para o paralelismo de instruções. 15 IFSC - Departamento Acadêmico de Eletrônica **MIPS** • O MIPS foi um dos µProcessadores mais comercializados do mundo. Ainda é muito empregado e vendido. • Arquitetura é licenciada para diversos fabricantes de chip • Home entertainment, networking, communication • É extremamente didático e possui uma arquitetura elegante, por isso o seu estudo em sistemas digitais e arquitetura de computadores.



"To command a computer's hardware, you must speak its language. The words of a computer's language are called instructions, and its vocabulary is called an instruction set"

- David Patterson



17 IFSC - Departamento Acadêmico de Eletrônica

MIPS Assembly



- ISA simples e didático
- Muito similar a ARM (12 bilhões de unidades vendidas em 2014)
- Poucas instruções, instruções simples
- Acesso a memória via LOAD e STORE
- Operações ULA, apenas com registradores (3 operandos)
- Instruções de tamanho fixo (32 bits)
- Poucos modos de endereçamento de dados
- Instruções "compare-and-branch"

18 IFSC - Departamento Acadêmico de Eletrônica

Banco de Registradores



INSTITUTO FEDERAL

- Banco com 32 registradores
 - Palavras de 32 bits (4 bytes)

Número	Nome	Uso
0	\$zero	Contém o valor 0 (zero)
1	\$at	Temporário do Montador
2-3	\$v0-\$v1	Retorno de função
4-7	\$a0-\$a3	Argumentos
8-15	\$t0-\$t7	Temporários
16-23	\$s0-\$s7	Temporários Salvos
24-25	\$t8-\$t9	Temporários
26-27	\$k0-\$k1	Reservado para o kernel
28	\$gp	Global Pointer
29	\$sp	Stack Pointer
30	\$fp	Frame Pointer
31	\$ra	Return Address

19 IFSC - Departamento Acadêmico de Eletrônica

Operadores em memória



INSTITUTO FEDERA


- Memória principal é utilizada para dados compostos
- Arrays, estruturas, dados dinâmicos
- Para aplicar operações lógicas
 - Carregar valores da memória em registradores
 - Armazenar o resultado do registrador na memória
- Memória é endereçada por byte
 - Cada endereço corresponde a um byte (8-bits)
- Palavras são alinhadas na memória
 - Endereços devem ser múltiplos de 4
- Organização dos dados na memória
 - Big Endian
 - Little Endian


20 IFSC - Departamento Acadêmico de Eletrônica

Modos de Endereçamento do MIPS



- Imediato
 - O operando é uma constante dentro da instrução
- Registrador
 - O operando está no banco de registradores
- Registrador Base + Índice
 - O operando está na memória. O endereço de memória do operando é formado pelo valor do registrador base somado ao valor de índice
- Relativo ao PC
 - O endereço alvo é a soma do valor do PC com uma constante presente na instrução
- Pseudodireto
 - O endereço alvo é composto por uma constante de 26 bits concatenada com o bits mais significativos do PC.
- 21 IFSC Departamento Acadêmico de Eletrônica





Exemplo 1: Operandos em Memória




• código C:

$$g = h + A[8];$$


- g está em \$s1, h em \$s2, endereço base de A em \$s3
- Código MIPS:
 - Índice 8 requer um offset de 32
 - 4 bytes por palavra!


24 IFSC - Departamento Acadêmico de Eletrônica Chapter 2 — Instructions: Language of the Computer — 9

Exemplo 2: Operandos em Memória • código C: A[12] = h + A[8]; • h está em \$s2, endereço base de A em \$s3 • Código MIPS: • Índice 8 requer um offset de 32 1w \$t0, 32(\$s3) # load word add \$t0, \$s2, \$t0 sw \$t0, 48(\$s3) # store word









Instruções do tipo J Instruções para saltos incondicionais longos J op address O formato assembly para instruções Jump é: Instrução> <end/labe|> Exemplo: #laço infinito com incremento de \$s1 Ioop: addi \$s1, \$s1, 1 #s1 = s1 + 1 I loop: addi \$s1, \$s1, 1 #s1 = s1 + 1 Código de Máquina: 0x08100000 Código de Máquina: 0x08100000 No Jump a execução do programa é desviada para qualquer posição de memória indicada pelo endereço de desvio.

30 IFSC - Departamento Acadêmico de Eletrônica

MIDS Instruction Set

MIPS Instruction Set							
Category Instruction		Example		Meaning	Comments		
	add	add	\$s1,\$s2,\$s3	\$s1 = \$s2 + \$s3	Three operands; overflow detected		
Arithmetic	subtract	sub	\$s1,\$s2,\$s3	\$s1 = \$s2 - \$s3	Three operands; overflow detected		
	add immediate	addi	\$s1,\$s2,100	\$s1 = \$s2 + 100	+ constant; overflow detected		
	add unsigned	addu	\$s1,\$s2,\$s3	\$s1 = \$s2 + \$s3	Three operands; overflow undetected		
	subtract unsigned	subu	\$s1,\$s2,\$s3	\$s1 = \$s2 - \$s3	Three operands; overflow undetected		
	add immediate unsigned	addiu	\$s1,\$s2,100	\$s1 = \$s2 + 100	+ constant; overflow undetected		
	move from coprocessor register	mfc0	\$s1,\$epc	\$s1 = \$epc	Copy Exception PC + special regs		
	multiply	mult	\$s2,\$s3	Hi, Lo = \$s2 × \$s3	64-bit signed product in Hi, Lo		
	multiply unsigned	multu	\$s2,\$s3	Hi, Lo = \$s2 × \$s3	64-bit unsigned product in Hi, Lo		
	divide	div	\$s2,\$s3	Lo = \$s2 / \$s3, Hi = \$s2 mod \$s3	Lo = quotient, Hi = remainder		
	divide unsigned	divu	\$s2,\$s3	Lo = \$s2 / \$s3, Hi = \$s2 mod \$s3	Unsigned quotient and remainder		
	move from Hi	mfhi	\$s1	\$s1 = Hi	Used to get copy of Hi		
	move from Lo	mflo	\$s1	\$s1 = Lo	Used to get copy of Lo		
	load word	1w	\$s1,20(\$s2)	\$s1 = Memory[\$s2 + 20]	Word from memory to register		
Data transfer	store word	SW	\$s1,20(\$s2)	Memory[\$s2 + 20] - \$s1	Word from register to memory		
	load half unsigned	1hu	\$s1,20(\$s2)	\$s1 = Memory[\$s2 + 20]	Halfword memory to register		
	store half	sh	\$s1,20(\$s2)	Memory[\$s2 + 20] = \$s1	Halfword register to memory		
	load byte unsigned	1bu	\$s1,20(\$s2)	\$s1 = Memory[\$s2 + 20]	Byte from memory to register		
	store byte	sb	\$s1,20(\$s2)	Memory[\$s2 + 20] = \$s1	Byte from register to memory		
	load linked word	11	\$s1,20(\$s2)	\$s1 = Memory[\$s2 + 20]	Load word as 1st half of atomic sw		
	store conditional word	sc	\$s1,20(\$s2)	Memory[\$s2+20]=\$s1;\$s1=0 or 1	Store word as 2nd half atomic swa		
	load upper immediate	lui	\$s1,100	\$s1 = 100 * 2 ¹⁶	Loads constant in upper 16 bits		

Category	Instruction	Example		Meaning	Comments	
	AND	AND	\$s1,\$s2,\$s3	\$s1 - \$s2 & \$s3	Three reg. operands; bit-by-bit AND	
	OR	OR	\$s1,\$s2,\$s3	\$s1 - \$s2 \$s3	Three reg. operands; bit-by-bit OR	
	NOR	NOR	\$s1,\$s2,\$s3	\$s1 = ~ (\$s2 \$s3)	Three reg. operands; bit-by-bit NOR	
Logical	AND immediate	ANDi	\$s1,\$s2,100	\$s1 = \$s2 & 100	Bit-by-bit AND with constant	
	OR immediate	ORi	\$s1,\$s2,100	\$s1 - \$s2 100	Bit-by-bit OR with constant	
	shift left logical	s11	\$s1,\$s2,10	\$s1 = \$s2 << 10	Shift left by constant	
	shift right logical	srl	\$s1.\$s2.10	\$s1 = \$s2 >> 10	Shift right by constant	
Condi- tional branch	branch on equal	beq	\$s1,\$s2,25	if (\$s1 == \$s2) go to PC + 4 + 100	Equal test; PC-relative branch	
	branch on not equal	bne	\$s1,\$s2,25	if (\$s1 != \$s2) go to PC + 4 + 100	Not equal test; PC-relative	
	set on less than	slt	\$s1,\$s2,\$s3	if (\$s2 < \$s3) \$s1 = 1; else \$s1 = 0	Compare less than; two's complement	
	set less than immediate	slti	\$s1,\$s2,100	if (\$s2 < 100) \$s1 = 1; else \$s1=0	Compare < constant; two's complement	
	set less than unsigned	sltu	\$s1,\$s2,\$s3	if (\$s2 < \$s3) \$s1 = 1; else \$s1=0	Compare less than; natural numbe	
	set less than immediate unsigned	sltiu	\$s1,\$s2,100	if (\$s2 < 100) \$s1 = 1; else \$s1 = 0	Compare < constant; natural numbe	
Uncondi-	jump	j	2500	go to 10000	Jump to target address	
tional	jump register	jr	\$ra	go to \$ra	For switch, procedure return	
jump	jump and link	jal	2500	\$ra = PC + 4; go to 10000	For procedure call	

	•			de ins				SANTA CATARINA
MIPS machine language								
Name	Format			Exan	nple			Comments
add	R	0	18	19	17	0	32	add \$s1,\$s2,\$s3
sub	R	0	18	19	17	0	34	sub \$s1,\$s2,\$s3
1w	- 1	35	18	17		100		lw \$s1,100(\$s2)
SW	- 1	43	18	17		100		sw \$s1,100(\$s2)
and	R	0	18	19	17	0	36	and \$s1,\$s2,\$s3
or	R	0	18	19	17	0	37	or \$s1,\$s2,\$s3
nor	R	0	18	19	17	0	39	nor \$s1,\$s2,\$s3
andi	- 1	12	18	17		100		andi \$s1,\$s2,100
ori	ı	13	18	17		100		ori \$s1,\$s2,100
s11	R	0	0	18	17	10	0	sll \$s1,\$s2,10
sr1	R	0	0	18	17	10	2	srl \$s1,\$s2,10
beq	- 1	4	17	18		25		beq \$s1,\$s2,100
bne	- 1	5	17	18		25		bne \$s1,\$s2,100
slt	R	0	18	19	17	0	42	slt \$s1,\$s2,\$s3
j	J	2			2500			j 10000
jr	R	0	31	0	0	0	8	jr \$ra
jal	J	3			2500			jal
Field size		6 bits	5 bits	5 bits	5 bits	5 bits	6 bits	All MIPS instructions 32 bit
R-format	R	ор	rs	rt	rd	shamt	funct	Arithmetic instruction forma
l-format	I	ор	rs	rt		address		Data transfer, branch forma

