

第3章 集成门电路


华东理工大学电子与通信工程系

内容

- ❖ 概述
- ❖ 半导体二极管和 三极管的开关特性
- ❖ 分立元件门电路
- ❖ **TTL门电路**
- ❖ CMOS门电路

3.1 概述

门电路是用以实现逻辑关系的电子电路。



3.1 概述

一、正逻辑与负逻辑

正逻辑：用高电平表示逻辑1，用低电平表示逻辑0


负逻辑：用低电平表示逻辑1，用高电平表示逻辑0

在数字系统的逻辑设计中，若采用NPN晶体管和NMOS管，电源电压是正值，一般采用正逻辑。若采用的是PNP管和PMOS管，电源电压为负值，则采用负逻辑比较方便。

今后除非特别说明，一律采用正逻辑。

3.1 概述

二、逻辑电平



V_I 控制开关 S 的断

实际开关为晶体二极管、三极管以及场效应管等电子器件

S 断开, V_O 为高电平; S 接通, V_O 为低电平。

3.1 概述

逻辑电平

❖ 高电平 U_H :

- 输入高电平 U_{IH}
- 输出高电平 U_{OH}

❖ 低电平 U_L :



- 输入低电平 U_{IL}
- 输出低电平 U_{OL}

❖ 逻辑“0”和逻辑“1”对应的电压范围宽，因此在数字电路中，对电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低。

3.2 半导体二极管和三极管的开关特性


3.2.1 半导体二极管的开关特性

一、二极管伏安特性




二极管的单向导电性：

- ①外加正向电压 ($>U_{th}$)，二极管导通，导通压降约为0.7V；
- ②外加反向电压，二极管截止。



3.2 半导体二极管和三极管的开关特性

二、二极管开关特性



利用二极管的单向导电性，相当于一个受外加电压极性控制的开关。

假定： $U_{IH}=V_{CC}$ ， $U_{IL}=0$

当 $u_I=U_{IH}$ 时， D 截止， $u_O=V_{CC}=U_{OH}$

—— 开关断开

当 $u_I=U_{IL}$ 时， D 导通， $u_O=0.7=U_{OL}$


—— 开关闭合

3.2 半导体二极管和三极管的开关特性


3.3.2 双极型三极管的开关特性

一、双极型三极管结构

因有电子和空穴两种载流子参与导电过程，故称为双极型三极管。



(a) NPN型




(b) PNP型

3.2 半导体二极管和三极管的开关特性

二、双极型三极管输入特性

双极型三极管的应用中，通常是通过b, e间的电流 i_B 控制c, e间的电流 i_C 实现其电路功能的。因此，以b, e间的回路作为输入回路，c, e间的回路作为输出回路。




硅料 NPN 型三极管


输入回路实质是一个PN结，其输入特性基本等同于二极管的伏安特性。

3.2 半导体二极管和三极管的开关特性

三、双极型三极管输出特性



硅料 NPN 型三极管




放大区：发射结正偏，集电结反偏； $u_{be} > u_T$ ， $u_{bc} < 0$ ；起放大作用。

截止区：发射结、集电极均反偏， $u_{bc} < 0V$ ， $u_{be} < 0V$ ；一般地， $u_{be} < 0.7V$ 时， $i_b \approx 0V$ ， $i_c \approx 0V$ ；即认为三极管截止。

饱和区：发射结、集电极均正偏； $u_{be} > V_T$ ， $u_{bc} > V_T$ ；深度饱和状态下，饱和压降 U_{CEs} 约为 $0.2V$ 。

3.2 半导体二极管和三极管的开关特性

四、双极型三极管开关特性



三极管开关电路

利用三极管的饱和与截止两种状态，合理选择电路参数，可产生类似于开关的闭合和断开的效果，用于输出高、低电平，即开关工作状态。

假定： $U_{IH}=V_{CC}$ ， $U_{IL}=0$

当 $u_I=U_{IH}$ 时，三极管深度饱和， $u_o=U_{SEs}=U_{OL}$ — 开关闭合

当 $u_I=U_{IL}$ 时，三极管截止， $u_o=V_{cc}=U_{OH}$ — 开关断开

3.2 半导体二极管和三极管的开关特性


3.2.3 MOS管的开关特性

一、MOS管结构


MOS管是金属—氧化物—半导体场效应管的简称。

(Metal-Oxide-Semiconductor Field-Effect Transistor)

由于只有多数载流子参与导电，故也称为**单极型三极管**。



NMOS管电路符号




NPN型三极管

PMOS管电路符号

3.2 半导体二极管和三极管的开关特性

二、MOS管开关特性



NMOS管的基本开关电路

选择合适的电路参数，则可以保证

当 $u_I = U_{IH}$ 时，MOS管导通， $u_o = 0 = U_{OL}$


— 开关闭合

当 $u_I = U_{IL}$ 时，MOS管截止， $u_o = V_{DD} = U_{OH}$

— 开关断开

3.3 分立元件门电路


一、二极管与门



u_A	u_B	u_Y	VD_1	VD_2
0V	0V	0.7V	导通	导通
0V	5V	0.7V	导通	截止
5V	0V	0.7V	截止	导通
5V	5V	5V	截止	截止


A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

$$Y=AB$$



3.3 分立元件门电路


二、二极管或门



u_A	u_B	u_Y	VD_1	VD_2
0V	0V	0V	截止	截止
0V	5V	4.3V	截止	导通
5V	0V	4.3V	导通	截止
5V	5V	4.3V	导通	导通


A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

$$Y = A + B$$



3.3 分立元件门电路

三、三极管非门




利用二极管的压降为0.7V，保证输入电压在1V以下时，开关电路可靠地截止。

0	1
1	0

$A(V)$	$Y(V)$
<0.8	5
>2	0.2

$$Y = \overline{A}$$



集成逻辑门电路的特点 (1)

◆ 集成电路的发展

小规模集
成电路
SSI
(*Small*
Scale
Integration)



中规模集
成电路
MSI
(*Middle*
Scale
Integration)



大规模集
成电路
LSI
(*Large*
Scale
Integration)



超大规模集
成电路
VLSI (*Very*
Large
Scale
Integration)

逻辑门电路

典型组合逻辑
与时序逻辑电
路

可编程器件

专用系统

NEXT

集成逻辑门电路的特点 (2)

◆ 集成逻辑门电路的分类

集成逻辑门——把晶体管、电阻及电路连线等制作在一块半导体的基片上，并封装在一个壳体内的逻辑门电路。

按基本组成元件可分为：

TTL (Transistor-Transistor Logic) :

以双极型三极管作为开关器件

CMOS (Complementary Metal-oxide-Semiconductor) :

由NMOS和PMOS互补组合而成
两者性能比较：

TTL：电路速度快，功耗较大

CMOS：电路速度慢，功耗很低

集成逻辑门电路的特点 (3)

◆ TTL集成电路的分类




◆ TTL产品系列：74XX, 74HXX, 74SXX, 74LSXX

不同：平均传输延迟时间和平均功耗有差异。

相同：其他参数和外引线彼此相容，结构特点相同，电气参数基本相同。



集成逻辑门电路的特点 (4)




多发射极三极管的特点：
当其中的一个发射极满足三极管的导通条件时，三极管就导通。

原理

“与非”门为例

“与”实现“非” 输出级



逻辑门电路的特点 (5)

A, B有一个为低电平:

T_1 导通

T_2 截止

T_4 导通

T_5 截止

F为高电平

A, B均为高电平时:

T_1 截止

T_2 导通

T_4 截止

T_5 导通


F为低电平

◆ TTL “与非” 门工作原理

F与A、B间的逻辑关系为:

A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

$$F = \overline{A \cdot B}$$



{end}



TTL门电路的主要参数 (1)

◆ TTL门电路的极限参数：

----用以保证芯片能够安全的工作

一般取5V

名称	符号	最大变化范围	单位
电源电压	V_{CC}	4.5~5.5	V
输入电压	V_{IN}	-0.5~5.5	V
输入电流	I_I	-3.0~+5.0	mA
环境温度	T_A	-55~+125	$^{\circ}\text{C}$





TTL门电路的主要参数 (2)

◆ TTL门电路的电气参数：

- ◆ 电压传输特性与静态参数
- ◆ 输入特性
- ◆ 输出特性
- ◆ 扇出系数
- ◆ 平均传输延迟时间

TTL门电路的主

电压传输特性:



输出高电平

输出线性变化

输出低电平

$$0 \leq u_i \leq 0.6V$$

“与非”门处于截止状态

$$0.6V < u_i \leq 1.4V$$

“与非”门工作于线性转折区

$$u_i \geq 1.4V$$

“与非”门处于饱和导通状态

态

BACK NEXT

TTL门电路的主要参数 (4)

◆ 静态参数

(1) 输入、输出电平:


名称	符号	额定值(V)
最大输入低电平	$V_{IL(\max)}$	0.8
最小输入高电平	$V_{IH(\min)}$	2.0
最大输出低电平	$V_{OL(\max)}$	0.4
最小输出高电平	$V_{OH(\min)}$	2.4

典型值: $\begin{cases} V_H = 3.4V \\ V_L = 0.2V \end{cases}$

注意: 在逻辑电路中, “高”、“低”电平是一个离散的概念。

TTL门电路的主要参数 (5)

(2) 直流噪声容限 --- 表明电路抗干扰能力的大小。



典型值:


$$V_{NH} = V_{NL} = 0.4V$$

高电平噪声容限: $V_{NH} = V_{OH(min)} - V_{IH(min)}$

低电平噪声容限: $V_{NL} = V_{IL(max)} - V_{OL(max)}$

TTL门电路的主要参数 (6)


◆ 输入特性曲线 $I_i = f(U_i)$



典型值:

$$I_{IH(\max)} = 40\mu A$$

$$I_{IS} = 1.6mA$$





输入高电平电流

输入低电平电流

输入短路电流

TTL门电路的主要参数 (7)

◆ 输入负载特性



关门电阻 R_{off} { 保证门的输入为逻辑“0”的最大电阻值.
典型值: $0.8K\Omega$

开门电阻 R_{ON} { 保证门的输入为逻辑“1”的最小电阻值.
典型值: $2K\Omega$

TTL门电路的主要参数

若输入端“悬空”，
等效为什么？

例：求下图所示各电路的输出F

解：

(1) 若 $R < 0.8K\Omega$

$$\therefore F_1 = \overline{A \cdot 0} = 1$$

(2) 若 $R > 2K\Omega$

$$\therefore F_1 = \overline{A \cdot 1} = \overline{A}$$


解：

(1) 若 $R < 0.8K\Omega$

$$\therefore F_2 = \overline{\overline{A} + 0} = \overline{\overline{A}} = A$$

(2) 若 $R > 2K\Omega$



$$\therefore F_2 = \overline{\overline{A} + 1} = 0$$



TTL门电路的主要参数 (9)

◆ 输出特性 --- 输出特性显示电路驱动负载能力的大小



(1) 高电平输出特性



高电平输出电流 I_{OH} 典型值一般为 $400\mu A$

TTL门电路的主要参数 (10)

(2) 低电平输出特性




为保证输出低电平为逻辑“0”，TTL电路允许的低电平输出电流 I_{OL} 最大值为 16mA.

TTL门电路的主要参数 (11)

◆ **扇出系数** —— 表明数字集成电路驱动负载能力的大小。


通常以电路的一个输出端能驱动同类门的入端数来表示。

(1) 输出为高电平时



$$N_{OH} = \frac{I_{OH(max)}}{I_{IH(max)}} = \frac{400\mu A}{40\mu A} = 10$$

(2) 输出为低电平时




$$N_{OL} = \frac{I_{OL(max)}}{I_{IL(max)}} = \frac{16mA}{1.6mA} = 10$$

TTL门电路的主要参数 (12)

◆ 平均传输延迟时间

——表明集成电路输出对输入信号变化的响应速度。

实际“与非”门输入与输出的响应关系如图：




$\begin{cases} t_{pdL} : \text{导通延迟时间} \\ t_{pdH} : \text{截止延迟时间} \end{cases}$

平均传输延迟时间


$$t_{pd} = \frac{1}{2}(t_{pdL} + t_{pdH})$$

TTL门电路的主要参数 (13)

例：分析图示电路的输出波形



解：



环形振荡器


——利用门的延时实现
脉冲输出

{end}



集电极开路“与非”门 (1)

“与非”门的输出端可以联接在一起吗？




F_1	F_2	F
0	0	0
0	1	0
1	0	0
1	1	1

“线与”

$$\therefore F = F_1 F_2$$

注意：普通“与非”门的输出端却不可以联接在一起


集电极开路“与非”门 (2)



- (1) 电流过大可能损坏
- (2) 输出逻辑混乱

集电极开路“与非”门 (3)


◆OC门的结构 (*Open Collector*)





集电极开路“与非”门 (4)

OC门的特点：可以“线与”联接



注意：电阻需
在一定范围
内。

$$\begin{aligned} F &= F_1 \cdot F_2 \\ &= \overline{AB} \cdot \overline{CD} \end{aligned}$$


OC门的应用

①实现线与。

可以简化电路，节省器件。


②实现电平转换。

如图所示，可使输出高电平变为10V。



③用做驱动器。


如图是用来驱动发光二极管的电路。



三态门(1)

◆ 三态门 (*Tristate Logic*)


——输出不但有“0”，“1”二个状态；还具有“高阻态”的第三状态。



三态门(2)


◆ 三态门的逻辑符号

高电平有效



$$F = \begin{cases} \overline{AB} & E = 1 \\ \text{高阻态} & E = 0 \end{cases}$$

低电平有效




$$F = \begin{cases} \overline{AB} & \overline{E} = 0 \\ \text{高阻态} & \overline{E} = 1 \end{cases}$$

三态门(3)



◆ 三态门用于总线结构

用于实现数
据的总线传输



三态输出门电路（TS门）

1. 三态门的电路结构和逻辑符号



国标符号

三态输出非门（高电平有效）电路结构


控制端或
使能端

有三种状态：
高电平、低电平、高阻态。


功能表

EN=0	Y高阻态
EN=1	$Y = \overline{A}$


两种控制模式:



三态缓冲门




三态倒相门




三态与门


高电平有效



三态缓冲门



三态倒相门




三态与门

低电平有效

三态门的应用

①数据总线结构


只要控制各个门的EN端轮流为1，且任何时刻仅有一个为1，就可以实现各个门分时地向总线传输。



②实现数据双向传输

EN=1, G_1 工作, G_2 高阻, A经 G_1 反相送至总线;


EN=0, G_1 高阻, G_2 工作, 总线数据经 G_2 反相从Y端送出。



TTL门电路多余输入端的处理


1. 与非门的处理

$$Y = \overline{AB}$$



3. 或非门、与或非门的处理

$$Y = \overline{A + B}$$






CMOS门电路 (1)

◆ CMOS集成门电路的结构与工作原理

-----以CMOS反相器为例

◆ 工作原理



CMOS门电路 (2)

◆以CMOS反相器为例，说明参数特点。

(1) 工作电压：--CMOS工作电源电压 V_{DD} 为 $3V \sim 18V$

(2) 电压传输特性：


特点 →

- 转折区变化率很大， $V_{TH} = 1/2 V_{DD}$
- 具有对称性

(3) 输入、输出电压：

$$V_{OL(max)} = +0.05V \quad V_{IL(max)} = 0.3V_{DD}$$

$$V_{OH(min)} = V_{DD} - 0.05V \quad V_{IH(min)} = 0.7V_{DD}$$





CMOS门电路 (3)

可通过提高电源电压
来提高抗干扰能力

(4) 输入噪声容限:

$$\left\{ \begin{array}{l} \bullet \text{高电平噪声容限 } V_{NH}: V_{NH} = V_{OH(min)} - V_{IH(min)} = 0.3V_{DD} \\ \bullet \text{低电平噪声容限 } V_{NL}: V_{NL} = V_{IL(max)} - V_{OL(max)} = 0.3V_{DD} \end{array} \right.$$

(5) 扇出系数在一定频率范围内, 几乎为 ∞ 。


(6) 传输延迟时间 t_{pd} 典型值为60nS。

CMOS门的特点


电压工作范围大
功耗低、集成度高
抗干扰能力强
扇出系数大
工作频率较低

CMOS门电路 (4)

◆ CMOS门输入端接电阻时如何等效？




CMOS 入端不取电流



结论：CMOS 门的输入端接电阻时相当于输入“0”


CMOS门电路 (5)

◆ CMOS传输门



若 $C = 1, \bar{C} = 0$

若 $C = 0, \bar{C} = 1$



若 $C = 1, \bar{C} = 0$


则, 开关闭合

若 $C = 0, \bar{C} = 1$

则, 开关断开

CMOS门电路 (6)

例1：写出图示CMOS电路的输出表达式



解：∵ 传输门的 $C=V_{DD}=1$, $C=\bar{0}$

∴ 传输门输出为 A

$$\therefore F = A \oplus 1 = A \cdot \bar{1} + \bar{A} \cdot 1 = \bar{A}$$

CMOS电路的特点：


- (1) CMOS电路的工作速度比TTL电路的低。
- (2) CMOS带负载的能力比TTL电路强。
- (3) CMOS电路的电源电压允许范围较大，约在3~18V，抗干扰能力比TTL电路强。
- (4) CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个 μW ，中规模集成电路的功耗也不会超过100 μW 。
- (5) CMOS集成电路的集成度比TTL电路高。
- (6) CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。

常用CMOS逻辑门器件系列：


- ① 4000系列；
- ② 74HC系列——高速CMOS系列。

3.5 CMOS门电路


一、MOS管的开关特性




NMOS增强型



NPN型



PMOS增强型




PNP型

输入低电平，NMOS管截止；
输入高电平，NMOS管导通。

输入低电平，PMOS管导通；
输入高电平，PMOS管截止。

CMOS门电路

二、CMOS非门




$$Y = \overline{A}$$


$A(V)$	$Y(V)$
0	V_{DD}
V_{DD}	0

A	Y
0	1
1	0

3.5 CMOS门电路



CMOS非门电压传输特性




CMOS非门电流传输特性

CMOS反相器的传输特性接近理想开关特性，因而其噪声容限大，抗干扰能力强。

CMOS门电路

三、CMOS与非门 (P-MOS串)




<i>A</i>	<i>B</i>	<i>Y</i>
0	0	1
0	1	1
1	0	1
1	1	0

$$Y = \overline{AB}$$

3.5 CMOS门电路

四、CMOS或非门 (F或非门)




<i>A</i>	<i>B</i>	<i>Y</i>
0	0	1
0	1	0
1	0	0
1	1	0

$$Y = \overline{A + B}$$

3.5 CMOS门电路

五、漏极开路的CMOS门电路（OD）





$$Y = \overline{AB}$$

特点：需外接上拉电阻。

应用：与OC门类似，
输出端可以并接，实现“线与”功能；
实现电平转换。

3.5 CMOS门电路

六、CMOS传输门和双向模拟开关




- ① $C=0$ 、 $\bar{C}=1$ ， T_N 和 T_P 截止，相当于开关断开。
- ② $C=1$ 、 $\bar{C}=0$ ， T_N 和 T_P 导通，相当于开关接通， $u_o=u_i$ 。

由于 T_1 、 T_2 管的结构形式是对称的，即漏极和源极可互易使用，因而CMOS传输门属于双向器件，它的输入端和输出端也可互易使用。


3.5 CMOS门电路

七、CMOS三态输出门

1. CMOS三态门之一



(a) CMOS 三态门电路



(b) 逻辑符号


① $\overline{EN} = 1$ 时, T_{P2} 、 T_{N2} 均截止, Y 与地和电源都断开了, 输出端呈现为高阻态。

② $\overline{EN} = 0$ 时, T_{P2} 、 T_{N2} 均导通, T_{P1} 、 T_{N1} 构成反相器。

$$Y = \overline{A}$$

电路的输出有**高阻态**、**高电平**和**低电平**3种状态, 是一种三态门。

3. CMOS三态门之二



① $\overline{EN} = 1$ 时， TG 截止，输出端呈现高阻态。

② $\overline{EN} = 0$ 时， TG 导通， $Y = \overline{A}$ 。

第3章 小结

①利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门、OC门、OD门和传输门。

②随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。

③TTL电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。

④CMOS电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进，CMOS电路的工作速度已有了大幅度的提高。