中国科学技术大学 2021 - 2022 学年第 一 学期考试试卷(A卷)


考试科目: 数字逻辑电路		得分:
学生所在院系:	姓名:	学号:
	- — ————— 注 意 事 项	

- (1) 可以带计算器:
- (2) 答案请写在试题后空白处,若写不下,可写在试卷背面,写在草稿纸上无效;
- (3) 需给出必要的步骤,只有结果不得分。
- 一、逻辑函数化简与变换(本题 12 分)

已知四变量函数 Y_1 和 Y_2 : $Y_1(A,B,C,D) = \sum m(2,3,4,6,8,10,12,14)$; $Y_2(A, B, C, D) = \sum m(0,1,2,5,7,8,12,14) + d(3,9,10)$

(2)

- (1) 求 Y_1 的最简 "与或非"式; (2) 求 Y_2 的最简 "与或"式;
- (3) 求复合函数 $Y_1 \oplus Y_2$ 最小项之和的形式。



Y'= A'B'C'+ BD + AD Y = (A'B'C'+BD+AD)'


Y2

Y = A'B'+AD'+A'D

<3> Y.田Y= Zm(0,1,4,5,6,7)+d(3,9,10) (Y,'与Y.村间项)

二、组合电路分析与设计(每题10分,共20分)


1. 分析图 1 所示的组合逻辑电路。(1) 写出输出逻辑函数式;(2) 画出波形图, 说明电路功能。



2. 设计一组合电路,该电路有三个输入端 A, B, C 和一个输出端 Z。当 $A \oplus B = (BC)'$ 见 J 时, Z=1。(1)列出真值表;(2)用 4 选 1 的数据选择器实现该电路,C 4 选 1 数据选择器的功能表和框图见表 1 和图 2。(注:要求 $A_1A_0 = AB_0$)

S'	A_{l}	A_0	Y
1	×	×	0
0	0	0	D_0
0	0	1	D_{1}
0	1	0	D_2
0	1	1	D_3

表 1 数据选择器功能表



(2)如图

1. 时序逻辑电路如图 3 所示,写出电路的驱动方程、状态方程和输出方程,列出状态转换表,画出状态转换图,检查电路能否自启动。





图 3

$$\begin{cases} Q_0^* = D = Q_0' \\ Q_1^* = T \theta Q_1 = (Q_0 \cdot Q_1') \theta Q_1 \\ Q_2^* = JQ_2' + K'Q_2 = Q_0 \cdot Q_1 \cdot Q_2' + Q_0'Q_2 \end{cases}$$

	Qı	Q,	Q,s	C
۲.	->0	0	0	0
(0	0	1	0
+	70	1	0	0
i	0	1	1	D
)	1	0	0	0
 -	- İ	0	1	
	ĺ	1	0	0
	- 1	1	l	1 (

装订线 答题时不要超过此线

2. 用下降沿触发的 D 触发器和逻辑门设计一个同步时序逻辑电路,该电路的状态转换图如图 4 所示。(1)列出状态转换表;(2)求电路的状态方程、输出方程和驱动方程;(3)画出逻辑图。(注:状态变量用 Q_1Q_0 表示)



四、简答题(每题8分,共24分)

1. 将同步十六进制计数器 74163 接成 2421 码十进制计数器,标出进位输出端。2421 码的编码规则如表 2,74163 的功能表如表 3,74163 的框图如图 5 所示。

十进制数	0	1	2	3	4	5	6	7	8	9
2421 码	0000	0001	0010	0011	0100	1011	1100	1101	1110	1111

表 2 2421 码的编码表

CLK	R_D'	LD'	EP	ET	工作状态
1	0	×	×	×	置零
1	1	0	×	×	预置数
×	1	1	0	1	保持
×	1	1	×	0	保持(但 C = 0)
	1	1	1	1	计数

表 3 74163 功能表




图 5

2. 图 6 中门电路均为 CMOS 逻辑门,求输出 Y_1 和 Y_2 的逻辑函数式。




图6 (a) (a). [,, [2] 年联 X=1/A+B)'=A'B'

A=0 B=0. X=1; Ts导通, Y=0

A=0. B=1, X=0; Ti. Ti. 导通, Yi=1 00: A=1, B=0. X=0; Ti. Ti. 截止, Yi高胜态

A=1. B=1, X =0; Ti. Ts截止. Y高胜态




图 6 (b) (b) C=1, TG 影通 X=A C=0. TG截止 X=1 故: C=1, Yz=ABB

C=0 Y=10B=B'


=> Y = (ABB)C+B'C'

 A=0. YI=B


 A=1. Y 高阻态

 3. 电路如图 7(a)所示。试对应图 7(b)所示时钟信号 CLK 和输入 A 的波形,画出输

出 Q_1 和 Q_2 的波形,设触发器的初始状态均为0。



Q* = Q,Q'+1'Q = Q,Q' Ro'=A




2021-2022 学年第 一 学期

第 6 页(共 7页)

五、综合题(本题16分)

图 8 是用 10 位的 D/A 转换器 AD7520、ROM、移位寄存器 74HC194A 和多谐振荡 电路组成的波形发生器。表 4 是移位寄存器的功能表;表 5 是 ROM 的数据表。

- (1) 多谐振荡电路中, G_1 和 G_2 是 CMOS 反相器,输出电阻可忽略不计,阈值电压 $V_{TH}=0.5V_{DD}$ 。已知 $R_P=100\,\mathrm{k}\,\Omega$, $R_F=9.1\,\mathrm{k}\,\Omega$, $C=0.01\,\mu\mathrm{F}$ 。定性画出 v_{I1},v_{O1},v_{O2} 各点的电压波形(标出关键点); 计算电压 v_{O2} 的振荡频率。
- (2) 已知 74HC194A 的初态是 $Q_0Q_1Q_2Q_3 = 0000$, 列出 74HC194A 的状态转换表。
- (3) 画出 v_{O3} 的波形,计算波形上各点电压的幅值,并求电压 v_{O3} 的周期。



R'_D	S_1	S_0	工作状态		
0	X	X	置零		
1	0	0	保持		
1	0	1	右移 左移		
1	1	0	左移		
1	1	1	并行输入		

表 4 移位寄存器 74HC194A 功能表

	地	址			数	据			地	址			数	据	
A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0	A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	0	0	0	0	0	1	0	0	0	0	0	1	0
0	0	0	1	1	0	1	0	1	0	0	1	1	1	0	0
0	0	1	0	0	1	1	1	1	0	1	0	1	0	1	0
0	0	1	1	1	0	0	0	1	0	1	1	0	0	0	1
0	1	0	0	1	0	1	1	1	1	0	0	0	1	0	0
0	1	0	1	1	1	0	1	1	1	0	1	1	1	0	0
0	1	1	0	0	1	0	1	1	1	1	0	0	1	1	0
0	1	1	1	0	1	1	0	1	1	1	1	0	1	0	0

表 5 ROM 数据表

L1> $V_{\rm TH} + V_{\rm DD}$ voi 1 vo2 T1=T2=RFCM3=99.97US=/sous, T=Ti+T2=200US

T&= 8T=1.6ms