门电路测试与应用 实验报告

信息科学技术学院 吴海垚 PB22051035 信息科学技术学院 李 毅 PB22051031 教室: 电四楼 112 室 座位号: 12


2023年3月4日

第一部分 实验目的

- 1. 熟悉数字逻辑电路实验箱的结构和用法
- 2. 掌握数字逻辑电路测试方法与测试的原理
- 3. 测试与门、或门、非门、与非门和异或门的逻辑功能
- 4. 学习用基本逻辑门电路设计组合逻辑电路

第二部分 实验原理

1. 三种基本逻辑运算以及两种复合逻辑运算



2. 组合逻辑电路设计方法

- (1) 抽象逻辑问题
- (2) 写出逻辑真值表
- (3) 写出逻辑表达式
- (4) 画出卡诺图
- (5) 简化逻辑表达式
- (6) 画出逻辑电路图

3. 逻辑门电路功能与性能的测试


- (1) 静态测试法: 给门电路输入端加固定的高低电平,用示波器,万用表或信号发光二极管(LED)测出门电路的输出响应。
- (2) 动态测试法: 给门电路输入端加一串脉冲信号,用示波器观测输入波形与输出波形的同步关系。

第三部分 实验内容

1. 验证各逻辑门的功能,列出真值表

1.1 实验内容

以与非门 74LS00 为例,,输入端输入高低电平,输出端使用逻辑笔显示其逻辑功能,填写如下图表格并以同样方法测试 74LS08,74LS32,74LS04,74LS86,74LS20



输	λ	输出								
A	A B		¥2	Y 3	¥4					
0	0									
0	1									
1	0									
1	1									

1.2 实验数据

74LS00 有 (与非门):

表 1: 74LS00 真值表

A	$B \mid Y_1 \mid Y_2 \mid$		Y_3	Y_4		
0	0	1	1	1	1	
0	1	1 1 1		1	1	
1	0	1	1	1	1	
1	1	0	0	0	0	

74LS08 有 (与门):

表 2: 74LS08 真值表

A	В	Y_1	Y_2	Y_3	Y_4
0	0	0	0	0	
0	1	1 0 0		0	0
1	0	0	0	0	0
1	1	1	1	1	1

门电路测试与应用 实验报告

74LS32 有 (或门):

表 3: 74LS32 真值表

A	$\mid B \mid Y_1 \mid Y_2 \mid$		Y_3	Y_4	
0	0	0	0	0	0
0	1	1 1 0		0	0
1	0	0 1		0	0
1	1	1	1	1	1

74LS86(异或门):

表 4: 74LS86 真值表

A	В	Y_1	Y_2	Y_3	Y_4
0	0	0	0	0	0
0	1	1	0	0	0
1	0	1	0	0	0
1	1	0	0	0	0

对于该上四个电路, A 分别对应 1, 4, 9, 12 管脚, B 分别对应 2, 5, 10, 13 管脚, Y_1, Y_2, Y_3, Y_4 分别对应 3, 6, 8, 11 管脚

74LS04 有 (非门):

表 5: 74LS04 真值表

	A	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6
	0	1	1	1	1	1	1
Ì	1	0	0	0	0	0	0

对于上述电路, A 对应 1, 3, 5, 9, 11, 13 管脚, $Y_1, Y_2, Y_3, Y_4, Y_5, Y_6$ 分别对应 2, 4, 6, 8, 10, 12 管脚

74LS20 有 (与非):

表 6: 74LS20 真值表


A	В	С	D	Y_1	Y_2	A	В	С	D	Y_1	Y_2
0	0	0	0	1	1	1	0	0	0	1	1
0	0	0	1	1	1	1	0	0	1	1	1
0	0	1	0	1	1	1	0	1	0	1	1
0	0	1	1	1	1	1	0	1	1	1	1
0	1	0	0	1	1	1	1	0	0	1	1
0	1	0	1	1	1	1	1	0	1	1	1
0	1	1	0	1	1	1	1	1	0	1	1
0	1	1	1	1	1	1	1	1	1	0	0

由上述数据总结可得,各逻辑门真值表都符合对应逻辑门的逻辑关系,逻辑门功能正常。

2. 动态测试


2.1 实验内容

选用一个与非门按下图连线,将一个输入端接连续脉冲源 (频率为 20KHZ),S 接任意逻辑电平开关,用示波器观察并记录 S 分别为高电平 H 和低电平 L 时的输出波形。并推广到与门,或门,异或门。



2.2 实验数据

实验所得数据如下:



3. 设计开关电路

3.1 实验内容


设计一个用 A,B,C,D 四个开关控制一盏灯 L 的电路,要求改变任何一个开关状态都能使 L 的状态发生改变

3.2 实验设计

根据题意四个开关改变任何一个都能使电路状体发生改变,因为常规逻辑都不能保证任改变一个输入都会使得输出发生改变,因此想到特殊逻辑门异或门,对于异或门任意一个输入改变都会改变结果,因此考虑将四个输入以异或门连接。

$$Y = A \oplus B \oplus C \oplus D$$

逻辑电路图如下:



4. 设计数字锁

4.1 实验内容

设计一个保险箱用的思维代数数字锁,4 位代码 A,B,C,D 四个输入端和一个开锁用的钥匙孔输入端 E,当开锁时 (E=1) 如果输入的代码与设定的密码相同,则保险箱打开 (Y=1),否则电路发出警报信号 (Z=1)

4.2 实验设计


本此设计初始密码为 1111,因为本题逻辑关系过于简单,因此可直接写出 Y,Z 的逻辑表达式为:

$$Y = EABCD = (E' + (ABCD)')'$$

$$Z = E' + E(ABCD)'$$

对于 Y 的逻辑表达式,因为本次实验没有五个变量的与门,因此变换成与非形式,至于没有的或非门可以用或门与非门实现。

所得逻辑电路图如下:



5. 设计全加器

5.1 实验内容

设计一个全加器,要求使用异或门和与非门

5.2 设计电路

根据题意列出真值表为:

表 7: 全加器真值表

A	В	CI	Y	СО
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	0	0
0	1	1	1	1
1	0	1	1	1
1	1	1	0	1

其中 CI 为进位输入, CO 为进位输出, Y 为该位输出。

因此有:

$$Y = A'BCI' + AB'CI' + A'B'CI + ABCI$$
$$= CI'(A \oplus B) + CI(A \oplus B)'$$
$$= [CI \oplus (A \oplus B)]$$

$$CO = ABCI' + ABCI + A'BCI + AB'CI + A'BCI$$
$$= CI'(A \oplus B) + CI(A \oplus B)'$$
$$= [A(CI \oplus B)]'(BC)''$$

6. 水位监测元件

6.1 实验内容

用 X,Y 两个水泵给水箱供水,水箱内从高到低有 A,B,C 三个水位检测元件,要求水位在 C 点一下,X,Y 同时工作;水位在 B,C 之间,X 工作;在 A,B 之间,Y 工作;高于 A 点,两台水泵停止工作

6.2 设计电路

首先对实验进行抽象,令水位高于水位监测元件时该元件为 1,水位低于时元件为 0.同时注意由于现实的物理特性,A,B,C 分别按照从高到低分布,因此如 ABC 对应 100,110,101,010 在物理上不可能出现,因此为无关项,画卡诺图化简时可以使用。

实验所得真值表为;

表 8: 水箱问题真值表 В Χ Y Α \mathbf{C} 0 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 0 0

利用卡诺图及其无关项化简可得:

$$X = B'$$
$$Y = C' + A'B$$

第四部分 思考题

1. 为了判断 74LS20 逻辑功能是否正常, 至少要测量几组输入?

要全面测试 74LS20 的逻辑功能,需要覆盖所有可能的输入组合,以确保其在各种情况下都能正确 执行逻辑功能。74LS20 由两个四输入与非门组成,故至少需要测量 $2 \times 2^4 = 32$ 组输入。

2. 用与非门和异或门设计一可逆的 4 位码制变换器

设计要求:

- (1) 在控制信号 C=1, 它将 8421 码转换为格雷码; C=0 时, 它将格雷码转换 8421 码;
- (2) 写出设计步骤,列出码变换真值表并画出逻辑电路图。 列出真值表如表 4.1 所示:

	表 4.1 可逆 4 位码制变换器真值表																
A_1	A_2	A_3	A_4	С	B_1	B_2	B_3	B_4	A_1	A_2	A_3	A_4	\mathbf{C}	B_1	B_2	B_3	B_4
0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	1	0	0	0	1	0	0	0	1	0	0	0	0	1
0	0	1	0	1	0	0	1	1	0	0	1	1	0	0	0	1	0
0	0	1	1	1	0	0	1	0	0	0	1	0	0	0	0	1	1
0	1	0	0	1	0	1	1	0	0	1	1	0	0	0	1	0	0
0	1	0	1	1	0	1	1	1	0	1	1	1	0	0	1	0	1
0	1	1	0	1	0	1	0	1	0	1	0	1	0	0	1	1	0
0	1	1	1	1	0	1	0	0	0	1	0	0	0	0	1	1	1
1	0	0	0	1	1	1	0	0	1	1	0	0	0	1	0	0	0
1	0	0	1	1	1	1	0	1	1	1	0	1	0	1	0	0	1
1	0	1	0	1	1	1	1	1	1	1	1	1	0	1	0	1	0
1	0	1	1	1	1	1	1	0	1	1	1	0	0	1	0	1	1
1	1	0	0	1	1	0	1	0	1	0	1	0	0	1	1	0	0
1	1	0	1	1	1	0	1	1	1	0	1	1	0	1	1	0	1
1	1	1	0	1	1	0	0	1	1	0	0	1	0	1	1	1	0
1	1	1	1	1	1	0	0	0	1	0	0	0	0	1	1	1	1

写出逻辑表达式并使用公式法化简:

$$B_1 = A_1$$

$$B_2 = C(A_1 \oplus A_2) + C'(A_1 \oplus A_2)$$
$$= A_1 \oplus A_2$$

$$B_3 = C(A_2 \oplus A_3) + C'(A_1 \oplus A_2 \oplus A_3)$$

$$= C(A_2 \oplus A_3) + C'A_1(A_2 \oplus A_3)' + C'A'_1(A_2 \oplus A_3)$$

$$= (C'A_1)'(A_2 \oplus A_3) + C'A_1(A_2 \oplus A_3)'$$

$$= (C'A_1) \oplus (A_2 \oplus A_3)$$

$$B_4 = C(A_3 \oplus A_4) + C'(A_1 \oplus A_2 \oplus A_3 \oplus A_4)$$

$$= C(A_3 \oplus A_4) + C'(A_1 \oplus A_2)(A_3 \oplus A_4)' + C'(A_1 \oplus A_2)'(A_3 \oplus A_4)$$

$$= (C'(A_1 \oplus A_2))'(A_3 \oplus A_4) + C'(A_1 \oplus A_2)(A_3 \oplus A_4)'$$

$$= C'(A_1 \oplus A_2) \oplus (A_3 \oplus A_4)$$

用与非门和异或门搭出逻辑电路图如下:




图 4: 可逆 4 位码制变换器逻辑电路图