#### 实验9 实现访存指令的CPU设计实验





- 一、实验目的
- 二、实验原理与实验内容
- 三、实验要求
- ■四、实验步骤
- 五、思考与探索





# 一、实验目的

- 掌握RISC-V I型取数指令和S型存数指令的数据通路设计;
- 掌握指令流和数据流控制的方法;
- 学习依据新增指令,修改多周期CPU系统结构的方法
- 具备连接各模块构建整机的能力
- 实现I型取数指令和S型存数指令的功能





### 二、实验内容与原理

- 实验内容:在构建并实现了运算类指令(R型和I型)、传送指令(U型lui指令)的RISC-V CPU基础上,新增两条访存指令lw和sw
- 构建数据存储器与MDR寄存器,并添加到上次实验RISC-V CPU中, 与各个逻辑模块正确连接
- 修改二级译码及控制单元,实现新的目标指令集的功能
- 编写测试程序,检验CPU是否能正确执行基于新目标指令集的程序
  - 1. 新增目标指令
  - 2. 访存指令的数据通路与执行过程
  - 3. 控制单元CU
  - 4. 测试程序



# 1、新增目标指令

#### I型取数指令Iw编码及功能

位数	12位	5位	3位	5位	7位	
I型指令字段	imm12	rs1	funct3	rd	opcode	指令功能
汇编指令		机				
lw rd,imm12(rs1)	imm[11:0] rs1 010 rd				000001 1	Mem32[rs1+SE32 (imm12)]→rd

lw指令执行存储器的读操作



## 1、新增目标指令

#### S型存数指令sw编码及功能

位数	7位	5位	5位	3位	5位	7位	
S型指令字段	imm7	rs2	rs1	funct3	imm5	opcode	指令功能
汇编指令							
sw rs2,imm12(rs1)	imm[11:5]	rs2	rs1	010	imm[4:0]	0100011	rs2→Mem32 [rs1+SE32(imm12)]

■ sw指令执行存储器的写操作



#### 2、访存指令的数据通路与执行过程



- RISC CPU: 只有访存指令才访问存储器, 且不对存储器操作数进行运算
- 需要实现数据存储器,三个问题:
  - ①访问存储器的地址从哪里来?
    - EA=rs1+SE32(imm12), ALU完成加法, 结果在F中
    - 访问存储器的地址可以直接由F提供
  - ②读出操作时,读出的数据到哪里去?
    - 读出的数据可以保存到MDR寄存器
    - 写回周期: MDR→rd, W\_Data的二选一数据选择器要变成三选一
  - ③写入操作时,写入的数据由谁提供?
    - sw指令执行存储器的写入操作,写入的数据是rs2寄存器的内容
    - rs2寄存器内容:保存在B暂存器中的
    - 写入操作时,写入的数据由暂存器B提供




#### 添加访存指令之后的CPU系统结构图





#### 相比实验8, 主要添加或修改了三个部件:

- ①添加一个数据存储器
- ②添加暂存器MDR





22条指令,包括实验8的运算和传送指令,新指令lw和sw

#### 指令周期最长的指令

■ lw指令

■ M1周期: 读出rs1内容到A;

■ M2周期:执行有效地址计算,存入暂存器F;

■ M3周期: 执行存储器读操作, 读出数据暂存

MDR;

■ M4周期:MDR写回目的寄存器rd;

■ sw指令

■ M1周期:读出rs1内容到A、rs2内容到B;

■ M2周期: 执行有效地址计算,存入暂存器F;

■ M3周期: 将B写入存储器中;

每个clk周期,MDR都会 打入存储器读出的数据吗? MDR的数据正确吗? 对别 的部件有影响吗?  $IMem[PC] \rightarrow IR$  $PC+4\rightarrow PC$ M0lw指令 R型指令 I型云質指今 lui指令 sw指令  $Reg[rs1] \rightarrow A$  $Reg[rs1] \rightarrow A$ imm32→  $Reg[rs1] \rightarrow A$  $Reg[rs1] \rightarrow A$ Μ1  $Reg[rs2] \rightarrow B$  $Reg[rs2] \rightarrow B$  $Reg[rs2l \rightarrow B]$  $Reg[rs2l \rightarrow B]$ Reg[rd] A(op)imm32→  $A+imm32\rightarrow F/$  $A + imm32 \rightarrow F/$ **M2** A  $(op)B \rightarrow F/FR$ F/FR FR FR DMem[F]  $B \rightarrow DMem[F]$  $F \rightarrow Reg[rd]$  $F \rightarrow Reg[rd]$ **M3**  $\rightarrow$ MDR  $MDR \rightarrow$ M4 Reg[rd]



#### 3、控制单元CU


- (1) 指令执行的状态转移图
- CU的状态转移图多了4个状态S7~S10
  - S7状态计算有效地址EA;
  - S8执行存储器读操作;
  - S9执行写回操作;
  - S10执行存储器的写操作。

lw指令的状态转移流程是:

**S1**→**S2**→**S7**→**S8**→**S9**→**S1** 

sw指令的状态转移流程是:

S1→S2→S7→S10→S1





# (2) 状态输出的控制信号

10



状态 控制信号	S <sub>1</sub>	S <sub>2</sub>	S <sub>3</sub>	S <sub>4</sub>	S <sub>5</sub>	S <sub>6</sub>	S <sub>7</sub>	S <sub>8</sub>	S <sub>9</sub>	S <sub>10</sub>
PC_Write	1	0	0	0	0	0	0	0	0	0
IR_Write	1	0	0	0	0	0	0	0	0	0
Reg_Write	0	0	0	1	0	1	0	0	1	0
Mem_Write	0	0	0	0	0	0	0	0	0	1
ALU_OP[3:0]	_	_	****	_	****	_	0000	_	_	_
rs2_imm_s	_	_	0	_	1	_	1	_	_	_
w_data_s[1:0]	_	_	_	00	_	01	_	_	10	_




#### (2) 状态输出的控制信号



- 修改有限状态机的状态输出函数,修改发送的控制信号,就实现了能控制22条指令执行过程的控制单元CU。
- 输入信号多了两条指令译码信号——IS\_LW、IS\_SW,是由二级译码模块产生的,故还需要修改二级译码模块ID2;输出信号多了Mem\_Write,而w\_data\_s变成2位。

CU模块 的输入输 出信号



■ 数据存储器在clk的上跳沿执行写操作,此时要检测到Mem\_Write=1,才会执行写入操作;因此,需要提前赋值(即S7状态就赋值): assign Mem\_Write = (Next\_ST==S10);



mai	n:	
add	i x31,x0,16	#x31=16
lw	x26,0(x31	) #x26=DMem[16]
lw	x27,4(x31	) #x27=DMem[20]
SW	x27,0(x31	) #DMem[16]=x27
SW	x26,4(x31	) #DMem[20]=x26
lw	x26,0(x31	) #x26=DMem[16]
lw	x27,4(x31	) #x27=DMem[20]
add	x28,x26,x	27 #x28= x26+ x27
SW	x28,16(x0)	) # DMem[16]=x28
lw	x29,16(x0)	) #x29=DMem[16]
add	i x1,x0,-0x	78A #x1=0xFFFF_F876
add	i x2,x0,4	#x2=0x0000_0004
add	x3,x1,x2	#x3=0xFFFF_F87A
sub	x4,x1,x2	#x4=0xFFFF_F872
sll	x5,x1,x2	#x5=0xFFFF_8760
srl	x6,x1,x2	#x6=0x0FFF_FF87
sra	x7,x1,x2	#x7=0xFFFF_FF87
slt	x8,x1,x2	#x8=0x0000_0001

```
sltu x9,x1,x2
                      #x9=0x0000 0000
and x10,x5,x6
                      #x10=0x0FFF 8700
                      #x11=0xFFFF FFE7
    x11,x5,x6
   x12,x5,x6
                      #x12=0xF000 78E7
xor
    x13,0x80000
                      #x13=0x8000 0000
addi x14,x13,-1
                      #x14=0x7FFF FFFF
addi x15,x14,0x123
                       #x15=0x8000 0122
slli
     x16,x15,3
                       #x16=0x0000 0910
srli
     x17,x15,3
                       #x17=0x1000 0024
     x18,x15,3
                       #x18=0xF000 0024
srai
slti
     x19,x18,-1
                       #x19=0x0000 0001
sltiu x20,x18,-1
                       #x20=0x0000 0001
slti
     x21,x18,1
                       #x21=0x0000 0001
sltiu
     x22,x18,1
                       #x22=0x0000 0000
     x23,x12,0xFF
andi
                       #x23=0x0000 00E7
                       #x23=0xF000 78FF
ori
     x23,x12,0xFF
lui
     x24,0x00010
                       #x24=0x0001 0000
addi
     x24,x24,-1
                       #x24=0x0000 FFFF
     x25,x24,-1
                       #x25=0xFFFF 0000
xori
```

- 10条lw和sw指令+实验8 的测试程序
- 前5条指令:交换DM地 址为16的单元(第5个字) 和地址为20的单元(第6个 字)的内容;
- 后5条指令:读出16号和 20号单元内容,相加,结 果存入16号单元
- 测试程序的机器指令代码: 填入COE文件,用来初始 化指令存储器
- 数据存储器:通过COE文 件初始化数据




- 1. 编写用于测试的汇编程序RIUS\_test.s,可以自行设计,也可以采用前述范例程序;将其翻译成机器指令代码,写入RIUS\_test.coe文件备用。
- 2. 将实验8工程另存为一个新工程,用RIUS\_test.coe重新生成指令存储器模块。
- 3. 使用IP核新建一个数据存储器模块(64×32位),用COE文件初始化其内容,最好每个单元内容各不相同;新建一个MDR寄存器模块,改造W\_Data的多路数据选择器为三选一数据选择器;修改二级指令译码模块ID2和控制单元CU;将它们与其他模块进行正确的连接,构建RIUS\_CPU模块。
- 4. 对RIUS\_CPU模块进行仿真,在rst\_n之后,每来一个clk,观察指令执行的每一步骤(状态)是否符合预期,确保RIUS\_CPU能正确执行目标指令集上的测试程序。



- 5. 针对使用的实验板卡,设计RIUS\_CPU的板级验证实验方案,编写顶层测试模块,要求至少能观察PC、IR、W\_Data、MDR、标志位。同样需要修改RIUS CPU模块的输出端口,将内部模块的相应信号引出。
- 一个板级验证实验方案:
  - 将PC、IR、W\_Data以及暂存器A、B、F、MDR的内容都引出,经过一个7选1的数据选择器送到数码管显示,选择信号由三个开关
  - FR的四个标志位送到LED灯显示



#### ■ 一个板级验证实验方案:





6. 复位后,按clk按键,会按步骤执行指令,验证每条指令需要几个周期执行 完,执行结果是否正确,将实验结果记录下来。

序号	PC	IR	汇编指令	预期执行结果	指令clk数	W_Data	MDR



- 7. 撰写实验报告, 重点内容包括:
- 1)对仿真结果进行分析;描述你设计的板级验证实验方案、模块结构与连接;说明你的板级操作过程;记录板级实验结果。
  - 2) 针对以下有待验证的实验问题,给出证据与分析,得到有效结论:
    - ①lw指令取出的内存数据与数据存储器初始化值一致;
    - ②sw指令能将数据存入指定内存地址;
    - ③sw指令存入某单元的数据,通过lw指令读出,数据保持一致。
  - 3) 请力所能及回答或实践本实验的"思考与探索"部分。





# 四、实验步骤

- 1. 编写用于测试的汇编程序RIUS\_test.s,可以自行设计,也可以采用前述范例程序;
- 2. 使用汇编器和反汇编器,将其翻译成机器指令代码,写入RIUS\_test.coe 文件备用;
- 3. 新建数据存储器的<mark>COE文件</mark>RIUS\_data.coe备用,最好每个单元内容各不 相同;
- 4. 将实验8的工程另存为一个新工程;
- 5. 用RIUS test.coe 重新初始化指令存储器的IP核模块IM;
- 6. 使用IP核新建一个64×32位的Single Port RAM,用RIUS\_data.coe文件初始化其内容;



## 四、实验步骤

- 7. 新建一个数据存储器模块DM,调用上述IP核;
- 8. 新建MDR寄存器,与存储器DM正确连接;
- 9. 改造W\_Data的多路数据选择器为三选一数据选择器;
- 10. 修改二级指令译码模块ID2,添加对lw和sw指令的译码;
- 11. 修改控制单元CU的有限状态机,添加lw和sw指令的状态及其控制;
- 12. 将DM、MDR、ID2、CU与其他模块进行正确的连接,构建RIUS\_CPU模块;
- 13. 编写激励仿真代码,对RIUS\_CPU模块进行**仿真测试**,首先rst\_n=0,然后置1,之后,周期性地产生clk,观察输出信号,分析指令执行的每一步骤(状态)是否符合预期



### 四、实验步骤

- 14.设计RIUS\_CPU模块的板级验证实验方案,然后据此编写一个顶层测试模块。按照要求至少能观察PC、IR、MDR以及写入寄存器堆的值W Data;
- 15.新建管脚约束文件,进行相应的引脚配置;
- 16.生成\*.bit文件,下载到实验设备的FPGA芯片中;
- 17.板级实验:按照你所设计的实验方案,操作输入设备、观察输出设备,预期的验证操作如下:
- 1) 按rst\_n按键,将PC和IR清零,接下来将从0号单元开始执行指令;
- 2) 按动时钟键clk,每按一下,指令就执行一步,观察PC和IR的值,判断取数指令和存数指令是否能完成规定的功能;观察各部件值,判断其他各条指令执行结果是否正确。



## 五、思考与探索(至少完成1道)



- 1. 你的CPU在执行lw指令和sw指令时,是否按照你的程序,读出或者写入了 指定字单元的数据?如果不是,请分析原因,更正CPU设计。
- 2. 你的测试程序,能否证明你的lw指令和sw指令是正确的?举例说明。
- 3. 本实验实现的CPU架构是哈佛结构还是普林斯顿结构?本实验的数据存储器和指令存储器地址空间重复,均是0~255(字节地址),如果将数据存储器的地址空间变为0x10000000~0x100000FF,请问要如何修改?
- 4. 如果实验5中已经实现了按照字节访问、按照半字访问的数据存储器,则本次实验可以尝试实现另外的访存指令: lb、lh、lbu、lhu、sb、sh指令。
- 5. 说说你在实验中碰到了哪些问题,你是如何解决的?

