

证书号第8425873号





专利公告信息

发明专利证书

发明名称:一种RDMA与CXL协议双向高速转换方法、装置及系统

专 利 权 人: 齐鲁工业大学(山东省科学院)

山东省计算中心(国家超级计算济南中心)

地 址: 250353 山东省济南市长清区大学路3501号

发明人: 谭立状;董鑫;史慧玲;张玮

专 利 号: ZL 2024 1 1716594.6 授权公告号: CN 119544819 B

专利申请日: 2024年11月27日 授权公告日: 2025年10月31日

申请日时申请人: 齐鲁工业大学(山东省科学院)

山东省计算中心(国家超级计算济南中心)

申请日时发明人: 谭立状;董鑫;史慧玲;张玮

国家知识产权局依照中华人民共和国专利法进行审查,决定授予专利权,并予以公告。 专利权自授权公告之日起生效。专利权有效性及专利权人变更等法律信息以专利登记簿记载为准。

局长 申长雨 中公和



第1页(共1页)

**D

国家知识产权局

250014

山东省济南市历下区经十路 17703 号华特广场 B510 室 济南圣达知 识产权代理有限公司 李琳(15508679010) 发文日:

2024年11月27日





申请号: 202411716594.6

发文序号: 2024112701715060

专利申请受理通知书

根据专利法第28条及其实施细则第43条、第44条的规定,申请人提出的专利申请已由国家知识产权局受理。现将确定的申请号、申请日等信息通知如下:

申请号: 2024117165946

申请日: 2024年11月27日

申请人: 齐鲁工业大学(山东省科学院),山东省计算中心(国家超级计算济南中心)

发明人: 谭立状,董鑫,史慧玲,张玮

发明创造名称:一种 RDMA 与 CXL 协议双向高速转换方法、装置及系统

经核实,国家知识产权局确认收到文件如下:

权利要求书 1 份 4 页,权利要求项数 : 10 项

说明书 1份14页

说明书附图 1份3页

说明书摘要 1份1页

发明专利请求书 1份5页

实质审查请求书 文件份数: 1 份

申请方案卷号: 2024710334

提示:

1.申请人收到专利申请受理通知书之后,认为其记载的内容与申请人所提交的相应内容不一致时,可以向国家知识产权局请求更正。

2.申请人收到专利申请受理通知书之后,再向国家知识产权局办理各种手续时,均应当准确、清晰地写明申请号。

审查部门: 智斯摩里斯學學

审 查 员: 自动受理 联系电话: 010-62356655 1. 一种 RDMA 与 CXL 协议双向高速转换方法,包括如下步骤:

接收多个请求源设备的访问请求;

判断目标设备地址是否直接接入当前请求源设备对应的交换机上,若是,请求源设备直接通过对应的交换机访问目标设备地址的存储,接收目标数据;

否则判断目标设备的类型,若目标设备为 RDMA 设备,识别 CXL 请求源设备的设备类型和支持的 CXL 协议,并将对目标设备的请求详细信息打包执行 CXL 协议信号到 RDMA 协议信号的协议转换;

若目标设备为 CXL 设备, 识别目标 CXL 设备的设备类型和支持的 CXL 协议, 并将对目标设备的请求详细信息打包执行 RDMA 协议信号到 CXL 协议信号的协议转换;

将协议转换后的数据发送至请求源设备。

2. 如权利要求 1 所述的一种 RDMA 与 CXL 协议双向高速转换方法, 其特征在于, CXL 协议信号到 RDMA 协议信号的协议转换包括:

接收多种 CXL 协议的原始访问请求消息;

将多种 CXL 协议的原始访问请求消息解码,分解得到原始消息中的 CXL 源地址、RDMA 目标地址、数据长度、CXL 协议版本序列号以及相应的传输数据信息;

根据 CXL 协议版本序列号对传输数据进行分组,将分组的数据按照对应的 CXL 协议解码,将分解得到的当前信号进行重编码,将重编码结果进行验证,得到转换后的数据。

3. 如权利要求 1 所述的一种 RDMA 与 CXL 协议双向高速转换方法, 其特征在于, 多种 CXL 协议包括 CXL1.0、CXL1.1、CXL2.0、CXL3.0 和 CXL3.1 协

议。

4. 如权利要求 1 所述的一种 RDMA 与 CXL 协议双向高速转换方法, 其特征在于, RDMA 协议信号到 CXL 协议信号的协议转换包括:

接收符合 RDMA 协议的原始消息:

将符合 RDMA 协议的原始消息解码,得到原始消息中的 RDMA 源地址、CXL 目标地址、数据长度、转换需求 CXL 协议版本序列号以及相应的传输数据信息:

根据转换需求 CXL 协议版本序列号读取不同版本对应的存储分区,将解码得到的数据和不同存储分区的数据打包后按照对应的 CXL 协议编码,得到原始消息的 CXL 协议转换结果。

- 5. 如权利要求 2 或 4 所述的一种 RDMA 与 CXL 协议双向高速转换方法, 其特征在于,将多种 CXL 协议的原始访问请求消息解码和将符合 RDMA 协议 的原始消息解码按照 IPC/IP 信号格式依序解码。
- 6. 一种 RDMA 与 CXL 协议双向高速转换装置,包括 CXL-RDMA 协议转换模块、RDMA-CXL 协议转换模块、第一转换接口和第二转换接口;第一转换接口的一端连接至 CXL-RDMA 协议转换模块的输入端,另一端连接至 RDMA-CXL 协议转换模块的输出端,所述第二转换接口的一端连接至 CXL-RDMA 协议转换模块的输出端,另一端连接至 RDMA-CXL 协议转换模块的输入端;

所述 CXL-RDMA 协议转换模块被配置为:识别 CXL 请求源设备的设备类型和支持的 CXL 协议,并将对目标设备的请求详细信息打包执行 CXL 协议信号到 RDMA 协议信号的协议转换;

所述 RDMA-CXL 协议转换模块被配置为:识别目标 CXL 设备的设备类型和支持的 CXL 协议,并将对目标设备的请求详细信息打包执行 RDMA 协议信号到 CXL 协议信号的协议转换。

7. 如权利要求 6 所述的一种 RDMA 与 CXL 协议双向高速转换装置, 其特征在于, 所述 CXL-RDMA 协议转换模块包括第一 TCP/IP 信号解码模块、CXL 子协议识别模块、多个子协议解码模块和 RDMA 信号重编码模块;

所述 TCP/IP 信号解码模块用于将多种 CXL 协议的原始访问请求消息解码,分解得到原始消息中的 CXL 源地址、RDMA 目标地址、数据长度、CXL 协议版本序列号以及相应的传输数据信息:

所述 CXL 子协议识别模块用于根据 CXL 协议版本序列号对传输数据进行分组;

所述多个子协议解码模块用于将分组的数据按照对应的 CXL 协议解码;

所述 RDMA 信号编码模块用于将分解得到的当前信号进行重编码,得到重编码后的数据。

8. 如权利要求 6 所述的一种 RDMA 与 CXL 协议双向高速转换装置, 其特征在于, 所述 RDMA-CXL 协议转换模块包括第二 TCP/IP 信号解码模块和多个子协议编码模块;

所述第二 TCP/IP 信号解码模块用于将符合 RDMA 协议的原始消息解码, 得到原始消息中的 RDMA 源地址、CXL 目标地址、数据长度、转换需求 CXL 协议版本序列号以及相应的传输数据信息;

所述多个子协议编码模块用于根据转换需求 CXL 协议版本序列号读取不同版本对应的存储分区,将解码得到的数据和不同存储分区的数据打包后按照对

应的 CXL 协议编码,得到原始消息的 CXL 协议转换结果。

9. 如权利要求 6 所述的一种 RDMA 与 CXL 协议双向高速转换装置, 其特征在于,所述装置还包括 RDMAX 信号发送验证模块和 CXL 信号发送验证模块;

所述 RDMAX 信号发送验证模块用于验证分别验证输入数据的 RDMA 协议与 TPC/IP 格式,验证通过后将输入数据依序发送至 RDMA 交换机;

所述 CXL 信号发送验证模块用于验证输入数据的 CXL 协议与 TPC/IP 格式, 验证通过后将输入数据依序发送至 CXL 交换机。

10. 一种 RDMA 与 CXL 协议双向高速转换系统, 其特征在于, 包括 CXL 设备集群、RDMA 设备集群、CXL 交换机、RDMA 交换机和权利要求 6-9 任一项所述的装置:

所述 CXL 设备集群连接至 CXL 交换机的一端,CXL 交换机的另一端连接至所述装置的一端,所述装置的另一端连接至 RDMA 交换机的一端,RDMA 交换机的另一端连接至 RDMA 设备集群,每个 CXL 设备集群包括若干个不同类型的 CXL 设备,每个 RDMA 设备集群包括若干个包含 CPU、Buffer、RDMA 引擎的 RDMA 主机。

一种 RDMA 与 CXL 协议双向高速转换方法、装置及系统

技术领域

本发明属于 FPGA 应用设计领域, 尤其涉及一种 RDMA 与 CXL 协议双向高速转换方法、装置及系统。

背景技术

本部分的陈述仅仅是提供了与本发明相关的背景技术信息,不必然构成在 先技术。

当前,RDMA (Remote Direct Memory Access)和 CXL (Compute Express Link)技术已在多个领域得到广泛应用。然而,由于技术壁垒和协议不兼容,仅支持 RDMA 协议的设备与仅支持 CXL 协议的设备之间无法直接实现通信与数据交换,显著限制了设备间高效交互。为解决上述问题,购置或升级设备虽可实现一定程度的兼容,但成本高昂;软件协议转化严重依赖 CPU 协同参与,协议转换效率低下,并造成设备 CPU 算力资源显著消耗,影响整体系统性能。

发明内容

为了解决上述背景技术中存在的至少一项技术问题,本发明提供一种RDMA与CXL协议双向高速转换方法、装置及系统,其用于满足大数据时代背景下RDMA与CXL协议的高效率转换需要,以从根本上解决RDMA和CXL设备不兼容的问题。

为了实现上述目的,本发明采用如下技术方案:

本发明的第一方面提供一种 RDMA 与 CXL 协议双向高速转换方法,包括如下步骤:

接收多个请求源设备的访问请求;

判断目标设备地址是否直接接入当前请求源设备对应的交换机上,若是,请求源设备直接通过对应的交换机访问目标设备地址的存储.接收目标数据:

否则判断目标设备的类型,若目标设备为 RDMA 设备,识别 CXL 请求源设备的设备类型和支持的 CXL 协议,并将对目标设备的请求详细信息打包执行 CXL 协议信号到 RDMA 协议信号的协议转换;

若目标设备为 CXL 设备, 识别目标 CXL 设备的设备类型和支持的 CXL 协议, 并将对目标设备的请求详细信息打包执行 RDMA 协议信号到 CXL 协议信号的协议转换:

将协议转换后的数据发送至请求源设备。

进一步地, CXL 协议信号到 RDMA 协议信号的协议转换包括:

接收多种 CXL 协议的原始访问请求消息;

将多种 CXL 协议的原始访问请求消息解码,分解得到原始消息中的 CXL 源地址、RDMA 目标地址、数据长度、CXL 协议版本序列号以及相应的传输数据信息;

根据 CXL 协议版本序列号对传输数据进行分组,将分组的数据按照对应的 CXL 协议解码,将分解得到的当前信号进行重编码,将重编码结果进行验证,得到转换后的数据。

进一步地,多种 CXL 协议包括 CXL1.0、CXL1.1、CXL2.0、CXL3.0 和 CXL3.1 协议。

进一步地, RDMA 协议信号到 CXL 协议信号的协议转换包括:

接收符合 RDMA 协议的原始消息;

将符合 RDMA 协议的原始消息解码,得到原始消息中的 RDMA 源地址、CXL 目标地址、数据长度、转换需求 CXL 协议版本序列号以及相应的传输数据信息:

根据转换需求 CXL 协议版本序列号读取不同版本对应的存储分区,将解码得到的数据和不同存储分区的数据打包后按照对应的 CXL 协议编码,得到原始消息的 CXL 协议转换结果。

进一步地,将多种 CXL 协议的原始访问请求消息解码和将符合 RDMA 协议的原始消息解码按照 IPC/IP 信号格式依序解码。

本发明的第二方面提供一种 RDMA 与 CXL 协议高速双向转换装置,包括 CXL-RDMA 协议转换模块、RDMA-CXL 协议转换模块、第一转换接口和第二 转换接口;第一转换接口的一端连接至 CXL-RDMA 协议转换模块的输入端,另一端连接至 RDMA-CXL 协议转换模块的输出端,所述第二转换接口的一端连接至 CXL-RDMA 协议转换模块的输出端,另一端连接至 RDMA-CXL 协议转换模块的输入端;

所述 CXL-RDMA 协议转换模块被配置为:识别 CXL 请求源设备的设备类型和支持的 CXL 协议,并将对目标设备的请求详细信息打包执行 CXL 协议信号到 RDMA 协议信号的协议转换;

所述 RDMA-CXL 协议转换模块被配置为:识别目标 CXL 设备的设备类型和支持的 CXL 协议,并将对目标设备的请求详细信息打包执行 RDMA 协议信号到 CXL 协议信号的协议转换。

进一步地,所述 CXL-RDMA 协议转换模块包括第一 TCP/IP 信号解码模块、 CXL 子协议识别模块、多个子协议解码模块和 RDMA 信号重编码模块: 所述 TCP/IP 信号解码模块用于将多种 CXL 协议的原始访问请求消息解码,分解得到原始消息中的 CXL 源地址、RDMA 目标地址、数据长度、CXL 协议版本序列号以及相应的传输数据信息;

所述 CXL 子协议识别模块用于根据 CXL 协议版本序列号对传输数据进行分组;

所述多个子协议解码模块用于将分组的数据按照对应的 CXL 协议解码;

所述 RDMA 信号编码模块用于将分解得到的当前信号进行重编码,得到重编码后的数据。

进一步地,所述 RDMA-CXL 协议转换模块包括第二 TCP/IP 信号解码模块和多个子协议编码模块:

所述第二 TCP/IP 信号解码模块用于将符合 RDMA 协议的原始消息解码,得到原始消息中的 RDMA 源地址、CXL 目标地址、数据长度、转换需求 CXL 协议版本序列号以及相应的传输数据信息;

所述多个子协议编码模块用于根据转换需求 CXL 协议版本序列号读取不同版本对应的存储分区,将解码得到的数据和不同存储分区的数据打包后按照对应的 CXL 协议编码,得到原始消息的 CXL 协议转换结果。

进一步地,所述装置还包括RDMAX信号发送验证模块和CXL信号发送验证模块;

所述 RDMAX 信号发送验证模块用于验证分别验证输入数据的 RDMA 协议与 TPC/IP 格式,验证通过后将输入数据依序发送至 RDMA 交换机;

所述 CXL 信号发送验证模块用于验证输入数据的 CXL 协议与 TPC/IP 格式, 验证通过后将输入数据依序发送至 CXL 交换机。 本发明的第三方面提供一种 RDMA 与 CXL 协议双向转换系统,包括 CXL 设备集群、RDMA 设备集群、CXL 交换机、RDMA 交换机和第二方面所述的装置;

所述 CXL 设备集群连接至 CXL 交换机的一端,CXL 交换机的另一端连接至所述装置的一端,所述装置的另一端连接至 RDMA 交换机的一端,RDMA 交换机的另一端连接至 RDMA 设备集群,每个 CXL 设备集群包括若干个不同类型的 CXL 设备,每个 RDMA 设备集群包括若干个包含 CPU、Buffer、RDMA 引擎的 RDMA 主机。

与现有技术相比, 本发明的有益效果是:

本发明采用全新的"FPGA 异构双向协议转换"思想为核心设计理念;以FPGA 芯片海量资源为架构载体,功能内核流水线设计,双向并发执行协议转换;实现集中式管理、统筹协调多个不同的 RDMA 与 CXL 设备高效并行完成通信协议转换任务,进而实现不同设备的实时通信;从根本上解决了 RDMA 和 CXL设备不兼容的问题。

本发明附加方面的优点将在下面的描述中部分给出, 部分将从下面的描述 中变得明显, 或通过本发明的实践了解到。

附图说明

构成本发明的一部分的说明书附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。

图 1 是本发明实施例提供的一种 RDMA 与 CXL 协议双向转换系统架构图; 图 2 是本发明实施例提供的基于 FPGA 的 RDMA-CXL 协议高速转换装置架 构图; 图 3 是本发明实施例提供的 CXL 设备的访问请求的应用方法流程图:

图 4 是本发明实施例提供的 RDMA 设备的访问请求的应用方法流程图;

图 5 是本发明实施例提供的 RDMA-CXL 协议高速转换装置的 FPGA 内核架构设计。

具体实施方式

下面结合附图与实施例对本发明作进一步说明。

应该指出,以下详细说明都是例示性的,旨在对本发明提供进一步的说明。 除非另有指明,本文使用的所有技术和科学术语具有与本发明所属技术领域的 普通技术人员通常理解的相同含义。

需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图 限制根据本发明的示例性实施方式。如在这里所使用的,除非上下文另外明确 指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说 明书中使用术语"包含"和/或"包括"时,其指明存在特征、步骤、操作、器 件、组件和/或它们的组合。

RDMA (Remote Direct Memory Access),远程直接数据存储,为了解决网络传输中终端数据处理的延迟而产生的。RDMA 允许用户态的应用程序直接读取或写入远程内存,而无内核干预和内存拷贝发生。起初,只应用在高性能计算领域,最近,由于在大规模分布式系统和数据中心中网络瓶颈越来越突出,逐渐走进越来越多人的视野。

CXL (Compute Express Link),是一种全新的设备互联技术标准,已成为业界突破数据交换效率瓶颈的新技术。不仅用于内存容量/带宽扩展,还用于异构互联.数据中心资源池解耦。在数据中心,CXL 技术可以将不同的计算和存储

资源进行互联,用更高的系统性能和效率来完成数据传输交换任务。

为了解决 RDMA 和 CXL 设备不兼容的问题,本发明基于 FPGA 的 RDMA-CXL 协议高速转换装置采用全新的 "FPGA 异构双向协议转换"思想为核心设计理念;以 FPGA 芯片海量资源为架构载体,功能内核流水线设计,双向并发执行协议转换;实现集中式管理、统筹协调多个不同的 RDMA 与 CXL 设备高效并行完成通信协议转换任务,进而实现不同设备的实时通信;

本发明设计的基于 FPGA 的 RDMA-CXL 协议高速转换装置兼容 CXL1.0、1.1、2.0、3.0、3.1等多个版本的 CXL 协议,支持 CXL Type1、CXL Type2、CXL Type3 等全部类型的 CXL 设备,应用范围广;且设计的协议转换装置可承载的 CXL 设备集群和 RDMA 设备集群支持接入设备的任意数量拓展,接入灵活;此外,基于 FPGA 的 RDMA-CXL 协议高速转换装置由 FPGA 的功能内核负责协议转换,流水线设计,支持单时段双向并发转换,显著提升了系统的协议转换与信号传输效率,且本发明无需接入设备的 CPU 执行辅助操作,大大降低了设备的计算负荷;同时,本设计给出了详细的基于 FPGA 的 RDMA-CXL 协议高速转换装置的应用方法,能更好的实现设计的统一调度控制,显著提高 CXL-RDMA 混合系统的应用性能。

图 1 为基于 FPGA 的 RDMA-CXL 协议高速转换装置架构,包括 CXL 设备集群、RDMA 设备集群、CXL 交换机、RDMA 交换机:

每个 CXL 设备集群包括若干个 CXL Type1-NIC 数据加速卡设备、CXL Type2-带存储的数据加速卡设备、CXL Type3-CXL 内存池等设备;

每个RDMA设备集群包括由若干个包含CPU、Buffer、RDMA引擎的RDMA 主机; CXL 设备集群部署了若干部可以支持 CXL1.0、CXL1.1、CXL2.0、CXL3.0、CXL3.1 中任意协议的 CXL 应用设备,这些设备通过网络连接至 CXL 交换机,不同 CXL 设备可以直接通过 CXL 交换机实现信息交换;

RDMA 设备集群部署了若干部可以支持 RDMA 传输协议的 RDMA 主机, 这些设备通过网络连接至 RDMA 交换机,不同 RDMA 主机可以直接通过 RDMA 交换机实现信息交换;

CXL 交换机与 RDMA 交换机分别通过网线与基于 FPGA 的 RDMA-CXL 协议高速转换装置连接,通过该协议转换装置完成 CXL 协议与 RDMA 协议的高速转换,进而完成 CXL 设备集群设备与 RDMA 设备集群设备间的实时通信。

图 2 为基于 FPGA 的 RDMA-CXL 协议高速转换装置架构,包括核心板卡硬件设计和 FPGA 芯片模块设计共两部分,其中 RDMA-CXL 协议高速转换装置硬件板卡包含 FPGA 芯片、外围电子器件、DDR4 存储器、外设接口以及 PCB 板卡。

FPGA内部涵盖了RDMA-CXL协议双向高速转换正常工作所必须的应用工程模块结构以及具体信息处理方式(具体 FPGA 模块组成及工作机理由说明书第3部分给出);外围电子器件包括电源接口、电源芯片、时钟芯片以及必要的电阻电容等;外设接口包括 JTAG 调试接口、PCIe 接口、2个千兆网口。PCB 板负责为 FPGA 芯片及外围电子器件等提供载体。

板卡负责完成工业无线传感网络传输信息的采集、处理、发送流程,也负责 FPGA 核心芯片的供电、时钟输入及多种形式的 IO 通信,与外设接口的信息交互等;

千兆网口1与CXL交换机相连,负责收发CXL协议相关信号;千兆网口2

与 RDMA 交换机相连,负责收发 RDMA 协议相关信号;

例:如果需要将 CXL 协议转换为 RDMA 协议,则 FPGA 通过千兆网口 1接收 CXL 交换机发出的 CXL 信号,完成协议转换后通过千兆网口 2 发送转换结果 RDMA 信号至 RDMA 交换机;

基于 FPGA 的 RDMA-CXL 协议高速转换装置的应用方法分为两部分: CXL 设备的访问请求和 RDMA 的访问请求。

图 3 展示了 CXL 设备的访问请求的应用方法流程图, 具体包括如下步骤:

步骤 1: CXL 设备向 CXL 交换机发送数据读取访问请求,目标设备地址,目标数据存储地址等信息:

步骤 2: CXL 交换机接收请求, 验证发送请求的源设备地址的合法性;

步骤 3: 合法性验证通过后, CXL 交换机判断目标设备地址是否已经直接接入在当前 CXL 交换机上, 如果是则跳转至步骤 4, 如果不是跳转至步骤 6;

步骤 4: 目标设备为 CXL 设备, CXL 请求源设备直接通过 CXL 交换机访问目标设备地址的存储:

步骤 5: CXL 源设备直接通过 CXL 交换机接收目标数据,并跳转至步骤 10;

步骤 6: 目标设备为 RDMA 设备, CXL 交换机识别源设备的设备类型和支持的 CXL 协议,并将其与对目标设备的请求详细信息打包通过千兆网口 1 发送 至基于 FPGA 的 RDMA-CXL 协议高速转换装置:

步骤 7: RDMA-CXL 协议高速转换装置执行 IPC/IP 信号解码、CXL 协议解码、RDMA 信号重编码等流程完成 CXL 到 RDMA 的协议转换,并将转换后的请求通过千兆网口 2 发送至 RDMA 交换机;

步骤 8: RDMA 交换机接收请求,直接从目标 RDMA 设备提取相应的请求

目标数据,以RDMA协议格式通过千兆网口2发送回RDMA-CXL协议高速转换装置;

步骤 9: RDMA-CXL 协议高速转换装置将接收的 RDMA 协议格式数据转换为目标设备的 CXL 协议格式,随后通过 CXL 交换机将访问结果发送至源 CXL设备;

步骤 10: 完成该次数据读取访问请求。

图 4 展示了 RDMA 设备的访问请求的应用方法流程图,包括如下步骤:

步骤 1: RDMA 设备向 RDMA 交换机发送数据读取访问请求,目标设备地址,目标数据存储地址等信息;

步骤 2: RDMA 交换机接收请求, 验证发送请求的源设备地址的合法性;

步骤 3: 合法性验证通过后, RDMA 交换机判断目标设备地址是否已经直接接入在当前 RDMA 交换机上, 如果是则跳转至步骤 4, 如果不是跳转至步骤 6:

步骤 4: 目标设备为 RDMA 设备, RDMA 请求源设备直接通过 CXL 交换机访问目标设备地址的存储:

步骤 5: RDMA 源设备的 RDMA 引擎直接通过 RDMA 交换机接收目标数据,并跳转至步骤 10;

步骤 6: 目标设备为 CXL 设备, RDMA 交换机识别目标 CXL 设备的设备 类型和支持的 CXL 协议,并将其与对目标设备的请求详细信息打包通过千兆网 口 2 发送至基于 FPGA 的 RDMA-CXL 协议高速转换装置:

步骤 7: RDMA-CXL 协议高速转换装置执行 IPC/IP 信号解码、RDMA 协议解码、CXL 信号重编码等流程完成 RDMA 到 CXL 的协议转换,并将转换后的

请求通过千兆网口1发送至CXL交换机;

步骤8:CXL交换机接收转换为目标设备CXL协议的请求,直接从目标CXL设备提取相应的目标数据,以CXL协议格式通过千兆网口1发送回RDMA-CXL协议高速转换装置;

步骤 9: RDMA-CXL 协议高速转换装置将接收的 CXL 协议格式数据转换为目标设备的 RDMA 协议格式,随后通过 RDMA 交换机将访问结果发送至请求源 RDMA 设备:

步骤 10: 完成该次数据读取访问请求。

图 5 为 RDMA-CXL 协议高速转换装置的 FPGA 内核架构,包括 CXL-RDMA 协议转换分区和 RDMA-CXL 协议转换分区;

具体包含 CXL 输入数据缓存模块、TPC/IP 信号解码模块、CXL 子协议识别模块、CXL1.0/1.1 协议解码模块、CXL2.0 协议解码模块、CXL3.0/3.1 协议解码模块、RDMA 信号重编码、TPC/IP 信号编码模块、RDMA 信号发送验证模块、RDMA 输入数据缓存模块、TPC/IP 信号解码模块、MIG、CXL 协议编码信息获取 FSM 状态机、CXL1.0/1.1 协议编码模块、CXL2.0 协议编码模块、CXL3.0/3.1 协议编码模块、CXL 数据聚合收集模块、TPC/IP 信号编码模块、CXL 信号发送验证模块等。

RDMA-CXL 协议高速转换装置的 FPGA 内核架构运行可拆分为两个相对独立的阶段:

1、CXL 协议信号转 RDMA 协议信号;

该阶段由 FPGA 的 CXL-RDMA 协议转换分区执行。

当千兆网口 1 接收到 CXL 交换机发来的符合 CXL1.0/ CXL1.1/ CXL2.0

/CXL3.0/ CXL3.1 协议的原始消息后, CXL 输入数据缓存模块缓存原始数据, 并按照 IPC/IP 信号格式依序发送至 TPC/IP 信号解码模块:

TPC/IP 信号解码模块对接收信息解码,分解原始数据中的 CXL 源地址、RDMA 目标地址、数据长度、CXL 协议版本序列号以及相应的传输数据信息,并将其发送至 CXL 子协议识别模块:

CXL 子协议识别模块识别 CXL 协议版本序列号(单次 CXL-RDMA 协议转换只允许同一种 CXL 子协议),按照子协议版本将协议分为 CXL1.0/CXL1.1 组、CXL2.0 组、CXL3.0/CXL3.1 组,并按照类别将模块输入数据以 64 位 AHB 总线格式要求定向发送至 CXL1.0/CXL1.1 协议解码模块、CXL2.0 协议解码模块、CXL3.0/CXL3.1 协议解码模块;CXL1.0/CXL1.1 协议解码模块、CXL2.0 协议解码模块、CXL3.0/CXL3.1 协议解码模块对输入数据执行相应子协议规定的 CXL协议解码,分解出当前信号的全部原始数据并打包发送至 RDMA 信号重编码模块:

RDMA 信号重编码模块按照 RDMA 协议要求对输入数据执行编码操作,并将重编码后的信息发送至 TPC/IP 信号编码模块; TPC/IP 信号编码模块对输入信号执行 TPC/IP 传输所必须的编码操作,并将结果发送至 RDMA 信号发送验证模块;

RDMA 信号发送验证模块缓存接收的数据,分别验证输入数据的 RDMA 协议与 TPC/IP 格式,验证通过后将输入数据依序经千兆网口 2 发送至 RDMA 交换机。

2、RDMA 协议信号转 CXL 协议信号;

该阶段由 FPGA 的 RDMA-CXL 协议转换分区执行。

当千兆网口 2 接收到 RDMA 交换机发来的符合 RDMA 协议的原始消息后, RDMA 输入数据缓存模块缓存原始数据,并按照 IPC/IP 信号格式依序发送至 TPC/IP 信号解码模块;

TPC/IP 信号解码模块对接收信息解码,分解原始数据中的 RDMA 源地址、CXL 目标地址、数据长度、转换需求 CXL 协议版本序列号以及相应的传输数据信息,并将其发送至 CXL 协议编码信息获取 FSM 状态机;

CXL 协议编码信息获取 FSM 状态机收到 TPC/IP 信号解码结果后,根据转换需求 CXL 协议版本序列号(CXL1.0/CXL1.1/CXL2.0/CXL3.0/CXL3.1 协议)控制 MIG 存储读取模块读取 DDR4 相应的存储分区,读取相应的 CXL 协议转换模式需求信息(包括报头信号、帧信息、发送步长信号等),并将这些信息与从 TPC/IP 信号解码模块接收的待转换数据打包分发至对应的 CXL1.0/CXL1.1 协议编码模块、CXL2.0 协议编码模块、CXL3.0/CXL3.1 协议编码模块(单次 RDMA-CXL 协议转换只允许转换同一种 CXL 子协议);CXL1.0/CXL1.1 协议编码模块、CXL2.0 协议编码模块、CXL3.0/CXL3.1 协议编码模块对输入数据执行相应子协议规定的 CXL 协议编码,得到输入原始数据的 CXL 协议转换结果并将相应结果依序发送至 CXL 数据聚合收集模块;


CXL 数据聚合收集模块接收到目标长度的 CXL 数据后,聚合并缓存全部输入数据,将所有 CXL 协议转换结果打包发送至 TPC/IP 信号编码模块;

TPC/IP 信号编码模块对输入信号执行 TPC/IP 传输所必须的编码操作,并将结果发送至 CXL 信号发送验证模块; CXL 信号发送验证模块缓存接收的数据,分别验证输入数据的 CXL 协议与 TPC/IP 格式,验证通过后将输入数据依序经千兆网口1发送至 CXL 交换机。

说明书

以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

说明书附图






图 2






图 3

说明书附图



说明书附图



说明书摘要

本发明属于 FPGA 应用设计领域,提供了一种 RDMA 与 CXL 协议双向高速转换方法,其技术方案为采用全新的"FPGA 异构双向协议转换"思想为核心设计理念;以 FPGA 芯片海量资源为架构载体,功能内核流水线设计,双向并发执行协议转换;实现集中式管理、统筹协调多个不同的 RDMA 与 CXL 设备高效并行完成通信协议转换任务,进而实现不同设备的实时通信。