计算机组成原理

翁睿

哈尔滨工业大学

第8章 CPU 的结构和功能

- 8.1 CPU 的结构
- 8.2 指令周期
- 8.3 指令流水
- 8.4 中断系统


8.2 指令周期

一、指令周期的基本概念

1. 指令周期

取出并执行一条指令所需的全部时间


完成一条指令 { 取指、分析 取指周期 执行周期



2023/4/28

5. 指令周期流程

8.2



6. CPU 工作周期的标志

CPU 访存有四种性质

取 指令 取指周期

取 地址 间址周期

取 操作数 执行周期

存 程序断点 中断周期

基于此:

划分CPU 的

4个工作周期

每个工作周期的数据流向,需要记住!

8.3 指令流水

一、如何提高机器速度

高速器件。改进系统结构,开发系统的并行性

1. 并行的概念

并发 两个或两个以上事件在 同一时间段 发生 并行 同时 两个或两个以上事件在 同一时刻 发生

2. 并行性的等级

过程级(程序、进程) 粗粒度 软件实现

指令级(指令之间) 细粒度 硬件实现

(指令内部)

三、指令流水原理

8.3


1. 指令的串行执行

 取指令1
 执行指令1
 取指令2
 执行指令2
 取指令3
 执行指令3
 执行指令3

 取指令
 取指令部件
 完成
 总有一个部件空闲

 执行指令
 执行指令部件
 完成

2. 指令的二级流水



若 取指 和 执行 阶段时间上 完全重叠 指令周期 减半 速度提高 1 倍

2023/4/28

3. 影响指令流水效率加倍的因素

8.3


(1) 执行时间 > 取指时间 执行过程的后半部分,取址部件空闲

(2) 条件转移指令对指令流水的影响 必须等上条指令执行结束,才能确定下条指令的地址, 造成时间损失

解决办法 ? 猜测法

4. 指令的六级流水

8.3



完成一条指令

串行执行

六级流水

6个时间单位

 $6 \times 9 = 54$ 个时间单位

14个时间单位

三、影响指令流水线性能的因素

8.3

- 1. 结构相关 不同指令争用同一功能部件产生资源冲突
 - 解决办法
- 停顿等待
- 指令存储器和数据存储器分开
- 指令预取技术 (适用于访存周期短的情况)
- 2. 数据相关 不同指令因重叠操作, 可能改变操作数的实际 读/写 访问顺序
 - 解决办法
- 后推法
- 采用 旁路技术 (定向技术)
- 3. 控制相关 由转移指令引起
 - 解决办法
- •猜测法,未猜中则产生转移损失

四、流水线性能

8.3

1. 吞吐率

单位时间内流水线所完成指令或输出结果的数量设m 段的流水线各段时间为 \(t \)

• 最大吞吐率

$$T_{pmax} = \frac{1}{\Delta t}$$

• 实际吞吐率

连续处理n条指令的吞吐率为

$$T_p = \frac{n}{m \cdot \Delta t + (n-1) \cdot \Delta t}$$

2. 加速比 S_p

8.3

m 段的流水线的速度与等功能的非流水线的速度之比

设流水线各段时间为△t

完成 n 条指令在 m 段流水线上共需

$$T = m \cdot \Delta t + (n-1) \cdot \Delta t$$

完成 n 条指令在等效的非流水线上共需

$$T'=nm \cdot \Delta t$$


则
$$S_p = \frac{nm \cdot \Delta t}{m \cdot \Delta t + (n-1) \cdot \Delta t} = \frac{nm}{m+n-1}$$

3. 效率

8.3

流水线中各功能段的利用率

由于流水线有 建立时间 和 排空时间 因此各功能段的 设备不可能 一直 处于 工作 状态



2023/4/28


3. 效率

8.3

流水线中各功能段的利用率

流水线各段处于工作时间的时空区 效率 = 流水线中各段总的时空区

$$= \frac{mn\Delta t}{m(m+n-1)\Delta t}$$



 $T_{\rm phi}$

五、流水线的多发技术

8.3

1. 超标量技术

▶ 每个时钟周期内可并发多条独立指令 需配置多个功能部件

2. 超流水线技术

3. 超长指令字技术

- 编译程序将多条能并行操作的指令组合成一条 具有多个操作码字段的超长指令字(可达几百位)
- > 采用 多个处理部件

六、流水线结构

8.3

- 1. 指令流水线结构
- 2. 运算流水线

共性特点: 按执行流程进行分段处理

在段与段之间插入锁存器


分段原则:每段操作时间尽量一致

8.4

一、概述

中断的分类与作用

- 中断技术赋于计算机应变能力,将有序的运行和无序的事件统一起来,大大增强了系统的处理能力
 - 主机外设并行工作
 - 程序调试
 - 故障处理
 - 实时处理
 - 人机交互



二、中断请求标记和中断判优逻辑

8.4

1. 中断请求标记 INTR

一个请求源 一个 INTR 中断请求标记触发器

多个INTR 组成 中断请求标记寄存器



INTR 分散 在各个中断源的 接口电路中


INTR 集中在 CPU 的中断系统内

2023/4/28

2. 中断判优逻辑

8.4


- (1) 硬件实现(排队器)
 - ① 分散 在各个中断源的 接口电路中 链式排队器 参见第五章
 - ②集中在CPU内



INTR₁、INTR₂、INTR₃、INTR₄ 优先级 按 降序 排列


排队器

硬件 在 CPU 内或在接口电路中 (链式排队器)



(2) 软件实现(由中断识别程序查询) 8.4

A、B、C 优先级按 降序 排列



三、中断服务程序入口地址的寻找 8.4

1. 硬件向量法



向量地址 12H、13H、14H 入口地址 200、300、400 2. 软件查询法 8.4

八个中断源 1, 2, ... 8按降序排列


中断识别程序(入口地址 M)

地址	指令	说明
M	SKP DZ 1# JMP 1# SR SKP DZ 2# JMP 2# SR	1# D = 0 跳 (D) 完成触发器) 1# D = 1 转 1# 服务程序 2# D = 0 跳 2# D = 1 转 2# 服务程序
	SKP DZ 8 [#] JMP 8 [#] SR	8 [#] D = 0 跳 8 [#] D = 1 转8 [#] 服务程序

四、中断响应

- 1. 响应中断的条件 允许中断触发器 EINT = 1
- 2. 响应中断的时间

指令执行周期结束时刻由CPU 发查询信号



3. 中断隐指令

8.4

(1) 保护程序断点

断点存于特定地址(0号地址)内 断点进栈

(2) 寻找服务程序入口地址

向量地址 — PC (硬件向量法)


中断识别程序入口地址 $M \longrightarrow PC$ (软件查询法)

(3) 硬件 关中断

INT 中断标记

EINT 允许中断

R-S触发器



五、保护现场和恢复现场

1. 保护现场 { 断点

中断隐指令完成

寄存器 内容 中断服务程序 完成

2. 恢复现场 中断服务程序 完成

中 断 服 务 程

序

保护现场

PUSH

其它服务程序

视不同请求源而定

恢复现场

POP

中断返回


IRET

六、中断屏蔽技术

1. 多重中断的概念

- 高优先级中断请求能否中断运行 中的程序呢?
- 系统硬件、软件开销的权衡
 - ✓ 单重中断
 - 所有中断源均属同一级,离 CPU近的优先级高
 - CPU处理某个中断时,不响应 其他中断
 - ✓ 多重中断

 - 中断嵌套



程序断点 k+1, l+1, m+1


- •硬件故障中断属于最高级
- 其次是程序错误中断
- •非屏蔽中断优于可屏蔽中断
- •DMA请求优先于I/O设备传送的中断请求
- •高速设备优于低速设备
- •输入设备的中断优于输出设备
- •实时设备优先于普通设备

单重中断和多重中断的服务程序流程 单重 多重 取指令 取指令 执行指令 执行指令 否 否 中断否? 中断否? 是 是 中 中 中断响应 中断响应 断隐指令 断 中 中 隐指令 程序断点进栈 程序断点进栈 断 断 周 关中断 关中断 周 期 期 向量地址 \rightarrow PC 向量地址 \rightarrow PC 保护现场 保护现场 中断服务程序 中断服务程序 开中断 设备服务 设备服务 恢复现场 恢复现场 开中断 中断返回 中断返回

2. 实现多重中断的条件

8.4


- (1) 提前 设置 开中断 指令
- (2) 优先级别高的中断源有权中断优先级别低的中断源



3. 屏蔽技术

8.4

(1) 屏蔽触发器的作用



MASK = 0 (未屏蔽)

 $MASK_i = 1$ (屏蔽)

INTR 能被置 "1"

 $INTP_i = 0$ (不能被排队选中)

8.4

(2) 屏蔽字

16个中断源 1, 2, 3, … 16 按 降序 排列

优先级	屏 蔽 字
1	11111111111111
2	011111111111111
3	$0\ 0\ 1\ 1\ 1\ 1\ 1\ 1\ 1\ 1\ 1\ 1$
4	$\begin{smallmatrix} 0 & 0 & 0 & 1 & 1 & 1 & 1 & 1 & 1 & 1 &$
5	$\begin{smallmatrix} 0 & 0 & 0 & 0 & 1 & 1 & 1 & 1 & 1 & 1 &$
6	$\begin{smallmatrix} 0 & 0 & 0 & 0 & 0 & 1 & 1 & 1 & 1 & 1 &$
:	
15	0 0 0 0 0 0 0 0 0 0 0 0 0 1 1
16	0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

(3) 屏蔽技术可改变处理优先等级

8.4

假设

响应优先级不可改变

处理优先级

可改变 (通过重新设置屏蔽字)


中断源	原屏蔽字	新屏蔽字
A	1 1 1 1	1 1 1 1
В	0 1 1 1	0 1 0 0
C	0 0 1 1	0 1 1 0
D	0 0 0 1	0 1 1 1

响应优先级 $A \rightarrow B \rightarrow C \rightarrow D$ 降序排列

处理优先级 $A \rightarrow D \rightarrow C \rightarrow B$ 降序排列

(3) 屏蔽技术可改变处理优先等级


8.4



CPU 执行程序轨迹(原屏蔽字)

(3) 屏蔽技术可改变处理优先等级

8.4



CPU 执行程序轨迹(新屏蔽字)


(4) 屏蔽技术的其他作用

可以人为地屏蔽某个中断源的请求

便于程序控制

(5) 新屏蔽字的设置

8.4



4. 多重中断的断点保护

(1) 断点进栈

- 中断隐指令完成
- (2) 断点存入"0"地址 中断隐指令完成
 - 中断周期 $0 \longrightarrow MAR$

命令存储器写

PC → MDR 断点 → MDR

(MDR) → 存入存储器

- 三次中断,三个断点都存入"0"地址
- ? 如何保证断点不丢失?

(3) 程序断点存入"0"地址的断点保护8.4

地址	内容	说明
0 5	XXXX JMP SERVE	存程序断点 5 为向量地址
SERVE	STA SAVE	保护现场
置屏蔽字	: LDA 0 STA RETURN ENI :	0 地址内容转存开中断其他服务内容
	LDA SAVE JMP @ RETURN	恢复现场 间址返回
SAVE RETURN 2023/4/28	$\times \times $	存放 ACC 内容 转存 0 地址内容

总结:中断系统需解决的问题

8.4

- (1) 各中断源 如何 向 CPU 提出请求?
- (2) 各中断源同时提出请求怎么办?
- (3) CPU 什么 条件、什么 时间、以什么 方式 响应中断?
- (4) 如何保护现场?
- (5) 如何寻找入口地址?
- (6) 如何恢复现场,如何返回?
- (7) 处理中断的过程中又 出现新的中断 怎么办? 硬件 + 软件

友情赠送:

第八章 课后作业

- 8.1 CPU 有哪些功能? 画出其结构框图并简要说明每个部件的作用。
- 8.4 设 CPU 内有这些部件: PC、IR、SP、AC、MAR、MDR 和 CU。
- (1) 画出完成间接寻址的取数指令"LDA @ X"(将主存某地址单元的内容取至 AC 中)的数据流(从取指令 开始)。
 - (2) 画出中断周期的数据流。
- 8.28 设某机有 4 个中断源 $1\2\3\4$,其响应优先级按 $1\rightarrow2\rightarrow3\rightarrow4$ 降序排列,现要求将中断处理次序改为 $4\rightarrow1\rightarrow3\rightarrow2$ 。根据下图给出的 4 个中断源的请求时刻,画出 CPU 执行程序的轨迹。设每个中断源的中断服务程序时间均为 20 μ s。

