计算机组成原理 实验教程

哈尔滨工业大学硬件实验中心 2023.03

第1章 运算器

计算机的一个最主要的功能就是处理各种算术和逻辑运算,这个功能要由 CPU 中的运算器 来完成,运算器也称作算术逻辑部件 ALU。本章首先安排一个基本的运算器实验,了解运算器的基本结构,然后再设计一个加法器和一个乘法器。

1.1 基本运算器实验

1.1.1 实验目的

- (1) 了解运算器的组成结构。
- (2) 基于数据通路图, 观测并分析运算器的工作原理。
- (3) 基于信号时序图,观测并分析运算器的工作原理。

1.1.2 实验设备

PC 机一台, TDX-CMX 实验系统一套。

1.1.3 实验原理

本实验的原理如图 1-1-1 所示。

运算器内部含有三个独立运算部件,分别为算术、逻辑和移位运算部件,要处理的数据存于暂存器 A 和暂存器 B,三个部件同时接受来自 A 和 B 的数据(有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前,如 ARM),各部件对操作数进行何种运算由控制信号 S3...S0 和 CN 来决定,任何时候,多路选择开关只选择三部件中一个部件的结果作为 ALU 的输出。如果是影响进位的运算,还将置进位标志 FC,在运算结果输出前,置 ALU 零标志。ALU 中所有模块集成在一片 CPLD 中。

逻辑运算部件由逻辑门构成,较为简单,而后面又有专门的算术运算部件设计实验,在此对这两个部件不再赘述。移位运算采用的是桶形移位器,一般采用交叉开关矩阵来实现,交叉开关的原理如图 1-1-2 所示。图中显示的是一个 4X4 的矩阵(系统中是一个 8X8 的矩阵)。每一个输入都通过开关与一个输出相连,把沿对角线的开关导通,就可实现移位功能,即:

- (1) 对于逻辑左移或逻辑右移功能,将一条对角线的开关导通,这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接 0。
- (2) 对于循环右移功能,右移对角线同互补的左移对角线一起激活。例如,在 4 位矩阵中使用 '右 1'和'左 3'对角线来实现右循环 1 位。
- (3) 对于未连接的输出位,移位时使用符号扩展或是 0 填充,具体由相应的指令控制。使用另外的逻辑进行移位总量译码和符号判别。




图 1-1-1 运算器原理图

ALU 的输入是通过 IN7~IN0 来引入的,而输出则是通过三态门 74LS245 已经连到 CPU 内总线上了,另外还有指示灯标明进位标志 FC 和零标志 FZ。请注意:实验箱上凡丝印标注有马蹄形标记' ___',表示这两根排针之间是连通的。图中除 T4 和 CLR,其余信号均来自于 ALU 单元的排线座,实验箱中所有单元的 T1、T2、T3、T4 都连接至控制总线单元的 T1、T2、T3、T4,CLR 都连接至 CON 单元的 CLR 按钮。T4 由时序单元的 TS4 提供(时序单元的介绍见附录二),其余控制信号均由 CON 单元的二进制数据开关模拟给出。控制信号中除 T4 为脉冲信号外,其余均为电平信号,其中 ALU B 为低有效,其余为高有效。




图 1-1-2 交叉开关桶形移位器原理图

暂存器 A 和暂存器 B 的数据能在 LED 灯上实时显示,原理如图 1-1-3 所示(以 A0 为例,其它相同)。进位标志 FC、零标志 FZ 和数据总线 D7...D0 的显示原理也是如此。



图 1-1-3 A0 显示原理图

ALU 和寄存器堆的连接如图 1-1-4 所示,这里的 OUT[7..0]也连接到了 CPU 内总线上。运算器的逻辑功能表如表 1-1-1 所示,其中 S3 S2 S1 S0 CN 为控制信号,FC 为进位标志,FZ 为运算器零标志,表中功能栏内的 FC、FZ 表示当前运算会影响到该标志。




图 1-1-4 ALU 和外围电路连接原理图

表 1-1-1 运算器逻辑功能表

运算类型	S3 S2 S1 S0	CN	功 能		
逻辑运算	0000	X	F=A(直通)		
	0001	X	F=B (直通)		
	0010	X	F=AB	(FZ)	
	0011	X	F=A+B	(FZ)	
	0100	X	F=/A	(FZ)	
移位运算	0101	X	F=A 不带进位循环右移 B (取低 3 位) 位	(FZ)	
	0110	0	F=A 逻辑右移一位	(FZ)	
		1	F=A 带进位循环右移一位	(FC, FZ)	
	0111	0	F=A 逻辑左移一位	(FZ)	
		1	F=A 带进位循环左移一位	(FC, FZ)	
算术运算	1000	X	置 FC=CN	(FC)	
	1001	X	F=A 加 B	(FC, FZ)	
	1010	X	F=A 加 B 加 FC	(FC, FZ)	
	1011	X	F=A 減 B	(FC, FZ)	
	1100	X	F=A 減 1	(FC, FZ)	
	1101	X	F=A 加 1	(FC, FZ)	
	1110	X	(保留)		
	1111	X	(保留)		

^{*}表中"X"为任意态,下同

1.1.4 实验步骤

本实验支持两种方式运行: 本机运行(不需电脑)和联机运行(需要电脑)。其中联机运行方式既支持数据通路图的观测,也支持信号时序图的观测。

一. 本机运行

(1) 把时序与操作台单元的"MODE"用短路块短接,使系统工作在四节拍模式,JP1 用短路块将 1、2 短接,按图 1-1-5 连接实验电路,并检查无误。图中将用户需要连接的信号用圆圈标明(其它实验相同)。




图 1-1-5 实验接线图

- (2) 将时序与操作台单元的开关 KK2 置为'单拍'档,开关 KK1、KK3 置为'运行'档。
- (3) 打开电源,如果听到有'嘀'报警声,说明有总线竞争,应立即关闭电源,重新检查接线,直到错误排除。然后按动 CON 单元的 CLR 按钮,将运算器的 A、B和 FC、FZ 清零。
- (4) 用输入开关向暂存器 A 置数。

按动 2 次时序单元的 ST 按钮,产生 T1、T2 节拍后,拨动 CON 单元的 SD17...SD10 数据开关,形成二进制数 01100101(或其它数值),数据显示亮为 '1',灭为 0'。置LDA=1, LDB=0,按动 2 次 ST 按钮产生 T3、T4 节拍,则将二进制数 01100101 置入暂存器 A 中, 暂存器 A 的值通过 ALU 单元的 A7...A0 八位 LED 灯显示。

(5) 用输入开关向暂存器 B 置数。

接动 2 次时序单元的 ST 接钮,产生 T1、T2 节拍后,拨动 CON 单元的 SD17...SD10 数据开关,形成二进制数 10100111(或其它数值)。置 LDA=0,LDB=1,接动 2 次 ST 按钮产生 T3、T4 节拍,则将二进制数 10100111 置入暂存器 B 中,暂存器 B 的值通过 ALU 单元的 B7...B0 八位 LED 灯显示。

(6) 改变运算器的功能设置,观察运算器的输出。

按动 2 次时序单元的 ST 按钮,产生 T1、T2 节拍后,置 ALU_B=0、LDA=0、LDB=0,然后按表 1-1-1 置 S3、S2、S1、S0 和 Cn 的数值,并观察数据总线 LED 显示灯显示的结果。如置 S3、S2、S1、S0 为 1001,运算器作加法运算,置 S3、S2、S1、S0 为 0010,运算器作逻辑与运算。按动 2 次 ST 按钮产生 T3、T4 节拍,观察 FC、FZ 标志位变化。

二. 联机运行

如果实验箱和 PC 联机操作,则可通过软件中的数据通路图来观测实验结果(软件使用说明请看附录 1),也可通过软件中的信号时序图来观测实验结果。

(1) 观测数据通路图

打开 TDX-CMX 软件,选择联机软件的"【实验】—【运算器实验】",打开运算器实验的数据通路图,如图 1-1-6 所示。

操作方法同本机运行,每按动一次 ST 按钮,数据通路图会有数据的流动,反映当前运算器所做的操作,或在软件中选择"【调试】一【单节拍】",其作用相当于将时序单元的状态开关 KK2 置为'单拍'档后按动了一次 ST 按钮,数据通路图也会反映当前运算器所做的操作。

重复上述操作,并完成表 1-1-2。然后改变 A、B 的值,验证 FC、FZ 的锁存功能。点击联机软件的"【回放】—【保存...】"按钮,可保存数据通路图的实验过程。




图 1-1-6 数据通路图


运算类型	A	В	S3 S2 S1 S0	CN	结果
	65	A7	0 0 0 0	X	F=(65) FC=() FZ=()
	65 A7 0 0 0 0 0 X F=(65) FC=() F 65 A7 0 0 0 1 X F=(A7) FC=() F 0 0 1 1 X F=() FC=() F 0 1 0 0 X F=() FC=() F 0 1 1 0 F=() FC=() F 1 F=() FC=() F 0 1 1 1 F=() FC=() F 1 O 0 0 X F=() FC=() F 1 O 1 0 (FC=0) X F=() FC=() F 1 O 1 0 (FC=1) X F=() FC=() F 1 O 1 1 X F=() FC=() F 1 O 1 1 X F=() FC=() F 1 O 1 1 X F=() FC=() F 1 O 1 1 X F=() FC=() F	F=(A7) FC=() FZ=()			
逻辑运算			0 0 1 0	X	F=() FC=() FZ=()
			0 0 1 1	X	F=() FC=() FZ=()
			0 1 0 0	X F=(65) FC=() FZ= X F=(A7) FC=() FZ=(X F=() FC=() FZ=(D F=() FC=() FZ=(D F=() FC=() FZ=(T F=() FC=() FZ=(T F=	F=() FC=() FZ=()
			0 1 0 1	X	F=() FC=() FZ=()
移位运算		0.1.1.0	0	F=() FC=() FZ=()	
			0 1 1 0	1	F=() FC=() FZ=()
			0 1 1 1	0	F=() FC=() FZ=()
			0 1 1 1	X F=() FC=() X F=() FC=() 0 F=() FC=() 1 F=() FC=() 0 F=() FC=() 1 F=() FC=() X F=() FC=() X F=() FC=() X F=() FC=() X F=() FC=() Y F=() FC=()	F=() FC=() FZ=()
			1 0 0 0	X	F=() FC=() FZ=()
			1 0 0 1	X	F=() FC=() FZ=()
			1 0 1 0 (FC=0)	X F=() FC=() FZ=() T F=() FC=() FZ=() X F=() FC=() FZ=() Y F=() FC=() FZ=()	F=() FC=() FZ=()
算术运算			1 0 1 0 (FC=1)	X	F=() FC=() FZ=()
			1 0 1 1	X	F=() FC=() FZ=()
			1 1 0 0	X	F=() FC=() FZ=()
			1 1 0 1	Х	F=() FC=() FZ=()

表 1-1-2 运算结果表

(2) 观测信号时序图



图 1-1-7 选择观察信号



弹出时序观测窗,操作方法同本机运行,可得到如下图 1-1-8 所示的时序图。

图 1-1-8 观察信号时序

观察上图,可知暂存器 A 的控制信号 LDA 在第一个机器周期的 T2 节拍后已经有效,但是暂存器 A 的数据在 T4 节拍上升沿才改变为 65H,说明暂存器 A 的输入是时序逻辑,受 T4 节拍控制。暂存器 B 同理。运算方式选择 S3..S0 在第三个机器周期 T2 节拍后被设置为算术加法运算,进位标志 FC 在 T4 节拍上升沿才改变,说明进位标志 FC 是时序逻辑,受 T4 节拍影响。运算器的输出在第三个机器周期T2 节拍结束后T3 节拍来之前 ALU_B 变有效后直接输出结果,可知运算器的输出是组合逻辑,只受 ALU_B 影响。右键点击保存按钮可将时序观测窗结果保存为图片格式。

思考题:将 A=01H 和 B=02H 进行逻辑与运算,观察运算器零标志 FZ 的时序,是否和进位标志 FC 一致?

1.2 阵列乘法器设计实验

1.2.1 实验目的

- (1) 掌握乘法器的原理及其设计方法。
- (2) 熟悉 FPGA 应用设计及 EDA 软件的使用。


1.2.2 实验设备

PC 机一台, TDX-CMX 实验系统一套。

1.2.3 实验原理

硬件乘法器常规的设计是采用"串行移位"和"并行加法"相结合的方法,这种方法并不需要很多的器件,然而"加法-移位"的方法毕竟太慢。随着大规模集成电路的发展,采用高速的单元阵列乘法器,无论从计算机的计算速度,还是从提高计算效率,都是十分必要的。阵列乘法器分带符号和不带符号的阵列乘法器,本节只讨论不带符号阵列乘法。高速组合阵列乘法器,采用标准加法单元构成乘法器,即利用多个一位全加器(FA)实现乘法运算。

对于一个 4位二进制数相乘, 有如下算式:



这个 4 × 4 阵列乘法器的原理如图 1-3-1 所示。




图 1-3-1 4×4 阵列乘法器原理图

FA(全加器)的斜线方向为进位输出,竖线方向为和输出。图中阵列的最后一行构成了一个串行进位加法器。由于 FA一级是无需考虑进位的,它的进位被暂时保留下来不往前传递,因

此同一极中任意一位 FA 加法器的进位输出与和输出几乎是同时形成的,与"串行移位"相比可大大减少同级间的进位传递延迟,所以送往最后一行串行加法器的输入延迟仅与 FA 的级数(行数)有关,即与乘数位数有关。本实验用 FPGA 来设计一个 4×4 位加法器,且全部采用原理图方式实现。

1.2.4 实验步骤

1.2.4.1 根据上述阵列乘法器的原理,使用 Quartus 软件编辑相应的电路原理图并进行编译, 其在 FPGA 芯片中对应的引脚如图 1-3-2 所示,框外文字表示连线标号,框内文字表示该引脚的含义 (本实验例程见'安装路径\FPGA\Multiply\Multiply\qpf'工程)。




图 1-3-2 引脚分配图

1.2.4.2 关闭实验系统电源,按图 1-3-3 连接实验电路,图中将用户需要连接的信号用圆圈标明。1.2.4.3 打开实验系统电源,将下载电缆插入扩展单元的 E_JTAG 口,把生成的 SOF 文件下载到扩展单元中去,扩展单元介绍见实验 1.2。




图 1-3-3 阵列乘法器实验接线图

1.2.4.4 以 CON 单元中的 SD10...SD13 四个二进制开关为乘数 A, SD03...SD00 四个二进制开关为被乘数 B, 而相乘的结果在扩展单元的 L7...L0 八个 LED 灯显示。给 A 和 B 置不同的数, 观察相乘的结果。