

课程内容

- 数制与码制(第一章)
- 逻辑代数(第二章)
- 组合逻辑电路(第四章)
- 触发器 (第五章)
- 时序逻辑电路(第六章)
- 集成门电路(第三章)




问题1: 低电平---0; 高电平---1 几伏为高电平? 几伏为低电平?

问题2: 输出跟着输入变化,能变多快? 1MHz? 500MHz?1GHz?



问题3: 理想情况,一个门能驱动无数个负载,实际上不能,为什么?




第三章 门电路

概述


半导体二极管门电路


TTL门电路

CMOS门电路




双向传输应用需求








例2分析上面逻辑门功能,当EN=H时,Y=?


3.1.5 TTL 三态门
















EN'	Y
1	Z -
0	(AB)'

练习1 填写下面不同三态门的特性




(1)构成单向总线




任何时刻 EN_1 、 EN_2 、 EN_3 中只能有一个为有效电平,

使相应三态门工作,而其他三 态输出门处于高阻状态,从而 实现了总线的复用。


(2)构成双向总线




例2 分析下面双向总线, EN=1时, EN=0时的信号方向




例2 分析下面双向总线, EN=1时, EN=0时的信号方向




3.1.7 集电极开路TTL门—OC门(Open collector gate)





3.1.7 集电极开路TTL门—OC门(Open collector gate)



 R_1 R_2 R_3 R_4 R_5 R_5

输出为高时, R_L不能太大, 否则使Vo<3.4V 破坏高逻辑

理想: R_I=0, V_O=5V

输出为低时, R_L 不能太小,否则使 $V_0>0.3V$ 破坏低逻辑

要保证V_o, 高≥3. 4V, 低≤0.3V R_L的值不能太大也不能太小, page134计算RL


3.1.8 OC门应用


1)线与功能(节省与门)


R_L取值合适,就可线与


 $Y=Y_1 \cdot Y_2 = (AB)' \cdot (CD)'$

2) 电平转换











逻辑门多余输入端的处理

与门和与非门的多余输入端接逻辑1或者与有用输入端并接。



练习2 若用下列电路实现非运算,试改错。 (已知 $R_{OFF} \approx 700 \Omega$, $R_{ON} \approx 2.1 k\Omega$)



第三章 集成门电路

概述

半导体二极管门电路


TTL门电路 (Transistor-Transistor Level)

CMOS门电路 Complementary

Metal-Oxide – Semiconductor Field Effect Transistor


互补金属-氧化物-半导体场效应管


3.2 MOS管的结构



N沟道增强型MOS管

当VGS>0时,且足够大至 VGS>VGS(th), D-S间形成导 电沟道(N型层), VGS越大,导电沟道越宽







(a)

(b)

N沟道增强型MOS管

$$V_{
m DS}$$
 \uparrow \rightarrow ${f i}_{
m D}$ \uparrow , $V_{
m DS}$ \uparrow \uparrow \rightarrow ${f i}_{
m D}$ 不变 $V_{
m GS}$ $<$ $V_{
m GS}$ (th), ${f i}_{
m D}$ =0







(a)


(b)

N沟道增强型MOS管


$$V_{\mathrm{DS}}\uparrow \rightarrow \mathbf{i_{D}}\uparrow$$
, $V_{\mathrm{DS}}\uparrow\uparrow \rightarrow \mathbf{i_{D}}$ 不变 $V_{\mathrm{GS}}< V_{\mathrm{GS}(\mathrm{th})}$, $\mathbf{i_{D}}=\mathbf{0}$








MOS管的基本开关电路



当
$$V_{\rm I} = V_{\rm IL} < V_{\rm GS}({\rm th}) \longrightarrow {\rm T}$$
截止 $\longrightarrow V_{\rm O} = V_{\rm OH} \approx V_{\rm DD}$

所以 MOS管D-S间相当于一个受 Vi控制的开关。

3.2.2 重要的CMOS基本逻辑门结构



T,为驱动管, T_1 为负载管

$$V_{
m DD} > V_{
m GS(th)N} + \left| V_{
m GS(th)P} \right|$$

1. 输入为低电平 $v_{
m I}$ = $V_{
m IL}$ =0V时,
 $v_{
m GS1}$ = $-V_{
m DD}$, T_1 导通
 $v_{
m GS2}$ = 0 , T_2 截止
 $v_{
m O} = V_{
m OH} pprox V_{
m DD}$

2. 输入为高电平 $v_{
m I}$ = $V_{
m IH}$ = $V_{
m DD}$ 时,
 $v_{
m GS1}$ = 0 , T_1 截止
 $v_{
m GS2}$ = $V_{
m DD}$, T_2 导通

实现逻辑"非"功能

二、电压电流传输特性

*AB段: $v_{\rm I} < V_{\rm GS(th)N}$

 T_1 导通, T_2 截止 $\Rightarrow v_{\rm O} = V_{\rm OH} = V_{\rm DD}$

*CD段: $v_{\rm I} > V_{\rm DD} - \left| V_{\rm GS(th)P} \right|$


 T_2 导通, T_1 截止 $\Rightarrow v_0 = V_{OL} = 0$


*BC段: $V_{GS(th)N} < v_I < V_{DD} - |V_{GS(th)P}|$


 T_1 、 T_2 同时导通

若 T_1 、 T_2 参数完全对称,

$$v_{\mathrm{I}} = \frac{1}{2} V_{\mathrm{DD}}$$
时, $v_{\mathrm{O}} = \frac{1}{2} V_{\mathrm{DD}}$








3.2.2 重要的CMOS基本逻辑门结构



是限為於於

与非门 Y = (AB)'



T₂、T₄为驱动管 ← T₁、T₃为负载管

• 与非门结构特点:

上并下海

驱动管相串联,负载管相并联。


● 工作原理:

- 当输入均为高电平时,驱动管均导通,负载管均截 此,输出为低电平。
- 当输入中有低电平时,低电平输入端相对应的驱动管截止,负载管导通,输出为高电平。



3.2.2 重要的CMOS基本逻辑门结构

或非门 Y = (A+B)'



T₂、T₄为驱动管T₁、T₃为负载管


上岸下并


• 或非门结构特点:


驱动管相并联,负载管相串联。

- 工作原理:
 - 当输入中有高电平时, 高电平输入端对应的驱 动管导通,负载管截止, 输出为低电平。
 - 当输入均低电平时,驱动管均截止,负载管均导通,输出为高电平。

3.2.2 重要的CS基本逻辑门结构







a) 反相结构

b) 与非结构

 $-V_{
m DD}$

- Y


 T_2

c)或非结构


$$Y = (AB)'$$

$$Y = (A+B)'$$


例3:分析电路的逻辑功能。




例3:分析电路的逻辑功能。





3.2.3 CMOS三态门





3.2.3 CMOS三态门






EN'	Y
0	A'
1	Z (高阻)

3. 2. 4 漏极开路的CMOS门电路(OD门)


1. 电路、逻辑符号和工作原理



- a) 使用时需外接 R_L , $V_{DD2}(V_{DD2}$ 可以不等于 V_{DD1})
- b) 可将输出并联使用,实现线与
- c) 可用作电平转换

2. 可实现线与

两个或多个 OD 门的输出端直接相连,相当于将这些输出信号相与,称为线与。




相当于与门作用。 因为 Y_1 、 Y_2 中有低电 平时,Y为低电平;只有 Y_1 、 Y_2 均为高电平时,Y 才为高电平,故 $Y=Y_1\cdot Y_2$ 。

$$Y = Y_1 \cdot Y_2 = (AB)' \cdot (CD)' = (AB + CD)'$$



只有 OD 门才能实现线与


3.2.5 CMOS传输门



设
$$V_{IH} = V_{DD}$$
, $V_{IL} = 0$
(1)当 $C = 0$, $C' = 1$
 $V_{I} = 0 \sim V_{DD}$ 时,则 T_{1} 、 T_{2} 均截止,相当于开关断开


$$(2)$$
当 $C=1$, $C'=0$ $v_{I}=0 \sim V_{DD}$ 时, T_{I} 和 T_{2} 至少一个导通相当于开关闭合, $v_{O}=v_{I^{\circ}}$


3.2.5 CMOS传输门



所以 $V_{\rm I}$ 在0~ $V_{\rm DD}$, $T_{\rm 1}$ 和 $T_{\rm 2}$ 至少一个导通, $V_{\rm I}$ - $V_{\rm O}$ 之间为低电阻.

3.2.5 CMOS传输门





3.2.6 CMOS集成逻辑门使用要点

- 1. 注意不同系列 CMOS 电路允许的电源电压范围不同, 一般多用 +5 V。电源电压越高, 抗干扰能力也越强。
- 2. 闲置输入端的处理
- 不允许悬空。
 - 可与有用输入端并联使用。但这样会增大输入电容, 使速度下降,因此工作频率高时不宜这样用。
 - 与门和与非门的闲置输入端可接正电源或高电平; 或门和或非门的闲置输入端可接地或低电平。
- 3. 若输入端经电阻接地,则该输入端为低电平。

CMOS 门电路比之TTL的主要特点

- 功耗极低
- 抗干扰能力强
- 电源电压范围宽
- 输出信号摆幅大 $(V_{OH} \approx V_{DD}, V_{OL} \approx 0 \text{ V})$
- 输入阻抗高
- 扇出系数大


练习3


下面逻辑门输出什么?


已知TTL逻辑门


 $R_{\text{OFF}} \approx 700 \ \Omega$


 $R_{\rm ON} \approx 2.5 \ \rm k\Omega$














作业

- 3.7、 已知内部电路, 判断是什么逻辑门
- 3.8 画输出波形(三态门, OC门)
- 3.13(d), 3.14 (6)
- 3.15 逻辑门输入端连接大电阻、小电阻、输出=?(有0ci))

3.11

3, 27

3.8

3,12

- **3.19** 电压表,测试TTL或门,电压值=?
- 3.20 电压表,测试CMOS与非门,电压值=?
- 3.29 判断哪些门可以输出端并联