



### سازی پردازنده MIPS

#### اهداف

- ۱- یادگیری مفاهیم اصلی معماری کامپیوتر
  - ۲- یادگیری مفاهیم خط لوله در پردازنده
- ۳- تاثیرات اجزای مختلف پردازنده در کارایی آن و نحوه افزایش آن
  - ۴- یادگیری طراحی سخت افزار و کدنویسی هافمن
    - ۵- نحوه کدنویسی Verilog با قابلیت سنتز
  - خوه عیبیابی و تست مدارهای سخت افزاری طراحی شده

#### توضيحات كلى

- ۱- در این آزمایش باید یک پردازنده MIPS ساده که دارای ۱۸ دستور العمل اصلی است، پیادهسازی گردد.
- ۲- معماری اصلی این پردازنده را طراحی و کد Verilog آن را (با توضیحات کامل) به طور سنتزشدنی نوشته شود.
- ۳- ابتدا کد را با استفاده از ModelSim شبیه سازی و نتایج آن را در آزمایشگاه نشان دهید. سپس کد را با استفاده از Quartus II سنتز باید در گزارش کار بیاید) و سپس برد را برنامهریزی کنید.
  - ۴- برای هر قسمت از این پردازنده (هر ماژول) باید یک ماژول تست نوشته و آن را شبیهسازی و تست نمایید.
  - ۵- پس از طراحی تمامی ماژولهای پردازنده، ماژولها را به یکدیگر متصل نمایید و کل پردازنده را شبیهسازی و تست نمایید.
- ۶- برای تست نهایی پردازنده یک ماژول سطح بالا (Testbench) طراحی کنید که کد دودویی یک عملیات (مانند حاصلضرب دو عدد) را داخل Program ROM قرار دهید و آن را خط به خط اجرا نمایید. تا در نهایت جواب نهایی حاصل شود. برای تبدیل کد اسمبلی به کد ماشین می توانید از برنامهای که به شما داده می شود استفاده کنید.
- ۷- همچنین برای تست باید یک کلاک دستی به سیستم اضافه کنید، به طوری که با هر بار فشردن [0] KEY یک کلاک زده می شود، که از این کلاک برای تست استفاده می شود. بدین شکل که اگر [0] SW صفر باشد پردازنده با کلاک برد (حالت عادی) و اگر SW[0] یک باشد با کلاک دستی (حالت تست) کار می کند. هنگامی که در حالت تست قرار می گیرد باید دستوری که داخل هر پایپ از پردازنده قرار دارد را برروی Segment-های متناظر (Seg ۵) به ترتیب) نشان دهید.





### دستور کار

پردازنده ای که در این آزمایش طراحی و پیاده سازی می گردد، یک پردازنده MIPS ساده شده است که دارای ۱۸ دستور العمل اصلی است. این پردازنده قابلیت انجام علمیات های ریاضی (ADD, ADDI, SUB,SUBI)، عملیات های بردازنده قابلیت انجام علمیات های ریاضی (BEZ, BNE)، عملیات خواندن و نوشتن در حافظه (LD, ST)، عملیات پرش شرطی (BEZ, BNE) و پرش غیرشرطی (JMP) را دارد. لیست عملیات ها به همراه جزئیات آنها در جدول ۱ آورده شده است.

R-type Instructions			Bits				
		Description	31:26	25:21	20:16	15:11	11:00
			OP Code	RS1	RS2	RD	
0	NOP	No Operation	000000	rs1 (0)	rs2 (0)	rd (0)	00000000000
1	ADD	Addition	000001	rs1	rs2	rd	00000000000
3	SUB	Subtraction	000011	rs1	rs2	rd	00000000000
5	AND	And	000101	rs1	rs2	rd	00000000000
6	OR	Or	000110	rs1	rs2	rd	00000000000
7	NOR	Nor	000111	rs1	rs2	rd	00000000000
8	XOR	Xor	001000	rs1	rs2	rd	00000000000
9	SLA	Shift left arithmetic	001001	rs1	rs2	rd	00000000000
10	SLL	Shift left logical	001010	rs1	rs2	rd	00000000000
11	SRA	Shift right arithmetic	001011	rs1	rs2	rd	00000000000
12	SRL	Shift right logical	001100	rs1	rs2	rd	00000000000
I-type Instructions			Bits				
			31:26	25:21	20:16	15:00	
32	ADDI	Add Immediate	100000	rs1	rd	immediate	
33	SUBI	Sub Immediate	100001	rs1	rd	immediate	
36	LD	Load	100100	rs1	rd	offset	
37	ST	Store	100101	rs1	rd(rs)	offset	
40	BEZ	Branch Equal Zero	101000	rs1	00000	offset	
41	BNE	Branch Not Equal	101001	rs1	rd(rs)	offset	
42	JMP	Jump	101010	00000	00000	offset	

جدول ۱- لیست دستورهای پردازنده





نکته: دستورات ADDI/SUBI/LD/ST/BEZ/BNE/JMP که دارای مقدار immediate یا  $^{-2^{16}}$  هستند، مقدار آن بین  $^{-2^{16}}$  تا  $^{-2^{16}}$  هستند، مقدار آن بین  $^{-2^{16}}$  هستند.

 $(-2^{16} \le Immediate (Offset) \le +2^{16}-1)$ 

#### مشخصات پردازنده:

- ۱- پهنای خط داده: ۳۲ بیت
- ۲- تعداد مراحل خط لوله: ۵ مرحلهای
- ۳- تعداد دستورات: ۱۸ دستور، به علاوه دستور صفر که NOP است.
  - ۴- میزان تاخیر انشعاب: ۲ مرحله
- ۵- ۳۲ ثبات همه منظوره ( ثبات صفر خاص است، براساس معماری MIPS همواره مقدار آن صفر خواهد بود)
- ۶- آدرسدهی برحسب بایت و فضای آدرس دستورات (Instructions) و داده (Data) تفکیک شده می باشد.
   (آدرس ۰ تا ۱۰۲۳ به Data Memory اختصاص دارد و آدرس ۱۰۲۴ به بعد به Data Memory تعلق دارد.)
  - ۷- تمامی پرشها از نوع محلی تعریف شده است و پس از پرش مقدار رجیستر شمارنده دستور به شکل زیر خواهد بود.


۸- قابلیت تشخیص و جلوگیری هازاد دادهای (Hazard Detection Unit) و واحد ارسال به جلو (Forwarding Unit) ندارد.





#### معماري پردازنده

در شکل ۱ معماری کلی پردازنده در سطح RTL ترسیم شده است.



شکل ۱- معماری کلی پردازنده MIPS ساده شده





#### • ایجاد تمامی Pipe-line به صورت کامل

برای ایجاد خط لوله به ازای تمامی مراحل تمامی مراحل پردازنده و رجیسترهای پشت هر مرحله یک ماژول با ورودی خروجیهای زیر ایجاد کنید. مقادیر PC را به تمامی مراحل پایپ ارسال نمایید این کار در اشکال زدایی کد بسیار مفید خواهد بود.

مرحله واکشی و رجیستر پس از آن

```
module IF Stage
                                     1 module IF Stage reg
2
   2 =
3
           input clk,
                                      3
                                              input clk,
4
           input rst,
                                      4
                                              input rst,
           input Br_taken,
5
                                     5
                                              input flush,
          input [31:0] Br Addr,
6
                                     6
                                              input [31:0] PC in,
7
          output [31:0] PC,
                                      7
                                              input [31:0] Instruction_in,
8
           output [31:0] Instruction
                                     8
                                              output reg [31:0] PC,
9
                                              output reg [31:0] Instruction
        );
                                     10
```





مرحله دیکد و رجیستر پس از آن

```
module ID Stage reg
                                         3
                                                     input clk,
      module ID_Stage
                                          4
                                                     input rst,
 2
    5
                                                     //from EXE Stage
 3
             input clk,
                                                     input Flush,
                                          6
 4
             input rst,
                                          7
                                                     //to stage registers
 5
             //From IF
                                                     input[4:0] Dest in,
                                          8
 6
             input[31:0] Instruction,
                                          9
                                                     input[31:0] Reg2 in,
 7
             //From WB Stage
                                        10
                                                     input[31:0] Val2 in,
 8
             input WB Write Enable,
                                                     input[31:0] Vall in,
                                         11
 9
             input[4:0] WB Dest,
                                        12
                                                     input[31:0] PC in,
10
             input[31:0] WB Data,
                                        13
                                                     input Br taken in,
                                                     input[3:0] EXE CMD in,
11
             //to IF stage registers
                                        14
12
             output IF_flush,
                                         15
                                                     input MEM R EN in,
                                                     input MEM W EN in,
                                        16
13
             //to stage registers
                                                     input WB EN in,
                                        17
14
             output[4:0] Dest,
                                        18
                                                     //to stage registers
15
             output[31:0] Reg2,
                                         19
                                                     output
                                                              reg[4:0] Dest,
16
             output[31:0] Val2,
                                        20
                                                              reg[31:0] Reg2,
                                                     output
17
             output[31:0] Vall,
                                        21
                                                     output
                                                              reg[31:0] Val2,
18
             output Br taken,
                                        22
                                                     output
                                                              reg[31:0] Vall,
             output[3:0] EXE CMD,
19
                                        23
                                                     output
                                                              reg[31:0] PC out,
20
             //MEM Signals
                                        24
                                                     output
                                                              reg Br taken,
21
             output MEM R EN,
                                                              reg [3:0] EXE CMD,
                                        25
                                                     output
22
             output MEM W EN,
                                        26
                                                     output
                                                              reg MEM_R_EN,
23
             //Write Back Enable
                                                              reg MEM W EN,
                                        27
                                                     output
24
             output WB EN,
                                        28
                                                     output
                                                              reg WB EN
25
```

مرحله اجرا و رجیستر پس از آن

```
input clk,
                                                      input rst,
                                          5
                                                      input WB_en_in,
                                                      //MEM Signals
                                                      input MEM R EN in,
                                          8
                                                      input MEM W EN in,
                                          9
     module EXE_stage
                                         10
                                                      input [31:0] PC_in,
 2
    11
                                                      input [31:0] ALU result in,
 3
             input clk,
                                                      input [31:0]ST val in,
                                         12
            input [3:0] EXE CMD,
 4
                                         13
                                                      input [31:0] Dest_in,
 5
             input [31:0] val1,
                                         14
 6
            input [31:0] val2,
                                         15
                                                      output
                                                               reg WB_en,
 7
             input [31:0]val_src2,
                                                      //MEM_Signals
                                         16
 8
             input [31:0] PC,
                                                               reg MEM_R EN,
                                         17
                                                      output
 9
            input [1:0] Br type,
                                         18
                                                      output
                                                               reg MEM W EN,
10
                                         19
                                                      output
                                                               reg[31:0]PC,
11
            output [31:0] ALU result,
                                         20
                                                               reg[31:0]ALU result,
                                                      output
12
            output [31:0] Br_Addr,
                                         21
                                                      output
                                                               reg[31:0] ST_val,
13
            output Br_tacken
                                                      output
                                                               reg[4:0] Dest
```

module EXE\_stage\_reg



module MEM stage reg



مرحله حافظه و رجیستر پس از آن

```
3
                                                      input clk,
                                                      input rst,
                                          5
                                                      input WB en in,
                                                      //MEM_Signals
                                          6
                                                      input MEM R EN in,
                                          8
                                                      //memory Address
                                          9
                                                      input [31:0]ALU_result_in,
                                         10
    module MEM_stage
                                         11
                                                      input [31:0] Mem_read_value_in,
2
    input [4:0] Dest_in,
                                         12
3
            input clk,
                                         13
 4
            //MEM Signals
                                                      output reg WB_en,
            input MEM R EN in,
5
                                                      //MEM Signals
            input MEM_W_EN_in,
6
                                                      output reg MEM_R EN,
                                         16
7
                                                      //memory Address
8
            input [31:0] ALU_result_in,
                                                      output reg [31:0] ALU result,
9
            input [31:0]ST_val,
                                         19
10
                                         20
                                                      output reg [31:0]Mem_read_value,
            //MEM_Signals
11
                                                      output reg [4:0]Dest
            output[31:0] Mem_read_value 22
12
13
```

2

مرحله بازنويسي

```
module WB_stage
 2
    3
             input clk,
 4
             input WB_en_in,
 5
             //MEM_Signals
 6
             input MEM R EN,
             //memory Address
 7
             input [31:0] ALU_result,
 8
 9
             input [31:0] Mem_read_value,
10
11
             input [4:0] Dest_in,
12
13
             output WB en,
             output [31:0] Write_value,
14
15
             output [4:0] Dest
16
```





#### مرحله واكشى

در مرحله واکشی دستورالعمل به یک ثبات برای نگه داری شماره برنامه (PC) نیاز است. همانطور که در شکل ۱ دیده می شود، این ثبات با توجه به نوع دستور، با PC+4 یا آدرس پرش(Branch Address) جایگزین می شود. همچنین از یک حافظه دستور العمل ناهمگام (Instruction Memory) برای نگهداری دستورالعملها استفاده می شود.

```
module IF_Stage_reg
      module IF_Stage
    3
            input clk,
                                            3
                                                     input clk,
4
                                            4
                                                     input rst,
            input rst,
5
            input Br_taken,
                                            5
                                                     input flush,
            input [15:0] Br_Addr,
                                            6
                                                     input [31:0] PC in,
6
7
            output [31:0] PC,
                                            7
                                                    input [31:0] Instruction_in,
                                            8
8
                                                    output reg [31:0] PC,
            output [31:0] Instruction
9
                                            9
                                                    output reg [31:0] Instruction
10
```

#### • مرحله کدگشایی (دیکد)

در مرحله کدگشایی میبایست دستور به صورت کامل دیکد گردد، سیگنالهای کنترلی ایجاد و مقادیر رجیستر خوانده شود. برای پیاده سازی مرحله کد گشایی انجام مراحل زیر الزامیست

۱- ایحاد مجموعه ثباتهای عمومی

یک آرایه ۳۲ تایی با ثباتهای ۳۲ بیتی، که دارای یک پورت نوشتن همگام با لبه پایین رونده و دو پورت خواندن ناهمگام است. نکته: در این پردازنده ثبات شماره صفر همواره مقدار 0 را در خود نگهداری می کند. لیست پورتها مجموعه ثباتها در زیر نشان داده شده است.

```
module Registers file
    3
            input clk,
4
            input rst,
5
            input [4:0] srcl,
6
            input [4:0] src2,
            input [4:0] dest,
8
            input [31:0] Write Val,
9
            input Write EN,
10
            output [31:0] regl,
11
            output [31:0] reg2
```

#### ۳- تكميل مرحله كدگشايي

در این مرحله دستور به صورت کامل کدگشایی می گردد به گونهای که دیگر در هیچ مرحلهای به Op-code نیازی نخواهد بود. از قسمتهای اصلی این بخش پیادهسازی Control Unit به منظور ایجاد تمامی سیگنالهای کنترلی پردازنده است. در مرحله کد گشایی همچنین کارهایی مانند تعیین سیگنال پرش، تعیین ورودی اول و دوم ALU، خواندن از رجیستر یا ارسال داده عمل زیر است. و تعیین آدرس رجیستر مقصد می بایست انجام گردد. پورتهای ورودی مرحله کدگشایی و رجیسترهای پس از آن به شکل زیر است.





```
module ID Stage reg
                                         2
                                         3
                                                     input clk,
                                         4
                                                     input rst,
                                         5
                                                     //from EXE Stage
                                         6
                                                     input Flush,
                                         7
                                                     //to stage registers
                                         8
                                                     input[4:0] Dest in,
     module ID Stage
                                         9
                                                     input[31:0] Reg2 in,
    \Box
                                        10
                                                     input[31:0] Val2_in,
 3
            input clk,
                                        11
                                                    input[31:0] Vall in,
 4
            input rst,
                                        12
                                                    input[31:0] PC in,
 5
            //From IF
                                        13
                                                    input Br taken in,
 6
            input[31:0] Instruction,
                                                     input[3:0] EXE CMD in,
                                       14
            //to IF stage registers
                                                    input MEM R EN in,
            output IF_flush,
 8
                                        16
                                                    input MEM_W_EN_in,
 9
            //to stage registers
                                        17
                                                    input WB EN in,
10
            output[4:0] Dest,
                                        18
                                                     //to stage registers
11
            output[31:0] Reg2,
                                                    output reg[4:0] Dest,
12
            output[31:0] Val2,
                                        20
                                                    output
                                                              reg[31:0] Reg2,
13
            output[31:0] Vall,
                                        21
                                                    output
                                                              reg[31:0] Val2,
14
            output Br taken,
                                        22
                                                              reg[31:0] Vall,
                                                     output
            output[3:0] EXE_CMD,
15
                                        23
                                                              reg[31:0] PC out,
                                                    output
16
            //MEM Signals
                                        24
                                                     output
                                                              reg Br taken,
17
            output MEM R EN,
                                        25
                                                     output
                                                              reg [3:0] EXE CMD,
18
            output MEM W EN,
                                        26
                                                              reg MEM_R_EN,
                                                     output
19
            //Write Back Enable
                                                              reg MEM W EN,
                                                     output
20
            output WB EN,
                                                             reg WB_EN
                                        28
                                                    output
21
                                        29
```

#### • مرحله اجرا

واحد اجرا شامل پورت های ورودی و خروجی زیر است.

```
module EXE stage
    3
            input clk,
            input [3:0] EXE CMD,
 5
            input [31:0] vall,
            input [31:0]val2,
 7
            input [31:0]val_src2,
 8
            input [31:0] PC,
 9
            input [1:0] Br type,
10
11
            output [31:0] ALU_result,
12
            output [31:0] Br Addr,
13
            output Br_tacken
```

در پردازندههای مختلف مرحله اجرا شامل واحدهایی همچون واحد حساب و منطق (ALU)، ALU، ALU دارای دو module و اجرای دستور پرش خواهد بود. ALU دارای دو ورودی داده، یک خروجی داده و یک ورودی چهار بیتی است که توسط Control Unit تولید شده و تعیین کننده عملیات ALU است. این ورودی کنترلی در جدول ۲ مشخص شده است.





Op-code	Instruction	ALU Command	Operation
0	NOP	XXXX	Not matter
1	ADD	0000	result = in1 + in2
3	SUB	0010	result = in1 - in2
5	AND	0100	result = in1 And in2
6	OR	0101	result = in1 Or in2
7	NOR	0110	result = in1 Nor in2
8	XOR	0111	result = in1 Xor in2
9	SLA	1000	result = in1 << in2
10	SLL	1000	result = in1 << in2
11	SRA	1001	result = in1 >>> in2
12	SRL	1010	result = in1 >> in2
32	ADDI	0000	result = in1 + in2
33	SUBI	0010	result = in1 - in2
36	LD	0000	result = in1 + in2
37	ST	0000	result = in1 + in2
40	BEZ	XXXX	Not matter
41	BNE	XXXX	Not matter
42	JMP	XXXX	Not matter

جدول ۲- ریز دستورهای واحد حساب و منطق

لیست پورت های ماژول ALU نیز در شکل زیر نشان داده شده است.

#### مرحله حافظه

در مرحله حافظه دادهها از یک حافظه RAM شبیه سازی شده با سیگنالهای MEM\_R\_EN و MEM\_W\_EN به ترتیب خوانده و در آن نوشته می شود. این سیگنالها در مرحله گدگشایی توسط Control unit تولید و همراه با دستور در پایپ به جلو حرکت ارسال می شود. حافظه داده از آدرس 1.74 شروع می شود و آدرس دهی براساس بایت خواهد بود. در هر مرحله خواندن از حافظه 1.74 بیت داده خوانده یا نوشته می شود و دسترسی به تک بایت امکانپذیر نیست.

- ❖ خواندن و نوشتن فقط از آدرسهای مضرب ۴ (به دلیل ۳۲ بیتی بودن معماری) انجام میشود. به طور مثال: در ازای خواندن از آدرسهای ۱۰۲۴، ۱۰۲۵، ۱۰۲۴ و ۱۰۲۷ نتایج یکسانی خوانده میشود یعنی ۴ بایت از آدرس ۱۰۲۴.
  - 💠 حجم حافظه را ۲۵۶ بایت در نظر بگیرید.





#### • مرحله بازنشانی

در این مرحله با سیگنال WB\_EN داده ارسالی از مرحله حافظه یا اجرا در ثبات مقصد از ثباتهای عمومی نوشته خواهد. سیگنال MEM\_R\_EN توسط واحد کنترل همراه با دستور به جلو ارسال می گردد. همچنین به کمک سیگنال MEM\_R\_EN نیز نوع دستور(حافظهای یا محاسباتی) تشخیص داده می شود و مقدار خوانده شده از حافظه یا مقدار محسابه شده از ALU در ثبات مقصد نوشته می شود.

#### • اجرای برنامه محک

در این مرحله باید برنامه محک در Instruction Memory قرار گیرد و نتایج اجرا به همراه تعداد سیکلهای اجرا ثبت شود. به علت نداشتن واحد تشخیص هازاد دادهای (Hazard Detection Unit) میبایست در قسمتهایی از کد که هازارد دادهای وجود دارد دستور NOP به تعداد کافی اضافه گردد. همچنین توجه داشته باشید که پس از اجرای دستور ۴۸ پرش به دستور 1 انجام می شود پس در صورت اضافه نمودن دستورات NOP به برنامه محک آدرس پرش را به درستی جایگزاری نمایید. به طور مثال برای پرش به دستور 1 آدرس 1 آدرس 1 آدرس 1 آدرس در حورت برش قرار میدهیم. پس از اجرای دستور 1 آدر صورت برقراری شرط پرش می بایست ادامه اجرا میبایست از دستور 1 اجرا شود.





#### نكات:

- دستور SRA شیفت به راست محاسباتی می باشند و میبایست علامت در آن حفظ شود (بیت علامت وارد می شود).
  - دستور SRL عملوند اول را به اندازه عملوند دوم را شیفت به راست می دهد و بیت صفر وارد می شود.
    - دستور SL عملوند اول را به اندازه عملوند دوم به چپ شیفت می دهد، بیت صفر وارد می شود.
- سیگنال ریست (rst) کل ثبات ها (Register File, PC, Instruction Register, Pipeline Registers) را صفر می کند.

#### پیش گزارش

- 🔻 معماری پردازنده، نحوه کار خط لوله و عملکرد دستورها را به طور کامل یاد بگیرد.
- ◄ قبل از حضور در کلاس باید کد Verilog ماژولهای گفته شده، نوشته شود و شبیه سازی گردد.
  - 🕨 هسته اصلی کد
- ✓ رفع هازارد دادهای از برنامه محک: بخشهای دارای هازارد دادهای در برنامه محک را مشخص کنید و با جابجایی دستورات یا
   اضافه کردن NOP هازارد دادهای را رفع نمایید.

### گزارش کار

- در ابتدای گزارش کار باید مدار طراحی شده در سطح عملکردی توضیح داده شود، سپس معماری آن در سطح RTL را با توضیحات
   کامل نوشته شود.
- در قسمت بعد کد Verilog معادل با RTL طراحی شده توضیح داده شود و نتایج شبیه سازی برای نشان دادن درستی کد آورده شود
   (به ازای هر دستور یک نتیجه به همراه تصویری از SignalTapII ارائه شود).
- ✓ پس از آن نتایج سنتز آورده شود و مدار RTL استخراج شده از Quartus II با مدار RTL طراحی شده در قسمت اول مقایسه شود و
   تفاوت ها را توضیح دهید.
  - نتایج برنامه ریزی روی برد را توضیح دهید.
  - Compilation Report) تصویر گزارش کامپایل
    - 🗸 جدولی حاوی موارد زیر را گزارش نمایید:
  - o تعداد كل المانهاي منطقي استفاده شده در پروژه (Total Logic Elements)
  - o تعداد المانهای منطقی استفاده شده در مدارات ترتیبی (Total Combinational functions)





- (Dedicated Logic registers) تعداد المانهاي منطقي استفاده شده توسط رجيسترها
- o زمان اجرای برنامه: زمان اجرای برنامه برابر با تعداد کلاکهایی است که PC برای اولین بار به دستور "IMP -1" میرسد.
  - o میزان CPI (تعداد کلاکهای اجرای برنامه بر دستور العمل).
- در قسمت آخر گزارش کار باید مشکلاتی که هنگام کدنویسی داشتهاید، همچنین خطاهای زمان کامپایل و سنتز نوشته شود و راهکارهایی که این مشکلات و خطاها را برطرف نمودهاید را بیان کنید.

موفق باشید نصیحتکن





پیوست: برنامه محک

#### کد ماشین به همراه اسمبلی:

1. 32'b100000 00000 00001 00000 11000001010;//-- Addi r1 ,r0 ,1546 //r1=1546 2. 32'b000001 00000 00001 00010 00000000000;//-- Add r2 ,r0 ,r1//r2=1546 32'b000011 00000 00001 00011 00000000000;//-- sub r3 ,r0 ,r1//r3=-1546 3. 4. 32'b000101 00010 00011 001000000000000; //--and r4,r2,r3 //r4=2 5. 32'b100001 00011 00101 0001101000110100; //--subi r5,r3,//r5=-8254 32'b000110 00011 00100 0010100000000000; //--or r5,r3,r4 //r5=-1546 6. 7. 32'b000111 00101 00000 001100000000000; //--nor r6,r5,r0//r6=1545 8. 32'b000111 00100 00000 0101100000000000; //--nor r11,r4,r0//r11=-3 9. 32'b000011 00101 00101 0010100000000000; //--sub r5,r5,r5//r5=0 10. 32'b100000 00000 00001 0000010000000000; //--addi r1,r0,1024 //r1=1024 11. 32'b100101 00001 00010 00000000000000000;//-- st r2 ,r1 ,0 // 12. 32'b100100 00001 00101 00000 00000000000;//-- ld r5 ,r1 ,0 //r5=1546 32'b101000 00101 00000 00000 00000000001;//-- Bez r5,1//not taken 13. 14. 32'b001000 00101 00001 00111 00000000000;//-- xor r7 ,r5 ,r1 //r7=522 15. 32'b001000 00101 00001 00000 00000000000;//-- xor r0 ,r5 ,r1 //r0=0 16. 32'b001001 00011 00100 00111 00000000000;//-- sla r7 ,r3 ,r4//r7=-6184 32'b100101 00001 00111 00000 00000010100;//-- st r7, r1, 20 17. 32'b001010 00011 00100 01000 00000000000;//-- sll r8 ,r3 ,r4 //r8=-6184 18. 19. 32'b001011 00011 00100 01001 00000000000;//-- sra r9 ,r3 ,r4 //r9=1073741437 32'b001100 00011 00100 01010 00000000000;//-- srl r10 ,r3 ,r4//r10=-384 20. 32'b100101 00001 00011 00000 00000000100;//-- st r3 ,r1 ,4 21. 22. 32'b100101 00001 00100 00000 00000001000;//-- st r4 ,r1 ,8 32'b100101 00001 00101 00000 00000001100;//-- st r5 ,r1 ,12 23. 24. 32'b100101 00001 00110 00000 00000010000;//-- st r6, r1, 16 32'b100100 00001 01011 00000 00000000100;//-- ld r11 ,r1 ,4//r11=-1456 25. 26. 32'b100101 00001 01011 00000 00000011000;//-- st r11 ,r1 ,24 32'b100101 00001 01001 00000 00000011100;//-- st r9 ,r1 ,28 27. 28. 32'b100101 00001 01010 00000 00000100000;//-- st r10 ,r1 ,32 29. 32'b100101 00001 01000 00000 00000100100;//-- st r8 ,r1 ,36 30. 32'b100000 00000 00001 00000 00000000011;//-- Addi r1 ,r0 ,3 //r1=3 31. 32'b100000 00000 00100 00000 10000000000;//-- Addi r4 ,r0 ,1024 //r4=1024 32. 32'b100000 00000 00010 00000 00000000000;//-- Addi r2 ,r0 ,0 //r2=0 33. 32'b100000 00000 00011 00000 0000000001;//-- Addi r3 ,r0 ,1 //r3=1 34. 32'b100000 00000 01001 00000 00000000010;//-- Addi r9 ,r0 ,2 //r9=2 32'b001010 00011 01001 01000 00000000000;//-- sll r8 ,r3 ,r9 //r8=r3\*4 35. 36. 32'b000001 00100 01000 01000 00000000000;//-- Add r8 ,r4 ,r8 //r8=1024+r3\*4 37. 32'b100100 01000 00101 00000 00000000000;//-- ld r5 ,r8 ,0 // 32'b100100 01000 00110 11111 11111111100;//-- ld r6 ,r8 ,-4 // 38. 32'b000011 00101 00110 01001 00000000000;//-- sub r9 ,r5 ,r6 39.



62.

63.

64.

### دستور کار آزمایشگاه معماری کامپیوتر بخش سخت افزار، دانشکده برق و کامپیوتر، دانشگاه تهران آزمایش دوم: پیاده سازی پردازنده MIPS گرد آورندگان: علیرضا یزدان پناه – ادریس نصیحت کن



32'b100000 00000 01010 10000 00000000000;//-- Addi r10 ,r0 ,0x8000 40. 41. 32'b100000 00000 01011 00000 00000010000;//-- Addi r11 ,r0 ,16 //2 42. 32'b001010 01010 01011 01010 00000000000;//-- sll r10 ,r1 ,r11 //2 32'b000101 01001 01010 01001 00000000000;//-- And r9 ,r9 ,r10 // if(r5>r6) r9=0 else r9=-2147483648 43. 32'b101000 01001 00000 00000 00000000010;//-- Bez r9 ,2 44. 45. 32'b100101 01000 00101 11111 11111111100;//-- st r5 ,r8 ,-4 32'b100101 01000 00110 00000 00000000000;//-- st r6 ,r8 ,0 46. 47. 32'b100000 00011 00011 00000 00000000001;//-- Addi r3 ,r3 ,1 //2 32'b101001 00001 00011 11111 111111110001;//-- BNE r1 ,r3 ,-15 48. 49. 32'b100000 00010 00010 00000 0000000001;//-- Addi r2 ,r2 ,1 //2 32'b101001 00001 00010 11111 11111101110;//-- BNE r1 ,r2 ,-18 50. 32'b100000 00000 00001 00000 10000000000;//-- Addi r1 ,r0 ,1024 //r1=1024 51. 52. 32'b100100 00001 00010 00000 00000000000;//-- ld ,r2 ,r1 ,0 //r2=-1546 53. 32'b100100 00001 00011 00000 00000000100;//-- ld ,r3 ,r1 ,4 //r3=2 54. 32'b100100 00001 00100 00000 0000001000;//-- ld ,r4 ,r1 ,8 //r4=1546 32'b100100 00001 00100 00000 01000001000;//-- ld ,r4 ,r1 ,520 // after SRAM r4=random number 55. 32'b100100 00001 00100 00000 10000001000;//-- ld ,r4 ,r1 ,1023 // after SRAM r4=random number 56. 57. 32'b100100 00001 00101 00000 00000001100;//-- ld ,r5 ,r1 ,12 // r5=1546 58. 32'b100100 00001 00110 00000 00000010000;//-- ld ,r6 ,r1 ,16 //r6=1545 32'b100100 00001 00111 00000 00000010100;//-- ld ,r7 ,r1 ,20 //r7=-6184 59. 60. 32'b100100 00001 01000 00000 00000011000;//-- ld ,r8 ,r1 ,24 //r8=-1546 32'b100100 00001 01001 00000 00000011100;//-- ld ,r9 ,r1 ,28 //r9=1073741437 61.

32'b100100 00001 01010 00000 00000100000;//-- ld ,r10,r1 ,32 //r10=-387

32'b101010 00000 00000 11111 11111111111;//-- JMP -1\*/

32'b100100 00001 01011 00000 00000100100;//-- ld ,r11,r1 ,36 //r11=-6184