



بسمه تعالى

درس طراحی سیستمهای نهفته مبتنی بر FPGA آزمایش ۴: طراحی یک شتابدهندهی سختافزاری با رابط Avalon

پردیس دانشکدههای فنی دانشگاه تهران دانشکده مهندسی برق و کامپیوتر دکتر بیژن علیزاده

دستياران آموزشي:

siamackbm@yahoo.com arkhadem@ut.ac.ir farzi.reza1994@gmail.com سیامک بیگ محمدی علیرضا خادم رضا فرضی

پاییز ۱۳۹۷

مدت آزمایش: سه جلسه

اهداف آزمایش:

- √ آشنایی با رابط Avalon و مفاهیم پیشرفته در Nios II
 - ✓ آشنایی با طراحی یک شتابدهندهی سختافزاری

مقدمه


در این آزمایش با مفهوم شتاب دهی سخت افزاری آشنا خواهید شد. شتاب دهنده های سخت افزاری مدارهایی هستند که به منظور بردا شتن وظایف خاصی از دوش پردازنده طراحی شده اند. برای مثال الگوریتم محاسبهی FFT را در اندازه های بزرگ توسط نرم افزار نمی توان به صورت بی درنگ انجام داد. با سپردن این کار به سخت افزار، اولاً سخت افزار می تواند همان کار را در زمان کم تری انجام دهد (مشابه روند مشاهده شده با دستورات اختصاصی) و ثانیاً نرم افزار همزمان به انجام سایر وظایف پرداز شی خود می پردازد (بر خلاف روند دستورات اختصاصی).

-

¹ Hardware Acceleration

شرح آزمایش

شکل ۱ یک سیستم نمونه با شتاب دهنده ی سخت افزاری را نشان می دهد. تنها تفاوت این شکل با سیستم تور مستور Media Computer در وجود واحد شتاب دهنده ی سخت افزاری ا ست. این شتاب دهنده پس از دریافت د ستور انجام عملیات مورد نظر، می تواند در صورت لزوم مستقیماً از طریق باس Avalon با سایر واحدهای سخت افزاری نیز در ارتباط باشد.




شکل ۱ سیستمی با شتابدهندهی سختافزاری.

بخشهای زیر را به ترتیب انجام دهید:

۱- طراحی سیستم مورد نظر به صورت نرمافزاری

در این بخش بر پایهی سیستم DE2 Media Computer و نرمافزاری که در آزمایش دوم طراحی کردهاید، سیستمی پیاده کنید که:

- با کلیک روی دکمه ی ۱۰، Rec. ثانیه از صدای ورودی ضبط شود. سپس متوسط اندازه ی دامنه ی سیگنال در N بازه با زمان ۱۰/N ثانیه، به صورت مستطیلهای کنار هم رسم شود. برای رسم این نمودار تابع Plot_Audio را بنویسید و آن را پس از اتمام ضبط صدا فراخوانی کنید (باید با N دلخواه کار کند).
- با کلیک روی دکمه ی play، همراه با پخش صدای ضبط شده مستطیلهایی در زیر مستطیلهای میانگین نمایش داده شود که نشانگر مکان فعلی پخش صدا باشد (شکل ۲).




شکل ۲ رابط گرافیکی سیستم مورد نظر.

می توانید در بخش تنظیمات پروژه بهینه سازی کامپایلر را خاموش کنید تا کد شما به همان شکلی که نوشته اید اجرا شود. زمان اجرای الگوریتم محاسبه ی دامنه ی متوسط را برای مقایسه های بعدی اندازه بگیرید (گزارش شود).

۲- طراحی شتابدهندهی سختافزاری

در این بخش به طراحی سختافزار شتابدهنده و انجام عملیات بخش ۱ با این سختافزار خواهیم پرداخت. در شکل ۳ شمای کلی مدار جانبی سختافزار محاسبهی متوسط دامنه رسم شده است که باید به سیستم DE2 شکل ۳ شمای کلی مدار جانبی سختافزار محاسبهی متوسط دامنه رسم شده است: مدار محاسبهی دامنه، یک رابط Media Computer اضافه شود. این شتابدهنده شامل سه بخش است: مدار محاسبهی دامنه کود) آدرس Avalon Master و یک رابط مدای راست و چپ، آدرس مکان ذخیره سازی جواب، تعداد بازهها (Num) و تعداد نقاط در هر بازه (Size) را در اختیار مدار محاسبهی دامنه قرار می دهد و با نوشتن در رجیستر Go مدار محاسبهی دامنه کار خود را شروع می کند و از طریق رابط Master خود، دادهها را از مموری خوانده و پردازش می کند و نتیجه را در آدرس مشخص شده از مموری توسط پردازنده ذخیره می کند. همچنین سیگنال وا فعال می کند. پردازنده روی این سیگنال polling انجام می دهد و با ۱ شدن آن مستطیلهای بیانگر دامنهی سیگنال را رسم می کند. همانطور که مشاهده می شود این روند مشابه عملیات DMA است با این تفاوت که جهت سهولت کار این این استفاده نشده است و به جای آن polling انجام می شود.



شکل ۳ شمای کلی مدار جانبی محاسبهی متوسط دامنه.

-

² Direct Memory Access

مراحل زیر را به ترتیب انجام دهید:

۱-۲ طراحی رابط Y-۱ طراحی رابط ۲-۱

همانطور که در شکل ۱ نشان داده شده است، در سیستم مبتنی بر Nios II، برای ارتباط میان پروسسور و سایر اجزا از گذرگاه Avalon استفاده می شود که در آن پردازنده ی Nios II نقش Avalon (پایه) را دارد. برای آنکه دستورات لازم را توسط پردازنده به شتاب دهنده ی سخت افزاری ارسال کنیم، لازم است شتاب دهنده شامل یک دستورات لازم را توسط پردازنده به شتاب دهنده ی سخت افزاری ارسال کنیم، لازم است شاب دهنده شامل یک رابط Slave می باشد. در این بخش لازم است یک رابط کا و نوشتن در آنها را داشته باشد. برخی از این رجیسترها را در بخش بعد استفاده خواهیم کرد.

Slave Address	31	3012	111	0	
00	Done	Size	Num	Go	Config. Reg.
01					Right Addr.
10					Left Addr.
11					Out Addr.

شکل ۴ رجیسترهای مورد استفاده در رابط Slave.


به منظور طراحی رابط Slave لازم است با پروتکل مورد استفاده در گذرگاه Avalon آشنایی داشته باشید. گذرگاه Avalon یک رابط استاندارد و راحت برای اتصال واحدهای سختافزاری درون FPGA میباشد. این استاندارد انواع متفاوتی از جمله High Speed و High Speed تعریف می کند. در این آزمایش از رابط استفاده خواهیم کرد. رابط معمول Avalon Memory-Mapped نوشتن و خواندن را توسط سیگنال Master استفاده خواهیم کرد. رابط معمول Slave استفاده سیگنالهای waitrequest سیگنالهای Slave کنترل شده با Slave اجرا می کند. برای شروع یک انتقال، Prad/write و slave سیگنالهای درخوا ست Slave این سیگنالها را دریافت می کند و thipselect آن فعال است، اطلاعات را ذخیره می کند یا اطلاعات درخوا ست شده را در خروجی (readdata) می گذارد. اگر Slave تا لبهی کلاک بعدی قادر به پاسخ گویی نباشد، می تواند سیگنال اطلاعات به تأخیر سیگنال اطلاعات به تأخیر می کند بدین ترتیب انتقال اطلاعات به تأخیر می افتد و Master، آدرس و سیگنالهای کنترلی را ثابت نگه می دارد.

هنگام پیادهسازی رابط Slave اسامی تمامی سیگنالهای آن را با پیشوند _slave مانند waitrequest مانند waitrequest انتخاب کنید. در این قسمت پروژه، رابط Slave شما نیازی به انتشار avs_avalonslave_read

ندارد زیرا فرض بر این است که می تواند در یک کلاک یا تعداد کلاک ثابتی پاسخ دهد (و باید این کار را انجام دهد). شکل ۵ زمان بندی مورد نیاز در گذرگاه Avalon را (با عملکرد بدون waitrequest) نشان می دهد. دقت کنید سیگنال chipselect که در طول انتقال خواندن/نوشتن فعال می شود، در این شکل نشان داده نشده است. روند شکل ۵ بدین صورت است:

- Master (۱ سیگنالهای read و address را روی لبهی بالاروندهی کلاک منتشر می کند. در همان سیکل، Master (۱ سیگنالهای Master را دیکد می کند و Slave
- Master (۲ روی لبه ی بالارونده ی کلاک میخواند و آدرس و سیگنالهای کنترلی را غیر فعال می کند. در این لحظه انتقال پایان می یابد.
 - ٣) هیچ سیگنال کنترلی منتشر نمی شود.
- †) Master سیگنالهای write ،address و write را روی لبهی بالاروندهی کلاک منتشر میکند. سیگنالهای Master ثابت باقی مانده و Slave آنها را دیکد میکند.
- address ،writedata را روی لبهی بالاروندهی کلاک می گیرد. Master سیگنالهای writedata های writedata (۵ و writedata پایان می باید.

برای آشنایی بیشتر با رابط Avalon به اسلایدهای درس و در صورت نیاز به فصل ۳ از مرجع [1] مراجعه کنید.



شکل ۵ زمانبندی Avalon برای انتقال خواندن و نوشتن بدون سیگنال Avalon شکل ۵


برای آنکه رابط Slave خود را تست کنید، بیتهای 0 تا 17 رجیسترها را به LEDR و صل کنید (با استفاده از یک مالتی پلکسر که با سوئیچهای [1:0] SW(1:0) کنترل میشود). پس از اضافه کردن این سختافزار در محیط Qsys، کامپایل کردن پروژه در Quartus و پروگرام کردن FPGA، نرمافزاری بنویسید که در رجیسترهای مذکور

مقادیری را بنوی سد و آن را خوانده و با مقدار نو شته شده مقای سه کند. توجه کنید که در Qsys باید PIOهای مربوط به LEDهای قرمز و سـوئیچها را غیر فعال کنید (تیک کنار آنها را بردارید) و در ماژول خود پورتهای مربوط به Wrapper کنید. همچنین تغییراتی نیز در پروژهی Quartus و Wrapper مربوط به سیستم اعمال کنید تا LEDها و سوئیچها به درستی متصل شوند.

Y-Y طراحی رابط Avalon Memory-Mapped Master

در این بخش رابط Master را برای ارتباط با کنترلر SDRAM پیادهسازی خواهیم کرد. مدار بخش قبل را به گونه ای بخش رابط که با نوشتن در رجیستر Go (تو سط پروسسور) به تعداد مشخص شده (Num) از آدرس راست و چپ را خوانده و جمع کند و نتیجه را در آدرس خروجی بنویسد. پس از این کار سیگنال Done فعال می شود. پس از ساخت و انتقال سیستم به FPGA، با نوشتن نرمافزار مناسب، صحت عملکرد آن را تست کنید.

در طراحی رابط Master در نظر داشته باشید که سیگنال waitrequest می تواند توسط کنترلر SDRAM منتشر شود. در این حالت رابط Master باید تمامی سیگنالهای کنترلی خود را ثابت نگه دارد تا زمانی که Master شود. در این حالت رابط Master باید تمامی سیگنالهای کنترلی خود را ثابت نگه دارد تا زمانی که غیر فعال گردد. مشا به بخش قبل، اسامی سیگنالهای مربوط به رابط Master را با پیشو ند غیر فعال گردد. مشا به بخش قبل، اسامی سیگنال ۶ زمانبندی Avalon را برای انتقال خواندن و نوشتن به همراه سیگنال waitrequest نشان می دهد.



شکل ۶ زمانبندی Avalon برای انتقال خواندن و نوشتن به همراه سیگنال waitrequest.

۲-۲ طراحی مدار محاسبه ی دامنه

مطابق توضیحات بخشهای قبل، مداری طراحی کنید که با دریافت آدرس بافر راست و چپ صدا، آدرس ورست و چپ صدا، آدرس قرارگیری نتیجه ی عملیات، تعداد بازههای محاسبه ی دامنه و تعداد نقاط هر بازه، پس از نوشتن در رجیستر Бо شروع به کار کند و مجموع قدر مطلق دادهها را در هر بازه محاسبه کند و در مکان مربوطه در آدرس نتایج بنویسد. در انتهای کار سیگنال Done، ۱ میشود. عملکرد این سیستم باید دقیقاً مشابه بخش ۱ (بخش طراحی نرمافزاری) باشد. با انتقال سیستم طراحی شده به FPGA، سرعت عملکرد سختافزار خود را نسبت به نرمافزار بسنجید و زمان اجرا را در هر دو حالت گزارش کنید. توجه نمایید که عملکرد و اعداد بدست آمده توسط نرمافزار و شتاب دهنده باید یکسان باشند.

بخش امتیازی (۱۰٪): رابط Master را به گونهای طراحی کنید که امکان Burst داشته باشد. از Burst محداکثر ۱۶ تایی برای انتقال داده استفاده کنید. فاصله بین گرفتن سیگنال Go تا صدور سیگنال Done را در هر دو حالت با و بدون Burst با اضافه کردن یک کانتر اندازه بگیرید و باهم مقایسه نمایید.

نكات مهم:

- ۱) نیازی به گزارش تمامی مراحل انجام آزمایش نیست اما اهداف، کلیات، مقدار پارامترهای مختلف، مقایسه نتایج و سایر نکات مهم را حتماً در گزارش خود قید نمایید.
- ۲) پیروی از قالب خاصی در گزارش مد نظر نیست، اما ترجیحاً میتوانید از قالب ارائه شده برای تکالیف
 کامپیوتری استفاده نمایید.
 - ۳) آپلود فایلهای شبیهسازی به همراه فایل گزارش ضروری است.

مراجع

[1] Altera, "Avalon Interface Specification", Chapter 3: Avalon Memory-Mapped Interfaces, May 2007.

Available: http://www.altera.com/literature/manual/mnl_avalon_spec_1_3.pdf

موفق باشيد

97/+9/74