



#### بسمه تعالى

### درس طراحی سیستمهای نهفته مبتنی بر FPGA

آزمایش ۳: طراحی سیستم نهفته مبتنی بر پردازندهی Nios II و اضافه کردن دستورات اختصاصی به این پردازنده

پردیس دانشکدههای فنی دانشگاه تهران دانشکده مهندسی برق و کامپیوتر دکتر بیژن علیزاده

## دستياران آموزشي:

siamackbm@yahoo.com سیامک بیگ محمدی hamid.imani74@gmail.com سانی mohsenfathi7@yahoo.com

یاییز ۱۳۹۷

### مدت آزمایش: دو جلسه

# اهداف آزمایش:

- ✓ آشنایی با طراحی سطح بالای فیلتر FIR در محیط MATLAB.
- ✓ آشنایی با طراحی سختافزاری سیستم نهفته مبتنی بر پردازندهی Nios II.
  - ✓ اضافه کردن دستورات اختصاصی در پردازنده Nios II
  - ✓ بررسی مزایا و معایب استفاده از دستورات اختصاصی در یک پردازنده.

#### مقدمه

در آزمایش دوم با استفاده از یک سیستم از قبل طراحی شده با نام DE2 Media Computer با پردازنده ی را استفاده در این آزمایش ابتدا با طراحی سطح بالای فیلتر مورد استفاده در آزمایش ابتدا با طراحی سطح بالای فیلتر مورد استفاده در آزمایش اول آشنا میشویم. این فیلتر در محیط MATLAB طراحی و کد RTL آن استخراج میشود. سپس در محیط طراحی سختافزار Qsys، فیلتر طراحی شده را به عنوان دستور اختصاصی به پردازنده DE2 Media Computer اضافه می کنیم. در نهایت در محیط Eclipse عملکرد حذف نویز را در این سیستم به صورت نرمافزاری با و بدون استفاده از دستور اختصاصی پیادهسازی، آزمون و مقایسه می کنیم.

# شرح آزمایش

در بخش اول این آزمایش به طراحی سطح بالای یک فیلتر پایین گذر FIR و استخراج کد RTL آن به کمک نرمافزار MATLAB میپردازیم. بخش دوم به اضافه کردن دستورات اختصاصی به پردازنده Nios II اختصاص دارد. مراحل زیر را به ترتیب انجام دهید:

# ۱- طراحی سطح بالای فیلتر FIR و سنتز آن به کد TR

در محیط MATLAB (ترجیحاً نسخه 2017a) دستور filterDesigner را اجرا کنید. محیط گرافیکی ابزار طراحی و آنالیز فیلتر دیجیتال نمایش داده می شود. در این محیط با استفاده از مشخصات زیر یک فیلتر پایین گذر طراحی کنید. انتظار می رود یک فیلتر با درجه ۶۳ (یعنی با ۶۴ ضریب) طراحی شود (شکل ۱).

Design Method = FIR (Equiripple)

Filter Order = Minimum order

Density Factor = 20

Fs = 48000 Hz

Fpass = 6000 Hz


Fstop = 7500 Hz

Apass = 1 dB


Astop = 60 dB

دلیل انتخاب فرکانس نمونهبرداری ۴۸ کیلوهرتزی، عملکرد Codec صدای موجود در برد DE2 با این فرکانس است (در حالت پیشفرض). برای پیادهسازی سختافزاری فیلتر به صورت ممیز ثابت لازم است ابتدا ضرایب آن را کوانتیزه کنید. Filter arithmetic را روی آیکون کنید. Fixed-point را روی آیکون کنید. کنید. کنید. و سیگنالهای داخلی فیلتر ظاهر میشود. ورودی را کنید. در سمت راست سه dta شامل ضرایب، ورودی/خروجی و سیگنالهای داخلی فیلتر ظاهر میشود. ورودی را روی ۲۲ بیت با ۳۰ بیت اعشار تنظیم کنید ویرودی را روی ۲۲ بیت با ۳۰ بیت اعشار تنظیم کنید (برای این کار باید Pilter precision را روی Specify all را روی Specify all تنظیم کنید که با این کار دامنه سیگنال از رنج دینامیکی قابل نمایش در اثر ضرب و جمعهای متوالی در فیلتر است. توجه نمایید که با این کار دامنه سیگنال خروجی صدا تقریباً نصف میشود. به جای این کار میتوانید خروجی را ۳۲ بیتی با ۳۱ بیت اعشار تعریف کنید و در تنظیمات سیگنالهای داخلی، Overflow Mode را روی دکمه Saturate کنید (این کار را انجام ندهید). تفاوت این حالت با حالت Wrap چیست؟ سایر تنظیمات را تغییر ندهید. روی دکمه Apply کلیک کنید تا ضرایب فیلتر کوانتیزه شود. کوانتیزه کردن ضرایب فیلتر چه مزایا و معایبی دارد؟

برای آزمون عملکرد فیلتر در محیط Simulink، با کلیک روی آیکون آورد پنل Realize Model شوید و روی دکمه Realize Model کلیک کنید. نوع پردازش ورودی را تغییر ندهید (به صورت Realize Model باشد) تا امکان پردازش و real time و پخش صدا فراهم شود. یک فایل Simulink باز می شود که شامل فیلتر طراحی شده است. بلوکهای موجود در شکل ۲ را به مدل اضافه کنید و پس از ذخیره سازی آن به صدای فیلتر شده و نشده گوش دهید و از عملکرد صحیح فیلتر اطمینان حاصل کنید. مدل Simulink را به همراه گزارش آپلود کنید.



شكل ۱ محيط گرافيكي ابزار Filter Designer.



به محیط filterDesigner برگردید. از منوی Targets گزینه ...Generate HDL... و انتخاب کنید. در پنجره ظاهرشده زبان Verilog را انتخاب کنید. در برگه Filter Architecture می توانید معماری کاملاً موازی (شامل ۴۴ ضرب کننده و جمع کننده)، کاملاً سریال (شامل فقط یک ضرب کننده و جمع کننده) و یا حالتی مابین این دو را انتخاب کنید. همچنین معماری بدون استفاده از ضرب کننده نیز موجود است. به راهنمای MATLAB مراجعه کنید و عبارت Filter Design HDL Coder را جستجو کنید. راهنمای کار با این ابزار و مثالهای فراوانی موجود است. با تنظیمات موجود در این ابزار آشنا شوید.

حال فیلتر را در دو حالت کاملاً موازی و کاملاً سریال Generate کنید. بدین ترتیب توصیف سطح بالای فیلتر به کد RTL سنتز خواهد شد. این دو کد را به دقت بخوانید و در گزارش خود معماری آنها را رسم کرده و عملکرد این دو را توضیح داده و آنها را مقایسه کنید. همچنین این دو کد را به کمک Quartus برای برد DE2 سنتز کرده و میزان استفاده از منابع FPGA را در دو حالت مقایسه کنید. توجه کنید که پینهای مشتر کی را در هر دو سنتز استفاده نمایید.

در برگه Testbench در زیربرگه Stimuli تیک User defined response را فعال کنید (بقیه ورودیها را غیر فعال کنید). دستور زیر را اجرا کنید.

```
>> [inputs Fs] = audioread('input.wav');
>> inputs48k = resample(inputs,160,147);
```

آرایه inputs48k را به عنوان ورودی مورد نظر وارد نمایید. فیلتر را در مد کاملاً سریال قرار دهید. در زیربرگه Configuration مقدار حاشیه خطا بر حسب بیت را صفر انتخاب کنید (انتظار داریم دقیقاً خروجی مطلوب تولید شود). فیلتر و testbench آن را Generate کنید (مد کاملاً سریال). فایل testbench را به دقت بخوانید و عملکرد آن را توضیح دهید. در محیط Modelsim از صحت عملکرد فیلتر مطمئن شوید (نباید فیلد فیلتر منظور پس از باز کردن کند). برای انجام شبیهسازی می توانید از اسکریتهای تولید شده استفاده کنید. بدین منظور پس از باز کردن

Modelsim در بخش Transcript ابتدا با دستور cd وارد فولدری که فایلها را در داخل آن Generate کردهاید شوید (hdlsrc). سپس با دستور source ابتدا اسکریپت filter\_tb]\_compile.do و سپس source و سپس را اجرا کنید. دقت کنید این شبیهسازی کمی زمانبر است (حداکثر ۳۰ دقیقه). بخشی از ابتدا و انتهای شکل موج ورودي/خروجي فيلتر را رسم كنيد (اعداد خوانا باشند).

### ۲- اضافه کردن دستور اختصاصی به پردازندهی Nios II

در آزمایش دوم عملیات فیلترینگ جهت اضافه کردن echo به صدا توسط پردازندهی Nios انجام شد. فیلتر مورد استفاده در این آزمایش فقط دو ضریب داشت و در نتیجه این علمیات محاسبات کمی می طلبید، به طوری که یردازنده قادر بود اضافه کردن echo را به صورت بی درنگ انجام دهد. در این بخش از آزمایش قصد داریم فیلتر حذف نویز مورد استفاده در آزمایش اول را در دو حالت توسط پردازندهی Nios اعمال کنیم: یکی به صورت کاملاً نرمافزاری و دیگری با اضافه کردن دستور اختصاصی و سخت افزار مربوط به آن به پردازندهی Nios. گامهای زیر را انجام دهید:

### گام ۱

در محیط Quartus، از منوی Tools گزینهی Nios II Software Build Tools for Eclipse را انتخاب کنید. پروژهی جدیدی را بر مبنای فایل sopcinfo. مربوط به سیستم DE2 Media Computer که اطلاعات سختافزاری سیستم را برای SBT جهت تولید اتوماتیک دراپورها و سیستم HAL۲ ارائه می دهد؛ ایجاد کنید. کد نرمافزاری آزمایش ۲ را به گونهای تغییر دهید که با فشردن دکمه سوم، به جای echo، عملیات حذف نویز انجام شود. لازم به ذکر است به دلیل عملیات جمع متوالی برای محاسبات میانی لازم است از متغیر ۶۴ بیتی (به جای ۳۲ بیتی) استفاده شود. سیستم DE2 Media Computer را روی FPGA پروگرام کنید و با اجرای نرمافزار مشاهدات خود را از نظر سرعت اجرا و کیفیت خروجی گزارش کنید. زمان انجام محاسبات را اندازه گیری و گزارش نمایید.

## گام ۲

روند اصلی طراحی سختافزاری سیستم در نرمافزار Qsys انجام می شود. در محیط Quartus، از منوی Tools ابزار Qsys را انتخاب کنید. در سمت چپ پنجرهی Qsys کتابخانهای از اجزای قابل استفاده در سیستم نشان داده

<sup>&</sup>lt;sup>1</sup> Real Time

<sup>&</sup>lt;sup>2</sup> Hardware Abstraction Layer

شده است و در سمت راست در هر Tab مشخصات مختلف سیستم قابل تنظیم است. Tab اصلی بخش Qsys میباشد که اجزای تشکیل دهنده ی سیستم و اتصالات بین آنها را نشان میدهد. توجه کنید که وفتار نرمافزاری سیستم از جمله مکان قرارگیری دستورات در حافظه را مشخص نمی کند.

فایل Qsys. سیستم اضافه خواهد شد. فیلتر سریال تولید شده توسط نرمافزار MATLAB را با کمترین اختصاصی به این سیستم اضافه خواهد شد. فیلتر سریال تولید شده توسط نرمافزار MATLAB را با کمترین تغییر به صورت یک دستور Multicycle با تعداد سیکل متغیر برای پردازنده Nios II تعریف کنید. نیازمندیهای تعریف یک دستور Multicycle پاسخ به این سوال به اسلایدهای درس مراجعه کنید و در صورت تعریف یک دستور ایا را مطالعه نمایید. علاوه بر این نیازمندیها، لازم است داده ورودی این فیلتر را به اطلاعات بیشتر مرجع [۱] را مطالعه نمایید. علاوه بر این نیازمندیها، لازم است داده ورودی این فیلتر را به ۳۲ بیت تغییر دهید اما به صورت داخلی از ۲۴ بیت MSB آن در محاسبات استفاده نمایید. توجه شود که در اسلایدهای درس روند کار با SOPC Builder گفته شده است. اما جهت آشنایی با نسخه جدید آن یعنی Qsys این روند را در Qsys انجام دهید (نه SOPC Builder).

### گام ۳

پس از تولید کد سختافزار کلی توسط Quartus، پروژه Quartus مربوط به DE2 Media Computer را باز کرده و دوباره سنتز نمایید. سیستم جدید را روی FPGA پروگرام کنید. به کمک Nios II SBT نرمافزار گام ۱ را به گونهای تغییر دهید که دقیقاً همان کار را این بار با دستور اختصاصی انجام دهد (لازم است بر اساس فایل Springon). جدید BSP را دوباره بسازید). با اجرای این کد، نتایج را (زمان اجرا و میزان استفاده از منابع PGA) با گام ۱ مقایسه کنید.

توجه نمایید که پس از پروگرام کردن FPGA با فایل sof. تولید شده احتمالاً به دلیل آنکه لایسنس NiosII/f را نداشته اید، پنجرهای ظاهر خواهد شد که بیانگر موقتی بودن عملکرد کد است. برای آنکه پردازنده درست کار کند، دکمه Cancel در این پنجره را فشار ندهید.

## نكات مهم:

۱) بخش مهمی از این آزمایش بدون استفاده از سختافزار DE2 قابل انجام است. مطالعه مرجع [۱] جهت انجام آزمایش ضروری است.

- ۲) نیازی به گزارش تمامی مراحل انجام آزمایش نیست. اما اهداف، کلیات، مقدار پارامترهای مختلف،
   مقایسه نتایج و سایر نکات مهم را حتماً در گزارش خود قید نمایید.
- ۳) پیروی از قالب خاصی در گزارش مد نظر نیست، اما ترجیحاً می توانید از قالب ارائه شده برای تکالیف کامپیوتری استفاده نمایید.
  - ۴) آیلود فایلهای شبیهسازی به همراه فایل گزارش ضروری است.

## مراجع

[1] Intel (Altera), "Nios II Custom Instruction User Guide," 2017. Available:

 $\frac{https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug\_nios2\_custo\_m\_instruction.pdf$ 

موفق باشيد

94/+1/49