درس طراحی سیستمهای نهفته مبتنی بر FPGA

تکلیف کامپیوتری ۱: طراحی و پیادهسازی یک فیلتر FIR با اندازهی متغیر، به همراه درستیسنجی و سنتز آن

پردیس دانشکدههای فنی دانشگاه تهران دانشکده مهندسی برق و کامپیوتر

دكتر بيژن عليزاده

دستیاران آموزشی: siamackbm@yahoo.com

سامک بیگ محمدی

پاییز ۱۳۹۷

موعد تحویل: ۱۳۹۷/۰۷/۲۰

اهداف تمرين:

- ۱) آشنایی با طراحی و توصیف سخت افزاری یک مدار دیجیتال
 - ۲) آشنایی با روشهای درستیسنجی مدارهای دیجیتال
 - ۳) آشنایی با روش سنتز یک مدار دیجیتال با ابزار Quartus
- ۴) آشنایی با شبیه سازی توسط ابزار Modelsim جهت انجام درستی سنجی

مقدمه

۱. فیلترهای FIR

فیلترهای دیجیتال را میتوان در دو دسته ی فیلترهای 'FIR (فیلترهای با طول محدود پاسخ ضربه) و فیلترهای IIR فیلترهای با طول نامحدود پاسخ ضربه) طبقه بندی کرد. از مزایای فیلترهای FIR نسبت به IIR پایدار بودن حتمی آنها و داشتن پاسخ با فاز خطی است. فیلترهای با فاز خطی در سیستمهای مخابرات دیجیتال، سیستمهای پردازش صوت و تصویر، آنالیز طیفی و خصوصاً در سیستمهایی که در مقابل انحراف فاز غیر خطی تحمل پذیری ندارند؛ کاربرد فراوانی دارند. پاسخ ضربه ی یک فیلتر FIR با رابطه ی (۱) داده می شود:

$$H(z) = \sum_{i=0}^{M} h[n]. z^{-n}$$
 (1)

¹ Finite Impulse Response


² Infinite Impulse Response

که در آن h(n) پاسخ ضربه (محدود) است. برای توصیف فیلتر FIR معمولاً به جای درجه ی این فیلتر (M)، طول یاسخ ضربه ی آن (N=M+1) بیان می گردد (N=M+1).

بدين ترتيب پاسخ فيلتر FIR با فرمول (٢) بيان مي شود [2]:


$$y[n] = \sum_{k=0}^{M} b[k]. x[n-k]$$
 (7)

که در آن [k]ها ضرایب فیلتر نامیده می شوند و برابر مقدار پاسخ ضربه در زمانهای گسسته M تا M هستند. در این تکلیف به طراحی فیلترهای FIR (تعیین ضرایب فیلتر) نمی پردازیم و هدف پیاده سازی سخت افزاری فیلتر FIR مطابق با فرمول (۲) است. شکل ۱ ساختار محاسباتی این فیلتر را نشان می دهد.



شكل ۱ فيلتر زمان گسستهى FIR [3].

در هنگام پیاده سازی دیجیتال، به منظور ایجاد تأخیر واحد (z^{-1}) از رجیسترها استفاده می کنیم. به عنوان مثال شکل ۲ پیاده سازی سخت افزاری فیلتر با درجه ی ۳ (طول ۴) را نشان می دهد.



با شروع از سیکل صفر پس از ریست شدن رجیسترها، خروجیهای مدار در هر سیکل مطابق با جدول ۱ خواهند بود. همانطور که مشاهده می شود به ازای هر ورودی یک مقدار خروجی تولید می شود.

جدول ۱ نمونه خروجی فیلتر با اندازهی ۴.

خروجی	مقدار رجيسترها				شماره سیکل کلاک
	Reg. 3	Reg. 2	Reg. 1	Reg. 0	- U J ·
0	0	0	0	0	•
b ₀ .x[0]	0	0	0	x[0]	١
$b_0.x[1]+b_1.x[0]$	0	0	x[0]	x[1]	٢
$b_0.x[2]+b_1.x[1]+b_2.x[0]$	0	x[0]	x[1]	x[2]	٣
$b_0.x[3] + b_1.x[2] + b_2.x[1] + b_4.x[0]$	x[0]	x[1]	x[2]	x[3]	۴
$b_0.x[4]+b_1.x[3]+b_2.x[2]+b_4.x[1]$	x[1]	x[2]	x[3]	x[4]	۵

۲. نمایش ممیز ثابت (Fixed Point)

در این تمرین و در طول آزمایشهایی که در درس سیستمهای نهفته خواهیم داشت، اعداد به صورت ممیز ثابت پیادهسازی خواهند شد. اعداد باینری ممیز ثابت نمایشی دقیقاً مشابه اعداد صحیح دارند و تنها فرق آنها وجود ممیز فرضی است. به عنوان مثال نمایش باینری 11012 را به صورت signed در نظر بگیرید.

$$1101_2 = -1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 = -3$$
$$110.1_2 = -1 \times 2^2 + 1 \times 2^1 + 0 \times 2^0 + 1 \times 2^{-1} = -1.5$$

همانطور که مشاهده می شود با تغییر مکان ممیز به سمت چپ، مقدار نصف عدد اولیه ایجاد می شود. پیاده سازی اول را با fix(4,0) و پیاده سازی دوم را با fix(4,1) نشان می دهیم. در این نمایش عدد اول تعداد کل بیتها و عدد دوم مکان ممیز یا به عبارتی تعداد بیتهای اعشاری را نشان می دهد. در هنگام پیاده سازی سخت افزاری دو عدد -7 و -7 به صورت ممیز ثابت، رجیسترها همان مقادیر -7 و -7 را خواهند داشت. در پیاده سازی اعداد به صورت حریر را مد نظر داشته باشید:

- دقت اعداد: رزولوشن اعداد پیادهسازی شده به صورت ممیز ثابت برابر میزان ارزش بیت LSB خواهد بود .۱ دقت اعداد: 2^{-n} برابر است با
- ۲. رنج دینامیکی: حداکثر بازه عدد قابل بیان در صورت unsigned و در $[0,2^{m-n}-2^{-n}]$ و در signed صورت signed بودن برابر $[-2^{m-1-n},2^{m-1-n}-2^{-n}]$ است.

در هنگام تصمیم گیری در مورد نمایش اعداد به صورت سختافزاری، رعایت نکات فوق لازم است. همچنین لازم به ذکر است پیادهسازی جمع و ضرب کننده ممیز ثابت مشابه جمع و ضرب کننده اعداد صحیح است. نکات زیر را مد نظر داشته باشید:

- ا. خروجی جمع و تفریق دو عدد fix<m,n> به صورت fix<m+1,n> خواهد بود.
 - ۲. خروجی ضرب دو عدد fix < 2m, 2n > fix < m,n به صورت fix < 2m, 2n > 3.

شرح تمرين

سیگنال صوتی دیجیتال از نمونههای صدا تشکیل شده است که با نمونهبرداری سیگنال آنالوگ با فرکانس مشخصی (معمولاً بین ۸ تا ۳۸۴ کیلوهرتز) تولید شدهاند. این نمونهها اعدادی در بازه (1,1-] هستند و بنابراین به فرمت (signed fix<m,m-1>

فایلهای مورد نیاز در سایت درس بارگذاری شده است. فایل input.wav را گوش دهید. در این تمرین قصد داریم نویز فرکانس بالا در این فایل صوتی را با یک فیلتر FIR پایینگذر (lowpass) حذف کنیم. در محیط متلب میتوانید با دستور زیر نمونههای فایل input.wav را استخراج کنید:

>> [inputs Fs] = audioread('input.wav');

Fs نرخ نمونهبرداری است که برابر 44.1~kHz است و inputs آرایهای تک بعدی از نمونههای صدا است. نمونههای fs نرخ نمونهبرداری است در فایل inputs.txt با فرمت $\sin(5.15,15)$ موجود است.

همانطور که از رابطه (۲) برمیآید، یک فیلتر FIR با ضرایب آن مشخص می شود. ضرایب فیلتر مورد نظر در فایل درودی signed fix<16,15 با فرمت <signed fix<16,15 قرار دارد. در این آزمایش با استفاده از این ضرایب و نمونههای ورودی موجود در فایل inputs.txt انتظار می رود نمونههای خروجی دقیقاً برابر نمونههای موجود در فایل inputs.txt تولید کنید.

به همراه این فایلها دو فایل دیگر جهت راهنمایی ارائه شده است. فایل readme.txt را مطالعه نمایید.

در ادامه مراحل زیر را به ترتیب انجام دهید:

- ۱. (طراحی سختافزاری) در شکل ۲ در هر سیکل کلاک یک خروجی تولید می شود. در پیاده سازی فیلترهای FIR به دلیل آنکه معمولاً درجه ی آنها زیاد است، از تعداد واحدهای ضرب و جمع کننده محدودی اما در چند سیکل استفاده می شود. در این تکلیف باید مداری طراحی کنید که بتواند محاسبات را مطابق با شکل ۲ انجام دهد (با طول فیلتر متغیر)، اما لازم است در این طرح فقط از یک ضرب کننده و یک جمع کننده استفاده نمایید. نیازی نیست طرح شما به دو بخش مسیر داده و کنترلر تقسیم شده باشد اما وجود معماری و سلسله مراتب مشخص و نام گذاری صحیح سیگنالها به طوری که عملکرد آنها را مشخص نماید اهمیت بالایی دارد. همچنین استایل کد زنی صحیح بسیار حائز اهمیت است و بخش بزرگی از نمره ره به خود اختصاص داده است. روند کار بدین صورت است که هنگامی که داده در ورودی مدار قرار می گیرد سیگنال کنترلی input Valid (ورودی) به مدت یک سیکل کلاک به مقدار ۱ ست کشود. سپس مدار محاسبات خود را شروع می کند و هنگام آماده شدن خروجی (پس از چند سیکل کلاک)، سیگنال کنترلی output Valid (خروجی) را به مدت یک سیکل کلاک ۱ می کند. در هنگام انجام می شود، محاسبات، در صورت ۱ شدن input Valid (خروجی) را به مدت یک سیکل کلاک ۱ می کند. در هنگام انجام می شود، مرای این مدار طراحی کنید و آن را در قالب ماشین حالت و عملیاتی که در هر حالت انجام می شود، برای این مدار طراحی کنید و آن را در قالب ماشین حالت و عملیاتی که در هر حالت انجام می شود، طوری که تأخیر خواندن از آن ۱ سیکل باشد.
- 7. (توصیف به کمک Verilog) توجه فرمایید که کدهایی که برای FPGA مورد استفاده قرار می گیرند بهتر است که در یک فایل ساده و در قالب یک ماشین حالت باشند زیرا نرمافزارها به راحتی حالت ماشین را شناسایی کرده و آن را بهینهسازی می کنند. لازم به ذکر است کدهایی که مسیر داده و کنترلر جدا دارند علاوه بر طراحی سختتر، عیبیابی سختتری نیز دارند. به همین دلیل سیستم شما ترجیحاً نباید مسیر داده و کنترلر جدا داشته باشد. توجه نمایید که منظور از جدا نکردن مسیر داده و کنترلر به معنی عدم توصیف استاندارد ماشین حالت مدار نیست. کد سختافزاری مربوط به هر ماژول با عملکرد مشخص باید در یک فایل نوشته شود. در این آزمایش یک نکته شدیداً دارای اهمیت است: توصیفهای کد شما با وریلاگ باید کاملا خوانا باشد. بدین منظور:
 - a. برای تمامی حالتهای ماشینهای اسم مشخص تعیین کنید.
 - b. اتصال ورودی و خروجی ماژولها ترتیبی نباشد و حتماً با نام انجام شود.
- c. نام گذاری سیگنالها مناسب باشد به طوری که بر اساس نام عملکرد آنها قابل پیشبینی باشد.

تاپ ماژول شما باید پارامتر و ورودی خروجی های مشابه داشته باشد (نامگذاری ورودی خروجی و پارامترها دلخواه است)

module FIR (clk, reset, FIR_input, input_Valid, FIR_output, output_Valid);

parameter LENGTH = 8; parameter WIDTH = 8;

input clk, reset, input_Valid;

output output_Valid;

input [WIDTH-1:0] FIR_input; output [WIDTH-1:0] FIR_output;

لازم به ذکر است پارامتر WIDTH عرض ورودیها، ضرایب و خروجی را تعیین میکند اما عرض خروجی ضرب کننده و جمع کننده را باید به صورت صحیح انتخاب نمایید. همچنین لازم است توضیحات جامع در مورد عملکرد کنترلی مدار همراه با ترسیم ماشین حالت آن ارائه گردد.

نکته مهمی که باید در طراحی در نظر گرفته شود این است که این فیلتر قرار است که با بالاترین فرکانس ممکن کار کنند (در آزمایش یک) و هر چه با فرکانس بیشتری بتوانید این فیلتر را بر روی FPGA راه اندازی کنید نمره امتیازی بهتری به شما تعلق می گیرد. بنابراین تا حد امکان طراحی خود را Pipeline کنید. روش دیگر برای رسیدن به فرکانس بیشتر تغییر در تنظیمات سنتز و نیز جایابی و مسیریابی کنید. روش دیگر برای رسیدن به فرکانس بیشتر تغییر در تنظیمات سنتز و نیز جایابی و مسیریابی (Place and Route) است. طبعاً روند دستیابی به فرکانس بالاتر باید گزارش شود.

- ۳. (درستی سنجی با روش شبیه سازی) یک تستبنچ (Testbench) برای فیلتر خود بنویسید و درستی عملکرد مدار خود را با فایلهای داده شده بررسی کنید. فایل outputs.txt شامل نمونههای صحیح خروجی با فرمت <38, 30> است. تستبنچ باید در محیط Modelsim اجرا شود. تستبنچ مورد نظر باید تا حد ممکن کامل و جامع باشد. زمانی فیلتر شما صحیح کار می کند که دقیقاً خروجیهای مد نظر در فایل و outputs.txt را تولید نماید.
- ۴. (درستی سنجی با روش Assertion) با استفاده از assertionهای System Verilog، درستی عملکرد مدار را برای اندازه ی ۵ و عرض بیت ۸ با استفاده از حداقل ۵ assertion تحقیق کنید. به منظور بررسی assertion و عرض بیت ۸ با استفاده از عداقل ۵ و عرض بیت ۵ با استفاده کرده و این موارد را در گزارش خود ذکر مدار از ابزار شبیه سازی QuestaSim استفاده کرده و این موارد را در گزارش خود ذکر کنید. انتخاب assertion مناسب اهمیت دارد.

۵. (سنتز) فیلتر طراحی شده را برای اندازههای ۵۰ و ۱۰۰ و عرض بیت ۸ و ۱۶ سنتز کرده تعداد فلیپفلاپها و المانهای منطقی استفاده شده در هر حالت را در قالب یک جدول گزارش کنید و مقایسهای بین آنها انجام دهید.

نكات مهم:

- ۱) لطفاً دقت نمایید گزارش شما باید جامع و مانع باشد. عدم گزارش مناسب با کسر نمره مواجه می شود.
 - ۲) تایپ کردن گزارش ضروری نیست اما خوانا بودن آن ضروری است.
 - $^{\circ}$ مراحل ۱ تا $^{\circ}$ را به صورت جداگانه و به ترتیب گزارش نمایید.
 - ۴) بخشهای مهم کد را در گزارش بیاورید.
 - ۵) آپلود فایلهای شبیهسازی به همراه فایل گزارش ضروری است.
 - ۶) سؤالات خود را در سایت و در فروم مربوط به این تکلیف مطرح نمایید.
- ۷) دقت فرمایید موعد تحویل با تأخیر تا یک هفته پس از تاریخ ذکر شده با احتساب هر روز ۲٪ کسر نمره
 میباشد و بعد از این تاریخ به هیچ عنوان تمرین تحویل گرفته نخواهد شد.
 - ۸) این تمرین به هیچ عنوان نباید به صورت گروهی انجام شود.
 - ۹) این تمرین مبنای کار آزمایش اول است و از جلسه دوم آزمایش اول به آن نیاز خواهید داشت.

مراجع

- [1] L. Wanhammer, "DSP Integrated Circuits", Academic press, New York, 1999.
- [2] A. V. Oppenheim, R. W. Schafer, and J. R. Buck, "Discrete-Time Signal Processing", 2nd ed. Upper Saddle River, NJ: Prentice Hall, 1999.
- [3] Wikipedia, The Free Encyclopedia, "Finite impulse response".

موفق باشيد