

Struttura delle cache a indirizzamento diretto

- Ogni posizione della cache include:
 - Valid bit che indica se questa posizione contiene o meno dati validi.
 0: posizione di cache non ancora utilizzata
 1: posizione di cache occupata con dei dati dalla RAM
 (Quando il calcolatore viene acceso tutte le posizioni della cache sono segnalate come NON valide)
 - Campo etichetta (Tag) contiene un valore che identifica univocamente l'indirizzo del blocco di memoria memorizzato nella posizione della cache

Il valore del Tag include l'indirizzo del blocco in RAM, eccetto i k bit meno significativi (non mi servono! Sono la posizione nella cache)

Campo dati che contiene una copia del blocco in RAM

Architettura degli elaboratori

- 25 -

Memoria cache



Indirizzamento diretto

- Per sapere se un blocco di un dato indirizzo m è in cache:
- con m composto da due sottosequenze di bit m0 e m1 m = m0, m1
- accedo al blocco m1 della cache
- se valid bit = 0 : cache miss
- se valid bit = 1


analizzo il tag memorizzato nel blocco di cache.

Se corrisponde a m0 : cache hit

Altrimenti: cache miss

Architettura degli elaboratori

- 26 -





Cache a indirizzamento diretto

- Memoria centrale: N blocchi in memoria
- Ogni blocco, B parole
- Ogni parola, P byte (di 8 bit ciascuno!)
- Memoria Cache:C blocchi, C << N
- Totale memoria RAM:

 $B \cdot N$ parole = $N \cdot M \cdot P$ bytes = $N \cdot M \cdot P \cdot 8$ bits

Assunzione importante:

C e M e K tutti sono potenze di 2

Ricorda: modulo e divisione intera per potenze di due...

 $k \mod 2^m = gli \ m$ bit meno significativi di k

k div 2^m = gli altri bit più siginificativi di k

Architettura degli elaboratori

- 28 -





Cache a indirizzamento diretto


- Esempio:
 - memoria RAM totale: 16 MegaByte = 2²⁴ bytes
 - ▶ parole da: 32 bit = 4 bytes = 2² bytes
 - ▶ blocchi di: 512 parole = 29 parole = 211 bytes
 - ▶ mem cache (esclusi bit di tag): 128 Kbytes = 2¹⁷ bytes = 2¹⁵ parole
- Domande:
 - ▶ Lunghezza indirizzo di un byte in RAM? 24
 - ▶ Lunghezza indirizzo di una parola in RAM? 24 2 = 22
 - ▶ N. blocchi in memoria cache? $2^{17}/2^{11} = 2^6 = 64$
 - N. blocchi in memoria RAM? $2^{24} / 2^{11} = 2^{13} = ~8000$
 - ▶ Bit di tag della cache? 13 6 = 7


Architettura degli elaboratori


- 29 -















Linee di cache (blocchi) di dimensioni superiori alla parola

- Indirizzi di memoria a 32 bit
- Cache a indirizzamento diretto con 4096 (2¹²) linee di cache. Ciascuna linea contiene 4 parole a 4 byte.
- Struttura dell'indirizzo di memoria:
 - ▶ Bit 0 e 1 per individuare il singolo byte
 - ▶ Bit 2 e 3 per individuare una parola nel blocco
 - ▶ Bit 4-15 per individuare il blocco di cache
 - ▶ Bit 16-31 come tag

Architettura degli elaboratori

- 35 -







Prestazioni

- Dimensione della cache:
 - diminuisce il miss rate, ma il beneficio diminuisce all'aumetare della dimensione
 - ▶ aumenta il costo (ovviamente) e lo hit-time (memoria più grande)
- Indirizzamento diretto: semplice e veloce
- Indirizzamento associativo: caro oppure lento
- Per compiere tutte queste difficili scelte, un archietto utilizza profiling:
 la simula del comportamento della cache su programmi reali di esempio che consente di valutare il bilancio fra costi e benefici:
 - serve un benchmark di programmi di esempio
 - il benchmark deve includere programmi di natura molto diversa es una simulazione fisica, un videogioco, un foglio di calcolo, il bootstrap, ...

Architettura degli elaboratori

- 38 -



Hit vs. Miss in lettura

- Interazione tra processore e cache: lettura o scrittura di un dato
- Cache hit in lettura
 - ▶ Dato letto dalla cache
 - ▶ Tutto ok. Nient'altro da fare ©
- Cache miss in lettura
 - richiesta alla memoria del blocco contenente il dato cercato, copia in cache, ripetizione dell'operazione di lettura in cache
 - ▶ stallo della CPU: durante tutto questo tempo la CPU aspetta

Architettura degli elaboratori

- 39 -

Memoria cache



Hit vs Miss in scrittura

- Successo nella scrittura: due strategie possibili
 - Sostituzione del dato sia in cache sia in memoria (write-through)
 - Scrittura del dato solo nella cache (write-back): (la copia in memoria avverrà in un secondo momento)
- Fallimento nella scrittura (il dato non è in cache):
 - ▶ stallo della CPU, mentre:
 - richiesta del blocco contenente il dato cercato alla memoria, copia in cache,

ripetizione dell'operazione di scrittura

Architettura degli elaboratori

- 40 -



Miglioramento delle prestazioni

- Migliorare sia larghezza di banda sia latenza: uso di cache multiple
- Introdurre una cache separata per istruzioni e dati (split cache)
 - Beneficio:

Le operazioni di lettura/scrittura possono essere svolte in modo indipendente in ogni cache

 \Rightarrow

raddoppia la larghezza di banda della memoria!

Costo:

Processore necessita di due porte di collegamento alla memoria

Architettura degli elaboratori

- 41 -

Memoria cache





Prestazioni della cache a indirizzamento diretto

- Se due locazioni appartengono ad un blocco di cache diversi che condividono lo stesso slot in cache, allora non potranno mai essere in cache contemporaneamente.
- Cosa succede se un programma lavora per un certo tempo proprio su quelle due locazioni?

Architettura degli elaboratori

- 42 -







Analisi delle prestazioni (modello semplificato)

- Tempo di esecuzione = (cicli di esecuzione + cicli di stallo) × periodo del ciclo
 - ▶ Si ha un ciclo di stallo quando la CPU deve attendere il caricamento della cache a causa di un miss
- Cicli di stallo = #miss × #cicli per miss =
 (# istruzioni × miss rate) × miss penalty
 - ▶ miss penalty = #cicli per ogni miss
- Due modi per migliorare le prestazioni:
 - ridurre miss rate
 - ridurre il miss penalty

Architettura degli elaboratori

- 45 -

Memoria cache





Ridurre il miss rate

- Un modo per ridurre il miss rate consiste nel consentire a qualunque combinazione di blocchi di stare contemporaneamente in cache
- Meglio adattandosi così alle esigenze dei programmi.

Architettura degli elaboratori

- 46 -







Cache (completamente) associativa: indirizzamento


- Esempio:
 - Memoria di 64KByte
 - 16 bit di indirizzo
 - ▶ Cache contenente k blocchi da 2⁴ = 16 byte ciascuno
- Struttura dell'indirizzo:
 - ▶ I 4 bit meno significativi individuano il byte all'interno del blocco da 16 byte memorizzato nella cache
 - 12 bit più significativi: etichetta



Dato un indirizzo qualunque, i suoi 12 bit più significativi devono essere confrontati con tutti i tag dei blocchi in cache

Architettura degli elaboratori

- 49 -





Cache (completamente) associativa

- Cercare un dato nella cache richiede il confronto di tutte le etichette presenti in cache con l'etichetta dell'indirizzo di memoria richiesto
 - ▶ Per consentire prestazioni decenti la ricerca avviene in parallelo (HW replicato: costoso!)
- Etichetta viene trovata: cache hit. (procedo come prima)
- Etichetta non viene trovata: cache miss.
 Quindi stallo: accedo alla RAM,
 e memorizzo il blocco acceduto nella cache. Dove?
 Con le cache associative, possiamo/dobbiamo scegliere!
- Se la cache non è ancora piena: scelgo un blocco vuoto qualsiasi di cache e ci copio il blocco della RAM (insieme con il suo tag)
- Se la cache è piena, è necessario sostituire un dato. Quale?
 - Scelta casuale, oppure
 - Scelta del dato utilizzato meno di recente (strategia «LRU», Least Recently Used)

Architettura degli elaboratori

- 51 -

Memoria cache



Cache set-associative

- Per avere i vantaggi delle cache associative, riducendone i costi.
- Dividere i blocchi nella cache in *linee*, (o insiemi, o set) ciascuna linea = *n* blocchi
- Ogni blocco di RAM può andare in un'unica linea di cache
 - ▶ Scelta con lo stesso meccanismo dell'indirizzamento diretto
- Ogni linea comprende *n* blocchi
 - Un blocco dato può occupare qualsiasi posizione nella linea
 - Scelto con lo stesso meccanismo delle cache associative
- Una cache set-associativa in cui un blocco può andare in n posizioni si chama «set-associativa a n vie». («n-ways set associative»)

Es: two-way set associative									
set	tag	data	tag	data					
0									
1									
2									
3									

Architettura degli elaboratori

- 52 -



Cache set-associative

- Ogni blocco della memoria corrisponde –come nella cache ad indirizzamento diretto– ad uno set della cache (set = insieme = «linea» della cache)
- il blocco può essere messo in uno qualsiasi degli n elementi di questo insieme
- Combina la modalità a indirizzamento:
 - diretto per scegliere il set
 - completamente associativa scegliere il blocco all'interno del set.

Architettura degli elaboratori

- 53 -

Memoria cache





Indirizzamento nelle cache set-associative

- Un indirizzo di memoria di N bit è suddiviso in 4 campi:
 - B bit meno significativi per individuare il byte all'interno della parola di 2^B byte (detto offset del byte)
 - 2. W bit per individuare la parola all'interno del blocco di 2^W parole
 - 3. M bit per individuare il set (insieme, linea) di cache
 - 4. N-(M+W+B) come etichetta
- Come nell'indirizzamento diretto

Architettura degli elaboratori

- 54 -








Cache set-associativa

- Cache a due vie: insiemi (linee) di 2 blocchi
- Equivale ad avere due cache a indirizzamento diretto che operano in parallelo
- La parte di indirizzo che individua l'insieme seleziona i due blocchi della cache
- Le due etichette vengono confrontate in parallelo con quella dell'indirizzo cercato
- Il dato viene selezionato in base al risultato dei due confronti

Architettura degli elaboratori

- 57 -







Cache set associativa a 4 vie Altro esempio.

- Indirizzo di memoria: 32 bit
- Memoria cache 1KByte indirizzabile per byte, 1 parola da 4 Byte per blocco
 - Cioè ogni linea contiene un insieme di 4 blocchi, ciascuno da 4 byte (totale 16 byte)
 - ▶ Le linee sono 1024/16 = 64 (=2⁶)
- Organizzazione dell'indirizzo:
 - ▶ Bit 0 e 1 per indirizzare i byte nella parola da 4 byte
 - ▶ Bit 2-7 indirizzo dell'insieme nella cache
 - ▶ Bit 8-31 etichetta

Architettura degli elaboratori

- 59 -







Confronto tra diverse organizzazioni di cache

- Cache set-associativa a N vie vs. Cache a indirizzamento diretto:
 - N comparatori vs. 1 per verificare che il tag sia quello giusto
 - ▶ Un ritardo dovuto al MUX aggiuntivo per i dati
 - ▶ Dati sono disponibili solo DOPO il segnale di Hit/Miss
- In una cache a indirizzamento diretto, il blocco di cache richiesto è disponibile PRIMA del segnale di Hit/Miss:
 - Possibile ipotizzare un successo e quindi proseguire. Si recupera successivamente se si trattava in realtà di un fallimento.

Architettura degli elaboratori

- 62 -



Conclusioni: 4 domande su gerarchia di memoria

- Q1: Dove si colloca un blocco nel livello di memoria superiore? (Posizionamento del blocco)
- Q2: Come si identifica un blocco che si trova nel livello superiore? (Identificazione del blocco)
- Q3: Quale blocco deve essere sostituito nel caso di un fallimento? (Sostituzione del blocco)
- Q4: Cosa succede durante una scrittura? (Strategia di scrittura)

Architettura degli elaboratori

- 63 -

Memoria cache



Posizionamento del blocco

- Indirizzamento diretto:
 - Posizione univoca: [indirizzo di memoria] modulo [numero dei blocchi in cache]
- Completamente associativa:
 - ▶ Posizione qualunque all'interno della cache
- Set associativa
 - Insieme determinato univocamente come [indirizzo di memoria/numero dei blocchi] modulo
 - [numero degli insiemi]
 - Posizione qualunque all'interno dell'insieme scelto

Architettura degli elaboratori

- 64 -



Identificazione del blocco

- Indirizzamento diretto:
 - ▶ Indice memoria inferiore determina posizione nella cache
 - Si confronta etichetta trovata con quella cercata etichetta e si verifica che bit «valido» = 1
- Completamente associativo:
 - Confronta etichetta in ogni blocco.
- Set-associativo
 - Identifica insieme
 - Confronta etichette dell'insieme e verifica bit valido

Architettura degli elaboratori

- 65 -

Memoria cache



Sostituzione del blocco (quale blocco sostituire)

- Cache a indirizzamento diretto:
 - ▶ Nessuna scelta: è definito dall'indirizzo nelle
- Cache set associative o completamente associative:
 - Casuale, oppure
 - LRU (Least Recently Used)

Cache miss:

esempio di risultato empirico di misurato su un benchmark:

Associatività	2-way		4-way		8-way	
Dimensione	LRU	Casuale	LRU	Casuale	LRU	Casuale
16 KB	5.2%	5.7%	4.7%	5.3%	4.4%	5.0%
64 KB	1.9%	2.0%	1.5%	1.7%	1.4%	1.5%
256 KB	1.15%	1.17%	1.13%	1.13%	1.12%	1.12%

Architettura degli elaboratori

- 66 -



Strategie di scrittura di un blocco

- Write through
 - L'informazione viene scritta sia in Cache che in Main Memory
- Write back (detta anche: copy back)
 - L'informazione viene scritta in cache.
 - ▶ La main memory viene aggiornata solo quando il blocco viene rimosso dalla cache
 - cioè quando quel blocco viene sostituito da un altro blocco
 - oppure con un'apposita operazione di cache «flush», da eseguire ad esempio prima di azzerare la cache

Architettura degli elaboratori

- 67 -

Memoria cache



Strategie di scrittura: write back

- Per ogni blocco di cache è necessario mantenere un bit «Modificato» che indica se il blocco in cache è stato modificato o meno
 - detto anche bit «dirty»:
 - 0 = il blocco è una copia esatta, pulita, della main RAM
 - 1 = il blocco è stato sprocato da una scrittura
- Quando un blocco «dirty» viene sostituito, deve prima essere copiato definitivamente nella main RAM
- Nota: fino ad allora, se tale blocco venisse letto, verrà trovato in cache, e quindi, correttamente, la lettura restituirà il valore modificato (anche se la modifica non ha ancora raggiunto la main RAM)


Architettura degli elaboratori

- 68 -



Strategie di scrittura: Write Through

 per non aumentare troppo i tempi di scrittura dovuti alle inferiori prestazioni della memoria di livello inferiore,
 Write Through viene realizzato con buffer di scrittura



- Processore: scrive i dati in cache e nel buffer di scrittura
- Controllore di memoria: scrive i contenuti del buffer in memoria

Architettura degli elaboratori

- 69 -

Memoria cache



Write through vs Write back

- Write through
 - ▶ ☺ Semplice da implementare
 - Scarsa efficienza quando la stessa parola viene aggiornata più volte di fila
- Write back
 - ▶ ⊗ Più complessa da implementare
 - ▶ © Si evitano aggiornamenti ripetuti delle stesse celle di memoria: l'aggiornamento avviene una volta sola
 - ▶ ② Efficienza non ottimale quando si ricopia un intero blocco contenente sia parole modificate che parole non modificate.

Architettura degli elaboratori

- 70 -



Miss in lettura

- Se si ha un miss in lettura il blocco corrispondente viene caricato in memoria
- Strategia Read back
 - Prima si carica il blocco in cache interamente.
 - ▶ Poi la lettura avviene dal blocco di cache (come nel cache hit)
- Strategia Load through (o early restart)
 - ▶ Prima si manda alla cache la parola cercata, e da qui al processore (che può proseguire l'esecuzione)
 - ▶ Poi la lettura del resto del blocco prosegue in parallelo

Architettura degli elaboratori

- 71 -

Memoria cache



Tempo di accesso alla memoria

Tempo medio di accesso alla memoria =

hit_rate × hit_time

+

miss_rate × miss_penalty

di solito, questo secondo termine domina la somma

- Dove:
 - Tasso di successo = hit_rate
 - ► Tasso di fallimento = miss_rate = 1 hit_rate
 - hit_time ≈ tempo di accesso alla cache (e ricerca del blocco)
 - miss_penalty = penalità di fallimento = tempo di fallire la ricerca del blocco in cache ≈ hit_rate

+
tempo di accesso alla main memory

MOLTO GRANDE

tempo di copiare un intero blocco in cache (e trovare dove copiarlo)

Architettura degli elaboratori

- 72 -

Memoria cache


bisogna

fallire la ricerca in cache



Riduzione della penalità di fallimento: cache multilivello

- Aggiunta di un secondo livello di cache
- Es, quando ci sono due livelli:
 - ▶ L1 Cache (primaria)
 - L2 Cache (secondaria)
- La penalità di fallimento di L1 si riduce, se il dato è disponibile in L2



Architettura degli elaboratori

73 -

Memoria cache



Riduzione della penalità di fallimento: cache multilivello


- Cache miss su L1? Cercare in L2.
 - ▶ Poi, caricare il blocco su L1.
 - ▶ Miss anche su L2? Caricare blocco su L2 (dalla RAM), quindi su L1
- Conviene la cache multilivello?
 - difficile dirlo a priori: per fortuna c'è il profiling!
- Nelle architetture moderne, tipicamente:
 - ci sono due livelli di cache L1 e L2 (a volte L3)
 - sono entrambi SRAM
 - sono entrambi a bordo del microchip del processore
 - se c'e un L4 (di solito, NO), è DRAM e in un chip separato
 - come un tempo era anche la L1-Cache
 - «split cache»:


ci sono due cache L1, specializzate per:

- istruzioni (L1-Instruction)
- dati (L2-Data)

Architettura degli elaboratori

- 74 -







Prestazioni con due livelli di cache

Tempo medio di accesso alla memoria =

```
hit_rate_di_L1 × hit_time_a_L1 +
miss_rate_di_L1 × ( hit_rate_di_L2 × (hit_time_a_L1 + hit_time_a_L2)
miss_rate_di_L2 × penalità_di_fallimento_L2 )
```

Architettura degli elaboratori

- 77 -

Memoria cache



Take-home messages

- Questa lezione sulle cache ha compreso due importanti messaggi:
 - quando guarderemo la progettetazione di CPU, ricordiamoci che ogni accesso in memoria main (lettura o scrittura) può richiedere una quantità di tempo molto variabile e difficilmente predicibile
 - alta nei rari, ma possibili, casi di cache miss,
 (e ancora peggio se cache miss multipli, su cache multilivello)
 - ordini di grandezza di differenza!
 - Nella nostra attività di programmatori software, ricordiamoci che la cache chorerence può avere un grosso impatto nella performance dei programmi
 - programmi con pattern di accesso ai dati randomici hanno tempi di esecuzione più lenti di interi ordini di grandezza

Architettura degli elaboratori

- 78 -



Esercizio

In un sistema di memoria con due livelli di cache, si ha:

- hit rate di livello 1 = 90%, tempo di accesso 1 ns;
- hit rate di livello 2 = 90%, tempo di accesso 5 ns;
- tempo di accesso alla memoria principale: 100 ns.

Si calcoli il tempo medio di accesso a memoria.

```
Soluzione (in nanosecondi)

0.9 x 1

+

0.1 x (

0.9 x (1+5)

+

0.1 x (1+5+100)
```

Architettura degli elaboratori

- 79 -