Laboratorio di Architetture degli elaboratori

Corso B – Turno 2 Docente: Claudio Schifanella

Lezione 10

Progettazione di nuove istruzioni IJVM e estensione del micro-codice

Estensione Mic1

Come progettare nuove istruzioni IJVM

- Definizione nuova macro IJVM
- Definizione delle micro-istruzioni (in MAL) che realizzano la nuova macro
- Creazione programmi .jas che usano la nuova istruzione progettate
- Uso simulatore per verificare la correttezza

Definizione nuova macro IJVM

- Copiare il file ./lib/ijvm.conf e rinominarlo
- Aggiungere la nuova macro-istruzione
 - OPCODE in esadecimale (occhio a mettere un valore che non sia uguale a quelli già utilizzati)
 - Nome simbolico
 - Commenti (dopo "//")

```
0xFE ERR  // print ERROR and halt
0xFD OUT  // Pop a word from the stack and use the low order 8-bits as an ASCI character t
0x40 PIPPO  // Delete two words on top of stack
```



Definizione micro-istruzioni ..(I)

- Copiare il file ./examples/MAL/mic1ijvm.mal e rinominarlo
- Aggiungere le micro-istruzioni relative alla nuova macro-istruzione IJVM
 - Etichetta
 - Operazioni
 - Commenti (dopo //)

```
pop2
pop3
TOS = MDR: goto Main1


pippol SP = SP - 1; goto pop1

Swap1
MAR = SP - 1; ru
MAR = SP
H = MDR; wr

// Save ToS in H; write 2nd word to top of stack
```


Definizione micro-istruzioni ..(II)

- Definire l'indirizzo nella control store relativo alla prima micro-istruzione



Uso nuova macro-istruzione


- Creare un nuovo file .jas e scrivere il programma (in JAL) usando la nuova macro-istruzione




Uso Mic1MMV

- Creare una nuova cartella in esempi:
 - ./examples/myExamples
- Copiare nella nuova cartella
 - Il simulatore Mic1MMV.jar
 - Il nuovo file di configurazione ijvm2.conf
 - Il nuovo file del microinterprete mic1ijvm2.mal
 - Il file .jas del programma che si vuole simulare
- Lanciare il simulatore


Assemblare e caricare il nuovo file .mal (I)



Assemblare e caricare il nuovo file .mal (II)




Caricare il nuovo file di configurazione IJVM .conf (I)




Caricare il nuovo file di configurazione IJVM .conf (II)




Assemblare e caricare il nuovo file .jas




Caricato nell'area dei metodi






Bit di controllo dell'ALU



| F ₀ | F ₁ | ENA | ENB | INVA | INC | Function |
|----------------|----------------|-----|-----|------|-----|-----------|
| 0 | 1 | 1 | 0 | 0 | 0 | Α |
| 0 | 1 | 0 | 1 | 0 | 0 | В |
| 0 | 1 | 1 | 0 | 1 | 0 | Ā |
| 1 | 0 | 1 | 1 | 0 | 0 | B |
| 1 | 1 | 1 | 1 | 0 | 0 | A + B |
| 1 | 1 | 1 | 1 | 0 | 1 | A + B + 1 |
| 1 | 1 | 1 | 0 | 0 | 1 | A + 1 |
| 1 | 1 | 0 | 1 | 0 | 1 | B + 1 |
| 1 | 1 | 1 | 1 | 1 | 1 | B – A |
| 1 | 1 | 0 | 1 | 1 | 0 | B – 1 |
| 1 | 1 | 1 | 0 | 1 | 1 | -A |
| 0 | 0 | 1 | 1 | 0 | 0 | A AND B |
| 0 | 1 | 1 | 1 | 0 | 0 | A OR B |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 1 | 1 |
| 1 | 1 | 0 | 0 | 1 | 0 | –1 |

Formato microistruzioni Mic-1



Funzionamento della memoria


La CPU ha due modi per comunicare con la memoria:

 Una porta di memoria da 32 bit indirizzabile a parola controllata dai registri MAR (Memory address Register) e MDR (Memory Data Register)


• Una porta di memoria da 8 bit indirizzabile a byte controllata dal registro PC che legge i byte e li memrizza negli 8 bit meno significativi di MBR. Questa porta può solo leggere in memoria e non può scrivere.

I registri MAR e MDR

- Porta di memoria a 32 bit.
- MAR = Memory Address Register
- MDR = Memory Data Register
- Scrittura e lettura a livello ISA
- MAR ha un solo segnale di controllo (solo input dal bus C ma non output verso il bus B)
- Particolare mappatura tra valore in MAR e indirizzo in memoria:
 - MAR indirizza le parole
 - La memoria fisica conta in byte




Moltiplica per 4!




I registri MBR e PC

- Porta di memoria a 8 bit
- MBR = Memory Buffer Register
- PC = Program Counter
- Lettura del programma del livello ISA da eseguire
- MBR: due bit di controllo per l'output su B: signed e unsigned
- Valgono anche per MBR le considerazioni sui tempi di accesso alla memoria fatti per MDR
- Serve 1 segnale per avviare il fetch da memoria su MBR



Registro H

- Rappresenta l'input di sinistra dell'ALU
- Un solo bit di controllo per l'abilitazione dell'input dal bus C, l'output verso l'ALU è sempre attivo



 Si scriva il micro-codice che implementa per Mic-1 l'istruzione IJVM ICONST_0, versione specializzata della BIPUSH che non ha operandi e scrive la costante 0 in cima allo stack

 Si scriva il micro-codice che implementa per Mic-1 l'istruzione IJVM ICONST_0, versione specializzata della BIPUSH che non ha operandi e scrive la costante 0 in cima allo stack

• Si scriva il micro-codice che implementa per Mic-1 l'istruzione IJVM ILOAD_1, versione specializzata della ILOAD x che non ha operandi e scrive la variabile a scostamento 1 da LV in cima allo stack

 Si scriva il micro-codice che implementa per Mic-1 l'istruzione IJVM ILOAD_1, versione specializzata della ILOAD x che non ha operandi e scrive la variabile a scostamento 1 da LV in cima allo stack

• Si scriva il micro-codice che implementa per Mic-1 l'istruzione IJVM IDOUBLE (che estrae la parola in cima allo stack, ne calcola il doppio e scrive il risultato in cima allo stack)

 Si scriva il micro-codice che implementa per Mic-1 l'istruzione IJVM IDOUBLE (che estrae la parola in cima allo stack, ne calcola il doppio e scrive il risultato in cima allo stack)

```
idouble1 H = TOS // copia in H cima dello stack
idouble2 TOS = MDR = H + TOS // calcola il doppio, lo assegna a TOS e a MDR
idouble3 MAR = SP; wr; goto Main1 // scrive nuova cima dello stack, va a Main1
```

 Si scriva il micro-codice che implementa per Mic-1 l'istruzione IJVM LDC, versione corta della LDC_W (che scrive in cima allo stack una costante proveniente dalla porzione costante della memoria). LDC ha un operando che è lungo un byte (anziché i due byte di LDC_W).

 Si scriva il micro-codice che implementa per Mic-1 l'istruzione IJVM LDC, versione corta della LDC_W (che scrive in cima allo stack una costante proveniente dalla porzione costante della memoria). LDC ha un operando che è lungo un byte (anziché i due byte di LDC_W).

```
ldc1 PC = PC + 1; fetch // preleva il byte successivo dal codice
ldc2 H = MBRU // MBR contiene indice della costante su un byte senza segno
ldc3 MAR = H + CPP; rd // imposta indirizzo della costante, inizia lettura
ldc4 MAR = SP = SP + 1 // imposta indirizzo della nuova cima dello stack
ldc5 TOS = MDR; wr; goto Main1 // aggiorna TOS, scrive costante, salta a Main1
```

(soluzione alternativa)

 Si scriva il micro-codice che implementa per Mic-1 l'istruzione IJVM LDC, versione corta della LDC_W (che scrive in cima allo stack una costante proveniente dalla porzione costante della memoria). LDC ha un operando che è lungo un byte (anziché i due byte di LDC_W).

```
ldc1 H = CPP
ldc2 MAR = H + MBRU; rd; goto iload3 // aggiorna TOS, scrive costante,
salta a Main1
```

• Si scriva il micro-codice che implementa per Mic-1 l'istruzione IJVM POPTWO (che rimuove due parole dalla cima dello stack).

• Si scriva il micro-codice che implementa per Mic-1 l'istruzione IJVM POPTWO (che rimuove due parole dalla cima dello stack).

```
poptwo1 SP = SP - 1 // Decrementa SP
poptwo2 MAR = SP = SP - 1; rd // Leggi la seconda parola in cima allo stack
poptwo3 // Aspetta un ciclo per avere in MDR la seconda parola
poptwo4 TOS = MDR; goto Main1 // Copia la nuova parola in TOS
```

• Si scriva il micro-codice che implementa per Mic-1 l'istruzione IJVM POPTWO (che rimuove due parole dalla cima dello stack).

```
poptwol SP = SP - 1; goto pop1 // Decrementa SP e vai ad eseguire la pop1
```

 Progettare una nuova istruzione IJVM IXOR che sostituisce le due parole che si trovano in cima allo stack con il loro XOR operazione logica bit a bit).

- Progettare una nuova istruzione IJVM IXOR che sostituisce le due parole che si trovano in cima allo stack con il loro XOR operazione logica bit a bit).
- In linguaggio MAL (micro-assembly language) sono definite le seguenti operazioni booleane: AND, OR, NOT. D'altra parte, l'operazione XOR e definita in forma normale disgiuntiva come:

A XOR B = (NOT(A) AND B) OR (A AND NOT(B)) (1)

Quindi usiamo l'espressione di destra dell'equazione (1) e la realizziamo con il micro-codice

 Progettare una nuova istruzione IJVM IXOR che sostituisce le due parole che si trovano in cima allo stack con il loro XOR operazione logica bit a bit).

 Si scriva il micro-codice che implementa per Mic-1 l'istruzione IJVM: IDIVVAR varnum, che divide per due (parte intera) il valore della variabile locale di indice varnum (un byte), aggiornando la variabile stessa

 Si scriva il micro-codice che implementa per Mic-1 l'istruzione IJVM: IDIVVAR varnum, che divide per due (parte intera) il valore della variabile locale di indice varnum (un byte), aggiornando la variabile stessa

• Si scriva il micro-codice che implementa per Mic-1 l'istruzione IJVM IDOUBLE (che calcola il doppio della parola che sta in cima allo stack e aggiunge il risultato in cima allo stack).

 Si scriva il micro-codice che implementa per Mic-1 l'istruzione IJVM IDOUBLE (che calcola il doppio della parola che sta in cima allo stack e aggiunge il risultato in cima allo stack).

 Scrivere una sequenza di microistruzioni che realizza l'istruzione IJVM SWAP che scambia le due parole in cima allo stack.

 Scrivere una sequenza di microistruzioni che realizza l'istruzione IJVM SWAP che scambia le due parole in cima allo stack.

```
swap1: MAR = SP - 1; rd
swap2: MAR = SP
swap3: H = MDR; wr
swap4: MDR = TOS
swap5: MAR = SP - 1; wr
swap6: TOS = H; goto Main1
```

 Progettare una nuova istruzione IJVM TESTANDSET varnum, che controlla se la variabile locale varnum è uguale a 1. Se sì, fa una pop e mette in varnum il valore prelevato dallo stack.

 Progettare una nuova istruzione IJVM TESTANDSET varnum, che controlla se la variabile locale varnum è uguale a 1. Se sì, fa una pop e mette in varnum il valore prelevato dallo stack.


```
tns1
           H=LV
tns2
           MAR=MBRU+H; rd // get address of local variable i
            PC=PC+1; fetch // increment PC while waiting for i to be read in
tns3
tns4
            Z=MDR-1; if (Z) goto tnstrue1; else goto tnsfalse1
tnsfalse1
           goto Main1
tnstrue1
           MDR = TOS; wr // write top of stack onto M[i] and decrement stack
            SP = MAR = SP - 1; rd // read value on the new top and update TOS
tnstrue2
tnstrue3
            empty
tnstrue4
            TOS = MDR; goto Main1
```

• Si scriva il codice mal per calcolare 17+7

Si scriva il codice mal per calcolare 17+7

```
Per calcolare 17+7 nel registro OPC si potrebbe usare il seguente microcodice:
```

- Scrivere i bit del registro MIR relativi a:
 - H=MDR=MDR+H+1; if (Z) then goto 259 else goto 3; wr; fetch



Bit 9 3 8 9 3 4 NEXT_ADDRESS | J | J | J | S | S | F₀ | F, E | E | J | J | H | O | T | C | L | S | P | M | M | W | R | F | E | E | J | J | H | O | T | C | L | S | P | M | M | W | R | F | E | E | J | J | A | B | V | C | S | P | V | P | C | D | A | R | E | T | A | C | B | B | Indirizzo | JAM | ALU | C | Mem | B Registri del bus B 0 = MDR | 5 = LV | 1 = PC | 6 = CPP | 2 = MBR | 7 = TOS | 3 = MBRU | 8 = OPC | 4 = SP | 9-15 nessuno

Esercizio 12

- Scrivere i bit del registro MIR relativi a:
 - H=MDR=MDR+H+1; if (Z) then goto 259 else goto 3;
 wr; fetch

In lettura (bus B) e selezionato il solo registro MDR (H e sempre disponibile in lettura). In scrittura (bus C) sono selezionati i registri H e MDR. Il salto condizionato al valore di Z può andare all'indirizzo 3 o all'indirizzo 3+256, quindi NEXT ADDRESS contiene il valore 3. La ALU deve eseguire l'operazione A + B + 1. Infine vengono eseguite sia una WRITE che una FETCH. I campi del registro MIR sono quindi:

```
NEXT ADDRESS: 000000011

JMPC, JAMN, JAMZ: 001

SLL8, SRA1: 00


F0, F1, ENA, ENB, INVA, INC: 111101

H, OPC, TOS, CPP, LV, SP, PC, MDR, MAR: 100000010

WRITE, READ, FETCH: 101

Bus B: 0000
```

- Scrivere i bit del registro MIR relativi a:
 - MDR=TOS=MDR OR H; wr; goto Main1



Esercizio 13

- Scrivere i bit del registro MIR relativi a:
 - MDR=TOS=MDR OR H; wr; goto Main1

Con Main1 che vale 0x2

In lettura (bus B) è selezionato il solo registro MDR (H è sempre disponibile in lettura). In scrittura (bus C) sono selezionati i registri TOS e MDR. NEXT ADDRESS contiene il valore di Main1 (2 in esadecimale). La ALU deve eseguire l'operazione A OR B. Infine viene eseguita una WRITE. I campi del registro MIR sono quindi:

```
NEXT ADDRESS: 000000010

JMPC, JAMN, JAMZ: 000

SLL8, SRA1: 00

F0, F1, ENA, ENB, INVA, INC: 011100

H, OPC, TOS, CPP, LV, SP, PC, MDR, MAR: 001000010

WRITE, READ, FETCH: 100

Bus B: 0000
```

 Specificare in formato MAL le microistruzioni relative alle seguenti configurazione dei bit del registro MIR:

```
NEXT ADDRESS: 000000110

JMPC, JAMN, JAMZ: 001

SLL8, SRA1: 00

F0, F1, ENA, ENB, INVA, INC: 011100

H, OPC, TOS, CPP, LV, SP, PC, MDR, MAR: 00000010

WRITE, READ, FETCH: 100

Bus B: 0
```

 Specificare in formato MAL le microistruzioni relative alle seguenti configurazione dei bit del registro MIR:

```
NEXT ADDRESS: 000000110

JMPC, JAMN, JAMZ: 001

SLL8, SRA1: 00

F0, F1, ENA, ENB, INVA, INC: 011100

H, OPC, TOS, CPP, LV, SP, PC, MDR, MAR: 000000010

WRITE, READ, FETCH: 100

Bus B: 0
```

MDR=H or MDR; if (Z) goto 262; else goto 6; wr

 Specificare in formato MAL le microistruzioni relative alle seguenti configurazione dei bit del registro MIR:

```
NEXT ADDRESS: 001110001

JMPC, JAMN, JAMZ: 010

SLL8, SRA1: 00

F0, F1, ENA, ENB, INVA, INC: 010100

H, OPC, TOS, CPP, LV, SP, PC, MDR, MAR: 000000000

WRITE, READ, FETCH: 000

Bus B: 1000
```

 Specificare in formato MAL le microistruzioni relative alle seguenti configurazione dei bit del registro MIR:

```
NEXT ADDRESS: 001110001

JMPC, JAMN, JAMZ: 010

SLL8, SRA1: 00

F0, F1, ENA, ENB, INVA, INC: 010100

H, OPC, TOS, CPP, LV, SP, PC, MDR, MAR: 000000000

WRITE, READ, FETCH: 000

Bus B: 1000
```

N=OPC; if (N) goto 369; else goto 113

 Specificare in formato MAL le microistruzioni relative alle seguenti configurazione dei bit del registro MIR:

```
NEXT ADDRESS: 000000010

JMPC, JAMN, JAMZ: 000

SLL8, SRA1: 00

F0, F1, ENA, ENB, INVA, INC: 010100

H, OPC, TOS, CPP, LV, SP, PC, MDR, MAR: 001000010

WRITE, READ, FETCH: 100

Bus B: 0010
```

 Specificare in formato MAL le microistruzioni relative alle seguenti configurazione dei bit del registro MIR:

```
NEXT ADDRESS: 000000010

JMPC, JAMN, JAMZ: 000

SLL8, SRA1: 00

F0, F1, ENA, ENB, INVA, INC: 010100

H, OPC, TOS, CPP, LV, SP, PC, MDR, MAR: 001000010

WRITE, READ, FETCH: 100

Bus B: 0010
```

TOS=MDR=MBR; goto Main1