МИНОБРНАУКИ РОССИИ

Федеральное государственное автономное образовательное учреждение высшего образования «Национальный исследовательский университет «Московский институт электронной техники»

> Факультет электроники и компьютерных технологий (ЭКТ) Кафедра проектирования и конструирования интегральных микросхем

Кареев Кирилл Андреевич

Бакалаврская работа по направлению 09.03.01 «Информатика и вычислительная техника»

"Разработка RTL-описания интегрированного микропроцессорного модуля с RISCархитектурой"

Студент	 Кареев К.А.
Научный руководитель,	
к.т.н., доцент каф. ПКИМС	 Гусев С.В.

Москва 2016

Содержание

Ι	Вв	едение	1
II	Pe	ализация	2
1	Стр	оение ядра	2
2	Кон	вейер	5
	2.1	Назначение стадий	5
	2.2	Стадия «Decode»	5
	2.3	Стадия «Interface»	6
	2.4	Стадия «Execute»	6
	2.5	Стадия «Memory/Periph»	7
	2.6	Стадия «Register WB»	8
	2.7	Ошибки конвейера	9
3	АЛ	y	9
	3.1	Строение АЛУ	9
	3.2	Сумматор/Вычитатель	12
	3.3	Комбинированный регистр быстрого сдвига/вращения	12
	3.4	Умножитель	13
	3.5	Блок побитовых операций	13
	3.6	Декодер команд	14
4	Пам	ІЯТЬ	15
	4.1	Виды памяти	15
	4.2	Регистровый файл	15
	4.3	ОЗУ	16
5	Пер	иферия	16
	5.1	Строение шины	16
	5.2	Выходной мультиплексор	17
	5.3	Контроллер GPIO	17
	5.4	Адресация	18

Си	муляци	я											
6.1	Средс	тва симуляции											
6.2	Тесто	вая программа											
	6.2.1	Описание											
	6.2.2	Исходный код											
	6.2.3	Временные диаграммы											
6.3	Прогр	рамма «Фибоначчи»											
	6.3.1	Описание											
	6.3.2	Исходный код											
	6.3.3	Временные диаграммы											
Си	Синтез												
7.1	Средс	тва синтезирования											
7.2	Резул	ьтаты синтезирования											
	7.2.1	YOSYS - Xilinx											
	7.2.2	YOSYS - iCE40											
	7.2.3	YOSYS - ASIC OSU TSMC 25nm											
	7.2.4	Quartus Prime - Altera MAX10											
7.3	Резул	ьтаты временного анализа											
Ί	-	чение мение 1. Instruction Set Architecture											
	едение												
8.1		е описание											
8.2		ат инструкции											
8.3		вное исполнение											
8.4		венные значения											
8.5	Набор	о инструкций											
Оп	исание												
9.1	NOP												

	9.1.2	Флаги, затрагиваемые данной инструкцией:	55
	9.1.3	Свойства инструкции:	55
	9.1.4	Пример использования:	55
9.2	OR		56
	9.2.1	Описание	56
	9.2.2	Флаги, затрагиваемые данной инструкцией:	56
	9.2.3	Свойства инструкции:	56
	9.2.4	Пример использования:	56
9.3	NOR .		56
	9.3.1	Описание	57
	9.3.2	Флаги, затрагиваемые данной инструкцией:	57
	9.3.3	Свойства инструкции:	57
	9.3.4	Пример использования:	57
9.4	AND.		57
	9.4.1	Описание	57
	9.4.2	Флаги, затрагиваемые данной инструкцией:	58
	9.4.3	Свойства инструкции:	58
	9.4.4	Пример использования:	58
9.5	NAND		58
	9.5.1	Описание	58
	9.5.2	Флаги, затрагиваемые данной инструкцией:	58
	9.5.3	Свойства инструкции:	59
	9.5.4	Пример использования:	59
9.6	INV .		59
	9.6.1	Описание	59
	9.6.2	Флаги, затрагиваемые данной инструкцией:	59
	9.6.3	Свойства инструкции:	59
	9.6.4	Пример использования:	60
9.7	XOR .		60
	9.7.1	Описание	60
	9.7.2	Флаги, затрагиваемые данной инструкцией:	60
	9.7.3	Свойства инструкции:	60
	9.7.4	Пример использования:	61
9.8	XNOR		61
	9.8.1	Описание	61
	9.8.2	Флаги, затрагиваемые данной инструкцией:	61

9.8.3	Свойства инструкции:	61
9.8.4	Пример использования:	62
LSL .		62
9.9.1	Описание	62
9.9.2	Флаги, затрагиваемые данной инструкцией:	62
9.9.3	Свойства инструкции:	62
9.9.4	Пример использования:	63
LSR .		63
9.10.1	Описание	63
9.10.2	Флаги, затрагиваемые данной инструкцией:	63
9.10.3	Свойства инструкции:	63
9.10.4	Пример использования:	64
ASR .		64
9.11.1	Описание	64
9.11.2	Флаги, затрагиваемые данной инструкцией:	64
9.11.3	Свойства инструкции:	64
9.11.4	Пример использования:	65
ASL .		65
9.12.1	Описание	65
9.12.2	Флаги, затрагиваемые данной инструкцией:	65
9.12.3	Свойства инструкции:	65
9.12.4	Пример использования:	66
CSR .		66
9.13.1	Описание	66
9.13.2	Флаги, затрагиваемые данной инструкцией:	66
9.13.3	Свойства инструкции:	66
9.13.4	Пример использования:	67
CSL .		67
9.14.1	Описание	67
9.14.2	Флаги, затрагиваемые данной инструкцией:	67
9.14.3	Свойства инструкции:	67
9.14.4	Пример использования:	68
ADD .		68
9.15.1	Описание	68
9.15.2	Флаги, затрагиваемые данной инструкцией:	68
9.15.3	Свойства инструкции:	68
	LSL . 9.9.1 9.9.2 9.9.3 9.9.4 LSR . 9.10.1 9.10.2 9.10.3 9.10.4 ASR . 9.11.1 9.11.2 9.11.3 9.11.4 ASL . 9.12.1 9.12.2 9.12.3 9.12.4 CSR . 9.13.1 9.13.2 9.13.3 9.14.4 CSL . 9.14.1 9.14.2 9.14.3 9.14.4 ADD . 9.15.1 9.15.2	9.8.4 Пример использования: LSL 9.9.1 Описание 9.9.2 Флаги, затрагиваемые данной инструкцией: 9.9.3 Свойства инструкции: 9.9.4 Пример использования:

	9.15.4	Пример использования:	69
9.16	SUB .		69
	9.16.1	Описание	69
	9.16.2	Флаги, затрагиваемые данной инструкцией:	69
	9.16.3	Свойства инструкции:	69
	9.16.4	Пример использования:	70
9.17	MULL		70
	9.17.1	Описание	70
	9.17.2	Флаги, затрагиваемые данной инструкцией:	70
	9.17.3	Свойства инструкции:	70
	9.17.4	Пример использования:	70
9.18	MULH	[71
	9.18.1	Описание	71
	9.18.2	Флаги, затрагиваемые данной инструкцией:	71
	9.18.3	Свойства инструкции:	71
	9.18.4	Пример использования:	71
9.19	MUL		72
	9.19.1	Описание	72
	9.19.2	Флаги, затрагиваемые данной инструкцией:	72
	9.19.3	Свойства инструкции:	72
		Пример использования:	72
9.20			73
		Описание	73
		Флаги, затрагиваемые данной инструкцией:	73
		Свойства инструкции:	73
		Пример использования:	73
9.21			73
		Описание	74
		Флаги, затрагиваемые данной инструкцией:	74
		Свойства инструкции:	74
0.22		Пример использования:	74
9.22			74
		Описание	74 75
		Флаги, затрагиваемые данной инструкцией:	75 75
		Свойства инструкции:	75
	9.22.4	Пример использования:	75

9.23	CMP .		75
	9.23.1	Описание	75
	9.23.2	Флаги, затрагиваемые данной инструкцией:	75
	9.23.3	Свойства инструкции:	76
	9.23.4	Пример использования:	76
9.24	CMN		76
	9.24.1	Описание	76
	9.24.2	Флаги, затрагиваемые данной инструкцией:	76
	9.24.3	Свойства инструкции:	77
	9.24.4	Пример использования:	77
9.25	TST .		77
	9.25.1	Описание	77
	9.25.2	Флаги, затрагиваемые данной инструкцией:	77
	9.25.3	Свойства инструкции:	78
	9.25.4	Пример использования:	78
9.26	BR		78
	9.26.1	Описание	78
	9.26.2	Флаги, затрагиваемые данной инструкцией:	78
	9.26.3	Свойства инструкции:	79
	9.26.4	Пример использования:	79
9.27	RBR .		79
	9.27.1	Описание	79
	9.27.2	Флаги, затрагиваемые данной инструкцией:	80
	9.27.3	Свойства инструкции:	80
	9.27.4	Пример использования:	80
9.28	BRL .		80
	9.28.1	Описание	80
	9.28.2	Флаги, затрагиваемые данной инструкцией:	81
	9.28.3	Свойства инструкции:	81
	9.28.4	Пример использования:	81
9.29	RET .		81
	9.29.1	Описание	82
	9.29.2	Флаги, затрагиваемые данной инструкцией:	82
	9.29.3	Свойства инструкции:	82
	9.29.4	Пример использования:	82
9.30	LDR .		83

9.30.3 9.30.4 STR . 9.31.1 9.31.2 9.31.3 9.31.4 IN	Флаги, затрагиваемые данной инструкцией: Свойства инструкции: Пример использования: Описание Флаги, затрагиваемые данной инструкцией: Свойства инструкции: Пример использования:
9.30.4 STR . 9.31.1 9.31.2 9.31.3 9.31.4 IN	Пример использования:
STR . 9.31.1 9.31.2 9.31.3 9.31.4 IN	Описание
9.31.1 9.31.2 9.31.3 9.31.4 IN	Описание Флаги, затрагиваемые данной инструкцией: Свойства инструкции: Пример использования:
9.31.2 9.31.3 9.31.4 IN	Флаги, затрагиваемые данной инструкцией: Свойства инструкции:
9.31.3 9.31.4 IN	Свойства инструкции:
9.31.4 IN	Пример использования:
IN	
9.32.1	
	Описание
9.32.2	Флаги, затрагиваемые данной инструкцией:
9.32.3	Свойства инструкции:
9.32.4	Пример использования:
OUT .	
9.33.1	Описание
9.33.2	Флаги, затрагиваемые данной инструкцией:
9.33.3	Свойства инструкции:
9.33.4	Пример использования:
MOVS	
9.34.1	Описание
9.34.2	Флаги, затрагиваемые данной инструкцией:
9.34.3	Свойства инструкции:
9.34.4	Пример использования:
MOV	
9.35.1	Описание
9.35.2	Флаги, затрагиваемые данной инструкцией:
9.35.3	Свойства инструкции:
9.35.4	Пример использования:
	9.32.4 OUT . 9.33.1 9.33.2 9.33.3 9.33.4 MOVS 9.34.1 9.34.2 9.34.3 MOV 9.35.1 9.35.2 9.35.3

11	Исхо	одные к	ды			90
	11.1	Процес	сор УП-1	 	 	90
		11.1.1	adder.v	 	 	90
		11.1.2	alu.v	 	 	92
		11.1.3	execute.v	 	 	97
		11.1.4	gpio.v	 	 	99
		11.1.5	gpio_mux.v	 	 	101
		11.1.6	nsn_decoder.v	 	 	102
		11.1.7	memory_op.v	 	 	117
		11.1.8	pipeline_interface.v	 	 	122
		11.1.9	ram.v	 	 	124
		11.1.10	register_wb.v	 	 	126
		11.1.11	regs.v	 	 	128
		11.1.12	shift.v	 	 	129
		11.1.13	est_periph_assembly.v	 	 	134
		11.1.14	est_pipeline_assembly.v	 	 	136
		11.1.15	est_processor_assembly.v	 	 	140
		11.1.16	nain.v	 	 	141
	11.2	Multipl	erGenerator	 	 	148
		11.2.1	Gate.hpp	 	 	148
		11.2.2	Main.cpp	 	 	157
		11.2.3	estcase.v	 	 	157
12	Мет	рики ко	ца			158
	12.1	Процес	сор УП-1	 	 	158
	12.2	Multipl	erGenerator	 	 	159

Часть І

Введение

Главная цель моего дипломного проекта - создание процессора, пригодного для изучения программирования машинных кодов и общего процессоростроения. Для этого процессор должен удовлетворять следующим критериям:

- Простота работы с машинным кодом и ассемблерным представлением.
- Единая внутренняя структура.
- Минимальное количество состояний.
- Открытость RTL-описания.

Для начала следует примерить на роль такого «учебного» процессора какой-нибудь из существующих, поэтому было проведено некоторое исследование, в результате которого были выделены следующие процессорные системы и выявлены недостатки, котоые мешают эти системам удовлетворять заданным критериям:

1. ARM Thumb1:

- Сложность бинарного представления машинного кода (из-за упора на уменьшенный размер).
- Работа с дробными частями машинного слова.
- Сложность работы с ассемблерным представлением кода (следствие функциональной простоты).

2. OpenRISC 1000 (mor1kx):

- Наличие большого количества состояний процессора.
- Сложность RTL-описания, в основном из-за высокой функциональной развитости.

3 MIPS32·

- Относительно сложное построение инструкции
- Большинство реализаций не совместимы друг с другом

В результате было принято решение создать собственную процессорную систему.

Часть II

Реализация

1 Строение ядра

Ядро процессора - главная структура, в которой заключена вся логика его работы. Сюда входит конвейер, регистровый файл, оперативная память и адаптер к шине периферических устройств. Ядро процессора УП-1 обладает следующими свойствами:

- 32-битная архитектура
- Набор из 35 (заложено до 128) инструкций
- 32 РОН (Регистра общего назначения) шириной 32 бита с четырёхпортовым интерфейсом (2 чтение, 2 запись + особые линии для РС и LR)
- Регистры РС и LR (счётчик инструкций и адрес возврата) также являются общими (31 и 29 соответственно)
- Однотактовый умножитель с возможностью сохранения всего результата (2 слова)
- Однотактовый комбинированный регистр быстрого сдвига (циклический, арифметический и логический сдвиги)
- Комбинированный однотактовый полный сумматор-вычитатель.
- Раздельные шины памяти и периферический устройств
- 16 кодов условного исполнения
- Четырёхшаговая архитектура конвейера (Декодирование, Исполнение, Память/-Периферия и Регистры)
- Двухпортовое однотактовое ОЗУ ёмкостью 4 КБ (1 Кс) (1- чтение, 1 запись)

Схема построения ядра представлена на рисунке 1

Главная логика исполнения инструкций содержится в конвейере. Конвейер построен по типовой $^{[4]}$ для RISC процессоров пятистадийной схеме. Однако, в процессоре

УП-1 отсутствует выделенная логика получения инструкций от ПЗУ, чем и объясняется наличие только четырёх стадий на схеме ядра. Стадия Decode выполняет роль декодера инструкций, а также подготавливает все необходимые данные для успешного их исполнения. Стадия Execute содержит основную вычислительную логику, а также блок вычисления условных кодов. Стадия Memory/Periph является интерфейсом между ядром и шинами памяти и периферии. Стадия Register WB сохраняет результаты исполнения и завершает конвейер.




Рис. 1: Ядро (схема)

2 Конвейер

2.1 Назначение стадий

Конвейер процессора состоит из четырёх стадий, одной «невидимой» стадии и набора подстадий:

- 1. Decode. Получает от ПЗУ (по адресу в рс) инструкцию и подготавливает её к исполнению на остальных стадиях. Для этих целей стадия подготавливает управляющие сигналы для каждой из трёх последующих стадий и помещает их в следующую стадию. Также в этой стадии находится блок обработки ошибок конвейера, который исключает возможность чтения «не готовых» данных из регистров.
- 2. Interface Вспомогательная стадия, служит для равномерного распределения сигналов по стадиям и подстадиям. Работает синхронно со стадией Decode для обеспечения наивысшей производительности. Из-за такого поведения является «невидимой»
- 3. Execute. В этой стадии располагается АЛУ, которое и выполняет основную часть вычислений. Также здесь происходит вычисление флагов исполнения и подготовка на основе флагов результатов исполнения услоных кодов. Управляющие сигналы для оставшихся двух стадий помещаются в подстадию Hold.
- 4. Метогу/Periph. Данная стадия является единственной точкой входа-выхода для ОЗУ и периферийных устройств. Благодаря этому отсутствует необходимость в обработке ошибок конвейера по ОЗУ и периферии. В этой стадии происходит запись и чтение ОЗУ и периферийных регистров. Сигналы для последней стадии задерживаются на подстадии Hold
- 5. Register WB. Данная стадия производит запись результатов выполнения всех стадий в регистровый файл. Так как эта стадия является продуктом разделения операций чтения и записи в регистры, она также является причиной внесения в стадию decode блока разрешения ошибок конвейера.

2.2 Стадия «Decode»

Декодер работает по следующему принципу:

1. Получает инструкцию и разделяет ещё на исполняемые части согласно схеме инструкции (см. Приложение 1)

- 2. Генерирует начальные управляющие сигналы для основных исполняющих блоков в соответствии с номером инструкции (АЛУ, память, регистры)
- 3. Производит получение содержимого регистров, указанных в инструкции, если необходимо.
- 4. В случае присутствия в инструкции флагов наличия мгновенных значений, производит постановку задержки исполнения, и во время этой задержки производит получение мгновенных значений из ПЗУ
- 5. В случае исполнения т.н. «длинных» инструкций (инструкции, занимающие больше 1 такта, например инструкции перехода) производит постановку задержки, равной времени исполнения инструкции
- 6. В случае присутствия ошибки конвейера, производит постановку задержки и запрещает инкремент счётчика инструкций до тех пор, пока сигнал ошибки не вернётся в единицу.

2.3 Стадия «Interface»

Интерфейс является «ширмой» между декодером и остальными стадиями.

Специальный сигнал d_pass позволяет подменить операцию, хранящуюся в нем на пор, что очень удобно для постановки всяческого рода задержек. Задержка срабатывания этой стадии подобрана таким образом, чтобы она (стадия) срабатывала одновременно со стадией декодера, что уменьшает эффективную длину конвейера, а значит и задержку срабатывания инструкций, требующих полного сброса конвейера.

Также интерфейс распределяет управляющие сигналы по соответствующим стадиям и подстадиям.

2.4 Сталия «Execute»

Стадия исполнения производит все заявленные в наборе инструкций вычисления. Внутри этой стадии находятся два блока:

- 1. Блок АЛУ основная вычислительная сила процессора.
- 2. Блок условного исполнения блок, производящий вычисление условного результата (cres) исходя из входного условного кода и флагов исполнения.

Входными для данной стадии являются следующие сигналы:

- а и b входные операнды, без изменений проводятся к АЛУ
- alu op управляющий кода АЛУ, проводится к нему без изменений
- st регистр статуса регистр, содержащий флаги исполнения. Применяется в вычислении условного результата
- cond условный код.
- is_cond сигнал, определяющий необходимость вычисления условного результата. В случае, когда этот сигнал равен нулю, условный результат принудительно выставляется в единицу
- write_flags сигнал, определяющий флаги, которые будут перезаписаны текущей инструкцией

Стадия генерирует следующие сигналы:

- r1 и r2 результаты вычислений (из АЛУ)
- n, z, c, v флаги, сгенерированные АЛУ
- cres условный результат
- сс сигнал, определяющий необходимость записи флагов в регистр st

2.5 Стадия «Memory/Periph»

Эта стадия является точкой входа/выхода для операций с ОЗУ и периферийными устройствами. Управляется эта стадия специальными командными сигналами r1_op и r2_op, для каждого входного операнда свой код управления. Кроме них, также используются следующие сигналы:

- 1. r1 и r2 входные операнды, приходят из стадии исполнения
- 2. a1 и a2 адресные операнды, заполняются на стадии декодирования.
- 3. proceed сигнал условного результата. Если он равен нулю, то командные сигналы принудительно выставляются в «сквозной NOP»
- 4. ram_r_line и sys_r_line линии чтения ОЗУ и периферии соответственно.

Также эта стадия генерирует следующие сигналы:

- 1. m1 и m2 выходные операнды
- 2. ram_w_line, sys_w_line, ram_w_addr, sys_w_addr etc. линии управления ОЗУ и периферией соответственно

Набор команд следующий:

- 0: «Чистый» NOP. Никаких операций не производится. В выходной операнд записывается 0
- 1: Сквозной NOP. Входной операнд просто копируется в выходной без изменений
- 2: Чтение из ОЗУ по адресу а1
- 3: Чтение из ОЗУ по адресу а2
- 4: Чтение из ОЗУ по адресу в другом операнде
- 5: Запись в ОЗУ по адресу а1
- 6: Запись в ОЗУ по адресу а2
- 7: Запись в ОЗУ по адресу в другом операнде
- 8: Чтение из периферии по адресу а1
- 9: Чтение из периферии по адресу а2
- 10: Чтение из периферии по адресу в другом операнде
- 11: Запись в периферию по адресу а1
- 12: Запись в периферию по адресу а2
- 13: Запись в периферию по адресу в другом операнде
- 14: Копирует входной операнд в противоположный выходной.

2.6 Стадия «Register WB»

Данная стадия производит сохранение результата, т.е. обратную запись в регистровый файл. Эта стадия также управляется специальным командным сигналом ор. Помимо него, также используются следующие сигналы:

• r1 и r2 - входные операнды.

- а1 и а2 адреса для записи, заполняются декодером.
- proceed сигнал условного результата. Если он равен нулю, то командный сигнал принудительно переключается в NOP

Выходные сигналы этой стадии контролируют порты записи регистрового файла. Набор команд представлен следующим образом:

- 0: NOP, записи не происходит
- 1: Запись r1 по адресу a1
- 2: Запись r1 по адресу а2
- 3: Запись r1 по адресу в r2
- 4: Запись r2 по адресу a1
- 5: Запись r2 по адресу a2
- 6: Запись r2 по адресу в r1
- 7: Запись r1 по адресу a1 и r2 по адресу a2
- 7: Запись r1 по адресу a2 и r2 по адресу a1

2.7 Ошибки конвейера

Ошибки конвейера обнаруживаются специальным блоком. Принцип его действия состоит в том, чтобы проверить выходные сигналы регистровой записи каждой стадии и подстадии, обнаружить среди них сигналы активной записи и произвести сравнение адресов назначения при этих сигналах с адресами текущей инструкции в декодере. В случае совпадения сигнал ошибки конвейера активируется (выставляется в единицу), и декодер приостанавливает выполнение инструкции пока сигнал не деактивируется (то есть пока запись не произойдёт).

3 АЛУ

3.1 Строение АЛУ

АЛУ разделён на пять основных блоков:

- 1. Декодер инструкций и селектор результатов/флагов
- 2. Комбинированный сумматор-вычитатель
- 3. Комбинированный регистр быстрого сдвига-вращения
- 4. Полный умножитель
- 5. Блок побитовых инструкций

Схема соединения блоков представлена на рисунке 2 На входе АЛУ присутствуют следующие сигналы:

- 1. а и b входные операнды
- 2. ор управляющий сигнал

АЛУ генерирует следующие сигналы:

- 1. q1 и q2 выходные операнды
- 2. st выходные флаги исполнения

Следует также заметить, что АЛУ является комбинаторным блоком, то есть работает без внешней синхронизации




Рис. 2: АЛУ (схема)

3.2 Сумматор/Вычитатель

Сумматор-вычитатель построен по схеме сумматора с параллельным переносом $^{[2]}$. Со-

стоит из следующих исходных блоков:

1. fa_pg - полный сумматор, модифицированный для генерации сигналов Propagate

и Generate вместо сигнала переноса

2. cla4 - четырёхбитный сумматор с параллельным переносом. Состоит из четырёх

модифицированных полных сумматоров и логики распространения переноса

3. cla16 - 16-битный сумматор, состоит из четырёх четырёбитных и аналогичной

логики распространения переноса.

4. cla32 - 32-битный сумматор, конечный продукт, составлен из двух шестнадцати-

битных и упрощённой логики распространения переноса.

При вычитании в схему вносятся следующие изменения:

1. На пути второго операнда встаёт блок побитовой инверсии

2. Сигнал нулевого переноса устанавливается в единицу

Данный блок способен генерировать все четыре флага исполнения.

3.3 Комбинированный регистр быстрого сдвига/вращения

Данный блок построен по схеме реверсивного сдвигового регистра, основанного на

операции маскирования, представленной в $^{[3]}$. Данная схема позволяет производить все

возможные виды сдвигов и вращений (кроме, возможно, операций через бит переноса)

за один такт. Управляется эта схема с помощью тройки сигналов {left, rotate, arith}

следующим образом:

000: Логический сдвиг вправо

001: Арифметический сдвиг вправо

01Х: Циклический сдвиг (вращение) вправо

100: Логический сдвиг влево

101: Арифметический сдвиг влево

12

11Х: Циклический сдвиг (вращение) влево

Арифметический сдвиг отличается от логического тем, что сохраняет знаковый бит операнда. Также арифметический сдвиг влево может, в отличие от остальных сдвигов, генерировать флаг переполнения. Все виды сдвигов могут генерировать флаг нулевого результата

3.4 Умножитель

Данный умножитель является полным параллельным умножителем, построенным по схеме дерева Дадды^[1]. Построением таких умножителей занимается программа MultiplierGenerator. Алгоритм построения следующий:

- 1. Перемножить (логическое И) каждый бит первого результата с каждым битом второго, с получением n^2 частичных произведений с разным весом.
- 2. Уменьшить количество частичных произведений по следующим правилам:
 - (a) Взять любые три бита с одним весом и пропустить через полный сумматор. В результате получится один бит с текущим весом и один с весом на единицу больше
 - (b) Если осталось только два бита одного веса, и выходных бит с таким весом равно 1 или 2 по модулю 3, пропустить их через полусумматор, иначе пробросить на следующий слой без изменений
 - (с) Если остался только один пробросить его на следующий слой без изменений
- Сгруппировать результат в два числа и просуммировать обыкновенным полным сумматором.

Так как результат умножения в два раза шире его операндов, был предусмотрен механизм разделения результата на два слова и перегрузки их в два регистра.

Данный блок может выставлять флаг переполнения (при ненулевом старшем слове) и флаг нулевого результата (при нулевом младшем слове)

3.5 Блок побитовых операций

Данный блок принимает на вход один-два операнда (А и В соответственно, в зависимости от вида операции) и преобразует их согласно управляющему сигналу следующим образом:

000: $Q = \overline{A}$ (Инверсия A)

001: $Q = A \wedge B$ (А И В)

010: $Q = A \vee B$ (А ИЛИ В)

011: $Q = A \veebar B$ (А ИСКЛ. ИЛИ В)

100: $Q = \overline{A \wedge B}$ (А И-НЕ В)

101: $Q = \overline{A \vee B}$ (А ИЛИ-НЕ В)

110: $Q = \overline{A \lor B}$ (А ИСКЛ. ИЛИ-НЕ В)

111: $Q = \overline{B}$ (Инверсия В)

Данный блок может генерировать только флаг нулевого результата

3.6 Декодер команд

Декодер команд выполняет роль объединителя всех блоков АЛУ и селектора нужного результата. В соответствии со значением сигнала alu_op будет выполняться следующая операция:

0х00: NOP - входные операнды без изменений копируются в выходные

0x01: ADD - $q_1 = a + b$, $q_2 = 0$

0x02: SUB - $q_1 = a - b$, $q_2 = 0$

0x03: CPL - $q_1 = -a$, $q_2 = 0$

0x04: MUL - $\{q_2, q_1\} = a \cdot b$

0x05: SHR¹ - $q_1 = a \, shr \, b, \, q_2 = 0$

0x06: SHL² - $q_1 = a \, shl \, b$, $q_2 = 0$

0x07: $SAR^3 - q_1 = a \, sar \, b, \, q_2 = 0$

0x08: SAL⁴ - $q_1 = a \, sal \, b$, $q_2 = 0$

0x09: ROR⁵ - $q_1 = a ror b$, $q_2 = 0$

¹Логический сдвиг вправо

²Логический сдвиг влево

³Арифметический сдвиг вправо

⁴Арифметический сдвиг влево

⁵Циклический сдвиг вправо

0x0A: ROL⁶ - $q_1 = a \, rol \, b, \, q_2 = 0$

0x0B: NOT - $q_1 = \overline{a}, q_2 = 0$

0x0C: AND - $q_1 = a \wedge b, q_2 = 0$

0x0D: OR - $q_1 = a \lor b, q_2 = 0$

0x0E: XOR - $q_1 = a \lor b, q_2 = 0$

0x0F: NAND - $q_1 = \overline{a \wedge b}$, $q_2 = 0$

0x10: NOR - $q_1 = \overline{a \lor b}, q_2 = 0$

0x10: XNOR - $q_1 = \overline{a \lor b}, q_2 = 0$

4 Память

4.1 Виды памяти

В ядре процессора присутствует три вида памяти:

- 1. Регистровый файл
- 2. Оперативная память
- 3. Программная память

Самой быстрой среди них является регистровая. Программная является неперезаписываемой и здесь не рассматривается.

4.2 Регистровый файл

В ядре присутствует регистровый файл на 32 регистра шириной 32 бита и четырьмя портами (два порта на чтение, два - на запись).

Чтение регулируется сигналом read следующим образом:

1. Если соответствующий бит сигнала равен единице, то на эту линию асинхронно выставляется содержимое регистра по адресу, заданному на адресной линии данного порта

⁶Циклический сдвиг влево

2. Иначе на эту линию выставляется состояние Z

Запись регулируется похожим образом, различие в том, что запись - процесс синхронный.

Также организованы слеующие внеочередные вводы-выводы:

- 1. Регистр 28 (st) имеет собственный ввод, вывод и сигнал записи
- 2. Регистр 29 (lr) имеет собственный вывод
- 3. Регистр 31 (рс) имеет собственный вывод и логику инкрементирования.

4.3 **O3Y**

В ядре находится двухпортовая ОЗУ немедленного действия (1 - чтение, 1 - запись). Чтение регулируется сигналом read, запись - сигналом write в манере, похожей на чтение/запись в регистровом файле. Использование z-состояния в неактивном режиме позволяет упростить объединение нескольких однотипных блоков ОЗУ при расширении памяти.

Следует также заметить, что в отличии от регистрового файла, в ОЗУ обе операции (чтение и запись) синхронные.

5 Периферия

5.1 Строение шины

Все периферические устройства в данной системе подключены к шине периферийных устройств. Она представляет собой параллельную внутреннюю шину с multidrop топологией и двумя раздельными линиями приёма/передачи - одна линия «записи», одна - «чтения». В каждой линии передаются параллельно адрес и данные, а также ассоциированный с данной линией сигнал (т.е. сигналы записи и чтения). По своему строению шина поддерживает любые MultiMaster - MultiSlave конфигурации, однако в данном процессоре единственным мастером является стадия «Метогу/Регірh» конвейера, а периферийные устройства являются подчинёнными. Подразумевается, что при заполнении пула устройств каждому из них (в т.ч. каждому из регистров устройств, если таких несколько) назначается уникальный адрес.

На данный момент в процессоре присутствуют следующие устройства:

• Выходной мультиплексор пинов на 4 функции

• Контроллер GPIO

5.2 Выходной мультиплексор

Данное устройство призвано обеспечить многофункциональность каждого пина процессора, путём возможности мультиплексирования на один пин до четырёх различных функций. Эта цель достигается путём назначения на каждый из четырёх входов модуля мультиплексора функции ввода (чтения с ноги) и вывода (установки уровня на ноге) и определения текущей функции ноги во внутреннем регистре.

На шину периферийных устройств, на линии чтения и записи мультиплексор выставляет два регистра, которые являются частями одного 64-битного регистра control. Младший адрес (самый младший бит равен нулю) ссответствует младшей части регистра, старший (самый младший бит равен единице) - старшей части. Каждые два бита этого регистра (начиная с самого младшего бита) управляют функцией каждой ноги, подключенной к этому мультиплексору (начиная с самой первой) следующим образом:

00: Выбор первой функции

01: Выбор второй функции

10: Выбор третьей функции

11: Выбор четвёртой фукции

Переключение функции ноги происходит незамедлительно, т.е. сразу после записи в регистр control.

В текущей версии сборки процессора присутствует 128 ног, на каждой по мультиплексору, что означает присутствие четырёх блоков выходных мультиплексоров на 32 ноги каждый.

5.3 Контроллер **GPIO**

Данное устройство призвано обеспечить базовый универсальный контроль над всеми пинами процессора. Эта цель достигается путём предоставления регистров, подключенных непосредственно к путям управления и считывания состояния пинов.

На шину периферийных устройств данный контроллер выставляет два регистра:

- 1. direction. Располагается в старшем регистре. Задаёт направление данных на пинах. Каждый бит ассоциирован с одной ногой. Значение «0» определяет ногу как «Вход», т.е. переключает её в высокоинмедансное состояние, в котором она готова для чтения; Значение «1» определяет ногу как «Выход», т.е. её состояние определяется значением в регистре value
- 2. value. Располагается в младшем регистре. При записи определяет состояние ноги в случае настройки её на выход; При чтении возвращает текущее состояние ноги. Каждый бит также ассоциирован с одной ногой.

Следует также заметить, что при попытке чтения ноги с состоянием «Выход» корректность и действительность возвращаемого значения не гарантируется, однако в *большинстве* случаев будет возвращено её текущее состояние.

В текущей версии сборки процессора контроллеры GPIO подключены в качестве первой функции для всех ног.

5.4 Адресация

В настоящей версии сборки процессора устройства распределены по адресам следующим образом:

- 1. 00000 00001: Пусто (защита от случайной перезаписи)
- 2. **00010 00011**: Мультиплексор на ноги 0-31
- 3. 00100 00101: Мультиплексор на ноги 63-32
- 4. **00110 00111**: Мультиплексор на ноги 95-64
- 5. 01000 01001: Мультиплексор на ноги 127-96
- 6. **01010 01011**: Контроллер GPIO на первый мультиплексор (ноги 0-31)
- 7. **01100 01101**: Контроллер GPIO на второй мультиплексор (ноги 63-32)
- 8. **01110 01111**: Контроллер GPIO на третий мультиплексор (ноги 95-64)
- 9. **10000 10001**: Контроллер GPIO на четвёртый мультиплексор (ноги 127-96)

Часть III

Результаты

6 Симуляция

6.1 Средства симуляции

Симлуяция проводится средствами программы Icarus Verilog. Для тестирования были созданы две программы:

- Программа «Тест», она же тестовая программа. Была создана для проверки работоспособности всех блоков процессора. Эта программа написана таким образом, что люба ошибка, влияющая на конечный результат хотя бы одной операции вызывает существенные изменения в потоке исполнения программы, что очень легко обнаружить не прибегая к анализатору временных диаграмм, прямо в статистике работы симулятора. Такой подход меньшил время подстройки блоков процессора
- Программа «Фибоначчи». Классическая программа, призванная продемонстрировать процессы, происходящие в процессоре, а также полноту по Тьюрингу его набора инструкций. Такая программа существует для всех процессорных систем, и хорошо зарекомендовала себя для демонстрационных целей.

Программы создавались в виде отдельных модулей по принципу параллельной конструкции case. Такой метод был выбран для упрощения и оптимизации работы с разрежённым кодом, коим являются обе тестовых программы.

Результаты моделирования были представлены программой IcarusVerilog в виде дампа временных диаграмм в формате FST/ Эти диаграммы были проинспектированы и выведены в графический формат с помощью программы GTKWave. Результаты в графическом формате представлены для каждой программы в разделе «Временные диаграммы».

6.2 Тестовая программа

6.2.1 Описание

Данная программа производит базовое тестирование всех блоков процессора. Алгоритм действий следующий:

- 1. Проинициализировать регистры 29 и 30 значениями 14888h и 22888h
- 2. Суммировать эти регистры в регистр 30
- 3. Суммировать 35942h и DEADBEAFh
- 4. Перемножить регистры 29 и 30 в них же
- 5. ИСКЛ. ИЛИ этих регистров с сохранением в тридцатый
- 6. Циклический сдвиг содержимого 30-го регистра на 11 бит в 29-й
- 7. Безусловный переход по адресу 132h
- 8. (смещение 132h)
- 9. Записать на шину регистры 29 и 30 в прямом и обратном порядке
- 10. Вызов процедуры по адресу регистре 30
- 11. Записать в ОЗУ содержимое регистра 30 по адресу 16
- 12. Переставить регистры 29 и 30
- 13. Любая операция (здесь, запись на шину)
- 14. Прочитать ОЗУ по адресу 16 в регистр 30
- 15. Настроить GPIO0 на чтение, GPIO1 на вывод
- 16. Вывести на GPIO1 единицы
- 17. Считать GPIO0 в регистр 30
- 18. (смещение 5E771E7Dh)
- 19. Если флаг N не стоит переход по адресу в регистре 0
- 20. Иначе возврат

6.2.2 Исходный код

```
[0x0000000]:
movs 0x14888 -> r30
movs 0x22888 -> r29
add r29, r30 -> r30
add 0x35942, 0xDEADBEAF -> r29
mul r29, r30 -> r29, r30
хог г29, г30 -> г30
csr r30, 0x0B -> r29
br 0x132
(nop)
[0x00000132]:
out r29 -> [r30]
out r30 -> [r29]
brl r30
str r30 -> 0x10
mov r29, r30 -> r30, r29
out r30 -> [r29]
ldr 0x10 -> r30
movs 0xFFFFFFF -> r1
out r1 -> 0x0D
out r1 -> 0x0F
out r1 -> 0x11
out r1 -> 0x0E
in 0x0A -> r30
(nop)
[0x5E771E7D]:
br<sub>pos</sub> r0
\mathsf{ret}_\mathsf{neg}
(nop)
```

6.2.3 Временные диаграммы

На изображениях - результат выполнения тестовой программы (полностью)

clk rst Input														L
.0:11]]]]]		٦
31:0														
		7 000/ 1000/	200000000000000000000000000000000000000	750	אינע עס בייימים וע	0		CROSCOOM	מיזיין היהוחינהת/	000000000000000000000000000000000000000			VIORGO	
Doctoto Pood	XXXX+ (43C00/A0	YOOOT4888 Y	100000000 V43C00/b0 100022888	/6U XUUUZZ888	ALDUDE / 80 ALDCOU / 10	0//000		X00035942	(00035942 ADEADBEAF AZSDDF77C	DETTC AUDDETBU			VIADEU/50	0
lr[31:0]	00000000xxxx						X00022888					XDEB117F1		
pc[31:0]	00000000(xxxxx)	X00000001 X	X00000002 X00000003	003 00000004	X00000005 X000	λοοοοορος		X00000007	X0000000 X00000000 X0000	X0000000X X0000000X			X0000000B	В
sp[31:0]	xxxxx+(000000000				X00014888					00037110				
:0]	000000000xxxxx									X00000008			X00000002	2
nins0[31:0]	01 (xxxx+1/2,2221488													
31:0	pins1[31:0] XXX													

STINCT		X32A00000	00000135	X5E771E7D				
1400 155		020		135				
 - - -		0000 X3DCOF		0134 \000001				
13/00/IS		X41DDF000 X37DE0000 X3DC0F020		X00000133 X00000134 X00000135				
)411		0000				
29		(41DEE800		00000132				
1200 12				×				
_			(CFABCEE3					
29 ()]		X00000132 X00000000		X0000000E X0000000E				
		X00000132		X0000000E		X00000008		
29					E7D			
		(33C00020		$\parallel \parallel$	X5E771E7D			
2000		(0000000B)(33C0		X00000000 X00000000		00000000		
)000 <u>(</u>		0000		χο οχ		
		000	DEB1+ X5E75E010	<u>B</u>	0003+ X0002FE6D)2	88	
22		0] 19DE0750				0000000	pins0[31:0] zzzz1488	
Time	clk rst	Input insn[31:0]	lr[31:0]	pc[31:0]	sp[31:0]	st[31:0]	pins0[31:	

2300 155	0060 XFF	013B X000				
	X00000010 X43C00060	X0000013A X0000013B				
	00000)0000X				
SI 000Z		E7D	X00000135			
		X5E771E7D	00000			
23	780	139				
	00 X3BC00	38 \00000				
	00000010 X45DBF7BA X41DDF000 X3BC007A0	X00000137 X00000138 X00000 <u>139</u>				
SE 7	10 X45DDF7					
	0000000	X00000136				
	0					
	X3DC0F020	00000135				
2						
	X000000000	X5E771E7F				
22	+\\38800000	00000135 +X5E771E7E	5E771E7D 00000008	zz1488		
] [0] [7]	1:0]			Pins pins0[31:0] zzzz1488		
T1me Control	rst Input insn[3]	lr[31:0] pc[31:0]	sp[31:0] st[31:0]	Pins pins0	100	

			X0000014C X00000										
20			X0000014B X000										
_			X0000014A	zzzz1488									
20 000			X00000148 X00000149										
- - -		000000000											
32		O X0000000A X00000000	5 00000146 00000147										
		000E X3FC007A(0144 \(\)00000145										
SU 00/2		11000820 \(\)0000	0000143 \00000										
-		(0000000F)(41C00820)(00000011)(41C00820)(0000000E)(3FC007A0	X00000141 X00000142 X00000143 X00000144 X00000145										
SI (0)00		00F X41C00820	140 \(\sqrt{00000141} \)			0)							
		000000	000000140										
SI 00%													
)D X41C00820	E X0000013F	<u></u>									
2400 126		X41C00820 X0000000D X41C00820		X5E771E7D									
		FFFFFFF X41C0	5E771E7D 0000013C X0000013D	000000135	zzz1488								
Time	clk rst	Input insn[31:0] F		sp[31:0] 0 st[31:0] 0	Pins pins0[31:0] zzzz1488	pins1[31:0]							

6.3 Программа «Фибоначчи»

6.3.1 Описание

Программа вычисляет первые 47 чисел последовательности Фибоначчи. Последовательнось Фибоначчи F задаётся следующим образом:

$$F_n = F_{n-1} + F_{n-2}$$
$$F_0 = 0$$
$$F_1 = 1$$

Вычисленный член последовательности выводится на ноги чипа GPIO1 (ноги 63..31). При попытке вычисления 48-го члена последовательности (который уже не помещается в нативный 32-битный тип, а значит выставляет флаг C) программа перезапускается.

Алгоритм действий следующий:

- 1. Проинициализировать регистры:
 - (а) Нулевой нулями
 - (b) Первый единицами
 - (с) Второй 0h (Нулевое число Фибоначчи)
 - (d) Третий 1h (Первое число Фибоначчи)
 - (e) Пятый Ch (адрес регистра value чипа gpio1)
 - (f) Шестой 100h (смещение процедуры fib())
 - (g) Седьмой -0x03 (относительно смещение в цикле)
- 2. Настроить GPIO1 на вывод и вывести первое число Фибоначчи
- 3. (начало цикла) Вызов процедуры fib()
- 4. Если переполнения нет Вывести полученное число на GPIO1
- 5. Если переполнения нет Перейти в начало цикла
- 6. Иначе перейти в начало программы
- 7. (смещение 100h fib())

- 8. Суммировать второй и третий регистр в четвёртый
- 9. Сместить третий и четвёртый регистр во второй и третий соответственно
- 10. Возврат

6.3.2 Исходный код


```
[0x0000000]:
movs 0x00 -> r0
movs 0xFFFFFFF -> r1
movs r\theta \rightarrow r2 //F_{\theta}
movs 0x01 -> r3 //F_1
movs 0x0C -> r5 //[gpio1.val]
movs 0x100 -> r6 //[fib()]
movs 0xFFFFFFD -> r7 //-0x03
out r1 -> 0x0D
out r3 -> [r5]
brl [r6]
out<sub>lo</sub> r4 -> [r5]
rbr<sub>lo</sub> r7
br г0
(nop)
[0x00000100]: //r4 fib(&r2, &r3)
add r2, r3 -> r4
mov r3, r4 -> r2, r3
ret
(nop)
```

6.3.3 Временные диаграммы


На изображениях:


- 1. Инициализация
- 2. Первое число Фибоначчи (1)
- 3. Второе и третье числа Фибоначчи (1 и 2)
- 4. Семнадцатое число Фибоначчи (1597)

- 5. 47-е число Фибоначчи (2971215073)
- 6. Перезагрузка и переинициализация после 47-го числа
- 7. Первые 29 чисел Фибоначчи (обзорно)
- 8. 30-44 числа Фибоначчи (обзорно)
- 9. Перзагрузка и счёт сначала (обзорно)




		X37C60000		000000000						
SU ()(51										
1400 118		X34670000 X33C00000		X00000012 X00000013						
)34670000		X00000012						
1300 ms		X40652000		00000011						
- - - -										
1 000 IIS		Χοσοσοσοο		000000103						
200 US										
SI		86 \(\)39C00000		01 000000102						
)45C32086		000000101						
SI 006		XIDC21900	X00000011	000000100						
22		40652000	00000000	00000011	00000000	00000000		zzzz1488	0	
Time Control	clk rst	Input insn[31:0] Registers	lr[31:0]		sp[31:0]	st[31:0]	Pins	pins0[31:0] zzzz1488	pins1[31:0]	





39600 IB		X45C32086		00000101						_
20 MS66)\IDC21900		X00000100						
3940) 185)40652000		X00000011						
)37260000		X00000010 X						
35.00.055		(33000000		(00000013					X2971215073	
33,000)34670000)33C00000		X0000012 X0000013						
SI MILES)40652000		00000011						
50		χουοροροο		X00000103						
333.00.033		39C00000	00000011	00000102	00000000	8000000		pins0[31:0] zzzz1488	1 1836311903	
Time	clk rst	Input insn[31:0]	registers lr[31:0]	pc[31:0]	sp[31:0]	st[31:0]	Pins	pins0[31:0]	pins1[31:0]	



	[U] 38 [2]	DOCURO DE COMO DE COMO CORO COMO COMO COMO COMO COMO COMO					1004 (233) (237) (610) (637) (6384) (6181) (6785) (6386) (63705) (63838) (53705) (53183) (536418) (5170211) (547029)
		XX_RXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX	WEXVIRONOMEZONIMENOOMEZONIMENOOMEZONIMENOOMEZONIMENOOMEZON				7(25)
		COCIBOCOMOCOROCOMOCOMOCOMOCOMOCOMOCOMOCOMOCOM	WOOKXIII OO WOOKXIII OO WOOKXIII OO WOOKKAAAAAA)233)377 <u>%10</u>
COURTON ON CONTROL COURTON ON			KCYNII YACHIC CANIX YACHII CANI				55(
000000 0000000000000000000000000000000		WOORKOCKKOOKKOCKKOCKKO	CVAIC COMPONOMICTO PROPOSODIAC TO VAIC O COMPONOMICTO VAIC O COMPONOMICA CONTRIBORODA.				
Time Control clk rst insn[31:0] rst[31:0] sp[31:0] sp[31:0] sp[31:0] pins [31:0] pins [31:0] pins [31:0] pins [31:0]				00000000	00000000	pins0[31:0] [zzzz1488	

	7-CX33-7-CX02-7-	
	7EXXXEXXEXXEXXEX	
9 =	(EXXEXXXXX) (EXXEXXXXX) (EXXEXXXX) (
Time control clk	Imput insn[31:0] Registers Ir[31:0] pc[31:0] sp[31:0] st[31:0] st[31:0] pins pins0[31:0]	

81.35	X+X) <u>+</u>	13	
)(3+)(+)	X+X+)		
	(X+)(X+)	()		
\$11.5F	(3+)(+)	+++++++++++++++++++++++++++++++++++++++		
	XX±XX	XX+XX)	
	X(+)(+)	₩ **		
3 #	(+)(X)	OX+XX		
	(+) (+)	X÷XXX+)	3	
S3 CF	(±)	÷ (+)		
	XXX	X+XXX+	22	
	+XXX3+X	X+0W0+X		
\$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$ \$	XX+ XX+ XX+	XQ00000000X		
	XXX3+X+	XXX0±X+		
20 00 00 00 00 00 00 00 00 00 00 00 00 0	L+J	÷)0000000		
		XXXX		
)3+)+)	X0+ X+X		
		(E-XEXXEXXEXXEXXEXXEXXEXXEXXEXXEXXEXXEXXXXX	5073	
	(X+XX+	(X+X)(+)	X2971215073	
9 6	3+X+X	X0+X+XXX+		
	XX+XX) 1836311903	
	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	+XXX+X+X		
33 05	XX+XX	XX+XX	X1134903170	
	X+)XX+	+XXX+		
	X+XXX3+	(±) (±)	Х701408733	
	X+XXX+	(±)		
	(+XXX3+)	(±)(X(X)(±)	X433494437	
%	(X+)(X)	(X+)(X))443	
	MET-CHOMETON CONTROL C	VOCADOST. VOCACIONESCO CONTRACENTATION CONTRAC	X267914296	
93.88	XX	XX+ XX)\267 ⁵	
	XXX3+X+	XXQ+X+	80141	
	±,(X,+,X()	00(±XXX	zzzz1488 102334+ X 165580141	
55	(X3+X+XX)	XQ+X+XXX 00000000 000000000		
ല്	rst Input insn[31:0] Registers	5 5 5 5	Pins pins0[31:0] pins1[31:0]	
Time Control	rst Input insn[31:0 Registers	pc[31:0] pc[31:0] sp[31:0] st[31:0]	Pins pins0 pins1	

7 Синтез

7.1 Средства синтезирования

Синтез был произведён с помощью открытого набора синтезаторов **YOSYS**. Синтез производился только для оценки размеров и временных характеристик процессора, актуальной загрузки на какие-либо платформы (ПЛИС) не было. Для исследования поведения размеров процессора были выбраны три цели:

- 1. ПЛИС Xilinx 7-Series. Такая ПЛИС содержит большое количество разноразмерных LUT (таблиц истинности), специальные блоки сумматоров и умножителей а также блоки консолидированной двухпортовой ОЗУ, которая подставляется на место блока ОЗУ процессора.
- 2. ПЛИС Lattice Semiconductors iCE40. Эта ПЛИС имеет упрощённую архитектуру, а именно состоит из LUT на 4 значения с присоединённым полным сумматором и отдельных блоков псевдодвухпортовой консолидированной ОЗУ. Из-за того, что блоки ОЗУ не имеют полных двух портов, подстановки их на место блока ОЗУ процессора не происходит, что влечёт за собой резкое повышение количества использованных триггеров.
- 3. ASIC (заказная схема) на основе библиотеки OSU для техпроцесса TSMC 25нм. Здесь наблюдается увеличение размеров процессора, вызванное отсутствием какихдибо блоков стандартной оптимизации. Больше всего (> 80%) занимают блоки ОЗУ и регистровый файл, так как они набираются из отдельных триггеров и мультиплексоров.

Был произведён синтез на приведённые три цели предусмотренными для этих целей средствами YOSYS, результат был экспортирован в Verilog Netlist. Также был произведён вывод статистики синтезированных ячеек, которая и будет представлена далее.

Для целей временного анализа был проведён финтез в САПР для ПЛИС фирмы Altera **Quartus Prime**. В качестве целевой платформы была выбрана ПЛИС серии MAX10 с подходящим количеством ячеек (на основе оценки синтеза в YOSYS) и ног, а именно 10M25SAE144C8G.

7.2 Результаты синтезирования

7.2.1 YOSYS - Xilinx

Результаты синтезирования набором YOSYS на цель Xilinx 7-Series представлены в таблице 1

Таблица 1: Результаты синтеза на цель Xilinx

№	Название блока	Блоков	Шин (бит в шинах)	Ячеек
1	addsub_32	1	36 (160)	63
2	alu32_2x2	1	143 (635)	385
3	bitwise_32	1	33 (128)	61
4	bshift_32	1	78 (330)	104
5	cla_4	8	13 (30)	13
6	cla_16	2	13 (66)	13
7	cla_32	1	8 (103)	4
8	cond_calc	1	12 (15)	7
9	drev_32	2	3 (65)	32
10	emb_ram	1	1131 (1348)	1247
11	execute	1	32 (324)	137
12	execute_stage_passthrough	1	16 (174)	86
13	fa	960	5 (5)	2
14	fa_pg	32	6 (6)	3
15	fmask_32	1	2 (37)	31
16	gpio	4	74 (477)	249
17	gpio_mux	4	146 (893)	281
18	ha	32	4 (4)	2
19	insn_decoder	1	25 (281)	0
20	memory_op	1	1808 (2504)	2301
21	memory_op_stage_passthrough	1	10 (32)	15
22	mul_32	1	69 (256)	65
23	mult_32	1	3011 (3136)	2016
24	ovf_32	1	29 (121)	25
25	pipeline_interface	1	47 (509)	337
26	reg32_2x2_pc	1	2861 (5173)	4920

27	reg_hazard_checker	1	57 (97)	39
28	register_wb	1	152 (367)	286
29	right_rot_32	1	67 (133)	96
30	status_register_adaptor	1	7 (38)	0
31	tblock_32	1	6 (99)	32
32	test_periph_assembly	1	45 (1412)	8
33	test_pipeline_assembly	1	143 (2126)	11
34	test_processor_assembly	1	32 (841)	3
35	zmask_32	1	3 (65)	32
BC	ЕГО		15999 (31546)	15635

7.2.2 **YOSYS - iCE40**

Результаты синтезирования набором YOSYS на цель iCE40 представлены в таблице 2

Таблица 2: Результаты синтеза на цель іСЕ40

No	Название блока	Блоков	Шин (бит в шинах)	Ячеек
1	addsub_32	1	18 (142)	45
2	alu32_2x2	1	280 (643)	393
3	bitwise_32	1	151 (246)	179
4	bshift_32	1	36 (288)	62
5	cla_4	8	12 (29)	12
6	cla_16	2	12 (65)	12
7	cla_32	1	9 (104)	5
8	cond_calc	1	18 (21)	13
9	drev_32	2	3 (65)	32
10	emb_ram	1	30635 (62596)	62493
11	execute	1	33 (325)	138
12	execute_stage_passthrough	1	16 (174)	86
13	fa	960	5 (5)	2
14	fa_pg	32	6 (6)	3
15	fmask_32	1	8 (43)	37
16	gpio	4	38 (379)	151
17	gpio_mux	4	175 (859)	247

18	ha	32	4 (4)	2
19	insn_decoder	1	25 (281)	0
20	memory_op	1	602 (1298)	1095
21	memory_op_stage_passthrough	1	10 (32)	15
22	mul_32	1	27 (214)	23
23	mult_32	1	3011 (3136)	2016
24	ovf_32	1	45 (137)	41
25	pipeline_interface	1	47 (509)	337
26	reg32_2x2_pc	1	2653 (4965)	4711
27	reg_hazard_checker	1	71 (111)	53
28	register_wb	1	41 (225)	144
29	right_rot_32	1	131 (197)	160
30	status_register_adaptor	1	7 (38)	0
31	tblock_32	1	6 (99)	32
32	test_periph_assembly	1	45 (1412)	8
33	test_pipeline_assembly	1	143 (2126)	11
34	test_processor_assembly	1	32 (841)	3
35	zmask_32	1	3 (65)	32
BC	ЕГО		44201 (90832)	74918

7.2.3 YOSYS - ASIC OSU TSMC 25nm

Результаты синтезирования набором YOSYS на цель ASIC с библиотекой элементов OSU TSMC 25nm представлены в таблице 3

Таблица 3: Результаты синтеза на цель ASIC osu025_stdcells

№	Название блока	Блоков	Шин (бит в шинах)	Ячеек
1	addsub_32	1	41 (165)	68
2	alu32_2x2	1	387 (879)	629
3	bitwise_32	1	458 (553)	486
4	bshift_32	1	50 (302)	76
5	cla_4	8	23 (40)	23
6	cla_16	2	23 (76)	23
7	cla_32	1	12 (107)	8

8	cond_calc	1	51 (54)	46
9	drev_32	2	67 (129)	96
10	emb_ram	1	120377 (152307)	152208
11	execute	1	204 (496)	309
12	execute_stage_passthrough	1	102 (260)	172
13	fa	960	12 (12)	9
14	fa_pg	32	12 (12)	9
15	fmask_32	1	29 (64)	58
16	gpio	4	626 (1029)	801
17	gpio_mux	4	746 (1493)	881
18	ha	32	4 (4)	2
19	insn_decoder	1	25 (281)	0
20	memory_op	1	1942 (2638)	2435
21	memory_op_stage_passthrough	1	25 (47)	30
22	mul_32	1	66 (253)	62
23	mult_32	1	3011 (3136)	2016
24	ovf_32	1	110 (202)	106
25	pipeline_interface	1	216 (678)	506
26	reg32_2x2_pc	1	5568 (7849)	7597
27	reg_hazard_checker	1	216 (256)	198
28	register_wb	1	302 (517)	436
29	right_rot_32	1	328 (394)	357
30	status_register_adaptor	1	7 (38)	0
31	tblock_32	1	40 (133)	66
32	test_periph_assembly	1	45 (1412)	8
33	test_pipeline_assembly	1	146 (2129)	14
34	test_processor_assembly	1	32 (841)	3
35	zmask_32	1	65 (127)	94
BCl	ЕГО		151739 (198968)	183060

7.2.4 Quartus Prime - Altera MAX10

При синтезировании проекта для временного анализа с помощью САПР Quartus Prime на цель Altera MAX10 были получены следующие результаты:

1. Всего логических элементов - 8694:

(а) Чисто комбинационных - 5862

(b) Чисто регистровых - 662

(с) Комбинированных - 2170

2. Всего регистров (после стадии размещения и трассировки) - 2832

3. Всего межсоединений (после стадии размещения и трассировки) - 35317

4. Параметы подстановки ОЗУ:

(а) Портов - 2

(b) Ширина портов, бит - 32

(с) Глубина памяти, слов - 1025

(d) Объем памяти, бит - 32800

7.3 Результаты временного анализа

Временной анализ был проведён средствами САПР Quartus Prime, а именно внутренним анализатором TimeQuest над предварительно синтезированным и размещённым в той же САПР проектом. Оценка производилась путём определения максимального слека от входа clk схемы test processor assembly до выходных портов всех подключенных к нему модулей на основе двух внутренних моделей распространения сигнала в данной ПЛИС. Модели отличаются лишь температурой окружающей среды. Таким

образом были получены следующие результаты:

1. Модель Slow 1200 mV 85 C:

(a) Setup: 1.263 нс

(b) Hold: 0.361 HC

(с) Минимальная ширина импульса: 5.613 нс

(d) Максимальная частота clk: 93.14 МГц

2. Модель Slow 1200 mV 0 C:

(a) Setup: 1.825 нс

43

- (b) Hold: 0.323 HC
- (с) Минимальная ширина импульса: 5.555 нс
- (d) Максимальная частота clk: 98.28 МГц

Часть IV

Заключение

В результате выполнения дипломной работы был создан процессор, удовлетворяющий всем начальным требованиям. Он был оттестирован с помощью симулятора сначала поблочно (на ранней стадии), потом в составе всей системы с использованием двух тестовых программ. Далее, для оценки эффективности данной реализации процессора был произведён синтез двумя различными инструментами, в ходе чего была получена информация о его площади (сложности) и временных характеристиках (максимальная рабочая частота). В таком виде система была выложена в открытый доступ.

Предполагается продолжение развития данной процессорной системы после сдачи дипломного проекта. Некоторые из краткосрочных целей:

- Реализовать часть АЛУ и инструкции для работы с числами с плавающей точкой одинарной точности (IEEE 754).
- Добавить operand forwarding в качестве меры по уменьшению задержек при ошибках конвейера.
- Добавить в ядро поддержку режима прерывания и контроллер прерываний (в периферийные устройства).
- Добавить MMU для реализации концепции Единого Адресного Пространства (отобразить ПЗУ, ОЗУ и периферию на одно адресное пространство).
- Произвести непосредственную проверку путём синтеза и загрузки в ПЛИС.

Список литературы

- [1] Dadda L. Some schemes for parallel multipliers //Alta frequenza. − 1965. − T. 34. − №. 5. − C. 349-356.
- [2] Lynch T., Swartzlander Jr E. E. A spanning tree carry lookahead adder //Computers, IEEE Transactions on. − 1992. − T. 41. − № 8. − C. 931-939.
- [3] Pillmeier M. R., Schulte M. J., Walters III E. G. Design alternatives for barrel shifters //International Symposium on Optical Science and Technology. International Society for Optics and Photonics, 2002. C. 436-447.
- [4] Microprocessor Design [Электронный ресурс]: электронная книга // сайт wikibooks.org Режим доступа : https://en.wikibooks.org/wiki/Microprocessor Design

Часть V

Приложение 1. Instruction Set Architecture

8 Введение

8.1 Общее описание


Процессор УП-1 обладает монолитной 32-битной архитектурой с типом доступа к памяти/периферии load-store, совмещённым доступом к памяти/периферии, раздельным доступом к регистрам и четырёхстадийным конвейером, что означает следующее:

- Размер любой инструкции, мгновенного значения, чтения/записи памяти/периферии, регистров и т.д. равен 32 битам
- Большинство инструкций могут работать только с регистрами (кроме операций load-store)
- В наборе есть класс инструкций, осуществляющий доступ к памяти/периферии
- Чтение/запись в память/периферию происходит на одной и той же стадии конвейера, что исключает возможность появления ошибок конвейера (pipeline hazards)
- Чтение/запись в регистры, в свою очередь, происходят на разных стадиях конвейера (чтение на первой, запись на четвёртой), что приводит к возможности возниковения ошибок конвейера, а значит требует мер по их устранению.

8.2 Формат инструкции

Как было сказано ранее, каждая инструкция (машинное слово) имеет размер 32 бита. По строению инструкции подразделяются на два вида:

1. Инструкция с тремя и менее операндами. Такая инструкция может иметь до двух входных операндов и до одного выходного. Любой из входных операндов может быть заменён на мгновенное значение. Инструкции такого типа выглядят следующим образом:



Поля:

- (op)code Опкод, код операции
- (cond)itional code Код условного исполнения
- Reg A, B входные операнды
- Reg C выходной операнд
- (imm)ediate operation Код подстановки мгновенного значения (см. далее)
- Х неиспользуемые биты
- 2. Инструкция с четырьмя операндами. Такая инструкци имеет два входных операнда и два выходных, что позволяет сполна использовать ресурсы регистрового файла (напомню, что он четырёхпортовый - два порта на чтение и два на запись). Однако, инструкция такого типа не может использовать подстановку мгновенных значений. Выглядит такая инструкция следующим образом:

cond reg A reg B reg C reg D Поля:

- (op)code Опкод, код операции
- (cond)itional code Код условного исполнения
- Reg A, B входные операнды
- Reg C, D выходные операнды
- Х неиспользуемый бит

Стоит заметить, что почти все (кроме двух ????) инструкций имеют трёхоперандный формат, а значит почти все инструкции могут использовать подстановку мгновенных значений

8.3 Условное исполнение

Каждая инструкция (кроме, пожалуй, NOP, в котором он не учитывается) имеет код условного исполнения. Такой код позволяет производить условные вычисления следующим образом:

- Если условие, связанное с условным кодом выполняется, то инструкция без изменений спускается по конвейеру, производя необходимые изменения.
- Если же такое условие не выполняется, то на стадиях записи в память/периферию/регистры эта инструкция подменяется на чистый NOP, то есть эффективно пропускается. Флаги такая инструкция также не изменяет.

Такой подход позволяет крайне эффективно организовывать условные секции в машинном коде, путём отказа от ветвления, которое требует очистки конвейера, а значит имеет задержку исполнения в 4 такта.

Условные коды работают с флагами исполнения. Таких флагов всего 4:

- 1. (N)egative Отрицательный результат. Этот флаг равен самому старшему биту результата.
- 2. (Z)его Нулевой результат. Этот флаг выставляется, когда результат равен беззнаковому нулю.
- 3. (C) arry, или также Unsigned Overflow беззнаковое переполнение в результате арифметической или сдвиговой операции
- 4. Signed o(V)erflow знаковое переполнение в результате арифметической или сдвиговой операции

Условие исполнения задаётся четырёхбитным полем cond, которое присутствует в каждой инструкции:

```
0000: EQ - «Равен». Условие - Z
```

0001: NEQ - «Не равен». Условие - \overline{Z}

0010: HS - «Больше или равен беззнаковый». Условие - С

0011: LO - «Строго меньше беззнаковый». Условие - \overline{C}

0100: NEG - «Отрицательный». Условие - N

- 0101: POS «Положительный». Условие \overline{N}
- 0110: SOV «Знаковое переполнение». Условие V
- 0111: NSOV «Отсутствие знакового переполнения». Условие \overline{V}
- 1000: НІ «Строго больше беззнаковый». Условие $C \wedge \overline{Z}$
- 1001: LS «Меньше или равен беззнаковый». Условие $\overline{C} \wedge Z$
- 1010: GE «Больше либо равен знаковый». Условие N=V
- 1011: LT «Строго меньше знаковый». Условие $N \neq V$
- 1100: GT «Строго больше знаковый». Условие $\overline{Z} \wedge (N = V)$
- 1101: LE «Меньше либо равен знаковый». Условие $Z \wedge (N \neq V)$
- 1110: AL «Всегда». Всегда выполняется.
- 1111: NV «Никогда». Никогда не выполняется.

8.4 Мгновенные значения

Инструкции трёхоперандного типа могут производить подстановку мгновенных значений на место любого из своих входных операндов. Такое поведение инструкции регулируется полем imm следующим образом:

- 00: Мгновенные значения отсутствуют
- 01: Мгновенное значение подставляется в операнд В
- 10: Мгновенное значение подставляется в операнд А
- 11: Первое мгновенное значение подставляется в операнд А, второе в операнд В

В зависимости от значения поля imm следующие после инструкции одно/два слова будут восприняты как мгновенные значения для соответствующих операндов. Такая инструкция будет задержана на первой стадии конвейера до тех пор, пока не будут получены все необходимые мгновенные значения, что соответствует одному/двум тактам задержки.

Следует также заметить, что операции с памятью один из операндов подставляют в поле «Адрес» интерфейса, которое следует отличным от стандартных регистров A и B путём, поэтому мгновенное значение тоже будет подставлено в адрес и пройдёт мимо стадии исполнения.

8.5 Набор инструкций

Процессор УП-1 обладает достаточно большим набором инструкций, что позволяет ему быть предельно понятным для конечного пользователя. Всего в наборе содержится 35 инструкций, которые можно подразделить на следующие классы:

- Логические инструкции or, nor, and, nand, inv, xor (logic)
- Сдвиги арифметический, логический и циклический, влево и вправо (shift)
- Арифметические операции сумма, разность, беззнаковое произведение, инкремент/декремент, сравнение (arith)
- Операции потока исполнения прыжок, вызов и возврат (branch)
- Операции с ОЗУ (тем)
- Операция перемещения регистр-регистр (в т.ч двойная) и пустая операция (mov и nop)
- Операции с шиной периферических устройств (sys)

Тип инструкции задаётся значением семибитного поля opcode. Такоее поле может вместить в себя до 128 инструкций. В данный момент набор содержит 33 инструкции, представленные в сводной таблице 4

Таблица 4: ISA

Набор инструкций

Циклы > 0 0 0 0 0 0 0 0 0 0 0 0 0 ++0 0 0 Флаги \mathbf{C} 0 + 0 0 0 0 0 0 ++ +++ +++ ++++++++++ + ++++++ \mathbf{Z} 0 0 +++ +++++0 0 0 0 0 0 0 0 a,b-c,da,b -> c Данные a,b -> c a,b -> c a,b -> c a,b->ca,b -> c a,b->ca,b->ca,b -> c a,b->ca,b->ca,b -> c a,b -> c a,b -> c a,b -> c a -\ p Операнды C ပ ပ ပ ပ ပ ပ ပ ပ ပ ပ ပ ပ ပ ပ ပ ပ ပ ပ \mathbf{m} Ъ Ъ Ъ 9 9 9 9 9 9 Ъ 9 Ъ Ъ 9 9 Ъ a ಡ ಇ ಇ ಇ a ಡ ಡ ಡ ಡ ಡ ಡ ಡ ಡ ಇ ಡ ಡ 3 op 3 op3 op 3 op3 op3 op3 op 4 op Вид 3 op 3 op Класс logic logic logic logic logic logic logic shift arith arith arith arith shift shift shift shift shift arith dou 0000010 0000110 0010010 0001110 0000000 0000100 0001000 0001010 0001100 0010000 Опкод 0000011 0000101 0001101 0010001 0001001 0001111 000000 0000111 0001011 Multiply and store both Multiply and store high Multiply and store low Arithmetic Shift Right Arithmetic Shift Left Logical Shift Right Subtract w/o carry Logical Shift Left Cyclic Shift Right Cyclic Shift Left Bitwise XNOR Bitwise NAND Add w/o carry Bitwise AND Bitwise NOT Bitwise XOR Bitwise NOR Bitwise OR Описание No-op Мнемоника NAND XNOR MULH MULL AND NOR XOR ADD MUL SUB NOP N N LSR ASR ASL CSR CSL **TST** OR 10 13 16 15 12 18 19 ૃ 14 9 ∞

Набор инструкций - продолжение

3 op a - c - a->c 3 op a - c - a,+1->c 3 op a - c - a,-1->c 3 op a b - - a,b 3 op a b - - a,-b 3 op a b - - a,-b 3 op a - - a,-b 3 op a - - a,-b 3 op a - - a,-b	a -	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	1 1 <th>1 1<th>1 1</th></th>	1 1 <th>1 1</th>	1 1
a a a a a a a a a a a a a a a a a a a	a a a b b c a a a a a a a a a a a a a a		1			2 1 2 2 2 1 1 1 2 2 2	
		th 3 op th 1 o		 		 	
0010110 arith 0011001 arith 0011000 arith 0011001 branch 0011010 branch	arith arith arith branch branch branch	arith arith branch branch branch branch branch	arith arith branch branch branch branch branch mem	arith arith branch branch branch branch branch mem mem	arith arith branch branch branch branch branch mem mem	arith arith branch branch branch branch mem mem sys	arith arith branch branch branch branch mem mem sys sys sys
pare with Negative ch	pare with Negative ch tive branch ch w/ Link	re with Negative e branch w/ Link	e branch w/ Link om RAM	re with Negative e branch w/ Link om RAM	e branch w/ Link om RAM om SYS	e branch w/ Link om RAM om SYS to SYS	
ch tive branch	ch tive branch ch w/ Link	e branch w/ Link	e branch w/ Link om RAM	e branch w/ Link om RAM	e branch w/ Link om RAM om RAM om SYS	e branch w/ Link om RAM om RAM om SYS to SYS	e branch w/ Link om RAM om SAM to SYS single
		e branch w/ Link	e branch w/ Link om RAM	e branch w/ Link om RAM oRAM	e branch w/ Link om RAM om RAM om SYS	e branch w/ Link om RAM om RAM om SYS to SYS	e branch w/ Link om RAM om RAM on SYS to SYS
0011010	0011010 0011011	e branch 0011010 w/ Link 0011011 0011100	e branch 0011010 w/ Link 0011011 om RAM 0011101	e branch 0011010 w/ Link 0011011 om RAM 00111101 o RAM 0011110	e branch 0011010 w/ Link 0011011 om RAM 0011110 om SYS 0011111	e branch 0011010 w/ Link 0011011 om RAM 0011101 om SYS 0011111 to SYS 0100000	e branch 0011010 w/ Link 0011011 om RAM 0011101 om SYS 0010000 to SYS 0100000
	0011011	w/ Link 0011011 0011100	w/ Link 0011011 om RAM 0011101	w/ Link 0011011 om RAM 0011100 RAM 0011110	w/ Link 0011011 om RAM 0011100 RAM 0011110 om SYS 0011111	w/ Link 0011011 om RAM 0011100 o RAM 0011110 om SYS 0011111 to SYS 0100000	w/ Link 0011011 om RAM 0011100 o RAM 0011110 om SYS 0011111 to SYS 0100000 single 0100001

Целевые регистры:

- а: Первый операнд АЛУ.
- b: Второй операнд АЛУ.
- с: Первый операнд записи в регистр.
- d: Второй операнд записи в регистр.

а1: Первый адрес для записи в память/периферию.

рс: Program Counter, программный указатель, тж. r31. Указывает на следующую инструкцию.

lr: Link Register, адрес возврата, тж. r29. Содержит адрес возврата из процедуры.

m[x]: Содержимое ОЗУ по адресу x

s[x]: Периферийное устройство по адресу x

9 Описание

9.1 NOP

Пустая операция



Рис. 3: Машинное представление инструкции NOP

9.1.1 Описание

No Operation, пустая инструкция

Пропускает один такт не меняя флагов исполнения

9.1.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
-	1	-	-

9.1.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Не может иметь кодов исполнения
- Не может использовать мгновенные значения
- Не производит запись в регистры, память и периферические устройства.
- Не меняет потока исполнения.

9.1.4 Пример использования:

NOP //пропустить 1 такт

		1 1 1	1 1 1 1	1 1 1 1	1 1 1	'	1 1 1
1	0000000	0000	00000	00000	00000	01	0000
1.	000000	0000	00000	00000	00000	U1	0000

9.2 OR

Побитовое ИЛИ



Рис. 4: Машинное представление инструкции OR

9.2.1 Описание

Производит побитовое ИЛИ двух операндов и сохраняет результат в третий

9.2.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
0	+	0	0

9.2.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.2.4 Пример использования:

OR r0, 0x20 -> r1 // r0 ИЛИ 32 и сохранить а r1



9.3 **NOR**

Побитовое ИЛИ-НЕ



Рис. 5: Машинное представление инструкции NOR

9.3.1 Описание

Производит побитовое ИЛИ-НЕ двух операндов и сохраняет результат в третий

9.3.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
0	+	0	0

9.3.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.3.4 Пример использования:

NOR г1, 0xF0 -> г2 // г1 ИЛИ-НЕ 240 и сохранить в г2



9.4 AND

Побитовое И




Рис. 6: Машинное представление инструкции AND

9.4.1 Описание

Производит побитовое И двух операндов и сохраняет результат в третий

9.4.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
0	+	0	0

9.4.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.4.4 Пример использования:

AND г0, 0xFF -> г1 // г0 И 255 и сохранить а г1



9.5 NAND

Побитовое И-НЕ



Рис. 7: Машинное представление инструкции NAND

9.5.1 Описание

Производит побитовое И-НЕ двух операндов и сохраняет результат в третий

9.5.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
0	+	0	0

9.5.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.5.4 Пример использования:

NAND г1, 0x80 -> г2 // г1 И-НЕ 128 и сохранить в г2



9.6 INV

Побитовая инверсия



Рис. 8: Машинное представление инструкции INV

9.6.1 Описание

Инвертирует содержимое операнда и сохраняет результат во второй.

9.6.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
0	+	0	0


9.6.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.

- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

9.6.4 Пример использования:

INV r1 -> r2 // инвертировать r1 и сохранить в r2



9.7 **XOR**

Побитовое ИСКЛЮЧАЮЩЕЕ ИЛИ



Рис. 9: Машинное представление инструкции XOR

9.7.1 Описание

Производит побитовое ИСКЛЮЧАЮЩЕЕ ИЛИ двух операндов и сохраняет результат в третий

9.7.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
0	+	0	0

9.7.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.7.4 Пример использования:

XOR г1, 0хАА -> г2 // г1 ИСКЛ. ИЛИ 170 и сохранить в г2



9.8 XNOR

Побитовое ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ




Рис. 10: Машинное представление инструкции XNOR

9.8.1 Описание

Производит побитовое ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ двух операндов и сохраняет результат в третий

9.8.2 Флаги, затрагиваемые данной инструкцией:


N	Z	С	V
0	+	0	0

9.8.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.8.4 Пример использования:

XNOR г1, 0x55 -> г2 // г1 ИСКЛ. ИЛИ-НЕ 85 и сохранить в г2



9.9 LSL

Логический сдвиг влево



Рис. 11: Машинное представление инструкции LSL

9.9.1 Описание

Сдвигает содержимое первого операнда влево на количество бит, соответствующее младшим пяти битам второго операнда и сохраняет результат в третий операнд. Операция аналогична беззнаковому делению на два в степени второй операнд с округлением вниз.

9.9.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
+	+	+	0

9.9.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.9.4 Пример использования:

LSL r2, 0x04 -

> г1 // сдвинуть г2 влево на 4 бита и сохранить в г1

1.	0001000	1110	00010	00000	00001	01	0000
2.			0x	04			

9.10 LSR

Логический сдвиг вправо



Рис. 12: Машинное представление инструкции LSR

9.10.1 Описание

Сдвигает содержимое первого операнда вправо на количество бит, соответствующее младшим пяти битам второго операнда и сохраняет результат в третий операнд. Операция аналогична беззнаковому умножению на два в степени второй операнд.

9.10.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
+	+	+	0

9.10.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.10.4 Пример использования:

LSR
$$r2$$
, $r0$ - > $r1$ // c двинуть $r2$ влево на $(r0)$ бит и c охранить в $r1$

1.	0001001	11110	00010	00000	00001	00	0000
				1 1 1			

9.11 ASR

Арифметический сдвиг вправо



Рис. 13: Машинное представление инструкции ASR

9.11.1 Описание

Сдвигает содержимое первого операнда вправо на количество бит, соответствующее младшим пяти битам второго операнда, сохраняя и распространяя при этом самый старший бит (знак) и сохраняет результат в третий операнд. Операция аналогична знаковому умножению на два в степени второй операнд.

9.11.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
+	+	+	0

9.11.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.11.4 Пример использования:

ASR
$$r2$$
, $r0 -> r1 // сдвинуть с сохранением знака $r2$ на $(r0)$ // бит и сохранить в $r1$$

				1 1 1			
1.	0001010	1110	00010	00000	00001	00	0000

9.12 ASL

Арифметический сдвиг влево




Рис. 14: Машинное представление инструкции ASL

9.12.1 Описание

Сдвигает содержимое первого операнда влево на количество бит, соответствующее младшим пяти битам второго операнда, сохраняя при этом самый старший бит (знак) и сохраняет результат в третий операнд. Операция аналогична знаковому делению на два в степени второй операнд с округлением вниз.

9.12.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
+	+	+	0

9.12.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.12.4 Пример использования:

ASL г2, 0х04 - > г1 // сдвинуть г2 влево с сохранением знака на // 4 бита и сохранить в г1

1.	0001011	1110	00010	00000	00001	01	0000
2.			0x	04	 	1 1	

9.13 CSR

Циклический сдвиг вправо



Рис. 15: Машинное представление инструкции CSR

9.13.1 Описание

Циклически сдвигает (вращает) содержимое первого операнда вправо на количество бит, соответствующее младшим пяти битам второго операнда и сохраняет результат в третий операнд.

9.13.2 Флаги, затрагиваемые данной инструкцией:

]	N	Z	C	V
	+	+	+	0

9.13.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.13.4 Пример использования:

1	0001010	1110	00010	00000	00001	00	0000
1.	0001010	1110	00010	00000	00001	00	0000

9.14 CSL

Арифметический сдвиг влево




Рис. 16: Машинное представление инструкции CSL

9.14.1 Описание

Циклически сдвигает содержимое первого операнда влево на количество бит, соответствующее младшим пяти битам второго операнда и сохраняет результат в третий операнд.


9.14.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
+	+	+	0

9.14.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.14.4 Пример использования:



9.15 ADD

Сложение



Рис. 17: Машинное представление инструкции ADD

9.15.1 Описание

Суммирует первый и второй операнд и сохраняет сумму в третий. Поддерживает отрицательные числа в дополнительном коде (two's complement, дополнение к двойке). В случае отрицательного результата, он также будет представлен в дополнительном коде.

9.15.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
+	+	+	+

9.15.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.15.4 Пример использования:

ADD 0x02, 0x02 -> г1 // сложить 2 и 2 и сохранить в г1

1.	0001110	11110	00000	00000	00001	11	0000
2.		1 1 1	0x	02			
3.		- I I I	0x	02			1 1 1

9.16 **SUB**

Вычитание



Рис. 18: Машинное представление инструкции SUB

9.16.1 Описание

Вычитает второй операнд из первого и сохраняет разность в третий. Поддерживает отрицательные числа в дополнительном коде (two's complement, дополнение к двойке). В случае отрицательного результата, он также будет представлен в дополнительном коде.

9.16.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
+	+	+	+

9.16.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.16.4 Пример использования:

SUB r1, r2 -> r3 // вычесть r2 из r1 и сохранить в r3



9.17 **MULL**

Умножение (32-битная версия)



Рис. 19: Машинное представление инструкции MULL

9.17.1 Описание

Производит умножение первого и второго операнда и сохраняет младшее слово в третий. Эквивалентна 32-битному умножению. При ненулевом старшем слове выставляется флаг С. Знак ???

9.17.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
0	+	+	0

9.17.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.17.4 Пример использования:

MULL 0x42, г2 -> г3 // Умножить 0x42 на г2 и сохранить в г3

1.	0010000	1110	00000	00010	00011	10	0000
2.			0x	42			

9.18 **MULH**

Умножение с сохранением старшего слова.



Рис. 20: Машинное представление инструкции MULH

9.18.1 Описание

Производит умножение первого и второго операнда и сохраняет старшее слово в третий. При ненулевом старшем слове выставляется флаг С.

9.18.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
0	+	+	0

9.18.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.18.4 Пример использования:

1.	0010001	1110	00000	00010	00011	10	0000
2			Ox	12			

9.19 **MUL**

Умножение (полная версия)



Рис. 21: Машинное представление инструкции MUL

9.19.1 Описание

Производит умножение первого и второго операнда и сохраняет младшее слово в третий, старшее - в четвёртый. При ненулевом старшем слове выставляется флаг С. Операция беззнаковая, т.е. знаки входных операндов никак не учитываются.


9.19.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
0	+	+	0

9.19.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Не может использовать мгновенные значения.
- Производит две записи в регистр.
- Не меняет потока исполнения.

9.19.4 Пример использования:



9.20 CSG

Изменить знак



Рис. 22: Машинное представление инструкции CSG

9.20.1 Описание

Изменяет знак содержимого операнда 1 на противоположный (в дополнительном коде) и сохраняет во второй.

9.20.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
+	+	+	+

9.20.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

9.20.4 Пример использования:

CSG r1 -> r2 // инвертировать знак r1 и сохранить в r2



9.21 INC

Инкремент



Рис. 23: Машинное представление инструкции INC

9.21.1 Описание

Инкрементирует, то есть увеличивает на единицу содержимое первого операнда и сохраняет во второй.

9.21.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
+	+	+	+

9.21.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

9.21.4 Пример использования:

INC r1 -> r2 // инкремент r1 c сохранением в r2



9.22 **DEC**

Декремент




Рис. 24: Машинное представление инструкции DEC

9.22.1 Описание

Декрементирует, то есть уменьшает на единицу содержимое первого операнда и сохраняет во второй.

9.22.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
+	+	+	+

9.22.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

9.22.4 Пример использования:

DEC r1 -> r2 // декремент r1 c сохранением в r2

1.	0010101	1110	00001	00000	00010	00	0000
							1 1 1

9.23 CMP

Сравнение



Рис. 25: Машинное представление инструкции СМР

9.23.1 Описание

Производит сравнение двух операндов и выставляет флаги исполнения в соответствии с ним. Эквивалентна разности первого операнда со вторым без сохранения результата. Все условные коды поименованы относительно результата этой инструкции.

9.23.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V	
+	+	+	+	

9.23.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Не производит запись в регистры, память и периферические устройства.
- Не меняет потока исполнения.

9.23.4 Пример использования:

```
СМР г1, 0 \times 01 // Сравнить г1 с 1 DEC_{EQ} г1 -> г1 // Если равен - декрементировать
```

1.	0010110	1110	00001	00000	00000	01	0000	
2.	$2. \qquad 0x01$							
3.	0010101	0000	00001	00000	00001	00	0000	

9.24 CMN

Сравнение с обратным знаком



Рис. 26: Машинное представление инструкции CMN

9.24.1 Описание

Производит сравнение первого операнда с вторым операндом с обращённым знаком и выставляет флаги исполнения в соответствии с ним. Эквивалентна сумме операндов без сохранения результата. Все условные коды поименованы относительно результата этой инструкции.

9.24.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
+	+	+	+

9.24.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Не производит запись в регистры, память и периферические устройства.
- Не меняет потока исполнения.

9.24.4 Пример использования:

```
СМN г1, 0 \times 00 // Сравнить г1 с 0 CSG_{LT} г1 -> г1 // Если строго меньше - изменить знак на противоположный
```



9.25 TST

Проверка («И»)



Рис. 27: Машинное представление инструкции TST

9.25.1 Описание

Производит побитовое И двух операндов и выставляет флаг Z в зависимости от результата. Подходит для быстрой проверки по битовой маске (см. пример)

9.25.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
0	+	0	0

9.25.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Не производит запись в регистры, память и периферические устройства.
- Не меняет потока исполнения.

9.25.4 Пример использования:

```
TST r1, 0x80
                  // Проверить наличие в г1 восьмого бита
  INV_{NEO} г2 -> г1 // Если присутствует - инвертировать г2 в г1
  INV_{EQ} r3 -> r1 // Иначе инвертировать r3 в r1
      0011000
                    1110
                             00001
                                        00000
                                                   00000
                                                            01
                                                                  0000
1.
2.
                                   0x80
      0000101
                    0001
                             00010
                                        00000
                                                   00001
                                                                  0000
3.
                                                            00
```

							 													1						 		
1	_ '	00	<u>_</u>	10	1	1))///	,		<u>_</u> ر	ึกก	11	'		201	<u></u>	'		่ ก	กก	<u></u>	'	Τ.	<u>_</u>		ักก	
4.		00	UU.	UU	l		U	000	'		U	UU.	11		U	000	<i>J</i> U			U	00	UΙ		(90	UU	υυ	'
		1	1	1	1	1				ı	1	1	1	1				1	1	1	1					1	1	

9.26 BR

Прямой переход



Рис. 28: Машинное представление инструкции BR

9.26.1 Описание

Производит прямой переход по адресу в операнде.

9.26.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
_	-	-	-

9.26.3 Свойства инструкции:

- Исполнение занимает 4 такта.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр рс.
- Изменяет поток исполнения.

9.26.4 Пример использования:

TST г0, 0x80000000 // Проверить присутствие в г0 32-го бита BR_{NEO} 0x00000000 // Если присутствует - перейти по адресу 0

1.	0011000	1110	00000	00000	00000	01	0000				
2.	0x80000000										
3.	0011001	0001	00000	00000	00000	10	0000				
4.			0x000	00000	1 1 1 1	1 1 1	1 1				

9.27 RBR

Относительный переход



Рис. 29: Машинное представление инструкции RBR

9.27.1 Описание

Производит переход по смещению в операнде относительно счётчика инструкций. Подходит для реализации последовательного сравнения с константой (конструкции типа case)

9.27.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
-	-	-	-

9.27.3 Свойства инструкции:

- Исполнение занимает 4 такта.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр рс.
- Изменяет поток исполнения.

9.27.4 Пример использования:

```
ADD r0, 0x4000 -> r0
                            // Прибавить к г0 смещение 4000h
  RBR r0
                            // Перейти по смещению г0
1.
      0001110
                    1110
                             00000
                                       00000
                                                  00000
                                                           01
                                                                 0000
2.
                                 0x4000
                             00000
3.
      0011010
                    1110
                                       00000
                                                  00000
                                                           00
                                                                 0000
```

9.28 BRL

Переход с сохранением адреса возврата



Рис. 30: Машинное представление инструкции BRL

9.28.1 Описание

Сохраняет текущий адрес в lr и производит прямой переход по адресу в первом операнде. Подходит для реализации вызовов процедур.

9.28.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
-	•	-	-

9.28.3 Свойства инструкции:

- Исполнение занимает 4 такта.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистры рс и lr.
- Изменяет поток исполнения.

9.28.4 Пример использования:

C	MP r0, 0x00		// Сраве	ние г0 с 0						
В	BRL _{LE} 0x4000		// Если меньше либо равен -							
Г	перейти в проц	едуру 0х	9×4000							
В	BRL _{GT} 0x4200		// Иначе	перейти в	процедуру	0x42	00			
1.	0010110	1110	00000	00000	00000	01	0000			
2.			0x	00						
3.	0011011	1101	00000	00000	00000	10	0000			
4.			0x4	000			1 1 1			
5.	0011011	1100	00000	00000	00000	10	0000			
6.			0x4	200						

9.29 **RET**

Возврат



Рис. 31: Машинное представление инструкции RET

9.29.1 Описание

Производит прямой переход по адресу, сохранённому в lr. Предназначена для организации возврата из процедур.

9.29.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
_	-	-	-

9.29.3 Свойства инструкции:

- Исполнение занимает 4 такта.
- Может исполняться условно.
- Не может использовать мгновенные значения.
- Производит запись в регистр рс.
- Изменяет поток исполнения.

9.29.4 Пример использования:

	0x1000: BRL 0x4000	// Пере	// Перейти в процедуру 0х4000									
	0x4000:	// Тело	// Тело процедуры									
	0x41FF: RET	// Коне	ц процедуры	- возврат	(в 6	x1002)						
0x1000	0011011 111	00000	00000	00000	10	0000						
0x1001		0x	4000									
0x4000												
0x41FF	0011100 1111	00000	00000	00000	00	0000						

9.30 LDR

Чтение из ОЗУ




Рис. 32: Машинное представление инструкции LDR

9.30.1 Описание

Читает содержимое ОЗУ по адресу в первом операнде и сохраняет его во второй операнд

9.30.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
-	-	-	-

9.30.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

9.30.4 Пример использования:

LDR г15 - > г1 // Чтение ОЗУ по адресу в г15 с сохранением в г1



9.31 STR

Запись в ОЗУ



Рис. 33: Машинное представление инструкции STR

9.31.1 Описание

Записывает содержимое второго операнда в ОЗУ по адресу в первом операнде.

9.31.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
-	-	-	-

9.31.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр и ОЗУ.
- Не меняет потока исполнения.

9.31.4 Пример использования:

STR r15, r1 // Запись r1 по адресу в r15



9.32 IN

Чтение из периферийного регистра



Рис. 34: Машинное представление инструкции IN

9.32.1 Описание

Читает содержимое периферийного регистра, находящегося по адресу в первом операнде и сохраняет его во второй операнд

9.32.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
-	-	-	-


9.32.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

9.32.4 Пример использования:

IN r15 -

> г1 // Чтение периферии по адресу в г15 с сохранением в г1



9.33 **OUT**

Запись в периферийный регистр



Рис. 35: Машинное представление инструкции STR

9.33.1 Описание

Записывает содержимое второго операнда в периферийный регистр, находящийся по адресу в первом операнде.

9.33.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
-	•	-	-

9.33.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр и периферию.
- Не меняет потока исполнения.

9.33.4 Пример использования:

OUT r15, r1 // Запись r1 в регистр по адресу в r15

						-	
1	0100000	1110	01111	00001	00000	00	0000
Ι.	0100000	1110	UIIII	00001	00000	00	0000
				1 1 1 1			

9.34 MOVS

Копирование регистра



Рис. 36: Машинное представление инструкции MOVS

9.34.1 Описание

Копирует содержимое первого операнда во второй.

9.34.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
_	-	-	-

9.34.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение

- Производит запись в регистр.
- Не меняет потока исполнения.

9.34.4 Пример использования:

MOVS r0 -> r15 // Скопировать r0 в r15

						, I	
1.	0100001	1110	00000	00000	01111	00	0000

9.35 MOV

Копирование двух регистров



Рис. 37: Машинное представление инструкции MOV

9.35.1 Описание

Копирует содержимое первого операнда в третий, а содержимое второго - в четвёртый.

9.35.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
-	•	-	-

9.35.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Не может использовать мгновенные значения.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.35.4 Пример использования:

MOV г0, г1 -> г15, г16 // Скопировать г0 в г15, г1 в г16

Г		1 1 1			1 1 1 1		
1.	0100010	1110	00000	00001	01111	10000	0

Часть VI

Приложение 2. Исходный код

10 Структура

Данный проект содержит в себе две части:

- 1. Процессор УП-1.
- 2. MultiplierGenerator.

10.1 Процессор УП-1

RTL-описание процессора с RISC-архитектурой. Язык описания - Verilog (синтезируемая часть стандарта).

Проекту принадлежат следующие файлы:

- 1. adder.v Сумматор с параллельным переносом
- 2. alu.v Арифметико-логическое устройство
- 3. execute.v Стадия «Execute» конвейера
- 4. gpio.v Периферийное устройство «Контроллер GPIO»
- 5. gpio mux.v Периферийное устройство «Выходной мультиплексор»
- 6. insn decoder.v Стадия «Decode» конвейера
- 7. memory_op.v Стадия «Меmory/Periph» конвейера
- 8. pipeline_interface.v Стадия «Interface» конвейера
- 9. гат. v ОЗУ процессора
- 10. register wb.v Стадия «Register WB» конвейера
- 11. regs.v Регистровый файл процессора
- 12. shift.v Комбинированный регистр быстрого сдвига/вращения
- 13. test_periph_assembly.v Модуль верхнего уровня для периферических устройств

- 14. test pipeline assembly.v Модуль верхнего уровня для конвейера
- 15. test_processor_assembly.v Модуль верхнего уровня для процессорной системы
- 16. main.v Главный тестовый модуль процессора, с двумя тестовыми программами

10.2 MultiplierGenerator

Генератор умножителей по схеме Дадды. Язык программирования - C++ (стандарт C++14).

Проекту принадлежат следующие файлы:

- 1. Gate.hpp Главная логика сборки умножителей и необходимые для этого примитивы (заголовочный файл с кодом).
- 2. Main.cpp Точка входа приложения. Главная логика работы приложения, а именно порядок приёма аргументов и консольный интерфейс.
- 3. testcase.v Схема для тестирования сгенерированных умножителей. Язык описания Verilog.

11 Исходные коды

11.1 Процессор УП-1

11.1.1 adder.v

```
`timescale 1 ns / 100 ps
3 module fa_pg(a, b, cin, s, p, g);
       input a, b, cin;
4
      output wire s, p, g;
8
       wire w1;
10
       xor x1(p, a, b);
       xor x2(s, p, cin);
12
13
       and a1(g, a, b);
14 // or #1 o1(p, a, b);
15 endmodule
17 module cla_4(a, b, cin, s, pg, gg);
      input [3:0] a;
18
```

```
19
        input [3:0] b;
20
        output wire [3:0] s;
2.1
22
        input cin;
23
        output wire pg, gg;
24
25
        wire [3:0] p;
        wire [3:0] g;
26
27
        wire [2:0] c;
28
29
        fa_pg fa0(a[0], b[0], cin, s[0], p[0], g[0]);
        fa_pg fa1(a[1], b[1], c[0], s[1], p[1], g[1]);
30
31
        fa_pg fa2(a[2], b[2], c[1], s[2], p[2], g[2]);
32
        fa_pg fa3(a[3], b[3], c[2], s[3], p[3], g[3]);
33
34
        assign c[0] = g[0] | p[0]&cin;
35
        assign c[1] = g[1] | g[0]&p[1] | cin&p[0]&p[1];
36
        assign c[2] = g[2] | g[1]&p[2] | g[0]&p[1]&p[2] | cin&p[0]&p[1]&p[2];
37
38
        assign pg = p[0]&p[1]&p[2]&p[3];
39
        assign gg = g[3] | g[2]&p[3] | g[1]&p[3]&p[2] | g[0]&p[3]&p[2]&p[1];
40
        //assign cout = gg | cin&pg;
41
    endmodule
42
43
    module cla_16(a, b, cin, s, pg, gg);
44
        input [15:0] a;
45
        input [15:0] b;
46
        output wire [15:0] s;
47
48
        input cin;
49
        output wire pg, gg;
50
51
        wire [3:0] p;
52
        wire [3:0] g;
53
        wire [2:0] c;
54
55
        cla_4 cla0(a[3:0],
                                b[3:0], cin, s[3:0], p[0], g[0]);
                              b[7:4], c[0], s[7:4], p[1], g[1]);
56
        cla_4 cla1(a[7:4],
        cla_4 cla2(a[11:8], b[11:8], c[1], s[11:8], p[2], g[2]);
57
58
        cla_4 cla3(a[15:12], b[15:12], c[2], s[15:12], p[3], g[3]);
59
60
        assign c[0] = g[0] | p[0]&cin;
61
        assign c[1] = g[1] | g[0]&p[1] | cin&p[0]&p[1];
62
         \textbf{assign} \ c[2] = g[2] \ | \ g[1] \& p[2] \ | \ g[0] \& p[1] \& p[2] \ | \ cin \& p[0] \& p[1] \& p[2]; 
63
64
        assign pg = p[0]&p[1]&p[2]&p[3];
65
        assign gg = g[3] | g[2]&p[3] | g[1]&p[3]&p[2] | g[0]&p[3]&p[2]&p[1];
66
        //assign cout = gg / cin&pg;
   endmodule
67
68
69
    module cla_32(a, b, cin, s, cout);
70
        input [31:0] a;
71
        input [31:0] b;
        output wire [31:0] s;
72
```

```
73
 74
         input cin;
 75
         output wire cout;
 76
 77
         wire [3:0] p;
 78
         wire [3:0] g;
 79
         wire [2:0] c;
 80
 81
         cla_16 cla0(a[15:0], b[15:0], cin, s[15:0], p[0], g[0]);
 82
         cla_16 cla1(a[31:16], b[31:16], c[0], s[31:16], p[1], g[1]);
 83
         assign c[0] = g[0] | p[0]&cin;
 84
         assign cout = g[1] | g[0]&p[1] | cin&p[0]&p[1];
 85
 86
    endmodule
 87
 88
    module cla_64(a, b, cin, s, cout);
 89
         input [63:0] a;
90
         input [63:0] b;
91
         output wire [63:0] s;
 92
93
         input cin;
 94
         wire pg, gg;
 95
         output wire cout;
 96
97
         wire [3:0] p;
98
         wire [3:0] g;
99
         wire [2:0] c;
100
         cla_16 cla0(a[15:0], b[15:0], cin, s[15:0], p[0], g[0]);
101
102
         cla_16 cla1(a[31:16], b[31:16], c[0], s[31:16], p[1], g[1]);
103
         cla_16 cla2(a[47:32], b[47:32], c[1], s[47:32], p[2], g[2]);
104
         cla_16 cla3(a[63:48], b[63:48], c[2], s[63:48], p[3], g[3]);
105
106
         assign c[0] = g[0] | p[0]&cin;
107
         assign c[1] = g[1] | g[0]&p[1] | cin&p[0]&p[1];
108
          \textbf{assign} \ c[2] \ = \ g[2] \ | \ g[1]\&p[2] \ | \ g[0]\&p[1]\&p[2] \ | \ cin\&p[0]\&p[1]\&p[2]; 
109
110
         assign pg = p[0]&p[1]&p[2]&p[3];
111
         assign \ gg = g[3] \ | \ g[2]&p[3] \ | \ g[1]&p[3]&p[2] \ | \ g[0]&p[3]&p[2]&p[1];
112
         assign cout = gg | cin&pg;
113 endmodule
     11.1.2 alu.v
 1 'include "mult.v"
    'include "adder.v"
 2
    'include "shift.v"
 3
 5
    module \ addsub_32(q, a, b, sub, ov, sov, z);
 6
         input [31:0] a, b;
 7
         input sub;
```

8

10

output wire [31:0] q;

output ov, sov, z;

```
11
12
         wire [31:0] bm = sub ? \simb : b;
13
         cla_32 cla0(a, bm, sub, q, ov);
14
15
16
         assign z = \sim |q;
17
18
          assign \ sov = (!a[31]) \ \&\& \ (!b[31]) \ ? \ ov : (a[31] \ \&\& \ b[31] \ ? \ \sim q[31] \ : \ 1'b0); 
19
20
    endmodule
21
    \begin{tabular}{ll} module & mul\_32\,(\,q1\,,\ q2\,,\ ov\,,\ z\,,\ a\,,\ b\,)\,; \\ \end{tabular}
22
         input [31:0] a, b;
23
24
25
         output wire [31:0] q1, q2;
26
         output ov, z;
27
28
         wire [63:0] q;
29
         assign q1 = q[31:0];
30
         assign q2 = q[63:32];
31
32
         mult_32 m0(a,b,q);
33
34
         assign ov = |(q2);
35
         assign z = \sim |(\{q2, q1\});
    endmodule
36
37
38
    module bitwise_32(q, z, a, b, op);
39
         input [31:0] a, b;
40
         input [2:0] op;
41
42
         output reg [31:0] q;
43
         output wire z;
44
45
         assign z = \sim |q;
46
47
         always @* begin
48
              case (op)
49
                   3'b000: q = \sim a; //NOT A
                   3'b001: q = a \& b; // A AND B
50
                   3'b010: q = a | b; // A OR B
51
52
                   3'b011: q = a \wedge b; // A XOR B
53
                   3'b100: q = \sim (a \& b); // A NAND B
54
                   3'b101: q = \sim (a \mid b); // A NOR B
55
                   3'b110: q = \sim (a \land b); // A XNOR B
56
                   3'b111: q = \sim b; // NOT B (placeholder)
57
              endcase
58
         end
59
    endmodule
60
61
    module alu32_2x2(q0, q1, st, a, b, op);
62
         input [31:0] a, b;
63
         output reg [31:0] q0, q1;
         //wire [31:0] q0, q1;
64
```

```
65
66
         input [7:0] op;
         output reg [3:0] st; //0 - V, 1 - C, 2 - Z, 3 - N
 67
 68
 69
         wire [31:0] addsub;
 70
         reg [31:0] addsub_a , addsub_b;
 71
         wire addsub_z, addsub_ov, addsub_sov;
 72
         reg subtract;
73
         addsub_32 as0(addsub, addsub_a, addsub_b, subtract, addsub_ov, addsub_sov, addsub_z);
 74
         wire [3:0] addsub\_st = \{addsub[31], addsub\_z, addsub\_ov, addsub\_sov\};
 75
 76
 77
         wire [31:0] shift;
 78
         wire shift_z, shift_ov;
 79
         reg rotate, left, arithmetic;
 80
         bshift_32 \ sh0(shift, \ shift_ov, \ shift_z, \ a, \ b[4:0], \ rotate, \ left, \ arithmetic);
         wire [3:0] shift_st = {shift[31], shift_z, shift_ov, 1'b0};
 81
 82
 83
         wire [31:0] mull, mulh;
 84
         wire mul_z, mul_ov;
 85
         mul_32 \ mul0(mull, mulh, mul_ov, mul_z, a, b);
         wire [3:0] mul_st = {1'b0, mul_z, mul_ov, 1'b0};
 86
 87
 88
         wire [31:0] bws;
 89
         wire bws_z;
90
         reg [2:0] b_op;
91
         bitwise_32 bw0(bws, bws_z, a, b, b_op);
 92
         wire [3:0] bws st = \{1'b0, bws z, 2'b0\};
 93
 94
95
         always @* begin
 96
              case (op)
 97
             8'h00: begin //NOP
98
                  q0 = a;
99
                  q1 = b;
100
101
                  st = 4'b0;
102
103
             8'h01: begin //ADD
                  subtract = 0;
104
                  addsub_a = a;
105
106
                  addsub b = b;
107
                  q0 = addsub;
108
                  q1 = 32'b0;
109
110
                  st = addsub_st;
111
112
             8'h02: begin //SUB
113
                  subtract = 1;
                  addsub_a = a;
114
115
                  addsub b = b;
116
                  q0 = addsub;
117
                  q1 = 32'b0;
118
```

```
119
                  st = addsub_st;
120
             end
121
             8'h03: begin //CPL
122
                  subtract = 1;
                  addsub_a = 32'b0;
123
124
                  addsub_b = a;
125
                  q0 = addsub;
                  q1 = 32'b0;
126
127
128
                  st = addsub\_st;
129
             end
130
             8'h04: begin //MUL
131
                  q0 = mull;
132
                  q1 = mulh;
133
134
                  st = mul_st;
135
             end
             8'h05: begin //SHR
136
137
                  rotate = 0;
138
                  left = 0;
139
                  arithmetic = 0;
140
                  q0 = shift;
141
                  q1 = 32'b0;
142
143
                  st = shift_st;
144
             end
             8'h06: begin // SHL
145
146
                  rotate = 0;
147
                  left = 1;
148
                  arithmetic = 0;
149
                  q0 = shift;
150
                  q1 = 32'b0;
151
152
                  st = shift_st;
153
             end
154
             8'h07: begin // SAR
155
                  rotate = 0;
156
                  left = 0;
157
                  arithmetic = 1;
158
                  q0 = shift;
159
                  q1 = 32'b0;
160
161
                  st = shift_st;
162
             end
             8'h08: begin // SAL
163
164
                  rotate = 0;
165
                  left = 1;
                  arithmetic = 1;
166
167
                  q0 = shift;
                  q1 = 32'b0;
168
169
170
                  st = shift_st;
171
             end
172
             8'h09: begin // ROR
```

```
173
                   rotate = 1;
174
                   left = 0;
175
                   arithmetic = 0;
176
                  q0 = shift;
177
                  q1 = 32'b0;
178
179
                   st = shift_st;
180
              end \\
              8'h0A: begin // ROL
181
182
                  rotate = 1;
                  left = 1;
183
184
                  arithmetic = 0;
185
                  q0 = shift;
                  q1 = 32'b0;
186
187
188
                   st = shift_st;
189
              end \\
              8'h0B: begin //NOT
190
191
                  b_op = 0;
192
                  q0 = bws;
                  q1 = 32'b0;
193
194
195
                  st = bws_st;
196
              end
197
              8'h0C: begin //AND
198
                  b_op = 1;
199
                  q0 = bws;
200
                  q1 = 32'b0;
201
202
                   st = bws_st;
203
              end
204
              8'h0D: begin //OR
205
                  b_op = 2;
206
                  q0 = bws;
207
                  q1 = 32'b0;
208
209
                   st = bws_st;
210
              end
              8'h0E: begin //XOR
211
212
                  b_op = 3;
213
                  q0 = bws;
                  q1 = 32'b0;
214
215
216
                  st = bws_st;
217
              end
              8'h0F: begin //NAND
218
219
                  b_op = 4;
220
                  q0 = bws;
221
                  q1 = 32'b0;
222
223
                  st = bws_st;
224
              end
225
              8'h10: begin //NOR
226
                  b_op = 5;
```

```
227
                  q0 = bws;
228
                  q1 = 32'b0;
229
230
                   st = bws_st;
231
              end
232
              8'h11: begin //XNOR
233
                  b_op = 6;
234
                  q0 = bws;
235
                  q1 = 32'b0;
236
                   st = bws_st;
237
238
              end
              /*default: begin //invalid
239
240
                  q0 = 32'bz;
241
                  q1 = 32'bz;
242
                  st = 4'bz;
              end*/
243
244
          endcase
245
          end
    endmodule
246
```

11.1.3 execute.v

```
'timescale 1 ns / 100 ps
2
    'include "alu.v"
3
4
5
   module cond_calc(cr, cc, n, z, c, v);
6
        input [3:0] cc;
7
        input \ n\,,\ z\,,\ c\,,\ v\,;
8
9
        output reg cr;
10
11
        always @* begin
12
           case (cc)
                4'b0000: cr = z == 1'b1; //EQ - equal
13
                4'b0001: cr = z == 1'b0; //NEQ - not equal
14
15
                4'b0010: cr = c == 1'b1; //HS - higher or same (unsigned)
16
                4'b0011: cr = c == 1'b0; //LO - strictly lower (unsigned)
17
                4'b0100: cr = n == 1'b1; //NEG - negative
18
                4'b0101: cr = n == 1'b0; //POS - positive
19
                4'b0110: cr = v == 1'b1; //SOV - signed overflow
                4'b0111: cr = v == 1'b0; //NSOV - no signed overflow
20
21
                4'b1000: cr = (c == 1'b1) && (z == 1'b0); //HI - strictly higher (unsigned)
                4'b1001: cr = (c == 1'b0) || (z == 1'b1); //LS - lower or same (unsigned)
22
                4'b1010: cr = n == v; //GE - greater or equal (signed)
23
24
                4'b1011: cr = n != v; //LT - strictly less (signed)
                4'b1100: cr = (z == 1'b0) & (n == v); //GT - strictly greater (signed)
25
26
                4'b1101: cr = (z == 1'b1) || (n != v); //LE - lower or equal (signed)
2.7
                4'b1110: cr = 1'b1; //AL - always
                4'b1111: cr = 1'b0; //NV - never
28
29
            endcase
30
        end
31
   endmodule
```

```
32
33
   module status_register_adaptor(st, stwr, n, z, c, v, cc);
34
        input n, z, c, v;
        input cc;
35
36
37
        output [31:0] st;
38
        output stwr;
39
40
        assign stwr = cc;
        assign st[3:0] = \{n, z, c, v\};
41
        assign st[31:4] = 28'b0;
42
43
   endmodule
44
45
   m_a1, m_a2, m_r1_op, m_r2_op, r_a1, r_a2, r_op, clk, rst);
46
        input [31:0] m_a1, m_a2; //(mem_op)
47
        input [3:0] m_r1_op, m_r2_op; //(mem_op)
48
49
        input [4:0] r a1, r a2; //(reg wb)
50
        input [3:0] r_op; //(reg wb)
51
52
       input clk, rst;
53
54
        output reg [31:0] qm_a1, qm_a2; //(mem op)
55
        output reg [3:0] qm_r1_op, qm_r2_op; //(mem_op)
56
57
        output reg [4:0] qr_a1, qr_a2; //(reg_wb)
58
        output reg [3:0] qr_op; //(reg_wb)
59
        always @(posedge clk or posedge rst) begin
60
61
            if (rst) begin
                qm_a1 \le 32'b0; qm_a2 \le 32'b0;
62
63
                qm_r1_op \le 4'b0; qm_r2_op \le 4'b0;
64
                qr_a1 \le 5'b0; qr_a2 \le 5'b0;
                qr_op <= 4'b0;
65
           end
66
67
            else begin
68
                qm_a1 \le m_a1; qm_a2 \le m_a2;
69
                qm_r1_op \le m_r1_op; qm_r2_op \le m_r2_op;
70
                qr_a1 \le r_a1; qr_a2 \le r_a2;
71
                qr_op \ll r_op;
           end \\
72
73
        end
   endmodule
74
75
76
77
78
   module execute(r1, r2, cres, n, z, c, v, cc, a, b, alu_op, is_cond, cond, write_flags, st,
        swp, clk, rst);
79
        input [31:0] a, b; //operands
80
        input [31:0] st; //status register
81
        input [7:0] alu_op; // alu operation
82
        input is_cond; //is a conditional command signal
83
        input [3:0] cond; //cc
```

```
84
          input [3:0] write_flags; //write n/z/c/v
 85
          input swp; //swap ops?
          input clk , rst;
 86
 87
 88
          output reg [31:0] r1, r2; //results, sync
 89
          output wire n, z, c, v; //flags, async
 90
          output wire cc; //write flags, async
91
          output reg cres; //conditional results, sync
92
 93
          wire [31:0] ra = swp ? b : a;
 94
          wire [31:0] rb = swp ? a : b;
 95
 96
          wire [31:0] alu_q1, alu_q2;
 97
          wire alu_n, alu_z, alu_c, alu_v;
 98
          wire [7:0] alu_op;
99
          alu32\_2x2 \ alu0(alu\_q1 \ , \ alu\_q2 \ , \ \{alu\_n \ , \ alu\_z \ , \ alu\_c \ , \ alu\_v\} \ , \ ra \ , \ rb \ , \ alu\_op);
100
          wire cond_n = st[3], cond_z = st[2], cond_c = st[1], cond_v = st[0];
101
102
          wire cond res;
103
          cond\_calc\ cond0(cond\_res\ ,\ cond\ ,\ cond\_n\ ,\ cond\_z\ ,\ cond\_c\ ,\ cond\_v)\ ;
104
105
          assign cc = (write_flags != 4'b0) && (is_cond && cond_res);
          assign n = write_flags[3] ? alu_n : cond_n;
106
107
          assign z = write_flags[2] ? alu_z : cond_z;
108
          assign c = write_flags[1] ? alu_c : cond_c;
109
          assign v = write_flags[0] ? alu_v : cond_v;
110
111
          always @(posedge clk or posedge rst) begin
112
                if (rst) begin
113
                    r1 \le 31'b0;
                    r2 \le 31'b0;
114
115
                    cres \ll 1'b0;
116
               end
117
               else begin
118
                    r1 \le alu_q1;
119
                    r2 \ <= \ alu\_q2 \; ;
120
                    if(is_cond) cres <= cond_res;</pre>
121
                    else cres <= 1'b1;
122
               end
123
          end
124
     endmodule
     11.1.4 gpio.v
     'timescale 1 ns / 100 ps
 1
 2
     \label{eq:module_gpio_out} \textbf{module} \ \ \texttt{gpio\_out} \ , \ \ \texttt{gpio\_in} \ , \ \ \texttt{gpio\_dir} \ , \ \ \texttt{addr} \ , \ \ \texttt{sys\_w\_addr} \ , \ \ \texttt{sys\_r\_addr} \ , \ \ \ \texttt{sys\_w\_line} \ ,
 3
          sys_r_line , sys_w , sys_r , rst , clk);
 4
          //control signals
```

input [31:0] gpio_in;

//address, constant

output wire [31:0] gpio_out;

output wire [31:0] gpio dir;

5

7

```
10
        input [31:0] addr;
11
12
         //peripheral bus
         input [31:0] sys_w_addr;
13
14
         input [31:0] sys_r_addr;
15
        input [31:0] sys_w_line;
         output reg [31:0] sys_r_line;
16
17
        input sys_w;
18
         input sys_r;
19
20
         //generic
        input clk;
2.1
        input rst;
22
23
24
         //control regs
25
         reg [31:0] direction; // 1 for out, 0 for in
         reg [31:0] value; //default
26
27
28
         assign gpio out = value;
29
         assign gpio_dir = direction;
30
         always @(posedge clk or posedge rst) begin
31
32
             if (rst) begin
33
                  direction <= 32'b0;
34
                  value <= 32'b0;
                  sys_r_line \le 32'bz;
35
36
             end
37
             else begin
38
                 #1;
39
                  if(sys_r) begin //read requested
                      if(sys_r_addr[31:1] == addr[31:1]) begin //if r addr is same
40
41
                           if(sys_r_addr[0]) begin //high part, direction
42
                               sys_r_line <= direction;
43
                           end else begin //low part, read value
44
                               s\,y\,s\_r\_line \ <= \ g\,p\,i\,o\_i\,n \ ;
45
                           end
46
                      end else begin
47
                           sys_r_line = 32'bz; //don't scramble other devices
48
                      end
49
                 end else begin
50
                      sys_r_line = 32'bz; //minimize power consumption
51
52
                  if(sys_w) begin //write requested
                      if(sys_w_addr[31:1] == addr[31:1]) begin //if w addr is same
53
54
                           if(sys\_w\_addr[0]) \ \ begin \ \ // \ \textit{high part} \ , \ \ \textit{direction}
55
                               direction <= sys_w_line;
56
                           end else begin //low part, write value
57
                               value <= sys_w_line;</pre>
58
                           end
59
                      end \\
60
                 end
             end
62
        end
63
   endmodule
```

11.1.5 gpio_mux.v

```
1
    'timescale 1 ns / 100 ps
2
3
    module gpio_mux(pins, func0_in, func1_in, func2_in, func3_in, func0_out, func1_out,
        func2_out, func3_out, func0_dir, func1_dir, func2_dir, func3_dir, addr, sys_w_addr,
        sys_r_addr , sys_w_line , sys_r_line , sys_w , sys_r , rst , clk);
4
        inout [31:0] pins;
5
        //functions
6
7
        //output signals
8
        input [31:0] func0 out;
9
        input [31:0] func1_out;
10
        input [31:0] func2_out;
11
        input [31:0] func3_out;
12
13
        //input signals
14
        output wire [31:0] func1_in;
15
16
        output wire [31:0] func2_in;
17
        output wire [31:0] func3_in;
18
19
        //direction \ signals , 1-out , 0-in
20
        input [31:0] func0_dir;
21
        input [31:0] func1 dir;
22
        input [31:0] func2_dir;
23
        input [31:0] func3_dir;
24
        //address, constant
25
26
        input [31:0] addr;
27
28
        //peripheral bus
29
        input [31:0] sys_w_addr;
30
        input [31:0] sys_r_addr;
31
        input [31:0] sys_w_line;
32
        output reg [31:0] sys_r_line;
33
        input sys_w;
34
        input sys_r;
35
36
        //generic
37
        input clk;
38
        input rst;
39
40
        //pin control register;
41
        reg [63:0] control;
42
43
        //generate muxes for every pin
44
        genvar i;
        generate
45
        for(i = 0; i < 32; i = i + 1) begin : pin_mux
46
47
            wire [1:0] pin_control = control[(i*2 + 1):(i*2)];
48
            wire pin_out = pin_control == 0 ? func0_out[i] : (pin_control == 1 ? func1_out[i] :
                 (pin_control == 2 ? func2_out[i] : func3_out[i]));
49
            wire pin_dir = pin_control == 0 ? func0_dir[i] : (pin_control == 1 ? func1_dir[i] :
```

```
(pin_control == 2 ? func2_dir[i] : func3_dir[i]));
            assign pins[i] = pin_dir == 1 ? pin_out : 1'bz;
50
            assign func0_in[i] = pin_dir == 1 ? pin_out : pins[i];
51
            assign func1_in[i] = pin_dir == 1 ? pin_out : pins[i];
52
53
            assign func2_in[i] = pin_dir == 1 ? pin_out : pins[i];
54
            assign func3_in[i] = pin_dir == 1 ? pin_out : pins[i];
55
        endgenerate
56
57
58
        always @(posedge clk or posedge rst) begin
59
            #1:
            if(rst) begin
60
                 control = 64'b0;
61
62
63
            else begin
                if(sys_r) begin //read requested
64
                     if(sys_r_addr[31:1] == addr[31:1]) begin // if r addr is same
65
66
                         if(sys_r_addr[0]) begin // high part
67
                              sys r line \leq control[63:32];
68
                         end else begin //low part
                              sys_r_line \le control[31:0];
69
70
                         end
71
                     end else begin
72
                         sys_r_line = 32'bz; //don't scramble other devices
73
                     end
74
                end else begin
75
                     sys_r_line = 32'bz; //minimize power consumption
76
77
                 if(sys_w) begin //write requested
                     if(sys_w_addr[31:1] == addr[31:1]) begin //if w addr is same
78
                         if(sys_w_addr[0]) begin //high part
79
80
                              control[63:32] \le sys_w_line;
81
                         end else begin //low part
82
                              control[31:0] \le sys_w_line;
83
                         end
                     end \\
84
85
                end
86
            end
87
        end
88
   endmodule
```

11.1.6 insn decoder.v

```
'timescale 1 ns / 100 ps
1
   //fixed version
3
4
5
   /*module insn_type_lookup(type, opcode);
6
        input [6:0] opcode;
7
        output [2:0] type;
8
9
        always @(a or b) begin
10
            case \, (opcode) \ //full\_case \ parallel\_case
                 0: type \le 0;
11
```

```
12
                 1: type \le 0;
13
                 //...
14
             endcase
15
        end
16
    endmodule */
17
18
     \begin{tabular}{ll} module & reg\_hazard\_checker(ex\_hazard\ , & mem\_hazard\ , & reg\_hazard\ , & ex\_r1\_a\ , & ex\_r2\_a\ , & ex\_r\_op\ , \\ \end{tabular}
        ex_proceed, mem_r1_a, mem_r2_a, mem_r_op, mem_proceed, reg_r1_a, reg_r2_a, reg_write,
        dec_r1_addr , dec_r2_addr , dec_r_read);
19
        output wire ex hazard;
        output wire mem_hazard;
20
2.1
        output wire reg_hazard;
22
23
        input [4:0] ex_r1_a , ex_r2_a;
24
        input [3:0] ex_r_op;
25
        input ex_proceed;
26
27
        input [4:0] mem_r1_a, mem_r2_a;
28
        input [3:0] mem r op;
29
        input mem_proceed;
30
        input \ [\, 4\, : 0\, ] \ reg\_r1\_a \ , \ reg\_r2\_a \ ;
31
32
        input [1:0] reg_write;
33
34
        input [4:0] dec_r1_addr, dec_r2_addr;
35
        input [1:0] dec_r_read;
36
37
        wire dec r1 read comp = dec r read [0];
38
        wire dec_r2_read_comp = dec_r_read[1];
39
40
        wire ex_r1_op_comp = (ex_r_op == 1) || (ex_r_op == 2) || (ex_r_op == 3);
41
        wire ex_r2_op_comp = (ex_r_op == 4) || (ex_r_op == 5) || (ex_r_op == 6);
42
        wire ex_r1r2_op_comp = (ex_r_op == 7) \mid \mid (ex_r_op == 8);
43
44
        wire ex_r1_comp = (ex_r1_a == dec_r1_addr);
45
        wire ex_r2_comp = (ex_r2_a == dec_r2_addr);
46
        wire ex_r1r2_comp = (ex_r1_a == dec_r2_addr);
47
        wire ex_r2r1\_comp = (ex_r2\_a == dec_r1\_addr);
48
49
        wire ex_hazard_r1 = ((ex_r1_op_comp || ex_r1r2_op_comp) && ex_r1_comp &&
             dec_r1_read_comp);
50
        wire ex_hazard_r2 = ((ex_r2_op_comp || ex_r1r2_op_comp) && ex_r2_comp &&
             dec_r2_read_comp);
51
        wire ex_hazard_r1r2 = ((ex_r1_op_comp || ex_r1r2_op_comp) && ex_r1r2_comp &&
             dec_r2_read_comp);
52
        wire ex_hazard_r2r1 = ((ex_r2_op_comp || ex_r1r2_op_comp) && ex_r2r1_comp &&
             dec_r1_read_comp);
53
        assign ex_hazard = (ex_hazard_r1 || ex_hazard_r2 || ex_hazard_r1r2 || ex_hazard_r2r1)
54
             && ex_proceed;
55
56
        wire mem_r1_op_comp = (mem_r_op == 1) || (mem_r_op == 2) || (mem_r_op == 3);
57
        wire mem_r2_op_comp = (mem_r_op == 4) || (mem_r_op == 5) || (mem_r_op == 6);
        wire mem_r1r2\_op\_comp = (mem_r\_op == 7) \mid \mid (mem_r\_op == 8);
58
```

```
59
 60
                    wire mem_r1\_comp = (mem_r1\_a == dec_r1\_addr);
                    wire mem_r2\_comp = (mem_r2\_a == dec_r2\_addr);
 61
 62
                    wire mem_r1r2\_comp = (mem_r1\_a == dec_r2\_addr);
 63
                    wire mem_r2r1\_comp = (mem_r2\_a == dec_r1\_addr);
 64
 65
                    wire mem_hazard_r1 = ((mem_r1_op_comp || mem_r1r2_op_comp) && mem_r1_comp &&
                              dec_r1_read_comp);
                    wire mem_hazard_r2 = ((mem_r2_op_comp || mem_r1r2_op_comp) && mem_r2_comp &&
 66
                              dec r2 read comp);
                    wire mem_hazard_r1r2 = ((mem_r1_op_comp || mem_r1r2_op_comp) && mem_r1r2_comp &&
 67
                              dec_r2_read_comp);
 68
                    wire mem_hazard_r2r1 = ((mem_r2_op_comp || mem_r1r2_op_comp) && mem_r2r1_comp &&
                              dec_r1_read_comp);
 69
 70
                    assign mem_hazard = (mem_hazard_r1 || mem_hazard_r2 || mem_hazard_r1r2 ||
                              mem_hazard_r2r1) && mem_proceed;
 71
 72
                    wire reg r1 write comp = reg write[0];
 73
                    wire reg_r2_write_comp = reg_write[1];
 74
 75
                    wire reg_r1\_comp = (reg_r1\_a == dec_r1\_addr);
 76
                    wire reg_r2\_comp = (reg_r2\_a == dec_r2\_addr);
 77
                    wire reg_r1r2_comp = (reg_r1_a == dec_r2_addr);
 78
                    wire reg_r2r1_comp = (reg_r2_a == dec_r1_addr);
 79
 80
                    wire reg_hazard_r1 = (reg_r1_write_comp && reg_r1_comp && dec_r1_read_comp);
                    wire reg hazard r2 = (reg r2 write comp && reg r2 comp && dec r2 read comp);
 81
 82
                    wire reg_hazard_r1r2 = (reg_r1_write_comp && reg_r1r2_comp && dec_r2_read_comp);
 83
                    wire reg_hazard_r2r1 = (reg_r2_write_comp && reg_r2r1_comp && dec_r1_read_comp);
 84
 85
                    assign reg_hazard = reg_hazard_r1 || reg_hazard_r2 || reg_hazard_r1r2 ||
                              reg_hazard_r2r1;
 86
 87
          endmodule
 88
          module insn_decoder( e_a, e_b, e_alu_op, e_is_cond, e_cond, e_write_flags, e_swp, m_al,
 89
                    m\_a2 \;,\; m\_r1\_op \;,\; m\_r2\_op \;,\; r\_a1 \;,\; r\_a2 \;,\; r\_op \;,\; d\_pass \;,\; d\_pcincr \;,\; r\_r1\_addr \;,\; r\_r2\_addr \;,\; 
                    r_read, word, r1, r2, hazard, rst, clk);
 90
                    output reg [31:0] e_a, e_b;
 91
                    output reg [7:0] e_alu_op;
 92
                    output reg [3:0] e cond;
 93
                    output reg [3:0] e_write_flags;
 94
                    output reg e_swp;
 95
                    output reg e_is_cond;
 96
 97
                    output reg [31:0] m_a1, m_a2;
 98
                     \textbf{output reg} \quad [3:0] \quad m_r 1\_op \,, \quad m_r 2\_op \,; \\
 99
100
                    output reg [4:0] r_a1, r_a2;
101
                    output reg [3:0] r op;
102
103
                    output reg d_pass;
104
                    output reg d_pcincr;
```

```
105
106
         output reg [4:0] r_r1_addr , r_r2_addr;
107
         output reg [1:0] r_read;
108
109
         input [31:0] word;
110
         input [31:0] r1, r2;
111
         input hazard;
112
         input rst, clk;
113
114
         reg [7:0] state1;
115
         reg fetch;
         reg reg_fetch;
116
117
         reg [3:0] delay_counter;
118
         reg [2:0] imm_action; // 000 - nop, 001 - imm1 -> b, 010 - imm1 -> a, 011 {imm1, imm2}
              \rightarrow {a,b}, 100 - nop? 101..111 - as 001..011 but a \sim m a2, b \sim m a1
119
         //reg [1:0] imm counter;
120
         reg [7:0] old_state1_imm;
121
         reg old_pass_imm, old_fetch_imm, old_pcincr_imm;
122
         reg [1:0] r to mem; //00 a,b; 01 m1, b; 10 a, m2; 11 m1, m2
123
         reg [7:0] old_state1_hz;
124
         reg old_pass_hz , old_fetch_hz , old_pcincr_hz;
125
         reg set_delay;
126
127
         reg [6:0] opcode;
128
         reg [3:0] cond;
129
           reg [1:0] imm;
130
         reg [4:0] reg_a_addr, reg_b_addr;
131
         reg [4:0] reg c addr, reg d addr;
132
         reg stage1, stage2, stage3, stage4;
133
134
         always @(posedge clk or posedge rst) begin
135
              #1;
136
              if (rst) begin
137
                  e_a \ll 31'b0; e_b \ll 31'b0;
138
                  e_alu_op \le 8'b0; //NOP
                  e\_cond \le 4'b0;
139
140
                  e_write_flags = 4'b0;
                  e_{swp} \le 1'b0; e_{is\_cond} \le 1'b0;
141
142
                  m \ a1 \le 31'b0; \ m \ a2 \le 31'b0;
143
                  m_r1_{op} \le 4'b0; m_r2_{op} \le 4'b0; //clean NOP
144
145
146
                  r_a1 \le 5'b0; r_a2 \le 5'b0;
147
                  r_{op} \le 4'b0; //NOP;
148
                  d_pass <= 1'b0; d_pcincr <= 1'b1;
149
                  r_r1_addr \le 5'b0; r_r2_addr \le 5'b0;
                  r_read \ll 2'b0;
150
151
                  state1 <= 0; fetch <= 1; reg_fetch <= 0;
                  old_pass_imm <= 0; old_fetch_imm <= 0; old_pcincr_imm <= 0; old_state1_imm <=
152
153
                  old_pass_hz <= 0; old_fetch_hz <= 0; old_pcincr_hz <= 0; old_statel_hz <= 0;
154
                  set delay <= 0;
155
                  opcode <= 0;
                  delay_counter <= 4'b0;</pre>
156
```

```
157
                  imm_action <= 3'b0;
158
                  r_{to}=0;
159
                  stage1 \le 0; stage2 \le 0; stage3 \le 0; stage4 \le 0;
160
              end
              else begin
161
162
                  /*case(state1)
163
                       0: begin opcode = word[31:25];
                                cond <= word[24:21];
164
165
                                reg\_a\_addr \le word[20:16]; reg\_b\_addr \le word[15:11]; reg\_c\_addr \le word[15:11];
                                     word[10:5]; reg_d_addr \le word[4:0];
166
                                imm \le word[4:3];
167
                           state1 <= 1;
168
169
                           state2 <= opcode;
170
                       end
171
                       1:
172
                  endcase
173
                  //state 1 is for decoding
174
                  //state 2 is for opcode setup
175
                  //state 3 is for additional operations
176
                  case(state2)
177
                       0: begin //nop
178
                           e\_alu\_op \le 0; e\_cond \le 0; e\_write\_flags \le 0; e\_is\_cond \le 0;
179
                           m_r1_op \le 4'b0; m_r2_op \le 4'b0;
180
                           r\_op \le 0; r\_read \le 0; d\_pass \le 1 d\_pcincr \le 1;
                           state1 <= 0;
181
182
                       end
183
                       1: begin //or
                           e alu op <= 8'h0D; e cond <= cond; e write flags <= 4'hF; e is cond <=
184
                                1 ·
185
                           m_r1_op \le 4'b0; m_r2_op \le 4'b0;
186
                           r\_op \le 2; //if respective imm r\_read = 0, d\_pass = 0, d\_pcincr = 1;
187
188
                  if (fetch) begin
189
                       opcode = word[31:25];
190
                       cond <= word[24:21];
191
                       reg_aaddr \le word[20:16]; reg_b_addr \le word[15:11]; reg_c_addr \le word[15:11]
                           [10:6]; reg_d_addr <= word[5:1];
192
                       imm_action <= {1'b0, word[5:4]};
193
                       state1 <= opcode;
194
                       #1;
195
                       d pcincr <= 1;
196
                       d_pass \ll 1;
197
                       reg_fetch \le 1;
198
                  end
199
                  stage1 \le 1;
200
              end
201
         end
202
203
         always @(posedge stage1) begin
204
                  #0.1;
205
                  case (state1)
206
                       //logic
207
                       0: begin //nop
```

```
208
                                                  e_alu_op \le 0; e_cond \le 0; e_write_flags \le 0; e_is_cond \le 0; //alu
                                                          nop, not conditional, no flags
209
                                                  m_r1_{op} \le 4'b0; m_r2_{op} \le 4'b0; //memory clean nop
210
                                                  r_op <= 0; //register write nop
211
                                                  r read <= 0; //register read none
212
                                                  r_to_mem <= 0; // register read to a, b
                                                  imm_action \le 3'b000; //no imm in this insn
213
214
                                          end
215
                                          1: begin // or
216
                                                  e_alu_op <= 8'h0D; e_cond <= cond; e_write_flags <= 4'hF; e_is_cond <=
                                                          1; //alu or, conditional, all flags
                                                  m_r1_{op} \le 4'b1; m_r2_{op} \le 4'b1; //memory passthrough nop
217
                                                  r_{op} \le 1; r_{a1} \le reg_{c_addr}; // register write c to a1
218
219
                                                  r_r1_addr \leftarrow reg_a_addr; r_r2_addr \leftarrow reg_b_addr; r_read \leftarrow 3; //
                                                          register read both
220
                                                  r to_mem <= 0; // register read to a, b
221
                                          end
222
                                          2: begin //nor
223
                                                  e alu op <= 8'h10; e cond <= cond; e write flags <= 4'hF; e is cond <=
                                                          1; //alu nor, conditional, all flags
224
                                                  m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
                                                  225
226
                                                  r_r1_addr \le reg_a_addr; r_r2_addr \le reg_b_addr; r_read \le 3; //
                                                          register read both
227
                                                 r_{to\_mem} \le 0; // register read to a, b
228
                                          end
229
                                          3: begin //and
                                                  e alu op <= 8'h0C; e cond <= cond; e write flags <= 4'hF; e is cond <=
230
                                                          1; //alu and, conditional, all flags
                                                  m_r1_{op} \le 4'b1; m_r2_{op} \le 4'b1; //memory passthrough nop
231
                                                  r_{op} \le 1; r_{al} \le reg_{c_addr}; // register write c to al
232
233
                                                  r_r1_addr \le reg_a_addr; r_r2_addr \le reg_b_addr; r_read \le 3; //
                                                          register read both
234
                                                  r_to_mem <= 0; // register read to a, b
235
                                          end
236
                                          4: begin //nand
                                                  e_alu_op \le 8'h0F; e_cond \le cond; e_write_flags \le 4'hF; e_is_cond \le 6'h0F; e_is_cond \le 6
237
                                                          1; //alu nand, conditional, all flags
238
                                                  m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
                                                  r_op <= 1; r_a1 <= reg_c_addr; // register write c to al
239
240
                                                  r_r1_addr \le reg_a_addr; r_r2_addr \le reg_b_addr; r_read \le 3; //
                                                          register read both
241
                                                  r_to_mem <= 0; // register read to a, b
242
                                          end
243
                                          5: begin //inv
244
                                                  e_alu_op <= 8'h0B; e_cond <= cond; e_write_flags <= 4'hF; e_is_cond <=
                                                          1; //alu not, conditional, all flags
245
                                                  m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
                                                  r_{op} \le 1; r_{a1} \le reg_{c_addr}; // register write c to al
246
247
                                                  r_rl_addr <= reg_a_addr; r_read <= 1; //register read first
248
                                                  r to mem \leq 0; //register read to a, b
249
                                                  imm_action[0] \le 0; //no imm for b in this insn
250
                                          end
                                          6: begin //xor
251
```

```
252
                                                                          e_alu_op <= 8'h0E; e_cond <= cond; e_write_flags <= 4'hF; e_is_cond <=
                                                                                       1; //alu xor, conditional, all flags
                                                                          m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
253
                                                                          r_op <= 1; r_a1 <= reg_c_addr; // register write c to al
254
255
                                                                          r r1 addr <= reg a addr; r r2 addr <= reg b addr; r read <= 3; //
                                                                                       register read both
256
                                                                          r_to_mem <= 0; // register read to a, b
257
                                                              end
258
                                                               7: begin //xnor
259
                                                                          e_alu_op <= 8'h11; e_cond <= cond; e_write_flags <= 4'hF; e_is_cond <=
                                                                                       1; //alu xnor, conditional, all flags
                                                                          m_r1_{op} \le 4'b1; m_r2_{op} \le 4'b1; //memory passthrough nop
260
                                                                          r_{op} \le 1; r_{a1} \le reg_{c_addr}; // register write c to a1
261
262
                                                                          r_r1_addr \leftarrow reg_a_addr; r_r2_addr \leftarrow reg_b_addr; r_read \leftarrow 3; //
                                                                                       register read both
                                                                          r_to_mem <= 0; // register read to a, b
263
264
                                                              end
265
                                                               //shifts
266
                                                               8: begin // lsl
267
                                                                          e_alu_op \le 8'h06; e_cond \le cond; e_write_flags \le 4'hF; e_is_cond \le 6'h06; e_cond \le 6'h06; e_
                                                                                        1; //alu shl, conditional, all flags
                                                                          m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
268
269
                                                                          r_op <= 1; r_a1 <= reg_c_addr; // register write c to al
270
                                                                          r_r1_addr \leftarrow reg_a_addr; r_r2_addr \leftarrow reg_b_addr; r_read \leftarrow 3; //
                                                                                       register read both
271
                                                                          r_to_mem <= 0; // register read to a, b
272
                                                              end
273
                                                               9: begin //lsr
274
                                                                          e_alu_op <= 8'h05; e_cond <= cond; e_write_flags <= 4'hF; e_is_cond <=
                                                                                       1; //alu shr, conditional, all flags
                                                                          m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
275
276
                                                                          r_op <= 1; r_a1 <= reg_c_addr; // register write c to al
277
                                                                          r_r1_addr \le reg_a_addr; r_r2_addr \le reg_b_addr; r_read \le 3; //
                                                                                       register read both
                                                                          r_{to\_mem} \le 0; // register read to a, b
278
279
                                                              end
280
                                                               10: begin // asr
                                                                          e_alu_op \le 8'h07; e_cond \le cond; e_write_flags \le 4'hF; e_is_cond \le 6'h07; e_is_cond \le 6
281
                                                                                       1; //alu sar, conditional, all flags
282
                                                                          m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
283
                                                                          r_op <= 1; r_a1 <= reg_c_addr; // register write c to al
284
                                                                           r r1 addr <= reg a addr; r r2 addr <= reg b addr; r read <= 3; //
                                                                                       register read both
285
                                                                          r_{to\_mem} \le 0; // register read to a, b
286
                                                              end
287
                                                               11: begin // asl
                                                                          e_alu_op <= 8'h08; e_cond <= cond; e_write_flags <= 4'hF; e_is_cond <=
288
                                                                                       1; //alu sal, conditional, all flags
289
                                                                          \label{eq:mr1_op} $$m_r1_op <= 4'b1; m_r2_op <= 4'b1; $$//memory passthrough nop$
                                                                          r_{op} \leftarrow 1; r_{al} \leftarrow reg_c_{addr}; // register write c to al
290
291
                                                                           r_r1_addr \le reg_a_addr; r_r2_addr \le reg_b_addr; r_read \le 3; //
                                                                                       register read both
                                                                          r to_mem <= 0;//register read to a,b
292
293
                                                              end
```

```
294
                                                                                                                                                        12: begin // csr
295
                                                                                                                                                                                   e_alu_op \le 8'h09; e_cond \le cond; e_write_flags \le 4'hF; e_is_cond \le 6'h09; e_cond \le 6'h09; e_
                                                                                                                                                                                                                   1; //alu ror, conditional, all flags
296
                                                                                                                                                                                   m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
                                                                                                                                                                                   r_op <= 1; r_a1 <= reg_c_addr; // register write c to al
297
298
                                                                                                                                                                                   r_r1_addr \leftarrow reg_a_addr; r_r2_addr \leftarrow reg_b_addr; r_read \leftarrow 3; //
                                                                                                                                                                                                                  register read both
299
                                                                                                                                                                                   r_to_mem <= 0; // register read to a, b
300
                                                                                                                                                     end
301
                                                                                                                                                        13: begin // csl
302
                                                                                                                                                                                   e_alu_op \le 8'h0A; e_cond \le cond; e_write_flags \le 4'hF; e_is_cond \le 6'h0A; e_cond \le 6'h0A; e_
                                                                                                                                                                                                                   1; //alu rol, conditional, all flags
303
                                                                                                                                                                                   m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
304
                                                                                                                                                                                   r_{op} \le 1; r_{al} \le reg_{c_addr}; // register write c to al
305
                                                                                                                                                                                    r_r1_addr \le reg_a_addr; r_r2_addr \le reg_b_addr; r_read \le 3; //
                                                                                                                                                                                                                  register read both
306
                                                                                                                                                                                   r_to_mem <= 0; // register read to a, b
                                                                                                                                                     end \\
307
308
                                                                                                                                                        // arithmetics
309
                                                                                                                                                        14: begin //add
                                                                                                                                                                                   e_alu_op \le 8'h01; e_cond \le cond; e_write_flags \le 4'hF; e_is_cond \le 6'h01; e_cond \le 6'h01; e_
310
                                                                                                                                                                                                                   1; //alu add, conditional, all flags
311
                                                                                                                                                                                   m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
                                                                                                                                                                                   r_{op} \ll 1; r_{a1} \ll reg_{c_addr}; // register write c to al
312
                                                                                                                                                                                   r_r1_addr <= reg_a_addr; \ r_r2_addr <= reg_b_addr; \ r_read <= 3; \ //
313
                                                                                                                                                                                                                  register read both
314
                                                                                                                                                                                   r to mem \leq 0; //register\ read\ to\ a, b
315
                                                                                                                                                     end
316
                                                                                                                                                        15: begin //sub
317
                                                                                                                                                                                   e_alu_op \le 8'h02; e_cond \le cond; e_write_flags \le 4'hF; e_is_cond \le 6'h02; e_cond \le 6'h02; e_
                                                                                                                                                                                                                   1; //alu sub, conditional, all flags
318
                                                                                                                                                                                   m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
                                                                                                                                                                                   r_{op} \ll 1; r_{a1} \ll reg_{c_addr}; // register write c to al
319
                                                                                                                                                                                    r_r1_addr \le reg_a_addr; r_r2_addr \le reg_b_addr; r_read \le 3; //
320
                                                                                                                                                                                                                  register read both
321
                                                                                                                                                                                   r_to_mem <= 0; // register read to a, b
322
                                                                                                                                                     end
323
                                                                                                                                                        16: begin //mull
                                                                                                                                                                                   e_alu_op \le 8'h04; e_cond \le cond; e_write_flags \le 4'hF; e_is_cond \le 6'h04; e_cond \le 6'h04; e_
324
                                                                                                                                                                                                                   1; //alu mul, conditional, all flags
325
                                                                                                                                                                                   m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
                                                                                                                                                                                   r_op <= 1; r_a1 <= reg_c_addr; // register write c to al
326
327
                                                                                                                                                                                    r_rl_addr \leftarrow reg_a_addr; r_r2_addr \leftarrow reg_b_addr; r_read \leftarrow 3; //
                                                                                                                                                                                                                  register read both
328
                                                                                                                                                                                   r_to_mem <= 0; // register read to a, b
329
                                                                                                                                                     end
330
                                                                                                                                                        17: begin //mulh
331
                                                                                                                                                                                   e\_alu\_op \ \mathrel{<=}\ 8\, 'h04\, ; \ e\_cond \ \mathrel{<=}\ cond\, ; \ e\_write\_flags \ \mathrel{<=}\ 4\, 'hF\, ; \ e\_is\_cond \ \mathrel{<=}\ cond\ \mathrel{<
                                                                                                                                                                                                                   1; \ /\!/\, alu \ mul \, , \ conditional \, , \ all \ flags
332
                                                                                                                                                                                   m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
333
                                                                                                                                                                                   r op <= 4; r a1 <= reg c addr; // register write d to al
334
                                                                                                                                                                                   r_r1_addr \le reg_a_addr; r_r2_addr \le reg_b_addr; r_read \le 3; //
                                                                                                                                                                                                                  register read both
335
                                                                                                                                                                                   r_to_mem <= 0; // register read to a, b
```

```
336
337
                                        18: begin //mul
                                                e_alu_op <= 8'h04; e_cond <= cond; e_write_flags <= 4'hF; e_is_cond <=
338
                                                        1; //alu mul, conditional, all flags
339
                                               m r1 op <= 4'b1; m r2 op <= 4'b1; //memory passthrough nop
340
                                               r_{op} \le 7; r_{a1} \le reg_{c_addr}; r_{a2} \le reg_{d_addr}; // register write c,
                                                        d to a1, a2
                                                r_r1_addr \le reg_a_addr; r_r2_addr \le reg_b_addr; r_read \le 3; //
341
                                                        register read both
342
                                               r to mem <= 0; // register read to a, b
343
                                                imm_action <= 3'b000; //no imm in this insn
344
                                       end
345
                                        19: begin // csg
346
                                                e_alu_op \le 8'h03; e_cond \le cond; e_write_flags \le 4'hF; e_is_cond \le 6'hos_index = 6'h
                                                        1; //alu cpl, conditional, all flags
347
                                               m_r1_{op} \le 4'b1; m_r2_{op} \le 4'b1; //memory passthrough nop
348
                                               r_op <= 1; r_a1 <= reg_c_addr; // register write c to al
349
                                                r_rl_addr <= reg_a_addr; r_read <= 1; //register read first
                                               r to mem \leq 0; //register read to a, b
350
351
                                               imm_action[0] \le 0; //no imm for b in this insn
352
                                       end
353
                                        20: begin //inc
354
                                                e_alu_op <= 8'h01; e_cond <= cond; e_write_flags <= 4'hF; e_is_cond <=
                                                        1; //alu add, conditional, all flags
355
                                               \label{eq:mr1_op} $$m_r1_op <= 4'b1; $m_r2_op <= 4'b1; $//memory passthrough nop$
356
                                               r_{op} \le 1; r_{a1} \le reg_{c_addr}; // register write c to al
357
                                               r_rl_addr <= reg_a_addr; r_read <= 1; //register read first
                                               r to mem \leq 0; //register read to a, b
358
359
                                               e_b \le 1; //force b operand to be 1
                                               imm_action[0] \le 0; //no imm for b in this insn
360
361
                                       end
362
                                        21: begin // dec
363
                                                e_alu_op <= 8'h02; e_cond <= cond; e_write_flags <= 4'hF; e_is_cond <=
                                                        1; //alu sub, conditional, all flags
364
                                               m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
365
                                               r_{op} \le 1; r_{al} \le reg_{c_addr}; // register write c to al
                                                r_rl_addr <= reg_a_addr; r_read <= 1; //register read first
366
367
                                               r_to_mem <= 0; // register read to a, b
                                               e_b \ll 1; //force b operand to be 1
368
                                               imm\_action[0] \le 0; //no imm for b in this insn
369
370
                                       end
371
                                        22: begin //cmp
372
                                               e_alu_op <= 8'h02; e_cond <= cond; e_write_flags <= 4'hF; e_is_cond <=
                                                        1; //alu sub, conditional, all flags
373
                                               m_rl_op \le 4'bl; m_r2_op \le 4'bl; //memory passthrough nop
374
                                               r_op \ll 0; // register write nop
                                                r_r1_addr \le reg_a_addr; r_r2_addr \le reg_b_addr; r_read \le 3; //
375
                                                        register read both
376
                                               r_to_mem <= 0; // register read to a, b
377
                                        end
378
                                        23: begin //cmn
379
                                               e_alu_op <= 8'h01; e_cond <= cond; e_write_flags <= 4'hF; e_is_cond <=
                                                        1; //alu add, conditional, all flags
                                               m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
380
```

```
381
                                                                                 r_{op} \ll 0; // register write nop
382
                                                                                 r_1_addr \le reg_a_addr; r_r2_addr \le reg_b_addr; r_read \le 3; //
                                                                                                register read both
383
                                                                                 r to mem \leq 0; //register\ read\ to\ a, b
384
                                                                    end
385
                                                                    24: begin // tst
386
                                                                                 e_alu_op \le 8'hOC; e_cond \le cond; e_write_flags \le 4'hF; e_is_cond \le 6'hOC; e_cond \le 6'hOC; e_
                                                                                                1; //alu and, conditional, all flags
387
                                                                                 m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
388
                                                                                 r_op \ll 0; // register write nop
389
                                                                                 r_r1_addr \leftarrow reg_a_addr; r_r2_addr \leftarrow reg_b_addr; r_read \leftarrow 3; //
                                                                                               register read both
390
                                                                                 r_{to\_mem} \le 0; // register read to a, b
391
                                                                    end
392
                                                                     //branches
393
                                                                    25: begin //br
394
                                                                                 e_alu_op <= 8'h00; e_cond <= cond; e_write_flags <= 4'h0; e_is_cond <=
                                                                                                1; //alu nop, conditional, no flags
395
                                                                                 m r1 op <= 4'b1; m r2 op <= 4'b1; //memory passthrough nop
                                                                                 r_{op} \ll 1; r_{a1} \ll 31; // register write to pc
396
397
                                                                                 r_r1_addr <= reg_a_addr; r_read <= 1; //register read first
                                                                                 r_to_mem <= 0; // register read to a, b
398
399
                                                                                 imm_action[0] \le 0; //no imm for b in this insn
400
                                                                                 //delay!
401
                                                                                 //set\_delay \le 1;
                                                                                 fetch \le 0; d_pcincr \le 0;
402
403
                                                                                 state1 \leq 130;
404
                                                                                 delay counter <= 3;
405
                                                                   end
406
                                                                     26: begin //rbr
407
                                                                                 e_alu_op \le 8'h01; e_cond \le cond; e_write_flags \le 4'h0; e_is_cond \le 6'h01; e_is_cond \le 6
                                                                                                1; //alu add, conditional, no flags
408
                                                                                 m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
                                                                                 r_{op} \le 1; r_{a1} \le 31; // register write to pc
409
410
                                                                                 r_r2_addr \le reg_a_addr; r_r1_addr \le 31; r_read \le 3; //register read
                                                                                               both, first - pc
411
                                                                                 r_to_mem <= 0; // register read to a, b
412
                                                                                 imm_action[0] \le 0; //no imm for b in this insn
413
                                                                                 // delay!
                                                                                 //set\_delay \le 1;
414
                                                                                 fetch \le 0; d_pcincr \le 0;
415
                                                                                 state1 <= 130;
416
417
                                                                                 delay_counter <= 3;</pre>
418
                                                                   end
                                                                     27: begin // brl
419
420
                                                                                 e_alu_op <= 8'h00; e_cond <= cond; e_write_flags <= 4'h0; e_is_cond <=
                                                                                               1; //alu nop, conditional, no flags
421
                                                                                 m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
                                                                                 r_{op} \iff 7; r_{a1} \iff 31; r_{a2} \iff 29; // register write a,b to pc, lr
422
                                                                                 r_r1_addr \le reg_a_addr; r_r2_addr \le 31; r_read \le 3; //register read
423
                                                                                               both, second - pc
424
                                                                                 r_to_mem <= 0; // register read to a, b
425
                                                                                 imm_action[0] \le 0; //no imm for b in this insn
426
                                                                                 //delay!
```

```
427
                           //set_delay \ll 1;
428
                           fetch \le 0; d_pcincr \le 0;
                           state1 <= 130;
429
430
                           delay_counter <= 3;</pre>
431
432
                       /*27: begin //rbl, can't implement now (need hook in register wb)
433
                           e\_alu\_op \le 8'h01; e\_cond \le cond; e\_write\_flags \le 4'h0; e\_is\_cond \le 0
                                1; //alu add, conditional, no flags
434
                           m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
                           r \ op \ \leq 1; r_a1 \ \leq 31 // register \ write \ to \ pc
435
436
                           r\_r2\_addr \mathrel{<=} reg\_a\_addr; \; r\_r1\_addr \mathrel{<=} 31; \; r\_read \mathrel{<=} 2; \; // \, register \; \, read
                                both, first - pc
437
                           imm\_action[0] \le 0; //no imm for b in this insn
438
439
                       end */
                       28: begin // ret
440
                           e_alu_op \le 8'h00; e_cond \le cond; e_write_flags \le 4'h0; e_is_cond \le 0
441
                                1; //alu nop, conditional, no flags
442
                           m r1 op <= 4'b1; m r2 op <= 4'b1; //memory passthrough nop
                           r_op \le 1; r_a1 \le 31; // register write to pc
443
444
                           r_r1_addr \le 29; r_read \le 1; //register\ read\ first - lr
                           r_to_mem <= 0; // register read to a, b
445
446
                           imm_action \le 3'b000; //no imm in this insn
447
                           //delay!
448
                           //set_delay \le 1;
                           fetch \le 0; d_pcincr \le 0;
449
450
                           state1 \leq 130;
451
                           delay_counter <= 3;</pre>
452
                       end
453
                       29: begin // ldr
454
                           e_alu_op <= 8'h00; e_cond <= cond; e_write_flags <= 4'h0; e_is_cond <=
                                1; //alu nop, conditional, no flags
455
                           m_r1_{op} \le 2; m_r2_{op} \le 1; //memory read c from al
456
                           r_{op} \le 1; r_{a1} \le reg_{c_addr}; // register write c to al
457
                           r_r1_addr <= reg_a_addr; r_read <= 1; //register read first
458
                           r_{to\_mem} \le 2'b01; // register read to m1, b
459
                           imm_action[0] \le 0; //no imm for b in this insn
                           imm_action[2] <= 1; //imm goes into m
460
461
                       end
462
                       30: begin // str
                           e_alu_op \le 8'h00; e_cond \le cond; e_write_flags \le 4'h0; e_is_cond \le 0
463
                                1; //alu nop, conditional, no flags
464
                           m_r1_op \le 1; m_r2_op \le 5; //memory write d to al
465
                           r_op \ll 0; // register write nop
                           r_r1_addr <= reg_a_addr; \ r_r2_addr <= reg_b_addr; \ r_read <= 3; \ //
466
                                register read both
                           r_{to\_mem} \le 2'b01; // register read to m1, b
467
468
                           imm_action[0] \le 0; //no imm for b in this insn
                           imm_action[2] \le 1; //imm goes into m
469
470
                       end
471
                       //ldrc
472
                       //strc
473
                       //needs more elaborate management of operands (3, but have only 2, perhaps
                           use imm?
```

```
474
475
                                                                   // push
476
                                                                   //pop
477
                                                                   //one of this needs advanced management in memory_op stage
478
                                                                   //or make as in x86 – pop only decrements, not returning result
479
480
                                                                   31: begin // in
                                                                                e_alu_op <= 8'h00; e_cond <= cond; e_write_flags <= 4'h0; e_is_cond <=
481
                                                                                              1; //alu nop, conditional, no flags
482
                                                                                m_r1_op \le 4'b1000; m_r2_op \le 4'b1; //sys read c from al
483
                                                                                \label{eq:cop} $$r\_op <= 1; r\_a1 <= reg\_c\_addr; // register write c to al 
                                                                                r_rl_addr <= reg_a_addr; r_read <= 1; //register read first
484
485
                                                                                r_{to\_mem} \le 2'b01; // register read to ml, b
486
                                                                                imm_action[0] \le 0; //no imm for b in this insn
487
                                                                                imm_action[2] <= 1; //imm goes into m
488
                                                                  end
                                                                   32: begin //out
489
490
                                                                                e_alu_op <= 8'h00; e_cond <= cond; e_write_flags <= 4'h0; e_is_cond <=
                                                                                              1; //alu nop, conditional, no flags
491
                                                                                m_r1_op \le 4'b1; m_r2_op \le 4'b1011; //sys write d to al
492
                                                                                r_{op} \le 0; // register write nop
                                                                                r_rl_addr \mathrel{<=} reg_a_addr; \; r_r2_addr \mathrel{<=} reg_b_addr; \; r_read \mathrel{<=} 3; \; //
493
                                                                                              register read both
494
                                                                                r_{to\_mem} \le 2'b01; // register read to m1, b
495
                                                                                imm_action[0] \le 0; //no imm for b in this insn
496
                                                                                imm_action[2] \le 1; //imm goes into m
497
                                                                  end
498
                                                                   // ini
499
500
                                                                   //outi
501
                                                                   //needs more elaborate management of operands (3, but have only 2, perhaps
                                                                                use imm?
502
503
                                                                   33: begin //movs
504
                                                                                e_alu_op \le 8'h00; e_cond \le cond; e_write_flags \le 4'h0; e_is_cond \le 6'h00; e_is_cond \le 6
                                                                                             1; //alu nop, conditional, no flags
505
                                                                                m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
                                                                                r_{op} \le 1; r_{a1} \le reg_{c_addr}; // register write c to al
506
507
                                                                                r_rl_addr <= reg_a_addr; r_read <= 1; //register read first
508
                                                                                r_to_mem <= 0; // register read to a, b
509
                                                                                imm_action[0] \le 0; //no imm for b in this insn
510
                                                                  end
511
                                                                   34: begin //mov
512
                                                                                e_alu_op \le 8'h00; e_cond \le cond; e_write_flags \le 4'h0; e_is_cond \le 6'h00; e_is_cond \le 6
                                                                                              1; //alu nop, conditional, all flags
513
                                                                                m_r1_op \le 4'b1; m_r2_op \le 4'b1; //memory passthrough nop
                                                                                r_{op} \le 7; r_{a1} \le reg_{c_addr}; r_{a2} \le reg_{d_addr}; // register write c,
514
                                                                                             d to a1, a2
515
                                                                                r_r1_addr \le reg_a_addr; r_r2_addr \le reg_b_addr; r_read \le 3; //
                                                                                              register read both
516
                                                                                r to mem \leq 0; //register\ read\ to\ a, b
                                                                                imm_action <= 3'b000; //no imm in this insn
517
518
                                                                  end
519
                                                                   /*28: begin //ldr
```

```
520
                           e alu op <= 8'h00; e cond <= cond; e write flags <= 4'h0; e is cond <=
                                1; //alu nop, conditional, no flags
                           m \ r1 \ op \le 4'b0011; \ m \ r2 \ op \le 4'b1; \ //memory \ read \ c \ from \ a2
52.1
                           r_{op} \le 1; r_{al} \le reg_{c_{addr}}; // register write c to al
522
523
                           r_r1_addr \le reg_a_addr; r_r2_addr \le reg_b_addr; r_read \le 3; //
                                register read both
                           r_{to\_mem} \le 2'b10; // register read to a, m2
524
                       end */
525
526
527
                       128: begin //get first imm
528
                            if(imm_action == 3'b001) e_b \le word;
                            else if(imm_action == 3'b010 || imm_action == 3'b011) e_a <= word;
529
                            530
531
                            else if (imm_action == 3'b101) m_a2 \le word;
532
                       end
                       129: begin //get second imm
533
                            if(imm_action == 3'b011) e_b \le word;
534
                            else if(imm_action == 3'b111) m_a2 <= word;</pre>
535
536
                       end
537
                       130: begin //delay
                            fetch <= 0; d_pass <= 0; d_pcincr <= 0;
538
                            \label{eq:counter} \textbf{if} \, (\, \texttt{delay\_counter} \, \geq \, 0) \  \, \texttt{delay\_counter} \leq \texttt{delay\_counter} - 1;
539
540
                           #0;
                            if(delay_counter == 0) begin
541
542
                                fetch <= 1; /*d_pass <= 1; */ d_pcincr <= 1;
                                state1 \le 0;
543
544
                           end
545
                       end
                       131: begin //hazard hold
546
547
                           #0.
                           if(!hazard) begin
548
549
                               d_pcincr <= old_pcincr_hz;</pre>
550
                               d_pass <= old_pass_hz;</pre>
551
                               reg_fetch \le 1;
552
                               fetch <= old_fetch_hz;</pre>
                               state1 \le old_state1_hz;
553
554
                           end \\
                       end
555
                       //132: begin //branch pipeline purge
556
557
                       default: begin
558
                            fetch \le 1;
559
                            state 1 \le 0;
560
                   endcase
561
562
                   #0;
563
                   if (set_delay) begin
                       fetch \le 0; d_pcincr \le 0;
564
                       state1 <= 130;
565
                       set_delay \le 0;
566
567
                   end
568
                   stage1 \le 0;
569
                  stage2 \ll 1;
570
                   /*@(posedge stage2) begin
                   if (imm_action != 3'b100 && imm_action != 3'b000) begin //imm fetch procedure
571
```

```
572
                      if (state1 != 128 && state1 != 129) begin //just got insn
                           if (imm_action[1]) begin //imm for r1
573
574
                               r \ read[0] \le 0; \ //don't \ read \ r1
575
576
                           if (imm action [0]) begin //imm for r2
577
                               r read[1] \le 0; //don't read r2
578
579
                          old_state1_imm <= state1; //save state
580
                          old_pass_imm <= d_pass;</pre>
                          old fetch imm <= fetch;
581
582
                          old_pcincr_imm <= d_pcincr;</pre>
                          d_pass \le 0; //don't issue insn
583
                          fetch \le 0; //don't decode insn
584
585
                           reg_fetch <= 0; //don't fetch regs
586
                          d pcincr <= 1; //increment pc
                           state1 <= 128; //fetch first imm
587
588
                      end
589
                      else if(state1 == 128) begin //first imm fetched
                           if (imm action == 3'b011 || imm action == 3'b111) begin //need to fetch
590
                               second imm
591
                               d_pass <= 0; //don't issue insn
                               fetch <= 0; //don't decode insn
592
593
                               reg_fetch <= 0; //don't fetch regs
594
                               d pcincr <= 1; //increment pc
595
                               state1 <= 129; //fetch second imm
596
                          end
597
                           else begin //don't need to fetch second imm
598
                               state1 <= old state1 imm; //restore state
599
                               d pass <= old pass imm; //restore issue
                               fetch <= old_fetch_imm; //restore fetch
600
601
                               d_pcincr <= old_pcincr_imm; //restore incr pc</pre>
602
                               reg_fetch <= 1; //fetch regs
603
                               imm action <= 3'b000; //don't fetch imm
604
                          end
605
                      end
                      else if (state1 == 129) begin //second imm fetched
606
607
                               state1 <= old_state1_imm; //restore state</pre>
                               d pass <= old pass imm; //restore issue
608
609
                               fetch <= old fetch imm; //restore fetch
610
                               d_pcincr <= old_pcincr_imm; //restore incr pc</pre>
                               reg fetch <= 1; //fetch regs
611
612
                               imm action <= 3'b000; //don't fetch imm
613
                      end
614
                  end
615
                  #0:
616
                  if (hazard && reg_fetch) begin //hazard op
                      old pcincr hz <= d pcincr;
617
618
                      old_pass_hz <= d_pass;
                      old_fetch_hz <= fetch;
619
620
                      old_state1_hz <= state1;
621
                      d pcincr \le 0;
622
                      d pass \ll 0;
623
                      fetch \le 0;
                      reg\_fetch \le 0;
624
```

```
625
                       state1 <= 131;
626
                  end
627
                  #0:
                  if (reg_fetch) begin //reg fetch procedure
628
629
                      if (r read [0]) begin
630
                          if(r_to_mem[0]) m_a1 \le r1;
631
                          else\ e\_a <= r1;
632
                     end
633
                     if (r_read[1]) begin
                          if(r_to_mem[1]) m_a2 \le r2;
634
635
                          else\ e\_b <= r2;
636
                     end
637
                     reg\_fetch \le 0;
638
                  end
639
                  stage2 \le 0;
640
                  end*/
641
         end
642
643
         always @(posedge stage2) begin
644
             #0;
645
                  if (imm_action != 3'b100 && imm_action != 3'b000) begin //imm fetch procedure
                       if (state1 != 128 && state1 != 129) begin //just got insn
646
647
                           if(imm_action[1]) begin //imm for r1
648
                               r_read[0] \le 0; //don't read r1
649
                           end
650
                           if(imm_action[0]) begin //imm for r2
651
                                r_read[1] \le 0; //don't read r2
652
                           old_state1_imm <= state1; //save state
653
                           old_pass_imm <= d_pass;
654
655
                           old_fetch_imm <= fetch;
656
                           old_pcincr_imm <= d_pcincr;</pre>
657
                           d_pass <= 0; //don't issue insn
658
                           fetch <= 0; //don't decode insn
659
                           reg_fetch <= 0; //don't fetch regs</pre>
                           d_pcincr <= 1; //increment pc</pre>
660
661
                           state1 <= 128; //fetch first imm
662
663
                       else if (state1 == 128) begin //first imm fetched
                           if (imm_action == 3'b011 || imm_action == 3'b111) begin //need to fetch
664
                                second imm
665
                                d pass <= 0; //don't issue insn
666
                                fetch <= 0; //don't decode insn
667
                               reg_fetch <= 0; //don't fetch regs</pre>
668
                                d_pcincr <= 1; //increment pc</pre>
669
                                state1 <= 129; //fetch second imm
670
671
                           else begin //don't need to fetch second imm
672
                                state1 <= old_state1_imm; //restore state</pre>
673
                                d_pass <= old_pass_imm; //restore issue</pre>
674
                                fetch <= old fetch imm; //restore fetch
675
                                d_pcincr <= old_pcincr_imm; //restore incr pc</pre>
676
                                reg_fetch <= 1; //fetch regs</pre>
677
                                imm_action <= 3'b000; //don't fetch imm
```

```
678
                           end
679
                       end
                       else if (state1 == 129) begin //second imm fetched
680
                                state1 <= old_state1_imm; //restore state</pre>
681
682
                                d_pass <= old_pass_imm; //restore issue</pre>
                                fetch <= old_fetch_imm; //restore fetch
683
                                d_pcincr <= old_pcincr_imm; //restore incr pc</pre>
684
685
                                reg_fetch \le 1; //fetch regs
686
                                imm_action \le 3'b000; //don't fetch imm
687
                       end
688
                  end
                  stage2 \le 0;
689
                  stage3 \le 1;
690
691
         end
692
693
         always @(posedge stage3) begin
694
              #0;
                  if(hazard && reg_fetch) begin //hazard op
695
696
                       old_pcincr_hz <= d_pcincr;
                       old_pass_hz <= d_pass;
697
698
                       old_fetch_hz <= fetch;
                       old_statel_hz <= statel;
699
700
                       d_pcincr <= 0;
701
                       d_pass \ll 0;
702
                       fetch \le 0;
703
                       reg_fetch \le 0;
704
                       state1 <= 131;
705
                  end
                  #0;
706
707
                  if(reg_fetch) begin //reg fetch procedure
708
                      if(r_read[0]) begin
709
                          if(r_to_mem[0]) m_a1 \ll r1;
710
                          else e_a \ll r1;
711
                      end
712
                      if(r_read[1]) begin
713
                          if (r_to_mem[1]) \ m_a2 <= r2;
714
                          else e_b \le r2;
715
716
                      reg_fetch \le 0;
717
                  end
718
                  stage3 \le 0;
719
         end
720
721
    endmodule
```

11.1.7 memory op.v

```
1 'timescale 1 ns / 100 ps
2
3 module memory_op_stage_passthrough(q_a1, q_a2, q_op, q_proceed, a1, a2, op, proceed, clk, rst);
4 input [4:0] a1, a2; //(reg_wb)
5 input [3:0] op; //(reg_wb)
6 input proceed;
```

```
7
8
         input clk, rst;
9
10
         output reg [4:0] q_a1, q_a2; //(reg_wb)
11
         output reg [3:0] q op; //(reg wb)
12
         output reg q_proceed;
13
14
         always @(posedge clk or posedge rst) begin
15
              if (rst) begin
                  q_a1 \le 5'b0; q_a2 \le 5'b0;
16
                  q_op <= 4'b0;
17
                  q_proceed \ll 1'b0;
18
19
             end
20
             else begin
21
                  q_a1 \le a1; q_a2 \le a2;
22
                  q_op <= op;
23
                  q_proceed <= proceed;</pre>
24
             end
25
         end
26
    endmodule
2.7
    module memory_op( m1, m2, ram_w_addr, ram_r_addr, ram_w, ram_r, ram_w_line, sys_w_addr,
28
         sys_r_addr, sys_w, sys_r, sys_w_line, r1, r2, a1, a2, r1_op, r2_op, ram_r_line,
         sys_r_line , proceed , clk , rst);
29
         \textbf{input} \hspace{0.2cm} \textbf{[31:0]} \hspace{0.2cm} \textbf{r1} \hspace{0.2cm}, \hspace{0.2cm} \textbf{r2} \hspace{0.2cm}; \hspace{0.2cm} \textit{//inputs}
30
         input [31:0] a1, a2; //memory addresses
31
32
         input [3:0] r1 op, r2 op; //operation codes
33
34
         input [31:0] ram_r_line , sys_r_line; // read lanes
35
         input proceed; //conditional code test result
36
37
38
         input clk, rst;
39
40
         output wire [31:0] m1, m2; //outputs
41
42
         output reg [31:0] ram_w_addr, sys_w_addr; //write addresses
43
         output reg [31:0] ram_r_addr, sys_r_addr; //read addresses
44
45
         output reg [31:0] ram_w_line, sys_w_line; //write lanes
46
47
         output reg ram_w, sys_w, ram_r, sys_r; //read/write signals
48
49
         wire [3:0] r1_op_inner, r2_op_inner;
50
51
         assign r1_op_inner = proceed ? r1_op : 4'b0;
52
         assign r2_op_inner = proceed ? r2_op : 4'b0;
53
         reg [31:0] rl_inner, r2_inner; //copies of inputs delayed by 1 clk, to cope with
54
             problem of mux delay, which don't allows inputs to descend pipeline
55
         //procedural continuous assignments aren't stable in IcarusVerilog, so use explicit
             muxes
         reg [2:0] m1_select, m2_select;
56
```

```
57
                   assign ml = (ml_select == 0 ? 32'b0 : (ml_select == 1 ? rl_inner : (ml_select == 2 ?
                            r2_inner : (m1_select == 3 ? ram_r_line : (m1_select == 4 ? sys_r_line : 32'
                            hAAAAAAAA)))));
                   assign m2 = (m2\_select == 0 ? 32'b0 : (m2\_select == 1 ? r1\_inner : (m2\_select == 2 ? r1\_inner : (m2\_s
 58
                            r2 inner: (m2 select == 3 ? ram r line: (m2 select == 4 ? sys r line: 32'
                            hAAAAAAAA)))));
 59
 60
                   always @(posedge clk or posedge rst) begin
 61
                            if (rst) begin
                                     ram w addr \le 32'b0; ram r addr \le 32'b0;
 62
 63
                                     sys_w_addr \le 32'b0; sys_r_addr \le 32'b0;
                                     ram_w_line \le 32'b0; sys_w_line \le 32'b0;
 64
                                     ram_w \le 1'b0; ram_r \le 1'b0; sys_r \le 1'b0; sys_w \le 1'b0;
 65
 66
                                     m1\_select \le 0; m2\_select \le 0;
 67
                                     r1_inner <= 32'b0; r2_inner <= 32'b0;
 68
                            end
 69
                            else begin
 70
                                     //ram_w \le 1'b0; ram_r \le 1'b0; sys_r \le 1'b0; sys_w \le 1'b0;
 71
                                     ram \ w \le 1'b0; \ ram_r \le 1'b0; \ sys_r \le 1'b0; \ sys_w \le 1'b0;
 72.
 73
                                     case(r1_op_inner)
                                               0: begin //clean NOP
 74
 75
                                                        m1\_select \le 0; //force m1 = 32'b0;
 76
                                                        //ram \ w \le 1'b0; \ ram \ r \le 1'b0; \ sys \ r \le 1'b0; \ sys \ w \le 1'b0;
 77
                                                       end
 78
                                               1: begin //passthrough NOP
 79
                                                       m1 select \leq 1; //force m1 = r1;
 80
                                                        //ram \ w \le 1'b0; \ ram \ r \le 1'b0; \ sys \ r \le 1'b0; \ sys \ w \le 1'b0;
 81
                                                       end
 82
                                               2: begin //load from memory address al
 83
                                                       m1_select <= 3; //force m1 = ram_r_line;</pre>
 84
                                                       ram_r_addr \le a1;
 85
                                                       ram_r \ll 1'b1;
                                                       //ram \ w \le 1'b0; \ sys \ r \le 1'b0; \ sys \ w \le 1'b0;
 86
 87
 88
                                              3: begin //load from memory address a2
 89
                                                       m1_select <= 3; //force m1 = ram_r_line;</pre>
 90
                                                       ram_r_addr \le a2;
 91
                                                       ram r \le 1'b1;
                                                       //ram_w \le 1'b0; sys_r \le 1'b0; sys_w \le 1'b0;
 92
 93
 94
                                               4: begin //load from memory address r2
 95
                                                       m1\_select \le 3; //force m1 = ram r line;
 96
                                                       ram_r_addr \le r2;
 97
                                                       ram_r \le 1'b1;
 98
                                                       //ram_w \le 1'b0; sys_r \le 1'b0; sys_w \le 1'b0;
 99
100
                                               5: begin //write to memory address al
                                                       m1\_select \le 1; //force m1 = r1;
101
102
                                                       ram_w_line <= r1;
103
                                                       ram w addr <= a1;
104
                                                       ram w \le 1'b1;
105
                                                        //ram \ r \le 1'b0; \ sys \ r \le 1'b0; \ sys \ w \le 1'b0;
106
                                                       end
```

```
107
                       6: begin //write to memory address a2
108
                           m1\_select \ll 1; //force m1 = r1;
109
                           ram_w_line <= r1;
                           ram_w_addr \le a2;
110
111
                           ram w \le 1'b1;
                           //ram \ r \le 1'b0; \ sys \ r \le 1'b0; \ sys \ w \le 1'b0;
112
113
                           end
114
                       7: begin //write to memory address r2
115
                           m1\_select \le 1; //force m1 = r1;
                           ram w line <= r1;
116
117
                           ram_w_addr \le r2;
                           ram_w \le 1'b1;
118
119
                           //ram_r \le 1'b0; sys_r \le 1'b0; sys_w \le 1'b0;
120
121
                       8: begin //load from sys address al
122
                           m1\_select \le 4; //force m1 = sys r line;
123
                           sys_r_addr \le a1;
124
                           sys_r \ll 1'b1;
125
                           //ram \ w \le 1'b0; \ ram \ r \le 1'b0; \ sys \ w \le 1'b0;
126
127
                       9: begin //load from sys address a2
                           m1\_select \le 4; //force m1 = sys\_r\_line;
128
129
                           sys_r_addr \le a2;
130
                           sys_r \ll 1'b1;
131
                           //ram_w \le 1'b0; ram_r \le 1'b0; sys_w \le 1'b0;
132
                           end
133
                       10: begin //load from sys address r2
134
                           m1 select \ll 4; //force m1 = sys r line;
                           sys_r_addr \le r2;
135
                           sys_r \ll 1'b1;
136
                            //ram_w \le 1'b0; ram_r \le 1'b0; sys_w \le 1'b0;
137
138
                           end
139
                       11: begin //write to sys address al
140
                           m1\_select \ll 1; //force m1 = r1;
                           sys_w_line \le r1;
141
142
                           sys_w_addr \le a1;
143
                           sys_w \le 1'b1;
144
                           //ram \ w \le 1'b0; \ ram \ r \le 1'b0; \ sys \ r \le 1'b0;
145
146
                       12: begin //write to sys address a2
147
                           m1 select \leq 1; //force m1 = r1;
148
                           sys_w_line \le r1;
149
                           sys_w_addr \le a2;
                           sys_w \le 1'b1;
150
                           //ram_w \le 1'b0; ram_r \le 1'b0; sys_r \le 1'b0;
151
152
153
                       13: begin //write to sys address r2
154
                           m1\_select \le 1; //force m1 = r1;
                           sys_w_line \le r1;
155
156
                           sys_w_addr \le r2;
157
                           sys w \le 1'b1;
158
                            //ram \ w \le 1'b0; \ ram \ r \le 1'b0; \ sys \ r \le 1'b0;
159
                           end
                       14: begin //swap regs
160
```

```
161
                            m1\_select \le 2; //force m1 = r2;
162
                           // ram \ w \le 1'b0; \ ram \ r \le 1'b0; \ sys \ r \le 1'b0; \ sys \ w \le 1'b0;
163
                            end
164
                   endcase
165
166
                  case (r2_op_inner)
167
                       0: begin //clean NOP
168
                            m2\_select \le 0; //force m2 = 32'b0;
169
                            //ram_w \le 1'b0; ram_r \le 1'b0; sys_r \le 1'b0; sys_w \le 1'b0;
170
                           end
171
                       1: begin //passthrough NOP
                            m2\_select \le 2; //force m2 = r2;
172
                            //ram_w \le 1'b0; ram_r \le 1'b0; sys_r \le 1'b0; sys_w \le 1'b0;
173
174
175
                       2: begin //load from memory address al
176
                            m2\_select \le 3; //force m2 = ram \ r \ line;
177
                            ram_r_addr \le a1;
178
                            ram r \le 1'b1;
179
                            //ram \ w \le 1'b0; \ sys \ r \le 1'b0; \ sys \ w \le 1'b0;
180
181
                       3: begin //load from memory address a2
                            m2\_select \le 3; //force m2 = ram\_r\_line;
182
183
                            ram_r_addr \le a2;
184
                            ram_r <= 1'b1;
185
                            //ram_w \le 1'b0; sys_r \le 1'b0; sys_w \le 1'b0;
186
                            end
187
                       4: begin //load from memory address r1
188
                            m2 \text{ select} \le 3; //force m2 = ram r line;
                            ram_r_addr <= r1;
189
190
                            ram_r <= 1'b1;
191
                            //ram_w \le 1'b0; sys_r \le 1'b0; sys_w \le 1'b0;
192
                            end
193
                       5: begin //write to memory address al
194
                            m2\_select \le 2; //force m2 = r2;
195
                            ram_w_line \le r2;
                            ram_w_addr \le a1;
196
197
                           ram_w \ll 1'b1;
198
                            //ram \ r \le 1'b0; \ sys \ r \le 1'b0; \ sys \ w \le 1'b0;
199
200
                       6: begin //write to memory address a2
                            m2 select \leq 2; //force m2 = r2;
201
202
                            ram w line <= r2;
203
                            ram_w_addr \le a2;
204
                            ram_w <= 1'b1;
                            //ram_r \le 1'b0; sys_r \le 1'b0; sys_w \le 1'b0;
205
206
207
                       7: begin //write to memory address rl
208
                            m2\_select \le 2; //force m2 = r2;
209
                            ram_w_line \le r2;
210
                            ram_w_addr \le r1;
211
                            ram w \le 1'b1;
212
                            //ram \ r \le 1'b0; \ sys \ r \le 1'b0; \ sys \ w \le 1'b0;
213
                            end
214
                       8: begin //load from sys address al
```

```
215
                           m2\_select \le 4; //force m2 = sys\_r\_line;
216
                           sys_r_addr \le a1;
217
                           sys_r \le 1'b1;
                           //ram_w \le 1'b0; ram_r \le 1'b0; sys_w \le 1'b0;
218
219
220
                       9: begin //load from sys address a2
221
                           m2\_select \le 4; //force m2 = sys\_r\_line;
222
                           sys\_r\_addr <= a2\,;
223
                           sys_r \le 1'b1;
224
                           //ram_w \le 1'b0; ram_r \le 1'b0; sys_w \le 1'b0;
225
                           end
226
                       10: begin //load from sys address r1
227
                           m2\_select \le 4; //force m2 = sys\_r\_line;
228
                           sys_r_addr \le r1;
229
                           sys_r \ll 1'b1;
230
                           //ram \ w \le 1'b0; \ ram \ r \le 1'b0; \ sys \ w \le 1'b0;
231
                           end
232
                       11: begin //write to sys address al
233
                           m2 select \leq 2; //force m2 = r2;
                           sys_w_line \le r2;
234
                           sys_w_addr \le a1;
235
236
                           sys_w \le 1'b1;
237
                           //ram_w \le 1'b0; ram_r \le 1'b0; sys_r \le 1'b0;
238
239
                       12: begin //write to sys address a2
                           m2\_select \le 2; //force m2 = r2;
240
241
                           sys_w_line \le r2;
242
                           sys w addr \leq a2;
243
                           sys \ w \le 1'b1;
244
                           //ram_w \le 1'b0; ram_r \le 1'b0; sys_r \le 1'b0;
245
                           end
246
                       13: begin //write to sys address r1
247
                           m2\_select \le 2; //force m2 = r2;
248
                           sys_w_line \le r2;
249
                           sys_w_addr \le r1;
250
                           sys_w \le 1'b1;
251
                           //ram_w \le 1'b0; ram_r \le 1'b0; sys_r \le 1'b0;
252
                           end
                       14: begin //swap regs
253
                           m2\_select \le 1; //force m2 = r1;
254
255
                            //ram_w \le 1'b0; ram_r \le 1'b0; sys_r \le 1'b0; sys_w \le 1'b0;
256
257
                   endcase
258
                   r1_inner <= r1;
259
                   r2\_inner \ll r2;
260
261
         end
262
    endmodule
```

11.1.8 pipeline interface.v

```
1 'timescale 1 ns / 100 ps
2
3 module pipeline_interface(
```

```
4
                         \label{eq:qe_a} qe\_b \;,\;\; qe\_alu\_op \;,\;\; qe\_is\_cond \;,\;\; qe\_cond \;,\;\; qe\_write\_flags \;,\;\; qe\_swp \;,\;\; qm\_al \;,\;\; qm\_a2 \;,\;\; qm\_al 
                                      qm_r1_op, qm_r2_op, qr_a1, qr_a2, qr_op, qd_pcincr,
                         e_a, e_b, e_alu_op, e_is_cond, e_cond, e_write_flags, e_swp, m_a1, m_a2, m_rl_op,
  5
                                      m_r2_op, r_a1, r_a2, r_op, d_pass, d_pcincr, clk, rst);
  6
                         input [31:0] e_a, e_b;
                         input [7:0] e_alu_op;
  8
                         input [3:0] e_cond;
  9
                         input [3:0] e_write_flags;
10
                         input e_swp;
11
                         input e_is_cond;
12
13
                        input [31:0] m_a1, m_a2;
14
                         input [3:0] m_r1_op, m_r2_op;
15
16
                         input [4:0] r_a1, r_a2;
17
                         input [3:0] r_op;
18
19
                         input d_pass;
20
                         input d_pcincr;
21
22
                        input clk, rst;
23
24
                         output reg [31:0] qe_a, qe_b;
25
                         output reg [7:0] qe_alu_op;
26
                         output reg [3:0] qe_cond;
2.7
                         output reg [3:0] qe_write_flags;
28
                         output reg qe_swp;
29
                         output reg qe_is_cond;
30
31
                         output reg [31:0] qm_a1, qm_a2;
32
                         33
34
                         output reg [4:0] qr_a1, qr_a2;
35
                         output reg [3:0] qr_op;
36
37
                         output reg qd_pcincr;
38
39
                        reg test;
40
41
                         initial begin
42
                                      test \le 1'b0;
43
44
                         always @(posedge clk or posedge rst) begin
45
                                      if (rst) begin
46
                                                  qe_a = 31'b0; qe_b = 31'b0;
47
                                                   qe_alu_op = 8'b0; //NOP
48
                                                  qe\_cond = 4'b0;
49
                                                  qe_write_flags = 4'b0;
50
                                                  qe_swp = 1'b0; qe_is_cond = 1'b0;
51
52
                                                  qm a1 = 31'b0; qm a2 = 31'b0;
53
                                                  qm_r1_op = 4'b0; qm_r2_op = 4'b0; //clean NOP
54
55
                                                  qr_a1 = 5'b0; qr_a2 = 5'b0;
```

```
56
                 qr_op = 4'b0; //NOP;
57
                 test = \sim test;
                 qd_pcincr = 1'b1;
58
59
            end
60
            else begin
                 'ifdef INTERFACE STAGE NO DELAY
61
62
                     #3;
63
                 'endif
64
                 if(!d_pass) begin // insert clean NOP
65
                     qe_a = 31'b0; qe_b = 31'b0;
66
                     qe_alu_op = 8'b0; //NOP
                     qe\_cond = 4'b0;
67
                     qe_write_flags = 4'b0;
68
69
                     qe_swp = 1'b0; qe_is_cond = 1'b0;
70
71
                     qm_a1 = 31'b0; qm_a2 = 31'b0;
72
                     qm_r1_op = 4'b0; qm_r2_op = 4'b0; //clean NOP
73
74
                     qr_a1 = 5'b0; qr_a2 = 5'b0;
75
                     qr_op = 4'b0; //NOP;
76
                     test \le -test;
77
                 end
78
                 else begin //pass args & signals down to the pipeline
79
                     qe_a = e_a; qe_b = e_b;
80
                     qe_alu_op = e_alu_op;
                     qe\_cond = e\_cond;
81
82
                     qe_write_flags = e_write_flags;
83
                     qe_swp = e_swp; qe_is_cond = e_is_cond;
84
85
                     qm_a1 = m_a1; qm_a2 = m_a2;
86
                     qm_r1_op = m_r1_op; qm_r2_op = m_r2_op;
87
88
                     qr_a1 = r_a1; qr_a2 = r_a2;
89
                     qr_op = r_op;
90
                 end
91
                 qd_pcincr = d_pcincr;
92
            end \\
93
        end
   endmodule
```

11.1.9 ram.v

```
'timescale 1 ns / 100 ps
1
2
   module ram(r_addr, w_addr, r_line, w_line, read, write, wrdy, rrdy, exc, clk);
3
4
       input [31:0] r_addr;
5
       input [31:0] w_addr;
6
       input [31:0] w line;
       input
                     read;
8
       input
                     write;
9
       input
                     clk;
10
11
        output [31:0] r_line;
       reg [31:0] r_line;
12
```

```
13
         output
                         exc;
14
         reg
                         exc;
                         wrdy, rrdy;
15
         output
                         wrdy, rrdy;
16
         reg
17
18
         //memory
19
         parameter mem_size = 1024; //4kb, 4b/w
20
21
         reg [31:0] mem [mem_size:0];
22
23
         integer i;
24
         /*initial begin
25
26
             for(i = 0; i < mem\_size; i=i+1) begin
27
                  mem[i] = 32'b0;
28
             end
29
             r_line = 32'b0;
             exc = 1'b0;
30
31
             wrdy = 1'b0;
32
             rrdy = 1'b0;
         end*/
33
34
35
         always @(posedge clk) begin
36
              if(wrdy) wrdy \le 1'b0;
37
             if(rrdy) rrdy \le 1'b0;
38
39
              if (read & !rrdy ) begin
40
                  if (r addr >= mem size) begin
41
                       r_line \le 32'b0;
42
                       exc <= 1'b1;
43
                  end
44
                  else begin
45
                       r_line \le mem[r_addr];
46
                       rrdy <= 1'b1;
                       exc \leq 1'b0;
47
48
                  end
49
             end \\
50
             else r_line \le 32'bz;
51
              if (write &&!wrdy) begin
52
53
                  if(w_addr >= mem_size) exc <= 1'b1;
54
                  else begin
                       mem[\,w\_addr\,] \ \mathrel{<=} \ w\_line\;;
55
                       wrdy <= 1'b1;
56
                       exc <= 1'b0;
57
58
                  end
59
             end
60
         end
    endmodule
61
62
    module emb_ram(r_addr, w_addr, r_line, w_line, read, write, exc, clk);
63
64
         input [31:0] r_addr;
65
         \textbf{input} \hspace{0.2cm} \textbf{[31:0]} \hspace{0.2cm} w\_addr;
         input [31:0] w_line;
66
```

```
68
        input
                      write;
69
        input
                      clk;
70
71
        output [31:0] r_line;
72
               [31:0] r_line;
        reg
73
        output
                       exc;
74
        reg
                       exc;
75
76
        //memory
77
        parameter mem_size = 1024; //4kb, 4b/w
78
79
        reg [31:0] mem [mem_size:0];
80
81
        integer i;
82
83
        /*initial begin
            for(i = 0; i < mem\_size; i=i+1) begin
84
85
                mem[i] = 32'b0;
86
87
            r\_line = 32'b0;
            exc = 1'b0;
88
        end */
89
90
91
         always @(posedge clk) begin //?????????
92
            #1;
93
            if (read) begin
94
                 if(r_addr >= mem_size) begin
95
                    r_line \le 32'b0;
96
                    exc <= 1'b1;
97
                end
98
                 else begin
99
                    r_line \le mem[r_addr];
100
                    exc \leq 1'b0;
101
                end
102
            end \\
103
            else r_line \le 32'bz;
104
105
             if (write) begin
106
                 if(w_addr >= mem_size) exc <= 1'b1;
107
                 else begin
108
                    mem[\,w\_addr\,] \ \mathrel{<=} \ w\_line\;;
109
                    exc \leq 1'b0;
110
                end
111
            end
112
        end
113
    endmodule
    11.1.10 register_wb.v
 1
    'timescale 1 ns / 100 ps
 2
    3
        input [31:0] r1, r2;
```

67

input

read;

```
5
        input [4:0] a1, a2;
6
7
        input [3:0] op;
8
9
        input proceed;
10
11
        input clk , rst;
12
13
        output reg [31:0] wr1, wr2;
14
        output reg [4:0] wa1, wa2;
        output reg [1:0] write;
15
16
17
        wire [3:0] inner_op;
18
19
        assign inner_op = proceed ? op : 4'b0;
20
21
        always @(posedge clk or posedge rst) begin
22
             if (rst) begin
23
                 wr1 \le 32'b0; wr2 \le 32'b0;
24
                 wa1 \le 5'b0; wa2 \le 5'b0;
25
                 write <= 2'b00;
26
             end
27
             else begin
28
                 write <= 2'b00;
29
                 case(inner_op)
30
                     0: write \leq 2'b00; //NOP
31
                      1: begin //write rl to addr al
32
                          wr1 \ll r1;
33
                          wa1 \le a1;
34
                          write <= 2'b01;
                          end
35
                      2: begin //write r1 to addr a2
36
37
                          wr1 \ll r1;
38
                          wa1 \le a2;
                          write <= 2'b01;
39
40
                          end
41
                      3: begin //write r1 to addr r2
42
                          wr1 \le r1;
                          wa1 \le r2[4:0];
43
                          write \leq 2'b01;
44
45
                          end
46
                     4: begin //write r2 to addr a1
47
                          wr1 \ll r2;
                          wa1 \le a1;
48
                          write <= 2'b01;
49
50
51
                      5: begin //write r2 to addr a2
                          wr1 \ll r2;
52
53
                          wa1 \le a2;
                          write <= 2'b01;
54
55
56
                     6: begin // write r2 to addr r1
                          wr1 \ll r2;
57
58
                          wa1 \le r1[4:0];
```

```
59
                          write <= 2'b01;
60
                          end
                      7: begin //write r2, r1 to a2, a1
61
                          wr1 \le r1; wr2 \le r2;
62
63
                          wa1 \le a1; wa2 \le a2;
                           write <= 2'b11;
64
65
                          end
                      8: begin // write r1, r2 to a2, a1
66
67
                          wr1 \le r1; wr2 \le r2;
68
                          wa1 \le a2; wa2 \le a1;
                          write <= 2'b11;
69
70
                          end
71
                  endcase
72
             end \\
73
        end
   endmodule
```

11.1.11 regs.v

```
'timescale 1 ns / 100 ps
1
2
    module reg32_2x2_pc(rd0, rd1, ra0, ra1, wa0, wa1, wd0, wd1, read, write, clk, rst, lrout,
3
        spout, stout, pcout, stin, stwr, pcincr);
4
        parameter addrsize = 5;
5
        parameter regsnum = 32;
 6
        input [addrsize -1:0] ra0, ra1;
8
        input [addrsize -1:0] wa0, wa1;
9
10
        input [31:0] wd0, wd1;
11
12
        input [1:0] read, write;
13
14
        input clk , rst;
15
16
        output wire [31:0] rd0, rd1;
17
18
        reg [31:0] regs [regsnum - 1:0];
19
20
        output wire [31:0] lrout, spout, stout, pcout;
21
        input [31:0] stin;
22
        input stwr, pcincr;
23
24
        assign pcout = regs[31];
2.5
        assign lrout = regs[29];
26
        assign spout = regs[30];
27
        assign stout = regs[28];
28
29
        assign rd0 = regs[ra0];
30
        assign rd1 = regs[ra1];
31
32
        always @(posedge clk or posedge rst) begin
33
            #1;
34
            if (rst) begin
```

```
35
                  /*rd0 <= 0;
                  rd1 <= 0; */
36
                  regs[0] \le 32'b0;
37
                  regs[28] <= 32'b0;
38
39
                  regs[29] <= 32'b0;
40
                  regs[30] \le 32'b0;
41
                  regs[31] \le 32'b0;
42
             end
43
             else begin
             //if(read[0]) rd0 \le regs[ra0];
44
45
             //if(read[1]) rd1 \le regs[ra1];
46
                  if(write[0]) regs[wa0] \le wd0;
47
48
                  if ( write [1]) regs[wa1] <= wd1;</pre>
49
50
                  if(stwr) regs[28] <= stin;</pre>
                  if(pcincr) regs[31] \leftarrow regs[31] + 1;
51
52
             end
53
54
         end
55
   endmodule
```

11.1.12 shift.v

```
'timescale 1 ns / 100 ps
1
2
3
    /*module fr(a, q);
4
        input [2:0] a;
5
        output [2:0] q;
 6
7
        assign \ q[0] = a[0];
8
        assign \ q[2] = ((\sim a[0])&a[2]) \land (a[0]&a[1]);
9
        assign \ q[1] = ((\sim a[0])&a[1]) \land (a[0]&a[2]);
10
   endmodule
11
    module\ fe(a, q);
12
13
        input [1:0] a;
14
        output [1:0] q;
15
        assign \ q[0] = a[0];
16
17
        assign \ q[1] = a[0]^a[1];
18
    endmodule
19
20
    module\ rev\_shift\_4(I,\ O,\ S);
         input [3:0] I;
21
         input [1:0] S;
22
23
        output [3:0] O;
24
25
        wire wfe[7:0];
26
        fe fe0({I[0], 1'b0}, wfe[1:0]);
27
28
        fe fe1({I[1], 1'b0}, wfe[3:2]);
        fe fe2({I[2], 1'b0}, wfe[5:4]);
29
        fe fel({[[3], 1'b0}, wfe[7:6]);
30
```

```
31
32
        wire grb0[3:0];
33
        wire sgrb[3:0];
34
        wire wfr[3:0];
35
36
        fr\ fr0(\{S[0], wfe[1:0]\},\ \{sgrb[0],\ grb0[0],\ wfr[0]\});
37
        fr\ fr1\ (\{S[0], wfe\ [2:3]\}\ ,\ \{sgrb\ [1]\ ,\ grb0\ [1]\ ,\ wfr\ [1]\})\ ;
38
        fr fr2({S[0], wfe[5:4]}, {sgrb[2], grb0[2], wfr[2]});
39
        fr fr3({S[0], wfe[7:6]}, {sgrb[3], grb0[3], wfr[3]});
40
41
        wire ssgrb[1:0];
42
        fr\ fr4\ (\{S[1], wfr[1:0]\}, \{ssgrb[0],\ O[1:0]\});
43
44
        fr fr5({S[1], wfr[3:2]}, {ssgrb[1], O[3:2]});
45
    endmodule */
46
47
    module right_shift_rot_32(y, a, b, rotate, sra, sla);
48
        input [31:0] a;
49
        input [4:0] b;
50
51
        output[31:0] y;
52
53
        input rotate, sra, sla;
54
55
        wire sgnr = sra ? a[31] : 1'b0;
56
57
    //stage\ 1,\ b[4]-16-bit\ shift/rot
58
        wire [31:0] st1;
59
        wire [15:0] r1;
60
        //rot section
        assign r1 = rotate ? a[15:0] : (sgnr ? 16'hffff : 16'h0);
61
62
        //shift section
63
        assign st1[31:16] = b[4] ? r1 : a[31:16];
64
        assign st1 [15:0] = b[4] ? a[31:16] : a[15:0];
65
66
   //stage 2, b[3] - 8-bit shift/rot
67
        wire [31:0] st2;
68
        wire [7:0] r2;
69
        //rot section
70
        assign r2 = rotate ? st1[7:0] : (sgnr ? 8'hff : 8'h0);
71
        //shift section
72
        assign st2[31:24] = b[3] ? r2 : st1[31:24];
73
        assign st2[23:0] = b[3] ? st1[31:8] : st1[23:0];
74
    //stage 3, b[2] - 4-bit shift/rot
75
        wire [31:0] st3;
76
        wire [3:0] r3;
77
        //rot section
78
        assign r3 = rotate ? st2[3:0] : (sgnr ? 4'hf : 4'h0);
79
        //shift section
        assign st3 [31:28] = b[2] ? r3 : st2 [31:28];
80
        assign st3 [27:0] = b[2] ? st2 [31:4] : st2 [27:0];
82
    //stage 4, b[1] - 2-bit shift/rot
83
        wire [31:0] st4;
84
        wire [1:0] r4;
```

```
85
         //rot section
 86
         assign r4 = rotate ? st3[1:0] : (sgnr ? 2'b11 : 2'b00);
 87
         //shift section
         assign st4[31:30] = b[1] ? r4 : st3[31:30];
 88
 89
         assign st4[29:0] = b[1] ? st3[31:2] : st3[29:0];
90
    //stage 5, b[0] - 1-bit shift/rot
91
         wire r5;
92
         wire sgnl;
93
         //rot section
 94
         assign r5 = rotate ? st4[0] : sgnr;
 95
         //shift section
         assign y[31] = b[0] ? r5 : st4[31];
 96
 97
         assign \ \{y[30:1], \ sgnl\} = b[0] \ ? \ st4[31:1] \ : \ st4[30:0];
 98
         assign y[0] = sla ? a[0] : sgnl;
99
100
    endmodule
101
102
    module right_rot_32(y, a, b);
         input [31:0] a;
103
104
         input [4:0] b;
105
106
         output [31:0] y;
107
108
    //stage\ 1,\ b[4]\ -\ 16-bit\ rot
109
         wire [31:0] st1;
110
111
         assign st1[31:16] = b[4] ? a[15:0] : a[31:16];
112
         assign st1 [15:0] = b[4]? a[31:16] : a[15:0];
    //stage 2, b[3] - 8-bit rot
113
         wire [31:0] st2;
114
115
         assign st2[31:24] = b[3]? st1[7:0] : st1[31:24];
116
117
         assign st2[23:0] = b[3] ? st1[31:8] : st1[23:0];
118
    //stage 3, b[2] - 4-bit rot
119
         wire [31:0] st3;
120
121
         assign st3 [31:28] = b[2]? st2 [3:0]: st2 [31:28];
         assign st3[27:0] = b[2] ? st2[31:4] : st2[27:0];
122
123
    //stage 4, b[1] - 2-bit rot
         wire [31:0] st4;
124
125
126
         assign st4[31:30] = b[1] ? st3[1:0] : st3[31:30];
         assign st4[29:0] = b[1] ? st3[31:2] : st3[29:0];
127
    //stage 5, b[0] - 1-bit rot
128
129
130
         assign y[31] = b[0] ? st4[0] : st4[31];
131
         assign y[30:0] = b[0] ? st4[31:1] : st4[30:0];
132
    endmodule
133
134
    module drev_32(q, a, e);
135
         input [31:0] a;
136
137
         output [31:0] q;
138
         input e;
```

```
139
140
   genvar i;
141
   generate for (i = 0; i < 32; i = i + 1) begin : drev_mixer
142
    assign q[i] = e ? a[31-i] : a[i];
143
144
   endgenerate
145
 endmodule
146
147
 module fmask_32(q, a);
148
   input [4:0] a;
149
   output [31:0] q;
   reg [31:0] q;
150
151
152
   always @* begin
153
    case(a)
      154
      155
156
      157
158
      159
      160
161
      162
      163
164
      165
      166
167
      168
      169
170
      171
      172
      173
      174
175
      176
      177
      178
179
      5'h19: q = 32'b00000000000000000000000011111111;
      5'h1A: q = 32'b0000000000000000000000000111111;
180
181
      5'h1B: q = 32'b0000000000000000000000000011111;
      5'h1C: q = 32'b0000000000000000000000000001111;
182
183
      5'h1D: q = 32'b0000000000000000000000000000111;
184
      185
186
      187
    endcase
188
   end
189
 endmodule
190
191
 module ovf_32(q, a, f, sla);
   input [31:0] f;
192
```

```
193
           input [31:0] a;
194
           input sla;
195
196
           output q;
197
198
           wire [30:0] aexp = a[31] ? 31'h7FFFFFFF : 31'h00000000;
199
200
           wire w1 = |((aexp^a[30:0])&(\sim(f[31:1])));
201
202
           assign q = s1a\&w1;
203
     endmodule
204
205
     \boldsymbol{module} \hspace{0.1cm} zmask\_32 \hspace{0.1cm} (\hspace{0.1cm} q\hspace{0.1cm},\hspace{0.1cm} a\hspace{0.1cm},\hspace{0.1cm} s\hspace{0.1cm} l\hspace{0.1cm} a\hspace{0.1cm})\hspace{0.1cm};
206
           input [31:0] a;
207
           input sla;
208
209
           output [31:0] q;
210
211
           assign q[0] = sla | a[31];
212
213
           genvar i;
214
           generate for (i = 1; i < 32; i = i + 1) begin : zmask_mixer
215
                assign q[i] = s1a ? a[32-i] : a[31-i];
216
217
           endgenerate
218
     end module\\
219
220
     module tblock_32(q, a, sgn, p, sla, sra);
221
          input [31:0] a;
          input \ [31:0] \ p;
222
223
          input sgn, sla, sra;
224
225
          output [31:0] q;
226
           wire [30:0] s = (sra&sgn) ? 31'h7FFFFFFF : 31'h00000000;
227
228
229
           assign q[0] = a[0]&(\sim sla) \mid sla&sgn;
230
           assign q[31:1] = a[31:1]&p[31:1] | s&(\sim p[31:1]);
231
     endmodule
232
233
     module bshift_32(q, ov, z, a, b, rotate, left, arith);
234
           input [31:0] a;
235
           input[4:0] b;
236
          input rotate , left , arith;
237
238
           output [31:0] q;
239
           output ov, z;
240
241
           wire [31:0] am;
242
           drev_32 dr0(am, a, left);
243
244
           wire [31:0] ym;
245
           right_rot_32 rr0(ym, am, b);
246
```

```
247
          wire sra = (~rotate)&(~left)&arith;
248
          wire sla = (~rotate)&(left)&arith;
249
250
          wire[31:0] f;
251
          fmask 32 f0(f, b);
252
253
          wire [31:0] p;
254
          assign p = rotate ? 32'hFFFFFFFF : f;
255
256
          wire [31:0] t;
257
         tblock_32 \ t0(t, ym, a[31], p, sla, sra);
258
         drev\_32 \ dr1(q\,,\ t\,,\ left)\,;
259
260
261
         wire [31:0] zm;
262
         zmask_32 z0(zm, p, sla);
263
264
          assign z = \sim |(zm\&am);
265
266
         ovf_32 ov0(ov, a, f, sla);
    endmodule
267
```

11.1.13 test periph assembly.v

```
'timescale 1 ns / 100 ps
1
2
    "include "gpio_mux.v"
3
    'include "gpio.v"
4
5
    \textbf{module} \ \ test\_periph\_assembly (pins \ , \ sys\_w\_addr \ , \ sys\_r\_addr \ , \ sys\_w\_line \ , \ sys\_r\_line \ , \ sys\_w \ ,
6
        sys_r , rst , clk);
7
        inout [127:0] pins; //our system will have 128 pins
8
9
        //peripheral bus
10
        input [31:0] sys_w_addr;
11
        input [31:0] sys_r_addr;
12
        input [31:0] sys_w_line;
13
        output wire [31:0] sys_r_line;
14
        input sys_w;
15
        input sys_r;
16
17
        //generic
18
        input clk;
19
        input rst;
20
21
        /* devices registry
22
          * 1. address
         * 00000 - 00001 - not assigned (guard band) (0x00 - 0x01)
23
24
         * 00010 - 00011 - gpio_mux pins 31:0 (0x02 - 0x03)
2.5
         * 00100 - 00101 - gpio_mux pins 63:32 (0x04 - 0x05)
         * 00110 - 00111 - gpio_mux pins 95:64 (0x06 - 0x07)
26
         * 01000 - 01001 - gpio_mux pins 127:96 (0x08 - 0x09)
27
         * 01010 - 01011 - gpio chip 1 (31:0) (0x0A - 0x0B)
28
29
         * 01100 - 01101 - gpio chip 2 (63:32) (0x0C - 0x0D)
```

```
30
                 * 01110 - 01111 - gpio chip 3 (95:64) (0x0E - 0x0F)
31
                 * 10000 - 10001 - gpio chip 4 (127:96) (0x10 - 0x11)
32
                 * 2. pins
33
34
                 * all pins have gpio chip as function 0
35
36
37
38
               wire [31:0] g0_out, g1_out, g2_out, g3_out;
39
               wire [31:0] g0_in, g1_in, g2_in, g3_in;
40
               wire [31:0] g0_dir, g1_dir, g2_dir, g3_dir;
               gpio\ chip0(g0\_out\ ,\ g0\_in\ ,\ g0\_dir\ ,\ 32\ 'hA\ ,\ sys\_w\_addr\ ,\ sys\_r\_addr\ ,\ sys\_w\_line\ ,\ sys\_r\_line
41
                       , sys_w, sys_r, rst, clk);
42
               gpio chip1(gl_out, gl_in, gl_dir, 32'hC, sys_w_addr, sys_r_addr, sys_w_line, sys_r_line
                       , sys_w , sys_r , rst , clk);
               gpio\ chip2(g2\_out,\ g2\_in,\ g2\_dir,\ 32'hE,\ sys\_w\_addr,\ sys\_r\_addr,\ sys\_w\_line,\ sys\_r\_line)
43
                       , sys_w, sys_r, rst, clk);
44
               gpio chip3(g3_out, g3_in, g3_dir, 32'h10, sys_w_addr, sys_r_addr, sys_w_line,
                       sys r line, sys w, sys r, rst, clk);
45
46
               //here comes all other peripherals
47
48
               wire [31:0] mx0_f0_out, mx0_f1_out, mx0_f2_out, mx0_f3_out;
49
               wire [31:0] mx1_f0_out, mx1_f1_out, mx1_f2_out, mx1_f3_out;
50
               51
               wire [31:0] mx3_f0_out, mx3_f1_out, mx3_f2_out, mx3_f3_out;
52
53
               wire [31:0] mx0 f0 in, mx0 f1 in, mx0 f2 in, mx0 f3 in;
54
               wire [31:0] mx1_f0_in, mx1_f1_in, mx1_f2_in, mx1_f3_in;
               wire [31:0] mx2_f0_in, mx2_f1_in, mx2_f2_in, mx2_f3_in;
55
               wire [31:0] mx3_f0_in, mx3_f1_in, mx3_f2_in, mx3_f3_in;
56
57
58
               wire [31:0] mx0_f0_dir, mx0_f1_dir, mx0_f2_dir, mx0_f3_dir;
59
               wire [31:0] mx1_f0_dir, mx1_f1_dir, mx1_f2_dir, mx1_f3_dir;
60
               wire [31:0] mx2_f0_dir, mx2_f1_dir, mx2_f2_dir, mx2_f3_dir;
61
               wire [31:0] mx3_f0_dir, mx3_f1_dir, mx3_f2_dir, mx3_f3_dir;
62
               gpio_mux mx0(pins[31:0], mx0_f0_in, mx0_f1_in, mx0_f2_in, mx0_f3_in, mx0_f0_out,
                       mx0_f1_out, mx0_f2_out, mx0_f3_out, mx0_f0_dir, mx0_f1_dir, mx0_f2_dir, mx0_f3_dir,
                         32'h2, sys_w_addr, sys_r_addr, sys_w_line, sys_r_line, sys_w, sys_r, rst, clk);
               gpio_mux mx1(pins[63:32], mx1_f0_in, mx1_f1_in, mx1_f2_in, mx1_f3_in, mx1_f0_out,
64
                       mx1_f1_out, mx1_f2_out, mx1_f3_out, mx1_f0_dir, mx1_f1_dir, mx1_f2_dir, mx1_f3_dir,
                         32'h4, sys_w_addr, sys_r_addr, sys_w_line, sys_r_line, sys_w, sys_r, rst, clk);
               gpio_mux mx2(pins[95:64], mx2_f0_in, mx2_f1_in, mx2_f2_in, mx2_f3_in, mx2_f0_out,
65
                       mx2_f1_out, mx2_f2_out, mx2_f3_out, mx2_f0_dir, mx2_f1_dir, mx2_f2_dir, mx2_f3_dir,
                         32'h6, sys_w_addr, sys_r_addr, sys_w_line, sys_r_line, sys_w, sys_r, rst, clk);
66
               gpio_mux mx3(pins[127:96], mx3_f0_in, mx3_f1_in, mx3_f2_in, mx3_f3_in, mx3_f0_out,
                       mx3\_f1\_out \;,\; mx3\_f2\_out \;,\; mx3\_f3\_out \;,\; mx3\_f0\_dir \;,\; mx3\_f1\_dir \;,\; mx3\_f2\_dir \;,\; mx3\_f3\_dir \;,\; mx3\_
                         32'h8, sys_w_addr, sys_r_addr, sys_w_line, sys_r_line, sys_w, sys_r, rst, clk);
67
               //here comes function assignments
68
               assign g0_in = mx0_f0_in, mx0_f0_out = g0_out, mx0_f0_dir = g0_dir;
69
70
               assign g1_in = mx1_f0_in, mx1_f0_out = g1_out, mx1_f0_dir = g1_dir;
               assign g2_in = mx2_f0_in, mx2_f0_out = g2_out, mx2_f0_dir = g2_dir;
71
```

```
assign g3_{in} = mx3_{f0_{in}}, mx3_{f0_{out}} = g3_{out}, mx3_{f0_{dir}} = g3_{dir}; and mx3_{f0_{out}} = g3_{out}.
```

11.1.14 test pipeline assembly.v

```
'timescale 1 ns / 100 ps
1
2
   'include "execute.v"
3
   'include "memory_op.v"
4
   "include "register_wb.v"
   "include "pipeline_interface.v"
   'include "insn_decoder.v"
8
   'include "regs.v"
9
   /*module test_pipeline_assembly(e_a, e_b, e_alu_op, e_is_cond, e_cond, e_write_flags, e_swp
        , m_a1, m_a2, m_r1_op, m_r2_op, r_a1, r_a2, r_op, pass, pcincr, clk, rst);
11
        input [31:0] e_a, e_b;
12
        input [4:0] e_ral, e_ra2;
13
        input [3:0] e_rop;
14
        input [7:0] e_alu_op;
15
        input [3:0] e\_cond;
16
        input [3:0] e_write_flags;
17
        input e swp;
18
        input e is cond;
19
        input [31:0] m_a1, m_a2;
20
        input [3:0] m_r1_op, m_r2_op;
        input [4:0] r a1, r a2;
21
22
        input [3:0] r_op;
23
        input pass;
24
        input pcincr; */
2.5
26 // BEWARE:
27 // general rule for continuous assignment statements
  // you can use continuous assignment in instantiation (e.g. wire a = b;) only if a - input
        and b - output
29
  // if we got reverse situation, we must provide good continuous assignment below ( assign b
   // "continuous assignment is not bidirectional; it have dataflow directed from rvalue to
        lvalue"
31
32
   module test_pipeline_assembly(ram_w_addr, ram_r_addr, ram_w_line, ram_read, ram_write,
        sys_w_addr, sys_r_addr, sys_w_line, sys_read, sys_write, lr, sp, pc, st, word,
        ram_r_line , sys_r_line , clk , rst);
33
        input [31:0] word;
34
35
        input clk , rst;
36
37
        output wire [31:0] ram w addr, ram r addr;
38
        output wire [31:0] ram_w_line;
39
        input [31:0] ram_r_line;
40
        output wire ram_read, ram_write;
41
42
        output wire [31:0] sys_w_addr, sys_r_addr;
43
        output wire [31:0] sys_w_line;
```

```
44
                   input [31:0] sys_r_line;
45
                   output wire sys_read, sys_write;
46
                   output wire [31:0] lr, sp, pc, st;
47
48
49
                   /*wire [31:0] ram w addr, ram r addr;
50
                   wire [31:0] ram_w_line, ram_r_line;
51
                   wire ram_read, ram_write, ram_exception;
52
                   emb\_ram\ ram0\ (.r\_addr = ram\_r\_addr, .w\_addr = ram\_w\_addr, .r\_line = ram\_r\_line, .w\_line
                             = ram_w_line, .read = ram_read, .write = ram_write, .exc = ram_exception, .clk =
                             clk); */
53
                   wire [31:0] reg_a, reg_b, reg_c, reg_d; //input
54
55
                   wire [4:0] reg_a_a, reg_a_b, reg_a_c, reg_a_d; //input
56
                   wire [1:0] reg_read , reg_write; //input
57
58
                   wire [31:0] reg_lr, reg_sp, reg_pc; //output
59
                   wire [31:0] reg_stin, reg_stout; //input, output
60
                   wire reg stwr; //input
61
                   wire reg_pcincr; //input
62
                   \verb|reg32_2x2_pc|| \verb|rf0| (\verb|reg_a||, \verb|reg_b||, \verb|reg_a_a||, \verb|reg_a_b||, \verb|reg_a_c||, \verb|reg_a_d||, \verb|reg_a||, \verb|reg_d||, \verb|reg_a||, \|reg_a||, \|reg_a||
                             reg\_read\;,\;\; reg\_write\;,\;\; clk\;,\;\; rst\;,\;\;\; reg\_lr\;,\;\;\; reg\_sp\;,\;\; reg\_stout\;,\;\; reg\_pc\;,\;\; reg\_stin\;,
                             reg_stwr , reg_pcincr);
63
64
65
                   wire [31:0] e_a, e_b; //output
66
                   wire [7:0] e_alu_op; //output
67
                   wire [3:0] e cond; //output
68
                   wire [3:0] e_write_flags; //output
69
                   wire e_swp; //output
70
                   wire e_is_cond; //output
71
72
                   wire [31:0] m_a1, m_a2; //output
73
                   wire [3:0] m_r1_op, m_r2_op; //output
74
75
                   wire [4:0] r_a1, r_a2; //output
76
                   wire [3:0] r_op; //output
77
78
                   wire d_pass; //output
79
                   wire d_pcincr; //output
80
                   wire [4:0] r_r1_a, r_r2_a; //output
81
82
                   assign reg_a_a = r_r1_a, reg_a_b = r_r2_a;
83
                   wire [1:0] r_read; //output
84
                   assign reg_read = r_read;
85
                   wire [31:0] d_word = word; //input
86
87
                   wire [31:0] d_r1 = reg_a, d_r2 = reg_b; //input
88
                   wire d_hazard; //input
89
                   insn_decoder dec0(e_a, e_b, e_alu_op, e_is_cond, e_cond, e_write_flags, e_swp, m_al,
                             m a2, m rl op, m r2 op, r al, r a2, r op, d pass, d pcincr, r rl a, r r2 a, r read,
                               d_word, d_r1, d_r2, d_hazard, rst, clk);
90
```

91

```
92
         wire [31:0] pi_e_a, pi_e_b; //output
93
         wire [7:0] pi_e_alu_op; //output
         wire [3:0] pi_e_cond; //output
94
95
         wire [3:0] pi_e_write_flags; //output
96
         wire pi e swp; //output
97
         wire pi_e_is_cond; //output
98
99
         wire [31:0] pi_m_a1, pi_m_a2; //output
100
         wire [3:0] pi_m_r1_op, pi_m_r2_op; //output
101
102
         wire [4:0] pi_r_a1, pi_r_a2; //output
103
         wire [3:0] pi_r_op; //output
104
105
         wire pi_d_pcincr; //output
106
         assign reg_pcincr = pi_d_pcincr;
107
108
         pipeline_interface pi0(
109
         pi_e_a, pi_e_b, pi_e_alu_op, pi_e_is_cond, pi_e_cond, pi_e_write_flags, pi_e_swp,
             pi_m_a1, pi_m_a2, pi_m_r1_op, pi_m_r2_op, pi_r_a1, pi_r_a2, pi_r_op, pi_d_pcincr,
110
         e_a, e_b, e_alu_op, e_is_cond, e_cond, e_write_flags, e_swp, m_al, m_a2, m_rl_op,
             m_r2_op, r_a1, r_a2, r_op, d_pass, d_pcincr, clk, rst);
111
112
113
         wire [31:0] ex_a = pi_e_a, ex_b = pi_e_b; //operands //input
114
         wire [31:0] ex_st = reg_stout; //status register //input
115
         wire [7:0] ex_alu_op = pi_e_alu_op; // alu operation //input
116
         wire ex_is_cond = pi_e_is_cond; //is a conditional command signal //input
117
         wire [3:0] ex cond = pi e cond; //cc //input
118
         wire [3:0] ex_write_flags = pi_e_write_flags; //write n/z/c/v //input
119
         wire ex_swp = pi_e_swp; //swap ops? //input
120
121
         wire [31:0] ex_r1, ex_r2; //results, sync //output
122
         wire ex_n, ex_z, ex_c, ex_v; //flags, async //output
123
         wire ex_cc; //write flags, async //output
124
         wire ex_cres; //conditional results, sync //output
125
         execute \ ex0(ex_r1\ , \ ex_r2\ , \ ex_cres\ , \ ex_n\ , \ ex_z\ , \ ex_c\ , \ ex_cc\ , \ ex_a\ , \ ex_b\ , \ ex_alu_op
             , ex_is_cond, ex_cond, ex_write_flags, ex_st, ex_swp, clk, rst);
126
127
128
         wire sr_n = ex_n, sr_z = ex_z, sr_c = ex_c, sr_v = ex_v; //input
129
         wire sr_cc = ex_cc; //input
130
131
         wire [31:0] sr_st; //output
132
         assign reg_stin = sr_st;
133
         wire sr_stwr; //output
134
         assign reg_stwr = sr_stwr;
135
         status_register_adaptor sr0(sr_st, sr_stwr, sr_n, sr_z, sr_c, sr_v, sr_cc);
136
137
         wire [31:0] ex_m_a1, ex_m_a2; //(mem_op) //output
138
139
         wire [3:0] ex m r1 op, ex m r2 op; //(mem op) //output
140
141
         wire [4:0] ex_r_a1, ex_r_a2; //(reg_wb) //output
142
         wire [3:0] ex_r_op; //(reg_wb) //output
```

```
143
         execute_stage_passthrough exh0(ex_m_a1, ex_m_a2, ex_m_r1_op, ex_m_r2_op, ex_r_a1,
             ex_r_a2, ex_r_op, pi_m_a1, pi_m_a2, pi_m_r1_op, pi_m_r2_op, pi_r_a1, pi_r_a2,
             pi_r_op, clk, rst);
144
145
146
         wire [31:0] mop_r1 = ex_r1, mop_r2 = ex_r2; //inputs //input
147
         wire [31:0] mop_a1 = ex_m_a1, mop_a2 = ex_m_a2; //memory addresses //input
148
149
         wire [3:0] mop_rl_op = ex_m_rl_op, mop_r2_op = ex_m_r2_op; //operation codes //input
150
151
         wire [31:0] mop_ram_r_line = ram_r_line, mop_sys_r_line = sys_r_line; // read lanes //
             input
152
153
         wire mop_proceed = ex_cres; //conditional code test result //input
154
155
         wire [31:0] mop_m1, mop_m2; //outputs //output
156
157
         wire [31:0] mop_ram_w_addr, mop_sys_w_addr; //write addresses //output
158
         assign ram w addr = mop ram w addr, sys w addr = mop sys w addr;
159
         wire [31:0] mop_ram_r_addr, mop_sys_r_addr; //read addresses //output
160
         assign \quad ram\_r\_addr = mop\_ram\_r\_addr \,, \quad sys\_r\_addr = mop\_sys\_r\_addr \,;
161
162
         wire [31:0] mop_ram_w_line, mop_sys_w_line; //write lanes //output
163
         assign ram_w_line = mop_ram_w_line, sys_w_line = mop_sys_w_line;
164
165
         wire mop_ram_w, mop_sys_w, mop_ram_r, mop_sys_r; //read/write signals //output
166
         assign ram_write = mop_ram_w, sys_write = mop_sys_w, ram_read = mop_ram_r, sys_read =
             mop sys r;
167
         memory_op_mop0( mop_m1, mop_m2, mop_ram_w_addr, mop_ram_r_addr, mop_ram_w, mop_ram_r,
             mop\_ram\_w\_line \;,\;\; mop\_sys\_w\_addr \;,\;\; mop\_sys\_r\_addr \;,\;\; mop\_sys\_w \;,\;\; mop\_sys\_r \;,
             mop_sys_w_line, mop_r1, mop_r2, mop_a1, mop_a2, mop_r1_op, mop_r2_op,
             mop_ram_r_line , mop_sys_r_line , mop_proceed , clk , rst);
168
169
         wire [4:0] mop_r_a1, mop_r_a2; //(reg_wb)
                                                      //output
170
         wire [3:0] mop_r_op; //(reg_wb) //output
171
         wire mop_proceed2; //output
172
         memory_op_stage_passthrough moph0(mop_r_a1, mop_r_a2, mop_r_op, mop_proceed2, ex_r_a1,
             ex_r_a2, ex_r_op, ex_cres, clk, rst);
173
174
         wire [31:0] rwb_r1 = mop_m1, rwb_r2 = mop_m2; //input
175
176
         wire [4:0] rwb_a1 = mop_r_a1, rwb_a2 = mop_r_a2; //input
177
178
         wire [3:0] rwb_op = mop_r_op; //input
179
180
         wire rwb_proceed = mop_proceed2; //input
181
182
         wire [31:0] rwb_wr1, rwb_wr2; //output
         assign reg_c = rwb_wr1, reg_d = rwb_wr2;
183
         wire [4:0] rwb_wa1, rwb_wa2; //output
184
         assign reg_a_c = rwb_wa1, reg_a_d = rwb_wa2;
185
186
         wire [1:0] rwb_write; //output
187
         assign reg_write = rwb_write;
188
         register_wb rwb0( rwb_write, rwb_wrl, rwb_wr2, rwb_wal, rwb_wa2, rwb_rl, rwb_r2, rwb_al
```

```
, rwb_a2, rwb_op, rwb_proceed, clk, rst);
189
190
         wire ex_hazard;
         wire reg_hazard;
191
192
         wire mem hazard;
         reg_hazard_checker hz0(ex_hazard, mem_hazard, reg_hazard, ex_r_al, ex_r_a2, ex_r_op,
193
              ex\_cres\ ,\ mop\_r\_a1\ ,\ mop\_r\_a2\ ,\ mop\_r\_op\ ,\ mop\_proceed2\ ,\ rwb\_wa1\ ,\ rwb\_wa2\ ,\ rwb\_write\ ,
              r_r1_a , r_r2_a , r_read);
194
     'ifdef RWB_STAGE_HAZARD
195
         assign d_hazard = ex_hazard || reg_hazard || mem_hazard;
196
     'else
197
         assign d_hazard = ex_hazard || mem_hazard;
198
     'endif
199
         assign lr = reg_lr;
200
201
         assign pc = reg_pc;
202
         assign st = reg_stout;
203
         assign sp = reg_sp;
204
    endmodule
205
```

11.1.15 test processor assembly.v

```
'timescale 1 ns / 100 ps
2
   'define INTERFACE STAGE NO DELAY
3
   'define RWB_STAGE_HAZARD
4
5
6
7
   'include "test_pipeline_assembly.v"
8
   'include "test_periph_assembly.v"
9
   'include "ram.v"
10
11 // BEWARE:
12 // general rule for continuous assignment statements
   // you can use continuous assignment in instantiation (e.g. wire a = b;) only if a - input
        and b - output
   // if we got reverse situation, we must provide good continuous assignment below (assign b
         = a
   // "continuous assignment is not bidirectional; it have dataflow directed from rvalue to
15
        lvalue"
16
   module test_processor_assembly(lr, sp, st, pc, pins, insn, clk, rst);
17
18
        input [31:0] insn;
19
        input clk , rst;
20
21
        output wire [31:0] lr, sp, st, pc; //special registers
22
        inout [127:0] pins; //device pins
23
24
        wire [31:0] ram_w_addr, ram_r_addr; //input
25
        wire [31:0] ram_w_line, ram_r_line; //input, output
        wire ram read, ram write, ram exception; //output
26
27
        emb\_ram\ ram0 (ram\_r\_addr\ ,\ ram\_w\_addr\ ,\ ram\_r\_line\ ,\ ram\_w\_line\ ,\ ram\_read\ ,\ ram\_write\ ,
            ram_exception , clk);
```

```
28
29
         wire [31:0] core_word = insn; //input
30
         wire [31:0] core_ram_w_addr, core_ram_r_addr; //output
31
         assign ram_w_addr = core_ram_w_addr, ram_r_addr = core_ram_r_addr;
32
         wire [31:0] core_ram_w_line; //output
33
         assign ram_w_line = core_ram_w_line;
34
         wire [31:0] core_ram_r_line = ram_r_line; //input
35
         wire core_ram_read, core_ram_write; //output
36
         assign ram_read = core_ram_read , ram_write = core_ram_write;
37
38
         wire [31:0] core_sys_w_addr, core_sys_r_addr; //output
39
         wire [31:0] core_sys_w_line; //output
40
         wire [31:0] core_sys_r_line; //input
41
         wire core_sys_read, core_sys_write; //output
42
43
         wire [31:0] core_lr, core_sp, core_pc, core_st; //output
44
         assign lr = core_lr , sp = core_sp , pc = core_pc , st = core_st;
45
         test_pipeline_assembly core0(core_ram_w_addr, core_ram_r_addr, core_ram_w_line,
             core_ram_read, core_ram_write, core_sys_w_addr, core_sys_r_addr, core_sys_w_line,
             core\_sys\_read\;,\;\; core\_sys\_write\;,\;\; core\_lr\;,\;\; core\_sp\;,\;\; core\_pc\;,\;\; core\_st\;,\;\;\; core\_word\;,
             core_ram_r_line , core_sys_r_line , clk , rst);
46
47
         test_periph_assembly periph0(pins, core_sys_w_addr, core_sys_r_addr, core_sys_w_line,
             core\_sys\_r\_line\;,\;\; core\_sys\_write\;,\;\; core\_sys\_read\;,\;\; rst\;,\;\; clk\;)\;;
48
```

11.1.16 main.v

endmodule

49

```
'timescale 1 ns / 100 ps
1
2
3
    'include "test_processor_assembly.v"
4
5
    module test_rom(word, addr);
            input [31:0] addr;
6
7
8
            output wire [31:0] word;
9
            reg [31:0] insn;
10
11
            assign word = insn;
12
13
            always @(addr) begin
14
                     #1;
15
                     case (addr)
                              /*32'h0: begin //(mov)nop reg 29 to reg 30
16
                                  insn[31:25] \le 00; insn[24:21] \le 4'b1110; insn[20:16] \le 29;
17
                                      insn[15:11] \le 0; insn[10:6] \le 30; insn[5:1] \le 0; insn[0]
18
                              end */
19
                              32'h0: begin //movs imm to reg 30 (sp)
20
                                  insn[31:25] \le 33; insn[24:21] \le 4'b1110; insn[20:11] \le 0;
                                      insn[10:6] \le 30; insn[5:1] \le 5'b10000; insn[0] \le 0;
21
                              end
22
                              32'h1: begin
```

```
23
                                   insn <= 32'h14888;
24
                              end
                              32'h3: begin //movs imm to reg 29 (lr)
2.5
                                   insn[31:25] \le 33; insn[24:21] \le 4'b1110; insn[20:11] \le 0;
26
                                       insn[10:6] \le 29; insn[5:1] \le 5'b10000; insn[0] \le 0;
27
                              32'h4: begin
28
29
                                   insn \le 32'h22888;
30
                              32'h5: begin //add 29 and 30 to 30
31
32
                                   insn[31:25] \le 14; insn[24:21] \le 4'b1110; insn[20:16] \le 29;
                                       insn[15:11] \le 30; insn[10:6] \le 30; insn[5:1] \le 5'b00000;
                                        insn[0] \leftarrow 0;
33
                              end
34
                              32'h6: begin //add imm1 and imm2 to 29
                                   insn[31:25] \le 14; insn[24:21] \le 4'b1110; insn[20:16] \le 0;
35
                                       insn[15:11] \le 0; insn[10:6] \le 29; insn[5:1] \le 5'b11000;
                                       insn[0] \leftarrow 0;
36
                              end
37
                              32'h7: begin
                                   insn \le 32'h35942;
38
39
                              end
40
                              32'h8: begin
                                   insn <= 32'hDEADBEAF;</pre>
41
42
                              end
                              32'h9: begin //mul 29 and 30 to 29 and 30
43
44
                                   insn[31:25] \le 18; insn[24:21] \le 4'b1110; insn[20:16] \le 29;
                                       insn[15:11] \le 30; insn[10:6] \le 29; insn[5:1] \le 30; insn
                                       [0] <= 0;
45
                              end
                              32'hA: begin //xor 29 and 30 to 30
46
                                   insn[31:25] \le 6; insn[24:21] \le 4'b1110; insn[20:16] \le 29;
47
                                       insn[15:11] \le 30; insn[10:6] \le 30; insn[5:1] \le 00; insn
                                       [0] \le 0;
48
                              end
                              32'hB: begin //csr 30 by imm to 29
49
50
                                   insn[31:25] \le 12; insn[24:21] \le 4'b1110; insn[20:16] \le 30;
                                       insn[15:11] \le 0; insn[10:6] \le 29; insn[5:1] \le 5'b01000;
                                       insn[0] \ll 0;
51
                              end
                              32'hC: begin
52
                                   insn \ll 11;
53
54
55
                              32'hD: begin //branch to imm
                                   insn[31:25] \le 25; insn[24:21] \le 4'b1110; insn[20:16] \le 0;
56
                                       insn[15:11] \le 0; insn[10:6] \le 0; insn[5:1] \le 5'b10000;
                                       insn[0] \ll 0;
57
                              end
                              32'hE: begin
58
                                   insn \le 32'h132;
59
60
                              end
61
                              32'h132: begin //out 29 to 30
62
                                   insn[31:25] \le 32; insn[24:21] \le 4'b1110; insn[20:16] \le 30;
                                       insn[15:11] \le 29; insn[10:6] \le 0; insn[5:1] \le 0; insn[0]
```

```
<= 0;
63
                              end
                              32'h133: begin //out 30 to 29
64
                                   insn[31:25] \le 32; insn[24:21] \le 4'b1110; insn[20:16] \le 29;
65
                                       insn[15:11] \le 30; insn[10:6] \le 0; insn[5:1] \le 0; insn[0]
66
                              end
                              32'h134: begin //brl to 30
67
68
                                   insn[31:25] \le 27; insn[24:21] \le 4'b1110; insn[20:16] \le 30;
                                       insn[15:11] \le 0; insn[10:6] \le 0; insn[5:1] \le 5'b00000;
                                       insn[0] \leftarrow 0;
69
                              end
70
                              32'h135: begin //str to imm from 30
71
                                   insn[31:25] \le 30; insn[24:21] \le 4'b1110; insn[20:16] \le 0;
                                       insn[15:11] \le 30; insn[10:6] \le 0; insn[5:1] \le 5'b10000;
                                       insn[0] \leftarrow 0;
72
                              end
73
                              32'h136: begin
                                   insn \ll 16;
74
75
                              end
                              32'h137: begin //mov 29, 30 to 30, 29
76
                                   insn[31:25] \le 34; insn[24:21] \le 4'b1110; insn[20:16] \le 29;
77
                                       insn[15:11] \le 30; insn[10:6] \le 30; insn[5:1] \le 29; insn
                                       [0] <= 0;
78
                              end
79
                              32'h138: begin //out 30 to 29
80
                                   insn[31:25] \le 32; insn[24:21] \le 4'b1110; insn[20:16] \le 29;
                                       insn[15:11] \le 30; insn[10:6] \le 0; insn[5:1] \le 0; insn[0]
81
                              end
                              32'h139: begin //ldr from imm to 30
82
83
                                   insn[31:25] \le 29; insn[24:21] \le 4'b1110; insn[20:16] \le 0;
                                       insn[15:11] \le 0; insn[10:6] \le 30; insn[5:1] \le 5'b10000;
                                       insn[0] \ll 0;
84
                              end
85
                              32'h13A: begin
                                   insn \ll 16;
86
87
88
                              32'h13B: begin //movs imm to r1
                                   insn[31:25] \le 33; insn[24:21] \le 4'b1110; insn[20:16] \le 0;
89
                                       insn[15:11] \le 0; insn[10:6] \le 1; insn[5:1] \le 5'b10000;
                                       insn[0] \ll 0;
90
                              32'h13C: begin
91
92
                                  insn <= 32'hFFFFFFF;</pre>
93
94
                              32'h13D: begin //out to imm from r1
                                   insn[31:25] \le 32; insn[24:21] \le 4'b1110; insn[20:16] \le 0;
95
                                       insn[15:11] \le 1; insn[10:6] \le 0; insn[5:1] \le 5'b10000;
                                       insn[0] \leftarrow 0;
96
                              end
                              32'h13E: begin
98
                                  insn \le 32'hD;
99
                              end
```

```
100
                                32'h13F: begin //out to imm from r1
101
                                    insn[31:25] \le 32; insn[24:21] \le 4'b1110; insn[20:16] \le 0;
                                         insn[15:11] \le 1; insn[10:6] \le 0; insn[5:1] \le 5'b10000;
                                         insn[0] \leftarrow 0;
102
103
                                32'h140: begin
104
                                    insn \le 32'hF;
105
                                end
106
                                32'h141: begin //out to imm from r1
                                    insn[31:25] \le 32; insn[24:21] \le 4'b1110; insn[20:16] \le 0;
107
                                         insn[15:11] \le 1; insn[10:6] \le 0; insn[5:1] \le 5'b10000;
                                         insn[0] \leftarrow 0;
108
                                end
109
                                32'h142: begin
110
                                    insn \le 32'h11;
111
                                end
                                32'h143: begin //out to imm from r1
112
                                    insn[31:25] \le 32; insn[24:21] \le 4'b1110; insn[20:16] \le 0;
113
                                         insn[15:11] \le 1; insn[10:6] \le 0; insn[5:1] \le 5'b10000;
                                         insn[0] \leftarrow 0;
114
                                end
                                32'h144: begin
115
116
                                    insn \le 32'hE;
117
118
                                32'h145: begin //in from imm to 30
                                    insn[31:25] \le 31; insn[24:21] \le 4'b1110; insn[20:16] \le 0;
119
                                         insn[15:11] \le 0; insn[10:6] \le 30; insn[5:1] \le 5'b10000;
                                         insn[0] \leftarrow 0;
120
                                end
                                32'h146: begin
121
122
                                    insn \le 32'hA;
123
124
                                32'h5E771E7D: begin //br pos to 0
125
                                    insn[31:25] \le 25; insn[24:21] \le 4'b0101; insn[20:16] \le 0;
                                         insn[15:11] \le 0; insn[10:6] \le 0; insn[5:1] \le 5'b00000;
                                         insn[0] \leftarrow 0;
126
127
                                32'h5E771E7E: begin //ret neg
                                    insn[31:25] \le 28; insn[24:21] \le 4'b0100; insn[20:16] \le 0;
128
                                         insn[15:11] \le 0; insn[10:6] \le 0; insn[5:1] \le 5'b00000;
                                         insn[0] \ll 0;
129
                                end
130
                                default: begin
131
                                    insn \le 32'b0;
132
                                end
133
                       endcase
134
135
     endmodule
136
     module fib32_rom(word, addr);
137
138
              input [31:0] addr;
139
              output reg [31:0] word;
140
141
              always @* begin
```

```
142
                       #1;
143
                       case (addr)
144
                                32'h0: begin //movs \theta x \theta \theta \rightarrow r\theta
                                         word[31:25] = 33; word[24:21] = 4'b1110; word[20:16] = 0;
145
                                              word[15:11] = 0; word[10:6] = 0; word[5:1] = 5'b10000;
                                             word[0] = 0;
146
                                end
147
                                32'h1: begin
148
                                         word = 32'h0;
149
                                end
150
                                32'h2: begin //movs 0xFFFFFFFFF -> r1
                                         word[31:25] = 33; word[24:21] = 4'b1110; word[20:16] = 0;
151
                                             word[15:11] = 0; word[10:6] = 1; word[5:1] = 5'b10000;
                                             word[0] = 0;
152
                                end
                                32'h3: begin
153
                                         word = 32'hFFFFFFF;
154
155
156
                                32'h4: begin //movs r0 \rightarrow r2
                                         word[31:25] = 33; word[24:21] = 4'b1110; word[20:16] = 0;
157
                                             word[15:11] = 0; word[10:6] = 2; word[5:1] = 5'b00000;
                                             word[0] = 0;
158
                                end
159
                                32'h5: begin //movs \ 0x01 \implies r3
                                         word[31:25] = 33; word[24:21] = 4'b1110; word[20:16] = 0;
160
                                             word[15:11] = 0; word[10:6] = 3; word[5:1] = 5'b10000;
                                             word[0] = 0;
161
                                end
162
                                32'h6: begin
                                         word = 32'h1;
163
164
                                end
165
                                32'h7: begin //movs \ \theta x \theta C \rightarrow r5
166
                                         word[31:25] = 33; word[24:21] = 4'b1110; word[20:16] = 0;
                                             word[15:11] = 0; word[10:6] = 5; word[5:1] = 5'b10000;
                                             word[0] = 0;
167
                                end
168
                                32'h8: begin
                                         word = 32'hC;
169
170
                                end
171
                                32'h9: begin //movs 0x100 \rightarrow r6
                                         word[31:25] = 33; word[24:21] = 4'b1110; word[20:16] = 0;
172
                                             word[15:11] = 0; word[10:6] = 6; word[5:1] = 5'b10000;
                                             word[0] = 0;
173
                                end
174
                                32 'hA: begin
175
                                         word = 32'h100;
176
177
                                32'hB: begin //movs -0x03 \rightarrow r7
                                         word[31:25] = 33; word[24:21] = 4'b1110; word[20:16] = 0;
178
                                             word[15:11] = 0; word[10:6] = 7; word[5:1] = 5'b10000;
                                             word[0] = 0;
179
                                end
180
                                32'hC: begin
                                         word = 32'hFFFFFFD;
181
```

```
182
                              end
183
                               32'hD: begin //out r1 \rightarrow 0x0D
                                       word[31:25] = 32; word[24:21] = 4'b1110; word[20:16] = 0;
184
                                            word[15:11] = 1; word[10:6] = 0; word[5:1] = 5'b10000;
                                            word[0] = 0;
185
                               end
                               32'hE: begin
186
                                       word = 32'hD;
187
188
189
                               32'hF: begin //out \ r3 \rightarrow [r5]
190
                                       word[31:25] = 32; word[24:21] = 4'b1110; word[20:16] = 5;
                                            word[15:11] = 3; word[10:6] = 0; word[5:1] = 5'b000000;
                                            word[0] = 0;
191
                               end
192
                               32'h10: begin //brl [r6]
193
                                       word[31:25] = 27; word[24:21] = 4'b1110; word[20:16] = 6;
                                            word[15:11] = 0; word[10:6] = 0; word[5:1] = 5'b000000;
                                            word[0] = 0;
194
                               end
195
                               32'h11: begin //out lo r4 \rightarrow [r5]
                                       word[31:25] = 32; word[24:21] = 4'b0011; word[20:16] = 5;
196
                                            word[15:11] = 4; word[10:6] = 0; word[5:1] = 5'b00000;
                                            word[0] = 0;
197
                               end
198
                               32'h12: begin //rbr\_lo pc+r7
                                       word[31:25] = 26; word[24:21] = 4'b0011; word[20:16] = 7;
199
                                            word[15:11] = 0; word[10:6] = 0; word[5:1] = 5'b00000;
                                            word[0] = 0;
200
                               end
201
                               32'h13: begin //br r0
                                       word[31:25] = 25; word[24:21] = 4'b1110; word[20:16] = 0;
202
                                            word[15:11] = 0; word[10:6] = 0; word[5:1] = 5'b00000;
                                            word[0] = 0;
203
                               end
204
                               //fib()
205
                               32'h100: begin //add r2, r3 \rightarrow r4
206
                                       word[31:25] = 14; word[24:21] = 4'b1110; word[20:16] = 2;
                                            word[15:11] = 3; word[10:6] = 4; word[5:1] = 5'b000000;
                                            word[0] = 0;
207
                               end
                               32'h101: begin //mov r3, r4 \rightarrow r2, r3
208
209
                                       word[31:25] = 34; word[24:21] = 4'b1110; word[20:16] = 3;
                                            word[15:11] = 4; word[10:6] = 2; word[5:1] = 3; word[0]
                                            = 0;
210
                               end
211
                               32'h102: begin // ret
212
                                       word[31:25] = 28; word[24:21] = 4'b1110; word[20:16] = 0;
                                            word[15:11] = 0; word[10:6] = 0; word[5:1] = 5'b000000;
                                            word[0] = 0;
213
                               end
214
                               default: begin //nop
215
                                       word = 32'h0;
216
                               end
                      endcase
217
```

```
218
              end
219
     endmodule
220
221
     //assembly test
222
     module main();
223
          wire [31:0] insn;
224
          wire [31:0] lr, sp, st, pc;
225
          wire [31:0] pins0, pins1, pins2, pins3;
226
227
          reg clk;
228
          reg rst;
229
230
          test\_processor\_assembly \ proc0(lr\ ,\ sp\ ,\ st\ ,\ pc\ ,\ \{pins3\ ,\ pins2\ ,\ pins1\ ,\ pins0\ \}\ ,\ insn\ ,\ clk\ ,
231
232
          fib32_rom rom0(insn, pc);
233
          assign pins0[15:0] = 16'h1488;
234
235
236
          initial begin
237
              //insn = 32'b0; //nop
              c1k = 0;
238
              rst = 0;
239
              $dumpfile("dump.fst");
240
241
              $dumpvars(0);
242
              $dumpon;
243
         end
244
          always begin
245
              integer i;
246
              //reset
              rst = 0;
247
              #20;
248
249
              rst = 1;
250
              #20;
              rst = 0;
251
252
              #20;
253
254
              //clock 128 times
              for (i = 0; i < 1024+128; i++) begin
255
                   #20;
256
257
                   c1k = 1;
258
                   #20;
259
                   c1k = 0;
260
              end
              //finish
261
262
              $dumpflush;
263
              $finish;
264
         end
265
     endmodule
266
267
268
     //shifter test
269
     function [31:0] rotr;
270
         input[31:0] a;
```

```
271
         input[4:0] b;
272
         rotr = (a >> b) | (a << ((-b) & 31));
273
    endfunction
274
275
     function [31:0] rotl;
276
         input[31:0] a;
277
         input[4:0] b;
278
         rotl = (a << b) | (a >> ((-b) & 31));
279
     end function\\
280
    function [31:0] sal;
281
282
         input[31:0] a;
283
         input[4:0] b;
284
         sal[30:0] = (a[30:0] << b);
285
         sal[31] = a[31];
286
     endfunction
287
    function [31:0] sar;
288
289
         input[31:0] a;
         input[4:0] b;
290
291
         integer x;
292
293
         x = a;
294
         // if(a[31]) x = -x;
295
         sar = x >>> b;
296
    endfunction
```

11.2 MultiplierGenerator

11.2.1 Gate.hpp

```
1 #ifndef GATE_HPP_INCLUDED
2 #define GATE_HPP_INCLUDED
4 #include < string >
   #include <iostream>
6 #include <atomic>
   #include <vector>
8 #include <cmath>
9 #include <stdexcept>
10
11
   using namespace std;
12
   class Gate {
13
14
    public:
        virtual void genWire(std::ostream& out) = 0;
15
16
        virtual void genInst(std::ostream& out) = 0;
17
        virtual string name() = 0;
18
        virtual unsigned int count() = 0;
19
20
        virtual ~Gate() {};
21
   };
22
```

```
class InputGate: public Gate {
24
        string vnm;
25
        unsigned int vref;
26
    public:
27
        InputGate(): vnm(), vref(0) {};
28
        InputGate(std::string vname, unsigned int vnumber): vnm(vname), vref(vnumber) {};
29
30
        void genWire(std::ostream& out) override{
31
            return;
32
        }
33
34
        void genInst(std::ostream& out) override{
35
            return;
36
        }
37
38
        string name() override {
39
            return (vnm + "[" + to_string(vref)+"]");
40
41
42
        unsigned int count() override{ return 0;}
43
   };
44
45
    class OutputGate: public Gate {
46
        string vnm;
47
        unsigned int vref;
48
        Gate* in;
49
    public:
50
        OutputGate(): vnm(), vref(0), in(nullptr) {};
        OutputGate(std::string vname, unsigned int vnumber, Gate* in1): vnm(vname), vref(
51
            vnumber), in(in1) {};
52
53
        void genWire(std::ostream& out) override{
            out << "\tassign_\" << vnm << "[" << vref << "]" << "_=\" << in->name() << ";\n";
54
55
        }
56
57
        void genInst(std::ostream& out) override{
58
            return;
59
        }
60
61
        string name() override{
            return (vnm + "[" + to_string(vref)+"]");
62
63
        }
64
        unsigned int count() override{ return 0;}
65
   };
66
67
    class ANDGate: public Gate {
68
        unsigned int nref;
69
        Gate *in1, *in2;
70
71
        static atomic_uint ent;
72
    public:
        ANDGate(): nref(cnt++), in1(nullptr), in2(nullptr) {};
73
74
        ANDGate(Gate* in1, Gate* in2): nref(cnt++), in1(in1), in2(in2) {};
75
```

```
76
                       void genWire(std::ostream& out) override{
                                 out << "\twire_wand_" << nref << ";\n";
  77
  78
  79
  80
                       void genInst(std::ostream& out) override{
                                 out << "\tand_\#1\_and_" << nref << "(\_wand_" << nref << ",\_" << in1->name() << ",\_"
  81
                                           << in2 -> name() << "); \n";
  82
                      }
  83
                       string name() override{
  84
  85
                                 return ("wand_" + to_string(nref));
  86
                       unsigned int count() override{ return 1;}
  87
  88
  89
  90
            class FAProvider: public Gate {
 91
                       unsigned int nref;
                       Gate *in1, *in2, *in3;
  92
  93
  94
                       static atomic_uint cnt;
  95
           public:
                       FAProvider(): nref(cnt++), in1(nullptr), in2(nullptr), in3(nullptr) {};
  96
  97
                       FAProvider(Gate* a, Gate* b, Gate* _cin): nref(cnt++), in1(a), in2(b), in3(_cin) {};
  98
 99
                       void genWire(std::ostream& out) override{
                                 out << "\twire_wfa_s_" << nref << ", wfa_cout_" << nref << "; \n";
100
101
102
103
                      void genInst(std::ostream& out) override{
                                 out << "\tfa_\fa_" << nref << "(\_" << in1->name() << ",\_" << in2->name() << ",\_" <<
104
                                            in 3 -\! >\! name() << ", \_wfa\_s\_" << nref << ", \_wfa\_cout\_" << nref << "); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  ); \\ \  \  |; \\ \  \  ); \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \\ \  \  |; \  \  |; \\ \  \  |; \  \ 
105
106
107
                       string name() override{
108
                                 ///It is only provider, not node
109
                                 return string();
110
111
112
                       unsigned int count() override{ return 5;}
113
                       unsigned int getRef() { return nref; }
114
115
           };
116
117
            class FANode_S: public Gate {
118
                      FAProvider* p;
119
           public:
120
                      FANode_S(): p(nullptr) {};
                      FANode_S(FAProvider* prov): p(prov) {};
121
122
123
                       void genWire(std::ostream& out) override{
124
                                 ///It's only node, not provider
125
                                 return;
126
                      }
127
```

```
128
         void genInst(std::ostream& out) override{
129
             ///It's only node, not provider
130
             return;
131
         }
132
133
         string name() override {
134
             return ("wfa_s_" + to_string(p->getRef()));
135
         }
136
137
         unsigned int count() override{ return 0;}
    };
138
139
140
    class FANode_Cout: public Gate{
141
         FAProvider* p;
142
     public:
143
         FANode_Cout(): p(nullptr) {};
         FANode_Cout(FAProvider* prov): p(prov) {};
144
145
146
         void genWire(std::ostream& out) override{
147
             ///It's only node, not provider
148
             return;
149
150
151
         void genInst(std::ostream& out) override{
152
             ///It's only node, not provider
153
             return;
154
         }
155
156
         string name() override {
157
             return ("wfa_cout_" + to_string(p->getRef()));
158
159
160
         unsigned int count() override{ return 0;}
161
    };
162
     class HAProvider: public Gate {
163
164
         unsigned int nref;
165
         Gate *in1, *in2;
166
167
         static atomic_uint ent;
168
     public:
         HAProvider(): nref(cnt++), in1(nullptr), in2(nullptr) {};
169
         HAProvider(Gate* a, Gate* b): nref(cnt++), in1(a), in2(b) {};
170
171
172
         void genWire(std::ostream& out) override{
173
             out << "\twire_wha_s_" << nref << ", wha_c_" << nref << "; \n";
174
175
176
         void genInst(std::ostream& out) override{
             out << "\tha_ha_" << nref << "(_{\sqcup}" << in1->name() << ",_{\sqcup}" << in2->name() << ",_{\sqcup}"
177
                  wha_s" << nref << ", wha_c" << nref << "); \n";
178
         }
179
         string name() override{
180
```

```
181
             ///It is only provider, not node
182
             return string();
183
         }
184
185
         unsigned int count() override{ return 2;}
186
         unsigned int getRef(){ return nref; }
187
188
    };
189
190
     class HANode_S: public Gate {
191
         HAProvider* p;
     public:
192
193
         HANode_S(): p(nullptr) {};
194
         HANode_S(HAProvider* prov): p(prov) {};
195
196
         void genWire(std::ostream& out) override{
197
             ///It's only node, not provider
198
             return;
199
         }
200
201
         void genInst(std::ostream& out) override{
202
             ///It's only node, not provider
203
             return;
204
         }
205
206
         string name() override{
207
             return ("wha_s_" + to_string(p->getRef()));
208
209
210
         unsigned int count() override{ return 0;}
211
     };
212
213
     class HANode_C: public Gate {
214
         HAProvider* p;
     public:
215
         HANode_C(): p(nullptr) {};
216
217
         HANode_C(HAProvider* prov): p(prov) {};
218
219
         void genWire(std::ostream& out) override{
             ///It's only node, not provider
220
221
             return;
222
         }
223
224
         void genInst(std::ostream& out) override{
225
             ///It's only node, not provider
226
             return;
227
         }
228
229
         string name() override{
230
             return ("wha_c_" + to_string(p->getRef()));
231
         }
232
233
         unsigned int count() override{ return 0;}
234
    };
```

```
235
236
     atomic_uint ANDGate::cnt;
237
     atomic_uint HAProvider::cnt;
238
     atomic_uint FAProvider::cnt;
239
240
     void gen_mult(std::ostream& out, unsigned int opsz){
241
          vector < unsigned int > gen_seq;
242
          gen_seq.push_back(2);
243
          while(gen_seq.back() < opsz){</pre>
244
               unsigned int cur_seq = gen_seq.back();
245
               gen\_seq.push\_back((unsigned int)(floor(3.0*cur\_seq/2.0)));
246
          }
247
          gen_seq.pop_back();
248
249
          vector < Gate*>* wg = new vector < Gate*> [2*opsz];
250
          vector < Gate *> ins1;
251
          vector < Gate*> ins2;
252
          vector < Gate*> used;
          vector < Gate *> outs;
253
254
255
          for (unsigned int i = 0; i < opsz; i++){
              ins1.push_back(new InputGate("a", i));
256
257
               ins2.push_back(new InputGate("b", i));
258
          }
259
          cout << "Input ugeneration \n";
260
261
          for (unsigned int i = 0; i < opsz; i++) {
               for (unsigned int j = 0; j < opsz; j++) {
262
263
                   wg[i+j].push_back(new ANDGate(ins1[i], ins2[j]));
264
265
          }
          for(unsigned\ int\ i=0;\ i<2*opsz-1;\ i++)\ cout<<"_\UVeight_\u00db"<<-i\cdot\u00db"<\u00db"\u00db\u00db\u00db"<<-i\u00db\u00db\u00db\u00db"<->
266
              wg[i].size() << "\n";
267
          cout << "\n\n";
268
269
          unsigned int i = 1;
270
          while (gen_seq.size() > 0) { ///Reduce vectors towards ready-to-use entities (auto
               generate last adders layer)
               unsigned int cur = gen_seq.back();
271
272
               gen_seq.pop_back();
              cout << "\nLayer_{\sqcup}" << i << ",_{\sqcup}target_{\sqcup}" << cur << "\n";
273
274
              i++;
275
               for (unsigned int w = 0; w < 2*opsz - 1; w++){
2.76
277
                   cout << ``_{\sqcup} Weight_{\sqcup}" << w << ``,_{\sqcup} length_{\sqcup}" << wg[w]. size() << ``,_{\square}';
278
                   if(wg[w].size() > cur){
279
                        vector < Gate*>& gs = wg[w];
280
                        vector < Gate*> & ngs = wg[w+1];
                        unsigned int s = gs.size();
281
282
                        while (s > cur) {
283
                             if((s - cur) \ge 2) \{ ///Insert Full Adder \}
284
                                 Gate* a = gs[0];
285
                                 Gate* b = gs[1];
286
                                 Gate* _cin = gs[2];
```

```
287
                                   gs.erase(gs.begin(), gs.begin()+3);
288
                                   FAProvider* fa = new FAProvider(a, b, _cin);
289
                                   gs.push_back(new FANode_S(fa));
290
                                   ngs.push_back(new FANode_Cout(fa));
                                   used.push back(a), used.push back(b), used.push back(cin), used.
291
                                        push_back(fa);
292
                                   s = 2:
293
                                   cout << ``_{\sqcup \sqcup} Inserted_{\sqcup} Full_{\sqcup} Adder,_{\sqcup} now_{\sqcup}" << s << `` \setminus n";
294
                              else if ((s - cur) == 1) \{ ///Insert Half Adder \}
295
296
                                   Gate* a = gs[0];
                                   Gate* b = gs[1];
297
298
                                   gs.erase(gs.begin(), gs.begin()+2);
299
                                   HAProvider* ha = new HAProvider(a, b);
300
                                   gs.push_back(new HANode_S(ha));
301
                                   ngs.push_back(new HANode_C(ha));
302
                                   used.push_back(a), used.push_back(b), used.push_back(ha);
303
                                   s = 1;
                                   cout << "ulu Inserted u Half u Adder, u now u" << s << "\n";
304
305
                              }
                              else if ((s - cur) == 0) \{ ///Connect to next layer \}
306
307
308
                                   cout << "_{\sqcup \sqcup} Passed_{\sqcup} to_{\sqcup} next_{\sqcup} layer,_{\sqcup} now" << s << "\n";
309
310
                              else throw runtime_error("Baduconditionuinuplaceu#1");
311
                         }
312
                    }
313
               }
314
          }
315
          cout \ll " \ n \ n";
316
          ///Check if we're have good vectors
317
          if (wg[0]. size() != 1) throw runtime_error("First_vector_have_" + to_string(wg[0]. size()
               ) + "uentities uin uit uinstead uof u1");
318
          for (unsigned int i = 1; i < 2*opsz - 1; i++)
319
               if (wg[i].size() != 2) throw runtime_error("Vectoru" + to_string(i) + "uhaveusizeu"
                    + to_string(wg[i].size()) + "\sqcup instead_{\sqcup}of_{\sqcup}2_{\sqcup}after_{\sqcup}reduction");
320
          if (wg[2*opsz - 1].size() != 0) throw runtime_error("Last (fill) vector have " +
                to\_string \, (wg[2*opsz\,].\, size \, ()\,) \,\, + \,\, "_{\sqcup} \, entities \, _{\sqcup} in_{\sqcup} it_{\sqcup} instead \, _{\sqcup} of_{\sqcup} 0")\,;
321
322
          ///Add last two layers
          cout << "Outputs \_ layer , \_ target \_ l" << endl;
323
324
          for (unsigned int w = 0; w < 2*opsz; w++)
325
               vector < Gate*>& gs = wg[w];
326
               vector < Gate*> & ngs = wg[w+1];
327
               unsigned int s = gs.size();
328
               cout << ``_{\sqcup}Weight_{\sqcup}" << w << ``,_{\sqcup}length_{\sqcup}" << s << endl;
               if(s == 2){
329
                    Gate* a = gs[0];
330
                    Gate*b = gs[1];
331
332
                    gs.erase(gs.begin(), gs.begin()+2);
333
                    HAProvider* ha = new HAProvider(a, b);
334
                    gs.push back(new HANode S(ha));
335
                    ngs.push_back(new HANode_C(ha));
336
                    used.push_back(a), used.push_back(b), used.push_back(ha);
```

```
337
                  s = 1;
338
                  cout << "⊔⊔Inserted ⊔ Half ⊔ Adder, ⊔now ⊔" << s << endl;
              } else if (s == 3){
339
                  Gate* a = gs[0];
340
                  Gate*b = gs[1];
341
342
                  Gate* _cin = gs[2];
343
                  gs.erase(gs.begin(), gs.begin()+3);
                  FAProvider* fa = new FAProvider(a, b, _cin);
344
345
                  gs.push_back(new FANode_S(fa));
346
                  ngs.push_back(new FANode_Cout(fa));
347
                  used.push\_back(a)\,,\;used.push\_back(b)\,,\;used.push\_back(\_cin)\,,\;used.push\_back(fa)\,;
348
                  cout << "_{\sqcup \sqcup} Inserted_{\sqcup} Full_{\sqcup} Adder, {_{\sqcup} now_{\sqcup}}" << s << endl;
349
350
              else\ if\ (s == 1)
351
                  cout << "uu Passedutoutheuoutputsulayer" << endl;
352
              }
353
         }
         cout << "\n\n";
354
355
356
         ///Generate outputs
357
         for (unsigned int i = 0; i < 2*opsz; i++) {
358
              Gate* ow = wg[i][0];
359
              wg[i].clear();
              outs.push_back(new OutputGate("m", i, ow));
360
361
              used.push_back(ow);
362
         }
363
364
         unsigned long int gates number = 0;
365
         for(Gate* i: used) gates_number += i->count();
366
         cout << "Approx. _ gates _ count: _ " << gates _ number << "\n" << endl;
367
368
369
         ///Generate rtl representation
370
         for(Gate* i: used) i->genWire(out);
371
         out << "\n";
         for(Gate* i: used) i->genInst(out);
372
373
         out << "\n";
         for (Gate* i: outs) i -> genWire(out);
374
375
         for (Gate* i: outs) i -> genInst(out);
376
377
         ///Cleanup
378
         delete [] wg;
379
         for(Gate* i: ins1) delete i;
380
         for(Gate* i: ins2) delete i;
381
         for(Gate* i: used) delete i;
382
         for(Gate* i: outs) delete i;
383
384
385
     void gen_incls(std::ostream& out){
386
         ///generate full adder
387
         out << "module_fa(a,b,cin,_s,_cout);\n";
388
         out << "\tinput a; \n";
         out << "\tinput ⊔b;\n";
389
390
         out << "\tinput_cin;\n";
```

```
391
           out << "\n";
392
           out << "\toutput_s;\n";
           out << "\toutput_cout;\n";
393
           out << "\n";
394
395
           out << "\twire_\w1,\_w2,\_w3;\n";
396
           out \ll "\n";
397
           out << "\txor_{\sqcup}#1_{\sqcup}x1(w1,_{\sqcup}a,_{\sqcup}b);\n";
398
           out << "\txor\\\#1\\\x2(s,\\\w1,\\\cin);\n";
399
           out \ll "\n";
           out << "\tand_\#1\\alpha1(w2,\\alpha,\\b);\n";
400
           out << "\tand_\#1\\a2(w3,\\w1,\\cin);\n";
401
402
           out << "\tor \parallel 1 \parallel o1 (cout, \parallel w2, \parallel w3); \mid n";
           out << "endmodule \n";
403
           out << "\n";
404
405
406
           ///generate half adder
407
           out << "module_{\sqcup} ha(a,b,s,c); \ \ n";
408
           out << "\tinput_\a;\n";
409
           out << "\tinput_\b;\n";
           out << "\n";
410
           out << "\toutput_s;\n";
411
           out << "\toutput_c;\n";
412
413
           out \ll "\n";
414
           out << "\txor \parallel H_{\perp} x(s, \parallel a, \parallel b); \n";
415
           out << "\tand_{\sqcup}#1_{\sqcup}an(c,_{\sqcup}a,_{\sqcup}b);\n";
416
           out << "endmodule \n";
417
           out << "\n";
418
419
420
      void gen_module_decl(std::ostream& out, unsigned int opsz){
           out << "module\sqcupmult\_" << opsz << "(a,\sqcupb,\sqcupm);\setminusn";
421
           out << "\tinput_\[" << (opsz-1) << ":0]\\\alpha;\\\n";
422
           out << "\tinput<sub>\(\sigma\)</sub>[" << (opsz-1) << ":0]\(\sigma\)b;\n";
423
424
           out << "\n";
           out << "\toutput_{\sqcup}[" << (2*opsz-1) << ":0]_{\sqcup}m;\n";
425
           out << "\n";
426
427
428
429
      void gen_module_end(std::ostream& out){
           out << "\n";
430
           out << "endmodule \n";
431
432
           out << "\n";
433
434
435
      void gen_header(std::ostream& out, unsigned int opsz){
436
           out << "// This ifile is generated with Multiplier Generator from CPU32 project . \n";
437
           out << "//_{\square}(c)_{\square}DeD_{\square}MorozZz \n";
           out << "//⊔This⊔is⊔" << opsz << "x" << opsz << "⊔ bits⊔parallel⊔multiplier ,⊔Dadda⊔tree⊔
438
                design . \backslash n";\\
           out << "\n";
439
440
441
442 #endif // GATE HPP INCLUDED
```

11.2.2 Main.cpp

```
1 #include <iostream>
2 #include <fstream>
3 #include < string >
5 #include "Gate.hpp"
7
   using namespace std;
8
   int main(int argc, char** argv){
9
10
        if (argc != 3) {
            cout << "DaddauTreeuMultiplieruVerilogurepresentationugenerator.\n\tUsage:\n\t" <<
11
                 argv[0] \ll "_{\sqcup} < opsz >_{\sqcup} < outfile >" << endl;
12
            return 0;
13
        }
14
15
        ofstream out(argv[2]);
        if (! out . is_open()) {
16
17
            cout << "Can't⊔open⊔outfile" << endl;
18
            return \ -1;
19
        }
20
21
        unsigned int opsz = atoi(argv[1]);
22
23
        gen_header(out, opsz);
24
2.5
        gen_incls(out);
26
27
        gen_module_decl(out, opsz);
28
29
        gen_mult(out, opsz);
30
31
        gen_module_end(out);
32
33
        out.close();
34
35
        return 0;
36 }
    11.2.3 testcase.v
1
   'timescale 1 ns / 10 ps
2
    "include "test.v"
3
4
5 module main();
6
        parameter s = 32;
7
        parameter mx = 1 \ll s;
8
        parameter d1 = 64;
9
        reg [s-1:0] a;
10
        reg [s-1:0] b;
11
        wire [2*s-1:0] m;
```

```
13
14
         reg [s:0] i;
         reg [s:0] j;
15
16
17
         mult 8 mult(a, b, m);
18
19
         initial begin
20
              a = 0;
              b = 0;
21
22
              $dumpfile("dump.fst");
23
              \frac{dumpvars(0)}{dumpvars(0)}
              dumpon;
24
25
         end
26
27
         always begin
28
              for(i = 0; i < mx; i++) begin
29
                   for(j = 0; j < mx; j++) begin
                        a = i[s-1:0];
30
31
                        b = j[s-1:0];
                        #d1;
32
33
                        if (m != a*b) $display("Multiply || error: || %x*%x || =? || %x", a, b, m);
34
                   end
35
              end
36
              a = 0;
37
              b = 0;
              #d1;
38
              if (m != 0) $\final{display}("Multiply_\(\text{error} *: \_0 * 0 \_= ?_\(\text{\_0}");
39
40
              $dumpflush;
41
              $finish;
42
         end
    endmodule
43
```

12 Метрики кода

12.1 Процессор УП-1

В таблице 5 представлены метрики кода проекта процессора УП-1. Файл mult.v в основной расчёт (без скобок) не берётся, т.к. он сгенерирован программой из проекта MultiplierGenerator. Число в скобках отображает метрики с включением сгенерированного mult.v.

Файл	Язык	Пустых строк	Комментариев	Строк кода
mult.v (GENERATED)	Verilog	- (17)	- (3)	- (4123)
insn_decoder.v	Verilog	43	148	530
main.v	Verilog	20	11	265
memory_op.v	Verilog	18	33	211
alu.v	Verilog	44	6	197
shift.v	Verilog	57	53	158
test_pipeline_assembly.v	Verilog	51	24	130
execute.v	Verilog	25	0	102
adder.v	Verilog	29	3	82
ram.v	Verilog	17	18	78
pipeline_interface.v	Verilog	18	0	77
gpio_mux.v	Verilog	10	9	69
register_wb.v	Verilog	9	0	66
gpio.v	Verilog	7	5	51
test_periph_assembly.v	Verilog	12	20	41
regs.v	Verilog	15	4	37
test_processor_assembly.v	Verilog	12	5	32
ВСЕГО	Verilog	387 (404)	339 (342)	2126 (6249)

Таблица 5: Метрики кода проекта CPU32

12.2 MultiplierGenerator

В таблице 6 представлены метрики кода проекта генератора уможителей Дадды

Файл	Язык	Пустых строк	Комментариев	Строк кода
Gate.hpp	C++	71	17	354
testcase.v	Verilog	8	0	36
Main.cpp	C++	12	0	24
ВСЕГО	C++	83	17	378
	Verilog	8	0	36
	BCE	91	17	414

Таблица 6: Метрики кода проекта MultiplierGenerator