

МИНОБРНАУКИ РОССИИ

Федеральное государственное автономное образовательное учреждение высшего образования

«Национальный исследовательский университет

«Московский институт электронной техники»

Факультет электроники и компьютерных технологий (ЭКТ)

Кафедра проектирования и конструирования интегральных микросхем

Кареев Кирилл Андреевич

Бакалаврская работа

по направлению 09.03.01 «Информатика и вычислительная техника»

"Разработка RTL-описания интегрированного микропроцессорного модуля с RISC-  
архитектурой"

Студент

\_\_\_\_\_

Кареев К.А.

Научный руководитель,

к.т.н., доцент каф. ПКИМС

\_\_\_\_\_

Гусев С.В.

Москва 2016

# Содержание

<b>I</b>	<b>Введение</b>	<b>1</b>
<b>II</b>	<b>Реализация</b>	<b>2</b>
<b>1</b>	<b>Строение ядра</b>	<b>2</b>
<b>2</b>	<b>Конвейер</b>	<b>5</b>
2.1	Назначение стадий . . . . .	5
2.2	Стадия «Decode» . . . . .	5
2.3	Стадия «Interface» . . . . .	6
2.4	Стадия «Execute» . . . . .	6
2.5	Стадия «Memory/Periph» . . . . .	7
2.6	Стадия «Register WB» . . . . .	8
2.7	Ошибки конвейера . . . . .	9
<b>3</b>	<b>АЛУ</b>	<b>9</b>
3.1	Строение АЛУ . . . . .	9
3.2	Сумматор/Вычитатель . . . . .	12
3.3	Комбинированный регистр быстрого сдвига/вращения . . . . .	12
3.4	Умножитель . . . . .	13
3.5	Блок побитовых операций . . . . .	13
3.6	Декодер команд . . . . .	14
<b>4</b>	<b>Память</b>	<b>15</b>
4.1	Виды памяти . . . . .	15
4.2	Регистровый файл . . . . .	15
4.3	ОЗУ . . . . .	16
<b>5</b>	<b>Периферия</b>	<b>16</b>
5.1	Строение шины . . . . .	16
5.2	Выходной мультиплексор . . . . .	17
5.3	Контроллер GPIO . . . . .	17
5.4	Адресация . . . . .	18

<b>III</b>	<b>Результаты</b>	<b>19</b>
<b>1</b>	<b>Симуляция</b>	<b>19</b>
1.1	Средства симуляции . . . . .	19
1.2	Тестовая программа . . . . .	19
1.2.1	Описание . . . . .	19
1.2.2	Исходный код . . . . .	21
1.2.3	Временные диаграммы . . . . .	21
1.3	Программа «Фибоначчи» . . . . .	26
1.3.1	Описание . . . . .	26
1.3.2	Исходный код . . . . .	27
1.3.3	Временные диаграммы . . . . .	27
<b>2</b>	<b>Синтез</b>	<b>38</b>
2.1	Средства синтезирования . . . . .	38
2.2	Результаты синтезирования . . . . .	39
2.2.1	YOSYS - Xilinx . . . . .	39
2.2.2	YOSYS - iCE40 . . . . .	40
2.2.3	YOSYS - ASIC OSU TSMC 25nm . . . . .	41
2.2.4	Quartus Prime - Altera MAX10 . . . . .	42
2.3	Результаты временного анализа . . . . .	43
<b>IV</b>	<b>Заключение</b>	<b>45</b>
	<b>Приложение 1. Instruction Set Architecture</b>	<b>47</b>
<b>1</b>	<b>Введение</b>	<b>47</b>
1.1	Общее описание . . . . .	47
1.2	Формат инструкции . . . . .	47
1.3	Условное исполнение . . . . .	49
1.4	Мгновенные значения . . . . .	50
1.5	Набор инструкций . . . . .	51
<b>2</b>	<b>Описание</b>	<b>55</b>
2.1	NOP . . . . .	55
2.2	OR . . . . .	56

2.3	NOR . . . . .	56
2.4	AND . . . . .	57
2.5	NAND . . . . .	58
2.6	INV . . . . .	59
2.7	XOR . . . . .	60
2.8	XNOR . . . . .	61
2.9	LSL . . . . .	62
2.10	LSR . . . . .	63
2.11	ASR . . . . .	64
2.12	ASL . . . . .	65
2.13	CSR . . . . .	66
2.14	CSL . . . . .	67
2.15	ADD . . . . .	68
2.16	SUB . . . . .	69
2.17	MULL . . . . .	70
2.18	MULH . . . . .	71
2.19	MUL . . . . .	72
2.20	CSG . . . . .	73
2.21	INC . . . . .	73
2.22	DEC . . . . .	74
2.23	CMP . . . . .	75
2.24	CMN . . . . .	76
2.25	TST . . . . .	77
2.26	BR . . . . .	78
2.27	RBR . . . . .	79
2.28	BRL . . . . .	80
2.29	RET . . . . .	81
2.30	LDR . . . . .	83
2.31	STR . . . . .	83
2.32	IN . . . . .	84
2.33	OUT . . . . .	85
2.34	MOVS . . . . .	86
2.35	MOV . . . . .	87

<b>3</b>	<b>Структура</b>	<b>89</b>
3.1	Процессор УП-1 . . . . .	89
3.2	MultiplierGenerator . . . . .	90
<b>4</b>	<b>Метрики кода</b>	<b>90</b>
4.1	Процессор УП-1 . . . . .	90
4.2	MultiplierGenerator . . . . .	91

## Часть I

# Введение

Главная цель моего дипломного проекта - создание процессора, пригодного для изучения программирования машинных кодов и общего процессоростроения. Для этого процессор должен удовлетворять следующим критериям:

- Простота работы с машинным кодом и ассемблерным представлением.
- Единая внутренняя структура.
- Минимальное количество состояний.
- Открытость RTL-описания.

Для начала следует примерить на роль такого «учебного» процессора какой-нибудь из существующих, поэтому было проведено некоторое исследование, в результате которого были выделены следующие процессорные системы и выявлены недостатки, которые мешают этим системам удовлетворять заданным критериям:

### 1. ARM Thumb1:

- Сложность бинарного представления машинного кода (из-за упора на уменьшенный размер).
- Работа с дробными частями машинного слова.
- Сложность работы с ассемблерным представлением кода (следствие функциональной простоты).

### 2. OpenRISC 1000 (mor1kx):

- Наличие большого количества состояний процессора.
- Сложность RTL-описания, в основном из-за высокой функциональной развитости.

### 3. MIPS32:

- Относительно сложное построение инструкции
- Большинство реализаций не совместимы друг с другом

В результате было принято решение создать собственную процессорную систему.

## Часть II

# Реализация

## 1 Строение ядра

Ядро процессора - главная структура, в которой заключена вся логика его работы. Сюда входит конвейер, регистровый файл, оперативная память и адаптер к шине периферических устройств. Ядро процессора УП-1 обладает следующими свойствами:

- 32-битная архитектура
- Набор из 35 (заложено до 128) инструкций
- 32 РОН (Регистра общего назначения) шириной 32 бита с четырёхпортовым интерфейсом (2 чтение, 2 запись + особые линии для PC и LR)
- Регистры PC и LR (счётчик инструкций и адрес возврата) также являются общими (31 и 29 соответственно)
- Однотактовый умножитель с возможностью сохранения всего результата (2 слова)
- Однотактовый комбинированный регистр быстрого сдвига (циклический, арифметический и логический сдвиги)
- Комбинированный однотактовый полный сумматор-вычитатель.
- Раздельные шины памяти и периферического устройств
- 16 кодов условного исполнения
- Четырёхшаговая архитектура конвейера (Декодирование, Исполнение, Память/Периферия и Регистры)
- Двухпортовое однотактовое ОЗУ ёмкостью 4 КБ (1 Кс) (1 - чтение, 1 - запись)

Схема построения ядра представлена на рисунке 1

Главная логика исполнения инструкций содержится в конвейере. Конвейер построен по типовой<sup>[4]</sup> для RISC процессоров пятистадийной схеме. Однако, в процессоре

УП-1 отсутствует выделенная логика получения инструкций от ПЗУ, чем и объясняется наличие только четырёх стадий на схеме ядра. Стадия Decode выполняет роль декодера инструкций, а также подготавливает все необходимые данные для успешного их исполнения. Стадия Execute содержит основную вычислительную логику, а также блок вычисления условных кодов. Стадия Memory/Periph является интерфейсом между ядром и шинами памяти и периферии. Стадия Register WB сохраняет результаты исполнения и завершает конвейер.






Рис. 1: Ядро (схема)

## 2 Конвейер

### 2.1 Назначение стадий

Конвейер процессора состоит из четырёх стадий, одной «невидимой» стадии и набора подстадий:

1. Decode. Получает от ПЗУ (по адресу в pc) инструкцию и подготавливает её к исполнению на остальных стадиях. Для этих целей стадия подготавливает управляющие сигналы для каждой из трёх последующих стадий и помещает их в следующую стадию. Также в этой стадии находится блок обработки ошибок конвейера, который исключает возможность чтения «не готовых» данных из регистров.
2. Interface - Вспомогательная стадия, служит для равномерного распределения сигналов по стадиям и подстадиям. Работает синхронно со стадией Decode для обеспечения наивысшей производительности. Из-за такого поведения является «невидимой»
3. Execute. В этой стадии располагается АЛУ, которое и выполняет основную часть вычислений. Также здесь происходит вычисление флагов исполнения и подготовка на основе флагов результатов исполнения условных кодов. Управляющие сигналы для оставшихся двух стадий помещаются в подстадию Hold.
4. Memory/Periph. Данная стадия является единственной точкой входа-выхода для ОЗУ и периферийных устройств. Благодаря этому отсутствует необходимость в обработке ошибок конвейера по ОЗУ и периферии. В этой стадии происходит запись и чтение ОЗУ и периферийных регистров. Сигналы для последней стадии задерживаются на подстадии Hold
5. Register WB. Данная стадия производит запись результатов выполнения всех стадий в регистровый файл. Так как эта стадия является продуктом разделения операций чтения и записи в регистры, она также является причиной внесения в стадию decode блока разрешения ошибок конвейера.

### 2.2 Стадия «Decode»

Декодер работает по следующему принципу:

1. Получает инструкцию и разделяет ещё на исполняемые части согласно схеме инструкции (см. Приложение 1)

2. Генерирует начальные управляющие сигналы для основных исполняющих блоков в соответствии с номером инструкции (АЛУ, память, регистры)
3. Производит получение содержимого регистров, указанных в инструкции, если необходимо.
4. В случае присутствия в инструкции флагов наличия мгновенных значений, производит постановку задержки исполнения, и во время этой задержки производит получение мгновенных значений из ПЗУ
5. В случае исполнения т.н. «длинных» инструкций (инструкции, занимающие больше 1 такта, например инструкции перехода) производит постановку задержки, равной времени исполнения инструкции
6. В случае присутствия ошибки конвейера, производит постановку задержки и запрещает инкремент счётчика инструкций до тех пор, пока сигнал ошибки не вернётся в единицу.

## 2.3 Стадия «Interface»

Интерфейс является «ширмой» между декодером и остальными стадиями.

Специальный сигнал `d_pass` позволяет подменить операцию, хранящуюся в нем на пор, что очень удобно для постановки всяческого рода задержек. Задержка срабатывания этой стадии подобрана таким образом, чтобы она (стадия) срабатывала одновременно со стадией декодера, что уменьшает эффективную длину конвейера, а значит и задержку срабатывания инструкций, требующих полного сброса конвейера.

Также интерфейс распределяет управляющие сигналы по соответствующим стадиям и подстадиям.

## 2.4 Стадия «Execute»

Стадия исполнения производит все заявленные в наборе инструкций вычисления. Внутри этой стадии находятся два блока:

1. Блок АЛУ - основная вычислительная сила процессора.
2. Блок условного исполнения - блок, производящий вычисление условного результата (`cres`) исходя из входного условного кода и флагов исполнения.

Входными для данной стадии являются следующие сигналы:

- a и b - входные операнды, без изменений проводятся к АЛУ
- alu\_or - управляющий кода АЛУ, проводится к нему без изменений
- st - регистр статуса - регистр, содержащий флаги исполнения. Применяется в вычислении условного результата
- cond - условный код.
- is\_cond - сигнал, определяющий необходимость вычисления условного результата. В случае, когда этот сигнал равен нулю, условный результат принудительно выставляется в единицу
- write\_flags - сигнал, определяющий флаги, которые будут перезаписаны текущей инструкцией

Стадия генерирует следующие сигналы:

- r1 и r2 - результаты вычислений (из АЛУ)
- n, z, c, v - флаги, сгенерированные АЛУ
- cres - условный результат
- cc - сигнал, определяющий необходимость записи флагов в регистр st

## 2.5 Стадия «Memory/Periph»

Эта стадия является точкой входа/выхода для операций с ОЗУ и периферийными устройствами. Управляется эта стадия специальными командными сигналами r1\_or и r2\_or, для каждого входного операнда свой код управления. Кроме них, также используются следующие сигналы:

1. r1 и r2 - входные операнды, приходят из стадии исполнения
2. a1 и a2 - адресные операнды, заполняются на стадии декодирования.
3. proceed - сигнал условного результата. Если он равен нулю, то командные сигналы принудительно выставляются в «сквозной NOP»
4. ram\_r\_line и sys\_r\_line - линии чтения ОЗУ и периферии соответственно.

Также эта стадия генерирует следующие сигналы:

1. m1 и m2 - выходные операнды
2. ram\_w\_line, sys\_w\_line, ram\_w\_addr, sys\_w\_addr etc. - линии управления ОЗУ и периферией соответственно

Набор команд следующий:

- 0: «Чистый» NOP. Никаких операций не производится. В выходной операнд записывается 0
- 1: Сквозной NOP. Входной операнд просто копируется в выходной без изменений
- 2: Чтение из ОЗУ по адресу a1
- 3: Чтение из ОЗУ по адресу a2
- 4: Чтение из ОЗУ по адресу в другом операнде
- 5: Запись в ОЗУ по адресу a1
- 6: Запись в ОЗУ по адресу a2
- 7: Запись в ОЗУ по адресу в другом операнде
- 8: Чтение из периферии по адресу a1
- 9: Чтение из периферии по адресу a2
- 10: Чтение из периферии по адресу в другом операнде
- 11: Запись в периферию по адресу a1
- 12: Запись в периферию по адресу a2
- 13: Запись в периферию по адресу в другом операнде
- 14: Копирует входной операнд в противоположный выходной.

## 2.6 Стадия «Register WB»

Данная стадия производит сохранение результата, т.е. обратную запись в регистровый файл. Эта стадия также управляется специальным командным сигналом op. Помимо него, также используются следующие сигналы:

- r1 и r2 - входные операнды.

- a1 и a2 - адреса для записи, заполняются декодером.
- proseed - сигнал условного результата. Если он равен нулю, то командный сигнал принудительно переключается в NOP

Выходные сигналы этой стадии контролируют порты записи регистрового файла.

Набор команд представлен следующим образом:

- 0: NOP, записи не происходит
- 1: Запись r1 по адресу a1
- 2: Запись r1 по адресу a2
- 3: Запись r1 по адресу в r2
- 4: Запись r2 по адресу a1
- 5: Запись r2 по адресу a2
- 6: Запись r2 по адресу в r1
- 7: Запись r1 по адресу a1 и r2 по адресу a2
- 7: Запись r1 по адресу a2 и r2 по адресу a1

## **2.7 Ошибки конвейера**

Ошибки конвейера обнаруживаются специальным блоком. Принцип его действия состоит в том, чтобы проверить выходные сигналы регистровой записи каждой стадии и подстадии, обнаружить среди них сигналы активной записи и произвести сравнение адресов назначения при этих сигналах с адресами текущей инструкции в декодере. В случае совпадения сигнал ошибки конвейера активируется (выставляется в единицу), и декодер приостанавливает выполнение инструкции пока сигнал не деактивируется (то есть пока запись не произойдёт).

# **3 АЛУ**

## **3.1 Строение АЛУ**

АЛУ разделён на пять основных блоков:

1. Декодер инструкций и селектор результатов/флагов
2. Комбинированный сумматор-вычитатель
3. Комбинированный регистр быстрого сдвига-вращения
4. Полный умножитель
5. Блок побитовых инструкций

Схема соединения блоков представлена на рисунке 2

На входе АЛУ присутствуют следующие сигналы:

1. а и b - входные операнды
2. op - управляющий сигнал

АЛУ генерирует следующие сигналы:

1. q1 и q2 - выходные операнды
2. st - выходные флаги исполнения

Следует также заметить, что АЛУ является комбинаторным блоком, то есть работает без внешней синхронизации




Рис. 2: АЛУ (схема)



### 3.2 Сумматор/Вычитатель

Сумматор-вычитатель построен по схеме сумматора с параллельным переносом<sup>[2]</sup>. Состоит из следующих исходных блоков:

1. fa\_pg - полный сумматор, модифицированный для генерации сигналов Propagate и Generate вместо сигнала переноса
2. cla4 - четырёхбитный сумматор с параллельным переносом. Состоит из четырёх модифицированных полных сумматоров и логики распространения переноса
3. cla16 - 16-битный сумматор, состоит из четырёх четырёхбитных и аналогичной логики распространения переноса.
4. cla32 - 32-битный сумматор, конечный продукт, составлен из двух шестнадцатитбитных и упрощённой логики распространения переноса.

При вычитании в схему вносятся следующие изменения:

1. На пути второго операнда встаёт блок побитовой инверсии
2. Сигнал нулевого переноса устанавливается в единицу

Данный блок способен генерировать все четыре флага исполнения.

### 3.3 Комбинированный регистр быстрого сдвига/вращения

Данный блок построен по схеме реверсивного сдвигового регистра, основанного на операции маскирования, представленной в <sup>[3]</sup>. Данная схема позволяет производить все возможные виды сдвигов и вращений (кроме, возможно, операций через бит переноса) за один такт. Управляется эта схема с помощью тройки сигналов {left, rotate, arith} следующим образом:

- 000: Логический сдвиг вправо
- 001: Арифметический сдвиг вправо
- 01X: Циклический сдвиг (вращение) вправо
- 100: Логический сдвиг влево
- 101: Арифметический сдвиг влево

11X: Циклический сдвиг (вращение) влево

Арифметический сдвиг отличается от логического тем, что сохраняет знаковый бит операнда. Также арифметический сдвиг влево может, в отличие от остальных сдвигов, генерировать флаг переполнения. Все виды сдвигов могут генерировать флаг нулевого результата

### 3.4 Умножитель

Данный умножитель является полным параллельным умножителем, построенным по схеме дерева Дадды<sup>[1]</sup>. Построением таких умножителей занимается программа MultiplierGenerator. Алгоритм построения следующий:

1. Перемножить (логическое И) каждый бит первого результата с каждым битом второго, с получением  $n^2$  частичных произведений с разным весом.
2. Уменьшить количество частичных произведений по следующим правилам:
  - (a) Взять любые три бита с одним весом и пропустить через полный сумматор. В результате получится один бит с текущим весом и один - с весом на единицу больше
  - (b) Если осталось только два бита одного веса, и выходных бит с таким весом равно 1 или 2 по модулю 3, пропустить их через полусумматор, иначе - пробросить на следующий слой без изменений
  - (c) Если остался только один - пробросить его на следующий слой без изменений
3. Сгруппировать результат в два числа и просуммировать обыкновенным полным сумматором.

Так как результат умножения в два раза шире его операндов, был предусмотрен механизм разделения результата на два слова и перегрузки их в два регистра.

Данный блок может выставлять флаг переполнения (при ненулевом старшем слове) и флаг нулевого результата (при нулевом младшем слове)

### 3.5 Блок побитовых операций

Данный блок принимает на вход один-два операнда (А и В соответственно, в зависимости от вида операции) и преобразует их согласно управляющему сигналу следующим образом:

000:  $Q = \overline{A}$  (Инверсия A)

001:  $Q = A \wedge B$  (А И В)

010:  $Q = A \vee B$  (А ИЛИ В)

011:  $Q = A \underline{\vee} B$  (А ИСКЛ. ИЛИ В)

100:  $Q = \overline{A \wedge B}$  (А И-НЕ В)

101:  $Q = \overline{A \vee B}$  (А ИЛИ-НЕ В)

110:  $Q = \overline{A \underline{\vee} B}$  (А ИСКЛ. ИЛИ-НЕ В)

111:  $Q = \overline{B}$  (Инверсия В)

Данный блок может генерировать только флаг нулевого результата

### 3.6 Декодер команд

Декодер команд выполняет роль объединителя всех блоков АЛУ и селектора нужного результата. В соответствии со значением сигнала `alu_or` будет выполняться следующая операция:

0x00: NOP - входные операнды без изменений копируются в выходные

0x01: ADD -  $q_1 = a + b, q_2 = 0$

0x02: SUB -  $q_1 = a - b, q_2 = 0$

0x03: CPL -  $q_1 = -a, q_2 = 0$

0x04: MUL -  $\{q_2, q_1\} = a \cdot b$

0x05: SHR<sup>1</sup> -  $q_1 = a \text{ shr } b, q_2 = 0$

0x06: SHL<sup>2</sup> -  $q_1 = a \text{ shl } b, q_2 = 0$

0x07: SAR<sup>3</sup> -  $q_1 = a \text{ sar } b, q_2 = 0$

0x08: SAL<sup>4</sup> -  $q_1 = a \text{ sal } b, q_2 = 0$

0x09: ROR<sup>5</sup> -  $q_1 = a \text{ ror } b, q_2 = 0$

---

<sup>1</sup>Логический сдвиг вправо

<sup>2</sup>Логический сдвиг влево

<sup>3</sup>Арифметический сдвиг вправо

<sup>4</sup>Арифметический сдвиг влево

<sup>5</sup>Циклический сдвиг вправо

0x0A: ROL<sup>6</sup> -  $q_1 = a \text{ rol } b, q_2 = 0$

0x0B: NOT -  $q_1 = \bar{a}, q_2 = 0$

0x0C: AND -  $q_1 = a \wedge b, q_2 = 0$

0x0D: OR -  $q_1 = a \vee b, q_2 = 0$

0x0E: XOR -  $q_1 = a \underline{\vee} b, q_2 = 0$

0x0F: NAND -  $q_1 = \overline{a \wedge b}, q_2 = 0$

0x10: NOR -  $q_1 = \overline{a \vee b}, q_2 = 0$

0x10: XNOR -  $q_1 = \overline{a \underline{\vee} b}, q_2 = 0$

## 4 Память

### 4.1 Виды памяти

В ядре процессора присутствует три вида памяти:

1. Регистровый файл
2. Оперативная память
3. Программная память

Самой быстрой среди них является регистровая. Программная является неперезаписываемой и здесь не рассматривается.

### 4.2 Регистровый файл

В ядре присутствует регистровый файл на 32 регистра шириной 32 бита и четырьмя портами (два порта на чтение, два - на запись).

Чтение регулируется сигналом `read` следующим образом:

1. Если соответствующий бит сигнала равен единице, то на эту линию асинхронно выставляется содержимое регистра по адресу, заданному на адресной линии данного порта

---

<sup>6</sup>Циклический сдвиг влево

2. Иначе на эту линию выставляется состояние Z

Запись регулируется похожим образом, различие в том, что запись - процесс синхронный.

Также организованы следующие внеочередные вводы-выводы:

1. Регистр 28 (st) имеет собственный ввод, вывод и сигнал записи
2. Регистр 29 (lr) имеет собственный вывод
3. Регистр 31 (pc) имеет собственный вывод и логику инкрементирования.

## 4.3 ОЗУ

В ядре находится двухпортовая ОЗУ немедленного действия (1 - чтение, 1 - запись). Чтение регулируется сигналом read, запись - сигналом write в манере, похожей на чтение/запись в регистровом файле. Использование z-состояния в неактивном режиме позволяет упростить объединение нескольких однотипных блоков ОЗУ при расширении памяти.

Следует также заметить, что в отличии от регистрового файла, в ОЗУ обе операции (чтение и запись) синхронные.

# 5 Периферия

## 5.1 Строение шины

Все периферические устройства в данной системе подключены к шине периферийных устройств. Она представляет собой параллельную внутреннюю шину с multidrop топологией и двумя отдельными линиями приёма/передачи - одна линия «записи», одна - «чтения». В каждой линии передаются параллельно адрес и данные, а также ассоциированный с данной линией сигнал (т.е. сигналы записи и чтения). По своему строению шина поддерживает любые MultiMaster - MultiSlave конфигурации, однако в данном процессоре единственным мастером является стадия «Memory/Periph» конвейера, а периферийные устройства являются подчинёнными. Подразумевается, что при заполнении пула устройств каждому из них (в т.ч. каждому из регистров устройств, если таких несколько) назначается уникальный адрес.

На данный момент в процессоре присутствуют следующие устройства:

- Выходной мультиплексор пинов на 4 функции

- Контроллер GPIO

## 5.2 Выходной мультиплексор

Данное устройство призвано обеспечить многофункциональность каждого пина процессора, путём возможности мультиплексирования на один пин до четырёх различных функций. Эта цель достигается путём назначения на каждый из четырёх входов модуля мультиплексора функции ввода (чтения с ноги) и вывода (установки уровня на ногу) и определения текущей функции ноги во внутреннем регистре.

На шину периферийных устройств, на линии чтения и записи мультиплексор выставляет два регистра, которые являются частями одного 64-битного регистра control. Младший адрес (самый младший бит равен нулю) соответствует младшей части регистра, старший (самый младший бит равен единице) - старшей части. Каждые два бита этого регистра (начиная с самого младшего бита) управляют функцией каждой ноги, подключенной к этому мультиплексору (начиная с самой первой) следующим образом:

- 00: Выбор первой функции
- 01: Выбор второй функции
- 10: Выбор третьей функции
- 11: Выбор четвертой функции

Переключение функции ноги происходит незамедлительно, т.е. сразу после записи в регистр control.

В текущей версии сборки процессора присутствует 128 ног, на каждой по мультиплексору, что означает присутствие четырёх блоков выходных мультиплексоров на 32 ноги каждый.

## 5.3 Контроллер GPIO

Данное устройство призвано обеспечить базовый универсальный контроль над всеми пинами процессора. Эта цель достигается путём предоставления регистров, подключенных непосредственно к путям управления и считывания состояния пинов.

На шину периферийных устройств данный контроллер выставляет два регистра:

1. **direction.** Располагается в старшем регистре. Задаёт направление данных на пинах. Каждый бит ассоциирован с одной ногой. Значение «0» определяет ногу как «Вход», т.е. переключает её в высокоимпедансное состояние, в котором она готова для чтения; Значение «1» определяет ногу как «Выход», т.е. её состояние определяется значением в регистре **value**
2. **value.** Располагается в младшем регистре. При записи определяет состояние ноги в случае настройки её на выход; При чтении возвращает текущее состояние ноги. Каждый бит также ассоциирован с одной ногой.

Следует также заметить, что при попытке чтения ноги с состоянием «Выход» корректность и действительность возвращаемого значения не гарантируется, однако в *большинстве* случаев будет возвращено её текущее состояние.

В текущей версии сборки процессора контроллеры GPIO подключены в качестве первой функции для всех ног.

## 5.4 Адресация

В настоящей версии сборки процессора устройства распределены по адресам следующим образом:

1. **00000 - 00001:** Пусто (защита от случайной перезаписи)
2. **00010 - 00011:** Мультиплексор на ноги 0-31
3. **00100 - 00101:** Мультиплексор на ноги 63-32
4. **00110 - 00111:** Мультиплексор на ноги 95-64
5. **01000 - 01001:** Мультиплексор на ноги 127-96
6. **01010 - 01011:** Контроллер GPIO на первый мультиплексор (ноги 0-31)
7. **01100 - 01101:** Контроллер GPIO на второй мультиплексор (ноги 63-32)
8. **01110 - 01111:** Контроллер GPIO на третий мультиплексор (ноги 95-64)
9. **10000 - 10001:** Контроллер GPIO на четвёртый мультиплексор (ноги 127-96)

## Часть III

# Результаты

## 1 Симуляция

### 1.1 Средства симуляции

Симуляция проводится средствами программы IcarusVerilog. Для тестирования были созданы две программы:

- Программа «Тест», она же тестовая программа. Была создана для проверки работоспособности всех блоков процессора. Эта программа написана таким образом, что любая ошибка, влияющая на конечный результат хотя бы одной операции вызывает существенные изменения в потоке исполнения программы, что очень легко обнаружить не прибегая к анализатору временных диаграмм, прямо в статистике работы симулятора. Такой подход уменьшил время подстройки блоков процессора
- Программа «Фибоначчи». Классическая программа, призванная продемонстрировать процессы, происходящие в процессоре, а также полноту по Тьюрингу его набора инструкций. Такая программа существует для всех процессорных систем, и хорошо зарекомендовала себя для демонстрационных целей.

Программы создавались в виде отдельных модулей по принципу параллельной конструкции case. Такой метод был выбран для упрощения и оптимизации работы с разрежённым кодом, коим являются обе тестовых программы.

Результаты моделирования были представлены программой IcarusVerilog в виде дампа временных диаграмм в формате FST. Эти диаграммы были проинспектированы и выведены в графический формат с помощью программы GTKWave. Результаты в графическом формате представлены для каждой программы в разделе «Временные диаграммы».

### 1.2 Тестовая программа

#### 1.2.1 Описание

Данная программа производит базовое тестирование всех блоков процессора. Алгоритм действий следующий:




1. Проинициализировать регистры 29 и 30 значениями 14888h и 22888h
2. Суммировать эти регистры в регистр 30
3. Суммировать 35942h и DEADBEAFh
4. Перемножить регистры 29 и 30 в них же
5. ИСКЛ. ИЛИ этих регистров с сохранением в тридцатый
6. Циклический сдвиг содержимого 30-го регистра на 11 бит в 29-й
7. Безусловный переход по адресу 132h
8. (смещение 132h)
9. Записать на шину регистры 29 и 30 в прямом и обратном порядке
10. Вызов процедуры по адресу регистре 30
11. Записать в ОЗУ содержимое регистра 30 по адресу 16
12. Переставить регистры 29 и 30
13. Любая операция (здесь, запись на шину)
14. Прочитать ОЗУ по адресу 16 в регистр 30
15. Настроить GPIO0 на чтение, GPIO1 на вывод
16. Вывести на GPIO1 единицы
17. Считать GPIO0 в регистр 30
18. (смещение 5E771E7Dh)
19. Если флаг *N* не стоит - переход по адресу в регистре 0
20. Иначе - возврат


### 1.2.2 Исходный код


```
[0x00000000]:  
movs 0x14888 -> r30  
movs 0x22888 -> r29  
add r29, r30 -> r30  
add 0x35942, 0xDEADBEAF -> r29  
mul r29, r30 -> r29, r30  
xor r29, r30 -> r30  
csr r30, 0x0B -> r29  
br 0x132  
(nop)  
[0x00000132]:  
out r29 -> [r30]  
out r30 -> [r29]  
brl r30  
str r30 -> 0x10  
mov r29, r30 -> r30, r29  
out r30 -> [r29]  
ldr 0x10 -> r30  
movs 0xFFFFFFFF -> r1  
out r1 -> 0x0D  
out r1 -> 0x0F  
out r1 -> 0x11  
out r1 -> 0x0E  
in 0x0A -> r30  
(nop)  
[0x5E771E7D]:  
brpos r0  
retneg  
(nop)
```


### 1.2.3 Временные диаграммы

На изображениях - результат выполнения тестовой программы (полностью)









## 1.3 Программа «Фибоначчи»

### 1.3.1 Описание

Программа вычисляет первые 47 чисел последовательности Фибоначчи. Последовательность Фибоначчи  $F$  задаётся следующим образом:

$$F_n = F_{n-1} + F_{n-2}$$

$$F_0 = 0$$

$$F_1 = 1$$

Вычисленный член последовательности выводится на ноги чипа GPIO1 (ноги 63..31). При попытке вычисления 48-го члена последовательности (который уже не помещается в нативный 32-битный тип, а значит выставляет флаг  $C$ ) программа перезапускается.

Алгоритм действий следующий:

1. Проинициализировать регистры:
  - (a) Нулевой - нулями
  - (b) Первый - единицами
  - (c) Второй - 0h (Нулевое число Фибоначчи)
  - (d) Третий - 1h (Первое число Фибоначчи)
  - (e) Пятый - Ch (адрес регистра value чипа gpio1)
  - (f) Шестой - 100h (смещение процедуры fib())
  - (g) Седьмой - -0x03 (относительно смещение в цикле)
2. Настроить GPIO1 на вывод и вывести первое число Фибоначчи
3. (начало цикла) Вызов процедуры fib()
4. Если переполнения нет - Вывести полученное число на GPIO1
5. Если переполнения нет - Перейти в начало цикла
6. Иначе перейти в начало программы
7. (смещение 100h - fib())

8. Суммировать второй и третий регистр в четвёртый
9. Сместить третий и четвёртый регистр во второй и третий соответственно
10. Возврат

### 1.3.2 Исходный код

```
[0x00000000]:
movs 0x00 -> r0
movs 0xFFFFFFFF -> r1
movs r0 -> r2 //F0
movs 0x01 -> r3 //F1
movs 0x0C -> r5 //[gpio1.val]
movs 0x100 -> r6 //[fib()]
movs 0xFFFFFFFFD -> r7 //-0x03
out r1 -> 0x0D
out r3 -> [r5]
brl [r6]
outl0 r4 -> [r5]
rbrl0 r7
br r0
(nop)
[0x00000100]: //r4 fib(&r2, &r3)
add r2, r3 -> r4
mov r3, r4 -> r2, r3
ret
(nop)
```

### 1.3.3 Временные диаграммы


На изображениях:


1. Инициализация
2. Первое число Фибоначчи (1)
3. Второе и третье числа Фибоначчи (1 и 2)
4. Семнадцатое число Фибоначчи (1597)




5. 47-е число Фибоначчи (2971215073)
6. Перезагрузка и переинициализация после 47-го числа
7. Первые 29 чисел Фибоначчи (обзорно)
8. 30-44 числа Фибоначчи (обзорно)
9. Перезагрузка и счёт сначала (обзорно)









Time	14.8	14.9	15.0	15.1	15.2	15.3	15.4	15.5	15.6	15.7	15.8	15.9	16.0	16.1	16.2	16.3	16.4	16.5	16.6	16.7	16.8	16.9	17.0
Control																							
clk																							
rst																							
Input																							
insn[31:0]	34703300000																						
insn[31:0]																							
Registers																							
lr[31:0]																							
pc[31:0]	0700000013																						
sp[31:0]	0000000000																						
st[31:0]	0000000000																						
Pins																							
pins0[31:0]	zzzz1488																						
pins1[31:0]	987																						
pins2[31:0]	987																						





Time									
Control									
clk									
rst									
Input									
insn[31:0]									
Registers									
lr[31:0]									
pc[31:0]									
sp[31:0]									
st[31:0]									
Pins									
pins0[31:0]									
pins1[31:0]									
pins2[31:0]									
pins3[31:0]									
pins4[31:0]									
pins5[31:0]									
pins6[31:0]									
pins7[31:0]									
pins8[31:0]									
pins9[31:0]									
pins10[31:0]									
pins11[31:0]									
pins12[31:0]									
pins13[31:0]									
pins14[31:0]									
pins15[31:0]									
pins16[31:0]									
pins17[31:0]									
pins18[31:0]									
pins19[31:0]									
pins20[31:0]									
pins21[31:0]									
pins22[31:0]									
pins23[31:0]									
pins24[31:0]									
pins25[31:0]									
pins26[31:0]									
pins27[31:0]									
pins28[31:0]									
pins29[31:0]									
pins30[31:0]									
pins31[31:0]									
pins32[31:0]									
pins33[31:0]									
pins34[31:0]									
pins35[31:0]									
pins36[31:0]									
pins37[31:0]									
pins38[31:0]									
pins39[31:0]									
pins40[31:0]									
pins41[31:0]									
pins42[31:0]									
pins43[31:0]									
pins44[31:0]									
pins45[31:0]									
pins46[31:0]									
pins47[31:0]									
pins48[31:0]									
pins49[31:0]									
pins50[31:0]									
pins51[31:0]									
pins52[31:0]									
pins53[31:0]									
pins54[31:0]									
pins55[31:0]									
pins56[31:0]									
pins57[31:0]									
pins58[31:0]									
pins59[31:0]									
pins60[31:0]									
pins61[31:0]									
pins62[31:0]									
pins63[31:0]									
pins64[31:0]									
pins65[31:0]									
pins66[31:0]									
pins67[31:0]									
pins68[31:0]									
pins69[31:0]									
pins70[31:0]									
pins71[31:0]									
pins72[31:0]									
pins73[31:0]									
pins74[31:0]									
pins75[31:0]									
pins76[31:0]									
pins77[31:0]									
pins78[31:0]									
pins79[31:0]									
pins80[31:0]									
pins81[31:0]									
pins82[31:0]									
pins83[31:0]									
pins84[31:0]	</								





Time	31.05	31.06	31.07	31.08	31.09	31.10	31.11	31.12	31.13	31.14	31.15	31.16	31.17	31.18	31.19	31.20	31.21	31.22	31.23	31.24	31.25	31.26	31.27	31.28	31.29	31.30	31.31	31.32	31.33	31.34	31.35	31.36	31.37	31.38	31.39	31.40	31.41	31.42	31.43	31.44	31.45	31.46	31.47	31.48	31.49	31.50	31.51	31.52	31.53	31.54	31.55	31.56	31.57	31.58	31.59	31.60	31.61	31.62	31.63	31.64	31.65	31.66	31.67	31.68	31.69	31.70	31.71	31.72	31.73	31.74	31.75	31.76	31.77	31.78	31.79	31.80	31.81	31.82	31.83	31.84	31.85	31.86	31.87	31.88	31.89	31.90	31.91	31.92	31.93	31.94	31.95	31.96	31.97	31.98	31.99	32.00	32.01	32.02	32.03	32.04	32.05	32.06	32.07	32.08	32.09	32.10	32.11	32.12	32.13	32.14	32.15	32.16	32.17	32.18	32.19	32.20	32.21	32.22	32.23	32.24	32.25	32.26	32.27	32.28	32.29	32.30	32.31	32.32	32.33	32.34	32.35	32.36	32.37	32.38	32.39	32.40	32.41	32.42	32.43	32.44	32.45	32.46	32.47	32.48	32.49	32.50	32.51	32.52	32.53	32.54	32.55	32.56	32.57	32.58	32.59	32.60	32.61	32.62	32.63	32.64	32.65	32.66	32.67	32.68	32.69	32.70	32.71	32.72	32.73	32.74	32.75	32.76	32.77	32.78	32.79	32.80	32.81	32.82	32.83	32.84	32.85	32.86	32.87	32.88	32.89	32.90	32.91	32.92	32.93	32.94	32.95	32.96	32.97	32.98	32.99	33.00	33.01	33.02	33.03	33.04	33.05	33.06	33.07	33.08	33.09	33.10	33.11	33.12	33.13	33.14	33.15	33.16	33.17	33.18	33.19	33.20	33.21	33.22	33.23	33.24	33.25	33.26	33.27	33.28	33.29	33.30	33.31	33.32	33.33	33.34	33.35	33.36	33.37	33.38	33.39	33.40	33.41	33.42	33.43	33.44	33.45	33.46	33.47	33.48	33.49	33.50	33.51	33.52	33.53	33.54	33.55	33.56	33.57	33.58	33.59	33.60	33.61	33.62	33.63	33.64	33.65	33.66	33.67	33.68	33.69	33.70	33.71	33.72	33.73	33.74	33.75	33.76	33.77	33.78	33.79	33.80	33.81	33.82	33.83	33.84	33.85	33.86	33.87	33.88	33.89	33.90	33.91	33.92	33.93	33.94	33.95	33.96	33.97	33.98	33.99	34.00	34.01	34.02	34.03	34.04	34.05	34.06	34.07	34.08	34.09	34.10	34.11	34.12	34.13	34.14	34.15	34.16	34.17	34.18	34.19	34.20	34.21	34.22	34.23	34.24	34.25	34.26	34.27	34.28	34.29	34.30	34.31	34.32	34.33	34.34	34.35	34.36	34.37	34.38	34.39	34.40	34.41	34.42	34.43	34.44	34.45	34.46	34.47	34.48	34.49	34.50	34.51	34.52	34.53	34.54	34.55	34.56	34.57	34.58	34.59	34.60	34.61	34.62	34.63	34.64	34.65	34.66	34.67	34.68	34.69	34.70	34.71	34.72	34.73	34.74	34.75	34.76	34.77	34.78	34.79	34.80	34.81	34.82	34.83	34.84	34.85	34.86	34.87	34.88	34.89	34.90	34.91	34.92	34.93	34.94	34.95	34.96	34.97	34.98	34.99	35.00	35.01	35.02	35.03	35.04	35.05	35.06	35.07	35.08	35.09	35.10	35.11	35.12	35.13	35.14	35.15	35.16	35.17	35.18	35.19	35.20	35.21	35.22	35.23	35.24	35.25	35.26	35.27	35.28	35.29	35.30	35.31	35.32	35.33	35.34	35.35	35.36	35.37	35.38	35.39	35.40	35.41	35.42	35.43	35.44	35.45	35.46	35.47	35.48	35.49	35.50	35.51	35.52	35.53	35.54	35.55	35.56	35.57	35.58	35.59	35.60	35.61	35.62	35.63	35.64	35.65	35.66	35.67	35.68	35.69	35.70	35.71	35.72	35.73	35.74	35.75	35.76	35.77	35.78	35.79	35.80	35.81	35.82	35.83	35.84	35.85	35.86	35.87	35.88	35.89	35.90	35.91	35.92	35.93	35.94	35.95	35.96	35.97	35.98	35.99	36.00	36.01	36.02	36.03	36.04	36.05	36.06	36.07	36.08	36.09	36.10	36.11	36.12	36.13	36.14	36.15	36.16	36.17	36.18	36.19	36.20	36.21	36.22	36.23	36.24	36.25	36.26	36.27	36.28	36.29	36.30	36.31	36.32	36.33	36.34	36.35	36.36	36.37	36.38	36.39	36.40	36.41	36.42	36.43	36.44	36.45	36.46	36.47	36.48	36.49	36.50	36.51	36.52	36.53	36.54	36.55	36.56	36.57	36.58	36.59	36.60	36.61	36.62	36.63	36.64	36.65	36.66	36.67	36.68	36.69	36.70	36.71	36.72	36.73	36.74	36.75	36.76	36.77	36.78	36.79	36.80	36.81	36.82	36.83	36.84	36.85	36.86	36.87	36.88	36.89	36.90	36.91	36.92	36.93	36.94	36.95	36.96	36.97	36.98	36.99	37.00	37.01	37.02	37.03	37.04	37.05	37.06	37.07	37.08	37.09	37.10	37.11	37.12	37.13	37.14	37.15	37.16	37.17	37.18	37.19	37.20	37.21	37.22	37.23	37.24	37.25	37.26	37.27	37.28	37.29	37.30	37.31	37.32	37.33	37.34	37.35	37.36	37.37	37.38	37.39	37.40	37.41	37.42	37.43	37.44	37.45	37.46	37.47	37.48	37.49	37.50	37.51	37.52	37.53	37.54	37.55	37.56	37.57	37.58	37.59	37.60	37.61	37.62	37.63	37.64	37.65	37.66	37.67	37.68	37.69	37.70	37.71	37.72	37.73	37.74	37.75	37.76	37.77	37.78	37.79	37.80	37.81	37.82	37.83	37.84	37.85	37.86	37.87	37.88	37.89	37.90	37.91	37.92	37.93	37.94	37.95	37.96	37.97	37.98	37.99	38.00	38.01	38.02	38.03	38.04	38.05	38.06	38.07	38.08	38.09	38.10	38.11	38.12	38.13	38.14	38.15	38.16	38.17	38.18	38.19	38.20	38.21	38.22	38.23	38.24	38.25	38.26	38.27	38.28	38.29	38.30	38.31	38.32	38.33	38.34	38.35	38.36	38.37	38.38	38.39	38.40	38.41	38.42	38.43	38.44	38.45	38.46	38.47	38.48	38.49	38.50	38.51	38.52	38.53	38.54	38.55	38.56	38.57	38.58	38.59	38.60	38.61	38.62	38.63	38.64	38.65	38.66	38.67	38.68	38.69	38.70	38.71	38.72	38.73	38.74	38.75	38.76	38.77	38.78	38.79	38.80	38.81	38.82	38.83	38.84	38.85	38.86	38.87	38.88	38.89	38.90	38.91	38.92	38.93	38.94	38.95	38.96	38.97	38.98	38.99	39.00	39.01	39.02	39.03	39.04	39.05	39.06	39.07	39.08	39.09	39.10	39.11	39.12	39.13	39.14	39.15	39.16	39.17	39.18	39.19	39.20	39.21	39.22	39.23	39.24	39.25	39.26	39.27	39.28	39.29	39.30	39.31	39.32	39.33	39.34	39.35	39.36	39.37	39.38	39.39	39.40	39.41	39.42	39.43	39.44	39.45	39.46	39.47	39.48	39.49	39.50	39.51	39.52	39.53	39.54	39.55	39.56	39.57	39.58	39.59	39.60	39.61	39.62	39.63	39.64	39.65	39.66	39.67	39.68	39.69	39.70	39.71	39.72	39.73	39.74	39.75	39.76	39.77	39.78	39.79	39.80	39.81	39.82	39.83	39.84	39.85	39.86	39.87	39.88	39.89	39.90	39.91	39.92	39.93	39.94	39.95	39.96	39.97	39.98	39.99	40.00	40.01	40.02	40.03	40.04	40.05	40.06	40.07	40.08	40.09	40.10	40.11	40.12	40.13	40.14	40.15	40.16	40.17	40.18	40.19	40.20	40.21	40.22	40.23	40.24	40.25	40.26	40.27	40.28	40.29	40.30	40.31	40.32	40.33	40.34	40.35	40.36	40.37	40.38	40.39	40.40	40.41	40.42	40.43	40.44	40.45	40.46	40.47	40.48	40.49	40.50	40.51	40.52	40.53	40.54	40.55	40.56	40.57	40.58	40.59	40.60	40.61	40.62	40.63	40.64	40.65	40.66	40.67	40.68	40.69	40.70	40.71	40.72	40.73	40.74	40.75	40.76	40.77	40.78	40.79	40.80	40.81	40.82	40.83	40.84	40.85	40.86	40.87	40.88	40.89	40.90	40.91	40.92	40.93	40.94	40.95	40.96	40.97	40.98	40.99	41.00	41.01	41.02	41.03	41.04	41.05	41.06	41.07	41.08	41.09	41.10	41.11	41.12	41.13	41.14	41.15	41.16	41.17	41.18	41.19	41.20	41.21	41.22	41.23	41.24	41.25	41.26	41.27	41.28	41.29	41.30	41.31	41.32	41.33	41.34	41.35	41.36	41.37	41.38	41.39	41.40	41.41	41.42	41.43	41.44	41.45	41.46	41.47	41.48	41.49	41.50	41.51	41.52	41.53	41.54	41.55	41.56	41.57	41.58	41.59	41.60	41.61	41.62	41.63	41.64	41.65	41.66	41.67	41.68	41.69	41.70	41.71	41.72	41.73	41.74	41.75	41.76	41.77	41.78	41.79	41.80	41.81	41.82	41.83	41.84	41.85	41.86	41.87	41.88	41.89	41.90	41.91	41.92	41.93	41.94	41.95	41.96	41.97	41.98	41.99	42.00	42.01	42.02	42.03	42.04	42.05	42.06	42.07	42.08	42.09	42.10	42.11	42.12	42.13	42.14	42.15	42.16	42.17	42.18	42.19	42.20	42.21	42.22	42.23	42.24	42.25	42.26	42.27	42.28	42.29	42.30	42.31	42.32	42.33	42.34	42.35	42.36	42.37	42.38	42.39	42.40	42.41	42.42	42.43	42.44	42.45	42.46	42.47	42.48	42.49	42.50	42.51	42.52	42.53	42.54	42.55	42.56	42.57	42.58	42.59	42.60	42.61	42.62	42.63	42.64	42.65	42.66	42.67	42.68	42.69	42.70	42.71	42.72	42.73	42.74	42.75	42.76	42.77	42.78	42.79	42.80	42.81	42.82	42.83	42.84	42.85	42.86	42.87	42.88	42.89	42.90	42.91	42.92	42.93	42.94	42.95	42.96	42.97	42.98	42.99	43.00	43.01	43.02	43.03	43.04	43.05	43.06	43.07	43.08	43.09	43.10	43.11	43.12	43.13	43.14	43.15	43.16	43.17	43.18	43.19	43.20	43.21	43.22	43.23	43.24	43.25	43.26	43.27	43.28	43.29	43.30	43.31	43.32	43.33	43.34	43.35	43.36	43.37	43.38	43.39	43.40	43.41	43
------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	----

## 2 Синтез

### 2.1 Средства синтеза

Синтез был произведён с помощью открытого набора синтезаторов **YOSYS**. Синтез производился только для оценки размеров и временных характеристик процессора, актуальной загрузки на какие-либо платформы (ПЛИС) не было. Для исследования поведения размеров процессора были выбраны три цели:

1. ПЛИС Xilinx 7-Series. Такая ПЛИС содержит большое количество разноразмерных LUT (таблиц истинности), специальные блоки сумматоров и умножителей а также блоки консолидированной двухпортовой ОЗУ, которая подставляется на место блока ОЗУ процессора.
2. ПЛИС Lattice Semiconductors iCE40. Эта ПЛИС имеет упрощённую архитектуру, а именно состоит из LUT на 4 значения с присоединённым полным сумматором и отдельных блоков псевдодвухпортовой консолидированной ОЗУ. Из-за того, что блоки ОЗУ не имеют полных двух портов, подстановки их на место блока ОЗУ процессора не происходит, что влечёт за собой резкое повышение количества использованных триггеров.
3. ASIC (заказная схема) на основе библиотеки OSU для техпроцесса TSMC 25нм. Здесь наблюдается увеличение размеров процессора, вызванное отсутствием каких-либо блоков стандартной оптимизации. Больше всего ( $> 80\%$ ) занимают блоки ОЗУ и регистровый файл, так как они набираются из отдельных триггеров и мультиплексоров.

Был произведён синтез на приведённые три цели предусмотренными для этих целей средствами **YOSYS**, результат был экспортирован в Verilog Netlist. Также был произведён вывод статистики синтезированных ячеек, которая и будет представлена далее.

Для целей временного анализа был проведён синтез в САПР для ПЛИС фирмы Altera **Quartus Prime**. В качестве целевой платформы была выбрана ПЛИС серии MAX10 с подходящим количеством ячеек (на основе оценки синтеза в **YOSYS**) и ног, а именно 10M25SAE144C8G.

## 2.2 Результаты синтеза

### 2.2.1 YOSYS - Xilinx

Результаты синтеза набором YOSYS на цель Xilinx 7-Series представлены в таблице 1

Таблица 1: Результаты синтеза на цель Xilinx

№	Название блока	Блоков	Шин (бит в шинах)	Ячеек
1	addsub_32	1	36 (160)	63
2	alu32_2x2	1	143 (635)	385
3	bitwise_32	1	33 (128)	61
4	bshift_32	1	78 (330)	104
5	cla_4	8	13 (30)	13
6	cla_16	2	13 (66)	13
7	cla_32	1	8 (103)	4
8	cond_calc	1	12 (15)	7
9	drev_32	2	3 (65)	32
10	emb_ram	1	<b>1131 (1348)</b>	<b>1247</b>
11	execute	1	32 (324)	137
12	execute_stage_passthrough	1	16 (174)	86
13	fa	960	5 (5)	2
14	fa_pg	32	6 (6)	3
15	fmask_32	1	2 (37)	31
16	gpio	4	74 (477)	249
17	gpio_mux	4	146 (893)	281
18	ha	32	4 (4)	2
19	insn_decoder	1	25 (281)	0
20	memory_op	1	1808 (2504)	2301
21	memory_op_stage_passthrough	1	10 (32)	15
22	mul_32	1	69 (256)	65
23	mult_32	1	3011 (3136)	2016
24	ovf_32	1	29 (121)	25
25	pipeline_interface	1	47 (509)	337
26	reg32_2x2_pc	1	<b>2861 (5173)</b>	<b>4920</b>

27	reg_hazard_checker	1	57 (97)	39
28	register_wb	1	152 (367)	286
29	right_rot_32	1	67 (133)	96
30	status_register_adaptor	1	7 (38)	0
31	tblock_32	1	6 (99)	32
32	test_periph_assembly	1	45 (1412)	8
33	test_pipeline_assembly	1	143 (2126)	11
34	test_processor_assembly	1	32 (841)	3
35	zmask_32	1	3 (65)	32
ВСЕГО			<b>15999 (31546)</b>	<b>15635</b>

### 2.2.2 YOSYS - iCE40

Результаты синтеза набором YOSYS на цель iCE40 представлены в таблице 2

Таблица 2: Результаты синтеза на цель iCE40

№	Название блока	Блоков	Шин (бит в шинах)	Ячеек
1	addsub_32	1	18 (142)	45
2	alu32_2x2	1	280 (643)	393
3	bitwise_32	1	151 (246)	179
4	bshift_32	1	36 (288)	62
5	cla_4	8	12 (29)	12
6	cla_16	2	12 (65)	12
7	cla_32	1	9 (104)	5
8	cond_calc	1	18 (21)	13
9	drev_32	2	3 (65)	32
10	emb_ram	1	<b>30635 (62596)</b>	<b>62493</b>
11	execute	1	33 (325)	138
12	execute_stage_passthrough	1	16 (174)	86
13	fa	960	5 (5)	2
14	fa_pg	32	6 (6)	3
15	fmask_32	1	8 (43)	37
16	gpio	4	38 (379)	151
17	gpio_mux	4	175 (859)	247

18	ha	32	4 (4)	2
19	insn_decoder	1	25 (281)	0
20	memory_op	1	602 (1298)	1095
21	memory_op_stage_passthrough	1	10 (32)	15
22	mul_32	1	27 (214)	23
23	mult_32	1	3011 (3136)	2016
24	ovf_32	1	45 (137)	41
25	pipeline_interface	1	47 (509)	337
26	reg32_2x2_pc	1	<b>2653 (4965)</b>	<b>4711</b>
27	reg_hazard_checker	1	71 (111)	53
28	register_wb	1	41 (225)	144
29	right_rot_32	1	131 (197)	160
30	status_register_adaptor	1	7 (38)	0
31	tblock_32	1	6 (99)	32
32	test_periph_assembly	1	45 (1412)	8
33	test_pipeline_assembly	1	143 (2126)	11
34	test_processor_assembly	1	32 (841)	3
35	zmask_32	1	3 (65)	32
ВСЕГО			<b>44201 (90832)</b>	<b>74918</b>

### 2.2.3 YOSYS - ASIC OSU TSMC 25nm

Результаты синтезирования набором YOSYS на цель ASIC с библиотекой элементов OSU TSMC 25nm представлены в таблице 3

Таблица 3: Результаты синтеза на цель ASIC osu025\_stdcells

№	Название блока	Блоков	Шин (бит в шинах)	Ячеек
1	addsub_32	1	41 (165)	68
2	alu32_2x2	1	387 (879)	629
3	bitwise_32	1	458 (553)	486
4	bshift_32	1	50 (302)	76
5	cla_4	8	23 (40)	23
6	cla_16	2	23 (76)	23
7	cla_32	1	12 (107)	8

8	cond_calc	1	51 (54)	46
9	drev_32	2	67 (129)	96
10	emb_ram	1	<b>120377 (152307)</b>	<b>152208</b>
11	execute	1	204 (496)	309
12	execute_stage_passthrough	1	102 (260)	172
13	fa	960	12 (12)	9
14	fa_pg	32	12 (12)	9
15	fmask_32	1	29 (64)	58
16	gpio	4	626 (1029)	801
17	gpio_mux	4	746 (1493)	881
18	ha	32	4 (4)	2
19	insn_decoder	1	25 (281)	0
20	memory_op	1	1942 (2638)	2435
21	memory_op_stage_passthrough	1	25 (47)	30
22	mul_32	1	66 (253)	62
23	mult_32	1	3011 (3136)	2016
24	ovf_32	1	110 (202)	106
25	pipeline_interface	1	216 (678)	506
26	reg32_2x2_pc	1	<b>5568 (7849)</b>	<b>7597</b>
27	reg_hazard_checker	1	216 (256)	198
28	register_wb	1	302 (517)	436
29	right_rot_32	1	328 (394)	357
30	status_register_adaptor	1	7 (38)	0
31	tblock_32	1	40 (133)	66
32	test_periph_assembly	1	45 (1412)	8
33	test_pipeline_assembly	1	146 (2129)	14
34	test_processor_assembly	1	32 (841)	3
35	zmask_32	1	65 (127)	94
ВСЕГО			<b>151739 (198968)</b>	<b>183060</b>

#### 2.2.4 Quartus Prime - Altera MAX10

При синтезировании проекта для временного анализа с помощью САПР Quartus Prime на цель Altera MAX10 были получены следующие результаты:

1. Всего логических элементов - **8694**:
  - (a) Чисто комбинационных - **5862**
  - (b) Чисто регистровых - **662**
  - (c) Комбинированных - **2170**
2. Всего регистров (после стадии размещения и трассировки) - **2832**
3. Всего межсоединений (после стадии размещения и трассировки) - **35317**
4. Параметры подстановки ОЗУ:
  - (a) Портов - **2**
  - (b) Ширина портов, бит - **32**
  - (c) Глубина памяти, слов - **1025**
  - (d) Объем памяти, бит - **32800**

## **2.3 Результаты временного анализа**

Временной анализ был проведён средствами САПР Quartus Prime, а именно внутренним анализатором TimeQuest над предварительно синтезированным и размещённым в той же САПР проектом. Оценка производилась путём определения максимального слека от входа `clk` схемы `test_processor_assembly` до выходных портов всех подключенных к нему модулей на основе двух внутренних моделей распространения сигнала в данной ПЛИС. Модели отличаются лишь температурой окружающей среды. Таким образом были получены следующие результаты:

1. Модель Slow 1200 mV 85 C:
  - (a) Setup: 1.263 нс
  - (b) Hold: 0.361 нс
  - (c) Минимальная ширина импульса: 5.613 нс
  - (d) Максимальная частота `clk`: 93.14 МГц
2. Модель Slow 1200 mV 0 C:
  - (a) Setup: 1.825 нс



(b) Hold: 0.323 нс

(c) Минимальная ширина импульса: 5.555 нс

(d) Максимальная частота clk: 98.28 МГц

## Часть IV

# Заключение

В результате выполнения дипломной работы был создан процессор, удовлетворяющий всем начальным требованиям. Он был протестирован с помощью симулятора сначала по блокам (на ранней стадии), потом в составе всей системы с использованием двух тестовых программ. Далее, для оценки эффективности данной реализации процессора был произведён синтез двумя различными инструментами, в ходе чего была получена информация о его площади (сложности) и временных характеристиках (максимальная рабочая частота). В таком виде система была выложена в открытый доступ.

Предполагается продолжение развития данной процессорной системы после сдачи дипломного проекта. Некоторые из краткосрочных целей:

- Реализовать часть АЛУ и инструкции для работы с числами с плавающей точкой одинарной точности (IEEE 754).
- Добавить operand forwarding в качестве меры по уменьшению задержек при ошибках конвейера.
- Добавить в ядро поддержку режима прерывания и контроллер прерываний (в периферийные устройства).
- Добавить MMU для реализации концепции Единого Адресного Пространства (отобразить ПЗУ, ОЗУ и периферию на одно адресное пространство).
- Произвести непосредственную проверку путём синтеза и загрузки в ПЛИС.

## Список литературы

- [1] Dadda L. Some schemes for parallel multipliers //Alta frequenza. – 1965. – Т. 34. – №. 5. – С. 349-356.
- [2] Lynch T., Swartzlander Jr E. E. A spanning tree carry lookahead adder //Computers, IEEE Transactions on. – 1992. – Т. 41. – №. 8. – С. 931-939.
- [3] Pillmeier M. R., Schulte M. J., Walters III E. G. Design alternatives for barrel shifters //International Symposium on Optical Science and Technology. – International Society for Optics and Photonics, 2002. – С. 436-447.
- [4] Microprocessor Design [Электронный ресурс]: электронная книга // сайт wikibooks.org – Режим доступа : [https://en.wikibooks.org/wiki/Microprocessor\\_Design](https://en.wikibooks.org/wiki/Microprocessor_Design)

# Приложение 1. Instruction Set Architecture

## 1 Введение

### 1.1 Общее описание


Процессор УП-1 обладает монолитной 32-битной архитектурой с типом доступа к памяти/периферии load-store, совмещённым доступом к памяти/периферии, отдельным доступом к регистрам и четырёхстадийным конвейером, что означает следующее:

- Размер любой инструкции, мгновенного значения, чтения/записи памяти/периферии, регистров и т.д. равен 32 битам
- Большинство инструкций могут работать только с регистрами (кроме операций load-store)
- В наборе есть класс инструкций, осуществляющий доступ к памяти/периферии
- Чтение/запись в память/периферию происходит на одной и той же стадии конвейера, что исключает возможность появления ошибок конвейера (pipeline hazards)
- Чтение/запись в регистры, в свою очередь, происходят на разных стадиях конвейера (чтение на первой, запись на четвёртой), что приводит к возможности возникновения ошибок конвейера, а значит требует мер по их устранению.

### 1.2 Формат инструкции


Как было сказано ранее, каждая инструкция (машинное слово) имеет размер 32 бита. По строению инструкции подразделяются на два вида:

1. Инструкция с тремя и менее операндами. Такая инструкция может иметь до двух входных операндов и до одного выходного. Любой из входных операндов может быть заменён на мгновенное значение. Инструкции такого типа выглядят следующим образом:



Поля:

- (op)code - ОPCODE, код операции
  - (cond)itional code - Код условного исполнения
  - Reg A, B - входные операнды
  - Reg C - выходной операнд
  - (imm)ediate operation - Код подстановки мгновенного значения (см. далее)
  - X - неиспользуемые биты
2. Инструкция с четырьмя операндами. Такая инструкция имеет два входных операнда и два выходных, что позволяет сполна использовать ресурсы регистрового файла (напомню, что он четырёхпортовый - два порта на чтение и два на запись). Однако, инструкция такого типа не может использовать подстановку мгновенных значений. Выглядит такая инструкция следующим образом:



Поля:

- (op)code - ОPCODE, код операции
- (cond)itional code - Код условного исполнения
- Reg A, B - входные операнды
- Reg C, D - выходные операнды
- X - неиспользуемый бит

Стоит заметить, что почти все (кроме двух ????) инструкции имеют трёхоперандный формат, а значит почти все инструкции могут использовать подстановку мгновенных значений.

### 1.3 Условное исполнение

Каждая инструкция (кроме, пожалуй, NOP, в котором он не учитывается) имеет код условного исполнения. Такой код позволяет производить условные вычисления следующим образом:

- Если условие, связанное с условным кодом выполняется, то инструкция без изменений спускается по конвейеру, производя необходимые изменения.
- Если же такое условие не выполняется, то на стадиях записи в память/периферию/регистры эта инструкция подменяется на чистый NOP, то есть эффективно пропускается. Флаги такая инструкция также не изменяет.

Такой подход позволяет крайне эффективно организовывать условные секции в машинном коде, путём отказа от ветвления, которое требует очистки конвейера, а значит имеет задержку исполнения в 4 такта.

Условные коды работают с флагами исполнения. Таких флагов всего 4:

1. (N)egative - Отрицательный результат. Этот флаг равен самому старшему биту результата.
2. (Z)ero - Нулевой результат. Этот флаг выставляется, когда результат равен беззнаковому нулю.
3. (C)arry, или также Unsigned Overflow - беззнаковое переполнение в результате арифметической или сдвиговой операции
4. Signed o(V)erflow - знаковое переполнение в результате арифметической или сдвиговой операции

Условие исполнения задаётся четырёхбитным полем cond, которое присутствует в каждой инструкции:

0000: EQ - «Равен». Условие -  $Z$

0001: NEQ - «Не равен». Условие -  $\overline{Z}$

0010: HS - «Больше или равен беззнаковый». Условие -  $C$

0011: LO - «Строго меньше беззнаковый». Условие -  $\overline{C}$

0100: NEG - «Отрицательный». Условие -  $N$

- 0101: POS - «Положительный». Условие -  $\overline{N}$
- 0110: SOV - «Знаковое переполнение». Условие -  $V$
- 0111: NSOV - «Отсутствие знакового переполнения». Условие -  $\overline{V}$
- 1000: HI - «Строго больше беззнаковый». Условие -  $C \wedge \overline{Z}$
- 1001: LS - «Меньше или равен беззнаковый». Условие -  $\overline{C} \wedge Z$
- 1010: GE - «Больше либо равен знаковый». Условие -  $N = V$
- 1011: LT - «Строго меньше знаковый». Условие -  $N \neq V$
- 1100: GT - «Строго больше знаковый». Условие -  $\overline{Z} \wedge (N = V)$
- 1101: LE - «Меньше либо равен знаковый». Условие -  $Z \wedge (N \neq V)$
- 1110: AL - «Всегда». Всегда выполняется.
- 1111: NV - «Никогда». Никогда не выполняется.

## 1.4 Мгновенные значения

Инструкции трёхоперандного типа могут производить подстановку мгновенных значений на место любого из своих входных операндов. Такое поведение инструкции регулируется полем *imm* следующим образом:

- 00: Мгновенные значения отсутствуют
- 01: Мгновенное значение подставляется в операнд В
- 10: Мгновенное значение подставляется в операнд А
- 11: Первое мгновенное значение подставляется в операнд А, второе - в операнд В

В зависимости от значения поля *imm* следующие после инструкции одно/два слова будут восприняты как мгновенные значения для соответствующих операндов. Такая инструкция будет задержана на первой стадии конвейера до тех пор, пока не будут получены все необходимые мгновенные значения, что соответствует одному/двум тактам задержки.

Следует также заметить, что операции с памятью один из операндов подставляют в поле «Адрес» интерфейса, которое следует отличным от стандартных регистров А и В путём, поэтому мгновенное значение тоже будет подставлено в адрес и пройдёт мимо стадии исполнения.

## 1.5 Набор инструкций

Процессор УП-1 обладает достаточно большим набором инструкций, что позволяет ему быть предельно понятным для конечного пользователя. Всего в наборе содержится 35 инструкций, которые можно подразделить на следующие классы:

- Логические инструкции - or, nor, and, nand, inv, xor (logic)
- Сдвиги - арифметический, логический и циклический, влево и вправо (shift)
- Арифметические операции - сумма, разность, беззнаковое произведение, инкремент/декремент, сравнение (arith)
- Операции потока исполнения - прыжок, вызов и возврат (branch)
- Операции с ОЗУ (mem)
- Операция перемещения регистр-регистр (в т.ч двойная) и пустая операция (mov и por)
- Операции с шиной периферических устройств (sys)

Тип инструкции задаётся значением семибитного поля opcode. Такое поле может вместить в себя до 128 инструкций. В данный момент набор содержит 33 инструкции, представленные в сводной таблице 4



Таблица 4: ISA

## Набор инструкций

№	Мнемоника	Описание	Опкод	Класс	Вид	Операнды				Данные	Флаги				Циклы
						A	B	C	D		N	Z	C	V	
1	NOP	No-op	0000000	nop	3 op	-	-	-	-	-	-	-	-	-	1
2	OR	Bitwise OR	0000001	logic	3 op	a	b	c	-	a,b->c	0	+	0	0	1
3	NOR	Bitwise NOR	0000010	logic	3 op	a	b	c	-	a,b->c	0	+	0	0	1
4	AND	Bitwise AND	0000011	logic	3 op	a	b	c	-	a,b->c	0	+	0	0	1
5	NAND	Bitwise NAND	0000100	logic	3 op	a	b	c	-	a,b->c	0	+	0	0	1
6	INV	Bitwise NOT	0000101	logic	3 op	a	-	c	-	a->c	0	+	0	0	1
7	XOR	Bitwise XOR	0000110	logic	3 op	a	b	c	-	a,b->c	0	+	0	0	1
8	XNOR	Bitwise XNOR	0000111	logic	3 op	a	b	c	-	a,b->c	0	+	0	0	1
9	LSL	Logical Shift Left	0001000	shift	3 op	a	b	c	-	a,b->c	+	+	+	0	1
10	LSR	Logical Shift Right	0001001	shift	3 op	a	b	c	-	a,b->c	+	+	+	0	1
11	ASR	Arithmetic Shift Right	0001010	shift	3 op	a	b	c	-	a,b->c	+	+	+	0	1
12	ASL	Arithmetic Shift Left	0001011	shift	3 op	a	b	c	-	a,b->c	+	+	+	0	1
13	CSR	Cyclic Shift Right	0001100	shift	3 op	a	b	c	-	a,b->c	+	+	+	0	1
14	CSL	Cyclic Shift Left	0001101	shift	3 op	a	b	c	-	a,b->c	+	+	+	0	1
15	ADD	Add w/o carry	0001110	arith	3 op	a	b	c	-	a,b->c	+	+	+	+	1
16	SUB	Subtract w/o carry	0001111	arith	3 op	a	b	c	-	a,b->c	+	+	+	+	1
17	MULL	Multiply and store low	0010000	arith	3 op	a	b	c	-	a,b->c	0	+	+	0	1
18	MULH	Multiply and store high	0010001	arith	3 op	a	b	c	-	a,b->c	0	+	+	0	1
19	MUL	Multiply and store both	0010010	arith	4 op	a	b	c	d	a,b->c,d	0	+	+	0	1

Набор инструкций - продолжение

20	CSG	Change Sign	0010011	arith	3 op	a	-	c	-	a -> c	+	+	+	+	1
21	INC	Increment	0010100	arith	3 op	a	-	c	-	a, +1 -> c	+	+	+	+	1
22	DEC	Decrement	0010101	arith	3 op	a	-	c	-	a, -1 -> c	+	+	+	+	1
23	CMP	Compare	0010110	arith	3 op	a	b	-	-	a, b	+	+	+	+	1
24	CMN	Compare with Negative	0010111	arith	3 op	a	b	-	-	a, -b	+	+	+	+	1
25	TST	Test	0011000	arith	3 op	a	b	-	-	a, b	0	+	0	0	1
26	BR	Branch	0011001	branch	3 op	a	-	-	-	a -> pc	-	-	-	-	4
27	RBR	Relative branch	0011010	branch	3 op	a	-	-	-	a, pc -> pc	-	-	-	-	4
28	BRL	Branch w/ Link	0011011	branch	3 op	a	-	-	-	a, pc -> pc, lr	-	-	-	-	4
29	RET	Return	0011100	branch	3 op	-	-	-	-	lr -> pc	-	-	-	-	4
30	LDR	Load from RAM	0011101	mem	3 op	a1	-	c	-	m[a1] -> c	-	-	-	-	1
31	STR	Store to RAM	0011110	mem	3 op	a1	b	-	-	b -> m[a1]	-	-	-	-	1
32	IN	Input from SYS	0011111	sys	3 op	a1	-	c	-	s[a1] -> c	-	-	-	-	1
33	OUT	Output to SYS	0100000	sys	3 op	a1	b	-	-	b -> s[a1]	-	-	-	-	1
34	MOVS	Move Single	0100001	mov	4 op	a	-	c	-	a -> c	-	-	-	-	1
35	MOV	Move Double	0100010	mov	3 op	a	b	c	d	a, b -> c, d	-	-	-	-	1

Целевые регистры:

a: Первый операнд АЛУ.

b: Второй операнд АЛУ.

c: Первый операнд записи в регистр.

d: Второй операнд записи в регистр.

a1: Первый адрес для записи в память/периферию.

pc: Program Counter, программный указатель, тж. r31. Указывает на следующую инструкцию.

lr: Link Register, адрес возврата, тж. r29. Содержит адрес возврата из процедуры.

m[x]: Содержимое ОЗУ по адресу x

s[x]: Периферийное устройство по адресу x

## 2 Описание

### 2.1 NOP

Пустая операция



Рис. 3: Машинное представление инструкции NOP

#### 2.1.1 Описание

No Operation, пустая инструкция

Пропускает один такт не меняя флагов исполнения

#### 2.1.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
-	-	-	-

#### 2.1.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Не может иметь кодов исполнения
- Не может использовать мгновенные значения
- Не производит запись в регистры, память и периферические устройства.
- Не меняет потока исполнения.

#### 2.1.4 Пример использования:

NOP //пропустить 1 такт

1.

0000000	0000	00000	00000	00000	01	0000
---------	------	-------	-------	-------	----	------

## 2.2 OR

Побитовое ИЛИ




Рис. 4: Машинное представление инструкции OR

### 2.2.1 Описание

Производит побитовое ИЛИ двух операндов и сохраняет результат в третий

### 2.2.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
0	+	0	0

### 2.2.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

### 2.2.4 Пример использования:

OR r0, 0x20 -> r1 // r0 ИЛИ 32 и сохранить а r1



## 2.3 NOR

Побитовое ИЛИ-НЕ




Рис. 5: Машинное представление инструкции NOR

### 2.3.1 Описание

Производит побитовое ИЛИ-НЕ двух операндов и сохраняет результат в третий

### 2.3.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
0	+	0	0

### 2.3.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

### 2.3.4 Пример использования:

NOR r1, 0xF0 -> r2 // r1 ИЛИ-НЕ 240 и сохранить в r2



## 2.4 AND

Побитовое И




Рис. 6: Машинное представление инструкции AND

### 2.4.1 Описание

Производит побитовое И двух операндов и сохраняет результат в третий

#### 2.4.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
0	+	0	0

#### 2.4.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

#### 2.4.4 Пример использования:

AND r0, 0xFF -> r1 // r0 и 255 и сохранить в r1



### 2.5 NAND

Побитовое И-НЕ




Рис. 7: Машинное представление инструкции NAND

#### 2.5.1 Описание

Производит побитовое И-НЕ двух операндов и сохраняет результат в третий

#### 2.5.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
0	+	0	0

### 2.5.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

### 2.5.4 Пример использования:

NAND r1, 0x80 -> r2 // r1 И-НЕ 128 и сохранить в r2



## 2.6 INV

Побитовая инверсия




Рис. 8: Машинное представление инструкции INV

### 2.6.1 Описание

Инвертирует содержимое операнда и сохраняет результат во второй.

### 2.6.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
0	+	0	0

### 2.6.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.



- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

#### 2.6.4 Пример использования:

INV r1 -> r2 // инвертировать r1 и сохранить в r2

1. 

0000101	1110	00001	00000	00010	00	0000
---------	------	-------	-------	-------	----	------

## 2.7 XOR

Побитовое ИСКЛЮЧАЮЩЕЕ ИЛИ

31	25	21	16	11	6	4	0
0000110	cond	reg A	reg B	reg C	imm	X	

Рис. 9: Машинное представление инструкции XOR

#### 2.7.1 Описание

Производит побитовое ИСКЛЮЧАЮЩЕЕ ИЛИ двух операндов и сохраняет результат в третий

#### 2.7.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
0	+	0	0

#### 2.7.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

#### 2.7.4 Пример использования:

XOR r1, 0xAA -> r2 // r1 ИСКЛ. ИЛИ 170 и сохранить в r2



## 2.8 XNOR

Побитовое ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ




Рис. 10: Машинное представление инструкции XNOR

#### 2.8.1 Описание

Производит побитовое ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ двух операндов и сохраняет результат в третий

#### 2.8.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
0	+	0	0

#### 2.8.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

### 2.8.4 Пример использования:

XNOR r1, 0x55 -> r2 // r1 ИСКЛ. ИЛИ-НЕ 85 и сохранить в r2



## 2.9 LSL

Логический сдвиг влево




Рис. 11: Машинное представление инструкции LSL

### 2.9.1 Описание

Сдвигает содержимое первого операнда влево на количество бит, соответствующее младшим пяти битам второго операнда и сохраняет результат в третий операнд. Операция аналогична беззнаковому делению на два в степени второй операнд с округлением вниз.

### 2.9.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
+	+	+	0


### 2.9.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

### 2.9.4 Пример использования:

LSL r2, 0x04 -

> r1 // сдвинуть r2 влево на 4 бита и сохранить в r1



## 2.10 LSR

Логический сдвиг вправо




Рис. 12: Машинное представление инструкции LSR

### 2.10.1 Описание

Сдвигает содержимое первого операнда вправо на количество бит, соответствующее младшим пяти битам второго операнда и сохраняет результат в третий операнд. Операция аналогична беззнаковому умножению на два в степени второй операнд.

### 2.10.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
+	+	+	0

### 2.10.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

#### 2.10.4 Пример использования:

LSR r2, r0 -

> r1 // сдвинуть r2 влево на (r0) бит и сохранить в r1

1.

0001001	1110	00010	00000	00001	00	0000
---------	------	-------	-------	-------	----	------

## 2.11 ASR

Арифметический сдвиг вправо




Рис. 13: Машинное представление инструкции ASR

### 2.11.1 Описание

Сдвигает содержимое первого операнда вправо на количество бит, соответствующее младшим пяти битам второго операнда, сохраняя и распространяя при этом самый старший бит (знак) и сохраняет результат в третий операнд. Операция аналогична знаковому умножению на два в степени второй операнд.

### 2.11.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
+	+	+	0

### 2.11.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

#### 2.11.4 Пример использования:

ASR r2, r0 -> r1 // сдвинуть с сохранением знака r2 на (r0)  
// бит и сохранить в r1

1. 

0001010	1110	00010	00000	00001	00	0000
---------	------	-------	-------	-------	----	------

## 2.12 ASL

Арифметический сдвиг влево




Рис. 14: Машинное представление инструкции ASL

#### 2.12.1 Описание

Сдвигает содержимое первого операнда влево на количество бит, соответствующее младшим пяти битам второго операнда, сохраняя при этом самый старший бит (знак) и сохраняет результат в третий операнд. Операция аналогична знаковому делению на два в степени второй операнд с округлением вниз.

#### 2.12.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
+	+	+	0


#### 2.12.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

#### 2.12.4 Пример использования:

ASL r2, 0x04 -

> r1 // сдвинуть r2 влево с сохранением знака на  
// 4 бита и сохранить в r1



### 2.13 CSR

Циклический сдвиг вправо




Рис. 15: Машинное представление инструкции CSR

#### 2.13.1 Описание

Циклически сдвигает (вращает) содержимое первого операнда вправо на количество бит, соответствующее младшим пяти битам второго операнда и сохраняет результат в третий операнд.

#### 2.13.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
+	+	+	0

#### 2.13.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

### 2.13.4 Пример использования:

CSR r2, r0 -> r1 // Циклический сдвиг r2 на (r0)  
// бит и сохранение в r1

1. 

0001010	1110	00010	00000	00001	00	0000
---------	------	-------	-------	-------	----	------

## 2.14 CSL

Арифметический сдвиг влево




Рис. 16: Машинное представление инструкции CSL

### 2.14.1 Описание

Циклически сдвигает содержимое первого операнда влево на количество бит, соответствующее младшим пяти битам второго операнда и сохраняет результат в третий операнд.

### 2.14.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
+	+	+	0


### 2.14.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.



#### 2.14.4 Пример использования:

CSL r2, 0x04 -> r1 // Циклический сдвиг r2 влево на  
// 4 бита и сохранение в r1



### 2.15 ADD

Сложение




Рис. 17: Машинное представление инструкции ADD

#### 2.15.1 Описание

Суммирует первый и второй операнд и сохраняет сумму в третий. Поддерживает отрицательные числа в дополнительном коде (two's complement, дополнение к двойке). В случае отрицательного результата, он также будет представлен в дополнительном коде.

#### 2.15.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
+	+	+	+

#### 2.15.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

### 2.15.4 Пример использования:

ADD 0x02, 0x02 -> r1 // сложить 2 и 2 и сохранить в r1



## 2.16 SUB

Вычитание




Рис. 18: Машинное представление инструкции SUB

### 2.16.1 Описание

Вычитает второй операнд из первого и сохраняет разность в третий. Поддерживает отрицательные числа в дополнительном коде (two's complement, дополнение к двойке). В случае отрицательного результата, он также будет представлен в дополнительном коде.

### 2.16.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
+	+	+	+

### 2.16.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

### 2.16.4 Пример использования:

SUB r1, r2 -> r3 // вычесть r2 из r1 и сохранить в r3

1. 

0001111	1110	00001	00010	00011	00	0000
---------	------	-------	-------	-------	----	------

## 2.17 MULL

Умножение (32-битная версия)




Рис. 19: Машинное представление инструкции MULL

### 2.17.1 Описание

Производит умножение первого и второго операнда и сохраняет младшее слово в третий. Эквивалентна 32-битному умножению. При ненулевом старшем слове выставляется флаг C. Знак ???

### 2.17.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
0	+	+	0

### 2.17.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

### 2.17.4 Пример использования:

MULL 0x42, r2 -> r3 // Умножить 0x42 на r2 и сохранить в r3



## 2.18 MULH

Умножение с сохранением старшего слова.




Рис. 20: Машинное представление инструкции MULH

### 2.18.1 Описание

Производит умножение первого и второго операнда и сохраняет старшее слово в третий. При ненулевом старшем слове выставляется флаг C.

### 2.18.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
0	+	+	0

### 2.18.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

### 2.18.4 Пример использования:

MULH 0x42, r2 -> r3 // Умножить 0x42 на r2 и сохранить  
// старшее слово в r3



## 2.19 MUL

Умножение (полная версия)




Рис. 21: Машинное представление инструкции MUL

### 2.19.1 Описание

Производит умножение первого и второго операнда и сохраняет младшее слово в третий, старшее - в четвёртый. При ненулевом старшем слове выставляется флаг C. Операция беззнаковая, т.е. знаки входных операндов никак не учитываются.

### 2.19.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
0	+	+	0

### 2.19.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Не может использовать мгновенные значения.
- Производит две записи в регистр.
- Не меняет потока исполнения.

### 2.19.4 Пример использования:

MUL r1, r2 -> r3, r4 // Умножить r1 на r2 и сохранить  
// младший бит в r3, старший в r4



## 2.20 CSG

Изменить знак




Рис. 22: Машинное представление инструкции CSG

### 2.20.1 Описание

Изменяет знак содержимого операнда 1 на противоположный (в дополнительном коде) и сохраняет во второй.

### 2.20.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
+	+	+	+

### 2.20.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

### 2.20.4 Пример использования:

CSG r1 -> r2 // инвертировать знак r1 и сохранить в r2



## 2.21 INC

Инкремент




Рис. 23: Машинное представление инструкции INC

### 2.21.1 Описание

Инкрементирует, то есть увеличивает на единицу содержимое первого операнда и сохраняет во второй.

### 2.21.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
+	+	+	+

### 2.21.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

### 2.21.4 Пример использования:

INC r1 -> r2 // инкремент r1 с сохранением в r2

1. 

0010100	1110	00001	00000	00010	00	0000
---------	------	-------	-------	-------	----	------

## 2.22 DEC

Декремент




Рис. 24: Машинное представление инструкции DEC

### 2.22.1 Описание

Декрементирует, то есть уменьшает на единицу содержимое первого операнда и сохраняет во второй.

### 2.22.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
+	+	+	+

### 2.22.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

### 2.22.4 Пример использования:

DEC r1 -> r2 // декремент r1 с сохранением в r2

1. 

0010101	1110	00001	00000	00010	00	0000
---------	------	-------	-------	-------	----	------

## 2.23 CMP

Сравнение

0010110							cond				reg A					reg B					X					imm		X	
31							25				21					16					11					6		4	

Рис. 25: Машинное представление инструкции CMP

### 2.23.1 Описание

Производит сравнение двух операндов и выставляет флаги исполнения в соответствии с ним. Эквивалентна разности первого операнда со вторым без сохранения результата. Все условные коды поименованы относительно результата этой инструкции.

### 2.23.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
+	+	+	+




### 2.23.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Не производит запись в регистры, память и периферические устройства.
- Не меняет потока исполнения.

### 2.23.4 Пример использования:

CMR r1, 0x01 // Сравнить r1 с 1

DEC<sub>EQ</sub> r1 -> r1 // Если равен - декрементировать



## 2.24 CMN

Сравнение с обратным знаком




Рис. 26: Машинное представление инструкции CMN

### 2.24.1 Описание

Производит сравнение первого операнда с вторым операндом с обращённым знаком и выставляет флаги исполнения в соответствии с ним. Эквивалентна сумме операндов без сохранения результата. Все условные коды поименованы относительно результата этой инструкции.

### 2.24.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
+	+	+	+

### 2.24.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Не производит запись в регистры, память и периферические устройства.
- Не меняет потока исполнения.

### 2.24.4 Пример использования:

CMN r1, 0x00 // Сравнить r1 с 0  
CSG<sub>LT</sub> r1 -> r1 // Если строго меньше -  
изменить знак на противоположный



## 2.25 TST

Проверка ( «И» )




Рис. 27: Машинное представление инструкции TST

### 2.25.1 Описание

Производит побитовое И двух операндов и выставляет флаг Z в зависимости от результата. Подходит для быстрой проверки по битовой маске (см. пример)

### 2.25.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
0	+	0	0

### 2.25.3 Свойства инструкции:


- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Не производит запись в регистры, память и периферические устройства.
- Не меняет потока исполнения.

### 2.25.4 Пример использования:

TST r1, 0x80 // Проверить наличие в r1 восьмого бита

INV<sub>NEQ</sub> r2 -> r1 // Если присутствует - инвертировать r2 в r1

INV<sub>EQ</sub> r3 -> r1 // Иначе инвертировать r3 в r1



## 2.26 BR

Прямой переход




Рис. 28: Машинное представление инструкции BR

### 2.26.1 Описание

Производит прямой переход по адресу в операнде.

### 2.26.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
-	-	-	-


### 2.26.3 Свойства инструкции:

- Исполнение занимает 4 такта.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр pc.
- Изменяет поток исполнения.

### 2.26.4 Пример использования:

TST r0, 0x80000000 // Проверить присутствие в r0 32-го бита

BR<sub>NEQ</sub> 0x00000000 // Если присутствует - перейти по адресу 0



## 2.27 RBR

Относительный переход




Рис. 29: Машинное представление инструкции RBR

### 2.27.1 Описание

Производит переход по смещению в операнде относительно счётчика инструкций. Подходит для реализации последовательного сравнения с константой (конструкции типа case)

### 2.27.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
-	-	-	-

### 2.27.3 Свойства инструкции:

- Исполнение занимает 4 такта.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр *pc*.
- Изменяет поток исполнения.

### 2.27.4 Пример использования:

ADD *r0*, 0x4000 -> *r0*    // Прибавить к *r0* смещение 4000h  
RBR *r0*                      // Перейти по смещению *r0*



## 2.28 BRL

Переход с сохранением адреса возврата




Рис. 30: Машинное представление инструкции BRL

### 2.28.1 Описание

Сохраняет текущий адрес в *lr* и производит прямой переход по адресу в первом операнде. Подходит для реализации вызовов процедур.

### 2.28.2 Флаги, затрагиваемые данной инструкцией:


N	Z	C	V
-	-	-	-

### 2.28.3 Свойства инструкции:

- Исполнение занимает 4 такта.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистры pc и lr.
- Изменяет поток исполнения.

### 2.28.4 Пример использования:

CMP r0, 0x00 // Сравнение r0 с 0  
BRL<sub>LE</sub> 0x4000 // Если меньше либо равен -  
перейти в процедуру 0x4000  
BRL<sub>GT</sub> 0x4200 // Иначе перейти в процедуру 0x4200



## 2.29 RET

Возврат




Рис. 31: Машинное представление инструкции RET

### 2.29.1 Описание

Производит прямой переход по адресу, сохранённому в *lr*. Предназначена для организации возврата из процедур.

### 2.29.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
-	-	-	-

### 2.29.3 Свойства инструкции:


- Исполнение занимает 4 такта.
- Может исполняться условно.
- Не может использовать мгновенные значения.
- Производит запись в регистр *pc*.
- Изменяет поток исполнения.

### 2.29.4 Пример использования:

```

0x1000: BRL 0x4000    // Перейти в процедуру 0x4000
0x4000: .....        // Тело процедуры
0x41FF: RET           // Конец процедуры - возврат (в 0x1002)

```



## 2.30 LDR

Чтение из ОЗУ




Рис. 32: Машинное представление инструкции LDR

### 2.30.1 Описание

Читает содержимое ОЗУ по адресу в первом операнде и сохраняет его во второй операнд

### 2.30.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
-	-	-	-


### 2.30.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

### 2.30.4 Пример использования:

LDR r15 -

> r1 // Чтение ОЗУ по адресу в r15 с сохранением в r1



## 2.31 STR

Запись в ОЗУ




Рис. 33: Машинное представление инструкции STR



### 2.31.1 Описание

Записывает содержимое второго операнда в ОЗУ по адресу в первом операнде.

### 2.31.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
-	-	-	-

### 2.31.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр и ОЗУ.
- Не меняет потока исполнения.

### 2.31.4 Пример использования:

STR r15, r1 // Запись r1 по адресу в r15

1. 

0011110	1110	01111	00001	00000	00	0000
---------	------	-------	-------	-------	----	------

## 2.32 IN

Чтение из периферийного регистра

0011111							cond				reg A					X					reg C					imm		X			
31							25				21					16					11					6		4		0	

Рис. 34: Машинное представление инструкции IN

### 2.32.1 Описание

Читает содержимое периферийного регистра, находящегося по адресу в первом операнде и сохраняет его во второй операнд

### 2.32.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
-	-	-	-

### 2.32.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

### 2.32.4 Пример использования:

IN r15 -

> r1 // Чтение периферии по адресу в r15 с сохранением в r1

1. 

0011111	1110	01111	00000	00001	00	0000
---------	------	-------	-------	-------	----	------

## 2.33 OUT

Запись в периферийный регистр

<i>0100000</i>							<i>cond</i>				<i>reg A</i>					<i>reg B</i>					<i>X</i>					<i>imm</i>		<i>X</i>			
31							25				21					16					11					6		4		0	

Рис. 35: Машинное представление инструкции STR

### 2.33.1 Описание

Записывает содержимое второго операнда в периферийный регистр, находящийся по адресу в первом операнде.

### 2.33.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
-	-	-	-

### 2.33.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр и периферию.
- Не меняет потока исполнения.

### 2.33.4 Пример использования:

OUT r15, r1 // Запись r1 в регистр по адресу в r15

1. 

0100000	1110	01111	00001	00000	00	0000
---------	------	-------	-------	-------	----	------

## 2.34 MOVS

Копирование регистра




Рис. 36: Машинное представление инструкции MOVS

### 2.34.1 Описание

Копирует содержимое первого операнда во второй.

### 2.34.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
-	-	-	-

### 2.34.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение

- Производит запись в регистр.
- Не меняет потока исполнения.

#### 2.34.4 Пример использования:

MOVS r0 -> r15 // Скопировать r0 в r15

1. 

0100001	1110	00000	00000	01111	00	0000
---------	------	-------	-------	-------	----	------

### 2.35 MOV

Копирование двух регистров

31	25	21	16	11	6	1	0
0100010	cond	reg A	reg B	reg C	reg D	X	

Рис. 37: Машинное представление инструкции MOV

#### 2.35.1 Описание

Копирует содержимое первого операнда в третий, а содержимое второго - в четвёртый.

#### 2.35.2 Флаги, затрагиваемые данной инструкцией:

N	Z	C	V
-	-	-	-

#### 2.35.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Не может использовать мгновенные значения.
- Производит запись в регистр.
- Не меняет потока исполнения.

#### 2.35.4 Пример использования:

MOV r0, r1 -> r15, r16 // Скопировать r0 в r15, r1 в r16

1. 

0100010	1110	00000	00001	01111	10000	0
---------	------	-------	-------	-------	-------	---

# Приложение 2. Исходный код

## 3 Структура

Данный проект содержит в себе две части:

1. Процессор УП-1.
2. MultiplierGenerator.

Исходные коды выложены в свободный доступ в сети Интернет по адресу:

<https://github.com/m0r0zzz/CPU32>

### 3.1 Процессор УП-1

RTL-описание процессора с RISC-архитектурой. Язык описания - Verilog (синтезируемая часть стандарта).

Проекту принадлежат следующие файлы:

1. adder.v - Сумматор с параллельным переносом
2. alu.v - Арифметико-логическое устройство
3. execute.v - Стадия «Execute» конвейера
4. gpio.v - Периферийное устройство «Контроллер GPIO»
5. gpio\_mux.v - Периферийное устройство «Выходной мультиплексор»
6. insn\_decoder.v - Стадия «Decode» конвейера
7. memory\_op.v - Стадия «Memory/Periph» конвейера
8. pipeline\_interface.v - Стадия «Interface» конвейера
9. ram.v - ОЗУ процессора
10. register\_wb.v - Стадия «Register WB» конвейера
11. regs.v - Регистровый файл процессора
12. shift.v - Комбинированный регистр быстрого сдвига/вращения

13. test\_periph\_assembly.v - Модуль верхнего уровня для периферических устройств
14. test\_pipeline\_assembly.v - Модуль верхнего уровня для конвейера
15. test\_processor\_assembly.v - Модуль верхнего уровня для процессорной системы
16. main.v - Главный тестовый модуль процессора, с двумя тестовыми программами

## **3.2 MultiplierGenerator**

Генератор умножителей по схеме Дадды. Язык программирования - C++ (стандарт C++14).

Проекту принадлежат следующие файлы:

1. Gate.hpp - Главная логика сборки умножителей и необходимые для этого примитивы (заголовочный файл с кодом).
2. Main.cpp - Точка входа приложения. Главная логика работы приложения, а именно порядок приёма аргументов и консольный интерфейс.
3. testcase.v - Схема для тестирования сгенерированных умножителей. Язык описания - Verilog.

# **4 Метрики кода**

## **4.1 Процессор УП-1**

В таблице 5 представлены метрики кода проекта процессора УП-1. Файл mult.v в основной расчёт (без скобок) не берётся, т.к. он сгенерирован программой из проекта MultiplierGenerator. Число в скобках отображает метрики с включением сгенерированного mult.v.

Файл	Язык	Пустых строк	Комментариев	Строк кода
mult.v (GENERATED)	Verilog	- (17)	- (3)	- (4123)
insn_decoder.v	Verilog	43	148	530
main.v	Verilog	20	11	265
memory_op.v	Verilog	18	33	211
alu.v	Verilog	44	6	197
shift.v	Verilog	57	53	158
test_pipeline_assembly.v	Verilog	51	24	130
execute.v	Verilog	25	0	102
adder.v	Verilog	29	3	82
ram.v	Verilog	17	18	78
pipeline_interface.v	Verilog	18	0	77
gpio_mux.v	Verilog	10	9	69
register_wb.v	Verilog	9	0	66
gpio.v	Verilog	7	5	51
test_periph_assembly.v	Verilog	12	20	41
regs.v	Verilog	15	4	37
test_processor_assembly.v	Verilog	12	5	32
ВСЕГО	Verilog	387 (404)	339 (342)	2126 (6249)

Таблица 5: Метрики кода проекта CPU32

## 4.2 MultiplierGenerator

В таблице 6 представлены метрики кода проекта генератора умножителей Дадды

Файл	Язык	Пустых строк	Комментариев	Строк кода
Gate.hpp	C++	71	17	354
testcase.v	Verilog	8	0	36
Main.cpp	C++	12	0	24
ВСЕГО	C++	83	17	378
	Verilog	8	0	36
	BCE	91	17	414

Таблица 6: Метрики кода проекта MultiplierGenerator