МИНОБРНАУКИ РОССИИ

Федеральное государственное автономное образовательное учреждение высшего образования «Национальный исследовательский университет «Московский институт электронной техники»

> Факультет электроники и компьютерных технологий (ЭКТ) Кафедра проектирования и конструирования интегральных микросхем

Кареев Кирилл Андреевич

Бакалаврская работа по направлению 09.03.01 «Информатика и вычислительная техника»

"Разработка RTL-описания интегрированного микропроцессорного модуля с RISCархитектурой"

Студент	 Кареев К.А.
Научный руководитель,	
к.т.н., доцент каф. ПКИМС	 Гусев С.В.

Москва 2016

Содержание

Ι	Вв	ведение	1
II	\mathbf{P}^{ϵ}	еализация	3
1	Стр	оение ядра	3
2	Кон	ивейер	6
	2.1	Назначение стадий	6
	2.2	Стадия «Decode»	7
	2.3	Стадия «Interface»	7
	2.4	Стадия «Execute»	8
	2.5	Стадия «Memory/Periph»	9
	2.6	Стадия «Register WB»	10
	2.7	Ошибки конвейера	11
3	ΑЛ	У	11
	3.1	Строение АЛУ	11
	3.2	Сумматор/Вычитатель	14
	3.3	Комбинированный регистр быстрого сдвига/вращения	14
	3.4	Умножитель	15
	3.5	Блок побитовых операций	16
	3.6	Декодер команд	17
4	Пам	АТВ	18
	4.1	Виды памяти	18
	4.2	Регистровый файл	18
	4.3	ОЗУ	19
5	Пер	риферия	19
	5.1	Строение шины	19
	5.2	Выхолной мультиплексор	20

	5.3	Контроллер GPIO	1
	5.4	Адресация	1
II	ΙΙ	Результаты 23	3
6	Сим	муляция 23	3
	6.1	Средства симуляции	3
	6.2	Тестовая программа	4
		6.2.1 Описание	4
		6.2.2 Исходный код	5
		6.2.3 Временные диаграммы	6
	6.3	Программа «Фибоначчи»	1
		6.3.1 Описание	1
		6.3.2 Исходный код	2
		6.3.3 Временные диаграммы	3
7	Син	нтез 43	3
	7.1	Средства синтезирования	3
	7.2	Результаты синтезирования	4
	7.3	Результаты временного анализа	4
IJ	7 3	Заключение 45	5
\mathbf{V}	П	Гриложение 1. Instruction Set Architecture 47	7
8	Вве	едение 47	7
	8.1	Общее описание	7
	8.2	Формат инструкции	8
	8.3	Условное исполнение	
	8.4	Мгновенные значения	_
	8.5	Набор инструкций	

9	Опи	ісание	56
	9.1	NOP	56
		9.1.1 Описание	56
		9.1.2 Флаги, затрагиваемые данной инструкцией:	56
		9.1.3 Свойства инструкции:	56
		9.1.4 Пример использования:	56
	9.2	OR	57
		9.2.1 Описание	57
		9.2.2 Флаги, затрагиваемые данной инструкцией:	57
		9.2.3 Свойства инструкции:	57
		9.2.4 Пример использования:	57
	9.3	NOR	58
		9.3.1 Описание	58
		9.3.2 Флаги, затрагиваемые данной инструкцией:	58
		9.3.3 Свойства инструкции:	58
		9.3.4 Пример использования:	58
	9.4	AND	59
		9.4.1 Описание	59
		9.4.2 Флаги, затрагиваемые данной инструкцией:	59
		9.4.3 Свойства инструкции:	59
		9.4.4 Пример использования:	59
	9.5	NAND	60
		9.5.1 Описание	60
		9.5.2 Флаги, затрагиваемые данной инструкцией:	60
		9.5.3 Свойства инструкции:	60
		9.5.4 Пример использования:	60
	9.6	INV	61
		9.6.1 Описание	61
		9.6.2 Флаги, затрагиваемые данной инструкцией:	61
		9.6.3 Свойства инструкции:	61
		9.6.4 Пример использования:	61
	9.7	XOR	62
		9.7.1 Описание	62

	9.7.2	Флаги, затрагиваемые данной инструкцией:	62
	9.7.3	Свойства инструкции:	62
	9.7.4	Пример использования:	62
9.8	XNOR	,	63
	9.8.1	Описание	63
	9.8.2	Флаги, затрагиваемые данной инструкцией:	63
	9.8.3	Свойства инструкции:	63
	9.8.4	Пример использования:	63
9.9	LSL .		64
	9.9.1	Описание	64
	9.9.2	Флаги, затрагиваемые данной инструкцией:	64
	9.9.3	Свойства инструкции:	64
	9.9.4	Пример использования:	64
9.10	LSR .		65
	9.10.1	Описание	65
	9.10.2	Флаги, затрагиваемые данной инструкцией:	65
	9.10.3	Свойства инструкции:	65
	9.10.4	Пример использования:	66
9.11	ASR .		66
	9.11.1	Описание	66
	9.11.2	Флаги, затрагиваемые данной инструкцией:	66
	9.11.3	Свойства инструкции:	66
	9.11.4	Пример использования:	67
9.12	ASL .		67
	9.12.1	Описание	67
		Флаги, затрагиваемые данной инструкцией:	67
	9.12.3	Свойства инструкции:	67
	9.12.4	Пример использования:	68
9.13	CSR .		68
	9.13.1	Описание	68
	9.13.2	Флаги, затрагиваемые данной инструкцией:	68
	9.13.3	Свойства инструкции:	68
	9.13.4	Пример использования:	69

9.14	CSL .		69
	9.14.1	Описание	69
	9.14.2	Флаги, затрагиваемые данной инструкцией:	69
	9.14.3	Свойства инструкции:	69
	9.14.4	Пример использования:	70
9.15	ADD.		70
	9.15.1	Описание	70
	9.15.2	Флаги, затрагиваемые данной инструкцией:	70
	9.15.3	Свойства инструкции:	70
	9.15.4	Пример использования:	71
9.16	SUB .		71
	9.16.1	Описание	71
	9.16.2	Флаги, затрагиваемые данной инструкцией:	71
	9.16.3	Свойства инструкции:	72
	9.16.4	Пример использования:	72
9.17	MULL		72
	9.17.1	Описание	72
	9.17.2	Флаги, затрагиваемые данной инструкцией:	72
	9.17.3	Свойства инструкции:	73
	9.17.4	Пример использования:	73
9.18	MULH		73
	9.18.1	Описание	73
	9.18.2	Флаги, затрагиваемые данной инструкцией:	73
	9.18.3	Свойства инструкции:	74
	9.18.4	Пример использования:	74
9.19	MUL .		74
	9.19.1	Описание	74
	9.19.2	Флаги, затрагиваемые данной инструкцией:	75
	9.19.3	Свойства инструкции:	75
	9.19.4	Пример использования:	75
9.20	CSG .		75
	9.20.1	Описание	75
	9.20.2	Флаги, затрагиваемые данной инструкцией:	76

	9.20.3	Свойства инструкции:	76
	9.20.4	Пример использования:	76
9.21	INC		76
	9.21.1	Описание	76
	9.21.2	Флаги, затрагиваемые данной инструкцией:	77
	9.21.3	Свойства инструкции:	77
	9.21.4	Пример использования:	77
9.22	DEC		77
	9.22.1	Описание	77
	9.22.2	Флаги, затрагиваемые данной инструкцией:	77
	9.22.3	Свойства инструкции:	78
	9.22.4	Пример использования:	78
9.23	CMP		78
	9.23.1	Описание	78
	9.23.2	Флаги, затрагиваемые данной инструкцией:	78
	9.23.3	Свойства инструкции:	79
	9.23.4	Пример использования:	79
9.24	CMN		79
	9.24.1	Описание	79
	9.24.2	Флаги, затрагиваемые данной инструкцией:	80
	9.24.3	Свойства инструкции:	80
	9.24.4	Пример использования:	80
9.25	TST		80
	9.25.1	Описание	81
	9.25.2	Флаги, затрагиваемые данной инструкцией:	81
	9.25.3	Свойства инструкции:	81
	9.25.4	Пример использования:	81
9.26	BR .		82
	9.26.1	Описание	82
	9.26.2	Флаги, затрагиваемые данной инструкцией:	82
	9.26.3	Свойства инструкции:	82
	9.26.4	Пример использования:	82
9.27	RBR		83

	9.27.1	Описание	83
	9.27.2	Флаги, затрагиваемые данной инструкцией:	83
	9.27.3	Свойства инструкции:	83
	9.27.4	Пример использования:	84
9.28	BRL .		84
	9.28.1	Описание	84
	9.28.2	Флаги, затрагиваемые данной инструкцией:	84
	9.28.3	Свойства инструкции:	84
	9.28.4	Пример использования:	85
9.29	RET .		85
	9.29.1	Описание	85
	9.29.2	Флаги, затрагиваемые данной инструкцией:	86
	9.29.3	Свойства инструкции:	86
	9.29.4	Пример использования:	86
9.30	LDR .		86
	9.30.1	Описание	87
	9.30.2	Флаги, затрагиваемые данной инструкцией:	87
	9.30.3	Свойства инструкции:	87
	9.30.4	Пример использования:	87
9.31	STR .		87
	9.31.1	Описание	88
	9.31.2	Флаги, затрагиваемые данной инструкцией:	88
	9.31.3	Свойства инструкции:	88
	9.31.4	Пример использования:	88
9.32	IN		88
	9.32.1	Описание	88
	9.32.2	Флаги, затрагиваемые данной инструкцией:	89
	9.32.3	Свойства инструкции:	89
	9.32.4	Пример использования:	89
9.33	OUT .		89
	9.33.1	Описание	89
	9.33.2	Флаги, затрагиваемые данной инструкцией:	90
	9.33.3	Свойства инструкции:	90

	9.33.4 Пример использования:	90
9.34	4 MOVS	90
	9.34.1 Описание	90
	9.34.2 Флаги, затрагиваемые данной инструкцией:	90
	9.34.3 Свойства инструкции:	91
	9.34.4 Пример использования:	91
9.35	5 MOV	91
	9.35.1 Описание	91
	9.35.2 Флаги, затрагиваемые данной инструкцией:	91
	9.35.3 Свойства инструкции:	92
	9.35.4 Пример использования:	92
37T 1	П	งจ
VI I	Приложение 2. Исходный код	93
-		93
		93
10.2	2 MultiplierGenerator	94
11 Исх	ходные коды	94
11.1	Процессор УП-1	94
	11.1.1 adder.v	94
	11.1.2 alu.v	97
	11.1.3 execute.v	02
	11.1.4 gpio.v	05
	11.1.5 gpio_mux.v	06
	11.1.6 insn_decoder.v	08
	11.1.7 memory_op.v	26
	11.1.8 pipeline_interface.v	32
	11.1.9 ram.v	34
	11.1.10 register_wb.v	36
	11.1.11 regs.v	38
	11.1.12 shift.v	39
	11.1.13 test_periph_assembly.v	44

		11.1.14	ltest_p	pel	ine	_ ;	ass	ser	nb	oly	.v										146
		11.1.15	test_p	coce	esso	or_	_a	SS	en	ıb	ly.	v									151
		11.1.16	imain.v																		152
	11.2	Multip	lierGen	erat	or																161
		11.2.1	Gate.h	рp	•																161
		11.2.2	Main.c	pp	•																170
		11.2.3	testcas	e.v																	171
12	Мет	рики	кода																	1	172
	12.1	Проце	ссор УІ	I-1																	172
	12.2	Multip	lierGen	erat	or																173

Часть I

Введение

Главная цель моего дипломного проекта - создание процессора, пригодного для изучения программирования машинных кодов и общего процессоростроения. Для этого процессор должен удовлетворять следующим критериям:

- Простота работы с машинным кодом и ассемблерным представлением
- Единая внутренняя структура.
- Минимальное количество состояний.
- Открытость RTL-описания.

Для начала следует примерить на роль такого «учебного» процессора какой-нибудь из существующих. Было проведено некоторе исследование, в результате которого были выделены следующие процессорные системы и выявлены недостатки, котоые мешают эти системам удовлетворять заданным критериям:

1. ARM Thumb1:

- Сложность бинарного представления машинного кода (из-за упора на уменьшенный размер).
- Работа с дробными частями машинного слова.
- Сложность работы с ассемблерным представлением кода (следствие функциональной простоты).

2. OpenRISC 1000 (mor1kx):

• Наличие большого количества состояний процессора.

• Сложность RTL-описания, в основном из-за высокой функциональной развитости.

3. MIPS32:

- Относительно сложное построение инструкции
- Большинство реализаций не совместимы друг с другом

В результате было принято решение создать собственную процессорную систему с нестандартным набором инструкций.

Часть II

Реализация

1 Строение ядра

Ядро процессора - главная структура, в которой заключена вся логика его работы. Сюда входит конвейер, регистровый файл, оперативная память и адаптер к шине периферических устройств. Ядро процессора УП-1 обладает следующими свойствами:

- 32-битная архитектура
- Набор из 35 (заложено до 128) инструкций
- 32 РОН (Регистра общего назначения) шириной 32 бита с четырёхпортовым интерфейсом (2 чтение, 2 запись + особые линии для РС и LR)
- Регистры РС и LR (счётчик инструкций и адрес возврата) также являются общими (31 и 29 соответственно)
- Однотактовый умножитель с возможностью сохранения всего результата (2 слова)
- Однотактовый комбинированный регистр быстрого сдвига (циклический, арифметический и логический сдвиги)
- Комбинированный однотактовый полный сумматор-вычитатель.
- Раздельные шины памяти и периферический устройств
- 16 кодов условного исполнения
- Четырёхшаговая архитектура конвейера (Декодирование, Исполнение, Память/Периферия и Регистры)

• Двухпортовое однотактовое ОЗУ ёмкостью 4 КБ (1 Кс) (1- чтение, 1 - запись)

Схема построения ядра представлена на рисунке 1

Главная логика исполнения инструкций содержится в конвейере. Конвейер построен по типовой [design] для RISC процессоров пятистадийной схеме. Однако, в процессоре УП-1 отсутствует выделенная логика получения инструкций от ПЗУ, чем и объясняется наличие только четырёх стадий на схеме ядра. Стадия Decode выполняет роль декодера инструкций, а также подготавливает все необходимые данные для успешного их исполнения. Стадия Ехесите содержит основную вычислительную логику, а также блок вычисления условных кодов. Стадия Метогу/Регірһ является интерфейсом между ядром и шинами памяти и периферии. Стадия Register WB сохраняет результаты исполнения и завершает конвейер.




Рис. 1: Ядро (схема)

2 Конвейер

2.1 Назначение стадий

Конвейер процессора состоит из четырёх стадий, одной «невидимой» стадии и набора подстадий:

- 1. Decode. Получает от ПЗУ (по адресу в рс) инструкцию и подготавливает её к исполнению на остальных стадиях. Для этих целей стадия подготавливает управляющие сигналы для каждой из трёх последующих стадий и помещает их в следующую стадию. Также в этой стадии находится блок обработки ошибок конвейера, который исключает возможность чтения «не готовых» данных из регистров.
- 2. Interface Вспомогательная стадия, служит для равномерного распределения сигналов по стадиям и подстадиям. Работает синхронно со стадией Decode для обеспечения наивысшей производительности. Из-за такого поведения является «невидимой»
- 3. Execute. В этой стадии располагается АЛУ, которое и выполняет основную часть вычислений. Также здесь происходит вычисление флагов исполнения и подготовка на основе флагов результатов исполнения услоных кодов. Управляющие сигналы для оставшихся двух стадий помещаются в подстадию Hold.
- 4. Метогу/Регірh. Данная стадия является единственной точкой входавыхода для ОЗУ и периферийных устройств. Благодаря этому отсутствует необходимость в обработке ошибок конвейера по ОЗУ и периферии. В этой стадии происходит запись и чтение ОЗУ и периферийных регистров. Сигналы для последней стадии задерживаются на подстадии Hold
- 5. Register WB. Данная стадия производит запись результатов выполнения всех стадий в регистровый файл. Так как эта стадия является продуктом разделения операций чтения и записи в регистры, она

также является причиной внесения в стадию decode блока разрешения ошибок конвейера.

2.2 Стадия «Decode»

Декодер работает по следующему принципу:

- 1. Получает инструкцию и разделяет ещё на исполняемые части согласно схеме инструкции (см. Приложение 1)
- 2. Генерирует начальные управляющие сигналы для основных исполняющих блоков в соответствии с номером инструкции (АЛУ, память, регистры)
- 3. Производит получение содержимого регистров, указанных в инструкции, если необходимо.
- 4. В случае присутствия в инструкции флагов наличия мгновенных значений, производит постановку задержки исполнения, и во время этой задержки производит получение мгновенных значений из ПЗУ
- 5. В случае исполнения т.н. «длинных» инструкций (инструкции, занимающие больше 1 такта, например инструкции перехода) производит постановку задержки, равной времени исполнения инструкции
- 6. В случае присутствия ошибки конвейера, производит постановку задержки и запрещает инкремент счётчика инструкций до тех пор, пока сигнал ошибки не вернётся в единицу.

2.3 Стадия «Interface»

Интерфейс является «ширмой» между декодером и остальными стадиями.

Специальный сигнал d_pass позволяет подменить операцию, хранящуюся в нем на nop, что очень удобно для постановки всяческого рода задержек. Задержка срабатывания этой стадии подобрана таким образом, чтобы она (стадия) срабатывала одновременно со стадией декодера, что уменьшает эффективную длину конвейера, а значит и задержку срабатывания инструкций, требующих полного сброса конвейера.

Также интерфейс распределяет управляющие сигналы по соответствующим стадиям и подстадиям.

2.4 Стадия «Execute»

Стадия исполнения производит все заявленные в наборе инструкций вычисления. Внутри этой стадии находятся два блока:

- 1. Блок АЛУ основная вычислительная сила процессора.
- 2. Блок условного исполнения блок, производящий вычисление условного результата (cres) исходя из входного условного кода и флагов исполнения.

Входными для данной стадии являются следующие сигналы:

- а и b входные операнды, без изменений проводятся к АЛУ
- alu ор управляющий кода АЛУ, проводится к нему без изменений
- st регистр статуса регистр, содержащий флаги исполнения. Применяется в вычислении условного результата
- cond условный код.
- is_cond сигнал, определяющий необходимость вычисления условного результата. В случае, когда этот сигнал равен нулю, условный результат принудительно выставляется в единицу
- write_flags сигнал, определяющий флаги, которые будут перезаписаны текущей инструкцией

Стадия генерирует следующие сигналы:

• r1 и r2 - результаты вычислений (из АЛУ)

- n, z, c, v флаги, сгенерированные АЛУ
- cres условный результат
- cc сигнал, определяющий необходимость записи флагов в регистр st

2.5 Стадия «Memory/Periph»

Эта стадия является точкой входа/выхода для операций с ОЗУ и периферийными устройствами. Управляется эта стадия специальными командными сигналами r1_op и r2_op, для каждого входного операнда свой код управления. Кроме них, также используются следующие сигналы:

- 1. r1 и r2 входные операнды, приходят из стадии исполнения
- 2. a1 и a2 адресные операнды, заполняются на стадии декодирования.
- 3. proceed сигнал условного результата. Если он равен нулю, то командные сигналы принудительно выставляются в «сквозной NOP»
- 4. ram_r_line и sys_r_line линии чтения ОЗУ и периферии соответственно.

Также эта стадия генерирует следующие сигналы:

- 1. m1 и m2 выходные операнды
- 2. ram_w_line, sys_w_line, ram_w_addr, sys_w_addr etc. линии управления ОЗУ и периферией соответственно

Набор команд следующий:

- 0: Чистый NOP. Никаких операций не производится. В выходной операнд записывается 0
- 1: Сквозной NOP. Входной операнд просто копируется в выходной без изменений

- 2: Чтение из ОЗУ по адресу а1
- 3: Чтение из ОЗУ по адресу а2
- 4: Чтение из ОЗУ по адресу в другом операнде
- 5: Запись в ОЗУ по адресу а1
- 6: Запись в ОЗУ по адресу а2
- 7: Запись в ОЗУ по адресу в другом операнде
- 8: Чтение из периферии по адресу а1
- 9: Чтение из периферии по адресу а2
- 10: Чтение из периферии по адресу в другом операнде
- 11: Запись в периферию по адресу а1
- 12: Запись в периферию по адресу а2
- 13: Запись в периферию по адресу в другом операнде
- 14: Копирует входной операнд в противоположный выходной.

2.6 Стадия «Register WB»

Данная стадия производит сохранение результата, т.е. обратную запись в регистровый файл. Эта стадия также управляется специальным командным сигналом ор. Помимо него, также используются следующие сигналы:

- r1 и r2 входные операнды.
- а1 и а2 адреса для записи, заполняются декодером.
- proceed сигнал условного результата. Если он равен нулю, то командный сигнал принудительно переключается в NOP

Выходные сигналы этой стадии контролируют порты записи регистрового файла.

Набор команд представлен следующим образом:

- 0: NOP, записи не происходит
- 1: Запись r1 по адресу a1
- 2: Запись r1 по адресу a2
- 3: Запись r1 по адресу в r2
- 4: Запись r2 по адресу a1
- 5: Запись r2 по адресу a2
- 6: Запись r2 по адресу в r1
- 7: Запись r1 по адресу a1 и r2 по адресу a2
- 7: Запись r1 по адресу a2 и r2 по адресу a1

2.7 Ошибки конвейера

Ошибки конвейера обнаруживаются специальным блоком. Принцип его действия состоит в том, чтобы проверить выходные сигналы регистровой записи каждой стадии и подстадии, обнаружить среди них сигналы активной записи и произвести сравнение адресов назначения при этих сигналах с адресами текущей инструкции в декодере. В случае совпадения сгнал ошибки конвейера выставляется в единицу, и декодер приостанавливает выполнение инструкции пока сигнал не упадёт обратно в ноль (то есть пока запись не произойдёт).

3 АЛУ

3.1 Строение АЛУ

АЛУ разделён на пять основных блоков:

- 1. Декодер инструкций и селектор результатов/флагов
- 2. Комбинированный сумматор-вычитатель
- 3. Комбинированный регистр быстрого сдвига-вращения
- 4. Полный умножитель
- 5. Блок побитовых инструкций

Схема соединения блоков представлена на рисунке 2 На входе АЛУ присутствуют следующие сигналы:

- 1. а и b входные операнды
- 2. ор управляющий сигнал

АЛУ генерирует следующие сигналы:

- 1. q1 и q2 выходные операнды
- 2. st выходные флаги исполнения

Следует также заметить, что АЛУ является комбинаторным блоком, то есть работает без внешней синхронизации




Рис. 2: АЛУ (схема)

3.2 Сумматор/Вычитатель

Сумматор-вычитатель построен по схеме сумматора с параллельным переносом [cla]. Состоит из следующих исходных блоков:

- 1. fa_pg полный сумматор, модифицированный для генерации сигналов Propagate и Generate вместо сигнала переноса
- 2. cla4 четырёхбитный сумматор с параллельным переносом. Состоит из четырёх модифицированных полных сумматоров и логики распространения переноса
- 3. cla16 16-битный сумматор, состоит из четырёх четырёбитных и аналогичной логики распространения переноса.
- 4. cla32 32-битный сумматор, конечный продукт, составлен из двух шестнадцатибитных и упрощённой логики распространения переноса.

При вычитании в схему вносятся следующие изменения:

- 1. На пути второго операнда встаёт блок побитовой инверсии
- 2. Сигнал нулевого переноса устанавливается в единицу

Данный блок способен генерировать все четыре флага исполнения.

3.3 Комбинированный регистр быстрого сдвига/вращения

Данный блок построен по схеме реверсивного сдвигового регистра, основанного на операции маскирования, представленной в [shifter]. Данная схема позволяет производить все возможные виды сдвигов и вращений (кроме, возможно, операций через бит переноса) за один такт. Управляется эта схема с помощью тройки сигналов {left, rotate, arith} следующим образом:

000: Логический сдвиг вправо

001: Арифметический сдвиг вправо

01Х: Циклический сдвиг (вращение) вправо

100: Логический сдвиг влево

101: Арифметический сдвиг влево

11Х: Циклический сдвиг (вращение) влево

Арифметический сдвиг отличается от логического тем, что сохраняет знаковый бит операнда. Также арифметический сдвиг влево может, в отличие от остальных сдвигов, генерировать флаг переполнения. Все виды сдвигов могут генерировать флаг нулевого результата

3.4 Умножитель

Данный умножитель является полным параллельным умножителем, построенным по схеме дерева Дадды [dadda]. Построением таких умножителей занимается программа MultiplierGenerator. Алгоритм построения следующий:

- 1. Перемножить (логическое И) каждый бит первого результата с каждым битом второго, с получением n^2 частичных произведений с разным весом.
- 2. Уменьшить количество частичных произведений по следующим правилам:
 - (a) Взять любые три бита с одним весом и пропустить через полный сумматор. В результате получится один бит с текущим весом и один с весом на единицу больше
 - (b) Если осталось только два бита одного веса, и выходных бит с таким весом равно 1 или 2 по модулю 3, пропустить их через полусумматор, иначе пробросить на следующий слой без изменений

- (c) Если остался только один пробросить его на следующий слой без изменений
- 3. Сгруппировать результат в два числа и просуммировать обыкновенным полным сумматором.

Так как результат умножения в два раза шире его операндов, был предусмотрен механизм разделения результата на два слова и перегрузки их в два регистра.

Данный блок может выставлять флаг переполнения (при ненулевом старшем слове) и флаг нулевого результата (при нулевом младшем слове)

3.5 Блок побитовых операций

Данный блок принимает на вход один-два операнда (А и В соответственно, в зависимости от вида операции) и преобразует их согласно управляющему сигналу следующим образом:

000: $Q = \overline{A}$ (Инверсия A)

001: $Q = A \wedge B$ (А И В)

010: $Q = A \lor B$ (А ИЛИ В)

011: $Q = A \veebar B$ (А ИСКЛ. ИЛИ В)

100: $Q=\overline{A\wedge B}$ (А И-НЕ В)

101: $Q = \overline{A \vee B}$ (А ИЛИ-НЕ В)

110: $Q = \overline{A \veebar B}$ (А ИСКЛ. ИЛИ-НЕ В)

111: $Q = \overline{B}$ (Инверсия В)

Данный блок может генерировать только флаг нулевого результата

3.6 Декодер команд

Декодер команд выполняет роль объединителя всех блоков АЛУ и селектора нужного результата. В соответствии со значением сигнала alu_op будет выполняться следующая операция:

0х00: NOP - входные операнды без изменений копируются в выходные

$$0x01$$
: ADD - $q_1 = a + b$, $q_2 = 0$

$$0x02$$
: SUB - $q_1 = a - b$, $q_2 = 0$

$$0x03$$
: CPL - $q_1 = -a$, $q_2 = 0$

$$0x04: MUL - \{q_2, q_1\} = a \cdot b$$

$$0x05$$
: SHR¹ - $q_1 = a \, shr \, b, \, q_2 = 0$

$$0x06$$
: SHL² - $q_1 = a \, shl \, b, \, q_2 = 0$

$$0x07$$
: SAR³ - $q_1 = a \, sar \, b, \, q_2 = 0$

$$0x08$$
: SAL⁴ - $q_1 = a \, sal \, b$, $q_2 = 0$

$$0x09: ROR^5 - q_1 = a \, ror \, b, \, q_2 = 0$$

$$0x0A: ROL^6 - q_1 = a \, rol \, b, \, q_2 = 0$$

0x0B: NOT -
$$q_1 = \overline{a}, q_2 = 0$$

$$0x0C$$
: AND - $q_1 = a \wedge b$, $q_2 = 0$

0x0D: OR -
$$q_1 = a \lor b, q_2 = 0$$

$$0x0E: XOR - q_1 = a \vee b, q_2 = 0$$

 $^{^{1}}$ Логический сдвиг вправо

 $^{^{2}}$ Логический сдвиг влево

³Арифметический сдвиг вправо

⁴Арифметический сдвиг влево

⁵Циклический сдвиг вправо

⁶Циклический сдвиг влево

$$0x0F$$
: NAND - $q_1 = \overline{a \wedge b}$, $q_2 = 0$

0x10: NOR -
$$q_1 = \overline{a \lor b}, q_2 = 0$$

$$0x10$$
: XNOR - $q_1 = \overline{a \lor b}$, $q_2 = 0$

4 Память

4.1 Виды памяти

В ядре процессора присутствует три вида памяти:

- 1. Регистровый файл
- 2. Оперативная память
- 3. Программная память

Самой быстрой среди них является регистровая. Программная является неперезаписываемой и в данном случае не рассматривается.

4.2 Регистровый файл

В ядре присутствует регистровый файл на 32 регистра шириной 32 бита и четырьмя портами (два порта на чтение, два - на запись).

Чтение регулируется сигналом read следующим образом:

- 1. Если соответствующий бит сигнала равен единице, то на эту линию асинхронно выставляется содержимое регистра по адресу, заданному на адресной линии данного порта
- 2. Иначе на эту линию выставляется состояние Z

Запись регулируется похожим образом, различие в том, что запись - процесс синхронный.

Также организованы слеующие внеочередные вводы-выводы:

1. Регистр 28 (st) имеет собственный ввод, вывод и сигнал записи

- 2. Регистр 29 (lr) имеет собственный вывод
- 3. Регистр 31 (рс) имеет собственный вывод и логику инкрементирования.

4.3 O3Y

В ядре находится двухпортовая ОЗУ немедленного действия (1 - чтение, 1 - запись). Чтение регулируется сигналом read, запись - сигналом write в манере, похожей на чтение/запись в регистровом файле. Использование z-состояния в неактивном режиме позволяет упростить объединение нескольких однотипных блоков ОЗУ при расширении памяти.

Следует также заметить, что в отличии от регистрового файла, в ОЗУ обе операции (чтение и запись) синхронные.

5 Периферия

5.1 Строение шины

Все периферические устройства в данной системе подключены к шине периферийных устройств. Она представляет собой параллельную внутреннюю шину с multidrop топологией и двумя раздельными линиями приёма/передачи - одна линия «записи», одна - «чтения». В каждой линии передаются параллельно адрес и данные, а также ассоциированный с данной линией сигнал (т.е. сигналы записи и чтения). По своему строению шина поддерживает любые MultiMaster - MultiSlave конфигурации, однако в данном процессоре единственным мастером является стадия «Метогу/Регірh» конвейера, а периферийные устройства являются подчинёнными. Подразумевается, что при заполнении пула устройств каждому из них (в т.ч. каждому из его регистров, если их несколько) назначается уникальный адрес, для устранения возможных коллизий на шине.

На данный момент в процессоре присутствуют следующие устройства:

• Выходной мультиплексор пинов на 4 функции

• Контроллер GPIO

5.2 Выходной мультиплексор

Данное устройство призвано обеспечить многофункциональность каждого пина процессора, путём возможности мультиплексирования на один пин до четырёх различных функций. Эта цель достигается путём назначения на каждый из четырёх входов модуля мультиплексора функции ввода (чтения с ноги) и вывода (установки уровня на ноге) и определе-

ния текущей функции ноги во внутреннем регистре.

На шину периферийных устройств, на линии чтения и записи мультиплексор выставляет два регистра, которые являются частями одного 64-битного регистра control. Младший адрес (самый младший бит равен нулю) ссответствует младшей части регистра, старший (самый младший бит равен единице) - старшей части. Каждые два бита этого регистра (начиная с самого младшего бита) управляют функцией каждой ноги, подключенной к этому мультиплексору (начиная с самой первой) следу-

ющим образом:

00: Выбор первой функции

01: Выбор второй функции

10: Выбор третьей функции

11: Выбор четвёртой фукции

Переключение функции ноги происходит незамедлительно, т.е. сразу после записи в perucтp control.

В текущей версии сборки процессора присутствует 128 ног, на каждой по мультиплексору, что означает присутствие четырёх блоков выходных мультиплексоров на 32 ноги каждый.

20

5.3 Контроллер GPIO

Данное устройство призвано обеспечить базовый универсальный контроль над всеми пинами процессора. Эта цель достигается путём предоставления регистров, подключенных непосредственно к путям управления и считывания состояния пинов.

На шину периферийных устройств данный контроллер выставляет два регистра:

- 1. direction. Располагается в старшем регистре. Задаёт направление данных на пинах. Каждый бит ассоциирован с одной ногой. Значение «0» определяет ногу как «Вход», т.е. переключает её в высоко-инмедансное состояние, в котором она готова для чтения; Значение «1» определяет ногу как «Выход», т.е. её состояние определяется значением в регистре value
- 2. value. Располагается в младшем регистре. При записи определяет состояние ноги в случае настройки её на выход; При чтении возвращает текущее состояние ноги. Каждый бит также ассоциирован с одной ногой.

Следует также заметить, что при попытке чтения ноги с состоянием «Выход» корректность и действительность возвращаемого значения не гарантируется, однако в *большинстве* случаев будет возвращено её текущее состояние.

В текущей версии сборки процессора контроллеры GPIO подключены в качестве первой функции для всех ног.

5.4 Адресация

В настоящей версии сборки процессора устройства распределены по адресам следующим образом:

00000 - 00001: Пусто (защита от случайной перезаписи)

00010 - 00011: Мультиплексор на ноги 0-31

00100 - 00101: Мультиплексор на ноги 63-32

00110 - 00111: Мультиплексор на ноги 95-64

01000 - 01001: Мультиплексор на ноги 127-96

01010 - 01011: Контроллер GPIO на первый мультиплексор (ноги 0-31)

01100 - 01101: Контроллер GPIO на второй мультиплексор (ноги 63-32)

01110 - 01111: Контроллер GPIO на третий мультиплексор (ноги 95-64)

10000 - 10001: Контроллер GPIO на четвёртый мультиплексор (ноги 127-96)

Часть III

Результаты

6 Симуляция

6.1 Средства симуляции

Симлуяция проводится средствами программы IcarusVerilog. Для тестирования были созданы две программы:

- Программа «Тест», она же тестовая программа. Была создана для проверки работоспособности всех блоков процессора. Эта программа написана таким образом, что люба ошибка, влияющая на конечный результат хотя бы одной операции вызывает существенные изменения в потоке исполнения программы, что очень легко обнаружить не прибегая к анализатору временных диаграмм, прямо в статистике работы симулятора. Такой подход меньшил время подстройки блоков процессора
- Программа «Фибоначчи». Классическая программа, призванная продемонстрировать процессы, происходящие в процессоре, а также полноту по Тьюрингу его набора инструкций. Такая программа существует для всех процессорных систем, и хорошо зарекомендовала себя для демонстрационных целей.

Программы создавались в виде отдельных модулей по принципу параллельной конструкции case. Такой метод был выбран для упрощения и оптимизации работы с разрежённым кодом, коим являются обе тестовых программы.

Результаты моделирования были представлены программой Icarus Verilog в виде дампа временных диаграмм в формате FST/ Эти диаграммы были проинспектированы и выведены в графический формат с помощью программы GTKWave. Результаты в графическом формате представлены для каждой программы в разделе «Временные диаграммы».

6.2 Тестовая программа

6.2.1 Описание

Данная программа производит базовое тестирование всех блоков процессора. Алгоритм действий следующий:

- 1. Проинициализировать регистры 29 и 30 значениями 14888h и 22888h
- 2. Суммировать эти регистры в регистр 30
- 3. Суммировать 35942h и DEADBEAFh
- 4. Перемножить регистры 29 и 30 в них же
- 5. ИСКЛ. ИЛИ этих регистров с сохранением в тридцатый
- 6. Циклический сдвиг содержимого 30-го регистра на 11 бит в 29-й
- 7. Безусловный переход по адресу 132h
- 8. (смещение 132h)
- 9. Записать на шину регистры 29 и 30 в прямом и обратном порядке
- 10. Вызов процедуры по адресу регистре 30
- 11. Записать в ОЗУ содержимое регистра 30 по адресу 16
- 12. Переставить регистры 29 и 30
- 13. Любая операция (здесь, запись на шину)
- 14. Прочитать ОЗУ по адресу 16 в регистр 30
- 15. Настроить GPIO0 на чтение, GPIO1 на вывод
- 16. Вывести на GPIO1 единицы
- 17. Считать GPIO0 в регистр 30
- 18. (смещение 5E771E7Dh)

- 19. Если флаг N не стоит переход по адресу в регистре 0
- 20. Иначе возврат

6.2.2 Исходный код

```
[0x00000000]:
movs 0x14888 -> r30
movs 0x22888 -> r29
add r29, r30 -> r30
add 0x35942, 0xDEADBEAF -> r29
mul r29, r30 -> r29, r30
xor r29, r30 -> r30
csr r30, 0x0B -> r29
br 0x132
(nop)
[0x00000132]:
out r29 -> [r30]
out r30 -> [r29]
brl r30
str r30 -> 0x10
mov r29, r30 -> r30, r29
out r30 -> [r29]
ldr 0x10 -> r30
movs 0xFFFFFFF -> r1
out r1 \rightarrow 0x0D
out r1 \rightarrow 0x0F
out r1 \rightarrow 0x11
out r1 -> 0x0E
in 0x0A \rightarrow r30
(nop)
[0x5E771E7D]:
br_{pos} r0
ret_{neg}
```

(nop)

6.2.3 Временные диаграммы

На изображениях - результат выполнения тестовой программы (полностью)

		X19DE0750		X000000B		X00000002		
22 MX		λ1		00X		200/		
			NRR117F1	TALITAGE				
				V-				
SI (100)		XODDDF780		X0000000A		000000000		
		(00035942) (DEADBEAF) (25DDF77C) (DDDDF780		(60000000)	00037110			
SI US		(DEADBEAF		000000000				
		X00035942		X00000007				
21 (0)								
- - - -			VOUDOSARA	Vocazzooo				
_ _ _ _								
S2 DX		XIDDDF780 XIDC00770		X00000005 X00000000				
					(00014888			
22 23		X43C00760 X00022888		3 \000000004				
- - -)2 X00000003				
-		(00014888 X00000000		01 \000000002				
SI (M IX		X000148		X00000001				
		xxxx+ [43C007A0	UUUUUUUUL KAAAA	xxxx+ 000000000	xxxx+(000000000	xxxx+ 0000000000	Xzzzz1488	
							Pins pins0[31:0] (xxxx+)\zzzz1488	1.01
Time	clk rst	Input insn[31:0]	Registers	pc[31:0]	sp[31:0]	st[31:0]	Fins pins0[31	1 1 1 2 1 2 1

-								
22 25 -		X32A00000	X00000135	X5E771E7D				
31 WH		20		35				
_ _ _ _		X41DDR000 X37DE0000 X3DC0F020		X00000133 X00000134 X00000135				
1300 KB		F000 X37DE0		0133 00000				
-		\41DD		00000				
		(41DEE800		X00000132				
100 kg)\41I		0000				
			(CFABCEE3					
23		0000000000						
_		X00000132 X00000000		X0000000E X0000000E		800000000		
- - - - -								
_					(5E771E7D			
		лв Хззсооо20		C X0000000D		0		
SI (M)		X00000000B		000000000		χουουούς		
			010		E6D			
29		19DE0750	DEB1+ X5E75E010	00000000	0003+ X0002FE6D	00000000	zzzz1488	
Time Control	clk rst	Input insn[31:0] Registers	lr[31:0]			st[31:0]	pins0[31:0] zzzz1488	50 -0300-4

23M 128		0060 XFF)13B X000			
NZ I		X00000010 X43C00060	00000	X0000013A X0000013B			
		00000	2000)0000 X			
SI (WZ			E7D	LC	X00000135		
_			X5E771E7D	20000	Ynnnn		
SI 0077		7A0	C C	139			
17		000 X3BC00		138 X00000			
		00000010	2000	X00000137 X00000138 X00000139			
53 27		10 X45DDF					
-		0000000	*0000	X00000136			
-		20	L	35			
22 25		X3DC0F020		X00000135			
_							
22 83		0		Cr.			
		000000000	0 C C C C C C C C C C C C C C C C C C C	X5E771E7F			
2000							
20 (S) 20 (S)							
		+\\38800000	00000135	+X5E771E7E	DUUUUU DUUUU DUUUUU DUUUU DUUUUUU	zzzz1488	
Time Control	clk rst	Input insn[31:0] Registers			Sp[31:0]	pins0[31:0] zzzz1488	

			X0000014C X00000										
3]			X0000014B										
				zzzz1488									
S21 00/2			X00000148 X00000149										
		000000000											
S2 (00)		'AO XOOOOOOA XOOOOOOOO	45 (00000146 (00000147										
-		10000E X3FC007.	100144 X000001										
SI 00/Z		X41C00820 X000	X00000143 X000										
		(0000000F)(41C00820)(00000011)(41C00820)(0000000E)(3FC007A0	X00000141 X00000142 X00000143 X00000144 X00000145										
SI (00/2		3000F X41C0082	X00000140 X0000014			0)							
)000X	00000										
200 02													
		X41C00820 X0000000D X41C00820	13E X0000013F	E7D									
2400000		300820 X00000	X0000013D X0000013E	X5E771E7D									
		FFFFFFF X410		00000135	zzzz1488								
Time Control	clk rst	Input insn[31:0]		sp[31:0] st[31:0]	Pins pins0[31:0] zzzz1488	pins1[31:0]							

6.3 Программа «Фибоначчи»

6.3.1 Описание

Программа вычисляет первые 47 чисел последовательности Фибоначчи. Последовательнось Фибоначчи F задаётся следующим образом:

$$F_n = F_{n-1} + F_{n-2}$$
$$F_0 = 0$$
$$F_1 = 1$$

Вычисленный член последовательности выводится на ноги чипа GPIO1 (ноги 63..31). При попытке вычисления 48-го члена последовательности (который уже не помещается в нативный 32-битный тип, а значит выставляет флаг C) программа перезапускается.

Алгоритм действий следующий:

- 1. Проинициализировать регистры:
 - (а) Нулевой нулями
 - (b) Первый единицами
 - (с) Второй 0h (Нулевое число Фибоначчи)
 - (d) Третий 1h (Первое число Фибоначчи)
 - (e) Пятый Ch (адрес регистра value чипа gpio1)
 - (f) Шестой 100h (смещение процедуры fib())
 - (g) Седьмой -0x03 (относительно смещение в цикле)
- 2. Настроить GPIO1 на вывод и вывести первое число Фибоначчи
- 3. (начало цикла) Вызов процедуры fib()
- 4. Если переполнения нет Вывести полученное число на GPIO1
- 5. Если переполнения нет Перейти в начало цикла

- 6. Иначе перейти в начало программы
- 7. (смещение 100h fib())
- 8. Суммировать второй и третий регистр в четвёртый
- 9. Сместить третий и четвёртый регистр во второй и третий соответственно
- 10. Возврат


6.3.2 Исходный код

```
[0x00000000]:
movs 0x00 -> r0
movs OxFFFFFFF -> r1
movs r0 \rightarrow r2 //F_0
movs 0x01 \rightarrow r3 //F_1
movs 0x0C \rightarrow r5 //[gpio1.val]
movs 0x100 \rightarrow r6 //[fib()]
movs 0xFFFFFFD \rightarrow r7 //-0x03
out r1 \rightarrow 0x0D
out r3 -> [r5]
brl [r6]
out_{1o} r4 \rightarrow [r5]
rbr_{1o} r7
br r0
(nop)
[0x00000100]: //r4 fib(&r2, &r3)
add r2, r3 -> r4
mov r3, r4 -> r2, r3
ret
(nop)
```


6.3.3 Временные диаграммы


На изображениях:

- 1. Инициализация
- 2. Первое число Фибоначчи (1)
- 3. Второе и третье числа Фибоначчи (1 и 2)
- 4. Семнадцатое число Фибоначчи (1597)
- 5. 47-е число Фибоначчи (2971215073)
- 6. Перезагрузка и переинициализация после 47-го числа
- 7. Первые 29 чисел Фибоначчи (обзорно)
- 8. 30-44 числа Фибоначчи (обзорно)
- 9. Перзагрузка и счёт сначала (обзорно)




St.		X37C60000		000000000						
SI [6])34670000)33C00000		X00000012 X00000013						
SI ((())))40652000		000000011						
130 133		000000000		000000103						
SI)45C32086		X00000101 X00000102						
SEL		XIDC21900	χ00000011	000000100						
20 (88		40652000	00000000	00000011	00000000	00000000] zzzz1488] 0 (1	
Time	clk	insn[31:0]	kegisters lr[31:0]	pc[31:0]	sp[31:0]	st[31:0]	Pins	pins0[31:0] zzzz1488	pins1[31:0]	





39600 ns		X45C32086		00000101						
23 MS66		XIDC21900		000000100						
3940) 105),40652000		X00000011						
)37C60000		X00000010 X						
35.500 105		3300000		1 1					X2971215073	
7750		X34670000 X33C00000		X00000012 X00000013						
SIII MITE)40652000		00000011						
510		χουορορο		X00000103						
STI 016568		39C00000	00000011	00000102	00000000	80000000		pins0[31:0] zzzz1488] 1836311903	
T1me Control	clk rst	Input insn[31:0]	Registers lr[31:0]	pc[31:0]	sp[31:0]	st[31:0]	Pins	pins0[31:0]	pins1[31:0]	



THE CONTROL OF THE CO

	((3+/+/C))	133
	CEXXIEDEXXIEXXI	X701408733
	X(3+)+)(-)(-)(-)(-)(-)(-)(-)(-)(-)(-)(-)(-)(-)	4437
	X±0,0±0,0±0,0±0,0±0,0±0,0±0,0±0,0±0,0±0,	
	XXXX3+X+X)Z67914296
	(+) (+) (+) (+) (+) (+) (+) (+) (+) (+)	2013
	EXXXX3=X+	580141
)(X)(+)(X)(-X)(+)(X)(-X)(-X)(-X)(-X)(-X)(-X)(-X)(-X)(-X)	7(165580141)
	X=XXX3=X X=XXX0X0=X)(102334155
) (+)()(+)()(+)()(+)()(+)()(+)()(+)()(+	
	O(+)O(3))63245986 6
	+)(+)(X)(+)	
	XX	V33088Ω8ΕΧ
	(3+)(±)(X)(X)(X)(X)(X)(X)(X)(X)(X)(X)(X)(X)(X)	
	(÷)(÷)(÷)(÷)(÷)(÷)(÷)(÷)(÷)(÷)(÷)(÷)(÷)(<u>/24157817</u>
	X(3+)(+)(X)	32.5
20 20 20 20 20 20 20 20 20 20 20 20 20 2	XXX+XX+)(14030352)
	+\(\)\(\)\(\)\(\)\(\)\(\)\(\)\(\)\(\)\(\	1465
SI 67)()(+)()(+)()(+)()(+)(+)(+)(+)(+)(+)(+)(<u> </u>
	X±XXX0±X)5702887
) (C+)(M) (C+))3524578
	(3+/+//)//	
	χ÷χχ÷χχ χ÷χχ÷χχ	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\
	XX3+X+XX	69
	(X+) (X+) (X+) (X+) (X+) (X+) (X+) (X+)	<u> </u>
)CXXCFCXXCXXCXXCXXCXXCXXCXXCXXCXXCXXCXXCX	832040 832040
T'1me Control	rst Input insn[31:0] Registers Ir[31:0] pc[31:0] sp[31:0] st[31:0] Pins	pins0[31:0] pins1[31:0]

S1 /5	X+X)(+)()	113	
	X3+)(+)X	X+X+0XX		
)(±)()(±)) (+) (+)	88	
sn 5}	3+)(1)	 		
)X(X)±)())XX+XX		
	(±)(X(±)	(±)	\$	
SI	+XXX3+	+ 0 X (+)		
	CX±XX	(X)+W(X)	(3)	
S11 E5-	XXX3+X+	+ \		
	XX+XX (+	X+XX+	Z Z	
	X3+)(+)(X)	X+X+0XX		
sn CF	(±)X(±)) + + +	3	
	3+)(+)(X	(V0+X+XXX+		
	(C)(±)(X)			
\$4 \$4	XXXXXXX	XXXXX		
	(E)(X)(X)	(XXX)		
- I	± (3+)	X0+X+X00	7000	
	(35)C10(4)(C2)C10(4)(C2)C10(35)C10(4)(C4)(C4)(C4)(C4)(C4)(C4)(C4)(C4)(C4)((G-2)-(XX+XX+XX+XX+XX+XX+XX+XX+XX+XX+XX+XX+XX+	72971215073	
)()(±)()	(X+XX))\297;	
88.	CXX3+X+	XXX+XXX+	Autop X1836311903	
	(±)(X(±)(X(±)	(±)(X+)(±)	X18363	
\$13 ES	(3+)(+)(W3+)(-)(W3+)(W3+)(-)(W3+)(W3+)(W3+)(W3+)(W3+)(W3+)(W3+)(W3+	X+X+000	3170	
	(+)(X(+)(X+X(+)	X1134903170	
	3+)(+)(X)	XX+X+0	733	
	XX .	(X) (X)	X7014087	
	+X(X)(+X+	 		
s: 95)(±)(X)(±)()XXX	X433494437	
	(+)(X)(+)	(±)(X)(±)	\ <u>4.</u>	
9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9)(C=)(C+)(C+)(C+)(C+)(C+)(C+)(C+)(C+)(C+)(C+	00000011 00000000 00000000	X267914296	
35 US	XX.		λ267	
	XXX3±X=	XX00+X+	80141	
		CW+XX	zzzz1488 102334+)165580141	
E .	()3+(+)	00000000 000000000		
គ្នាក	31:0] ters	G G G G	Stlar.01 Pins pins0[31:0] pins1[31:0]	
Time Control	rst Input insn[31:0] Registers	pc[31:0] sp[31:0] sp[31:0]	Pins pins0 pins1	

7 Синтез

7.1 Средства синтезирования

Синтез был произведён с помощью открытого набора синтезаторов **YOSYS**. Синтез производился только для оценки размеров и временных характеристик процессора, актуальной загрузки на какие-либо платформы (ПЛИС) не было. Для исследования поведения размеров процессора были выбраны три цели:

- 1. ПЛИС Xilinx 7-Series. Такая ПЛИС содержит большое количество разноразмерных LUT (таблиц истинности), специальные блоки сумматоров и умножителей а также блоки консолидированной двухпортовой ОЗУ, которая подставляется на место блока ОЗУ процессора.
- 2. ПЛИС Lattice Semiconductors iCE40. Эта ПЛИС имеет упрощённую архитектуру, а именно состоит из LUT на 4 значения с присоединённым полным сумматором и отдельных блоков псевдодвухпортовой консолидированной ОЗУ. Из-за того, что блоки ОЗУ не имеют полных двух портов, подстановки их на место блока ОЗУ процессора не происходит, что влечёт резкое повышение количества использованных триггеров.
- 3. ASIC (заказная схема) на основе библиотеки OSU Stdcells для техпроцесса TSMC 25нм. Здесь наблюдается увеличение размеров процессора, вызванное отсутствием каких-дибо блоков стандартной оптимизации. Больше всего (> 80%) занимают блоки ОЗУ и регистровый файл, так как они набираются из отдельных триггеров и мультиплексоров.

Был произведён синтез на приведённые три цели предусмотренными для этих целей средствами YOSYS, результат был экспортирован в Verilog Netlist. Также был произведён вывод статистики синтезированных ячеек, которая и будет представлена далее.

Для целей временного анализа был проведён финтез в САПР для ПЛИС фирмы Altera **Quartus Prime**. В качестве целевой платформы была выбрана ПЛИС серии MAX10 с подходящим количеством ячеек (на основе оценки синтеза в YOSYS) и ног.

7.2	Результаты синтезирования	
TODC		!!!

7.3 Результаты временного анализа

TODO !!!

Часть IV

Заключение

В результате выполнения дипломной работы был создан процессор, удовлетворяющий всем начальным требованиям. Он был оттестирован с помощью симулятора сначала поблочно (на ранней стадии), потом в составе всей системы с использованием двух тестовых программ. Далее, для оценки эффективности данной реализации процессора был произведён синтез двумя различными инструментами, в ходе чего была получена информация о его площади (сложности) и временных характеристиках (максимальная рабочая частота). В таком виде система была выложена в открытый доступ.

Предполагается продолжение развития данной процессорной системы после сдачи дипломного проекта. Некоторые из краткосрочных целей:

- Реализовать часть АЛУ и инструкции для работы с числами с плавающей точкой одинарной точности (IEEE 754).
- Добавить operand forwarding в качестве меры по уменьшению задержек при ошибках конвейера.
- Добавить в ядро поддержку режима прерывания и контроллер прерываний (в периферийные устройства).
- Добавить ММU для реализации концепции Единого Адресного Пространства (отобразить ПЗУ, ОЗУ и периферию на одно адресное пространство).
- Произвести непосредственную проверку путём синтеза и загрузки в ПЛИС.

Список литературы

- [dadda] Dadda L. Some schemes for parallel multipliers //Alta frequenza. 1965. T. 34. $\mathbb{N}_{2}.$ 5. C. 349-356.
- [cla] Lynch T., Swartzlander Jr E. E. A spanning tree carry lookahead adder //Computers, IEEE Transactions on. − 1992. − T. 41. − №. 8. − C. 931-939.
- [shifter] Pillmeier M. R., Schulte M. J., Walters III E. G. Design alternatives for barrel shifters //International Symposium on Optical Science and Technology. International Society for Optics and Photonics, 2002. C. 436-447.
- [design] Microprocessor Design [Электронный ресурс]: электронная книга // сайт wikibooks.org Режим доступа : https://en.wikibooks.org/wiki/Microprocessor Design

Часть V

Приложение 1. Instruction Set Architecture

8 Введение

8.1 Общее описание


Процессор УП-1 обладает монолитной 32-битной архитектурой с типом доступа к памяти/периферии load-store, совмещённым доступом к памяти/периферии, раздельным доступом к регистрам и четырёхстадийным конвейером, что означает следующее:

- Размер любой инструкции, мгновенного значения, чтения/записи памяти/периферии, регистров и т.д. равен 32 битам
- Большинство инструкций могут работать только с регистрами (кроме операций load-store)
- В наборе есть класс инструкций, осуществляющий доступ к памяти/периферии
- Чтение/запись в память/периферию происходит на одной и той же стадии конвейера, что исключает возможность появления ошибок конвейера (pipeline hazards)
- Чтение/запись в регистры, в свою очередь, происходят на разных стадиях конвейера (чтение на первой, запись на четвёртой), что приводит к возможности возниковения ошибок конвейера, а значит требует мер по их устранению.

8.2 Формат инструкции

Как было сказано ранее, каждая инструкция (машинное слово) имеет размер 32 бита. По строению инструкции подразделяются на два вида:

1. Инструкция с тремя и менее операндами. Такая инструкция может иметь до двух входных операндов и до одного выходного. Любой из входных операндов может быть заменён на мгновенное значение. Инструкции такого типа выглядят следующим образом:



- (cond)itional code Код условного исполнения
- Reg A, B входные операнды

• (op)code - Опкод, код операции

- Reg C выходной операнд
- (imm)ediate operation Код подстановки мгновенного значения (см. далее)
- Х неиспользуемые биты

2. Инструкция с четырьмя операндами. Такая инструкци имеет два входных операнда и два выходных, что позволяет сполна использовать ресурсы регистрового файла (напомню, что он четырёхпортовый - два порта на чтение и два на запись). Однако, инструкция такого типа не может использовать подстановку мгновенных значений. Выглядит такая инструкция следующим образом:

op cond reg~A reg~B reg~C reg~D X 100

- (op)code Опкод, код операции
- (cond)itional code Код условного исполнения
- Reg A, B входные операнды
- Reg C, D выходные операнды
- Х неиспользуемый бит

Стоит заметить, что почти все (кроме двух ????) инструкций имеют трёхоперандный формат, а значит почти все инструкции могут использовать подстановку мгновенных значений.

8.3 Условное исполнение

Каждая инструкция (кроме, пожалуй, NOP, в котором он не учитывается) имеет код условного исполнения. Такой код позволяет производить условные вычисления следующим образом:

- Если условие, связанное с условным кодом выполняется, то инструкция без изменений спускается по конвейеру, производя необходимые изменения.
- Если же такое условие не выполняется, то на стадиях записи в память/периферию/регистры эта инструкция подменяется на чистый NOP, то есть эффективно пропускается. Флаги такая инструкция также не изменяет.

Такой подход позволяет крайне эффективно организовывать условные секции в машинном коде, путём отказа от ветвления, которое требует очистки конвейера, а значит имеет задержку исполнения в 4 такта.

Условные коды работают с флагами исполнения. Таких флагов всего 4:

- 1. (N)egative Отрицательный результат. Этот флаг равен самому старшему биту результата.
- 2. (Z)его Нулевой результат. Этот флаг выставляется, когда результат равен беззнаковому нулю.
- 3. (C) arry, или также Unsigned Overflow беззнаковое переполнение в результате арифметической или сдвиговой операции
- 4. Signed o(V)erflow знаковое переполнение в результате арифметической или сдвиговой операции

Условие исполнения задаётся четырёхбитным полем cond, которое присутствует в каждой инструкции:

```
0000: EQ - «Равен». Условие - Z
```

0001: NEQ - «Не равен». Условие - \overline{Z}

0010: HS - «Больше или равен беззнаковый». Условие - С

0011: LO - «Строго меньше беззнаковый». Условие - $\overline{\mathbf{C}}$

0100: NEG - «Отрицательный». Условие - N

0101: POS - «Положительный». Условие - \overline{N}

0110: SOV - «Знаковое переполнение». Условие - V

0111: NSOV - «Отсутствие знакового переполнения». Условие - \overline{V}

1000: HI - «Строго больше беззнаковый». Условие - $C \wedge \overline{Z}$

1001: LS - «Меньше или равен беззнаковый». Условие - $\overline{C} \wedge Z$

- 1010: GE «Больше либо равен знаковый». Условие N=V
- 1011: LT «Строго меньше знаковый». Условие $N \neq V$
- 1100: GT «Строго больше знаковый». Условие $\overline{Z} \wedge (N=V)$
- 1101: LE «Меньше либо равен знаковый». Условие $Z \wedge (N \neq V)$
- 1110: AL «Всегда». Всегда выполняется.
- 1111: NV «Никогда». Никогда не выполняется.

8.4 Мгновенные значения

Инструкции трёхоперандного типа могут производить подстановку мгновенных значений на место любого из своих входных операндов. Такое поведение инструкции регулируется полем imm следующим образом:

- 00: Мгновенные значения отсутствуют
- 01: Мгновенное значение подставляется в операнд В
- 10: Мгновенное значение подставляется в операнд А
- Первое мгновенное значение подставляется в операнд A, второе в операнд B

В зависимости от значения поля imm следующие после инструкции одно-/два слова будут восприняты как мгновенные значения для соответствующих операндов. Такая инструкция будет задержана на первой стадии конвейера до тех пор, пока не будут получены все необходимые мгновенные значения, что соответствует одному/двум тактам задержки.

Следует также заметить, что операции с памятью один из операндов подставляют в поле «Адрес» интерфейса, которое следует отличным от стандартных регистров A и B путём, поэтому мгновенное значение тоже будет подставлено в адрес и пройдёт мимо стадии исполнения.

8.5 Набор инструкций

Процессор УП-1 обладает достаточно большим набором инструкций, что позволяет ему быть предельно понятным для конечного пользователя. Всего в наборе содержится 35 инструкций, которые можно подразделить на следующие классы:

- Логические инструкции or, nor, and, nand, inv, xor (logic)
- Сдвиги арифметический, логический и циклический, влево и вправо (shift)
- Арифметические операции сумма, разность, беззнаковое произведение, инкремент/декремент, сравнение (arith)
- Операции потока исполнения прыжок, вызов и возврат (branch)
- Операции с ОЗУ (тем)
- Операция перемещения регистр-регистр (в т.ч двойная) и пустая операция (mov и nop)
- Операции с шиной периферических устройств (sys)

Тип инструкции задаётся значением семибитного поля opcode. Такоее поле может вместить в себя до 128 инструкций. В данный момент набор содержит 33 инструкции, представленные в сводной таблице 1

Таблица 1: ISA

Набор инструкций

Циклы >0 0 0 0 0 0 0 0 0 0 0 Флаги \bigcirc 0 0 0 ++++++ \geq 0 0 +0 0 0 0 0 ++a,b->ca,b->ca,b->cပ Данные a,b -> \Box 1 1 1 1 1 ī 1 ı Операнды \circ ပ ပ ပ ပ ပ ပ ပ ပ ပ ပ ပ \mathbf{m} 9 Р p 9 9 p 9 Д 9 9 9 9 9 9 ಡ ಡ ಡ ಡ ಡ ಡ ಡ ಡ ಭ ಡ ಡ ಭ ಭ 3 op3 opВид 3 opКласс arith logic \log ic \log ic arith logiclogic logiclogic shift shift shift shift shift shift nop Опкод 0000000 0000001 0000010 0000011 0000100 0000101 0000110 0000111 0001000 0001010 0001011 0001100 0001101 0001110 0001111 0001001 Arithmetic Shift Right Arithmetic Shift Left Subtract w/o carry Logical Shift Right Cyclic Shift Right Logical Shift Left Cyclic Shift Left Bitwise XNOR Add w/o carry Bitwise NAND Bitwise NOT Bitwise NOR Bitwise AND Bitwise XOR Bitwise OR Описание No-op Мнемоника XNOR NAND AND NOP NOR XOR ADD INV ASRSUB CSRLSRASLCSL Γ S Γ OR14 10 12 13 15 16 \leq ∞ 2 വ 6 9

Набор инструкций - продолжение

—	-			\vdash		1	T	—	4	4	4	4				Τ	\vdash	1
0	0	0	+	+	+	+	+	0	1	1	ı	1	1	1	1	1	1	ı
+	+	+	+	+	+	+	+	0	1	1	-	1	1	1	ı	1	1	-
+	+	+	+	+	+	+	+	+	1	ı	-	ı	1	1	ı	ı	ı	-
0	0	0	+	+	+	+	+	0	1	ı	-	ı	1	1	ı	1	ı	-
m a,b -> $ m c$	a,b -> c	a,b -> c,d	a -> c	a,+1 -> c	a,-1 -> c	a,b	a,-b	a,b	$a ext{->} pc$	a, pc -> pc	$ m a, \ pc -> \ pc, \ lr$	m lr -> $ m pc$	m[a1] -> c	b -> m[a1]	s[a1] -> c	b -> s[a1]	a -> c	m a,b -> $ m c,d$
ı	ı	р	ı	ı	ı	-	-	ı	ı	ı	-	1	ı	ı	ı	1	1	d
ပ	၁	၁	С	၁	၁	-	-	ı	ı	ı	-	-	၁	ı	၁	-	C	С
q	q	q	ı	ı	ı	q	q	q	ı	ı	ı	ı	ı	q	ı	q	ı	q
a	ಡ	ಡ	ಡ	ಡ	ಡ	a	а	ಡ	ಡ	ಡ	а	1	al	al	al	al	ಡ	а
3 op	3 op	4 op	3 op	3 op	3 op	3 ob	3 ob	3 op	3 op	3 op	3 ob	3 op	3 op	3 op	3 op	3 op	4 op	3 op
arith	arith	arith	arith	arith	arith	arith	arith	arith	branch	branch	branch	branch	mem	mem	sys	sys	mov	mov
0010000	0010001	0010010	0010011	0010100	0010101	0010110	0010111	0011000	0011001	0011010	0011011	0011100	0011101	0011110	0011111	0100000	0100001	0100010
Multiply and store low	Multiply and store high	Multiply and store both	Change Sign	Increment	Decrement	Compare	Compare with Negative	Test	Branch	Relative branch	Branch w/ Link	Return	Load from RAM	Store to RAM	Input from SYS	Output to SYS	Move Single	Move Double
17 MULL	18 MULH	19 MUL	20 CSG	21 INC	22 DEC	23 CMP	24 CMN	25 TST	26 BR	27 RBR	28 BRL	29 RET	30 LDR	31 STR	32 IN	33 OUT	34 MOVS	35 MOV

Целевые регистры:

а: Первый операнд АЛУ.

b: Второй операнд AЛУ.

с: Первый операнд записи в регистр.

d: Второй операнд записи в регистр.

а1: Первый адрес для записи в память/периферию.

pc: Program Counter, программный указатель, тж. r31. Указывает на следующую инструкцию.

lr: Link Register, адрес возврата, тж. г29. Содержит адрес возврата из процедуры.

m[x]: Содержимое ОЗУ по адресу x

s[x]: Периферийное устройство по адресу x

9 Описание

9.1 NOP

Пустая операция



Рис. 3: Машинное представление инструкции NOP

9.1.1 Описание

No Operation, пустая инструкция

Пропускает один такт не меняя флагов исполнения

9.1.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
-	-	ı	-

9.1.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Не может иметь кодов исполнения
- Не может использовать мгновенные значения
- Не производит запись в регистры, память и периферические устройства.
- Не меняет потока исполнения.

9.1.4 Пример использования:

NOP //пропустить 1 такт

4	000000	0000	00000	00000	00000		0000
1.1	()()()()()()	()()()()	()()()()()	()()()()()	1 ()()()()()	///	()()()()
т.	000000	0000	00000	00000	00000	• •	0000

9.2 OR

Побитовое ИЛИ



Рис. 4: Машинное представление инструкции OR

9.2.1 Описание

Производит побитовое ИЛИ двух операндов и сохраняет результат в третий

9.2.2 Флаги, затрагиваемые данной инструкцией:


N	Z	С	V
0	+	0	0

9.2.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.2.4 Пример использования:

OR r0, $0x20 \rightarrow r1 // r0$ ИЛИ 32 и сохранить a r1



9.3 NOR

Побитовое ИЛИ-НЕ



Рис. 5: Машинное представление инструкции NOR

9.3.1 Описание

Производит побитовое ИЛИ-НЕ двух операндов и сохраняет результат в третий

9.3.2 Флаги, затрагиваемые данной инструкцией:


N	Z	С	V
0	+	0	0

9.3.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.3.4 Пример использования:

NOR r1, $0xF0 \rightarrow r2$ // r1 ИЛИ-НЕ 240 и сохранить в r2



9.4 AND

Побитовое И



Рис. 6: Машинное представление инструкции AND

9.4.1 Описание

Производит побитовое И двух операндов и сохраняет результат в третий

9.4.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
0	+	0	0

9.4.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.4.4 Пример использования:

AND r0, $0xFF \rightarrow r1$ // r0 M 255 и сохранить a r1

1.	0000011	1110	00000	00000	00001	01	0000
	1 1 1 1 1		1 1 1		00001		

9.5 NAND

Побитовое И-НЕ



Рис. 7: Машинное представление инструкции NAND

9.5.1 Описание

Производит побитовое И-НЕ двух операндов и сохраняет результат в третий

9.5.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
0	+	0	0

9.5.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.5.4 Пример использования:

NAND r1, 0x80 -> r2 // r1 И-НЕ 128 и сохранить в r2

1.	0000100	1110	00001	00000	00010	01	0000
2.			0x	80			

9.6 INV

Побитовая инверсия



Рис. 8: Машинное представление инструкции INV

9.6.1 Описание

Инвертирует содержимое операнда и сохраняет результат во второй.

9.6.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
0	+	0	0

9.6.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

9.6.4 Пример использования:

INV r1 -> r2 // инвертировать r1 и сохранить в r2

			1 1 1				
1.	0000101	1110	00001	00000	00010	00	0000

9.7 XOR

Побитовое ИСКЛЮЧАЮЩЕЕ ИЛИ



Рис. 9: Машинное представление инструкции XOR

9.7.1 Описание

Производит побитовое ИСКЛЮЧАЮЩЕЕ ИЛИ двух операндов и сохраняет результат в третий

9.7.2 Флаги, затрагиваемые данной инструкцией:

l	1	Z	С	V
()	+	0	0

9.7.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.7.4 Пример использования:

XOR r1, 0xAA \rightarrow r2 // r1 ИСКЛ. ИЛИ 170 и сохранить в r2

1.	0000110	1110	00001	00000	00010	01	0000	
2.			$Ox_{\mathcal{L}}$	AA				

9.8 XNOR

Побитовое ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ



Рис. 10: Машинное представление инструкции XNOR

9.8.1 Описание

Производит побитовое ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ двух операндов и сохраняет результат в третий

9.8.2 Флаги, затрагиваемые данной инструкцией:


l	V	Z	С	V
()	+	0	0

9.8.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.8.4 Пример использования:

XNOR r1, $0x55 \rightarrow r2$ // r1 ИСКЛ. ИЛИ-НЕ 85 и сохранить в r2



9.9 LSL

Логический сдвиг влево



Рис. 11: Машинное представление инструкции LSL

9.9.1 Описание

Сдвигает содержимое первого операнда влево на количество бит, соответствующее младшим пяти битам второго операнда и сохраняет результат в третий операнд. Операция аналогична беззнаковому делению на два в степени второй операнд с округлением вниз.

9.9.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
+	+	+	0

9.9.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.9.4 Пример использования:

LSL r2, $0x04 \rightarrow r1$ // сдвинуть r2 влево на 4 бита и сохранить в r1

1.	0001000	1110	00010	00000	00001	01	0000
2.			0x	04			

9.10 LSR

Логический сдвиг вправо



Рис. 12: Машинное представление инструкции LSR

9.10.1 Описание

Сдвигает содержимое первого операнда вправо на количество бит, соответствующее младшим пяти битам второго операнда и сохраняет результат в третий операнд. Операция аналогична беззнаковому умножению на два в степени второй операнд.

9.10.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
+	+	+	0

9.10.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.10.4 Пример использования:

LSR r2, r0 -> r1 // сдвинуть r2 влево на (r0) бит и сохранить в r1

1.	0001001	1110	00010	00000	00001	00	0000
	0001001	1110	00010		00001		

9.11 ASR

Арифметический сдвиг вправо



Рис. 13: Машинное представление инструкции ASR

9.11.1 Описание

Сдвигает содержимое первого операнда вправо на количество бит, соответствующее младшим пяти битам второго операнда, сохраняя и распространяя при этом самый старший бит (знак) и сохраняет результат в третий операнд. Операция аналогична знаковому умножению на два в степени второй операнд .

9.11.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
+	+	+	0

9.11.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.11.4 Пример использования:

		1 1 1				'	
1.	0001010	1110	00010	00000	00001	00	0000
	0001010						

9.12 ASL

Арифметический сдвиг влево



Рис. 14: Машинное представление инструкции ASL

9.12.1 Описание

Сдвигает содержимое первого операнда влево на количество бит, соответствующее младшим пяти битам второго операнда, сохраняя при этом самый старший бит (знак) и сохраняет результат в третий операнд. Операция аналогична знаковому делению на два в степени второй операнд с округлением вниз.

9.12.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
+	+	+	0

9.12.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.

• Не меняет потока исполнения.

9.12.4 Пример использования:

ASL r2, 0x04 -> r1 // сдвинуть r2 влево с сохранением знака на // 4 бита и сохранить в r1

1.	0001011	1110	00010	00000	00001	01	0000
2.			0x	04			

9.13 CSR

Циклический сдвиг вправо




Рис. 15: Машинное представление инструкции CSR

9.13.1 Описание

Циклически сдвигает (вращает) содержимое первого операнда вправо на количество бит, соответствующее младшим пяти битам второго операнда и сохраняет результат в третий операнд.

9.13.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
+	+	+	0

9.13.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.

- Производит запись в регистр.
- Не меняет потока исполнения.

9.13.4 Пример использования:

1.	0001010	1110	00010	00000	00001	00	0000	
			1 1 1 1					J

9.14 CSL

Арифметический сдвиг влево



Рис. 16: Машинное представление инструкции CSL

9.14.1 Описание

Циклически сдвигает содержимое первого операнда влево на количество бит, соответствующее младшим пяти битам второго операнда и сохраняет результат в третий операнд.

9.14.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
+	+	+	0

9.14.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.

• Не меняет потока исполнения.

9.14.4 Пример использования:

1.	0001101	1110	00010	00000	00001	01	0000
2.		1 1 1	∂x			1 1	

9.15 ADD

Сложение



Рис. 17: Машинное представление инструкции ADD

9.15.1 Описание

Суммирует первый и второй операнд и сохраняет сумму в третий. Поддерживает отрицательные числа в дополнительном коде (two's complement, дополнение к двойке). В случае отрицательного результата, он также будет представлен в дополнительном коде.

9.15.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V	
+	+	+	+	

9.15.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.

- Производит запись в регистр.
- Не меняет потока исполнения.

9.15.4 Пример использования:

ADD 0x02, 0x02 -> r1 // сложить 2 и 2 и сохранить в r1

1.	0001110	1110	00000	00000	00001	11 0000
2.			0xc	02		
3.			Oxt	02		

9.16 SUB

Вычитание



Рис. 18: Машинное представление инструкции SUB

9.16.1 Описание

Вычитает второй операнд из первого и сохраняет разность в третий. Поддерживает отрицательные числа в дополнительном коде (two's complement, дополнение к двойке). В случае отрицательного результата, он также будет представлен в дополнительном коде.


9.16.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V	
+	+	+	+	

9.16.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.16.4 Пример использования:



9.17 MULL

Умножение (32-битная версия)




Рис. 19: Машинное представление инструкции MULL

9.17.1 Описание

Производит умножение первого и второго операнда и сохраняет младшее слово в третий. Эквивалентна 32-битному умножению. При ненулевом старшем слове выставляется флаг С. Знак ???

9.17.2 Флаги, затрагиваемые данной инструкцией:


N	Z	С	V	
0	+	+	0	

9.17.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.17.4 Пример использования:

MULL 0x42, $r2 \rightarrow r3$ // Умножить 0x42 на r2 и сохранить в r3



9.18 MULH

Умножение с сохранением старшего слова.




Рис. 20: Машинное представление инструкции MULH

9.18.1 Описание

Производит умножение первого и второго операнда и сохраняет старшее слово в третий. При ненулевом старшем слове выставляется флаг С.

9.18.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V	
0	+	+	0	

9.18.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.18.4 Пример использования:

```
MULH 0x42, r2 -> r3 // Умножить 0x42 на r2 и сохранить // старшее слово в r3

1. 0010001 1110 00000 00010 00011 10 00000
2. 0x42
```

9.19 MUL

Умножение (полная версия)




Рис. 21: Машинное представление инструкции MUL

9.19.1 Описание

Производит умножение первого и второго операнда и сохраняет младшее слово в третий, старшее - в четвёртый. При ненулевом старшем слове выставляется флаг С. Операция беззнаковая, т.е. знаки входных операндов никак не учитываются.

9.19.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V	
0	+	+	0	

9.19.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Не может использовать мгновенные значения.
- Производит две записи в регистр.
- Не меняет потока исполнения.

9.19.4 Пример использования:

9.20 CSG

Изменить знак



Рис. 22: Машинное представление инструкции CSG

9.20.1 Описание

Изменяет знак содержимого операнда 1 на противоположный (в дополнительном коде) и сохраняет во второй.

9.20.2 Флаги, затрагиваемые данной инструкцией:


N	Z	С	V	
+	+	+	+	

9.20.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

9.20.4 Пример использования:

 $CSG r1 \rightarrow r2$ // инвертировать знак r1 и сохранить в r2



9.21 INC

Инкремент




Рис. 23: Машинное представление инструкции INC

9.21.1 Описание

Инкрементирует, то есть увеличивает на единицу содержимое первого операнда и сохраняет во второй.

9.21.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V	
+	+	+	+	

9.21.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

9.21.4 Пример использования:

INC r1 -> r2 // инкремент r1 с сохранением в r2

1.	0010100	1110	00001	00000	00010	00 0000	
		1 1 1		1 1 1 1			

9.22 DEC

Декремент



Рис. 24: Машинное представление инструкции DEC

9.22.1 Описание

Декрементирует, то есть уменьшает на единицу содержимое первого операнда и сохраняет во второй.

9.22.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V	
+	+	+	+	

9.22.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

9.22.4 Пример использования:

DEC r1 \rightarrow r2 // декремент r1 с сохранением в r2

		1 1 1	1 1 1 1	1 1 1			
1.	0010101	1110	00001	00000	00010	00	0000

9.23 CMP

Сравнение




Рис. 25: Машинное представление инструкции СМР

9.23.1 Описание

Производит сравнение двух операндов и выставляет флаги исполнения в соответствии с ним. Эквивалентна разности первого операнда со вторым без сохранения результата. Все условные коды поименованы относительно результата этой инструкции.

9.23.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
+	+	+	+

9.23.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Не производит запись в регистры, память и периферические устройства.
- Не меняет потока исполнения.

9.23.4 Пример использования:

```
CMP r1, 0x01 // Сравнить r1 с 1
DEC<sub>EQ</sub> r1 -> r1 // Если равен - декрементировать
```

1.	0010110	1110	00001	00000	00000	01	0000
2.			0x	01			
3.	0010101	0000	00001	00000	00001	00	0000

9.24 CMN

Сравнение с обратным знаком



Рис. 26: Машинное представление инструкции СМN

9.24.1 Описание

Производит сравнение первого операнда с вторым операндом с обращённым знаком и выставляет флаги исполнения в соответствии с ним. Эквивалентна сумме операндов без сохранения результата. Все условные коды поименованы относительно результата этой инструкции.

9.24.2 Флаги, затрагиваемые данной инструкцией:


N	Z	С	V
+	+	+	+

9.24.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Не производит запись в регистры, память и периферические устройства.
- Не меняет потока исполнения.

9.24.4 Пример использования:

CMN r1, 0x00 // Сравнить r1 с 0 CSG_{LT} r1 -> r1 // Если строго меньше - изменить знак на противоположный



9.25 TST

Проверка («И»)



Рис. 27: Машинное представление инструкции TST

9.25.1 Описание

Производит побитовое И двух операндов и выставляет флаг Z в зависимости от результата. Подходит для быстрой проверки по битовой маске (см. пример)

9.25.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
0	+	0	0

9.25.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать до двух мгновенных значений.
- Не производит запись в регистры, память и периферические устройства.
- Не меняет потока исполнения.

9.25.4 Пример использования:

TST r1, 0x80 // Проверить наличие в r1 восьмого бита INV_{NEQ} r2 -> r1 // Если присутствует - инвертировать r2 в r1 INV_{EQ} r3 -> r1 // Иначе инвертировать r3 в r1

		1 1	1 1 1 1			' '	
1.	0011000	1110	00001	00000	00000	01	0000

2.														0.	<i>x8</i>	0													
	- 1	- 1	- 1	- 1	- 1	-1	-1	- 1	-1	- 1	-	-1	- 1	- 1	- 1	- 1	-1	- 1	-1	- 1	- 1	-1	- 1	- 1	- 1	-1	-1	- 1	

3.	0000101	0001	00010	00000	00001	00 0000

4.	0000101	0000	00011	00000	00001	00	0000	
		1 1 1	1 1 1 1	1 1 1				

9.26 BR

Прямой переход



Рис. 28: Машинное представление инструкции BR

9.26.1 Описание

Производит прямой переход по адресу в операнде.

9.26.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
-	-	-	-

9.26.3 Свойства инструкции:

- Исполнение занимает 4 такта.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр рс.
- Изменяет поток исполнения.

9.26.4 Пример использования:

TST r0, 0x80000000 // Проверить присутствие в r0 32-го бита BR_{NEQ} 0x00000000 // Если присутствует - перейти по адресу 0

1.	0011000	1110	00000	00000	00000	01	0000
2.			0x800	00000			
3.	0011001	0001	00000	00000	00000	10	0000
4.			0x000	00000			

9.27 RBR

Относительный переход



Рис. 29: Машинное представление инструкции RBR

9.27.1 Описание

Производит переход по смещению в операнде относительно счётчика инструкций. Подходит для реализации последовательного сравнения с константой (конструкции типа case)

9.27.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
-	-	ı	-

9.27.3 Свойства инструкции:

- Исполнение занимает 4 такта.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр рс.
- Изменяет поток исполнения.

9.27.4 Пример использования:

9.28 BRL

Переход с сохранением адреса возврата



Рис. 30: Машинное представление инструкции BRL

9.28.1 Описание

Сохраняет текущий адрес в lr и производит прямой переход по адресу в первом операнде. Подходит для реализации вызовов процедур.

9.28.2 Флаги, затрагиваемые данной инструкцией:


N	Z	\mathbf{C}	V
-	-	-	-

9.28.3 Свойства инструкции:

- Исполнение занимает 4 такта.
- Может исполняться условно.
- Может использовать одно мгновенное значение

- Производит запись в регистры рс и lr.
- Изменяет поток исполнения.

9.28.4 Пример использования:



9.29 RET

Возврат




Рис. 31: Машинное представление инструкции RET

9.29.1 Описание

Производит прямой переход по адресу, сохранённому в lr. Предназначена для организации возврата из процедур.

9.29.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
-	-	ı	-

9.29.3 Свойства инструкции:

- Исполнение занимает 4 такта.
- Может исполняться условно.
- Не может использовать мгновенные значения.
- Производит запись в регистр рс.
- Изменяет поток исполнения.

9.29.4 Пример использования:

0x1000: BRL 0x4000 // Перейти в процедуру 0х4000 0x4000: // Тело процедуры 0x41FF: RET // Конец процедуры - возврат (в 0x1002) 0x100000000 00000 10 0000 0011011 1110 00000 0x10010x4000 0x40000x41FF0011100 00000 00000 00 1110 00000 0000

9.30 LDR

Чтение из ОЗУ



Рис. 32: Машинное представление инструкции LDR

9.30.1 Описание

Читает содержимое ОЗУ по адресу в первом операнде и сохраняет его во второй операнд

9.30.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
-	ı	ı	1

9.30.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

9.30.4 Пример использования:

LDR r15 -> r1 // Чтение ОЗУ по адресу в r15 с сохранением в r1

	1 1 1 1 1		1 1 1	1 1 1			
1.	0011101	1110	01111	00000	00001	00	0000
						1 , 1	

9.31 STR

Запись в ОЗУ




Рис. 33: Машинное представление инструкции STR

9.31.1 Описание

Записывает содержимое второго операнда в ОЗУ по адресу в первом операнде.

9.31.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
-	-	1	-

9.31.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр и ОЗУ.
- Не меняет потока исполнения.

9.31.4 Пример использования:

STR r15, r1 // Запись r1 по адресу в r15

			1 1 1 1				
1.	0011110	1110	01111	00001	00000	00	0000

9.32 IN

Чтение из периферийного регистра




Рис. 34: Машинное представление инструкции IN

9.32.1 Описание

Читает содержимое периферийного регистра, находящегося по адресу в первом операнде и сохраняет его во второй операнд

9.32.2 Флаги, затрагиваемые данной инструкцией:


N	Z	С	V
-	1	1	-

9.32.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

9.32.4 Пример использования:

IN r15 -> r1 // Чтение периферии по адресу в r15 с сохранением в r1



9.33 OUT

Запись в периферийный регистр




Рис. 35: Машинное представление инструкции STR

9.33.1 Описание

Записывает содержимое второго операнда в периферийный регистр, находящийся по адресу в первом операнде.

9.33.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
-	-	-	-

9.33.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр и периферию.
- Не меняет потока исполнения.

9.33.4 Пример использования:

OUT r15, r1 // Запись r1 в регистр по адресу в r15

1.	0100000	1110	01111	00001	00000	00	0000
		1 1 1					

9.34 MOVS

Копирование регистра




Рис. 36: Машинное представление инструкции MOVS

9.34.1 Описание

Копирует содержимое первого операнда во второй.

9.34.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
-	ı	1	-

9.34.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Может использовать одно мгновенное значение
- Производит запись в регистр.
- Не меняет потока исполнения.

9.34.4 Пример использования:

MOVS r0 -> r15 // Скопировать r0 в r15

		1 1 1	1 1 1 1	1 1 1			
1.	0100001	1110	00000	00000	01111	00	0000

9.35 MOV

Копирование двух регистров




Рис. 37: Машинное представление инструкции MOV

9.35.1 Описание

Копирует содержимое первого операнда в третий, а содержимое второго - в четвёртый.

9.35.2 Флаги, затрагиваемые данной инструкцией:

N	Z	С	V
-	ı	ı	-

9.35.3 Свойства инструкции:

- Исполнение занимает 1 такт.
- Может исполняться условно.
- Не может использовать мгновенные значения.
- Производит запись в регистр.
- Не меняет потока исполнения.

9.35.4 Пример использования:

MOV r0, r1 -> r15, r16 // Скопировать r0 в r15, r1 в r16

			1 1 1	1 1 1	, , , , , , , , , , , , , , , , , , ,		
1.	0100010	1110	00000	00001	01111	10000	0

Часть VI

Приложение 2. Исходный код

10 Структура

Данный проект содержит в себе две части:

- 1. Процессор УП-1.
- 2. MultiplierGenerator.

10.1 Процессор УП-1

RTL-описание процессора с RISC-архитектурой. Язык описания - Verilog (синтезируемая часть стандарта).

Проекту принадлежат следующие файлы:

- 1. adder.v Сумматор с параллельным переносом
- 2. alu.v Арифметико-логическое устройство
- 3. execute.v Стадия «Execute» конвейера
- 4. gpio.v Периферийное устройство «Контроллер GPIO»
- 5. gpio_mux.v Периферийное устройство «Выходной мультиплекcop»
- 6. insn decoder.v Стадия «Decode» конвейера
- 7. memory op.v Стадия «Memory/Periph» конвейера
- 8. pipeline_interface.v Стадия «Interface» конвейера
- 9. гат. v ОЗУ процессора
- 10. register wb.v Стадия «Register WB» конвейера

- 11. regs.v Регистровый файл процессора
- 12. shift.v Комбинированный регистр быстрого сдвига/вращения
- 13. test_periph_assembly.v Модуль верхнего уровня для периферических устройств
- 14. test_pipeline_assembly.v Модуль верхнего уровня для конвейера
- 15. test_processor_assembly.v Модуль верхнего уровня для процессорной системы
- 16. main.v Главный тестовый модуль процессора, с двумя тестовыми программами

10.2 MultiplierGenerator

Генератор умножителей по схеме Дадды. Язык программирования - C++ (стандарт C++14).

Проекту принадлежат следующие файлы:

- 1. Gate.hpp Главная логика сборки умножителей и необходимые для этого примитивы (заголовочный файл с кодом).
- 2. Main.cpp Точка входа приложения. Главная логика работы приложения, а именно порядок приёма аргументов и консольный интерфейс.
- 3. testcase.v Схема для тестирования сгенерированных умножителей. Язык описания Verilog.

11 Исходные коды

11.1 Процессор УП-1

11.1.1 adder.v

```
1 'timescale 1 ns / 100 ps
3
   module fa_pg(a, b, cin, s, p, g);
4
        input a, b, cin;
5
        output wire s, p, g;
6
7
8
        wire w1;
9
10
        xor x1(p, a, b);
        xor x2(s, p, cin);
11
12
13
        and a1(g, a, b);
14
         or #1 o1(p, a, b);
15
    endmodule
16
   module cla_4(a, b, cin, s, pg, gg);
17
18
        input [3:0] a;
        input [3:0] b;
19
20
        output wire [3:0] s;
21
22
        input cin;
23
        output wire pg, gg;
24
25
        wire [3:0] p;
26
        wire [3:0] g;
27
        wire [2:0] c;
28
29
        fa_pg fa0(a[0], b[0], cin, s[0], p[0], g[0]);
        fa_pg fa1(a[1], b[1], c[0], s[1], p[1], g[1]);
30
        fa_pg fa2(a[2], b[2], c[1], s[2], p[2], g[2]);
31
32
        fa_pg fa3(a[3], b[3], c[2], s[3], p[3], g[3]);
33
34
        assign c[0] = g[0] \mid p[0] \& cin;
35
        assign c[1] = g[1] | g[0]&p[1] | cin&p[0]&p[1];
36
        assign c[2] = g[2] | g[1]&p[2] | g[0]&p[1]&p[2] | cin&p[0]&p[1]&p[2];
37
38
        assign pg = p[0]&p[1]&p[2]&p[3];
        assign gg = g[3] \ | \ g[2]\&p[3] \ | \ g[1]\&p[3]\&p[2] \ | \ g[0]\&p[3]\&p[2]\&p[1];
39
40
        //assign cout = gg / cin&pg;
41
    endmodule
42
43
    module cla_16(a, b, cin, s, pg, gg);
44
        input [15:0] a;
45
        input [15:0] b;
46
        output wire [15:0] s;
47
48
        input cin;
49
        output wire pg, gg;
```

```
50
51
        wire [3:0] p;
52
        wire [3:0] g;
53
        wire [2:0] c;
54
55
        cla_4 cla0(a[3:0],
                                b[3:0], cin,
                                                 s[3:0], p[0], g[0]);
56
        cla_4 cla1(a[7:4],
                                b[7:4], c[0], s[7:4], p[1], g[1]);
57
        cla_4 cla2(a[11:8],
                             b[11:8], c[1], s[11:8], p[2], g[2]);
58
        cla_4 \ cla_3(a[15:12], \ b[15:12], \ c[2], \ s[15:12], \ p[3], \ g[3]);
59
60
        assign c[0] = g[0] | p[0] & cin;
        assign c[1] = g[1] | g[0]&p[1] | cin&p[0]&p[1];
61
        assign c[2] = g[2] | g[1]&p[2] | g[0]&p[1]&p[2] | cin&p[0]&p[1]&p[2];
62
63
64
        assign pg = p[0]&p[1]&p[2]&p[3];
65
        assign gg = g[3] | g[2]&p[3] | g[1]&p[3]&p[2] | g[0]&p[3]&p[2]&p[1];
66
        //assign cout = gg / cin&pg;
67
    endmodule
68
69
   module cla_32(a, b, cin, s, cout);
70
        input [31:0] a;
71
        input [31:0] b;
72
        output wire [31:0] s;
73
74
        input cin;
75
        output wire cout;
76
77
        wire [3:0] p;
78
        wire [3:0] g;
        wire [2:0] c;
79
80
81
        cla_16 cla0(a[15:0],
                              b[15:0], cin, s[15:0], p[0], g[0]);
82
        {\tt cla\_16~cla1(a[31:16],~b[31:16],~c[0],~s[31:16],~p[1],~g[1]);}
83
        assign c[0] = g[0] | p[0] & cin;
84
85
        assign cout = g[1] | g[0]&p[1] | cin&p[0]&p[1];
86
   endmodule
87
88
   module cla_64(a, b, cin, s, cout);
        input [63:0] a;
89
90
        input [63:0] b;
        output wire [63:0] s;
91
92
93
        input cin;
94
        wire pg, gg;
95
        output wire cout;
96
97
        wire [3:0] p;
        wire [3:0] g;
98
```

```
wire [2:0] c;
99
100
         cla_16 cla0(a[15:0], b[15:0], cin, s[15:0], p[0], g[0]);
101
         cla_16 cla1(a[31:16], b[31:16], c[0], s[31:16], p[1], g[1]);
102
         \verb|cla_16| cla2(a[47:32], b[47:32], c[1], s[47:32], p[2], g[2]); \\
103
104
         cla_16 cla3(a[63:48], b[63:48], c[2], s[63:48], p[3], g[3]);
105
         assign c[0] = g[0] | p[0]&cin;
106
107
         assign c[1] = g[1] | g[0]&p[1] | cin&p[0]&p[1];
108
         assign \ c[2] \ = \ g[2] \ | \ g[1]\&p[2] \ | \ g[0]\&p[1]\&p[2] \ | \ cin\&p[0]\&p[1]\&p[2];
109
         assign pg = p[0]&p[1]&p[2]&p[3];
110
         assign \ gg \ = \ g[3] \ | \ g[2] \& p[3] \ | \ g[1] \& p[3] \& p[2] \ | \ g[0] \& p[3] \& p[2] \& p[1];
111
112
         assign cout = gg | cin&pg;
113
     endmodule
```

11.1.2 alu.v

```
'include "mult.v"
    'include "adder.v"
   'include "shift.v"
3
4
5
   module addsub 32(q, a, b, sub, ov, sov, z);
6
        input [31:0] a, b;
7
        input sub;
8
        output wire [31:0] q;
9
10
        output ov, sov, z;
11
        wire [31:0] bm = sub ? ^{\sim}b : b;
12
13
        cla_32 cla0(a, bm, sub, q, ov);
14
15
16
        assign z = [q;
17
        assign sov = (!a[31]) && (!b[31]) ? ov : (a[31]) && b[31] ? ^{\sim}q[31] : 1'b0
18
            );
19
20
   endmodule
21
22
   module mul_32(q1, q2, ov, z, a, b);
23
        input [31:0] a, b;
24
        output wire [31:0] q1, q2;
25
        output ov, z;
26
27
28
        wire [63:0] q;
29
        assign q1 = q[31:0];
30
        assign q2 = q[63:32];
```

```
31
32
          mult_32 m0( a, b, q);
33
34
          assign ov = |(q2);
          {\bf assign} \ z \ = \ {\tilde{\ }} \, | \, (\{\,q2\,,\ q1\,\}) \, ;
35
36
    endmodule
37
    module bitwise_32(q, z, a, b, op);
38
39
          input [31:0] a, b;
40
          input [2:0] op;
41
          output reg [31:0] q;
42
43
          output wire z;
44
45
          assign z = [q;
46
          always @* begin
47
48
               case(op)
                     3\,{}^{\backprime}\,b000:\ q\ =\ \tilde{\phantom{a}}\ a\,;\ /\!/\!\mathit{NOT}\ A
49
50
                     3\,{}^{\backprime}\,b001\colon \ q = a \ \& \ b\,; \ // \ \textit{A AND B}
                     3\,{}^{\circ}\,b010\colon \ q \ = \ a \ \mid \ b\,; \ // \ \textit{A OR B}
51
                     3'b011: q = a ^ b; // A XOR B
52
                     3\,\dot{}\,b100\colon \ q = \tilde{\ }(a \& b)\,; \ //\ \textit{A NAND B}
53
54
                     3'b101: q = ~(a | b); // A NOR B
                     3'b110: q = (a \cdot b); // A XNOR B
55
56
                     3'b111: q = ^b; // NOTB (placeholder)
57
               endcase
          end
58
59
    endmodule
60
    module alu32_2x2(q0, q1, st, a, b, op);
61
62
          input [31:0] a, b;
          \mathbf{output} \ \mathbf{reg} \ [31:0] \ q0 \,, \ q1 \,;
63
          //wire [31:0] q0, q1;
64
65
          input [7:0] op;
66
          output reg [3:0] st; //0 - V, 1 - C, 2 - Z, 3 - N
67
68
          wire [31:0] addsub;
69
70
          reg [31:0] addsub_a, addsub_b;
71
          wire addsub z, addsub ov, addsub sov;
72
          reg subtract;
73
          {\tt addsub\_32\ as0}\,(\,{\tt addsub\_a}\,,\ {\tt addsub\_b}\,,\ {\tt subtract}\,,\ {\tt addsub\_ov}\,,
               addsub_sov, addsub_z);
74
          wire [3:0] addsub_st = {addsub[31], addsub_z, addsub_ov, addsub_sov};
75
76
          wire [31:0] shift;
77
          wire shift z, shift ov;
78
```

```
79
           reg rotate, left, arithmetic;
80
           bshift\_32\ sh0(shift\ ,\ shift\_ov\ ,\ shift\_z\ ,\ a\ ,\ b[4:0]\ ,\ rotate\ ,\ left\ ,
                arithmetic);
           wire [3:0] shift st = \{\text{shift}[31], \text{shift } z, \text{shift ov}, 1'b0\};
81
82
83
           wire [31:0] mull, mulh;
           \mathbf{wire} \ \mathrm{mul} \_ \mathtt{z} \, , \ \mathrm{mul} \_ \mathrm{ov} \, ;
84
           mul_32 mul0(mull, mulh, mul_ov, mul_z, a, b);
85
86
           wire [3:0] mul_st = {1'b0, mul_z, mul_ov, 1'b0};
87
           wire [31:0] bws;
88
           wire bws_z;
89
90
           reg [2:0] b op;
91
           bitwise 32 bw0(bws, bws z, a, b, b op);
92
           \mathbf{wire} \ \ [3\!:\!0] \ \ bws\_st = \ \{1\,'b0\,, \ bws\_z\,, \ 2\,'b0\,\};
93
94
95
           always @* begin
96
                case(op)
97
                8'h00: \mathbf{begin} //NOP
98
                      q0\ =\ a\ ;
99
                      q1\ =\ b\ ;
100
                      st = 4'b0;
101
102
                end
103
                8'h01: begin //ADD
104
                      subtract = 0;
                      addsub a = a;
105
106
                      addsub\_b\,=\,b\,;
                      q0 \ = \ addsub \ ;
107
                      q1\ =\ 32\,{}^{\shortmid}b0\,;
108
109
110
                      st = addsub\_st;
111
                end
                8'h02: begin //SUB
112
113
                      subtract = 1;
                      addsub a = a;
114
                      addsub_b = b;
115
116
                      q0 \, = \, addsub \, ;
                      q1\ =\ 32\,{}^{\shortmid}b0\,;
117
118
119
                      st = addsub st;
120
                end
121
                8'h03: begin //CPL
122
                      subtract = 1;
123
                      addsub a = 32'b0;
124
                      addsub\_b\,=\,a\,;
                      q0 \ = \ addsub \ ;
125
                      q1 = 32'b0;
126
```

```
127
128
                    st \ = \ addsub\_st \, ;
129
               \quad \text{end} \quad
               8'h04: begin //MUL
130
131
                    q0 = mull;
132
                    q1\ =\ mulh\,;
133
134
                    st = mul_st;
135
               \mathbf{end}
136
               8'h05: begin //SHR
                    rotate = 0;
137
                    left = 0;
138
                    arithmetic = 0;
139
140
                    q0 = shift;
141
                    q1 = 32'b0;
142
                    st = shift_st;
143
144
               \mathbf{end}
               8'h06: begin // SHL
145
146
                    rotate = 0;
                    left \ = \ 1;
147
148
                    arithmetic \, = \, 0;
149
                    q0 = shift;
150
                    q1 = 32'b0;
151
152
                    st = shift_st;
153
               \mathbf{end}
154
               8'h07: begin // SAR
                    rotate = 0;
155
                    left = 0;
156
                    arithmetic = 1;
157
158
                    q0 = shift;
159
                    q1\ =\ 32\,{}^{\shortmid}b0\,;
160
                    st = shift_st;
161
162
               \mathbf{end}
163
               8'h08: begin // SAL
                    rotate = 0;
164
                    left = 1;
165
                    arithmetic = 1;
166
167
                    q0 = shift;
168
                    q1 = 32'b0;
169
170
                    st = shift_st;
171
               end
172
               8'h09: begin // ROR
173
                    rotate = 1;
                    left = 0;
174
                     arithmetic = 0;
175
```

```
176
                         q0 = shift;
177
                         q1\ =\ 32\,{}^{,}b0\,;
178
                         st = shift_st;
179
180
                   end
                   8\,{}^{\circ}\mathrm{h0A}\colon begin // \mathit{ROL}
181
182
                         rotate = 1;
                         left = 1;
183
184
                         arithmetic \, = \, 0;
185
                         q0 \, = \, s \, h \, i \, f \, t \; ; \quad
                         q1\ =\ 32\,{}^{,}b0\,;
186
187
                         st = shift_st;
188
189
                   end
190
                   8'h0B: begin //NOT
                         b_{op} = 0;
191
                         q0\ =\ bws\,;
192
                         q1\ =\ 32\,{}^{\backprime}b0\,;
193
194
                         st \ = \ bws\_st \, ;
195
196
                   \quad \text{end} \quad
197
                   8'h0C: begin //AND
198
                         b_{op} = 1;
199
                         q0 = bws;
200
                         q1\ =\ 32\,{}^{,}b0\,;
201
202
                         st = bws_st;
203
                   end
                   8 \text{'h0D:} \mathbf{begin} //OR
204
                         b_{op} = 2;
205
                         q0\ =\ bws\,;
206
                         q1\ =\ 32\,{}^{\backprime}b0\,;
207
208
209
                         st \ = \ bws\_st\,;
210
                   \mathbf{end}
                   8'h0E: begin //XOR
211
212
                         b op = 3;
213
                         q0 = bws;
214
                         q1\ =\ 32\,{}^{,}b0\,;
215
216
                         st = bws_st;
217
                   \mathbf{end}
                   8'h0F: begin //NAND
218
219
                         b_{op} = 4;
220
                         q0 = bws;
221
                         q1\ =\ 32\,{}^{\shortmid}b0\,;
222
223
                         st \ = \ bws\_st\,;
224
                   \mathbf{end}
```

```
225
               8'h10: begin //NOR
226
                    b_op = 5;
                    q0\ =\ bws\,;
227
228
                    q1 = 32'b0;
229
230
                    st = bws_st;
231
               end
               8'h11: \mathbf{begin} //XNOR
232
233
                    b op = 6;
234
                    q0 = bws;
                    q1\ =\ 32\,{}^{,}b0\,;
235
236
237
                    st = bws st;
238
               end
239
               /*default: begin //invalid
                    q\theta = 32, bz;
240
                    q1 = 32'bz;
241
242
                    st = 4'bz;
243
               end*/
244
          endcase
245
          end
246
     endmodule
```

11.1.3 execute.v

```
'timescale 1 ns / 100 ps
 1
 2
      'include " alu.v"
 3
 4
      \boldsymbol{module} \hspace{0.1cm} \mathtt{cond\_calc} \hspace{0.1cm} (\hspace{0.1cm} \mathtt{cr} \hspace{0.1cm}, \hspace{0.1cm} \mathtt{cc} \hspace{0.1cm}, \hspace{0.1cm} \mathtt{n} \hspace{0.1cm}, \hspace{0.1cm} \mathtt{z} \hspace{0.1cm}, \hspace{0.1cm} \mathtt{c} \hspace{0.1cm}, \hspace{0.1cm} \mathtt{v} \hspace{0.1cm}) \hspace{0.1cm};
 5
 6
             input [3:0] cc;
 7
             \mathbf{input} \ n\,,\ z\,,\ c\,,\ v\,;
 8
 9
             output reg cr;
10
             always @* begin
11
12
                  case(cc)
13
                           4'b0000: cr = z == 1'b1; //EQ - equal
                           \label{eq:cr_def} \mbox{4'b0001: cr = z == 1'b0; //NEQ-not equal}
14
                           \label{eq:condition} \mbox{4'b0010: cr = c == 1'b1; //HS - higher or same (unsigned)}
15
16
                           4'b0011: cr = c = 1'b0; //LO - strictly lower (unsigned)
17
                           4'b0100: cr = n == 1'b1; //NEG - negative
                           4'b0101: cr = n == 1'b0; //POS - positive
18
                           \label{eq:continuous_signed} \mbox{4'b0110: cr = v == 1'b1; } \mbox{//SOV- signed overflow}
19
                           4\,{}^{\backprime}b0111\colon\ cr\ =\ v\ ==\ 1\,{}^{\backprime}b0\,;\ /\!\mathit{NSOV}-\ \mathit{no}\ \mathit{signed}\ \mathit{overflow}
20
                           4'b1000: cr = (c == 1'b1) && (z == 1'b0); //HI - strictly \ higher
21
                                    (unsigned)
22
                           4'b1001: cr = (c = 1'b0) \mid \mid (z = 1'b1); //LS - lower or same (
                                  unsigned)
```

```
4'b1010: cr = n = v; //GE - greater or equal (signed)
23
24
                    4'b1011: cr = n != v; //LT - strictly less (signed)
                    4'b1100: cr = (z == 1'b0) & (n == v); //GT - strictly greater (
25
                    4'b1101: cr = (z == 1'b1) || (n != v); //LE - lower or equal (
26
                         signed)
27
                    4'b1110: cr = 1'b1; //AL - always
                    4'b1111: \ cr = 1'b0; \ /\!/\!N\!V - \ never
28
29
              endcase
30
         end
    endmodule
31
32
    module status register adaptor(st, stwr, n, z, c, v, cc);
33
34
         input n, z, c, v;
35
         input cc;
36
         output [31:0] st;
37
38
         output stwr;
39
40
         assign stwr = cc;
41
         assign st [3:0] = {n, z, c, v};
42
         assign st [31:4] = 28'b0;
43
    endmodule
44
    module execute_stage_passthrough(qm_a1, qm_a2, qm_r1_op, qm_r2_op, qr_a1,
45
         qr_a2, qr_op, m_a1, m_a2, m_r1_op, m_r2_op, r_a1, r_a2, r_op, clk, rst);
46
         input [31:0] m a1, m a2; //(mem op)
         \mathbf{input} \quad [\, 3:0 \,] \quad \mathbf{m_r1\_op}, \quad \mathbf{m_r2\_op}; \quad //(\mathit{mem\_op})
47
48
         {\bf input} \ \ [\, 4:0 \,] \ \ {\bf r}\_{\bf a1} \,, \ \ {\bf r}\_{\bf a2} \,; \ \ // \big( reg\_wb \, \big)
49
         \mathbf{input} \hspace{0.2cm} \texttt{[3:0]} \hspace{0.2cm} \texttt{r\_op}; \hspace{0.2cm} //(reg\_wb)
50
51
52
         input clk , rst;
53
         output reg [31:0] qm_a1, qm_a2; //(mem_op)
54
55
         output reg [3:0] qm_r1_op, qm_r2_op; //(mem_op)
56
57
         output reg [4:0] qr_a1, qr_a2; //(reg_wb)
         output reg [3:0] qr_op; //(reg_wb)
58
59
60
         always @(posedge clk or posedge rst) begin
61
               if(rst) begin
62
                   qm\_a1 <= \ 32\, 'b0\, ; \ \ qm\_a2 <= \ 32\, 'b0\, ;
63
                   qm_r1\_op <= \ 4\,'b0\,; \ \ qm_r2\_op <= \ 4\,'b0\,;
64
                   qr_a1 \le 5'b0; qr_a2 \le 5'b0;
65
                    qr op \ll 4'b0;
66
              end
67
              else begin
                   qm \ a1 <= m \ a1; \ qm \ a2 <= m \ a2;
68
```

```
69
                                                 qm_r1\_op <= \ m_r1\_op \, ; \ \ qm_r2\_op <= \ m_r2\_op \, ;
  70
                                                  qr_a1 <= r_a1; qr_a2 <= r_a2;
  71
                                                  qr_op \ll r_op;
  72
                                     end
  73
                         end
  74
             endmodule
  75
  76
  77
             module\ \ execute(\verb"r1", "r2", "cres", "n", "z", "c", "v", "cc", "a", "b", "alu_op", "is_cond", "cond", "con
  78
                          write_flags , st , swp , clk , rst );
                          input [31:0] a, b; //operands
  79
  80
                          input [31:0] st; //status register
  81
                          input [7:0] alu_op; // alu operation
  82
                          {\bf input} \ {\rm is\_cond} \ ; \ // is \ a \ conditional \ command \ signal
                          input [3:0] cond; //cc
  83
                          input [3:0] write_flags; //write n/z/c/v
  84
  85
                          input swp; //swap ops?
  86
                          input clk , rst;
  87
  88
                          \textbf{output reg} \hspace{0.2cm} \textbf{[31:0]} \hspace{0.2cm} \textbf{r1} \hspace{0.1cm}, \hspace{0.1cm} \textbf{r2} \hspace{0.1cm}; \hspace{0.1cm} // \textit{results} \hspace{0.1cm}, \hspace{0.1cm} \textit{sync}
  89
                          output wire n, z, c, v; //flags, async
  90
                          output wire cc; //write flags, async
  91
                          output reg cres; //conditional results, sync
  92
  93
                          wire [31:0] ra = swp ? b : a;
  94
                          wire [31:0] rb = swp ? a : b;
  95
  96
                          \mathbf{wire} \hspace{0.2cm} [\hspace{0.1cm} 3\hspace{0.1cm} 1\hspace{0.1cm} :\hspace{0.1cm} 0\hspace{0.1cm}] \hspace{0.2cm} \text{alu} \hspace{0.1cm} \_\hspace{0.1cm} q1\hspace{0.1cm} , \hspace{0.2cm} \text{alu} \hspace{0.1cm} \_\hspace{0.1cm} q2\hspace{0.1cm} ;
                          \mathbf{wire} \ \mathrm{alu\_n} \,, \ \mathrm{alu\_z} \,, \ \mathrm{alu\_c} \,, \ \mathrm{alu\_v} \,;
  97
  98
                          wire [7:0] alu_op;
  99
                          alu32\_2x2 \ alu0 (alu\_q1 \, , \ alu\_q2 \, , \ \{alu\_n \, , \ alu\_z \, , \ alu\_c \, , \ alu\_v \} \, , \ ra \, , \ rb \, ,
                                     alu_op);
100
                          \mathbf{wire} \ \ \mathrm{cond} \_n \ = \ \mathrm{st} \ [3] \ , \ \ \mathrm{cond} \_z \ = \ \mathrm{st} \ [2] \ , \ \ \mathrm{cond} \_c \ = \ \mathrm{st} \ [1] \ , \ \ \mathrm{cond} \_v \ = \ \mathrm{st} \ [0] \ ;
101
102
                          wire cond res;
103
                          cond calc cond0(cond res, cond, cond n, cond z, cond c, cond v);
104
                          assign cc = (write_flags != 4'b0) && (is_cond && cond_res);
105
                          assign n = write_flags[3] ? alu_n : cond_n;
106
107
                          assign z = write flags[2] ? alu z : cond z;
108
                          assign c = write_flags[1] ? alu_c : cond_c;
109
                          \mathbf{assign} \ v = \ \mathrm{write\_flags} \left[ 0 \right] \ ? \ \mathrm{alu\_v} \ : \ \mathrm{cond\_v};
110
111
                          always @(posedge clk or posedge rst) begin
112
                                      if(rst) begin
113
                                                 r1 <= 31'b0;
                                                  r2 <= 31'b0;
114
115
                                                  cres <= 1'b0;
```

```
116
               \mathbf{end}
117
               else begin
118
                    r1 <= alu_q1;
119
                    r2 \ll alu q2;
120
                    if(is_cond) cres <= cond_res;</pre>
121
                    else cres <= 1'b1;
122
               end
123
          end
124
     endmodule
```

11.1.4 gpio.v

```
'timescale 1 \text{ ns} / 100 \text{ ps}
 1
 2
    {\bf module} \ \ {\bf gpio\_out} \ , \ \ {\bf gpio\_in} \ , \ \ {\bf gpio\_dir} \ , \ \ {\bf addr} \ , \ \ {\bf sys\_w\_addr} \ , \ \ {\bf sys\_r\_addr} \ ,
         sys\_w\_line\,,\ sys\_r\_line\,,\ sys\_w\,,\ sys\_r\,,\ rst\,,\ clk\,)\,;
 4
          //control\ signals
         input [31:0] gpio_in;
 5
 6
          output wire [31:0] gpio_out;
         output wire [31:0] gpio_dir;
 7
 8
 9
          //address, constant
10
         input [31:0] addr;
11
12
          //peripheral bus
13
         input [31:0] sys_w_addr;
          input [31:0] sys_r_addr;
14
15
          input [31:0] sys_w_line;
16
          output reg [31:0] sys_r_line;
          input sys_w;
17
         {\bf input} \ {\rm sys\_r} \ ;
18
19
20
          //generic
21
          input clk;
22
          input rst;
23
          //control regs
24
25
          reg [31:0] direction; // 1 for out, 0 for in
26
          \mathbf{reg} [31:0] value; //default
27
28
          assign gpio_out = value;
29
          assign gpio_dir = direction;
30
31
          always @(posedge \ clk \ or \ posedge \ rst) begin
               if(rst) begin
32
                    direction <= 32'b0;
33
34
                    value <= 32'b0;
                    sys_r_{line} \ll 32, bz;
35
36
               end
```

```
else begin
37
38
                  \#1;
                  if(sys_r) begin //read requested
39
                      if(sys r addr[31:1] = addr[31:1]) begin //if r addr is same
40
                           if(sys_r_addr[0]) begin //high part, direction
41
                               sys\_r\_line <= direction;
42
                           \mathbf{end}\ \mathbf{else}\ \mathbf{begin}\ //low\ part\,,\ read\ value
43
44
                               sys_r_line <= gpio_in;
                           \mathbf{end}
45
46
                      end else begin
47
                           sys\_r\_line = 32'bz; //don't scramble other devices
48
                      end
49
                 end else begin
50
                      sys r line = 32'bz; //minimize power consumption
51
                 end
                  if (sys_w) begin //write requested
52
                      if(sys_w_addr[31:1] = addr[31:1]) begin //if w \ addr \ is \ same
53
54
                           if (sys w addr [0]) begin //high part, direction
55
                               direction <= sys_w_line;
56
                           \mathbf{end}\ \mathbf{else}\ \mathbf{begin}\ //low\ part\ ,\ write\ value
                               value <= sys_w_line;
57
58
                           end
                      \mathbf{end}
59
                 end
60
61
             end
62
        end
63
    endmodule
    11.1.5
              gpio mux.v
1
    'timescale 1 ns / 100 ps
   module gpio_mux(pins, func0_in, func1_in, func2_in, func3_in, func0_out,
        func1 out, func2 out, func3 out, func0 dir, func1 dir, func2 dir,
        func3_dir, addr, sys_w_addr, sys_r_addr, sys_w_line, sys_r_line, sys_w,
        sys_r, rst, clk);
        inout [31:0] pins;
4
5
        //functions
6
7
        //output signals
        input [31:0] func0_out;
8
9
        input [31:0] func1_out;
        input [31:0] func2_out;
10
```

input [31:0] func3_out;

output wire [31:0] func0_in;

output wire [31:0] func1_in;

output wire [31:0] func2_in;

//input signals

11 12 13

14

15

16

```
output wire [31:0] func3 in;
17
18
         //direction \ signals , 1 - out, 0 - in
19
         input [31:0] func0 dir;
20
21
         input [31:0] func1 dir;
22
         input [31:0] func2_dir;
23
         input [31:0] func3_dir;
24
25
         //address, constant
26
         input [31:0] addr;
27
          //peripheral bus
28
29
         input [31:0] sys w addr;
         input [31:0] sys_r_addr;
30
31
         \mathbf{input} \hspace{0.2cm} \texttt{[31:0]} \hspace{0.2cm} \mathbf{sys\_w\_line} \,;
         output reg [31:0] sys_r_line;
32
33
         input sys_w;
34
         input sys r;
35
36
         //generic
         input clk;
37
         input rst;
38
39
40
         //pin control register;
         reg [63:0] control;
41
42
43
         //generate muxes for every pin
44
         genvar i;
45
         generate
         \mbox{for} \, (\, i \, = \, 0\, ; \ i \, < \, 3\, 2\, ; \ i \, = \, i \, + \, 1\, ) \ \mbox{begin} \ : \ \mbox{pin\_mux}
46
              wire [1:0] pin_control = control [(i*2 + 1):(i*2)];
47
48
              wire pin out = pin control == 0 ? func0 out[i] : (pin control == 1 ?
                    func1\_out[i] \; : \; (pin\_control == 2 \; ? \; func2\_out[i] \; : \; func3\_out[i])
                   );
              \label{eq:wire_pin_dir} \mathbf{wire} \ \ \mathrm{pin\_dir} = \ \mathrm{pin\_control} = 0 \ ? \ \ \mathrm{func0\_dir} \ [i] \ : \ (\ \mathrm{pin\_control} = 1 \ ?
49
                    func1_dir[i] : (pin_control == 2 ? func2_dir[i] : func3_dir[i])
                   );
              assign pins[i] = pin_dir == 1 ? pin_out : 1'bz;
50
              assign func0_in[i] = pin_dir == 1 ? pin_out : pins[i];
51
              assign func1_in[i] = pin_dir == 1 ? pin_out : pins[i];
52
              assign func2 in[i] = pin dir == 1 ? pin out : pins[i];
53
              assign func3 in[i] = pin dir == 1 ? pin out : pins[i];
54
         end
55
56
         endgenerate
57
58
         always @(posedge clk or posedge rst) begin
59
              \#1;
               if(rst) begin
60
                    control = 64'b0;
61
```

```
62
             \mathbf{end}
63
             else begin
                  if(sys_r) begin //read requested
64
                       if(sys r addr[31:1] = addr[31:1]) begin //if r addr is same
65
                           if(sys_r_addr[0]) begin //high part
66
                                sys\_r\_line <= control \left[ 63:32 \right];
67
                           end else begin //low part
68
69
                                sys_r_line \ll control[31:0];
70
                           end
71
                      end else begin
                           sys\_r\_line = 32'bz; //don't scramble other devices
72
73
                      \mathbf{end}
74
                  end else begin
75
                       sys r line = 32'bz; //minimize power consumption
76
                  end
                  if(sys_w) begin //write requested
77
                       if(sys_w_addr[31:1] = addr[31:1]) begin //if w \ addr \ is \ same
78
79
                           if (sys w addr [0]) begin //high part
80
                                control[63:32] \le sys_w_line;
                           end else begin //low part
81
82
                                \verb|control[31:0]| <= \verb|sys_w_line|;
83
                           end
84
                      \mathbf{end}
                  end
85
86
             end
87
        end
88
    endmodule
```

11.1.6 insn decoder.v

```
'timescale 1 ns / 100 ps
    //fixed\ version
3
4
    /*module insn_type_lookup(type, opcode);
5
6
         input [6:0] opcode;
7
         output \ [2:0] \ type;
8
9
         always @(a or b) begin
10
             case(opcode) //full\_case parallel\_case
                  \theta: type <= \theta;
11
12
                  1: type \ll 0;
13
                  //...
14
             endcase
15
         end
16
    endmodule*/
17
    module reg_hazard_checker(ex_hazard, mem_hazard, reg_hazard, ex_r1_a,
        \verb|ex_r2_a|, \verb|ex_r_op|, \verb|ex_proceed|, mem_r1_a|, mem_r2_a|, mem_r_op|, mem_proceed|,
```

```
reg_r1_a, reg_r2_a, reg_write, dec_r1_addr, dec_r2_addr, dec_r_read);
19
                                    output wire ex_hazard;
20
                                    output wire mem_hazard;
21
                                    output wire reg hazard;
22
23
                                    input [4:0] ex_r1_a, ex_r2_a;
                                    \mathbf{input} \quad [\, 3 \mathbin{:} 0 \,] \quad \mathrm{ex\_r\_op} \,;
24
25
                                    input ex_proceed;
26
                                    input [4:0] mem_r1_a, mem_r2_a;
27
28
                                    input [3:0] mem_r_op;
29
                                    input mem_proceed;
30
31
                                    input [4:0] reg r1 a, reg r2 a;
32
                                    input [1:0] reg_write;
33
                                    input [4:0] dec_r1_addr, dec_r2_addr;
34
35
                                    input [1:0] dec r read;
36
                                    \mathbf{wire} \ \operatorname{dec} \ _{r}1 \ _{r} \operatorname{ead} \ _{c} \operatorname{omp} \ = \ \operatorname{dec} \ _{r} \ _{r} \operatorname{ead} \left[ \ 0 \ \right];
37
38
                                    wire dec_r2_read_comp = dec_r_read[1];
39
40
                                    41
                                    wire ex_r2_op_comp = (ex_r_op == 4) || (ex_r_op == 5) || (ex_r_op == 6);
42
                                    wire ex_r1r2_op_comp = (ex_r_op == 7) || (ex_r_op == 8);
43
44
                                    wire ex r1 comp = (ex r1 a == dec r1 addr);
                                    wire ex r2 comp = (ex r2 a == dec r2 addr);
45
46
                                    \mathbf{wire} \ \mathrm{ex\_r1r2\_comp} \ = \ (\mathrm{ex\_r1\_a} \ = \ \mathrm{dec\_r2\_addr}) \ ;
                                    \mathbf{wire} \ \mathrm{ex\_r2r1\_comp} \ = \ (\mathrm{ex\_r2\_a} \ = = \ \mathrm{dec\_r1\_addr}) \ ;
47
48
49
                                    \label{eq:wire_ex_hazard_r1} \textbf{wire} \  \, \text{ex_hazard_r1} = ((\text{ex_r1\_op\_comp} \ | | \ \text{ex\_r1r2\_op\_comp}) \&\& \ \text{ex\_r1\_comp} \&\& \ \text{ex_r1\_comp} \&\& \ \text{ex_r1\_comp}
                                                          dec_r1_read_comp);
50
                                    \label{eq:wire_ex_hazard_r2} \textbf{wire} \ \ \textbf{ex_hazard_r2} = ((\texttt{ex_r2\_op\_comp}\ |\ |\ \texttt{ex\_r1r2\_op\_comp}) \ \&\&\ \texttt{ex\_r2\_comp} \ \&\&\ \texttt{ex_r2\_comp} \ \&\&\ \texttt{ex_r3\_comp} \ \&\&\ \texttt{ex_r3\_comp}
                                                          dec_r2_read_comp);
51
                                    wire ex_hazard_r1r2 = ((ex_r1_op_comp || ex_r1r2_op_comp) &&
                                                      ex r1r2 comp && dec r2 read comp);
52
                                    wire ex_hazard_r2r1 = ((ex_r2_op_comp_|| ex_r1r2_op_comp) &&
                                                      ex_r2r1_comp && dec_r1_read_comp);
53
54
                                    assign ex hazard = (ex hazard r1 || ex hazard r2 || ex hazard r1r2 ||
                                                      ex hazard r2r1) && ex proceed;
55
56
                                    \mathbf{wire} \ \ \mathrm{mem\_r1\_op\_comp} = (\mathrm{mem\_r\_op} == 1) \ \ || \ \ (\mathrm{mem\_r\_op} == 2) \ \ || \ \ (\mathrm{mem\_r\_op} == 2)
57
                                    wire mem_r1r2_op_comp = (mem_r_op == 7) || (mem_r_op == 8);
58
59
```

```
60
           wire mem r1 comp = (mem r1 a == dec r1 addr);
61
           \mathbf{wire} \ \operatorname{mem\_r2\_comp} = \left( \operatorname{mem\_r2\_a} == \operatorname{dec\_r2\_addr} \right);
           wire mem_r1r2\_comp = (mem_r1_a == dec_r2\_addr);
62
63
           wire mem r2r1 comp = (mem r2 a == dec r1 addr);
64
65
           wire mem_hazard_r1 = ((mem_r1_op_comp || mem_r1r2_op_comp) &&
                mem\_r1\_comp \ \&\& \ dec\_r1\_read\_comp);
66
           wire mem_hazard_r2 = ((mem_r2_op_comp || mem_r1r2_op_comp) &&
                mem r2 comp && dec r2 read comp);
           \mathbf{wire} \ \ \mathrm{mem\_hazard\_r1r2} = ((\mathrm{mem\_r1\_op\_comp} \ | \ | \ \mathrm{mem\_r1r2\_op\_comp}) \ \&\& \ \ |
67
                mem_r1r2\_comp \ \&\& \ dec\_r2\_read\_comp);
68
           wire mem_hazard_r2r1 = ((mem_r2_op_comp || mem_r1r2_op_comp) &&
                mem r2r1 comp && dec r1 read comp);
69
70
           \mathbf{assign} \hspace{0.2cm} \mathbf{mem\_hazard} \hspace{0.2cm} = \hspace{0.2cm} \left( \hspace{0.2cm} \mathbf{mem\_hazard\_r1} \hspace{0.2cm} \mid \hspace{0.2cm} \mid \hspace{0.2cm} \mathbf{mem\_hazard\_r1r2} \hspace{0.2cm} \mid \hspace{0.2cm} \mid \hspace{0.2cm} \mathbf{mem\_hazard\_r1r2} \hspace{0.2cm} \right)
                 | mem_hazard_r2r1) && mem_proceed;
71
72
           wire reg r1 write comp = reg write [0];
73
           wire reg_r2_write_comp = reg_write[1];
74
           \mathbf{wire} \ \operatorname{reg\_r1\_comp} \ = \ (\operatorname{reg\_r1\_a} \ = = \ \operatorname{dec\_r1\_addr}) \ ;
75
76
           wire reg_r2_comp = (reg_r2_a == dec_r2_addr);
77
           wire reg_r1r2_comp = (reg_r1_a == dec_r2_addr);
78
           \mathbf{wire} \ \operatorname{reg\_r2r1\_comp} \ = \ (\operatorname{reg\_r2\_a} \ = = \ \operatorname{dec\_r1\_addr}) \, ;
79
80
           wire reg_hazard_r1 = (reg_r1_write_comp && reg_r1_comp &&
                dec r1 read comp);
81
           wire reg_hazard_r2 = (reg_r2_write_comp && reg_r2_comp &&
                dec_r2_read_comp);
           wire reg_hazard_r1r2 = (reg_r1_write_comp && reg_r1r2_comp &&
82
                dec_r2_read_comp);
83
           wire reg_hazard_r2r1 = (reg_r2_write_comp && reg_r2r1_comp &&
                dec_r1_read_comp);
84
85
           \mathbf{assign} \ \ \mathrm{reg\_hazard} \ \ \mathrm{reg\_hazard} \ \ \mathrm{r1} \ \ || \ \ \mathrm{reg\_hazard} \ \ \mathrm{r2} \ \ || \ \ \mathrm{reg\_hazard} \ \ \mathrm{r1r2}
                || reg_hazard_r2r1;
86
87
     endmodule
88
     module insn_decoder( e_a, e_b, e_alu_op, e_is_cond, e_cond, e_write_flags,
89
           e\_swp\,,\,\,m\_a1,\,\,m\_a2,\,\,m\_r1\_op,\,\,m\_r2\_op,\,\,r\_a1\,,\,\,r\_a2\,,\,\,r\_op\,,\,\,d\_pass\,,\,\,d\_pcincr\,,
            r_r1_addr, r_r2_addr, r_read, word, r1, r2, hazard, rst, clk);
           output reg [31:0] e_a, e_b;
90
91
           output reg [7:0] e_alu_op;
92
           output reg [3:0] e_cond;
93
           output reg [3:0] e_write_flags;
94
           output reg e_swp;
           output reg e_is_cond;
95
96
```

```
97
          output reg [31:0] m_a1, m_a2;
98
          output reg [3:0] m_r1_op, m_r2_op;
99
100
          output reg [4:0] r a1, r a2;
101
          output reg [3:0] r op;
102
103
          output reg d_pass;
104
          output reg d_pcincr;
105
106
          output reg [4:0] r_r1_addr, r_r2_addr;
107
          output reg [1:0] r_read;
108
          input [31:0] word;
109
110
          input [31:0] r1, r2;
111
          input hazard;
          input rst , clk;
112
113
114
          reg [7:0] state1;
115
          reg fetch;
116
          reg reg_fetch;
          reg [3:0] delay_counter;
117
118
          reg [2:0] imm\_action; // 000 - nop, 001 - imm1 -> b, 010 - imm1 -> a,
              011 \{imm1, imm2\} \rightarrow \{a, b\}, 100 - nop? 101..111 - as 001..011 but a ~
               m\_{a2}, \quad b \quad \tilde{} \quad m\_{a1}
          //reg [1:0] imm_counter;
119
120
          reg [7:0] old_state1_imm;
121
          reg old pass imm, old fetch imm, old pcincr imm;
          reg [1:0] r to mem; //00 a, b; 01 m1, b; 10 a, m2; 11 m1, m2
122
123
          reg [7:0] old_state1_hz;
          {\bf reg} \ {\rm old\_pass\_hz} \ , \ {\rm old\_fetch\_hz} \ , \ {\rm old\_pcincr\_hz} \ ;
124
125
          reg set_delay;
126
127
          reg [6:0] opcode;
          reg [3:0] cond;
128
            reg [1:0] imm;
129
130
          reg [4:0] reg_a_addr, reg_b_addr;
          reg [4:0] reg c addr, reg d addr;
131
132
          reg stage1 , stage2 , stage3 , stage4;
133
          always @(posedge clk or posedge rst) begin
134
135
              \#1;
136
               if(rst) begin
137
                   e_a <= \, 31\,{}^{,}b0\,; \ e_b <= \, 31\,{}^{,}b0\,;
138
                   e_alu_op <= 8'b0; //NOP
139
                   e_cond <= 4'b0;
140
                   e write flags = 4'b0;
141
                   e\_swp <= \ 1\,{}^{,}b0\,; \ e\_is\_cond <= \ 1\,{}^{,}b0\,;
142
                   m \ a1 <= 31'b0; \ m \ a2 <= 31'b0;
143
```

```
144
                      m_r1_op <= 4'b0; m_r2_op <= 4'b0; //clean NOP
145
                      r_a1 <= 5'b0; \ r_a2 <= 5'b0;
146
147
                      r op <= 4'b0; //NOP;
                      d_{pass} <= 1'b0; d_{pcincr} <= 1'b1;
148
                      r\_r1\_addr <= \; 5\,\dot{}\,b0\,; \;\; r\_r2\_addr <= \; 5\,\dot{}\,b0\,;
149
                      r\_read <= 2'b0;
150
151
                      state1 \le 0; fetch \le 1; reg_fetch \le 0;
                      old\_pass\_imm <= \ 0; \ old\_fetch\_imm <= \ 0; \ old\_pcincr\_imm <= \ 0;
152
                            old\_state1\_imm <= 0;
                      old\_pass\_hz <= \ 0; \ old\_fetch\_hz <= \ 0; \ old\_pcincr\_hz <= \ 0;
153
                            old\_state1\_hz <= 0;
154
                      set delay \le 0;
155
                      opcode \le 0;
156
                       delay_counter <= 4'b0;
157
                      imm\_action \le 3'b0;
158
                      r_{to} = 0;
159
                      stage1 <= 0; stage2 <= 0; stage3 <= 0; stage4 <= 0;
160
                 end
                 else begin
161
162
                      /*case(state1)
163
                            0: begin opcode = word[31:25];
164
                                       cond <= word [24:21];
                                       reg\_a\_addr <= \ word [20:16]; \ reg\_b\_addr <= \ word
165
                                             \hbox{\tt [15:11]; } \ reg\_c\_addr <= \ word \hbox{\tt [10:5]; } \ reg\_d\_addr <=
                                              word [4:0];
166
                                       imm \ll word[4:3];
167
                                  state1 <= 1;
168
                                  state2 <= opcode;
169
170
                            end
171
                            1:
172
                       endcase
173
                      //state\ 1\ is\ for\ decoding
174
                      // \, state \ 2 \ is \ for \ opcode \ setup
175
                      //state\ 3 is for additional operations
                       case(state2)
176
177
                            0: begin //nop
178
                                  e\_\mathit{alu}\_\mathit{op} \ <= \ \theta; \ e\_\mathit{cond} \ <= \ \theta; \ e\_\mathit{write}\_\mathit{flags} \ <= \ \theta;
                                       e_is_cond <= 0;
179
                                  m \ r1 \ op <= 4'b0; \ m \ r2 \ op <= 4'b0;
180
                                  r\_op <= 0; r\_read <= 0; d\_pass <= 1 d\_pcincr <= 1;
181
                                  state1 <= 0;
182
                            end
183
                            1: begin //or
184
                                  e\_\mathit{alu}\_\mathit{op} \ <= \ 8 \ 'h0D; \ e\_\mathit{cond} \ <= \ \mathit{cond}; \ e\_\mathit{write}\_\mathit{flags} \ <= \ 4 \ 'hF
                                       ; \quad e\_is\_cond <= 1;
185
                                  m_r1_op <= 4'b0; m_r2_op <= 4'b0;
                                  r\_\mathit{op} \ \mathrel{<=} \ 2; \ \ //\mathit{if} \ \ \mathit{respective} \ \ \mathit{imm} \ \ r\_\mathit{read} \ = \ 0 \, , \ \ d\_\mathit{pass} \ = \ 0 \, ,
186
```

```
d pcincr = 1;
187
                         if(fetch) begin
188
189
                               opcode = word[31:25];
190
                               cond \le word [24:21];
                               reg\_a\_addr <= \ word \, [\, 2\, 0\, :\, 1\, 6\, ]\, ; \ \ reg\_b\_addr <= \ word \, [\, 1\, 5\, :\, 1\, 1\, ]\, ;
191
                                     reg\_c\_addr <= word [10:6]; \ reg\_d\_addr <= word [5:1];
192
                               imm_action \le \{1'b0, word[5:4]\};
                               state1 <= opcode;
193
194
                               \#1;
195
                               d\_pcincr <= 1;
196
                               d_pass \le 1;
197
                               reg fetch <= 1;
198
                        end
199
                         stage1 \ll 1;
200
                  end
201
             end
202
203
             always @(posedge stage1) begin
204
                         \#0.1;
205
                         case(state1)
206
                               //logic
207
                               0: \mathbf{begin} //nop
208
                                     \mbox{e\_alu\_op} <= \mbox{0}; \mbox{ e\_cond} <= \mbox{0}; \mbox{ e\_write\_flags} <= \mbox{0};
                                           e_{is\_cond} <= 0; //alu\ nop, not\ conditional, no\ flags
209
                                     m_r1_op <= 4'b0; m_r2_op <= 4'b0; //memory clean nop
210
                                     r op \ll 0; //register write nop
211
                                     r_{read} \le 0; //register read none
212
                                     r_{to} = 0; //register read to a, b
213
                                     imm\_action <= \; 3\, `b000\, ; \;\; /\!/\textit{no imm in this insn}
214
                              end
215
                               1: begin //or
216
                                     \verb|e_alu_op| <= 8\, \verb|'h0D|; e_cond| <= cond|; e_write_flags| <= 4\, \verb|'hF|
                                           ; \ e\_is\_cond <= \ 1; \ //\mathit{alu} \ \mathit{or} \, , \ \mathit{conditional} \, , \ \mathit{all} \ \mathit{flags}
217
                                     \label{eq:mr1_op} {\tt m_r1_op} <= \, 4\,{\tt 'b1}\,; \ {\tt m_r2_op} <= \, 4\,{\tt 'b1}\,; \ //{\it memory} \ {\it passthrough}
                                     r op \le 1; r a1 \le reg c addr; // register write c to a1
218
219
                                     {\tt r\_r1\_addr} \mathrel{<=} {\tt reg\_a\_addr}; \ {\tt r\_r2\_addr} \mathrel{<=} {\tt reg\_b\_addr}; \ {\tt r\_read}
                                            <= 3; //register read both
220
                                     r_to_mem \le 0; //register read to a, b
221
                               end
222
                               2: begin //nor
223
                                     e\_alu\_op <=~8\,'h10\,;~e\_cond <=~cond\,;~e\_write\_flags <=~4\,'hF
                                           ; \ e\_is\_cond <= \ 1; \ // \mathit{alu nor}, \ \mathit{conditional} \ , \ \mathit{all flags}
224
                                     \label{eq:mr1_op} \texttt{m\_r1\_op} \mathrel{<=} 4\,\text{'b1}\,; \;\; \texttt{m\_r2\_op} \mathrel{<=} 4\,\text{'b1}\,; \;\; //memory \;\; \textit{passthrough}
225
                                     \verb|r_op| <= 1; | \verb|r_a1| <= | \verb|reg_c_addr|; | // | | register| | write| | c| | to| | a1|
                                     {\tt r\_r1\_addr} \mathrel{<=} {\tt reg\_a\_addr}; \ {\tt r\_r2\_addr} \mathrel{<=} {\tt reg\_b\_addr}; \ {\tt r\_read}
226
                                            <= 3; //register read both
```

```
227
                                                               r to mem \leq 0; //register read to a, b
228
                                                    end
229
                                                     3: begin //and
                                                               e alu op <= 8'h0C; e cond <= cond; e write flags <= 4'hF
230
                                                                         ; e_is_cond <= 1; //\mathit{alu} and, \mathit{conditional}, \mathit{all} \mathit{flags}
231
                                                               {\tt m\_r1\_op} <= \ 4\,{\tt 'b1}\,; \ {\tt m\_r2\_op} <= \ 4\,{\tt 'b1}\,; \ /\!/{\it memory} \ {\it passthrough}
                                                                         nop
232
                                                               r_{op} \le 1; r_a1 \le reg_c_addr; // register write c to a1
                                                               r\_r1\_addr <= reg\_a\_addr; \ r\_r2\_addr <= reg\_b\_addr; \ r\_read
233
                                                                           <= 3; //register read both
                                                               {\tt r\_to\_mem} <= \ 0\,; // \, \textit{register read to a,b}
234
235
                                                     end
236
                                                     4: begin //nand
237
                                                               e alu op <= 8'h0F; e cond <= cond; e write flags <= 4'hF
                                                                          ; e_is_cond <= 1; //alu nand, conditional, all flags
238
                                                              \label{eq:mr1_op} \texttt{m\_r1\_op} \mathrel{<=} 4 \text{'b1} \; ; \; \; \texttt{m\_r2\_op} \mathrel{<=} 4 \text{'b1} \; ; \; \; //memory \; \; passthrough
239
                                                               r op <= 1; r a1 <= reg c addr; // register write c to a1
240
                                                               \label{eq:rotation} \verb"r_r1_addr" <= \verb"reg_a_addr"; \ \verb"r_r2_addr" <= \verb"reg_b_addr"; \ \verb"r_read" <= ""reg_b_addr"; \ "r_read" <= ""reg
                                                                           <= 3; //register read both
241
                                                               r_{to} = 0; //register read to a, b
242
                                                    end
243
                                                     5: begin //inv
244
                                                               e\_alu\_op <= \ 8\,'h0B\,; \ e\_cond <= \ cond\,; \ e\_write\_flags <= \ 4\,'hF
                                                                         ; e_is\_cond \ll 1; //alu\ not, conditional, all\ flags
245
                                                               m_r1\_op <= 4'b1; \ m_r2\_op <= 4'b1; \ //memory \ passthrough
246
                                                               r op <= 1; r a1 <= reg c addr; // register write c to a1
247
                                                               {\tt r\_r1\_addr} \mathrel{<=} {\tt reg\_a\_addr}; \ {\tt r\_read} \mathrel{<=} 1; \ /\!/ \mathit{register} \ \mathit{read}
                                                                          first
248
                                                               r_to_mem \le 0; //register read to a, b
249
                                                               imm action [0] \ll 0; //no imm for b in this insn
250
                                                    end
                                                     6: begin //xor
251
                                                               e\_alu\_op <= \; 8\, 'h0E\, ; \;\; e\_cond <= \; cond\, ; \;\; e\_write\_flags <= \; 4\, 'hF
252
                                                                         ; e_is_cond <= 1; //alu \ xor, conditional, all \ flags
                                                              \label{eq:mr1_op} {\tt m_r1_op} <= \ 4\,{\tt 'b1}\,; \ {\tt m_r2_op} <= \ 4\,{\tt 'b1}\,; \ /\!/{\it memory} \ {\it passthrough}
253
254
                                                               r_{op} \le 1; r_{a1} \le reg_{caddr}; // register write c to a1
                                                               r\_r1\_addr <= reg\_a\_addr; \ r\_r2\_addr <= reg\_b\_addr; \ r\_read
255
                                                                           <= 3; //register read both
                                                               {\tt r\_to\_mem} <= \ 0; // \mathit{register} \ \mathit{read} \ \mathit{to} \ \mathit{a,b}
256
257
                                                    end
258
                                                     7: begin //xnor
259
                                                               e_alu_op <= 8'h11; e_cond <= cond; e_write_flags <= 4'hF
                                                                         ; e is cond \leftarrow 1; //alu\ xnor, conditional, all\ flags
260
                                                               {\tt m\_r1\_op} <= \ 4\,{\tt 'b1}\,; \ {\tt m\_r2\_op} <= \ 4\,{\tt 'b1}\,; \ /\!/{\it memory} \ {\it passthrough}
                                                                         nop
                                                               r 	ext{ op} \leftarrow 1; r 	ext{ a1} \leftarrow reg 	ext{ c } 	ext{addr}; // register write c to a1
261
```

```
262
                                                            r\_r1\_addr <= reg\_a\_addr; \ r\_r2\_addr <= reg\_b\_addr; \ r\_read
                                                                        <= 3; //register read both
263
                                                            r_{to} = 0; //register read to a, b
264
                                                  \mathbf{end}
                                                  //shifts
265
266
                                                   8: begin //lsl
267
                                                            \verb|e_alu_op| <= 8\, \verb|'h06|; e_cond| <= cond|; e_write_flags| <= 4\, \verb|'hF|
                                                                      ; e_{is}\_cond \ll 1; //alu\ shl, conditional, all\ flags
                                                            m r1 op \le 4'b1; m r2 op \le 4'b1; //memory passthrough
268
                                                                     nop
                                                            {\tt r\_op} <= 1; \ {\tt r\_a1} <= {\tt reg\_c\_addr}; \ // \ register \ write \ c \ to \ a1
269
                                                            r\_r1\_addr <= reg\_a\_addr; \ r\_r2\_addr <= reg\_b\_addr; \ r\_read
270
                                                                        <= 3; //register read both
271
                                                            r to mem <= 0; //register read to a, b
272
                                                  end
273
                                                   9: begin // lsr
                                                            e\_alu\_op <= 8\,'h05\,; \ e\_cond <= cond\,; \ e\_write\_flags <= 4\,'hF
274
                                                                      ; e is cond <= 1; //alu shr, conditional, all flags
275
                                                            m \ r1 \ op <= 4'b1; \ m \ r2 \ op <= 4'b1; //memory passthrough
                                                                      nop
                                                            \verb|r_op| <= 1; | \verb|r_a1| <= | \verb|reg_c_addr|; | // | | register| | write| | c| | to| | a1|
276
277
                                                            r\_r1\_addr <= reg\_a\_addr; \ r\_r2\_addr <= reg\_b\_addr; \ r\_read
                                                                        <= 3; //register read both
                                                            {\tt r\_to\_mem} <= \ 0\,; // \, \textit{register read to a,b}
278
279
                                                  end
280
                                                  10: begin //asr
281
                                                            e alu op <= 8'h07; e cond <= cond; e write flags <= 4'hF
                                                                      ; e is cond <= 1; //alu\ sar, conditional, all\ flags
282
                                                            m_r1\_op <= \ 4\,'b1\,; \ m_r2\_op <= \ 4\,'b1\,; \ //memory \ passthrough
                                                                      nop
                                                            {\tt r\_op} \mathrel{<=} 1; \ {\tt r\_a1} \mathrel{<=} {\tt reg\_c\_addr}; \ // \ \textit{register write c to a1}
283
284
                                                            r r1 addr <= reg a addr; r r2 addr <= reg b addr; r read
                                                                        <= 3; //register read both
                                                            {\tt r\_to\_mem} <= \ 0\,; // \, \textit{register read to } \, a\,,\, b
285
286
                                                  end
287
                                                   11: begin //asl
                                                            e alu op <= 8'h08; e cond <= cond; e write flags <= 4'hF
288
                                                                      ; e_{is}\_cond <= 1; //alu\ sal, conditional, all\ flags
289
                                                            \label{eq:mr1_op} {\rm m\_r1\_op} <= \ 4\,{\rm 'b1}\,; \ {\rm m\_r2\_op} <= \ 4\,{\rm 'b1}\,; \ //memory \ passthrough
290
                                                            r op <= 1; r a1 <= reg c addr; // register write c to a1
291
                                                            \label{eq:rotation} \verb"r_r1_addr" <= \verb"reg_a_addr"; \ \verb"r_r2_addr" <= \verb"reg_b_addr"; \ \verb"r_read" <= ""reg_b_addr"; \ "r_read" <= ""reg
                                                                        <=~3;~//\mathit{register}~\mathit{read}~\mathit{both}
292
                                                            r_to_mem \le 0; //register read to a, b
293
                                                  end
294
                                                   12: begin //csr
295
                                                            e\_alu\_op <=~8\,'h09\,;~e\_cond <=~cond\,;~e\_write\_flags <=~4\,'hF
                                                                      ; e_is_cond <= 1; //alu ror, conditional, all flags
296
                                                            m \ r1 \ op <= 4'b1; \ m \ r2 \ op <= 4'b1; //memory passthrough
```

```
nop
297
                                 r_{op} \le 1; r_{a1} \le reg_{caddr}; // register write c to a1
298
                                 r\_r1\_addr <= reg\_a\_addr; \ r\_r2\_addr <= reg\_b\_addr; \ r\_read
                                        <= 3; //register read both
                                 {\tt r\_to\_mem} <= \ 0\,; // \, \textit{register read to a,b}
299
300
                            end
                            13: begin //csl
301
302
                                 e_alu_op <= 8'hOA; e_cond <= cond; e_write_flags <= 4'hF
                                       ; e is cond <= 1; //alu rol, conditional, all flags
303
                                 \label{eq:mr1_op} {\tt m_r1_op} <= \ 4\,{\rm 'b1}\,; \ {\tt m_r2_op} <= \ 4\,{\rm 'b1}\,; \ /\!/{\it memory passthrough}
                                      nop
                                 r_{op} \le 1; r_{a1} \le reg_{caddr}; // register write c to a1
304
305
                                 r r1 addr <= reg a addr; r r2 addr <= reg b addr; r read
                                        <= 3; //register read both
306
                                 r_to_mem \le 0; //register read to a, b
307
                            end
308
                            //arithmetics
                            14: begin //add
309
310
                                 e alu op <= 8'h01; e cond <= cond; e write flags <= 4'hF
                                       ; \  \, \mathbf{e}_{-}\mathbf{is}\_\mathbf{cond} <= \  \, 1; \  \, //\mathit{alu} \  \, \mathit{add} \, , \  \, \mathit{conditional} \, , \  \, \mathit{all} \  \, \mathit{flags}
311
                                 m_r1_op <= 4'b1; m_r2_op <= 4'b1; //memory passthrough
                                 \verb|r_op| <= 1; | \verb|r_a1| <= | \verb|reg_c_addr|; | // | | register| | write| | c| | to| | a1|
312
313
                                 r\_r1\_addr <= reg\_a\_addr; \ r\_r2\_addr <= reg\_b\_addr; \ r\_read
                                       <= 3; //register read both
314
                                 r_{to} = 0; //register read to a, b
315
                            end
316
                            15: begin //sub
                                 e\_alu\_op <=~8\,'h02\,;~e\_cond <=~cond\,;~e\_write\_flags <=~4\,'hF
317
                                       ; e_is\_cond <= 1; //alu sub, conditional, all flags
318
                                 \label{eq:mr1_op} \texttt{m\_r1\_op} \mathrel{<=} 4\,\text{'b1}\,; \;\; \texttt{m\_r2\_op} \mathrel{<=} 4\,\text{'b1}\,; \;\; //memory \;\; \textit{passthrough}
319
                                 \verb|r_op| <= 1; | \verb|r_a1| <= | \verb|reg_c_addr|; | // | | register| | write| | c| | to| | a1|
320
                                 {\tt r\_r1\_addr} \mathrel{<=} {\tt reg\_a\_addr}; \ {\tt r\_r2\_addr} \mathrel{<=} {\tt reg\_b\_addr}; \ {\tt r\_read}
                                        <= 3; //register read both
321
                                 r_to_mem \le 0; //register read to a, b
322
                            end
323
                            16: begin //mull
324
                                 e\_alu\_op <= 8'h04; \ e\_cond <= cond; \ e\_write\_flags <= 4'hF
                                       ; e is cond <= 1; //alu mul, conditional, all flags
325
                                 m \ r1 \ op <= 4'b1; \ m \ r2 \ op <= 4'b1; //memory passthrough
326
                                 \verb|r_op| <= 1; | \verb|r_a1| <= | \verb|reg_c_addr|; | // | | register| | write| | c| | to| | a1|
327
                                 r\_r1\_addr <= reg\_a\_addr; \ r\_r2\_addr <= reg\_b\_addr; \ r\_readdr
                                       <= 3; //register read both
328
                                 r_{to} = 0; //register read to a, b
329
                            \mathbf{end}
330
                            17:  begin //mulh
331
                                 e alu op <= 8'h04; e cond <= cond; e write flags <= 4'hF
```

```
; e is cond <= 1; //alu mul, conditional, all flags
332
                               m_r1\_op <= 4'b1; \ m_r2\_op <= 4'b1; \ //memory \ passthrough
                                    nop
333
                               r op <= 4; r a1 <= reg c addr; // register write d to a1
334
                               r\_r1\_addr <= reg\_a\_addr; \ r\_r2\_addr <= reg\_b\_addr; \ r\_read
                                     <= 3; //register\ read\ both
                               r_to_mem \le 0; //register read to a, b
335
336
                          end
                          18: begin //mul
337
                               e\_alu\_op <= 8'h04; e\_cond <= cond; e\_write\_flags <= 4'hF
338
                                    ; e_is_cond <= 1; //alu mul, conditional, all flags
339
                               m_r1\_op <= 4'b1; \ m_r2\_op <= 4'b1; \ //memory \ passthrough
                                    nop
340
                               r op \ll 7; r a1 \ll reg c addr; r a2 \ll reg d addr; //
                                    register\ write\ c,d\ to\ a1,a2
341
                               {\tt r\_r1\_addr} \mathrel{<=} {\tt reg\_a\_addr}; \ {\tt r\_r2\_addr} \mathrel{<=} {\tt reg\_b\_addr}; \ {\tt r\_read}
                                     <= 3; //register read both
342
                               r to mem \leq 0; //register read to a, b
343
                               imm \ action <= 3'b000; //no imm in this insn
344
                          end
345
                          19: begin //csg
346
                               e\_alu\_op <= 8\,'h03\,; \ e\_cond <= cond\,; \ e\_write\_flags <= 4\,'hF
                                    ; e_is_cond <= 1; //alu\ cpl, conditional, all\ flags
347
                               {\tt m\_r1\_op} <= \ 4\,{\tt 'b1}\,; \ {\tt m\_r2\_op} <= \ 4\,{\tt 'b1}\,; \ /\!/{\it memory} \ {\it passthrough}
348
                               r_{op} \le 1; r_{a1} \le reg_c_{addr}; // register write c to a1
349
                               r r1 addr <= reg a addr; r read <= 1; //register read
                                    first
350
                               r_{to} = 0; //register read to a, b
351
                               imm\_action[0] \le 0; //no imm for b in this insn
352
                          end
                          20: begin //inc
353
354
                               e\_alu\_op <= \ 8\,'h01\,; \ e\_cond <= \ cond\,; \ e\_write\_flags <= \ 4\,'hF
                                     ; \ {\rm e\_is\_cond} \ \mathop{<=} \ 1; \ \mathop{//alu} \ add \, , \ \mathop{\it conditional} \, , \ all \ flags
355
                               \label{eq:mr1_op} {\rm m\_r1\_op} <= \ 4\,{\rm 'b1}\,; \ {\rm m\_r2\_op} <= \ 4\,{\rm 'b1}\,; \ //memory \ passthrough
                               r_{p} <= 1; r_{a} <= reg_{c}_{a} ddr; // register write c to a <= 1
356
357
                               r_r1_addr <= reg_a_addr; r_read <= 1; //register read
                                     first
                               r to mem \leq 0; //register read to a, b
358
                               e b \ll 1; //force b operand to be 1
359
360
                               imm action [0] \ll 0; //no imm for b in this insn
361
                          end
362
                          21: begin //dec
363
                               e_alu_op \le 8'h02; e_cond \le cond; e_write_flags \le 4'hF
                                    ; e is cond <= 1; //alu sub, conditional, all flags
364
                               {\tt m\_r1\_op} <= \ 4\,{\tt 'b1}\,; \ {\tt m\_r2\_op} <= \ 4\,{\tt 'b1}\,; \ /\!/{\it memory} \ {\it passthrough}
                                    nop
                               r 	ext{ op} \ll 1; r 	ext{ al} \ll r 	ext{ eg} 	ext{ c} 	ext{ addr}; // 	ext{ register} 	ext{ write } 	ext{ c} 	ext{ to al}
365
```

```
366
                               r_r1_addr <= reg_a_addr; r_read <= 1; //register read
                                    first
                               r_{to} = 0; //register read to a, b
367
368
                               e b \ll 1; //force b operand to be 1
369
                               imm action [0] \ll 0; //no imm for b in this insn
370
                          end
                          22: begin //cmp
371
372
                               e_alu_op \le 8'h02; e_cond \le cond; e_write_flags \le 4'hF
                                    ; e is cond <= 1; //alu sub, conditional, all flags
373
                               \mbox{m\_r1\_op} <= \mbox{ 4"b1; } \mbox{m\_r2\_op} <= \mbox{ 4"b1; } \mbox{//memory passthrough}
                                   nop
                               r_{op} <= 0; // register write nop
374
375
                               r r1 addr <= reg a addr; r r2 addr <= reg b addr; r read
                                     <= 3; //register read both
376
                               r_{to} = 0; //register read to a, b
377
                          end
378
                          23: begin //cmn
                               e alu op <= 8'h01; e cond <= cond; e write flags <= 4'hF
379
                                    ; e is cond \leftarrow 1; //alu add, conditional, all flags
380
                               {\tt m\_r1\_op} <= \ 4\,{\tt 'b1}\,; \ {\tt m\_r2\_op} <= \ 4\,{\tt 'b1}\,; \ /\!/{\it memory} \ {\it passthrough}
381
                               r_op \ll 0; // register write nop
                               r\_r1\_addr <= reg\_a\_addr; \ r\_r2\_addr <= reg\_b\_addr; \ r\_read
382
                                     <= 3; //register\ read\ both
383
                               r_{to} = 0; //register read to a, b
384
                          end
385
                          24: begin //tst
                               e alu op <= 8'h0C; e cond <= cond; e write flags <= 4'hF
386
                                    ; e_is\_cond \ll 1; //alu and, conditional, all flags
387
                               \label{eq:mr1_op} {\tt m_r1\_op} <= \ 4\,{\tt 'b1}\,; \ \ {\tt m_r2\_op} <= \ 4\,{\tt 'b1}\,; \ \ //{\it memory} \ \ {\it passthrough}
                                   nop
388
                               {\tt r\_op} <= 0; \ // \ \textit{register write nop}
389
                               {\tt r\_r1\_addr} \mathrel{<=} {\tt reg\_a\_addr}; \;\; {\tt r\_r2\_addr} \mathrel{<=} {\tt reg\_b\_addr}; \;\; {\tt r\_read}
                                     <= 3; //register read both
390
                               \verb"r_to_mem" <= 0; // \textit{register read to a,b}
391
                          end
392
                          //branches
393
                          25: begin //br
394
                               e\_alu\_op <= 8'h00; \ e\_cond <= cond; \ e\_write\_flags <= 4'h0
                                    ; e is cond \langle =1; //alu \ nop, \ conditional, \ no \ flags
395
                               m \ r1 \ op <= 4'b1; \ m \ r2 \ op <= 4'b1; //memory passthrough
396
                               {\tt r\_op} \mathrel{<=} 1; \ {\tt r\_a1} \mathrel{<=} 31; \ // \ \textit{register write to pc}
397
                               r_r1_addr <= reg_a_addr; r_read <= 1; //register read
                                    first
398
                               r to mem \leq 0; //register read to a, b
399
                               imm\_action[0] \le 0; //no imm\ for\ b\ in\ this\ insn
400
                               //delay!
                               //set delay <= 1;
401
```

```
402
                               fetch \le 0; d pcincr \le 0;
403
                               state1 <= 130;
404
                               delay_counter <= 3;
405
406
                          26: begin //rbr
407
                               e\_alu\_op <=~8\,'h01\,;~e\_cond <=~cond\,;~e\_write\_flags <=~4\,'h0
                                     ; \ e\_is\_cond <= \ 1; \ // \mathit{alu} \ \mathit{add} \, , \ \mathit{conditional} \, , \ \mathit{no} \ \mathit{flags}
408
                               \label{eq:mr1_op} \texttt{m\_r1\_op} \mathrel{<=} 4\,\text{'b1}\,; \;\; \texttt{m\_r2\_op} \mathrel{<=} 4\,\text{'b1}\,; \;\; //memory \;\; passthrough
                                    nop
409
                               {\tt r\_op} \mathrel{<=} 1; \; {\tt r\_a1} \mathrel{<=} 31; \; // \; \textit{register write to pc}
                               r\_r2\_addr <= \ reg\_a\_addr\,; \ r\_r1\_addr <= \ 31; \ r\_read <= \ 3;
410
                                     //register\ read\ both , first - pc
411
                               r to mem \leq 0; //register read to a, b
412
                               imm action [0] \le 0; //no imm for b in this insn
                               //delay!
413
                               //set\_delay <= 1;
414
415
                               fetch \le 0; d_pcincr \le 0;
416
                               state1 \le 130;
417
                               delay_counter <= 3;
418
                          end
                          27: begin //brl
419
420
                               e\_alu\_op <= 8'h00; \ e\_cond <= cond; \ e\_write\_flags <= 4'h0
                                    ; e_is_cond <= 1; //alu nop, conditional, no flags
421
                               {\tt m\_r1\_op} <= \ 4\,{\tt 'b1}\,; \ {\tt m\_r2\_op} <= \ 4\,{\tt 'b1}\,; \ /\!/{\it memory} \ {\it passthrough}
                                    nop
                               r_{op} <= 7; r_{a1} <= 31; r_{a2} <= 29; // register write a, b
422
                                      to pc, lr
423
                               r_r1_addr <= reg_a_addr; \ r_r2_addr <= 31; \ r_read <= 3;
                                     //register\ read\ both , second-pc
                               r_{to} = 0; //register read to a, b
424
425
                               imm\_action[0] \le 0; //no imm for b in this insn
                               //delay!
426
427
                               //set\_delay <= 1;
428
                               fetch <= 0; \ d\_pcincr <= 0;
429
                               \mathtt{state1} \, <= \, 130;
430
                               delay_counter <= 3;
431
432
                          /*27: begin //rbl, can't implement now (need hook in
                               register\_\ wb\ )
                               e alu op <= 8'h01; e cond <= cond; e write flags <= 4'h0
433
                                    ; e is cond <= 1; //alu add, conditional, no flags
434
                               m_r1\_op <= \ 4\ 'b1\ ; \ m_r2\_op <= \ 4\ 'b1\ ; \ //memory\ passthrough
                                    nop
                               r\_op <= 1; r\_a1 <= 31 // register write to pc
435
436
                                r_r2_addr <= reg_a_addr; r_r1_addr <= 31; r_read <= 2;
                                    //register\ read\ both, first-pc
437
                               imm\_action[0] \leftarrow 0; //no imm for b in this insn
438
                               //delay!
439
                          end*/
```

```
440
                         28: begin //ret
                              e\_alu\_op <= 8'h00; \ e\_cond <= cond; \ e\_write\_flags <= 4'h0
441
                                   ; e_{is}\_cond <= 1; //alu\ nop, conditional, no\ flags
442
                              m r1 op \le 4'b1; m r2 op \le 4'b1; //memory passthrough
                                   nop
443
                              {\tt r\_op} \mathrel{<=} 1; \ {\tt r\_a1} \mathrel{<=} 31; \ // \ \textit{register write to pc}
                              {\tt r\_r1\_addr} \mathrel{<=} 29; \ {\tt r\_read} \mathrel{<=} 1; \ // \mathit{register} \ \mathit{read} \ \mathit{first} - \mathit{lr}
444
445
                              r_to_mem \le 0; //register read to a, b
                              imm \ action <= 3'b000; //no imm in this insn
446
447
                              //delay!
                              //set\_delay <= 1;
448
                              fetch <= 0; \ d\_pcincr <= 0;
449
450
                              state1 \le 130;
451
                              delay counter <= 3;
452
                         end
453
                         29: begin //ldr
                              e\_alu\_op <= 8'h00; \ e\_cond <= cond; \ e\_write\_flags <= 4'h0
454
                                   ; e is cond \leftarrow 1; //alu nop, conditional, no flags
455
                              m_r1\_op <= 2; \ m_r2\_op <= 1; \ //memory \ read \ c \ from \ a1
456
                              {\tt r\_op} <= 1; \ {\tt r\_a1} <= {\tt reg\_c\_addr}; \ // \ \textit{register write c to a1}
457
                              {\tt r\_r1\_addr} \mathrel{<=} {\tt reg\_a\_addr}; \ {\tt r\_read} \mathrel{<=} 1; \ /\!/ {\tt register} \ {\tt read}
                                   first
                              r to mem <= 2'b01; //register read to m1, b
458
459
                              imm\_action [0] \ <= \ 0; \ /\!/\textit{no imm for b in this insn}
                              imm\_action[2] \le 1; //imm goes into m
460
461
                         end
462
                         30: begin //str
                              e alu op <= 8'h00; e cond <= cond; e write flags <= 4'h0
463
                                   ; e_{is}\_cond <= 1; //alu\ nop, conditional, no\ flags
                              m_r1_op \le 1; m_r2_op \le 5; //memory write d to a1
464
                              r_op \ll 0; // register write nop
465
466
                              r r1 addr <= reg a addr; r r2 addr <= reg b addr; r read
                                    <=3; //register read both
                              \verb"r_to_mem" <= 2"b01"; // register read to m1, b
467
468
                              imm\_action [0] <= 0; \ /\!/no \ imm \ for \ b \ in \ this \ insn
469
                              imm\_action[2] \le 1; //imm goes into m
470
471
                         //ldrc
472
                         //strc
                         //needs more elaborate management of operands (3, but have
473
                              only 2, perhaps use imm?
474
                         //push
475
476
477
                         //one of this needs advanced management in memory op stage
478
                         //or make as in x86 - pop only decrements, not returning
                              result
479
                         31: begin //in
480
```

```
481
                              e alu op <= 8'h00; e cond <= cond; e write flags <= 4'h0
                                  ; e_{is\_cond} \leftarrow 1; //alu\ nop, conditional, no\ flags
482
                              m_r1_op <= 4'b1000; m_r2_op <= 4'b1; //sys read c from
483
                             {\tt r\_op} \mathrel{<=} 1; \ {\tt r\_a1} \mathrel{<=} {\tt reg\_c\_addr}; \ // \ \textit{register write c to a1}
484
                              {\tt r\_r1\_addr} \mathrel{<=} {\tt reg\_a\_addr}; \ {\tt r\_read} \mathrel{<=} 1; \ /\!/ {\tt register} \ {\tt read}
                                  first
485
                              r_{to} = 2'b01; //register read to m1, b
                              imm action [0] \ll 0; //no imm for b in this insn
486
487
                              imm\_action[2] \le 1; //imm goes into m
488
                         end
                         32: begin //out
489
490
                              e alu op <= 8'h00; e cond <= cond; e write flags <= 4'h0
                                  ; e_is_cond <= 1; //alu nop, conditional, no flags
491
                             r_op <= 0; // register write nop
492
                              r\_r1\_addr <= reg\_a\_addr; \ r\_r2\_addr <= reg\_b\_addr; \ r\_read
493
                                   <= 3; //register read both
494
                              r to mem \leq 2'b01; //register read to m1, b
495
                              imm\_action [0] \ <= \ 0; \ /\!/\textit{no imm for b in this insn}
496
                              imm\_action[2] \le 1; //imm goes into m
497
                         end
498
                         //ini
499
                         //outi
500
501
                         //needs more elaborate management of operands (3, but have
                              only 2, perhaps use imm?
502
                         33: begin //movs
503
                              \verb|e_alu_op| <= 8'h00; e_cond| <= cond; e_write_flags| <= 4'h0
504
                                  ; e_{is}\_cond \ll 1; //alu\ nop, conditional, no\ flags
505
                             m \ r1 \ op <= 4'b1; \ m \ r2 \ op <= 4'b1; //memory passthrough
                                  nop
506
                              \verb|r_op| <= 1; | \verb|r_a1| <= | \verb|reg_c_addr|; | // | | register| | write| | c| | to| | a1|
507
                              {\tt r\_r1\_addr} \mathrel{<=} {\tt reg\_a\_addr}; \ {\tt r\_read} \mathrel{<=} 1; \ /\!/ {\tt register} \ {\tt read}
                              r to mem \leq 0; //register read to a, b
508
509
                              imm action [0] \le 0; //no imm for b in this insn
510
                         end
511
                         34: begin //mov
512
                              e alu op <= 8'h00; e cond <= cond; e write flags <= 4'h0
                                  ; e_is_cond <= 1; //alu\ nop, conditional, all\ flags
513
                             \label{eq:mr1_op} {\tt m_r1_op} <= \, 4\,{\tt 'b1}\,; \ {\tt m_r2_op} <= \, 4\,{\tt 'b1}\,; \ //{\it memory} \ {\it passthrough}
514
                              r_{op} <= 7; r_a1 <= reg_c_addr; r_a2 <= reg_d_addr; //
                                   register write c,d to a1,a2
515
                              r\_r1\_addr <= reg\_a\_addr; \ r\_r2\_addr <= reg\_b\_addr; \ r\_read
                                   <= 3; //register read both
516
                              r to mem \leq 0; //register read to a, b
```

```
517
                                imm \ action <= 3'b000; //no imm in this insn
518
                           end
519
                           /*28: begin //ldr
520
                                e alu op <= 8'h00; e cond <= cond; e write flags <= 4'h0
                                     ; e\_is\_cond <= 1; //alu\ nop, conditional, no\ flags
521
                                m\_r1\_op <= \ 4\ 'b0011\ ; \ m\_r2\_op <= \ 4\ 'b1\ ; \ //memory\ read\ c
                                     from a2
522
                                r\_\mathit{op} \mathrel{<=} 1; \ r\_\mathit{a1} \mathrel{<=} \mathit{reg}\_\mathit{c}\_\mathit{addr}; \ // \ \mathit{register} \ \mathit{write} \ \mathit{c} \ \mathit{to} \ \mathit{a1}
523
                                r\_r1\_addr <= \ reg\_a\_addr; \ \ r\_r2\_addr <= \ reg\_b\_addr; \ \ r\_read
                                       <= 3; //register read both
                                r\_{to\_mem} <= \ 2 \ 'b10 ; // \ register \ read \ to \ a, m2
524
                           end*/
525
526
527
                           128: begin //qet first imm
528
                                if(imm\_action == 3'b001) e_b \le word;
                                else if(imm_action == 3'b010 || imm_action == 3'b011)
529
                                     e \ a \le word;
530
                                else if (imm action == 3'b110 || imm action == 3'b111)
                                     m a1 \le word;
531
                                \label{eq:else_if} \textbf{else if} (imm\_action == 3'b101) \ m\_a2 <= word;
532
                           end
533
                           129: begin //get second imm
                                if(imm action == 3'b011) e b \le word;
534
535
                                else if(imm_action == 3'b111) m_a2 <= word;
536
                           end
537
                           130: begin //delay
538
                                fetch \le 0; d pass \le 0; d pcincr \le 0;
                                \mathbf{if} \, (\, \mathtt{delay\_counter} \, > \, 0) \, \, \, \mathtt{delay\_counter} \! < \!\! = \!\! \mathtt{delay\_counter} - 1;
539
540
                                #0:
                                if (delay_counter == 0) begin
541
                                      \mbox{fetch} <= 1; \ /*d\_pass <= 1; */ \ \mbox{d\_pcincr} <= 1;
542
543
                                      state1 <= 0;
544
                                end
545
                           end
                           131:  begin //hazard  hold
546
547
                                if(!hazard) begin
548
549
                                    {\tt d\_pcincr} <= {\tt old\_pcincr\_hz}\,;
550
                                    d_pass \le old_pass_hz;
                                    reg_fetch <= 1;
551
                                    fetch <= old fetch hz;
552
553
                                    state1 <= old state1 hz;
                                \mathbf{end}
554
555
                           end
556
                           //132: begin //branch pipeline purge
557
                           default: begin
558
                                fetch \ll 1;
                                state1 <= 0;
559
560
                           end
```

```
561
                   endcase
562
                    \#0;
                    if(set_delay) begin
563
564
                        fetch \le 0; d pcincr \le 0;
565
                        state1 <= 130;
                        \operatorname{set}_{-}\operatorname{delay} <= 0;
566
567
                   end
568
                   stage1 \le 0;
                   stage2 \ll 1;
569
                    /*@(posedge\ stage2)\ begin
570
                    if (imm\_action \ != \ 3 \ 'b100 \ \&\& \ imm\_action \ != \ 3 \ 'b000) \ begin \ //imm
571
                        fetch\ procedure
                         if(state1 != 128 \ \&\&\ state1 != 129)\ begin //just got insn
572
573
                             if(imm\ action[1])\ begin\ //imm\ for\ r1
574
                                  r\_read[0] \le 0; //don't read r1
575
                             end
                             if(imm\_action[0]) begin //imm for r2
576
                                  r \ read[1] \le 0; \ //don't \ read \ r2
577
578
579
                             old\_state1\_imm <= state1; //save state
580
                             old\_pass\_imm <= d\_pass;
581
                             old\_fetch\_imm <= fetch;
                             old\_pcincr\_imm \ <= \ d\_pcincr;
582
583
                             d\_\mathit{pass} \ <= \ \theta; \ \ //\mathit{don't} \ \ \mathit{issue} \ \ \mathit{insn}
                             fetch <= 0; //don't decode insn
584
585
                             reg\_fetch <= 0; //don't fetch regs
586
                             d pcincr <= 1; //increment pc
587
                             state1 \le 128; //fetch first imm
588
                        end
                        else\ if(state1 == 128)\ begin\ //first\ imm\ fetched
589
                             if(imm\_action == 3'b011 \ // \ imm\_action == 3'b111) \ begin
590
                                  //need to fetch second imm
591
                                  d_pass <= 0; //don't issue insn
                                  fetch \ <= \ 0; \ //don \ 't \ decode \ insn
592
593
                                  reg\_fetch <= 0; //don't fetch regs
594
                                  d\_pcincr <= 1; //increment pc
                                  state1 <= 129; //fetch second imm
595
596
                             end
597
                             else begin //don't need to fetch second imm
                                  state1 \le old state1 imm; //restore state
598
599
                                  d pass <= old pass imm; //restore issue
600
                                  fetch <= old\_fetch\_imm; \ // restore \ fetch
601
                                  d\_pcincr <= old\_pcincr\_imm; \ //restore \ incr \ pc
602
                                  reg\_fetch <= 1; //fetch regs
603
                                  imm\_action \ll 3'b000; //don't fetch imm
604
                             end
605
                        end
                         else\ if(state1 == 129)\ begin\ //second\ imm\ fetched
606
                                  state1 \le old state1 imm; //restore state
607
```

```
608
                                  d\_pass <= old\_pass\_imm; //restore issue
609
                                  fetch <= old\_fetch\_imm; //restore fetch
                                  d\_pcincr <= old\_pcincr\_imm; //restore incr pc
610
611
                                  reg\ fetch <= 1; //fetch\ regs
                                 imm \ action <= 3'b000; \ //don't \ fetch \ imm
612
613
                        end
614
                   end
615
                   \#0;
616
                    if (hazard && reg fetch) begin //hazard op
617
                        old\_pcincr\_hz \ <= \ d\_pcincr;
                        old\_pass\_hz <= d\_pass;
618
                        old\_fetch\_hz <= fetch;
619
620
                        old state1 hz <= state1;
                        d_pcincr <= 0;
621
622
                        d\_\;p\,ass\;<=\;0\,;
                        fetch <= 0;
623
624
                        reg\_fetch <= 0;
625
                        state1 <= 131;
626
                   end
                   #0;
627
628
                    if(reg\_fetch) begin //reg fetch procedure
629
                       if(r\_read[0]) begin
630
                            if \, (r\_to\_mem \, [\, 0 \, ]) \  \  m\_a1 <= \  \, r1 \, ;
631
                            e\,l\,s\,e\ e\_\,a\,<=\,r\,1\,;
632
                       end
633
                       if(r\_read[1]) begin
634
                            if(r to mem[1]) m a2 \ll r2;
                            else\ e\_b <= r2;
635
636
                       end
637
                       reg\_fetch <= 0;
638
                   end
639
                   stage2 <= 0;
640
                   end*/
641
          end
642
643
          always @(posedge stage2) begin
              \#0;
644
                    if(imm_action != 3'b100 && imm_action != 3'b000) begin //imm
645
                        fetch procedure
646
                        if(state1 != 128 \&\& state1 != 129) begin //just got insn
647
                             if (imm action [1]) begin //imm for r1
648
                                 r_{rad}[0] \le 0; //don't read r1
649
                             end
650
                             if(imm_action[0]) begin //imm for r2
651
                                 r_{rad}[1] \ll 0; //don't read r2
652
653
                             old\_state1\_imm <= \ state1 \ ; \ //save \ state
                             old\_pass\_imm <= d\_pass;
654
                             old_fetch_imm \le fetch;
655
```

```
656
                                 old_pcincr_imm <= d_pcincr;</pre>
657
                                 d_pass <= 0; //don't issue insn
                                 fetch <= 0; //don't decode insn
658
659
                                 reg fetch <= 0; //don't fetch regs
                                 {\tt d\_pcincr} <= 1; \ //increment \ pc
660
661
                                 \mathtt{state1} \ <= \ 128; \ //\mathit{fetch} \ \mathit{first} \ \mathit{imm}
662
                           end
                           else if(state1 == 128) begin //first imm fetched
663
664
                                 if (imm action == 3'b011 || imm action == 3'b111) begin
                                      //need to fetch second imm
                                      {\tt d\_pass} <= \ 0\,; \ \ /\!/\mathit{don't} \ \ \mathit{issue} \ \ \mathit{insn}
665
                                      fetch \le 0; //don't decode insn
666
667
                                      reg fetch <= 0; //don't fetch regs
668
                                      d_pcincr <= 1; //increment pc
669
                                      state1 <= 129; //fetch second imm
670
                                 end
                                 else begin //don't need to fetch second imm
671
672
                                      state1 <= old state1 imm; //restore state
673
                                      {\tt d\_pass} \mathrel{<=} {\tt old\_pass\_imm} \, ; \; \; // \mathit{restore} \; \; \mathit{issue}
674
                                      \mathtt{fetch} \, <= \, \mathtt{old\_fetch\_imm} \, ; \, \, // \mathit{restore} \, \, \mathit{fetch}
                                      {\tt d\_pcincr} <= {\tt old\_pcincr\_imm}\,; \ // {\it restore} \ {\it incr} \ {\it pc}
675
676
                                      reg_fetch \ll 1; //fetch regs
                                      imm \ action \le 3'b000; //don't fetch imm
677
678
                                 end
679
                           end
680
                           else if (state1 == 129) begin //second imm fetched
681
                                      state1 <= old state1 imm; //restore state
                                      d pass <= old pass imm; //restore issue
682
683
                                      \mathtt{fetch} \, <= \, \mathtt{old\_fetch\_imm} \, ; \ // \mathit{restore} \ \mathit{fetch}
                                      {\tt d\_pcincr} \mathrel{<=} {\tt old\_pcincr\_imm}\,; \;\; // \textit{restore} \;\; \textit{incr} \;\; \textit{pc}
684
685
                                      reg_fetch \ll 1; //fetch regs
686
                                      imm action <= 3'b000; //don't fetch imm
687
                           end
688
                      end
                      stage2 <= 0;
689
690
                      stage3 <= 1;
           end
691
692
693
           always @(posedge stage3) begin
694
                \#0;
                      if (hazard && reg fetch) begin //hazard op
695
                           old_pcincr_hz <= d_pcincr;
696
                           old\_pass\_hz \,<=\, d\_pass\,;
697
698
                           old\_fetch\_hz <= fetch\,;
699
                           old_state1_hz <= state1;
700
                           d pcincr <= 0;
701
                           d_pass <= 0;
                           fetch <= 0;
702
                           reg fetch <= 0;
703
```

```
704
                                     state1 <= 131;
705
                              end
706
                              \#0;
                              if (reg fetch) begin //reg fetch procedure
707
708
                                    if(r_read[0]) begin
709
                                           {\bf i}\,{\bf f}\,(\,{\bf r}\_{to}\_{mem}\,[\,0\,]\,)\  \  \, {\bf m}\_{a1} <= \  \, {\bf r}\,1\;;
710
                                           \mathbf{else} \ \mathbf{e_a} <= \mathbf{r1}\,;
711
                                   end
712
                                    if(r_{rad}[1]) begin
713
                                           {\bf i}\,{\bf f}\,({\tt r\_to\_mem}\,[\,1\,]\,)\  \  {\tt m\_a2} <= \  \, {\tt r}\,2\,;
                                           \mathbf{else} \ \mathbf{e\_b} <= \ \mathbf{r2} \, ;
714
715
                                   \mathbf{end}
716
                                   reg fetch <= 0;
717
718
                              stage3 \ll 0;
719
               end
720
721
       endmodule
```

11.1.7 memory_op.v

```
1
    'timescale 1 ns / 100 ps
    \boldsymbol{module} \ \ memory\_op\_stage\_passthrough (\, q\_a1 \,, \ \ q\_a2 \,, \ \ q\_op \,, \ \ q\_proceed \,, \ \ a1 \,, \ \ a2 \,, \ \ op \,,
 3
          proceed , clk , rst);
 4
          input [4:0] a1, a2; //(reg_wb)
 5
          input [3:0] op; //(reg_wb)
 6
          {\bf input} \ \ {\tt proceed} \ ;
 7
 8
          input clk , rst;
 9
10
          output reg [4:0] q_a1, q_a2; //(reg_wb)
11
          output reg [3:0] q_op; //(reg_wb)
12
          output reg q_proceed;
13
14
          always @(posedge clk or posedge rst) begin
15
                if(rst) begin
                     q\_a1 <= \; 5\, {}^{,}b0\, ; \;\; q\_a2 <= \; 5\, {}^{,}b0\, ;
16
17
                     q_op <= 4'b0;
18
                     {\tt q\_proceed} \, <= \, 1\, {\tt 'b0} \, ;
19
                end
20
                else begin
21
                     q\_a1 <= \ a1 \ ; \ \ q\_a2 <= \ a2 \ ;
22
                     q_{op} \le op;
                     q_proceed <= proceed;
23
24
                end
25
          end
     endmodule
26
27
```

```
module memory_op( m1, m2, ram_w_addr, ram_r_addr, ram_w, ram_r, ram_w_line,
         sys\_w\_addr\,,\; sys\_r\_addr\,,\; sys\_w\,,\; sys\_r\,,\; sys\_w\_line\,,\; r1\,,\; r2\,,\; a1\,,\; a2\,,\; r1\_op\,,
          r2_op, ram_r_line, sys_r_line, proceed, clk, rst);
29
          input [31:0] r1, r2; //inputs
30
          input [31:0] a1, a2; //memory addresses
31
32
          input [3:0] r1_op, r2_op; //operation codes
33
          input [31:0] ram r line, sys r line; // read lanes
34
35
          input proceed; //conditional code test result
36
37
          input clk , rst;
38
39
40
          output wire [31:0] m1, m2; //outputs
41
          output reg [31:0] ram_w_addr, sys_w_addr; //write addresses
42
43
          output reg [31:0] ram r addr, sys r addr; //read addresses
44
45
          output reg [31:0] ram_w_line, sys_w_line; //write lanes
46
47
          output reg ram_w, sys_w, ram_r, sys_r; //read/write signals
48
49
          wire [3:0] r1_op_inner, r2_op_inner;
50
51
          assign r1_op_inner = proceed ? r1_op : 4'b0;
52
          assign r2 op inner = proceed ? r2 op : 4'b0;
53
          reg [31:0] r1_inner, r2_inner; //copies of inputs delayed by 1 clk, to
54
               cope with problem of mux delay, which don't allows inputs to descend
                pipeline
55
          //procedural\ continuous\ assignments\ aren\ 't\ stable\ in\ Icarus Verilog\ ,\ so
              use explicit muxes
56
          reg [2:0] m1\_select, m2\_select;
          \mathbf{assign} \ \mathbf{m1} = (\ \mathbf{m1} \_ \mathbf{select} = = 0 \ ? \ 32 \ 'b0 \ : \ (\ \mathbf{m1} \_ \mathbf{select} = = 1 \ ? \ \mathbf{r1} \_ \mathbf{inner} \ : \ (
57
              m1\_select == 2 ? r2\_inner : (m1\_select == 3 ? ram\_r\_line : (
              m1 select = 4 ? sys r line : 32'hAAAAAAA)))));
          \mathbf{assign} \ \mathbf{m2} = (\ \mathbf{m2} \ \mathbf{select} \ \mathbf{==} \ \mathbf{0} \ ? \ \mathbf{32'b0} \ : \ (\ \mathbf{m2} \ \mathbf{select} \ \mathbf{==} \ \mathbf{1} \ ? \ \mathbf{r1} \ \mathbf{\underline{inner}} \ : \ (
58
              m2\_select == 2 ? r2\_inner : (m2\_select == 3 ? ram\_r\_line : (
              m2 select = 4 ? sys r line : 32'hAAAAAAA)))));
59
60
          always @(posedge clk or posedge rst) begin
               if(rst) begin
61
62
                    ram_w_addr <= 32'b0; ram_r_addr <= 32'b0;
63
                    sys\_w\_addr <= \ 32\,{}^{\backprime}b0\,; \ sys\_r\_addr <= \ 32\,{}^{\backprime}b0\,;
64
                    ram w line <= 32'b0; sys w line <= 32'b0;
65
                    ram_w <= 1'b0; \ ram_r <= 1'b0; \ sys_r <= 1'b0; \ sys_w <= 1'b0;
                    \label{eq:m1_select} \texttt{m1\_select} \mathrel{<=} 0; \ \texttt{m2\_select} \mathrel{<=} 0;
66
                    r1 inner <= 32'b0; r2 inner <= 32'b0;
67
```

```
68
               \mathbf{end}
69
               else begin
                    //ram_w <= 1'b0; ram_r <= 1'b0; sys_r <= 1'b0; sys_w <= 1'b0;
70
71
                   ram \ w \le 1'b0; \ ram \ r \le 1'b0; \ sys \ r \le 1'b0; \ sys \ w \le 1'b0;
 72
73
                    \mathbf{case} \, (\, \mathtt{r1} \_\mathtt{op} \_\mathtt{inner} \,)
74
                        0: \ \mathbf{begin} \ \ /\!/\mathit{clean} \ \mathit{NOP}
                             m1\_select \le 0; //force m1 = 32'b0;
75
76
                             //ram_w <= 1'b0; ram_r <= 1'b0; sys_r <= 1'b0; sys_w <=
                                  1'b0;
77
                             end
                         1: begin //passthrough NOP
78
79
                             m1 select \langle = 1; //force \ m1 = r1;
80
                             //ram \ w <= 1'b0; \ ram \ r <= 1'b0; \ sys \ r <= 1'b0; \ sys \ w <=
81
                             end
                         2: begin //load from memory address a1
82
83
                             m1 select \ll 3; //force m1 = ram r line;
84
                             ram r addr \le a1;
85
                             ram\_r <= 1'b1;
                             //ram\_w <= \ 1 \ 'b0 \ ; \ \ sys\_r <= \ 1 \ 'b0 \ ; \ \ sys\_w <= \ 1 \ 'b0 \ ;
86
87
                             end
                         3: begin //load from memory address a2
88
89
                             90
                             ram_r_addr \le a2;
91
                             ram_r \ll 1'b1;
92
                             //ram \ w <= 1'b0; \ sys \ r <= 1'b0; \ sys \ w <= 1'b0;
93
94
                         4: begin //load from memory address r2
                             95
                             ram_r_addr <= r2;
96
97
                             ram r <= 1'b1;
                             //ram\_w <= \ 1 \ 'b0 \ ; \ \ sys\_r <= \ 1 \ 'b0 \ ; \ \ sys\_w <= \ 1 \ 'b0 \ ;
98
99
100
                         5: begin //write to memory address a1
101
                             m1\_select \le 1; //force m1 = r1;
                             ram w line <= r1;
102
103
                             ram w addr \le a1;
                             ram\_w <= 1,b1;
104
                             //ram\_r <= \ 1 \ 'b0 \ ; \ sys\_r <= \ 1 \ 'b0 \ ; \ sys\_w <= \ 1 \ 'b0 \ ;
105
106
                         6: begin //write to memory address a2
107
108
                             m1\_select <= 1; //force m1 = r1;
                             ram\_w\_line <= \ r1 \ ;
109
110
                             ram\_w\_addr <= a2;
111
                             ram w \le 1'b1;
112
                             //ram\_r <= \ 1 \ 'b0 \ ; \ \ sys\_r <= \ 1 \ 'b0 \ ; \ \ sys\_w <= \ 1 \ 'b0 \ ;
113
                         7: begin //write to memory address r2
114
```

```
115
                             m1 select \ll 1; //force m1 = r1;
116
                             ram_w_line \ll r1;
117
                             ram_w_addr <= r2;
118
                             ram w \le 1'b1;
                             //ram_r <= 1'b0; sys_r <= 1'b0; sys_w <= 1'b0;
119
120
121
                        8: begin //load from sys address a1
122
                             m1\_select \le 4; //force m1 = sys\_r\_line;
123
                             sys\_r\_addr <= a1;
124
                             sys_r \ll 1, b1;
125
                             //ram\_w <= \ 1 \ 'b0 \ ; \ ram\_r <= \ 1 \ 'b0 \ ; \ sys\_w <= \ 1 \ 'b0 \ ;
126
                             end
127
                        9: begin //load from sys address a2
128
                             m1 select \ll 4; //force m1 = sys r line;
                             sys\_r\_addr <= a2\,;
129
130
                             sys_r \ll 1'b1;
                             //ram_w <= 1'b0; ram_r <= 1'b0; sys_w <= 1'b0;
131
132
133
                        10: begin //load from sys address r2
                             \verb|m1_select| <= 4; \ //force \ m1 = sys_r_line;
134
                             sys\_r\_addr <= \ r2 \ ;
135
136
                             sys\_r <= 1'b1;
137
                             //ram_w <= 1'b0; ram_r <= 1'b0; sys_w <= 1'b0;
138
                             end
139
                        11: begin //write to sys address a1
140
                             m1\_select \le 1; //force m1 = r1;
141
                             sys w line <= r1;
                             sys w addr \le a1;
142
                             sys_w <= 1'b1;
143
                             //ram_w <= 1'b0; ram_r <= 1'b0; sys_r <= 1'b0;
144
145
                             end
146
                        12: begin //write to sys address a2
                             {\rm m1\_select} \, <= \, 1; \ //force \ m1 \, = \, r1;
147
                             sys\_w\_line <= r1;
148
                             sys\_w\_addr\,<=\,a2\,;
149
150
                             sys\_w <= 1'b1;
                             //ram \ w <= 1'b0; \ ram \ r <= 1'b0; \ sys \ r <= 1'b0;
151
152
                        13: begin //write to sys address r2
153
                             m1 select \langle = 1; //force \ m1 = r1;
154
                             sys w line <= r1;
155
156
                             sys_w_addr <= r2;
157
                             sys\_w <= 1,b1;
                             //ram\_w <= \ 1 \ 'b0 \ ; \ ram\_r <= \ 1 \ 'b0 \ ; \ sys\_r <= \ 1 \ 'b0 \ ;
158
159
                             end
160
                        14: begin //swap regs
161
                             m1\_select \le 2; //force m1 = r2;
                            //\ ram\_w <=\ 1\ 'b0\ ;\ ram\_r <=\ 1\ 'b0\ ;\ sys\_r <=\ 1\ 'b0\ ;\ sys\_w <=
162
                                1'b0;
```

```
163
                                   end
164
                       endcase
165
166
                       case (r2 op inner)
                             0: begin //clean NOP
167
168
                                   \label{eq:m2select} \texttt{m2\_select} \, <= \, 0; \ //force \ \textit{m2} = \, \textit{32'b0};
169
                                   //ram\_w <= \ 1 \ 'b0 \ ; \ ram\_r <= \ 1 \ 'b0 \ ; \ sys\_r <= \ 1 \ 'b0 \ ; \ sys\_w <=
                                         1'b0;
170
                                   end
171
                             1: \ \mathbf{begin} \ // \mathit{passthrough} \ \mathit{NOP}
                                   \label{eq:m2_select} \texttt{m2\_select} \, <= \, 2 \, ; \ // \textit{force} \ \textit{m2} \, = \, \textit{r2} \, ;
172
                                   //ram_w <= 1'b0; ram_r <= 1'b0; sys_r <= 1'b0; sys_w <=
173
                                        1'b0;
174
175
                             2:  begin //load from memory address a1
176
                                   m2\_select \le 3; //force m2 = ram\_r\_line;
                                   ram_r_addr \le a1;
177
178
                                   ram r <= 1'b1;
                                   //ram\_w <= \ 1 \ 'b0 \ ; \ \ sys\_r <= \ 1 \ 'b0 \ ; \ \ sys\_w <= \ 1 \ 'b0 \ ;
179
180
                                   end
181
                             3: begin //load from memory address a2
182
                                   m2\_select \le 3; //force m2 = ram\_r\_line;
183
                                   ram_r_addr \le a2;
184
                                   ram_r \ll 1'b1;
                                   //ram_w <= 1'b0; sys_r <= 1'b0; sys_w <= 1'b0;
185
186
                                   end
187
                             4: begin //load from memory address r1
                                   m2 select \ll 3; //force m2 = ram r line;
188
189
                                   ram_r_addr <= r1;
190
                                   ram_r \ll 1'b1;
                                   //ram_{\_}w <= \ 1 \ 'b0 \ ; \ sys_{\_}r <= \ 1 \ 'b0 \ ; \ sys_{\_}w <= \ 1 \ 'b0 \ ;
191
192
                             5: begin //write to memory address a1
193
                                   \label{eq:m2_select} \texttt{m2\_select} \, <= \, 2 \, ; \ // \textit{force} \ \textit{m2} \, = \, \textit{r2} \, ;
194
                                   ram\_w\_line <= \ r2 \ ;
195
196
                                   ram\_w\_addr <= a1;
                                  ram w \le 1'b1;
197
                                   //ram_r <= 1'b0; sys_r <= 1'b0; sys_w <= 1'b0;
198
199
                                   end
                             6: begin //write to memory address a2
200
201
                                   m2 select \langle = 2; //force m2 = r2;
                                   ram_w_line <= r2;
202
203
                                   ram\_w\_addr <= \ a2 \,;
204
                                  ram_w \ll 1'b1;
205
                                   //ram_r <= 1'b0; sys_r <= 1'b0; sys_w <= 1'b0;
206
207
                             7: begin //write to memory address r1
208
                                   \label{eq:m2_select} \texttt{m2\_select} \, <= \, 2 \, ; \ // \textit{force} \ \textit{m2} \, = \, \textit{r2} \, ;
                                   ram_w_line \ll r2;
209
```

```
210
                              ram w addr \ll r1;
                              ram\_w <= 1,b1;
211
                              //ram_r <= 1'b0; sys_r <= 1'b0; sys_w <= 1'b0;
212
213
214
                         8: begin //load from sys address a1
215
                              \verb|m2_select| <= 4; \ //force \ m2 = sys_r_line;
216
                              sys\_r\_addr <= a1\,;
217
                              sys_r \ll 1'b1;
218
                              //ram_w <= 1'b0; ram_r <= 1'b0; sys_w <= 1'b0;
219
                              end
220
                         9: \ \mathbf{begin} \ \ //load \ \ from \ \ sys \ \ address \ \ a2
                              \verb|m2_select| <= 4; \ //force \ m2 = sys_r_line;
221
222
                              sys r addr \le a2;
223
                              sys r \ll 1'b1;
224
                              //ram_w <= 1'b0; ram_r <= 1'b0; sys_w <= 1'b0;
225
                              end
226
                         10: begin //load from sys address r1
227
                              m2 select \ll 4; //force m2 = sys r line;
228
                              sys r addr \ll r1;
229
                              sys\_r <= 1'b1;
                              //ram\_w <= \ 1 \ 'b0 \ ; \ ram\_r <= \ 1 \ 'b0 \ ; \ sys\_w <= \ 1 \ 'b0 \ ;
230
231
                              end
232
                         11: begin //write to sys address a1
                              \label{eq:m2_select} \texttt{m2\_select} \, <= \, 2 \, ; \ // \textit{force} \ \textit{m2} \, = \, \textit{r2} \, ;
233
234
                              sys_w_line \ll r2;
235
                              sys_w_addr \le a1;
236
                              sys w \le 1'b1;
237
                              //ram \ w <= 1'b0; \ ram \ r <= 1'b0; \ sys \ r <= 1'b0;
238
                              end
239
                         12: begin //write to sys address a2
240
                              m2\_select \le 2; //force m2 = r2;
241
                              sys w line <= r2;
                              sys\_w\_addr <= \ a2\,;
242
                              sys\_w <= 1,b1;
243
                              //ram\_w <= \ 1 \ 'b0 \ ; \ ram\_r <= \ 1 \ 'b0 \ ; \ sys\_r <= \ 1 \ 'b0 \ ;
244
245
                         13: begin //write to sys address r1
246
247
                              m2 select \langle = 2; //force \ m2 = r2;
                              sys_w_line <= r2;
248
249
                              sys\_w\_addr <= \ r1 \,;
250
                              sys w <= 1'b1;
                              //ram_w <= 1'b0; ram_r <= 1'b0; sys_r <= 1'b0;
251
252
                              end
253
                         14: begin //swap regs
254
                              m2\_select \le 1; //force m2 = r1;
255
                              //ram_w <= 1'b0; ram_r <= 1'b0; sys_r <= 1'b0; sys_w <=
                                   1'b0;
256
                              end
257
                    endcase
```

11.1.8 pipeline interface.v

```
1
    'timescale 1 ns / 100 ps
2
   module pipeline_interface(
3
4
         qe_a, qe_b, qe_alu_op, qe_is_cond, qe_cond, qe_write_flags, qe_swp,
             qm_a1, \ qm_a2, \ qm_r1\_op, \ qm_r2\_op, \ qr_a1, \ qr_a2, \ qr\_op, \ qd\_pcincr\,,
5
         e\_a,\ e\_b,\ e\_alu\_op\,,\ e\_is\_cond\,,\ e\_cond\,,\ e\_write\_flags\,,\ e\_swp\,,\ m\_al,\ m\_a2,
              \  \  m_r1\_op, \ m_r2\_op, \ r\_a1\,, \ r\_a2\,, \ r\_op\,, \ d\_pass\,, \ d\_pcincr\,, \ clk\,, \ rs\,t\,)\,;
6
         input [31:0] e_a, e_b;
7
         input [7:0] e_alu_op;
         \mathbf{input} \quad [\, 3 \mathbin{:} 0 \,] \quad \mathbf{e\_cond} \,;
8
9
         input [3:0] e_write_flags;
10
         input e_swp;
11
         input e is cond;
12
         input [31:0] m_a1, m_a2;
13
         input [3:0] m_r1_op, m_r2_op;
14
15
         input [4:0] r_a1, r_a2;
16
17
         input [3:0] r_op;
18
19
         input d_pass;
20
         input d_pcincr;
21
22
         input clk , rst;
23
24
         output reg [31:0] qe_a, qe_b;
25
         output reg [7:0] qe_alu_op;
26
         output reg [3:0] qe_cond;
27
         output reg [3:0] qe_write_flags;
28
         output reg qe_swp;
29
         output reg qe_is_cond;
30
31
         output reg [31:0] qm_a1, qm_a2;
32
         33
         output reg [4:0] qr_a1, qr_a2;
34
35
         output reg [3:0] qr_op;
36
37
         output reg qd pcincr;
38
39
         reg test;
```

```
40
41
         initial begin
42
              test <= 1'b0;
43
         end
         always @(posedge clk or posedge rst) begin
44
              if(rst) begin
45
                  qe_a = 31'b0; qe_b = 31'b0;
46
47
                  qe_alu_op = 8'b0; //NOP
48
                  qe cond = 4'b0;
                  qe_write_flags = 4'b0;
49
                  qe_swp = 1'b0; qe_is_cond = 1'b0;
50
51
52
                  qm a1 = 31'b0; qm a2 = 31'b0;
53
                  qm r1 op = 4'b0; qm r2 op = 4'b0; //clean NOP
54
                  qr_a1 = 5'b0; qr_a2 = 5'b0;
55
                  qr_op = 4'b0; //NOP;
56
57
                  test = ~test;
58
                   qd_pcincr = 1'b1;
59
              end
60
              else begin
61
                   'ifdef INTERFACE_STAGE_NO_DELAY
62
                  'endif
63
                   if(!d_pass) begin // insert clean NOP
64
65
                       qe_a = 31'b0; qe_b = 31'b0;
66
                       qe alu op = 8'b0; //NOP
                       qe\_cond = 4'b0;
67
                       qe_write_flags = 4'b0;
68
69
                       qe_swp = 1'b0; qe_is_cond = 1'b0;
70
71
                       qm a1 = 31'b0; qm a2 = 31'b0;
                       qm_r1\_op \,=\, 4\,{}^{\backprime}b0\,; \;\; qm_r2\_op \,=\, 4\,{}^{\backprime}b0\,; \;\; /\!/\,\textit{clean NOP}
72
73
                       qr_a1 \, = \, 5\,\dot{}\,b0\,; \  \, qr_a2 \, = \, 5\,\dot{}\,b0\,;
74
75
                       qr_op = 4'b0; //NOP;
76
                       test <= ~test;
77
                  end
78
                   else begin //pass args & signals down to the pipeline
79
                       qe_a = e_a; qe_b = e_b;
80
                       qe_alu_op = e_alu_op;
81
                       qe\_cond = e\_cond;
82
                       {\tt qe\_write\_flags} \; = \; {\tt e\_write\_flags} \; ;
83
                       qe_swp = e_swp; qe_is_cond = e_is_cond;
84
85
                       qm_a1 = m_a1; qm_a2 = m_a2;
86
                       qm_r1\_op \ = \ m_r1\_op\,; \ \ qm_r2\_op \ = \ m_r2\_op\,;
87
                       qr_a1 = r_a1; qr_a2 = r_a2;
88
```

```
89
                           qr\_op\,=\,r\_op\,;
90
                     end
91
                     {\tt qd\_pcincr} \, = \, {\tt d\_pcincr} \, ;
92
93
          end
    endmodule
94
     11.1.9
                ram.v
 1
     'timescale 1 ns / 100 ps
 2
      \begin{tabular}{ll} \textbf{module} & ram(r\_addr\,,\ w\_addr\,,\ r\_line\,,\ w\_line\,,\ read\,,\ write\,,\ wrdy\,,\ rrdy\,,\ exc\,,\ clk \\ \end{tabular}
 3
          input [31:0] r addr;
 4
 5
          input [31:0] w_addr;
          \mathbf{input} \hspace{0.2cm} \texttt{[31:0]} \hspace{0.2cm} \texttt{w\_line} \,;
 6
 7
          input
                            read;
          input
                            write;
 8
 9
          input
                            clk;
10
          output [31:0] r_line;
11
12
                    [31:0] r_line;
          \mathbf{reg}
13
          output
                              exc;
14
          reg
                              exc;
15
          output
                              wrdy, rrdy;
16
                              wrdy, rrdy;
          reg
17
18
          //memory
19
          parameter mem_size = 1024; //4kb, 4b/w
20
21
          reg [31:0] mem [mem_size:0];
22
23
          integer i;
24
25
          /*initial begin
                for(i = 0; i < mem\_size; i=i+1) begin
26
                     mem[i] = 32'b0;
27
28
29
                r\_line = 32'b0;
                exc = 1'b0;
30
31
                wrdy = 1'b0;
32
                rrdy = 1'b0;
33
          end*/
34
          {\bf always} \ @(\,{\bf posedge} \ {\tt clk}\,) \ {\bf begin}
35
                if(wrdy) wrdy \le 1'b0;
36
37
                if(rrdy) rrdy <= 1'b0;</pre>
38
```

if(read & !rrdy) begin

39

```
40
                          if(r_addr >= mem_size) begin
41
                                 r_line <= 32,b0;
                                 exc <= 1'b1;
42
43
                          end
                          else begin
44
45
                                 {\tt r\_line} <= mem[\, {\tt r\_addr}\, ]\,;
46
                                 rrdy <= 1'b1;\\
                                 {\it exc} <= 1'b0;
47
48
                          end
49
                   end
                   \mathbf{else} \ \mathtt{r\_line} \mathrel{<=} 32\,\mathtt{'bz}\,;
50
51
                   if (write && !wrdy) begin
52
53
                          if(w \text{ addr} >= mem \text{ size}) exc <= 1'b1;
                          else begin
54
                                mem\,[\,w\_addr\,] \ <= \ w\_line\,;
55
                                 wrdy \le 1'b1;
56
57
                                 exc \ll 1'b0;
58
                          end
59
                   end
60
             \mathbf{end}
61
      end module \\
62
      \label{eq:module} \mathbf{module} \ \mathbf{emb\_ram}(\mathtt{r\_addr} \ , \ \mathtt{w\_addr}, \ \mathtt{r\_line} \ , \ \mathtt{w\_line} \ , \ \mathtt{read} \ , \ \mathtt{write} \ , \ \mathtt{exc} \ , \ \mathtt{clk}) \, ;
63
             \mathbf{input} \hspace{0.2cm} [\hspace{0.1cm} 3\hspace{0.1cm} 1\hspace{0.1cm} :\hspace{0.1cm} 0\hspace{0.1cm}] \hspace{0.2cm} r\_\mathrm{addr}\hspace{0.1cm} ;
64
65
             input [31:0] w_addr;
66
             input [31:0] w line;
67
             input
                                  read;
68
             input
                                   write;
69
             input
                                  clk;
70
71
             output [31:0] r_line;
72
             reg
                         [31:0] r_line;
73
             output
                                    exc;
74
             reg
                                    exc;
75
76
             //memory
             \mathbf{parameter} \ \mathrm{mem\_size} \ = \ 1024; \ \ //4\mathit{kb} \ , \ \ 4\mathit{b/w}
77
78
79
             reg [31:0] mem [mem_size:0];
80
81
             integer i;
82
83
             /*initial begin
84
                   for(i = 0; i < mem\_size; i=i+1) begin
85
                          mem[i] = 32'b0;
86
87
                    r\_line = 32'b0;
                    exc = 1'b0;
88
```

```
90
                always @(posedge clk) begin //?????????
 91
 92
 93
                      if (read) begin
                             i\,f\,(\,{\tt r\_addr}\,>=\,{\tt mem\_size})\ \ {\tt begin}
 94
 95
                                    r\_line <= \, 32\, {}^{\backprime}b0\, ;
                                    \texttt{exc} <= \texttt{1'b1};
 96
 97
                            \mathbf{end}
 98
                             else begin
                                    {\tt r\_line} \, <= \, mem[\, {\tt r\_addr} \, ] \, ;
 99
                                    \operatorname{exc} <= 1, b0;
100
101
                             end
102
                     end
103
                     \mathbf{else} \ \mathbf{r\_line} \mathrel{<=} 32\,\mathrm{'bz}\,;
104
                      if(write) begin
105
106
                             if(w \text{ addr} >= mem \text{ size}) \text{ exc} <= 1'b1;
                             else begin
107
                                   mem[\,w\_addr\,] \;<=\; w\_line\,;
108
                                    \operatorname{exc} <= 1, b0;
109
110
                             end
111
                     \mathbf{end}
112
              end
       endmodule
113
        11.1.10
                         register wb.v
       'timescale 1 \text{ ns} / 100 \text{ ps}
  1
  2
       {\bf module} \ \ {\bf register\_wb} \ (\ \ {\bf write} \ , \ \ {\bf wr1} \ , \ \ {\bf wr2} \ , \ \ {\bf wa1} \ , \ \ {\bf wa2} \ , \ \ {\bf r1} \ , \ \ {\bf r2} \ , \ \ {\bf a1} \ , \ \ {\bf a2} \ , \ \ {\bf op} \ , \ \ {\bf proceed} \ ,
  3
              clk, rst);
              input [31:0] r1, r2;
  4
              input [4:0] a1, a2;
  5
  6
  7
              input [3:0] op;
  8
  9
              input proceed;
 10
 11
              input clk , rst;
 12
              \mathbf{output} \ \mathbf{reg} \ [31:0] \ \mathrm{wr1} \,, \ \mathrm{wr2} \,;
 13
              \mathbf{output} \ \mathbf{reg} \ [\, 4:0 \, ] \ \mathrm{wa1} \, , \ \mathrm{wa2} \, ;
 14
              output reg [1:0] write;
 15
 16
               wire [3:0] inner_op;
 17
 18
               assign inner_op = proceed ? op : 4'b0;
 19
```

89

20

end*/

```
21
          always @(posedge clk or posedge rst) begin
22
                if(rst) begin
                      wr1 <= 32'b0; wr2 <= 32'b0;
23
24
                      wa1 \le 5'b0; wa2 \le 5'b0;
25
                      write \leq 2'b00;
26
                end
27
                else begin
                      \quad \text{write} \, <= \, 2 \, {}^{\backprime} b00 \, ;
28
29
                      case(inner op)
30
                           0: write \leq 2'b00; //NOP
                           1: begin //write r1 to addr a1
31
32
                                 wr1 <= r1;
33
                                 wa1 \le a1;
34
                                 write \leq 2'b01;
35
                                 \mathbf{end}
36
                           2: \ \mathbf{begin} \ \ //write \ \ r1 \ \ to \ \ addr \ \ a2
37
                                 wr1 \ll r1;
38
                                 wa1 \le a2;
                                 write \leq 2'b01;
39
40
                                 end
                           3: \ \mathbf{begin} \ //write \ r1 \ to \ addr \ r2
41
42
                                 wr1 <= \ r1 \ ;
43
                                 wa1 <= r2[4:0];
                                 \mathrm{write} \, <= \, 2\, {}^{,}\mathrm{b01} \, ;
44
45
                                 end
46
                           4: begin //write r2 to addr a1
47
                                 wr1 <= r2;
                                 wa1 \ll a1;
48
                                 write <= 2'b01;
49
50
                                 \mathbf{end}
                           5: begin //write \ r2 \ to \ addr \ a2
51
52
                                 wr1 <= r2;
53
                                 wa1 \le a2;
                                 write \leq 2'b01;
54
                                 \mathbf{end}
55
                           6: begin //write \ r2 \ to \ addr \ r1
56
57
                                 wr1 <= r2;
                                 wa1 <= r1[4:0];
58
                                 write <= 2'b01;
59
60
                           7: begin //write \ r2, r1 \ to \ a2, a1
61
62
                                 wr1 <= \ r1 \ ; \ \ wr2 <= \ r2 \ ;
63
                                 wa1 <= \ a1 \ ; \ \ wa2 <= \ a2 \ ;
                                 \mathrm{write} \, <= \, 2\, {}^{\backprime}\mathrm{b}11\,;
64
65
                                 end
66
                           8: begin //write r1, r2 to a2, a1
67
                                 wr1 <= \ r1 \ ; \ \ wr2 <= \ r2 \ ;
68
                                 wa1 <= a2; wa2 <= a1;
                                 write <= 2'b11;
69
```

```
70
                          end
71
                 endcase
72
             end
73
        end
    endmodule
    11.1.11
               regs.v
    'timescale 1 \text{ ns} / 100 \text{ ps}
1
2
3
    , rst , lrout , spout , stout , pcout , stin , stwr , pcincr);
        parameter addrsize = 5;
4
5
        parameter regsnum = 32;
6
        input [addrsize -1:0] ra0, ra1;
7
8
        input [addrsize -1:0] wa0, wa1;
9
        input [31:0] wd0, wd1;
10
11
12
        \mathbf{input} \ [1:0] \ \mathrm{read} \ , \ \mathrm{write} \ ;
13
14
        input clk , rst;
15
        output wire [31:0] rd0, rd1;
16
17
        reg [31:0] regs [regsnum-1:0];
18
19
20
        output wire [31:0] lrout, spout, stout, pcout;
21
        input [31:0] stin;
22
        input stwr, pcincr;
23
24
        assign pcout = regs[31];
25
        assign lrout = regs[29];
26
        assign spout = regs[30];
27
        assign stout = regs[28];
28
29
        assign rd0 = regs[ra0];
30
        assign rd1 = regs[ra1];
31
32
        always @(posedge clk or posedge rst) begin
33
             \#1;
             if(rst) begin
34
35
                 /*rd0 <= 0;
                 rd1 <= 0;*/
36
                 {\tt regs} \, [\, 0 \, ] \, <= \, 32 \, {}^{\backprime} {\tt b0} \, ;
37
38
                 regs[28] <= 32'b0;
                 regs[29] <= 32'b0;
39
40
                 regs[30] \le 32'b0;
```

```
regs[31] <= 32'b0;
41
42
                end
43
                else begin
                //if(read[0]) rd0 \ll regs[ra0];
44
                //if(read[1]) rd1 \ll regs[ra1];
45
46
47
                      \mathbf{if}\,(\,\mathrm{write}\,[\,0\,]\,)\ \ \mathrm{regs}\,[\,\mathrm{wa}0\,]\ <=\ \mathrm{wd}0\,;
48
                      if(write[1]) regs[wa1] \le wd1;
49
50
                      if(stwr) regs[28] \le stin;
                      if(pcincr) regs[31] <= regs[31] + 1;
51
52
                \quad \mathbf{end} \quad
53
54
           end
55
     endmodule
```

11.1.12 shift.v

```
1
     'timescale 1 ns / 100 ps
 3
     /*module\ fr(a, q);
          input \quad \textit{[2:0]} \quad a;
 4
 5
          output [2:0] q;
 6
 7
          assign \ q[0] = a[0];
          assign \ q[2] = (( a[0]) \& a[2]) (a[0] \& a[1]);
 8
          assign \ q[1] = (( a[0]) \& a[1]) (a[0] \& a[2]);
 9
10
     end module
11
     module\ fe(a, q);
12
13
          input [1:0] a;
14
          output [1:0] q;
15
          assign \ q[0] = a[0];
16
          assign \ q[1] = a[0]^a[1];
17
     end module
18
19
20
     module \ rev\_shift\_4 (I \, , \ O, \ S) \, ;
21
          input \quad [3:0] \quad I;
22
          input [1:0] S;
23
          output [3:0] O;
^{24}
25
          wire wfe[7:0];
26
          fe\ fe\, 0\, (\{I[0]\,,\ 1\,{}'b0\}\,,\ wfe\, [1:0])\,;
27
          fe fe1({I[1], 1'b0}, wfe[3:2]);
28
29
          fe\ fe2\left(\left\{ I\left[2\right],\ 1'b0\right\} ,\ wfe\left[5:4\right]\right);
30
          fe\ fe1({I[3],\ 1'b0},\ wfe[7:6]);
31
```

```
32
           wire grb0[3:0];
33
           wire sgrb[3:0];
           wire wfr[3:0];
34
35
           fr \ fr0\left( \left\{ S[0] \,,\, wfe\, [1\!:\!0] \right\} \,, \ \left\{ sgrb\, [0] \,, \ grb\, 0\, [0] \,, \ wfr\, [0] \right\} \right);
36
37
           fr\ fr1(\{S[0], wfe[2:3]\},\ \{sgrb[1],\ grb0[1],\ wfr[1]\});
           fr\ fr2(\{S[0], wfe[5:4]\},\ \{sgrb[2],\ grb0[2],\ wfr[2]\});
38
39
           fr\ fr3(\{S[0], wfe[7:6]\}, \{sgrb[3], grb0[3], wfr[3]\});
40
           wire \ ssgrb \ [1:0];
41
42
           fr\ fr4(\{S[1], wfr[1:0]\}, \{ssgrb[0], O[1:0]\});
43
44
           fr\ fr5({S|1}, wfr[3:2]), {ssgrb[1], O[3:2]});
45
     endmodule*/
46
     {\bf module\ right\_shift\_rot\_32} \, ({\tt y}\,,\ {\tt a}\,,\ {\tt b}\,,\ {\tt rotate}\,,\ {\tt sra}\,,\ {\tt sla})\,;
47
48
           input [31:0] a;
49
           input [4:0] b;
50
51
           output[31:0] y;
52
53
           input rotate , sra , sla;
54
55
           wire sgnr = sra ? a[31] : 1'b0;
56
57
     //stage 1, b[4] - 16-bit shift/rot
58
           wire [31:0] st1;
59
           wire [15:0] r1;
60
           //rot section
           {\bf assign} \  \, {\bf r}1 \, = \, {\bf rotate} \  \, ? \  \, {\bf a}[15{:}0] \  \, : \  \, ({\tt sgnr} \  \, ? \  \, 16\, {}^{\prime}{\tt hffff} \  \, : \  \, 16\, {}^{\prime}{\tt h0}) \, ;
61
62
           //shift\ section
63
           assign st1 [31:16] = b[4] ? r1 : a [31:16];
64
           \mathbf{assign} \ \ \mathrm{st1} \, [\, 15 \!:\! 0\, ] \ = \ \mathrm{b} \, [\, 4\, ] \ \ ? \ \ \mathrm{a} \, [\, 31 \!:\! 16\, ] \ \ : \ \ \mathrm{a} \, [\, 15 \!:\! 0\, ] \, ;
65
     //stage 2, b[3] - 8-bit shift/rot
66
67
           wire [31:0] st2;
68
           wire [7:0] r2;
69
           //rot section
70
           assign r2 = rotate ? st1[7:0] : (sgnr ? 8'hff : 8'h0);
71
           //shift section
           assign st2[31:24] = b[3] ? r2 : st1[31:24];
72
73
           assign st2[23:0] = b[3] ? st1[31:8] : st1[23:0];
     //stage 3, b[2] - 4-bit shift/rot
74
75
           wire [31:0] st3;
76
           wire [3:0] r3;
77
           //rot section
78
            {\bf assign} \ {\bf r}3 \ = \ {\bf rotate} \ ? \ {\bf st2} \, [\, 3\!:\! 0\, ] \ : \ (\, {\bf sgnr} \ ? \ 4\, {}^{\prime}{\bf hf} \ : \ 4\, {}^{\prime}{\bf h0}) \, ; 
79
           //shift\ section
           assign st3 [31:28] = b[2] ? r3 : st2 [31:28];
80
```

```
81
           assign st3 [27:0] = b[2] ? st2 [31:4] : st2 [27:0];
      //stage 4, b[1] - 2-bit shift/rot
82
83
           wire [31:0] st4;
84
           wire [1:0] r4;
85
           //rot section
           \textbf{assign} \ \ r4 \ = \ rotate \ ? \ st3 \ [1:0] \ : \ (sgnr \ ? \ 2'b11 \ : \ 2'b00);
86
87
           //shift\ section
88
           assign st4 [31:30] = b[1] ? r4 : st3 [31:30];
           assign st4[29:0] = b[1] ? st3[31:2] : st3[29:0];
89
      //stage~5,~b \hbox{ \it [0]}-{\it 1-bit}~shift/rot
90
91
           wire r5;
92
           wire sgnl;
93
           //rot section
94
           assign r5 = rotate ? st4[0] : sgnr;
95
           //shift section
           assign y[31] = b[0] ? r5 : st4[31];
96
           assign \{y[30:1], sgnl\} = b[0] ? st4[31:1] : st4[30:0];
97
           assign y[0] = sla ? a[0] : sgnl;
98
99
100
     endmodule
101
102
     module right_rot_32(y, a, b);
           input [31:0] a;
103
104
           \mathbf{input} \quad [\, 4 \mathbin{:} 0 \,] \quad b \,;
105
106
           output [31:0] y;
107
108
      //stage 1, b[4] - 16-bit rot
           wire [31:0] st1;
109
110
           assign st1 [31:16] = b[4] ? a[15:0] : a[31:16];
111
112
           assign st1 [15:0] = b[4] ? a [31:16] : a[15:0];
113
      //stage 2, b[3] - 8-bit rot
114
           wire [31:0] st2;
115
116
           assign st2[31:24] = b[3] ? st1[7:0] : st1[31:24];
           assign st2[23:0] = b[3] ? st1[31:8] : st1[23:0];
117
      //stage 3, b[2] - 4-bit rot
118
119
           wire [31:0] st3;
120
           assign st3 [31:28] = b[2] ? st2 [3:0] : st2 [31:28];
121
           \textbf{assign} \ \ \text{st3} \, \big[ \, 2\,7\,:0 \, \big] \ = \ b \, \big[ \, 2 \, \big] \ \ ? \ \ \text{st2} \, \big[ \, 3\,1\,:4 \, \big] \ \ : \ \ \text{st2} \, \big[ \, 2\,7\,:0 \, \big] \, ;
122
123
      //stage\ 4,\ b[1]-2-bit\ rot
124
           wire [31:0] st4;
125
126
           assign st4[31:30] = b[1] ? st3[1:0] : st3[31:30];
127
           \mathbf{assign} \ \ \mathrm{st4} \, [\, 2\, 9\, : 0\, ] \ = \ b \, [\, 1\, ] \ \ ? \ \ \mathrm{st3} \, [\, 3\, 1\, : \, 2\, ] \ \ : \ \ \mathrm{st3} \, [\, 2\, 9\, : \, 0\, ] \, ;
      //stage 5, b[0] - 1-bit rot
128
129
```

```
assign y[31] = b[0] ? st4[0] : st4[31];
130
131
  assign y[30:0] = b[0] ? st4[31:1] : st4[30:0];
 endmodule
132
133
134
 module drev 32(q, a, e);
  input [31:0] a;
135
136
137
  output [31:0] q;
  input e;
138
139
  genvar i;
140
  generate for (i = 0; i < 32; i = i + 1) begin : drev_mixer
141
142
    assign q[i] = e ? a[31-i] : a[i];
143
  endgenerate
144
145
 endmodule
146
147
 module fmask 32(q, a);
148
  input [4:0] a;
149
  output [31:0] q;
150
  reg [31:0] q;
151
  always @* begin
152
153
    case(a)
     154
155
     156
     157
     158
     159
160
     161
     162
     163
     164
165
     166
     167
     168
     169
     170
171
     172
     173
     174
     175
     176
     177
     178
```

```
179
                   5'h19: q = 32'b0000000000000000000000001111111;
                   5\,{}^{\backprime}h1A\colon \ q \ = \ 32\,{}^{\backprime}b00000000000000000000000000001111111;
180
                   5\,{}^{\backprime}h1B\colon \ q\ =\ 32\,{}^{\backprime}b0000000000000000000000000011111\,;
181
182
                   5'h1C: q = 32'b0000000000000000000000000001111;
                   183
                   5\,{}^{\backprime}h1E\colon \ q \ = \ 32\,{}^{\backprime}b0000000000000000000000000000000011\,;
184
                   185
186
                   187
              endcase
          end
188
     end module \\
189
190
     module ovf 32(q, a, f, sla);
191
192
          input [31:0] f;
193
          input [31:0] a;
          input sla;
194
195
196
          output q;
197
198
          wire [30:0] aexp = a[31] ? 31'h7FFFFFFF : 31'h000000000;
199
200
          wire w1 = |((aexp^a[30:0])&((f[31:1]));
201
202
          assign q = sla&w1;
203
     endmodule
204
205
     module zmask 32(q, a, sla);
206
          input [31:0] a;
207
          input sla;
208
          output [31:0] q;
209
210
211
          assign q[0] = sla \mid a[31];
212
213
          genvar i;
          \textbf{generate for} (i = 1; i < 32; i = i + 1) \ \textbf{begin} : zmask\_mixer
214
215
              assign q[i] = sla ? a[32-i] : a[31-i];
216
          end
217
          endgenerate
218
     endmodule
219
     \mathbf{module} \ \mathbf{tblock\_32} \, (\, \mathbf{q} \,, \ \mathbf{a} \,, \ \mathbf{sgn} \,, \ \mathbf{p} \,, \ \mathbf{sla} \,, \ \mathbf{sra} \,) \,;
220
221
          input [31:0] a;
222
          input [31:0] p;
223
          input sgn, sla, sra;
224
225
          output [31:0] q;
226
          wire [30:0] s = (sra&sgn) ? 31'h7FFFFFFF : 31'h00000000;
227
```

```
228
229
           assign q[0] = a[0]&(~sla) | sla&sgn;
           assign q[31:1] = a[31:1] \& p[31:1] | s\&(^p[31:1]);
230
231
      end module\\
232
233
      \label{eq:module_bshift_32(q, ov, z, a, b, rotate, left, arith);} \\
234
           input [31:0] a;
           input [4:0] b;
235
236
           input rotate , left , arith;
237
238
           output [31:0] q;
           output ov, z;
239
240
241
           wire [31:0] am;
242
           drev_32 dr0(am, a, left);
243
           wire [31:0] ym;
244
245
           right_rot_32 rr0(ym, am, b);
246
247
           \mathbf{wire} \ \operatorname{sra} \ = \ (\ \widetilde{\ } \operatorname{rotate} \ ) \& (\ \widetilde{\ } \operatorname{left} \ ) \& \operatorname{arith} \ ;
           \mathbf{wire} \ \mathrm{sla} \ = \ (\ \tilde{\ } \, \mathrm{rotate} \,) \, \& (\, \mathrm{left} \,) \& \mathrm{arith} \, ;
248
249
250
           wire [31:0] f;
           fmask_32 f0(f, b);
251
252
253
           wire [31:0] p;
254
           assign p = rotate ? 32'hFFFFFFFF : f;
255
256
           wire [31:0] t;
257
           tblock\_32 \ t0(t\,,\ ym,\ a[31]\,,\ p\,,\ sla\,,\ sra)\,;
258
           drev 32 dr1(q, t, left);
259
260
           wire [31:0] zm;
261
           zmask_32 z0(zm, p, sla);
262
263
264
           assign z = [(zm\&am);
265
           ovf_32 ov0(ov, a, f, sla);
266
267
      endmodule
                    test periph assembly.v
      11.1.13
      'timescale 1 ns / 100 ps
  1
  2
```

```
1 'timescale 1 ns / 100 ps
2
3 'include "gpio_mux.v"
4 'include "gpio.v"
5
6 module test_periph_assembly(pins, sys_w_addr, sys_r_addr, sys_w_line,
```

```
sys_r_line, sys_w, sys_r, rst, clk);
7
         \mathbf{inout} \ [1\,2\,7\,:0\,] \ \mathbf{pins} \ ; \ \ //our \ system \ \ will \ \ have \ 128 \ \ pins
8
9
         //peripheral bus
         input [31:0] sys w addr;
10
11
         input [31:0] sys_r_addr;
12
         input [31:0] sys_w_line;
         output wire [31:0] sys_r_line;
13
14
         input sys w;
15
         input sys_r;
16
17
         //generic
18
         input clk;
19
         input rst;
20
         /*devices registry
21
22
          * 1. address
23
          * 00000 - 00001 - not \ assigned \ (guard \ band) \ (0x00 - 0x01)
24
             00010 - 00011 - gpio mux pins 31:0 (0x02 - 0x03)
25
             00100 - 00101 - gpio_mux pins 63:32 (0x04 - 0x05)
26
             00110 - 00111 - gpio_mux pins 95:64 (0x06 - 0x07)
27
             01000 - 01001 - gpio_mux pins 127:96 (0x08 - 0x09)
             01010 - 01011 - gpio chip 1 (31:0) (0x0A - 0x0B)
28
29
             01100 - 01101 - gpio chip 2 (63:32) (0x0C - 0x0D)
30
             01110 - 01111 - gpio chip 3 (95:64) (0x0E - 0x0F)
31
             10000 - 10001 - gpio chip 4 (127:96) (0x10 - 0x11)
32
33
          * 2. pins
34
             all pins have gpio chip as function 0
35
          */
36
37
38
         wire [31:0] g0_out, g1_out, g2_out, g3_out;
         \mathbf{wire} \ [31\!:\!0] \ g0\_in \, , \ g1\_in \, , \ g2\_in \, , \ g3\_in \, ;
39
         40
41
         {\tt gpio \ chip0} \, ({\tt g0\_out} \, , \, \, {\tt g0\_in} \, , \, \, {\tt g0\_dir} \, , \, \, {\tt 32'hA}, \, \, {\tt sys\_w\_addr} \, , \, \, {\tt sys\_r\_addr} \, ,
             sys w line, sys r line, sys w, sys r, rst, clk);
42
         gpio chip1(g1_out, g1_in, g1_dir, 32'hC, sys_w_addr, sys_r_addr,
             sys_w_line, sys_r_line, sys_w, sys_r, rst, clk);
         gpio \ chip2 (g2\_out, \ g2\_in \,, \ g2\_dir \,, \ 32 \, 'hE, \ sys\_w\_addr \,, \ sys\_r\_addr \,,
43
             sys_w_line, sys_r_line, sys_w, sys_r, rst, clk);
44
         gpio chip3(g3_out, g3_in, g3_dir, 32'h10, sys_w_addr, sys_r_addr,
             sys_w_line, sys_r_line, sys_w, sys_r, rst, clk);
45
46
         //here comes all other peripherals
47
48
         wire [31:0] mx0_f0_out, mx0_f1_out, mx0_f2_out, mx0_f3_out;
         wire [31:0] mx1_f0_out, mx1_f1_out, mx1_f2_out, mx1_f3_out;
49
         wire [31:0] mx2_f0_out, mx2_f1_out, mx2_f2_out, mx2_f3_out;
50
```

```
51
          wire [31:0] mx3 f0 out, mx3 f1 out, mx3 f2 out, mx3 f3 out;
52
          wire [31:0] mx0 f0 in, mx0 f1 in, mx0 f2 in, mx0 f3 in;
53
54
          wire [31:0] mx1 f0 in, mx1 f1 in, mx1 f2 in, mx1 f3 in;
55
          wire [31:0] mx2_f0_in, mx2_f1_in, mx2_f2_in, mx2_f3_in;
56
          wire [31:0] mx3_f0_in, mx3_f1_in, mx3_f2_in, mx3_f3_in;
57
          wire [31:0] mx0_f0_dir, mx0_f1_dir, mx0_f2_dir, mx0_f3_dir;
58
          wire [31:0] mx1 f0 dir, mx1 f1 dir, mx1 f2 dir, mx1 f3 dir;
59
          wire [31:0] mx2 f0 dir, mx2 f1 dir, mx2 f2 dir, mx2 f3 dir;
60
          61
62
          gpio mux mx0(pins[31:0], mx0 f0 in, mx0 f1 in, mx0 f2 in, mx0 f3 in,
63
               mx0 f0 out, mx0 f1 out, mx0 f2 out, mx0 f3 out, mx0 f0 dir,
               mx0_f1_{dir},\ mx0_f2_{dir},\ mx0_f3_{dir},\ 32'h2,\ sys_w_addr,\ sys_r_addr,
               sys_w_line, sys_r_line, sys_w, sys_r, rst, clk);
          gpio_mux mx1(pins[63:32], mx1_f0_in, mx1_f1_in, mx1_f2_in, mx1_f3_in,
64
               mx1 f0 out, mx1 f1 out, mx1 f2 out, mx1 f3 out, mx1 f0 dir,
               mx1 f1 dir, mx1 f2 dir, mx1 f3 dir, 32'h4, sys w addr, sys r addr,
               sys\_w\_line\,,\ sys\_r\_line\,,\ sys\_w\,,\ sys\_r\,,\ rst\,,\ clk\,)\,;
          gpio_mux mx2(pins[95:64], mx2_f0_in, mx2_f1_in, mx2_f2_in, mx2_f3_in,
65
               mx2\_f0\_out\,,\ mx2\_f1\_out\,,\ mx2\_f2\_out\,,\ mx2\_f3\_out\,,\ mx2\_f0\_dir\,,
               mx2_f1_dir\,,\ mx2_f2_dir\,,\ mx2_f3_dir\,,\ 32\,'h6\,,\ sys_w_addr\,,\ sys_r_addr\,,
               sys\_w\_line\,,\ sys\_r\_line\,,\ sys\_w\,,\ sys\_r\,,\ rst\,,\ clk\,)\,;
66
          gpio_mux mx3(pins[127:96], mx3_f0_in, mx3_f1_in, mx3_f2_in, mx3_f3_in,
               mx3\_f0\_out\,,\ mx3\_f1\_out\,,\ mx3\_f2\_out\,,\ mx3\_f3\_out\,,\ mx3\_f0\_dir\,,
               mx3 f1 dir, mx3 f2 dir, mx3 f3 dir, 32'h8, sys w addr, sys r addr,
               sys_w_line, sys_r_line, sys_w, sys_r, rst, clk);
67
68
          //here comes function assignments
          {\bf assign} \ \ {\bf g0\_in} \ = \ {\bf mx0\_f0\_in} \ , \ \ {\bf mx0\_f0\_out} \ = \ {\bf g0\_out} \ , \ \ {\bf mx0\_f0\_dir} \ = \ {\bf g0\_dir} \ ;
69
70
          \mathbf{assign} \ \mathbf{g1} \ \mathbf{in} = \mathbf{mx1} \ \mathbf{f0} \ \mathbf{in} \ , \ \mathbf{mx1} \ \mathbf{f0} \ \mathbf{out} = \mathbf{g1} \ \mathbf{out} \ , \ \mathbf{mx1} \ \mathbf{f0} \ \mathbf{dir} = \mathbf{g1} \ \mathbf{dir} \ ;
71
          {\bf assign} \ \ {\bf g2\_in} \ = \ {\bf mx2\_f0\_in} \, , \ \ {\bf mx2\_f0\_out} \ = \ {\bf g2\_out} \, , \ \ {\bf mx2\_f0\_dir} \ = \ {\bf g2\_dir} \, ;
72
          {\bf assign} \ \ {\bf g3\_in} \ = \ {\bf mx3\_f0\_in} \ , \ \ {\bf mx3\_f0\_out} \ = \ {\bf g3\_out} \ , \ \ {\bf mx3\_f0\_dir} \ = \ {\bf g3\_dir} \ ;
    {\bf end module}
73
```

11.1.14 test pipeline assembly.v

```
1 'timescale 1 ns / 100 ps
2
3 'include "execute.v"
4 'include "memory_op.v"
5 'include "register_wb.v"
6 'include "pipeline_interface.v"
7 'include "insn_decoder.v"
8 'include "regs.v"
9
10 /*module test_pipeline_assembly(e_a, e_b, e_alu_op, e_is_cond, e_cond, e_write_flags, e_swp, m_a1, m_a2, m_r1_op, m_r2_op, r_a1, r_a2, r_op,
```

```
pass, pcincr, clk, rst);
        input [31:0] e_a, e_b;
11
        input \ [4:0] \ e\_ra1, \ e\_ra2;
12
13
        input [3:0] e rop;
14
        input [7:0] e_alu_op;
15
        input [3:0] e\_cond;
16
        input [3:0] e\_write\_flags;
17
        input\ e\_swp;
        input e is cond;
18
19
        input [31:0] m_a1, m_a2;
        input [3:0] m_r1_op, m_r2_op;
20
        input [4:0] r_a1, r_a2;
21
22
        input [3:0] r op;
23
        input pass;
24
        input pcincr; */
25
   // BEWARE:
26
27
   // general rule for continuous assignment statements
28
   // you can use continuous assignment in instantiation (e.g. wire a = b;)
        only \ if \ a-input \ and \ b-output
29
    // if we got reverse situation, we must provide good continuous assignment
        below (assign b = a)
    // "continuous assignment is not bidirectional; it have dataflow directed
30
        from rvalue to lvalue"
31
32
   module test_pipeline_assembly(ram_w_addr, ram_r_addr, ram_w_line, ram_read,
        ram write, sys w addr, sys r addr, sys w line, sys read, sys write, lr,
        sp, pc, st, word, ram r line, sys r line, clk, rst);
        input [31:0] word;
33
34
        input clk , rst;
35
36
37
        output wire [31:0] ram_w_addr, ram_r_addr;
38
        output wire [31:0] ram_w_line;
39
        input [31:0] ram_r_line;
40
        output wire ram_read, ram_write;
41
42
        output wire [31:0] sys_w_addr, sys_r_addr;
43
        output wire [31:0] sys_w_line;
        \mathbf{input} \quad [\, 3\, 1\, \colon \! 0\, ] \quad \mathbf{sys\_r\_line} \, ;
44
45
        output wire sys read, sys write;
46
47
        output wire [31:0] lr, sp, pc, st;
48
49
        /*wire [31:0] ram_w_addr, ram_r_addr;
50
        wire [31:0] ram w line, ram r line;
51
        wire ram_read, ram_write, ram_exception;
        emb\_ram\ ram0\,(\,.\,r\_\,addr\ =\ ram\_r\_\,addr\,,\ .\,w\_\,addr\ =\ ram\_w\_\,addr\,,\ .\,r\_\,lin\,e\ =
52
             ram\_r\_line, .w\_line = ram\_w\_line, .read = ram\_read, .write =
```

```
ram write, .exc = ram exception, .clk = clk); */
53
54
              wire [31:0] reg_a, reg_b, reg_c, reg_d; //input
              \mathbf{wire} \hspace{0.2cm} \texttt{[4:0]} \hspace{0.2cm} \texttt{reg\_a\_a}, \hspace{0.2cm} \texttt{reg\_a\_b}, \hspace{0.2cm} \texttt{reg\_a\_c}, \hspace{0.2cm} \texttt{reg\_a\_d}; \hspace{0.2cm} //input
55
56
              wire [1:0] reg read, reg write; //input
57
              \mathbf{wire} \hspace{0.2cm} [\hspace{0.1cm} 3\hspace{0.1cm} 1\hspace{0.1cm} :\hspace{0.1cm} 0\hspace{0.1cm}] \hspace{0.2cm} \hspace{0.2cm} \text{reg\_lr} \hspace{0.1cm} , \hspace{0.1cm} \text{reg\_sp} \hspace{0.1cm} , \hspace{0.1cm} \text{reg\_pc} \hspace{0.1cm} ; \hspace{0.1cm} //\hspace{0.1cm} out\hspace{0.1cm} p\hspace{0.1cm} u\hspace{0.1cm} t
58
59
              wire [31:0] reg_stin, reg_stout; //input, output
60
              wire reg stwr; //input
61
              wire reg_pcincr; //input
62
              {\tt reg32\_2x2\_pc\ rf0\,(reg\_a\,,\ reg\_b\,,\ reg\_a\_a\,,\ reg\_a\_b\,,\ reg\_a\_c\,,\ reg\_a\_d\,,}
                     reg_c, reg_d, reg_read, reg_write, clk, rst, reg_lr, reg_sp,
                     reg stout, reg pc, reg stin, reg stwr, reg pcincr);
63
64
              \mathbf{wire} \hspace{0.2cm} [\hspace{0.1cm} 3\hspace{0.1cm} 1\hspace{0.1cm} :\hspace{0.1cm} 0\hspace{0.1cm}] \hspace{0.2cm} \hspace{0.1cm} \mathbf{e}\_\mathbf{a}\hspace{0.1cm} , \hspace{0.2cm} \mathbf{e}\_\mathbf{b}\hspace{0.1cm} ; \hspace{0.2cm} //\hspace{0.1cm} \mathit{output}
65
              wire [7:0] e_alu_op; //output
66
67
              wire [3:0] e cond; //output
68
              wire [3:0] e_write_flags; //output
69
              wire e_{swp}; //output
70
              \mathbf{wire} \ \mathbf{e}_{-} \mathbf{is}_{-} \mathbf{cond} \, ; \ // \mathit{output}
71
              wire [31:0] m_a1, m_a2; //output
72
73
              \mathbf{wire} \quad \texttt{[3:0]} \quad \texttt{m\_r1\_op}, \quad \texttt{m\_r2\_op}; \quad \texttt{//output}
74
75
              wire [4:0] r_a1, r_a2; //output
76
              wire [3:0] r op; //output
77
78
              wire d_pass; //output
79
              wire d_pcincr; //output
80
81
              wire [4:0] r_r1_a, r_r2_a; //output
82
              {\bf assign} \ \ {\rm reg\_a\_a} = {\rm r\_r1\_a} \, , \ \ {\rm reg\_a\_b} = {\rm r\_r2\_a} \, ;
83
              wire [1:0] r_read; //output
84
              {\bf assign} \ {\tt reg\_read} = {\tt r\_read} \, ;
85
              wire [31:0] d word = word; //input
86
87
              wire [31:0] d_r1 = reg_a, d_r2 = reg_b; //input
88
              wire d_hazard; //input
              insn_decoder dec0(e_a, e_b, e_alu_op, e_is_cond, e_cond, e_write_flags,
89
                     e swp, m a1, m a2, m r1 op, m r2 op, r a1, r a2, r op, d pass,
                     {\tt d\_pcincr}\;,\; {\tt r\_r1\_a}\;,\; {\tt r\_r2\_a}\;,\; {\tt r\_read}\;,\; {\tt d\_word}\;,\; {\tt d\_r1}\;,\; {\tt d\_r2}\;,\; {\tt d\_hazard}\;,\; {\tt rst}\;,
                       clk);
90
91
92
              wire [31:0] pi_e_a, pi_e_b; //output
93
              \mathbf{wire} \quad [\,7:0\,] \quad \mathrm{pi}\_\mathrm{e}\_\mathrm{alu}\_\mathrm{op}\,; \quad /\!/\,\mathit{output}
94
              \mathbf{wire} \quad [\, 3 \, \colon \! 0 \, ] \quad \mathrm{pi}\_\mathrm{e\_cond} \, ; \quad / / \, \mathit{output}
              wire [3:0] pi_e_write_flags; //output
95
```

```
96
                    \mathbf{wire} \ \mathrm{pi}_{-}\mathrm{e}_{-}\mathrm{swp}\,; \ //\mathit{output}
 97
                    wire pi_e_is_cond; //output
 98
 99
                    wire [31:0] pi m a1, pi m a2; //output
100
                    wire [3:0] pi_m_r1_op, pi_m_r2_op; //output
101
                    \mathbf{wire} \hspace{0.2cm} [\hspace{0.1cm} 4\hspace{0.1cm}:\hspace{0.1cm} 0 \hspace{0.1cm}] \hspace{0.2cm} \mathtt{pi} \underline{\hspace{0.1cm}} \underline{\hspace{0.1cm}} r \underline{\hspace{0.1cm}} a1 \hspace{0.1cm}, \hspace{0.1cm} \mathtt{pi} \underline{\hspace{0.1cm}} \underline{\hspace{0.1cm}} r \underline{\hspace{0.1cm}} a2 \hspace{0.1cm}; \hspace{0.1cm} // \hspace{0.1cm} out\hspace{0.1cm} p\hspace{0.1cm} u\hspace{0.1cm} t
102
103
                    wire [3:0] pi_r_op; //output
104
105
                    wire pi_d_pcincr; //output
106
                    \mathbf{assign} \ \operatorname{reg\_pcincr} = \ \operatorname{pi\_d\_pcincr};
107
108
                    pipeline interface pi0(
109
                    \label{eq:cond_pi_e_a} pi\_e\_a, \ pi\_e\_b, \ pi\_e\_alu\_op\,, \ pi\_e\_is\_cond\,, \ pi\_e\_cond\,, \ pi\_e\_write\_flags\,,
                             pi\_e\_swp\,,\;\;pi\_m\_a1\,,\;\;pi\_m\_a2\,,\;\;pi\_m\_r1\_op\,,\;\;pi\_m\_r2\_op\,,\;\;pi\_r\_a1\,,\;\;pi\_r\_a2
                             , pi_r_op, pi_d_pcincr,
110
                    e_a, e_b, e_alu_op, e_is_cond, e_cond, e_write_flags, e_swp, m_a1, m_a2,
                               m_r1_{op}, m_r2_{op}, r_a1, r_a2, r_{op}, d_pass, d_pcincr, clk, rst);
111
112
113
                    \mathbf{wire} \hspace{0.2cm} [\hspace{0.1cm} 31\hspace{-0.1cm}:\hspace{-0.1cm} 0\hspace{-0.1cm}] \hspace{0.2cm} \hspace{0.2cm} \mathrm{ex}_a \hspace{0.1cm} = \hspace{0.1cm} \mathrm{pi}_e \hspace{0.1cm} \underline{} \hspace{0.1cm} b \hspace{0.1cm} = \hspace{0.1cm} \mathrm{pi}_e \hspace{0.1cm} \underline{} \hspace{0.1cm} b; \hspace{0.2cm} /\hspace{-0.1cm} /\hspace{-0.1cm} o\hspace{0.1cm} p\hspace{0.1cm} a\hspace{0.1cm} s \hspace{0.1cm} /\hspace{-0.1cm} /\hspace{-0.1cm} i\hspace{0.1cm} n\hspace{0.1cm} p\hspace{0.1cm} u\hspace{0.1cm} t \hspace{0.1cm} 
114
                    \mathbf{wire} \hspace{0.2cm} \texttt{[31:0]} \hspace{0.2cm} \texttt{ex\_st} \hspace{0.2cm} = \hspace{0.2cm} \texttt{reg\_stout} \hspace{0.2cm} ; \hspace{0.2cm} // status \hspace{0.2cm} register \hspace{0.2cm} // input
115
                    \mathbf{wire} \quad [7:0] \quad \mathbf{ex\_alu\_op} = \quad \mathbf{pi\_e\_alu\_op}; \quad // \quad alu \quad operation \quad //input
116
                    \mathbf{wire} \ \mathrm{ex\_is\_cond} = \mathrm{pi\_e\_is\_cond}; \ //\mathit{is} \ \mathit{a} \ \mathit{conditional} \ \mathit{command} \ \mathit{signal} \ \ //
                             input
117
                    wire [3:0] ex_cond = pi_e_cond; //cc //input
118
                    wire [3:0] ex write flags = pi e write flags; //write n/z/c/v //input
119
                    wire ex_swp = pi_e_swp; //swap ops? //input
120
                    \mathbf{wire} \hspace{0.2cm} [\hspace{0.1cm} 3\hspace{0.1cm} 1\hspace{0.1cm} :\hspace{0.1cm} 0\hspace{0.1cm} ] \hspace{0.2cm} \hspace{0.2cm} \mathrm{ex}_{\mathtt{r}} \mathtt{r} \mathtt{1} \hspace{0.1cm} , \hspace{0.2cm} \mathrm{ex}_{\mathtt{r}} \mathtt{r} \mathtt{2} \hspace{0.1cm} ; \hspace{0.2cm} // \mathit{results} \hspace{0.1cm} , \hspace{0.2cm} \mathit{sync} \hspace{0.2cm} // \mathit{output}
121
122
                    \mathbf{wire} \ \mathrm{ex\_n} \,, \ \mathrm{ex\_z} \,, \ \mathrm{ex\_c} \,, \ \mathrm{ex\_v} \,; \ //\mathit{flags} \,, \ \mathit{async} \quad //\mathit{output}
123
                    wire ex_cc; //write flags, async //output
124
                    \mathbf{wire} \ \ \mathrm{ex\_cres} \ ; \ \ // \mathit{conditional} \ \ \mathit{results} \ , \ \ \mathit{sync} \quad \ // \mathit{output}
                    {\tt execute \ ex0} \, ({\tt ex\_r1} \, , \ {\tt ex\_r2} \, , \ {\tt ex\_cres} \, , \ {\tt ex\_n} \, , \ {\tt ex\_z} \, , \ {\tt ex\_c} \, , \ {\tt ex\_v} \, , \ {\tt ex\_cc} \, , \ {\tt ex\_a} \, ,
125
                             clk, rst);
126
127
128
                    129
                    wire sr_cc = ex_cc; //input
130
                    \mathbf{wire} \hspace{0.2cm} [\hspace{0.1cm} 3\hspace{0.1cm} 1\hspace{0.1cm} :\hspace{0.1cm} 0\hspace{0.1cm}] \hspace{0.2cm} \hspace{0.1cm} \mathrm{sr} \hspace{0.1cm} \underline{\phantom{a}}\hspace{0.1cm} \mathrm{st} \hspace{0.1cm} ; \hspace{0.5cm} //\hspace{0.1cm} o\hspace{0.1cm} u\hspace{0.1cm} t\hspace{0.1cm} p\hspace{0.1cm} u\hspace{0.1cm} t
131
132
                    assign reg_stin = sr_st;
133
                    wire sr_stwr; //output
134
                    assign reg_stwr = sr_stwr;
135
                    status\_register\_adaptor\ sr0\left(sr\_st\,,\ sr\_stwr\,,\ sr\_n\,,\ sr\_z\,,\ sr\_c\,,\ sr\_v\,,\right.
                             sr_cc);
136
137
```

```
138
           wire [31:0] ex_m_a1, ex_m_a2; //(mem_op) //output
           wire [3:0] ex_m_r1_op, ex_m_r2_op; //(mem_op) //output
139
140
141
           wire [4:0] ex r a1, ex r a2; //(reg wb) //output
142
           wire [3:0] ex_r_op; //(reg_wb) //output
143
           execute\_stage\_passthrough \ exh0(ex\_m\_a1, \ ex\_m\_a2, \ ex\_m\_r1\_op, \ ex\_m\_r2\_op, \\
                  , pi_r_a1, pi_r_a2, pi_r_op, clk, rst);
144
145
           146
147
           wire [31:0] mop_a1 = ex_m_a1, mop_a2 = ex_m_a2; //memory addresses //
                input
148
149
            {\bf wire} \ \ [\, 3:0 \,] \ \ mop\_r1\_op \, = \, ex\_m\_r1\_op \, , \ \ mop\_r2\_op \, = \, ex\_m\_r2\_op \, ; \ \ //\,o\,p\,e\,r\,at\,io\,n 
                 codes //input
150
           wire [31:0] mop_ram_r_line = ram_r_line, mop_sys_r_line = sys_r_line; //
151
                  read\ lanes\ //input
152
153
           \mathbf{wire} \hspace{0.1in} \mathtt{mop\_proceed} \hspace{0.1in} = \hspace{0.1in} \mathtt{ex\_cres} \hspace{0.1in} ; \hspace{0.1in} // \hspace{0.1in} conditional \hspace{0.1in} code \hspace{0.1in} test \hspace{0.1in} result \hspace{0.1in} // input
154
           wire [31:0] mop_m1, mop_m2; //outputs //output
155
156
157
           wire [31:0] mop_ram_w_addr, mop_sys_w_addr; //write addresses //output
158
           assign ram_w_addr = mop_ram_w_addr, sys_w_addr = mop_sys_w_addr;
159
           wire [31:0] mop ram r addr, mop sys r addr; //read addresses
160
           assign \ \operatorname{ram\_r\_addr} = \operatorname{mop\_ram\_r\_addr}, \ \operatorname{sys\_r\_addr} = \operatorname{mop\_sys\_r\_addr};
161
           \mathbf{wire} \ \ [31:0] \ \ \mathrm{mop\_ram\_w\_line}, \ \ \mathrm{mop\_sys\_w\_line}; \ \ //write \ \ lanes \ \ \ //output
162
163
           assign ram_w_line = mop_ram_w_line, sys_w_line = mop_sys_w_line;
164
165
           wire mop_ram_w, mop_sys_w, mop_ram_r, mop_sys_r; //read/write signals
                 //output
166
           {\bf assign} \ \ {\rm ram\_write} = {\rm mop\_ram\_w}, \ \ {\rm sys\_write} = {\rm mop\_sys\_w}, \ \ {\rm ram\_read} =
                mop_ram_r, sys_read = mop_sys_r;
167
           memory op mop0 ( mop m1, mop m2, mop ram w addr, mop ram r addr,
                mop\_ram\_w, \ mop\_ram\_r, \ mop\_ram\_w\_line, \ mop\_sys\_w\_addr, \ mop\_sys\_r\_addr
                 , \hspace{0.1cm} \mathsf{mop\_sys\_w}, \hspace{0.1cm} \mathsf{mop\_sys\_r}, \hspace{0.1cm} \mathsf{mop\_sys\_w\_line} \hspace{0.1cm}, \hspace{0.1cm} \mathsf{mop\_r1} \hspace{0.1cm}, \hspace{0.1cm} \mathsf{mop\_r2} \hspace{0.1cm}, \hspace{0.1cm} \mathsf{mop\_a1} \hspace{0.1cm},
                mop_a2, mop_r1_op, mop_r2_op, mop_ram_r_line, mop_sys_r_line,
                mop proceed, clk, rst);
168
169
           wire [4:0] mop_r_a1, mop_r_a2; //(reg_wb) //output
170
           wire [3:0] mop_r_op; //(reg_wb) //output
171
           wire mop_proceed2; //output
172
           memory\_op\_stage\_passthrough \ moph0 \\ (mop\_r\_a1, \ mop\_r\_a2, \ mop\_r\_op,
                {\tt mop\_proceed2}\,,\ {\tt ex\_r\_a1}\,,\ {\tt ex\_r\_a2}\,,\ {\tt ex\_r\_op}\,,\ {\tt ex\_cres}\,,\ {\tt clk}\,\,,\ {\tt rst}\,)\,;
173
174
```

```
175
          wire [31:0] rwb_r1 = mop_m1, rwb_r2 = mop_m2; //input
176
          wire [4:0] rwb_a1 = mop_r_a1, rwb_a2 = mop_r_a2; //input
177
178
          wire [3:0] rwb op = mop r op; //input
179
180
          wire rwb_proceed = mop_proceed2; //input
181
          wire [31:0] rwb_wr1, rwb_wr2; //output
182
          assign reg c = rwb wr1, reg d = rwb wr2;
183
184
          wire [4:0] rwb_wa1, rwb_wa2; //output
          {\bf assign} \ {\rm reg\_a\_c} \ = \ {\rm rwb\_wa1} \, , \ {\rm reg\_a\_d} \ = \ {\rm rwb\_wa2} \, ;
185
          wire [1:0] rwb_write; //output
186
187
          assign reg write = rwb write;
188
          register_wb rwb0( rwb_write, rwb_wr1, rwb_wr2, rwb_wa1, rwb_wa2, rwb_r1,
                rwb\_r2\,,\ rwb\_a1\,,\ rwb\_a2\,,\ rwb\_op\,,\ rwb\_proceed\,,\ clk\,,\ rst\,)\,;
189
          wire ex hazard;
190
191
          wire reg hazard;
192
          wire mem hazard;
193
          \verb|reg_haz| ard_checker | \verb|hz0| (ex_haz| ard, mem_haz| ard, reg_haz| ard, ex_r_a1,
               {\tt ex\_r\_a2}\,,\ {\tt ex\_r\_op}\,,\ {\tt ex\_cres}\,,\ {\tt mop\_r\_a1}\,,\ {\tt mop\_r\_a2}\,,\ {\tt mop\_r\_op}\,,
               mop\_proceed2\,,\ rwb\_wa1\,,\ rwb\_wa2\,,\ rwb\_write\,,\ r\_r1\_a\,,\ r\_r2\_a\,,\ r\_read\,)\,;
194
     'ifdef RWB STAGE HAZARD
          assign d_hazard = ex_hazard || reg_hazard || mem_hazard;
195
     'else
196
197
          assign d_hazard = ex_hazard || mem_hazard;
198
     'endif
199
          \mathbf{assign} \ \mathsf{lr} \ = \ \mathsf{reg} \mathsf{\_lr} \, ;
200
201
          assign pc = reg_pc;
202
          assign st = reg_stout;
203
          assign sp = reg sp;
204
205
     endmodule
```

11.1.15 test processor assembly.v

```
'timescale 1 \text{ ns} / 100 \text{ ps}
1
2
3
   'define INTERFACE_STAGE_NO_DELAY
    'define RWB_STAGE_HAZARD
4
5
6
    'include "test_pipeline_assembly.v"
7
   'include "test_periph_assembly.v"
8
   'include "ram.v"
9
10
   // BEWARE:
11
   // general rule for continuous assignment statements
```

```
// you can use continuous assignment in instantiation (e.g. wire a = b;)
          only if a - input and b - output
    // if we got reverse situation, we must provide good continuous assignment
          below (assign b = a)
    //\ "continuous\ assignment\ is\ not\ bidirectional;\ it\ have\ dataflow\ directed
15
         from rvalue to lvalue"
16
17
    module test_processor_assembly(lr, sp, st, pc, pins, insn, clk, rst);
          input [31:0] insn;
18
19
          input clk , rst;
20
          output wire [31:0] lr, sp, st, pc; //special registers
21
22
          inout [127:0] pins; //device pins
23
24
          wire [31:0] ram_w_addr, ram_r_addr; //input
25
          wire [31:0] ram_w_line, ram_r_line; //input, output
          wire ram_read, ram_write, ram_exception; //output
26
27
          emb ram ram0(ram r addr, ram w addr, ram r line, ram w line, ram read,
               ram write, ram exception, clk);
28
          wire [31:0] core_word = insn; //input
29
30
          wire [31:0] core_ram_w_addr, core_ram_r_addr; //output
31
          assign ram w addr = core ram w addr, ram r addr = core ram r addr;
32
          wire [31:0] core_ram_w_line; //output
33
          assign ram_w_line = core_ram_w_line;
34
          wire [31:0] core_ram_r_line = ram_r_line; //input
35
          wire core ram read, core ram write; //output
36
          assign ram read = core ram read, ram write = core ram write;
37
          \mathbf{wire} \hspace{0.2cm} \texttt{[31:0]} \hspace{0.2cm} \texttt{core\_sys\_w\_addr} \hspace{0.2cm}, \hspace{0.2cm} \texttt{core\_sys\_r\_addr} \hspace{0.2cm}; \hspace{0.2cm} \texttt{//output}
38
          wire [31:0] core_sys_w_line; //output
39
40
          wire [31:0] core sys r line; //input
41
          wire core_sys_read, core_sys_write; //output
42
          \mathbf{wire} \hspace{0.2cm} \texttt{[31:0]} \hspace{0.2cm} \texttt{core\_lr} \hspace{0.1cm}, \hspace{0.1cm} \texttt{core\_sp} \hspace{0.1cm}, \hspace{0.1cm} \texttt{core\_pc} \hspace{0.1cm}, \hspace{0.1cm} \texttt{core\_st} \hspace{0.1cm}; \hspace{0.1cm} \texttt{//output}
43
44
          {\bf assign} \ {\tt lr} = {\tt core\_lr} \ , \ {\tt sp} = {\tt core\_sp} \ , \ {\tt pc} = {\tt core\_pc} \ , \ {\tt st} = {\tt core\_st} \ ;
45
          test pipeline assembly core0 (core ram w addr, core ram r addr,
               core_ram_w_line, core_ram_read, core_ram_write, core_sys_w_addr,
               core_sys_r_addr, core_sys_w_line, core_sys_read, core_sys_write,
               core lr, core sp, core pc, core st, core word, core ram r line,
               core sys r line, clk, rst);
46
47
          test\_periph\_assembly \ periph0 (pins \, , \ core\_sys\_w\_addr \, , \ core\_sys\_r\_addr \, ,
               core\_sys\_w\_line\;,\;\; core\_sys\_r\_line\;,\;\; core\_sys\_write\;,\;\; core\_sys\_read\;,\;\; rst
               , clk);
48
49
    endmodule
```

11.1.16 main.v

```
1
    'timescale 1 ns / 100 ps
2
    'include "test_processor_assembly.v"
3
4
    module test rom(word, addr);
5
             input [31:0] addr;
6
7
             output wire [31:0] word;
8
9
10
             reg [31:0] insn;
             \mathbf{assign} \ \mathrm{word} \ = \ \mathrm{insn} \ ;
11
12
13
             always @(addr) begin
14
                      #1;
                      case (addr)
15
                                /*32'h0: begin //(mov)nop reg 29 to reg 30
16
                                    insn[31:25] <= 00; insn[24:21] <= 4'b1110; insn
17
                                         [20:16] \le 29; insn[15:11] \le 0; insn[10:6]
                                        <= 30; insn[5:1] <= 0; insn[0] <= 0;
18
                                end*/
19
                               32'h0: begin //movs imm to reg 30 (sp)
20
                                    insn[31:25] \le 33; insn[24:21] \le 4'b1110; insn
                                         [20:11] <= 0; insn[10:6] <= 30; insn[5:1] <=
                                          5'b10000; insn[0] <= 0;
21
                               end
22
                               32'h1: begin
23
                                    insn <= 32'h14888;
24
                               end
25
                               32'h3: begin //movs imm to reg 29 (lr)
                                    insn[31:25] \le 33; insn[24:21] \le 4'b1110; insn
26
                                         [20:11] \le 0; insn[10:6] \le 29; insn[5:1] \le
                                          5'b10000; insn[0] <= 0;
27
                               end
                               32'h4: begin
28
                                    insn <= 32'h22888;
29
30
                               end
                               32'h5: begin //add 29 and 30 to 30
31
32
                                    insn[31:25] \le 14; insn[24:21] \le 4'b1110; insn
                                         [20:16] \le 29; insn[15:11] \le 30; insn[10:6]
                                         <= 30; insn[5:1] <= 5'b000000; insn[0] <= 0;
33
                               end
34
                               32'h6: begin //add imm1 and imm2 to 29
35
                                    insn\left[\,3\,1\,:\,2\,5\,\right] \;<=\; 1\,4\,;\;\; insn\left[\,2\,4\,:\,2\,1\,\right] \;<=\; 4\,'\,b\,1110\,;\;\; insn
                                         [20:16] \le 0; insn[15:11] \le 0; insn[10:6]
                                        <= 29; insn[5:1] <= 5'b11000; insn[0] <= 0;
36
                               end
37
                               32'h7: begin
                                    insn <= 32'h35942;
38
39
                               end
```

```
40
                                32'h8: begin
41
                                     insn <= 32'hDEADBEAF;
42
                                end
43
                                32'h9: begin //mul 29 and 30 to 29 and 30
                                     insn[31:25] \le 18; insn[24:21] \le 4'b1110; insn
44
                                          [20:16] \le 29; insn[15:11] \le 30; insn[10:6]
                                          <= 29; insn[5:1] <= 30; insn[0] <= 0;
45
                                end
                                32'hA: begin //xor 29 and 30 to 30
46
                                     insn[31:25] \le 6; insn[24:21] \le 4'b1110; insn
47
                                          [\,2\,0\!:\!1\,6\,] \; <= \; 2\,9\,; \;\; \inf \left[\,1\,5\!:\!1\,1\,\right] \; <= \; 3\,0\,; \;\; \inf \left[\,1\,0\!:\!6\,\right]
                                          <= 30; insn[5:1] <= 00; insn[0] <= 0;
48
                                end
49
                                32'hB: begin //csr 30 by imm to 29
50
                                     insn[31:25] <= 12; insn[24:21] <= 4'b1110; insn
                                          [20:16] \le 30; insn[15:11] \le 0; insn[10:6]
                                         <= 29; insn[5:1] <= 5'b01000; insn[0] <= 0;
51
                                end
52
                                32'hC: begin
                                     insn \ll 11;
53
54
                                end
55
                                32'hD: begin //branch to imm
                                     insn[31:25] \le 25; insn[24:21] \le 4'b1110; insn
56
                                          [20:16] \le 0; insn[15:11] \le 0; insn[10:6]
                                         <= 0; insn[5:1] <= 5'b10000; insn[0] <= 0;
57
                                end
58
                                32'hE: begin
                                     insn <= 32'h132;
59
60
                                end
                                32'h132: begin //out 29 to 30
61
                                     insn \, [\, 3\, 1\, : 2\, 5\, ] \,\, <= \,\, 3\, 2\, ; \  \, insn \, [\, 2\, 4\, : \, 2\, 1\, ] \,\, <= \,\, 4\, '\, b\, 11\, 10\, ; \  \, insn
62
                                          [20:16] \le 30; insn[15:11] \le 29; insn[10:6]
                                          <= 0; insn[5:1] <= 0; insn[0] <= 0;
63
                                end
                                32'h133: begin //out 30 to 29
64
65
                                     insn[31:25] <= 32; insn[24:21] <= 4'b1110; insn
                                          [20:16] \le 29; insn[15:11] \le 30; insn[10:6]
                                          <= 0; insn[5:1] <= 0; insn[0] <= 0;
66
                                end
                                32'h134: begin //brl to 30
67
68
                                     insn[31:25] \le 27; insn[24:21] \le 4'b1110; insn
                                          [20:16] \le 30; insn[15:11] \le 0; insn[10:6]
                                         <= 0; insn[5:1] <= 5'b00000; insn[0] <= 0;
69
                                end
70
                                32'h135: begin //str to imm from 30
71
                                     insn[31:25] \le 30; insn[24:21] \le 4'b1110; insn
                                          [20:16] \le 0; insn[15:11] \le 30; insn[10:6]
                                         <= 0; insn[5:1] <= 5'b10000; insn[0] <= 0;
72
                                end
```

```
73
                                   32'h136: begin
74
                                        insn \ll 16;
75
                                   end
76
                                   32'h137: begin //mov 29, 30 to 30, 29
                                        insn[31:25] \le 34; insn[24:21] \le 4'b1110; insn
77
                                             [20:16] \le 29; insn[15:11] \le 30; insn[10:6]
                                             <= 30; insn[5:1] <= 29; insn[0] <= 0;
78
                                   end
                                   32'h138: begin //out 30 to 29
79
                                        insn[31:25] \le 32; insn[24:21] \le 4'b1110; insn
80
                                             [\,2\,0\!:\!1\,6\,] \; <= \; 2\,9\,; \;\; \inf \left[\,1\,5\!:\!1\,1\,\right] \; <= \; 3\,0\,; \;\; \inf \left[\,1\,0\!:\!6\,\right]
                                             <= 0; insn[5:1] <= 0; insn[0] <= 0;
81
                                   end
82
                                   32'h139: begin //ldr from imm to 30
83
                                        insn[31:25] \le 29; insn[24:21] \le 4'b1110; insn
                                             [20:16] \le 0; insn[15:11] \le 0; insn[10:6]
                                            <= 30; insn[5:1] <= 5'b10000; insn[0] <= 0;
84
                                   end
85
                                   32'h13A: begin
                                        insn \ll 16;
86
87
                                   end
88
                                   32'h13B: begin //movs imm to r1
                                        insn[31:25] \le 33; insn[24:21] \le 4'b1110; insn
89
                                             [\,2\,0\!:\!1\,6\,] \; <= \; 0\,; \;\; insn\,[\,1\,5\!:\!1\,1\,] \; <= \; 0\,; \;\; insn\,[\,1\,0\!:\!6\,]
                                            <= 1; insn[5:1] <= 5'b10000; insn[0] <= 0;
90
                                   end
91
                                   32'h13C: begin
                                        insn <= 32'hFFFFFFF;
92
93
                                   end
                                   32'h13D: begin //out to imm from r1
94
95
                                        insn[31:25] \le 32; insn[24:21] \le 4'b1110; insn
                                             [20:16] \le 0; insn[15:11] \le 1; insn[10:6]
                                            <= 0; insn[5:1] <= 5'b10000; insn[0] <= 0;
96
                                   end
                                   32'h13E: begin
97
98
                                        insn <= 32\, 'hD;
99
100
                                   32'h13F: begin //out to imm from r1
                                        insn[31:25] \le 32; insn[24:21] \le 4'b1110; insn
101
                                             [20:16] \le 0; insn[15:11] \le 1; insn[10:6]
                                            <= 0; insn[5:1] <= 5'b10000; insn[0] <= 0;
102
                                   end
                                   32'h140: begin
103
104
                                        insn <= 32\, 'hF\, ;
105
                                   end
106
                                   32'h141: begin //out to imm from r1
107
                                        insn[31:25] \le 32; insn[24:21] \le 4'b1110; insn
                                             [\,2\,0\!:\!1\,6\,] \; <= \; 0\,; \; \; \inf \left[\,1\,5\!:\!1\,1\,\right] \; <= \; 1\,; \; \; \inf \left[\,1\,0\!:\!6\,\right]
                                            = 0; insn[5:1] <= 5'b10000; insn[0] <= 0;
```

```
108
                                   end
                                   32'h142: begin
109
110
                                        insn <= 32'h11;
111
112
                                   32\,\mathrm{'h}143\colon begin //\mathit{out} to \mathit{imm} \mathit{from} \mathit{r1}
                                        insn\left[\,3\,1\,:\,2\,5\,\right] \;<=\; 3\,2\,;\;\; in\,sn\left[\,2\,4\,:\,2\,1\,\right] \;<=\; 4\,'\,b\,1110\,;\;\; in\,sn
113
                                             [20:16] \le 0; insn[15:11] \le 1; insn[10:6]
                                             <= 0; insn[5:1] <= 5'b10000; insn[0] <= 0;
114
                                   end
115
                                   32'h144: begin
                                        insn <= 32'hE;
116
117
                                   end
118
                                   32'h145: begin //in from imm to 30
119
                                        insn[31:25] \le 31; insn[24:21] \le 4'b1110; insn
                                             [20:16] \le 0; insn[15:11] \le 0; insn[10:6]
                                             <= 30; insn[5:1] <= 5'b10000; insn[0] <= 0;
120
                                   end
121
                                   32'h146: begin
122
                                        insn <= 32'hA;
123
                                   end
124
                                   32'h5E771E7D: begin //br\_pos to 0
125
                                        insn[31:25] \le 25; insn[24:21] \le 4'b0101; insn
                                             [20:16] \le 0; insn[15:11] \le 0; insn[10:6]
                                             = 0; insn[5:1] = 5'b00000; insn[0] = 0;
126
                                   end
127
                                   32\,\mathrm{'h5E771E7E}\colon \ \mathbf{begin} \ \ //ret\_\,neg
128
                                        insn[31:25] \le 28; insn[24:21] \le 4'b0100; insn
                                             [20:16] \le 0; insn[15:11] \le 0; insn[10:6]
                                             = 0; insn[5:1] = 5'b00000; insn[0] = 0;
129
                                   end
130
                                   default: begin
131
                                        insn <= 32'b0;
132
                                   end
133
                         endcase
134
               end
135
     endmodule
136
137
     module fib32_rom(word, addr);
138
               input [31:0] addr;
               output reg [31:0] word;
139
140
141
               always @* begin
142
                         #1;
143
                         case (addr)
144
                                   32'h0: begin //movs \theta x \theta \theta \rightarrow r\theta
145
                                             word[31:25] = 33; word[24:21] = 4'b1110;
                                                  word[20:16] = 0; word[15:11] = 0; word
                                                  [10:6] = 0; \text{ word} [5:1] = 5'b10000; \text{ word}
                                                  [0] = 0;
```

```
146
                                                 end
                                                 32'h1: begin
147
148
                                                               word = 32'h0;
149
                                                 32'h2: begin //movs 0xFFFFFFFFF -> r1
150
                                                               word[31:25] = 33; word[24:21] = 4'b1110;
151
                                                                      \operatorname{word}[20:16] = 0; \operatorname{word}[15:11] = 0; \operatorname{word}
                                                                      [10:6] = 1; \text{ word} [5:1] = 5'b10000; \text{ word}
                                                                      [0] = 0;
152
                                                 end
                                                 32'h3: begin
153
                                                               \mathrm{word} \ = \ 32\,\mathrm{'hFFFFFFF}\,;
154
155
                                                 end
156
                                                  32'h4: begin //movs r\theta -> r2
                                                               \hspace{.15cm} \operatorname{word} \hspace{.05cm} [\hspace{.05cm} 3\hspace{.05cm} 1\hspace{.05cm} : 2\hspace{.05cm} 5\hspace{.05cm}] \hspace{.1cm} = \hspace{.1cm} 3\hspace{.05cm} 3\hspace{.05cm} ; \hspace{.1cm} \operatorname{word} \hspace{.05cm} [\hspace{.05cm} 2\hspace{.05cm} 4\hspace{.05cm} : 2\hspace{.05cm} 1\hspace{.05cm}] \hspace{.1cm} = \hspace{.1cm} 4\hspace{.05cm} : \hspace{.05cm} b\hspace{.05cm} 1\hspace{.05cm} 1\hspace{.05cm} 1\hspace{.05cm} 1\hspace{.05cm} 0\hspace{.05cm} ; \hspace{.1cm} \\
157
                                                                      word[20:16] = 0; word[15:11] = 0; word
                                                                      [10:6] = 2; \text{ word} [5:1] = 5'b00000; \text{ word}
                                                                      [0] = 0;
158
                                                 end
                                                 32'h5: begin //movs 0x01 -> r3
159
160
                                                               word[31:25] = 33; word[24:21] = 4'b1110;
                                                                      word[20:16] = 0; word[15:11] = 0; word
                                                                      [10:6] = 3; \text{ word} [5:1] = 5'b10000; \text{ word}
                                                                      [0] = 0;
161
                                                 end
162
                                                 32'h6: begin
163
                                                               word = 32'h1;
164
                                                 end
                                                 32'h7: begin //movs 0x0C -> r5
165
                                                               \mathrm{word} \, [\, 3\, 1\, :\, 2\, 5\, ] \,\, = \,\, 3\, 3\, ; \,\, \, \, \mathrm{word} \, [\, 2\, 4\, :\, 2\, 1\, ] \,\, = \,\, 4\, \, {}^{\prime} \, \mathrm{b} \, 1\, 1\, 1\, 0\, ;
166
                                                                      word[20:16] = 0; word[15:11] = 0; word
                                                                      [10:6] = 5; \text{ word} [5:1] = 5'b10000; \text{ word}
                                                                      [0] = 0;
167
                                                 end
                                                 32'h8: begin
168
169
                                                               word \,=\, 32\,{}^{\backprime}hC\,;
170
                                                 end
171
                                                 32'h9: begin //movs 0x100 \rightarrow r6
                                                               word[31:25] = 33; word[24:21] = 4'b1110;
172
                                                                      word[20:16] = 0; word[15:11] = 0; word
                                                                      [10:6] = 6; word [5:1] = 5'b10000; word
                                                                      [0] = 0;
173
                                                 end
174
                                                 32 'hA: begin
175
                                                               word = 32'h100;
176
177
                                                 32 'hB: begin //movs - 0x03 \rightarrow r7
                                                               word[31:25] = 33; word[24:21] = 4'b1110;
178
                                                                      word[20:16] = 0; word[15:11] = 0; word
```

```
[10:6] = 7; \text{ word} [5:1] = 5'b10000; \text{ word}
                                                [0] = 0;
179
                                  end
180
                                  32'hC: begin
                                           word = 32'hFFFFFFD;
181
182
                                  end
                                  32 'hD: begin //out r1 -> 0x0D
183
184
                                           word[31:25] = 32; word[24:21] = 4'b1110;
                                                word[20:16] = 0; word[15:11] = 1; word
                                                [10:6] = 0; \text{ word} [5:1] = 5'b10000; \text{ word}
                                                [0] = 0;
185
                                  end
186
                                  32'hE: begin
187
                                           word \,=\, 32\,{}^{\backprime}hD\,;
188
                                  end
                                  32'hF: begin //out r3 \rightarrow [r5]
189
                                           word[31:25] = 32; word[24:21] = 4'b1110;
190
                                                word[20:16] = 5; word[15:11] = 3; word
                                                [10:6] = 0; \text{ word} [5:1] = 5'b00000; \text{ word}
                                                [0] = 0;
191
                                  end
192
                                  32'h10: begin //brl [r6]
                                           word[31:25] = 27; word[24:21] = 4'b1110;
193
                                                word[20:16] = 6; word[15:11] = 0; word
                                                [10:6] = 0; \text{ word} [5:1] = 5'b00000; \text{ word}
                                                [0] = 0;
194
                                  end
195
                                  32'h11: begin //out_lo r_4 -> [r_5]
                                           word[31:25] = 32; word[24:21] = 4'b0011;
196
                                                \operatorname{word}[20:16] = 5; \operatorname{word}[15:11] = 4; \operatorname{word}
                                                [10:6] = 0; word [5:1] = 5'b00000; word
                                                [0] = 0;
197
                                  end
                                  32'h12: begin //rbr\_lo\ pc+r7
198
                                           word[31:25] = 26; word[24:21] = 4'b0011;
199
                                                word[20:16] = 7; word[15:11] = 0; word
                                                [10:6] = 0; \text{ word} [5:1] = 5'b00000; \text{ word}
                                                [0] = 0;
200
                                  end
                                  32'h13: begin //br r0
201
202
                                           word[31:25] = 25; word[24:21] = 4'b1110;
                                                word[20:16] = 0; word[15:11] = 0; word
                                                [10:6] = 0; \text{ word} [5:1] = 5'b00000; \text{ word}
                                                [0] = 0;
203
                                  end
204
                                  //fib()
205
                                  32'h100: begin //add r2, r3 -> r4
                                           word[31:25] = 14; word[24:21] = 4'b1110;
206
                                                word[20:16] = 2; word[15:11] = 3; word
```

```
[10:6] = 4; word [5:1] = 5, b000000; word
                                                                [0] = 0;
207
                                             end
                                             32'h101: begin //mov \ r3, r4 \rightarrow r2, r3
208
                                                          word[31:25] = 34; word[24:21] = 4'b1110;
209
                                                                \operatorname{word} \left[\, 2\, 0\, \colon\! 1\, 6\, \right] \; = \; 3\, ; \; \operatorname{word} \left[\, 1\, 5\, \colon\! 1\, 1\, \right] \; = \; 4\, ; \; \operatorname{word}
                                                                [\,1\,0\!:\!6\,]\ =\ 2\,;\ \operatorname{word}\,[\,5\!:\!1\,]\ =\ 3\,;\ \operatorname{word}\,[\,0\,]\ =\ 0\,;
210
                                             end
211
                                             32'h102: begin //ret
                                                          \mathrm{word}\,[\,3\,1\!:\!2\,5\,]\ =\ 2\,8\,;\ \mathrm{word}\,[\,2\,4\!:\!2\,1\,]\ =\ 4\,{}^{,}\,\mathrm{b}1110\,;
212
                                                                \operatorname{word}[20:16] = 0; \operatorname{word}[15:11] = 0; \operatorname{word}
                                                                [10:6] = 0; \text{ word} [5:1] = 5'b00000; \text{ word}
                                                                [0] = 0;
213
                                             end
214
                                             \mathbf{default} \colon \ \mathbf{begin} \ \ //nop
                                                          word = 32'h0;
215
216
                                             end
217
                                endcase
218
                   end
219
       endmodule
220
221
       //assembly\ test
222
       module main();
223
             wire [31:0] insn;
224
             \mathbf{wire} \ [31:0] \ \mathrm{lr} \ , \ \mathrm{sp} \ , \ \mathrm{st} \ , \ \mathrm{pc} \, ;
225
             wire [31:0] pins0, pins1, pins2, pins3;
226
227
             reg clk;
228
             reg rst;
229
             test\_processor\_assembly\ proc0(lr\ ,\ sp\ ,\ st\ ,\ pc\ ,\ \{pins3\ ,\ pins2\ ,\ pins1\ ,
230
                   pins0}, insn, clk, rst);
231
232
             fib32\_rom\ rom0(insn\ ,\ pc)\,;
233
             assign pins0[15:0] = 16'h1488;
234
235
236
              initial begin
                    //insn = 32'b0; //nop
237
                   clk = 0;
238
239
                    rst = 0;
                    $dumpfile("dump.fst");
240
241
                   dumpvars(0);
242
                   $dumpon;
243
             end
244
             always begin
245
                   integer i;
246
                    //reset
                    rst = 0;
247
```

```
248
               \#20;
249
               rst = 1;
               \#20;
250
251
                rst = 0;
252
               \#20;
253
254
               //\operatorname{clock} 128 times
               \mbox{for} \, (\, i \ =\! 0; \ i \ < \ 1024 + 128; \ i + \! +) \ \mbox{begin}
255
256
                    \#20;
257
                    clk = 1;
258
                    \#20;
                     clk = 0;
259
               \mathbf{end}
260
261
                //finish
262
                $dumpflush;
                $finish;
263
264
          end
265
     endmodule
266
267
     //shifter\ test
268
269
     function [31:0] rotr;
270
          input[31:0] a;
271
          input[4:0] b;
272
          {\tt rotr} \; = \; ( \ a \; >> \; b) \; \mid \; (a \; << \; ((-b) \; \& \; 31)) \; ;
273
     endfunction
274
275
     function [31:0] rotl;
276
          input[31:0] a;
277
          input[4:0] b;
          rotl = (a << b) | (a >> ((-b) & 31));
278
279
     endfunction
280
281
     function [31:0] sal;
          input[31:0] a;
282
          input[4:0] b;
283
284
          sal[30:0] = (a[30:0] << b);
285
          sal[31] = a[31];
     endfunction
286
287
     function [31:0] sar;
288
289
          input[31:0] a;
          input[4:0] b;
290
291
292
          integer x;
293
          x = a;
          //if(a[31]) x = -x;
294
295
          sar = x >>> b;
     endfunction
296
```

11.2 MultiplierGenerator

11.2.1 Gate.hpp

```
1 #ifndef GATE_HPP_INCLUDED
   \#define GATE_HPP_INCLUDED
3
   #include <string>
   \#include < iostream >
6 #include <atomic>
7 #include <vector>
   #include <cmath>
9
   \#include < stdexcept >
10
11
    using namespace std;
12
    class Gate{
13
    public:
14
        virtual void genWire(std::ostream& out) = 0;
15
16
        virtual void genInst(std::ostream& out) = 0;
17
        virtual string name() = 0;
        virtual unsigned int count() = 0;
18
19
        virtual ~Gate() {};
20
21
    };
22
23
    class InputGate: public Gate{
24
        string vnm;
        unsigned int vref;
25
26
27
        InputGate(): vnm(), vref(0) \{\};
        InputGate(std::string vname, unsigned int vnumber): vnm(vname), vref(
28
            vnumber) {};
29
30
        void genWire(std::ostream& out) override{
31
            return;
32
33
34
        void genInst(std::ostream& out) override{
35
            return;
36
37
        string name() override{
38
39
            return (vnm + "[" + to_string(vref)+"]");
40
41
        unsigned int count() override{ return 0;}
42
43
    };
```

```
class OutputGate: public Gate{
45
46
        string vnm;
        unsigned int vref;
47
48
        Gate* in;
49
    public:
50
        OutputGate(): \ vnm() \ , \ \ vref(0) \ , \ \ in(nullptr) \ \ \{\};
        OutputGate(\,std::string\ vname\,,\ \textbf{unsigned\ int}\ vnumber\,,\ Gate*\ in1\,):\ vnm(
51
            vname), vref(vnumber), in(in1) {};
52
53
        void genWire(std::ostream& out) override{
            out << "\tassign_" << vnm << "[" << vref << "]" << "_=_" << in->name
54
                 () << "; \ n";
55
        }
56
57
        void genInst(std::ostream& out) override{
58
            return;
59
60
61
        string name() override{
62
            return (vnm + "[" + to_string(vref)+"]");
63
64
        unsigned int count() override{ return 0;}
65
    };
66
    class ANDGate: public Gate{
67
68
        unsigned int nref;
69
        Gate *in1, *in2;
70
71
        static atomic_uint cnt;
    public:
72
        ANDGate(): nref(cnt++), in1(nullptr), in2(nullptr) {};
73
74
        ANDGate(Gate* in1, Gate* in2): nref(cnt++), in1(in1), in2(in2) {};
75
        void genWire(std::ostream& out) override{
76
            out << \ "\twire\_wand\_" << \ nref << \ "; \ n";
77
78
79
80
        void genInst(std::ostream& out) override{
            out << "\tand_#1_and_" << nref << "(_wand_" << nref << ",_" << in1->
81
                 name() << ", " << in2->name() << "); \n";
82
83
        string name() override{
84
85
            return ("wand_" + to_string(nref));
86
87
        unsigned int count() override{ return 1;}
88
    };
89
    class FAProvider: public Gate{
90
```

```
91
          unsigned int nref;
 92
          Gate *in1, *in2, *in3;
 93
 94
          static atomic uint cnt;
     public:
 95
 96
          FAProvider(): \ nref(cnt++), \ in1(nullptr), \ in2(nullptr), \ in3(nullptr) \ \{\};
 97
          FAProvider(Gate*\ a,\ Gate*\ b,\ Gate*\ \_cin):\ nref(cnt++),\ in1(a)\ ,\ in2(b)\ ,
              in3(_cin) {};
 98
99
          void genWire(std::ostream& out) override{
              out << \ "\ twire \ \_wfa\_s\_" << \ nref << \ ", \ \_wfa\_cout\_" << \ nref << \ "; \ n";
100
101
102
103
          void genInst(std::ostream& out) override{
104
              out << "\tfa_fa_" << nref << "(_" << in1->name() << ",_" << in2->
                  name() << \text{ ",_"} << \text{ in3->name()} << \text{ ",_wfa_s_"} << \text{ nref} << \text{ ",_}}
                   wfa\_cout\_" << nref << "); \n";
105
         }
106
107
          string name() override{
108
              ///It is only provider, not node
109
              return string();
110
111
          unsigned int count() override{ return 5;}
112
113
114
          unsigned int getRef() { return nref; }
115
     };
116
     class FANode_S: public Gate{
117
118
         FAProvider* p;
119
     public:
120
         FANode_S(): p(nullptr) {};
         FANode_S(FAProvider* prov): p(prov) {};
121
122
123
          void genWire(std::ostream& out) override{
124
              ///It's only node, not provider
125
              return;
126
         }
127
128
          void genInst(std::ostream& out) override{
              ///It's only node, not provider
129
130
              return;
131
         }
132
133
          string name() override{
134
              \mathbf{return} \ ("wfa\_s\_" + to\_string(p->getRef()));
135
136
```

```
unsigned int count() override{ return 0;}
137
138
    };
139
     class FANode Cout: public Gate{
140
         FAProvider* p;
141
     public:
142
         FANode_Cout(): p(nullptr) {};
143
         FANode_Cout(FAProvider* prov): p(prov) {};
144
145
146
         void genWire(std::ostream& out) override{
             ///It 's only node, not provider
147
148
             return;
149
         }
150
151
         void genInst(std::ostream& out) override{
             ///It 's only node, not provider
152
             return;
153
154
         }
155
         string name() override{
156
157
             return ("wfa_cout_" + to_string(p->getRef()));
158
159
         unsigned int count() override{ return 0;}
160
161
     };
162
163
     class HAProvider: public Gate{
         unsigned int nref;
164
165
         Gate *in1, *in2;
166
         static atomic_uint cnt;
167
168
     public:
169
         HAProvider(): nref(cnt++), in1(nullptr), in2(nullptr) {};
         HAProvider(Gate*\ a\,,\ Gate*\ b):\ nref(cnt++)\,,\ in1(a)\,,\ in2(b)\ \{\};
170
171
         void genWire(std::ostream& out) override{
172
             out << "\twire_wha s " << nref << ", wha c " << nref << "; \n";
173
174
         }
175
         void genInst(std::ostream& out) override{
176
             out << "\tha_ha_" << nref << "(_" << in1->name() << ",_" << in2->
177
                  name\,(\,) \;<<\;"\;,\_wha\_s\_" \;<<\; n\,ref \;<<\;"\;,\_wha\_c\_" \;<<\; n\,ref \;<<\;"\,)\;; \setminus n\,"\;;
178
         }
179
180
         string name() override{
181
             ///It is only provider, not node
182
             return string();
183
         }
184
```

```
185
          unsigned int count() override{ return 2;}
186
          unsigned int getRef() { return nref; }
187
188
     };
189
190
     {\bf class} \ \ {\bf HANode\_S} \colon \ {\bf public} \ \ {\bf Gate} \{
          HAProvider* p;
191
     public:
192
193
          HANode S(): p(nullptr) {};
194
          HANode_S(HAProvider* prov): p(prov) {};
195
          void genWire(std::ostream& out) override{
196
197
               ///It's only node, not provider
198
               return;
199
          }
200
          void genInst(std::ostream& out) override{
201
202
               ///It's only node, not provider
203
               return;
204
205
206
          string name() override{
207
               return ("wha_s_" + to_string(p->getRef()));
208
209
210
          unsigned int count() override{ return 0;}
211
     };
212
     class HANode_C: public Gate{
213
214
          HAProvider* p;
215
     public:
216
          HANode\ C():\ p(nullptr)\ \{\};
217
          HANode_C(HAProvider* prov): p(prov) {};
218
219
          \mathbf{void} \ \operatorname{genWire}(\operatorname{std}::\operatorname{ostream} \& \operatorname{out}) \ \operatorname{override}\{
220
               ///It 's only node, not provider
221
               return;
222
223
224
          void genInst(std::ostream& out) override{
225
               ///It's only node, not provider
226
               return;
227
          }
228
229
          string name() override{
230
               return ("wha_c_" + to_string(p->getRef()));
231
232
          unsigned int count() override{ return 0;}
233
```

```
234
     };
235
236
      atomic_uint ANDGate::cnt;
237
      atomic uint HAProvider::cnt;
238
      atomic uint FAProvider::cnt;
239
     void gen_mult(std::ostream& out, unsigned int opsz){
240
241
           vector<unsigned int> gen_seq;
242
           gen seq.push back(2);
243
           \mathbf{while}(\mathbf{gen}_{\mathbf{seq}}, \mathbf{back}() < \mathbf{opsz}) \{
                {\bf unsigned\ int\ } {\bf cur\_seq} \ = \ {\bf gen\_seq.back()} \ ;
244
                gen_seq.push_back( (unsigned int)(floor(3.0*cur_seq/2.0)));
245
246
247
           gen seq.pop back();
248
249
           vector < Gate*>* wg = new vector < Gate*> [2*opsz];
250
           vector < Gate* > ins1;
251
           vector <Gate*> ins2;
252
           vector < Gate*> used;
253
           vector < Gate* > outs;
254
           \mbox{ for} \, (\, \mbox{unsigned int} \  \, i \, = \, 0 \, ; \  \, i \, < \, \mbox{opsz} \, ; \  \, i \, + +) \{ \,
255
256
                ins1.push back(new InputGate("a", i));
257
                \verb|ins2.push_back(new InputGate("b", i));|
258
           }
259
260
           cout << "Input_generation\n";</pre>
           \label{eq:for_noise} \textbf{for}\,(\,\textbf{unsigned}\ \ \textbf{int}\ \ i\ =\ 0\,;\ \ i\ <\ \texttt{opsz}\,;\ \ i+\!\!+\!\!)\{
261
262
                for (unsigned int j = 0; j < opsz; j++){
263
                     wg [\ i+j\ ].\ push\_back (\textbf{new}\ ANDGate (\ ins1\ [\ i\ ]\ ,\ \ ins2\ [\ j\ ])\ )\ ;
264
265
           }
266
           for (unsigned int i = 0; i < 2*opsz - 1; i++) cout << "_Weight_" << i << 1
                " , _{\text{length}} " << wg[i]. size() << "\n";
           cout << \text{"} \backslash n \backslash n \text{"};
267
268
           unsigned int i = 1;
269
270
           \mathbf{while}(\mathbf{gen\_seq.size}() > 0)\{ ///Reduce\ vectors\ towards\ ready-to-use \}
                entities (auto generate last adders layer)
271
                unsigned int cur = gen seq.back();
272
                gen seq.pop back();
                cout << "\nLayer" << i << ", target" << cur << "\n";
273
274
                i++;
275
276
                for (unsigned int w = 0; w < 2*opsz - 1; w++){
277
                      cout << "_Weight_" << w << ",_length_" << wg[w].size() << "\n";
278
                      if(wg[w].size() > cur){
                           vector < Gate*> \& gs = wg[w];
279
                           vector < Gate*> & ngs = wg[w+1];
280
```

```
281
                       unsigned int s = gs.size();
282
                       \mathbf{while}(s > cur) \{
                           if((s - cur) >= 2){ // Insert Full Adder}
283
284
                                Gate* a = gs[0];
285
                                Gate* b = gs[1];
286
                                Gate* _cin = gs[2];
                                {\tt gs.erase}\,(\,{\tt gs.begin}\,(\,)\;,\;\;{\tt gs.begin}\,(\,)\,+3)\,;
287
288
                                FAProvider* fa = new FAProvider(a, b, _cin);
                                gs.push back(new FANode S(fa));
289
290
                                ngs.push\_back(new FANode\_Cout(fa));
291
                                used.push\_back(a)\;,\;\; used.push\_back(b)\;,\;\; used.push\_back
                                    (_cin), used.push_back(fa);
292
                                s = 2;
293
                                cout << "___Inserted_Full_Adder,_now_" << s << "\n";</pre>
294
                           else if ((s - cur) = 1){ ///Insert Half Adder
295
296
                                Gate* a = gs[0];
297
                                Gate*b = gs[1];
298
                                gs.erase(gs.begin(), gs.begin()+2);
299
                                {\rm HAProvider*}\ ha\,=\,\text{\bf new}\ HAProvider(\,a\,,\ b\,)\,;
300
                                gs.push_back(new HANode_S(ha));
301
                                ngs.push\_back(new HANode\_C(ha));
                                used.push\_back(a), used.push\_back(b), used.push\_back
302
                                    (ha);
303
                                s = 1;
304
                                cout << "___Inserted_Half_Adder,_now_" << s << "\n";</pre>
305
                           else if ((s - cur) = 0){ ///Connect to next layer
306
307
                                s = 0:
                                cout << "$\_\_Passed\_to\_next\_layer,\_now" << s << "$\n"$;
308
309
310
                           else throw runtime error ("Bad_condition_in_place_#1");
311
                       }
                  }
312
              }
313
314
         cout << " \ n \ n";
315
316
         ///Check if we're have good vectors
         if(wg[0].size() != 1) throw runtime_error("First_vector_have_" +
317
              to string(wg[0].size()) + "_entities_in_it_instead_of_1");
318
         for (unsigned int i = 1; i < 2*opsz - 1; i++)
319
              if(wg[i].size() != 2) throw runtime_error("Vector_" + to_string(i) +
                   "_have_size_" + to_string(wg[i].size()) + "_instead_of_2_after_
                  reduction");
320
         if (wg[2*opsz - 1].size() != 0) throw runtime_error("Last_(fill)_vector_
              have_" + to_string(wg[2*opsz].size()) + "_entities_in_it_instead_of_
              0");
321
322
         ///Add last two layers
```

```
323
         cout << "Outputs_layer,_target_1" << endl;</pre>
324
         for (unsigned int w = 0; w < 2*opsz; w++)
325
              vector < Gate*>& gs = wg[w];
326
              vector < Gate*> & ngs = wg[w+1];
327
              unsigned int s = gs.size();
              \mbox{cout} << \mbox{"$\_$Weight$\_$"} << \mbox{w} << \mbox{"$,$\_$length$\_$"} << \mbox{s} << \mbox{endl};
328
              if(s == 2){
329
330
                   Gate* a = gs[0];
                   Gate* b = gs[1];
331
332
                   {\tt gs.erase}\,(\,{\tt gs.begin}\,(\,)\;,\;\;{\tt gs.begin}\,(\,)\,+2)\,;
                   HAProvider* ha = new HAProvider(a, b);
333
                   gs.push\_back(new\ HANode\_S(ha));
334
335
                   ngs.push back(new HANode C(ha));
336
                   used.push back(a), used.push back(b), used.push back(ha);
337
                   s = 1;
                   cout << "___Inserted_Half_Adder,_now_" << s << endl;
338
              else if (s = 3)
339
340
                   Gate* a = gs[0];
341
                   Gate* b = gs[1];
342
                   Gate* \_cin = gs[2];
343
                   gs.erase(gs.begin(), gs.begin()+3);
344
                   FAProvider* fa = new FAProvider(a, b, _cin);
                   gs.push back(new FANode S(fa));
345
346
                   {\tt ngs.push\_back({\bf new}\ FANode\_Cout(fa));}
                   used.push_back(a), used.push_back(b), used.push_back(_cin), used
347
                       .push_back(fa);
348
                   s = 2;
                   cout << "uuInserteduFulluAdder,unowu" << s << endl;</pre>
349
350
              else\ if\ (s == 1){
                   cout << "__Passed_to_the_outputs_layer" << endl;</pre>
351
352
353
         }
354
         cout << \text{"} \backslash n \backslash n \text{"};
355
          ///Generate outputs
356
357
         for(unsigned\ int\ i = 0;\ i < 2*opsz;\ i++){}
358
              Gate* ow = wg[i][0];
              wg[i].clear();
359
360
              outs.push_back(new OutputGate("m", i, ow));
              used.push_back(ow);
361
362
         }
363
364
         {\bf unsigned\ long\ int\ gates\_number\,=\,0\,;}
365
         366
367
         cout << "Approx.\_gates\_count:\_" << gates\_number << " \n" << endl;
368
369
          ///Generate\ rtl\ representation
         for(Gate* i: used) i->genWire(out);
370
```

```
371
            out << "\n";
372
            \mathbf{for} \, (\, \mathrm{Gate} \! \ast \ i : \ used \, ) \ i \! - \! \! > \! genInst \, (\, out \, ) \; ;
            out << "\n";
373
            for(Gate* i: outs) i->genWire(out);
374
            for(Gate* i: outs) i->genInst(out);
375
376
377
            ///Cleanup
378
            delete [] wg;
379
            for(Gate* i: ins1) delete i;
380
            for(Gate* i: ins2) delete i;
            for(Gate* i: used) delete i;
381
            for(Gate* i: outs) delete i;
382
383
      }
384
385
      void gen_incls(std::ostream& out){
386
            ///generate full adder
            out << \ "module\_fa\left(a\,,b\,,cin\,,\_s\,,\_cout\,\right); \backslash\, n\,"\,;
387
388
            out << "\tinput_a;\n";
            out << "\tinput_b;\n";
389
            out << \ " \setminus tinput\_cin; \setminus n";
390
            out << "\n";
391
392
            out << \text{"} \setminus toutput\_s \, ; \setminus n\text{"} \, ;
393
            out << "\toutput_cout;\n";
394
            out << "\n";
395
            out << "\twire_w1,_w2,_w3;\n";
396
            out << "\n";
397
            out << "\txor\#1x1(w1,a,b);\n";
            out << \text{"} \setminus txor \_\#1\_x2 (s,\_w1,\_cin); \setminus n\text{"};
398
            out << "\n";
399
            out \,<<\,{\tt "}\,\backslash\, tand\,{\tt \_\#1\_a1}\, (\,w2\,,\,{\tt \_a}\,,\,{\tt \_b}\,)\,;\,\backslash\, n\,{\tt "}\,;
400
            out << \ " \setminus tand \_\#1 \_a2 \, (w3 \, , \_w1 \, , \_cin \, ) \, ; \setminus n " \, ;
401
402
            out << "\tor_#1_o1(cout,_w2,_w3);\n";
403
            out << "endmodule\n";
            out << "\n";
404
405
406
            ///generate\ half\ adder
407
            out \ll "module\_ha(a,b,s,c); \n";
            out << "\tinput_a;\n";
408
            out << \ " \backslash tinput\_b \, ; \backslash \, n \, " \, ;
409
            out << "\n";
410
411
            out << "\toutput_s;\n";
412
            out << "\toutput_c;\n";
            out << "\n";
413
414
            out << \ " \setminus txor \_\#1\_x(s,\_a,\_b); \setminus n";
415
            out << " \setminus tand_{J}#1_{J}an(c,_{J}a,_{J}b); \setminus n";
416
            out << "endmodule\n";
417
            out << "\n";
418
      }
419
```

```
420
                 void gen_module_decl(std::ostream& out, unsigned int opsz){
421
                                 out << \ "module\_mult\_" << opsz << \ "(a,\_b,\_m); \ \ n";
                                 out << " \setminus tinput _[" << (opsz-1) << ":0] _a; \setminus n";
422
                                 out << \ " \ \ tinput \ \_[ \ " << \ (opsz-1) << \ " : 0] \ \_b \ ; \ \ \ n \ " \ ;
423
424
                                 out << "\n";
                                 out << \ " \ \ toutput \ \_[ \ " << \ (2*opsz-1) << \ " : 0 ] \ \_m; \ \ n \ ";
425
426
                                 out << "\n^{n};
427
                 }
428
429
                 void gen_module_end(std::ostream& out){
                                 out << "\n";
430
                                 out << "endmodule\n";
431
                                 out << "\n";
432
433
                 }
434
435
                 void gen_header(std::ostream& out, unsigned int opsz){
                                 out << \ "//\_This\_file\_is\_generated\_with\_MultiplierGenerator\_from\_CPU32\_instance and the control of the contr
436
                                                project.\n";
437
                                 out << "//_c(c)_DeD_MorozZz n";
                                 out << "//_This_is_" << opsz << "x" << opsz << "_bits_parallel_
438
                                                multiplier, _Dadda_tree_design.\n";
                                 out << "\n";
439
440
                }
441
               #endif // GATE_HPP_INCLUDED
442
```

11.2.2 Main.cpp

```
1
   #include <iostream>
   #include <fstream>
2
   #include <string>
3
4
5
   #include "Gate.hpp"
6
7
    using namespace std;
8
9
    int main(int argc, char** argv){
10
        if (argc != 3) {
             cout << "Dadda\_Tree\_Multiplier\_Verilog\_representation\_generator. \backslash n \backslash
11
                 12
            return 0;
13
        }
14
15
        ofstream out(argv[2]);
16
        \mathbf{if}\left(!\operatorname{out.is\_open}()\right)\{
            \verb"cout" << "Can't\_open\_outfile" << endl;
17
18
            return -1;
19
        }
20
```

```
21
        unsigned int opsz = atoi(argv[1]);
22
23
        gen_header(out, opsz);
24
25
        gen incls(out);
26
27
        gen_module_decl(out, opsz);
28
29
        gen_mult(out, opsz);
30
        {\tt gen\_module\_end(out);}
31
32
        out.close();
33
34
35
        return 0;
36
   }
    11.2.3
             testcase.v
1
    'timescale 1 ns / 10 ps
2
    'include "test.v"
3
4
5
   module main();
6
        parameter s = 32;
        \mathbf{parameter} \ mx = 1 << s;
7
        parameter dl = 64;
8
9
        reg [s-1:0] a;
10
        reg [s-1:0] b;
11
        wire [2*s-1:0] m;
12
13
        \mathbf{reg} [s:0] i;
14
15
        reg [s:0] j;
16
        mult_8 mult(a, b, m);
17
18
19
         initial begin
             a = 0;
20
```

21

22 23

24

25

26

27

28 29

30

 $b\,=\,0\,;$

\$dumpon;

always begin

 \mathbf{end}

 $\frac{1}{2}$ \$\,\delta\,

\$dumpfile("dump.fst");

for(i = 0; i < mx; i++) begin

 $a \; = \; i \; [\, s \, - \, 1 \, : \, 0\,] \, ;$

 $\mbox{for}\,(\,j\ =\ 0\,;\ j\ <\ mx\,;\ j+\!\!+\!\!)\ \mbox{begin}$

```
31
                        b = j[s-1:0];
32
                        \#dl;
                        if (m != a*b) $display("Multiply_error:_%x*%x_=?_.%x", a, b, m
33
34
                   end
              end
35
36
              a = 0;
              b\,=\,0\,;
37
38
              \#dl;
39
              if(m != 0) $display("Multiply_error*:_0*0_=?_0");
              \displaystyle \operatorname{\$dumpflush};
40
              finish;
41
42
         end
    endmodule
```

12 Метрики кода

12.1 Процессор УП-1

В таблице 2 представлены метрики кода проекта процессора УП-1. Файл mult.v в основной расчёт (без скобок) не берётся, т.к. он сгенерирован программой из проекта MultiplierGenerator. Число в скобках отображает метрики с включением сгенерированного mult.v.

Файл	Язык	Пустых строк	Комментариев	Строк кода
mult.v (GENERATED)	Verilog	- (17)	- (3)	- (4123)
insn_decoder.v	Verilog	43	148	530
main.v	Verilog	20	11	265
memory_op.v	Verilog	18	33	211
alu.v	Verilog	44	6	197
shift.v	Verilog	57	53	158
test_pipeline_assembly.v	Verilog	51	24	130
execute.v	Verilog	25	0	102
adder.v	Verilog	29	3	82
ram.v	Verilog	17	18	78
pipeline_interface.v	Verilog	18	0	77
gpio_mux.v	Verilog	10	9	69
register_wb.v	Verilog	9	0	66
gpio.v	Verilog	7	5	51
test_periph_assembly.v	Verilog	12	20	41
regs.v	Verilog	15	4	37
test_processor_assembly.v	Verilog	12	5	32
ВСЕГО	Verilog	387 (404)	339 (342)	2126 (6249)

Таблица 2: Метрики кода проекта CPU32

${\bf 12.2}\quad {\bf Multiplier Generator}$

В таблице 3 представлены метрики кода проекта генератора уможителей Дадды

Файл	Язык	Пустых строк	Комментариев	Строк кода
Gate.hpp	C++	71	17	354
testcase.v	Verilog	8	0	36
Main.cpp	C++	12	0	24
	C++	83	17	378
ВСЕГО	Verilog	8	0	36
	BCE	91	17	414

Таблица 3: Метрики кода проекта MultiplierGenerator