Tarea 1: Circuitos Térmicos

Matías A. Camacho, *estudiante, TEC* , Juan P. Elizondo, *estudiante, TEC*
y Fernando J. Rodriguez, *estudiante, TEC*

I. Introducción

EN el diseño de sistemas electrónicos de potencia, el análisis térmico de los dispositivos semiconductores es un aspecto fundamental para garantizar su correcto funcionamiento, eficiencia y confiabilidad. En este trabajo se aborda el estudio de un convertidor DC-DC tipo Buck, considerando tanto sus condiciones de operación como las pérdidas de potencia asociadas a sus componentes principales. A partir de ello, se desarrollan modelos térmicos equivalentes que permiten representar el flujo de calor dentro del sistema, incluyendo la selección de dispositivos y disipadores adecuados. Finalmente, se realiza la validación del comportamiento térmico mediante simulación y un análisis de la eficiencia del convertidor.

II. Fundamentos Teóricos

II-A. Convertidor Buck

El convertidor Buck es un convertidor DC-DC reductor que opera mediante la conmutación periódica de un MOSFET, generando dos estados: conducción y apagado [1]. En conducción continua:

$$V_o = D \cdot V_{in} \tag{II.1}$$

II-B. Pérdidas en semiconductores de potencia

Las pérdidas se clasifican en conducción y conmutación. Las de conducción ocurren en estado ON [2]:

$$P_{cond} = I^2 \cdot R_{on} \tag{II.2}$$

Las de conmutación dependen de la frecuencia y los tiempos de transición:

$$P_{sw} = (E_{on} + E_{off}) \cdot f_{sw} \tag{II.3}$$

II-C. R_{on} y su dependencia con la temperatura

Al aumentar la temperatura de juntura, la movilidad de portadores disminuye, incrementando R_{on} y las pérdidas por conducción, pudiendo generar realimentación térmica si no se controla.

II-D. Modelos térmicos

El comportamiento térmico de un semiconductor se puede representar mediante un circuito eléctrico equivalente (circuito térmico).

II-D1. Modelo térmico de Foster: Este es un modelo en donde su estructura se basa en una red de pares RC en paralelo conectados en serie entre T_j y T_{case}, según se muestra en la Figura II.1. Su singularidad, los nodos de la red no tienen ningún significado físico; es decir, sus elementos RC individuales, ya no representan las secuencias de capas físicas del dispositivo [3].



Fig II.1: Topología del modelo Foster

La impedancia térmica según este modelo, se puede ver en la siguiente ecuación. En donde cada par (r_i y τ_i) se puede obtener de la hoja de datos del fabricante.

$$Z_{th,jc}(t) = \sum_{i=1}^{n} r_i \left(1 - e^{-t/\tau_i}\right) \tag{II.4}$$

Mientras que la temperatura de juntura se puede calcular como

$$T_j(t) = P(t) \cdot Z_{th,jc}(t) + T_{case}(t) \tag{II.5}$$

Esta representación también conocida como el circuito de fracción parcial o modelo Pi. Es utilizada en hojas de datos porque los coeficientes pueden extraerse fácilmente de la curva de enfriamiento medida del módulo y es de utilidad para realizar cálculos analíticos. No obstante, este es un modelo con un comportamiento de extremo a extremo, lo que quiere decir que analiza la caída de temperatura entre la juntura y el encapsulado; por esto, no predice el flujo de calor en la salida y no es posible analizar el modelo del semiconductor conectado a un disipador, ya que genera un error en el momento en el que no se considera el retardo físico real de la potencia al llegar al disipador.

II-D2. Modelo térmico de Cauer: Este modelo es conocido también como el circuito de fracción continua o modelo T. A diferencia del modelo de Foster, este

modelo sí refleja la configuración real del semiconductor (capacidades térmicas con resistencias térmicas intermedias) [3].

Su topología consiste en una red en escalera donde cada nodo intermedio sí tiene significado físico y representa una interfaz real entre capas del dispositivo, tal como se muestra en la Figura II.2; de esta manera, los elementos RC individuales pueden ser asignados a las capas individuales del módulo, y los nodos de la red permiten acceder a las temperaturas internas de la secuencia de capas.



Fig II.2: Topología del modelo Cauer

Por lo anterior, estos modelos son más útiles cuando se desea modelar la cadena térmica completa (juntura, encapsulado, disipador y ambiente). Se suele hacer una transformación partiendo de un modelo de Foster hacia uno de Cauer, ya que las hojas de datos casi nunca cuentan con lo necesario para partir del modelo de Cauer directamente; sin embargo, los nodos del modelo de Cauer posterior a la transformación, no tienen sentido físico. La transformación en MATLAB produce correctamente la curva Z_{th}, pero sus nodos no corresponden a capas físicas reales del dispositivo [3].

II-E. Cadena térmica

Las pérdidas por conducción y conmutación que ocurren en los dispositivos electrónicos, representan la conversión de energía eléctrica en energía térmica. Entonces resulta de gran importancia mantener la temperatura interna del semiconductor por debajo de sus límites máximos de operación, así la diferencia de temperatura entre dos puntos está relacionada por medio de la siguiente ecuación [1].

$$R_\theta = \frac{T_1 - T_2}{P} \tag{II.6}$$

El flujo de calor *P* equivale a una corriente, la diferencia de temperatura ΔT dada por $T_1 - T_2$, equivale a una diferencia de tensión y la resistencia térmica R_θ a una resistencia eléctrica. En un dispositivo real, la temperatura no sale directamente hacia el aire, si no que debe de atravesar una serie de capas hasta llegar al ambiente, tales como las siguientes [1].

II-E1. Juntura (J)*:* Es el punto interno donde ocurre la disipación, está asociado a la temperatura más crítica del semiconductor que es la temperatura de juntura T_J.

II-E2. Encapsulado (C)*:* Está asociado a la temperatura del encapsulado, T_C, que es la temperatura que sale del chip y se logra medir en el exterior del dispositivo.

II-E3. Disipador (S)*:* Normalente suele ser un metal que ayuda a disipar el calor hacia el ambiente, asociado a la temperatura del disipador T_S.

II-E4. Ambiente (A)*:* El aire que rodea al sistema, asociado con la temperatura ambiente T_A.

De lo anterior, se deriva el modelo eléctrico equivalente que consiste en una cadena de resistencias térmicas dispuestas en serie ($R_{\theta JC}$, $R_{\theta CS}$ y $R_{\theta SA}$). Y luego se tiene la ecuación principal que describe la cadena térmica.

$$T_J = P \cdot (R_{\theta JC} + R_{\theta CS} + R_{\theta SA}) + T_A \tag{II.7}$$

Esta ecuación es de suma importancia, pues permite calcular a cuánto va a llegar la temperatura de la juntura para cierta potencia y temperatura ambiente.

II-F. Eficiencia y trade-offs

En el diseño de un circuito como el convertidor Buck, es importante considerar limitaciones de espacio, así como lograr una alta eficiencia.

En cuanto al tamaño, es deseable que la frecuencia de operación del convertidor sea lo más alta posible, ya que esto permite reducir el tamaño mínimo de los componentes pasivos como la bobina (para mantener una corriente continua) y el capacitor de salida (para minimizar el rizado en la salida).

La contraparte de incrementar la frecuencia de operación, es que mayores frecuencias de conmutación ocacionan pérdidas de potencia más considerables en los semiconductores. El aumento de estas pérdidas se traduce en un incremento en la liberación de calor, que puede requerir cambiar el disipador y se vean comprometidas las ganancias de espacio [1].

La eficiencia de un convertidor, se determina de acuerdo con sus potencias de salida y entrada, considerando las pérdidas que existan en el proceso. Según la siguiente ecuación.

$$\eta = \frac{P_{out}}{P_{in}} = \frac{P_{out}}{P_{out} + P_{loss}} \tag{II.8}$$

III. Diseño del convertidor

III-A. Condiciones de operación

Para este convertidor, se solicita que la tensión de entrada sea $V_{in} = 48\ \mathrm{V}$, y la tensión de salida $V_{out} = 24\ \mathrm{V}$, con esto la relación de transformación es de 0.5.

$$D = \frac{V_{out}}{V_{in}} * 100\,\% = 50\,\% \tag{III.1}$$

Además, se solicita que la potencia nominal de salida sea $P_{out} = 200\ \mathrm{W}$. Lo cual establece una corriente nominal por la salida de $8{,}33\ \mathrm{A}$ aproximadamente, así como una carga resistiva equivalente de aproximadamente $2{,}88\ \Omega$, según la siguiente ecuación.

$$R_{load} = \frac{V_{out}^2}{P_{out}} = 2{,}88\ \Omega \tag{III.2}$$

Otro aspecto a tomar en consideración, es la tensión V_{DS} que va a tener que soportar el MOSFET para esta aplicación. Que para efectos del convertidor Buck, la tensión V_{DS} durante el ciclo de apagado, corresponde a la tensión de entrada al circuito, unos $48\ \mathrm{V}$ en este caso.

III-B. Opciones para el MOSFET

Para el transistor MOSFET, se seleccionaron las siguientes tres alternativas a comparar. El trasistor IRF540N [4], el IRFS7730 [5] y el IRFS4410Z [6].

Los tres son de la marca Infineon, en un encapsulado TO-220. Este fabricante proporciona hojas de datos con suficiente información para poder generar buenos modelos térmicos en PLECS, a diferencia de otros como Texas Instruments o STMicroelectronics, que ofrecen información limitada. Esta es la razón principal por la que se eligió a este fabricante específicamente.

Parámetro	IRF540N	IRFS7730	IRFB4410Z
$V_{DS,max}$ [V]	100	75	100
I_D @ 25°C [A]	33	195	97
$R_{DS(on)}$ [mΩ]	44	2,6	7,2
Q_g [nC]	71	271	83
$R_{\theta JC}$ [°C/W]	1,15	0,40	0,65
$P_{D,max}$ [W]	130	375	230
t_r [ns]	35	120	52
t_f [ns]	35	115	57

Tabla III.1: Características de los transistores MOSFET

De la tabla III.1, se observa que los tres transistores cumplen con los requisitos de tensión para esta implementación de un convertidor Buck; de igual manera, los tres soportan corrientes muy por encima del rizado de corriente en la bobina (asumiendo a este inferior al $30\,\%$ de la corriente nominal).

Los precios rondan $ 1.81 para el IRF540N, $ 3.78 para el IRFS7730 y $ 2.13 para el IRFS4410Z. El IRFS7730 es el más costoso sin ventajas significativas frente a las otras alternativas. Se seleccionó el IRFB4410Z por su menor $R_{DS(on)}$, que reduce las pérdidas por conducción.

Entre el IRF540N y el IRFB4410Z, se puede considerar utilizar el IRFB4410Z para disminuir las pérdidas por conducción al bajar la resistencia de encendido $R_{DS(on)}$, aunque se incremente un poco el valor de Q_g; lo cual, sería el motivo principal por el cual elegirlo, ya que en disipación de potencia ambos transistores tienen rangos bastante buenos para la aplicación en el convertidor.

III-B1. Construcción del modelo térmico: Para la construcción del modelo térmico del MOSFET, se utiliza su hoja de datos para ingresar la información en PLECS, tales como las pérdidas por conducción y modelo Foster. En cuanto a las pérdidas de energía por conmutación especialmente, es necesario seguir un procedimiento diferente para poder construir una tabla adecuada, según las siguientes ecuaciones [7].

$$E_{on} = U_{DD} \cdot I_{Don} \cdot \frac{(t_{ri} + t_{fu})}{2} + Q_{rr} \cdot U_{DD} \tag{III.3}$$

$$E_{off} = U_{DD} \cdot I_{Doff} \cdot \frac{(t_{ru} + t_{fi})}{2} \tag{III.4}$$

De los valores presentes en las ecuaciones, la mayoría están dados directamente en la hoja de datos, según las condiciones de prueba que se le aplicaron al MOSFET. Sin embargo, los valores de t_{fu} y t_{ru} deben de ser calculados mediante fórmula, para lo cual se necesita de los valores de C_{GD1} y C_{GD2}, los cuales se obtienen mediante la gráfica de capacitancias típicas contra tensión V_{DS}, siguiendo el procedimiento descrito en el manual de Infineon [7].



Fig III.1: Obtención de C_{GD1} y C_{GD2}

Con los valores obtenidos en la Figura III.1, se obtienen los tiempos t_{fu} y t_{ru}, que sirven para el cálculo de las pérdidas energéticas (los cálculos se adjuntan en un documento de Excel). Obteniendo los siguientes resultados.



Fig III.2: Pérdidas de energía por conmutación del MOSFET

Los datos mostrados en la Figura III.2 están calculados para una temperatura de $25\ ^{\circ}\mathrm{C}$ únicamente, ya que el fabricante no proporciona información para otro valor de temperatura en este caso. Así mismo, también están basados según las condiciones bajo las cuales se muestra la información en la hoja de datos.

Luego, para el modelado de las pérdidas por conducción se introduce en PLECS la gráfica de V_{DS} vs I_{DS}, obtenida directamente de la hoja de datos, la cual contiene la siguiente informacion.



Fig III.3: Tensión V_{DS} vs corriente I_{DS} en el MOSFET

De la Figura III.3 se puede ver que para corrientes inferiores a los 10 A, es de esperar que las pérdidas por conducción en el MOSFET sean bastante bajas debido a las características del dispositivo.

III-C. Opciones para el diodo

Parámetro	HFA15PB60PbF	MUR1560	1N5408
V_{RRM} [V]	600	600	1000
$I_{F(AV)}$ [A]	15	15	3
V_F @ I_F [V]	$\sim 1{,}3$ @ 15A	$\sim 1{,}2$ @ 15A	$\sim 1{,}0$ @ 3A
t_{rr} [ns]	~ 19	~ 50	> 2000
Q_{rr} [nC]	~ 80	~ 150	N/A (very high)
Tipo de recuperación	Ultrafast (soft)	Ultrafast	Standard (slow)
$R_{\theta JC}$ [°C/W]	$\sim 2{,}0$	$\sim 2{,}5$	$\sim 3{,}0$
Aplicación típica	SMPS, converters	SMPS	Rectificación 50/60 Hz

Tabla III.2: Comparación de diodos de potencia

El diodo seleccionado fue el HFA15PB60PbF debido a su bajo tiempo de recuperación inversa y baja carga de recuperación (Qrr), lo cual reduce significativamente las pérdidas de conmutación en aplicaciones de alta frecuencia como convertidores buck.

En comparación con diodos de propósito general como el 1N5408, el cual presenta tiempos de recuperación del orden de microsegundos, el HFA15PB60PbF ofrece tiempos en el orden de nanosegundos, haciéndolo adecuado para operación en alta frecuencia.

Asimismo, frente a otros diodos ultrarrápidos como el MUR1560, el HFA15PB60PbF presenta menor Qrr, lo que implica menores pérdidas de conmutación y menor generación de calor, siendo más eficiente para la aplicación propuesta.

III-C1. Construcción del modelo térmico: Para generar el modelo de pérdidas del diodo (por conducción y conmutación), se extrajeron datos directamente de las curvas características del datasheet [7]. Posteriormente, se utilizaron líneas de tendencia (trendlines) para ajustar dichos datos a expresiones matemáticas, permitiendo obtener funciones continuas en lugar de valores discretos.

Este enfoque facilita una mejor aproximación del comportamiento real del dispositivo, ya que permite interpolar valores para diferentes condiciones de operación y reduce errores asociados al uso de puntos aislados. En el caso de las pérdidas por conmutación, se ajustó la relación entre la carga de recuperación inversa (Q_{rr}) y la razón de cambio de corriente (di/dt), mientras que para las pérdidas por conducción se modeló la característica V-I del diodo mediante una aproximación lineal.



Fig III.4: Curva de transferencia del diodo



Fig III.5: Carga de recuperación en reversa del diodo como función de la tasa de cambio de la corriente directa del diodo

III-D. Comparación y selección del disipador térmico

Para la selección del disipador se compararon tres candidatos de la misma familia comercial: 6380BG [8], 6381BG [9] y 6382BG [10]. La comparación dentro de una misma familia permite mantener consistencia en material, geometría base y criterio de especificación térmica, de modo que la diferencia principal entre las opciones corresponde al tamaño del disipador y, por tanto, a su capacidad de disipación térmica.

El parámetro principal de selección fue la resistencia térmica disipador–ambiente $R_{\theta sa}$ en convección natural, ya que este valor determina la elevación de temperatura del disipador para una potencia disipada dada. Adicionalmente, se estimó la capacitancia térmica del disipador mediante

$$C_{th,sink} \approx mc_p \tag{III.5}$$

donde m es la masa del disipador y c_p el calor específico del material. En este caso se consideró un disipador de aluminio, por lo que se adoptó $c_p \approx 900$ J/(kg·K). Debido a que los tres disipadores pertenecen a la misma familia y comparten la misma sección transversal, la masa de cada uno se estimó proporcionalmente con su longitud a partir del peso reportado para el modelo 6380BG.

La Tabla III.3 resume los parámetros considerados para la comparación.

Tabla III.3: Comparación de disipadores térmicos

Modelo	Length [mm]	$R_{\theta sa}$ [°C/W]	Masa [g]	C_{th} [J/K]
6380BG	25.4	6.8	19.4	17.5
6381BG	38.1	5.8	29.1	26.2
6382BG	50.8	4.2	38.8	34.9

Se seleccionó el disipador **6382BG** por presentar la menor resistencia térmica y mayor capacitancia térmica de las tres opciones, lo que favorece menor elevación de temperatura y respuesta más lenta ante transitorios. Su mayor longitud también facilita el montaje simultáneo del MOSFET y el diodo sobre un disipador compartido. Para el disipador seleccionado, la constante de tiempo térmica aproximada se estimó como

$$\tau_{sink} = R_{\theta sa}\, C_{th,sink} \tag{III.6}$$

de donde, usando $R_{\theta sa} = 4{,}2$ °C/W y $C_{th,sink} = 34{,}9$ J/K, se obtiene

$$\tau_{sink} \approx 146{,}6 \text{ s} \tag{III.7}$$

III-E. Parámetros del circuito

Antes de obtener las pérdidas de potencia por conducción y conmutación en los semiconductores, es necesario establecer los parámetros con los que operará el circuito, los cuales incluyen la frecuencia de conmutación (que modifica las pérdidas por conmutación y el

tamaño de los componentes), el valor de inductancia en la bobina (que afecta el rizado de la corriente), y el valor de la capacitancia (que influye en el rizado de la tensión de salida).

Primeramente, para poder operar con una corriente continua, el valor mínimo de inductancia que se necesita de acuerdo con la frecuencia de conmutación, está dado según la siguiente ecuación [1].

$$L_{min} = \frac{(1-D)\cdot R}{2\cdot f_{sw}} \tag{III.8}$$

Que también se podría obtener partiendo del análisis de que el rizado de la corriente no debe de superar el doble del valor de la corriente nominal. Además, en los requerimientos para el diseño, se solicita que el rizado de corriente no exceda el $30\,\%$ de la corriente nominal, que según se calculó son aproximadamente $8{,}33\ \mathrm{A}$, este rizado se puede calcular mediante la siguiente ecuación [1].

$$\Delta I_L = \frac{V_o\cdot(1-D)}{L\cdot f_{sw}} \tag{III.9}$$

A partir de lo anterior y considerando el rango de frecuencias permitido (10 kHz $\leq f_{sw} \leq 50$ kHz). Se analizaron los valores con una frecuencia de conmutación intermedia de $30\ \mathrm{kHz}$, lo cual da un valor mínimo de inductancia de $L_{min} \approx 24\ \mu\mathrm{H}$, con un rizado de corriente del $200\,\%$ aproximadamente (para esa inductancia). Claramente es necesario aumentar el valor de la inductancia para disminuir el rizado, sumado a esto es deseable también disminuir las pérdidas por conmutación.

Con lo cual se decidió disminuir la frecuencia de conmutación a $20\ \mathrm{kHz}$, lo que da un valor mínimo de inductancia de $L_{min} \approx 36\ \mu\mathrm{H}$, a ese valor el rizado de corriente es del $200\,\%$ igualmente. Para lo cual es necesario aumentar el valor de la inductancia, pensando en una aplicación real del circuito se puede utilizar un inductor de $1\ \mathrm{mH}$, que genera un rizado de corriente de $600\ \mathrm{mA}$, equivalentes al $7{,}2\,\%$ de la corriente nominal.

Finalmente, el rizado de tensión en la salida varía según el valor de la capacitancia de acuerdo con la siguiente ecuación [1].

$$\Delta V_o = \frac{(1-D)\cdot V_o}{8LC\cdot f_{sw}^2} \tag{III.10}$$

Para una tensión de salida de $24\ \mathrm{V}$, se podría considerar que un rizado $\Delta V_o \approx 0{,}5\ \mathrm{V}$ o menor, es bastante bueno y refleja el $2{,}08\,\%$ de la tensión nominal de salida. Según la ecuación III.10, para lograr ese rizado de tensión, se debe de utilizar un capacitor de al menos $7{,}5\ \mu\mathrm{F}$. Con lo cual, eligiendo un valor comercial y que logre disminuir aún más el rizado, se selecionó un capacitor de $22\ \mu\mathrm{F}$, lo que da un rizado de tensión de aproximadamente $0{,}17\ \mathrm{V}$, equivalentes al $0{,}71\,\%$.

IV. Modelado térmico

IV-1. Circuito térmico del sistema: La Figura IV.1 muestra el circuito térmico completo implementado en PLECS. En la parte superior se encuentra la rama correspondiente al MOSFET, mientras que en la parte inferior se encuentra la rama correspondiente al diodo. En ambos casos se utilizó una representación explícita en forma de red Cauer, obtenida a partir de la conversión previa del modelo Foster a Cauer. Esta elección resulta conveniente porque el modelo Cauer permite representar nodos térmicos físicos intermedios, como la juntura y la cápsula, y facilita la interconexión del dispositivo con la interfaz cápsula–disipador y con el disipador compartido.

En cada rama, la fuente de flujo térmico representa la potencia disipada por el semiconductor. Para el MOSFET se utilizó

$$P_m = 1{,}013\ \text{W} \tag{IV.1}$$

mientras que para el diodo se utilizó

$$P_d = 6{,}287\ \text{W}. \tag{IV.2}$$

Cada una de estas fuentes inyecta calor en el nodo de juntura del dispositivo. A continuación, el calor atraviesa la red Cauer explícita, que modela el tramo unión–cápsula. Posteriormente, el flujo térmico pasa por la resistencia de interfaz cápsula–disipador $R_{\theta cs}$, las cuales dependen de las hojas de datos del diodo y mosfet respectivamente, y finalmente llega al nodo común del disipador T_s. Desde dicho nodo, el calor se transfiere hacia el ambiente a través de la resistencia térmica disipador–ambiente $R_{\theta sa}$ y la capacitancia térmica del disipador $C_{th,sink}$, con una temperatura ambiente fija impuesta mediante una fuente de temperatura constante.

Dado que el MOSFET y el diodo comparten el mismo disipador, la potencia total que fluye hacia el ambiente corresponde a la suma de ambas disipaciones, es decir,

$$P_{tot} = P_m + P_d = 1{,}013 + 6{,}287 = 7{,}3 \text{ W}. \qquad \text{(IV.3)}$$

La justificación de emplear el modelo Cauer en esta etapa radica en que, además de conservar el comportamiento térmico equivalente del modelo Foster previamente obtenido, permite construir una red térmica físicamente interpretable y conectarla de forma directa con el resto del sistema térmico. Esto resulta especialmente útil en este caso, ya que ambos dispositivos comparten un mismo disipador y se requiere observar temperaturas en nodos específicos, como la juntura, la cápsula y el disipador. Por esta razón, tanto el modelo térmico del MOSFET como el del diodo fueron implementados finalmente en forma Cauer dentro del circuito térmico completo.



Fig IV.1: Circuito térmico completo implementado en PLECS. La rama superior corresponde al MOSFET y la rama inferior al diodo. Ambas ramas térmicas, modeladas mediante redes Cauer explícitas, convergen en un disipador compartido.

Para validar el comportamiento del sistema, se midió la temperatura del nodo del disipador T_s respecto al ambiente. En régimen estacionario, el incremento de temperatura del disipador puede estimarse a partir de la potencia total disipada y de la resistencia térmica disipador–ambiente, según

$$\Delta T_s \approx P_{tot} R_{\theta sa}. \qquad \text{(IV.4)}$$

Usando $P_{tot} = 7{,}3$ W y $R_{\theta sa} = 4{,}2$ °C/W, se obtiene

$$\Delta T_s \approx 7{,}3 \times 4{,}2 = 30{,}66 \text{ °C}. \qquad \text{(IV.5)}$$

La Figura IV.2 presenta la respuesta simulada del nodo T_s. A un tiempo de simulación de 2000 s, la temperatura medida fue aproximadamente $30{,}66$ °C sobre ambiente, valor que concuerda estrechamente con el valor esperado de $30{,}66$ °C. Esta concordancia confirma que la red térmica completa fue implementada correctamente y que el flujo de calor desde ambos dispositivos hacia el disipador compartido y posteriormente hacia el ambiente está siendo representado de manera consistente.

Además, el comportamiento transitorio observado es coherente con la dinámica térmica del disipador. Considerando $R_{\theta sa} = 4{,}2$ °C/W y $C_{th,sink} = 34{,}9$ J/K, la constante de tiempo térmica dominante del disipador es aproximadamente

$$\tau_{sink} \approx R_{\theta sa} C_{th,sink} = 4{,}2 \times 34{,}9 \approx 146{,}6 \text{ s}. \qquad \text{(IV.6)}$$

Por tanto, una simulación era suficiente con 800 s ya que está permite observar más de cinco constantes de tiempo térmicas, lo cual es suficiente para verificar que la respuesta se aproxima adecuadamente al régimen estacionario.



Fig IV.2: Respuesta térmica simulada en el nodo del disipador T_s para el circuito térmico completo.

IV-A. Modelo Foster del MOSFET

Para modelar térmicamente el tramo unión–cápsula del MOSFET seleccionado, se empleó una red térmica equivalente tipo Foster ajustada a la curva de impedancia térmica transitoria $Z_{th,jc}(t)$. Este modelo permite representar la evolución temporal del flujo de calor desde la unión del semiconductor hacia la cápsula mediante la suma de varias ramas térmicas equivalentes.

La impedancia térmica del modelo Foster utilizado se expresa como

$$Z^F_{th,jc}(t) = \sum_{i=1}^{4} R_{F,i} \left(1 - e^{-t/\tau_{F,i}}\right) \qquad \text{(IV.7)}$$

donde $R_{F,i}$ representa la resistencia térmica de cada rama y $\tau_{F,i}$ la constante de tiempo asociada. Para el

MOSFET analizado, los parámetros del modelo Foster de cuatro términos fueron los siguientes:

$$R_F = \begin{bmatrix} 0{,}2027163 \\ 0{,}0001973 \\ 0{,}0975956 \\ 0{,}3461252 \end{bmatrix} \ ^\circ\mathrm{C/W} \tag{IV.8}$$

$$\tau_F = \begin{bmatrix} 1{,}680703 \times 10^{-4} \\ 1{,}685360 \times 10^{-4} \\ 4{,}148904 \times 10^{-3} \\ 4{,}153805 \times 10^{-3} \end{bmatrix} \ \mathrm{s} \tag{IV.9}$$

A partir de estos valores, las capacitancias térmicas equivalentes de cada rama se obtienen mediante

$$C_{F,i} = \frac{\tau_{F,i}}{R_{F,i}} \tag{IV.10}$$

resultando

$$C_F = \begin{bmatrix} 8{,}290914 \times 10^{-4} \\ 8{,}542121 \times 10^{-1} \\ 4{,}251116 \times 10^{-2} \\ 1{,}200088 \times 10^{-2} \end{bmatrix} \ \mathrm{J/^\circ C} \tag{IV.11}$$

La suma de resistencias térmicas del modelo Foster es

$$\sum_{i=1}^{4} R_{F,i} = 0{,}6466344 \ ^\circ\mathrm{C/W} \tag{IV.12}$$

lo cual representa la resistencia térmica total del tramo unión–cápsula del dispositivo. La topología correspondiente consiste en cuatro ramas RC equivalentes, cuya contribución conjunta reproduce el comportamiento térmico transitorio del MOSFET en dicho tramo. Esta representación sirve como base para la conversión posterior a una red tipo Cauer y para la integración del dispositivo dentro de la cadena térmica completa del sistema.

IV-B. Conversión a modelo Cauer del MOSFET

Con el fin de obtener una representación térmica en escalera para el tramo unión–cápsula, se realizó la conversión del modelo Foster de cuatro términos a un modelo Cauer utilizando MATLAB. Para ello, se partió de la función racional asociada a la impedancia térmica del modelo Foster y se aplicó un procedimiento de extracción recursiva de elementos térmicos equivalentes, conservando los cuatro parámetros del ajuste original. Como resultado de la conversión, se obtuvo la siguiente red Cauer de cuatro términos:

$$R_C = \begin{bmatrix} 0{,}2395617 \\ 0{,}4070717 \\ 8{,}489928 \times 10^{-7} \\ 8{,}996408 \times 10^{-8} \end{bmatrix} \ ^\circ\mathrm{C/W} \tag{IV.13}$$

$$C_C = \begin{bmatrix} 7{,}609419 \times 10^{-4} \\ 9{,}405558 \times 10^{-3} \\ 1{,}994115 \times 10^{2} \\ 4{,}592144 \times 10^{4} \end{bmatrix} \ \mathrm{J/^\circ C} \tag{IV.14}$$

La suma de resistencias térmicas del modelo Cauer obtenido es

$$\sum_{i=1}^{4} R_{C,i} = 0{,}6466344 \ ^\circ\mathrm{C/W} \tag{IV.15}$$

valor que coincide con la resistencia térmica total del modelo Foster. Esto confirma que la conversión conserva correctamente la oposición térmica global del tramo unión–cápsula.

Para validar el comportamiento del modelo convertido, se comparó en MATLAB la respuesta temporal $Z_{th}(t)$ del modelo Foster original con la del modelo Cauer obtenido ante un escalón unitario de potencia. La comparación mostró superposición prácticamente exacta entre ambas curvas, lo que confirma que la transformación preserva la dinámica térmica del dispositivo. Adicionalmente, se obtuvo un error máximo absoluto de $3{,}8336 \times 10^{-14}$ °C/W y un error máximo relativo de $1{,}7414 \times 10^{-11}$, por lo que la equivalencia entre ambas representaciones puede considerarse numéricamente exacta para efectos de simulación.

Los resultados obtenidos muestran que, aunque la red Cauer reproduce correctamente la respuesta térmica del modelo Foster, los dos últimos términos presentan resistencias térmicas muy pequeñas y capacitancias térmicas muy elevadas. Este comportamiento se asocia a la cercanía entre pares de constantes de tiempo del ajuste Foster original, por lo que la red Cauer resultante debe interpretarse como una representación equivalente válida desde el punto de vista dinámico, más que como una descomposición física única de las capas internas del encapsulado.

La Figura IV.3 muestra la comparación entre ambas respuestas térmicas, mientras que el archivo `.m` adjunto permite verificar el procedimiento de conversión y validación empleado.



Fig IV.3: Comparación de la respuesta térmica $Z_{th}(t)$ del modelo Foster y del modelo Cauer obtenidos para el MOSFET seleccionado.

V. Validación térmica

Tras seleccionar el disipador para los semiconductores y establecer los parámetros del circuito, su análisis térmico permite comprobar si el diseño se ajusta a los requerimientos. Para este caso era necesario que la temperatura de juntura de los dispositivos no superara los $100\ ^{\circ}\mathrm{C}$.

V-A. Verificación de límites térmicos

Se construyeron las siguientes gráficas de acuerdo con los datos brindados en la simulación de PLECS, para el análisis en el estado estacionario.



Fig V.1: Comportamiento de la temperatura de juntura del MOSFET



Fig V.2: Comportamiento de la temperatura de juntura del diodo

En las gráficas se observan las variaciones en la temperatura de los semiconductores, esto de acuerdo con las conmutaciones del MOSFET. Para el caso del MOSFET su temperatura promedio ronda los $56\ ^{\circ}\mathrm{C}$, mientras que en el diodo la temperatura ronda los $67\ ^{\circ}\mathrm{C}$. Por lo que el circuito junto con su disipador seleccionado, cumplen con las restricciones de temperatura.

Adicionalmente, la temperatura en el disipador (ya en el estado estacionario), ronda los $54{,}8\ ^{\circ}\mathrm{C}$.

VI. Análisis de pérdidas y eficiencia

VI-1. Pérdidas por Conducción y Conmutación: La Figura VI.1 y la Figura VI.2 muestran las pérdidas por conducción y conmutación del convertidor operando a 30 kHz, valor escogido por ser un valor en el medio del rango establecido. Las pérdidas por conmutación presentan un comportamiento pulsado asociado a cada transición del MOSFET, mientras que las pérdidas por conducción reflejan la disipación continua durante el intervalo de conducción.



Fig VI.1: Pérdidas por conducción a 30 kHz.



Fig VI.2: Pérdidas por conmutación a 30 kHz.

VI-2. Eficiencia vs Frecuencia: La Figura VI.3 presenta la eficiencia del convertidor en el rango de 10 kHz a 50 kHz, calculada como:

$$\eta = \frac{P_{in} - P_{losses}}{P_{in}} \times 100\,\% \tag{VI.1}$$



Fig VI.3: Pérdidas del MOSFET (plot de arriba) y diodo (plot de abajo) vs frecuencia de conmutación (de 10 kHz a 50 kHz, mayor frequencia mayor valor de pérdida).

VI-3. Discusión: **1. Fenómeno dominante:** Las pérdidas por conmutación dominan sobre las de conducción, incrementándose con la frecuencia mientras las pérdidas por conducción se mantienen relativamente constantes.

2. Limitante térmica: La temperatura de unión del diodo D1 es la principal limitante térmica, alcanzando los valores más elevados en régimen permanente.

3. Efecto de la frecuencia: A mayor frecuencia de conmutación, las pérdidas por conmutación crecen, degradando la eficiencia y elevando la temperatura de los componentes semiconductores.

4. Compromisos identificados: Frecuencias más altas reducen el tamaño de los componentes pasivos pero incrementan las pérdidas térmicas y reducen la eficiencia, constituyendo el principal trade-off del diseño.

VII. Conclusiones

El diseño del convertidor Buck con modelo térmico permitió verificar que los semiconductores seleccionados operan dentro de los límites térmicos establecidos, con temperaturas de juntura de 56 ℃ para el MOSFET y 67 ℃ para el diodo, ambas por debajo del límite de 100 ℃. El análisis de pérdidas confirmó que las pérdidas por conmutación dominan sobre las de conducción y se incrementan con la frecuencia, lo que reduce la eficiencia del convertidor y eleva las temperaturas del sistema, constituyendo el principal trade-off del diseño entre tamaño de componentes pasivos y desempeño térmico.

Referencias

[1] Daniel W. Hart. *Power Electronics*. McGraw-Hill, New York, NY, USA, 2011.

[2] John G. Kassakian, Martin F. Schlecht y George C. Verghese. *Principles of Power Electronics*. Addison-Wesley, Reading, Massachusetts, 1991.

[3] T. Schütze. Thermal equivalent circuit models. Informe técnico AN2008-03, Infineon Technologies AG, Warstein, Germany, 2008. Application Note, Version 1.0.

[4] *IRF540N Power MOSFET Datasheet*. Disponible: Infineon Technologies. 2020.

[5] *IRFS7730PbF MOSFET Datasheet*. Disponible: Infineon Technologies. 2020.

[6] Infineon Technologies AG. *IRFS4410Z HEXFET Power MOSFET Datasheet*. 2024. URL: https://www.infineon.com/assets/row/public/documents/24/49/infineon-irfs4410z-datasheet-en.pdf.

[7] Infineon Technologies AG. *MOSFET Power Losses Calculation Using the Data-Sheet Parameters*. Application Note, Version 1.1, July 2006. 2006.

[8] *6380BG Heat Sink Datasheet*. Datos del modelo 6380BG en el catálogo *Board Level Cooling*, p. 60. Disponible: Boyd Corporation.

[9] *6381BG Heat Sink Datasheet*. Datos del modelo 6381BG en el catálogo *Board Level Cooling*, p. 60. Disponible: Boyd Corporation.

[10] *6382BG Heat Sink Datasheet*. Datos del modelo 6382BG en el catálogo *Board Level Cooling*, p. 60. Disponible: Boyd Corporation.