資料中の「日立製作所」、「日立XX」等名称の株式会社ルネサス テクノロジへの変更について

2003年4月1日を以って三菱電機株式会社及び株式会社日立製作所のマイコン、ロジック、アナログ、ディスクリート半導体、及びDRAMを除くメモリ(フラッシュメモリ・SRAM等)を含む半導体事業は株式会社ルネサス テクノロジに承継されました。従いまして、本資料中には「日立製作所」、「株式会社日立製作所」、「日立半導体」、「日立XX」といった表記が残っておりますが、これらの表記は全て「株式会社ルネサス テクノロジ」に変更されておりますのでご理解の程お願い致します。尚、会社商標・ロゴ・コーポレートステートメント以外の内容については一切変更しておりませんので資料としての内容更新ではありません。

ルネサステクノロジ ホームページ (http://www.renesas.com)

2003年4月1日 株式会社ルネサス テクノロジ カスタマサポート部



ご注意

安全設計に関するお願い

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項

- 1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
- 2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
- 3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ (http://www.renesas.com)などを通じて公開される情報に常にご注意ください。
- 4. 本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の記述誤りに起因する 損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
- 5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任は負いません。
- 6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサステクノロジ、ルネサス販売または特約店へご照会ください。
- 7. 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
- 8. 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。

改訂一覧は表紙をクリックして直接ご覧になれます。

改訂一覧は改訂箇所をまとめたものであり、 詳細については必ず本文の内容をご確認ください。

ADJ-602-277B

H8/3069 F-ZTAT[™] ハードウェアマニュアル

H8/3069 F-ZTAT[™] HD64F3069

H8/3069 F-ZTAT[™] ハードウェアマニュアル

発行年月日 2001年9月 第1版

2002年9月 第3版

発行 株式会社 日立製作所

半導体グループビジネスオペレーション本部

編集 株式会社 日立小平セミコン

技術ドキュメントグループ

©株式会社 日立製作所 2001

ご注意

- 1. 本書に記載の製品及び技術のうち「外国為替及び外国貿易法」に基づき安全保障貿易管理関連貨物・技術に該当するものを輸出する場合,または国外に持ち出す場合は日本国政府の許可が必要です。
- 2. 本書に記載された情報の使用に際して,弊社もしくは第三者の特許権,著作権,商標権,その他の知的所有権 等の権利に対する保証または実施権の許諾を行うものではありません。また本書に記載された情報を使用した 事により第三者の知的所有権等の権利に関わる問題が生じた場合,弊社はその責を負いませんので予めご了承 ください。
- 3. 製品及び製品仕様は予告無く変更する場合がありますので、最終的な設計、ご購入、ご使用に際しましては、事前に最新の製品規格または仕様書をお求めになりご確認ください。
- 4. 弊社は品質・信頼性の向上に努めておりますが、宇宙、航空、原子力、燃焼制御、運輸、交通、各種安全装置、ライフサポート関連の医療機器等のように、特別な品質・信頼性が要求され、その故障や誤動作が直接人命を脅かしたり、人体に危害を及ぼす恐れのある用途にご使用をお考えのお客様は、事前に弊社営業担当迄ご相談をお願い致します。
- 5. 設計に際しては,特に最大定格,動作電源電圧範囲,放熱特性,実装条件及びその他諸条件につきましては,弊社保証範囲内でご使用いただきますようお願い致します。 保証値を越えてご使用された場合の故障及び事故につきましては,弊社はその責を負いません。 また保証値内のご使用であっても半導体製品について通常予測される故障発生率,故障モードをご考慮の上, 弊社製品の動作が原因でご使用機器が人身事故,火災事故,その他の拡大損害を生じないようにフェールセー フ等のシステム上の対策を講じて頂きますようお願い致します。
- 6. 本製品は耐放射線設計をしておりません。
- 7. 本書の一部または全部を弊社の文書による承認なしに転載または複製することを堅くお断り致します。
- 8. 本書をはじめ弊社半導体についてのお問い合わせ,ご相談は弊社営業担当迄お願い致します。

製品に関する一般的注意事項

1. NC 端子の処理

【注意】NC端子には、何も接続しないようにしてください。

NC(Non-Connection)端子は、内部回路に接続しない場合の他、テスト用端子やノイズ軽減などの目的で使用します。このため、NC端子には、何も接続しないようにしてください。

2. 未使用入力端子の処理

【注意】未使用の入力端子は、ハイまたはローレベルに固定してください。

CMOS製品の入力端子は、一般にハイインピーダンス入力となっています。未使用端子を開放状態で動作させると、周辺ノイズの誘導により中間レベルが発生し、内部で貫通電流が流れて誤動作を起こす恐れがあります。未使用の入力端子は、入力をプルアップかプルダウンによって、ハイまたはローレベルに固定してください。

3. 初期化前の処置

【注意】電源投入時は,製品の状態は不定です。

すべての電源に電圧が印加され、リセット端子にローレベルが入力されるまでの間、内部回路は不確定であり、レジスタの設定や各端子の出力状態は不定となります。この不定状態によってシステムが誤動作を起こさないようにシステム設計を行ってください。リセット機能を持つ製品は、電源投入後は、まずリセット動作を実行してください。

4. 未定義・リザーブアドレスのアクセス禁止

【注意】未定義・リザーブアドレスのアクセスを禁止します。

未定義・リザーブアドレスは、将来の機能拡張用の他、テスト用レジスタなどが割り付けられています。

これらのレジスタをアクセスしたときの動作および継続する動作については、保証できませんので、アクセスしないようにしてください。

はじめに

本 LSI は、内部 32 ビット構成の H8/300H CPU を核に、システム構成に必要な周辺機能 を集積した高性能シングルチップマイクロコンピュータです。

本LSI は、ROM、RAM、16 ビットタイマ、8 ビットタイマ、プログラマブルタイミングパターンコントローラ(TPC)、ウォッチドックタイマ(WDT)、シリアルコミュニケーションインタフェース(SCI)、D/A 変換器、A/D 変換器、I/O ポートなどの周辺機能を内蔵しており、高度な制御システムの組み込み用マイコンとして活用できます。内蔵 ROMはフラッシュメモリ(F-ZTATTM*)で、仕様流動性の高い応用機器、量産初期から本格量産の各状況に応じた迅速かつ柔軟な対応が可能です。

【注】* F-ZTAT™は(株)日立製作所の商標です。

対象者 このマニュアルは、H8/3069F-ZTAT[™]を用いた応用システムを設計するユーザーを対象としています。

このマニュアルを使用される読者には、電気回路、論理回路、およびマイクロコンピュータに関する基本的な知識を必要とします。

目的 このマニュアルは、H8/3069F-ZTAT™のハードウェア機能と電気的特性をユーザーに理解していただくことを目的にしています。

なお、実行命令の詳細については、「H8/300Hシリーズ プログラミングマニュアル」に記載しておりますので、あわせてご覧ください。

読み方

・ 機能全体を理解しようとするとき

目次に従って読んでください。

本書は、大きく分類すると、CPU、システム制御機能、周辺機能、電気的特性の順に構成されています。

・ CPU 機能の詳細を理解したいとき

別冊の「H8/300Hシリーズ プログラミングマニュアル」を参照してください。

・ レジスタ名がわかっていて、詳細機能を知りたいとき

「付録 B. 内部 I/O レジスター覧」にアドレス、ビット内容、初期化についてまとめています。

凡例 ビット表記順 : 左側が上位ビット、右側が下位ビット

関連資料一覧 ウェブ・サイトに最新資料を掲載しています。ご入手の資料が最新版であるかを確認してください。

(http://www.hitachisemiconductor.com/jp/)

・ H8/3069F-ZTAT™に関するユーザーズマニュアル

資料名	資料番号
H8/3069F-ZTAT™ ハードウエアマニュアル	本マニュアル
H8/300H シリーズ プログラミングマニュアル	ADJ - 602 - 071

・ 開発ツール関連ユーザーズマニュアル

資料名	資料番号
C/C++ コンパイラ、アセンブラ、最適化リンケージエディタ	ADJ - 702 - 303
ユーザーズマニュアル	
Windows 版シミュレータ・デバッガユーザーズマニュアル	ADJ - 702 - 163
UNIX 版シミュレータ・デバッガユーザーズマニュアル	ADJ - 702 - 109
日立デバッキングインタフェースユーザーズマニュアル	ADJ - 702 - 231
Hitachi Embedded Workshop ユーザーズマニュアル	ADJ - 702 - 275
H8S、H8/300 シリーズ Hitachi Embedded Workshop、	ADJ - 702 - 307
Hitachi Debugging Interface ユーザーズマニュアル	

・ アプリケーションノート

資料名	資料番号
H8/300H シリーズ CPU 編	ADJ - 502 - 036
H8/300H シリーズ内蔵 I/O 編	ADJ - 502 - 040
マイコンテクニカルQ&A H8/300Hシリーズ	ADJ - 502 - 043
H8SH8/300 シリーズ C/C++ コンパイラ編	ADJ - 502 - 051
F-ZTAT マイコンテクニカル Q&A	ADJ - 502 - 055

本版で修正または追加された箇所

修正項目	ページ					修正館	箇所			
1.3.2 端子機能 表 1.2 端子機能	11	分類	記号	FP	ン番号 -100B	入出力		 名称	および機能	
		動作モード コントロー ル	$MD_2 \sim MD_0$		P-100B	入力	MD₂∼MD す。モー ん。した; になるよ	ドを設定しま 0 ₀ 端子と動作 ド1~5、7以 がって、モー	モードの関係 外は本LSIで ド端子は必 ください。:	系は次のとおりでは使用できませずモード1~5、7また、これらのください。
							MD ₂		MD ₀	動作モード
							0	0	0	- T - 124
							0	1	0	モード1
							0	1	1	モード3
							1	0	0	モード4
							1	0	1	モード5
							1	1	0	-
							1	1	1	モード7
5.4.3 割り込み応答時間	123							外部メ	ドモリ	
表 5.5 割り込み応答時間		No.	項目		内蔵メモリ 8 ビットバン		バス	16 ビ	ットバス	
						2ス	テート	3ステート	2ステート 3ステート	
		1 害	リ込み優先	頁位判定				2*1		
		2 8	程行中の命令が るまでの最大行 - ト数		1 ~ 23* ⁵	1~:	27* ⁵ * ⁶	1 ~ 41* ⁴ * ⁶	1 ~ 23*5	1~25*4*5
			合計		19~41	31	~ 57	43 ~ 83	19 ~ 41	25 ~ 49
		注書き*5	5、*6 を追	加						
		*5 DIV	XS.W Rs,	ERd、	MULXS	.W Rs	, ERd Ø	例です。		
		*6 MO\	V.L @(d:2	4, ER	s), ERd、	MOV	.L ERs,	@(d:24,	ERd) の	例です。

修正項目	ページ	修正箇所
6.9.1 動作説明	211	12 行目
(3) DRAM 空間アクセス直後の		このタイミングを図 6.46 に示します。
外部アドレス空間アクセス		
8.9.2 レジスタ構成	321	タイトル修正
(2)ポート8データレジスタ		表 8.15 モード 7 の端子機能 (ポート 8)
表 8.15 モード 7 の端子機能(ポ		
- h 8)		
13.3.4 クロック同期式モード時	561	■ Wait
の動作		A LZ .v. L HOBB4Z \Q
(3)データの送信/受信動作		1ビット期間経過 NO
図 13.15 SCI のイニシャライズ		Yes
フローチャートの例		
18.1 特長	650	書き込み/消去時間
		フラッシュメモリの書き込み時間は、128 バイト同時書き込みにて 3ms
		(typ)、1 バイト当たり換算にて約 25μs、消去時間は 64kB ブロック当たり
		1000 ms (typ) です。
		書き換え回数
		フラッシュメモリの書き換えは、min100 回可能です。
18.2.2 動作モード	653	表タイトル修正
表 18.1 FWE 端子、MD 端子設定		表 18.1 FWE 端子、MD 端子設定と動作モード
と動作モード		端子を修正
		(誤) RES (正) RES
18.3 端子構成	659	略称を修正
表 18.3 端子構成		(誤) RES (正) RES
18.4.3 書き込み/消去インタフ	671	2行目
ェースパラメータ		「21.2.1 クロックタイミング」をご参照ください。
(2)書き込み/消去の初期化		
(a) フラッシュプログラム / イ		
レース周波数パラメータ		
(FPEFEQ:CPU の汎用レジスタ		
ER0)		

修正項目	ページ				修.	正箇所
18.4.5 フラッシュベクタアドレ	683	ビット3	ビット2	ビット1	ビット0	機能
スコントロールレジスタ		FVSEL3	FVSEL2	FVSEL1	FVSEL0	
(FVACR)		0	0	0	0	ベクタテーブルデータはエリア0 (初期値) (H'00001C ~ H'00004F)
		0	0	0	1	設定禁止
		0	0	1	-	
		0	1	-	-	
		1	0	0	0	ベクタテーブルデータは内部I/Oレジスタ (FVADDR~FVADRL)
		1	0	0	1	設定禁止
		1	0	1	-	
		1	1	-	-	
18.5.2 ユーザプログラムモード	690	アドレス	修正			
(1)書き込み/消去実行時の内		(誤)RA	AMEND (H'FFFFIF)	
蔵 RAM のアドレスマップ		(正)RA	AMEND (H'FFFF1F)	
図 18.10 書き込み / 消去実施時						
の RAM マップ						
(2)ユーザプログラムモードで	693	FPERQ /	パラメータ	ヲ(汎用し	ノジスタ :	ER0) に現在の CPU クロック周波数を
の書き込み手順 (f)		設定しま	す。			
(2)ユーザプログラムモードで		MOV.L #	DLTOP+3	2,ER2	: エントリ	ーアドレスをER2に設定
の書き込み手順(g)			ER2			ルーチンをコール
		R0L は	: FPFR パ	ラメータ	の戻り値	です。
(2)ユーザプログラムモードで	695	128 バイ	トを越え	るデータ	を書き込む	む場合、128 バイト単位で FMPAR、
の書き込み手順(n)		FMPDR 0	D設定を行	テい上記((1)~(m)の処理を繰り返します。
(3)ユーザプログラムモードで	697	書き込み	と同様に	FTDAR	で指定し	たダウンロード先の先頭アドレス+16 バ
の消去手順 (c)		イとから	の領域に			
18.8.1 使用上の注意	709	(誤)TE	BD (正)約16	64	
(1)内蔵プログラムのダウンロ						
ード実行時間						
18.10.1 ブートモードの標準シ	722			1		イス問い合わせ
リアル通信インタフェース仕様		レスポンス		サイズ	デバイス	
問い合わせ選択ステータス			文字数	デバイス	<u> </u>	品名
(1) サポートデバイス問い合わ			SUM			1
せ						

修正項目	ページ				修正箇所			
18.10.1 プートモードの標準シ	725	・コマンド「H'24」 レスポンス H'34	(1バイト)			問い合わせ		
リアル通信インタフェース仕様		エリン	─── [」] ア先頭アドレ	·ス		エリア最終ア	ドレス	
問い合わせ選択ステータス								
(8)ユーザマット情報問い合わ		SUM	ı					
せ								
(9)消去ブロック情報問い合わ	727	(誤)サイズ(2バイト))				
世		(正)サイズ(1 バイト))				
 (11)新ビットレート選択	728	・ ・逓倍比 1 (1 <i>J</i>	バイト): .	メイン動	作周波数の	逓倍比また	とは分周	比
		·逓倍比∷	逓倍する数	数値(例	4 逓倍:	H'04 本I	LSIでは	t H'01 を設定
		してくた	ごさい)					
			-	数値、 負	の数値(例	2 分周:	H'FEI	- 2] 本LSI
			1 を設定し			_ ,,,,	[_, ,,
		・逓倍比2(1/			-	停比また!	+公国比	
								, t H'01 を設定
				ᄷᄩ(ᄬ	4 咫旧。	1104 本1	LOI CIA	いい を放た
		してくた	-	*/ +	の数 <i>体(四</i>)	6 A E		01+101-
						2分周:	нте	- 2]本 LSI で
			を設定し [·]		(1)			
書き込み消去ステータス	733	ユーザブートマ	ット書き	込み選択				
(1) ユーザブートマット書き込		ユーザブートマ	ット書き	込み選択	に対して、	ブートプロ	1グラム	は、書き込み
み選択		プログラムを転	送します。					
18.10.3 手順プログラム、または	753	NMI処理ルーチン		×				
書き込みデータの格納可能領域		割り込み禁止処理 FMATSによる				_	_	
表 18.28 (4)ユーザブートモード		マット切り替え		×	×			
 での消去処理で使用可能なエリア		キーレジスタへの H'5A書き込み処理		×				
		消去パラメータの		×				
		設定処理		×	×			
19.2.1 水晶発振子を接続する方	758	ダンピング抵抗値			周波数	χf (MHz)		
法			10 f	13	13 < f 16	16 < f	18	18 < f 25
表 19.1 (1) ダンピング抵抗値		Rd ()	0		0	0		0

修正項目	ページ				修正	箇所							
19.2.2 外部クロックを入力する	761	項目	記号	mi	VCC = 5.0\		max	単	位 測定条件				
方法 (2) 外部クロック		外部クロック入 ルス幅Lowレベ		15	<u> </u>			ns					
表 19.3 クロックタイミング		外部クロック入 ルス幅Highレベ	力パ texh	15				ns	図19.6				
		外部クロック立 がり時間	ち上 tEXr				5	ns					
		外部クロック立がり時間	ち下 texf				5	ns					
		クロックパルス Lowレベル		0.4			0.6	tcy	図21.7				
		クロックパルス Highレベル 外部クロック		500			0.6	tcy					
		出力安定遅延時	tDEXT*	500				μ:	5 図19.7				
21.2.2 DC 特性	790、	条件: V _{cc}	$_{\rm C} = AV_{\rm CC} = 5.$	0V ± 10	%、V _{REF}	= 4.5V ~	AV _{cc} *1	¹、 V _{ss} =	AV _{SS} = 0V* ¹				
		(広温度館	サ/消去時の 節囲仕様)〕 項目 通常動作時 スリープ時 モジュールスタ ンパイ時 スタンパイ時	記号 lcc -	min	typ 24 (5.0V) 20 (5.0V) 15 (5.0V) 25 (5.0V)	max 36 33 25	単位 mA f: f f	刑定条件 = 25MHz = 25MHz = 25MHz = 25MHz a 50 0 < Ta				
							フラッシュメモ リ書き込み / 消去時* ⁴		-	34 (5.0V)	46	mA f	= 25MHz
		アナログ電源電流	A/D変換中 A/D、D/A変換中 A/D、D/A変換 待機中	Alcc	-	0.9 0.9 0.05 (5.0V)	1.5 1.5 5	5	a 50 ASTE = 0時 0 < Ta ASTE = 0時				
		リファレンス電源電流	A/D変換中 A/D、D/A変換中	Alcc	-	0.45 1.8	0.8 3.0	mA	•				
		D.117.53	A/D、D/A变換 待機中	.,	-	0.05	5.0		ASTE = 0時				
			AVCC、VREF端子						l _o				
表 21.3 出力許容電流値	792		$_{c} = AV_{cc} = 5.$										

修正項目	ページ			修I	E箇F	听			
21.1.3 AC 特性	793	条件: T _a = -20~+75 (一般化	仕様)	、T	_a = -4	.0~+85 (広温度	範囲仕様)
表 21.4 クロックタイミング		$V_{CC} = AV_{CC} = 5.0V \pm 10\%$	V _{REF} =	= 4.5	~ A\	_{cc} , V	ss = AV _{ss} = 0'	√、fma	x = 25MHz
 表 21.5 制御信号タイミング		条件: T _a = -20~+75 (
		$V_{cc} = AV_{cc} = 5.0V \pm 10\%$		-	`		_		-
+									
表 21.6 バスタイミング	794	条件: T _a = -20~+75 (-			
		$V_{CC} = AV_{CC} = 5.0V \pm 10\%$	V _{REF} =	4.5	~ A\	_{cc} , V	$_{SS} = AV_{SS} = 0$	√、fma	x = 25MHz
表 21.7 内蔵周辺モジュール	795	条件: T _a = -20~+75 (一般作	仕様)	, T	_a = -4	.0 ~ +85 (広温度	範囲仕様)
		$V_{cc} = AV_{cc} = 5.0V \pm 10\%$	V _{REF} =	= 4.5	~ A\	/ _{cc} , V	$V_{SS} = AV_{SS} = 0$	V、fma	ax = 25Mhz
		Module 項目			명	mir			单位 測定
									条件
		SCI 入力クロック立ち上がり時 入力クロック立ち下がり時			CKr CKf	-	1.5		cyc
21.1.4 A/D 変換特性	796	条件: T _a = -20~+75 (一般作	仕様)	, T	_a = -4	0~+85 (広温度	範囲仕様)
表 21.8 A/D 変換特性		$V_{cc} = AV_{cc} = 5.0V \pm 10\%$	V _{REF} =	4.5	~ A\	_{cc} , V	$_{SS} = AV_{SS} = 0$	√、fma	x = 25MHz
21.1.5 D/A 変換特性	797	条件: T _a = -20~+75 (一般化	仕様)	、T,	_ = - 4	.0~+85 (広温度	範囲仕様)
表 21.9 D/A 変換特性		$V_{cc} = AV_{cc} = 5.0V \pm 10\%$				-			
21.1.6 フラッシュメモリ特性	700							• • • • • • • • • • • • • • • • • • • •	2011112
	798	条件: V _{cc} = AV _{cc} = 4.5~5							
表 21.10 フラッシュメモリ特性		T _a =0~+75(書き込み/シ	肖去田	野の動	作温		掛∶一般仕様)	
(1)		T _a =0~+85(書き込み/)	肖去田	きの動	作温	度範	囲:広温度範	囲仕様)
		項目	記号	min.	typ.	max.	単位		持記
		書き込み時間*1、*2、*4	t₽	-	3	30	ms/128バイト		
		消去時間*1、*2、*4	t _E	-	80	800	ms/4kバイト		
			H	-	500	5000	ブロック ms/32kバイト		
			-		4000	40000	プロック		
				-	1000	10000	ms/64kバイト ブロック		
		書き込み時間(総和)* ^{1、*2、*4}	t _P	-	10	30		Ta=25	、all"0"時
		消去時間(総和)*1、*2、*4	t _E	-	10	30	s/512kバイト	Ta=25	
		書き込み、消去時間(総和)*1、*2、*4	t _{PE}	-	20	60	s/512kバイト	Ta=25	
		書き換え回数	_	100*3	-	-	<u> </u>		
		データ保持時間*4	t _{DRP}	10	-	-	年		
		【注】 *1 書き込み、消去時間に *2 書き込み、消去時間に *3 書き換え後のすべての *4 書き換えがmin. 値を含	こはデー O特性を	・夕転送 :保証す	時間I るmir	は含みま 1. 回数で	ず。 (保証は1~	· min. 値の)範囲です。)

修正項目	ページ			僧	····· 正箇所				
B.3 機能一覧	874	MDCR モードコ	MDCR モードコントロールレジスタ						
			モードセレ	クト2~0					
			ビット2	ビット1	ビット0	動作モード			
			MD2	MD1	MD ₀	#// L C - 1			
				0	0				
			0	U	1	モード1			
			0	1	0	モード2			
				'	1	モード3			
				0	0	モード4			
			1	0	1	モード5			
			·	1	0	-			
					1	モード7			
付録 D.2 リセット時の端子状態	1008								
	1000	P6 ₇ /				ハイイン	·ピーダンス		
(4)モード7			-' '						
図 D.4 動作中のリセット(モー		RES							
F7)									
		内部リセット 信号							
				_		ハイイン	/ピーダンス		

目次

第 1	草 概安		
1.1	概要		3
1.2	内部ブロック図		8
1.3	端子説明		9
	1.3.1	ピン配置図	9
	1.3.2	端子機能	10
	1.3.3	モード別ピン配置一覧	17
第2	2章 CPU		
2.1	概要		25
	2.1.1	特長	25
	2.1.2	H8/300CPU との相違点	26
2.2	CPU 動作モード		27
2.3	アドレス空間		28
2.4	レジスタ構成		29
	2.4.1	概要	29
	2.4.2	汎用レジスタ	30
	2.4.3	コントロールレジスタ	31
	2.4.4	CPU 内部レジスタの初期値	33
2.5	データ構成		34
	2.5.1	汎用レジスタのデータ構成	34
	2.5.2	メモリ上でのデータ構成	35
2.6	命令セット		37
	2.6.1	命令セットの概要	37
	2.6.2	命令とアドレッシングモードの組み合わせ	37
	2.6.3	命令の機能別一覧	39
	2.6.4	命令の基本フォーマット	50

	2.6.5	ビット操作命令使用上の注意	.31
2.7	アドレッシングモー	ドと実効アドレスの計算方法	.53
	2.7.1	アドレッシングモード	.53
	2.7.2	実効アドレスの計算方法	.56
2.8	処理状態		.60
	2.8.1	概要	.60
	2.8.2	プログラム実行状態	.60
	2.8.3	例外処理状態	.60
	2.8.4	例外処理の動作	.63
	2.8.5	バス権解放状態	.64
	2.8.6	リセット状態	.64
	2.8.7	低消費電力状態	.64
2.9	基本動作タイミング		.66
	2.9.1	概要	.66
	2.9.2	内蔵メモリアクセスタイミング	.66
	2.9.3	内蔵周辺モジュールアクセスタイミング	.67
	2.9.4	外部アドレス空間アクセスタイミング	.68
-	章 MCU 動作 t		71
第3:	概要		
-	概要	動作モードの種類の選択	.71
3.1	概要 3.1.1 3.1.2	動作モードの種類の選択レジスタ構成	.71 .72
3.1	概要3.1.1 3.1.2 モードコントロール	動作モードの種類の選択レジスタ構成レジスタ(MDCR)	.71 .72 .73
3.1 3.2 3.3	概要3.1.1 3.1.2 モードコントロール システムコントロー	動作モードの種類の選択レジスタ構成レジスタ(MDCR)	.71 .72 .73 .74
3.1	概要3.1.1 3.1.2 モードコントロール システムコントロー 各動作モードの説明	動作モードの種類の選択レジスタ構成レジスタ(MDCR)	.71 .72 .73 .74
3.1 3.2 3.3	概要3.1.1 3.1.2 モードコントロール システムコントロー 各動作モードの説明 3.4.1	動作モードの種類の選択 レジスタ構成 レジスタ (MDCR) ルレジスタ (SYSCR) モード 1	.71 .72 .73 .74 .77
3.1 3.2 3.3	概要3.1.1 3.1.2 モードコントロール システムコントロー 各動作モードの説明 3.4.1 3.4.2	動作モードの種類の選択 レジスタ構成 レジスタ (MDCR) ルレジスタ (SYSCR) モード 1 モード 2	.71 .72 .73 .74 .77 .77
3.1 3.2 3.3	概要3.1.1 3.1.2 モードコントロール システムコントロー 各動作モードの説明 3.4.1 3.4.2 3.4.3	動作モードの種類の選択 レジスタ構成 レジスタ (MDCR) ルレジスタ (SYSCR) モード 1 モード 2 モード 3	.71 .72 .73 .74 .77 .77
3.1 3.2 3.3	概要	動作モードの種類の選択 レジスタ構成 ルレジスタ (MDCR) ルレジスタ (SYSCR) モード 1 モード 2 モード 3 モード 4	.71 .72 .73 .74 .77 .77 .77
3.1 3.2 3.3	概要	動作モードの種類の選択 レジスタ構成 ルレジスタ (MDCR) ルレジスタ (SYSCR) モード 1 モード 2 モード 3 モード 4 モード 4	.71 .72 .73 .74 .77 .77 .77 .77
3.1 3.2 3.3 3.4	概要	動作モードの種類の選択 レジスタ構成 ルレジスタ (MDCR) モード 1 モード 2 モード 3 モード 4 モード 5 モード 7	.71 .72 .73 .74 .77 .77 .77 .77 .77
3.1 3.2 3.3	概要	動作モードの種類の選択 レジスタ構成 ルレジスタ (MDCR) ルレジスタ (SYSCR) モード 1 モード 2 モード 3 モード 4 モード 4	.71 .72 .73 .74 .77 .77 .77 .77 .77 .78

第4章 例外処理

4.1	概要			87
		4.1.1	例外処理の種類と優先度	87
		4.1.2	例外処理の動作	87
		4.1.3	例外処理要因とベクタテーブル	87
4.2	リセット.			89
		4.2.1	概要	89
		4.2.2	リセットシーケンス	89
		4.2.3	リセット直後の割り込み	91
4.3	割り込み.			92
4.4	トラップ♬	命令		93
4.5	例外処理征	後のスタッ?	7の状態	94
4.6	スタック(使用上の注意	<u>ā</u>	95
<i>5</i> 5 –		· · · · - · - ·		
第 5	草割り	込みコン	ソトローラ	
5.1	概要			99
		5.1.1	特長	99
		5.1.2	ブロック図	100
		5.1.3	端子構成	101
		5.1.4	レジスタ構成	101
5.2	各レジスク	タの説明		102
		5.2.1	システムコントロールレジスタ (SYSCR)	102
		5.2.2	インタラプトプライオリティレジスタ A、B (IPRA、IPRB)	103
		5.2.3	IRQ ステータスレジスタ (ISR)	110
		5.2.4	IRQ イネーブルレジスタ(IER)	111
		5.2.5	IRQ センスコントロールレジスタ(ISCR)	112
5.3	割り込み	要因		113
		5.3.1	外部割り込み	113
		5.3.2	内部割り込み	114
		5.3.3	割り込み例外処理ベクタテーブル	115
5.4	割り込み	動作		117
		5.4.1	割り込み動作の流れ	117
		5.4.2	割り込み例外処理シーケンス	122
		5.4.3	割り込み応答時間	123
5.5	使用上の流	主意		124
		5.5.1	割り込みの発生とディスエーブルとの競合	124
		5.5.2	割り込みの受け付けを禁止している命令	125

章 /	バスコント	ローラ	
概要.			
	6.1.1	特長	
	6.1.2	ブロック図	
	6.1.3	端子構成	
	6.1.4	レジスタ構成	
各レ	ジスタの説明		
	6.2.1	バス幅コントロールレジスタ(ABWCR)	
	6.2.2	アクセスステートコントロールレジスタ (ASTCR)	
	6.2.3	ウェイトコントロールレジスタ H、L(WCRH、WCRL)	
	6.2.4	バスリリースコントロールレジスタ (BRCR)	
	6.2.5	バスコントロールレジスタ (BCR)	
	6.2.6	チップセレクトコントロールレジスタ (CSCR)	
	6.2.7	DRAM コントロールレジスタ A(DRCRA)	
	6.2.8	DRAM コントロールレジスタ B (DRCRB)	
	6.2.9	リフレッシュタイマコントロール / ステータスレジスタ(RTMC	SR)
	6.2.10	リフレッシュタイマカウンタ(RTCNT)	
	6.2.11	リフレッシュタイムコンスタントレジスタ(RTCOR)	
	6.2.12	アドレスコントロールレジスタ(ADRCR)	
動作詞	説明		
	6.3.1	エリア分割	
	6.3.2	バス仕様	
	6.3.3	メモリインタフェース	
	6.3.4	チップセレクト信号	
	6.3.5	アドレス出力方式	
基本人	バスインタフェ	.ース	

5.5.3

6.4.3

6.4.4

6.4.5

6.4.6

6.5.1

6.5.2

6.5

EEPMOV 命令実行中の割り込み......125

有効ストローブ......164

各エリアの説明.......165

基本バス制御信号タイミング......167

ウェイト制御......175

概要.......177

DRAM 空間と RAS 出力端子の設定177

	6.	.5.3		78
	6.	.5.4	データバス1 ⁻	79
	6.	.5.5	DRAM インタフェース使用端子1′	79
	6.	.5.6	基本タイミング1	80
	6.	.5.7	プリチャージステート制御1	81
	6.	.5.8	ウェイト制御1	82
	6.	.5.9	バイトアクセス制御と CAS 出力端子1	84
	6.	.5.10	バースト動作1	86
	6.	.5.11	リフレッシュ制御1	91
	6.	.5.12	使用例1	95
	6.	.5.13	使用上の注意2	00
6.6	インターバル	レタイマ	2	02
	6.	.6.1	動作説明2	02
6.7	割り込み要因	因	2	08
6.8	バーストRO	M インタ	フェース2	08
	6.	.8.1	概要2	08
	6.	.8.2	基本タイミング2	08
	6.	.8.3	ウェイト制御2	09
6.9	アイドルサイ	イクル	2	10
	6.	.9.1	動作説明2	10
	6.	.9.2	アイドルサイクルでの端子状態2	13
6.10	バスアービタ	タ	2	14
	6.	.10.1	動作説明2	14
6.11	レジスタと端		タイミン グ	17
	6.	.11.1	レジスタライトタイミング2	17
	6.	.11.2	BREQ 端子の入力タイミング2	18
第7:	章 DMA	コントロ	コーラ	
7.1	概要			21
	7.	.1.1	特長2	21
	7.	.1.2	ブロック図2	22
	-	.1.3	機能概要2	23
	7.	.1.5		23
			端子構成2	
	7.	.1.4	端子構成	25
7.2	7. 7.	.1.4		25 25
7.2	7. 7. 各レジスタ0	.1.4 .1.5 D説明(1)	レジスタ構成2	25 25 27

	7.3	2.3	転送カウントレジスタ(ETCR)	229
	7.:	2.4	データトランスファコントロールレジスタ (DTCR)	231
7.3	各レジスタの	D説明 (2))(フルアドレスモード)	235
	7.:	3.1	メモリアドレスレジスタ (MAR)	235
	7.:	3.2	I/O アドレスレジスタ(IOAR)	235
	7.	3.3	転送カウントレジスタ(ETCR)	236
	7.	3.4	データトランスファコントロールレジスタ (DTCR)	238
7.4	動作説明			246
	7.	4.1	概要	246
	7.	4.2	I/O モード	248
	7.	4.3	アイドルモード	251
	7.	4.4	リピートモード	253
	7.	4.5	ノーマルモード	258
	7.	4.6	プロック転送モード	261
	7.	4.7	DMAC の起動要因	266
	7.	4.8	DMAC のバスサイクル	268
	7.	4.9	DMAC 複数チャネルの動作	272
	7.	4.10	外部バス権要求、DRAM インタフェースと DMAC の関係	273
	7.	4.11	NMI 割り込みと DMAC	274
	7.	4.12	DMAC 動作の強制終了	275
	7.	4.13	フルアドレスモードの解除	275
	7.	4.14	リセット、スタンバイモード、スリープモードの DMAC の状態	276
7.5	割り込み			277
7.6	使用上の注意			278
	7.	6.1	ワードデータ転送時の注意	278
	7.	6.2	DMAC による DMAC 自体のアクセス	278
	7.	6.3	MAR のロングワードアクセス	278
	7.	6.4	フルアドレスモード設定時の注意	278
	7.	6.5	内部割り込みで DMAC を起動する場合の注意	279
	7.	6.6	NMI 割り込みとブロック転送モード	280
	7.	6.7	MAR、IOAR のアドレス指定	281
	7.	6.8	転送中断時のバスサイクル	281
	7.	6.9	A/D 変換器による転送要求	282

第8章 I/Oポート

8.1	概要			285
8.2	ポート1			290
		8.2.1	概要	290
		8.2.2	レジスタ構成	290
8.3	ポート2			293
		8.3.1	概要	293
		8.3.2	レジスタ構成	294
8.4	ポート3			297
		8.4.1	概要	297
		8.4.2	レジスタ構成	297
8.5	ポート4			300
		8.5.1	概要	300
		8.5.2	レジスタ構成	301
8.6	ポート5			304
		8.6.1	概要	304
		8.6.2	レジスタ構成	304
8.7	ポート6			308
		8.7.1	概要	308
		8.7.2	レジスタ構成	308
8.8	ポート7			313
		8.8.1	概要	313
		8.8.2	レジスタ構成	313
8.9	ポート8			315
		8.9.1	概要	315
		8.9.2	レジスタ構成	316
8.10	ポート9			322
		8.10.1	概要	322
		8.10.2	レジスタ構成	323
8.11	ポートA			327
		8.11.1	概要	327
		8.11.2	レジスタ構成	329
8.12	ポートB			339
		8.12.1	概要	339
		8.12.2	レジスタ構成	341

第9章 16ビットタイマ

9.1	概要		353
	9.1.1	特長	353
	9.1.2	ブロック図	355
	9.1.3	端子構成	358
	9.1.4	レジスタ構成	359
9.2	各レジスタの説明.		360
	9.2.1	タイマスタートレジスタ(TSTR)	360
	9.2.2	タイマシンクロレジスタ(TSNC)	361
	9.2.3	タイマモードレジスタ(TMDR)	363
	9.2.4	タイマインタラプトステータスレジスタ A(TISRA)	366
	9.2.5	タイマインタラプトステータスレジスタ B (TISRB)	369
	9.2.6	タイマインタラプトステータスレジスタ C (TISRC)	372
	9.2.7	タイマカウンタ(16TCNT)	375
	9.2.8	ジェネラルレジスタ A、B(GRA、GRB)	376
	9.2.9	タイマコントロールレジスタ(16TCR)	377
	9.2.10	タイマ I/O コントロールレジスタ(TIOR)	380
	9.2.11	タイマアウトプットレベルセットレジスタ(TOLR)	383
9.3	CPU とのインタフ	ェース	385
	9.3.1	16 ビットアクセス可能なレジスタ	385
	9.3.2	8 ビットアクセスのレジスタ	387
9.4	動作説明		388
	9.4.1	概要	388
	9.4.2	基本機能	389
	9.4.3	同期動作	399
	9.4.4	PWM モード	401
	9.4.5	位相計数モード	405
	9.4.6	16 ビットタイマ出力初期値の設定	407
9.5	割り込み		408
	9.5.1	ステータスフラグのセットタイミング	408
	9.5.2	ステータスフラグのクリアタイミング	410
	9.5.3	割り込み要因	411
9 6	使用上の注音		412

第10章 8ビットタイマ

10.1	概要		427
	10.1.1	特長	427
	10.1.2	ブロック図	428
	10.1.3	端子構成	429
	10.1.4	レジスタ構成	430
10.2	各レジスタの説明		431
	10.2.1	タイマカウンタ (8TCNT)	431
	10.2.2	タイムコンスタントレジスタ A (TCORA)	432
	10.2.3	タイムコンスタントレジスタ B (TCORB)	433
	10.2.4	タイマコントロールレジスタ(8TCR)	433
	10.2.5	タイマコントロール / ステータスレジスタ (8TCSR)	436
10.3	CPU とのインタフュ	- ース	441
	10.3.1	8 ビットレジスタ	441
10.4	動作説明		443
	10.4.1	8TCNT のカウントタイミング	443
	10.4.2	コンペアマッチタイミング	444
	10.4.3	インプットキャプチャ信号タイミング	446
	10.4.4	ステータスフラグのセットタイミング	447
	10.4.5	カスケード接続時の動作	448
	10.4.6	インプットキャプチャの設定	451
10.5	割り込み		453
	10.5.1	割り込み要因	453
	10.5.2	A/D 変換の起動	453
10.6	8 ビットタイマの使	用例	454
10.7	使用上の注意		455
	10.7.1	8TCNT のライトとクリアの競合	455
	10.7.2	8TCNT のライトとカウントアップの競合	456
	10.7.3	TCOR のライトとコンペアマッチの競合	457
	10.7.4	TCOR のリードとインプットキャプチャの競合	458
	10.7.5	インプットキャプチャによるカウンタクリアとカウントアップの競合	458
	10.7.6	TCOR のライトとインプットキャプチャの競合	459
	10.7.7	16 ビットカウントモード(カスケード接続時)の 8TCNT のバイトライ	トと
		カウントアップの競合	460
	10.7.8	コンペアマッチ A、B の競合	460
	10.7.9	内部クロックの切り替えと 8TCNT の動作	461

第 11 章 プログラマブルタイミングパターンコントローラ (TPC)

11.1	饭女		
	11.1.1	特長	465
	11.1.2	ブロック図	466
	11.1.3	端子構成	467
	11.1.4	レジスタ構成	468
11.2	各レジスタの説明		469
	11.2.1	ポート A データディレクションレジスタ(PADDR)	469
	11.2.2	ポート A データレジスタ(PADR)	469
	11.2.3	ポート B データディレクションレジスタ(PBDDR)	470
	11.2.4	ポート B データレジスタ(PBDR)	470
	11.2.5	ネクストデータレジスタ A(NDRA)	471
	11.2.6	ネクストデータレジスタ B(NDRB)	473
	11.2.7	ネクストデータイネーブルレジスタ A(NDERA)	475
	11.2.8	ネクストデータイネーブルレジスタ B (NDERB)	476
	11.2.9	TPC 出力コントロールレジスタ(TPCR)	477
	11.2.10	TPC 出力モードレジスタ(TPMR)	480
11.3	動作説明		483
	11.3.1	概要	483
	11.3.2	出力タイミング	484
	11.3.3	TPC 出力通常動作	485
	11.3.4	TPC 出力ノンオーバラップ動作	487
	11.3.5	インプットキャプチャによる TPC 出力	489
11.4	使用上の注意		490
	11.4.1	TPC 出力端子の動作	490
	11.4.2	ノンオーバラップ動作時の注意	490
			
•	2章 ウォッチ		
12.1			
	12.1.1	特長	
	12.1.2	ブロック図	
	12.1.3	レジスタ構成	496
12.2	各レジスタの説明		
	12.2.1	タイマカウンタ (TCNT)	
	12.2.2	タイマコントロール / ステータスレジスタ (TCSR)	497
	12.2.3	リセットコントロール / ステータスレジスタ(RSTCSR)	
	12.2.4	レジスタ書き換え時の注意	501

12.3	動作説明		503
	12.3.1	ウォッチドッグタイマ時の動作	503
	12.3.2	インターバルタイマ時の動作	504
	12.3.3	オーバフローフラグ(OVF)セットタイミング	504
	12.3.4	ウォッチドッグタイマリセット(WRST)のセットタイミング	505
12.4	割り込み		506
12.5	使用上の注意		506
第 13	3章 SCI		
13.1	概要		509
	13.1.1	特長	
	13.1.2	ブロック図	511
	13.1.3	端子構成	512
	13.1.4	レジスタ構成	513
13.2	各レジスタの説明		514
	13.2.1	レシーブシフトレジスタ(RSR)	514
	13.2.2	レシーブデータレジスタ(RDR)	514
	13.2.3	トランスミットシフトレジスタ(TSR)	515
	13.2.4	トランスミットデータレジスタ(TDR)	515
	13.2.5	シリアルモードレジスタ(SMR)	516
	13.2.6	シリアルコントロールレジスタ(SCR)	520
	13.2.7	シリアルステータスレジスタ(SSR)	525
	13.2.8	ビットレートレジスタ (BRR)	532
13.3	動作説明		540
	13.3.1	概要	540
	13.3.2	調歩同期式モード時の動作	543
	13.3.3	マルチプロセッサ通信機能	553
	13.3.4	クロック同期式モード時の動作	559
13.4	SCI 割り込み		568
13.5	使用上の注意		569
	13.5.1	SCI を使用する際の注意	569

第 14 章 スマートカードインタフェース

概要		577
14.1.1	特長	577
14.1.2	ブロック図	578
14.1.3	端子構成	578
14.1.4	レジスタ構成	579
各レジスタの説明		580
14.2.1	スマートカードモードレジスタ(SCMR)	580
14.2.2	シリアルステータスレジスタ(SSR)	582
14.2.3	シリアルモードレジスタ(SMR)	583
14.2.4	シリアルコントロールレジスタ(SCR)	585
動作説明		586
14.3.1	概要	586
14.3.2	端子接続	586
14.3.3	データフォーマット	587
14.3.4	レジスタの設定	589
14.3.5	クロック	591
14.3.6	データの送信 / 受信動作	593
使用上の注意		602
5 章 A/D 変換器	格	
概要		609
15.1.1	特長	609
15.1.2	ブロック図	610
15.1.3	端子構成	611
15.1.4	レジスタ構成	612
各レジスタの説明		613
15.2.1	A/D データレジスタ A ~ D (ADDRA ~ D)	613
15.2.2		
15.2.3		
15.4.3	入力サンプリングと A/D 変換時間	
	14.1.1 14.1.2 14.1.3 14.1.4 各レジスタの説明 14.2.1 14.2.2 14.2.3 14.2.4 動作説明 14.3.1 14.3.2 14.3.3 14.3.4 14.3.5 14.3.6 使用上の注意 5 章 A/D 変換器概要 15.1.1 15.1.2 15.1.3 15.1.4 各レジスタの説明 15.2.1 15.2.2 15.2.3 CPU とのインタフェ動作説明 15.4.1 15.4.2	14.1.2 ブロック図 14.1.3 端子構成 14.1.4 レジスタ構成 14.1.4 レジスタ構成 14.2.1 スマートカードモードレジスタ (SCMR) 14.2.2 シリアルステータスレジスタ (SSR) 14.2.3 シリアルモードレジスタ (SCR) 14.2.4 シリアルコントロールレジスタ (SCR) 動作説明 14.3.1 概要 14.3.2 端子接続 14.3.3 データフォーマット 14.3.4 レジスタの設定 14.3.5 クロック 14.3.6 データの送信 / 受信動作 使用上の注意 14.3.6 データの送信 / 受信動作 使用上の注意 15.1.1 特長 15.1.2 ブロック図 15.1.3 端子構成 15.1.4 レジスタ構成 15.1.4 レジスタ構成 15.2.1 A/D データレジスタ A ~ D (ADDRA ~ D) 15.2.2 A/D コントロール / ステータスレジスタ (ADCR) 15.2.3 A/D コントロールレジスタ (ADCR) 15.2.3 A/D コントロールレジスタ (ADCR) 15.2.3 A/D コントロールレジスタ (ADCR) 15.4.1 単一モード (SCAN=0) 15.4.2 スキャンモード (SCAN=1) 1.5.4.1 単一モード (SCAN=1) 1.5.4.1 15.4.2 スキャンモード (SCAN=1) 15.4.1 15.4.2 スキャンモード (SCAN=1) 15.4.2 スキャンモード (SC

		15.4.4	外部トリガ入力タイミング	624
15.5	割り	込み		625
5.6	使用	上の注意		625
百 10	3 音	D/A 変換器	문	
6.1	概要			
		16.1.1	特長	
		16.1.2	ブロック図	
		16.1.3	端子構成	
		16.1.4	レジスタ構成	634
6.2	各レ	ジスタの説明		
		16.2.1	D/A データレジスタ 0、1 (DADR0、1)	
		16.2.2	D/A コントロールレジスタ (DACR)	636
		16.2.3	D/A スタンバイコントロールレジスタ (DASTCR)	638
6.3	動作	説明		639
6.4	D/A i	出力制御		640
7.1	概要	17.1.1	ブロック図	
7.0	2,7		・ルレジスタ(SYSCR)	
7.2				
7.3	里JJTF	就明		646
第18	3章	ROM		
8.1				
	特長			649
8.2				
8.2				651
8.2				651
8.2		18.2.1	ブロック図	
8.2		18.2.1 18.2.2	プロック図動作モード	
8.2		18.2.1 18.2.2 18.2.3	ブロック図動作モードモード比較	
8.2		18.2.1 18.2.2 18.2.3 18.2.4	ブロック図動作モード モード比較フラッシュマット構成	
8.2	概要	18.2.1 18.2.2 18.2.3 18.2.4 18.2.5 18.2.6	プロック図 動作モード モード比較 フラッシュマット構成 プロック分割	

		18.4.1	レジスター覧	
		18.4.2	書き込み/消去インタフェースレジスタ	
		18.4.3	書き込み/消去インタフェースパラメータ	
		18.4.4	RAM コントロールレジスタ(RAMCR)	
		18.4.5	フラッシュベクタアドレスコントロールレジスタ(FVACR)	
		18.4.6	フラッシュベクタアドレスデータレジスタ(FVADR)	684
18.5	オンボー	-ドプログラ	ラミングモード	685
		18.5.1	ブートモード	685
		18.5.2	ユーザプログラムモード	688
		18.5.3	ユーザブートモード	699
18.6	プロテク	⁷		702
		18.6.1	ハードウェアプロテクト	702
		18.6.2	ソフトウェアプロテクト	702
		18.6.3	エラープロテクト	703
18.7	RAM に	よるフラッ	シュメモリのエミュレーション	705
18.8	ユーザマ	?ットとユー	-ザブートマットの切り替え	708
		18.8.1	使用上の注意	709
18.9	PROM T	∃ード		710
		18.9.1	ソケットアダプタの端子対応図	710
		18.9.2	PROM モードの動作	712
		18.9.3	メモリ読み出しモード	713
		18.9.4	自動書き込みモード	713
		18.9.5	自動消去モード	714
		18.9.6	ステータス読み出しモード	714
		18.9.7	ステータスポーリング	715
		18.9.8	ライタモードへの遷移時間	715
		18.9.9	PROM モード使用時の注意事項	715
18.10	付録			717
		18.10.1	ブートモードの標準シリアル通信インタフェース仕様	717
		18.10.2	PROM モードの AC 特性、タイミング	742
		18.10.3	手順プログラム、または書き込みデータの格納可能領域	748
第 19	9章 ク	ロック	·····································	
19.1	概要			757
		19.1.1	ブロック図	757
19.2	発振器			758
		19.2.1	水晶発振子を接続する方法	758

		19.2.2	外部クロックを入力する方法	760
19.3	デューテ	ィ補正回路		763
19.4	プリスケ	・ーラ		763
19.5	分周器			763
		19.5.1	レジスタ構成	763
		19.5.2	分周比コントロールレジスタ(DIVCR)	763
		19.5.3	使用上の注意	764
第 20	0 章 低	消費電力]状態	
20.1	概要			767
20.2	レジスタ	構成		769
		20.2.1	システムコントロールレジスタ(SYSCR)	769
		20.2.2		
		20.2.3	モジュールスタンバイコントロールレジスタL(MSTCRL)	774
20.3	スリーブ	゚モード		776
		20.3.1	スリープモードへの遷移	776
		20.3.2	スリープモードの解除	776
20.4	ソフトウ	ェアスタン	バイモード	777
		20.4.1	ソフトウェアスタンバイモードへの遷移	777
		20.4.2	ソフトウェアスタンバイモードの解除	777
		20.4.3	ソフトウェアスタンバイモード解除後の発振安定待機時間の設定	778
		20.4.4	ソフトウェアスタンバイモードの応用例	780
		20.4.5	使用上の注意	780
20.5	ハードウ	ェアスタン	バイモード	781
		20.5.1	ハードウェアスタンバイモードへの遷移	781
		20.5.2	ハードウェアスタンバイモードの解除	781
		20.5.3	ハードウェアスタンバイモードのタイミング	782
		20.5.4	電源投入時のハードウェアスタンバイモードのタイミング	783
20.6	モジュー	ルスタンバ	イ機能	784
		20.6.1	モジュールスタンバイタイミング	784
		20.6.2	モジュールスタンバイ中のリード / ライト	784
		20.6.3	使用上の注意	784
20.7	クロッ	ク出力禁止を	機能	786

第21章 電気的特性

21.1	H8/3069F の電気的	特性	789
	21.1.1	絶対最大定格	789
	21.1.2	DC 特性	790
	21.1.3	AC 特性	793
	21.1.4	A/D 変換特性	796
	21.1.5	D/A 变換特性	797
	21.1.6	フラッシュメモリ特性	798
21.2	動作タイミング		799
	21.2.1	クロックタイミング	799
	21.2.2	制御信号タイミング	800
	21.2.3	バスタイミング	801
	21.2.4	DRAM インタフェースバスタイミング	806
	21.2.5	TPC、I/O ポートタイミング	809
	21.2.6	タイマ入出力タイミング	810
	21.2.7	SCI 入出力タイミング	811
	21.2.8	DMAC タイミング	812
付録 A.			
	A.1	命令一覧	
	A.2	オペレーションコードマップ	
	A.3	命令実行ステート数	833
B.	内部 I/O レジスター	覧	844
	B.1	アドレス一覧(EMC ビット=1 のとき)	844
	B.2	アドレス一覧(EMC ビット= 0 のとき)	857
	B.3	機能一覧	868
C.	I/O ポートブロック	図	963
	C.1	ポート1ブロック図	963
	C.2	ポート2ブロック図	964
	C.3	ポート 3 ブロック図	965
	C.4	ポート 4 ブロック図	966
	C.5	ポート 5 ブロック図	967
	C.6	ポート6ブロック図	968
	C.7	ポート 7 ブロック図	975

	C.8	ポート 8 ブロック図	976
	C.9	ポート9ブロック図	981
	C.10	ポート A ブロック図	987
	C.11	ポート B ブロック図	990
D.	端子状態		998
	D.1	各処理状態におけるポートの状態	998
	D.2	リセット時の端子状態	1005
E.	ハードウェアスタン	ソバイモード遷移 / 復帰時のタイミングについて	1009
F.	型名一覧		1010
G.	外形寸法図		1011
H.	H8/300H シリーズ製	製品仕様比較	1012
	H.1	H8/3069F、H8/3067、H8/3062シリーズとH8/3048シリーズ、H8/3007	'.
		H8/3006とH8/3002の相違点	1012
	H.2	100 ピンパッケージ品の端子機能比較(FP-100B、TFP-100B の場合)	1014

1. 概要

第1章 目次

1.1	概要		3
1.2	内部ブロック図		8
		ピン配置図	
	1.3.2	端子機能	10
	1.3.3	モード別ピン配置一覧	17

1.1 概要

H8/3069F は、日立オリジナルアーキテクチャを採用した H8/300H CPU を核にして、システム構成に必要な周辺機能を集積したシングルチップマイクロコンピュータ (MCU)です。

H8/300H CPU は、内部 32 ビット構成で 16 ビット×16 本の汎用レジスタと高速動作を指向した簡潔で最適化された命令セットを備えており、16M バイトのリニアなアドレス空間を扱うことができます。また、H8/300CPU の命令に対しオブジェクトレベルで上位互換を保っていますので、H8/300 シリーズから容易に移行することができます。

システム構成に必要な周辺機能としては、ROM、RAM、16 ビットタイマ、8 ビットタイマ、プログラマブルタイミングパターンコントローラ (TPC)、ウォッチドッグタイマ (WDT)、シリアルコミュニケーションインタフェース (SCI)、A/D 変換器、D/A 変換器、I/Oポート、DMA コントローラ (DMAC) などを内蔵しています。

H8/3069F には、512k バイトフラッシュメモリと 16k バイト RAM が内蔵されています。 MCU 動作モードは、モード 1~5、7(シングルチップモード 1種類、拡張モード 5種類) があり、データバス幅とアドレス空間を選択することができます。

H8/3069F は、ユーザサイドで自由にプログラムの書き換えができるフラッシュメモリを内蔵した F-ZTAT^{TM*}版です。仕様流動性の高い応用機器、さらに量産初期から本格的量産など、ユーザの状況に応じて迅速かつ柔軟な対応が可能です。

H8/3069F の特長を表 1.1 に示します。

【注】 * F-ZTAT™は(株)日立製作所の商標です。

表 1.1 特長

衣1.1 村技	
項目	仕様
CPU	H8/300CPU に対してオブジェクトレベルで上位互換
	汎用レジスタマシン
	・ 汎用レジスタ:16 ビット×16 本
	(8 ビット×16 本 + 16 ビット×8 本、32 ビット×8 本としても使用
	可能)
	高速動作
	・最大動作周波数:25MHz
	・ 加減算:80ns
	・ 乗除算:560ns
	アドレス空間 16M バイト
	特長ある命令
	・8/16/32 ビット転送・演算命令
	・ 符号なし / 符号付き乗算命令
	(8ビット×8ビット、16ビット×16ビット)
	・ 符号なし / 符号付き除算命令
	(16 ビット÷8 ビット、32 ビット÷16 ビット)
	・ ビットアキュムレータ機能
	・ レジスタ間接指定によりビット番号を指定可能なビット操作命令
メモリ	H8/3069F
	・ROM: 512k バイト
	・RAM: 16k バイト
割り込みコントローラ	・外部割り込み端子7本:NMI、ĪRQ。~ĪRQ。
	・内部割り込み 36 要因
	・3 レベルの割り込み優先順位が設定可能

項目	仕様
バスコントローラ	・ アドレス空間を8エリアに分割し、エリアごとに独立してバス仕様
	を設定可能
	・エリア 0~7 に対してそれぞれチップセレクト出力可能
	・ エリアごとに 8 ビットアクセス空間 / 16 ビットアクセス空間を設定
	可能
	・ エリアごとに 2 ステートアクセス空間 / 3 ステートアクセス空間を
	設定可能
	・2種類のウェイトモードを設定可能
	・ エリアごとにプログラムウェイトのステート数を設定可能
	・バースト ROM を直接接続可能
	・ 最大 8M バイトの DRAM を直接接続可能(またはインターバルタイ
	マとして使用可能)
	・バス権調停機能
DMA コントローラ	ショートアドレスモード
(DMAC)	・ 最大 4 チャネルを使用可能
	・ I/O モード / アイドルモード / リピートモードの選択可能
	・ 起動要因: 16 ビットタイマチャネル 0~2 のコンペアマッチ /
	インプットキャプチャA割り込み、
	A/D 変換器の変換終了割り込み、
	SCI の送信データエンプティ /
	受信データフル割り込み、外部リクエスト
	フルアドレスモード
	・ 最大 2 チャネルを使用可能
	・ ノーマルモード / ブロック転送モードの選択可能
	・ 起動要因: 16 ビットタイマチャネル 0~2 のコンペアマッチ /
	インプットキャプチャ A 割り込み、
	A/D 変換器の変換終了割り込み、
	外部リクエスト、オートリクエスト

項目	仕様
16 ビットタイマ×	・ 16 ビットタイマ 3 チャネルを内蔵。最大 6 端子のパルス出力、また
3チャネル	は最大 6 種類のパルスの入力処理が可能
	・ 16 ビットタイマカウンタ×1 (チャネル 0~2)
	・ アウトプットコンペア出力 / インプットキャプチャ入力(兼用端子)
	×2(チャネル0~2)
	・同期動作可能(チャネル0~2)
	・ PWM モード設定可能(チャネル 0~2)
	・ 位相計数モード設定可能 (チャネル2)
	・ コンペアマッチ / インプットキャプチャ A の割り込みにより DMAC
	起動可能 (チャネル 0~2)
8 ビットタイマ×	・8ビットアップカウンタ(外部イベントカウント可能)
4 チャネル	・ タイムコンスタントレジスタ×2
	・2チャネルの接続が可能
プログラマブル	・ 16 ビットタイマをタイムベースとした最大 16 ビットのパルス出力
タイミングパターンコ	が可能
ントローラ(TPC)	・ 最大 4 ビット x 4 系統のパルス出力が可能 (16 ビット x 1 系統、
	8 ビット×2 系統などの設定も可能)
	・ ノンオーバラップモード設定可能
	・ DMAC による出力データの転送可能
ウォッチドッグタイマ	・ オーバフローによりリセット信号を発生可能
(WDT)×1チャネル	・ インターバルタイマとして使用可能
シリアルコミュニケー	・ 調歩同期 / クロック同期式モードの選択可能
ションインタフェース	・ 送受信同時動作(全二重動作)可能
(SCI)×3チャネル)	・ 専用のボーレートジェネレータ内蔵
	・ スマートカードインタフェース拡張機能内蔵
A/D 変換器	・ 分解能: 10 ビット
	・8チャネル: 単一モード / スキャンモード選択可能
	・ アナログ変換電圧範囲の設定が可能
	・サンプル&ホールド機能付き
	・ 外部トリガまたは 8 ビットタイマのコンペアマッチによる A/D 変換
	開始可能
	・ A/D 変換終了割り込みによる DMAC 起動可能

項目			仕様					
D/A 変換器	・ 分解能: 8 ビット							
	・2チャ	ァネル						
	・ソフ	トウェアスタンノ	バイモード時 D/	A 出力保持可能	<u> </u>			
I/O ポート	・入出:	力端子 70 本						
	入力	端子9本						
動作モード	6 種類の M	CU動作モード		r				
	モード	アドレス空間	アドレス端子	バス幅初期値	バス幅最大値			
	モード	1Mバイト	A ₁₉ ~ A ₀	8ビット	16 ビット			
	モード2	2 1Mバイト	A ₁₉ ~ A ₀	16 ビット	16 ビット			
	モード	3 16M バイト	A ₂₃ ~ A ₀	8ビット	16 ビット			
	モードム	16M バイト	A ₂₃ ~ A ₀	16 ビット	16 ビット			
	モード	5 16M バイト	A ₂₃ ~ A ₀	8ビット	16 ビット			
	モード	1Mバイト	-	-	-			
	・モー	ド 1~4 では内蔵	ROM は無効と	なります。	-			
低消費電力状態	・スリ・	ープモード						
	・ソフ	トウェアスタンノ	バイモード					
	・ハー	ドウェアスタンノ	バイモード					
	・モジ	ュール別スタン/	(イ機能あり					
	・シス	テムクロック分周	問比可変					
その他	・クロ	ック発振器内蔵						
製品ラインアップ		パッケージ						
	製品名	製品型名	(日立パッケ-	-ジコード)	分類			
	H8/3069F	HD64F3069F	100ピンQFP(FF		フラッシュ			
		HD64F3069TE	100ピンTQFP((TFP-100B)	メモリ内蔵			

1.2 内部ブロック図

内部ブロック図を図1.1に示します。




図 1.1 内部ブロック図

1.3 端子説明

1.3.1 ピン配置図

H8/3069F のピン配置図 FP-100B、TFP-100B を図 1.2 に示します。




図 1.2 ピン配置図 (FP-100B、TFP-100B:上面図)

1.3.2 端子機能

各端子の機能について表 1.2 に示します。

表 1.2 端子機能

分類	記号	ピン番号	入出力	名称および機能
		FP-100B		
		TFP-100B		
電源	Vcc	35、68	入力	電源
				電源に接続します。
				Vcc 端子は、全端子をシステムの電源に接続してく
				ださい。
	Vss	11、22、44、57、	入力	<u>グランド</u>
		65、92		電源(0V)に接続します。
				Vss 端子は、全端子をシステムの電源(0V)に接続
				してください。
内部降圧	VCL	1	出力	本端子とGND(0V)との間に外付けコンデンサを接続します。
端子				<u>V_{CL}</u> 0.1μF
				Vcc と接続しないでください。
クロック	XTAL	67	入力	水晶発振子を接続します。
				水晶発振子を接続する場合、および外部クロック入
				力の場合の接続例については、「第19章 クロック
				発振器」を参照してください。
	EXTAL	66	入力	水晶発振子を接続します。また、EXTAL 端子は外部
				クロックを入力することもできます。
				水晶発振子を接続する場合、および外部クロック入
				力の場合の接続例については、「第19章 クロック
				発振器」を参照してください。
		61	出力	システムクロック
				外部デバイスにシステムクロックを供給します。

分類	記号	ピン番号	入出力			名称は	うよび機能	
		FP-100B						
		TFP-100B						
動作モード	$MD_2 \sim MD_0$	75 ~ 73	入力	モード端日	<u> </u>			
コントロー				動作モート	ドを訓	ひ定します	۲.	
ル				MD ₂ ~ MD	。端子	^Z と動作モ	ードの関係	系は次のとおりで
				す。モート	ド1~	5、7以夕	トは本 LSI ⁻	では使用できませ
				ん。したた	がって	て、モート	*端子は必ず	ぎモード1~5、7
				になるよう	うにi	2定してく	(ださい。 ま	また、これらの端
				子は動作の	中には	さ変化させ	せないでくか	ごさい。
				MD ₂	2	MD_1	MD _o	動作モード
				0		0	0	-
				0		0	1	モード1
				0		1	0	モード2
				0		1	1	モード3
				1		0	0	モード4
				1		0	1	モード5
				1		1	0	-
				1		1	1	モード7
システム制御	RES	63	入力	<u>リセット入力</u> この端子が Low レベルになると、リセット状態とな				
	FWE	10	入力	ります。 書き込み~	イネ-	- ブル信号		
	""		/ //				・ を込み制御作	言号です。
	STBY	62	入力	スタンバイ				
						w レベルI	こなると、	ハードウェアスタ
				ンバイモ-				
	BREQ	59	入力	バス権要を				
						外部バス	、マスタが ル	(ス権を要求しま
				す。				
	BACK	60	出力	<u>バス権要</u> 変	杖アク	フノリッシ	<u>"</u>	
				バス権をタ	小部ノ	バスマス タ	アに解放した	とことを示します。

分類	記号	ピン番号	入出力	名称および機能
		FP-100B		
		TFP-100B		
割り込み	NMI	64	入力	ノンマスカブル割り込み
				マスク不可能な割り込みを要求します。
	IRQ₅ ~ IRQ₀	17、16、	入力	<u>割り込み要求 5~0</u>
		90 ~ 87		マスク可能な割り込みを要求します。
アドレス	A ₂₃ ~ A ₀	97 ~ 100、	出力	アドレスバス
バス		56 ~ 45、		アドレスを出力します。
		43 ~ 36		
データバス	D ₁₅ ~ D ₀	34 ~ 23、	入出力	<u>データバス</u>
		21 ~ 18		双方向データバスです。
バス制御	$\overline{CS}_7 \sim \overline{CS}_0$	2~5、	出力	<u>チップセレクト</u>
		88 ~ 91		エリア7~0の選択信号です。
	ĀS	69	出力	アドレスストーブ
				この端子が Low レベルのとき、アドレスバス上のア
				ドレス出力が有効であることを示します。
	RD	70	出力	リード
				この端子が Low レベルのとき、外部アドレス空間の
				リード状態であることを示します。
	HWR	71	出力	ハイライト
				この端子が Low レベルのとき、外部アドレス空間の
				ライト状態であり、データバスの上位側(D₁₅~D ₈)
				が有効であることを示します。
	LWR	72	出力	ロウライト
				この端子が Low レベルのとき、外部アドレス空間の
				ライト状態であり、データバスの下位側($D_7 \sim D_0$)
				が有効であることを示します。
	WAIT	58	入力	ウェイト
				外部アドレス空間をアクセスするときに、バスサイ
				クルにウェイトステートの挿入を要求します。

分類	記号	ピン番号	入出力	名称および機能
		FP-100B		
		TFP-100B		
DRAMイン	RFSH	87	出力	リフレッシュ
タフェース				リフレッシュサイクルを示します。
	$\overline{CS}_2 \sim \overline{CS}_5$	89、88、5、4	出力	ロウアドレスストローブ(RAS)
				DRAM のロウアドレスストローブ信号です。
	RD	70	出力	<u>ライトイネーブル(WE)</u>
				DRAMのライトイネーブル信号です。
	HWR	71	出力	アッパーカラムアドレスストローブ(UCAS)
	UCAS	6		DRAM のカラムアドレスストローブ信号です。
	LWR	72	出力	ロウアーカラムアドレスストローブ(LCAS)
	LCAS	7	Щ/3	DRAMのカラムアドレスストローブ信号です。
	20710			
DMA コント	DREQ₁、	5、3	入力	DMA 要求 1、0
ローラ	DREQ₀			DMAC の起動を要求します。
(DMAC)	TEND₁、	94、93	出力	DMA 終了 1、0
	TEND ₀			DMAC のデータ転送終了を示します。
16 ビット	TCLKD~	96 ~ 93	入力	<u>クロック入力 D~A</u>
タイマ	TCLKA			外部クロックを入力します。
	TIOCA ₂ ~	99、97、95	入出力	<u>インプットキャプチャ /</u>
	TIOCA ₀			アウトプットコンペア A2 ~ A0
				GRA2~A0 のアウトプットコンペア出力 / インプッ
				トキャプチャ入力 / PWM 出力端子です。
	TIOCB ₂ ~	100、98、96	入出力	<u>インプットキャプチャ /</u>
	TIOCB ₀			アウトプットコンペア B2 ~ B0
				GRB2~B0 のアウトプットコンペア出力 / インプッ
				トキャプチャ入力 / PWM 出力端子です。
8ビット	TMO ₀ 、	2、4	出力	コンペアマッチ出力
タイマ	TMO ₂			コンペアマッチ出力端子です。
	TMIO₁、	3、5	入出力	インプットキャプチャ入力 / コンペアマッチ出力
	TMIO ₃			インプットキャプチャ入力 / コンペアマッチ出力端
				子です。
	TCLKD~	96 ~ 93	入力	カウンタ外部クロック入力
	TCLKA			カウンタに入力する外部クロックの入力端子です。

分類	記号	ピン番号	入出力	名称および機能
		FP-100B		
		TFP-100B		
プログラマ	TP ₁₅ ~ TP ₀	9~2、	出力	TPC 出力 15~0
ブルタイミ		100 ~ 93		パルス出力端子です。
ングパター				
ンコントロ				
-ラ(TPC)				
シリアルコ	TxD ₂ ~	8、13、12	出力	トランスミットデータ (チャネル 0、1、2)
ミュニケー	TxD ₀			SCI のデータ出力端子です。
ションイン				
タフェース				
(SCI)				
	RxD ₂ ~	9、15、14	入力	レシーブデータ (チャネル 0、1、2)
	RxD ₀			SCI のデータ入力端子です。
	SCK ₂ ~	7、17、16	入出力	シリアルクロック(チャネル 0、1、2)
	SCK₀			SCI のクロック入出力端子です。
A/D 変換器	AN ₇ ~ AN ₀	85 ~ 78	入力	アナログ 7~0
				アナログ入力端子です。
	ADTRG	90	入力	A/D 変換外部トリガ入力
				A/D 変換開始のための外部トリガ入力端子です。
D/A 変換器	DA ₁ , DA ₀	85、84	出力	アナログ出力
				D/A 変換器のアナログ出力端子です。
A/D 変換	AVcc	76	入力	A/D 変換器および D/A 変換器の電源端子です。
器、				A/D 変換器および D/A 変換器を使用しない場合はシ
D/A 変換器				ステム電源に接続してください。
	AVss	86	入力	A/D 変換器および D/A 変換器のグランド端子です。
				システムの電源(OV)に接続してください。
	V _{REF}	77	入力	A/D 変換器および D/A 変換器の基準電圧入力端子で
				<u>ਰ</u> .
				A/D 変換器および D/A 変換器を使用しない場合はシ
				ステムの電源に接続してください。

分類	記号	ピン番号	入出力	名称および機能
		FP-100B		
		TFP-100B		
I/O ポート	P1 ₇ ~ P1 ₀	43 ~ 36	入出力	<u>ポート1</u>
				8 ビットの入出力端子です。
				ポート 1 データディレクションレジスタ(P1DDR)
				によって、1 ビットごとに入出力を指定できます。
	P2 ₇ ~ P2 ₀	52 ~ 45	入出力	<u>ポート 2</u>
				8 ビットの入出力端子です。
				ポート 2 データディレクションレジスタ(P2DDR)
				によって、1 ビットごとに入出力を指定できます。
	P3 ₇ ~ P3 ₀	34 ~ 27	入出力	<u>ポート3</u>
				8 ビットの入出力端子です。
				ポート3データディレクションレジスタ(P3DDR)
				によって、1 ビットごとに入出力を指定できます。
	P4 ₇ ~ P4 ₀	26 ~ 23、	入出力	<u>ポート4</u>
		21 ~ 18		8 ビットの入出力端子です。
				ポート 4 データディレクションレジスタ(P4DDR)
				によって、1 ビットごとに入出力を指定できます。
	P5 ₃ ~ P5 ₀	56 ~ 53	入出力	<u>ポート5</u>
				4 ビットの入出力端子です。
				ポート 5 データディレクションレジスタ(P5DDR)
				によって、1 ビットごとに入出力を指定できます。
	P6 ₇ ~ P6 ₀	61、	入出力	ポート 6
		72 ~ 69、		7 ビットの入出力端子と 1 ビットの入力端子です。
		60 ~ 58		入出力端子はポート 6 データディレクションレジス
				タ(P6DDR)によって、1 ビットごとに入出力を指
				定できます。
	P7 ₇ ~ P7 ₀	85 ~ 78	入力	<u>ポート7</u>
				8 ビットの入力端子です。

分類	記号	ピン番号	入出力	名称および機能
		FP-100B		
		TFP-100B		
I/O ポート	P8 ₄ ~ P8 ₀	91 ~ 87	入出力	ポート8
				5 ビットの入出力端子です。
				ポート 8 データディレクションレジスタ (P8DDR)
				によって、1 ビットごとに入出力を指定できます。
	P9 ₅ ~ P9 ₀	17 ~ 12	入出力	ポート9
				6 ビットの入出力端子です。
				ポート 9 データディレクションレジスタ(P9DDR)
				によって、1 ビットごとに入出力を指定できます。
	PA ₇ ~ PA ₀	100 ~ 93	入出力	ポートA
				8 ビットの入出力端子です。
				ポート A データディレクションレジスタ(PADDR)
				によって、1 ビットごとに入出力を指定できます。
	PB ₇ ~ PB ₀	9~2	入出力	<u>ポートB</u>
				8 ビットの入出力端子です。
				ポート B データディレクションレジスタ(PBDDR)
				によって、1 ビットごとに入出力を指定できます。

1.3.3 モード別ピン配置一覧

モード別ピン配置一覧を表 1.3 に示します。

表 1.3 モード別ピン配置一覧 (FP-100B、TFP-100B)

ピン番号	端子名							
FP-100B TFP-100B	モード1	モード2	モード3	モード4	モード5	モード7		
1	VCL	VCL	VCL	VCL	VCL	VCL		
2	$PB_0/TP_8/$ TMO_0/\overline{CS}_7	$PB_0/TP_8/$ TMO_0/\overline{CS}_7	$PB_0/TP_8/$ TMO_0/\overline{CS}_7	$PB_0/TP_8/$ TMO_0/\overline{CS}_7	$PB_0/TP_8/$ TMO_0/\overline{CS}_7	PB ₀ /TP ₈ /		
3	$PB_1/TP_9/$ $TMIO_1/$ $\overline{DREQ}_0/\overline{CS}_6$	$PB_1/TP_9/$ $TMIO_1/$ $\overline{DREQ}_0/\overline{CS}_6$	$PB_1/TP_9/$ $TMIO_1/$ $\overline{DREQ}_0/\overline{CS}_6$	$PB_1/TP_9/$ $TMIO_1/$ $\overline{DREQ}_0/\overline{CS}_6$	$PB_1/TP_9/$ $TMIO_1/$ $\overline{DREQ}_0/\overline{CS}_6$	PB ₁ /TP ₉ / TMIO ₁ / DREQ ₀		
4	$PB_2/TP_{10}/$ TMO_2/\overline{CS}_5	$PB_2/TP_{10}/$ TMO_2/\overline{CS}_5	$PB_2/TP_{10}/$ TMO_2/\overline{CS}_5	$PB_2/TP_{10}/$ TMO_2/\overline{CS}_5	$PB_2/TP_{10}/$ TMO_2/\overline{CS}_5	PB ₂ /TP ₁₀ / TMO ₂		
5	$PB_3/TP_{11}/$ $TMIO_3/$ $\overline{DREQ}_1/\overline{CS}_4$	$PB_3/TP_{11}/$ $TMIO_3/$ $\overline{DREQ_1/\overline{CS}_4}$	$PB_3/TP_{11}/$ $TMIO_3/$ $\overline{DREQ_1/\overline{CS}_4}$	$PB_3/TP_{11}/$ $TMIO_3/$ $\overline{DREQ_1/\overline{CS}_4}$	PB ₃ /TP ₁₁ / TMIO ₃ / DREQ ₁ /CS ₄	PB ₃ /TP ₁₁ / TMIO ₃ / DREQ ₁		
6	PB ₄ /TP ₁₂ / UCAS	PB ₄ /TP ₁₂ / UCAS	PB ₄ /TP ₁₂ / UCAS	PB ₄ /TP ₁₂ / UCAS	PB ₄ /TP ₁₂ / UCAS	PB ₄ /TP ₁₂		
7	PB ₅ /TP ₁₃ / LCAS/ SCK ₂	PB ₅ /TP ₁₃ / LCAS/ SCK ₂	PB ₅ /TP ₁₃ / LCAS/ SCK ₂	PB ₅ /TP ₁₃ / LCAS/ SCK ₂	PB ₅ /TP ₁₃ / LCAS/ SCK ₂	PB ₅ /TP ₁₃ / SCK ₂		
8	PB ₆ /TP ₁₄ / TxD ₂	PB ₆ /TP ₁₄ /	PB ₆ /TP ₁₄ /	PB ₆ /TP ₁₄ /	PB ₆ /TP ₁₄ /	PB ₆ /TP ₁₄ / TxD ₂		
9	PB ₇ /TP ₁₅ / RxD ₂	PB ₇ /TP ₁₅ / RxD ₂	PB ₇ /TP ₁₅ / RxD ₂	PB ₇ /TP ₁₅ /	PB ₇ /TP ₁₅ / RxD ₂	PB ₇ /TP ₁₅ / RxD ₂		
10	FWE	FWE	FWE	FWE	FWE	FWE		
11	Vss	Vss	Vss	Vss	Vss	Vss		
12	P9 ₀ /TxD ₀	P9 ₀ /TxD ₀	P9 ₀ /TxD ₀	P9 ₀ /TxD ₀	P9 ₀ /TxD ₀	P9 ₀ /TxD ₀		
13	P9 ₁ /TxD ₁	P9 ₁ /TxD ₁	P9 ₁ /TxD ₁	P9 ₁ /TxD ₁	P9 ₁ /TxD ₁	P9 ₁ /TxD ₁		

ピン番号	端子名							
FP-100B TFP-100B	モード1	モード2	モード3	モード4	モード5	モード7		
14	P9 ₂ /RXD ₀	P9 ₂ /RXD ₀						
15	P9 ₃ /RXD ₁	P9 ₃ /RXD ₁						
16	P9 ₄ /IRQ ₄ /	P9 ₄ /IRQ ₄ /						
	SCK ₀	SCK ₀						
17	P9 ₅ /IRQ ₅ /	P9 ₅ /IRQ ₅ /	P9 ₅ /IRQ ₅ /	P9₅/ĪRQ₅/	P9 ₅ /IRQ ₅ /	P9 ₅ /IRQ ₅ /		
	SCK ₁	SCK ₁						
18	P4 ₀ /D ₀ * ¹	P4 ₀ /D ₀ * ²	P4 ₀ /D ₀ * ¹	P4 ₀ /D ₀ * ²	P4 ₀ /D ₀ * ¹	P4 ₀		
19	P4 ₁ /D ₁ * ¹	P4 ₁ /D ₁ * ²	P4 ₁ /D ₁ * ¹	P4 ₁ /D ₁ * ²	P4 ₁ /D ₁ * ¹	P4 ₁		
20	P4 ₂ /D ₂ * ¹	P4 ₂ /D ₂ * ²	P4 ₂ /D ₂ *1	P4 ₂ /D ₂ * ²	P4 ₂ /D ₂ *1	P4 ₂		
21	P4 ₃ /D ₃ * ¹	P4 ₃ /D ₃ * ²	P4 ₃ /D ₃ * ¹	P4 ₃ /D ₃ * ²	P4 ₃ /D ₃ * ¹	P4 ₃		
22	Vss	Vss	Vss	Vss	Vss	Vss		
23	P4 ₄ /D ₄ *1	P4 ₄ /D ₄ *2	P4 ₄ /D ₄ *1	P4 ₄ /D ₄ *2	P4 ₄ /D ₄ *1	P4 ₄		
24	P4 ₅ /D ₅ * 1	P4 ₅ /D ₅ * ²	P4 ₅ /D ₅ * ¹	P4 ₅ /D ₅ * ²	P4 ₅ /D ₅ * ¹	P4 ₅		
25	P4 ₆ /D ₆ *1	P4 ₆ /D ₆ * ²	P4 ₆ /D ₆ *1	P4 ₆ /D ₆ * ²	P4 ₆ /D ₆ * ¹	P4 ₆		
26	P4 ₇ /D ₇ *1	P4 ₇ /D ₇ * ²	P4 ₇ /D ₇ *1	P4 ₇ /D ₇ * ²	P4 ₇ /D ₇ *1	P4 ₇		
27	D ₈	P3 ₀						
28	D ₉	P3 ₁						
29	D ₁₀	P3 ₂						
30	D ₁₁	P3 ₃						
31	D ₁₂	P3 ₄						
32	D ₁₃	P3 ₅						
33	D ₁₄	P3 ₆						
34	D ₁₅	P3 ₇						
35	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc		
36	A _o	A_0	A _o	A_0	P1 ₀ /A ₀	P1 _o		
37	A ₁	A ₁	A ₁	A ₁	P1 ₁ /A ₁	P1₁		
38	A ₂	A ₂	A_2	A_2	P1 ₂ /A ₂	P1 ₂		
39	A ₃	A_3	A_3	A_3	P1 ₃ /A ₃	P1 ₃		
40	A_4	A_4	A_4	A_4	P1 ₄ /A ₄	P1 ₄		

ピン番号	端子名							
FP-100B	モード1	モード2	モード3	モード4	モード5	モード7		
TFP-100B								
41	A ₅	A ₅	A ₅	A ₅	P1 ₅ /A ₅	P1 ₅		
42	A ₆	A ₆	A ₆	A ₆	P1 ₆ /A ₆	P1 ₆		
43	A ₇	A ₇	A ₇	A ₇	P1 ₇ /A ₇	P1 ₇		
44	Vss	Vss	Vss	Vss	Vss	Vss		
45	A ₈	A_8	A ₈	A ₈	P2 ₀ /A ₈	P2 ₀		
46	A_9	A ₉	A ₉	A ₉	P2 ₁ /A ₉	P2 ₁		
47	A ₁₀	A ₁₀	A ₁₀	A ₁₀	P2 ₂ /A ₁₀	P2 ₂		
48	A ₁₁	A ₁₁	A ₁₁	A ₁₁	P2 ₃ /A ₁₁	P2 ₃		
49	A ₁₂	A ₁₂	A ₁₂	A ₁₂	P2 ₄ /A ₁₂	P2 ₄		
50	A ₁₃	A ₁₃	A ₁₃	A ₁₃	P2 ₅ /A ₁₃	P2 ₅		
51	A ₁₄	A ₁₄	A ₁₄	A ₁₄	P2 ₆ /A ₁₄	P2 ₆		
52	A ₁₅	A ₁₅	A ₁₅	A ₁₅	P2 ₇ /A ₁₅	P2 ₇		
53	A ₁₆	A ₁₆	A ₁₆	A ₁₆	P5 ₀ /A ₁₆	P5 ₀		
54	A ₁₇	A ₁₇	A ₁₇	A ₁₇	P5 ₁ /A ₁₇	P5 ₁		
55	A ₁₈	A ₁₈	A ₁₈	A ₁₈	P5 ₂ /A ₁₈	P5 ₂		
56	A ₁₉	A ₁₉	A ₁₉	A ₁₉	P5 ₃ /A ₁₉	P5 ₃		
57	Vss	Vss	Vss	Vss	Vss	Vss		
58	P6 ₀ /WAIT	P6 ₀ /WAIT	P6₀/WAIT	P6₀/WAIT	P6 ₀ /WAIT	P6 ₀		
59	P6₁/BREQ	P6₁/BREQ	P6₁/BREQ	P6₁/BREQ	P6₁/BREQ	P6 ₁		
60	P6 ₂ /BACK	P6 ₂						
61	P6 ₇ / * ³	P6 ₇ / * ⁴						
62	STBY	STBY	STBY	STBY	STBY	STBY		
63	RES	RES	RES	RES	RES	RES		
64	NMI	NMI	NMI	NMI	NMI	NMI		
65	Vss	Vss	Vss	Vss	Vss	Vss		
66	EXTAL	EXTAL	EXTAL	EXTAL	EXTAL	EXTAL		
67	XTAL	XTAL	XTAL	XTAL	XTAL	XTAL		
68	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc		
69	ĀS	ĀS	ĀS	ĀS	ĀS	P6 ₃		
70	RD	RD	RD	RD	RD	P6 ₄		
71	HWR	HWR	HWR	HWR	HWR	P6 ₅		

ピン番号			端	子名		
FP-100B TFP-100B	モード1	モード2	モード3	モード4	モード5	モード7
72	LWR	LWR	LWR	LWR	LWR	P6 ₆
73	MD _o	MD _o	MD _o	MD _o	MD ₀	MD _o
74	MD ₁	MD ₁	MD ₁	MD ₁	MD ₁	MD ₁
75	MD ₂	MD ₂	MD_2	MD_2	MD ₂	MD_2
76	AVcc	AVcc	AVcc	AVcc	AVcc	AVcc
77	V _{REF}	V_{REF}	V _{REF}	V _{REF}	V _{REF}	V_{REF}
78	P7 ₀ /AN ₀	P7 ₀ /AN ₀	P7 ₀ /AN ₀	P7 ₀ /AN ₀	P7 ₀ /AN ₀	P7 _o /AN _o
79	P7 ₁ /AN ₁	P7 ₁ /AN ₁	P7 ₁ /AN ₁	P7 ₁ /AN ₁	P7 ₁ /AN ₁	P7 ₁ /AN ₁
80	P7 ₂ /AN ₂	P7 ₂ /AN ₂	P7 ₂ /AN ₂	P7 ₂ /AN ₂	P7 ₂ /AN ₂	P7 ₂ /AN ₂
81	P7 ₃ /AN ₃	P7 ₃ /AN ₃	P7 ₃ /AN ₃	P7 ₃ /AN ₃	P7 ₃ /AN ₃	P7 ₃ /AN ₃
82	P7 ₄ /AN ₄	P7 ₄ /AN ₄	P7 ₄ /AN ₄	P7 ₄ /AN ₄	P7 ₄ /AN ₄	P7 ₄ /AN ₄
83	P7 ₅ /AN ₅	P7 ₅ /AN ₅	P7 ₅ /AN ₅	P7 ₅ /AN ₅	P7 ₅ /AN ₅	P7 ₅ /AN ₅
34	P7 ₆ /AN ₆ /	P7 ₆ /AN ₆ /	P7 ₆ /AN ₆ /	P7 ₆ /AN ₆ /	P7 ₆ /AN ₆ /	P7 ₆ /AN ₆ /
	DA _o	DA _o	DA_{o}	DA _o	DA_{o}	DA _o
85	P7 ₇ /AN ₇ /	P7 ₇ /AN ₇ /	P7 ₇ /AN ₇ /	P7 ₇ /AN ₇ /	P7 ₇ /AN ₇ /	P7 ₇ /AN ₇ /
	DA ₁	DA ₁	DA ₁	DA ₁	DA ₁	DA ₁
36	AVss	AVss	AVss	AVss	AVss	AVss
87	P8 ₀ /IRQ ₀ /	P8 ₀ /IRQ ₀ /	P8 ₀ /IRQ ₀ /	P8 ₀ /IRQ ₀ /	P8 ₀ /IRQ ₀ /	P8 ₀ /IRQ ₀
	RFSH	RFSH	RFSH	RFSH	RFSH	
88	P8 ₁ /IRQ ₁ /	P8 ₁ /IRQ ₁ /	P8 ₁ /IRQ ₁ /	P8 ₁ /IRQ ₁ /	P8 ₁ /IRQ ₁ /	P8 ₁ /IRQ ₁
	CS ₃	CS ₃	$\overline{\text{CS}}_3$	$\overline{\text{CS}}_3$	CS₃	
89	P8 ₂ /IRQ ₂ /	P8 ₂ /IRQ ₂ /	P8 ₂ /IRQ ₂ /	P8 ₂ /IRQ ₂ /	P8 ₂ /IRQ ₂ /	P8 ₂ /IRQ ₂
	$\overline{\text{CS}}_2$	$\overline{\text{CS}}_2$	$\overline{\text{CS}}_2$	$\overline{\text{CS}}_2$	$\overline{\text{CS}}_2$	
90	P8 ₃ /IRQ ₃ /	P8 ₃ /IRQ ₃ /	P8 ₃ /IRQ ₃ /	P8 ₃ /IRQ ₃ /	P8 ₃ /IRQ ₃ /	P8 ₃ /IRQ ₃ /
	CS₁/	CS₁/	CS₁/	CS₁/	CS₁/	ADTRG
	ADTRG	ADTRG	ADTRG	ADTRG	ADTRG	
91	P8 ₄ / $\overline{\text{CS}}_0$	P8 ₄ /CS ₀	P8 ₄			
92	Vss	Vss	Vss	Vss	Vss	Vss
93	PA ₀ /TP ₀ /	PA ₀ /TP ₀ /	PA ₀ /TP ₀ /	PA ₀ /TP ₀ /	PA ₀ /TP ₀ /	PA ₀ /TP ₀ /
	TCLKA/	TCLKA/	TCLKA/	TCLKA/	TCLKA/	TCLKA/
	TEND₀	TEND₀	TEND₀	TEND₀	TEND₀	TEND₀

ピン番号			端·	子名		
FP-100B	モード1	モード2	モード3	モード4	モード5	モード7
TFP-100B						
94	PA ₁ /TP ₁ /	PA ₁ /TP ₁ /	PA ₁ /TP ₁ /	PA ₁ /TP ₁ /	PA ₁ /TP ₁ /	PA ₁ /TP ₁ /
	TCLKB/	TCLKB/	TCLKB/	TCLKB/	TCLKB/	TCLKB/
	TEND₁	TEND₁	TEND₁	TEND₁	TEND₁	TEND₁
95	PA ₂ /TP ₂ /	PA ₂ /TP ₂ /	PA ₂ /TP ₂ /	PA ₂ /TP ₂ /	PA ₂ /TP ₂ /	PA ₂ /TP ₂ /
	TIOCA ₀ /	TIOCA ₀ /	TIOCA ₀ /	TIOCA ₀ /	TIOCA ₀ /	TIOCA ₀ /
	TCLKC	TCLKC	TCLKC	TCLKC	TCLKC	TCLKC
96	PA ₃ /TP ₃ /	PA ₃ /TP ₃ /	PA ₃ /TP ₃ /	PA ₃ /TP ₃ /	PA ₃ /TP ₃ /	PA ₃ /TP ₃ /
	TIOCB ₀ /	TIOCB ₀ /	TIOCB ₀ /	TIOCB ₀ /	TIOCB ₀ /	TIOCB ₀ /
	TCLKD	TCLKD	TCLKD	TCLKD	TCLKD	TCLKD
97	PA ₄ /TP ₄ /	PA ₄ /TP ₄ /	PA ₄ /TP ₄ /	PA ₄ /TP ₄ /	PA ₄ /TP ₄ /	PA ₄ /TP ₄ /
	TIOCA ₁	TIOCA ₁	TIOCA ₁ /A ₂₃	TIOCA ₁ /A ₂₃	TIOCA ₁ /A ₂₃	TIOCA ₁
98	PA ₅ /TP ₅ /	PA ₅ /TP ₅ /	PA ₅ /TP ₅ /	PA ₅ /TP ₅ /	PA ₅ /TP ₅ /	PA ₅ /TP ₅ /
	TIOCB ₁	TIOCB ₁	TIOCB ₁ /A ₂₂	TIOCB ₁ /A ₂₂	TIOCB ₁ /A ₂₂	TIOCB ₁
99	PA ₆ /TP ₆ /	PA ₆ /TP ₆ /	PA ₆ /TP ₆ /	PA ₆ /TP ₆ /	PA ₆ /TP ₆ /	PA ₆ /TP ₆ /
	TIOCA ₂	TIOCA ₂	TIOCA ₂ /A ₂₁	TIOCA ₂ /A ₂₁	TIOCA ₂ /A ₂₁	TIOCA ₂
100	PA ₇ /TP ₇ /	PA ₇ /TP ₇ /	A ₂₀	A ₂₀	PA ₇ /TP ₇ /	PA ₇ /TP ₇ /
	TIOCB ₂	TIOCB ₂			TIOCB ₂ /A ₂₀	TIOCB ₂

- 【注】 *1 モード 1、3、5 では、リセット直後、 $P4_0/D_0 \sim P4_7/D_7$ 端子は $P4_0 \sim P4_7$ 端子となっています(プログラムで変更できます)。
 - *2 モード 2、4 では、リセット直後、 $P4_0/D_0 \sim P4_7/D_7$ 端子は $D_0 \sim D_7$ 端子となっています(プログラムで変更できます)。
 - *3 モード 1~5 では、リセット直後、 $P6_7$ / 端子は 端子となっています。(プログラム で変更できます。)
 - *4 モード 7 では、リセット直後、 $P6_7$ / 端子は $P6_7$ 端子となっています。(プログラムで変更できます。)

2. CPU

第2章 目次

2.1	概要		25
	2.1.1	特長	25
	2.1.2	H8/300CPU との相違点	26
2.2	CPU 動作モード		27
2.3	アドレス空間		28
2.4	レジスタ構成		29
	2.4.1	概要	29
	2.4.2	汎用レジスタ	30
	2.4.3	コントロールレジスタ	31
	2.4.4	CPU 内部レジスタの初期値	33
2.5	データ構成		34
	2.5.1	汎用レジスタのデータ構成	34
	2.5.2	メモリ上でのデータ構成	35
2.6	命令セット		37
	2.6.1	命令セットの概要	37
	2.6.2	命令とアドレッシングモードの組み合わせ	37
	2.6.3	命令の機能別一覧	39
	2.6.4	命令の基本フォーマット	50
	2.6.5	ビット操作命令使用上の注意	51
2.7	アドレッシングモ-	- ドと実効アドレスの計算方法	53
	2.7.1	アドレッシングモード	53
	2.7.2	実効アドレスの計算方法	56
2.8	処理状態		60
	2.8.1	概要	60
	2.8.2	プログラム実行状態	60
	2.8.3	例外処理状態	60
	2.8.4	例外処理の動作	63

	2.8.5	バス権解放状態	64
	2.8.6	リセット状態	64
	2.8.7	低消費電力状態	64
2.9	基本動作タイミング.		66
	2.9.1	概要	66
	2.9.2	内蔵メモリアクセスタイミング	66
	2.9.3	内蔵周辺モジュールアクセスタイミング	67
	2.9.4	外部アドレス空間アクセスタイミング	68

2.1 概要

H8/300H CPU は、H8/300CPU の上位互換のアーキテクチャを持つ内部 32 ビット構成 の高速 CPU です。H8/300H CPU は、16 ビット×16 本の汎用レジスタを持ち、16M バイトのリニアなアドレス空間を取り扱うことができ、リアルタイム制御に最適です。

2.1.1 特長

H8/300H CPUには、次の特長があります。

H8/300CPU 上位互换

H8/300 シリーズのオブジェクトプログラムを実行可能

汎用レジスタ方式

16ビット×16本(8ビット×16本、32ビット×8本としても使用可能)

62 種類の基本命令

- ・8/16/32 ビット転送、演算命令
- ・乗除算命令
- ・強力なビット操作命令

8種類のアドレッシングモード

- ・レジスタ直接(Rn)
- ・レジスタ間接(@ERn)
- ・ディスプレースメント付レジスタ間接(@(d:16,ERn),@(d:24,ERn))
- ・ポストインクリメント / プリデクリメントレジスタ間接 (@ERn + /@ ERn)
- ・絶対アドレス (@aa:8, @aa:16, @aa:24)
- ・イミディエイト (#xx:8, #xx:16, #xx:32)
- ・プログラムカウンタ相対(@(d:8,PC),@(d:16 PC))
- ・メモリ間接 (@@aa:8)

16M バイトのリニアアドレス空間

高速動作

- ・頻出命令をすべて2~4ステートで実行
- ・最高動作周波数:25MHz
- ・8/16/32 ビットレジスタ間加減算 80ns
- ・8×8ビットレジスタ間乗算 560ns
- ・16÷8ビットレジスタ間除算 560ns
- ・16×16ビットレジスタ間乗算 880ns
- ・32÷16ビットレジスタ間除算 880ns

2種類の CPU 動作モード

- ・ノーマルモード
- ・アドバンストモード

低消費電力動作

SLEEP命令により低消費電力状態に遷移

2.1.2 H8/300CPU との相違点

H8/300H CPUは、H8/300CPUに対して、次の点が強化、拡張されています。

汎用レジスタを拡張

16ビット×8本の拡張レジスタを追加

アドレス空間を拡張

- ・アドバンストモードのとき、最大 16M バイトのアドレス空間を使用可能
- ・ノーマルモードのとき、H8/300CPU と同一の 64k バイトのアドレス空間を使用可能(H8/3069 では設定できません)

アドレッシングモードを強化

16M バイトのアドレス空間を有効に使用可能

命令強化

- ・32 ビット転送、演算命令を追加
- ・符号付き乗除算命令などを追加

2.2 CPU 動作モード

H8/300H CPUは、ノーマルモードおよびアドバンストモードの 2 つの CPU 動作モード をもっています。サポートするアドレス空間は、ノーマルモードの場合最大 64k バイト、アドバンストモードの場合最大 16M バイトとなります。




図 2.1 CPU 動作モード

2.3 アドレス空間

本 LSI でのメモリマップの概要を図 2.2 に示します。H8/300H CPU はノーマルモードのとき最大 64k バイト、またアドバンストモードのとき最大 16M バイトのアドレス空間をリニアに使用することができます。詳細は「3.6 各動作モードのメモリマップ」を参照してください。

アドレス空間が 1M バイトモードの場合、実効アドレスの上位 4 ビットは無視され、20 ビットのアドレスとなります。




図 2.2 メモリマップ

2.4 レジスタ構成

2.4.1 概要

H8/300H CPUの内部レジスタ構成を図 2.3 に示します。これらのレジスタは、汎用レジスタとコントロールレジスタの 2 つに分類することができます。

15		0 7	0 7 0
ER0	E0	R0H	R0L
ER1	E1	R1H	R1L
ER2	E2	R2H	R2L
ER3	E3	R3H	R3L
ER4	E4	R4H	R4L
ER5	E5	R5H	R5L
ER6	E6	R6H	R6L
ER7	E7	(SP) R7H	R7L
	PC		
			7 6 5 4 3 2 1 0
【記号説明】	10 [7 6 5 4 3 2 1 0 CCR I UI H U N Z V C

図 2.3 CPU 内部レジスタ構成

2.4.2 汎用レジスタ

H8/300H CPUは32ビット長の汎用レジスタ8本を持っています。汎用レジスタは、すべて同じ機能を持っており、アドレスレジスタとしてもデータレジスタとしても使用することができます。

データレジスタとしては 32 ビット、16 ビットまたは 8 ビットレジスタとして使用できます。

アドレスレジスタおよび32ビットレジスタとしては、一括して汎用レジスタER(ER0~ER7)として使用します。

16 ビットレジスタとしては、汎用レジスタ ER を分割して汎用レジスタ E (E0~E7)、汎用レジスタ R (R0~R7) として使用します。これらは同等の機能を持っており、16 ビットレジスタを最大 16 本を使用することができます。なお、汎用レジスタ E (E0~E7) を、特に拡張レジスタと呼ぶ場合があります。

8 ビットレジスタとしては、汎用レジスタRを分割して汎用レジスタRH(R0H~R7H)、汎用レジスタRL(R0L~R7L)として使用します。これらは同等の機能を持っており、8 ビットレジスタを最大 16 本を使用することができます。

汎用レジスタの使用方法を図 2.4 に示します。各レジスタを独立に使用方法を選択する ことができます。




図 2.4 汎用レジスタの使用方法

汎用レジスタ ER7 には、汎用レジスタとしての機能に加えて、スタックポインタ (SP) としての機能が割り当てられており、例外処理やサブルーチン分岐などで使用されます。 スタックの状態を図 2.5 に示します。




図 2.5 スタックの状態

2.4.3 コントロールレジスタ

コントロールレジスタには、24 ビットのプログラムカウンタ (PC) と 8 ビットのコンディションコードレジスタ (CCR) があります。

(1) プログラムカウンタ(PC)

24 ビットのカウンタで、CPU が次に実行する命令のアドレスを示しています。CPU の命令は、すべて2バイト(ワード)を単位としているため、最下位ビットは無効です(命令コードのリード時には最下位ビットは0とみなされます)。

(2) コンディションコードレジスタ(CCR)

8 ビットのレジスタで、CPUの内部状態を示しています。割り込みマスクビット(I) と ハーフキャリ(H)、ネガティブ(N)、ゼロ(Z)、オーバフロー(V)、キャリ(C)の各フラグを含む8 ビットで構成されています。

ビット7:割り込みマスクビット(I)

本ビットが1にセットされると、割り込みがマスクされます。ただし、NMIはIビットに関係なく受け付けられます。例外処理の実行が開始されたときに1にセットされます。

ビット6:ユーザビット/割り込みマスクビット(UI)

ソフトウェア(LDC、STC、ANDC、ORC、XORC命令)でリード/ライトできます。 割り込みマスクビットとしても使用可能です。詳細は「第5章 割り込みコントローラ」 を参照してください。

ビット5:ハーフキャリフラグ(H)

ADD.B、ADDX.B、SUBX.B、CMP.B、NEG.B 命令の実行により、ビット 3 にキャリまたはボローが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。ADD.W、SUB.W、CMP.W、NEG.W 命令の実行によりビット 11 にキャリまたはボローが生じたとき、または ADD.L、SUB.L、CMP.L、NEG.L 命令の実行によりビット 27 にキャリまたはボローが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。

ビット4:ユーザビット(U)

ソフトウェア (LDC、STC、ANDC、ORC、XORC 命令) でリード/ライトできます。

ビット3:ネガティブフラグ(N)

データの最上位ビットを符号ビットとみなし、最上位ビットの値を格納します。

ビット2:ゼロフラグ(Z)

データがゼロのとき1にセットされ、ゼロ以外のとき0にクリアされます。

ビット1:オーバフローフラグ(V)

算術演算命令の実行により、オーバフローが生じたとき 1 にセットされます。それ以外のとき 0 にクリアされます。

ビット0:キャリフラグ(C)

演算の実行により、キャリが生じたとき1にセットされ、生じなかったとき0にクリアされます。キャリには次の種類があります。

- (a) 加算結果のキャリ
- (b) 減算結果のボロー
- (c)シフト/ローテートのキャリ

また、キャリフラグには、ビットアキュムレータ機能があり、ビット操作命令で使用されます。

なお、命令によってはフラグが変化しない場合があります。CCR は、LDC、STC、ANDC、ORC、XORC 命令で操作することができます。また、N、Z、V、C の各フラグは、条件分 岐命令 (Bcc) で使用されます。

各命令ごとのフラグの変化については、「付録 A.1 命令一覧」を参照してください。 また I、UI ビットについては、「第5章 割り込みコントローラ」を参照してください。

2.4.4 CPU 内部レジスタの初期値

リセット例外処理によって、CPU 内部レジスタのうち、PC はベクタからロードすることにより初期化され、CCR の I ビットは 1 にセットされますが、汎用レジスタと CCR の他のビットは初期化されません。SP (ER7)の初期値も不定です。したがって、リセット直後に、MOV.L 命令を使用して SP (ER7)の初期化を行ってください。

2.5 データ構成

H8/300H CPU は、1 ビット、4 ビット BCD、8 ビット (バイト)、16 ビット (ワード)、および 32 ビット (ロングワード) のデータを扱うことができます。

1 ビットデータはビット操作命令で扱われ、オペランドデータ (バイト) の第 n ビット (n=0、1、2、....、7) という形式でアクセスされます。

なお、DAA および DAS の 10 進補正命令では、バイトデータは 2 桁の 4 ビット BCD データとなります。

2.5.1 汎用レジスタのデータ構成

汎用レジスタのデータ構成を図2.6、図2.7に示します。




図 2.6 汎用レジスタのデータ構成 (1)




図 2.7 汎用レジスタのデータ構成 (2)

2.5.2 メモリ上でのデータ構成

メモリ上でのデータ構成を図2.8に示します。

H8/300H CPUは、メモリ上のワードデータ/ロングワードデータをアクセスすることができます。これらは、偶数番地から始まるデータに限定されます。奇数番地から始まるワードデータ/ロングワードデータをアクセスした場合、アドレスの最下位ビットは0とみなされ、1番地前から始まるデータをアクセスします。この場合、アドレスエラーは発生しません。命令コードについても同様です。




図 2.8 メモリ上でのデータ構成

なお、ER7(SP)をアドレスレジスタとしてスタックをアクセスするときは、必ずワードサイズまたはロングワードサイズでアクセスしてください。

2.6 命令セット

2.6.1 命令セットの概要

H8/300H CPUの命令は合計 62 種類あり、各命令の機能によって、表 2.1 に示すように 分類されます。

表 2.1 命令の分類

機能	命令	種類
データ転送命令	MOV、PUSH*1、POP*1、MOVTPE*2、MOVFPE*2	3
算術演算命令	ADD, SUB, ADDX, SUBX, INC, DEC, ADDS, SUBS, DAA, DAS,	18
	MULXU, MULXS, DIVXU, DIVXS, CMP, NEG, EXTS, EXTU	
論理演算命令	AND, OR, XOR, NOT	4
シフト命令	SHAL、SHAR、SHLL、SHLR、ROTL、ROTR、ROTXL、ROTXR	8
ビット操作命令	BSET、BCLR、BNOT、BTST、BAND、BIAND、BOR、BIOR、BXOR、	14
	BIXOR、BLD、BILD、BST、BIST	
分岐命令	Bcc*3、JMP、BSR、JSR、RTS	5
システム制御命令	TRAPA、RTE、SLEEP、LDC、STC、ANDC、ORC、XORC、NOP	9
ブロック転送命令	EEPMOV	1

合計 62 種類

【注】 *1 POP.W Rn、PUSH.W Rn は、それぞれ MOV.W @SP+, Rn、MOV.W Rn, @ - SPと同一です。

また、POP.L ERn、PUSH.L ERn はそれぞれ MOV.L @SP+, Rn、MOV.L Rn, @-SPと同一です。

- *2 本 LSI では使用できません。
- *3 Bcc は条件分岐命令の総称です。

2.6.2 命令とアドレッシングモードの組み合わせ

H8/300H CPUで使用可能な命令を表 2.2 に示します。

表 2.2 命令とアドレッシングモードの組み合わせ

耧							アドレッ	アドレッシングモード	<u>4</u>					
貀	命令	xx#	Rn	@ERn	@(d:16.ERn)	@(d:24.ERn)	@ERn+/@-ERn	@aa:8	@aa:16	@aa:24	@(d:8.PC)	@(d:16.PC)	@@aa:8	
1h -	NOW	BWL	BWL	BWL	BWL	BWL	BWL	В	BWL	BWL		-	-	-
- 夕 ii	POP, PUSH	,			1	ı	1	,				1		WL
12 送 <	MOVFPE,													
旧令出	MOVTPE				1	ı	ı					ı		
	ADD, CMP	BWL	BWL		1	ı	-		-			1	-	ı
	SUB	WL	BWL		1	ı	1					ı		
	ADDX, SUBX	Ф	В		1	ı	1					ı		
声	ADDS, SUBS		_	,	ı	ı	ı					ı		
釆	INC, DEC	ı	BWL			ı	ı					ı		
無	DAA, DAS	,	В			·	,					1		
뺄	MULXU,													
侣	MULXS,		Š											
⟨ ▷	DIVXU,		A M	ı		•	•							
	DIVXS													
	NEG	,	BWL		1	ı		,			,	1		
	EXTU, EXTS	,	WL		1	1	1					1		
郷 毘	AND, OR, XOR	,	BWL	1	1	ı						1		
無無	NOT		BWL			•		-	-				-	
信令														
	シフト命令	ı	BWL	1		1	ı		1	-	1	1		
ת	ビット操作命令		В	В	-	-	-	В	-	-		-	-	
₹	BCC, BSR	-	-	-	-	-	-	-	-	-	-	-	-	-
岐 侃	JMP, JSR	,			1	ı	ı	,						
⟨₽	RTS	-		-	-	1	ı	-	•		-	ı		-
	TRAPA						,			-		ı		
	RTE	-	-	-	-	•	•	-	-	-	-	-	-	
ンス	SLEEP				-		,					ı		
トイ	LDC	В	В	8	W	M	W		Μ	W		ı		
聖魯	STC		В	*	W	Μ	W		M	W		ı		
	ANDC, ORC XORC	В				ı	ı	ı	ı			ı		
	NOP						1				٠			
Ţ	プロック転送命令					ı		-	-		,	ı	-	BW

2.6.3 命令の機能別一覧

各命令の機能について表 2.3~表 2.10 に示します。各表で使用しているオペレーションの記号の意味は次のとおりです。

《オペレーションの記号》

(1) (レーノコンの旧当)	
Rd	汎用レジスタ(デスティネーション側)*
Rs	汎用レジスタ(ソース側)*
Rn	汎用レジスタ*
ERn	汎用レジスタ(32 ビットレジスタ / アドレスレジスタ)
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
CCR	コンディションコードレジスタ
N	CCR の N(ネガティブ)フラグ
Z	CCRのZ(ゼロ)フラグ
V	CCRのV(オーバフロー)フラグ
С	CCRのC(キャリ)フラグ
PC	プログラムカウンタ
SP	スタックポインタ
#IMM	イミディエイトデータ
disp	ディスプレースメント
+	加算
-	減算
×	乗算
÷	除算
	論理積
	論理和
⊕	排他的論理和
	転送
~	反転論理(論理的補数)
: 3/: 8/: 16/: 24	3/8/16/24 ビット長

【注】 * 汎用レジスタは、8 ビット(R0H~R7H、R0L~R7L)、16 ビット(R0~R7、E0~E7)、または32 ビットレジスタ / アドレスレジスタ (ER0~ER7)です。

表 2.3 データ転送命令

命令	サイズ*	機能
MOV	B/W/L	$(EAs) \longrightarrow Rd, Rs \longrightarrow (EAd)$
		汎用レジスタと汎用レジスタまたは汎用レジスタとメモリ間で
		データ転送します。また、イミディエイトデータを汎用レジスタ
		に転送します。
MOVFPE	В	(EAs) → Rd
		本 LSI では使用できません。
MOVTPE	В	Rs (EAs)
		本 LSI では使用できません。
POP	W/L	@SP+> Rn
		スタックから汎用レジスタヘデータを復帰します。
		POP.WRnはMOV.W @SP+ Rnと、またPOP.LERnはMOV.L
		@SP+ , ERn と同一です。
PUSH	W/L	Rn> @ - SP
		汎用レジスタの内容をスタックに退避します。
		PUSH.W Rn は MOV.W Rn , @ - SP と、また PUSH.L ERn は
		MOV.L ERn,@ - SP と同一です。

【注】 * サイズはオペランドサイズを示します。

В :バイト

W:ワード

L:ロングワード

表 2.4 算術演算命令

命令	サイズ*	機能
ADD	B/W/L	$Rd \pm Rs \longrightarrow Rd$ $Rd \pm \#IMM \longrightarrow Rd$
SUB		汎用レジスタと汎用レジスタ、または汎用レジスタとイミデ
		ィエイトデータ間の加減算を行います(バイトサイズでの汎用
		レジスタとイミディエイトデータ間の減算はできません。SUBX
		命令または ADD 命令を使用してください)。
ADDX	В	$Rd \pm Rs \pm C \longrightarrow Rd$, $Rd \pm \#IMM \pm C \longrightarrow Rd$
SUBX		汎用レジスタと汎用レジスタ、または汎用レジスタとイミデ
		ィエイトデータ間のキャリ付き加減算を行います。
INC	B/W/L	$Rd \pm 1 \longrightarrow Rd$, $Rd \pm 2 \longrightarrow Rd$
DEC		汎用レジスタに 1 または 2 を加減算します(バイトサイズの
		演算では1の加減算のみ可能です)。
ADDS	L	$Rd \pm 1 \longrightarrow Rd$, $Rd \pm 2 \longrightarrow Rd$, $Rd \pm 4 \longrightarrow Rd$
SUBS		32 ビットレジスタに 1、2 または 4 を加減算します。
DAA	В	Rd(10 進補正) ───→ Rd
DAS		汎用レジスタ上の加減算結果を CCR を参照して 4 ビット
		BCD データに補正します。
MULXU	B/W	Rd × Rs → Rd
		汎用レジスタと汎用レジスタ間の符号なし乗算を行います。
		8 ビット×8 ビット 16 ビット、
		16 ビット×16 ビット 32 ビットの乗算が可能です。
MULXS	B/W	Rd × Rs → Rd
		汎用レジスタと汎用レジスタ間の符号付き乗算を行います。
		8ビット×8ビット 16ビット、
		16 ビット×16 ビット 32 ビットの乗算が可能です。
DIVXU	B/W	Rd ÷ Rs → Rd
		汎用レジスタと汎用レジスタ間の符号なし除算を行います。
		16 ビット÷8 ビット 商8 ビット 余り8 ビット、
		32 ビット÷16 ビット 商 16 ビット 余り 16 ビットの除算が
		可能です。
DIVXS	B/W	Rd ÷ Rs ──→ Rd
		汎用レジスタと汎用レジスタ間の符号付き除算を行います。
		16 ビット÷8 ビット 商8 ビット 余り8 ビット、
		32 ビット÷16 ビット 商 16 ビット 余り 16 ビットの除算が
		可能です。

命令	サイズ*	機能
СМР	B/W/L	Rd - Rs、Rd - #IMM
		汎用レジスタと汎用レジスタ、または汎用レジスタとイミディ
		エイトデータ間の比較を行い、その結果を CCR に反映します。
NEG	B/W/L	0 - Rd ──→ Rd
		汎用レジスタの内容の2の補数(算術的補数)をとります。
EXTS	W/L	Rd(符号拡張) ────➤ Rd
		16 ビットレジスタの下位 8 ビットをワードサイズに符号拡張
		します。または、32 ビットレジスタの下位 16 ビットをロング
		ワードサイズに符号拡張します。
EXTU	W/L	Rd(ゼロ拡張) ────➤ Rd
		16 ビットレジスタの下位 8 ビットをワードサイズにゼロ拡張
		します。または、32 ビットレジスタの下位 16 ビットをロング
		ワードサイズにゼロ拡張します。

B:バイト

W:ワード

L:ロングワード

表 2.5 論理演算命令

命令	サイズ*	機能
AND	B/W/L	Rd Rs → Rd、Rd #IMM → Rd
		汎用レジスタと汎用レジスタ、または汎用レジスタとイミディ
		エイトデータ間の論理積をとります。
OR	B/W/L	Rd Rs → Rd、Rd #IMM → Rd
		汎用レジスタと汎用レジスタ、または汎用レジスタとイミディ
		エイトデータ間の論理和をとります。
XOR	B/W/L	Rd⊕Rs → Rd、Rd⊕#IMM → Rd
		汎用レジスタ間の排他的論理和、または汎用レジスタとイミデ
		ィエイトデータの排他的論理和をとります。
NOT	B/W/L	~Rd → Rd
		汎用レジスタの内容の1の補数(論理的補数)をとります。

B:バイト

W:ワード

L:ロングワード

表 2.6 シフト命令

命令	サイズ*	機能
SHAL	B/W/L	Rd(シフト処理) ──→ Rd
SHAR		汎用レジスタの内容を算術的にシフトします。
SHLL	B/W/L	Rd(シフト処理) → → Rd
SHLR		汎用レジスタの内容を論理的にシフトします。
ROTL	B/W/L	Rd(ローテート処理) ──→ Rd
ROTR		汎用レジスタの内容をローテートします。
ROTXL	B/W/L	Rd(ローテート処理) ──→ Rd
ROTXR		汎用レジスタの内容をキャリフラグを含めてローテートしま
		इ .

【注】 * サイズはオペランドサイズを示します。

B:バイト

W : ワード

L:ロングワード

表 2.7 ビット操作命令

命令	サイズ*	機能
BSET	В	1 ──→ (< ビット番号 > of < EAd >)
		汎用レジスタまたはメモリのオペランドの指定された 1 ビッ
		トを 1 にセットします。ビット番号は、3 ビットのイミディエイ
		トデータまたは汎用レジスタの内容下位 3 ビットで指定しま
		इ .
BCLR	В	0 ──→ (< ビット番号 > of < EAd >)
		汎用レジスタまたはメモリのオペランドの指定された 1 ビッ
		トを0にクリアします。ビット番号は、3ビットのイミディエイ
		トデータまたは汎用レジスタの内容下位 3 ビットで指定しま
		す。
BNOT	В	~ (< ビット番号 > of < EAd >)
		──→ (< ビット番号 > of < EAd >)
		汎用レジスタまたはメモリのオペランドの指定された 1 ビッ
		トを反転します。ビット番号は、3 ビットのイミディエイトデー
		タまたは汎用レジスタの内容下位3ビットで指定します。
BTST	В	~ (< ビット番号 > of < EAd >) ──→ Z
		汎用レジスタまたはメモリのオペランドの指定された 1 ビッ
		トをテストし、ゼロフラグに反映します。ビット番号は、3 ビッ
		トのイミディエイトデータまたは汎用レジスタの内容下位 3 ビ
		ットで指定します。
BAND	В	C (〈ビット番号〉 of 〈EAd〉) ──→ C
		汎用レジスタまたはメモリのオペランドの指定された 1 ビッ
		トとキャリフラグとの論理積をとり、キャリフラグに結果を格納
		します。
BIAND	В	C 〔~(<ビット番号> of <ead>)〕 ──→ C</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビッ
		トを反転し、キャリフラグとの論理積をとり、キャリフラグに結
		果を格納します。
		ビット番号は、3 ビットのイミディエイトデータで指定しま
		इ .

命令	サイズ*	機能
BOR	В	C (<ビット番号> of <ead>) ──→ C</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビッ
		トとキャリフラグとの論理和をとり、キャリフラグに結果を格納
		します。
BIOR	В	C 〔~(<ビット番号> of <ead>)〕 ──→ C</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビッ
		トを反転し、キャリフラグとの論理和をとり、キャリフラグに結
		果を格納します。
		ビット番号は、3 ビットのイミディエイトデータで指定します。
BXOR	В	C⊕(<ビット番号> of <ead>) ──→ C</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビッ
		トとキャリフラグとの排他的論理和をとり、キャリフラグに結果
		を格納します。
BIXOR	В	C⊕〔~(<ビット番号> of <ead>)〕 ──→ C</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビッ
		トを反転し、キャリフラグとの排他的論理和をとり、キャリフラ
		グに結果を格納します。
		ビット番号は、3 ビットのイミディエイトデータで指定します。
BLD	В	(<ビット番号> of <ead>)──→C</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビッ
		トをキャリフラグに転送します。
BILD	В	~(<ビット番号> of <ead>) ──→ C</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビッ
		トを反転し、キャリフラグに転送します。
		ビット番号は、3 ビットのイミディエイトデータで指定します。

命令	サイズ*	機能
BST	В	C ──→ (< ビット番号 > of < EAd >)
		汎用レジスタまたはメモリのオペランドの指定された 1 ビッ
		トにキャリフラグの内容を転送します。
BIST	В	C ──→ ~ (< ビット番号 > of < EAd >)
		汎用レジスタまたはメモリのオペランドの指定された 1 ビッ
		トに、反転されたキャリフラグの内容を転送します。
		ビット番号は、3 ビットのイミディエイトデータで指定され
		ます。

B:バイト

表 2.8 分岐命令

命令	サイズ	機能								
Bcc	-	指定した条件が原	指定した条件が成立しているとき、指定されたアドレスへ分岐							
		します。分岐条件を	を下表に示します。							
		ニーモニック	説明	分岐条件						
		BRA (BT)	Always (True)	Always						
		BRN (BF)	Never (False)	Never						
		ВНІ	Hlgh	C Z=0						
		BLS	Low or Same	C Z=1						
		Bcc (BHS)	Carry Clear (High or Same)	C = 0						
		BCS (BLO)	Carry Set (LOw)	C = 1						
		BNE Not Equal Z=0								
		BEQ EQual		Z=1						
		BVC	oVerflow Clear	V = 0						
		BVS	oVerflow Set	V = 1						
		BPL	PLus	N = 0						
		ВМІ	MInus	N = 1						
		BGE Greater or Equal N⊕V = 0								
		BLT	Less Than	N⊕V = 1						
		BGT	Greater Than	Z (N⊕V) = 0						
		BLE	Less or Equal	Z (N⊕V) =1						
JMP	-	指定されたアドレ	ノスへ無条件に分岐し	 ゚ます。						
BSR	-	指定されたアドレ	_ノ スヘサブルーチン分	岐します。						
JSR	-	指定されたアドし	_ノ スヘサブルーチン分	 ^岐します。						
RTS	-	サブルーチンから復帰します。								

表 2.9 システム制御命令

命令	サイズ*	機能
TRAPA	-	命令トラップ例外処理を行います。
RTE	-	例外処理ルーチンから復帰します。
SLEEP	-	低消費電力状態に遷移します。
LDC	B/W	(EAs) ──CCR
		ソースオペランドを CCR に転送します。CCR はバイトサイ
		ズですが、メモリからの転送のときデータのリードはワードサ
		イズで行われます。
STC	B/W	CCR → (EAd)
		CCR の内容をデスティネーションのロケーションに転送しま
		す。CCR はバイトサイズですが、メモリへの転送のときデータ
		のライトはワードサイズで行われます。
ANDC	В	CCR #IMM → CCR
		CCR とイミディエイトデータの論理積をとります。
ORC	В	CCR #IMM → CCR
		CCR とイミディエイトデータの論理和をとります。
XORC	В	CCR⊕#IMM ——→ CCR
		CCR とイミディエイトデータの排他的論理和をとります。
NOP	-	PC + 2 → PC
		PC のインクリメントだけを行います。

B :バイト W :ワード

表 2.10 ブロック転送命令

命令	サイズ	機能
EEPMOV.B	-	if R4L 0 then
		Repeat @ER5 +
		Until R4L = 0
		else next;
EEPMOV.W	-	if R4 0 then
		Repeat @ER5 + → @ER6 + 、R4 - 1 → R4
		Until R4 = 0
		else next;
		ブロック転送命令です。ER5 で示されるアドレスから始ま
		り、R4Lまたは R4 で指定されるバイト数のデータを、ER6 で
		示されるアドレスのロケーションへ転送します。転送終了後、
		次の命令を実行します。

2.6.4 命令の基本フォーマット

H8/300H CPUの命令は、2 バイト (ワード)を単位にしています。各命令はオペレーションフィールド (OP)、レジスタフィールド (r)、EA 拡張部 (EA) およびコンディションフィールド (cc) から構成されています。

(1) オペレーションフィールド

命令の機能を表し、アドレッシングモードの指定、オペランドの処理内容を指定します。命令の先頭 4 ビットを必ず含みます。2 つのオペレーションフィールドを持つ場合もあります。

(2) レジスタフィールド

汎用レジスタを指定します。アドレスレジスタのとき 3 ビット、データレジスタのとき 3 ビットまたは 4 ビットです。2 つのレジスタフィールドを持つ場合、またはレジスタフィールドを持たない場合もあります。

(3) EA 拡張部

イミディエイトデータ、絶対アドレスまたはディスプレースメントを指定します。8 ビット、16 ビット、32 ビットです。24 ビットアドレスおよびディスプレースメント は上位8 ビットをすべて0 (H'00) とした32 ビットデータとして扱われます。

(4) コンディションフィールド

Bcc 命令の分岐条件を指定します。

図2.9に命令フォーマットの例を示します。




図 2.9 命令フォーマット

2.6.5 ビット操作命令使用上の注意

BSET、BCLR、BNOT、BST、BIST の各命令は、バイト単位でデータをリードし、ビット操作後に再びバイト単位でデータをライトします。したがって、ライト専用ビットを含むレジスタ、またはポートに対してこれらの命令を使用する場合には注意が必要です。

動作順序		動作内容
1	リード	指定したアドレスのデータ(バイト単位)をリードします。
2	ビット操作	リードしたデータの指定された1ビットを操作します。
3	ライト	指定したアドレスに操作したデータ(バイト単位)をライトします。

ポート4の DDR に、BCLR 命令を実行した例を示します。

 $P4_7$ 、 $P4_6$ は入力ポートに設定され、 $P4_5 \sim P4_0$ は出力ポートに設定されているとします。 ここで、BCLR 命令で、 $P4_0$ を入力ポートにする例を示します。

(1) BCLR 命令を実行前

	P4 ₇	P4 ₆	P4 ₅	P4 ₄	P4 ₃	P4 ₂	P4 ₁	P4 ₀
入出力	入力	入力	出力	出力	出力	出力	出力	出力
DDR	0	0	1	1	1	1	1	1

(2) BCLR 命令を実行

BCLR #0 , @P4DDR DDR に対して BCLR 命令を実行します。

(3) BCLR 命令を実行後

	P4 ₇	P4 ₆	P4 ₅	P4 ₄	P4 ₃	P4 ₂	P4 ₁	P4 ₀
入出力	出力	入力						
DDR	1	1	1	1	1	1	1	0

(4) BCLR 命令の動作説明

BCLR 命令を実行すると、CPUは、最初にP4DDR をリードします。

P4DDR はライト専用レジスタですので、CPUは H'FF をリードします。

したがって、この例では、DDR は H'3F ですが、CPU がリードしたデータは H'FF となります。

次に、CPU は、リードしたデータのビット 0 を 0 にクリアして、データを H'FE に変更します。

最後に、このデータ (HFE)をDDRに書き込んで、BCLR命令を終了します。

その結果、 $P4_0$ は、DDR が 0 になり、入力ポートになります。 しかし、入力ポートであったビット 7、6 の DDR が 1 になって、出力ポートに変化してしまいます。

また、内部 I/O レジスタのフラグを 0 にクリアするために、BCLR 命令を使用することができます。この場合、割り込み処理ルーチンなどで当該フラグが 1 にセットされていることが明らかであれば、事前に当該フラグをリードする必要はありません。

2.7 アドレッシングモードと実効アドレスの計算方法

2.7.1 アドレッシングモード

H8/300H CPUは、表 2.11に示すように、8 種類のアドレッシングモードをサポートしています。命令ごとに、使用できるアドレッシングモードは異なります。

演算命令では、レジスタ直接、およびイミディエイトが使用できます。

転送命令では、プログラムカウンタ相対とメモリ間接を除くすべてのアドレッシングモードが使用できます。

また、ビット操作命令では、オペランドの指定にレジスタ直接、レジスタ間接、および 絶対アドレス(@aa:8)が使用できます。さらに、オペランド中のビット番号を指定する ためにレジスタ直接(BSET、BCLR、BNOT、BTST の各命令)、およびイミディエイト (3ビット)が独立して使用できます。

秋 2.11 ノーレンンノ C 1 発収					
No	アドレッシングモード	記号			
(1)	レジスタ直接	Rn			
(2)	レジスタ間接	@ERn			
(3)	ディスプレースメント付きレジスタ間接	@(d:16, ERn) / @(d:24, ERn)			
(4)	ポストインクリメントレジスタ間接	@ERn +			
	プリデクリメントレジスタ間接	@ - ERn			
(5)	絶対アドレス	@aa:8 / @aa:16 / @aa:24			
(6)	イミディエイト	#xx:8 / #xx:16 / #xx:32			
(7)	プログラムカウンタ相対	@(d:8,PC) / @(d:16, PC)			
(8)	メモリ間接	@@aa:8			

表 2.11 アドレッシングモードー覧表

(1) レジスタ直接 Rn

命令コードのレジスタフィールドで指定されるレジスタ(8ビット、16ビットまたは 32ビット)がオペランドとなります。

8ビットレジスタとしてはROH~R7H、ROL~R7Lを指定可能です。

16 ビットレジスタとしては R0~R7、E0~E7 を指定可能です。

32 ビットレジスタとしては ER0~ER7 を指定可能です。

(2) レジスタ間接 @ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。

- (3) ディスプレースメント付きレジスタ間接 @(d:16, ERn) / @(d:24, ERn) 命令コードのレジスタフィールドで指定されるアドレスレジスタ(ERn) の内容に、命令コード中に含まれる 16 ビットディスプレースメントまたは 24 ビットディスプレースメントを加算した内容の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。加算に際して、16 ビットディスプレースメントは符号拡張されます。
- (4) ポストインクリメントレジスタ間接@ERn + / プリデクリメントレジスタ間接 @ - ERn
 - ・ポストインクリメントレジスタ間接 @ERn+

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。

その後、アドレスレジスタの内容(32 ビット)に1、2 または4 が加算され、加算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4 がそれぞれ加算されます。ワードサイズ/ロングワードサイズのとき、レジスタの内容が偶数となるようにしてください。

・プリデクリメントレジスタ間接 @ - ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容から 1、2 または 4 を減算した内容の下位 24 ビットをアドレスとして、メモリ上のオペランドを指定します。

その後、減算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4がそれぞれ減算されます。ワードサイズ、ロングワードサイズのとき、アドレスレジスタの内容が偶数となるようにしてください。

(5) 絶対アドレス @aa:8/@aa:16/@aa:24

絶対アドレスのアクセス範囲を表 2.12 に示します。

命令コード中に含まれる絶対アドレスで、メモリ上のオペランドを指定します。 絶対アドレスは8ビット(@aa:8)、16ビット(@aa:16)、または24ビット(@aa:24) です。

8 ビット絶対アドレスの場合、上位 16 ビットはすべて 1 (H'FFFF) となります。 16 ビット絶対アドレスの場合、上位 8 ビットは符号拡張されます。 24 ビット絶対アドレスの場合、全アドレス空間をアクセスできます。

表 2.12 絶対アドレスのアクセス範囲

絶対アドレス	1M バイトモード	16M バイトモード
8ビット	H'FFF00 ~ H'FFFFF	H'FFFF00 ~ H'FFFFFF
(@aa:8)	(1048320 ~ 1048575)	(16776960 ~ 16777215)
16 ビット	H'00000 ~ H'07FFF,H'F8000 ~ H'FFFFF	H'000000 ~ H'007FFF,H'FF8000 ~ H'FFFFF
(@aa:16)	(0 ~ 32767,1015808 ~ 1048575)	(0 ~ 32767,16744448 ~ 16777215)
24 ビット	H'00000 ~ H'FFFFF	H'000000 ~ H'FFFFF
(@aa:24)	(0 ~ 1048575)	(0 ~ 16777215)

(6) イミディエイト #xx:8/#xx:16/#xx:32

命令コードの中に含まれる 8 ビット (#xx:8)、16 ビット (#xx:16)、または 32 ビット (#xx:32)のデータを直接オペランドとして使用します。

なお、ADDS、SUBS、INC、DEC命令では、イミディエイトデータが命令コード中に暗黙的に含まれます。ビット操作命令では、ビット番号を指定するための3ビットのイミディエイトデータが、命令コード中に含まれる場合があります。また、TRAPA命令ではベクタアドレスを指定するための2ビットのイミディエイトデータが、命令コード中に含まれます。

(7) プログラムカウンタ相対 @(d:8,PC)/@(d:16,PC)

Bcc、BSR 命令で使用されます。

PCの内容で指定される24ビットのアドレスに、命令コード中に含まれる8ビット、または16ビットディスプレースメントを加算して、24ビットの分岐アドレスを生成します。加算に際して、ディスプレースメントは24ビットに符号拡張されます。また加算されるPCの内容は次の命令の先頭アドレスとなっていますので、分岐可能範囲は分岐命令に対して-126~+128バイト(-63~+64ワード)または-32766~+32768バイト(-16383~+16384ワード)です。このとき、加算結果が偶数となるようにしてください。

(8) メモリ間接 @@aa:8

JMP、JSR 命令で使用されます。

命令コードの中に含まれる8ビット絶対アドレスでメモリ上のオペランドを指定し、この内容を分岐アドレスとして分岐します。メモリ上のオペランドはロングワードサイズで指定します。このうち先頭1バイトは無視され、24ビット長の分岐アドレスを生成します。図2.10にメモリ間接による分岐アドレスの指定方法を示します。

8 ビット絶対アドレスの上位のビットはすべて 0 (H'0000) となりますので、分岐アドレスを格納できるのは 0~255 (H'000000~H'0000FF) 番地です。

ただし、この内の先頭領域は例外処理ベクタ領域と共通になっていますから注意してください。

詳細は「第5章 割り込みコントローラ」を参照してください。




図 2.10 メモリ間接による分岐アドレスの指定

ワードサイズ、またはロングワードサイズでメモリを指定する場合、および分岐アドレスを指定する場合に奇数アドレスを指定すると、最下位ビットは0とみなされ、1番地前から始まるデータまたは命令コードをアクセスします(「2.5.2 メモリ上でのデータ構成」を参照してください)。

2.7.2 実効アドレスの計算方法

各アドレッシングモードにおける実効アドレス (EA: Effective Address)の計算方法を表 2.13 に示します。

1M バイトモードの場合、計算結果の上位 4 ビットは無視され、20 ビットの実効アドレスを生成します。






表 2.13 実行アドレス計算方法





【記号説明】 r、rm、m:レジスタフィールド OP : オペレーションフィールド disp : ディスプレースメント IMM : イミディエイトデータ abs :: 絶対アドレス

2.8 処理状態

2.8.1 概要

H8/300H CPUの処理状態には、プログラム実行状態、例外処理状態、低消費電力状態、 リセット状態、およびバス権解放状態の5種類があります。さらに、低消費電力状態には、 スリープモード、ソフトウェアスタンバイモード、およびハードウェアスタンバイモード があります。処理状態の分類を図2.11に、各状態間の遷移を図2.13に示します。




図 2.11 処理状態の分類

2.8.2 プログラム実行状態

CPUがプログラムを順次実行している状態です。

2.8.3 例外処理状態

リセット、割り込み、またはトラップ命令の例外処理要因によって起動され、CPUが通常の処理状態の流れを変え、例外処理ベクタテーブルからスタートアドレスを取り出し、その番地に分岐する過度的な状態です。割り込みおよびトラップ命令例外処理では、SP(ER7)を参照して、PCおよびCCRの退避を行います。

(1) 例外処理の種類と優先度

例外処理には、リセット、割り込み、およびトラップ命令があります。表 2.14 に、 例外処理の種類と優先度を示します。トラップ命令例外処理は、プログラム実行状態 で常に受け付けられます。

優先度	例外処理要因	例外処理検出タイミング	例外処理開始タイミング
高	リセット	クロック同期	RES 端子が Low レベルから High レベルに
			変化すると、直ちに例外処理を開始します。
	割り込み	命令の実行終了時または例	割り込み要求が発生すると、命令の実行終了
		外処理終了時*	時または例外処理終了時に例外処理を開始
			します。
	トラップ命令	TRAPA 命令実行時	トラップ(TRAPA)命令を実行すると、例
低			外処理を開始します。

表 2.14 例外処理の種類と優先度

【注】 * ANDC、ORC、XORC、LDC 命令の実行終了時点、またはリセット例外処理の終了時点では、割り込み要因の検出を行いません。

例外処理要因は、図2.12に示すように分類されます。

例外処理要因とベクタ番号ならびにベクタアドレスの詳細は「第4章 例外処理」および「第5章 割り込みコントローラ」を参照してください。




図 2.12 例外処理要因の分類




図 2.13 状態遷移図

2.8.4 例外処理の動作

(1) リセット例外処理の動作

リセット例外処理は、最も優先度の高い例外処理です。RES 端子を Low レベルにしてリセット状態にした後、RES 端子を High レベルにすると、リセット例外処理が起動されます。リセット例外処理が起動されると、CPU は、例外処理ベクタテーブルからスタートアドレスを取り出し、その番地からプログラムの実行を開始します。リセット例外処理実行中、および終了後は、NMI を含めたすべての割り込みが禁止されます。

(2)割り込み例外処理およびトラップ命令例外処理の動作

これらの例外処理が起動されると、CPU は SP (ER7)を参照して PC と CCR をスタックに退避します。次に、SYSCR の UE ビットが 1 のときは CCR の 1 ビットが 1 にセットされ、UE ビットが 0 のときは CCR の 1 ビット、UI ビットが 1 でもれます。

その後、例外処理ベクタテーブルからスタートアドレスを取り出して分岐します。 例外処理終了後のスタックの構造を図 2.14 に示します。




図 2.14 例外処理終了後のスタック状態

2.8.5 バス権解放状態

CPU 以外のバスマスタによるバス権要求に対して、バス権を解放した状態です。CPU 以外のバスマスタには DMA コントローラ、DRAM インタフェース、および外部バスマス タがあります。

バス権解放状態では、CPUは内部動作を除き、停止します。また、割り込みも受け付けられません。詳細は「6.10 バスアービタ」を参照してください。

2.8.6 リセット状態

RES 端子が Low レベルになると、実行中の処理はすべて中止され、CPU はリセット状態になります。リセットによって CCR の I ビットが 1 にセットされます。リセット状態ではすべての割り込みが禁止されます。

RES 端子を Low レベルから High レベルにすると、リセット例外処理が開始されます。 ウォッチドッグタイマのオーバフローによって、リセット状態とすることもできます。 詳細は「第 12 章 ウォッチドッグタイマ」を参照してください。

2.8.7 低消費電力状態

低消費電力状態は CPU の動作を停止して、消費電力を下げる状態です。スリープモード、ソフトウェアスタンバイモード、ハードウェアスタンバイモードがあります。

(1) スリープモード

スリープモードは、SYSCR の SSBY ビットを 0 にクリアした状態で、SLEEP 命令を 実行することによって遷移するモードです。CPU の動作は、SLEEP 命令実行直後で停 止します。CPU の内部レジスタの内容は保持されます。

(2) ソフトウェアスタンバイモード

ソフトウェアスタンバイモードは、SYSCR の SSBY ビットを 1 にセットした状態で、 SLEEP 命令を実行することによって遷移するモードです。

CPUおよびクロックをはじめ内蔵周辺モジュールのすべての動作が停止します。内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限り CPUの内部レジスタの内容および内蔵 RAM の内容は保持されます。また、I/Oポートの状態も保持されます。

(3) ハードウェアスタンバイモード

ハードウェアスタンバイモードは、STBY 端子を Low レベルにすることによって遷移するモードです。ソフトウェアスタンバイモードと同様に、CPU およびすべてのクロックは停止し、内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限り、内蔵 RAM の内容は保持されます。

低消費電力状態についての詳細は、「第 20 章 低消費電力状態」を参照してください。

2.9 基本動作タイミング

2.9.1 概要

H8/300H CPUは、クロック()を基準に動作しています。 の立ち上がりから次の立ち上がりまでの1単位をステートと呼びます。メモリサイクルまたはバスサイクルは、2または3ステートで構成され、内蔵メモリ、内蔵周辺モジュール、または外部アドレス空間によってそれぞれ異なるアクセスを行います。外部アドレス空間のアクセスについては、バスコントローラで設定することができます。

2.9.2 内蔵メモリアクセスタイミング

内蔵メモリのアクセスは、2 ステートアクセスを行います。このとき、データバス幅は 16 ビットで、バイトおよびワードサイズのアクセスが可能です。内蔵メモリアクセスサイ クルを図 2.15 に、端子状態を図 2.16 に示します。




図 2.15 内蔵メモリアクセスサイクル




図 2.16 内蔵メモリアクセス時の端子状態

2.9.3 内蔵周辺モジュールアクセスタイミング

内蔵周辺モジュールのアクセスは3ステートで行われます。このとき、データバス幅は8ビットまたは16ビットであり、内部I/Oレジスタにより異なります。内蔵周辺モジュールアクセスタイミングを図2.17に、端子状態を図2.18に示します。




図 2.17 内蔵周辺モジュールアクセスサイクル




図 2.18 内蔵周辺モジュールアクセス時の端子状態

2.9.4 外部アドレス空間アクセスタイミング

外部アドレス空間は8つのエリア (エリア0~7) に分割されており、バスコントローラの設定により、各エリアごとにデータバス幅 (8 ビットまたは16 ビット)とアクセスステート (2 ステートまたは3 ステート) の選択ができます。

詳細は「第6章 バスコントローラ」を参照してください。

3. MCU 動作モード

第3章 目次

3.1	概要		71
	3.1.1	動作モードの種類の選択	71
	3.1.2	レジスタ構成	72
3.2	モードコントロー	ルレジスタ (MDCR)	73
3.3	システムコントロ	ールレジスタ (SYSCR)	74
3.4	各動作モードの説	明	77
	3.4.1	モード1	77
	3.4.2	モード2	77
	3.4.3	モード3	77
	3.4.4	モード4	77
	3.4.5	モード5	77
	3.4.6	モード7	78
3.5	各動作モードにおり	ける端子機能	79
3.6	各動作モードのメ [:]	モリマップ	80
	3.6.1	リザーブ領域について	80

3.1 概要

3.1.1 動作モードの種類の選択

本 LSI には、6 種類の動作モード(モード $1 \sim 5$ 、7)があります。これらのモードは、モード端子 ($MD_2 \sim MD_0$) を表 3.1 のように設定することによってバスモードの初期状態とアドレス空間を選択することができます。

動作モード	ţ.	端子 設定	Ē	内容			
	MD ₂	MD_1	MD _o	アドレス空間	バスモード	内蔵 ROM	内蔵 RAM
					初期状態*1		
-	0	0	0	-	-	-	-
モード1	0	0	1	拡張モード	8 ビット	無効	有効*2
モード2	0	1	0	拡張モード	16 ビット	無効	有効*2
モード3	0	1	1	拡張モード	8 ビット	無効	有効*2
モード4	1	0	0	拡張モード	16 ビット	無効	有効*2
モード5	1	0	1	拡張モード	8 ビット	有効	有効*2
-	1	1	0	-	-	-	-
モード7	1	1	1	シングルチップ	-	有効	有効
				アドバンストモード			

表 3.1 動作モードの種類の選択

【注】 *1 モード 1~5 において、バス幅コントロールレジスタ (ABWCR)を設定することによりデータバス幅をエリアごとに 8 ビットデータバスまたは 16 ビットデータバスにすることができます。

詳細は、「第6章 バスコントローラ」を参照してください。

*2 SYSCR の RAME ビットを 0 にクリアすると外部アドレス空間に切り替わります。

アドレス空間は、1M バイト / 16M バイトのいずれかを選択することができます。外部 データバスのバス幅は ABWCR により、8 ビット / 16 ビットバスモードのいずれかになり ます。すべてのエリアを 8 ビットアクセス空間に設定した場合、8 ビットバスモードとなります。詳細は「第6章 バスコントローラ」を参照してください。

モード $1\sim4$ は、外部メモリおよび周辺デバイスをアクセスすることができる内蔵 ROM 無効拡張モードです。

モード 1、2 でサポートするアドレス空間は、最大 1M バイトです。また、モード 3、4 でサポートするアドレス空間は、最大 16M バイトです。

モード5は、外部メモリおよび周辺デバイスをアクセスすることができる内蔵 ROM 有

効拡張モードです。モード5でサポートするアドレス空間は、最大16Mバイトです。

モード 7 は、内蔵 ROM と RAM、内部 I/O レジスタで動作するシングルチップモードです。すべてのポートを使用することができます。モード 7 でサポートするアドレス空間は最大 1M バイトです。

モード $1 \sim 5$ 、7以外は、本 LSI では使用できません。したがって、モード端子は必ずモード $1 \sim 5$ 、7になるように設定してください。

モード端子は、動作中に変化させないでください。

3.1.2 レジスタ構成

本 LSI にはモード端子 ($MD_2 \sim MD_0$) の状態が反映される MDCR と、動作を制御する SYSCR があります。レジスタ構成を表 3.2 に示します。


表 3.2 レジスタ構成

アドレス*	名 称	略称	R/W	初期値
H'EE011	モードコントロールレジスタ	MDCR	R	不定
H'EE012	システムコントロールレジスタ	SYSCR	R/W	H'09

【注】 * アドバンストモード時のアドレス下位20ビットを示しています。

3.2 モードコントロールレジスタ (MDCR)

MDCR は8ビットのリード専用のレジスタで、本LSIの現在の動作モードをモニタするのに用います。



【注】 * MD₂~MD₀端子により決定されます。

ビット7、6: リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット5~3: リザーブビット

リザーブビットです。リードすると常に0が読み出されます。ライトは無効です。


ビット2~0: モードセレクト2~0 (MDS2~0)

これらのビットは、モード端子 $(MD_2 \sim MD_0)$ のレベルを反映した値 (現在の動作モード) を示しています。 $MDS2 \sim MDS0$ ビットは $MD_2 \sim MD_0$ 端子にそれぞれ対応します。これらのビットは、リード専用でライトは無効です。MDCR をリードすると、モード端子 $(MD_2 \sim MD_0)$ のレベルがこれらのビットにラッチされます。

【注】 フラッシュメモリ内蔵品には、フラッシュメモリを書き換えるブートモードがあります。このブートモードの時には、MDS2 ビットには MD_2 端子のレベルの値が反映されています。

3.3 システムコントロールレジスタ (SYSCR)

SYSCR は8ビットのレジスタで本LSIの動作を制御します。



<u>ソフトウェアスタンバイ</u> ソフトウェアスタンバイモードへの遷移を指定するビットです。

ビット7: ソフトウェアスタンバイ(SSBY)

ソフトウェアスタンバイモードへの遷移を指定します(ソフトウェアスタンバイモード については「第20章 低消費電力状態」を参照してください)。

なお、外部割り込みによりソフトウェアスタンバイモードが解除され、通常動作に遷移 したとき、このビットは1にセットされたままです。クリアする場合は、0をライトして ください。

ビット7	説明	
SSBY		
0	SLEEP 命令実行後、スリープモードに遷移	(初期値)
1	SLEEP 命令実行後、ソフトウェアスタンパイモードに遷移	

ビット6~4: スタンバイタイマセレクト2~0 (STS2~0)

外部割り込みによって、ソフトウェアスタンバイモードを解除する場合に、内部クロックが安定するまで CPU と内蔵周辺モジュールが待機する時間を指定します。

水晶発振の場合、動作周波数に応じて待機時間が 7ms 以上となるように指定してください。

待機時間の設定については、「20.4.3 ソフトウェアスタンバイモード解除後の発振安 定待機時間の設定」を参照してください。

ビット6	ビット5	ビット4	説明
STS2	STS1	STS0	
0	0	0	待機時間 = 8192 ステート (初期値)
0	0	1	待機時間 = 16384 ステート
0	1	0	待機時間 = 32768 ステート
0	1	1	待機時間 = 65536 ステート
1	0	0	待機時間 = 131072 ステート
1	0	1	待機時間 = 262144 ステート
1	1	0	待機時間 = 1024 ステート
1	1	1	使用禁止

ビット3: ユーザビットイネーブル(UE)

CCR の UI ビットをユーザビットとして使用するか、割り込みマスクビットとして使用するかを選択します。

ビット3	説 明	
UE		
0	CCRのUIビットを、割り込みマスクビットとして使用	
1	CCR の UI ビットを、ユーザビットとして使用	(初期値)

ビット2: NMI エッジセレクト (NMIEG)

NMI端子の入力エッジ選択を行います。

ビット2	説明	
NMIEG		
0	NMI 入力の立ち下がりエッジで割り込み要求を発生	(初期値)
1	 NMI 入力の立ち上がりエッジで割り込み要求を発生	

ビット1:ソフトウェアスタンバイ出力ポートイネーブル(SSOE)

ソフトウェアスタンバイモード時にアドレスバス、バス制御信号 ($\overline{CS}_0 \sim \overline{CS}_7$ 、 \overline{AS} 、 \overline{RD} 、 \overline{HWR} 、 \overline{LWR} 、 \overline{UCAS} 、 \overline{LCAS} 、 \overline{RFSH}) の出力を保持または High 固定するか、ハイインピーダンスにするかを指定します。

ビット1	説明
SSOE	
0	ソフトウェアスタンバイモード時、アドレスバス、バス制御信号はすべてハイイン
	ピーダンス (初期値)
1	ソフトウェアスタンバイモード時、
	アドレスバス:出力状態を保持
	バス制御信号: High 固定

ビット0: RAMイネーブル(RAME)

内蔵 RAM の有効 / 無効を選択します。RAME ビットは、 \overline{RES} 端子の立ち上がりエッジでイニシャライズされます。ソフトウェアスタンバイモードでは、イニシャライズされません。

ビット0	説 明	
RAME		
0	内蔵 RAM の無効	
1	内蔵 RAM の有効	(初期値)

3.4 各動作モードの説明

3.4.1 モード1

ポート 1、2、5 の機能がアドレス端子 $A_{19} \sim A_0$ となり、最大 1M バイトのアドレス空間をアクセスできます。リセット直後は8 ビットバスモードとなり、すべてのエリアは8 ビットアクセス空間となります。ただし、ABWCR により少なくとも1 つのエリアを16 ビットアクセス空間に設定した場合には、16 ビットバスモードとなります。

3.4.2 モード2

ポート 1、2、5 の機能がアドレス端子 A_{19} ~ A_0 となり、最大 1M バイトのアドレス空間をアクセスできます。リセット直後は 16 ビットバスモードとなり、すべてのエリアは 16 ビットアクセス空間となります。ただし、ABWCR によりすべてのエリアを 8 ビットアクセス空間に設定した場合には、8 ビットバスモードとなります。

3.4.3 モード3

ポート 1、2、5 およびポート A の一部の機能がアドレス端子 A_{23} ~ A_0 となり、最大 16M バイトのアドレス空間をアクセスできます。バスモードはリセット直後に 8 ビットバスモードとなり、すべてのエリアは 8 ビットアクセス空間となります。ただし、ABWCR により少なくとも 1 つのエリアを 16 ビットアクセス空間に設定した場合には、16 ビットバスモードとなります。 A_{23} ~ A_{21} は、バスリリースコントロールレジスタ (BRCR)のビット 7 ~ 5 に 0 をライトすると有効になります(本モードでは A_{20} は常に出力となります)。

3.4.4 モード4

ポート 1、2、5 およびポート A の一部の機能がアドレス端子 A_{23} \sim A_0 となり、最大 16M バイトのアドレス空間をアクセスできます。バスモードはリセット直後に 16 ビットバスモードとなり、すべてのエリアは 16 ビットアクセス空間となります。ただし、ABWCR によりすべてのエリアを 8 ビットアクセス空間に設定した場合には、8 ビットバスモードとなります。 A_{23} \sim A_{21} は、BRCR のビット 7 \sim 5 に 0 をライトすると有効になります(本モードでは A_{20} は常に出力となります)。

3.4.5 モード5

ポート 1、2、5 およびポート A の一部の機能がアドレス端子 A_{23} \sim A_0 となり、最大 16M バイトのアドレス空間をアクセスできます。リセット直後は入力ポートになっています。 したがってポート 1、2、5 をアドレスバスとして使用する場合は、各々の対応するデータ ディレクションレジスタ (P1DDR、P2DDR、P5DDR)を 1 にセットして、ポート 1、2、5 を出力に設定してください。また、 A_{23} \sim A_{20} を出力する場合には、BRCR のビット 7 \sim 4 に 0 をライトしてください。

フラッシュメモリ内蔵品では、フラッシュメモリを書き換えることのできるオンボード プログラミングモードをサポートします。

バスモードはリセット直後に、8 ビットバスモードとなり、すべてのエリアは 8 ビットアクセス空間となります。ただし、ABWCR により、少なくとも 1 つのエリアを 16 ビットアクセス空間に設定した場合には、16 ビットバスモードとなります。

3.4.6 モード7

内蔵 ROM と RAM、内部 I/O レジスタで動作するモードです。すべてのポートを使用することができます。

モード 7 はアドレス空間が 1M バイトとなります。

フラッシュメモリ内蔵品では、フラッシュメモリを書き換えることのできるオンボード プログラミングモードをサポートします。

3.5 各動作モードにおける端子機能

動作モードによりポート $1 \sim 5$ 、A、およびポート 6_7 の端子機能が切り替わります。各動作モードにおける端子機能の一覧を表 3.3 に示します。

表 3.3	合動作セード	におけるホー	►1~5、A	、およひホート	~67の機能

ポート	モード 1	モード2	モード3	モード4	モード 5	モード7
ポート1	$A_7 \sim A_0$	A ₇ ~ A ₀	A ₇ ~ A ₀	A ₇ ~ A ₀	P1 ₇ ~ P1 ₀ * ²	P1 ₇ ~ P1 ₀
ポート2	A ₁₅ ~ A ₈	A ₁₅ ~ A ₈	A ₁₅ ~ A ₈	A ₁₅ ~ A ₈	P2 ₇ ~ P2 ₀ * ²	P2 ₇ ~ P2 ₀
ポート3	D ₁₅ ~ D ₈	D ₁₅ ~ D ₈	D ₁₅ ~ D ₈	D ₁₅ ~ D ₈	D ₁₅ ~ D ₈	P3 ₇ ~ P3 ₀
ポート4	P4 ₇ ~ P4 ₀ *1	D ₇ ~ D ₀ * ¹	P4 ₇ ~ P4 ₀ *1	D ₇ ~ D ₀ * ¹	P4 ₇ ~ P4 ₀ *1	P4 ₇ ~ P4 ₀
ポート 5	A ₁₉ ~ A ₁₆	A ₁₉ ~ A ₁₆	A ₁₉ ~ A ₁₆	A ₁₉ ~ A ₁₆	P5 ₃ ~ P5 ₀ * ²	P5 ₃ ~ P5 ₀
ポート 67	*5	*5	*5	*5	*5	6 ₇ * ⁵
ポートA	PA ₇ ~ PA ₄	PA ₇ ~ PA ₄	PA ₆ ~ PA ₄ ,	PA ₆ ~ PA ₄ ,	PA ₇ ~ PA ₄ * ⁴	PA ₇ ~ PA ₄
			A ₂₀ * ³	A ₂₀ * ³		

- 【注】 *1 初期状態を示しています。ABWCRの設定により、バスモードを切り替えることができます。8 ビットモード時には $P4_7 \sim P4_0$ に、16 ビットバスモード時には $D_7 \sim D_0$ となります。
 - *2 初期状態を示しています。各々対応するデータディレクションレジスタ(P1DDR、P2DDR、P5DDR)を1に設定することにより、アドレスバスとなります。
 - *3 初期状態を示しています。 A_{20} は常にアドレス出力です。 $PA_6 \sim PA_4$ は、BRCR のビット $7 \sim 5$ に 0 をライトすることにより $A_{20} \sim A_{21}$ 出力になります。
 - *4 初期状態を示しています。 $PA_7 \sim PA_4$ は、BRCR のビット $7 \sim 4$ に 0 をライトすることにより $A_{23} \sim A_{20}$ 出力になります。
 - *5 初期状態を示しています。モード 1 \sim 5 時、 は MSTCRHのビット 7 に 1 をライトすることにより P6 $_7$ になります。モード 7 時、P6 $_7$ は MSTCRH のビット 7 に 0 をライトすることにより 出力になります。

3.6 各動作モードのメモリマップ

本 LSI のメモリマップを図 3.1、図 3.2 に示します。 アドレス空間は 8 エリアに分割されています。

BCR の EMC ビットを書き換えることにより、2 種類のメモリマップを選択可能です。 詳細は「6.2.5 バスコントロールレジスタ」を参照してください。

モード 1 とモード 2、モード 3 とモード 4 ではそれぞれバスモードの初期状態が異なります。

また、モード 1、2、7(1M バイトモード)とモード 3、4、5(16M バイトモード)で、 内蔵 RAM および内部 I/O レジスタの配置が異なります。また、CPU のアドレッシングモードのうち、絶対アドレス 8 ビット / 16 ビット (@aa:8/@aa:16) で指定できる範囲が異なります。

3.6.1 リザーブ領域について

本LSIのメモリマップ上にはリード/ライトアクセスが禁止されているリザーブ領域があります。下記のリザーブ領域にアクセスした場合、正常動作が保証されないので注意してください。

(1)内部 I/O レジスタ空間のリザーブ領域

H8/3069Fの内部 I/O レジスタ空間にはアクセス禁止のリザーブ領域があります。詳細は、「付録 B 内部 I/O レジスター覧」を参照してください。

(内扈	域ROM無効拡張1Mバ	ベイトモー	۲)	(内蔵F	ROM無効拡張16Mハ	(イトモード)
H'00000	ベクタエリア	リ間接 ドレス	が シ エ	H'000000	ベクタエリア	リボーが配って、大口で、大口で、大口で、大口で、大口で、大口で、大口で、大口で、大口で、大口で
H'000FF		メード	- - 絶対アドレス16ビッ	H'0000FF		メモリョン 公長アドレ 公長アドレ おびし アンドレ スポート アンス・アンス・アンス・アンス・アン・アン・アン・アン・アン・アン・アン・アン・アン・アン・アン・アン・アン・
H'07FFF			1年2月1日	H'007FFF		↓ · · · · · · · · · · · · · · · · · · ·
H'1FFFF		エリアの)			エリア0
H'20000 H'3FFFF H'40000		エリア1		H'1FFFF H'200000		
H'5FFFF H'60000	 外部アドレス空間	エリア2 エリア3		H'3FFFFF		エリア1
H'7FFFF H'80000 H'9FFFF		エリア4	 	H'400000		エリア2
H'A0000 H'BFFFF H'C0000		エリア5		H'5FFFFF H'600000		
H'DFFFF H'E0000		エリア6 エリア7		H'7FFFF	外部アドレス空間 	エリア3
H'EE000	内部I/Oレジスタ (1)			H'800000		エリア4
H'EE0FF	外部アドレス空間			H'9FFFFF H'A00000		
H'F8000				H'BFFFFF H'C00000		エリア5
H'FBF20 H'FFF00	内蔵RAM*	<u></u>	<u>ي</u> 7			エリア6
H'FFF1F H'FFF20	内部I/Oレジスタ	₹8ビッ	ドレス16ビッ	H'DFFFFF H'E00000		エリア7
H'FFFE9 H'FFFEA	(2)	7 F L Z8	۲ ۲ 7	H'FEE000	内部I/Oレジスタ	
H'FFFFF	外部アドレス空間	¥ な な	絶対ア	H'FEE0FF	(1)	
				H'FF8000	外部アドレス空間 	· · · · · · · · · · · · · · · · · · ·
				H'FFBF20	内蔵RAM*	
				H'FFFF00 H'FFFF1F H'FFFF20		رَّةٍ كِ إِ
				H'FFFFE9	内部I/Oレジスタ (2)	▲ 総対アドレス8ピ ▲ 総対アドレス16
				H'FFFFEA H'FFFFFF	外部アドレス空間	************************************

図 3.1 H8/3069F の各動作モードにおけるメモリマップ(EMC ビット=1のとき)(1)




図 3.1 H8/3069F の各動作モードにおけるメモリマップ(EMC ビット=1 のとき)(2)




図 3.2 H8/3069F の各動作モードにおけるメモリマップ(EMC ビット=0 のとき)(1)




図 3.2 H8/3069F の各動作モードにおけるメモリマップ(EMC ビット=0 のとき)(2)

4. 例外処理

第4章 目次

4.1	概要		87
	4.1.1	例外処理の種類と優先度	87
	4.1.2	例外処理の動作	87
	4.1.3	例外処理要因とベクタテーブル	87
4.2	リセット		89
	4.2.1	概要	89
	4.2.2	リセットシーケンス	89
	4.2.3	リセット直後の割り込み	91
4.3	割り込み		92
4.4	トラップ命令		93
4.5	例外処理後のスタッ	ックの状態	94
4 6	スタック使用上のシ	注音	95

4.1 概要

4.1.1 例外処理の種類と優先度

例外処理には、表 4.1 に示すように、リセット、トラップ命令、および割り込みによる ものがあります。これらの例外処理には表 4.1 に示すように優先度が設けられており、複 数の例外処理が同時に発生した場合は、この優先度に従って受け付けられ処理されます。 トラップ命令例外処理は、プログラム実行状態で常に受け付けられます。

14 7.1	別が起注の怪殺し後が反						
優先度	例外処理の種類	例外処理開始タイミング					
高	リセット	RES 端子が Low レベルから High レベルに変化すると、直ちに					
1		開始します。					
	割り込み	割り込み要求が発生すると、命令の実行終了時または例外処理終了時					
		に開始します。					
	トラップ命令	トラップ(TRAPA)命令の実行により開始します。					
低	(TRAPA)						

表 4.1 例外処理の種類と優先度

4.1.2 例外処理の動作

例外処理は、各例外処理要因により起動されます。

トラップ命令および割り込み例外処理は、次のように動作します。

- (1) プログラムカウンタ(PC) とコンディションコードレジスタ(CCR) をスタックに 退避します。
- (2) CCR の割り込みマスクビットを1にセットします。
- (3)起動要因に対応するベクタアドレスを生成し、そのベクタアドレスの内容が示す番地からプログラムの実行が開始されます。

【注】リセット例外処理の場合は上記(2)、(3)の動作を行います。

4.1.3 例外処理要因とベクタテーブル

各例外処理要因は、図4.1に示すように分類されます。

これらの例外処理要因には、それぞれ異なるベクタアドレスが割り当てられています。 これらの要因とベクタアドレスとの対応を表 4.2 に示します。

図 4.1 例外処理要因

表 4.2 例外処理ベクタテーブル

			ベクタアドレス*1	
			アドバンストモード	ノーマルモード*3
リセット		0	H'0000 ~ H'0003	H'0000 ~ H'0001
システム予約		1	H'0004 ~ H'0007	H'0002 ~ H'0003
		2	H'0008 ~ H'000B	H'0004 ~ H'0005
		3	H'000C ~ H'000F	H'0006 ~ H'0007
		4	H'0010 ~ H'0013	H'0008~H'0009
		5	H'0014 ~ H'0017	H'000A~H'000B
		6	H'0018 ~ H'001B	H'000C~H'000D
外部割り込み	NMI	7	H'001C ~ H'001F	H'000E~H'000F
トラップ命令		8	H'0020 ~ H'0023	H'0010~H'0011
(4要因)		9	H'0024 ~ H'0027	H'0012~H'0013
		10	H'0028 ~ H'002B	H'0014~H'0015
		11	H'002C ~ H'002F	H'0016~H'0017
外部割り込み	IRQ ₀	12	H'0030 ~ H'0033	H'0018~H'0019
	IRQ₁	13	H'0034 ~ H'0037	H'001A~H'001B
	IRQ ₂	14	H'0038 ~ H'003B	H'001C~H'001D
	IRQ₃	15	H'003C ~ H'003F	H'001E~H'001F
	IRQ4	16	H'0040 ~ H'0043	H'0020~H'0021
	IRQ₅	17	H'0044 ~ H'0047	H'0022~H'0023
システム予約		18	H'0048~H'004B	H'0024~H'0025
		19	H'004C~H'004F	H'0026~H'0027
内部割り込み*	2	20	H'0050 ~ H'0053	H'0028 ~ H'0029
		S	\$	\$
		63	H'00FC ~ H'00FF	H'007E ~ H'007F

- 【注】 *1 アドレスの下位 16 ビットを示しています。
 - *2 内部割り込みのベクタテーブルは、「5.3.3 割り込み例外処理ベクタテーブル」 を参照してください。
 - *3 H8/3069Fでは設定できません。

4.2 リセット

4.2.1 概要

リセットは、最も優先順位の高い例外処理です。

RES 端子が Low レベルになると、実行中の処理はすべて打ち切られ、本 LSI はリセット 状態になります。リセットによって、CPU の内部状態と内蔵周辺モジュールの各レジスタ がイニシャライズされます。

RES 端子が Low レベルから High レベルになるとリセット例外処理が開始されます。 ウォッチドッグタイマのオーバフローによって、リセット状態とすることもできます。 詳細は、「第12章 ウォッチドッグタイマ」を参照してください。

4.2.2 リセットシーケンス

RES 端子がLow レベルになると本LSI はリセット状態になります。

本 LSI を確実にリセットするために、電源投入時は最低 20ms の間、RES 端子を Low レベルに保持してください。また、動作中は最低 20 システムクロック () サイクルの間 Low レベルにしてください。リセット状態の各端子の状態は「付録 D.2 リセット時の端子状態」を参照してください。

RES 端子が一定期間 Low レベルの後、High レベルになるとリセット例外処理が開始され、本 LSI は次のように動作します。

- (1) CPUの内部状態と内蔵周辺モジュールの各レジスタがイニシャライズされ、CCRの I ビットが 1 にセットされます。
- (2) リセット例外処理ベクタアドレス(アドバンスモード時は H'0000~H'0003、ノーマルモード時は H'0000~H'0001)をリードして、そのベクタアドレスの内容が示すアドレスからプログラムの実行を開始します。
- 【注】 H8/3069F では、ノーマルモードに設定できません。

モード 1、3 のリセットシーケンスを図 4.2 に、モード 2、4 のリセットシーケンスを図 4.3 に示します。




図 4.2 リセットシーケンス (モード 1、3)




図 4.3 リセットシーケンス (モード 2、4)

4.2.3 リセット直後の割り込み

リセット直後、スタックポインタ(SP)をイニシャライズする前に割り込みを受け付けると、PCとCCRの退避が正常に行われないため、プログラムの暴走につながります。これを防ぐため、リセット例外処理が実行された直後は、NMIを含めたすべての割り込み要求が禁止されます。すなわち、リセット直後はプログラムの先頭1命令が必ず実行されますので、プログラム先頭命令はSPをイニシャライズする命令としてください(例:MOV.L #xx:32、SP)。

4.3 割り込み


割り込み例外処理を開始させる要因には、7 つの外部割り込み(NMI、 $IRQ_0 \sim IRQ_5$)と、内蔵周辺モジュールからの要求による 36 の内部要因があります。割り込み要因と要因数を図 4.4 に示します。

割り込み要因を要求する内蔵周辺モジュールには、ウォッチドッグタイマ(WDT)、DRAM インタフェース、16 ビットタイマ、8 ビットタイマ、DMA コントローラ(DMAC)、シリアルコミュニケーションインタフェース(SCI)、および A/D 変換器があります。割り込みベクタアドレスは、各要因別に割り当てられています。

NMI は最優先の割り込みで、常に受け付けられます*。割り込みは、割り込みコントローラによって制御されます。割り込みコントローラは、NMI 以外の割り込みを 2 レベルの優先順位を設定して、多重割り込みの制御を行うことができます。割り込みの優先順位は、割り込みコントローラのインタラプトプライオリティレジスタ A、B (IPRA、B) に設定します。

【注】* フラッシュメモリへの書き込み / 消去動作時、NMI 入力が禁止される場合があります。詳細は「18.4.5 フラッシュベクタアドレスコントロールレジスタ (FVACR)」を参照してください。

割り込みについての詳細は「第5章 割り込みコントローラ」を参照してください。



- 【注】()内は要因数を示します。
 - *1 WDTをインターバルタイマとして使用したときは、カウンタがオーバーフローすると割り込み要求を発生します。
 - *2 DRAMインタフェースをインターバルタイマとして使用したとき、コンペアマッチにより割り込み要求を発生します。

図 4.4 割り込み要因と要因数

4.4 トラップ命令

トラップ命令例外処理は、TRAPA 命令を実行すると例外処理を開始します。 例外処理によって、SYSCR の UE ビットが 1 のときは CCR の I ビットが 1 にセットされ、 UE ビットが 0 のときには CCR の I ビット、UI ビットがそれぞれ 1 にセットされます。 TRAPA 命令は、命令コード中で指定した 0~3 のベクタ番号に対応するベクタテーブル からスタートアドレスを取り出します。

4.5 例外処理後のスタックの状態

トラップ命令例外処理および割り込み例外処理後のスタックの状態を図4.5に示します。




図 4.5 例外処理終了後のスタックの状態

4.6 スタック使用上の注意

本 LSI では、ワードデータまたはロングワードデータをアクセスする場合は、アドレス の最下位ビットは 0 とみなされます。スタック領域に対するアクセスは、常にワードサイズまたはロングワードサイズで行い、スタックポインタ (SP:ER7)の内容は奇数にしないでください。

すなわち、レジスタの退避は、

PUSH . W Rn (MOV . W Rn, @ - SP)

PUSH.L ERn (MOV.L ERn,@-SP)

また、レジスタの復帰は、

POP.W Rn (MOV.W @SP+,Rn)

POP.L ERn (MOV.L @SP+, ERn)

を使用してください。

SPを奇数に設定すると、誤動作の原因となります。SPを奇数に設定した場合の動作例を図4.6に示します。




図 4.6 SP を奇数に設定したときの動作

5. 割り込みコントローラ

第5章 目次

5.1	概要		99
	5.1.1	特長	99
	5.1.2	ブロック図	100
	5.1.3	端子構成	101
	5.1.4	レジスタ構成	101
5.2	各レジスタの説明		102
	5.2.1	システムコントロールレジスタ(SYSCR)	102
	5.2.2	インタラプトプライオリティレジスタ A、B(IPRA、IPRB)	103
	5.2.3	IRQ ステータスレジスタ(ISR)	110
	5.2.4	IRQ イネーブルレジスタ(IER)	111
	5.2.5	IRQ センスコントロールレジスタ(ISCR)	112
5.3	割り込み要因		113
	5.3.1	外部割り込み	113
	5.3.2	内部割り込み	114
	5.3.3	割り込み例外処理ベクタテーブル	115
5.4	割り込み動作		117
	5.4.1	割り込み動作の流れ	117
	5.4.2	割り込み例外処理シーケンス	122
	5.4.3	割り込み応答時間	123
5.5	使用上の注意		124
	5.5.1	割り込みの発生とディスエーブルとの競合	124
	5.5.2	割り込みの受け付けを禁止している命令	125
	5.5.3	EEPMOV 命令実行中の割り込み	125

5.1 概要

5.1.1 特長

割り込みコントローラには、次の特長があります。

IPR により、優先順位を設定可能

割り込み優先順位を設定するインタラプトプライオリティレジスタ A、B (IPRA、B) を備えており、NMI 以外の割り込みを要因ごとまたはモジュールごとに 2 レベルの優先順位を設定できます。

CPU のコンディションコードレジスタ (CCR)のI、UI ビットにより、3 レベルの許可/禁止状態を設定可能

7本の外部割り込み端子

NMI は最優先の割り込みで常に受け付けられます*。NMI は立ち上がりエッジ / 立ち下がりエッジを選択できます。また $IRQ_0 \sim IRQ_5$ は立ち下がりエッジ / レベルセンスを独立に選択できます。

【注】* フラッシュメモリへの書き込み / 消去動作時、NMI 入力が禁止される場合があります。詳細は「18.4.5 フラッシュベクタアドレスコントロールレジスタ (FVACR)」を参照してください。

5.1.2 ブロック図

割り込みコントローラのブロック図を図5.1に示します。




図 5.1 割り込みコントローラのブロック図

5.1.3 端子構成

割り込みコントローラの端子構成を表 5.1 に示します。

表 5.1 端子構成

P1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1			
名 称	略称	入出力	機能
ノンマスカブル割り込み	NMI	入力	マスク不可能な外部割り込み*、立ち上がりエ
			ッジ / 立ち下がりエッジ選択可能
外部割り込み要求5~0	IRQ₅ ~ IRQ₀	入力	マスク可能な外部割り込み、立ち下がりエッ
			ジ / レベルセンス選択可能

【注】 * フラッシュメモリへの書き込み / 消去動作時、NMI 入力が禁止される場合があります。 詳細は「18.4.5 フラッシュベクタアドレスコントロールレジスタ (FVACR)」を参照 してください。

5.1.4 レジスタ構成

割り込みコントローラのレジスタ構成を表 5.2 に示します。

表 5.2 レジスタ構成

アドレス*1	名 称	略称	R/W	初期値
H'EE012	システムコントロールレジスタ	SYSCR	R/W	H'09
H'EE014	IRQ センスコントロールレジスタ	ISCR	R/W	H'00
H'EE015	IRQ イネーブルレジスタ	IER	R/W	H'00
H'EE016	IRQ ステータスレジスタ	ISR	R/(W) *2	H'00
H'EE018	インタラプトプライオリティレジスタ A	IPRA	R/W	H'00
H'EE019	インタラプトプライオリティレジスタB	IPRB	R/W	H'00

- 【注】 *1 アドバンストモード時のアドレス下位20ビットを示しています。
 - *2 フラグをクリアするための0ライトのみ可能です。


5.2 各レジスタの説明

5.2.1 システムコントロールレジスタ (SYSCR)

SYSCR は 8 ビットのリード / ライト可能なレジスタで、ソフトウェアスタンバイモードの制御、CCR の UI ビットの動作の選択、NMI の検出エッジの選択、および内蔵 RAM 有効 / 無効の選択を行います。

ここでは、ビット 3、2 についてのみ説明します。なお、その他のビットの詳細については「3.3 システムコントロールレジスタ(SYSCR)」を参照してください。

SYSCR はリセット、またはハードウェアスタンバイモード時に H'09 にイニシャライズ されます。ソフトウェアスタンバイモードではイニシャライズされません。



ビット3:ユーザビットイネーブル(UE)

CCR の UI ビットをユーザビットとして使用するか、割り込みマスクビットとして使用するかを選択します。

ビット3	説明
UE	
0	CCRの UI ビットを割り込みマスクビットとして使用
1	CCRのUIビットをユーザビットとして使用 (初期値)

ビット2: NMIエッジセレクト(NMIEG)

NMI端子の入力エッジ選択を行います。


ビット2	説 明
NMIEG	
0	NMI 入力の立ち下がリエッジで割り込み要求を発生 (初期値
1	NMI 入力の立ち上がりエッジで割り込み要求を発生

5.2.2 インタラプトプライオリティレジスタA、B(IPRA、IPRB)

IPRA、IPRB は各々8 ビットのリード / ライト可能なレジスタで割り込みの優先順位を制御します。

(1) インタラプトプライオリティレジスタ A (IPRA)

IPRA は 8 ビットのリード / ライト可能なレジスタで、プライオリティレベルを設定できます。



プライオリティレベルA7

IRQoの割り込み要求のプライオリティレベルを設定するビットです。

IPRA はリセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズ されます。

ビット7:プライオリティレベル A7(IPRA7)

IRQの割り込み要求のプライオリティレベルを設定します。

ビット7	説明
IPRA7	
0	IRQ₀の割り込み要求はプライオリティレベル 0(非優先) (初期値)
1	IRQ₀の割り込み要求はプライオリティレベル1(優先)

ビット6:プライオリティレベル A6(IPRA6)

IRQiの割り込み要求のプライオリティレベルを設定します。

-	
ビット6	説明
IPRA6	
0	IRQ₁の割り込み要求はプライオリティレベル 0(非優先) (初期値)
1	IRQ₁の割り込み要求はプライオリティレベル1(優先)

ビット5:プライオリティレベル A5(IPRA5)

IRQ2、IRQ3の割り込み要求のプライオリティレベルを設定します。

ビット5	説明	
IPRA5		
0	IRQ₂、IRQ₃の割り込み要求はプライオリティレベル 0 (非優先)	(初期値)
1	IRQ₂、IRQ₃の割り込み要求はプライオリティレベル1(優先)	

ビット4:プライオリティレベル A4(IPRA4)

IRQ₄、IRQ₅の割り込み要求のプライオリティレベルを設定します。

ビット4	説明	
IPRA4		
0	IRQ₄、IRQ₅の割り込み要求はプライオリティレベル 0 (非優先) (礼	初期値)
1	IRQ₄、IRQ₅の割り込み要求はプライオリティレベル1(優先)	

ビット3:プライオリティレベル A3(IPRA3)

WDT、DRAM インタフェース、A/D 変換器の割り込み要求のプライオリティレベルを 設定します。

ビット3	説明	
IPRA3		
0	WDT、 DRAMインタフェース、A/D 変換器の割り込み要求はプライオリティ	
	レベル0(非優先) (初期値)	
1	WDT、 DRAMインタフェース、A/D 変換器の割り込み要求はプライオリティ	
	レベル1(優先)	

ビット2:プライオリティレベル A2(IPRA2)

16 ビットタイマチャネル 0 割り込み要求のプライオリティレベルを設定します。

ビット2	説明	
IPRA2		
0	16 ビットタイマチャネル 0 の割り込み要求はプライオリティレベル 0(非優先)	
	(初期値)	
1	16 ビットタイマチャネル 0 の割り込み要求はプライオリティレベル 1(優先)	

ビット1:プライオリティレベル A1(IPRA1)

16ビットタイマチャネル1の割り込み要求のプライオリティレベルを設定します。

ビット1	説明	
IPRA1		
0	16 ビットタイマチャネル 1 の割り込み要求はプライオリティレベル 0(非優先)	
	(初期値)	
1	16 ビットタイマチャネル 1 の割り込み要求はプライオリティレベル 1(優先)	


ビット0:プライオリティレベル AO(IPRAO)

16 ビットタイマチャネル2の割り込み要求のプライオリティレベルを設定します。

	> 1 () (1) / 2 o hi / 2 o y 2 (1 o y) 1 o y 1 o y 2 o hi / 2 o h	
ビット0	説明	
IPRA0		
0	16 ビットタイマチャネル 2 の割り込み要求はプライオリティレベル 0(非優先)	
	(初期値)	
1	16 ビットタイマチャネル 2 の割り込み要求はプライオリティレベル 1(優先)	

(2) インタラプトプライオリティレジスタ B (IPRB)

IPRB は 8 ビットのリード / ライト可能なレジスタで、プライオリティレベルを設定できます。



プライオリティレベルB7

8ビットタイマチャネル0、1の割り込み要求の プライオリティレベルを設定するビットです。

IPRB はリセット、ハードウェアスタンバイモード時に、H'00 にイニシャライズされます。

ビット7:プライオリティレベル B7(IPRB7)

8 ビットタイマチャネル0、1 の割り込み要求のプライオリティレベルを設定します。

ビット7	説明
IPRB7	
0	8 ビットタイマチャネル 0、1 の割り込み要求はプライオリティレベル 0(非優先)
	(初期値)
1	8 ビットタイマチャネル 0、1 の割り込み要求はプライオリティレベル 1(優先)

ビット6:プライオリティレベル B6(IPRB6)

8ビットタイマチャネル2、3の割り込み要求のプライオリティレベルを設定します。

ビット6	説明
IPRB6	
0	8 ビットタイマチャネル 2、3 の割り込み要求はプライオリティレベル 0(非優先)
	(初期値)
1	8 ビットタイマチャネル 2、3 の割り込み要求はプライオリティレベル 1(優先)

ビット5:プライオリティレベル B5(IPRB5)

DMAC (チャネル 0、1) の割り込み要求のプライオリティレベルを設定します。

	111111
ビット5	説明
IPRB5	
0	DMAC (チャネル 0、1) の割り込み要求はプライオリティレベル 0(非優先)
	(初期値)
1	DMAC (チャネル 0、1) の割り込み要求はプライオリティレベル 1 (優先)

ビット4:リザーブビット

リザーブビットです。リード/ライト可能ですが、優先順位には関係ありません。

ビット3:プライオリティレベル B3(IPRB3)

SCI チャネル 0 の割り込み要求のプライオリティレベルを設定します。

ビット3	説明	
IPRB3		
0	SCI チャネル 0 の割り込み要求はプライオリティレベル 0 (非優先)	(初期値)
1	SCIチャネル 0 の割り込み要求はプライオリティレベル 1(優先)	

ビット2:プライオリティレベル B2(IPRB2)

SCI チャネル1の割り込み要求のプライオリティレベルを設定します。

ビット2	説明	
IPRB2		
0	SCI チャネル 1 の割り込み要求はプライオリティレベル 0(非優先) (初期値	≦)
1	SCI チャネル 1 の割り込み要求はプライオリティレベル 1(優先)	

ビット1:プライオリティレベル B1(IPRB1)

SCI チャネル2の割り込み要求のプライオリティレベルを設定します。


ビット1	説 明	
IPRB1		
0	SCI チャネル 2 の割り込み要求はプライオリティレベル 0(非優先)	(初期値)
1	SCI チャネル 2 の割り込み要求はプライオリティレベル 1(優先)	

ビット0:リザーブビット

リザーブビットです。リード/ライト可能ですが、優先順位には関係ありません。

5.2.3 IRQ ステータスレジスタ (ISR)

ISR は 8 ビットのリード / ライト可能なレジスタで、 $IRQ_0 \sim IRQ_0$ 割り込み要求のステータスの表示を行います。



【注】* フラグをクリアするための0ライトのみ可能です。

ISR はリセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。

ビット7、6:リザーブビット リザーブビットです。リードすると常に0が読み出されます。ライトは無効です。

ビット5~0: IRQ₅~IRQ₀フラグ(IRQ5F~IRQ0F)


IRQs~IRQo割り込み要求のステータスの表示を行います。

ビット5~0	説明				
IRQ5F~IRQ0F					
0	[クリア条件] (初期値)				
	(1)IRQnF=1 の状態で IRQnF フラグをリードした後、IRQnF フラグに 0 をラ				
	イトしたとき				
	(2)IRQnSC = 0、ĪRQn入力が High レベルの状態で割り込み例外処理を実行した				
	とき				
	(3) IRQnSC = 1 の状態で IRQn 割り込み例外処理を実行したとき				
1	[セット条件]				
	(1) IRQnSC = 0 の状態で IRQn入力が Low レベルになったとき				
	(2) IRQnSC = 1 の状態で IRQn入力に立ち下がりエッジが発生したとき				

 $(n = 5 \sim 0)$

5.2.4 IRQ イネーブルレジスタ (IER)

IER は 8 ビットのリード / ライト可能なレジスタで、 $IRQ_5 \sim IRQ_0$ 割り込み要求の許可 / 禁止を制御します。



IER はリセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。

ビット7、6:リザーブビット

リザーブビットです。リード / ライト可能ですが、割り込み要求の許可 / 禁止には関係 ありません。


ビット5~0: IRQ5~IRQ0イネーブル(IRQ5E~IRQ0E)

IRQ。~IRQ。割り込みを許可/禁止するかを選択します。

ビット5~0		説	明		
IRQ5E ~ IRQ0E					
0	IRQ₅~IRQ₀割り込みを禁止			(初期:	值)
1	IRQ₅~IRQ₀割り込みを許可				

5.2.5 IRQ センスコントロールレジスタ (ISCR)

ISCR は 8 ビットのリード / ライト可能なレジスタで、 $\overline{\text{IRQ}}_5 \sim \overline{\text{IRQ}}_0$ 端子の入力のレベルセンスまたは立ち下がりエッジを選択します。



ISCR はリセットまたは、ハードウェアスタンバイモード時に、H'00 にイニシャライズ されます。

ビット7、6:リザーブビット

リザーブビットです。リード / ライト可能ですが、レベルセンスまたは立ち下がりエッジの選択には関係ありません。

ビット5~0: IRQ₅~IRQ₀センスコントロール(IRQ5SC~IRQ0SC)

 $IRQ_s \sim IRQ_o$ 割り込みを $\overline{IRQ_s} \sim \overline{IRQ_o}$ 端子のレベルセンスで要求するか、立ち下がりエッジで要求するかを選択します。

ビット5~0	説明	
IRQ5SC ~ IRQ0SC		
0	IRQ₅~ RQ₀ 入力の Low レベルで割り込み要求を発生	(初期値)
1	IRQ₅~IRQ₀入力の立ち下がりエッジで割り込み要求を発生	

5.3 割り込み要因

割り込み要因には、外部割り込み(NMI、 $IRQ_0 \sim IRQ_5$)と内部割り込み(36要因)があります。

5.3.1 外部割り込み

外部割り込みには、NMI、IRQ $_0$ ~ IRQ $_2$ の 7 要因があります。このうち、NMI、IRQ $_0$ ~ IRQ $_2$ はソフトウェアスタンバイモードからの復帰に使用できます。

(1) NMI 割り込み

NMI は最優先の割り込みで、CCR の I ビット、UI ビットの状態にかかわらず常に受け付けられます*。NMI 端子の立ち上がりエッジまたは立ち下がりエッジのいずれかで割り込みを要求するか、SYSCR の NMIEG ビットで選択できます。

NMI割り込み例外処理のベクタ番号は7です。

【注】* フラッシュメモリへの書き込み / 消去動作時、NMI 入力が禁止される場合があります。詳細は「18.4.5 フラッシュベクタアドレスコントロールレジスタ (FVACR)」を参照してください。

(2) IRQ。~IRQ。割り込み

 $IRQ_0 \sim IRQ_0$ 割り込みは $\overline{IRQ_0} \sim \overline{IRQ_0}$ 端子の入力信号により要求されます。 $IRQ_0 \sim IRQ_0$ 割り込みには次の特長があります。

- ・ $\overline{\mathbb{RQ}}_0 \sim \overline{\mathbb{RQ}}_0$ 端子の Low レベルまたは立ち下がりエッジのどちらで割り込みを要求するか、ISCR で選択できます。
- ・ IRQ₀~IRQ₂割り込み要求を許可するか禁止するかを、IER で選択できます。また、IPRAのIPRA7~IPRA4ビットにより割り込みプライオリティレベルを設定できます。
- ・ $IRQ_0 \sim IRQ_0$ 割り込み要求のステータスは、ISR に表示されます。ISR のフラグは ソフトウェアで 0 にクリアすることができます。

IRQ。~ IRQ。割り込みのブロック図を図 5.2 に示します。




図 5.2 IRQ。~ IRQ。割り込みのブロック図

IRQnFのセットタイミングを図5.3に示します。




図 5.3 IRQnFセットタイミング

IRQ₀~IRQ₅割り込み例外処理のベクタ番号は12~17です。

IRQ $_0$ ~ IRQ $_0$ 割り込みの検出は、当該の端子が入力に設定されているか、出力に設定されているかに依存しません。したがって、外部割り込み入力端子として使用する場合は、対応する DDR を $_0$ にクリアし、チップセレクト出力端子、リフレッシュ出力端子、SCI の入出力端子、A/D 外部トリガ入力端子としては使用しないでください。

5.3.2 内部割り込み

内蔵周辺モジュールからの割り込みによる内部割り込みは36要因あります。

- (1)各内蔵周辺モジュールには割り込み要求のステータスを表示するフラグと、これらの 割り込みを許可するか禁止するかを選択するイネーブルビットがあります。
- (2) IPRA、B によって割り込みプライオリティレベルを設定できます。
- (3)16ビットタイマ、SCI、A/D変換器の割り込み要求でDMACの起動ができます。この場合、割り込みコントローラに対して割り込みは要求されません。このときは I、UI ビットの影響を受けません。

5.3.3 割り込み例外処理ベクタテーブル

表 5.3 に割り込み例外処理要因とベクタアドレスおよび割り込み優先順位の一覧を示します。デフォルトの優先順位はベクタ番号の小さいものほど高くなりますが、IPRA、Bにより NMI 以外の割り込みの優先順位を変更することができます。

リセット後の割り込み優先順位は表5.3に示されるデフォルトの順位となります。

表 5.3 割り込み要因とベクタアドレスおよび割り込み優先順位一覧

割り込み要因	要因発生元	ベクタ	ベクタア	′ドレス* ¹	IPR	優先
		番号	アドバンストモード	ノーマルモード*2		順位
NMI	外部端子	7	H'001C ~ H'001F	H'000E ~ H'000F	l	高
IRQ ₀		12	H'0030 ~ H'0033	H'0018 ~ H'0019	IPRA7	↑
IRQ1		13	H'0034 ~ H'0037	H'001A ~ H'001B	IPRA6	
IRQ2		14	H'0038 ~ H'003B	H'001C~H'001D	IPRA5	
IRQ₃		15	H'003C ~ H'003F	H'001E ~ H'001F		
IRQ4		16	H'0040 ~ H'0043	H'0020 ~ H'0021	IPRA4	
IRQ5		17	H'0044 ~ H'0047	H'0022 ~ H'0023		
リザーブ		18	H'0048 ~ H'004B	H'0024 ~ H'0025		
		19	H'004C ~ H'004F	H'0026 ~ H'0027		
WOVI (インターバルタイマ)	ウォッチ ドッグタイマ	20	H'0050 ~ H'0053	H'0028 ~ H'0029	IPRA3	
CMI(コンペアマッチ)	DRAM インタ フェース	21	H'0054 ~ H'0057	H'002A ~ H'002B		
リザーブ		22	H'0058 ~ H'005B	H'002C ~ H'002D		
ADI(A/Dエンド)	A/D	23	H'005C ~ H'005F	H'002E ~ H'002F		
IMIAO(コンペアマッチ/インプットキャプチャ AO)16 ビット	24	H'0060 ~ H'0063	H'0030 ~ H'0031	IPRA2	
IMIB0(コンペアマッチ/インプットキャプチャ B0	タイマ	25	H'0064 ~ H'0067	H'0032 ~ H'0033		
OVIO (オーバフロー0)	チャネル 0	26	H'0068 ~ H'006B	H'0034 ~ H'0035		
リザーブ		27	H'006C ~ H'006F	H'0036 ~ H'0037		
IMIA1(コンペアマッチ / インプットキャプチャ A1)16 ビット	28	H'0070 ~ H'0073	H'0038 ~ H'0039	IPRA1	
MIB1 (コンペアマッチ / インプットキャプチャ B1	タイマ	29	H'0074 ~ H'0077	H'003A ~ H'003B		
OVI1(オーバフロー1)	チャネル 1	30	H'0078 ~ H'007B	H'003C ~ H'003D		
リザーブ		31	H'007C ~ H'007F	H'003E ~ H'003F		
MIA2 (コンペアマッチ / インプットキャプチャ A2)16 ビット	32	H'0080 ~ H'0083	H'0040 ~ H'0041	IPRA0	
MIB2 (コンペアマッチ / インプットキャプチャ B2	タイマ	33	H'0084 ~ H'0087	H'0042 ~ H'0043		
OVI2(オーバフロー2)	チャネル 2	34	H'0088 ~ H'008B	H'0044 ~ H'0045		
リザーブ		35	H'008C ~ H'008F	H'0046 ~ H'0047		
CMIA0(コンペアマッチ A0)	8ビット	36	H'0090 ~ H'0093	H'0048 ~ H'0049	IPRB7	
CMIB0(コンペアマッチ B0)	タイマ	37	H'0094 ~ H'0097	H'004A ~ H'004B		
CMIA1/CMIB1(コンペアマッチ A1/B1)	チャネル 0/1	38	H'0098 ~ H'009B	H'004C ~ H'004D		
TOVI0/TOVI1 (オーバフロー0/1)		39	H'009C ~ H'009F	H'004E ~ H'004F		
CMIA2(コンペアマッチ A2)	8ビット	40	H'00A0 ~ H'00A3	H'0050 ~ H'0051	IPRB6	1
CMIB2(コンペアマッチ B2)	タイマ	41	H'00A4 ~ H'00A7	H'0052 ~ H'0053		
CMIA3/CMIB3(コンペアマッチ A3/B3)	チャネル 2/3	42	H'00A8 ~ H'00AB	H'0054 ~ H'0055		
TOVI2/TOVI3(オーバフロー2/3)		43	H'00AC ~ H'00AF	H'0056 ~ H'0057		

割り込み要因	要因発生元	ベクタ	ベクタアドレス*1		IPR	優先
		番号	アドバンストモード	ノーマルモード* ²		順位
DEND0A	DMAC	44	H'00B0 ~ H'00B3	H'0058 ~ H'0059	IPRB5	
DEND0B		45	H'00B4 ~ H'00B7	H'005A ~ H'005B		
DEND1A		46	H'00B8 ~ H'00BB	H'005C ~ H'005D		
DEND1B		47	H'00BC ~ H'00BF	H'005E ~ H'005F		
リザーブ		48	H'00C0~H'00C3	H'0060 ~ H'0061	l	1
		49	H'00C4~H'00C7	H'0062 ~ H'0063		
		50	H'00C8~H'00CB	H'0064 ~ H'0065		
		51	H'00CC ~ H'00CF	H'0066 ~ H'0067		
ERIO (受信エラー0)	SCI	52	H'00D0 ~ H'00D3	H'0068 ~ H'0069	IPRB3	
RXI0 (受信完了 0)	チャネル 0	53	H'00D4 ~ H'00D7	H'006A ~ H'006B		
TXI0(送信データエンプティ 0)		54	H'00D8 ~ H'00DB	H'006C ~ H'006D		
TEI0 (送信終了 0)		55	H'00DC ~ H'00DF	H'006E ~ H'006F		
ERI1 (受信エラー1)	SCI	56	H'00E0 ~ H'00E3	H'0070 ~ H'0071	IPRB2	
RXI1 (受信完了 1)	チャネル 1	57	H'00E4 ~ H'00E7	H'0072 ~ H'0073		
TXI1(送信データエンプティ 1)		58	H'00E8 ~ H'00EB	H'0074 ~ H'0075		
TEI1 (送信終了 1)		59	H'00EC ~ H'00EF	H'0076 ~ H'0077		
ERI2 (受信エラー2)	SCI	60	H'00F0 ~ H'00F3	H'0078 ~ H'0079	IPRB1]
RXI2 (受信完了 2)	チャネル 2	61	H'00F4 ~ H'00F7	H'007A ~ H'007B		
TXI2(送信データエンプティ 2)		62	H'00F8 ~ H'00FB	H'007C ~ H'007D		
TEI2 (送信終了 2)		63	H'00FC ~ H'00FF	H'007E ~ H'007F		低

【注】 *1 アドレスの下位 16 ビットを示しています。

^{*2} H8/3069F では設定できません。

5.4 割り込み動作

5.4.1 割り込み動作の流れ

本LSIでは、割り込みの動作はUEビットの状態によって異なります。UE=1のときはIビットで割り込みの制御が行われます。UE=0のときは、I、UIビットの組み合わせで割り込みの制御が行われます。表 5.4 にUE、I、UIビットの各組み合わせのときの割り込みの状態を示します。

NMI割り込みはリセット状態、ハードウェアスタンバイ状態を除き常に受け付けられます*。IRQ割り込みおよび内蔵周辺モジュールの割り込みは、それぞれの割り込みに対応したイネーブルビットがあります。このイネーブルビットを0にクリアすると、その割り込み要求は無視されます。

【注】* フラッシュメモリへの書き込み / 消去動作時、NMI 入力が禁止される場合があります。詳細は「18.4.5 フラッシュベクタアドレスコントロールレジスタ (FVACR)」を参照してください。

べい ひに 八 い こう 「 の 温め 日 り と に あ る 田 り と の の の 小心						
SYSCR	C	CR	状態			
UE	ı	UI				
1	0	-	すべての割り込みを受け付けます。プライオリティレベル 1 の割り込み			
			要因の優先順位が高くなります。			
	1	_	NMI 以外の割り込みを受け付けません。			
0	0	-	すべての割り込みを受け付けます。プライオリティレベル 1 の割り込み			
			要因の優先順位が高くなります。			
	1	0	NMI およびプライオリティレベル 1 の割り込み要因のみを受け付けます。			
		1	NMI 以外の割り込みを受け付けません。			

表5.4 UE. I. UIビットの組み合わせによる割り込みの状態

(1) UE ビット=1 の場合

 $IRQ_0 \sim IRQ_0$ 割り込みおよび内蔵周辺モジュールの割り込みは CPU の CCR の I ビットにより一括して、許可 / 禁止を設定できます。 I ビットが 0 にクリアされているときは許可状態、1 にセットされているときは禁止状態です。プライオリティレベル 1 の割り込み要因の優先順位は高くなります。

この場合の割り込み受け付けの動作フローチャートを図5.4に示します。




図 5.4 UE = 1 の場合の割り込み受け付けまでのフロー

- [1] 対応する割り込みイネーブルビットが1にセットされている状態で割り込み要因が発生したとき、割り込みコントローラに対して、割り込み要求が送られます。
- [2] 割り込みコントローラに対して割り込み要求が送られると、IPR に設定された 割り込み優先順位に従って優先順位が最も高い割り込み要求が選択され、その他 は保留となります。IPR の設定が同一の割り込み要求が同時に発生したときは、表 5.3 に示す優先度に従って、優先順位の最も高い割り込み要求が選択されます。
- [3] Iビットを参照します。Iビットが 0 にクリアされているときは、割り込み要求が受け付けられます。Iビットが 1 にセットされているときは、NMI割り込みのみ受け付けられ、その他の割り込み要求は保留されます。
- [4] 割り込み要求が受け付けられると、そのとき実行中の命令の処理が終了した後、 割り込み例外処理を起動します。
- [5] 割り込み例外処理によって、PCとCCRがスタック領域に退避されます。退避されるPCは、リターン後に実行する最初の命令のアドレスを示しています。
- [6] 次にCCRのIビットが1にセットされます。これにより、NMIを除く割り込み はマスクされます。
- [7] 受け付けた割り込み要求に対応するベクタアドレスを生成し、そのベクタアドレスの内容によって示されるアドレスから、割り込み処理ルーチンの実行が開始されます。


(2) UE ビット=0 の場合

 $IRQ_0 \sim IRQ_0$ 割り込みおよび内蔵周辺モジュールの割り込みは CPU の CCR の I、UI ビット、IPR によって 3 レベルの許可 / 禁止状態を実現できます。

- (a) プライオリティレベル 0 の割り込み要求は、I ビットが 0 にクリアされているとき許可状態、1 にセットされているとき禁止状態となります。
- (b) プライオリティレベル1の割り込み要求は、I ビットまたは UI ビットが 0 にクリアされているとき許可状態、I ビットおよび UI ビットがいずれも 1 にセットされているとき禁止状態となります。

例えば、各割り込み要求の対応する割り込みイネーブルビットを 1 にセット、IPRA、IPRBをそれぞれ H'20、H'00 に設定した場合 (IRQ_2 、 IRQ_3 割り込み要求の優先順位を他の割り込みより高くした場合)、次のようになります。

- (a) I=0のとき、すべての割り込みを許可(優先順位: NMI > IRQ₂ > IRQ₃ > IRQ₆...)
- (b) I=1、UI=0のとき、NMI、IRQ2、IRQ3割り込みのみを許可
- (c) I=1、UI=1のとき、NMI以外の割り込みを禁止



また、このときの状態遷移を図5.5に示します。

図 5.5 割り込み許可 / 禁止状態の遷移例

UE ビット=0 のときの割り込み受け付けの動作フローチャートを図 5.6 に示します。

- [1] 対応する割り込みイネーブルビットが1にセットされている状態で割り込み要因が発生したとき、割り込みコントローラに対して割り込み要求が送られます。
- [2] 割り込みコントローラに対して割り込み要求が送られると、IPR に設定された割り込み優先順位に従って優先順位が最も高い割り込み要求が選択され、その他は保留となります。このとき、IPR の設定が同一の割り込み要求が同時に発生したときは、表 5.3 に示す優先度に従って、優先順位の最も高い割り込み要求が選択されます。
- [3] I ビットを参照します。I ビットが 0 にクリアされているときは、IPR に関係なく割り込み要求が受け付けられます。このときは UI ビットの影響を受けません。 I ビットが 1 にセットされ、UI ビットが 0 にクリアされているときは、プライオリティレベル 1 の割り込み要求のみが受け付けられ、プライオリティレベル 0 の割り込み要求は保留となります。I、UI ビットがいずれも 1 にセットされているときは、割り込み要求は保留となります。
- [4] 割り込み要求が受け付けられると、そのとき実行中の命令の処理が終了した後、 割り込み例外処理を起動します。
- [5] 割り込み例外処理によって PC と CCR がスタック領域に退避されます。退避される PC は、リターン後に実行する最初の命令のアドレスを示しています。
- [6] CCRのI、UI ビットが1にセットされます。これにより、NMIを除く割り込みはマスクされます。
- [7] 受け付けた割り込み要求に対応するベクタアドレスを生成し、そのベクタアドレスの内容によって示されるアドレスから、割り込み処理ルーチンの実行が開始されます。




図 5.6 UE = 0 の場合の割り込み受け付けまでのフロー

5.4.2 割り込み例外処理シーケンス

モード 2 で、プログラム領域とスタック領域を外部メモリ 16 ビット 2 ステートアクセス 空間にとった場合の割り込みシーケンスを図 5.7 に示します。




図 5.7 割り込み例外処理シーケンス

5.4.3 割り込み応答時間

割り込み要求発生後、割り込み処理ルーチンの先頭命令を実行するまでの、割り込み応答時間を表 5.5 に示します。

表 5.5 割り込み応答時間

				外部>	メモリ	
No.	項目	内蔵メモリ	内蔵メモリ 8 ビットバス			トバス
			2ステート	3ステート	2ステート	3ステート
1	割り込み優先順位判定			2* ¹		
	実行中の命令が終了す	_	5.0	4.6	_	4.5
2	るまでの最大待ちステ ート数	1 ~ 23*5	1~27*5*6	1~41* ⁴ * ⁶	1 ~ 23*5	1 ~ 25* ⁴ * ⁵
3	PC、CCR のスタック	4	8	12*4	4	6* ⁴
4	ベクタフェッチ	4	8	12*4	4	6* ⁴
5	命令フェッチ* ²	4	8	12*4	4	6*4
6	内部処理 *3	4	4	4	4	4
	合計	19 ~ 41	31 ~ 57	43 ~ 83	19 ~ 41	25 ~ 49

- 【注】 *1 内部割り込みの場合1ステートとなります。
 - *2 割り込み受け付け後のプリフェッチおよび割り込み処理ルーチンのプリフェッチ
 - *3 割り込み受け付け後の内部処理およびベクタフェッチ後の内部処理
 - *4 外部メモリアクセス時にウェイトが挿入される場合には、ステート数が増加します。
 - *5 DIVXS.W Rs, ERd、MULXS.W Rs, ERd の例です。
 - *6 MOV.L @(d:24, ERs), ERd、MOV.L ERs, @(d:24, ERd) の例です。

5.5 使用上の注意

5.5.1 割り込みの発生とディスエーブルとの競合

割り込みイネーブルビットを0にクリアして割り込みを禁止する場合、割り込みの禁止はその命令実行終了後有効になります。すなわち、BCLR 命令、MOV 命令などで割り込みイネーブルビットを0にクリアする場合、命令実行中にその割り込みが発生すると、命令実行終了時点では当該割り込み許可状態にあるため、命令実行終了後にその割り込み例外処理を実行します。ただし、その割り込みより優先順位の高い割り込み要求がある場合には優先順位の高い割り込み例外処理を実行し、その割り込みは無視されます。割り込み要因フラグを0にクリアする場合も同様です。

16 ビットタイマの TISRA の IMIEA ビットを 0 にクリアする場合の例を図 5.8 に示します。




図 5.8 割り込みの発生とディスエーブルの競合

なお、割り込みをマスクした状態でイネーブルビットまたは割り込み要因フラグを 0 に クリアすれば、上記の競合は発生しません。

5.5.2 割り込みの受け付けを禁止している命令

割り込みを禁止している命令には、LDC、ANDC、ORC、XORC 命令があります。 割り込み要求が発生すると、割り込みコントローラが優先順位を判定した後、CPUに対 して割り込みを要求します。そのとき、CPUが割り込みを禁止している命令を実行してい る場合は、その命令の実行を終了した後、必ず次の命令を実行します。

5.5.3 EEPMOV 命令実行中の割り込み

EEPMOV 命令は、EEPMOV . B 命令と EEPMOV . W 命令では、割り込み動作が異なります。

EEPMOV.B 命令は、転送中に NMI を含めた割り込み要求があっても転送終了まで割り込みを受け付けません。

EEPMOV.W 命令のときは、転送中にNMI以外の割り込み要求があっても転送終了まで割り込みを受け付けません。NMI割り込み要求の場合は、転送サイクルの切れ目でNMI例外処理が開始されます。このときスタックされるPCの値は次命令のアドレスとなります。

このため、EEPMOV . W 命令実行中に NMI 割り込みが発生する場合には、以下のプログラムとしてください。

L1: EEPMOV. W MOV. W R4, R4

BNE L1

6. バスコントローラ

第6章 目次

6.1	概要		129
	6.1.1	特長	129
	6.1.2	ブロック図	131
	6.1.3	端子構成	132
	6.1.4	レジスタ構成	133
6.2	各レジスタの説明		134
	6.2.1	バス幅コントロールレジスタ(ABWCR)	134
	6.2.2	アクセスステートコントロールレジスタ (ASTCR)	135
	6.2.3	ウェイトコントロールレジスタ H、L(WCRH、WCRL)	136
	6.2.4	バスリリースコントロールレジスタ (BRCR)	140
	6.2.5	バスコントロールレジスタ (BCR)	143
	6.2.6	チップセレクトコントロールレジスタ(CSCR)	146
	6.2.7	DRAM コントロールレジスタ A(DRCRA)	147
	6.2.8	DRAM コントロールレジスタB(DRCRB)	149
	6.2.9	リフレッシュタイマコントロール / ステータスレジスタ(RTMCSR).	152
	6.2.10	リフレッシュタイマカウンタ(RTCNT)	153
	6.2.11	リフレッシュタイムコンスタントレジスタ (RTCOR)	154
	6.2.12	アドレスコントロールレジスタ (ADRCR)	154
6.3	動作説明		155
	6.3.1	エリア分割	155
	6.3.2	バス仕様	157
	6.3.3	メモリインタフェース	158
	6.3.4	チップセレクト信号	159
	6.3.5	アドレス出力方式	160
6.4	基本バスインタフェ	ース	162
	6.4.1	概要	162
	6.4.2	データサイズとデータアライメント	162

	6.4.3	有効ストローブ	164
	6.4.4	各エリアの説明	
	6.4.5	基本バス制御信号タイミング	167
	6.4.6	ウェイト制御	175
6.5	DRAM インタフェー	-ス	177
	6.5.1	概要	177
	6.5.2	DRAM 空間と RAS 出力端子の設定	177
	6.5.3	アドレスマルチプレクス	178
	6.5.4	データバス	179
	6.5.5	DRAM インタフェース使用端子	179
	6.5.6	基本タイミング	
	6.5.7	プリチャージステート制御	181
	6.5.8	ウェイト制御	182
	6.5.9	バイトアクセス制御と CAS 出力端子	184
	6.5.10	バースト動作	186
	6.5.11	リフレッシュ制御	191
	6.5.12	使用例	195
	6.5.13	使用上の注意	200
6.6	インターバルタイマ	7	202
	6.6.1	動作説明	202
6.7	割り込み要因		208
6.8	バースト ROM イン	タフェース	208
	6.8.1	概要	208
	6.8.2	基本タイミング	208
	6.8.3	ウェイト制御	209
6.9	アイドルサイクル		210
	6.9.1	動作説明	210
	6.9.2	アイドルサイクルでの端子状態	213
6.10	バスアービタ		214
	6.10.1	動作説明	214
6.11	レジスタと端子入力		217
	6.11.1	レジスタライトタイミング	217
	6.11.2	BREQ 端子の入力タイミング	218

6.1 概要

本LSIはバスコントローラ(BSC)を内蔵しており、外部アドレス空間を8つのエリアに分割して管理します。各エリアでは、バス幅、アクセスステート数などのバス仕様を独立に設定することが可能であり、複数のメモリを容易に接続することができます。

また、バスコントローラはバス調停権機能を持っており、内部バスマスタである CPU、DMA コントローラ (DMAC) および DRAM インタフェースの動作を制御すると共に、外部にバス権を解放することができます。

6.1.1 特長

バスコントローラの特長を次に示します。

外部アドレス空間をエリア単位で管理

- ・外部空間を、1M バイトモードでは 128k バイト単位、16M バイトモードでは 2M バイト単位の8エリア(エリア0~7)に分割して管理
- ・エリアごとにバス仕様を設定可能
- ・DRAM / バースト ROM インタフェースを設定可能

基本バスインタフェース

- ・エリア $0 \sim 7$ に対してチップセレクト $(\overline{CS_0} \sim \overline{CS_7})$ を出力可能
- ・エリアごとに、8ビットアクセス空間 / 16ビットアクセス空間を選択可能
- ・エリアごとに、2ステートアクセス空間/3ステートアクセス空間を選択可能
- ・エリアごとに、プログラムウェイトステートを挿入可能
- ・端子ウェイトを挿入可能

DRAM インタフェース

- ・エリア 2~5 に対して DRAM インタフェースを設定可能
- ・ロウアドレス / カラムアドレスのマルチプレクス出力(8/9/10ビット)
- ・バイトアクセス方式は2CAS方式
- ・バースト動作(高速ページモード)
- ・RAS プリチャージタイム確保のための T_pサイクル挿入
- ・CAS ビフォ RAS リフレッシュとセルフリフレッシュを選択可能

バースト ROM インタフェース

- ・エリア 0 に対してバースト ROM インタフェースを設定可能
- ・バーストアクセスの2または3ステートを選択可能

アイドルサイクル挿入

- ・異なるエリア間の外部リードサイクル時、アイドルサイクルを挿入可能
- ・外部リードサイクルの直後の外部ライトサイクル時、アイドルサイクルを挿入可 能

バス権調停機能 (バスアービトレーション)

・バスアービタを内蔵し、CPU、DMAC、DRAM インタフェースおよび外部バスマ スタのバス権を調停

その他

- ・リフレッシュ用カウンタ (リフレッシュタイマ)をインターバルタイマとして使用可能
- ・2 つのアドレス更新モードを選択可能

6.1.2 ブロック図

バスコントローラのブロック図を図6.1 に示します。




図 6.1 バスコントローラのブロック図

6.1.3 端子構成

バスコントローラの入出力端子を表 6.1 に示します。

表 6.1 端子構成

名称	略称	入出力	機能
チップセレクト	$\overline{CS}_0 \sim \overline{CS}_7$	出力	エリア 0~7 が選択されていることを示すストローブ信号
0~7			
アドレス	ĀS	出力	アドレスバス上のアドレス出力が有効であることを示すストローブ信号
ストローブ			
リード	RD	出力	外部アドレス空間をリードしていることを示すストローブ信号
ハイライト	HWR	出力	外部アドレス空間をライトし、データバスの上位側($D_{15} \sim D_8$)が有効で
			あることを示すストローブ信号
ロウライト	LWR	出力	外部アドレス空間をライトし、データバスの下位側($D_7 \sim D_0$)が有効で
			あることを示すストローブ信号
ウェイト	WAIT	入力	外部 3 ステートアクセス空間をアクセスするときのウェイト要求信号
バス権要求	BREQ	入力	パス権を外部に解放する要求信号
バス権要求	BACK	出力	バス権を外部に解放したことを示すアクノリッジ信号
アクノリッジ			

6.1.4 レジスタ構成

バスコントローラのレジスタ構成を表 6.2 に示します。

表 6.2 レジスタ構成

アドレス*1	名 称	略称	R/W	初期値
H'EE020	バス幅コントロールレジスタ	ABWCR	R/W	H'FF*²
H'EE021	アクセスステートコントロールレジスタ	ASTCR	R/W	H'FF
H'EE022	ウェイトコントロールレジスタH	WCRH	R/W	H'FF
H'EE023	ウェイトコントロールレジスタL	WCRL	R/W	H'FF
H'EE013	バスリリースコントロールレジスタ	BRCR	R/W	H'FE*3
H'EE01F	チップセレクトコントロールレジスタ	CSCR	R/W	H'0F
H'EE01E	アドレスコントロールレジスタ	ADRCR	R/W	H'FF
H'EE024	バスコントロールレジスタ	BCR	R/W	H'C6
H'EE026	DRAM コントロールレジスタ A	DRCRA	R/W	H'10
H'EE027	DRAM コントロールレジスタ B	DRCRB	R/W	H'08
H'EE028	リフレッシュタイマコントロール / ステータ	RTMCSR	R/(W)*4	H'07
	スレジスタ			
H'EE029	リフレッシュタイマカウンタ	RTCNT	R/W	H'00
H'EE02A	リフレッシュタイムコンスタントレジスタ	RTCOR	R/W	H'FF

【注】 *1 アドバンストモード時のアドレス下位20ビットを示しています。

- *2 モード2、4のときは、初期値 H'00 になります。
- *3 モード3、4のときは、初期値 H'EE になります。
- *4 ビット7は、フラグをクリアするための0ライトのみ可能です。

6.2 各レジスタの説明

6.2.1 バス幅コントロールレジスタ (ABWCR)

ABWCR は 8 ビットのリード / ライト可能なレジスタで、各エリアを 8 ビットアクセス 空間または 16 ビットアクセス空間のいずれかに設定します。

ビット:	7	6	5	4	3	2	1	0
	ABW7	ABW6	ABW5	ABW4	ABW3	ABW2	ABW1	ABW0
初期値:(モード1、3、5、7)	1	1	1	1	1	1	1	1
(モード2、4)	0	0	0	0	0	0	0	0
R/W:	R/W							

ABWCR の内容が HFF(全エリア 8 ビットアクセス空間)の場合、8 ビットバスモードとなり、データバスは上位側($D_{15} \sim D_8$)が有効となります。このときポート 4 は入出力ポートとなります。ABWCR の少なくとも 1 ビットを 0 にクリアした場合には、16 ビットバスモードとなり、データバスは 16 ビット($D_{15} \sim D_0$)となります。ABWCR はリセット、またはハードウェアスタンバイモード時にモード 1、3、5、7 では HFF に、モード 2、4では H'00 にイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

ビット7~0:エリア 7~0バス幅コントロール (ABW7~ABW0)

対応するエリアを 8 ビットアクセス空間とするか 16 ビットアクセス空間とするかを選択します。

ビット7~0	説明
ABW7 ~ ABW0	
0	エリア 7~0 を 16 ビットアクセス空間に設定
1	エリア 7~0 を 8 ビットアクセス空間に設定

ABWCR は、外部メモリ空間のデータバス幅を指定します。内蔵メモリ、内部 I/O レジスタのデータバス幅は ABWCR の設定値にかかわらず固定です。したがって、シングルチップモード(モード 7)では設定値には意味がありません。

6.2.2 アクセスステートコントロールレジスタ (ASTCR)

ASTCR は 8 ビットのリード / ライト可能なレジスタで、各エリアを 2 ステートアクセス空間または 3 ステートアクセス空間のいずれかに設定します。



ASTCR はリセット、またはハードウェアスタンバイモード時に、HFF にイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

ビット7~0:エリア 7~0アクセスステートコントロール(AST7~AST0) 対応するエリアを2ステートアクセス空間とするか3ステートアクセス空間とするかを 選択します。

ビット7~0	説 明	
AST7 ~ AST0		
0	エリア7~0を2ステートアクセス空間に設定	
1	エリア7~0を3ステートアクセス空間に設定	(初期値)

ASTCR は、外部メモリ空間のアクセスステート数を設定します。内蔵メモリ、内部 I/O レジスタに対するアクセスステート数は ASTCR の設定値にかかわらず固定です。したがって、シングルチップモード(モード 7)では設定値は無効です。

なお、対応するエリアが DRAM コントロールレジスタ A(DRCRA)の DRAS2 ~ DRAS0 ビットにより DRAM 空間に設定されている場合、アクセスステート数は AST ビットの設定値に依存しません。また、AST ビットの値が 0 の場合は、プログラマブルウェイトは挿入されません。

6.2.3 ウェイトコントロールレジスタ H、L(WCRH、WCRL)

WCRH、WCRL は、それぞれ 8 ビットのリード / ライト可能なレジスタで、各エリアのプログラムウェイトステート数を選択します。

内蔵メモリおよび内部 I/O レジスタに対するアクセスステート数は WCRH、WCRL の設定値にかかわらず固定です。

WCRH、WCRL は、リセットおよびハードウェアスタンバイモード時に、HFF にイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

(1) WCRH

ビット: W71 | W70 | W61 W60 W51 W50 W41 W40 初期値: R/W : R/W R/W R/W R/W R/W R/W R/W R/W

ビット7、6:エリア 7 ウェイトコントロール1、0 (W71、W70)

ASTCR の AST7 ビットが 1 にセットされた状態でエリア 7 の外部空間をアクセスすると きの、プログラムウェイトステート数を選択します。

ビット7	ビット6	説明
W71	W70	
0	0	エリア7の外部空間アクセス時、プログラムウェイトを挿入しない
	1	エリア 7 の外部空間アクセス時、プログラムウェイトを 1 ステート挿入
1	0	エリア7の外部空間アクセス時、プログラムウェイトを2ステート挿入
	1	エリア7の外部空間アクセス時、プログラムウェイトを3ステート挿入
		(初期値)

ビット5、4:エリア 6 ウェイトコントロール1、0 (W61、W60)

ASTCR の AST6 ビットが 1 にセットされた状態でエリア 6の外部空間をアクセスするときの、プログラムウェイトステート数を選択します。

ビット5	ビット4	説 明
W61	W60	
0	0	エリア 6 の外部空間アクセス時、プログラムウェイトを挿入しない
	1	エリア6の外部空間アクセス時、プログラムウェイトを1ステート挿入
1	0	エリア6の外部空間アクセス時、プログラムウェイトを2ステート挿入
	1	エリア6の外部空間アクセス時、プログラムウェイトを3ステート挿入
		(初期値)

ビット3、2:エリア 5 ウェイトコントロール1、0 (W51、W50)

ASTCR の AST5 ビットが 1 にセットされた状態でエリア 5 の外部空間をアクセスするときの、プログラムウェイトステート数を選択します。

ビット3	ビット2	説明
W51	W50	
0	0	エリア 5 の外部空間アクセス時、プログラムウェイトを挿入しない
	1	エリア 5 の外部空間アクセス時、プログラムウェイトを 1 ステート挿入
1	0	エリア 5 の外部空間アクセス時、プログラムウェイトを 2 ステート挿入
	1	エリア 5 の外部空間アクセス時、プログラムウェイトを 3 ステート挿入
		(初期値)

ビット1、0:エリア 4 ウェイトコントロール1、0 (W41、W40)

ASTCR の AST4 ビットが 1 にセットされた状態でエリア 4 の外部空間をアクセスするときの、プログラムウェイトステート数を選択します。

,-		
ビット1	ビット0	説明
W41	W40	
0	0	エリア4の外部空間アクセス時、プログラムウェイトを挿入しない
	1	エリア4の外部空間アクセス時、プログラムウェイトを1ステート挿入
1	0	エリア4の外部空間アクセス時、プログラムウェイトを2ステート挿入
	1	エリア4の外部空間アクセス時、プログラムウェイトを3ステート挿入
		(初期値)

(2) WCRL

ビット: 7 W31 W30 W21 W20 W11 W10 W01 W00 初期値: 1 1 1 1 1 1 1 1 R/W: R/W R/W R/W R/W R/W R/W R/W R/W

ビット7、6:エリア 3 ウェイトコントロール1、0 (W31、W30)

ASTCR の AST3 ビットが 1 にセットされた状態でエリア 3 の外部空間をアクセスするときの、プログラムウェイトステート数を選択します。

ビット7	ビット6	説明
W31	W30	
0	0	エリア3の外部空間アクセス時、プログラムウェイトを挿入しない
	1	エリア3の外部空間アクセス時、プログラムウェイトを1ステート挿入
1	0	エリア 3 の外部空間アクセス時、プログラムウェイトを 2 ステート挿入
	1	エリア3の外部空間アクセス時、プログラムウェイトを3ステート挿入
		(初期値)

ビット5、4:エリア 2 ウェイトコントロール(W21、W20)

ASTCR の AST2 ビットが 1 にセットされた状態でエリア 2 の外部空間をアクセスするときの、プログラムウェイトステート数を選択します。

ビット5	ビット4	説明
W21	W20	
0	0	エリア2の外部空間アクセス時、プログラムウェイトを挿入しない
	1	エリア2の外部空間アクセス時、プログラムウェイトを1ステート挿入
1	0	エリア2の外部空間アクセス時、プログラムウェイトを2ステート挿入
	1	エリア2の外部空間アクセス時、プログラムウェイトを3ステート挿入
		(初期値)

ビット3、2:エリア 1 ウェイトコントロール1、0 (W11、W10)

ASTCR の AST1 ビットが 1 にセットされた状態でエリア 1 の外部空間をアクセスするときの、プログラムウェイトステート数を選択します。

ビット3	ビット2	説明
W11	W10	
0	0	エリア 1 の外部空間アクセス時、プログラムウェイトを挿入しない
	1	エリア1の外部空間アクセス時、プログラムウェイトを1ステート挿入
1	0	エリア 1 の外部空間アクセス時、プログラムウェイトを 2 ステート挿入
	1	エリア 1 の外部空間アクセス時、プログラムウェイトを 3 ステート挿入
		(初期値)

ビット1、0:エリア 0ウェイトコントロール1、0(W01、W00)

ASTCR の AST0 ビットが 1 にセットされた状態でエリア 0 の外部空間をアクセスするときの、プログラムウェイトステート数を選択します。

ビット1	ビット0	説 明
W01	W00	
0	0	エリア0の外部空間アクセス時、プログラムウェイトを挿入しない
	1	エリア0の外部空間アクセス時、プログラムウェイトを1ステート挿入
1	0	エリア0の外部空間アクセス時、プログラムウェイトを2ステート挿入
	1	エリア0の外部空間アクセス時、プログラムウェイトを3ステート挿入
		(初期値)

6.2.4 バスリリースコントロールレジスタ(BRCR)

BRCR は 8 ビットのリード / ライト可能なレジスタで、アドレスバス $(A_{23} \sim A_{20})$ 出力の選択、バス権の外部に対する解放を許可 / 禁止します。



BRCR はリセット、またはハードウェアスタンバイモード時にモード 1、2、5、7 の場合は H'EE に、モード 3、4 の場合は H'EE にイニシャライズされます。ソフトウェアスタンバイモード時にはイニシャライズされません。

ビット7:アドレス 23 イネーブル(A23E)

 PA_4 をアドレス出力端子 A_{23} として使用するためのビットです。0 をライトするとアドレス出力 A_{23} となります。モード 3、4、5 以外ではこのビットはライトできず、通常のポート機能となります。

ビット7	説明	
A23E		
0	PA ₄ はアドレス出力端子 A ₂₃	
1	PA₄は入出力端子	(初期値)

ビット6:アドレス 22イネーブル(A22E)

 PA_5 をアドレス出力端子 A_{22} として使用するためのビットです。0 をライトするとアドレス出力 A_{22} となります。モード 3、4、5 以外ではこのビットはライトできず、通常のポート機能となります。

ビット6	説	明
A22E		
0	PA ₅ はアドレス出力端子 A ₂₂	
1	PA _s は入出力端子	(初期値)

ビット5:アドレス 21 イネーブル (A21E)

 PA_6 をアドレス出力端子 A_{21} として使用するためのビットです。0 をライトするとアドレス出力 A_{21} となります。モード 3、4、5 以外ではこのビットはライトできず、通常のポート機能となります。

ビット5	説 明	
A21E		
0	PA ₆ はアドレス出力端子 A ₂₁	
1	PA。は入出力端子 (初期値	į)

ビット4:アドレス 20イネーブル(A20E)

 PA_7 をアドレス出力端子 A_{20} として使用するためのビットです。0 をライトするとアドレス出力 A_{20} となります。モード 5 以外ではこのビットはライトできません。

ビット4		説	明
A20E			
0	PA ₇ はアドレス出力端子 A ₂₀	(E – F	3、4 のときの初期値)
1	PA ₇ は入出力端子	(モード	*1、2、5、7 のときの初期値)


ビット3~1:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット0:バスリリースイネーブル(BRLE) バス権の外部に対する解放を許可/禁止します。

ビット0	説明
BRLE	
0	バス権の外部に対する解放を禁止し、BREQ、BACK 端子は入出力端子として使用可
	(初期値)
1	バス権の外部に対する解放を許可

6.2.5 バスコントロールレジスタ(BCR)



BCR は 8 ビットのリード / ライト可能なレジスタで、アイドルサイクル挿入の許可または禁止、アドレスマップの選択、エリアの分割単位の選択、WAIT 端子入力の許可または禁止を行います。

BCR は、リセットおよびハードウェアスタンバイモード時に、 H'C6 にイニシャライズ されます。ソフトウェアスタンバイモードではイニシャライズされません。

ビット7:アイドルサイクル挿入 1(ICIS1)

異なるエリアの外部リードサイクルが連続する場合、バスサイクルの間にアイドルサイクルを1ステート挿入するか、挿入しないかを選択します。

ビット7	説明
ICIS1	
0	異なるエリアの外部リードサイクルが連続したとき、アイドルサイクルを挿入しない
1	異なるエリアの外部リードサイクルが連続したとき、アイドルサイクルを挿入する
	(初期値)

ビット6:アイドルサイクル挿入 0(ICISO)

外部リードサイクルと外部ライトサイクルが連続する場合、バスサイクルの間にアイドルサイクルを1ステート挿入するか、挿入しないかを選択します。

ビット6	説明
ICIS0	
0	外部リードサイクルと外部ライトサイクルが連続したとき、アイドルサイクルを挿入
	しない
1	外部リードサイクルと外部ライトサイクルが連続したとき、アイドルサイクルを挿入
	する (初期値)

ビット5:バースト ROMイネーブル(BROME)
エリア0をバーストROMインタフェースとするかを選択します。

ビット5	説明
BROME	
0	エリア 0 は基本バスインタフェース (初期値)
1	エリア 0 はバースト ROM インタフェース

ビット4:バーストサイクルセレクト 1(BRSTS1) バーストROM インタフェースのバーストサイクル数を選択します。

ビット4	説明
BRSTS1	
0	バーストアクセスのサイクル数は2ステート (初期値)
1	バーストアクセスのサイクル数は3ステート

ビット 3: バーストサイクルセレクト 0 (BRSTS0)
バースト ROM インタフェースのバーストアクセス可能なワード数を選択します。

ビット3	説明
BRSTS0	
0	バーストアクセスは最大4ワード(A3 より上位アドレス一致でバーストアクセス)
	(初期値)
1	バーストアクセスは最大 8 ワード(A4 より上位アドレス一致でバーストアクセス)

ビット 2: 拡張メモリマップコントロール (EMC) 2 種類のメモリマップを選択できます。

ビット2	説明
EMC	
0	「3.6 各動作モードのメモリマップ」の図 3.2 のメモリマップ*となります。
1	「3.6 各動作モードのメモリマップ」の図 3.1 のメモリマップ*となります。
	(初期値)

【注】 * 拡張メモリマップコントロールによるメモリマップの切り替え機能を使用する場合、内蔵 RAM エリア内の下記組み合わせのエリアは使用できません。

		(EMC ビット=1のとき)	(EMC ビット=0のとき)
モード1、2	(1)	H'FDEE0 ~ H'FDF1F	H'FBEE0 ~ H'FBF1F
	(2)	H'FFE80 ~ H'FFEDF	H'FFF80 ~ H'FFFDF
	(3)	H'FFEE0 ~ H'FFF1F	H'FDEE0 ~ H'FDF1F
モード3、4	(1)	H'FFDEE0 ~ H'FFDF1F	H'FFBEE0 ~ H'FFBF1F
	(2)	H'FFFE80 ~ H'FFFEDF	H'FFFF80 ~ H'FFFFDF
	(3)	H'FFFEE0 ~ H'FFFF1F	H'FFDEE0 ~ H'FFDF1F
モード5	(1)	H'FFDEE0 ~ H'FFDF1F	H'FFBEE0 ~ H'FFBF1F
	(2)	H'FFFE80 ~ H'FFFEDF	H'FFFF80 ~ H'FFFFDF
	(3)	H'FFFEE0 ~ H'FFFF1F	H'FFDEE0 ~ H'FFDF1F
モード7	(1)	H'FDEE0 ~ H'FDF1F	H'FBEE0 ~ H'FBF1F
	(2)	H'FFE80 ~ H'FFEDF	H'FFF80 ~ H'FFFDF
	(3)	H'FFEE0 ~ H'FFF1F	H'FDEE0 ~ H'FDF1F

なお、本ビットを 0 にクリアすると内部 I/O レジスタのアドレスが一部移動しますので注意してください。移動後のアドレスは「付録 B.2 アドレス一覧 (EMC ビット = 0 のとき)」を参照してください。

また、RDEA ビットが0のとき、本ビットを0にクリアしないでください。

ビット1:エリア分割単位選択(RDEA)

メモリマップのエリアの分割単位を選択します。

本ビットはモード3、4、5で有効です。モード1、2、7では、無効です。

また、EMC ビットが0のとき、本ビットを0にしないでください。

ビット1	説 明	
RDEA		
0	エリア分割は、エリア 0:2M バイト エリア 4:1.93M バイト	
	エリア 1:2M バイト エリア 5:4k バイト	
	エリア 2:8M バイト エリア 6:23.75k バイト	
	エリア 3:2M バイト エリア 7:22 バイト	
1	エリア分割は、エリア 0~エリア 7 まで等分割(2M バイト)	(初期値)

ビット 0: WAIT 端子イネーブル (WAITE)

WAIT端子によるウェイト入力の許可または禁止を選択します。

ビット0	説明
WAITE	
0	WAIT 端子によるウェイト入力を禁止。WAIT 端子は入出力ポートとして使用可
_	(初期値)
1	WAIT 端子によるウェイト入力を許可

6.2.6 チップセレクトコントロールレジスタ (CSCR)

CSCR は 8 ビットのリード / ライト可能なレジスタで、チップセレクト信号($\overline{\text{CS}}_7 \sim \overline{\text{CS}}_4$) の出力を許可 / 禁止します。

本レジスタでチップセレクト信号 ($\overline{CS}_7 \sim \overline{CS}_4$) 出力を選択すると、端子機能は他の機能に優先してチップセレクト信号 ($\overline{CS}_7 \sim \overline{CS}_4$) 出力となります。なお、本レジスタはシングルチップモードではライトできません。



CSCR はリセット、またはハードウェアスタンバイモード時に H'0F にイニシャライズされます。 ソフトウェアスタンバイモードではイニシャライズされません。

ビット7~4:チップセレクト 7~4イネーブル(CS7E~CS4E) 対応するチップセレクト信号の出力を許可/禁止します。

ビットn	説明
CSnE	
0	チップセレクト信号(CSn)の出力を禁止 (初期値)
1	ー チップセレクト信号(CSn)の出力を許可

【注】 n=7~4

ビット3~0:リザーブビット リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

6.2.7 DRAM コントロールレジスタ A (DRCRA)

ビット:	7	6	5	4	3	2	1	0
	DRAS2	DRAS1	DRAS0		BE	RDM	SRFMD	RFSHE
初期値:	0	0	0	1	0	0	0	0
R/W :	R/W	R/W	R/W		R/W	R/W	R/W	R/W

DRCRA は8ビットのリード/ライト可能なレジスタで、DRAM インタフェースの機能するエリアの選択、アクセスモード、セルフリフレッシュの許可/禁止およびリフレッシュ端子出力の許可/禁止の選択を行います。

DRCRA は、リセットおよびハードウェアスタンバイモード時に、H'10 にイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

ビット7~5: DRAMエリアセレクト (DRAS2~DRAS0)

拡張モードのときに、エリア $2\sim5$ から DRAM インタフェースとして機能するエリア (DRAM 空間)を選択します。また、同時に各 DRAM 空間に対応する \overline{RAS} 出力端子を選択します。

ビット7	ビット6	ビット5	説 明				
DRAS2	DRAS1	DRAS0	エリア 5	エリア4	エリア3	エリア2	
0	0	0	通常通常		通常	通常	
		1	通常	通常	通常	DRAM 空間	
						($\overline{\text{CS}}_2$)	
	1	0	通常	通常	DRAM 空間	DRAM 空間	
					($\overline{\text{CS}}_{\scriptscriptstyle 3}$)	($\overline{\text{CS}}_2$)	
		1	通常	通常	DRAM空間(CS ₂) *		
1	0	0	通常	DRAM 空間	DRAM 空間	DRAM 空間	
				($\overline{\text{CS}}_{4}$)	($\overline{\text{CS}}_3$)	($\overline{\text{CS}}_2$)	
		1	DRAM 空間	DRAM 空間	DRAM 空間	DRAM 空間	
			($\overline{\text{CS}}_{5}$)	($\overline{\text{CS}}_{4}$)	($\overline{\text{CS}}_3$)	($\overline{\text{CS}}_2$)	
	1	0	DRAM空間(CS ₄)* DRAM空間(C		間(CS 2)*		
		1	DRAM空間(CS ₂)*				

【注】 * 1本の CS 端子が複数エリアに共通の RAS 出力端子となります。このとき不要となる CS 端子は入出力ポートとして使用可能になります。

拡張モードのときに DRAS2 ~ 0 のいずれかが 1 にセットされていると、DRCRB、RTMCSR、RTCNT および RTCOR へのライトはできません。ただし、RTMCSR の CMFフラグについては、フラグをクリアするための0ライトのみ可能です。

なお、DRAS2~DRAS0 に任意の値が設定されている場合、000 以外の異なる値のライトは行わないでください。

ビット4:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット3:バーストアクセスイネーブル(BE)

DRAM 空間に対するバーストアクセスの許可または禁止を選択します。DRAM 空間の バーストアクセスは高速ページモードになります。

ビット3	説明
BE	
0	バースト禁止(常にフルアクセス) (初期値)
1	DRAM 空間アクセス時、高速ページモードでアクセス

ビット2: RAS ダウンモード(RDM)

DRAM 空間に対するバーストアクセスが許可されている場合(BE=1)、DRAM に対するアクセスが途切れたときに、 \overline{RAS} 信号を Low レベルに保持したままで次の DRAM へのアクセスを待つか(RAS ダウンモード)、 \overline{RAS} 信号を High レベルに戻すか(RAS アップモード)を選択します。

なお、UCAS、LCAS の出力端子として HWR、LWR を使用する場合、注意が必要です。 詳細は「6.5.10 バースト動作」の(2)RAS ダウンモードと RAS アップモードを参照 してください。

ビット2	説明
RDM	
0	DRAMインタフェース:RAS アップモードを選択 (初期値)
1	DRAM インタフェース:RAS ダウンモードを選択

ビット1:セルフリフレッシュモード(SRFMD)

ソフトウェアスタンバイモード時、DRAMのセルフリフレッシュを指定します。

エリア $2\sim 5$ のいずれかが DRAM 空間に設定されているとき、SRFMD ビットを 1 にセットした後に、ソフトウェアスタンバイモードに遷移すると、DRAM のセルフリフレッシュが可能となります。

SRFMD の設定にかかわらず、ソフトウェアスタンバイモードの解除により、通常のア

クセス状態に戻ります。


ビット1	説明	
SRFMD		
0	ソフトウェアスタンバイモード時に、DRAMのセルフリフレッシュを禁止 (初其	阴値)
1	 ソフトウェアスタンバイモード時に、DRAM のセルフリフレッシュが可能	

ビット0:リフレッシュ端子イネーブル(RFSHE)

RFSH 端子のリフレッシュ信号出力を許可 / 禁止します。エリア 2~5を DRAM 空間に 設定しない場合は、本ビットを 1 に設定しないでください。

r	r ·	$\overline{}$
ビット0	説明	
RFSHE		
0	RFSH 端子のリフレッシュ信号出力を禁止 (初期値	(]
	(RFSH 端子は入出力ポートとして使用可)	
1	 RFSH 端子のリフレッシュ信号出力を許可	

6.2.8 DRAM コントロールレジスタ B (DRCRB)



DRCRB は8ビットのリード/ライト可能なレジスタで、DRAM インタフェースのアドレスマルチプレクスのカラムアドレスビット数、カラムアドレスストローブの出力端子、リフレッシュサイクル挿入の許可/禁止、プリチャージサイクル数、RAS・CAS 間のウェイトステート挿入の許可/禁止、およびリフレッシュサイクルのウェイトステート挿入の許可/禁止を選択します。

DRCRB は、リセットおよびハードウェアスタンバイモード時に、H'08 にイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

なお、DRCRA の DRAS2~DRAS0 がすべて 0 の時、本レジスタの設定は無効となります。

ビット7、6:マルチプレクスコントロール 1、0 (MXC1、MXC0)

DRAM インタフェースの、ロウアドレス / カラムアドレスのマルチプレクスの方法を選択します。 バースト動作時に比較の対象となるロウアドレスは、 本ビットの設定と ABWCR で設定された各エリアのバス幅で決まります。

ビット7	ビット6		説 明	
MXC1	MXC0			
0	0	カラムアドレス: 8 l 比較対象アドレス:	ビット	
		モード1、2	8 ビットアクセス空間	A ₁₉ ~ A ₈
			16 ビットアクセス空間	A ₁₉ ~ A ₉
		モード3、4、5	8 ビットアクセス空間	A ₂₃ ~ A ₈
			16 ビットアクセス空間	A ₂₃ ~ A ₉
	1	カラムアドレス: 91	ビット	
		比較対象アドレス:		
		モード1、2	8 ビットアクセス空間	$A_{19} \sim A_{9}$
			16 ビットアクセス空間	$A_{19} \sim A_{10}$
		モード3、4、5	8 ビットアクセス空間	$A_{23} \sim A_9$
			16 ビットアクセス空間	A ₂₃ ~ A ₁₀
1	0	カラムアドレス: 10	ビット	
		比較対象アドレス:		
		モード1、2	8 ビットアクセス空間	A ₁₉ ~ A ₁₀
			16 ビットアクセス空間	A ₁₉ ~ A ₁₁
		モード3、4、5	8 ビットアクセス空間	A ₂₃ ~ A ₁₀
			16 ビットアクセス空間	$A_{23} \sim A_{11}$
	1	設定禁止		

ビット 5: CAS 出力端子選択 (CSEL)

エリア2~5をDRAM空間に設定した場合のUCAS、LCASの出力端子を選択します。

ビット5	説明
CSEL	
0	UCAS、LCAS の出力端子: PB4、PB5 を選択 (初期値
1	UCAS、LCAS の出力端子:HWR 、LWR を選択

ビット4:リフレッシュサイクルイネーブル(RCYCE)

CAS ビフォ RAS リフレッシュサイクルの挿入を許可または禁止します。エリア $2 \sim 5$ の いずれも DRAM 空間に設定されていないときは、本ビットの設定によらずリフレッシュ サイクルは挿入されません。

ビット4	説明
RCYCE	
0	リフレッシュサイクルを禁止 (初期値)
1	DRAM に対するリフレッシュサイクルを許可

ビット3:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット2: TP サイクルコントロール (TPC)

DRAM のリード / ライトサイクルおよび CAS ビフォ RAS リフレッシュサイクルの プリチャージサイクル (Tp)を 1 ステートにするか、2 ステートにするかを選択します。 なお、本ビットの設定はセルフリフレッシュ機能には影響を与えません。

ビット2	説	明	
TPC			
0	プリチャージサイクルを1ステート挿入		(初期値)
1	プリチャージサイクルを2ステート挿入		

ビット1: RAS・CAS 間ウェイト(RCW)

DRAM のリード / ライトサイクルの T_r - T_{C1} 間ウェイトステート (Trw) の挿入を制御します。なお、本ビットの設定はリフレッシュサイクルに対し影響を与えません。

ビット1	説明
RCW	
0	ウェイトステート(Trw)の挿入を禁止 (初期値)
1	ウェイトステート(Trw)を1ステート挿入

ビット0:リフレッシュサイクルウェイトコントロール(RLW)

CAS ビフォ RAS リフレッシュサイクルに対するウェイトステート (T_{RW}) の挿入を制御します。なお、本ビットの設定は DRAM のリード / ライトサイクルに対し影響を与えません。

ビット0	説 明
RLW	
0	ウェイトステート(T _{RW})の挿入を禁止 (初期値)
1	ウェイトステート(T _{RW})を1ステート挿入

6.2.9 リフレッシュタイマコントロール / ステータスレジスタ (RTMCSR)

 ピット:
 7
 6
 5
 4
 3
 2
 1
 0

 CMF
 CMIE
 CKS2
 CKS1
 CKS0
 —
 —
 —

 初期値:
 0
 0
 0
 0
 1
 1
 1

 R/W
 R/W
 R/W
 R/W
 R/W
 —
 —

RTMCSR は8ビットのリード/ライト可能なレジスタで、リフレッシュタイマカウンタのクロックの選択を行います。また、インターバルタイマとして使用する場合は、割り込み要求の許可/禁止も行います。RTMCSRのビット 7、6 はリセットおよびスタンバイモード時に 0 にイニシャライズされます。ビット $5\sim3$ はリセットおよびハードウェアスタンバイモード時に 0 にイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

【注】* フラグをクリアするための0ライトのみ可能です。

ビット7:コンペアマッチフラグ(CMF)

RTCNT と RTCOR の値が一致したことを示すステータスフラグです。

ビット7	説 明						
CMF							
0	[クリア条件]						
	(1) リセットまたはスタンバイモード時						
	(2)CMF=1 の状態で、CMF フラグをリードした後、CMF フラグに 0 をライト						
	したとき (初期値)						
1	[セット条件]						
	RTCNT=RTCOR になったとき						

ビット6:コンペアマッチ割り込みイネーブル (CMIE)

RTMCSR の CMF フラグが 1 にセットされたとき、CMF フラグによる割り込み要求 (CMF) を許可または禁止します。

エリア $2 \sim 5$ のいずれかが DRAM 空間に設定されている場合、CMIE ビットは常に 0 に クリアされています。

ビット6	説明
CMIE	
0	CMF フラグによる割り込み要求(CMI)を禁止 (初期値)
1	CMF フラグによる割り込み要求(CMI)を許可


ビット5~3:リフレッシュカウンタクロックセレクト(CKS2~CKS0)

システムクロック ()を分周して得られる 7 種類の内部クロックから RTCNT に入力するクロックを選択します。 CKS2 ~ CKS0 ビットで入力クロックを選択すると、RTCNTがカウントアップを開始します。

ビット5	ビット4	ビット3	説明
CKS2	CKS1	CKS0	
0	0	0	カウント動作停止 (初期値)
		1	/2でカウント
	1	0	/8でカウント
		1	/32 でカウント
1	0	0	/ 128 でカウント
		1	/512 でカウント
	1	0	/ 2048 でカウント
		1	/ 4096 でカウント

ビット2~0:リザーブビット リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

6.2.10 リフレッシュタイマカウンタ(RTCNT)




RTCNT は8ビットのリード/ライト可能なアップカウンタです。

RTCNT は、RTMCSR の CKS2~CKS0 ビットで選択された内部クロックにより、カウントアップします。

RTCNT がRTCOR に一致 (コンペアマッチ) すると、RTMCSR の CMF フラグが 1 にセットされ、RTCNT は H'00 にクリアされます。このとき、DRCRB の RCYCE ビットが 1 にセットされていると、リフレッシュサイクルが起動されます。また、RTMCSR の CMIE ビットが 1 にセットされているとき、コンペアマッチ割り込み (CMI) が発生します。

RTCNT は、リセットおよびスタンバイモード時 H'00 にイニシャライズされます。

6.2.11 リフレッシュタイムコンスタントレジスタ(RTCOR)



RTCOR は 8 ビットのリード / ライト可能なレジスタで、RTCNT とのコンペアマッチ周期を設定します。


RTCOR と RTCNT の値は常に比較されており、両方の値が一致すると、RTMCSR の CMF フラグが 1 にセットされ、RTCNT は H'00 にクリアされます。

RTCOR は、リセットおよびハードウェアスタンバイモード時 HFF にイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

【注】 本レジスタへのアクセスは、必ずバイトアクセスとしてください。

6.2.12 アドレスコントロールレジスタ (ADRCR)

ADRCR は8ビットのリード/ライト可能なレジスタで、アドレスの出力方式をアドレス更新モード1またはアドレス更新モード2のいずれかに設定します。



ADRCR は、リセット、またはハードウェアスタンバイモード時に、H'FF にイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

ビット7~1:リザーブビット

ビット7~1をリードすると、常に1が読み出されます。ライトは無効です。

ビット0:アドレスコントロールビット(ADRCTL)

アドレス出力方式を選択します。

	THIND EXTRA PROPERTY OF THE PR					
ビット0	説明					
ADRCTL						
0	アドレス更新モード2を選択					
1	アドレス更新モード 1 を選択	(初期値)				

6.3 動作説明

6.3.1 エリア分割

外部アドレス空間は、1M バイトモードのとき 128k バイト、16M バイトモードのとき 2M バイトごとのエリア $0\sim7$ に分割されています。メモリマップの概要を図 6.2 に示します。

H' 00000	エリア0(128 k バイト)	H' 000000	エリア0(2Mバイト)	
H' 1FFFF 		H' 1FFFFF		
H' 20000	エリア1(128kバイト)	H' 200000	エリア1(2Mバイト)	
H' 3FFFF 		H' 3FFFFF		
H' 40000	エリア2(128kバイト)	H' 400000	エリア2(2Mバイト)	
H' 5FFFF	1972 (120K/(11)	H' 5FFFFF	1972 (ZIWI/(11)	
H' 60000		H' 600000		
H' 7FFFF	エリア3 (128 k バイト)	H' 7FFFFF	エリア3(2Mバイト)	
H' 80000		H' 800000		
H' 9FFFF	エリア4(128kバイト)	H' 9FFFFF	エリア4(2Mバイト)	
H' A0000		H' A00000		
H' BFFFF	エリア5(128kバイト)	H' BFFFFF	エリア5(2Mバイト)	
H' C0000		H' C00000		
H' DFFFF	エリア6 (128 k バイト)	H' DFFFFF	エリア6(2Mバイト)	
H' E0000		H' E00000		
H' FFFFF	エリア7 (128 k バイト)	H' FFFFFF	エリア7(2Mバイト) 	
(a)1Mバイ	トモード (モード1、2)	(b)16Mバイ	トモード(モード3、4、5)	

図 6.2 各動作モードにおけるアクセスエリアマップ

各エリアごとに選択信号 ($\overline{\text{CS}}_0 \sim \overline{\text{CS}}_7$)を出力することができます。また、各エリアのバス仕様は、ABWCR、ASTCR、WCRH、WCRL で指定されます。

また、16M バイトモードのとき BCR の RDEA ビットにより、エリア分割の単位を選択することができます。




図 6.3 16M バイトモード時のメモリマップ

6.3.2 バス仕様

外部空間のバス仕様は、(1)バス幅、(2)アクセスステート数、(3)プログラムウェイトステート数、の3つの要素で構成されます。

なお、内蔵メモリ、内蔵 I/O レジスタは、バス幅・アクセスステート数は固定で、バスコントローラの影響を受けません。

(1) バス幅

バス幅は ABWCR により、8 ビットまたは 16 ビットを選択します。8 ビットバスを選択したエリアが 8 ビットアクセス空間、16 ビットバスを選択したエリアが 16 ビットアクセス空間です。

すべてのエリアを 8 ビットアクセス空間に設定すると 8 ビットバスモードに、いずれかのエリアを 16 ビットアクセス空間に設定すると 16 ビットバスモードになります。

(2)アクセスステート数

アクセスステート数は、ASTCRにより、2 ステートまたは3 ステートを選択します。2 ステートアクセスを選択したエリアが2 ステートアクセス空間、3 ステートアクセスを選択したエリアが3 ステートアクセス空間です。

なお、DRAM 空間では ASTCR によらず 4 ステートアクセスとなります。 2 ステートアクセス空間に設定すると、ウェイトの挿入が禁止されます。

(3) プログラムウェイトステート数

ASTCR によって 3 ステートアクセス空間に設定したとき、WCRH、WCRL により、自動的に挿入するプログラムウェイトステート数を選択します。プログラムウェイトは0~3 ステートを選択可能です。

DRAM 空間で ASTCR を 0 にクリアした場合、プログラムウェイト(T_{Cl} - T_{C2} 間ウェイト) は挿入されません。バースト ROM 空間のバーストサイクルもプログラムウェイトは挿入されません。

基本バスインタフェースの各エリアのバス仕様を表 6.3 に示します。

祝 0.5 日エッテのハスに像(墨本ハスインランエース)							
ABWCR	ASTCR	WCRH / WCRL		バス仕様(基本バスインタフェース)			
ABWn	ASTn	Wn1	Wn0	バス幅	アクセス	プログラムウェイト	
					ステート数	ステート数	
0	0			16	2	0	
	1	0	0		3	0	
			1			1	
		1	0			2	
			1			3	
1	0			8	2	0	
	1	0	0		3	0	
			1			1	
		1	0			2	
			1			3	

表 6.3 各エリアのバス仕様(基本バスインタフェース)

【注】 n=7~0

6.3.3 メモリインタフェース

本 LSI のメモリインタフェースは、ROM、SRAM などの直結が可能な基本バスインタフェース、DRAM の直結が可能な DRAM インタフェース、およびバースト ROM の直結が可能なバースト ROM インタフェースがあり、エリア単位で選択することができます。

基本バスインタフェースを設定したエリアが通常空間です。また、DRAM インタフェースを設定したエリアが DRAM 空間、バースト ROM インタフェースを設定したエリア 0 が バースト ROM 空間です。

6.3.4 チップセレクト信号

本 LSI は、エリア $0 \sim 7$ に対してそれぞれチップセレクト信号 $(\overline{CS_0} \sim \overline{CS_7})$ を出力することができ、拡張モードで当該エリアが選択されたとき、Low レベルを出力します。 図 6.4 に $\overline{CS_n}$ 信号出力タイミングを示します。

(1) CS₀~CS₃出力方法

 $\overline{CS_0} \sim \overline{CS_3}$ の出力の許可または禁止は各 $\overline{CS_n}$ 端子に対応するポートのデータディレクションレジスタ (DDR) を設定することにより行います。

内蔵 ROM 無効拡張モード時、 \overline{CS}_0 端子はリセット直後に出力状態となっています。 \overline{CS}_1 ~ \overline{CS}_3 はリセット直後に入力状態となっていますので、 \overline{CS}_1 ~ \overline{CS}_3 を出力する場合には対応 する DDR を 1 にセットしてください。内蔵 ROM 有効拡張モード時、 \overline{CS}_0 ~ \overline{CS}_3 端子はリセット直後に入力状態になっていますので、 \overline{CS}_0 ~ \overline{CS}_3 を出力する場合には、対応する DDR を 1 にセットしてください。

詳細は「第8章 I/Oポート」を参照してください。

(2) CS₄ ~ CS₇ 出力方法

 $\overline{\text{CS}}_4 \sim \overline{\text{CS}}_7$ の出力許可または禁止はチップセレクトコントロールレジスタ (CSCR) を設定することにより行います。 $\overline{\text{CS}}_4 \sim \overline{\text{CS}}_7$ 端子はリセット直後に入力状態となっていますので、 $\overline{\text{CS}}_4 \sim \overline{\text{CS}}_7$ 端子を出力する場合には CSCR の対応するビットを 1 にセットしてください。詳細は「第8章 I/Oポート」を参照してください。




図 6.4 CS。信号の出力タイミング (n=0~7)

内蔵 ROM、内蔵 RAM および内部 I/O レジスタを選択した場合、 $\overline{CS}_0 \sim \overline{CS}_7$ 端子は High レベルです。 \overline{CS}_n 信号はアドレスをデコードした信号で、SRAM などのチップセレクト信号として使用することができます。

6.3.5 アドレス出力方式

本 LSI では、アドレス出力方式について、従来 H8/300H シリーズと同じ更新方式(アドレス更新モード1)または、アドレス更新を外部空間アクセス時またはセルフリフレッシュサイクル時に限定する方式(アドレス更新モード2)いずれかに設定することが可能です。

図 6.5 に 2 つの更新モードのアドレス出力例を示します。




図 6.5 各アドレス更新モードにおけるアドレス出力例 (基本バスインタフェース、3 ステート空間の場合)

(1) アドレス更新モード1

アドレス更新モード 1 は、従来の H8/300H シリーズと互換性のあるアドレス更新モードです。アドレスは各バスサイクルの切れ目で常に更新されます。

(2)アドレス更新モード2

アドレス更新モード 2 は、アドレスの更新が外部空間アクセスまたはセルフリフレッシュサイクル時に限定されます。

アドレス更新モード 2 では、プログラムを内蔵メモリに配置することにより、外部空間リードサイクルと命令フェッチサイクル(内蔵メモリ)の間でアドレスを保持することができます。 したがって RD ストローブの立ち上がりに対して、アドレスのホールドを要求するデバイスを接続する場合に、アドレス更新モード 2 が有効です。

アドレス更新モード 1 とモード 2 の切り替えは、ADRCR の ADRCTL ビットによって選択します。ADRCR の初期値はアドレス更新モード 1 となっており、従来 H8/300H シリーズと互換性があります。

(3)注意事項

本アドレス更新モードを使用する際、以下の点に注意してください。

- ・ アドレス更新モード2を選択した場合、内部空間(内蔵メモリ、内部I/O)に対するアクセスサイクルのアドレスは外部に出力されません。
- ・RDの立ち上がりに対するアドレスのホールド確保を目的として、アドレス更新モード2を使用する場合、外部空間リードアクセスは、必ず単一のアクセスサイクルで終了してください。例えば、8ビットアクセス空間に対するワードアクセスは図6.6のようにバスサイクルが2回に分割され、単一のアクセスサイクルとはなりません。このようなケースでは、1回目のアクセスサイクル(偶数アドレス)と2回目のアクセスサイクル(奇数アドレス)の間のRDの立ち上がりで、アドレスのホールドが保証されません。(図中の楕円で囲んだ部分)。




図 6.6 アドレス更新モード 2 での外部空間連続アクセス例

・ アドレス更新モード 2 を選択した場合、DRAM 空間に対する CAS ビフォ RAS (CBR) リフレッシュサイクル時には、直前のアドレスを保持します(エリア 2 の 先頭アドレスは出力されません)。

6.4 基本バスインタフェース

6.4.1 概要

基本バスインタフェースは、ROM、SRAM などの直結が可能です。

ABWCR、ASTCR、WCRH、WCRL によってバス仕様を選択できます。表 6.3 を参照してください。

6.4.2 データサイズとデータアライメント

CPU およびそのほかの内部バスマスタのデータサイズには、バイト、ワード、ロングワードがあります。バスコントローラは、データアライメント機能を持っており、外部空間をアクセスするとき、上位側データバス ($D_{15} \sim D_8$)を使用するか、下位側データバス ($D_7 \sim D_9$)を使用するかを、アクセスするエリアのバス仕様 (8 ビットアクセス空間か 16 ビットアクセス空間)とデータサイズによって制御します。

(1)8ビットアクセス空間

図 6.7 に、8 ビットアクセス空間のデータアライメント制御を示します。8 ビットアクセス空間では、常に上位側データバス ($D_{15} \sim D_8$)を使ってアクセスを行います。1 回にアクセスできるデータ量は1 バイトで、ワードアクセスでは2 回、ロングワードアクセスは4 回のバイトアクセスを実行します。




図 6.7 アクセスサイズとデータアライメント制御 (8 ビットアクセス空間)

(2) 16 ビットアクセス空間

図 6.8 に、16 ビットアクセス空間の、データアライメント制御を示します。16 ビットアクセス空間では、上位側データバス ($D_{15} \sim D_{8}$) および下位側データバス ($D_{7} \sim D_{0}$) を使ってアクセスを行います。1 回にアクセスできるデータ量は1 バイトまたは1 ワードで、ロングワードアクセスは、ワードアクセスを2 回実行します。

バイトアクセスのとき、上位側データバスを使用するか、下位側データバスを使用するかは、アドレスの偶数 / 奇数で決まります。偶数アドレスに対するバイトアクセスは上位側データバスを使用し、奇数アドレスに対するバイトアクセスは下位側データバスを使用します。

バイトサイズ バイトサイズ	・偶数アドレス ・奇数アドレス	上位側データバス 下位側データバス D ₁₅ D ₈₁ D ₇ D ₀
ワードサイズ		
ロングワード サイズ	「 バスサイクル1回目 「 バスサイクル2回目	

図 6.8 アクセスサイズとデータアライメント制御 (16 ビットアクセス空間)

6.4.3 有効ストローブ

表 6.4 にアクセス空間と、使用するデータバスおよび有効なストロープを示します。 リード時には、データバスの上位側、下位側の区別なく、 $\overline{\text{RD}}$ 信号が有効です。 ライト時には、データバスの上位側に対して $\overline{\text{HWR}}$ 信号が、下位側に対して $\overline{\text{LWR}}$ 信号が有効です。

表 6.4 使用するデータバスと有効ストローブ

エリア	アクセス	リード/	アドレス	有効な	データバス上位	データバス下位
	サイズ	ライト		ストローブ	(D ₁₅ ~ D ₈)	(D ₇ ~ D ₀)
8ビット	バイト	リード	-	RD	有効	無効
アクセス		ライト	-	HWR		不定
空間						
16 ビット	バイト	リード	偶数	RD	有効	無効
アクセス			奇数		無効	有効
空間						
		ライト	偶数	HWR	有効	不定
			奇数	LWR	不定	有効
	ワード	リード	-	RD	有効	有効
		ライト	_	HWR, LWR	有効	有効

【注】 不定:不定データが出力されます。

無効:入力状態であり、入力値は無視されます。

6.4.4 各エリアの説明

各エリアの初期状態は、基本バスインタフェース、かつ3ステートアクセス空間になっています。バス幅の初期状態は動作モードで選択します。ここで説明しているバス仕様に関しては、基本的なことについてのみ記載していますので、必ず「6.4 基本バスインタフェース」「6.5 DRAMインタフェース」「6.8 バースト ROMインタフェース」を確認してください。

エリア 0 は内蔵 ROM を含んでおり、ROM 無効拡張モードでは、エリア 0 のすべての空間が外部空間となります。ROM 有効拡張モードでは、内蔵 ROM を除いた空間が外部空間となります。

エリア 0 の外部空間をアクセスするとき、CS。信号を出力することができます。

エリア0 は、基本バスインタフェースまたはバースト ROM インタフェースを選択することができます。

エリア 0 の大きさはモード 1、2 のときは 128k バイト、モード 3、4、5 のときは 2M バイトとなります。

(2) エリア 1、6

エリア 1、6 は、外部拡張モードのとき、エリアのすべての空間が外部空間となります。 エリア 1、6 の外部空間をアクセスするとき、それぞれ、 $\overline{\text{CS}}_{\text{I}}$ 、 $\overline{\text{CS}}_{\text{G}}$ 端子信号を出力する ことができます。

エリア1、6は、基本バスインタフェースのみを使用することができます。

エリア 1、6 の大きさはモード 1、2 のときは 128k バイト、モード 3、4、5 のときは 2M バイトとなります。

(3)エリア2~5

エリア $2 \sim 5$ は外部拡張モードのとき、エリア $2 \sim 5$ のすべての空間が外部空間となります。

エリア $2 \sim 5$ の外部空間をアクセスするとき、 $\overline{\text{CS}}_2 \sim \overline{\text{CS}}_5$ 信号を出力することができます。 エリア $2 \sim 5$ は、基本バスインタフェース、DRAM インタフェースを選択することができます。DRAM インタフェースでは、 $\overline{\text{CS}}_2 \sim \overline{\text{CS}}_5$ 信号は $\overline{\text{RAS}}$ 信号として使用されます。

エリア $2 \sim 5$ の大きさはモード 1、2 のときは 128k バイト、モード 3、4、5 のときは 2M バイトとなります。

(4)エリア7

エリア 7 は内蔵 RAM および内部 I/O レジスタを含んでおり、外部拡張モードのとき、 内蔵 RAM および内蔵 I/O レジスタ空間を除いた空間が外部空間となります。なお、内蔵 RAM はシステムコントロールレジスタ (SYSCR)の RAME ビットを 1 にセットしたとき 有効で、RAME ビットを 0 にクリアすると、内蔵 RAM は無効になり、対応するアドレス は外部空間になります。

エリア 7 の外部空間をアクセスするとき、 \overline{CS}_7 信号を出力することができます。

エリア7のメモリインタフェースには、基本バスインタフェースのみを使用することができます。

エリア7 の大きさはモード1、2 のときは128k バイト、モード3、4、5 のときは2M バイトとなります。

6.4.5 基本バス制御信号タイミング

(1)8ビット3ステートアクセス空間

図 6.9 に 8 ビット 3 ステートアクセス空間のバス制御信号タイミングを示します。8 ビットアクセス空間をアクセスする場合、データバスの上位側 ($D_{15} \sim D_8$) を使用します。

LWR 端子は常に High レベルとなっています。ウェイトステートを挿入することができます。




図 6.9 8 ビット 3 ステートアクセス空間のバス制御信号タイミング

(2)8ビット2ステートアクセス空間

図 6.10 に 8 ビット 2 ステート空間のバス制御信号タイミングを示します。8 ビットアクセス空間をアクセスする場合、データバスの上位側 ($D_{15} \sim D_8$) を使用します。

 $\overline{\text{LWR}}$ 端子は常に $\overline{\text{High}}$ レベルとなっています。ウェイトステートを挿入することはできません。




図 6.10 8 ビット 2 ステートアクセス空間のバス制御信号タイミング

(3) 16 ビット 3 ステートアクセス空間

図 $6.11 \sim$ 図 6.13 に 16 ビット 3 ステートアクセス空間のバス制御信号タイミングを示します。16 ビットアクセス空間をアクセスする場合、偶数アドレスに対してはデータバスの上位側($D_{15} \sim D_{8}$)を使用し、奇数アドレスに対してはデータバスの下位側($D_{7} \sim D_{0}$)を使用します。ウェイトステートを挿入することができます。




図 6.11 16 ビット 3 ステートアクセス空間のバス制御信号タイミング (偶数アドレスバイトアクセス)




図 6.12 16 ビット 3 ステートアクセス空間のバス制御信号タイミング (奇数アドレスバイトアクセス)




図 6.13 16 ビット 3 ステートアクセス空間のバス制御信号タイミング (ワードアクセス)

(4) 16 ビット 2 ステートアクセス空間

図 $6.14 \sim$ 図 6.16 に 16 ビット 2 ステートアクセス空間のバス制御信号タイミングを示します。16 ビットアクセス空間をアクセスする場合、偶数アドレスに対してはデータバスの上位側($D_{15} \sim D_{8}$)を使用し、奇数アドレスに対してはデータバスの下位側($D_{7} \sim D_{0}$)を使用します。ウェイトステートを挿入することはできません。




図 6.14 16 ビット 2 ステートアクセス空間のバス制御信号タイミング (偶数アドレスバイトアクセス)




図 6.15 16 ビット 2 ステートアクセス空間のバス制御信号タイミング (奇数アドレスバイトアクセス)




図 6.16 16 ビット 2 ステートアクセス空間のバス制御信号タイミング (ワードアクセス)

6.4.6 ウェイト制御

本 LSI は、外部空間をアクセスするとき、ウェイトステート (T_w) を挿入してバスサイクルを引き延ばすことができます。ウェイトステートを挿入する方法には、

(1) プログラムウェイトの挿入、(2) WAIT 端子による端子ウェイトの挿入、があります。

(1) プログラムウェイトの挿入

WCRH、WCRL の設定により、3 ステートアクセス空間に対して、エリア単位で $0\sim3$ ステートのウェイトステートを自動的に T_2 ステートと T_3 ステートの間に挿入することができます。

(2)端子ウェイトの挿入

BCR の WAITE ビットを 1 にセットすると、 \overline{WAIT} 端子によるウェイト入力が有効になります。この状態で、外部空間をアクセスすると、まずプログラムウェイトが挿入されます。 T_2 または T_w の最後のステートの の立ち下がりのタイミングで、 \overline{WAIT} 端子が Low レベルであると、さらに T_w が挿入されます。 \overline{WAIT} 端子が Low レベルに保持されると、 \overline{WAIT} 端子が High レベルになるまで T_w が挿入されます。

4 ステート以上の T_w を挿入する場合や、外部デバイスごとに挿入する T_w 数を変える場合などに有効です。

WAITE ビットはすべてのエリアに対して共通です。

なお、DRAM 空間には端子ウェイトは挿入されません。

図 6.17に3 ステート空間プログラムウェイト1 ステートのウェイトステート挿入のタイミング例を示します。




図 6.17 ウェイトステート挿入タイミング例

6.5 DRAM インタフェース

6.5.1 概要

本 LSI は、DRAM 制御信号(RAS、 $\overline{\text{UCAS}}$ 、 $\overline{\text{LCAS}}$ 、 $\overline{\text{WE}}$)の出力機能、アドレスマルチプレクス機能、およびリフレッシュ機能を持った DRAM インタフェースを備えることにより DRAM を直結することができます。拡張モードのとき、エリア $2 \sim 5$ の外部アドレス空間を、DRAM インタフェースが機能する DRAM 空間として割り付けることができます。DRAM 空間のデータバス幅は ABWCR の設定により 8 ビットと 16 ビットから選択できます。データバス幅として 16 ビットを選択した場合のバイトアクセス制御は CAS を用います。したがって×16 ビット構成の DRAM では 2CAS 方式のものが接続可能となります。アクセスモードとしては通常のリード、ライトアクセスに加え、高速ページモードをサポートします。

6.5.2 DRAM 空間と RAS 出力端子の設定

エリア $2 \sim 5$ に対する DRAM 空間の割り付けと DRAM 空間に設定された各エリアに対応する \overline{RAS} 出力端子の選択は、DRCRAの DRAS2 \sim DRAS0 ビットを設定することにより行います。 DRAS2 \sim DRAS0 ビットの設定値と選択される DRAM 空間および \overline{RAS} 出力端子の関係を表 6.5 に示します。なお、DRAS2 \sim DRAS0 に任意の値が設定されている場合、000 以外の異なる値のライトは行わないでください。

表 6.5	DRAS2	~ DRAS	50の設定値とDRAM空間(RAS出刀端子)の関係					
DRAS2	DRAS1	DRAS0	エリア 5	エリア 4	エリア3	エリア2		
0	0	0	通常空間	通常空間	通常空間	通常空間		
		1	通常空間	通常空間	通常空間	DRAM 空間		
						($\overline{\text{CS}}_2$)		
	1	0	通常空間	通常空間	DRAM 空間	DRAM 空間		
					($\overline{\text{CS}}_3$)	($\overline{\text{CS}}_2$)		
		1	通常空間	通常空間	DRAM 空間	引(
1	0	0	通常空間	DRAM 空間	DRAM 空間	DRAM 空間		
				(\overline{CS}_{4})	($\overline{\text{CS}}_3$)	($\overline{\text{CS}}_2$)		
		1	DRAM 空間	DRAM 空間	DRAM 空間 DRAM 空間			
			($\overline{\text{CS}}_{5}$)	$(\overline{\operatorname{CS}}_5)$ $(\overline{\operatorname{CS}}_4)$		($\overline{\text{CS}}_2$)		
	1	0	DRAM 空間	引(DRAM空間 (CS ₂) *			
		1	DRAM空間 (CS ₂) *					

表 6.5 DRAS2~DRAS0の設定値と DRAM空間(RAS出力端子)の関係

【注】 * 1本の CS 端子が複数エリアに共通の RAS 出力端子となります。このとき不要となる CS 端子は入出力ポートとして使用可能となります。

6.5.3 アドレスマルチプレクス

DRAM 空間をアクセスする場合、ロウアドレスとカラムアドレスがマルチプレクスされます。アドレスマルチプレクスの方法は、DRAM のカラムアドレスのビット数に合せ DRCRB の MXC1、MXC0 ビットにより選択します。表 6.6 に MXC1、MXC0 の設定値とアドレスマルチプレクスの関係を示します。

表 6.6 MXC1、MXC0 とアドレスマルチプレクスの関係

	DR	CRB	カラム		アドレス端子												
			アドレス														
	MXC1	MXC0	ビット数	A ₂₃ ~ A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	A ₆	A ₅	A ₄	A_3	A ₂	A ₁	A _o
ロウアドレス	0	0	8ビット	A ₂₃ ~ A ₁₃	A ₂₀ *	A ₁₉	A ₁₈	A ₁₇	A ₁₆	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A_9	A ₈
		1	9 ビット	A ₂₃ ~ A ₁₃	A ₁₂	A ₂₀ *	A ₁₉	A ₁₈	A ₁₇	A ₁₆	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉
	1	0	10 ビット	A ₂₃ ~ A ₁₃	A ₁₂	A ₁₁	A ₂₀ *	A ₁₉	A ₁₈	A ₁₇	A ₁₆	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀
		1	設定禁止	-	-	-	1	-	-	-	_	_	-	•	•	1	-
カラムアドレス	-	-	-	A ₂₃ ~ A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	A ₆	A ₅	A_4	A_3	A_2	A ₁	A_0

【注】 * 動作モードが 1M バイトモードの時、ロウアドレスの A_{20} はマルチプレクスされません。

6.5.4 データバス

DRAM 空間に設定したエリアに対応する ABWCR のビットを 1 にセットすると、当該エリアは 8 ビット DRAM 空間となり、 0 にクリアすると 16 ビット DRAM 空間となります。 16 ビット DRAM 空間では×16 ビット構成の DRAM を直結することができます。

8 ビット DRAM 空間では $D_{15} \sim D_8$ の上位側データバスが有効となり、16 ビット DRAM 空間では $D_{15} \sim D_0$ の上位側、下位側データバスが有効になります。

アクセスサイズとデータアライメントは基本バスインタフェースと同様ですので、「6.4.2 データサイズとデータアライメント」を参照してください。

6.5.5 DRAM インタフェース使用端子

表 6.7 に DRAM インタフェースで使用する端子と機能を示します。

表 6.7 DRAM インタフェース端子構成

端子	DRAM 設定時	名 称	入出力	機能
PB4	UCAS	アッパーカラムアドレスス トローブ	出力	DRAM空間アクセス時のアッパーカラムアドレスストローブ (DRCRB の CSEL=0 のとき)
PB5	<u>LCAS</u>	ロウアーカラムアドレスス トローブ	出力	DRAM空間アクセス時のロウアーカラムアドレスストローブ (DRCRB の CSEL=0 のとき)
HWR	UCAS	アッパーカラムアドレスス トローブ	出力	DRAM 空間アクセス時のアッパーカラムアドレスストローブ (DRCRB の CSEL=1 のとき)
LWR	LCAS	ロウアーカラムアドレスス トローブ	出力	DRAM 空間アクセス時のロウアーカラムアドレスストローブ (DRCRB の CSEL=1 のとき)
$\overline{\text{CS}}_2$	RAS ₂	ロウアドレスストローブ2	出力	DRAM 空間アクセス時のロウアドレスストローブ
$\overline{\text{CS}}_3$	\overline{RAS}_3	ロウアドレスストローブ3	出力	DRAM 空間アクセス時のロウアドレスストローブ
$\overline{\text{CS}}_4$	RAS ₄	ロウアドレスストローブ4	出力	DRAM 空間アクセス時のロウアドレスストローブ
$\overline{\text{CS}}_{\scriptscriptstyle{5}}$	RAS ₅	ロウアドレスストローブ5	出力	DRAM 空間アクセス時のロウアドレスストロープ
RD	WE	ライトイネーブル	出力	DRAM 空間ライトアクセス時のライトイネーブル*
P80	RFSH	リフレッシュ	出力	リフレッシュサイクル時 Low レベルとなります
$A_{12} \sim A_0$	A ₁₂ ~ A ₀	アドレス	出力	ロウアドレス / カラムアドレスのマルチプレクス出力
D ₁₅ ~ D ₀	D ₁₅ ~ D ₀	データ	入出力	データ入出力端子

【注】 * リードアクセス時は High レベル固定となります。

6.5.6 基本タイミング

DRAM 空間の基本アクセスタイミングを図 6.18 に示します。DRAM の基本タイミングは 4 ステートで、プリチャージサイクル (T_p) 1 ステート、ロウアドレス出力サイクル (T_r) 1 ステート、カラムアドレス出力サイクル (T_{c1}, T_{c2}) 2 ステートで構成されています。基本バスインタフェースとは異なり、ASTCRの対応するビットは T_{C1} - T_{C2} 間ウェイトステートの挿入の許可または禁止のみを制御し、アクセスステート数に影響は与えません。ASTCR の当該ビットを 0 にクリアしてある場合、DRAM アクセスサイクルの T_{C1} - T_{C2} 間ウェイトステートの挿入を行うことができません。

なお、 \overline{UCAS} 、 \overline{LCAS} の出力端子として \overline{HWR} 、 \overline{LWR} を選択した場合、 \overline{DRAM} のリード / ライトサイクルに続き \overline{DRAM} 空間以外の外部エリアに対するアクセスサイクルが連続 すると、 \overline{DRAM} アクセスサイクルの直後に無条件にアイドルサイクル (\overline{Ti}) が挿入されます。詳細は「6.9 アイドルサイクル」を参照してください。




図 6.18 基本アクセスタイミング (DRCRB の CSEL=0 の場合)

6.5.7 プリチャージステート制御

本 LSI では、DRAM の RAS プリチャージ時間を考慮し、DRAM 空間をアクセスするとき、RAS プリチャージステート (T_p) を必ず 1 ステート挿入します。さらに、DRCRB の TPC ビットを 1 にセットすることにより、 T_p を 1 ステートから 2 ステートへ変更することができます。接続する DRAM と本 LSI の動作周波数に応じて最適な T_p サイクル数を設定してください。図 6.19 に T_p を 2 ステートとしたときのタイミングを示します。

TPC ビットを 1 にセットすると、CAS ビフォ RAS リフレッシュサイクルの T_p も 2 ステートとなります。




図 6.19 プリチャージサイクル 2 ステート時のタイミング (DRCRB の CSEL=0 の場合)

6.5.8 ウェイト制御

DRAM アクセスサイクルの (1) T_r ステートと T_{c1} ステートの間および (2) T_{c1} ステートと T_{c2} ステートの間にウェイトステートを挿入することができます。

(1) T_r - T_{c1}間ウェイトステート (T_{rw}) の挿入

DRCRB の RCW ビットを 1 に設定することにより T_{rw} を T_r ステートと T_{C1} ステートの間に 1 ステート挿入することができます。

(2) T_{c1} - T_{c2} 間ウェイトステート (T_{w}) の挿入

DRAM 空間に設定されたエリアに対応する ASTCR のビットが 1 にセットされているとき、WCRH、WCRL の設定により、 $0\sim3$ ステートの T_w を、 T_{c1} ステートと T_{c2} ステートの間に挿入することができます。

図 6.20 にウェイトステート挿入のタイミング例を示します。

なお、DRCRB の RCW ビットの設定および ASTCR、WCRH、WCRL の設定はリフレッシュサイクルに対し影響を与えません。また、DRAM 空間のアクセスサイクルには $\overline{\text{WAIT}}$ 端子によるウェイトステートの挿入はできません。




図 6.20 ウェイトステート挿入タイミング例 (CSEL=0 の場合)

6.5.9 バイトアクセス制御と CAS 出力端子

ABWCR により 16 ビットアクセス空間に指定された DRAM 空間をアクセスする場合、外部データバスの上位側、下位側にそれぞれ対応するカラムアドレスストローブ(\overline{UCAS} 、 \overline{LCAS}) を出力します。 \times 16 ビット構成の DRAM では 2CAS 方式のものが接続できます。

UCAS、LCAS の出力端子として PB4, PB5 および HWR、LWR があり DRCRB の CSEL ビットの設定により選択することができます。表 6.8 に CSEL の設定値と UCAS、LCAS の出力端子の関係を示します。

ABWCR により 8 ビットアクセス空間に設定された DRAM 空間をアクセスする場合、 $\overline{\text{UCAS}}$ のみ出力します。すべての DRAM 空間が 8 ビットアクセス空間に設定されており、 $\overline{\text{CSEL}}=0$ の場合、 PB5 は入出力ポートとして使用することができます。

なお、外部空間に DRAM 以外のデバイスを接続し、 \overline{HWR} 、 \overline{LWR} をライトストローブとして使用する場合、 \overline{RAS} ダウンモードは使用できませんので注意してください。また、この場合 DRAM 空間アクセス後に DRAM 空間以外の外部アクセスが発生すると、必ずアイドルサイクル (T_i) が挿入されます。詳細は「6.9 アイドルサイクル」を参照してください。

表 6.8 CSEL の設定値と UCAS、 LCAS の出力端子の関係

CSEL	<u>UCAS</u>	LCAS				
0	PB4	PB5				
1	HWR	LWR				

図 6.21 に制御タイミングを示します。




図 6.21 制御タイミング (CSEL=0 の場合の上位バイトライトアクセス時)

6.5.10 バースト動作

DRAMには、アクセスのたびにロウアドレスを出力してデータをアクセスするフルアクセス(ノーマルアクセス)の他に、同一のロウアドレスに対するアクセスが連続するとき、ロウアドレスを出力した後、カラムアドレスを変更するだけでデータを高速にアクセス(バーストアクセス)できる高速ページモードを備えているものがあります。DRCRAのBE ビットを1にセットすることにより、バーストアクセスを選択することができます。

(1) バーストアクセス(高速ページモード)の動作タイミング

図 6.22 にバーストアクセスの動作タイミングを示します。DRAM 空間へのアクセスサイクルが連続したとき、各アクセスサイクルのロウアドレスが一致している間、カラムアドレスと $\overline{\text{CAS}}$ 信号の出力サイクル(2 ステート)が連続して行われます。バーストアクセスにおいても T_{Cl} - T_{C2} 間ウェイトステートを挿入してバスサイクルを引き延ばすことができます。ウェイトステートの挿入方法、タイミングはフルアクセスのときと同様です。詳細は、「6.5.8 ウェイト制御」を参照してください。

比較対象となるロウアドレスは DRCRB の MXC1、MXC0 ビットと ABWCR で設定された各エリアのバス幅で決まります。表 6.9 に MXC1、MXC0 ビットおよび ABWCR の設定値と比較対象となるロウアドレスの関係を示します。




図 6.22 高速ページモードの動作タイミング

表 6.9 MXC1、MXC0 および ABWCR の設定値とバーストアクセス時に比較対象となる ロウアドレスの関係

動作モード	DRO	CRB	ABWCR	バス幅	比較対象の	
	MXC1	MXC0	ABWn		ロウアドレス	
モード1、2	0	0	0	16 ビット	A19 ~ A9	
(1Mバイト)			1	8ビット	A19 ~ A8	
		1	0	16 ビット	A19 ~ A10	
			1	8ビット	A19 ~ A9	
	1	0	0	16 ビット	A19 ~ A11	
			1	8ビット	A19 ~ A10	
		1			設定禁止	
モード3、4、5	0	0	0	16 ビット	A23 ~ A9	
(16M バイト)			1	8ビット	A23 ~ A8	
		1	0	16 ビット	A23 ~ A10	
			1	8ビット	A23 ~ A9	
	1	0	0	16 ビット	A23 ~ A11	
			1	8ビット	A23 ~ A10	
		1			設定禁止	

【注】 n=2~5

(2) RAS ダウンモードと RAS アップモード

高速ページモードを備えた DRAM では、アクセスが連続していない場合でも同一ロウアドレスへのアクセスならば、RAS 信号を Low レベルに保持しておくことにより、バースト動作を断続的に続けることができます。

(a) RAS ダウンモード

RAS ダウンモードを選択するときは、DRCRA の BE、RDM ビットを 1 にセットしてください。DRAM 空間に対するアクセスが途切れて他空間をアクセスしている間、 \overline{RAS} 信号を Low レベルに保持し、次の DRAM 空間アクセスのロウアドレスと前の DRAM 空間アクセスのロウアドレスが一致した場合、バーストアクセスが行われます。図 6.23 に RAS ダウンモードのタイミング例を示します。




図 6.23 RAS ダウンモードの動作タイミング例 (CSEL=0 の場合)

RAS ダウンモードを選択している場合、いったんアサートされた \overline{RAS} n 信号が High レベルに戻る条件は以下のとおりです。そのときのタイミング図を図 6.24 に示します。

- (a) 異なるロウアドレスの DRAM 空間をアクセスする場合
- (b) CAS ビフォ RAS リフレッシュサイクルの直前
- (c) DRCRAのBEビットまたはRDMビットへの0セット
- (d)外部バス権解放の直前




図 6.24 RAS ダウンモード選択時の RASn のネゲートタイミング

RAS ダウンモードを選択する場合には、DRAM のリフレッシュの方法として必ず、本 DRAM インタフェースの CAS ビフォ RAS リフレッシュ機能を使用してください。リフレッシュ動作を行う時、 \overline{RAS} 信号はその直前に High レベルになります。 DRAM の \overline{RAS} パルス幅の最大規定を満たすように、リフレッシュ間隔の設定を行ってください。

また、セルフリフレッシュ機能を使用する場合には、ソフトウェアスタンバイモードに 遷移するための SLEEP 命令を実行する前に必ず RDM ビットを 0 にクリアし、RAS アップ モードを選択してください。RAS ダウンモードの選択はソフトウェアスタンバイ解除後、 改めて行ってください。

なお、 $\overline{UCAS/LCAS}$ として \overline{HWR} 、 \overline{LWR} を選択し、かつ外部空間に DRAM 以外のデバイスを接続し、 \overline{HWR} 、 \overline{LWR} をライトストローブとして使用する場合、RAS ダウンモードは使用できませんので注意してください。

(b) RAS アップモード

RAS アップモードを選択するときは、DRCRA の RDM ビットを 0 にクリアしてください。DRAM 空間へのアクセスが途切れて他空間をアクセスするたびに、 \overline{RAS} 信号を High レベルに戻します。DRAM 空間が連続している場合だけ、バースト動作が行われます。 図 6.25 に RAS アップモードのタイミング例を示します。




図 6.25 RAS アップモードの動作タイミング例

6.5.11 リフレッシュ制御

本 LSI は、DRAM のリフレッシュ制御機能として、CAS ビフォ RAS(CBR)リフレッシュ機能、およびセルフリフレッシュ機能を備えています。

(1) CAS ビフォ RAS(CBR)リフレッシュ

CBR リフレッシュを選択するためには、DRCRB の RCYCE ビットを 1 にセットしてください。

CBR リフレッシュでは、RTMCSR の CKS2~CKS0 ビットで選択した入力クロックにより、RTCNT がカウントアップされ、RTCOR に設定した値と一致(コンペアマッチ)すると、リフレッシュ要求が発生します。同時に RTCNT はリセットされ、H'00 からカウントアップを再開します。すなわち、リフレッシュ要求は RTCOR と CKS2~CKS0 ビットで決まる一定間隔で繰り返し、発生します。リフレッシュサイクルの実行は、このリフレッシュ要求を受け、DRAM インタフェースがバス権を獲得した後に行われます。使用するDRAM のリフレッシュ間隔規定を満たすように、RTCOR と CKS2~CKS0 ビットの値を設定してください。また、RAS ダウンモードを使用する場合には、RAS パルス幅の最大規定を満たすようにリフレッシュ間隔の設定を行ってください。

RTCNT のカウントアップは、CKS2~CKS0 ビットの設定を行うことにより開始されます。したがって、CKS2~CKS0 ビットの設定を行う前に、RTCNT および RTCOR の設定を行ってください。

なお、バス権要求中に発生したリフレッシュの再要求、あるいはリフレッシュサイクル 実行中のリフレッシュ要求は無視されるので注意してください。

図 6.26 に RTCNT の動作を、図 6.27 にコンペアマッチのタイミングを、図 6.28、図 6.29 に CBR リフレッシュのタイミングを示します。




図 6.26 RTCNT の動作




図 6.27 コンペアマッチのタイミング




図 6.28 CBR リフレッシュタイミング (CSEL=0,TPC=0,RLW=0 の場合)

CBS リフレッシュサイクルの基本タイミングは、3 ステートで、RAS プリチャージサイクル (T_{RP}) 1 ステート、RAS 出力サイクル (T_{RI}, T_{R2}) 2 ステートで構成されます。RAS プリチャージサイクルのステート数は 1 ステートまたは 2 ステートから選択することができます。DRCRB の TPC ビットを 1 に設定した場合、RAS 信号が 1 サイクル遅れて出力されます。このとき、 \overline{UCAS} 、 \overline{LCAS} の出力タイミングは変化しません。

RAS 信号幅は、DRCRB の RLW ビットで調整してください。RLW ビットを 1 に設定することにより T_{R1} ステートと T_{R2} ステートの間にリフレッシュウェイトステート (T_{RW}) を 1 ステート挿入することができます。

なお、RLW ビットの設定は、CBR リフレッシュサイクルに対してのみ有効になり、 DRAM のリード / ライトサイクルに対しては影響を与えません。また、ASTCR、WCRH、 WCRL の設定値および $\overline{\text{WAIT}}$ 端子の状態は、CBR リフレッシュサイクルのステート数に は影響を与えません。

図 6.29 にTPC ビットおよび RLW ビットにそれぞれ 1 を設定したときのタイミングを示します。




図 6.29 CBR リフレッシュタイミング (CSEL=0、TPC=1、RLW=1 の場合)

DRAM は、電源投入直後、内部状態を安定させるためにリフレッシュを必要とします。 したがって、本 LSI の CAS ビフォ RAS リフレッシュ機能を使用する場合には DRCRA の DRAS2 \sim 0 の設定直後、他のタイマモジュールによる割り込み、あるいは RTMCSR のビット 7 (CMF) がセットされる回数を数えるなどして、DRAM の安定期間を確保してください。

(2) セルフリフレッシュ

DRAM には、スタンバイモードの一種として、DRAM 内部でリフレッシュタイミングとリフレッシュアドレスを生成するセルフリフレッシュモード(バッテリバックアップモード)を備えているものがあります。本LSIは、ソフトウェアスタンバイモード時に、DRAMをセルフリフレッシュモードに遷移させる機能を備えています。

セルフリフレッシュ機能を使用するためには、DRCRA の SRFMD ビットを 1 にセットしてください。その後、ソフトウェアスタンバイモードに遷移するための SLEEP 命令を実行すると、図 6.30 に示すように \overline{CAS} 信号と \overline{RAS} 信号が出力され DRAM はセルフリフレッシュモードに遷移します。

ソフトウェアスタンバイモードが解除されると、 \overline{CAS} 、 \overline{RAS} は \overline{High} レベル出力となります。

なお、セルフリフレッシュ機能を使用する場合、次の条件を守ってください。

- (1) バーストアクセスを選択している場合、ソフトウェアスタンバイモードに遷移するための SLEEP 命令の実行は、必ず RAS アップモードを選択した状態で行ってください。したがって、RAS ダウンモードを選択している場合には、SLEEP 命令を実行する前に必ず DRCRA の RDM ビットを 0 にクリアし RAS アップモードを選択してください。この場合、RAS ダウンモードの選択はソフトウェアスタンバイモード解除後に改めて行ってください。
- (2) SLEEP 命令の直後の命令を DRAM 空間に設定されたエリアに置かないでください。

以上の条件が満たされない場合、セルフリフレッシュ機能は正しく動作しませんので注 意してください。




図 6.30 セルフリフレッシュタイミング (CSEL=0 の場合)

(3) リフレッシュ信号 (RFSH)

DRCRAのRFSHE ビットを 1 にセットすることで、リフレッシュサイクルを外部に伝えるリフレッシュ信号 ($\overline{\text{RFSH}}$)を出力することができます。 $\overline{\text{RFSH}}$ の出力タイミングは図 6.28、図 6.29、図 6.30を参照してください。

6.5.12 使用例

以下に DRAM の接続例とプログラム設定手順例を示します。 DRAM インタフェースを使用する場合には、DRAM デバイス特性を確認の上、そのデバイスに適合する使い方をしてください。

(1)接続例

(1) 図 6.31 に x 16 ビット構成 (2CAS 方式) の 16M ビット DRAM を 2 個使用する場合の接続例とそのアドレスマップを示します。本例では 10 ビットロウアドレス x 10 ビットカラムアドレスのタイプのものを使用しています。エリア 2~5 を DRAM 空間に設定することにより最大 4 個の DRAM を接続できます。




図 6.31 × 16 ビット構成(2CAS 方式)の 16M ビット DRAM の接続例とアドレスマップ

(2) 図 6.32 に $\times 8$ ビット構成の 16M ビット DRAM を 2 個使用する場合の接続例とそのアドレスマップを示します。本例では 11 ビットロウアドレス $\times 10$ ビットカラムアドレスのタイプのものを使用しています。 \overline{CS}_2 端子をエリア 2 およびエリア 3 に共通の \overline{RAS} 出力端子として使用しています。本例のように \overline{DRAM} のアドレス空間が複数エリアにまたがって連続する場合、 $DRAS2 \sim 0$ の設定により、 \overline{CS} 端子が複数エリアに共

通の \overline{RAS} 出力端子として使用でき、アドレス空間が最大 4 エリアにまたがる大容量 DRAM を直接接続することができます。この場合不要となる \overline{CS} 端子 (本例では \overline{CS}_3 端子) は入出力ポートとして使用することができます。




図 6.32 ×8 ビット構成の 16M ビット DRAM の接続例とアドレスマップ

(3)図 6.33 に 4M ビット DRAM を 2 個使用する場合の接続例とそのアドレスマップを示します。9 ビットロウアドレス×9 ビットカラムアドレスのタイプのものを使用しています。本例では上位アドレスをデコードすることにより、複数の DRAM を一つのエリアに接続しています。この場合、すべての DRAM を同時にリフレッシュする必要があるため、RFSH 端子を使用します。

ただし本接続例では、RASダウンモードは使用できませんので注意してください。




図 6.33 × 16 ビット構成 (2CAS 方式) の 4M ビット DRAM の接続例とアドレスマップ

(2) プログラムの設定順序例

図 6.34 にプログラムの設定順序例を示します。




図 6.34 DRAM インタフェースの使用時の設定手順例

6.5.13 使用上の注意

DRAM リフレッシュ機能の使用に際して以下の点に注意してください。

- (1)外部バス権解放状態、ソフトウェアスタンバイモード、またはバスサイクルがウェイトステートの挿入により長く続く場合、リフレッシュサイクルは実行されません。 したがって、これらの状態では、別の方法でリフレッシュを行う必要があります。
- (2)外部バス権解放状態中に内部でリフレッシュ要求が発生した場合、最初の要求が保持され、バス権解放状態解除後、リフレッシュサイクルが1回だけ実行されます。 図 6.35 にその場合のバスサイクルを示します。
- (3)バスサイクルがウェイトステートの挿入により長く続く場合も、外部バス権解放状態と同様に、最初の要求が保持されます。
- (4)ソフトウェアスタンバイモードへ遷移するとき、外部バスマスタからのバス権要求が 競合すると、ソフトウェアスタンバイモードへの遷移時に BACK とストローブの状態 が不確定になる場合があります(図 6.36 参照)。

ソフトウェアスタンバイモードを使用するときは、SLEEP命令を実行する前に、BRCR の BRLE ビットを 0 にクリアしてください。

また、セルフリフレッシュモードへの遷移でも同様の競合により、ストローブ波形出力が保証されないことがあります。これも BRCR の BRLE ビットを 0 にクリアすることにより防止できます。

(5) セルフリフレッシュ解除直後、CPU サイクルが始まるまでの一定期間、外部バス権解放が可能です。セルフリフレッシュ直後の \overline{RAS} プリチャージ時間の規定を満たすよう \overline{RAS} の状態に注意してください。




図 6.35 バス解放状態時のリフレッシュサイクル




図 6.36 バス解放状態とソフトウェアスタンバイモード




図 6.37 セルフリフレッシュの解除

6.6 インターバルタイマ

6.6.1 動作説明

本 LSI に DRAM を接続しない場合、リフレッシュタイマをインターバルタイマとして使用することができます。リフレッシュタイマをインターバルタイマとして使用する場合、DRCRA の DRAS2 \sim 0 ビットを 0 にクリアします。RTCOR を設定後、RTMCSR の CKS2 \sim CKS0 ビットにより入力クロックを選択し、CMIE ビットを 1 にセットします。

(1) コンペアマッチフラグのセットタイミングとコンペアマッチによるクリア

RTMCSR の CMF フラグは、RTCOR と RTCNT の値が一致したときに出力されるコンペアマッチ信号により 1 にセットされます。コンペアマッチ信号は一致した最後のステート(RTCNT が一致したカウント値を更新するタイミング)で発生します。

したがって、RTCNT と RTCOR が一致した後、カウントアップクロックが発生するまでコンペアマッチ信号は発生しません。このタイミングを図 6.38 に示します。




図 6.38 CMF フラグセットタイミング

(2)低消費電力状態時の動作

インターバルタイマは、スリープモードでも動作します。また、ハードウェアスタンバイモード時は動作を停止します。ソフトウェアスタンバイモード時、RTCNT と RTMCSR のビット 7、6 はイニシャライズされますが、RTMCSR のビット $5 \sim 3$ 、および RTCOR はソフトウェアスタンバイモードに遷移する直前の状態を保持します。

(3) RTCNT のライトとカウンタクリアの競合

RTCNT のライトサイクル中の T $_3$ ステートで、カウンタクリアが発生するとカウンタへのライトは行われず、クリアが優先されます。

図 6.39 にこのタイミングを示します。




図 6.39 RTCNT のライトとクリアの競合

(4) RTCNT のライトとカウントアップの競合

RTCNT のライトサイクル中の T_3 ステートでカウントアップが発生しても、カウントアップされずに、カウンタライトが優先されます。

図 6.40 にこのタイミングを示します。




図 6.40 RTCNT のライトとカウントアップの競合

(5) RTCOR のライトとコンペアマッチの競合

RTCORのライトサイクル中の T $_3$ ステートでコンペアマッチが発生しても、図 6.41 のように RTCOR のライトが優先され、コンペアマッチ信号は禁止されます。




図 6.41 RTCOR のライトとコンペアマッチの競合

(6)内部クロックの切り替えと RTCNT の動作

内部クロックを切り替えるタイミングによっては、RTCNT がカウントアップされてしまう場合があります。内部クロックの切り替えタイミング(CKS2~CKS0ビットの書き換え)とRTCNT 動作の関係を表 6.10 に示します。

内部クロックから RTCNT クロックを生成する場合、内部クロックの立ち下がりエッジで検出しています。そのため、表 6.10 の No.3 のように High Low になるようなクロックの切り替えを行うと、切り替えタイミングを立ち下がりエッジとみなして RTCNT クロックが発生し、RTCNT がカウントアップされてしまいます。





表 6.10 内部クロックの切り替えと RTCNT 動作

[【]注】*1 Lowレベル→ 停止、および停止→ Lowレベルの場合を含みます。
*2 停止→ Highレベルの場合を含みます。



【注】*3 Highレベル→ 停止の場合を含みます。

*4 切り替えのタイミングを立ち下がりエッジとみなすために発生し、RTCNTはカウントアップしてしまいます。

6.7 割り込み要因

リフレッシュタイマをインターバルタイマとして使用する場合、コンペアマッチ割り込み (CMI)要求を発生します。コンペアマッチ割り込み要求は RTMCSR の CMIE ビットで許可または禁止することができます。

6.8 バースト ROM インタフェース

6.8.1 概要

本 LSI は、エリア 0 の外部空間を、バースト ROM 空間に設定し、バースト ROM インタフェースを行うことができます。 バースト ROM インタフェースでは、バーストアクセス可能な ROM を高速にアクセスすることができます。 BCR の BROME ビットにより、エリア 0 をバースト ROM 空間に設定します。

エリアの外部空間を最大4ワード/8ワードの連続バーストアクセスを行うことができます。バーストアクセスは2ステート/3ステート選択可能です。

6.8.2 基本タイミング

バースト ROM インタフェースの、イニシャルサイクル(フルアクセス)およびバーストサイクルのアクセスステート数は ASTCR の AST0 ビットの設定に従います。また、AST0 ビットを 1 にセットした場合は、イニシャルサイクルにウェイトステートを挿入することもできます。 バーストサイクルは、ウェイトステートは挿入できません。

また、BCRのBRSTS0ビットを0にクリアすると最大4ワードのバーストアクセスを行います。BRSTS0ビットを1にセットすると最大8ワードのバーストアクセスを行います。 バーストアクセスのステート数は、BRSTS1ビットを0にクリアすると、2ステートになります。BRSTS1ビットを1にセットすると3ステートとなります。

バースト ROM 空間の基本アクセスタイミングを図 6.42 に示します




図 6.42 バースト ROM アクセスタイミング例

6.8.3 ウェイト制御

バースト ROM インタフェースのイニシャルサイクル(フルアクセス)には、基本バスインタフェースと同様に、(1)プログラムウェイトの挿入、(2) $\overline{\text{WAIT}}$ 端子による端子ウェイトの挿入が可能です。

バーストサイクルにはウェイトステートを挿入することはできません。

6.9 アイドルサイクル

6.9.1 動作説明

本 LSI は外部空間をアクセスするとき、(1)異なるエリア間でリードアクセスが連続して発生したとき、(2)リードサイクルの直後にライトサイクルが発生したとき、(3) DRAM 空間アクセスの直後に、DRAM 空間以外の外部アドレス空間アクセスが発生したときの3つの場合に、バスサイクルとバスサイクルの間にアイドルサイクル(T_i)を1ステート挿入することができます。アイドルサイクルを挿入することにより、例えば出力フローティング時間の大きい ROM などと、高速メモリ、I/O インタフェースなどとのデータ衝突を防ぐことができます。

BCR の ICIS1、ICIS0 ビットとも初期値は 1 ですので、初期状態でアイドルサイクルは 挿入されます。データ衝突がない場合に、ICIS ビットのクリアが可能です。

(1) 異なるエリア間での連続リード

BCR の ICIS1 ビットを 1 にセットした状態で、異なるエリア間の連続リードが発生すると、2 回目のリードサイクルの先頭に、アイドルサイクルが挿入されます。

図 6.43 に動作例を示します。バスサイクルA は、出力フローティング時間の大きいROM からのリードサイクル、バスサイクル B は SRAM からのリードサイクルで、それぞれ異なるエリアに配置した場合の例です。 (a) はアイドルサイクルを挿入しない場合で、バスサイクル B で、ROM からのリードデータと SRAM からのリードデータの衝突が発生しています。これに対し (b) ではアイドルサイクルを挿入し、データの衝突を回避しています。




図 6.43 アイドルサイクル動作例 (1) (ICIS1=1 のとき)

(2) リード後のライト

BCR の ICISO ビットを 1 にセットした状態で外部リード後に、外部ライトが発生するとライトサイクルの先頭に、アイドルサイクルが挿入されます。

図 6.44 に動作例を示します。バスサイクル A は、出力フローティング時間の大きい ROM からのリードサイクル、バスサイクル B は CPU のライトサイクルの場合の例です。

(a) はアイドルサイクルを挿入しない場合で、バスサイクル B で、ROM からのリード データと CPU のライトデータの衝突が発生しています。これに対し (b) ではアイドルサイクルを挿入し、データの衝突を回避しています。




図 6.44 アイドルサイクル動作例 (2) (ICISO=1 のとき)

(3) DRAM 空間アクセス直後の外部アドレス空間アクセス

DRCRB の CSEL ビットにより UCAS、LCAS の出力端子を HWR、LWR に選択した場合、DRAM 空間アクセス後に DRAM 以外の外部アクセスが発生すると BCR の ICISO,ICIS1 ビットの値にかかわらず T₂サイクルが挿入されます。図 6.45 に動作例を示します。

これは DRAM 空間で \overline{UCAS} 、 \overline{LCAS} として使用している \overline{HWR} 、 \overline{LWR} と次サイクルの空間の \overline{CSn} が同じタイミングで変化するのを避け、次サイクルの外部デバイスへ誤って書き込むのを回避するためです。

なお、 \overline{UCAS} 、 \overline{LCAS} の出力端子を PB_4 、 PB_5 に選択した場合は T_i サイクルは挿入されません。

DRAM 空間アクセスのプリチャージサイクル (T_p) が連続する場合には、ICISO、1 ビットの設定は無効です。例えば、異なるエリア間での連続リードの場合、2 回目のリードが DRAM アクセスのとき、 T_p サイクルのみが挿入され、 T_i サイクルは挿入されません。

このタイミングを図6.46に示します。




図 6.45 アイドルサイクル動作例(3)(UCAS/LCAS として HWR/LWR を使用した場合)




図 6.46 アイドルサイクル動作例(4)(プリチャージサイクルが連続する場合)

(4)使用上の注意

アイドルサイクルの挿入を行わない設定とした場合、 $\overline{\text{RD}}$ の立ち上がり(ネゲート)と $\overline{\text{CSn}}$ の立ち下がり(アサート)が同じタイミングで発生する場合があります。図 6.47 に動作例を示します。

BCR の ICIS1 ビットを 0 にセットした状態で、異なる外部エリア間での連続リードが発生した場合、または ICIS0 ビットを 0 にセットした状態で、外部リード後に異なる外部エリアに対するライトサイクルが発生した場合、はじめのリードサイクルにおける $\overline{\text{RD}}$ のネゲートと、連続するバスサイクルの $\overline{\text{CSn}}$ のアサートが同じタイミングで発生します。したがって各信号の出力遅延時間に依存し、前のリードサイクルの $\overline{\text{RD}}$ の $\overline{\text{Low}}$ 出力と、連続するバスサイクルの $\overline{\text{CSn}}$ の $\overline{\text{Low}}$ 出力がオーバラップする可能性があります。

RD と CSn の同時変化が発生しない場合、または発生しても問題にならない場合に限り、 アイドルサイクルの挿入を行わない設定とすることができます。




図 6.47 アイドルサイクル動作例 (5)

6.9.2 アイドルサイクルでの端子状態

アイドルサイクルでの端子状態を表 6.11 に示します。

表 6.11 アイドルサイクルでの端子状態

端子名	端子の状態
A ₂₃ ~ A ₀	次サイクルのアドレスの値
D ₁₅ ~ D ₀	ハイインピーダンス
CS _n	High レベル*
UCAS, LCAS	High レベル
ĀS	High レベル
RD	High レベル
HWR	High レベル
LWR	High レベル

【注】 * DRAM 空間での RAS ダウンモードでは Low レベルを保持します。

6.10 バスアービタ

バスコントローラは、バスマスタの動作を調停 (バスアービトレーション) するバスア ービタを内蔵しています。

バスマスタは、CPU、DMAC、DRAM インタフェース、外部バスマスタの4つがあり、バス権を占有した状態でリード/ライトやリフレッシュ動作を行います。各バスマスタはバス権要求信号によりバス権を要求します。バスアービタは所定のタイミングで優先順位を判定し、バス権要求アクノリッジ信号によりバスの使用を許可します。バスマスタはバス権を獲得して動作します。

バスアービタは、バスマスタのバス権要求信号がアクティブになっているかどうかを調べ、アクティブになっていれば、そのバスマスタにバス権要求アクノリッジ信号を返します。複数のバスマスタからバス権要求があれば、最も優先順位の高いのものにバス権要求アクノリッジ信号を返します。バス権要求アクノリッジ信号を受け取ったバスマスタは、以後この信号が取り消されるまでバスを使用します。

バスマスタの優先順位は、

(高)外部バスマスタ > DRAM インタフェース > DMAC > CPU(低)

の順となっています。バスアービタは常にバス権要求信号をサンプリングし、優先順位 を判定していますが、現在のバスマスタよりも優先順位の高いバスマスタからバス権要求 があったとしても、すぐにバス権を放棄するとは限りません。

各バスマスタには、それぞれ自分より優先順位の高いバスマスタにバス権を譲ることができるタイミングがあります。

6.10.1 動作説明

(1) CPU

CPU は最も優先順位の低いバスマスタです。CPU がバスマスタの場合に DMAC、DRAM インタフェース、または外部バスマスタからのバス権要求が発生するとバスアービタはバス権を要求があったバスマスタに移行します。バス権が移行するタイミングは次のとおりです。

- (1)バスサイクルの切れ目でバス権を移行します。ワードデータアクセスを2回のバイトアクセスに分割して行う場合には、これら2つのバイトアクセスの間ではバス権は移行しません。
- (2)CPUが乗除算命令などの内部動作を行っている場合、他のバスマスタからバス権要求が発生すると直ちに、バス権が移行します。CPUの内部動作は継続されます。

(3) CPU がスリープモードの場合、他のバスマスタからバス権要求が発生すると直ちにバス権が移行します。

(2) DMAC

DMAC は、起動要求が発生するとバスアービタに対してバス権を要求します。

DMACがバスマスタの場合にリフレッシュコントローラ、または外部バスマスタからのバス権要求が発生すると、バスアービタはバス権の要求があったバスマスタに移行します。バス権が移行するタイミングは次のとおりです。

DMAC の1バイトまたは1ワードの転送が終了したとき、バス権を移行します。DMAC の転送サイクルはリードサイクルとライトサイクルで構成され、これらのリードサイクル と次のライトサイクルの間ではバス権は移行しません。

なお、DMACの各チャネルには優先順位が設けられています。詳細については、「7.4.9 DMAC複数チャネルの動作」を参照してください。

(3) DRAM インタフェース

DRAM インタフェースは、リフレッシュサイクル要求が発生するとバスマスタに対してバス権を要求します。リフレッシュサイクルが終了すると、バス権を放棄します。詳細は、「6.5 DRAM インタフェース」を参照してください。

(4)外部バスマスタ

BRCR の BRLE ビットを 1 にセットすると外部バスマスタにバス権を解放することができます。外部バスマスタは最も優先順位の高いバスマスタであり、 \overline{BREQ} 端子を Low レベルにすることにより、バスアービタに対してバス権を要求します。外部バスマスタがいったんバス権を獲得すると \overline{BREQ} を Low レベルにしている間、バス権を保持し続けます。本 LSI は、外部バス権解放状態になると、アドレスバス、データバス、バス制御信号 (\overline{AS} 、 \overline{RD} 、 \overline{HWR} 、 \overline{LWR})、チップセレクト信号 (\overline{CSn} : n=7~0) がハイインピーダンスとなります。また外部バス権解放状態では、 \overline{BACK} 端子が Low レベル出力となります。

バスアービタは、 の立ち上がりで \overline{BREQ} 端子をサンプリングします。 \overline{BREQ} 端子の Low レベルをサンプリングすると所定のタイミングで外部バス権解放状態となります。 \overline{BACK} 端子が Low レベルになるまで \overline{BREQ} 端子を Low レベルに保持してください。

外部バス権解放で、BREQ 端子のHigh レベルを2回連続してサンプリングすると、BACK 端子を High レベルにしてバス権解放サイクルを終了します。図 6.48に2ステートアクセス空間のリードサイクル中に外部バスマスタからバス権を要求された場合の動作タイミングを示します。BREQ 端子を Low レベルとしてから外部バス権解放状態となるまで最小3ステートかかります。




図 6.48 外部バスマスタ動作例

なお、ソフトウェアスタンバイモードへ遷移するとき、外部バスマスタからのバス権要求が競合すると、ソフトウェアスタンバイモードへの遷移時に BACK とストローブの状態が不確定になる場合があります(図 6.36 参照)。

ソフトウェアスタンバイモードを使用するときは、SLEEP命令を実行する前に、BRCRの BRLE ビットを 0 にクリアしてください。

6.11 レジスタと端子入力のタイミング

6.11.1 レジスタライトタイミング

(1) ABWCR、ASTCR、WCRH および WCRL のライトタイミング

ABWCR、ASTCR、WCRH および WCRL をライトした場合、ライトデータは次のバスサイクルから有効となります。

このタイミングを図6.49に示します。

エリア 0 上の命令でエリア 0 を 3 ステートアクセス空間から 2 ステートアクセス空間へ変更した場合の例です。




図 6.49 ASTCR ライトタイミング

(2) DDR および CSCR のライトタイミング

 \overline{CSn} 端子に対応するポートの DDR または CSCR をライトし、 \overline{CSn} 出力と入力ポートを切り換える場合、ライトデータは DDR ライトサイクルの T_3 から有効になります。このタイミングを図 6.50 に示します。 \overline{CS}_1 端子を出力とする場合の例です。




図 6.50 DDR ライトタイミング

(3) BRCR ライトタイミング

BRCR にライトし、 $A_{23} \sim A_{20}$ 出力と入出力ポートを切り換える場合、ライトデータは BRCR ライトサイクルの T_3 から有効になります。このタイミングを図 6.51 に示します。 入力ポートを $A_{23} \sim A_{20}$ 出力とする場合の例です。




図 6.51 BRCR ライトタイミング

6.11.2 BREQ 端子の入力タイミング

 \overline{BREQ} 端子を Low レベルにした後、 \overline{BACK} 端子が Low レベルになるまで Low レベルを保持してください。 \overline{BACK} 端子が Low レベルになる前に \overline{BREQ} 端子を High レベルに戻すと、バスアービタの動作が不確定となりますので注意してください。

また、外部バス権解放状態を終了するときには \overline{BREQ} 端子を3ステート以上 \overline{High} レベルにしてください。 \overline{BREQ} 端子の \overline{High} レベルの期間が短いとバスアービタの動作が不確定となりますので注意してください。

7. DMA コントローラ

第7章 目次

7.1	概要		221
	7.1.1	特長	221
	7.1.2	ブロック図	222
	7.1.3	機能概要	223
	7.1.4	端子構成	225
	7.1.5	レジスタ構成	225
7.2	各レジスタの説明 (1)(ショートアドレスモード)	227
	7.2.1	メモリアドレスレジスタ(MAR)	228
	7.2.2	I/Oアドレスレジスタ (IOAR)	229
	7.2.3	転送カウントレジスタ(ETCR)	229
	7.2.4	データトランスファコントロールレジスタ (DTCR)	231
7.3	各レジスタの説明 (2) (フルアドレスモード)	235
	7.3.1	メモリアドレスレジスタ(MAR)	235
	7.3.2	I/Oアドレスレジスタ (IOAR)	235
	7.3.3	転送カウントレジスタ(ETCR)	236
	7.3.4	データトランスファコントロールレジスタ(DTCR)	238
7.4	動作説明		246
	7.4.1	概要	246
	7.4.2	I/O モード	248
	7.4.3	アイドルモード	251
	7.4.4	リピートモード	253
	7.4.5	ノーマルモード	258
	7.4.6	ブロック転送モード	261
	7.4.7	DMAC の起動要因	266
	7.4.8	DMAC のバスサイクル	268
	7.4.9	DMAC 複数チャネルの動作	272
	7.4.10	外部バス権要求、DRAM インタフェースと DMAC の関係	273

7. DMA コントローラ

	7.4.11	NMI 割り込みと DMAC	274
	7.4.12	DMAC 動作の強制終了	275
	7.4.13	フルアドレスモードの解除	275
	7.4.14	リセット、スタンバイモード、スリープモードの DMAC の状態	276
7.5	割り込み		277
7.6	使用上の注意		278
	7.6.1	ワードデータ転送時の注意	278
	7.6.2	DMAC による DMAC 自体のアクセス	278
	7.6.3	MAR のロングワードアクセス	278
	7.6.4	フルアドレスモード設定時の注意	278
	7.6.5	内部割り込みで DMAC を起動する場合の注意	279
	7.6.6	NMI 割り込みとブロック転送モード	280
	7.6.7	MAR、IOAR のアドレス指定	281
	7.6.8	転送中断時のバスサイクル	281
	7.6.9	A/D 変換器による転送要求	282

7.1 概要

本 LSI は、DMA コントローラ (DMAC) を内蔵しています。DMAC は最大 4 チャネルのデータ転送を行うことができます。

消費電流低減のため DMA コントローラを使用しない場合には、DMA コントローラを単独で停止することができます。詳細は「20.6 モジュールスタンバイ機能」を参照してください。

7.1.1 特長

DMAC には次の特長があります。

ショートアドレスモードとフルアドレスモードを選択可能

- (1)ショートアドレスモード
 - ・転送元、転送先アドレスの一方を24ビット、他方を8ビットで指定
 - ・最大4チャネルを使用可能
 - ・I/O モード / アイドルモード / リピートモードの選択が可能
- (2) フルアドレスモード
 - ・転送元、転送先アドレスを24ビットで指定
 - ・最大2チャネルを使用可能
 - ・ノーマルモード / ブロック転送モードの選択が可能

16M バイトのアドレス空間を直接指定可能

転送単位をバイト/ワードに設定可能

起動要因は、内部割り込み、外部リクエスト、オートリクエスト(転送モードに依存)

- ・16 ビットタイマのコンペアマッチ / インプットキャプチャ割り込み×3
- ・シリアルコミュニケーションインタフェース (SCI チャネル 0) の送信データエン プティ割り込み、受信データフル割り込み
- ・外部リクエスト
- ・オートリクエスト
- ・A/D 変換器の変換終了割り込み

7.1.2 ブロック図

DMAC のブロック図を図 7.1 に示します。




図 7.1 DMAC のブロック図

7.1.3 機能概要

DMAC の機能概要を表 7.1 (1)、(2) にそれぞれ示します。

表 7.1 (1) DMAC の機能概要

	転送モード	転送要因	アドレスレジ	スタビット長
			ソース	デスティネー
				ション
ショート	(1) 1/0 モード	・16 ビットタイマチャ	24	8
アドレス	・1 回の転送要求で 1 バイト	ネル0~2のコンペ		
モード	または1ワードの転送を実行	アマッチ / インプッ		
	・メモリアドレスを 1 または	トキャプチャ A 割り		
	2 増減	込み		
	・転送回数は1~65536	・SCI チャネル0の送信		
	(2) アイドルモード	データエンプティ割		
	・1 回の転送要求で1バイト	り込み		
	または1ワードの転送を実行	・A/D 変換器の変換終	8	24
	・メモリアドレスは固定	了割り込み		
	・転送回数は1~65536	・SCI チャネル 0 の受		
		信データフル割り込		
		み		
	(3) リピートモード			
	・1 回の転送要求で1バイト	・外部リクエスト	24	8
	または 1 ワードの転送を			
	実行			
	・メモリアドレスを 1 または			
	2 増減			
	・指定回数(1~255)転送後			
	初期状態を回復して動作を			
	継続			

表 7.1 (2) DMAC の機能概要

	転送モード	転送要因	アドレスレジ	スタビット長
			ソース	デスティネー
	r			ション
フルアド	(1) ノーマルモード	・オートリクエスト	24	24
レスモー	(a)オートリクエスト	・外部リクエスト		
۲	・転送要求を内部保持			
	・指定回数(1~65536)継続			
	して転送			
	・バーストモード / サイクル			
	スチールモードを選択可能			
	(b)外部リクエスト			
	・1 回の転送要求で 1バイトま			
	たは1ワードの転送を実行			
	・転送回数は1~65536			
	(2) ブロック転送モード	・16 ビットタイマチャ	24	24
	・1 回の転送要求で指定した	ネル0~2のコンペア		
	ブロックサイズの転送	マッチ / インプット		
	・転送回数は1~65536	キャプチャ A 割り		
	・ソースまたはデスティネー	込み		
	ションのいずれかをブロッ	・外部リクエスト		
	クエリアに指定可能	・A/D 変換器の変換終		
	・ブロックサイズ 1~255 バイ	了割り込み		
	トまたはワード			

7.1.4 端子構成

DMACの端子構成を表 7.2 に示します。

表 7.2 端子構成

チャネル	名 称	略 称	入出力	機能
0	DMA 要求 0	$\overline{DREQ}_{\scriptscriptstyle{0}}$	入力	DMAC チャネル 0 の外部リクエスト
	DMA 終了 0	TEND₀	出力	DMAC チャネル 0 の転送終了
1	DMA 要求 1	DREQ₁	入力	DMAC チャネル 1 の外部リクエスト
	DMA 終了 1	TEND₁	出力	DMAC チャネル 1 の転送終了

【注】 ショートアドレスモードでは、チャネルAに対する外部リクエストは行えません。

7.1.5 レジスタ構成

DMACのレジスタ構成を表 7.3 に示します。

表 7.3 レジスタ構成 (1)

チャネル	アドレス*	名 称	略称	R/W	初期値
0	H'FFF20	メモリアドレスレジスタ 0AR	MAR0AR	R/W	不定
	H'FFF21	メモリアドレスレジスタ 0AE	MAR0AE	R/W	不定
	H'FFF22	メモリアドレスレジスタ 0AH	MAR0AH	R/W	不定
	H'FFF23	メモリアドレスレジスタ OAL	MAR0AL	R/W	不定
	H'FFF26	I/O アドレスレジスタ 0A	IOAR0A	R/W	不定
	H'FFF24	転送カウントレジスタ 0AH	ETCR0AH	R/W	不定
	H'FFF25	転送カウントレジスタ 0AL	ETCR0AL	R/W	不定
	H'FFF27	データトランスファコントロー	DTCR0A	R/W	H'00
		ルレジスタ 0A			
	H'FFF28	メモリアドレスレジスタ 0BR	MAR0BR	R/W	不定
	H'FFF29	メモリアドレスレジスタ 0BE	MAR0BE	R/W	不定
	H'FFF2A	メモリアドレスレジスタ 0BH	MAR0BH	R/W	不定
	H'FFF2B	メモリアドレスレジスタ 0BL	MAR0BL	R/W	不定
	H'FFF2E	I/O アドレスレジスタ 0B	IOAR0B	R/W	不定
	H'FFF2C	転送カウントレジスタ 0BH	ETCR0BH	R/W	不定
	H'FFF2D	転送カウントレジスタ 0BL	ETCR0BL	R/W	不定
	H'FFF2F	データトランスファコントロー	DTCR0B	R/W	H'00
		ルレジスタ 0B			

【注】 * アドレスは下位20ビットを示しています。

表 7.3 レジスタ構成 (2)

チャネル	アドレス*	名 称	略称	R/W	初期値
1	H'FFF30	メモリアドレスレジスタ 1AR	MAR1AR	R/W	不定
	H'FFF31	メモリアドレスレジスタ 1AE	MAR1AE	R/W	不定
	H'FFF32	メモリアドレスレジスタ 1AH	MAR1AH	R/W	不定
	H'FFF33	メモリアドレスレジスタ 1AL	MAR1AL	R/W	不定
	H'FFF36	I/O アドレスレジスタ 1A	IOAR1A	R/W	不定
	H'FFF34	転送カウントレジスタ 1AH	ETCR1AH	R/W	不定
	H'FFF35	転送カウントレジスタ 1AL	ETCR1AL	R/W	不定
	H'FFF37	データトランスファコントロー	DTCR1A	R/W	H'00
		ルレジスタ 1A			
	H'FFF38	メモリアドレスレジスタ 1BR	MAR1BR	R/W	不定
	H'FFF39	メモリアドレスレジスタ 1BE	MAR1BE	R/W	不定
	H'FFF3A	メモリアドレスレジスタ 1BH	MAR1BH	R/W	不定
	H'FFF3B	メモリアドレスレジスタ 1BL	MAR1BL	R/W	不定
	H'FFF3E	I/O アドレスレジスタ 1B	IOAR1B	R/W	不定
	H'FFF3C	転送カウントレジスタ 1BH	ETCR1BH	R/W	不定
	H'FFF3D	転送カウントレジスタ 1BL	ETCR1BL	R/W	不定
	H'FFF3F	データトランスファコントロー	DTCR1B	R/W	H'00
		ルレジスタ 1B			

【注】 * アドレスは下位20ビットを示しています。

7.2 各レジスタの説明(1)(ショートアドレスモード)

ショートアドレスモード転送は、チャネル A、B 独立に行うことができます。 表 7.4 に示すように DTCRA の DTS2A、DTS1A ビットにより各チャネルのショートアド レスモード転送を指定します。

表 7.4 ショートアドレスモード、フルアドレスモードの設定

チャネル	ビット2	ビット1	説 明
	DTS2A	DTS1A	
0	1	1	DMAC チャネル 0 は、1 チャネルのフルアドレスモー
			ド転送
	上記以外		DMACチャネル 0A、チャネル 0B は、各々独立動作
			で2チャネルのショートアドレスモード転送
1	1	1	DMAC チャネル 1 は、1 チャネルのフルアドレスモー
			ド転送
	上記以外		DMAC チャネル 1A、チャネル 1B は、各々独立動作
			で 2 チャネルのショートアドレスモード転送

7.2.1 メモリアドレスレジスタ (MAR)

MAR は 32 ビットのリード / ライト可能なレジスタで、転送のソースアドレスまたはデスティネーションアドレスを指定します。転送方向は起動要因により自動的に決定されます。

MAR は4本の8ビットレジスタ MARR、MARE、MARH、および MARL により構成されています。MARR は全ビットリザーブビットです。リードすると常に1が読み出されます。ライトは無効です。



ソースアドレスまたはデスティネーションアドレスを設定

MAR がソースアドレスレジスタとして機能するか、デスティネーションアドレスレジスタとして機能するかは、起動要因によって自動的に決定されます。起動要因が SCI チャネル 0 の受信完了割り込み、および A/D 変換器の変換終了割り込みの場合はデスティネーションアドレスレジスタとして、それ以外の場合にはソースアドレスレジスタとして機能します。

MAR は1回のバイト転送またはワード転送のたびにインクリメント / デクリメントされ、ソースまたはデスティネーションのメモリアドレスを自動的に更新していきます。詳細は、「7.3.4 データトランスファコントロールレジスタ (DTCR)」を参照してください。

MAR は、リセット、またはスタンバイモード時にイニシャライズされません。

7.2.2 I/O アドレスレジスタ (IOAR)

IOAR は8 ビットのリード / ライト可能なレジスタで、転送のソースアドレスまたはディスティネーションアドレスを指定します。 IOAR はアドレスの下位 8 ビットを指定し、上位 16 ビットは、すべて 1 (H'FFFF) となります。



IOAR がソースアドレスレジスタとして機能するか、デスティネーションアドレスレジスタとして機能するかは、起動要因によって自動的に決定されます。起動要因が SCI チャネル 0 の受信完了割り込み、および A/D 変換器の変換終了割り込みの場合はソースアドレスレジスタとして、それ以外の場合にはデスティネーションアドレスレジスタとして機能します。

IOAR は転送によってインクリメント / デクリメントされず、固定されます。 IOAR はリセット、またはスタンバイモード時にイニシャライズされません。

7.2.3 転送カウントレジスタ (ETCR)


ETCR は 16 ビットのリード / ライト可能なレジスタで、転送回数の指定に使用します。 このレジスタは、I/O モードおよびアイドルモードと、リピートモードとでは機能が異な ります。

(1) I/O モードおよびアイドルモード



I/O モードとアイドルモードでは、ETCR は 16 ビットの転送カウンタとして機能します。 1 回の転送を行うたびに、1 だけデクリメントされカウンタ値が H'0000 になると転送を終了します。

(2) リピートモード




リピートモードでは、ETCRH は 8 ビットの転送カウンタとして機能し、ETCRL は転送回数を保持します。ETCRH は 1 回の転送を行うたびに 1 だけデクリメントされ、H'00 になると ETCRL の内容が転送されます。以降この動作を繰り返して転送が行われます。

ETCR は、リセット、またはスタンバイモード時にイニシャライズされません。

7.2.4 データトランスファコントロールレジスタ (DTCR)

DTCR は8ビットのリード/ライト可能なレジスタで、DMAC の各チャネルの動作を制御します。



DTCR はリセット、またはスタンバイモード時に H'00 にイニシャライズされます。

転送を許可/禁止するビットです。

ビット7:データトランスファイネーブル(DTE)

当該チャネルのデータ転送を許可/禁止します。DTE ビットを1にセットすると、そのチャネルは転送要求待ち状態となり、DTS2~DTS0 ビットで指定された起動要因によりデータ転送が行われます。本ビットが0のとき、当該チャネルは停止状態となり転送要求を受け付けません。DTE ビットは、DTE=0の状態をリードした後、1をライトしたとき1にセットされます。

ビット7	説 明
DTE	
0	データ転送禁止。I/O モードとアイドルモードでは、指定された回数の転送を終
	了したとき、0 にクリア (初期値)
1	データ転送許可

DTIE=1の状態で、本ビットが0にクリアされるとCPUに割り込みを要求します。

ビット6:データトランスファサイズ(DTSZ)

1回に転送されるデータサイズを選択します。

r	1			
ビット6		説	明	
DTSZ				
0	バイトサイズ転送			(初期値)
1	ワードサイズ転送			

ビット5:データトランスファインクリメント/デクリメント(DTID)

I/O モードまたはリピートモードの場合、データ転送後の MAR のインクリメント / デクリメントを選択します。

ビット5	説明
DTID	
0	データ転送後 MAR をインクリメント
	(1) DTSZ=0 のとき、転送後 MAR を + 1
	(2) DTSZ=1 のとき、転送後 MAR を + 2
1	データ転送後 MAR をデクリメント
	(1) DTSZ=0 のとき、転送後 MAR を - 1
	(2) DTSZ=1 のとき、転送後 MAR を - 2

アイドルモードの場合、MAR はインクリメントもデクリメントもされません。

ビット4:リピートイネーブル(RPE)

データ転送を I/O モード、アイドルモード、またはリピートモードの動作で行うかを選択します。

ビット4	ビット3	説明	
RPE	DTIE		
0	0	I/O モードで転送	(初期値)
	1		
1	0	リピートモードで転送	
	1	アイドルモードで転送	

I/O モード、アイドルモード、およびリピートモードの動作については、「7.4.2 I/O モード」、「7.4.3 アイドルモード」、「7.4.4 リピートモード」を参照してください。

ビット3:データトランスファインタラプトイネーブル(DTIE)

DTE ビットが 0 にクリアされたとき、DTE ビットによる割り込み (DEND) 要求を許可 / 禁止します。

ビット3	説明	
DTIE		
0	DTE による割り込み(DEND)を要求を禁止	(初期値)
1	DTE による割り込み(DEND)を要求を許可	

ビット2~0:データトランスファセレクト(DTS2~DTS0)

データ転送の起動要因を選択します。チャネル A とチャネル B では一部指定内容が異なります。

ビット2	ビット1	ビット0	説 明
DTS2	DTS1	DTS0	
0	0	0	16 ビットタイマチャネル 0 のコンペアマッチ /
			インプットキャプチャ A 割り込みで起動 (初期値)
		1	16 ビットタイマチャネル 1 のコンペアマッチ /
			インプットキャプチャ A 割り込みで起動
	1	0	16 ビットタイマチャネル 2 のコンペアマッチ /
			インプットキャプチャ A 割り込みで起動
		1	A/D 変換器の変換終了割り込みで起動
1	0	0	SCI チャネル 0 の送信データエンプティ割り込みで起動
		1	SCI チャネル 0 の受信データフル割り込みで起動
	1	0	DREQ 端子の立ち下がりエッジ入力で起動(チャネルB
			の場合)
			フルアドレスモード転送を指定(チャネルAの場合)
		1	DREQ 端子の Low レベル入力で起動(チャネルBの場
			合)
			フルアドレスモード転送を指定(チャネルAの場合)

【注】 「7.3.4 データトランスファコントロールレジスタ(DTCR)」を参照してください。

内部割り込みによる起動では、複数のチャネル間で同一の起動要因を指定することが可能です。この場合、チャネル間の優先順位に従い優先順位の高いチャネルから起動されます。優先順位については、「7.4.9 DMAC複数チャネルの動作」を参照してください。

転送許可の状態 (DTE=1) では、DMAC の起動要因に選択された割り込みは、CPU に対して割り込みを要求しません。


7.3 各レジスタの説明(2)(フルアドレスモード)

フルアドレスモード転送は、チャネルAとチャネルBを組み合わせて行います。フルアドレスモード転送の設定については、表7.4を参照してください。

7.3.1 メモリアドレスレジスタ (MAR)

MAR は 32 ビットのリード / ライト可能なレジスタで、MARA は転送のソースアドレスレジスタとして、MARB はデスティネーションアドレスレジスタとして機能します。

MAR は 4 本の 8 ビットレジスタ MARR、MARE、MARH、および MARL により構成されています。MARR はすべてリザーブビットです。リードすると常に 1 が読み出されます。ライトは無効です。



ソースアドレスまたはデスティネーションアドレスを設定

MAR は1回のバイト転送またはワード転送のたびにインクリメント / デクリメントされ、ソースまたはデスティネーションのメモリアドレスを自動的に更新することができます。詳細は、「7.3.4 データトランスファコントロールレジスタ(DTCR)」を参照してください。

MAR は、リセット、またはスタンバイモード時にイニシャライズされません。

7.3.2 I/O アドレスレジスタ (IOAR)

IOAR はフルアドレスモード転送では使用しません。

7.3.3 転送カウントレジスタ (ETCR)

ETCR は 16 ビットのリード / ライト可能なレジスタで、転送回数の指定に使用します。 このレジスタは、ノーマルモードとブロック転送モードとでは機能が異なります。

(1) ノーマルモード

(a) ETCRA




(b) ETCRB

ETCRB はノーマルモードでは使用しません。

ノーマルモードでは、ETCRA は 16 ビットの転送カウンタとして機能します。1 回の転送を行うたびに 1 だけデクリメントされ、カウンタ値が H'0000 になると転送を終了します。このとき、ETCRB は使用されません。

(2) ブロック転送モード

(a) ETCRA



(b) ETCRB



ブロック転送モードでは、ETCRAH は 8 ビットのブロックサイズカウンタとして機能し、ETCRAL はブロックサイズを保持します。ETCRAH は、1 バイトまたは1ワードの転送を行うたびに1 だけデクリメントされ、H'00 になると ETCRAL の内容が転送されます。したがって、ETCRAH と ETCRAL にブロックサイズを初期設定することにより、任意のバイト数またはワード数のブロック転送を繰り返し行うことができます。


また、ブロック転送モードでは ETCRB は 16 ビットのブロック転送カウンタとして機能 します。1 回のブロック転送を行うたびに1 だけデクリメントされ、カウンタ値が H'0000 になると転送を終了します。

ETCR は、リセット、またはスタンバイモード時にはイニシャライズされません。

7.3.4 データトランスファコントロールレジスタ (DTCR)

DTCR は 8 ビットのリード / ライト可能なレジスタで、DMAC の各チャネルの動作を制御します。 DTCRA の DTS2A、DTS1A ビットをいずれも 1 にセットすると当該チャネルはフルアドレスモードとなります。フルアドレスモードでは DTCRA と DTCRB では機能が異なります。

(1) DTCRA



転送を許可 / 禁止するビットです。

DTCRA はリセット、またはスタンバイモード時に H'00 にイニシャライズされます。

ビット7:データトランスファイネーブル(DTE)

DTCRBのDTME ビットと共に当該チャネルのデータ転送を許可/禁止を制御します。DTME ビットとDTE ビットをいずれも1にセットすると、そのチャネルは転送許可状態となります。オートリクエストを指定したときは直ちにデータ転送を開始し、その他のときは転送要求待ち状態となります。指定された回数の転送を終了すると DTE ビットは自動的に0にクリアされます。本ビットが0にクリアされているとき、当該チャネルは停止状態となり転送要求を受け付けません。DTE ビットは、0の状態をリードした後、1をライトしたとき1にセットされます。

ビット7	説明
DTE	
0	データ転送禁止(指定された回数の転送を終了したとき、0 にクリア)
	(初期値)
1	データ転送許可

DTIE=1の状態で、本ビットが0にクリアされるとCPUに割り込みを要求します。

ビット6:データトランスファサイズ(DTSZ)

1回に転送されるデータサイズを選択します。

ビット6		説	明	
DTSZ				
0	バイトサイズ転送			(初期値)
1	ワードサイズ転送			

ビット5:ソースアドレスインクリメント / デクリメント (SAID)

ビット4:ソースアドレスインクリメント / デクリメントイネーブル (SAIDE)

データ転送時、ソースアドレスレジスタ MARA をインクリメントするかデクリメントするか、または固定とするかを指定します。

ビット5	ビット4	説明	
SAID	SAIDE		
0	0	MARA 固定	(初期値)
	1	データ転送後 MARA をインクリメント	
		(1)DTSZ=0 のとき、データ転送後 MARA を + 1	
		(2)DTSZ=1 のとき、データ転送後 MARA を + 2	
1	0	MARA 固定	
	1	データ転送後 MARA をデクリメント	
		(1)DTSZ=0 のとき、転送後 MARA を - 1	
		(2)DTSZ=1 のとき、転送後 MARA を - 2	

ビット3:データトランスファインタラプトイネーブル(DTIE)

DTE ビットが 0 にクリアされたとき、DTE による割り込み (DEND)要求を許可 / 禁止します。

ビット3	説明	
DTIE		
0	DTE による割り込み(DEND)を要求を禁止	(初期値)
1	DTE による割り込み(DEND)を要求を許可	

ビット2、1:データトランスファセレクト 2、1A (DTS2A、DTS1A)

DTS2A、DTS1A ビットはいずれも 1 にセットしたとき、当該チャネルはフルアドレスモードとなります。


ビット0:データトランスファセレクト OA(DTSOA)

DMAC をノーマルモードで動作させるか、ブロック転送モードで動作させるか選択します。

ビット0		説	明		
DTS0A					
0	ノーマルモードの動作			(〔初期値)
1	ブロック転送モードで動作				

ノーマルモード、ブロック転送モードの動作については、「7.4.5 ノーマルモード」、「7.4.6 ブロック転送モード」を参照してください。

(2) DTCRB



データトランスファマスタイネーブル
DTEビットと共に転送の許可 / 禁止を制御するビットです。
割り込みが発生すると0にクリアされます。

DTCRB はリセット、またはスタンバイモード時に H'00 にイニシャライズされます。

ビット7:データトランスファマスタイネーブル(DTME)

DTCRA の DTE ビットと共に当該チャネルのデータ転送の許可 / 禁止を制御します。 DTME ビットと DTE ビットをいずれも 1 にセットすると、そのチャネルは転送許可状態 となります。NMI 割り込みが発生したとき DTME ビットは 0 にクリアされ、転送を中断 して CPU にバス権を移します。その後、本ビットを 1 にセットすると中断された転送が 再開されます。ただし、ブロック転送モード時の動作については「7.6.6 NMI 割り込み とブロック転送モード」を参照してください。

DTME ビットは、DTME=0 の状態をリードした後、1 をライトしたとき 1 にセットされます。

ビット7	説 明	
DTME		
0	データ転送禁止。NMI割り込みが発生したとき、0 にクリア	
		(初期値)
1	データ転送許可	

ビット6:リザーブビット

リザーブビットです。リード/ライト可能です。

ビット5:デスティネーションアドレスインクリメント / デクリメント(DAID)

ビット 4: デスティネーションアドレスインクリメント / デクリメントイネーブル (DAIDE)

データ転送時、MARBをインクリメントするかデクリメントするか、または固定とするかを指定します。

ビット5	ビット4	説 明	
DAID	DAIDE		
0	0	MARB 固定	(初期値)
	1	データ転送後 MARB をインクリメント	
		(1)DTSZ=0 のとき、データ転送後 MARB を + 1	
		(2)DTSZ=1 のとき、データ転送後 MARB を + 2	
1	0	MARB 固定	
	1	データ転送後 MARB をデクリメント	
		(1)DTSZ=0 のとき、転送後 MARB を - 1	
		(2)DTSZ=1 のとき、転送後 MARB を - 2	

ビット3:トランスファモードセレクト(TMS)

ブロック転送モード時、ソース側とデスティネーション側のどちらかをブロックエリア として転送するかを選択します。。

ビット3	説明
TMS	
0	ブロック転送モード時、デスティネーション側をブロックエリアとして転送
	(初期値)
1	ブロック転送モード時、ソース側をブロックエリアとして転送

ビット2~0:データトランスファセレクト 2~0B(DTS2B~DTS0B)

データ転送の起動要因を選択します。ノーマルモードとブロック転送モードでは指定できる起動要因が異なります。

(ノーマルモード)

ビット2	ビット1	ビット0	説 明
DTS2B	DTS1B	DTS0B	
0	0	0	オートリクエスト(バーストモード) (初期値)
		1	使用できません
	1	0	オートリクエスト (サイクルスチールモード)
		1	使用できません
1	0	0	使用できません
		1	使用できません
	1	0	DREQ 端子の立ち下がりエッジ入力で起動
		1	DREQ 端子の Low レベル入力で起動

(ブロック転送モード)

ビット2	ビット1	ビット0	説 明	
DTS2B	DTS1B	DTS0B		
0	0	0	16 ビットタイマチャネル 0 のコンペアマッチ / インプ	
			ットキャプチャ A 割り込みで起動 (初期値)	
		1	16 ビットタイマチャネル 1 のコンペアマッチ / インプ	
			ットキャプチャA割り込みで起動	
	1	0	16 ビットタイマチャネル 2 のコンペアマッチ / インプ	
			ットキャプチャ A 割り込みで起動	
		1	A/D 変換器の変換終了割り込みで起動	
1	0	0	使用できません	
		1	使用できません	
	1	0	DREQ 端子の立ち下がりエッジ入力で起動	
		1	使用できません	

内部割り込みによる起動では、複数のチャネル間で同一の起動要因を指定することが可能です。この場合、チャネル間の優先順位に従い優先順位の高いチャネルから起動されます。優先順位については「7.4.9 DMAC複数チャネルの動作」を参照してください。

7.4 動作説明

7.4.1 概要

DMAC のモード一覧を表 7.5 に示します。

表 7.5 モード一覧

#	云送モード	起動要因	備考
ショート	(1) 1/0 モード	16 ビットタイマチャネル 0~2	・最大4チャネルを独立に動作可能
アドレス	(2)アイドルモード	のコンペアマッチ / インプットキ	・外部リクエストはチャネルBのみ可能
モード	(3)リピートモード	ャプチャ A 割り込み	
		SCI チャネル 0 の送信データエン	
	-	プティ / 受信データフル割り込み	
		A/D 変換器の変換終了割り込み	
		外部リクエスト	
フル	(4)ノーマルモード	オートリクエスト	・チャネル A、B を組み合わせて最大 2
アドレス		外部リクエスト	チャネル動作可能
モード	(5) ブロック転送	16 ビットタイマチャネル 0~2の	・オートリクエストではバーストモード
	モード	コンペアマッチ / インプットキャ	転送 / サイクルスチールモード転送の
		プチャ A 割り込み	選択可能
		A/D 変換器の変換終了割り込み	
		外部リクエスト	

各モードの動作概要を以下に示します。

(1) 1/0 モード

1回の転送要求に対して1バイトまたは1ワードずつ、指定された回数だけ転送を行います。指定された回数の転送が終了すると CPU に割り込みを要求することができます。 アドレスの一方は24 ビット、他方は8 ビットで指定します。転送方向は起動要因により自動的に決定されます。

(2) アイドルモード

1回の転送要求に対して1バイトまたは1ワードずつ、指定された回数だけ転送を行います。指定された回数の転送が終了すると CPU に割り込みを要求することができます。 アドレスの一方は24 ビット、他方は8 ビットで指定します。アドレスは固定になっています。 転送方向は起動要因によって自動的に決定されます。

(3) リピートモード

1回の転送要求に対して1バイトまたは1ワードずつ、指定された回数だけ転送を行います。指定された回数の転送が終了するとアドレスと転送カウンタを設定値に戻し、動作を継続します。CPU に対して割り込みは要求しません。アドレスの一方は24 ビット、他方は8 ビットで指定します。転送方向は起動要因により自動的に決定されます。

(4) ノーマルモード

(a) オートリクエスト

レジスタ設定のみで DMAC を起動し、指定された回数の転送が完了するまで転送を継続します。転送が完了すると CPU に割り込みを要求することができます。アドレスはいずれも 24 ビットで指定します。

- サイクルスチールモード1 バイトまたはワード転送ごとにバスをいったん他のバスマスタに解放します。
- ・バーストモード 他の優先順位の高いバスマスタからのバス権要求がなければ、指定された転送が 完了するまでバスを専有して転送を行います。

(b)外部リクエスト

1回の転送要求に対して1バイトまたは1ワードずつ、指定された回数だけ転送を行います。指定された回数の転送が終了すると CPU に割り込みを要求することができます。 アドレスはいずれも24 ビットで指定します。

(5) ブロック転送モード

1回の転送要求に対して指定されたブロックサイズのブロック転送を行い、これを転送要求のあるごとに指定された回数だけ繰り返します。1回のブロック転送が終了するたびに一方のアドレスは設定値に戻ります。指定された回数のブロック転送が終了するとCPUに割り込みを要求することができます。アドレスはいずれも24ビットで指定します。

7.4.2 1/0 モード

I/O モードは、各チャネル独立に設定可能です。

I/O モードでは、1回の転送要求に対して1バイトまたは1ワードずつ転送を行い、これを指定された回数だけ実行します。アドレスの一方はMAR、他方はIOARで指定します。転送方向は起動要因によって自動的に決定され、SCI チャネル0の受信データフル割り込みで起動される場合はIOARで指定されるアドレスから MAR で指定されるアドレスへ、それ以外の場合はMAR で指定されるアドレスから IOAR で指定されるアドレスへ転送されます。

I/O モード時のレジスタの機能を表 7.6 に示します。

対象レジスタ 初期設定値 動作 SCI0 受信デー その他の タフル割り込 起動 みによる起動 デスティネー ソースアドレ 転送先または転送 1回の転送ごとに MAR ションアドレ スレジスタ 元の先頭アドレス インクリメント/ スレジスタ デクリメント デスティネー ソースアドレ 転送元または転送 固定 1 固定 IOAR スレジスタ ションアドレ 先のアドレス スレジスタ 転送カウンタ 転送回数 1回の転送ごとに ETCR デクリメント。 H'0000 になる と、転送終了

表 7.6 I/O モード時のレジスタの機能

【記号説明】

MAR : メモリアドレスレジスタIOAR : I/O アドレスレジスタETCR : 転送カウントレジスタ

転送元および転送先アドレスは、MAR と IOAR によって指定します。MAR には転送元または転送先の先頭アドレスを 24 ビットで指定します。MAR は 1 回のバイト転送またはワード転送のたびにインクリメント / デクリメントします。IOAR はアドレスの下位 8 ビットを指定し、上位 16 ビットは 1 となります。 IOAR はインクリメントもデクリメントもされません。

図 7.2 に I/O モードの動作を示します。




図 7.2 I/O モードの動作

転送回数は ETCR によって 16 ビットで指定します。ETCR は 1 回の転送を行うたびに 1 だけデクリメントされ、H'0000 になったときに DTE ビットをクリアして転送を終了します。このとき、DTIE ビットが 1 にセットされていると CPU に割り込みを要求します。

なお、転送回数の最大値はETCR に H'0000 を設定したときで、65536となります。

転送要求(起動要因)には、16 ビットタイマチャネル0~2 のコンペアマッチ / インプットキャプチャ A 割り込み、SCI チャネル0 の送信データエンプティ、受信データフル割り込み、A/D 変換器の変換終了割り込み、および 外部リクエストがあります。

設定の参照は「7.2.4 データトランスファコントロールレジスタ(DTCR)」を参照してください。

I/O モードの設定手順例を図7.3に示します。




図 7.3 I/O モードの設定手順例

7.4.3 アイドルモード

アイドルモードは、各チャネル独立に設定可能です。

アイドルモードでは、1回の転送要求に対して1バイトまたは1ワードずつ転送を行い、これを指定した回数だけ実行します。アドレスの一方は MAR、他方は IOAR で指定します。転送方向は起動要因によって自動的に決定され、SCI チャネル0の受信データフル割り込みで起動される場合は IOAR で指定されるアドレスから MAR で指定されるアドレスへ、それ以外の場合は MAR で指定されるアドレスから IOAR で指定されるアドレスへ転送されます。

アイドルモード時のレジスタの機能を表7.7に示します。

対象レジスタ 初期設定値 動作 SCIO の受信デーその他の起動 ータフル割り 込みによる 起動 デスティネー | ソースアドレ | 転送先または転送 固定 MAR ションアドレ「スレジスタ 元のアドレス スレジスタ ソースアドレ「デスティネー 転送元または転送 固定 1 固定 IOAR スレジスタ ションアドレ 先のアドレス スレジスタ 転送カウンタ 転送回数 1回の転送ごとに ETCR デクリメント。 H'0000 になる と、転送終了

表 7.7 アイドルモード時のレジスタの機能

【記号説明】

MAR : メモリアドレスレジスタ IOAR : I/O アドレスレジスタ ETCR : 転送カウントレジスタ

転送元および転送先アドレスは、MAR と IOAR によって指定できます。MAR には転送元または転送先のアドレスを 24 ビットで指定します。IOAR はアドレス下位 8 ビットを指定し、上位 16 ビットは 1 となります。MAR、IOAR はインクリメントもデクリメントもされません。

アイドルモードの動作を図7.4に示します。




図 7.4 アイドルモードの動作

転送回数は ETCR によって 16 ビットで指定します。ETCR は 1 回の転送を行うたびに 1 だけデクリメントされ、H'0000 になったときに DTE ビットをクリアして転送を終了します。このとき、CPU に割り込みを要求します。

なお、転送回数の最大値はETCR にH'0000 を設定したときで、65536 となります。

転送要求(起動要因)には、16 ビットタイマチャネル0~2 のコンペアマッチ / インプットキャプチャ A 割り込み、SCI チャネル0 の送信データエンプティ、受信データフル割り込み、A/D 変換器の変換終了割り込み、および外部リクエストがあります。

設定の詳細は「7.3.4 データトランスファコントロールレジスタ(DTCR)」を参照してください。

アイドルモードの設定手順例を図7.5に示します。




図 7.5 アイドルモードの設定手順例

7.4.4 リピートモード

リピートモードは、16 ビットタイマのコンペアマッチなどに同期して、テーブル上のデータをプログラマブルタイミングパターンコントローラ (TPC)に対して繰り返し転送するのに便利なモードです。各チャネル独立に設定可能です。

リピートモードでは、I/O モードと同様に1回の転送要求に対して1バイトまたは1ワードずつ転送を行い、これを指定した回数だけ実行します。アドレスの一方は MAR、他方はIOAR で指定します。指定された回数の転送終了時、MAR、およびETCRHの内容が初期設定値となり、さらに動作を継続します。転送方向は起動要因によって自動的に決定され、SCI チャネル0の受信データフル割り込みで起動される場合は IOAR で指定されるアドレスから MAR で指定されるアドレスへ、それ以外の場合は MAR で指定されるアドレスから IOAR で指定されるアドレスへ転送されます。

リピートモード時のレジスタの機能を表 7.8 に示します。

表 7.8 リピートモード時のレジスタの機能

対象レジスタ	機	能	初期設定値	動作
	SCI0 の受信デ	その他の起動		
	ータフル割り			
	込みによる起			
	動			
23 0	デスティネー	ソースアドレ	転送先または転送	1回の転送ごとに
MAR	ションアドレ	スレジスタ	元の先頭アドレス	インクリメント/
	スレジスタ			デクリメント
				ETCRH がH'0000
				になると、初期設
				定値を回復
23 7 0 1 固定 IOAR	ソースアドレ	デスティネー	転送元または転送	固定
I DAK	スレジスタ	ションアドレ	先のアドレス	
		スレジスタ		
70	転送力	ウンタ	転送回数	1回の転送ごとに
ETCRH				デクリメント
				H'0000 になると
7 ▼ 0 ETCRL				ETCRL の内容を
LIONE				格納
	転送回]数保持	転送回数	固定

【記号説明】

MAR : メモリアドレスレジスタIOAR : I/O アドレスレジスタETCR : 転送カウントレジスタ

リピートモードでは ETCRH を転送カウンタとし、ETCRL は転送回数保持に使用します。 ETCRH は 1 回の転送を行うたびに 1 だけデクリメントされ、H'00 になると ETCRL の値が 格納されます。また、MAR は DTCR の DTSZ ビットおよび DTID ビットの値に応じて初期設定値を回復します。このときの MAR の動作は次のようになります。

MAR MAR - $(-1)^{DTID} \cdot 2^{DTSZ} \cdot ETCRL$

ETCRH と ETCRL には同じ値を初期設定してください。

リピートモードでは、CPU が DTE ビットを 0 にクリアするまで転送を繰り返します。 DTE ビットを 0 にクリアした後、CPU が DTE ビットを 1 にセットすると、クリアした時 点の状態から転送を再開します。CPU に対して割り込み要求は発生しません。

転送元および転送先アドレスは、I/O モードと同様、MAR と IOAR によって指定します。 MAR には転送元または転送先アドレスを 24 ビットで指定します。IOAR にはアドレスの下位 8 ビットを指定し、上位 16 ビットは 1 となります。IOAR は転送によりインクリメントもデクリメントもされません。




図 7.6 にリピートモードの動作を示します。

図 7.6 リピートモードの動作

転送回数は ETCRH、ETDRL に 8 ビットで指定します。転送回数の最大値は ETCRH、ETDRL にそれぞれ HTFF を設定したときで、255 となります。

転送要求(起動要因)には、16 ビットタイマチャネル0~2 のコンペアマッチ / インプットキャプチャA割り込み、SCI チャネル0 の送信データエンプティ、受信データフル割り込み、A/D 変換器の変換終了割り込み、および外部リクエストがあります。

設定の詳細は「7.2.4 データトランスファコントロールレジスタ(DTCR)」を参照してください。

リピートモードの設定手順例を図7.7に示します。




図 7.7 リピートモードの設定手順例

7.4.5 ノーマルモード

ノーマルモードは、チャネルA、Bを組み合わせて転送を行います。

ノーマルモードでは、1回の転送要求に対して1バイトまたは1ワードずつ転送を行い、これを指定された回数だけ実行します。アドレスはMARA、MARBで指定します。

ノーマルモード時のレジスタの機能を表 7.9 に示します。

表 7.9 ノーマルモード時のレジスタの機能

対象レジスタ	機能	初期設定値	動作
23 0	ソースアドレ	転送元先頭	1 回の転送ごとにインクリメント / デ
MARA	スレジスタ	アドレス	クリメントまたは固定
23 0	デスティネー	転送先先頭	1 回の転送ごとにインクリメント / デ
MARB	ションアドレ	アドレス	クリメントまたは固定
	スレジスタ		
15 0 ETÇRA	転送カウンタ	転送回数	1回の転送ごとにデクリメント

【記号説明】

 MARA
 : メモリアドレスレジスタ A

 MARB
 : メモリアドレスレジスタ B

 ETCRA
 : 転送カウントレジスタ A

転送元および転送先アドレスは共に 24 ビットで指定し、MARA がソースアドレスレジスタ、MARB がデスティネーションアドレスレジスタとなります。転送によるアドレスのインクリメント、デクリメントまたは固定の制御は MARA、MARB 独立に行うことができます。

転送回数は ETCRA によって 16 ビットで指定します。転送を行うたびに 1 だけデクリメントされ、H'0000 になったときに DTE ビットをクリアして転送を終了します。このとき、DTIE ビットが 1 にセットされていると CPU に割り込みを要求します。

なお、転送回数の最大値はETCRAにH'0000を設定したときで、65536となります。





図7.8にノーマルモードの動作を示します。

図 7.8 ノーマルモードの動作

転送要求(起動要因)には、外部リクエストとオートリクエストがあります。オートリクエストはレジスタの設定のみで起動され、指定された回数の転送を自動的に行います。オートリクエスト時にはサイクルスチールモードとバーストモードを選択できます。サイクルスチールモードでは DMAC は 1 回の転送を行うたびにバスをいったん解放します。バーストモードでは、より優先順位の高いバスマスタからバス権要求がない限り転送終了までバスを占有し続けます。

設定の詳細は「7.3.4 データトランスファコントロールレジスタ(DTCR)」を参照してください。



ノーマルモードの設定手順例を図7.9に示します。

図 7.9 ノーマルモードの設定手順例

7.4.6 ブロック転送モード

ブロック転送モードは、チャネルA、Bを組み合わせて転送を行います。

ブロック転送モードでは、1回の転送要求に対して、指定されたブロックサイズの転送を行い、これを指定された回数だけ実行します。アドレスは MARA、MARB で指定します。ブロックエリア側のアドレスを固定とするか、連続したアドレスとするかを選択できます。

ブロック転送モード時のレジスタの機能を表7.10に示します。

対象レジスタ	機能	初期設定値	動作					
23 0	ソースアドレ	転送元先頭	1 回の転送ごとにインクリメント / デ					
MARA	スレジスタ	アドレス	クリメントまたは固定					
23 0	デスティネー	転送先先頭	1回の転送ごとにインクリメント / デ					
MARB	ションアドレ	アドレス	クリメントまたは固定					
	スレジスタ							
7 0 ETCRAH	ブロックサイ	ブロック	1 回の転送ごとにデクリメント、H'00					
A LIGHT	ズカウンタ	サイズ	になると ETCRL の値を格納					
7 0 ETCRAL	ブロックサイ	ブロック	固定					
ETCRAL	ズ保持	サイズ						
15 0	ブロック転送	ブロック転送	ブロック転送ごとにデクリメント					
ETÇRB	カウンタ	回数	H'0000 になると転送終了					

表 7.10 ブロック転送モード時のレジスタの機能

【記号説明】

MARA :メモリアドレスレジスタ A MARB :メモリアドレスレジスタ B ETCRA :転送カウントレジスタ A ETCRB :転送カウントレジスタ B

転送元および転送先アドレスは共に24 ビットで指定し、MARA ソースアドレスレジスタ、MARB がデスティネーションアドレスレジスタとなります。転送によるアドレスのインクリメント、デクリメントまたは固定の制御は、MARA、MARB 独立に行うことができます。ブロックエリアを指定する MAR は、インクリメント / デクリメントを指定した場合でも1回のブロック転送を終了するたびに初期設定値に戻ります。ソースアドレスとデスティネーションアドレスのどちらをブロックエリアとみなすかは DTCRB の TMS ビットにより指定します。

1回の転送要求で転送するブロックサイズを M (M=1 ~ 255) とし、N 回 (N=1 ~ 65,536) の転送を行うとき、ETCRAH と ETCRAL にそれぞれ M を、ETCRB に N を設定します。

図 7.10 にブロック転送モードの動作を示します。 TMS ビットを 0 にクリアして、デスティネーションアドレスをブロックエリアとした場合の例です。




図 7.10 ブロック転送モードの動作

転送要求によって DMAC が起動されるとバースト転送を行います。この間、MARA、MARB とも DTCR の設定に従い更新され、ETCRAHをデクリメントします。ETCRAHが H'00 になると、ETCRAH は ETCRAL の値が格納され初期設定値に戻ります。同時にブロックエリア側の MAR も初期設定値に戻り、ETCRBをデクリメントして H'0000 でなければ次の転送要求待ちとなります。ETCRAH と ETCRAL には同じ値を初期設定にしてください。

この動作を繰り返してETCRBの値がH'0000になったとき、DTEビットを0にクリアして転送を終了します。このとき、DTIEビットが1にセットされているとCPUに対して割り込みを要求します。

デスティネーションアドレスをブロックエリアとしてバイト単位でブロック転送する場合の DMAC の動作フロー例を図 7.11 に示します。(a)はブロックエリアのアドレスが連続する場合、(b)はブロックエリアのアドレス固定の場合を示します。

転送要求(起動要因)には、16 ビットタイマチャネル 0~2 コンペアマッチ / インプットキャプチャ A 割り込み、A/D 変換器の変換終了割り込み、および外部リクエストがあります。

設定の詳細は「7.3.4 データトランスファコントロールレジスタ(DTCR)」を参照してください。





図 7.11 ブロック転送モードの動作フロー



ブロック転送モードの設定手順例を図7.12に示します。

図 7.12 ブロック転送モードの設定手順例

7.4.7 DMAC の起動要因

DMAC の起動要因には、内部割り込み、外部リクエスト、およびオートリクエストがあります。 転送モードおよびチャネルにより指定できる要因が表 7.11 に示すように異なります。

表 7.11 DMAC の起動要因

	起動要因	ショートア	ドレスモード	フルアドレ	ノ スモード
		チャネル	チャネル	ノーマル	ブロック
		0A、1A	0B、1B		
内部	IMIA0			×	
割り	IMIA1			×	
込み	IMIA2			×	
	ADI			×	
	TXI0			×	×
	RXI0			×	×
外部	DREQ 端子の立ち下がり	×			
リクエスト	DREQ 端子の Low レベル入力	×			×
オートリ	リクエスト	;	×		×

(1)内部割り込みによる起動

DMAC の起動要因として選択された割り込み要求は、DTE=1 の状態では CPU に対しては要求されません。したがって、起動要因として使用している割り込みで同時に CPU に割り込みを発生させることはできません。

割り込み要求により DMAC が起動されると、割り込み要求フラグは自動的にクリアされます。複数のチャネルで同一の割り込みを起動要因として指定した場合、最初に最も優先順位の高いチャネルが起動された時点で割り込み要求フラグがクリアされます。その他のチャネルの転送要求は DMAC 内部で保持されて、優先順位に従って起動されます。

(2)外部リクエストによる起動

起動要因として外部リクエスト(DREQ端子)を指定した場合は、該当するDREQ端子とTEND端子が対応するポートのデータディレクションレジスタ(DDR)の設定にかかわらず、それぞれ入力端子、出力端子になります。

DREQ 端子入力にはレベルセンスとエッジセンスがあります。

ショートアドレスモードとノーマルモード時の外部リクエスト動作は次のようになります。

エッジセンスを選択した場合は DREQ 端子入力の High レベルから Low レベルへの変化を検出するたびに、1 バイトまたは 1 ワードの転送を行います。転送を完了前に次のエッジが入力された場合は次の転送が行われない場合があります。

レベルセンスを選択した場合は \overline{DREQ} 端子が Low レベルに保持されている間は、転送終了まで転送を継続します。ただし、1 バイトまたは 1 ワードの転送を行うたびにいったんパスを解放します。転送の途中で \overline{DREQ} 端子が \overline{High} レベルとなった場合、転送中の 1 バイトまたは 1 ワードの転送した時点で転送を中断します。なお、 \overline{DREQ} 端子が \overline{Low} レベルにすると、起動要因は 1 バイトまたは 1 ワードの転送が行われるまで内部で保持されています。

TEND 端子は最後の転送のライトサイクル中 Low レベルとなります。

ブロック転送モード時の外部リクエスト動作は次のようになります。

プロック転送モード時はエッジセンスの転送要求のみ可能です。 DREQ 端子入力の High レベルから Low レベルへの変化を検出するたびに、指定された 1 プロックを転送します。

TEND 端子は1ブロック転送の最後のライトサイクル中Low レベルとなります。

(3) オートリクエストによる起動

オートリクエストはレジスタ設定のみで起動され、転送終了まで継続して転送を行います。

サイクルスチールモードとバーストモードが選択できます。

サイクルスチールモードでは、DMAC は 1 バイトまたは 1 ワードの転送を行うたびにバスをいったん解放しますので、通常、DMAC サイクルと CPU サイクルが交互に繰り返されます。

バーストモードでは、より優先順位の高いバス要求権がない限り転送終了までバスを占有し続けます。優先順位の高いバス要求があった場合は、転送中の1バイトまたは1ワードを転送した時点でバスを解放します。

7.4.8 DMAC のバスサイクル

DMAC の基本的なバスサイクルのタイミング例を図 7.13 に示します。この例はワードサイズで 16 ビット 2ステートアクセス空間から 8 ビット 3ステートアクセス空間へ転送する場合の例です。CPU から DMAC にバス権が移ると、1 サイクル (Td) の後、ソースアドレスのリード、デスティネーションアドレスのライトを行います。このリード、ライト動作の間に、他のバス権要求などによってバスを解放することはありません。DMAC サイクルは CPU サイクルと同様、バスコントローラの設定に従います。




図 7.13 DMA 転送バスタイミング例

 \overline{DREQ} 端子 Low レベルで DMAC を起動した場合のタイミングを図 7.14 に示します。ワードサイズで 16 ビット 2 ステートアクセス空間から 16 ビット 2 ステートアクセス空間へ転送する場合の例です。 \overline{DREQ} 端子が Low レベルに保持されている間、 DMAC は転送を継続します。




図 7.14 DREQ 端子 Low レベル入力選択時の DMAC 転送バスタイミング

オートリクエストバーストモードの場合のタイミングを図 7.15 に示します。ワードサイズで 16 ビット 2 ステートアクセス空間から 16 ビット 2 ステートアクセス空間、3 ワード転送する場合の例です。




図 7.15 バーストモード DMA 転送バスタイミング

DREQ 端子で DMAC を起動する場合、転送要求が発生してから DMAC が動作を開始するまでの期間は最短で 4 ステートです。

転送要求が発生後、 DMAC が動作を開始し転送を行うまで、 DREQ 端子のサンプリングは行われません。次のサンプリングは、ショートアドレスモードとノーマルモードの場合、リードサイクル終了後から行い、ブロック転送モードの場合、1 ブロックの転送終了後から行います。

ノーマルモード時、DREQ 端子の立ち下がりエッジで DMAC を起動する場合のタイミングを図 7.16 に示します。




図 7.16 ノーマルモード時の DREQ 端子の立ち下がりエッジで DMAC 起動タイミング

ノーマルモード時、DREQ 端子の Low レベルで DMAC を起動する場合のタイミングを 図 7.17 に示します。




図 7.17 ノーマルモード時の DREQ 端子の Low レベルによる DMAC 起動タイミング

ブロック転送モード時、DREQ 端子立ち下がりエッジで DMAC を起動する場合のタイミングを図 7.18 に示します。

図 7.18 ブロック転送モード時の DREQ 端子の立ち下がりエッジによる DMAC 起動タイミング

7.4.9 DMAC 複数チャネルの動作

DMAC のチャネル間優先順位はチャネル 0> チャネル 1、また、チャネル A> チャネル B の順に優先順位が高くなっています。表 7.12 に DMAC のチャネル間優先順位を示します。

× 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	7 0 1 1 7 1 2	
ショートアドレスモード	フルアドレスモード	優先順位
チャネル 0A	チャネル 0	高
チャネル 0B		↑
チャネル 1A	チャネル 1	
チャネル 1B		低

表 7.12 チャネル間優先順位

複数のチャネルに対して同時に転送要求が発生した場合、または転送中に他のチャネルの転送要求が発生した場合、DMACは以下のように動作します。

- (1)転送要求が発生するとバス権を要求し、DMAC がバス権を獲得する時点で最も優先順位の高いチャネルの転送が起動されます。
- (2)1つのチャネルが起動されると、そのチャネルがバス権を解放するまで他のチャネル は保留となります。
- (3)ショートアドレスモードおよびノーマルモードの外部リクエスト、サイクルスチール モードの場合、1回の転送を行った後、バスを解放して(1)に戻ります。バスを解放 した後、他のチャネルの転送要求が存在すると、再度バス権を要求します。
- (4) バーストの場合は転送終了後、ブロック転送モードの場合は1ブロックの転送後、バスを解放して(1)に戻ります。ただし、優先順位の高いチャネルの転送要求または優先順位の高いバスマスタのバス権要求が存在すると、転送中の1バイトまたは1ワードの転送を終了した時点でバスを解放します。バスを解放した後、他のチャネルの転送要求が存在すると、再度バス権を要求します。

チャネル 0A を I/O モード、チャネル 1 をバーストモードとし、チャネル 1 が動作中、チャネル 0A の転送要求が発生した場合のタイミングを図 7.19 に示します。




図 7.19 複数チャネルの動作タイミング

7.4.10 外部バス権要求、DRAM インタフェースと DMAC の関係

DMAC 動作中に、BREQ 端子による外部バス権要求、DRAM インタフェースによるバス権要求(リフレッシュサイクル)があった場合、DMAC は転送中の1バイトまたは1ワードの転送を終了した時点でバスを解放します。この時点で転送要求が存在する場合、DMAC は再度バス権を要求します。

チャネル0でバーストモード転送中にリフレッシュサイクルが挿入される場合のタイミングを図 7.20 に示します。




図 7.20 DRAM インタフェースと DMAC の動作タイミング

7.4.11 NMI 割り込みと DMAC

ショートアドレスモードでは、NMI 割り込みは DMAC の動作に影響を与えません。 フルアドレスモードでは、NMI 割り込みが発生すると、DMAC は動作を中断します。 フルアドレスモードでは、DTE ビットと DTME ビットがいずれも 1 にセットされている とき、そのチャネルが転送許可状態となります。NMI 割り込みが発生すると DTME ビットが 0 にクリアされ、DMAC は転送中の 1 バイトまたは 1 ワードの転送を完了した時点で バスを解放し、CPU にバス権が移ります。ノーマルモードのときは、その後 CPU が DTME ビットを 1 にセットすると中断した動作を再開します。この場合、事前に DTE ビットが 1 にセットされ、 DTME ビットが 0 にクリアされていることを確認してください。

チャネル 0 をノーマルモードとしたときに、NMI 割り込みにより DMAC 動作が停止したとき、動作を再開する手順を図 7.21 に示します。




図 7.21 NMI 割り込みにより停止した DMAC 動作再開手順例

ブロック転送モード時の NMI 割り込みについては「7.6.6 NMI 割り込みとブロック転送モード」を参照してください。

7.4.12 DMAC 動作の強制終了

動作中のチャネルの DTE ビットを 0 にクリアすると、転送中の 1 バイトまたは 1 ワード の転送を終了した時点で DMAC は停止します。この後、DTE ビットを 1 にセットすると DMAC は動作を再開します。

フルアドレスモードの場合、DTME ビットを使用しても同様です。 DMAC をソフトウェアで強制終了させる場合の手順を図 7.22 に示します。




図 7.22 DMAC 動作の強制終了手順

7.4.13 フルアドレスモードの解除

フルアドレスモードに設定したチャネルを解除し、初期化する場合の手順を図 7.23 に示します。解除後に再設定する場合には各転送モードの設定手順に従ってください。




図 7.23 フルアドレスモードの解除手順例

7.4.14 リセット、スタンバイモード、スリープモードの DMAC の状態

リセット、ハードウェアスタンバイモード、またはソフトウェアスタンバイモード時、 DMAC はイニシャライズされ、停止します。

スリープモード中は DMAC は動作を継続します。

スリープモード中のサイクルスチールモードのタイミングを図7.24に示します。




図 7.24 スリープモード中のサイクルスチールモードのタイミング

7.5 割り込み

DMAC の割り込み要因は転送終了のみです。表 7.13 に割り込み要因と優先度を示します。

表 7.13 DMAC の割り込み要因

割り込み	割り込み要因								
要因	ショートアドレスモード	フルアドレスモード	優先順位						
DEND0A	チャネル 0A の転送終了による割り込み	チャネル 0 の転送終了による割り込み	高						
DEND0B	チャネル 0B の転送終了による割り込み								
DEND1A	チャネル 1A の転送終了による割り込み	チャネル 1 の転送終了による割り込み							
DEND1B	チャネル 1B の転送終了による割り込み		低						

各割り込み要因は、対応する DTCR の DTIE ビットにより許可 / 禁止が設定されており、 それぞれ独立に割り込みコントローラに送られます。

チャネル間の割り込みの優先順位は、チャネル 0 > チャネル 1、またチャネル A > チャネル B のように優先順位が高くなっています。

転送終了の割り込みブロック図を図7.25に示します。

DTE=0の状態でDTIEビットを1に設定すると、常に割り込みが発生します。




図 7.25 転送終了割り込みブロック図

フルアドレスモードでは、チャネル B の転送終了割り込み (DENDB) は使用できません。また、DTME ビットは割り込み動作に影響を与えません。

7.6 使用上の注意

7.6.1 ワードデータ転送時の注意

奇数アドレスから始まるワードデータはアクセスできません。転送データをワードにした場合、MAR および IOAR は偶数値としてください。

7.6.2 DMAC による DMAC 自体のアクセス

DMAC サイクル中は DMAC 自体へのアクセスはできません。 したがって、DMAC のレジスタをソースまたはデスティネーションとして転送することはできません。

7.6.3 MAR のロングワードアクセス

MAR は MARR から始まるロングワードデータとしてアクセスすることができます。
(例)

MOV. L #LBL, ER0

MOV. L ERO, @MARR

このとき、バイトデータアクセスが4回行われます。第2バイト(MARE)と第3バイト(MARH)アクセス間に、CPUがバスを解放する場合がありますので注意してください。 MARのリード/ライトはDMAC停止中に行ってください。

7.6.4 フルアドレスモード設定時の注意

フルアドレスモードは、2 つのレジスタ DTCRA、DTCRB によって制御されます。これらレジスタの設定時には、チャネル B がショートアドレスモードで動作しないように注意してください。許可ビット (DTE、DTME) は、最後に 1 にセットしてください。

7.6.5 内部割り込みで DMAC を起動する場合の注意

(1) 内部割り込みで DMAC を起動する場合、起動要因を選択してから DMAC を転送許可 状態にするまでの期間に選択した起動要因が発生しないようにしてください。すなわ ち、DMAC を転送許可状態にした後、起動要因となる内蔵周辺モジュールを動作させ てください。内蔵周辺モジュールの動作中に DMAC を許可状態にする場合、図 7.26 の手順で行ってください。




図 7.26 内蔵周辺モジュールが動作中に DMAC を転送許可状態にする場合の手順例

なお、DTE=1 なおかつ DTME=0 の状態では、DMAC は停止状態であり、また CPU にも起動要因となる割り込みは要求されません。例えば、NMI 割り込みにより、DMAC を停止状態にした場合は、起動要因となる割り込みは CPU には要求はされません。このとき、DMAC 動作を打ち切る場合には、DTE ビットを 0 にクリアし、CPU に割り込みを要求させてください。DMAC 動作を継続する場合には、DTME ビットを 1 にセットする前後で、図 7.26 の (2)、(4) の操作を行ってください。

(2) 16 ビットタイマの割り込み要求で DMAC を起動する場合、割り込みによって起動される DMA 転送が終了するまで、次の割り込みが発生しないようにしてください。1 つの 16 ビットタイマの割り込み要求で複数チャネルを起動する場合には、起動されるすべての DMA 転送が終了するまで、次の割り込みが発生しないようにしてください。 転送が終了するまでに次の割り込みが発生すると、その割り込みを選択しているチャネルが以降の起動要求を受け入れなくなる場合があります。

7.6.6 NMI 割り込みとブロック転送モード

ブロック転送モード中に NMI 割り込みが発生すると DMAC は以下のように動作します。

(1) NMI 割り込みが発生すると DMAC は転送中の 1 バイトまたは 1 ワードの転送終了後、 DTME ビットを 0 にクリアして停止します。したがって、1 つのブロックの転送途中 停止する場合があります。

ブロックの転送途中で停止したことは、ブロックサイズカウンタで判定できます。ブロックサイズカウンタが初期設定値以外の場合はブロックの転送途中で停止したことになります。

- (2)ブロックの転送途中で停止した場合、起動要因となる割り込みフラグは0にクリアされています。起動要因の内部保持は行っていません。
- (3) DTE ビットが 1 にセットされ、 DTME ビットを 0 にクリアされた状態では、DMAC は停止中であり、DMAC は起動要因となる割り込み要求を受け付けません。この状態で起動要因となる割り込みが発生すると DMAC は動作せず、転送要求の内部保持も行いません。また、CPU にも割り込みは要求されません。
 - このため、DTME ビットを1にセットする前に起動要因となる割り込みのイネーブルビットを0にクリアし、次にDTME ビットを1にセットし、その後、割り込みイネーブルビットを1にセットしてください。「7.6.5 内部割り込みでDMACを起動する場合の注意」を参照してください。
- (4) DTME ビットを1にセットすると、DMAC は次の転送要求を待ちます。ブロックの転送途中で停止した場合、次の転送要求が発生するとブロックの残りを転送します。それ以外の場合、転送要求が発生すると次のブロックの転送を行います。

7.6.7 MAR、IOAR のアドレス指定

MAR、IOARで指定できるアドレスの範囲を表7.14に示します。

表 7.14 MAR、IOAR で指定できるアドレスの範囲

1M バイトモードのとき、MAR のビット 23~ビット 20 は無視されます。

7.6.8 転送中断時のバスサイクル

DTE ビットによる強制終了や、NMI割り込みによる DTME ビットクリアの転送停止により、DMAC 内部で、すでに要求を保持しているチャネルを停止させるとデッドサイクルを発生することがあります。このデッドサイクルにより中断したチャネルのアドレスレジスタおよびカウンタの値が更新されることはありません。チャネル0でオートリクエストサイクルスチール転送中に、チャネル0の DTE ビットをクリアした場合のタイミングを図7.27に示します。




図 7.27 サイクルスチールモード DMA 転送の強制終了バスタイミング

7.6.9 A/D 変換器による転送要求

A/D 変換器をスキャンモードに設定し、複数チャネルを変換している場合、A/D 変換器はすべての変換が終了した時点で転送要求を発生します。この時、変換されたデータは複数の ADDR に格納されています。したがって、すべての変換結果を一度に転送する場合は、フルアドレスモードによるブロック転送モードを使用してください。

8. 1/0 ポート

第8章 目次

8.1	概要			285
8.2	ポート1			290
	8.	.2.1	概要	290
	8.	.2.2	レジスタ構成	290
8.3	ポート2			293
	8.	.3.1	概要	293
	8.	.3.2	レジスタ構成	294
8.4	ポート3			297
	8.	.4.1	概要	297
	8.	.4.2	レジスタ構成	297
8.5	ポート4			300
	8.	.5.1	概要	300
	8.	.5.2	レジスタ構成	301
8.6	ポート5			304
	8.	.6.1	概要	304
	8.	.6.2	レジスタ構成	304
8.7	ポート6			308
	8.	.7.1	概要	308
	8.	.7.2	レジスタ構成	308
8.8	ポート7			313
	8.	.8.1	概要	313
	8.	.8.2	レジスタ構成	313
8.9	ポート8			315
	8.	.9.1	概要	315
	8.	.9.2	レジスタ構成	316
8.10	ポート9			322
	8.	.10.1	概要	322

8. 1/0 ポート

	8.10.2	レジスタ構成	323
8.11	ポートA		327
	8.11.1	概要	327
	8.11.2	レジスタ構成	329
8.12	ポートB		339
	8.12.1	概要	339
	8.12.2	レジスタ構成	341

8.1 概要

本 LSI には、10 本の入出力ポート(ポート 1、2、3、4、5、6、8、9、A、B)と 1 本の入力専用ポート(ポート 7)があります。

ポート機能一覧を表 8.1 に示します。表 8.1 に示すように、各ポートは兼用端子になっています。

各ポートは、入出力を制御するデータディレクションレジスタ(DDR)と出力データを 格納するデータレジスタ(DR)から構成されています。

DDR と DR のほかに、ポート 2、4、5 には入力プルアップ MOS コントロールレジスタ (PCR) があり、プルアップ MOS のオン / オフを制御できます。

ポート $1\sim6$ 、8 は 1 個の TTL 負荷と 90pF の容量負荷を駆動することができ、ポート $9\sim B$ は 1 個の TTL 負荷と 30pF の容量負荷を駆動することができます。

また、ポート $1\sim6$ 、 $8\sim B$ はダーリントントランジスタを駆動することができます。ポート 1、2、5 は LED を駆動(シンク電流 10mA)することができます。ポート $P8_2\sim P8_0$ 、および $PA_7\sim PA_0$ はシュミット入力となっています。

各ポートのブロック図は「付録 C. I/Oポートブロック図」を参照してください。

表 8.1 動作モード別ポート機能一覧

ポート	概要	端子				シングルチップモード		
			モード1	モード2	モード3	モード4	モード 5	モード 7
ポート 1	・8 ビットの入出	P1 ₇ ~ P1 ₀ /A ₇ ~ A ₀	アドレス出	力端子(A ₇ ~	A ₀)		アドレス出	入出力ポート
	力ポート						力端子(A ₇	
	・LED 駆動可能						~A ₀)と入	
							力ポートの	
							兼用	
							DDR = 0 の	
							とき入力ポ	
							- F	
							DDR=1の	
							ときアドレ	
							ス出力端子	

ポート	概要	端子			拡張モード			シングルチップモード
			モード1	モード2	モード3	モード4	モード5	モード 7
ポート2	・8 ビットの入出	P2 ₇ ~ P2 ₀ /	アドレス出	力端子(A ₁₅ ~	アドレス出	入出力ポート		
	力ポート	A ₁₅ ~ A ₈					力端子(A ₁₅	
	・入力プルアップ						~ A ₈) と入	
	MOS 内蔵						力ポートの	
	・LED 駆動可能						兼用	
							DDR = 0 の	
							とき入力ポ	
							- F	
							DDR=1の	
							ときアドレ	
							ス出力端子	
ポート3	・8 ビットの入出	P3 ₇ ~ P3 ₀ /	データ入出	力端子(D ₁₅ ~	入出力ポート			
	力ポート	D ₁₅ ~ D ₈						
ポート4	・8 ビットの入出	P4 ₇ ~ P4 ₀ /D ₇ ~	データ入出	力端子(D ₇ ~	D₀)と8ビッ	トの入出力を	ポートの兼用	入出力ポート
	力ポート	D_0	8 ビットバス	スモードのと	き入出力ポー	٢		
	・入力プルアップ		16 ビットバ	スモードのと	きデータ入と	出力端子		
	MOS 内蔵						Г	
ポート 5	・4 ビットの入出	P5 ₃ ~ P5 ₀ /	アドレス出	力端子(A ₁₉ ~	A ₁₆)		アドレス出	入出力ポート
	力ポート	A ₁₉ ~ A ₁₆					力端子(A ₁₉	
	・入力プルアップ						~A ₁₆)と4	
	MOS 内蔵						ビットの入	
	・LED 駆動可能						力ポートの	
							兼用	
							DDR = 0 の	
							とき入力ポ	
							- F	
							DDR = 1 の	
							ときアドレ	
							ス出力端子	

ポート	概要	端子			拡張モード	r	r	シングルチップモード	
			モード1	モード2	モード3	モード4	モード5	モード7	
ポート 6	・7 ビットの入出	P6 ₇ /	クロック出力						
	力ポートと								
	1 ビットの入力	P6 ₆ /LWR	バス制御信号	号出力端子(LWR, HWR,	RD, AS)		入出力ポート	
	ポート	P6 ₅ /HWR							
		P6 ₄ /RD							
		P6 ₃ /AS							
		P6 ₂ /BACK	バス制御信号	号入出力端子	(BACK, BR	EQ, WAIT)	と3ビットの		
		P6₁/BREQ	入出力ポート	トの兼用					
		P6 ₀ /WAIT							
ポート 7	・8 ビットの入力	P7 ₇ /AN ₇ /DA ₁	A/D 変換器の	アナログ入	力端子(AN ₇ ,	AN ₆)およひ	、D/A 変換器の	のアナログ出力端子(DA₁,	
	ポート	P7 ₆ /AN ₆ /DA ₀	DA ₀) と入力	プポートの兼月	Ħ				
		P7 ₅ ~ P7 ₀ /	A/D 変換器0)アナログ入	力端子(AN₅	~AN ₀)と入	力ポートの兼	使用 一	
		AN ₅ ~ AN ₀					Г	T	
ポート8	・5 ビットの入出	P8 ₄ /CS ₀	DDR = 0 のと	ミき入力ポー	۲		DDR = 0 の	入出力ポート	
	力ポート		DDR = 1 のと	こき(リセッ	ト後) CS 。出	力端子	とき(リセ		
	・P8 ₂ ~P8 ₀ はシ						ット後)入		
	ュミット入力						力ポート		
							DDR = 1 の		
							とき CS ₀ 出		
							力端子		
		P8 ₃ /IRQ ₃ /CS ₁ /	IRQ ₃ 入力端	子、 CS ₁出力	端子、A/D 変	を 換器の外部	トリガ入力端	IRQ ₃ 入力端子、A/D 変換	
		ADTRG	子(ADTRG)と入力ポー	・トの兼用、ロ	DR=0のと	き(リセット	器の外部トリガ入力端子	
			後)入力ポー	- ト、DDR =	1 のとき CS	出力端子		(ADTRG) と入出力ポ	
								ートの兼用	
		P8 ₂ /IRQ ₂ /CS ₂	ĪRQ₂, ĪRQ₁ /	、力端子、CS ₂	,CS ₃ 出力端·	子と入力ポー	・トの兼用*、	RQ ₂ , RQ ₁ 入力端子と入	
		P8 ₁ /IRQ ₁ /CS ₃	DDR = 0 のと	出力ポートの兼用					
			_	CS ₂ 、CS ₃ 出力端子					
					の設定により	出力ポート。	として使用で		
				ます。					
		P8 ₀ /IRQ ₀ /RFSH	ĪRQ ₀ 入力端·	子、RFSH 出	力端子と入り	出力ポートの	兼用	IRQ ₀ 入力端子と入出力	
								ポートの兼用	

ポート	概要	端子		拡張モードシ				
			モード1	モード2	モード3	モード	4 モード 5	モード 7
ポート 9	・6 ビットの入出	P9 ₅ /IRQ ₅ /SCK ₁	シリアルコ	ミュニケー	ションインタ	フェース	チャネル 0, 1(SCI	0,1)の入出力端子(SCK ₁ ,
	力ポート	P9 ₄ /IRQ ₄ /SCK ₀	SCK ₀ , RxD ₁	, RxD ₀ , TxI	D ₁ , TxD ₀) ,お	よび ĪRQ。	, ĪRQ₄入力端子と	6 ビットの入出力ポート
		P9 ₃ /RxD ₁	の兼用					
		P9 ₂ /RxD ₀						
		P9 ₁ /TxD ₁						
		P9 ₀ /TxD ₀						1
ポートA	・8 ビットの入出	PA ₇ /TP ₇ /	プログラマ	ブルタイミ	アドレス出力	」端子 ア	ドレス出力端子	TPC 出力端子(TP ₇)、
	力ポート	TIOCB ₂ /A ₂₀	ングパター	ンコントロ	(A ₂₀)	(A ₂₀)、プログラマ	16 ビットタイマの入出
	・シュミット入力		-∋(TPC) 出力端子		ブ	ルタイミングパタ	力端子(TIOCB ₂)と
			(TP ₇)、1	6 ビットタ		-	ンコントローラ	入出力ポートの兼用
			イマの入出	力端子		(TPC)出力端子	
			(TIOCB ₂)	と入出力		(TP ₇)、16 ビット	
			ポートの兼り	Ħ		タ	イマの入出力端子	
						(TIOCB ₂)と入出力	
						ポ	ートの兼用	
		PA ₆ /TP ₆ /	TPC 出力端	子(TP ₆ ~	TPC 出力端音	子(TP ₆ ~	TP₄)、16 ビット	TPC 出力端子(TP ₆ ~
		TIOCA ₂ /A ₂₁	TP ₄)、16	ビットタイ	タイマの入出	3力端子(TIOCA ₂ , TIOCB ₁ ,	TP₄)、16 ビットタイマ
		PA ₅ /TP ₅ /	マの入出力が	端子	TIOCA ₁)、7	アドレス出	l力端子(A ₂₃ ~ A ₂₁	の入出力端子(TIOCA ₂ ,
		TIOCB ₁ /A ₂₂	(TIOCA ₂ , T	TOCB ₁ ,	と入出力ポー	- トの兼用	l	TIOCB₁, TIOCA₁) と
		PA ₄ /TP ₄ /	TIOCA₁) と	入出力				入出力ポートの兼用
		TIOCA ₁ /A ₂₃	ポートの兼見	Ħ				
		PA ₃ /TP ₃ /	TPC 出力端	子 (TP ₃ ~ '	L TP₀)、16 ビ	ットタイ	マの入出力端子(1	L ΓΙΟCΒ ₀ , TIOCΑ ₀ , TCLKD,
		TIOCB ₀ /TCLKD	TCLKC, TC	LKB, TCLK	(A)、8ビッ	トタイマの)入力端子(TCLK	D, TCLKC, TCLKB,
		PA ₂ /TP ₂ /	TCLKA)、	DMA コン	トローラ (DN	MAC)	出力端子(TEND₁,	TEND。)、と入出力ポー
		TIOCA ₀ /TCLKC	トの兼用					
		PA ₁ /TP ₁ /TCLKB						
		/TEND ₁						
		PA ₀ /TP ₀ /TCLKA						
		/TEND ₀						

ポート	概要	端子		シングルチップモード				
			モード1	モード2	モード3	モード4	モード 5	モード 7
ポートB	・8 ビットの入出	PB ₇ /TP ₁₅ /RXD ₂	TPC 出力端·	子(TP ₁₅ ~ TP	າ ₁₂), SCI2 の	入出力端子(SCK ₂ , RxD ₂ ,	TPC 出力端子(TP ₁₅ ~
	力ポート	PB ₆ /TP ₁₄ /TXD ₂	TxD ₂)、DF	RAM インタフ	フェースの出た	力端子(LCA	S, UCAS)	TP ₁₂)SCI2 の入出力端子
		PB ₅ /TP ₁₃ /SCK ₂ /	と入出力ポー	- トの兼用				(SCK ₂ RxD ₂ TxD ₂)
		<u>LCAS</u>						入出力ポートの兼用
		PB ₄ /TP ₁₂ /UCAS						
		PB ₃ /TP ₁₁ /TMIO ₃ /	TPC 出力端·	子(TP ₁₁ ~TI	P ₈)、8ビッ	トタイマの入	、出力端子	TPC 出力端子(TP ₁₁ ~
		DREQ ₁ /CS ₄	(TMIO ₃ , TN	MO ₂ , TMIO ₁ ,	FMO_0), DM	IA コントロー	-ラ(DMAC)	TP ₈)、8 ビットタイマの
		PB ₂ /TP ₁₀ /TMO ₂ /	の入力端子	(DREQ ₁ , DR	\overline{EQ}_0), \overline{CS}_7	~CS₄出力端	子と入出力	入出力端子(TMIO ₃ ,
		CS₅	ポートの兼月	Ħ				$TMO_2, TMIO_1, TMO_0$)
		PB ₁ /TP ₉ /TMIO ₁						DMA コントローラ
		/DREQ ₀ /CS ₆						(DMAC)の入力端子
		PB ₀ /TP ₈ /TMO ₀ /						(DREQ ₁ , DREQ ₀) と入
		CS ₇						出力ポートの兼用

8.2 ポート1

8.2.1 概要

ポート 1 は、アドレス出力兼用の 8 ビットの入出力ポートです。ポート 1 の各端子は、図 8.1 に示す構成となっており、動作モードにより端子機能が異なります。モード 1~4 (内蔵 ROM 無効拡張モード) のときは、アドレスバス ($A_7 \sim A_0$) 出力端子となります。

モード 5 (内蔵 ROM 有効拡張モード) のときは、ポート 1 データディレクションレジスタ (P1DDR) の設定によりアドレスバス ($A_7 \sim A_0$) 出力端子、または入力ポートとなります。

モード7(シングルチップモード)のときは、入出力ポートとなります。

エリア 2、3、4、5 に DRAM を接続する場合には、リード / ライトサイクルで $A_7 \sim A_0$ がロウ / カラムアドレス出力となります。詳細は「6.5 DRAM インタフェース」を参照してください。

また、ポート 1 は、1 個の TTL 負荷と 90pF の容量を駆動することができます。また、 LED、ダーリントントランジスタを駆動することもできます。



図 8.1 ポート 1 の端子構成

8.2.2 レジスタ構成

表 8.2 にポート 1 のレジスタ構成を示します。


表 8.2	ボー	卜 1	レジスタ	構成

アドレス*	名 称	略称	R/W	初期値	
				モード1~4	モード5、7
H'EE000	ポート 1 データディレクションレジスタ	P1DDR	W	H'FF	H'00
H'FFFD0	ポート 1 データレジスタ	P1DR	R/W	H'00	

【注】 * アドバンストモード時のアドレス下位20ビットを示しています。

(1) ポート1 データディレクションレジスタ (P1DDR)

PIDDR は、8 ビットのライト専用のレジスタで、ポート 1 各端子の入出力をビットごと に指定することができます。



 $\frac{|| ポート1 || データディレクション7~0}{|| ポート1 || の各端子の入出力を選択するビットです。$

(a) モード1~4 (内蔵 ROM 無効拡張モード)

PIDDR は1に固定され、ポート1はアドレスバスとして機能します。

(b) モード5(内蔵 ROM 有効拡張モード)

ポート1はリセット直後は入力ポートとなっています。

PIDDR に 1 をセットすると対応するポート 1 の端子はアドレス出力となり、0 にクリアすると入力ポートになります。

(c) モード7(シングルチップモード)

ポート1は入出力ポートとして機能します。PIDDRに1をセットすると対応するポート 1の端子は出力ポートとなり、0にクリアすると入力ポートになります。

モード $1\sim4$ では P1DDR は、リードすると常に 1 が読み出されます。ライトは無効です。 モード 5、7 では P1DDR は、ライト専用のレジスタで、リードは無効です。リードすると 1 が読み出されます。

PIDDR は、リセット、またはハードウェアスタンバイモード時にモード $1\sim4$ の場合は HTFF に、モード 5、7 の場合は HT00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。そのため、ポート 1 が入出力ポートとして機能しているとき、PIDDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移するとその端子は出力状態のままとなっています。

(2) ポート1 データレジスタ (P1DR)

PIDR は、8 ビットのリード / ライト可能なレジスタで、ポート 1 の出力データを格納します。ポート 1 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、PIDDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは PIDR の値が読み出されます。



PIDR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

8.3 ポート2

8.3.1 概要

ポート2は、アドレス出力兼用の8ビットの入出力ポートです。ポート2の各端子は、図8.2に示す構成となっており、動作モードにより端子機能が異なります。

モード $1\sim4$ (内蔵 ROM 無効拡張モード) のときは、アドレスバス ($A_{15}\sim A_8$) 出力端子となります。モード 5 (内蔵 ROM 有効拡張モード) のときは、ポート 2 データディレクションレジスタ (P2DDR) の設定によりアドレスバス ($A_{15}\sim A_8$) または入力ポートとなります。

モード7(シングルチップモード)のときは、入出力ポートとなります。

エリア 2、3、4、5 に DRAM を接続する場合には、リード / ライトサイクルで $A_{12} \sim A_8$ がロウ / カラムアドレス出力となります。詳細は「6.5 DRAM インタフェース」を参照してください。

ポート 2 は、プログラムで制御可能なプルアップ MOS が内蔵されています。また、1 個の TTL 負荷と 90pF の容量を駆動することや、LED、ダーリントントランジスタを駆動することができます。



図 8.2 ポート 2 の端子構成

8.3.2 レジスタ構成

表 8.3 にポート 2 のレジスタ構成を示します。

表 8.3 ポート 2 レジスタ構成

アドレス*	名 称	略称	R/W	初期値	
				モード1~4	モード5、7
H'EE001	ポート 2 データディレクションレジスタ	P2DDR	W	H'FF	H'00
H'FFFD1	ポート2データレジスタ	P2DR	R/W	H'	00
H'EE03C	ポート2入力プルアップ MOS コントロ	P2PCR	R/W	H'00	
	ールレジスタ				

【注】 * アドバンストモード時のアドレス下位20ビットを示しています。

(1) ポート2 データディレクションレジスタ (P2DDR)

P2DDR は、8 ビットのライト専用のレジスタで、ポート 2 の各端子の入出力をビットごとに指定することができます。

	ビット:	7	6	5	4	3	2	1	0
		P27DDR	P26DDR	P25DDR	P24DDR	P23DDR	P22DDR	P21DDR	P20DDR
± - 151 ~ 15	初期値:	1	1	1	1	1	1	1	1
モード1~4 {	R/W :								
モード5、7	初期値:	0	0	0	0	0	0	0	0
2 , 3(,)	.R/W :	W	W	W	W	W	W	W	W
<u> </u>									
	ポート2の各端子の入出力を選択するビットです。						,		

(a) モード1~4 (内蔵 ROM 無効拡張モード)

P2DDR は1に固定され、ポート2はアドレスバスとして機能します。

(b) モード5(内蔵 ROM 有効拡張モード)

ポート2はリセット直後は入力ポートとなっています。

P2DDR に 1 をセットすると対応するポート 2 の端子はアドレス出力端子となり、0 にクリアすると入力ポートになります。

(c) モード7(シングルチップモード)

ポート2は入出力ポートとして機能します。P2DDRに1をセットすると対応するポート2の端子は出力ポートとなり、0にクリアすると入力ポートとなります。

モード $1\sim4$ では P2DDR は、リードすると常に 1 が読み出されます。ライトは無効です。 モード 5、7 では P2DDR は、ライト専用のレジスタで、リードは無効です。リードすると 1 が読み出されます。

P2DDR は、リセット、またはハードウェアスタンバイモード時にモード 1~4 の場合は H'FF に、モード 5、7 の場合は H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。そのため、ポート 2 が入出力ポートとして機能 しているとき、P2DDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移するとその端子は出力状態のままとなっています。

(2)ポート2データレジスタ(P2DR)


P2DR は、8 ビットのリード / ライト可能なレジスタで、ポート 2 の出力データを格納します。ポート 2 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P2DDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは P2DR の値が読み出されます。



P2DR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

(3)ポート2入力プルアップ MOS コントロールレジスタ (P2PCR)

P2PCR は 8 ビットのリード / ライト可能なレジスタで、ポート 2 に内蔵した入力プルアップ MOS をビットごとに制御します。



モード 5、7 のとき、P2DDR を 0 にクリアした(入力ポートの)状態で P2PCR を 1 にセットすると対応するビットの入力プルアップ MOS は ON します。

P2PCR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

表 8.4 入力プルアップ MOS の状態 (ポート2)

モード	リセット	ハードウェア	ソフトウェア	その他の動作時	
		スタンバイモード	スタンバイモード		
1					
2	0	FF	OFF		
3					
4					
5	OFF		ON / OFF		
7					

【記号説明】

OFF : 入力プルアップ MOS は、常に OFF 状態です。

ON / OFF : P2PCR = 1 かつ P2DDR = 0 のとき ON 状態、その他のときは OFF 状態です。

8.4 ポート3

8.4.1 概要

ポート 3 は、データバス兼用の 8 ビットの入出力ポートです。ポート 3 の各端子は、図 8.3 に示す構成となっており、モード $1\sim5$ (拡張モード)のときはデータバスとなり、モード 7 (シングルチップモード)のときは、入出力ポートとなります。

ポート 3 は、1 個の TTL 負荷と 90pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することもできます。




図 8.3 ポート 3 の端子構成

8.4.2 レジスタ構成

表 8.5 にポート3 のレジスタ構成を示します。

表 8.5 ポート 3 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'EE002	ポート3データディレクションレジスタ	P3DDR	W	H'00
H'FFFD2	ポート3データレジスタ	P3DR	R/W	H'00

【注】 * アドバンストモード時のアドレス下位20ビットを示しています。

(1) ポート3 データディレクションレジスタ (P3DDR)

P3DDR は、8 ビットのライト専用のレジスタで、ポート 3 各端子の入出力をビットごとに指定することができます。



(a)モード1~5(拡張モード)

P3DDR の設定にかかわらず、ポート3はデータバスとして機能します。

(b) モード7(シングルチップモード)

ポート3は入出力ポートとして機能します。

P3DDR に 1 をセットすると対応するポート 3 の端子は出力ポートとなり、0 にクリアすると入力ポートになります。

P3DDR は、ライト専用で、リードは無効です。リードすると、1 が読み出されます。 P3DDR は、リセット、またはハードウェアスタンバイモード時に H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。そのため、ポート 3 が入出力ポートとして機能しているとき、P3DDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移するとその端子は出力状態のままとなっています。

(2) ポート3 データレジスタ (P3DR)

P3DR は、8 ビットのリード / ライト可能なレジスタで、ポート 3 の出力データを格納します。ポート 3 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P3DDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは P3DR の値が読み出されます。



P3DR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

8.5 ポート4

8.5.1 概要

ポート4は、データバス兼用の8ビットの入出力ポートです。ポート4の各端子は、図8.4に示す構成となっており、動作モードにより端子機能が異なります。

モード $1 \sim 5$ (拡張モード) のときバス幅コントロールレジスタ (ABWCR) により、エリア $0 \sim 7$ のすべてを 8 ビットアクセス空間に設定すると、8 ビットバスモードとなり、ポート 4 は入出力ポートとなります。また、エリア $0 \sim 7$ のうち少なくとも 1 つのエリアを 16 ビットアクセス空間に設定すると、16 ビットバスモードとなり、ポート 4 はデータバスとなります。

モード7(シングルチップモード)のとき、ポート4は、入出力ポートとなります。

ポート4は、プログラムで制御可能なプルアップ MOS が内蔵されています。

ポート 4 は、1 個の TTL 負荷と 90pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することもできます。




図 8.4 ポート 4 の端子構成

8.5.2 レジスタ構成

表 8.6 にポート 4 のレジスタ構成を示します。

表 8.6 ポート 4 レジスタ構成

アドレス*	名 称	略称	R/W	初期値
H'EE003	ポート4データディレクションレジスタ	P4DDR	W	H'00
H'FFFD3	ポート4データレジスタ	P4DR	R/W	H'00
H'EE03E	ポート4入力プルアップ MOS コントロール	P4PCR	R/W	H'00
	レジスタ			

【注】 * アドバンストモード時のアドレス下位 20 ビットを示しています。

(1) ポート 4 データディレクションレジスタ (P4DDR)

P4DDR は、8 ビットのライト専用のレジスタで、ポート 4 各端子の入出力をビットごとに指定することができます。



(a)モード1~5(拡張モード)

バスコントローラのバス幅コントロールレジスタ(ABWCR)により全エリアを 8 ビットアクセス空間に設定し、8 ビットバスモードとしたときポート 4 は入出力ポートとして機能します。このとき P4DDR に 1 をセットすると対応するポート 4 の端子は出力ポートとなり、0 にクリアすると入力ポートになります。

また少なくとも 1 つのエリアを 16 ビットアクセス空間に設定し、16 ビットバスモードとしたとき、P4DDR の設定値にかかわらずポート 4 はデータバスとして機能します。

(b) モード7(シングルチップモード)

ポート4は入出力ポートとして機能します。P4DDRに1をセットすると対応するポート4の端子は出力ポートとなり、0にクリアすると入力ポートになります。

P4DDR は、ライト専用レジスタで、リードは無効です。リードすると、1 が読み出されます。

P4DDR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。

ABWCR および P4DDR はソフトウェアスタンバイモード時にはイニシャライズされません。そのため、ポート 4 が入出力ポートとして機能しているとき、P4DDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

(2) ポート 4 データレジスタ (P4DR)


P4DR は、8 ビットのリード / ライト可能なレジスタで、ポート 4 の出力データを格納します。ポート 4 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P4DDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは、P4DR の値が読み出されます。



P4DR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

(3) ポート 4 入力プルアップ MOS コントロールレジスタ (P4PCR)

P4PCR は 8 ビットのリード / ライト可能なレジスタで、ポート 4 に内蔵した入力プルアップ MOS をビットごとに制御します。



ポート4入力プルアップMOSコントロール7~0 ポート4に内蔵した入力プルアップMOSを制御するビットです。

モード $1 \sim 5$ (拡張モード)の 8 ビットバスモード時とモード 7(シングルチップモード)時、P4DDR を 0 にクリアした (入力ポートの)状態で、P4PCR を 1 にセットすると入力プルアップ MOS は ON します。

P4PCR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

各動作モードでの、入力プルアップ MOS の状態を表 8.7 に示します。

表 8.7 入力プルアップ MOS の状態 (ポート4)

モード		リセット ハードウェア		ソフトウェア	その他の動作時	
			スタンバイモード			
1~5	8 ビットバス			ON/	OFF	
	モード					
	16 ビットバス	C)FF	OFF		
	モード					
	7			ON/	OFF	

【記号説明】

OFF : 入力プルアップ MOS は、常に OFF 状態です。

ON / OFF : P4PCR = 1 かつ P4DDR = 0 のとき ON 状態、その他のときは OFF 状態です。

8.6 ポート5

8.6.1 概要

ポート 5 は、アドレス出力兼用の 4 ビットの入出力ポートです。ポート 5 の各端子は、図 8.5 に示す構成となっており、動作モードにより端子機能が異なります。

モード $1\sim4$ (内蔵 ROM 無効拡張モード)に設定したとき、ポート 5 の各端子はアドレス $(A_{19}\sim A_{16})$ 出力として機能します。モード 5 (内蔵 ROM 有効拡張モード)に設定したときは、ポート 5 データディレクションレジスタ(P5DDR)の設定によりアドレスバス($A_{19}\sim A_{16}$)または入力ポートとなります。

モード7(シングルチップモード)のときは、入出力ポートとなります。

ポート5は、プログラムで制御可能なプルアップ MOS が内蔵されています。

ポート 5 は、1 個の TTL 負荷と 90pF の容量負荷を駆動することができます。また、LED、ダーリントントランジスタを駆動することも可能です。



図 8.5 ポート 5 の端子構成

8.6.2 レジスタ構成

表 8.8 にポート 5 のレジスタ構成を示します。

表 8.8 ポート 5 レジスタ構成

アドレス*	名 称	略称	R/W	初期値	
				モード1~4	モード5、7
H'EE004	ポート5データディレクションレジスタ	P5DDR	W	H'FF	H'F0
H'FFFD4	ポート5データレジスタ	P5DR	R/W	H'	F0
H'EE03F	ポート 5 入力プルアップ MOS コントロ	P5PCR	R/W	H'F0	
	ールレジスタ				

【注】 * アドバンストモード時のアドレス下位20ビットを示しています。

(1) ポート 5 データディレクションレジスタ (P5DDR)

P5DDR は、8 ビットのライト専用のレジスタで、ポート 5 各端子の入出力をビットごとに指定することができます。

ビット7~ビット4はリザーブビットで1に固定されています。ライトは無効です。



ポート5データディレクション3~0 ポート5の各端子の入出力を選択する ビットです。

(a) モード1~4(内蔵 ROM 無効拡張モード)

P5DDR は1に固定され、ポート5はアドレス出力として機能します。

(b) モード5(内蔵 ROM 有効拡張モード)

ポート5はリセット直後は入力ポートとなっています。P5DDRに1をセットすると対応するポート5の端子がアドレス出力端子になり、0にクリアすると入力ポートになります。

(c) モード7(シングルチップモード)

ポート 5 は、入出力ポートとして機能します。P5DDR に 1 をセットすると対応する端子は出力ポートになり、0 にクリアすると入力ポートになります。


モード $1\sim4$ では P5DDR は、リードすると常に 1 が読み出されます。ライトは無効です。 モード 5、7 では P5DDR は、ライト専用レジスタで、リードは無効です。リードすると 1 が読み出されます。

P5DDR は、リセット、またはハードウェアスタンバイモード時に、モード 1~4 の場合は HFFに、モード 5、7 の場合は HF0 にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのため、ポート 5 が入出力ポートとして機能しているとき P5DDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

(2) ポート5 データレジスタ (P5DR)

P5DR は、8 ビットのリード / ライト可能なレジスタで、ポート 5 の出力データを格納します。ポート 5 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P5DDR の値が 0 のビットは端子のロジックレベルが読み出され、1 のビットは、P5DR の値が読み出されます。

ビット7~ビット4はリザーブビットで1に固定されています。ライトは無効です。




P5DR は、リセット、またはハードウェアスタンバイモード時に、H'F0 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

(3) ポート 5 入力プルアップ MOS コントロールレジスタ (P5PCR)

P5PCR は 8 ビットのリード / ライト可能なレジスタで、ポート 5 に内蔵した入力プルアップ MOS をビットごとに制御します。

ビット7~ビット4はリザーブビットで1に固定されています。ライトは無効です。



モード 5、7 のとき、P5DDR を 0 にクリアした(入力ポート)状態で P5PCR を 1 にセットすると入力プルアップ MOS は ON します。

P5PCR は、リセット、またはハードウェアスタンバイモード時に、H'F0 にイニシャラ

イズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。 各動作モードでの、入力プルアップ MOS の状態を表 8.9 に示します。

表 8.9 入力プルアップ MOS の状態 (ポート 5)

モード	リセット	ハードウェア	ソフトウェア	その他の動作時	
		スタンバイモード	スタンバイモード		
1					
2	0	FF	OFF		
3					
4					
5	0	FF	ON/OFF		
7					

【記号説明】

OFF : 入力プルアップ MOS は、常に OFF 状態です。

ON / OFF : P5PCR = 1 かつ P5DDR = 0 のとき ON 状態、その他のときは OFF 状態です。

8.7 ポート6

8.7.1 概要

ポート 6 は、8 ビットの入出力ポートです。ポート 6 はバス制御入出力端子($\overline{\text{LWR}}$ 、 $\overline{\text{HWR}}$ 、 $\overline{\text{RD}}$ 、 $\overline{\text{AS}}$ 、 $\overline{\text{BACK}}$ 、 $\overline{\text{BREQ}}$ 、 $\overline{\text{WAIT}}$)、クロック端子() と兼用になっています。

ポート6の端子構成を図8.6に示します。

モード $1 \sim 5$ (拡張モード)時には、 $P6_7$ (入力ポート)/、 \overline{LWR} 、 \overline{HWR} 、 \overline{RD} 、 \overline{AS} 、 $P6_2/\overline{BACK}$ 、 $P6_1/\overline{BREQ}$ 、 $P6_0/\overline{WAIT}$ として機能します。端子機能の選択方法については表 8.11 を参照してください。モード 7 (シングルチップモード)時には、 $P6_7$ (入力ポート)/、 $P6_6 \sim P6_0$ (入出力ポート)となります。

エリア 2、3、4、5 に DRAM を接続する場合には、 \overline{LWR} 、 \overline{HWR} 、 \overline{RD} がそれぞれ \overline{LCAS} 、 \overline{UCAS} 、 \overline{WE} と兼用になります。詳細は「6.5 DRAM インタフェース」を参照してください。

ポート 6 は、1 個の TTL 負荷と 90pF の容量を負荷駆動することができます。また、ダーリントントランジスタを駆動することができます。



図 8.6 ポート 6 の端子構成

8.7.2 レジスタ構成

表 8.10 にポート 6 のレジスタ構成を示します。

表 8.10 ポート 6 レジスタ構成

アドレス*	名 称	略称	R/W	初期値
H'EE005	ポート6データディレクションレジスタ	P6DDR	W	H'80
H'FFFD5	ポート6データレジスタ	P6DR	R/W	H'80

【注】 * アドバンストモード時のアドレス下位20ビットを示しています。

(1) ポート 6 データディレクションレジスタ (P6DDR)

P6DDR は、8 ビットのライト専用のレジスタで、ポート 6 の各端子の入出力をビットごとに指定することができます。

ビット7はリザーブビットで1に固定されています。ライトは無効です。



(a)モード1~5(拡張モード)

ポート P6₇はクロック出力端子()/入力ポートとして機能します。

MSTCRHの PSTOP ビットを 0 にクリア(初期状態)するとクロック出力端子()となり、1 にセットすると入力ポートになります。

ポート $P6_6 \sim P6_3$ は $P6_6$ DDR $\sim P6_3$ DDR の設定にかかわらずバス制御出力端子(\overline{LWR} 、 \overline{RD} 、 \overline{AS}) として機能します。

 $P6_2 \sim P6_0$ は、バス制御入出力端子 (\overline{BACK} 、 \overline{BREQ} 、 \overline{WAIT}) / 入出力ポートとして機能します。端子機能の選択方法については、表 8.11 を参照してください。

ポート $P6_2 \sim P6_0$ が入出力ポートとして機能する場合、P6DDR を 1 にセットすると対応するポート 6 の端子は出力ポートとなり、0 にクリアすると入力ポートになります。

(b) モード7(シングルチップモード)

ポート $P6_7$ はクロック出力端子()/入力ポートとして機能します。 $P6_6 \sim P6_0$ は入出力ポートとして機能します。

 $P6_7$ は、MSTCRHの PSTOP ビットを 0 にクリアするとクロック出力端子()となり、 1 (初期状態)にセットすると入力ポートになります。

 $P6_6 \sim P6_0$ は、 $P6_6$ DDR $\sim P6_0$ DDR に 1 をセットすると対応するポート 6 の端子は出力ポートとなり、0 にクリアすると入力ポートになります。

P6DDR は、ライト専用で、リードは無効です。リードすると 1 が読み出されます。 P6DDR は、リセット、またはハードウェアスタンバイモード時に、H'80 にイニシャラ イズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。このため、ポート 6 が入出力ポートとして機能しているとき、P6DDR が 1 にセットされた状態でソフ

トウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

(2) ポート6 データレジスタ (P6DR)

P6DR は、8 ビットのリード / ライト可能なレジスタで、ポート 6 の各端子のデータを 格納します。ポート 6 が出力ポートとして機能する場合、本レジスタの値が出力されます。 ビット 7 は、MSTCRH の PSTOP ビットが 0 のときリードすると 1 が読み出され、1 のと

ピット 7 は、MSTCRHの PSTOP ピットか 0 のときリードすると 1 か読み出され、1 のときリードすると $P6_7$ 端子のロジックレベルが読み出されます。ライトは無効です。ビット $6\sim0$ は、P6DDR の対応するビットが 0 のときリードすると、端子のロジックレベルが読み出され、1 のときリードすると P6DR の値が読み出されます。



P6DR は、リセット、またはハードウェアスタンバイモード時に、H'80 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

表 8.11 モード 1~5、7の端子機能(ポート6)

端子	選択方法と端子機能						
P6 ₇ /	MSTCRH Ø PST	OP ビットにより	DP ビットにより、次のように切り替わります。				
	PSTOP)	1			
	端子機能	出	力端子	P6 ₇ 入力端子			
LWR	P6。DDR ビットの	 P6。DDR ビットの設定にかかわらず、LWR になります。					
	P6 ₆ DDR		0	1			
	端子機能		LWR 出力				
	【注】* DRCF	RA の DRAS2~[DRAS0 ビットの)いずれかが1であり、DRCRB			
	o cs	SEL ビットが1つ	であるとき、 LC	AS として LWR 出力します。			
HWR	P6₅DDR ビットの	設定にかかわら	ず、 HWR になり	Ĵます。			
	P6₅DDR	(0	1			
	端子機能	端子機能 HWR 出力端子 *					
	【注】* DRCRAの DRAS2~DRAS0 ビットのいずれかが1であり、DRCRB						
	o cs	SEL ビットが1つ	であるとき、UC	AS として HWR 出力します。			
RD	P6₄DDR ビットの	設定にかかわら	ず、RD になり	ます。			
	P6₄DDR	(0	1			
	端子機能 RD 出力端子 *						
	【注】* DRCRAのDRAS2~DRAS0ビットのいずれかが1であるとき						
	WE として RD 出力します。						
ĀS	P6₃DDR ビットの	設定にかかわら	ず、 AS になりa	ます。			
	P6 ₃ DDR	(0	1			
	端子機能		AS 出	力端子			
P6 ₂ /BACK BRCR の BRLE ビットと P6 ₂ DDR ビットの組み合わせにより、次のよう							
	ります。						
	BRLE		0	1			
	P6 ₂ DDR	0	1	-			
	端子機能	P6 ₂ 入力端子	P6 ₂ 出力端子	BACK 出力端子			

端子		選択方法と端子機能							
P6₁/BREQ	BR	RCRのBRLE ビ	゛ットと P6₁DDR	ビットの組み台	合わせにより、次のように切り替わ				
	ָן נו	Ĵます。 							
		BRLE 0 1							
		P6₁DDR	0	1	-				
		端子機能	P6₁入力端子	P6₁出力端子	BREQ 入力端子				
P6 ₀ /WAIT	вс	CR の WAITE ビ	ットと P6₀DDR	ビットの組み合	わせにより、次のように切り替わ				
	ָנו	ます。							
		WAITE	()	1				
		P6₀DDR	0	1	0*				
		端子機能	P6。入力端子	P6。出力端子	WAIT入力端子				
		注】*P6₀DDR l	ま1にセットした	よいでください。					

8.8 ポート7

8.8.1 概要

ポート7は8ビットの入力専用ポートです。ポート7は、A/D変換器のアナログ入力端子とD/A変換器のアナログ出力端子と兼用になっています。これらの端子機能はいずれの動作モードでも共通です。ポート7の端子構成を図8.7に示します。

A/D 変換器のアナログ入力端子については「第 15 章 A/D 変換器」を参照してください。

D/A 変換器のアナログ出力端子については「第 16 章 D/A 変換器」を参照してください。




図8.7 ポート7の端子構成

8.8.2 レジスタ構成

表 8.12 にポート 7 のレジスタ構成を示します。ポート 7 は入力専用ポートであり、データディレクションレジスタはありません。

表 8.12 ポート 7 レジスタ構成

アドレス*	名 称	略称	R/W	初期値
H' FFFD6	ポート7データレジスタ	P7DR	R	不定

【注】 * アドバンストモード時のアドレス下位20ビットを示しています。

(1) ポート 7 データレジスタ (P7DR)

ビット: 6 5 4 3 2 7 1 0 P76 P75 **P7**3 P72 P71 P77 P74 **P7**0 初期値: R R/W : R R R R R R R

【注】 * P7₇~P7₀端子により決定されます。

P7DR のリードを行うと、常に端子のロジックレベルが読み出されます。ライトは無効です。

8.9 ポート8

8.9.1 概要

ポート8 は、 $\overline{CS}_3 \sim \overline{CS}_0$ 出力端子、 \overline{RFSH} 出力端子、 $\overline{IRQ}_3 \sim \overline{IRQ}_0$ 入力端子、 $\overline{A/D}$ 変換器の \overline{ADTRG} 入力端子と兼用になっています。ポート8 の端子構成を図8.8 に示します。

モード $1 \sim 5$ (拡張モード)時には、ポート 8 は、 $\overline{CS}_3 \sim \overline{CS}_0$ 出力端子、 \overline{RFSH} 出力端子、 $\overline{IRQ}_3 \sim \overline{IRQ}_0$ 入力端子、 \overline{ADTRG} 入力端子と兼用になります。拡張モードでの端子機能の選択方法については表 8.14 を参照してください。

モード7(シングルチップモード)時には、ポート8は、 $\overline{IRQ}_3 \sim \overline{IRQ}_0$ 入力端子、 \overline{ADTRG} 入力端子と兼用になります。シングルチップモードでの端子機能の選択方法については表8.15を参照してください。

A/D 変換器の \overline{ADTRG} 入力端子については「第 15 章 A/D 変換器」を参照してください。 $\overline{IRQ}_3 \sim \overline{IRQ}_0$ の機能は入出力にかかわらず \overline{IER} をセットすることにより選択されます。そのため注意が必要です。詳細は「5.3.1 外部割り込み」を参照してください。

エリア 2、3、4、5 に DRAM を接続する場合には、 \overline{CS}_3 、 \overline{CS}_2 出力端子が各エリアに対応した \overline{RAS} の出力端子となります。詳細は「6.5 DRAM インタフェース」を参照してください。

ポート 8 は、1 個の TTL 負荷と 90pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することができます。

P8,~P8₀はシュミットトリガ入力です。




図 8.8 ポート 8 の端子構成

8.9.2 レジスタ構成

表 8.13 にポート 8 のレジスタ構成を示します。

表 8.13 ポート 8 レジスタ構成


アドレス*	名 称	略	称	R/W	初期値		
					モード1~4	モード5、7	
H'EE007	ポート8データディレクションレジスタ	P8DE	DR	W	H'F0	H'E0	
H'FFFD7	ポート 8 データレジスタ	P8DF	₹	R/W	H'	E0	

【注】 * アドバンストモード時のアドレス下位20ビットを示しています。

(1) ポート 8 データディレクションレジスタ (P8DDR)

P8DDR は、8 ビットのライト専用のレジスタで、ポート 8 各端子の入出力をビットごとに指定することができます。

ビット7~ビット5はリザーブビットで1に固定されています。ライトは無効です。



(a)モード1~5(拡張モード)

 $P8_4 \sim P8_1$ は P8DDR の対応するビットが 1 のとき $\overline{CS}_0 \sim \overline{CS}_3$ 出力端子となり、0 のとき入力ポートとなります。ただし $P8_1$ は DRAM コントロールレジスタ A (DRCRA) の DRAS2 $\sim DRAS0$ ビットの設定によっては出力ポートとしても使用できます。詳細は 6.5.2 DRAM 空間と RAS 出力端子の設定」を参照してください。

モード $1\sim 4$ (内蔵 ROM 無効拡張モード) ではリセット直後は $P8_4$ のみ $\overline{CS_0}$ 出力となり、 $\overline{CS_1}\sim \overline{CS_3}$ は入力ポートとなります。モード 5 (内蔵 ROM 有効拡張モード) ではリセット 直後 $\overline{CS_0}\sim \overline{CS_3}$ とも入力ポートになります。

DRCRA のリフレッシュ端子イネーブル (RFSHE) を 1 にセットすると $P8_0$ は \overline{RFSH} 出力となり、0 にクリアすると入出力ポートとなって P8DDR の設定値に従います。詳細は表 8.14 を参照してください。

(b) モード7(シングルチップモード)

入出力ポートとして機能します。P8DDR を 1 にセットすると対応する端子は出力ポートとなり、0 にクリアすると入力ポートとなります。

P8DDR は、ライト専用レジスタで、リードは無効です。リードすると 1 が読み出されます。

P8DDR は、リセット、またはハードウェアスタンバイモード時に、モード $1\sim4$ の場合は H'F0 に、モード $5\sim7$ の場合は H'E0 にイニシャライズされます。 P8DDR は、ソフトウェアスタンバイモード時には直前の状態を保持します。そのため、ポート 8 が入出力ポートとして機能しているとき P8DDR が 1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

(2) ポート8 データレジスタ (P8DR)

P8DR は、8 ビットのリード / ライト可能なレジスタで、ポート 8 の出力データを格納します。ポート 8 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P8DDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは P8DR の値が読み出されます。

ビット7~ビット5はリザーブビットで1に固定されています。ライトは無効です。



P8DR は、リセット、またはハードウェアスタンバイモード時に、H'E0 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

表 8.14 モード 1~5 の端子機能 (ポート8)

÷中 マ	、								
端子	選択方法と端子機能 P8₄DDR ビットにより、次のように切り替わります。								
P8 ₄ /CS ₀	P8₄DDR ピットI	こより、次のよう 「	うに切り替わりま						
	P8₄DDR		0		1				
	端子機能	P8₄ 入	力端子	CS₀ ±	l力端子				
P8 ₃ / $\overline{\text{CS}}_{\scriptscriptstyle 1}$ /	P8 ₃ DDR ビットにより、次のように切り替わります。								
ĪRQ ₃ /	P8 ₃ DDR		0	1					
ADTRG	端子機能	P8 ₃ 入	力端子	CS₁ 出	力端子				
			ĪRQ₃ ∕	力端子					
			ADTRG	入力端子					
P8 ₂ / CS ₂ /		S2 DRAS1 D	RASO ビットに	上ろ DRAM イン					
\overline{IRQ}_2	および P8 ₂ DDR				アファエースの設定、				
	DRAM インタ		(1)		(2)				
	フェースの	111		1 12	(2)				
	りょうな								
	P8 ₂ DDR	0	1		-				
	端子機能	P8₂入力端子	CS₂出力端子	· -					
:			ĪRQ₃ ∕	人力端子					
	【注】* RAS ₂	として CS ₂ 出力	します。						
	DRAMインタ	(1)		(2)					
	フェースの								
	設定								
	DRAS2		0		1				
	DRAS1	0	1	0	1				
	DRAS1	0 1	0 1	0 1	0 1				
					······································				

端子					選択方法	と端子機	能能				
P8 ₁ / $\overline{\text{CS}}_3$ /	DRCRA の DRAS2、DRAS1、DRAS0 ビットによる DRAM インタフェースの設定、								殳定、		
ĪRQ₁	および P8,DDR ビットにより、次のように切り替わります。								,		
		DRAMインタ	٦	下表(1) 下表(2) 下表(表(3)			
		フェースの									
		設定									
		P8₁DDR	0		1	C)	1			
		端子機能	P8 ₁ 入	カ	CS ₃ 出力	P8 ₁ ,	入力	P8₁出力	ם ל	S₃出力	
			端子		端子	端	子	端子		端子*	
						ĪRQ₁入	力端子	<u>z</u>			
		【注】* RAS	₃として [°]	CS₃ 出	出力します		r		,		,
		DRAMインタ	(1)	(3)	(2)	(3)			(2)	
		フェースの									
		設定									
		DRAS2	0			1					
		DRAS1	0			1	0		1		
		DRAS0	0	1	0	1	0	1	0	1	
P8₀/RFSH/	DF	RCRA の RFSHE	- ビット	2 P8	。DDR ビッ	ノトの組	み合わ	せにより)、次(のように ¹	切り
$\overline{IRQ}_{\scriptscriptstyle{0}}$	替	わります。									
		RFSHE			0			1	1*		
		P8₀DDR	0)		1				-	
		端子機能	P8 ₀ 入2	力端子	² P8₀出	力端子		RFSH 出力端子			
			IRQ。入力端子								
		【注】* エリア	2~5を	DRA	M 空間に	設定した	い場合	ー 合は、1 に	こセッ	トしない	でく
		ださい	٥								

表 8.15 モード 7 の端子機能 (ポート 8)

選択方法と端子機能								
P8₄DDR ビットにより、次のように切り替わります。								
P8₄DDR	0	1						
端子機能	P8₄入力端子	P8₄出力端子						
P8₃DDR ビットにより、次のように切り替わります。								
P8₃DDR	0	1						
端子機能	P8₃入力端子	P8₃出力端子						
	$\overline{IRQ}_{\scriptscriptstyle 3}\lambda$	力端子						
	ADTRG 入力端子							
P8₂DDR ビットに	P8 ₂ DDR ビットにより、次のように切り替わります。							
P8₂DDR	0	1						
端子機能	P8₂入力端子	P8₂出力端子						
	$\overline{IRQ}_{\scriptscriptstyle 2}\lambda$	力端子						
P8₁DDR ビットに	より、次のように切り替わりま	す 。						
P8₁DDR	0	1						
端子機能	P8₁入力端子	P8₁出力端子						
	ĪRQ₁入力端子							
P8₀DDR ビットに	より、次のように切り替わりま	す。						
P8₀DDR	0	1						
端子機能	P8。入力端子	P8。出力端子						
	ĪRQ₀ λ	力端子						
	P8₄DDR 端子機能 P8₃DDR ビットに P8₃DDR 端子機能 P8₂DDR ビットに P8₂DDR 端子機能 P8₁DDR ビットに P8₁DDR 端子機能 P8₁DDR に対しては P8₁DDR に対しては P8□DDR	P84DDR 0 端子機能 P84人力端子 P83DDR ビットにより、次のように切り替わりまる。 0 端子機能 P83人力端子 IRQ3人不可用 ADTRG P82DDR じットにより、次のように切り替わりまり。 B3DDR ビットにより、次のように切り替わりまり。 B4DDR ビットにより、次のように切り替わりまり。 B5DDR じットにより、次のように切り替わりまり。 B6DDR ビットにより、次のように切り替わりまり。 B70DR ビットにより、次のように切り替わりまり。 B80DDR ビットにより、次のように切り替わりまり。 B80DDR じットにより、次のように切り替わりまり。 B80DDR じットにより、次のように切り替わりまり。 B80DDR り B80DDR り B80DDR り B80DDR り B80DDR り B80DDR りまりまり。						

8.10 ポート9

8.10.1 概要

ポート9 は、6 ビットの入出力ポートです。ポート9 はシリアルコミュニケーションインタフェースチャネル0、1 (SCI0、SCI1)の入出力端子 (TxD_0 、 TxD_1 、 RxD_0 、 RxD_1 、 SCK_0 、 SCK_1)、 \overline{IRQ}_5 、 \overline{IRQ}_4 入力端子と兼用になっています。

端子機能の選択方法については表8.17を参照してください。

 $\overline{\text{IRQ}}_{s}$ 、 $\overline{\text{IRQ}}_{4}$ の機能は入出力にかかわらず IER をセットすることにより選択されます。そのため注意が必要です。

詳細は「5.3.1 外部割り込み」を参照してください。

ポート9の端子機能はいずれの動作モードでも共通です。ポート9の端子構成を図 8.9 に示します。

ポート9 は、1 個の TTL 負荷と30pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することができます。



図8.9 ポート9の端子構成

8.10.2 レジスタ構成

表 8.16 にポート9 のレジスタ構成を示します。

表 8.16 ポート 9 レジスタ構成

アドレス*	名 称	略称	R/W	初期値
H'EE008	ポート9データディレクションレジスタ	P9DDR	W	H'C0
H'FFFD8	ポート9データレジスタ	P9DR	R/W	H'C0

【注】 * アドバンストモード時のアドレス下位20ビットを示しています。

(1) ポート 9 データディレクションレジスタ (P9DDR)

P9DDR は、8 ビットのライト専用のレジスタで、ポート 9 各端子の入出力をビットごとに指定することができます。

ビット7、ビット6はリザーブビットで1に固定されています。ライトは無効です。



ポート9が入出力ポートとして機能している場合、P9DDR を1にセットすると対応するポート9の各端子は出力ポートとなり、0にクリアすると入力ポートになります。端子機能の選択方法については、表8.17を参照してください。

P9DDR は、ライト専用レジスタで、リードは無効です。リードすると 1 が読み出されます。

P9DDR は、リセット、またはハードウェアスタンバイモード時に、HC0 にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのため、ポート9が入出力ポートとして機能しているとき、P9DDR が、1 にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

(2) ポート9 データレジスタ (P9DR)

P9DR は、8 ビットのリード / ライト可能なレジスタで、ポート 9 の出力データを格納します。ポート 9 が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、P9DDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは P9DR の値が読み出されます。

ビット7、6はリザーブビットで1に固定されています。ライトは無効です。



P9DR は、リセット、またはハードウェアスタンバイモード時に、H'C0 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

表 8.17 ポート 9 の端子機能

端子	選択方法と端子機能									
P9 ₅ / SCK ₁ /	sc	SCI1 の SMR の C/Ā ビット、SCR の CKE0、CKE1 ビットと P9₅DDR ビットの組み								
IRQ ₅		合わせにより、次のように切り替わります。								
-		CKE1	0							
		C/Ā		0		1		-		
		CKE0	0		1	1 -		-		
		P9₅DDR	0	1	-	_		-		
		端子機能	P9₅入力	P9₅出力	SCK₁出z	」SCK₁出力並	端子	SCK₁入力		
			端子	端子	端子			端子		
					ĪRQ₅入力]端子				
P9 ₄ /SCK ₀ /	so	CIO の SMR の C/	 ´Ā ビット、S	CR の CKE	0、CKE1	ビットと P9』	DDF			
IRQ ₄		わせにより、次の				·				
		CKE1			0			1		
		C/Ā		0		1		-		
		CKE0	0	ı	1	-	-			
		P9₄DDR	0	1	-	-		-		
		端子機能	P9₄入力	P9₄出力	SCK ₀ 出z	SCK。出力ឆ	端子	SCK₀入力		
			端子	端子	端子			端子		
					ĪRQ₄入力	〕端子				
P9₃/RxD₁	so	CI1 の SCR の RE	E ビットとS	CMR のSI	/IIF ビット	と P9₃DDR と	ごット	- の組み合わせ		
	に	より、次のよう	こ切り替わり	ます。						
		SMIF		()			1		
		RE		0		1		-		
		P9₃DDR	0	1		-		-		
		端子機能	P9 ₃ 入力端音	子 P9 ₃ 出力	J端子 R	RxD₁入力端子		RxD₁入力端子		
P9 ₂ /RxD ₀	sc	CIO の SCR の RE	Ĕ ビットと S	CMR の SN	IIF ビット	と P9₂DDR ピ	゛ット	·の組み合わせ		
	に	より、次のよう!	こ切り替わり	ます。						
		SMIF	0)			1		
		RE		0		1		-		
		P9₂DDR	0	1		-	-			
		端子機能	P9 ₂ 入力端	子 P9 ₂ 出力	J端子 R	κD ₀ 入力端子	RxD _o 入力端子			

端子	選択方法と端子機能									
P9 ₁ /TxD ₁	SCI1 の SCR の TE ビットと、SCMR の SMIF ビット、および P9₁DDR ビットの組み									
	合わせにより、次のように切り替わります。									
		SMIF 0 1								
		TE 0 1 -								
		P9₁DDR	0	1	-	-				
		端子機能	P9₁入力端子	P9₁出力端子	TxD₁出力端子	TxD₁出力端子*				
	【注】* TxD,出力端子として機能します。ただしハイインピーダンス状態と端									
		子ドラ	イブ状態の2種	重類の状態があり	ります。					
P9 ₀ /TxD ₀	SC	CIO の SCR の T	E ビット、SCM	IR の SMIF ビッ	ト、および P9。DI	DR ビットの組み合				
	わ	せにより、次の	ように切り替れ)ります。						
		SMIF		0		1				
		TE		0	1	-				
		P9₀DDR	0	1	-	-				
	端子機能 P9。入力端子 P9。出力端子 TxD。出力端子 TxD。出力端子*									
	[注】* TxD₀出;		能します。ただ	・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	 ・ダンス状態と端子				
		ドライフ	ブ状態の2種類の	の状態がありま	す。					

8.11 ポートA

8.11.1 概要

ポート A は、8 ビットの入出力ポートです。ポート A はプログラマブルタイミングパターンコントローラ(TPC)の出力端子($TP_7 \sim TP_0$)、16 ビットタイマの入出力端子($TIOCB_2$ 、 $TIOCA_2$ 、 $TIOCB_1$ 、 $TIOCA_1$ 、 $TIOCB_0$ 、 $TIOCA_0$ 、TCLKD、TCLKC、TCLKB、TCLKA)、10000、10000、10000、10000、10000、10000、10000、10000、10000、10000、10000、10000、10000、10000、10000、10000、10000、10000、10000 10000

TPC、16 ビットタイマ、8 ビットタイマ、DMAC の入出力端子として使用する端子については、それぞれのモジュールの説明を参照してください。モード 3、4、5 で A_{23} ~ A_{20} を出力する場合は、「6.2.4 バスリリースコントロールレジスタ」を参照してください。これらいずれの機能も割り当てられない端子は入出力ポートとして使用できます。ポートA の端子構成を図 8.10 に示します

ポート A は、1 個の TTL 負荷と 30pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することができます。ポート A は、シュミットトリガ入力です。




図8.10 ポートAの端子構成

8.11.2 レジスタ構成

表 8.18 にポート A のレジスタ構成を示します。

初期値 アドレス* R/W モード モード 名 称 略称 1、2、5、7 3、4 H'EE009 ポート A データディレクションレジスタ PADDR W H'00 H'80 H'FFFD9 │ポート A データレジスタ PADR R/W H'00

表 8.18 ポート A レジスタ構成

【注】 * アドバンストモード時のアドレス下位20ビットを示しています。

(1) ポート A データディレクションレジスタ (PADDR)

PADDR は、8 ビットのライト専用のレジスタで、ポート A 各端子の入出力をビットごとに指定することができます。TPC の出力端子として使用する場合も PADDR の対応するビットをセットしてください。



 $PA_7 \sim PA_4$ はモード 1、2、7 の場合と、モード 3 ~ 5 の場合で、選択できる端子機能が異なります。端子機能の選択方法については、表 8.19 および表 8.20 を参照してください。

 $PA_3 \sim PA_0$ については、選択できる端子機能はモード $1 \sim 5$ 、7 で共通です。端子機能の選択方法については表 8.21 を参照してください。

ポート A が入出力ポートとして機能している場合、PADDR を 1 にセットすると対応するポート A の各端子は出力ポートとなり、0 にクリアすると入力ポートになります。ただし、モード 3、4 では PA_7DDR は 1 に固定され、 PA_7 はアドレス A_{20} 出力として機能します。 PADDR は、ライト専用レジスタで、リードは無効です。リードすると 1 が読み出されます。

PADDR は、リセット、またはハードウェアスタンバイモード時に、モード 1、2、5、7では H'00 に、モード 3、4 では H'80 にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのため、ポート A が入出力ポートとして機能し

ているとき、PADDR が1にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

(2) ポート A データレジスタ (PADR)

PADR は、8 ビットのリード / ライト可能なレジスタで、ポート A の出力データを格納します。ポート A が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、PADDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは PADR の値が読み出されます。



PADR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

表 8.19 ポート A (モード 1、2、7) の端子機能

端子	1 // (2 / 1/, 2	-		法と端子機	能					
PA ₇ /TP ₇ /	TMDR の PWM2 ビッ	ノト、TIO	R2のIOI	32 ~ IOB0	ビッ	⊦, NDE	ERAの	NDER7 ビット		
TIOCB ₂	と PA,DDR ビットの	組み合わ	せにより	、次のよう	うにt	切り替わ	ります	· •		
	16 ビットタイマ	下表	(1)			下表 (2)			
	チャネル2の設定									
	PA,DDR		-	0		1		1		
	NDER7		-	-		0		1		
	端子機能	TIOCB ₂	出力端子	PA ₇ 入力端子 PA ₇ 出力端子 TP ₇ 出力站						
					TIC	OCB ₂ 入	力端子	<u>'</u> *		
	【注】* IOB2 = 1、	かつ PW	$M2 = 0 \sigma$)とき、TIC	CB ₂	入力端子	アとな	ります。		
	16 ビットタイマ	(2	2)	('	1)			(2)		
	チャネル2の設定									
	IOB2			0	Т			1		
	IOB1	()	0		1	-			
	IOB0	()	1		-	-			
PA ₆ /TP ₆ /	TMDR の PWM2 ビッ	ノト、TIO	R2の10/	A2 ~ IOA0	ビッ	⊦, NDE	ERAの	NDER6 ビット		
TIOCA ₂	とPA。DDR ビットの	組み合わ	せにより	、次のよう	5 Ict	辺り替わ	ります	T.		
	16 ビットタイマ	下表	(1)			下表 (2)			
	チャネル2の設定	-								
	PA₅DDR		-	0		1		1		
	NDER6		-	-		0		1		
	端子機能	TIOCA ₂	出力端子	PA ₆ 入力站	岩子	PA。出力	端子	TP。出力端子		
					TIC	OCA ₂ 入	力端子	<u>'</u> *		
	【注】* IOA2 = 1 の)とき、T	IOCA ₂ 入	力端子とな	こりま	₹す。				
	16 ビットタイマ	(2)	(1)	((2)		(1)		
			-							
	チャネル2の設定			0 1						
	チャネル2の設定 PWM2			0				1		
			0	0		1		-		
	PWM2	0	0	1		1		-		

端子			選択方	法と端子機	能					
PA ₅ /TP ₅ /	TMDR の PWM1 ビッ	ر ال	R1のIOI	32 ~ IOB0	ビット、ND	DERA σ	NDER5 ビット			
TIOCB ₁	と PA₅DDR ビットの	組み合わ	せにより	、次のよう	らに切り替:	わります	t .			
	16 ビットタイマ	下表	(1)		下表	(2)				
	チャネル 1 の設定									
	PA₅DDR		-	1	1					
	NDER5		-	-)	1				
	端子機能	TIOCB ₁	出力端子	PA₅入力站	TP₅出力端子					
			TIOCB ₁ 入力端子*							
	【注】* IOB2 = 1、	、かつ PWM1 = 0 のとき、TIOCB, 入力端子となります。								
	16 ビットタイマ	(2	2)	(1	1)		(2)			
	チャネル 1 の設定									
	IOB2			0			1			
	IOB1	()	0	1	-				
	IOB0	()	1	-	-				
PA ₄ /TP ₄ /	TMDR の PWM1 ビッ	ر ال	R1のIO	A2 ~ IOA0	ビット、ND	DERA σ	NDER4 ビット			
TIOCA ₁	と PA₄DDR ビットの	組み合わ	せにより	、次のよう	に切り替:	わります	t .			
	16 ビットタイマ	下表	(1)		下表	(2)				
	チャネル 1 の設定	,								
	PA₄DDR		-	0		1	1			
	NDER4		-	-	()	1			
	端子機能	TIOCA,	出力端子	PA₄入力站	端子 PA₄出	力端子	TP₄出力端子			
					TIOCA ₁	\力端子	*			
	【注】* IOA2 = 1 0)とき、T	IOCA₁入	力端子とな	ります。					
	16 ビットタイマ	(2)	(1)	(2)		(1)			
	チャネル 1 の設定					•				
	PWM1			0			1			
	IOA2		0	r	1		-			
	IOA1	0	0	1	-	-	-			
	1 1	1	1	I						

表 8.20 ポートA(モード3、4、5)の端子機能

端子		選択方法と端子機能									
PA ₇ /TP ₇ / TIOCB ₂ / A ₂₀	モード3、4の場合:										
1100b ₂ / A ₂₀	A ₂₀ が強制的に出力さ	られます。						7			
	端子機能		A ₂	。出力端·	子						
	モード 5 の場合: TMDR の PWM2 ビット、TIOR2 の IOB2 ~ IOB0 ビット、NDERA の NDER7 BRCR の A20E ビットと PA ₇ DDR ビットの組み合わせにより次のように切り										
	A20E	I CI A, DDIC C J	1 00 xid 0 x i	317 E IC	& ·J √/, ∪/	م کار	0	_			
	16 ビットタイマ チャネル 2 の設定	6 ビットタイマ 下表 (1)			(2)		-	_			
	PA,DDR	-	0	1		1	-				
	NDER7	-	-	0)	1	-				
	端子機能	TIOCB ₂ 出力端子	PA ₇ 入力端子	PA ₇ 出力站	TP 岩子 出	, 力端子	A ₂₀ 出力端子				
			Т	TOCB ₂ λ	.力端子*						
	【注】* IOB2=1 かつ	PWM2=0 のとき	TIOCB ₂ λ	力端子。	となりまっ	す。		٦			
	16 ビットタイマ	(2)			(2)						
	IOI		0	T		1					
	IOI	IOB1				1	-				
	IOI	B0	0	1		-	-				
PA ₆ /TP ₆ / TIOCA ₂ /A ₂₁	TMDR の PWM2 ビッ BRCR の A21E ビッ							ます			
	A21E		1	0							
	16 ビットタイマ チャネル 2の設定	下表 (1)		下表((2)		-				
	PA ₆ DDR	-	0	1		1	-				
	NDER6	-	-	0		1	-				
	端子機能	TIOCA ₂ 出力端子	PA _。 入力端子	PA。 出力站	TP 岩子 入	。 力端子	A ₂₁ 出力端子				
			Т	TOCA ₂ λ	.力端子*						
	【注】* IOA2=1 の	とき、TIOCA ₂ 入7	り端子とな	います。		,		7			
	16 ビットタイマチ	(2)	(1)	(2)	(1)					
	PW	M2		(0	,	1				
	IO	A2	T.	0	r	1	-				
	10/	A1	0	0	1	-	_				
	IO	40	0	1	-	-	-				

端子	選択方法と端子機能										
PA ₅ /TP ₅ /	TMDR の PWM1 ビッ	ト、TIOR1の	IOB	2 ~ IOB0 Ł	ごット、ND	ERAの ND	ER5 ビット、				
TIOCB ₁ / A ₂₂	BRCR の A22E ビット	とPA ₅ DDR し	ビット	の組み合わ	せにより、次	のように切り	り替わります。				
	A22E			1			0				
	16 ビットタイマ	下表 (1))		下表(2)		-				
	チャネル 1 の設定				ľ	<u> </u>					
	PA₅DDR	-		0	1	1	-				
	NDER5	-	0				-				
	端子機能	TIOCB₁出力i	端子	PA_5	PA ₅	TP₅	A ₂₂				
				入力端子	出力端子	出力端子	出力端子				
			TIOCB, 入力端子*								
	【注】* IOB2 = 1、	かつ PWM1 =	つ PWM1 = 0 のとき、TIOCB, 入力端子となります。								
	16 ビットタイマ	(2)		(1)	(2)				
	チャネル1の設定										
	IOB2			0			1				
	IOB1	0		0	1		-				
	IOB0	0		1	-		-				
DA /TD /		ト、TIOR1のIOA2~IOA0 ビット、NDERAのNDER4 ビット									
PA ₄ /TP ₄ /	TMDR の PWM1 ビッ	ト、TIOR1の	IOA	2 ~ IOA0 Ł	ごット、ND	ERAの ND	ER4 ビット、				
	TMDR の PWM1 ビッ BRCR の A23E ビット										
	BRCR の A23E ビット		ビット	の組み合わ			り替わります。				
	BRCR の A23E ビット A23E	〜と PA₄DDR t	ビット	の組み合わ	せにより、次		り替わります。				
	BRCR の A23E ビット A23E 16 ビットタイマ	〜と PA₄DDR t	ビット	の組み合わ	せにより、次		り替わります。				
	BRCR の A23E ビット A23E 16 ビットタイマ チャネル 1 の設定	〜と PA₄DDR t	ビット	・の組み合わ [・] 1	せにより、次 下表 (2)	のように切り	り替わります。				
	BRCR の A23E ビット A23E 16 ビットタイマ チャネル 1 の設定 PA₄DDR	〜と PA₄DDR t	ビット	の組み合わっ 1 0 - PA ₄	せにより、次 下表 (2) 1 0 PA ₄	のように切り 1 1 TP ₄	D替わります。 0 - - - A ₂₃				
	BRCR の A23E ビット A23E 16 ビットタイマ チャネル 1 の設定 PA ₄ DDR NDER4	〜と PA₄DDR t 下表(1) - -	ビット	の組み合わった。 1 0 - PA ₄ 入力端子	せにより、次 下表 (2) 1 0 PA ₄ 出力端子	のように切り 1 1 TP ₄ 出力端子)替わります。 0 - - -				
	BRCR の A23E ビット A23E 16 ビットタイマ チャネル 1 の設定 PA₄DDR NDER4 端子機能	下表(1) 下表(1) - - TIOCA₁出力i	ビット	の組み合わ 1 0 - PA ₄ 入力端子	せにより、次 下表 (2) 1 0 PA ₄ 出力端子	のように切り 1 1 TP ₄ 出力端子	D替わります。 0 - - - A ₂₃				
	BRCR の A23E ビット A23E 16 ビットタイマ チャネル 1 の設定 PA ₄ DDR NDER4	下表(1) 下表(1) - - TIOCA₁出力i	ビット	の組み合わ 1 0 - PA ₄ 入力端子	せにより、次 下表 (2) 1 0 PA ₄ 出力端子	のように切り 1 1 TP ₄ 出力端子	D替わります。 0 - - - A ₂₃				
	BRCR の A23E ビット A23E 16 ビットタイマ チャネル 1 の設定 PA₄DDR NDER4 端子機能 【注】* IOA2 = 1 の 16 ビットタイマ	下表(1) 下表(1) - - TIOCA₁出力i	ビット) 端子	の組み合わ 1 0 - PA ₄ 入力端子	せにより、次 下表 (2) 1 0 PA ₄ 出力端子	のように切! 1 1 TP ₄ 出力端子 子*	D替わります。 0 - - - A ₂₃				
	BRCR の A23E ビット A23E 16 ビットタイマ チャネル 1 の設定 PA ₄ DDR NDER4 端子機能	下表(1) 下表(1) - TIOCA, 出力i	ビット) 端子	の組み合わ 1 0 - PA ₄ 入力端子 TIC D端子となり	せにより、次 下表 (2) 1 0 PA ₄ 出力端子 OCA ₁ 入力端 Dます。	のように切! 1 1 TP ₄ 出力端子 子*	0 0 - - - A ₂₃ 出力端子				
	BRCR の A23E ビット A23E 16 ビットタイマ チャネル 1 の設定 PA₄DDR NDER4 端子機能 【注】* IOA2 = 1 の 16 ビットタイマ	下表(1) 下表(1) - TIOCA, 出力i	ビット) 端子	の組み合わ 1 0 - PA ₄ 入力端子 TIC D端子となり	せにより、次 下表 (2) 1 0 PA ₄ 出力端子 OCA ₁ 入力端 Dます。	のように切! 1 1 TP₄ 出力端子 子*	0 0 - - - A ₂₃ 出力端子				
	BRCR の A23E ビット A23E 16 ビットタイマ チャネル 1 の設定 PA₄DDR NDER4 端子機能 【注】* IOA2 = 1 の 16 ビットタイマ チャネル 1 の設定	下表(1) 下表(1) - TIOCA, 出力i	ビット) 端子	の組み合わ 1 0 - PA ₄ 入力端子 TIC D端子となり 1)	せにより、次 下表 (2) 1 0 PA ₄ 出力端子 OCA ₁ 入力端 Dます。	のように切! 1 1 TP₄ 出力端子 子*	0 - - A ₂₃ 出力端子				
	BRCR の A23E ビット A23E 16 ビットタイマ チャネル 1 の設定 PA₄DDR NDER4 端子機能 【注】* IOA2 = 1 の 16 ビットタイマ チャネル 1 の設定 PWM1	下表(1) 下表(1) - TIOCA ₁ 出力が とき、TIOCA (2)	ビット)	の組み合わ 1 0 - PA ₄ 入力端子 TIC D端子となり 1)	せにより、次 下表 (2) 1 0 PA ₄ 出力端子)CA ₁ 入力端)ます。 (2)	のように切! 1 1 TP₄ 出力端子 子*	0 - - A ₂₃ 出力端子				

表 8.21 ポートA(モード1~5、7)の端子機能

端子		選	択方	法と端う	子機能					
PA ₃ /TP ₃ /	TMDR の PWM0 ビッ	ر ال	IOB	2 ~ IOB	0 ビッ	├ 、16	ビットタ	イマの 16TCR2		
TIOCB ₀ /	~ 16TCR0 の TPSC2	2~TPSC0ビ	ット、	8ビッ	トタイ	マの8	STCR2 0	CKS2 ~ CKS0		
TCLKD	ビット、NDERAのN	NDER3 ビッ	トとP	A ₃ DDR	ビット	の組み	合わせ	により、次のよ		
	うに切り替わります。	•		r						
	16 ビットタイマ	下表 (1)			下表	₹(2)			
	チャネル 0 の設定									
	PA₃DDR	- 0 1 1								
	NDER3	-		_			0	1		
	端子機能	TIOCB ₀ 出力	端子	PA ₃ 入	力端子	PA₃ 出	力端子	TP₃出力端子		
					TI		入力端子	<u>*</u> *1		
				TCL	KD 入力]端子	* ²			
	【注】*1 IOB2 = 1、	かつ PWM0	= 0 ග	とき、	TIOCB ₀	入力站	端子とな	ります。		
	*2 16TCR2 ~	16TCR0 のレ	げれ	かの設	定が TP	SC2 =	TPSC1	= TPSC0 = 1 ま		
	たは、8TC	R2のCKS2	~ CK	S0 ビッ	トが下	表 (3) のとき	TCLKD入力端		
	子となりま	:す。		ľ			Г			
	16 ビットタイマ	(2)			(1)			(2)		
	チャネル 0 の設定									
	IOB2			0				1		
	IOB1	0		0		1		-		
	IOB0	0		1		-		-		
	8 ビットタイマ	(4	1)				(3)			
	チャネル2の設定									
	CKS2	0				1				
	CKS1	CKS1 - 0 1								
	CKS0	-		0	1			-		

端子			選択方法	法と端子機能	Ë					
PA ₂ /TP ₂ /	TMDR の PWM0 ビッ	⊦,TIOR	ROの IOA	2~IOA0 ビ	ット、1	6 ビットタ	イマの 16TCR2			
TIOCA ₀ /	~ 16TCR0 の TPSC2	2 ~ TPSC) ビット、	8 ビットタ	イマの	ე 8TCR0 <i>თ</i>	CKS2 ~ CKS0			
TCLKC	ビット、NDERAのN	NDER2ピ	゚ットとF	A₂DDR ビッ	トの糾	且み合わせ口	により、次のよ			
	うに切り替わります。			r						
	16 ビットタイマ	下表	(1)		干	表(2)				
	チャネル 0 の設定									
	PA₂DDR	- 0 1 1								
	NDER2	0 1								
	端子機能	TIOCA ₀	TIOCA。出力端子 PA2 入力端子 PA2 出力端子 TP2 出力端于							
		TIOCA ₀ 入力端子* ¹								
		TCLKC 入力端子* ²								
	【注】*1 IOA2 = 1 の	とき、T	IOCA₀入:	力端子となり	ります。	,				
	*2 16TCR2 ~	16TCR0	のいずれ	かの設定が	TPSC	2 = TPSC1	= 1、TPSC0 =			
	0、または、	8TCR0	ത CKS2	~ CKS0 ビ	ットが	下表(3)0	かとき TCLKC 入			
	力端子とな	:ります。	-			T				
	16 ビットタイマ	(2)	(1)	(2))	(1)			
	チャネル 0 の設定									
	PWM0			0			1			
	IOA2		0		1		-			
	IOA1	0	0	1	-		-			
	IOA0	0	1	-	-		-			
		r								
	8 ビットタイマ		(4)			(3)				
	チャネル 0 の設定									
	CKS2	0				1				
	CKS1	-		0			1			
	CKS0	-		0	1		-			

	選択方法と端子機能								
TMDR の MDF ビット	-、16 ビット	タイマの	D 16TCR2 ~ 16T	TCR0 の TPSC2 ~ TPSC0					
ビット、8 ビットタイ	イマの 8TCR	3 თ CKS	2~CKS0 ビッ	ト、NDERAのNDER1ビ					
ットと PA₁DDR ビッ	トの組み合わ	っせにより)、次のように	切り替わります。					
PA₁DDR	0		1	1					
NDER1	NDER1 - 0 1								
端子機能	PA₁入力	端子	PA₁出力端子	TP₁出力端子					
			TCLKB 出力端	F * ¹					
			TEND ₁ 出力端子	Z* ²					
【注】*1 TMDRのM	1DF = 1、また	:は16TCI	R2 ~ 16TCR0 <i>ຕ</i>	いずれかの設定がTPSC2					
= 1、TPS0	C1 = 0、TPS	C0 = 1、	または、8TCR3	3の CKS2 ~ CKS0 ビット					
が下表 (1)) のとき TC	LKB 入力	端子となります	•					
*2 DMAC の起	動要因とし	て外部リ	クエストを指定	した場合は、PA₁DDR ビ					
ット、NDE	R1 ビットと	は無関係	系に TEND, 出力:	端子となります。					
	r								
8 ビットタイマ	(2	2)		(1)					
チャネル3の設定		r							
CKS2	0			1					
CKS1	-		0	1					
CKS0	-	0	1	-					
	ビット、8 ビットタイットと PA,DDR ビット PA,DDR NDER1 端子機能 【注】*1 TMDR の N = 1、TPSC が下表(1 *2 DMAC の起ット、NDE 8 ビットタイマチャネル 3 の設定 CKS2 CKS1	TMDR の MDF ビット、16 ビット ビット、8 ビットタイマの 8TCR ットと PA,DDR ビットの組み合わ PA,DDR 0 NDER1 - 端子機能 PA,入力 【注】*1 TMDR の MDF = 1、また = 1、TPSC1 = 0、TPS が下表(1)のとき TCI *2 DMAC の起動要因とし ット、NDER1 ビットと 8 ビットタイマ (2 チャネル3 の設定 CKS2 0 CKS1 -	TMDR の MDF ビット、16 ビットタイマの E ビット、8 ビットタイマの 8TCR3の CKS ットと PA,DDR ビットの組み合わせにより PA,DDR の NDER1 - 端子機能 PA,入力端子 【注】*1 TMDR の MDF = 1、または 16TC = 1、TPSC1 = 0、TPSC0 = 1、が下表(1)のとき TCLKB 入力 *2 DMAC の起動要因として外部リット、NDER1 ビットとは無関係 8 ビットタイマ (2) チャネル 3 の設定 CKS2 0 CKS1 -	TMDR の MDF ビット、16 ビットタイマの 16TCR2~16Tビット、8 ビットタイマの 8TCR3 の CKS2~CKS0 ビッットと PA,DDR ビットの組み合わせにより、次のようにサース・カー・カー・カー・カー・カー・カー・カー・カー・カー・カー・カー・カー・カー・					

端子		逞	選択方法と	:端子機能					
PA ₀ /TP ₀ /	TMDR の MDF ビット	-、16 ビット	-タイマσ) 16TCR2 ~ 1	6TCR	0 ത TPSC2 ~ TPSC0			
TCLKA/	ビット、8 ビットタイ	イマの 8TCR	1のCKS	2~CKS0 ビ	ノト、	NDERAの NDER0 ビ			
TEND ₀	ットと PA₀DDR ビッ	トの組み合材	っせにより	〕、次のようロ	こ切り	替わります。			
	PA₀DDR	0				1			
	NDER0	- 0 1							
	端子機能	PA₀入力	端子	PA₀出力端	子	TP。出力端子			
				TCLKA 出力如	岩子*1				
				TEND。出力站	号*2				
	【注】*1 TMDR の N	1DF = 1、また	は16TCI	R2 ~ 16TCR0	のいる	ずれかの設定がTPSC2			
	= 1、TPS0	C1 = 0、TPS	C0=0ま	たは、8TCR	o C	KS2~CKS0 ビットが			
	下表 (1) (かとき TCLK	A 入力端	子となります	0				
	*2 DMAC の起	動要因とし	て外部リ	クエストを指	定した	-場合は、PA₀DDR ビ			
	ット、NDE	R0 ビットと	とは無関係	系に TEND。出	力端子	となります。			
	8 ビットタイマ	(2	2)			(1)			
	チャネル 1 の設定								
	CKS2 0 1								
	CKS1	_		0		1			
	CKS0	-	0	1		-			

8.12 ポートB

8.12.1 概要

ポート B は、8 ビットの入出力ポートです。ポート B はプログラマブルタイミングパターンコントローラ (TPC)の出力端子 ($TP_{15} \sim TP_{8}$)、8 ビットタイマの入出力端子 ($TMIO_{3}$ 、 TMO_{2} 、 $TMIO_{1}$ 、 TMO_{0})、 $\overline{CS}_{7} \sim \overline{CS}_{4}$ 出力端子、DMA コントローラ (DMAC)の入力端子 (\overline{DREQ}_{1} 、 \overline{DREQ}_{0})、シリアルコミュニケーションインタフェースチャネル 2 (SCI2)の入出力端子 (TxD_{2} 、 RxD_{2} 、 SCK_{2})、DRAM インタフェースの出力端子 (\overline{UCAS} 、 \overline{LCAS}) と兼用になっています。端子機能の選択方法については表 8.23~表 8.24 を参照してください。

ポート B はリセットおよびハードウェアスタンバイモードで入力ポートになっています。モード $1 \sim 5$ で $\overline{\text{CS}}_7 \sim \overline{\text{CS}}_4$ を出力する場合は、「6.3.4 チップセレクト信号」を参照してください。これらのいずれの機能も割り当てられない端子は入出力ポートとして使用できます。ポート B の端子構成を図 8.11 に示します。

エリア 2、3、4、5 に DRAM を接続する場合には、 $\overline{\text{CS}}_4$ 、 $\overline{\text{CS}}_5$ 出力が各エリアに対応した RAS の出力端子となります。詳細は「6.5 DRAM インタフェース」を参照してください。 ポート B は、1 個の TTL 負荷と 30pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することができます。




図 8.11 ポート B の端子構成

8.12.2 レジスタ構成

表8.22 にポートBのレジスタ構成を示します。

表 8.22 ポート B レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'EE00A	ポートBデータディレクションレジスタ	PBDDR	W	H'00
H'FFFDA	ポートBデータレジスタ	PBDR	R/W	H'00

【注】 * アドバンストモード時のアドレス下位20ビットを示しています。

(1) ポート B データディレクションレジスタ (PBDDR)

PBDDR は、8 ビットのライト専用のレジスタで、ポート B 各端子の入出力をビットごとに指定することができます。TPC の出力端子として使用する場合も PBDDR の対応するビットをセットしてください。



ポートB はモード $1 \sim 5$ の場合と、モード 7 の場合で選択できる端子機能が異なります。 端子機能の選択方法については表 8.23 および表 8.24 を参照してください。

ポートB が入出力ポートとして機能している場合、PBDDRを 1 にセットすると対応するポートB の各端子は出力ポートとなり、0 にクリアすると入力ポートになります。

PBDDR は、ライト専用レジスタで、リードは無効です。リードすると、1 が読み出されます。

PBDDRは、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのため、ポートB が入出力ポートとして機能しているとき、PBDDRが1にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

(2) ポートB データレジスタ (PBDR)

PBDR は、8 ビットのリード / ライト可能なレジスタで、ポート B の出力データを格納します。ポート B が出力ポートとして機能する場合、本レジスタの値が出力されます。また、このレジスタをリードすると、PBDDR が 0 のビットは端子のロジックレベルが読み出され、1 のビットは PBDR の値が読み出されます。



PBDR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

表 8.23 ポートB(モード1~5)の端子機能

PB _y /TP ₁₅ / PB _y DDR ピット、SCMR の SMIF ピット、NDERB の NDER15 ピット RXD ₂ PB _y DDR ピットの組み合わせにより、次のように切り替わります。 SMIF 0 1	端子	-) 2 FIN 3		去と端子	機能			
RXD。 PB,DDR ビットの組み合わせにより、次のように切り替わります。 RE 0 1		SCI2 Ø SCR Ø RE	ーーー ビット、S				DERBのN	 DER15 ビッ	
RE	RxD ₂								
PB,DDR 0 1 1 1	-								
NDER15 - 0 1 - -		RE		0			1	-	
端子機能 PB,入力 PB,出力 TP ₁₅ 出力 RxD ₂ 入力 RxD ₂ 入力 端子 端子 端子 端子 RxD ₂ 入力 端子 加端子 加端子 加端子 加端子 加端子 加端子 加端子 加端子 加端子		PB ₇ DDR	0	1		1	-	-	
端子 端子 端子 端子 端子 端子 端子 端子		NDER15	-	0		1	-	-	
SCI2 の SCR の TE ビット、SCMR の SMIF ビット、NDERB の NDER14 ビッ XD2		端子機能	PB ₇ 入力	PB ₇ 出	力 TP	₁₅出力	RxD ₂ 入力	RxD ₂ 入力	
PB_DDR ビットの組み合わせにより、次のように切り替わります。 SMIF			端子	端子	<u>-</u> j	端子	端子	端子	
TE 0 1 - PB ₆ DDR 0 1 1 NDER14 - 0 1	•								
PB ₆ DDR 0 1 1 - - NDER14 - 0 1 - - 端子機能 PB ₆ 入力 PB ₆ 出力 TP ₁₄ 出力 TXD ₂ 出力 TXD ₂ 出力 端子 端子 端子 端子 端子* (注】* TXD ₂ 出力端子として機能します。ただし、ハイインピーダンス状態ドライブ状態の2種類の状態があります。 SCI2のSMRのC/A ピット、SCRのCKE0, CKE1 ピット、NDERBのNDER トとPB ₅ DDR ピットの組み合わせにより、次のように切り替わります。 CKE1 0 1 C/A 0 1 CKE0 0 1 O 1 - CKE0 0 1 NDER13 - 0 NDER13 - 0 MHY 小端子 力端子 加井子 力端子 力端子 大田 小端子 大田 TCAS 出力端子 大田 TCAS 出力端子 大田 TCAS 出力となります。詳細は「第6章 バスコントローラ」を参照して		SMIF			0		ı	1	
NDER14		TE		0	T		1	-	
端子機能 PB。入力 PB。出力 TP」は出力 TxD2出力 端子 端子 端子 は子* 【注】* TxD2出力端子として機能します。ただし、ハイインピーダンス状態 ドライブ状態の 2 種類の状態があります。 SCI2 の SMR の C/Ā ピット、SCR の CKE0, CKE1 ピット、NDERB の NDER トと PB。DDR ピットの組み合わせにより、次のように切り替わります。 CKE1 0 1 - CKE0 0 1		PB ₆ DDR	0	1		1	-	-	
端子 端子 端子 端子 端子 端子* 小端子* 小端子* 小端子* 小端子* 小端子* 小端子* 小端子* 小端子* 小端子* 小二一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一		NDER14	-	0		1	-	-	
【注】* TxD₂出力端子として機能します。ただし、ハイインピーダンス状態ドライブ状態の 2 種類の状態があります。 PB₅/ TP₁₃/ SCK₂/\(\bar{\text{LCAS}}\) ** CKE1		端子機能	PB ₆ 入力	PB ₆ 出	力 TP	14 出力	TxD₂出力	TxD₂出力	
ドライブ状態の 2 種類の状態があります。 SCI2 の SMR の C/Ā ビット、 SCR の CKE0, CKE1 ビット、NDERBの NDER トと PB。DDR ビットの組み合わせにより、次のように切り替わります。 CKE1 0 1			端子	端子		端子	端子	端子*	
CKE1 0 1 C/A 0 1 - CKE0 0 1 - - PB _s DDR 0 1 1 - - NDER13 - 0 1 - - - 端子機能 PB _s 入力 PB _s 出力 TP ₁₃ 出 SCK ₂ 出 SCK ₂ 出 SCK ₂ 人 分端子 端子 功端子 力端子 力端子 力端子 力端子 力端子 LCAS 出力端子 出力端子 上に依存し、 ット、CKE0、1 ビット、NDER13 ビット、PB _s DDR ビットとは無関係に出力となります。詳細は「第6章 バスコントローラ」を参照して		ドライブネ SCI2 の SMR の C/Ā	状態の2種 ビット、3	類の状態; SCR の CI	がありま KE0, CKI	す。 E1 ビッ	· ト、NDER	RBの NDER1	
C/A 0 1 - CKE0 0 1 - - PB ₅ DDR 0 1 1 - - - NDER13 - 0 1 -	30. t ₂ , 20, to		O METO A	17 C 1C 0.		J. J.C.	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		
CKE0 0 1 - - PB ₅ DDR 0 1 1 - - NDER13 - 0 1 - - - 端子機能 PB ₅ 入力 PB ₅ 出力 TP ₁₃ 出 SCK ₂ 出 SCK ₂ 出 SCK ₂ 力 力端子 力端子 力端子 力端子 力端子 力端子 力端子 力端子 力端子 大端子 大阪 上CAS 出力端子 大阪 大阪 <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td>1</td> <td>-</td>							1	-	
PB ₅ DDR 0 1 1 - - - NDER13 - 0 1 - - - 端子機能 PB ₅ 入力 PB ₅ 出力 TP ₁₃ 出 SCK ₂ 出 SCK ₂ 出 SCK ₂ 力 端子 力 力端子 力端子 力端子 力端子 LCAS 出力端子* 【注】* DRCRAのDRAS2~0ビットとDRCRBのCSELビットに依存し、ット、CKE0,1ビット、NDER13ビット、PB ₅ DDRビットとは無関係に出力となります。詳細は「第6章 バスコントローラ」を参照して						1		_	
NDER13 - 0 1		PB₅DDR	0	1	1	-	-	_	
端子 端子 カ カ端子 カ端子 カ端子 カ端子 カ端子 			-	0	1	-		_	
端子 ICAS 出力端子* 【注】* DRCRA の DRAS2~0 ビットと DRCRB の CSEL ビットに依存し、ット、CKE0, 1 ビット、NDER13 ビット、PB。DDR ビットとは無関係に出力となります。詳細は「第6章 バスコントローラ」を参照して		端子機能	PB₅入力	PB₅出力	TP ₁₃ 出	SCK	SCK ₂ 出 SCK ₂	出 SCK ₂ 入	
ICAS 出力端子* 【注】* DRCRA の DRAS2 ~ 0 ビットと DRCRB の CSEL ビットに依存し、 ット、CKE0, 1 ビット、NDER13 ビット、PB。DDR ビットとは無関係に 出力となります。詳細は「第6章 バスコントローラ」を参照して			端子	端子	カ	力端	i子 力端 ⁻	子 力端子	
【注】* DRCRA の DRAS2~0 ビットと DRCRB の CSEL ビットに依存し、ット、CKE0, 1 ビット、NDER13 ビット、PB。DDR ビットとは無関係に出力となります。詳細は「第6章 バスコントローラ」を参照して					端子				
ット、CKE0, 1 ビット、NDER13 ビット、PB。DDR ビットとは無関係に 出力となります。詳細は「第6章 バスコントローラ」を参照して					LCAS	出力端音	子*		
出力となります。詳細は「第6章 バスコントローラ」を参照して		【注】* DRCRA の	DRAS2~	0ビット	と DRCF	BのC	SEL ビット	・ ・ に依存し、	
		ット、CKE	0,1ビット	NDER1	3 ビット	、PB₅DI	OR ビットと	とは無関係に	
l I _o		出力となり	ます。詳	細は「第	6章 バ	スコン	トローラ」	を参照して	
		l I.							

端子			選択方法	と端子機能	能					
PB ₄ /TP ₁₂ /	NDERBの NDER12	2 ビットと	PB₄DDR I	ビットの組	み合わせ	により、ガ	マのように切			
UCAS	り替わります。									
	PB₄DDR		0		1		1			
	NDER12		-		0		1			
	端子機能	PB ₄	入力端子	PB ₄	出力端子	TP ₁₂ 년	出力端子			
				UCAS	出力端子*					
	NDER12	の DRAS2~0 ビットと DRCRB の CSEL ビットに依存し、 ビット、PB₄DDR ビットとは無関係に UCAS 出力となります。 第6章 バスコントローラ」を参照してください。								
PB ₃ /TP ₁₁ /	DRCRA の DRAS2、	DRAS1、	DRAS0 ピ	゚ットによ	3 DRAM -	インタフェ	ースの設定、			
TMIO ₃ /	8TCSR3 の OIS3 ~	OIS2、OS	31 ~ OS0 b	ごット、8T	CR3のCC	CLR1~CC	LR0 ビット、			
DREQ ₁ /CS ₄	CSCRのCS4E ビ	ット、NDE	RBの NDI	ER11 ビッ	トとPB ₃ [DR ビット	~の組み合わ			
	せにより、次のよう	このり替	わります。							
	DRAMインタ			下表 (1)			下表(2)			
	フェースの設定									
	OIS3, OIS2,		すべて	てが 0		いずれか	-			
	OS1, OS0					が1				
	CS4E		0		1	-	-			
:	PB₃DDR	0	1	1	-	-	-			
	NDER11	-	0	1	-	-	-			
	端子機能		PB₃出力							
		端子	端子	端子	端子	力端子	端子*3			
				TMIO ₃ 入						
	│	CCLR0=	1のとき		、力端子* ² カ端子と <i>t</i>	າ1)≢ቴ				
	*2 DMAC 0			-			S3、OIS2			
		OS1、OS								
	NDER1′ ります。	I ビット、F	PB₃DDR E		無関係に「	DREQ₁入ナ	コ端子とな			
	*3 RAS₄ Ł	して CS ₄出	力します。	0						
	DRAMインタ		(1)		((2)	(1)			
	フェースの設定									
	DRAS2		0			1				
	DRAS1	0		1	0		1			
	DRAS0	0	1 0	1	0	1 0	1			

端子				選択方	法と端子機	幾能						
PB ₂ /TP ₁₀ /	DF	RCRA の DRAS	2、DRAS1	I、DRAS0	ビットによ	tる DRA	AMイン	タフコ	ロースの設定、			
TMO ₂ / CS ₅	87	CSR2 の OIS3	OIS2、C	OS1、OS0	ビット、(CSCR の	CS5E	ビット	、 NDERBの			
	N	DER10 ビットと	PB ₂ DDR	ビットの糾	み合わせ	により、	次のよ	うには	刃り替わりま			
	す	0	r									
		DRAMインタ			下表 (1)				下表(2)			
		フェースの										
		設定										
		OIS3, OIS2,		すべて	てが 0		613	げれか	-			
		OS1, OS0				г	1.	לי 1				
		CS5E		0	r	1		-	-			
		PB₂DDR	0	1	1	-		-	-			
		NDER10	-	0	1	-		-	-			
		端子機能	PB₂入力	PB₂出力	TP₁₀出力	CS₅出	カ	IO ₂ 出	CS₅出力			
			端子	端子	端子	端子	カ	端子	端子*			
		【注】* RAS ₅	として CS	。 ₃出力しま	す 。		r	T				
		DRAMインタ		(1)		(2)		(1)			
		フェースの										
		設定										
	DRAS2 0 1											
		DRAS1 0 1 0 1										
		DRAS0	0	1 0	1	0	1	0	1			

端子	選択方法と端子機能								
PB ₁ /TP ₉ /	8TCSR1 の OIS3、OIS2、OS1、OS0 ビット、8TCR0 の CCLR1、CCLR0 ビット、								
TMIO₁/	CS	SCRのCS6E ヒ	゛ット、NDE	ERBの NDE	R9 ビット。	Ŀ PB₁DDR I	ビットの組み合わせ		
DREQ ₀ /	に	より、次のよう	に切り替わ	ります。					
$\overline{\text{CS}}_6$		OIS3, OIS2,		すべ	てが 0		いずれかが 1		
		OS1, OS0							
		CS6E		0	r	1	-		
		PB₁DDR	0	1	1	-	-		
		NDER9	-	0	1	-	-		
		端子機能	PB₁	PB₁	TP ₉	CS ₆	TMIO₁出力端子		
			入力端子	出力端子	出力端子	出力端子			
					TMIO₁入力	端子* ¹			
				Ī	DREQ ₀ 入力	端子*2			
	[注】*1 CCLR1	*1 CCLR1~0 = 1 のとき、TMIO₁入力端子となります。						
		*2 DMAC (の起動要因を	を外部リクニ	エストに指え	定した場合に	t、OIS3、OIS2、		
		OS1、C	SO ビット、	CCLR1	CCLR0 ビッ	ト、CS6E	ビット、NDER9ビ		
		ット、F	B₁DDRビ	ットとは無限	関係に DRE	Q。入力端子	となります。		
PB ₀ /TP ₈ /	8T	CSR0 の OIS3	、OIS2、O	S1、OS0 b	ごット、CS(CR の CS7E	ビット、NDERBの		
TMO ₀ /	NE	DER8 ビットと	PB₀DDR ビ	ットの組み	合わせによ	り、次のよ [.]	うに切り替わりま		
$\overline{\text{CS}}_7$	す	•					Ţ		
		OIS3, OIS2,		すべ	てが 0		いずれかが 1		
		OS1, OS0				ľ			
		CS7E		0	ı	1	-		
		PB₀DDR	0	1	1	-	-		
		NDER8	-	0	1	-	-		
		端子機能	PB_0	PB ₀	TP ₈	CS ₇	TMO。出力端子		
			入力端子	出力端子	出力端子	出力端子			

表 8.24 ポートB(モード7)の端子機能

	'	トB(セード /)の端子機能 選択方法と端子機能									
端子											
PB ₇ /TP ₁₅ /		I2のSCRのRI								R15 ビット	۲
RxD ₂	PB	₇ DDR ビットの約	組み合わせ 「	により、)	欠の	ように	切り替	わり	ます。		ĺ
		SMIF				0				1	
		RE		0		ľ			1	-	
:		PB ₇ DDR	0	1			1		-	-	
		NDER15	-	0			1		-	-	
		端子機能	PB ₇	PB ₇		TP ₁₅		RxE) ₂	RxD_2	
			入力端子	出力端于	子	出力如	耑子	入力	〕端子 /	入力端子	
PB ₆ /TP ₁₄ /	sc	I2のSCRのTE	· ビット、	SCMR の S	SMI	゠゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゙゠	⊢、N[DERE	B の NDE	 R14 ビット	ے
TxD ₂	PB,	。DDR ビットのタ	組み合わせ	により、)	欠の	ように	切り替	わり	ます。		
		SMIF				0				1	
		TE		0					1	-	
		PB ₆ DDR	0	1			1		-	-	
:		NDER14	-	0			1		_	-	
		端子機能	PB ₆	PB ₆		TP ₁₄		TxD), -	TxD ₂	
) 入力端子		7	 出力並	岩子		_	, 出力端子*	
:	l ()	主】* TxD ₂ 出ナ				-			-		端
		=	ブ状態の								
PB ₅ / TP ₁₃ /	SC	I2のSMRのC/		SCR (I) C	KE	CKE	:1 ビw		NDERR	თ NDER13	ビ
SCK ₂		LとののMicのの トとPB₅DDRビ									
		CKE1	У Г. «УМЩ »	, <u> </u>	0.7	0		,,	, [13] 0	1	
:		C/Ā			0				1		
:		CKE0		0			1			_	
:		PB₅DDR	0	1		1				_	
		NDER13		0		 1	_				
		端子機能	DD.	PB ₅	TP.		SCK ₂		SCK ₂	SCK ₂	
		纳丁 1戏 fb	PB₅ λ 力₩ヱ				-			_	
			入力端子 出力端子 出力端子 出力端子 出力端子 入力端子								
PB ₄ /TP ₁₂			2 ビットと PB₄DDR ビットの組み合わせにより、次のように切り								
	替扣	つります。									7
	-	PB₄DDR		0	+		1			1	-
	-	NDER12		-	+		0			1	
		端子機能	PB ₄	入力端子	· PB₄出力端子			子	TP ₁₂ 出力端子		

端子		逞	選択方法と端子	機能				
PB ₃ /TP ₁₁ /	8TCSR3 の OIS3、OIS2、OS1、OS0 ビット、8TCR3 の CCLR1、CCLR0 ビット、							
TMIO ₃ /	NDERB の NDEF	R11 ビットと PE	3。DDR ビットの)組み合わせによ	り、次のように切			
DREQ ₁	り替わります。	1						
	OIS3, OIS2,		すべてが 0		いずれかが 1			
	OS1, OS0		ľ	Į*				
	PB₃DDR	0	1	1	-			
	NDER11	-	0	1	-			
	端子機能	PB ₃	PB ₃	TP ₁₁	TMIO ₃ 出力端子			
		入力端子	出力端子	出力端子				
			TMIO ₃ ,	入力端子*1				
			DREQ ₁	入力端子*2				
	【注】*1 CCLF	R1、CCLR0=1	のとき、 TMIC)。入力端子となり	ります 。			
	*2 DMA	Cの起動要因を	外部リクエスト	・に指定した場合	it、OIS3、OIS2、			
	OS1、	OS0ビット、ND	ER11 ビット、F	PB₃DDRビットと	とは無関係に DREQ₁			
	入力並	湍子となります。						
PB ₂ /TP ₁₀ /	8TCSR2 の OIS	3、OIS2、OS1、0	OS0 ビット、ND	DERB の NDER1	0 ビットと PB₂DDR			
TMO ₂	ビットの組み合わ	つせにより、次の	のように切り替	わります。				
	OIS3, OIS2,		すべてが 0		いずれかが 1			
	OS1, OS0							
	PB ₂ DDR	0	0 1 1 -					
	NDER10	-	0	1	-			
	端子機能	PB ₂ 入力端子	PB₂出力端子	TP₁₀出力端子	TMO₂出力端子			

端子	選択方法と端子機能					
PB ₁ /TP ₉ /	8TCSR1 の OIS	3、OIS2、OS1、	OS0 ビット、	8TCR0 の CCLF	R1、CCLR0 ビット、	
TMIO₁/	NDERB Ø NDER	9ビットとPB₁Ⅰ	DDR ビットの約	且み合わせにより)、次のように切り	
$\overline{DREQ}_{\scriptscriptstyle{0}}$	替わります。					
	OIS3, OIS2,		すべてが 0		いずれかが 1	
	OS1, OS0					
	PB₁DDR	0	1	1	-	
	NDER9	-	0	1	-	
	端子機能	PB₁入力端子	PB₁出力端子	TP。出力端子	TMIO₁出力端子	
			TMIO ₁ ,	入力端子*1		
			$\overline{DREQ}_{\scriptscriptstyle{0}}$	入力端子* ²		
	【注】*1 CCLF	R1、CCLR0=1	のとき、 TMIC),入力端子となり)ます。	
	*2 DMA	この起動要因に	外部リクエスト	を指定した場合	ilt、OIS3、OIS2、	
	OS1、	OS0、NDER9	ビット、PB₁D[OR ビットとは無	誤関係に DREQ。入力	
	端子。	となります。				
PB ₀ /TP ₈ /	8TCSR0 の OIS	3、OIS2、OS1、	OS0 ビット、N	DERBの NDER	8 ビットと PB₀DDR	
TMO ₀	ビットの組み合わ	pせにより、次の	のように切り替	わります。	,	
	OIS3, OIS2, すべてが 0 いずれかが 1					
	OS1, OS0					
	PB₀DDR	0	1	1	-	
	NDER8	-	0	1	-	
	端子機能	PB。入力端子	PB。出力端子	TP。出力端子	TMO₀出力端子	

9. 16 ビットタイマ

第9章 目次

9.1	慨妛			353
	9	2.1.1	特長	353
	9	0.1.2	ブロック図	355
	9	0.1.3	端子構成	358
	9	0.1.4	レジスタ構成	359
9.2	各レジスタ	の説明		360
	9	0.2.1	タイマスタートレジスタ (TSTR)	360
	9	0.2.2	タイマシンクロレジスタ (TSNC)	361
	9	0.2.3	タイマモードレジスタ(TMDR)	363
	9	0.2.4	タイマインタラプトステータスレジスタ A (TISRA)	366
	9	0.2.5	タイマインタラプトステータスレジスタB(TISRB)	369
	9	0.2.6	タイマインタラプトステータスレジスタ C (TISRC)	372
	9	0.2.7	タイマカウンタ (16TCNT)	375
	9	0.2.8	ジェネラルレジスタA、B (GRA、GRB)	376
	9	0.2.9	タイマコントロールレジスタ (16TCR)	377
	9	0.2.10	タイマ I/O コントロールレジスタ (TIOR)	380
	9	0.2.11	タイマアウトプットレベルセットレジスタ (TOLR)	383
9.3	CPU とのイ	ンタフェー	-ス	385
	9	0.3.1	16 ビットアクセス可能なレジスタ	385
	9	0.3.2	8 ビットアクセスのレジスタ	387
9.4	動作説明			388
	9	0.4.1	概要	388
	9	0.4.2	基本機能	389
	9	0.4.3	同期動作	399
	9	0.4.4	PWM モード	401
	9	0.4.5	位相計数モード	405
	9	0.4.6	16 ビットタイマ出力初期値の設定	407

9. 16 ビットタイマ

9.5	割り込み		408
		ステータスフラグのセットタイミング	
	9.5.2	ステータスフラグのクリアタイミング	410
	9.5.3	割り込み要因	411
9.6	使用上の注意		412

9.1 概要

本 LSI は、3 チャネルの 16 ビットカウンタにより構成される 16 ビットタイマを内蔵しています。

9.1.1 特長

16 ビットタイマの特長を以下に示します。

最大6種類のパルス出力、または最大6種類のパルス入力処理が可能 各チャネル2本、合計6本のジェネラルレジスタ(GR)を持ち、各レジスタ独立にア ウトプットコンペアマッチ / インプットキャプチャの機能設定が可能

内部クロック: 、 /2、 /4、 /8

外部クロック: TCLKA、TCLKB、TCLKC、TCLKD

各チャネルとも8種類のカウンタ入力クロックを選択可能

各チャネルとも次の動作モードを設定可能

- ・コンペアマッチによる波形出力:0出力/1出力/トグル出力が選択可能(チャネル2は0出力/1出力が可能)
- ・インプットキャプチャ機能:立ち上がりエッジ/立ち下がりエッジ/両エッジ検 出が選択可能
- ・カウンタクリア機能: コンペアマッチ / インプットキャプチャによるカウンタク リアが可能
- ・同期動作:複数のタイマカウンタ(16TCNT)への同時書き込みが可能 コンペアマッチ / インプットキャプチャによる同時クリアが可能 カウンタの同期動作による各レジスタの同期入出力が可能
- ・PWM モード:任意デューティの PWM 出力が可能 同期動作と組み合わせることにより、最大 3 相の PWM 出力が可 能

チャネル2は位相計数モードを設定可能

2相エンコーダのカウント数の自動計測が可能

内部 16 ビットバスによる高速アクセス

16TCNT、GR の 16 ビットレジスタに対して、16 ビットバスによる高速アクセスが可能

タイマ出力初期値を任意に設定可能

9種類の割り込み要因

各チャネルともコンペアマッチ / インプットキャプチャ兼用割り込み×2 要因、オーバフロー割り込み×1 要因があり、それぞれ独立に要求可能

プログラマブルパターンコントローラ (TPC)の出力トリガが生成可能

チャネル $0 \sim 2$ のコンペアマッチ / インプットキャプチャ信号を TPC の出力トリガとして使用可能

16 ビットタイマの機能一覧を表 9.1 に示します。

表 9.1 16 ビットタイマの機能一覧

	7 1 (0) 182 86					
項目		チャネル 0	チャネル1	チャネル2		
カウントクロック		内部クロック: 、 /2、 /4、 /8				
		外部クロック: TCL	KA、TCLKB、TCLKC	、TCLKDから独立に		
		選択可能	T			
ジェネラルレジスタ		GRA0、GRB0	GRA1、GRB1	GRA2、GRB2		
(アウトプットコンペア/	インプットキャ					
プチャ兼用レジスタ)						
入出力端子		TIOCA _o , TIOCB _o	TIOCA ₁ , TIOCB ₁	TIOCA ₂ , TIOCB ₂		
カウンタクリア機能		GRA0/GRB0 のコン	GRA1/GRB1 のコン	GRA2/GRB2 のコン		
		ペアマッチまたはイ	ペアマッチまたはイ	ペアマッチまたはイ		
		ンプットキャプチャ	ンプットキャプチャ	ンプットキャプチャ		
出力初期値設定機能						
コンペア	0 出力					
マッチ	1 出力					
出力	トグル出力					
インプットキャプチ・	ヤ機能					
同期動作						
PWM モード						
位相計数モード						
割り込み要因		3 要因	3 要因	3 要因		
		・コンペアマッチ/イン	・コンペアマッチ / イン	・コンペアマッチ / イン		
		プットキャプチャ A0	プットキャプチャA1	プットキャプチャA2		
		・コンペアマッチ / イン	・コンペアマッチ / イン	・コンペアマッチ / イン		
		プットキャプチャB0	プットキャプチャB1	プットキャプチャB2		
		・オーバフロー	・オーバフロー	・オーバフロー		

【記号説明】

- :可能
- :不可

9.1.2 ブロック図

(1)16ビットタイマのブロック図(全体図)

16 ビットタイマのブロック図(全体図)を図9.1 に示します。




図 9.1 16 ビットタイマのブロック図 (全体図)

(2) チャネル 0、1 のブロック図

16 ビットタイマのチャネル 0、1 は同一の機能を持っています。チャネル 0、1 のブロック図を図 9.2 に示します。




図 9.2 チャネル 0、1 のブロック図

(3) チャネル2のブロック図

チャネル2のブロック図を図9.3に示します。




図 9.3 チャネル 2 のブロック図

9.1.3 端子構成

16 ビットタイマの端子構成を表 9.2 に示します。

表 9.2 端子構成

チャネル	名称	略称	入出力	機能
共通	クロック入力 A	TCLKA	入力	外部クロック A 入力端子(位相計数モー
				ド時 A 相入力端子)
	クロック入力 B	TCLKB	入力	外部クロック B 入力端子(位相計数モー
				ド時 B 相入力端子)
	クロック入力 C	TCLKC	入力	外部クロック C 入力端子
	クロック入力 D	TCLKD	入力	外部クロック D 入力端子
0	インプットキャプチャ /	TIOCA₀	入出力	GRA0 アウトプットコンペア出力 /
	アウトプットコンペア A0			GRA0 インプットキャプチャ入力 / PWM
				出力端子(PWM モード時)
	インプットキャプチャ /	TIOCB₀	入出力	GRB0 アウトプットコンペア出力 /
	アウトプットコンペア B0			GRB0 インプットキャプチャ入力端子
1	インプットキャプチャ /	TIOCA ₁	入出力	GRA1 アウトプットコンペア出力 /
	アウトプットコンペア A1			GRA1 インプットキャプチャ入力 / PWM
				出力端子(PWM モード時)
	インプットキャプチャ /	TIOCB ₁	入出力	GRB1 アウトプットコンペア出力 /
	アウトプットコンペア B1			GRB1 インプットキャプチャ入力端子
2	インプットキャプチャ /	TIOCA ₂	入出力	GRA2 アウトプットコンペア出力 /
	アウトプットコンペア A2			GRA2 インプットキャプチャ入力 / PWM
				出力端子(PWM モード時)
	インプットキャプチャ /	TIOCB ₂	入出力	GRB2 アウトプットコンペア出力 /
	アウトプットコンペア B2			GRB2 インプットキャプチャ入力端子

9.1.4 レジスタ構成

16 ビットタイマのレジスタ構成を表 9.3 に示します。

表 9.3 レジスタ構成

チャネル	アドレス*1	名称	略称	R/W	初期値
共通	H'FFF60	タイマスタートレジスタ	TSTR	R/W	H'F8
	H'FFF61	タイマシンクロレジスタ	TSNC	R/W	H'F8
	H'FFF62	タイマモードレジスタ	TMDR	R/W	H'98
	H'FFF63	タイマアウトプットレベルセットレジスタ	TOLR	W	H'C0
	H'FFF64	タイマインタラプトステータスレジスタ A	TISRA	R/(W)*2	H'88
	H'FFF65	タイマインタラプトステータスレジスタ B	TISRB	R/(W)*2	H'88
	H'FFF66	タイマインタラプトステータスレジスタ C	TISRC	R/(W)*2	H'88
0	H'FFF68	タイマコントロールレジスタ 0	16TCR0	R/W	H'80
	H'FFF69	タイマ I/O コントロールレジスタ 0	TIOR0	R/W	H'88
	H'FFF6A	タイマカウンタ 0H	16TCNT0H	R/W	H'00
	H'FFF6B	タイマカウンタ OL	16TCNT0L	R/W	H'00
	H'FFF6C	ジェネラルレジスタ A0H	GRA0H	R/W	H'FF
	H'FFF6D	ジェネラルレジスタ AOL	GRA0L	R/W	H'FF
	H'FFF6E	ジェネラルレジスタ B0H	GRB0H	R/W	H'FF
	H'FFF6F	ジェネラルレジスタ BOL	GRB0L	R/W	H'FF
1	H'FFF70	タイマコントロールレジスタ 1	16TCR1	R/W	H'80
	H'FFF71	タイマ I/O コントロールレジスタ 1	TIOR1	R/W	H'88
	H'FFF72	タイマカウンタ 1H	16TCNT1H	R/W	H'00
	H'FFF73	タイマカウンタ 1L	16TCNT1L	R/W	H'00
	H'FFF74	ジェネラルレジスタ A1H	GRA1H	R/W	H'FF
	H'FFF75	ジェネラルレジスタ A1L	GRA1L	R/W	H'FF
	H'FFF76	ジェネラルレジスタ B1H	GRB1H	R/W	H'FF
	H'FFF77	ジェネラルレジスタ B1L	GRB1L	R/W	H'FF
2	H'FFF78	タイマコントロールレジスタ2	16TCR2	R/W	H'80
	H'FFF79	タイマ I/O コントロールレジスタ 2	TIOR2	R/W	H'88
	H'FFF7A	タイマカウンタ 2H	16TCNT2H	R/W	H'00
	H'FFF7B	タイマカウンタ 2L	16TCNT2L	R/W	H'00
	H'FFF7C	ジェネラルレジスタ A2H	GRA2H	R/W	H'FF
	H'FFF7D	ジェネラルレジスタ A2L	GRA2L	R/W	H'FF
	H'FFF7E	ジェネラルレジスタ B2H	GRB2H	R/W	H'FF
	H'FFF7F	ジェネラルレジスタ B2L	GRB2L	R/W	H'FF

【注】 *1 アドバンストモード時のアドレス下位20ビットを示しています。

*2 ビット3~0はフラグをクリアするための0ライトのみ可能です。

9.2 各レジスタの説明

9.2.1 タイマスタートレジスタ (TSTR)

TSTR は 8 ビットのリード / ライト可能なレジスタで、チャネル $0 \sim 2$ の 16TCNT の動作 / 停止を選択します。



TSTR はリセット、またはスタンバイモード時に、H'F8 にイニシャライズされます。

ビット7~3:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット2:カウンタスタート 2(STR2)

タイマカウンタ2(16TCNT2)の動作/停止を選択します。

ビット2				
STR2	説	į	明	
0	16TCNT2 のカウント動作は停止			(初期値)
1	16TCNT2 はカウント動作			

ビット1:カウンタスタート 1(STR1)

タイマカウンタ1(16TCNT1)の動作/停止を選択します。

ビット1		
STR1	説明	
0	16TCNT1 のカウント動作は停止	(初期値)
1	16TCNT1 はカウント動作	


ビット0:カウンタスタート 0(STR0)

タイマカウンタ0(16TCNT0)の動作/停止を選択します。

ビット0		
STR0	説 明	
0	16TCNT0 のカウント動作は停止	(初期値)
1	 16TCNT0 はカウント動作	

9.2.2 タイマシンクロレジスタ (TSNC)

TSNC は8ビットのリード/ライト可能なレジスタで、チャネル0~2の独立動作/同期動作を選択します。対応するビットを1にセットしたチャネルが同期動作を行います。



TSNC はリセット、またはスタンバイモード時に、HF8 にイニシャライズされます。

ビット7~3:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット2:タイマ同期 2(SYNC2)

チャネル2の独立動作/同期動作を選択します。

ビット2	
SYNC2	説 明
0	チャネル2のタイマカウンタ(16TCNT2)は独立動作(16TCNT2 のプリセット /
	クリアは他チャネルと無関係) (初期値
1	チャネル2は同期動作
	16TCNT2 の同期プリセット / 同期クリアが可能

ビット1:タイマ同期 1 (SYNC1)

チャネル1の独立動作/同期動作を選択します。

ビット1	
SYNC1	説明
0	チャネル 1 のタイマカウンタ(16TCNT1)は独立動作(16TCNT1 のプリセット /
	クリアは他チャネルと無関係) (初期値)
1	チャネル1は同期動作
	16TCNT1 は同期プリセット / 同期クリアが可能


ビット0:タイマ同期 0(SYNC0)

チャネル0の独立動作/同期動作を選択します。

ビット0	
SYNC0	説明
0	チャネル 0 のタイマカウンタ(16TCNT0)は独立動作(16TCNT0 のプリセット/
	クリアは他チャネルと無関係) (初期値)
1	チャネル 0 は同期動作 16TCNT0 は同期プリセット / 同期クリアが可能

9.2.3 タイマモードレジスタ (TMDR)

TMDR は 8 ビットのリード / ライト可能なレジスタで、チャネル $0 \sim 2$ の PWM モードの設定、チャネル 2 の位相計数モードの設定およびオーバフローフラグ (OVF)のセット条件の設定を行います。



リザーブビット

TMDR はリセット、またはスタンバイモード時に、H'98 にイニシャライズされます。

ビット7:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット6:位相計数モード(MDF)

チャネル2を通常動作させるか、位相計数モードで動作させるかを選択します。

ビット6		
MDF	説明	
0	チャネル 2 は通常動作	(初期値)
1	チャネル2は位相計数モード	

MDF ビットを 1 にセットして位相計数モードにすると、16TCNT2 はアップ / ダウンカウンタ、TCLKA、TCLKB 端子がカウントクロック入力端子となります。16TCNT2 は TCLKA、TCLKB 端子の立ち上がり () 立ち下がり () の両エッジでカウントされ、カウントアップ / ダウン方向は次のようになります。

カウント方向 カウントダウン				カウントアップ				
TCLKA端子	_ ►↑	High	Ţ↓	Low	Low	<u></u> ▲↑	High	T
TCLKB端子	Low	_ ▲↑	High	₹↓	<u></u> ▲↑	High	₹↓	Low

位相計数モードでは、16TCR2 の CKEG1、CKEG0 ビットによる外部クロックエッジの選択、および TPSC2 ~ TPSC0 ビットによるカウンタクロックの選択は無効となり、上記の位相計数モードの動作が優先されます。

ただし、16TCR2のCCLR1、CCLR0ビットによるカウンタクリア条件の設定、TIOR2、TISRA、TISRB、TISRCのコンペアマッチ / インプットキャプチャ機能と割り込みの設定は位相計数モードでも有効です。

ビット5:フラグディレクション(FDIR)

TISRC の OVF フラグのセット条件を設定します。本ビットの設定は、チャネル 2 がいずれのモードで動作していても有効となります。

ビット5	
FDIR	説明
0	TISRC の OVF フラグは、16TCNT2 がオーバフローまたはアンダフローしたときに
	1にセット (初期値)
1	TISRC の OVF フラグは、16TCNT2 がオーバフローしたときに 1 にセット

ビット4、3:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット2: PWMモード2(PWM2)

チャネル2を通常動作させるか、PWMモードで動作させるかを選択します。

ビット2				
PWM2		説	明	
0	チャネル2は通常動作			(初期値)
1	チャネル2は PWM モード			

PWM2 を 1 にセットして PWM モードにすると、 $TIOCA_2$ 端子は PWM 出力端子となり、GRA2 のコンペアマッチで 1 出力、GRB2 のコンペアマッチで 0 出力となります。

ビット1: PWMモード1 (PWM1)

チャネル1を通常動作させるか、PWMモードで動作させるかを選択します。

ビット1			
PWM1	説	明	
0	チャネル 1 は通常動作		(初期値)
1	チャネル 1 は PWM モード		

PWM1 を 1 にセットして PWM モードにすると、 $TIOCA_1$ 端子は PWM 出力端子となり、 GRA1 のコンペアマッチで 1 出力、 GRB1 のコンペアマッチで 0 出力となります。

ビット0: PWMモード0(PWM0)


チャネル0を通常動作させるか、PWMモードで動作させるかを選択します。

ビット0	
PWM0	説 明
0	チャネル0は通常動作 (初期値)
1	チャネル 0 は PWM モード

PWM0 を 1 にセットして PWM モードにすると、 $TIOCA_0$ 端子は PWM 出力端子となり、GRA0 のコンペアマッチで 1 出力、GRB0 のコンペアマッチで 0 出力となります。

9.2.4 タイマインタラプトステータスレジスタ A (TISRA)

TISRA は 8 ビットのリード / ライト可能なレジスタで、GRA のコンペアマッチ / インプットキャプチャの発生を示し、GRA のコンペアマッチ / インプットキャプチャ割り込み要求の許可 / 禁止を制御します。



【注】* フラグをクリアするための0ライトのみ可能です。

TISRA はリセット、またはスタンバイモード時に、H'88 にイニシャライズされます。

ビット7:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット6:インプットキャプチャ/コンペアマッチインタラプトイネーブル A2(IMIEA2) IMFA2 フラグが1にセットされたとき、IMFA2による割り込み要求を許可/禁止します。

ビット6		
IMIEA2	説明	
0	IMFA2フラグによる割り込み(IMIA2)要求を禁止	(初期値)
1	IMFA2フラグによる割り込み(IMIA2)要求を許可	

ビット5:インプットキャプチャ/コンペアマッチインタラプトイネーブル A1(IMIEA1) IMFA1 フラグが 1 にセットされたとき、IMFA1 による割り込み要求を許可/禁止します。

ビット5		
IMIEA1	説明	
0	IMFA1 フラグによる割り込み(IMIA1)要求を禁止	(初期値)
1	IMFA1 フラグによる割り込み(IMIA1)要求を許可	

ビット4:インプットキャプチャ/コンペアマッチインタラプトイネーブル AO(IMIEAO) IMFAO フラグが1にセットされたとき、IMFAOによる割り込み要求を許可/禁止します。

ビット4	
IMIEA0	説明
0	│ │IMFA0 フラグによる割り込み(IMIA0)要求を禁止 (初期値)
1	IMFA0 フラグによる割り込み(IMIA0)要求を許可

ビット 3: リザーブビット リザーブビットです。リードすると常に 1 が読み出されます。ライトは無効です。

ビット2:インプットキャプチャ/コンペアマッチフラグ A2(IMFA2) GRA2 のコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット2	
IMFA2	説明
0	[クリア条件] (初期値)
	IMFA2=1の状態で、IMFA2フラグをリードした後、IMFA2フラグに0をライトし
	たとき
1	[セット条件]
	(1)GRA2 がアウトプットコンペアレジスタとして機能している場合、16TCNT2
	= GRA2 になったとき
	(2) GRA2 がインプットキャプチャレジスタとして機能している場合、インプット
	キャプチャ信号により 16TCNT2 の値が GRA2 に転送されたとき

ビット1:インプットキャプチャ/コンペアマッチフラグ A1(IMFA1) GRAI のコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット1	
IMFA1	説 明
0	[クリア条件] (初期値)
	IMFA1 = 1 の状態で、IMFA1 フラグをリードした後、IMFA1 フラグに 0 をライトし
	たとき
1	[セット条件]
	(1) GRA1 がアウトプットコンペアレジスタとして機能している場合、16TCNT1
	= GRA1 になったとき
	(2) GRA1 がインプットキャプチャレジスタとして機能している場合、インプット
	キャプチャ信号により 16TCNT1 の値が GRA1 に転送されたとき

ビット 0: インプットキャプチャ / コンペアマッチフラグ A0 (IMFA0) GRA0 のコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット0	
IMFA0	説明
0	[クリア条件] (初期値)
	IMFA0=1の状態で、IMFA0フラグをリードした後、IMFA0フラグに0をライトし
	たとき
1	[セット条件]
	(1)GRA0 がアウトプットコンペアレジスタとして機能している場合、16TCNT0
	= GRA0 になったとき
	(2) GRA0 がインプットキャプチャレジスタとして機能している場合、インプット
	キャプチャ信号により 16TCNT0 の値が GRA0 に転送されたとき

9.2.5 タイマインタラプトステータスレジスタB(TISRB)

TISRB は8ビットのリード/ライト可能なレジスタで、GRB のコンペアマッチ/インプットキャプチャの発生を示し、GRB のコンペアマッチ/インプットキャプチャ割り込み要求の許可/禁止を制御します。



【注】* フラグをクリアするための0ライトのみ可能です。

TISRB はリセット、またはスタンバイモード時に、H'88 にイニシャライズされます。

ビット7:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット6:インプットキャプチャ/コンペアマッチインタラプトイネーブル B2(IMIEB2) IMFB2フラグが1にセットされたとき、IMFB2による割り込み要求を許可/禁止します。

ビット6		
IMIEB2	説明	
0	IMFB2フラグによる割り込み(IMIB2)要求を禁止	(初期値)
1	IMFB2フラグによる割り込み(IMIB2)要求を許可	

ビット5:インプットキャプチャ/コンペアマッチインタラプトイネーブル B1(IMIEB1) IMFB1フラグが1にセットされたとき、IMFB1による割り込み要求を許可/禁止します。

ビット5		
IMIEB1	説 明	
0	IMFB1 フラグによる割り込み(IMIB1)要求を禁止	(初期値)
1	IMFB1 フラグによる割り込み(IMIB1)要求を許可	

ビット4:インプットキャプチャ/コンペアマッチインタラプトイネーブル B0(IMIEB0) IMFB0フラグが1にセットされたとき、IMFB0による割り込み要求を許可/禁止します。

	P P 10 T 10 C P 1 C 10 C C C C C C C C C C C C C C C C	
ビット4		
IMIEB0	説 明	
0	IMFB0 フラグによる割り込み(IMIB0)要求を禁止 (初期値	<u>)</u>
1	│IMFB0 フラグによる割り込み(IMIB0)要求を許可	

ビット3:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット 2: インプットキャプチャ / コンペアマッチフラグ B2 (IMFB2) GRB2 のコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット2	
IMFB2	説明
0	[クリア条件] (初期値)
	IMFB2=1の状態で、IMFB2フラグをリードした後、IMFB2フラグに0をライトし
	たとき
1	[セット条件]
	(1)GRB2 がアウトプットコンペアレジスタとして機能している場合、16TCNT2
	= GRB2 になったとき
	(2) GRB2 がインプットキャプチャレジスタとして機能している場合、インプット
	キャプチャ信号により 16TCNT2 の値が GRB2 に転送されたとき

ビット 1: インプットキャプチャ / コンペアマッチフラグ B1 (IMFB1) GRB1 のコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。


ビット1	
IMFB1	説 明
0	[クリア条件] (初期値)
	IMFB1 = 1 の状態で、IMFB1 フラグをリードした後、IMFB1 フラグに 0 をライトし
	たとき
1	[セット条件]
	(1)GRB1 がアウトプットコンペアレジスタとして機能している場合、16TCNT1
	= GRB1 になったとき
	(2) GRB1 がインプットキャプチャレジスタとして機能している場合、インプット
	キャプチャ信号により 16TCNT1 の値が GRB1 に転送されたとき

ビット 0: インプットキャプチャ / コンペアマッチフラグ B0 (IMFB0) GRB0 のコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット0	
IMFB0	説明
0	[クリア条件] (初期値)
	IMFB0=1 の状態で、IMFB0 フラグをリードした後、IMFB0 フラグに 0 をライトし
	たとき
1	[セット条件]
	(1)GRB0 がアウトプットコンペアレジスタとして機能している場合、16TCNT0
	= GRB0 になったとき
	(2) GRB0 がインプットキャプチャレジスタとして機能している場合、インプット
	キャプチャ信号により 16TCNT0 の値が GRB0 に転送されたとき

9.2.6 タイマインタラプトステータスレジスタC(TISRC)

TISRC は 8 ビットのリード / ライト可能なレジスタで、16TCNT のオーバフロー / アンダフローの発生を示し、オーバフロー割り込み要求の許可 / 禁止を制御します。



【注】* フラグをクリアするための0ライトのみ可能です。

TISRC はリセット、またはスタンバイモード時に、H'88 にイニシャライズされます。

ビット7:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット6:オーバフローインタラプトイネーブル 2(OVIE2)

OVF2 フラグが1にセットされたとき、OVF2による割り込み要求を許可/禁止します。

ビット6		
OVIE2	説 明	
0	OVF2 フラグによる割り込み(OVI2)要求を禁止	(初期値)
1	OVF2 フラグによる割り込み(OVI2)要求を許可	

ビット5:オーバフローインタラプトイネーブル 1(OVIE1)

OVF1 フラグが1にセットされたとき、OVF1による割り込み要求を許可/禁止します。

ビット5	
OVIE1	説 明
0	OVF1 フラグによる割り込み(OVI1)要求を禁止 (初期値)
1	OVF1 フラグによる割り込み(OVI1)要求を許可

ビット4:オーバフローインタラプトイネーブル 0(OVIE0)

OVF0 フラグが1にセットされたとき、OVF0 による割り込み要求を許可/禁止します。

	THE PROPERTY OF THE PROPERTY O
ビット4	
OVIE0	説 明
0	OVF0 フラグによる割り込み(OVI0)要求を禁止 (初期値)
1	OVF0 フラグによる割り込み(OVI0)要求を許可

ビット3:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット2:オーバフローフラグ 2(OVF2)

16TCNT2のオーバフローの発生を示すステータスフラグです。

ビット2	
OVF2	説明
0	[クリア条件] (初期値)
	OVF2=1の状態で、OVF2フラグをリードした後、OVF2フラグに0をライトした
	とき
1	[セット条件]
	16TCNT2 の値がオーバフロー(H'FFFF H'0000)またはアンダフロー(H'0000
	H'FFFF) したとき

【注】 16TCNT のアンダフローは、16TCNT がアップ / ダウンカウントとして機能している場合に発生します。したがって、次の場合にのみアンダフローが発生することがあります。 チャネル 2 が位相計数モードに設定されているとき (TMDR の MDF = 1)

ビット1:オーバフローフラグ 1(OVF1)

16TCNT1のオーバフローの発生を示すステータスフラグです。

ビット1	
OVF1	説 明
0	[クリア条件] (初期値)
	OVF1 = 1 の状態で、OVF1 フラグをリードした後、OVF1 フラグに 0 をライトした
	とき
1	[セット条件]
	16TCNT1 の値がオーバフロー(H'FFFF H'0000)したとき

ビット0:オーバフローフラグ 0(OVF0)


16TCNT0のオーバフローの発生を示すステータスフラグです。

ビット0	
OVF0	説明
0	[クリア条件] (初期値)
	OVF0 = 1 の状態で、OVF0 フラグをリードした後、OVF0 フラグに 0 をライトした
	とき
1	[セット条件]
	16TCNT0 の値がオーバフロー(H'FFFF H'0000)したとき

9.2.7 タイマカウンタ (16TCNT)

16TCNT は 16 ビットのカウンタです。16 ビットタイマには、各チャネル 1 本、計 3 本の 16TCNT があります。

チャネル	略称	機能
0	16TCNT0	アップカウンタ
1	16TCNT1	
2	16TCNT2	位相計数モード: アップ / ダウンカウンタ
		上記以外 : アップカウンタ



16TCNT は 16 ビットのリード / ライト可能なレジスタで、入力したクロックによりカウント動作を行います。入力するクロックは、16TCR の $TPSC2 \sim TPSC0$ ビットにより選択します。

16TCNTO、16TCNT1 はアップカウント動作を行います。

16TCNT2 は位相計数モード時、アップ / ダウンカウント動作を行い、それ以外の場合はアップカウント動作します。

16TCNT は、対応する GRA、GRB とのコンペアマッチ、または GRA、GRB へのインプットキャプチャにより H'0000 にクリアすることができます(カウンタクリア機能)。

16TCNT がオーバフロー (HFFFF H'0000) すると、TISRC の対応するチャネルの OVF フラグが 1 にセットされます。

16TCNT がアンダフロー (H'0000 H'FFFF) すると、TISRC の対応するチャネルの OVF フラグが 1 にセットされます。


16TCNT は CPU と内部 16 ビットバスで接続されており、ワード / バイト単位のリード / ライトが可能です。

16TCNT はリセット、またはスタンバイモード時に H'0000 にイニシャライズされます。

9.2.8 ジェネラルレジスタ A、B (GRA、GRB)

GR は、16 ビットのレジスタです。16 ビットタイマには、各チャネル2 本、計6 本のジェネラルレジスタがあります。

チャネル	略称	機能
0	GRA0、GRB0	アウトプットコンペア / インプットキャプチャ兼用レジスタ
1	GRA1、GRB1	
2	GRA2、GRB2	



GR は 16 ビットのリード / ライト可能なレジスタで、アウトプットコンペアレジスタと インプットキャプチャレジスタの両方の機能をもっています。機能の切り替えは、TIOR により行います。

アウトプットコンペアレジスタとして使用しているときは、GRA/GRB の値と 16TCNT の値は常に比較されています。両者の値が一致 (コンペアマッチ) すると、TISRA/TISRB の IMFA/IMFB フラグが 1 にセットされます。TIOR によりコンペアマッチ出力を設定することができます。

インプットキャプチャレジスタとして使用しているときは、外部からのインプットキャプチャ信号を検出して、16TCNT の値を格納します。このとき対応する TISRA/TISRB の IMFA/IMFB フラグが 1 にセットされます。インプットキャプチャ信号の検出エッジは TIOR により行います。

PWM モードに設定されている場合には、TIOR の設定は無視されます。

GR は CPU と内部 16 ビットバスで接続されており、ワード / バイト単位のリード / ライトが可能です。

GR はリセット、またはスタンバイモード時にアウトプットコンペアレジスタ (端子出力なし)に設定され、HFFFF にイニシャライズされます。

9.2.9 タイマコントロールレジスタ (16TCR)

16TCR は 8 ビットのレジスタです。16 ビットタイマには、各チャネル 1 本、計 3 本の16TCR があります。

チャネル	略称	機能
0	16TCR0	 16TCR は 16TCNT の制御を行います。
1	16TCR1	 各チャネルの 16TCR は同一の機能を持っています。
2	16TCR2	」 チャネル2を位相計数モードに設定したとき、16TCR2 の CKEG1、CKEG0
		 ビットおよび TPSC2~TPSC0 ビットの設定は無効となります。



16TCR は 8 ビットのリード / ライト可能なレジスタで、16TCNT のカウンタクロックの 選択、外部クロック選択時のエッジの選択、およびカウンタクリア要因の選択を行います。 16TCR はリセット、またはスタンバイモード時に H'80 にイニシャライズされます。

ビット7: リザーブビット リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット 6、5:カウンタクリア 1、0 (CCLR1、CCLR0)

16TCNTのカウンタクリア要因を選択します。

ビット6	ビット5	
CCLR1	CCLR0	説明
0	0	16TCNT のクリア禁止 (初期値)
	1	GRA のコンペアマッチ / インプットキャプチャ* ¹ で 16TCNT をクリア
1	0	GRB のコンペアマッチ / インプットキャプチャ*¹ で 16TCNT をクリア
	1	同期クリア。同期動作* ² をしている他のタイマのカウンタクリアに同期して
		16TCNT をクリア

【注】 *1 GR がアウトプットコンペアレジスタとして機能しているとき、コンペアマッチにより、クリアされます。GR がインプットキャプチャレジスタとして機能しているとき、インプットキャプチャによりクリアされます。

*2 同期動作の設定はTSNCにより行います。

ビット 4、3: クロックエッジ 1、0 (CKEG1、CKEG0)

外部クロック選択時に、外部クロックの入力エッジを選択します。

ビット4	ビット3		
CKEG1	CKEG0	説明	
0	0	立ち上がりエッジでカウント (初期値)
	1	立ち下がりエッジでカウント	
1		立ち上がり/立ち下がりエッジの両エッジでカウント	

チャネル 2 が位相計数モードに設定されているとき、16TCR2 の CKEG1、CKEG0 ビットの設定は無効になり、位相計数モードの動作が優先されます。

ビット2~0:タイマプリスケーラ 2~0 (TPSC2~TPSC0)

16TCNT のカウントクロックを選択します。


			·
ビット2	ビット1	ビット0	
TPSC2	TPSC1	TPSC0	説明
0	0	0	内部クロック: でカウント (初期値)
		1	内部クロック: /2 でカウント
	1	0	内部クロック: /4 でカウント
		1	 内部クロック: /8 でカウント
1	0	0	外部クロック A:TCLKA 端子入力でカウント
		1	・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
	1	0	・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
		1	外部クロック D:TCLKD 端子入力でカウント


TPSC2 ビットを 0 にクリアして内部クロックを選択した場合、クロックの立ち下がりエッジでカウントされます。また、TPSC2 ビットを 1 にセットして外部クロックを選択した場合、カウントエッジは CKEG1、CKEG0 ビットの設定に従います。

チャネル2が位相計数モードに設定されているとき(TMDR のMDF ビット=1)、16TCR2の TPSC2~TPSC0のビットの設定は無効となり、位相計数モードの動作が優先されます。

9.2.10 タイマ I/O コントロールレジスタ (TIOR)

TIOR は 8 ビットのレジスタです。16 ビットタイマには、各チャネル 1 本、計 3 本の TIOR があります。





TIOR は8ビットのリード/ライト可能なレジスタで、GRA、GRB をアウトプットコンペアレジスタとして使用するか、インプットキャプチャレジスタとして使用するかを選択します。また TIORA、TIORB 端子の機能を選択します。アウトプットコンペアレジスタを選択した場合は出力設定を選択し、インプットキャプチャレジスタを選択した場合はインプットキャプチャ信号の入力エッジを選択します。

TIOR はリセット、またはスタンバイモード時に、H'88 にイニシャライズされます。

ビット7:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット6~4: I/O コントロールB2~0 (IOB2~IOB0)

GRB の機能を選択します。

ビット6	ビット5	ビット4					
IOB2	IOB1	IOB0	説明				
0	0	0	GRB はアウトプッ	コンペアマッチによる端子出力禁止(初期			
			トコンペアレジスタ	值)			
		1		GRB のコンペアマッチで 0 出力*1			
	1	0		GRB のコンペアマッチで 1 出力* ¹			
		1		GRB のコンペアマッチでトグル出力* ¹ * ²			
				(チャネル2のみ1出力)			
1	0	0	GRB はインプット	立ち上がりエッジで GRB ヘインプットキャ			
			キャプチャレジスタ	プチャ			
		1		立ち下がりエッジで GRB ヘインプットキャ			
				プチャ			
	1	0		立ち上がり / 立ち下がりの両エッジでインプ			
				ットキャプチャ			
		1					

- 【注】 *1 リセット後、最初のコンペアマッチが発生するまでの出力値は TOLR の設定に従います。
 - *2 チャネル2はコンペアマッチによるトグル出力機能がありません。この設定にすると自動的に1出力が選択されます。

ビット3:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット2~0: I/OコントロールA2~0 (IOA2~IOA0)

GRA の機能を選択します。

OIM OF MADE LEGIT ON TO							
ビット2	ビット1	ビット0					
IOA2	IOA1	IOA0	説明				
0	0	0	GRA はアウトプッ	コンペアマッチによる端子出力禁止(初期			
			トコンペアレジスタ	值)			
		1		GRA のコンペアマッチで 0 出力*1			
	1	0		GRA のコンペアマッチで 1 出力* ¹			
		1		GRA のコンペアマッチでトグル出力* ¹ *²			
				(チャネル2のみ1出力)			
1	0	0	GRA はインプット	立ち上がりエッジで GRA ヘインプットキャ			
			キャプチャレジスタ	プチャ			
		1		立ち下がりエッジで GRA ヘインプットキャ			
		•		プチャ			
	1	0		立ち上がり / 立ち下がりの両エッジでインプ			
				ットキャプチャ			
		1					

- 【注】 *1 リセット後、最初のコンペアマッチが発生するまでの出力値は TOLR の設定に従います。
 - *2 チャネル2はコンペアマッチによるトグル出力機能がありません。この設定にすると自動的に1出力が選択されます。

9.2.11 タイマアウトプットレベルセットレジスタ (TOLR)

TOLR は 8 ビットのライト専用のレジスタで、チャネル $0 \sim 2$ のタイマ出力レベルの設定を行います。



TOLR は TSTR の対応するビットが 0 の時のみ設定が可能です。

TOLR レジスタはライト専用レジスタで、リードは無効です。リードすると 1 が読み出されます。

TOLR はリセット、またはスタンバイモード時に、H'CO にイニシャライズされます。

ビット7~6:リザーブビット リード/ライトは無効です。

ビット5:出力レベルセット B2(TOB2)

タイマ出力 (TIOCB₂) の値を設定します。

ビット5	
TOB2	説明
0	TIOCB ₂ は0出力 (初期値)
1	TIOCB₂ は 1 出力

ビット4:出力レベルセット A2(TOA2)

タイマ出力 ($TIOCA_2$) の値を設定します。

ビット4	_			
TOA2		説	明	
0	TIOCA₂は0出力			(初期値)
1	TIOCA₂は1出力			

ビット3:出力レベルセット B1(TOB1)

タイマ出力 (TIOCB₁) の値を設定します。

ビット3	-				
TOB1		説	明		
0	TIOCB₁は0出力				(初期値)
1	TIOCB₁は1出力				

ビット2:出力レベルセット A1(TOA1)

タイマ出力 ($TIOCA_1$) の値を設定します。

ビット2				
TOA1		説	明	
0	TIOCA₁は0出力			(初期値)
1	TIOCA ₁ は1出力			

ビット1:出力レベルセット B0(TOB0)

タイマ出力 (TIOCB₀) の値を設定します。

ビット1				
TOB0		説	明	
0	TIOCB₀は0出力			(初期値)
1	TIOCB₀は1出力			

ビット0:出力レベルセット A0(TOA0)

タイマ出力 ($TIOCA_0$) の値を設定します。

ビット0				
TOA0		説	明	
0	TIOCA。は 0 出力			(初期値
1	TIOCA。は1出力			

9.3 CPU とのインタフェース

9.3.1 16 ビットアクセス可能なレジスタ

16TCNT、GRA、GRB は 16 ビットのレジスタです。これらのレジスタは、CPU と内部 16 ビットデータバスで接続されており、ワード単位のリード / ライトが可能です。また、バイト単位のリード / ライトもできます。

16TCNT に対してワード単位のリード / ライトを行った場合の動作を図 9.4、図 9.5 に示します。

また、16TCNTH、16TCNTL に対してバイト単位のリード / ライトを行った場合の動作を図 9.6、図 9.7、図 9.8、図 9.9 に示します。




図 9.4 16TCNT のアクセス動作 [CPU 16TCNT (ワード)]




図 9.5 16TCNT のアクセス動作 [16TCNT CPU (ワード)]




図 9.6 16TCNTH のアクセス動作 [CPU 16TCNTH (上位バイト)]




図 9.7 16TCNTL のアクセス動作 [CPU 16TCNTL (下位バイト)]




図 9.8 16TCNTH のアクセス動作 [16TCNTH CPU (上位バイト)]




図 9.9 16TCNTL のアクセス動作 [16TCNTL CPU(下位バイト)]

9.3.2 8 ビットアクセスのレジスタ

16TCNT、GR 以外のレジスタは 8 ビットのレジスタです。これらのレジスタは、CPU と内部 8 ビットデータバスで接続されています。

16TCR に対してバイト単位のリード / ライトを行った場合の動作を図 9.10、図 9.11 に示します。

なお、ワードサイズの転送命令を実行するとバイト単位2回の転送が行われます。




図 9.10 16TCR のアクセス動作 [CPU 16TCR]




図 9.11 16TCR のアクセス動作 [16TCR CPU]

9.4 動作説明

9.4.1 概要

以下に各モードの動作概要を示します。

(1)通常動作

各チャネルには、16TCNT と GR があります。16TCNT は、アップカウント動作を行い、フリーランニング動作、周期カウント動作、または外部イベントカウント動作が可能です。 GRA、GRB は、それぞれインプットキャプチャレジスタまたはアウトプットコンペアレジスタとして使用することができます。

(2)同期動作

同期動作を設定したチャネルの16TCNT は、同期プリセット動作を行います。すなわち、同期動作に設定されたチャネルのうち任意の16TCNTを書き換えると他のチャネルの16TCNTも同時に書き換えられます。また、同期動作に設定された複数のチャネルの16TCRのCCLR1、CCLR0ビットの設定により、16TCNTの同期クリアが可能です。

(3) PWM モード

TIOCA 端子から PWM 波形を出力するモードです。コンペアマッチ A により 1 出力、コンペアマッチ B により 0 出力となります。GRA、GRB の設定により、デューティ $0 \sim 100\%$ の PWM 波形を出力できます。PWM モードに設定すると当該チャネルの GRA、GRB は自動的にアウトプットコンペアレジスタとして機能します。

(4)位相計数モード

TCLKA、TCLKB 端子から入力される 2 つのクロックの位相差を検出して、16TCNT2 をアップ / ダウンカウント動作させるモードです。位相計数モードに設定すると、TCLKA、 TCLKB 端子はクロック入力となり、また 16TCNT2 はアップ / ダウンカウント動作を行います。

9.4.2 基本機能

(1) カウンタの動作

タイマスタートレジスタ (TSTR) の STR0 ~ STR2 ビットを 1 にセットすると、対応するチャネルの 16TCNT はカウント動作を開始します。フリーランニングカウンタ動作、周期カウンタ動作などが可能です。

(a)カウント動作の設定手順例

カウント動作の設定手順例を図9.12に示します。




図 9.12 カウント動作設定手順例

- (1) 16TCRのTPSC2~TPSC0ビットでカウンタクロックを選択してください。外部クロックを選択した場合は、16TCRのCKEG1、CKEG0ビットで外部クロックのエッジを選択してください。
- (2) 周期カウント動作の場合、16TCRの CCLR1、CCLR0 ビットで 16TCNT を GRA のコンペアマッチでクリアするか、GRB のコンペアマッチでクリアするかを選択してください。
- (3) (2)で選択した GRA または GRB を、TIOR によりアウトプットコンペアレジスタに設定してください。
- (4) (2)で選択した GRA または GRB に周期を設定してください。
- (5) TSTRのSTRビットを1にセットしてカウント動作を開始してください。

(b) フリーランニングカウント動作と周期カウント動作

チャネル $0\sim2$ のカウンタ (16TCNT) はリセット直後は、すべてフリーランニングカウンタの設定となっており、TSTR の対応するビットを1 にセットするとフリーランニングカウンタとしてアップカウント動作を開始します。16TCNT がオーバフロー(H'FFFF H'0000)すると TISRC の OVF フラグが1 にセットされます。16TCNT はオーバフロー後、H'0000 から再びアップカウント動作を継続します。

フリーランニングカウンタの動作を図9.13に示します。





図 9.13 フリーランニングカウンタの動作

16TCNT のクリア要因にコンペアマッチを選択したときは、当該チャネルの 16TCNT は周期カウント動作を行います(周期設定用の GRA または GRB をアウトプットコンペアレジスタに設定し、16TCR の CCLR1、CCLR0 ビットにより、コンペアマッチによるカウンタクリアを選択します)。設定後、TSTR の対応するビットを 1 にセットすると周期カウンタとしてアップカウント動作を開始します。カウント値が GRA/GRB の値と一致するとTISRA/TISRB の IMFA/IMFB フラグが 1 にセットされ、16TCNT は H'0000 にクリアされます。

このとき、対応する TISRA/TISRB の IMIEA/IMIEB ビットが 1 ならば、CPU に割り込みを要求します。16TCNT はコンペアマッチ後、H'0000 から再びアップカウント動作を継続します。






図 9.14 周期カウンタの動作

(c) 16TCNT のカウントタイミング

(1) 内部クロック動作の場合

16TCR の TPSC2 ~ TPSC0 ビットにより、システムクロック () またはシステムクロックを分周した 3 種類のクロック (/2、 /4、 /8) が選択できます。

このときのタイミングを図9.15に示します。




図 9.15 内部クロック動作時のカウントタイミング

(2) 外部クロック動作の場合

16TCRのTPSC2~TPSC0ビットにより、外部クロック入力端子(TCLKA~TCLKD)を、またCKEG1、CKEG0ビットにより検出エッジを選択できます。外部クロックの検出は立ち上がりエッジ/立ち下がりエッジ/両エッジの選択が可能です。

なお、外部クロックのパルス幅は、単エッジの場合は1.5システムクロック以上、両エッジの場合は2.5システムクロック以上必要です。これ以下のパルス幅では正しく動作しませんので注意してください。

立ち上がり/立ち下がりの両エッジ検出時のタイミングを図9.16に示します。




図 9.16 外部クロック動作時のカウントタイミング(両エッジ検出の場合)

(2) コンペアマッチによる波形出力機能

16 ビットタイマチャネル0、1 は、コンペアマッチ A、B により対応する TIOCA、TIOCB 端子から0 出力/1 出力/トグル出力を行うことができます。

チャネル2は0出力/1出力のみ可能です。

(a) コンペアマッチによる波形出力動作の設定手順例

コンペアマッチによる波形出力動作の設定手順例を図 9.17 に示します。




図 9.17 コンペアマッチによる波形出力動作例

(b)波形出力動作例

0出力 / 1出力の例を図 9.18に示します。

16TCNT フリーランニングカウント動作、またコンペアマッチ A により 0 出力、コンペアマッチ B により 1 出力となるように設定した場合の例です。設定したレベルと端子のレベルが一致した場合には、端子のレベルは変化しません。




図 9.18 0 出力、1 出力の動作例 (TOA=1,TOB=0 の場合)

トグル出力の例を図 9.19 に示します。

16TCNT を周期カウント動作(コンペアマッチ B でカウンタクリア)に、コンペアマッチ A、B ともトグル出力となるように設定した場合の例です。




図 9.19 トグル出力の動作例 (TOA=1,TOB=0 の場合)

(c) アウトプットコンペア出力タイミング

コンペアマッチ信号は、16TCNT と GR が一致した最後のステート(16TCNT が一致したカウント値を更新するタイミング)で発生します。コンペアマッチ信号が発生したとき、TIOR で設定される出力値がアウトプットコンペア出力端子(TIOCA、TIOCB)に出力されます。16TCNT と GR が一致した後、16TCNT 入力クロックが発生するまでコンペアマッチ信号は発生しません。

アウトプットコンペア出力タイミングを図 9.20 に示します。




図 9.20 アウトプットコンペア出力タイミング

(3) インプットキャプチャ機能

インプットキャプチャ / アウトプットコンペア端子 (TIOCA、TIOCB)の入力エッジを 検出して 16TCNT の値を GR に転送することができます。検出エッジは立ち上がりエッジ / 立ち下がりエッジ / 両エッジから選択できます。

インプットキャプチャ機能を利用することで、パルス幅や周期の測定を行うことができます。

(a) インプットキャプチャ動作の設定手順例

インプットキャプチャ動作の設定手順例を図9.21に示します。



図 9.21 インプットキャプチャ動作の設定手順例

(b) インプットキャプチャ動作例

インプットキャプチャ動作例を図9.22に示します。

TIOCA端子のインプットキャプチャ入力エッジは立ち上がり/立ち下がりの両エッジ、また TIOCB 端子のインプットキャプチャ入力エッジは立ち下がりエッジを選択し、16TCNT は GRB のインプットキャプチャでカウンタクリアされるように設定した場合の例です。




図 9.22 インプットキャプチャ動作例

(c) インプットキャプチャ信号タイミング

インプットキャプチャ入力は、TIOR の設定により立ち上がりエッジ / 立ち下がりエッジ / 両エッジの選択ができます。

立ち上がりエッジを選択した場合のタイミングを図9.23に示します。

インプットキャプチャ入力信号のパルス幅は、単エッジの場合は 1.5 システムクロック 以上、両エッジの場合は 2.5 システムクロック以上必要です。




図 9.23 インプットキャプチャ入力信号タイミング

9.4.3 同期動作


同期動作は、複数の 16TCNT の値を同時に書き換えることができます(同期プリセット)。また、16TCR の設定により複数の 16TCNT を同時にクリアすることができます(同期クリア)。

同期動作により、1 つのタイムベースに対してジェネラルレジスタを増加することができます。

チャネル0~2はすべて同期動作の設定が可能です。

(1) 同期動作の設定手順例

同期動作の設定手順例を図9.24に示します。



- (1) 同期動作に設定するチャネルに対応したTSNCのSYNCビットを1にセットしてください。
- (2) 同期動作に設定したチャネルのいずれかの16TCNTにライトすると、他の16TCNTにも同じ値が同時にライトされます。
- (3) 16TCRのCCLR1、CCLR0ビットにより、コンペアマッチ / インプットキャプチャでカウンタクリアするように設定してください。
- (4) 16TCRのCCLR1、CCLR0ビットにより、カウンタクリア要因を同期クリアに設定してください。
- (5) TSTRのSTRビットを1にセットして、16TCNTのカウント動作を開始してください。

図 9.24 同期モード設定手順例

(2)同期動作例

同期動作例を図9.25に示します。

チャネル $0\sim2$ を同期動作かつ PWM モードに設定し、チャネル0 のカウンタクリア要因を GRB0 のコンペアマッチ、またはチャネル1、2 のカウンタクリア要因を同期クリアに 設定した場合の例です。

このとき、チャネル $0\sim 2$ の 16TCNT は同期プリセット、GRB0 のコンペアマッチによる同期クリア動作を行い、3 相の PWM 波形を $TIOCA_0$ 、 $TIOCA_1$ 、 $TIOCA_2$ 端子から出力します。

PWM モードについては「9.4.4 PWM モード」を参照してください。




図 9.25 同期動作例

9.4.4 PWM **モード**

PWM モードは GRA と GRB をペアで使用し、TIOCA 出力端子より PWM 波形を出力します。GRA には PWM 波形の 1 出力タイミングを設定し、GRB には PWM 波形の 0 出力タイミングを設定します。

GRA と GRB のいずれかのコンペアマッチを 16TCNTのカウンタクリア要因とすることにより、デューディ $0 \sim 100\%$ の PWM 波形を TIOCA 端子より出力することができます。 チャネル $0 \sim 2$ はすべて PWM モードの設定が可能です。

PWM 出力端子とレジスタの対応を表 9.4 に示します。GRA と GRB の設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

表 9.4 PWM 出力端子とレジスタの組み合わせ

チャネル	出力端子	1 出力	0 出力
0	TIOCA	GRA0	GRB0
1	TIOCA ₁	GRA1	GRB1
2	TIOCA ₂	GRA2	GRB2

(1) PWM モードの設定手順例

PWM モードの設定手順例を図 9.26 に示します。




図 9.26 PWM モードの設定手順

(2) PWM モードの動作例

PWM モードの動作例を図 9.27 に示します。

PWM モードに設定すると TIOCA 端子は出力端子となり、GRA のコンペアマッチで 1 出力、GRB のコンペアマッチで 0 出力となります。

16TCNT のカウンタクリア要因を、GRA、GRB のコンペアマッチとした場合の例です。 同期動作またはフリーランニングカウント動作も使用できます。




図 9.27 PWM モードの動作例

PWM モードで、デューティ 0%、デューティ 100%の PWM 波形を出力する例を図 9.28 に示します。

カウンタクリア要因を GRB のコンペアマッチに設定し、GRA の設定値 > GRB の設定値 としたとき、PWM 波形はデューティ 0%となります。また、カウンタクリア要因を GRA のコンペアマッチに設定し、GRB の設定値 > GRA の設定値としたとき PWM 波形はデューティ 100%となります。




図 9.28 PWM モードの動作例

9.4.5 位相計数モード

位相計数モードは、2本の外部クロック入力(TCLKA、TCLKB 端子)の位相差を検出し、16TCNT2をアップ / ダウンカウントします。

位相計数モードに設定すると、16TCR2 の TPSC2 ~ TPSC0 ビット、CKEG1、CKEG0 ビットの設定にかかわらず TCLKA、TCLKB 端子は自動的に外部クロック入力端子として機能し、また 16TCNT2 はアップ / ダウンカウンタとなります。ただし、16TCR2 の CCLR1、CCLR0 ビット、TIOR2、TISRA、TISRB、TISRC、TSTR の STR2 ビット、GRA2、GRB2は有効ですので、インプットキャプチャ / アウトプットコンペア機能や割り込み要因は使用することができます。

位相計数モードはチャネル2のみが持つ機能です。

(1) 位相計数モードの設定手順例

位相計数モードの設定手順例を図 9.29 に示します。




図 9.29 位相計数モードの設定手順例

(2) 位相計数モードの動作例

位相計数モードの動作例を図 9.30 に、16TCNT2 のアップ / ダウンカウント条件を表 9.5 にそれぞれ示します。

位相計数モードでは、TCLKA、TCLKB 端子の立ち上がり() / 立ち下がり() の 両エッジでカウントされます。このとき、TCLKA、TCLKB の位相差およびオーバラップ はそれぞれ 1.5 ステート以上、パルス幅は 2.5 ステート以上必要です。




図 9.30 位相計数モードの動作例

表 9.5 アップ / ダウンカウント条件

カウント方向		アップカ	コウント			ダウンカ	カウント	
TCLKB	_ ★↑	High	₹↓	Low	High	₹↓	Low	_ ↑
TCLKA	Low	<u></u> ▲↑	High	₹↓	₹↓	Low	_ ★↑	High




図 9.31 位相計数モード時の位相差、オーバラップおよびパルス幅

9.4.6 16 ビットタイマ出力初期値の設定

16 ビットタイマ出力は、TOLR の設定により、タイマカウント動作起動時の出力の初期値を任意に設定することができます。

図 9.32 に TOLR による出力初期値設定タイミングを示します。

なお、TOLRへのライトは必ず対応するTSTRのビットが0の時に行ってください。




図 9.32 TOLR へのライトによる 16 ビットタイマ出力初期値設定タイミング

9.5 割り込み

16 ビットタイマの割り込み要因には、インプットキャプチャ/コンペアマッチ割り込み、 オーバフロー割り込みの2種類があります。

9.5.1 ステータスフラグのセットタイミング

(1) コンペアマッチ時の IMFA、IMFB フラグのセットタイミング

IMF フラグは、GR と 16TCNT が一致したときに発生するコンペアマッチ信号により 1 にセットされます。コンペアマッチ信号は、一致した最後のステート (16TCNT が一致したカウント値を更新するタイミング)で発生します。したがって、16TCNT と GR が一致した後、16TCNT 入力クロックが発生するまでコンペアマッチ信号は発生しません。

図 9.33 に IMF フラグのセットタイミングを示します。




図 9.33 コンペアマッチ時の IMFA、IMFB フラグのセットタイミング

(2) インプットキャプチャ時の IMFA、IMFB フラグのセットタイミング

インプットキャプチャ信号の発生により IMF フラグは 1 にセットされ、同時に 16TCNT の値が対応する GR に転送されます。

このタイミングを図9.34に示します。




図 9.34 インプットキャプチャ時の IMFA、IMFB フラグのセットタイミング

(3) オーバフローフラグ (OVF) のセットタイミング

OVF フラグは、16TCNT がオーバフロー(HFFFF H'0000) したとき、またはアンダフロー(H'0000 HFFFF) したときに1にセットされます。

このタイミングを図 9.35 に示します。




図 9.35 OVF のセットタイミング

9.5.2 ステータスフラグのクリアタイミング

ステータスフラグは CPUが1 の状態をリードした後0をライトするとクリアされます。 このタイミングを図 9.36 に示します。




図 9.36 ステータスフラグのクリアタイミング

9.5.3 割り込み要因

16 ビットタイマは各チャネルごとにコンペアマッチ / インプットキャプチャ A 割り込み、コンペアマッチ / インプットキャプチャ B 割り込み、およびオーバフロー割り込みを持っています。これら 3 種類計 9 本の割り込みは、それぞれ独立のベクタアドレスが割り付けられています。割り込み要求フラグが 1 にセットされているとき、当該割り込みが要求されます。

チャネル間の優先順位は、IPRAにより変更可能です。詳細は「第5章 割り込みコントローラ」を参照してください。

16 ビットタイマの割り込み要因を表 9.6 に示します。

チャネル	割り込み要因	内容	優先順位*
0	IMIA0	コンペアマッチ / インプットキャプチャA0	高
	IMIB0	コンペアマッチ / インプットキャプチャB0	★
	OVI0	オーバフロー0	
1	IMIA1	コンペアマッチ / インプットキャプチャA1	
	IMIB1	コンペアマッチ / インプットキャプチャB1	
	OVI1	オーバフロー1	
2	IMIA2	コンペアマッチ / インプットキャプチャA2	
	IMIB2	コンペアマッチ / インプットキャプチャB2	
	OVI2	オーバフロー2	低

表 9.6 16 ビットタイマ割り込み要因

【注】* リセット直後の初期状態について示しています。チャネル間の優先順位は IPRA により変更可能です。

9.6 使用上の注意

16ビットタイマの動作中、次のような競合や動作が起こりますので、注意してください。

(1) 16TCNT のライトとクリアの競合

16TCNT のライトサイクル中の T_3 ステートで、カウントクリア信号が発生すると、 16TCNT への書き込みサイクルは行われず 16TCNT のクリアが優先されます。 このタイミングを図 9.37 に示します。




図 9.37 16TCNT のライトとクリアの競合

(2) 16TCNT のワードライトとカウントアップの競合

16 T C N T のワードライトサイクル中の T_3 ステートでカウントアップが発生しても、カウントアップされずカウンタライトが優先されます。

このタイミングを図 9.38 に示します。




図 9.38 16TCNT のワードライトとカウントアップの競合

(3) 16TCNT のバイトライトとカウントアップの競合

16TCNT のバイトライトサイクル中の T_2 ステートまたは T_3 ステートでカウントアップ が発生しても、ライトを行った側のバイトデータはカウントアップされず、カウンタライトが優先されます。ライトを行わなかった側のバイトデータもカウントアップされずライトする前の内容となります。

このタイミングを図 9.39 に示します。

16 T C N T H のバイトライトサイクル中の T_2 ステートでカウントアップが発生した場合の例です。




図 9.39 16TCNT のバイトライトとカウントアップの競合

(4) GR のライトとコンペアマッチの競合

GR のライトサイクル中の T_3 ステートでコンペアマッチが発生しても、GR のライトが優先され、コンペアマッチ信号は禁止されます。

このタイミングを図 9.40 に示します。




図 9.40 GR のライトとコンペアマッチの競合

(5) 16TCNT のライトとオーバフロー / アンダフローとの競合

16TCNT のライトサイクル中の T_3 ステートでオーバフローが発生した場合、カウントアップされずカウンタライトが優先されます。このとき OVF フラグは 1 にセットされます。アンダフローの場合も同様です。

このタイミングを図9.41に示します。




図 9.41 16TCNT のライトとオーバフローの競合

(6) GR のリードとインプットキャプチャの競合

GR のリードサイクル中の T_3 ステートで、インプットキャプチャ信号が発生すると、リードされるデータはインプットキャプチャ転送前のデータです。

このタイミングを図 9.42 に示します。




図 9.42 GR のリードとインプットキャプチャの競合

(7) インプットキャプチャによるカウンタクリアとカウントアップの競合

インプットキャプチャ信号とカウントアップ信号が同時に発生すると、カウントアップされずインプットキャプチャによるカウンタクリアが優先されます。 GR にはカウンタクリア前の 16TCNT の内容が転送されます。

このタイミングを図 9.43 に示します。




図 9.43 インプットキャプチャによるカウンタクリアとカウントアップの競合

(8) GR のライトとインプットキャプチャの競合

GR のライトサイクル中の T_3 ステートで、インプットキャプチャ信号が発生すると、GR への書き込みは行われず、インプットキャプチャが優先されます。

このタイミングを図 9.44 に示します。




図 9.44 GR のライトとインプットキャプチャの競合

(9) 周期設定上の注意事項

コンペアマッチによるカウンタクリアを設定した場合、16TCNT は GR の値と一致した 最後のステート(16TCNT が一致したカウント値を更新するタイミング)でクリアされま す。このため、実際のカウンタ周波数は次の式のようになります。

 $f = \frac{1}{(N+1)}$

(f:カウンタ周波数、:動作周波数、N:GRの設定値)

(10) 同期動作時のライト動作に関する注意事項

同期動作を設定した状態で、16TCNTのバイトライトを行った場合、同期しているすべてのカウンタはアドレスで指定した16TCNTと、16ビットすべて同じ値となります。

(例)チャネル1、2を同期モードで指定した場合 ・チャネル1 / チャネル2へのバイトライト

	チャネル1上位へ		
16TCNT1 W X	Aをバイトライト ────	16TCNT1 A	X
16TCNT2 Y Z		16TCNT2 A	X
上位バイト 下位バイト	チャネル2下位へ	上位バイト	下位バイト
	Aをバイトライト →	16TCNT1 Y	А
		16TCNT2 Y	А
		上位バイト	下位バイト
・チャネル1 / チャネル2	2へのワードライ	+	
16TCNT1 W X		16TCNT1 A	В
16TCNT2 Y Z	チャネル1または チャネル2へAB	16TCNT2 A	В
上位バイト 下位バイト	をワードライト	上位バイト	下位バイト

(11) 16 ビットタイマの動作モード一覧

表 9.7(a) 16 ビットタイマの動作モード (チャネル 0)

					レジスタ設定				
重	動作モード	DNSL		TMDR		TIOR0	R0	16TCR0	SRO
		同期動作	MDF	FDIR	PWM	IOA	IOB	クリア選択	クロック選択
	同期プリセット	SYNC0=1			0	0		0	0
<u></u>	PWMモ-ド	\bigcirc			PWM0=1		*	\circ	0
\vdash \sqcap	アウトブット コンペアA機能	0			PWM0=0	IOA2=0 他任意		0	0
ΡП	アウトブット コンペアB機能	0			0	0	IOB2=0 他任意	0	0
∠ #	インブット キャプチャA機能	0			PWM0=0	IOA2=1 他任意		0	0
∠ #	インブット キャプチャB 機能	\circ			PWM0=0	0	IOB2=1 他任意	0	0
カウ	コンペアマッチ/インプットキャプチャAでクリア	0			0	0		CCLR1=0 CCLR0=1	0
ンク	, コンペアマッチ/イン プットキャプチャBでクリア	\bigcirc			\circ	\circ	\bigcirc	CCLR1=1 CCLR0=0	0
*********	同期クリア	SYNC0=1			0	\circ	\bigcirc	CCLR1=1 CCLR0=1	0

【記号説明】

:設定可能(有効)です。 :設定は当該動作モードに影響しません。

【注】* PWMモードでは、インプットキャプチャ機能は使用できません。また、コンペアマッチAとコンペアマッチBが同時に発生した場合、

コンペアマッチ信号は禁止されます。

表 9.7 (b) 16 ビットタイマの動作モード (チャネル1)

					レジスタ設定				
動作	動作モード	TSNC		TMDR		TIOR1		16T	16TCR1
	•	同期動作	MDF	FDIR	PWM	IOA	IOB	クリア選択	クロック選択
	同期プリセット	SYNC1=1			0	0		0	0
PW	PWMモ− ド	0			PWM1=1		*	0	0
F. U	アウトプット コンペアA機能	0			PWM1=0	IOA2=0 他任意	0	0	
<u>Г</u> Ц	アウトブット コンペアB機能	0			0	0	IOB2=0 他任意	0	0
\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	インブット キャプチャA機能	0			PWM1=0	IOA2=1 他任意		0	0
 	インブット キャプチャB機能	0			PWM1=0	0	IOB2=1 他任意	0	0
もひ;	コンペアマッチ / インプッットキャプチャAでクリア	0			0	0		CCLR1=0 CCLR0=1	0
クリア ノタ	コンペアマッチ / インプットキャプチャBでクリア	0			\circ	\circ	\bigcirc	CCLR1=1 CCLR0=0	\circ
、 黎怨	同期クリア	SYNC1=1			0	0		CCLR1=1 CCLR0=1	0

【記号説明】

:設定可能(有効)です。 :設定は当該動作モードに影響しません。

【注】* PWMモードでは、インプットキャブチャ機能は使用できません。また、コンペアマッチAとコンペアマッチBが同時に発生した場合、

コンペアマッチ信号は禁止されます。

表 9.7(c) 16 ビットタイマの動作モード (チャネル2)

					レジスタ設定				
重	動作モード	TSNC		TMDR		DIT	TIOR2	16T	16TCR2
		同期動作	MDF	FDIR	PWM	IOA	IOB	クリア選択	クロック選択
	同期プリセット	SYNC2=1				0	0	0	0
۵	PWMモード				PWM2=1		*	0	0
FL	アウトプット コンペアA機能				PWM2=0	IOA2=0 他任意	0	0	0
ΡП	アウトプット コンペアB機能		0			0	IOB2=0 他任意	0	0
\ \ \	インプット キャプチャA機能				PWM2=0	IOA2=1 他任意	0	0	0
/#	インプット キャプチャB機能				PWM2=0	0	IOB2=1 他任意	0	0
 \t\D\	コンペアマッチ / インプ ットキャプチャAでクリア				0	0	0	CCLR1=0 CCLR0=1	0
クリト バク	クタ コンペアマッチ / インブ リ ットキャプチャBでクリア	\bigcirc	\bigcirc		\bigcirc	\circ	\circ	CCLR1=1 CCLR0=0	\circ
 黎	同期クリア	SYNC2=1	\bigcirc		\bigcirc	\circ	\circ	CCLR1=1 CCLR0=1	\circ
Œ	位相計数モード	\bigcirc	MDF=1	\circ	\bigcirc	\circ	\circ	\bigcirc	

【記号説明】

:設定可能(有効)です。 :設定は当該動作モードに影響しません。

【注】* PWMモードでは、インブットキャブチャ機能は使用できません。また、コンペアマッチAとコンペアマッチBが同時に発生した場合、

コンペアマッチ信号は禁止されます。

10. 8 ビットタイマ

第10章 目次

概要		427
10.1.1	特長	427
10.1.2	ブロック図	428
10.1.3	端子構成	429
10.1.4	レジスタ構成	430
各レジスタの説明	月	431
10.2.1	タイマカウンタ (8TCNT)	431
10.2.2	タイムコンスタントレジスタ A (TCORA)	432
10.2.3	タイムコンスタントレジスタB (TCORB)	433
10.2.4	タイマコントロールレジスタ (8TCR)	433
10.2.5	タイマコントロール / ステータスレジスタ (8TCSR)	436
CPU とのインタフ	フェース	441
10.3.1	8 ビットレジスタ	441
動作説明		443
10.4.1	8TCNT のカウントタイミング	443
10.4.2	コンペアマッチタイミング	444
10.4.3	インプットキャプチャ信号タイミング	446
10.4.4	ステータスフラグのセットタイミング	447
10.4.5	カスケード接続時の動作	448
10.4.6	インプットキャプチャの設定	451
割り込み		453
10.5.1	割り込み要因	453
10.5.2	A/D 変換の起動	453
8 ビットタイマの	使用例	454
使用上の注意		455
10.7.1	8TCNT のライトとクリアの競合	455
10.7.2	8TCNT のライトとカウントアップの競合	456

10.7.3	TCOR のライトとコンペアマッチの競合	457
10.7.4	TCOR のリードとインプットキャプチャの競合	458
10.7.5	インプットキャプチャによるカウンタクリアとカウントアップの競合	458
10.7.6	TCOR のライトとインプットキャプチャの競合	459
10.7.7	16 ビットカウントモード(カスケード接続時)の 8TCNT のバイトライト	٢
	カウントアップの競合	460
10.7.8	コンペアマッチ A、B の競合	460
10.7.9	内部クロックの切り替えと 8TCNT の動作	461

10.1 概要

本 LSI は、8 ビットのカウンタをベースにした 4 チャネルの 8 ビットタイマ (TMR0、TMR1、TMR2、TMR3)を内蔵しています。4 チャネルの 8 ビットタイマには、それぞれタイマカウンタ(8TCNT)のほかに 8 ビットのタイムコンスタントレジスタ A、B(TCORA、TCORB)があり、8TCNTとTCORA、TCORBの値の一致によるコンペアマッチ信号により、任意のデューティ比のパルス出力など、多機能タイマとして種々の応用が可能です。

10.1.1 特長

4種類のカウンタ入力クロックを選択可能

・3 種類の内部クロック (/8、 /64、 /8192) と、外部クロックのうちから 選択できます (外部イベントのカウントが可能)。

カウンタのクリア指定が可能

- ・コンペアマッチ A、B、またはインプットキャプチャ B のうちから選択できます。 2 つのコンペアマッチ信号の組み合わせでタイマ出力を制御
 - ・独立に動作可能な 2 つのコンペアマッチ信号の組み合わせによって、任意のデューティのパルス出力や PWM 出力などの種々の応用が可能です。

コンペアマッチによる A/D 変換器の起動が可能

2 チャネルのカスケード接続が可能

- ・チャネル 0 を上位、チャネル 1 を下位とする 16 ビットタイマとして動作可能です (16 ビットカウントモード)。
- ・チャネル2を上位、チャネル3を下位とする16ビットタイマとして動作可能です (16ビットカウントモード)。
- ・チャネル 1 はチャネル 0 のコンペアマッチをカウント可能です(コンペアマッチカウントモード)。
- ・チャネル 3 はチャネル 2 のコンペアマッチをカウント可能です(コンペアマッチカウントモード)。

インプットキャプチャ機能を設定可能

・8 ビット / 16 ビットのインプットキャプチャ動作が可能です。

12種類の割り込み要因

・コンペアマッチ×4要因、コンペアマッチ / インプットキャプチャ×4要因、オーバフロー×4要因の計 12要因があります。

コンペアマッチ割り込みのうち 2 要因とコンペアマッチ / インプットキャプチャ 兼用割り込みのうち 2 要因は、独立した割り込みベクタを持っています。残りの コンペアマッチ割り込み、コンペアマッチ / インプットキャプチャ兼用割り込み、オーバフロー割り込みは、2 要因で 1 つの割り込みベクタを持っています。

10.1.2 ブロック図

8 ビットタイマのブロック図を図 10.1 に示します。8 ビットタイマは2 チャネルのグループ0(チャネル0、チャネル1)およびグループ1(チャネル2、チャネル3)に分割されています。




図 10.1 8 ビットタイマのブロック図 (2 チャネル分: グループ 0 の場合)

10.1.3 端子構成

8ビットタイマの入出力端子を表10.1に示します。

表 10.1 端子構成

グループ	チャネル	名 称	略称	入出力	機能
0	0	タイマ出力端子	TMO₀	出力	コンペアマッチ出力
		タイマクロック入力端子	TCLKC	入力	カウンタ外部クロック入力
	1	タイマ入出力端子	TMIO₁	入出力	コンペアマッチ出力 / インプ
					ットキャプチャ入力
		タイマクロック入力端子	TCLKA	入力	カウンタ外部クロック入力
1	2	タイマ出力端子	TMO ₂	出力	コンペアマッチ出力
		タイマクロック入力端子	TCLKD	入力	カウンタ外部クロック入力
	3	タイマ入出力端子	TMIO ₃	入出力	コンペアマッチ出力 / インプ
					ットキャプチャ入力
		タイマクロック入力端子	TCLKB	入力	カウンタ外部クロック入力

10.1.4 レジスタ構成

8ビットタイマのレジスタ構成を表10.2に示します。

表 10.2 レジスタ構成

チャネル	アドレス*1	名 称	略称	R/W	初期値
0	H'FFF80	タイマコントロールレジスタ 0	8TCR0	R/W	H'00
	H'FFF82	タイマコントロール / ステータスレジスタ 0	8TCSR0	R/(W)*2	H'00
	H'FFF84	タイムコンスタントレジスタ A 0	TCORA0	R/W	H'FF
	H'FFF86	タイムコンスタントレジスタB0	TCORB0	R/W	H'FF
	H'FFF88	タイマカウンタ 0	8TCNT0	R/W	H'00
1	H'FFF81	タイマコントロールレジスタ 1	8TCR1	R/W	H'00
	H'FFF83	タイマコントロール / ステータスレジスタ 1	8TCSR1	R/(W) *2	H'00
	H'FFF85	タイムコンスタントレジスタA1	TCORA1	R/W	H'FF
	H'FFF87	タイムコンスタントレジスタ B1	TCORB1	R/W	H'FF
	H'FFF89	タイマカウンタ 1	8TCNT1	R/W	H'00
2	H'FFF90	タイマコントロールレジスタ 2	8TCR2	R/W	H'00
	H'FFF92	タイマコントロール / ステータスレジスタ 2	8TCSR2	R/(W)*2	H'10
	H'FFF94	タイムコンスタントレジスタ A 2	TCORA2	R/W	H'FF
	H'FFF96	タイムコンスタントレジスタB2	TCORB2	R/W	H'FF
	H'FFF98	タイマカウンタ 2	8TCNT2	R/W	H'00
3	H'FFF91	タイマコントロールレジスタ 3	8TCR3	R/W	H'00
	H'FFF93	タイマコントロール / ステータスレジスタ 3	8TCSR3	R/(W) *2	H'00
	H'FFF95	タイムコンスタントレジスタ A 3	TCORA3	R/W	H'FF
	H'FFF97	タイムコンスタントレジスタ B3	TCORB3	R/W	H'FF
	H'FFF99	タイマカウンタ 3	8TCNT3	R/W	H'00

【注】 *1 アドバンストモード時のアドレス下位20ビットを示しています。


チャネル0とチャネル1の対応するレジスタは、チャネル0を上位、チャネル1を下位とする16ビットレジスタとして、ワードアクセスすることができます。

また、同様にチャネル2とチャネル3の対応するレジスタは、チャネル2を上位、チャネル3を下位とする16ビットレジスタとして、ワードアクセスすることができます。

^{*2} ビット7~5は、フラグをクリアするための0ライトのみ可能です。

10.2 各レジスタの説明

10.2.1 タイマカウンタ(8TCNT)



8TCNT はそれぞれ 8 ビットのリード / ライト可能なアップカウンタで、入力する内部または外部クロックによってカウントアップされます。入力するクロックは、8TCR の CKS2~CKS0 ビットで選択します。8TCNT の値は、CPU から常にリード / ライト可能です。

8TCNT0 と 8TCNT1 および 8TCNT2 と 8TCNT3 を 1本の 16ビットレジスタとしてワードアクセスすることも可能です。


8TCNT は、インプットキャプチャ信号またはコンペアマッチ信号によりクリアすることができます。いずれの信号でクリアするかは、8TCR の CCLR1、CCLR0 ビットで選択します。

また、8TCNT がオーバフロー (HFF H'00) すると、8TCSR の OVF が 1 にセットされます。

8TCNTは、リセットまたはスタンバイモード時にH'00にイニシャライズされます。

10.2.2 タイムコンスタントレジスタA (TCORA)

TCORA はそれぞれ 8 ビットのリード / ライト可能なレジスタです。




TCORA0、TCORA1 および TCORA2、TCORA3 を 1 本の 16 ビットレジスタとしてワードアクセスすることも可能です。


TCORA と 8TCNT の値は常に比較されており、両者の値が一致すると 8TCSR の CMFA が 1 にセットされます。

また、この一致による信号(コンペアマッチ)と 8TCSR の OS1、OS0 ビットの設定により、タイマ出力を自由に制御することができます。

TCORA は、リセットまたはスタンバイモード時に HFF にイニシャライズされます。

10.2.3 タイムコンスタントレジスタB (TCORB)





TCORB はそれぞれ 8 ビットのリード / ライト可能なレジスタです。TCORB0 と TCORB1 および TCORB2 と TCORB3 を 1 本の 16 ビットレジスタとしてワードアクセスすることも可能です。


TCORB と 8TCNT の値は常に比較されており、両者の値が一致すると 8TCSR の CMFB が 1 にセットされます。また、この一致による信号(コンペアマッチ)と 8TCSR のアウトプット / インプットキャプチャエッジセレクト OIS3、OIS2 ビットの設定により、タイマ出力を自由に制御することができます。

インプットキャプチャとして使用している時は、外部からのインプットキャプチャ信号を検出して、8TCNTの値を格納します。このとき対応する8TCSRのCMFBフラグが1にセットされます。インプットキャプチャ信号の検出エッジは8TCSRにより行います。

TCORB は、リセットまたはスタンバイモード時に HFF にイニシャライズされます。

【注】チャネル 1 およびチャネル 3 を TCORB インプットキャプチャに設定した場合、チャネル 0 およびチャネル 2 のコンペアマッチ B による CMFB フラグのセットは起こりません。

10.2.4 タイマコントロールレジスタ(8TCR)



8TCR はそれぞれ 8 ビットのリード / ライト可能なレジスタで、8TCNT の入力クロックの選択、8TCNT のクリア指定、および各割り込み要求の許可を制御します。

8TCR は、リセットまたはスタンバイモード時に、H'00 にイニシャライズされます。 なお、タイミングについては、「10.4 動作説明」を参照してください。

ビット7:コンペアマッチインタラプトイネーブル B(CMIEB)

8TCSR の CMFB が 1 にセットされたとき、CMFB による割り込み要求 (CMIB) の許可または禁止を選択します。

ビット7	説 明	
CMIEB		
0	CMFBによる割り込み要求(CMIB)を禁止	(初期値)
1	CMFBによる割り込み要求(CMIB)を許可	

ビット6:コンペアマッチインタラプトイネーブル A(CMIEA)

8TCSR の CMFA が 1 にセットされたとき、CMFA による割り込み要求 (CMIA) の許可または禁止を選択します。

ビット6	説明	
CMIEA		
0	CMFA による割り込み要求(CMIA)を禁止	(初期値)
1	CMFA による割り込み要求(CMIA)を許可	

ビット5:タイマオーバフローインタラプトイネーブル(OVIE)

8TCSR の OVF が 1 にセットされたとき、OVF による割り込み要求(OVI)の許可または禁止を選択します。

ビット5	説明	
OVIE		
0	OVF による割り込み要求(OVI)を禁止 (初期値)
1	OVF による割り込み要求(OVI)を許可	

ビット 4、3:カウンタクリア 1、0 (CCLR1、CCLR0)

8TCNT のクリア要因を指定します。クリア要因は、コンペアマッチ A、B またはインプットキャプチャ B から選択します。

ビット4	ビット3	説明
CCLR1	CCLR0	
0	0	クリアを禁止 (初期値)
	1	コンペアマッチ A によりクリア
1	0	コンペアマッチB / インプットキャプチャB によりクリア
	1	インプットキャプチャ B によりクリア

【注】8TCNT1 および 8TCNT3 のカウンタクリア要因を、インプットキャプチャ B に設定した場合、8TCNT0 および 8TCNT2 はコンペアマッチ B によりクリアされません。

ビット2~0:クロックセレクト 2~0(CKS2~CKS0)

8TCNT に入力するクロックを、内部クロックまたは外部クロックから選択します。

内部クロックは、システムクロック()を分周した3種類のクロック(/8、 /64、 /8192)から選択できます。これら内部クロックは、立ち上がりエッジでカウントします。

外部クロックのとき、クロック入力は立ち上がり、立ち下がり、または立ち上がり/立ち下がり両エッジのカウントの3種類から選択できます。

CKS2, CKS1, CKS0 = 1,0,0 の設定の場合、チャネル0 と1 およびチャネル2 と3 でカスケード接続になります。

8TCR0と8TCR2に設定した場合と、8TCR1と8TCR3に設定した場合は、カウントアップのクロックソースが異なります。

フのクロックシースが異なりより。					
ビット2	ビット1	ビット0	説明		
CKS2	CKS1	CKS0			
0	0	0	クロック入力を禁止 (初期値)		
		1	内部クロック: / 8立ち上がりエッジでカウント		
	1	0	内部クロック: / 64 立ち上がりエッジでカウント		
		1	内部クロック: / 8192 立ち上がりエッジでカウント		
1	0	0	チャネル 0 の場合(16 ビットカウントモード):		
			8TCNT1 のオーバフロー信号でカウント* ¹		
			チャネル 1 の場合 (コンペアマッチカウントモード) :		
			8TCNT0 のコンペアマッチ A でカウント*1		
			チャネル 2 の場合(16 ビットカウントモード):		
			8TCNT3 のオーバフロー信号でカウント* ²		
			チャネル 3 の場合 (コンペアマッチカウントモード) :		
	-		8TCNT2 のコンペアマッチ A でカウント* ²		
		1	外部クロック:立ち上がりエッジでカウント		
	1	0	外部クロック∶立ち下がリエッジでカウント		
		1	外部クロック:立ち上がり/立ち下がり両エッジでカウント		

- 【注】 *1 チャネル 0 のクロック入力を 8TCNT1 のオーバフロー信号とし、チャネル 1 のクロック入力を 8TCNT0 のコンペアマッチ信号とすると、カウントアップクロックが発生しません。この設定は行わないでください。
 - *2 チャネル 2 のクロック入力を 8TCNT3 のオーバフロー信号とし、チャネル 3 のクロック入力を 8TCNT2 のコンペアマッチ信号とすると、カウントアップクロックが発生しません。この設定は行わないでください。

10.2.5 タイマコントロール / ステータスレジスタ (8TCSR)

8TCSR0								
ビット:	7	6	5	4	3	2	1	0
	CMFB	CMFA	OVF	ADTE	OIS3	OIS2	OS1	OS0
初期値:	0	0	0	0	0	0	0	0
R/W :	R/(W)*	R/(W)*	R/(W)*	R/W	R/W	R/W	R/W	R/W
8TCSR2								
ビット:	7	6	5	4	3	2	1	0
	CMFB	CMFA	OVF	-	OIS3	OIS2	OS1	OS0
初期値:	0	0	0	1	0	0	0	0
R/W :	R/(W)*	R/(W)*	R/(W)*	-	R/W	R/W	R/W	R/W
8TCSR1、	8TCSR1、8TCSR3							
ビット:	7	6	5	4	3	2	1	0
	CMFB	CMFA	OVF	ICE	OIS3	OIS2	OS1	OS0
初期値:	0	0	0	0	0	0	0	0
R/W :	R/(W)*	R/(W)*	R/(W)*	R/W	R/W	R/W	R/W	R/W

【注】* ビット7~5は、フラグをクリアするための0ライトのみ可能です。

8TCSR は8ビットのレジスタで、コンペアマッチ / インプットキャプチャやタイマオー バフローのステータスの表示、およびコンペアマッチ出力 / インプットキャプチャのエッ ジの選択の制御を行います。

リセットまたはスタンバイモード時に、8TCSR0、8TCSR1、8TCSR3 は H'00 にイニシャライズされます。8TCSR2 は H'10 にイニシャライズされます。

ビット7:コンペアマッチ / インプットキャプチャフラグ B (CMFB)
TCORB のコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット7	説 明
CMFB	
0	[クリア条件] (初期値)
	CMFB=1 の状態で、CMFBをリードした後、CMFBに 0 ライトしたとき
1	[セット条件]
	(1)8TCNT=TCORB になったとき*
	(2)TCORBがインプットキャプチャレジスタとして機能している場合、インプ
	ットキャプチャ信号により 8TCNT の値が TCORB に転送されたとき

【注】 * 8TCSR1、8TCSR3のICE ビットが1のとき、8TCNT0=TCORB0、8TCNT2=TCORB2となってもCMFBフラグはセットされません。

ビット6:コンペアマッチフラグ A(CMFA)

TCORA のコンペアマッチの発生を示すステータスフラグです。

ا الله الله	±₩ □□
ビット6	説明
CMFA	
0	[クリア条件] (初期値)
	CMFA=1 の状態で、CMFAをリードした後、CMFAに 0 をライトしたとき
1	[セット条件]
	8TCNT = TCORA になったとき

ビット5:タイマオーバフローフラグ(OVF)

8TCNTがオーバフロー(H'FF H'00)したことを示すステータスフラグです。

ビット5	説 明
OVF	
0	[クリア条件] (初期値)
	OVF=1の状態で、OVFをリードした後、OVFに0をライトしたとき
1	[セット条件]
	8TCNT が H'FF H'00 になったとき

ビット4: A/D トリガイネーブル (ADTE) (8TCSR0の場合)

ADTE は、ADCR の TRGE との組み合わせにより、コンペアマッチ A または外部トリガによる A/D 変換開始要求の許可または禁止を選択します。

	ビット4	説明
TRGE*	ADTE	
0	0	コンペアマッチ A または外部トリガ端子(ADTRG)入力による A/D
		変換開始要求を禁止(初期値)
	1	コンペアマッチ A または外部トリガ端子(ADTRG)入力による A/D
		変換開始要求を禁止
1	0	外部トリガ端子(ADTRG)入力による A/D 変換開始要求を許可、お
		よびコンペアマッチ A による A/D 変換開始要求を禁止
	1	コンペアマッチ A による A/D 変換開始要求を許可、および外部トリ
		ガ端子(ADTRG)入力による A/D 変換開始要求を禁止

【注】 * TRGE は A/D コントロールレジスタ (ADCR) のビット 7 です。

ビット4:リザーブビット(8TCSR1の場合)

リザーブビットです。リード/ライトは可能です。

ビット4:インプットキャプチャイネーブル(ICE)(8TCSR1、8TCSR3の場合) TCORB1、TCORB3の機能を選択します。

ビット4	説明	
ICE		
0	TCORB1、 TCORB3 はコンペアマッチレジスタ	(初期値)
1	TCORB1、 TCORB3 はインプットキャプチャレジスタ	

8TCSSR1 および8TCSR3のICEビットを1にセットしたときの、チャネル0~3のTCORA、TCORB 各レジスタの動作を下表にまとめます。

表 10.3 8TCSR1 レジスタの ICE ビット = 1 に設定した場合のチャネル 0 とチャネル 1 の 動作

レジスタ	レジスタ機能	ステータスフラグの変化	タイマ出力	割り込み要求
			キャプチャ入力	
TCORA0	コンペアマッチ	コンペアマッチにより 8TCSR0	TMO ₀ から出力制	コンペアマッチにより
_	動作	のCMFA=0 1にセット	御可能	CMIA0 割り込み要求発生
TCORB0	コンペアマッチ	コンペアマッチが発生しても	TMO₀から出力し	コンペアマッチが発生して
	動作	8TCSR0のCMFB=0 1にセッ	ない	も CMIB0 割り込み要求発生
		トされない		しない
TCORA1	コンペアマッチ	コンペアマッチにより 8TCSR1	TMIO₁ はインプット	コンペアマッチにより
	動作	の CMFA=0 1にセット	キャプチャ専用端子	CMIA1 割り込み要求発生
TCORB1	インプット	インプットキャプチャにより	TMIO₁ はインプット	インプットキャプチャによ
	キャプチャ動作	8TCSR1 の CMFB=0 1にセット	キャプチャ専用端子	り CMIB1 割り込み要求発生

表 10.4 8TCSR3 レジスタの ICE ビット = 1 に設定した場合のチャネル 2 とチャネル 3 の動作

レジスタ	レジスタ機能	ステータスフラグの変化	タイマ出力	割り込み要求
			キャプチャ入力	
TCORA2	コンペアマッチ	コンペアマッチにより 8TCSR2	TMO ₂ から出力制	コンペアマッチにより
	動作	のCMFA=0 1にセット	御可能	CMIA2 割り込み要求発生
TCORB2	コンペアマッチ	コンペアマッチが発生しても	TMO₂から出力し	コンペアマッチが発生して
	動作	8TCSR2のCMFB=0 1にセッ	ない	も CMIB2 割り込み要求発生
		トされない		しない
TCORA3	コンペアマッチ	コンペアマッチにより 8TCSR3	TMIO₃ はインプット	コンペアマッチにより
	動作	のCMFA=0 1にセット	キャプチャ専用端子	CMIA3 割り込み要求発生
TCORB3	インプット	インプットキャプチャにより	TMIO ₃ はインプット	インプットキャプチャによ
	キャプチャ動作	8TCSR3 の CMFB=0 1にセット	キャプチャ専用端子	リ CMIB3 割り込み要求発生

ビット 3、2:アウトプット / インプットキャプチャエッジセレクト B3、B2(OIS3、OIS2) OIS3、OIS2 は 8TCSR1 (8TCSR3)の ICE ビットとの組み合わせにより、コンペアマッチ B による出力レベルの選択またはインプットキャプチャ入力の検出エッジの選択をします。

8TCSR1(8TCSR3)のビット4の設定によりTCORB1(TCORB3)の機能が変わります。

8TCSR1	ビット3	ビット2	説 明
(8TCSR3)の			
ICE ビット	OIS3	OIS2	
0	0	0	コンペアマッチ B で変化しない (初期値)
		1	コンペアマッチ B で 0 出力
	1	0	コンペアマッチ B で 1 出力
		1	コンペアマッチ B ごとに反転出力(トグル出力)
1	0	0	立ち上がりエッジで TCORB インプットキャプチャ
		1	立ち下がりエッジで TCORB インプットキャプチャ
	1	0	立ち上がり / 立ち下がりの両エッジで TCORB インプ
			ットキャプチャ
		1	

- ・コンペアマッチレジスタとして機能している場合、タイマ出力はトグル出力 > 1 出力 > 0 出力の順で優先順位が高くなるように設定してあります。
- ・コンペアマッチが A、B 同時に発生した場合は、優先順位が高い方のコンペアマッチに 従って出力が変化します。
- ・OIS3、OIS2、OS1、OS0 ビットがすべて0 の場合にはタイマ出力は禁止されます。

ビット1、0:アウトプットセレクト A1、0(OS1、OS0)

コンペアマッチ A による出力レベルを選択します。

ビット1	ビット0	説 明	
OS1	OS0		
0	0	コンペアマッチ A で変化しない	(初期値)
	1	コンペアマッチ A で 0 出力	
1	0	コンペアマッチ A で 1 出力	
	1	コンペアマッチ A ごとに反転出力(トグル出力)	

- ・コンペアマッチレジスタとして機能している場合、タイマ出力はトグル出力 > 1 出力 > 0 出力の順で優先順位が高くなるように設定してあります。
- ・コンペアマッチが A、B 同時に発生した場合は、優先順位が高い方のコンペアマッチに 従って出力が変化します。
- ・OIS3、OIS2、OS1、OS0 ビットがすべて0 の場合にはタイマ出力は禁止されます。

10.3 CPU とのインタフェース

10.3.1 8 ビットレジスタ

8TCNT、TCORA、TCORB、8TCR、8TCSR は 8 ビットのレジスタです。これらのレジスタは、CPU と内部 16 ビットデータバスで接続されており、ワード単位のリード/ライトが可能です。また、バイト単位のリード/ライトもできます。

8TCNT に対してワード単位のリード / ライトを行った場合の動作を図 10.2、図 10.3 に示します。

また、8TCNT0、8TCNT1 に対してバイト単位のリード / ライトを行った場合の動作を 図 10.4、図 10.5、図 10.6、図 10.7 に示します。




図 10.2 8TCNTのアクセス動作[CPU 8TCNT(ワード)]




図 10.3 8TCNT のアクセス動作 [8TCNT CPU(ワード)]




図 10.4 8TCNT0 のアクセス動作 [CPU 8TCNT0 (上位バイト)]




図 10.5 8TCNT1 のアクセス動作 [CPU 8TCNT1 (下位バイト)]




図 10.6 8TCNT0 のアクセス動作 [8TCNT0 CPU(上位バイト)]




図 10.7 8TCNT1 のアクセス動作 [8TCNT1 CPU (下位バイト)]

10.4 動作説明

10.4.1 8TCNT のカウントタイミング

8TCNT は、入力されたクロック(内部クロックまたは外部クロック)によりカウントアップされます。

(1)内部クロック動作の場合

8TCR の CKS2 ~ CKS0 ビットの設定により、システムクロック ()を分周して作られる 3 種類の内部クロック (/8、 /64、 /8192) が選択されます。このタイミングを図 10.8 に示します。




図 10.8 内部クロック動作時のカウントタイミング

【注】 16 ビットタイマと 8 ビットタイマで同じ内部クロックを選択した場合でも、カウントアップさせるエッジが異なるため同じ動作をしないので注意してください。

(2)外部クロック動作の場合

8TCRのCKS2~CKS0ビットの設定により、外部クロックの立ち上がりエッジ、立ち下がリエッジ、立ち上がり/立ち下がり両エッジのいずれかによるカウントアップが選択されます。

なお、外部クロックのパルス幅は、単エッジの場合は 1.5 ステート以上、両エッジの場合は 2.5 ステート以上必要です。これ以下のパルス幅では、正しく動作しませんので注意してください。

図 10.9 に、外部クロックとして、立ち上がり / 立ち下がり両エッジの場合のタイミングを示します。




図 10.9 外部クロック動作時のカウントタイミング(両エッジ検出の場合)

10.4.2 コンペアマッチタイミング

(1) タイマ出力タイミング

タイマ出力はコンペアマッチ A、B が発生したとき、8TCSR の OIS3,2、OS1,0 ビットで選択された状態(変化しない、0 出力、1 出力、トグル出力)で出力されます。

図 10.10 にコンペアマッチ A 信号によるトグル出力の場合の出力タイミングを示します。




図 10.10 タイマ出力タイミング

(2) コンペアマッチによるクリア

8TCNT は、8TCR の CCLR1、CCLR0 ビットの選択によりコンペアマッチ A またはコンペアマッチ B でクリアされます。このクリアされるタイミングを図 10.11 に示します。




図 10.11 コンペアマッチによるクリアタイミング

(3) インプットキャプチャによるクリア

8TCNT は、8TCRの CCLR1、CCLR0 ビットの選択によりインプットキャプチャ B でクリアされます。このタイミングを図 10.12 に示します。




図 10.12 インプットキャプチャによるクリアタイミング

10.4.3 インプットキャプチャ信号タイミング

インプットキャプチャ入力は、8TCSR の設定により立ち上がりエッジ/立ち下がりエッジ/両エッジの選択ができます。

立ち上がりエッジを選択した場合のタイミングを図10.13に示します。

インプットキャプチャ入力信号のパルス幅は、単エッジの場合は 1.5 システムクロック 以上、両エッジの場合は 2.5 システムクロック以上必要です。




図 10.13 インプットキャプチャ入力信号タイミング

10.4.4 ステータスフラグのセットタイミング

(1) コンペアマッチ時の CMFA、CMFB フラグのセットタイミング

8TCSR の CMFA、CMFB フラグは、TCORA および TCORB と 8TCNT の値が一致したとき出力されるコンペアマッチ信号により 1 にセットされます。コンペアマッチ信号は一致した最後のステート(8TCNT が一致したカウント値を更新するタイミング)で発生します。

したがって、8TCNT と TCORA および TCORB が一致した後、カウントアップクロック が発生するまでコンペアマッチ信号は発生しません。このタイミングを図 10.14 に示しま す。




図 10.14 コンペアマッチ時の CMF フラグセットタイミング

(2) インプットキャプチャ時の CMFB フラグのセットタイミング

インプットキャプチャ信号の発生により CMFB フラグは1 にセットされ、同時に8TCNT の値が対応する TCORB に転送されます。

このタイミングを図10.15に示します。




図 10.15 インプットキャプチャ時の CMFB フラグセットタイミング

(3) オーバフローフラグ(OVF)のセットタイミング

8TCSR の OVF は、オーバフロー (H'FF H'00) したとき出力されるオーバフロー信号 により 1 にセットされます。

このタイミングを図10.16に示します。




図 10.16 OVF のセットタイミング

10.4.5 カスケード接続時の動作

8TCR0、8TCR1のいずれか一方のCKS2~CKS0ビットを(100)に設定すると、チャネル0とチャネル1の8ビットタイマはカスケード接続されます。この場合、1本の16ビットタイマとして使用する(16ビットタイマモード)か、またはチャネル0の8ビットタイマのコンペアマッチをチャネル1でカウントする(コンペアマッチカウントモード)ことができます。なおチャネル2とチャネル3も同様に8TCR2、8TCR3のいずれか一方のCKS2~CKS0ビットを(100)に設定すると、チャネル2とチャネル3の8ビットタイマはカスケード接続されます。この場合、1本の16ビットタイマとして使用する(16ビットタイマモード)か、またはチャネル2の8ビットタイマのコンペアマッチをチャネル3でカウントする(コンペアマッチカウントモード)ことができます。このとき、本タイマは以下のように動作します。

(1)16ビットカウントモード

チャネル0、1の場合:

8TCR0のCKS2~CKS0ビットが(100)のとき、本タイマはチャネル0を上位8ビット、チャネル1を下位8ビットとする1チャネルの16ビットタイマとして動作します。

(a) コンペアマッチ時の設定

- ・8TCSR0のCMFA、CMFBフラグは、16ビットのコンペアマッチが発生したとき1 にセットされます。
- ・8TCSR1のCMFA、CMFBフラグは、下位8ビットのコンペアマッチが発生したとき1にセットされます。
- ・8TCSR0のOIS3、OIS2、OS1、OS0ビットによるTMO₀端子の出力制御は 16 ビットのコンペアマッチ条件に従います。

・8TCSR1の OIS3、OIS2、OS1、OS0 ビットによる TMIO₁ 端子の出力制御は下位 8 ビットのコンペアマッチ条件に従います。

(b) インプットキャプチャ時の設定

- ・8TCSR0、 8TCSR1のCMFB フラグは、8TCSR1のICE ビットが1でインプットキャプチャが発生したとき1にセットされます。
- ・8TCSR0 の OIS3、OIS2 ビットにより TMIO」 端子のインプットキャプチャ入力信号 の検出エッジを選択します。

(c) カウンタクリアの指定

- ・8TCR0のCCLR1、CCLR0ビットでコンペアマッチまたはインプットキャプチャによるカウンタクリアをそれぞれ設定した場合、16ビットカウンタ(8TCNT0、8TCNT1の両方)がクリアされます。
- ・8TCR1のCCLR1、CCLR0ビットの設定は無効になります。下位8ビットのみのカウンタクリアはできません。

(d) OVF フラグの動作

- ・8TCSR0のOVF フラグは、16 ビットのカウンタ(8TCNT0、8TCNT1)がオーバフロー(H'FFFF H'0000)したとき1にセットされます。
- ・8TCSR1 の OVF フラグは、8 ビットのカウンタ (8TCNT1) がオーバフロー (H'FF H'00) したとき 1 にセットされます。

チャネル2、3の場合:

8TCR2の CKS2~CKS0 ビットが (100)のとき、本タイマはチャネル 2 を上位 8 ビット、チャネル 3 を下位 8 ビットとする 1 チャネルの 16 ビットタイマとして動作します。

(a) コンペアマッチ時の設定

- ・8TCSR2のCMFA、CMFBフラグは、16ビットのコンペアマッチが発生したとき1 にセットされます。
- ・8TCSR3 の CMFA、CMFB フラグは、下位 8 ビットのコンペアマッチが発生したとき 1 にセットされます。
- ・8TCSR2のOIS3、OIS2、OS1、OS0ビットによるTMO₂端子の出力制御は 16 ビットのコンペアマッチ条件に従います。
- ・8TCSR3 の OIS3、OIS2、OS1、OS0 ビットによる TMIO₃ 端子の出力制御は下位 8 ビットのコンペアマッチ条件に従います。

(b) インプットキャプチャ時の設定

- ・8TCSR2、 8TCSR3 の CMFB フラグは、8TCSR3 の ICE ビットが 1 でインプットキャプチャが発生したとき 1 にセットされます。
- ・8TCSR2 の OIS3、OIS2 ビットにより TMIO₃端子のインプットキャプチャ入力信号 の検出エッジを選択します。

(c) カウンタクリア指定

- ・8TCR2のCCLR1、CCLR0ビットでコンペアマッチによるカウンタクリアをそれぞれ設定した場合、16ビットカウンタ(8TCNT2、8TCNT3の両方)がクリアされます。
- ・8TCR3のCCLR1、CCLR0ビットの設定は無効になります。下位8ビットのみのカウンタクリアはできません。

(d) OVF フラグの動作

- ・8TCSR2のOVF フラグは16ビットのカウンタ(8TCNT2、8TCNT3)がオーバフロー(H'FFFF H'0000)したとき1にセットされます。
- ・8TCSR3のOVF フラグは、8 ビットのカウンタ(8TCNT3)がオーバフロー(H'FF H'00) したとき 1 にセットされます。

(2) コンペアマッチカウントモード

チャネル 0、1 の場合:

8TCR1 の CKS2 ~ CKS0 ビットが (100) のとき、8TCNT1 はチャネル 0 のコンペアマッチ A をカウントします。

チャネル 0、1 の制御はそれぞれ独立に行われます。CMF フラグのセット、割り込みの発生、TMO 端子の出力、カウンタクリアなどは、各チャネルの設定に従います。

チャネル2、3の場合:

8TCR3 の CKS2 ~ CKS0 ビットが (100) のとき、8TCNT3 はチャネル 2 のコンペアマッチ A をカウントします。

チャネル 2、3 の制御はそれぞれ独立に行われます。CMF フラグのセット、割り込みの発生、TMO 端子の出力、カウンタクリアなどは、各チャネルの設定に従います。

(3)使用上の注意

同一グループ内で 16 ビットカウンタモードとコンペアマッチカウントモードを同時に 設定した場合、8TCNT の入力クロックが発生しなくなるため、カウンタが停止して動作 しません。この設定は行わないでください。

10.4.6 インプットキャプチャの設定

インプットキャプチャ / アウトプットコンペア端子 ($TMIO_1$, $TMIO_3$)の入力エッジを検出して 8TCNT の値を TCORB に転送することができます。検出エッジは立ち上がリエッジ / 立ち下がリエッジ / 両エッジから選択できます。また、16 ビットカウントモードの時は、16 ビットのインプットキャプチャとして使用できます。

(1)8ビットタイマ(通常動作)時のインプットキャプチャ動作の設定手順例

チャネル1の場合:

- (1) 8TCSR1の ICE ビットにより TCORB1を 8 ビットのインプットキャプチャレジス タに設定します。
- (2) 8TCSR1 の OIS3、OIS2 ビットによって、インプットキャプチャ信号 ($TMIO_1$)の 入力エッジを立ち上がりエッジ / 立ち下がりエッジ / 両エッジから選択します。
- (3) 8TCR1 の CKS2~CKS0 ビットにより入力クロックを選択し、8TCNT のカウント 動作を開始してください。

チャネル3の場合:

- (1) 8TCSR3 の ICE ビットにより TCORB3 を 8 ビットのインプットキャプチャレジス タに設定します。
- (2) 8TCSR3 の OIS3、OIS2 ビットによって、インプットキャプチャ信号 (TMIO $_3$) の 入力エッジを立ち上がりエッジ / 立ち下がりエッジ / 両エッジから選択します。
- (3) 8TCR3 の CKS2~CKS0 ビットにより入力クロックを選択し、8TCNT のカウント 動作を開始してください。
- 【注】チャネル 1 の TCORB1 をインプットキャプチャとして使用する場合、チャネル 0 の TCORB0 レジスタはコンペアマッチレジスタとして使用できません。 またチャネル 3 の TCORB3 をインプットキャプチャとして使用する場合、チャネル 2 の TCORB2 レジスタはコンペアマッチレジスタとして使用できません。

(2) 16 ビットカウントモード時のインプットキャプチャ動作の設定手順

チャネル 0,1 の場合:

- (1) 16 ビットカウントモード時、8TCSR1 の ICE ビットを 1 に設定すると、TCORB0、TCORB1 は 16 ビットのインプットキャプチャレジスタになります。
- (2) 8TCSR0のOIS3、OIS2ビットによって、インプットキャプチャ信号(TMIO₁)の 入力エッジを立ち上がりエッジ/立ち下がりエッジ/両エッジから選択します。 (16ビットカウントモードの時は8TCSR1のOIS3、OIS2ビットの設定は無効になります。)
- (3) 8TCR1のCKS2~CKS0ビットにより入力クロックを選択し、8TCNTのカウント 動作を開始してください。

チャネル 2,3 の場合:

- (1) 16 ビットカウントモード時、8TCSR3 の ICE ビットを 1 に設定すると、TCORB2、TCORB3 は 16 ビットのインプットキャプチャレジスタになります。
- (2) 8TCSR2 の OIS3、OIS2 ビットによって、インプットキャプチャ信号($TMIO_3$)の 入力エッジを立ち上がりエッジ / 立ち下がりエッジ / 両エッジから選択します。 (16 ビットカウントモードの時は 8TCSR3 の OIS3、OIS2 ビットの設定は無効になります。)
- (3) 8TCR3のCKS2~CKS0ビットにより入力クロックを選択し、8TCNTのカウント 動作を開始してください。

10.5 割り込み

10.5.1 割り込み要因

8 ビットタイマの割り込み要因は、CMIA、CMIB、OVI の 3 種類があります。表 10.5 に各割り込み要因と優先順位を示します。各割り込み要因は、8TCR の各割り込みイネーブルビットにより許可または禁止が設定され、それぞれ独立に割り込みコントローラに送られます。

-C 1010 0 C 2 1 7 1 CD	表 10.0 0 C フィブー (間) 200 安 口 の					
割り込み要因	内容	優先順位				
CMIA	CMFA による割り込み	高				
СМІВ	CMFBによる割り込み	1				
TOVI	OVFによる割り込み	忻				

表 10.5 8 ビットタイマ割り込み要因の優先順位

なお、コンペアマッチ割り込み (CMIA1/CMIB1、CMIA3/CMIB3) およびオーバフロー 割り込み (TOVI0/TOVI1、TOVI2/TOVI3) は、2つの割り込みでベクタを兼用しています。 表 10.6 に割り込み要因一覧を示します。

,		
チャネル	割り込み要因	内 容
0	CMIA0	TCORA0 のコンペアマッチ
	CMIB0	TCORB0 のコンペアマッチ / インプットキャプチャ
1	CMIA1/CMIB1	TCORA1のコンペアマッチ、または TCORB1のコンペ
		アマッチ / インプットキャプチャ
0、1	TOVI0/TOVI1	カウンタ 0、またはカウンタ 1 のオーバフロー
2	CMIA2	TCORA2のコンペアマッチ
	CMIB2	TCORB2のコンペアマッチ / インプットキャプチャ
3	CMIA3/CMIB3	TCORA3のコンペアマッチ、または TCORB3のコンペ
		アマッチ / インプットキャプチャ
2、3	TOVI2/TOVI3	カウンタ 2、またはカウンタ 3 のオーバフロー

表 10.6 8 ビットタイマ割り込み要因一覧

10.5.2 A/D 変換の起動

チャネル0のコンペアマッチAのみ、A/D変換器を起動することができます。

チャネル0のコンペアマッチ A の発生により、8TCSR0の CMFA フラグが1にセットされたとき、ADTE ビットが1にセットされていると、A/D 変換器に対して、A/D 変換の開始を要求します。このとき A/D 変換器の ADCR の TRGE ビットが1にセットされていると、A/D 変換が開始されます。8TCSR0の ADTE ビットが1にセットされている場合、A/D

変換器の外部トリガ端子(ADTRG)入力は無効となります。

10.6 8 ビットタイマの使用例

任意のデューティパルスを出力させた例を図 10.17 に示します。これは次に示すように 設定します。

- (1) TCORA のコンペアマッチにより 8TCNT がクリアされるように、8TCRの CCLR1 ビットを 0 にクリア、CCLR0 ビットを 1 にセットします。
- (2) TCORA のコンペアマッチにより 1 出力、TCORB のコンペアマッチにより 0 出力になるように 8TCSR の OIS3,2、OS1,0 ビットを (0110) に設定します。

以上の設定により周期が TCORA、パルス幅が TCORB の波形をソフトウェアの介在な しに出力できます。




図 10.17 パルス出力例

10.7 使用上の注意

8 ビットタイマの動作中、次のような競合が発生した場合、以下のような動作が起こりますので注意してください。

10.7.1 8TCNT のライトとクリアの競合

8TCNT のライトサイクル中の T_3 ステートで、カウンタクリア信号が発生すると、8TCNT への書き込みサイクルは行われず、8TCNT のクリアが優先されます。

このタイミングを図 10.18 に示します。




図 10.18 8TCNT のライトとクリアの競合

10.7.2 8TCNT のライトとカウントアップの競合

8TCNT のライトサイクル中の T_3 ステートでカウントアップが発生しても、カウントアップされずカウンタライトが優先されます。

このタイミングを図 10.19 に示します。




図 10.19 8TCNT のライトとカウントアップの競合

10.7.3 TCOR のライトとコンペアマッチの競合

TCOR のライトサイクル中の T_3 ステートで、コンペアマッチが発生しても、TCOR のライトが優先され、コンペアマッチ信号は禁止されます。

このタイミングを図 10.20 に示します。




図 10.20 TCOR のライトとコンペアマッチの競合

10.7.4 TCOR のリードとインプットキャプチャの競合

TCOR のリードサイクル中の T_3 ステートで、インプットキャプチャ信号が発生すると、リードされるデータはインプットキャプチャ転送前のデータです。

このタイミング図を図 10.21 に示します。




図 10.21 TCORB のリードとインプットキャプチャの競合

10.7.5 インプットキャプチャによるカウンタクリアとカウントアップの競合

インプットキャプチャ信号とカウントアップ信号が同時に発生すると、カウントアップされずインプットキャプチャによるカウンタクリアが優先されます。TCORBにはカウンタクリア前の8TCNTの内容が転送されます。

このタイミング図を図10.22に示します。




図 10.22 インプットキャプチャによるカウンタクリアとカウントアップの競合

10.7.6 TCOR のライトとインプットキャプチャの競合

TCOR のライトサイクル中の T_3 ステートで、インプットキャプチャ信号が発生すると、 TCOR への書き込みは行われず、インプットキャプチャが優先されます。 このタイミング図を図 10.23 に示します。




図 10.23 TCOR とインプットキャプチャの競合

10.7.7 16 ビットカウントモード(カスケード接続時)の 8TCNT のバイトライトとカウントアップの競合

16 ビットカウントモードで 8TCNT のバイトライトサイクル中の T_2 ステートまたは T_3 ステートでカウントアップが発生しても、ライトを行った側のバイトデータはカウントアップされず、カウンタライトが優先されます。ライトを行わなかった側のバイトデータはカウントアップされます。

このタイミングを図10.24に示します。

8TCNT (上位側)のバイトライトサイクル中の T_2 ステートでカウントアップが発生した場合の例です。




図 10.24 16 ビットカウントモード時の 8TCNT のバイトライトとカウントアップの競合

10.7.8 コンペアマッチ A、B の競合

コンペアマッチ A、B が同時に発生すると、コンペアマッチ A に対して設定されている出力状態と、コンペアマッチ B に対して設定されている出力状態のうち、表 10.7 に示すタイマ出力の優先順位に従って動作します。

代10.7 7 1 (国力)00 度加原区			
出力設定	優先順位		
トグル出力	高		
1 出力	1		
0 出力			
変化しない	低		

表 10.7 タイマ出力の優先順位

10.7.9 内部クロックの切り替えと 8TCNT の動作

内部クロックを切り替えるタイミングによっては、8TCNT がカウントアップされてしまう場合があります。内部クロックの切り替えタイミング(CKS1、CKS0ビットの書き換え)と8TCNT動作の関係を表 10.8 に示します。

内部クロックから 8TCNT クロックを生成する場合、内部クロックの立ち上がりエッジで検出しています。そのため表 10.8の No.3 のように、Low High レベルになるようなクロックの切り替えを行うと、切り替えタイミングを立ち下がりエッジとみなして 8TCNT クロックが発生し、8TCNT がカウントアップされてしまいます。

また、内部クロックと外部クロックを切り替えるときも、8TCNT がカウントアップされることがあります。





表 10.8 内部クロックの切り替えと 8TCNT の動作



- 【注】 *1 High レベル 停止、および停止 High レベルの場合を含みます。
 - *2 停止 Low レベルの場合を含みます。
 - *3 Low レベル 停止を含みます。
 - *4 切り替えのタイミングを立ち上がりエッジとみなすために発生し、8TCNT はカウント アップされてしまいます。

11. プログラマブル タイミングパターン コントローラ(TPC)

第11章 目次

11.1	概要		465
	11.1.1	特長	465
	11.1.2	ブロック図	466
	11.1.3	端子構成	467
	11.1.4	レジスタ構成	468
11.2	各レジスタの説明		469
	11.2.1	ポート A データディレクションレジスタ(PADDR)	469
	11.2.2	ポート A データレジスタ(PADR)	469
	11.2.3	ポート B データディレクションレジスタ(PBDDR)	470
	11.2.4	ポートBデータレジスタ(PBDR)	470
	11.2.5	ネクストデータレジスタ A(NDRA)	471
	11.2.6	ネクストデータレジスタB(NDRB)	473
	11.2.7	ネクストデータイネーブルレジスタ A(NDERA)	475
	11.2.8	ネクストデータイネーブルレジスタ B (NDERB)	476
	11.2.9	TPC 出力コントロールレジスタ(TPCR)	477
	11.2.10	TPC 出力モードレジスタ(TPMR)	480
11.3	動作説明		483
	11.3.1	概要	483
	11.3.2	出力タイミング	484
	11.3.3	TPC 出力通常動作	485
	11.3.4	TPC 出力ノンオーバラップ動作	487
	11.3.5	インプットキャプチャによる TPC 出力	489
11.4	使用上の注意		490

11. プログラマブルタイミングパターンコントローラ (TPC)

11.4.1	TPC 出力端子の動作	490
11.4.2	ノンオーバラップ動作時の注意	490

11.1 概要

本 LSI は、16 ビットタイマをタイムベースとしてパルス出力を行うプログラマブルタイミングパターンコントローラ (TPC)を内蔵しています。TPC は 4 ビット単位の TPC 出力グループ 3~0 から構成されており、これらは同時に動作させることも、独立に動作させることも可能です。

11.1.1 特長

TPC の特長を以下に示します。

出力データ 16 ビット

最大 16 ビットのデータ出力が可能で、TPC 出力をビット単位に許可することができます。

4系統の出力可能

4 ビット単位のグループで出力トリガ信号が選択可能で、最大 4 ビット x 4 系統の出力を行うことができます。

出力トリガ信号を選択可能

16 ビットタイマの 3 チャネルのコンペアマッチ信号の中から、グループごとに出力トリガ信号を選択することができます。

ノンオーバラップ動作

複数のパルス出力の間のノンオーバラップ期間を設定することができます。

DMA コントローラ (DMAC) との連携動作可能

出力トリガ信号に選択したコンペアマッチ信号で DMAC を起動することにより、CPU の介在なくデータを順次出力することができます。

11.1.2 ブロック図

TPC のブロック図を図 11.1 に示します。




図 11.1 TPC のブロック図

11.1.3 端子構成

TPC の端子構成を表 11.1 に示します。

表 11.1 端子構成

名 称	略称	入出力	機能
TPC 出力 0	TP₀	出力	
TPC 出力 1	TP₁	出力	グループ 0 のパルス出力
TPC 出力 2	TP ₂	出力	
TPC 出力3	TP ₃	出力	
TPC 出力 4	TP ₄	出力	
TPC 出力 5	TP₅	出力	グループ 1 のパルス出力
TPC 出力 6	TP ₆	出力	
TPC 出力 7	TP ₇	出力	
TPC 出力 8	TP ₈	出力	
TPC 出力 9	TP ₉	出力	グループ2のパルス出力
TPC 出力 10	TP ₁₀	出力	
TPC 出力 11	TP ₁₁	出力	
TPC 出力 12	TP ₁₂	出力	
TPC 出力 13	TP ₁₃	出力	グループ3のパルス出力
TPC 出力 14	TP ₁₄	出力	
TPC 出力 15	TP ₁₅	出力	

11.1.4 レジスタ構成

TPC のレジスタ構成を表 11.2 に示します。

表 11.2 レジスタ構成

アドレス *1	名 称	略称	R/W	初期値
H'EE009	ポート A データディレクションレジスタ	PADDR	W	H'00
H'FFFD9	ポート A データレジスタ	PADR	R/(W)*2	H'00
H'EE00A	ポートBデータディレクションレジスタ	PBDDR	W	H'00
H'FFFDA	ポートBデータレジスタ	PBDR	R/(W) *2	H'00
H'FFFA0	TPC 出力モードレジスタ	TPMR	R/W	H'F0
H'FFFA1	TPC 出力コントロールレジスタ	TPCR	R/W	H'FF
H'FFFA2	ネクストデータイネーブルレジスタB	NDERB	R/W	H'00
H'FFFA3	ネクストデータイネーブルレジスタ A	NDERA	R/W	H'00
H'FFFA5/	ネクストデータレジスタ A	NDRA	R/W	H'00
H'FFFA7*3				
H'FFFA4/	ネクストデータレジスタB	NDRB	R/W	H'00
H'FFFA6*3				


- 【注】 *1 アドバンストモード時のアドレス下位20ビットを示しています。
 - *2 TPC 出力として使用しているビットは、ライトできません。
 - *3 TPCR の設定により TPC 出力グループ 0 と TPC 出力グループ 1 の出力トリガが同一の場合は NDRA のアドレスは H'FFFA5 となり、出力トリガが異なる場合はグループ 0 に対応する NDRA のアドレスは H'FFFA7、グループ 1 に対応する NDRA のアドレスは H'FFFA5 となります。

同様に、TPCR の設定により TPC 出力グループ 2 と TPC 出力グループ 3 の出力トリガが同一の場合は NDRB のアドレスは H'FFFA4 となり出力トリガが異なる場合はグループ 2 に対応する NDRB のアドレスは H'FFFA6、グループ 3 に対応する NDRB のアドレスは H'FFFA4 となります。

11.2 各レジスタの説明

11.2.1 ポートAデータディレクションレジスタ(PADDR)

PADDR は 8 ビットのライト専用のレジスタで、ポート A の各端子の入出力方向をビット単位に設定します。



ポートAデータディレクション7~0

ポートAの各端子の入出力を選択するビットです。

ポート A は $TP_7 \sim TP_0$ 端子との兼用端子となっています。 TPC 出力を行う端子に対応するビットは 1 にセットしてください。

PADDRの詳細は、「8.11 ポートA」を参照してください。

11.2.2 ポートAデータレジスタ(PADR)

PADR は 8 ビットのリード / ライト可能なレジスタで、TPC 出力を使用する場合、グループ 0、1 の出力データを格納します。




TPC出力グループ0、1の出力データを格納するビットです。

【注】* NDERAにより、TPC出力に設定されたビットはリード専用となります。

PADRの詳細は、「8.11 ポートA」を参照してください。

11.2.3 ポートBデータディレクションレジスタ (PBDDR)

PBDDR は 8 ビットのライト専用のレジスタで、ポート B の各端子の入出力方向をビット単位に設定します。



ポートBデータディレクション7~0


ポートBの各端子の入出力を選択するビットです。

ポート B は $TP_{15} \sim TP_8$ 端子との兼用端子となっています。 TPC 出力を行う端子に対応するビットは 1 にセットしてください。

PBDDRの詳細は、「8.12 ポートB」を参照してください。

11.2.4 ポートBデータレジスタ(PBDR)

PBDR は 8 ビットのリード / ライト可能なレジスタで、TPC 出力を使用する場合、PBDR はグループ 2、3 の出力データを格納します。



TPC出力グループ2、3の出力データを格納するビットです。

【注】* NDERBにより、TPC出力に設定されたビットはリード専用となります。

PBDRの詳細は、「8.12 ポートB」を参照してください。

11.2.5 ネクストデータレジスタA(NDRA)

NDRA は 8 ビットのリード / ライト可能なレジスタで、TPC 出力グループ 1、0 ($TP_7 \sim TP_0$ 端子) の次の出力データを格納します。TPC 出力を行う場合、TPCR で指定した 16 ビットタイマのコンペアマッチが発生したときに、NDRA の内容が PADR の対応する ビットに転送されます。

NDRAのアドレスは、TPC 出力グループ 0、1 の出力トリガを同一に設定した場合と異なるように設定した場合とで異なります。


NDRA はリセット、またはハードウェアスタンバイモード時に H'00 にイニシャライズ されます。

ソフトウェアスタンバイモード時にはイニシャライズされません。


(1) TPC 出力グループ 0、1の出力トリガが同一の場合

TPC 出力グループ 0、1 の出力トリガとなるコンペアマッチを同一にすると、NDRA のアドレスは HFFFA5 となります。グループ 1、0 はそれぞれ上位 4 ビット、下位 4 ビットになります。このとき、アドレス HFFFA7 はすべてリザーブビットとなります。リザーブビットはリードすると常に 1 が読み出され、ライトは無効です。

(a) アドレス:H'FFFA5



(b)アドレス:H'FFFA7



(2) TPC 出力グループ 0、1 の出力トリガが異なる場合

TPC 出力グループ 0、1 の出力トリガとなるコンペアマッチを別にすると、NDRA の上位 4 ビット(グループ 1)のアドレスは H'FFFA5、NDRA の下位 4 ビット(グループ 0)のアドレスは H'FFFA7 となります。このとき、アドレス H'FFFA5 のビット $3\sim0$ 、アドレス H'FFFA7 のビット $7\sim4$ はリザーブビットとなります。リザーブビットはリードすると常に 1 が読み出され、ライトは無効です。

(a) アドレス:H'FFFA5



(b)アドレス:H'FFFA7



11.2.6 ネクストデータレジスタB(NDRB)

NDRB は 8 ビットのリード / ライト可能なレジスタで、TPC 出力グループ 3、2 (TP₁5 ~ TP₈端子) の次の出力データを格納します。TPC 出力を行う場合、TPCR で指定した 16 ビットタイマのコンペアマッチが発生したときに、NDRB の内容が PBDR の対応する ビットに転送されます。NDRBのアドレスは、TPC 出力グループ 2、3 の出力トリガを同一に設定した場合と異なるように設定した場合とで異なります。


NDRB はリセット、またはハードウェアスタンバイモード時に H'00 にイニシャライズ されます。

ソフトウェアスタンバイモード時にはイニシャライズされません。


(1) TPC 出力グループ 2、3 の出力トリガが同一の場合

TPC 出力グループ 2、3 の出力トリガとなるコンペアマッチを同一にすると、NDRB のアドレスは H'FFFA4 となります。グループ 3、2 はそれぞれ下位 4 ビット、上位 4 ビットになります。このとき、アドレス H'FFFA6 はすべてリザーブビットとなります。リザーブビットはリードすると常に 1 が読み出され、ライトは無効です。

(a) アドレス: H'FFFA4




(b) アドレス: H'FFFA6



(2) TPC 出力グループ 2、3の出力トリガが異なる場合


TPC 出力グループ 2、3 の出力トリガとなるコンペアマッチを別にすると、NDRB の上位 4 ビット (グループ 3) のアドレスは H'FFFA4、NDRB の下位 4 ビット (グループ 2) のアドレスは H'FFFA6 となります。このとき、アドレス H'FFFA4 のビット $3\sim0$ 、アドレス H'FFFA6 のビット $7\sim4$ はリザーブビットとなります。リザーブビットはリードすると常に 1 が読み出され、ライトは無効です。

(a) アドレス:H'FFFA4



出力データを格納するビットです。

(b) アドレス:H'FFFA6



11.2.7 ネクストデータイネーブルレジスタ A (NDERA)

NDERA は 8 ビットのリード / ライト可能なレジスタで、TPC 出力グループ 1、0 (TP_7 ~ TP_9 端子) の許可 / 禁止をビット単位で選択します。

ビット: 6 5 2 0 7 3 1 NDER7 NDER6 NDER5 NDER4 NDER3 NDER1 NDER2 NDER0 0 0 0 初期値: 0 0 0 0 0 R/W R/W R/W R/W R/W R/W R/W R/W R/W

> ネクストデータイネーブル7~0 TPC出力グループ1、0を許可 / 禁止を 選択するビットです。

NDERA により TPC 出力が許可されたビットは、TPCR で選択された 16 ビットタイマ のコンペアマッチが発生すると、NDRA の値が PADR の当該ビットに自動転送され出力 値が更新されます。TPC 出力を禁止されているビットについては、NDRA から PADR への転送は行われず出力値も変化しません。

NDERA はリセット、またはハードウェアスタンバイモード時に H'00 にイニシャライズされます。ソフトウェアスタンバイモード時にはイニシャライズされません。

ビット 7~0: ネクストデータイネーブル 7~0 (NDER7~NDER0)
TPC 出力グループ 1、0 ($TP_7 \sim TP_0$ 端子)の許可 / 禁止をビット単位で選択します。

ビット7~0	説明
NDER7 ~ NDER0	
0	TPC 出力 TP, ∼ TP₀を禁止(NDR7 ∼ NDR0 から PA, ∼ PA₀への
	転送禁止) (初期値)
1	TPC 出力 TP٫~TP₀を許可(NDR7~NDR0 から PA٫~PA₀への
	転送許可)

11.2.8 ネクストデータイネーブルレジスタB(NDERB)

NDERB は 8 ビットのリード / ライト可能なレジスタで、TPC 出力グループ 3、2 (TP_{15} ~ TP_{8} 端子) の許可 / 禁止をビット単位で選択します。

ビット: 2 7 6 5 1 0 NDER15 NDER14 NDER13 NDER12 NDER11 NDER10 NDER9 NDER8 0 0 初期値: 0 0 0 0 0 0 R/W R/W R/W R/W R/W R/W R/W R/W R/W

> ネクストデータイネーブル15~8 TPC出力グループ3、2を許可/禁止を 選択するビットです。

NDERBにより TPC 出力が許可されたビットは、TPCR で選択された 16 ビットタイマのコンペアマッチが発生すると、NDRB の値が PBDR の当該ビットに自動転送され出力値が更新されます。 TPC 出力を禁止されているビットについては、NDRB から PBDR への転送は行われず出力値も変化しません。

NDERB はリセット、またはハードウェアスタンバイモード時に H'00 にイニシャライズされます。ソフトウェアスタンバイモード時にはイニシャライズされません。


ビット7~0:ネクストデータイネーブル 15~8 (NDER15~NDER8)

TPC 出力グループ3、2 (TP₁₅~TP₈端子)の許可/禁止をビット単位で選択します。

ビット7~0	説明
NDER15 ~ NDER8	
0	TPC 出力 TP ₁₅ ~TP ₈ を禁止(NDR15~NDR8 から PB ₇ ~PB ₀ への
	転送禁止) (初期値)
1	TPC 出力 TP ₁₅ ~TP ₈ を許可(NDR15~NDR8 から PB ₇ ~PB ₀ への
	転送許可)

11.2.9 TPC 出力コントロールレジスタ (TPCR)

TPCR は 8 ビットのリード / ライト可能なレジスタで、TPC 出力の出力トリガ信号をグループ単位で選択します。



グループ3コンペアマッチセレクト1、0

TPC出力グループ3 (TP15~TP12)の 出力トリガとなるコンペアマッチを選 択するビットです。

TPCR は、リセットまたはハードウェアスタンバイモード時に HFF にイニシャライズ されます。ソフトウェアスタンバイモード時にはイニシャライズされません。

ビット7、6: グループ 3 コンペアマッチセレクト1、0 (G3CMS1、G3CMS0) TPC 出力グループ 3 (TP₁₅ ~ TP₁₂ 端子)の出力トリガとなるコンペアマッチを選択します。

ビット7	ビット6	説 明
G3CMS1	G3CMS0	
0	0	TPC 出力グループ 3(TP ₁₅ ~TP ₁₂ 端子)の出力トリガは、
		16 ビットタイマチャネル 0 のコンペアマッチ
	1	TPC 出力グループ 3(TP ₁₅ ~TP ₁₂ 端子)の出力トリガは、
		16 ビットタイマチャネル 1 のコンペアマッチ
1	0	TPC 出力グループ 3(TP ₁₅ ~TP ₁₂ 端子)の出力トリガは、
		16 ビットタイマチャネル 2 のコンペアマッチ
	1	TPC 出力グループ 3(TP ₁₅ ~TP ₁₂ 端子)の出力トリガは、
		16 ビットタイマチャネル 2 のコンペアマッチ(初期値)

ビット 5、4: グループ 2 コンペアマッチセレクト 1、0(G2CMS1、G2CMS0) TPC 出力グループ 2 ($TP_{11} \sim TP_{8}$ 端子)の出力トリガとなるコンペアマッチを選択します。

ビット5	ビット4	説明
G2CMS1	G2CMS0	
0	0	TPC 出力グループ2(TP₁₁~TP₃端子)の出力トリガは、
		16 ビットタイマチャネル 0 のコンペアマッチ
	1	TPC 出力グループ2(TP₁₁~TP₃端子)の出力トリガは、
		16 ビットタイマチャネル 1 のコンペアマッチ
1	0	TPC 出力グループ2(TP₁₁~TP₃端子)の出力トリガは、
		16 ビットタイマチャネル 2 のコンペアマッチ
	1	TPC 出力グループ2(TP₁₁~TP₃端子)の出力トリガは、
		16 ビットタイマチャネル 2 のコンペアマッチ(初期値)

ビット 3、2: グループ 1 コンペアマッチセレクト 1、0 (G1CMS1、G1CMS0) TPC 出力グループ 1 ($TP_7 \sim TP_4$ 端子) の出力トリガとなるコンペアマッチを選択します。


ビット3	ビット2	説 明
G1CMS1	G1CMS0	
0	0	TPC 出力グループ 1(TPァ~TP₄端子)の出力トリガは、
		16 ビットタイマチャネル 0 のコンペアマッチ
	1	TPC 出力グループ 1(TPァ~TP₄端子)の出力トリガは、
		16 ビットタイマチャネル 1 のコンペアマッチ
1	0	TPC 出力グループ 1(TPァ~TP₄端子)の出力トリガは、
		16 ビットタイマチャネル 2 のコンペアマッチ
	1	TPC 出力グループ 1(TPァ~TP₄端子)の出力トリガは、
		16 ビットタイマチャネル 2 のコンペアマッチ(初期値)

ビット 1、0: グループ 0 コンペアマッチセレクト 1、0 (G0CMS1、G0CMS0) TPC 出力グループ 0 (TP $_3$ ~ TP $_0$ 端子) の出力トリガとなるコンペアマッチを選択します。

ビット1	ビット0	説 明
G0CMS1	G0CMS0	
0	0	TPC 出力グループ 0(TP₃~TP₀端子)の出力トリガは、
		16 ビットタイマチャネル 0 のコンペアマッチ
	1	TPC 出力グループ 0(TP₃~TP₀端子)の出力トリガは、
		16 ビットタイマチャネル 1 のコンペアマッチ
1	0	TPC 出力グループ 0(TP₃~TP₀端子)の出力トリガは、
		16 ビットタイマチャネル 2 のコンペアマッチ
	1	TPC 出力グループ 0(TP₃~TP₀端子)の出力トリガは、
		16 ビットタイマチャネル 2 のコンペアマッチ (初期値)

11.2.10 TPC 出力モードレジスタ (TPMR)

TPMR は8ビットのリード/ライト可能なレジスタで、TPC 出力を通常動作で行うか、 ノンオーバラップ動作で行うかをグループ単位で指定します。



ノンオーバラップ動作の TPC 出力は、出力トリガとなる 16 ビットタイマの GRB に出力波形の周期を、また GRA にノンオーバラップ期間を設定し、コンペアマッチ A、B で出力値を変化させます。

詳細は、「11.3.4 TPC 出力ノンオーバラップ動作」を参照してください。

TPMR はリセット、またはハードウェアスタンバイモード時に H'F0 にイニシャライズ されます。

ソフトウェアスタンバイモード時にはイニシャライズされません。

ビット7~4:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット3:グループ 3 ノンオーバラップ (G3NOV)

TPC 出力グループ 3 ($TP_{15} \sim TP_{12}$ 端子) を通常動作させるか、 ノンオーバラップ動作させるかを選択します。

	, -
ビット3	説明
G3NOV	
0	TPC 出力グループ 3 は、通常動作(選択された 16 ビットタイマのコンペア
	マッチ A で出力値を更新します。) (初期値)
1	TPC 出力グループ 3 は、ノンオーバラップ動作(選択された 16 ビットタイ
	マのコンペアマッチ A、B により、1 出力、0 出力を独立に行うことができま
	す)

ビット2:グループ 2 ノンオーバラップ(G2NOV)

TPC 出力グループ 2 ($TP_{11} \sim TP_{8}$ 端子)を通常動作させるか、 ノンオーバラップ動作させるかを選択します。

ビット2	説 明
G2NOV	
0	TPC 出力グループ 2 は、通常動作(選択された 16 ビットタイマのコンペア
	マッチ A で出力値を更新します。) (初期値)
1	TPC 出力グループ 2 は、ノンオーバラップ動作(選択された 16 ビットタイ
	マのコンペアマッチ A、B により、1 出力、0 出力を独立に行うことができま
	す)

ビット1: グループ 1 ノンオーバラップ (G1NOV)

TPC 出力グループ 1 ($TP_7 \sim TP_4$ 端子) を通常動作させるか、 ノンオーバラップ動作させるかを選択します。

ビット1	説明
G1NOV	
0	TPC 出力グループ 1 は、通常動作(選択された 16 ビットタイマのコンペア
	マッチ A で出力値を更新します。) (初期値)
1	TPC 出力グループ 1 は、ノンオーバラップ動作(選択された 16 ビットタイ
	マのコンペアマッチ A、B により、1 出力、0 出力を独立に行うことができま
	す)

ビット0:グループ 0 ノンオーバラップ(G0NOV)

TPC 出力グループ 0 ($TP_3 \sim TP_0$ 端子) を通常動作させるか、 ノンオーバラップ動作させるかを選択します。

ビット0	説明
G0NOV	
0	TPC 出力グループ 0 は、通常動作(選択された 16 ビットタイマのコンペア
	マッチ A で出力値を更新します) (初期値)
1	TPC 出力グループ 0 は、ノンオーバラップ動作(選択された 16 ビットタイ
	マのコンペアマッチ A、B により、1 出力、0 出力を独立に行うことができま
	す)

11.3 動作説明

11.3.1 概要

TPC 出力は、PADDR、PBDDR と NDERA、NDERB の対応するビットをそれぞれ 1 にセットすることにより許可状態となります。この状態では、対応する PADR、PBDR の内容が出力されます。

その後、TPCR で指定したコンペアマッチが発生すると、ビットに対応する NDRA および NDRB の内容がそれぞれ PADR および PBDR に転送され、出力値が更新されます。 TPC 出力動作を図 11.2 に示します。また、TPC 動作条件を表 11.3 に示します。




図 11.2 TPC 出力動作

表 11.3 TPC 動作条件

NDER	DDR	端子機能
0	0	入力ポート
	1	出力ポート
1	0	入力ポート(ただし、コンペアマッチ時に NDR から DR
		の転送を行い、DR へのライトはできません)
	1	TPC パルス出力

次のコンペアマッチが発生するまでに NDRA および NDRB に出力データを書き込むことにより、コンペアマッチごとに最大 16 ビットのデータを順次出力することができます。 ノンオーバラップ動作については、「11.3.4 TPC 出力ノンオーバラップ動作」を参照してください。

11.3.2 出力タイミング

TPC 出力許可状態で指定されたコンペアマッチが発生すると、NDRA/NDRB の内容がPADR/PBDR に転送され、出力されます。

このタイミングを図11.3に示します。

コンペアマッチAにより、グループ2、3で通常出力を行った場合の例です。




図 11.3 NDR の内容が転送・出力されるタイミング(例)

11.3.3 TPC 出力通常動作

(1) TPC 出力通常動作の設定手順例

TPC 出力通常動作の設定手順例を図 11.4 に示します。





図 11.4 TPC 出力通常動作の設定手順例

(2) TPC 出力通常動作例(5 相パルス出力例)

TPC 出力を使用して一定周期で5相パルスを出力させた例を図11.5に示します。



- (1) 出力トリガとする16ビットタイマのGRAをアウトプットコンペアレジスタに設定します。 GRAには周期を設定し、コンペアマッチAによるカウンタクリアを選択します。また、TISRAの IMIEAビットを1にセットして、コンペアマッチA割り込みを許可します。
- (2) PBDDRとNDERBにH'F8をライトし、TPCRのG3CMS1、G3CMS0ビットおよびG2CMS1、G2CMS0 ビットにより出力トリガを(1)で選択した16ビットタイマのコンペアマッチに設定します。NDRB に出力データH'80をライトします。
- (3) 16ビットタイマ当該チャネルの動作を開始しコンペアマッチAが発生すると、NDRBの内容がPBDRに 転送され出力されます。
 - コンペアマッチ / インプットキャプチャA (IMFA) 割り込み処理でNDRBに次の出力データH'C0をライトします。
- (4) 以後、IMFA割り込みで順次H'40、H'60、H'20、H'30、H'10、H'18、H'08、H'88…をライトすることで、 5相の1 - 2相パルス出力を行うことができます。
 - コンペアマッチでDMACを起動するように設定すれば、CPUの負荷なくパルス出力を行うことができます。

図 11.5 TPC 出力通常動作例 (5 相パルス出力例)

11.3.4 TPC 出力 ノンオーバラップ動作

(1) TPC 出力ノンオーバラップ動作の設定手順例

TPC 出力ノンオーバラップ動作の設定手順例を図 11.6 に示します。





図 11.6 TPC 出力ノンオーバラップ動作の設定手順例

(2) TPC 出力ノンオーバラップ動作例(4相の相補ノンオーバラップ出力例)

TPC 出力を使用して 4 相の相補 ノンオーバラップのパルスを出力させた例を図 11.7 に示します。



- (1) 出力トリガとする16ビットタイマのGRA、GRBをアウトプットコンペアレジスタに設定します。 GRBには周期、GRAにはノンオーバラップ期間を設定し、コンペアマッチBによるカウンタクリア を選択します。また、TISRAのIMIEAビットを1にセットして、IMFA割り込みを許可します。
- (2) PBDDRとNDERBにH'FFをライトし、TPCRのG3CMS1、G3CMS0ビットおよびG2CMS1、G2CMS0ビットにより出力トリガを(1)で選択した16ビットタイマのコンペアマッチに設定します。TPMRのG3NOV、G2NOVビットをそれぞれ1にセットして、ノンオーバラップ動作を設定します。NDRBに出力データH'95をライトします。
- (3) 16ビットタイマ当該チャネルの動作を開始すると、GRBのコンペアマッチで1出力 0出力の変化、GRAのコンペアマッチで0出力 1出力の変化を行います(0出力 1出力の変化はGRAの設定値分遅延することになります)。
 IMFA割り込み処理でNDRBに次回の出力データH'65をライトします。
- (4) 以後、IMFA割り込みで順次H'59、H'56、H'95…をライトすることで、4相の相補ノンオーバラップ 出力を発生することができます。 コンペアマッチでDMACを起動するように設定すれば、CPUの負荷なくパルス出力を行うことができます。

図 11.7 TPC 出力ノンオーバラップ動作例(4 相の相補ノンオーバラップ出力例)

11.3.5 インプットキャプチャによる TPC 出力

TPC 出力は、16 ビットタイマのコンペアマッチだけではなく、インプットキャプチャによっても可能です。

TPCR によって選択された 16 ビットタイマの GRA がインプットキャプチャレジスタとして機能しているとき、インプットキャプチャ信号により TPC 出力を行います。




図 11.8 インプットキャプチャによる TPC 出力例

11.4 使用上の注意

11.4.1 TPC 出力端子の動作

TP₀ ~ TP₁₅ は 16 ビットタイマ、DMAC、アドレスバスなどの端子と兼用になっています。これらの端子は、16 ビットタイマ、DMAC、アドレスバスが出力許可状態になっているときには、TPC 出力を行うことができません。ただし、NDR から DR への転送は、端子の状態にかかわらず常に行うことが可能です。

端子機能の変更は、出力トリガが発生しない状態で行ってください。

11.4.2 ノンオーバラップ動作時の注意

ノンオーバラップ動作時の NDR から DR の転送は以下のようになっています。

- (1) コンペアマッチ A では NDR の内容を常に DR へ転送します。
- (2) コンペアマッチ B では NDR の転送するビットの内容が 0 のときのみ転送を行います。 1 のときは転送を行いません。

ノンオーバラップ時の TPC 出力動作を図 11.9 に示します。




図 11.9 TPC 出力 ノンオーバラップ動作

したがって、コンペアマッチ B を、コンペアマッチ A よりも先に発生させることにより、0 データの転送を 1 データの転送に先だって行うことが可能です。

この場合、コンペアマッチBが発生した後、コンペアマッチ A が発生するまで(ノンオーバラップ期間)の間、NDRの内容を変更しないようにしてください。

これはIMFA 割り込みの割り込み処理ルーチンで NDR に次のデータをライトすることによって実現できます。また、IMFA 割り込みで DMAC を起動することもできます。ただし、このライトは次のコンペアマッチ B が発生する前に行ってください。

このタイミングを図11.10に示します。




図 11.10 ノンオーバラップ動作と NDR ライトタイミング

12. ウォッチドッグタイマ

第12章 目次

12.1	概要		495
	12.1.1	特長	495
	12.1.2	ブロック図	495
	12.1.3	レジスタ構成	496
12.2	各レジスタの説明		497
	12.2.1	タイマカウンタ(TCNT)	497
	12.2.2	タイマコントロール / ステータスレジスタ (TCSR)	497
	12.2.3	リセットコントロール / ステータスレジスタ(RSTCSR)	500
	12.2.4	レジスタ書き換え時の注意	501
12.3 動化	動作説明		503
	12.3.1	ウォッチドッグタイマ時の動作	503
	12.3.2	インターバルタイマ時の動作	504
	12.3.3	オーバフローフラグ(OVF)セットタイミング	504
	12.3.4	ウォッチドッグタイマリセット(WRST)のセットタイミング	505
12.4	割り込み		506
12.5	使用上の注意		506

12.1 概要

本 LSI は、ウォッチドッグタイマ (WDT) を内蔵しています。WDT には、システムの 監視を行うウォッチドッグタイマとインターバルタイマの 2 つの機能があり、いずれかを 選択することができます。

ウォッチドッグタイマはシステムの暴走などにより、タイマカウンタ(TCNT)の値が 書き換えられずオーバフローすると、本LSIに対してリセット信号を発生します。

また、インターバルタイマは、TCNT がオーバフローするごとにインターバルタイマ割り込みを発生することができます。

12.1.1 特長

WDT の特長を以下に示します。

8種類のカウンタ入力クロックを選択可能

/2, /32, /64, /128, /256, /512, /2048, /4096

インターバルタイマとして使用可能

TCNT がオーバフローするとリセット信号または割り込みを発生

ウォッチドッグタイマ時にはリセット信号、インターバルタイマ時にはインターバルタイマ割り込みを発生します。

ウォッチドッグタイマの発生したリセット信号により、本 LSI 全体を内部リセット可能 ウォッチドッグタイマ時に TCNT のオーバフローによってリセット信号を発生すると、 本 LSI 全体は内部リセットされます。

12.1.2 ブロック図

図 12.1 に WDT のブロック図を示します。




図 12.1 WDT のブロック図

12.1.3 レジスタ構成

表 12.1 に WDT のレジスタ構成を示します。

表 12.1 レジスタ構成


アドレス*1		名 称	略称	R/W	初期値	
ライト時* ²	リード時					
H'FFF8C	H'FFF8C	タイマコントロール / ステータスレジスタ	TCSR	R/(W)*3	H'18	
	H'FFF8D	タイマカウンタ	TCNT	R/W	H'00	
H'FFF8E	H'FFF8F	リセットコントロール / ステータスレジスタ	RSTCSR	R/(W)*3	H'3F	

- 【注】 *1 アドバンストモード時のアドレス下位20ビットを示しています。
 - *2 このアドレスから始まるワードデータとしてライトしてください。
 - *3 ビット7は、フラグをクリアするための0ライトのみ可能です。

12.2 各レジスタの説明

12.2.1 タイマカウンタ (TCNT)

TCNT は、8 ビットのリード / ライト 可能なアップカウンタです。




【注】 TCNTは、容易に書き換えられないようにライト方法が一般のレジスタと異なります。 詳細は「12.2.4 レジスタ書き換え時の注意」を参照してください。

TCSR の TME ビットを 1 にセットすると、TCSR の CKS2 ~ CKS0 ビットで選択された内部クロックにより、カウントアップを開始します。また、TCNT の値がオーバフロー (H'FF H'00) すると、TCSR の OVF フラグが 1 にセットされます。

また、TCNT はリセット、またはTME = 0 のとき H'00 にイニシャライズされます。

12.2.2 タイマコントロール/ステータスレジスタ(TCSR)

TCSR は、8 ビットのリード / ライト 可能なレジスタで、TCNT に入力するクロックの 選択、およびモードの選択などを行います。



【注】 TCSRは、容易に書き換えられないようにライト方法が一般のレジスタと異なります。 詳細は「12.2.4 レジスタ書き換え時の注意」を参照してください。 * フラグをクリアするための0ライトのみ可能です。

ビット $7 \sim 5$ はリセット、またはスタンバイモード時に各ビットとも 0 にイニシャライズされます。ビット $2 \sim 0$ は、リセット時に各ビットとも 0 にイニシャライズされます。なお、ビット $2 \sim 0$ はソフトウェアスタンバイモード時には、イニシャライズされずにソフトウェアスタンバイモードに遷移する直前の値を保持します。

ビット7:オーバフローフラグ(OVF)

TCNT がオーバフロー(H'FF H'00) したことを示すステータスフラグです。

ビット7	説 明
OVF	
0	[クリア条件]
	OVF=1の状態で、OVFフラグをリード後、OVFフラグに0をライトしたとき
	(初期値)
1	[セット条件]
	TCNT が H'FF H'00 に変化したとき

ビット6:タイマモードセレクト(WT/IT)

WDT をウォッチドッグタイマとして使用するか、インターバルタイマとして使用するかを選択するビットです。インターバルタイマ時は TCNT のオーバフローでインターバルタイマ割り込み要求を発生します。また、ウォッチドッグタイマ時は TCNT のオーバフローでリセット信号を発生します。

ビット6	説 明	
WT/IT		
0	インターバルタイマを選択:インターバルタイマ割り込み要求	(初期値)
1	 ウォッチドッグタイマを選択∶リセット信号を発生	

ビット5:タイマイネーブル(TME)

TCNT の動作 / 停止を選択します。 $WT/\overline{IT} = 1$ の場合、SYSCR のソフトウェアスタンバイビット (SSBY) を 0 クリアしてから、TME をセットしてください。また、SSBY を 1 にセットするときは、TME を 0 クリアしてください。

ビット5	説明
TME	
0	TCNT を H'00 にイニシャライズし、カウント動作は停止 (初期値)
1	TCNT はカウント動作

ビット4、3:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。


ビット2~0:クロックセレクト 2~0(CKS2~0)

システムクロック()を分周して得られる 8 種類の内部クロックから TCNT に入力するクロックを選択するビットです。

0 / ロップと送がりのとうしてり。					
ビット2	ビット1	ビット0	説明		
CKS2	CKS1	CKS0			
0	0	0	/ 2 (初期値)		
0	0	1	/ 32		
0	1	0	/ 64		
0	1	1	/ 128		
1	0	0	/ 256		
1	0	1	/ 512		
1	1	0	/ 2048		
1	1	1	/ 4096		

12.2.3 リセットコントロール / ステータスレジスタ (RSTCSR)

RSTCSR は8ビットのリード/ライト 可能なレジスタで、ウォッチドッグタイマのオーバフローによるリセット信号をモニタします。



【注】 RSTCSRは、容易に書き換えられないように、ライト方法が一般のレジスタと異なります。 詳細は「12.2.4 レジスタ書き換え時の注意」を参照してください。 * ビット7は、フラグをクリアするための0ライトのみ可能です。

ビット 7、6 は、 \overline{RES} 端子によるリセット信号でイニシャライズされます。ウォッチドッグタイマのオーバフローによるリセット信号ではイニシャライズされません。

ビット7:ウォッチドッグタイマリセット(WRST)

ウォッチドッグタイマ時に TCNT がオーバフローし、リセット信号が発生したことを示すビットです。

オーバフローで発生したリセット信号により、本LSI全体が内部リセットされます。

ビット	<u>7</u>
WRST	-
0	[クリア条件] (初期値)
	(1) RES 端子によるリセット信号
	(2)WRST = 1 の状態で、WRST フラグをリード後、WRST フラグに 0 をライト
	したとき
1	[セット条件]
	ウォッチドッグタイマ時に、TCNT がオーバフローし、リセット信号が発生したとき

ビット6:リザーブビット

リザーブビットです。ライト時は常に0をライトしてください。

ビット5~0:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライト時は常に1をライトしてください。

12.2.4 レジスタ書き換え時の注意

WDTのTCNT、TCSR、RSTCSRは、容易に書き換えられないように、ライト方法が一般レジスタと異なります。リード/ライトの方法を以下に示します。

(1) TCNT、TCSR へのライト

TCNT、TCSR ヘライトする場合、必ずワード転送命令を使用してください。バイト命令では、ライトすることができません。図 12.2 に TCNT、TCSR へのライトデータを示します。

ライト時のアドレスは、TCNT、TCSR とも同一アドレスになっています。そのため、TCNT、TCSR ヘライトするときは、下位バイトをライトデータに、上位バイトを H'5A (TCNT のとき) または H'A5 (TCSR のとき) にしてワード転送を行います。

これにより、下位バイトのデータが TCNT、または TCSR ヘライトされます。




図 12.2 TCNT、TCSR へのライトデータ

(2) RSTCSR へのライト

RSTCSR ヘライトする場合、必ずワード転送命令を使用してください。バイト転送命令では、ライトすることができません。図 12.3 に RSTCSR のライトデータを示します。

WRST ビットへ 0 をライトする場合、上位バイトを H'A5、下位バイトを H'00 としてワード転送を行います。これにより、下位バイトのデータ (H'00) が RSTCSR の WRST ビットへライトされ、WRST ビットが 0 にクリアされます。

RSTOE ビットヘライトする場合、上位バイトを H'5A、下位バイトをライトデータとしてワード転送を行います。

これにより、下位バイトのデータが RSTOE ビットヘライトされます。




図 12.3 RSTCSR へのライトデータ

(3) TCNT、TCSR、RSTCSRのリード

TCNT、TCSR、RSTCSR をリードする場合、アドレス H'FFF8C に TCSR、H'FFF8D に T CNT、H'FFF8F に RSTCSR が割り当てられています。

したがって、一般のレジスタと同様にリードしてください。リードの場合は、バイト転送命令を使用することができます。表 12.2 に TCNT、TCSR、RSTCSR のリードを示します。

 - •	•	
アドレス*	レジスタ	
H'FFF8C	TCSR	
		1

H'FFF8D

H'FFF8F

表 12.2 TCNT、TCSR、RSTCSR のリード

TCNT RSTCSR

【注】 * アドバンストモード時のアドレス下位20ビットを示しています。

12.3 動作説明

以下にウォッチドッグタイマ時、インターバルタイマ時の WDT の動作について説明します。

12.3.1 ウォッチドッグタイマ時の動作

図 12.4 にウォッチドッグタイマ時の動作を示します。

ウォッチドッグタイマとして使用する場合は、TCSR の WT/\overline{IT} ビット、TME ビットをそれぞれ 1 にセットします。

プログラムでは TCNT がオーバフローする前に、ソフトウェアで TCNT の値を書き換えて(通常は H'00 をライト)、常にオーバフローが発生しないようにします。システムの暴走などにより、TCNT の値が書き換えられず、オーバフローすると、518 ステート期間、本 LSI 内部をリセットします。

WDT によるリセットと $\overline{\text{RES}}$ 端子によるリセットは、同一ベクタです。そのため、 $\overline{\text{RES}}$ 端子によるリセットか、WDT によるリセットかは、RSTCSR の WRST ビットをチェック することによって判別してください。

また、RES 端子によるリセットと WDT のオーバフローによるリセットが同時に発生した場合は、RES 端子によるリセットが優先されます。




図 12.4 ウォッチドッグタイマモード時の動作

12.3.2 インターバルタイマ時の動作

図 12.5 にインターバルタイマ時の動作を示します。

インターバルタイマとして使用するには、TCSR の WT/ $\overline{\text{IT}}$ ビットを 0 にクリアし、TME ビットを 1 にセットします。

インターバルタイマとして動作しているときは、TCNTがオーバフローするごとに、インターバルタイマ割り込み要求が発生します。これにより、一定時間ごとにインターバルタイマ割り込みを発生させることができます。




図 12.5 インターバルタイマ時の動作

12.3.3 オーバフローフラグ(OVF)セットタイミング

図 12.6 に OVF フラグのセットタイミングを示します。

TCSRのOVFフラグは、TCNTがオーバフローすると1にセットされます。このとき同時にウォッチドッグタイマ時にはリセット信号出力、インターバルタイマ時にはインターバルタイマ割り込みが発生します。




図 12.6 OVF フラグのセットタイミング

12.3.4 ウォッチドッグタイマリセット(WRST)のセットタイミング

RSTCSR の WRST ビットは、TCSR の WT/IT ビット、TME ビットをそれぞれ 1 にセットしたとき有効になります。

図 12.7 に WRST ビットのセット、および内部リセットタイミングを示します。

TCNT がオーバフローして、OVF フラグが 1 にセットされたとき、WRST ビットは 1 にセットされます。このとき同時に、本 LSI 全体に対して内部リセット信号を発生します。この内部リセット信号で OVF フラグは 0 にクリアされますが、WRST ビットは 1 にセットされたままです。したがって、リセット処理ルーチンの中で、必ず WRST ビットのクリアを行ってください。




図 12.7 WRST ビットのセットおよび内部リセットタイミング

12.4 割り込み

インターバルタイマ時、オーバフローによりインターバルタイマ割り込み(WOVI)を 発生します。インターバルタイマ割り込みは TCSR の OVF フラグが 1 にセットされると 常に要求されます。

12.5 使用上の注意

(1) TCNT のライトとカウントアップの競合

図 12.8 に TCNT のライトとカウントアップの競合を示します。

TCNT のライトサイクル中の T_3 ステートでカウントアップが発生しても、カウントアップされずカウンタライトが優先されます。




図 12.8 TCNT のライトとカウントアップの競合

(2) CKS2~CKS0 ビットの切り替え

CKS2~CKS0 ビットを切り替えるときは、TCSR の TME ビットを 0 にクリアし、TCNT を停止させてから行ってください。

13. SCI

第13章 目次

13.1	概要			509
	13	3.1.1	特長	509
	13	3.1.2	ブロック図	511
	13	3.1.3	端子構成	512
	13	3.1.4	レジスタ構成	513
13.2	各レジスタの	D説明		514
	13	3.2.1	レシープシフトレジスタ (RSR)	514
	13	3.2.2	レシーブデータレジスタ(RDR)	514
	13	3.2.3	トランスミットシフトレジスタ(TSR)	515
	13	3.2.4	トランスミットデータレジスタ(TDR)	515
	13	3.2.5	シリアルモードレジスタ (SMR)	516
	13	3.2.6	シリアルコントロールレジスタ (SCR)	520
	13	3.2.7	シリアルステータスレジスタ (SSR)	525
	13	3.2.8	ビットレートレジスタ (BRR)	532
13.3	動作説明			540
	13	3.3.1	概要	540
	13	3.3.2	調歩同期式モード時の動作	543
	13	3.3.3	マルチプロセッサ通信機能	553
	13	3.3.4	クロック同期式モード時の動作	559
13.4	SCI割り込み	ل		568
13.5	使用上の注意	意		569
	13	3 5 1	SCIを使用する際の注音	569

13.1 概要

本 LSI は、独立した 3 チャネルのシリアルコミュニケーションインタフェース (SCI: Serial Communication Interface)を備えています。3 チャネルは、同一の機能を持っています。SCI は、調歩同期式通信とクロック同期式通信の2方式でシリアル通信ができます。また、複数のプロセッサ間のシリアル通信機能(マルチプロセッサ通信機能)を備えています。

消費電流低減のため SCI を使用しない場合には、SCI 各チャネル単独に停止することができます。詳細は「20.6 モジュールスタンバイ機能」を参照してください。

また、SCI は"ISO/IEC7816-3 (Identification Card)"に準拠したICカードインタフェース 用シリアル通信機能としてスマートカードインタフェースをサポートしています。通常の シリアルコミュニケーションインタフェースとスマートカードインタフェースの切り替 えはレジスタの設定で行います。

13.1.1 特長

通常のシリアルコミュニケーションインタフェースの特長を以下に示します。

シリアル通信モードを調歩同期式モード / クロック同期式モードから選択可能

(a)調歩同期式モード

キャラクタ単位で同期をとる調歩同期式方式でシリアルデータの通信を行います。
Universal Asyncronous Receiver/Transmitter (UART) や Asyncronous Communication Interface
Adapter (ACIA)など標準の調歩同期式通信用 LSI とのシリアルデータ通信が可能です
また、複数のプロセッサとシリアルデータ通信ができるマルチプロセッサ間通信機能を
備えています。

シリアルデータ通信フォーマットを12種類のフォーマットから選択できます。

・データ長 : 7 ビット / 8 ビット・ストップビット長 : 1 ビット / 2 ビット

・パリティ : 偶数パリティ / 奇数パリティ / パリティなし

・マルチプロセッサビット :1/0

・受信エラーの検出:パリティエラー、オーバランエラー、フレーミング

エラーを検出

・ブレークの検出 : フレーミングエラー発生時に RxD 端子のレベルを

直接リードすることによりブレークを検出できます。

(b) クロック同期式モード

クロックに同期してシリアルデータ通信を行います。クロック同期式通信機能を持つ他のLSIとのシリアルデータ通信が可能です。

シリアルデータ通信フォーマットは1種類です。

・データ長 : 8 ビット

・受信エラーの検出 : オーバランエラーを検出

全二重通信が可能

独立した送信部と受信部を備えているので、送信と受信を同時に行うことができます。 また、送信部、および受信部ともにダブルバッファ構造になっていますのでシリアルデー タの連続送信、連続受信ができます。

送受信するシリアルデータに対して、

- ・LSB ファースト / MSB ファースト
- ・データのロジックレベルの反転

を設定することができます。

内蔵ボーレートジェネレータにより任意のビットレートを選択可能

送受信クロックソースを、ボーレートジェネレータからの内部クロック、または SCK 端子からの外部クロックから選択可能

4種類の割り込み要因

送信データエンプティ、送信終了、受信データフル、受信エラーの4種類の割り込み要因があり、それぞれ独立に要求することができます。また、SCIO については送信データエンプティ割り込みと受信データフル割り込みにより DMA コントローラ (DMAC) を起動させてデータの転送を行うことができます。

スマートカードインタフェースの特長を以下に示します。

調歩同期式モード

・データ長 : 8 ビット

- ・パリティビットの生成およびチェック
- ・受信モードにおけるエラーシグナル (パリティエラー)の送出
- ・送信モードにおけるエラーシグナルの検出とデータの自動再送信
- ・ダイレクトコンベンション / インバースコンベンションの両方をサポート

内蔵ボーレートジェネレータにより任意のビットレートを選択可能

3種類の割り込み要因

送信データエンプティ、受信データフル、送受信エラーの3種類の割り込み要因があり、それぞれ独立に要求することができます。また、送信データエンプティ割り込みと受信データフル割り込みにより DMA コントローラ (DMAC) を起動させてデータの転送を行うことができます。

13.1.2 ブロック図

図 13.1 に SCI のブロック図を示します。




図 13.1 SCI のブロック図

13.1.3 端子構成

SCI は、チャネルごとに表 13.1 に示すシリアル端子を持っています。

表 13.1 端子構成

チャネル	名 称	略称	入出力	機能
0	シリアルクロック端子	SCK₀	入出力	SCI ₀ のクロック入出力
	レシーブデータ端子	RxD ₀	入力	SCIoの受信データ入力
	トランスミットデータ端子	TxD ₀	出力	SCI₀の送信データ出力
1	シリアルクロック端子	SCK ₁	入出力	SCI ₁ のクロック入出力
	レシーブデータ端子	RxD1	入力	SCI₁の受信データ入力
	トランスミットデータ端子	TxD1	出力	SCI ₁ の送信データ出力
2	シリアルクロック端子	SCK ₂	入出力	SCI₂のクロック入出力
	レシーブデータ端子	RxD2	入力	SCI2の受信データ入力
	トランスミットデータ端子	TxD2	出力	SCI2の送信データ出力

13.1.4 レジスタ構成

SCI には、表 13.2 に示す内部レジスタがあります。これらのレジスタにより調歩同期式モード / クロック同期式モードの指定、データフォーマットの指定、ビットレートの指定、送信部 / 受信部の制御、およびシリアルコミュニケーションインタフェースとスマートカードインタフェースの切り替えの指定を行うことができます。

表 13.2 レジスタ構成

チャネル	アドレス*1	名 称	略称	R/W	初期値
0	H'FFFB0	シリアルモードレジスタ	SMR	R/W	H'00
	H'FFFB1	ビットレートレジスタ	BRR	R/W	H'FF
	H'FFFB2	シリアルコントロールレジスタ	SCR	R/W	H'00
	H'FFFB3	トランスミットデータレジスタ	TDR	R/W	H'FF
	H'FFFB4	シリアルステータスレジスタ	SSR	R/(W)*2	H'84
	H'FFFB5	レシーブデータレジスタ	RDR	R	H'00
	H'FFFB6	スマートカードモードレジスタ	SCMR	R/W	H'F2
1	H'FFFB8	シリアルモードレジスタ	SMR	R/W	H'00
	H'FFFB9	ビットレートレジスタ	BRR	R/W	H'FF
	H'FFFBA	シリアルコントロールレジスタ	SCR	R/W	H'00
	H'FFFBB	トランスミットデータレジスタ	TDR	R/W	H'FF
	H'FFFBC	シリアルステータスレジスタ	SSR	R/(W)*2	H'84
	H'FFFBD	レシーブデータレジスタ	RDR	R	H'00
	H'FFFBE	スマートカードモードレジスタ	SCMR	R/W	H'F2
2	H'FFFC0	シリアルモードレジスタ	SMR	R/W	H'00
	H'FFFC1	ビットレートレジスタ	BRR	R/W	H'FF
	H'FFFC2	シリアルコントロールレジスタ	SCR	R/W	H'00
	H'FFFC3	トランスミットデータレジスタ	TDR	R/W	H'FF
	H'FFFC4	シリアルステータスレジスタ	SSR	R/(W)*2	H'84
	H'FFFC5	レシーブデータレジスタ	RDR	R	H'00
	H'FFFC6	スマートカードモードレジスタ	SCMR	R/W	H'F2


【注】 *1 アドバンストモード時のアドレス下位20ビットを示しています。

^{*2} フラグをクリアにするための0ライトのみ可能です。

13.2 各レジスタの説明

13.2.1 レシーブシフトレジスタ(RSR)

RSRは、シリアルデータを受信するためのレジスタです。



SCI は、RSR に RxD 端子から入力されたシリアルデータを LSB (ビット 0) から受信した順にセットし、パラレルデータに変換します。1 バイトのデータ受信を終了すると、データは自動的に RDR へ転送されます。

CPU から RSR を直接リード / ライトすることはできません。

13.2.2 レシーブデータレジスタ(RDR)

RDR は、受信したシリアルデータを格納するレジスタです。

ビット:	7	6	5	4	3	2	1	0
初期値:	0	0	0	0	0	0	0	0
R/W :	R	R	R	R	R	R	R	R

SCI は、1 バイトのシリアルデータの受信が終了すると、RSR から RDR へ受信したシリアルデータを転送して格納し、受信動作を完了します。この後、RSR は受信可能になります。

このように、RSR と RDR はダブルバッファになっているため連続した受信動作が可能です。

RDR は、リード専用レジスタですので CPU からライトすることはできません。 RDR は、リセット、またはスタンバイモード時に H'00 にイニシャライズされます。

13.2.3 トランスミットシフトレジスタ (TSR)

TSR は、シリアルデータを送信するためのレジスタです。




SCI は、TDR から送信データをいったん TSR に転送し、LSB (ビット 0) から順に TxD 端子に送り出すことでシリアルデータ送信を行います。

1 バイトのデータ送信を終了すると自動的に TDR から TSR へ次の送信データを転送し、送信を開始します。 ただし SSR の TDRE ビットが 1 にセットされている場合には、 TDR から TSR へのデータ転送は行いません。

CPU から、直接 TSR をリード / ライトすることはできません。

13.2.4 トランスミットデータレジスタ(TDR)

TDRは、シリアル送信するデータを格納する8ビットのレジスタです。




SCI は、TSR の空を検出すると、TDR にライトされた送信データを TSR に転送してシリアル送信を開始します。TSR のシリアルデータ送信中に TDR に次の送信データをライトしておくと、連続シリアル送信ができます。

TDR は、常に CPU によるリード / ライトが可能です。

TDR は、リセット、またはスタンバイモード時に H'FF にイニシャルライズされます。

13.2.5 シリアルモードレジスタ (SMR)

SMR は、SCI のシリアル通信フォーマットの設定と、ボーレートジェネレータのクロックソースを選択するための 8 ビットのレジスタです。



SMR は、常に CPU によるリード / ライトが可能です。

SMR は、リセット、またはスタンバイモード時に H'00 にイニシャライズされます。

ビット7:コミュニケーションモード(C/\overline{A})/GSMモード(GM)

通常のシリアルコミュニケーションインタフェースとスマートカードインタフェースでは、機能が異なります。SCMRのSMIFビットによって切り替わります。

(a) シリアルコミュニケーションインタフェースの時(SCMRのSMIFビットが0) SCIの動作モードを調歩同期式モード / クロック同期式モードのいずれかから選択します。

ビット7	説 明	
C/Ā		
0	調歩同期式モード	(初期値)
1	クロック同期式モード	

(b) スマートカードインタフェースの時 (SCMR の SMIF ビットが 1) スマートカードインタフェースの時 GSM モードを選択します。

ビット7	説明
GM	
0	TEND フラグがスタートビットから 12.5 etu 後に発生します。 (初期値)
1	TEND フラグがスタートビットから 11.0 etu 後に発生します。

【注】 etu (Elementary Time Unit): 1ビットの転送期間

ビット6:キャラクタレングス(CHR)

調歩同期式モードのデータ長を 7 ビット/8 ビットデータのいずれかから選択します。 クロック同期式モードでは CHR の設定にかかわらず、データ長は 8 ビットデータ固定です。

- 0	
ビット6	説明
CHR	
0	8 ビットデータ (初期値)
1	7 ビットデータ*

【注】* 7 ビットデータを選択した場合、TDR の MSB (ビット7) は送信されません。

ビット5:パリティイネーブル(PE)

調歩同期式モードでは、送信時にパリティビットの付加を、受信時にパリティビットのチェックを行うかどうかを選択します。クロック同期式モードでは、PE ビットの設定にかかわらずパリティビットの付加、およびチェックは行いません。

ビット5	説 明	
PE		
0	パリティビットの付加、およびチェックを禁止	(初期値)
1	パリティビットの付加、およびチェックを許可*	

【注】* PE ビットに1をセットすると送信時には、O/E ビットで指定した偶数、または奇数パリティを送信データに付加して送信します。受信時には、受信したパリティビットがO/E ビットで指定した偶数、または奇数パリティになっているかどうかをチェックします。

ビット4:パリティモード(O/E)

パリティの付加やチェックを偶数パリティ/奇数パリティのいずれで行うかを選択します。 O/\overline{E} ビットの設定は、調歩同期式モードで PE ビットに 1 を設定しパリティビットの付加やチェックを許可したときのみ有効になります。クロック同期式モードや、調歩同期式モードでパリティの付加やチェックを禁止している場合には、 O/\overline{E} ビットの指定は無効です。

ビット4		説	明	
O/E				
0	偶数パリティ*1			(初期値)
1	 奇数パリティ* ²			

- 【注】 *1 偶数パリティに設定すると送信時には、パリティビットと送信キャラクタを合わせて、 その中の 1 の数の合計が偶数になるようにパリティビットを付加して送信します。 受信時には、パリティビットと受信キャラクタを合わせて、その中の 1 の数の合計が偶 数であるかどうかをチェックします。
 - *2 奇数パリティに設定すると送信時には、パリティビットと送信キャラクタを合わせて、 その中の 1 の数の合計が奇数になるようにパリティビットを付加して送信します。 受信時には、パリティビットと受信キャラクタを合わせて、その中の1の数の合計が奇 数であるかどうかをチェックします。

ビット3:ストップビットレングス(STOP)

調歩同期式モードでのストップビットの長さを1ビット/2ビットのいずれかから選択します。STOPビットの設定は調歩同期式モードでのみ有効になります。クロック同期式モードに設定した場合にはストップビットは付加されませんので、このビットの設定は無効です。

ビット3		説	明	
STOP				
0	1ストップビット*1			(初期値)
1	2ストップビット*2			

- 【注】 *1 送信時には、送信キャラクタの最終尾に1ビットの1(ストップビット)を付加して送信します。
 - *2 送信時には、送信キャラクタの最終尾に2ビットの1(ストップビット)を付加して送信します。

なお、受信時にはSTOPビットの設定にかかわらず、受信したストップビットの1ビット目のみをチェックします。ストップビットの2ビット目が1の場合は、ストップビットとして扱いますが、0の場合は、次の送信キャラクタのスタートビットとして扱います。

ビット2:マルチプロセッサモード(MP)

マルチプロセッサフォーマットを選択します。マルチプロセッサフォーマットを選択した場合、PE ビット、および O/E ビットにおけるパリティの設定は無効になります。また、MP ビットの設定は、調歩同期式モードのときのみ有効です。クロック同期式モードでは、MP ビットの設定は無効です。

マルチプロセッサ通信機能については、「13.3.3 マルチプロセッサ通信機能」を参照してください。

ビット2	説	明
MP		
0	マルチプロセッサ機能の禁止	(初期値)
1	マルチプロセッサフォーマットを選択	

ビット1、0:クロックセレクト 1、0 (CKS1、0)


内蔵ボーレートジェネレータのクロックソースを選択します。CKS1、0 ビットの設定により 、 /4、 /16 、 /64 の 4 種類からクロックソースを選択できます。

クロックソースと、ビットレートレジスタの設定値、およびボーレートの関係については、「13.2.8 ビットレートレジスタ(BRR)」を参照してください。

		, , , , , , , , , , , , , , , , , , , ,	
ビット1	ビット0	説明	
CKS1	CKS0		
0	0	クロック	(初期値)
0	1	/4 クロック	
1	0	/16 クロック	
1	1	/64 クロック	

13.2.6 シリアルコントロールレジスタ(SCR)

SCR は、SCI の送信/受信動作、調歩同期式モードでのシリアルクロック出力、割り込み要求の許可/禁止、および送信/受信クロックソースの選択を行うレジスタです。



SCR は、常に CPU によるリード / ライトが可能です。 SCR は、リセット、またはスタンバイモード時に H'00 にイニシャライズされます。

ビット7:トランスミットインタラプトイネーブル(TIE)

TDR から TSR ヘシリアル送信データが転送され SSR の TDRE フラグが 1 にセットされたときに、送信データエンプティ割り込み (TXI)要求の発生を許可 / 禁止します。

ビット7	説 明
TIE	
0	送信データエンプティ割り込み(TXI)要求の禁止* (初期値)
1	送信データエンプティ割り込み(TXI)要求の許可

【注】* TXI 割り込み要求の解除は、TDRE フラグから 1 をリードした後、0 にクリアするか、または TIE ビットを 0 にクリアすることで行うことができます。

ビット6:レシーブインタラプトイネーブル(RIE)

シリアル受信データが RSRから RDRへ転送されて SSRの RDRFフラグが 1 にセットされたとき、受信データフル割り込み (RXI) 要求、および受信エラー割り込み (ERI) 要求の発生を許可 / 禁止します。

ビット6	説明
RIE	
0	受信データフル割り込み(RXI)要求、および受信エラー割り込み(ERI)
	要求を禁止* (初期値)
1	受信データフル割り込み(RXI)要求、および受信エラー割り込み(ERI)
	要求を許可

【注】* RXI、および ERI 割り込み要求の解除は、RDRF、または FER、PER、ORER の各フラグから 1 をリードした後、0 にクリアするか、RIE ビットを 0 にクリアすることで行えます。

ビット5:トランスミットイネーブル(TE)

SCIのシリアル送信動作の開始を許可/禁止します。

ビット5		説	明	
TE				
0	 送信動作を禁止* ¹			(初期値)
1	 送信動作を許可* ²			

- 【注】 *1 SSR の TDRE フラグは 1 に固定されます。
 - *2 この状態で、TDR に送信データをライトして、SSR の TDRE フラグを 0 にクリアするとシリアル送信を開始します。

なお、TE ビットを 1 にセットする前に必ず SMR の設定を行い送信フォーマットを決定してください。

ビット4:レシーブイネーブル(RE)

SCIのシリアル受信動作の開始を許可/禁止します。

ビット4		説	明	
RE				
0	受信動作を禁止* ¹			(初期値)
1	受信動作を許可* ²			

- 【注】 *1 RE ビットを 0 にクリアしても RDRF、FER、PER、ORER の各フラグは影響を受けず、 状態を保持しますので注意してください。
 - *2 この状態で調歩同期式モードの場合はスタートビットを、クロック同期式モードの場合は同期クロック入力をそれぞれ検出すると、シリアル受信を開始します。なお、RE ビットを1にセットする前に必ず SMR の設定を行い、受信フォーマットを決定してください。

ビット3:マルチプロセッサインタラプトイネーブル(MPIE)

マルチプロセッサ割り込みを許可 / 禁止します。MPIE ビットの設定は、調歩同期式モードで、かつ、SMR の MP ビットが 1 に設定されている受信時にのみ有効です。

クロック同期式モードのとき、あるいはMP ビットが0のときにはMPIE ビットの設定は無効です。

ビット3	説明
MPIE	
0	マルチプロセッサ割り込み禁止状態(通常の受信動作をします) (初期値)
	[クリア条件]
	(1) MPIE ビットを 0 にクリア
	(2) MPB=1 のデータを受信したとき
1	マルチプロセッサ割り込み許可状態*
	マルチプロセッサビットが1のデータを受け取るまで受信割り込み(RXI)要
	求、受信エラー割り込み(ERI)要求、および SSR の RDRF、FER、ORER の
	各フラグのセットを禁止します。

【注】* RSRから RDR への受信データの転送、および受信エラーの検出と SSR の RDRF、FER、ORER の各フラグのセットは行いません。MPB=1 を含む受信データを受信すると、SSR の MPB ビットを 1 にセットし、MPIE ビットを自動的に 0 にクリアし、RXI、ERI 割り込み要求の発生 (SCR の TIE、RIE ビットが 1 にセットされている場合)と FER、ORER フラグのセットが許可されます。

ビット2:トランスミットエンドインタラプトイネーブル(TEIE)

MSB データ送出時に有効な送信データが TDR にないとき、送信終了割り込み(TEI)要求の発生を許可 / 禁止します。

ビット2	
TEIE	
0	送信終了割り込み(TEI)要求を禁止* (初期値)
1	送信終了割り込み(TEI)要求を許可*

【注】* TEI の解除は、SSR の TDRE フラグから 1 をリードした後、0 にクリアして TEND フラグを 0 にクリアするか、TEIE ビットを 0 にクリアすることで行うことができます。

ビット1、0:クロックイネーブル 1、0(CKE1、0)

通常のシリアルコミュニケーションインタフェースとスマートカードインタフェースでは、機能が異なります。また、SCMRのSMIFビットによって切り替わります。

(a) シリアルコミュニケーションインタフェースのとき (SCMRのSMIFビットが0) SCIのクロックソースの選択、および SCK 端子からのクロック出力の許可 / 禁止を設定します。 CKE1 ビットと CKE0 ビットの組み合わせによって SCK 端子を入出力ポートにするか、シリアルクロック出力端子にするか、またはシリアルクロック入力端子にするかが決まります。

ただし、CKE0 ビットの設定は調歩同期式モードで内部クロック動作(CKE1=0)時のみ有効です。クロック同期式モードのとき、および外部クロック動作(CKE1=1)の場合はCKE0 ビットの設定は無効です。また、SMR で SCI の動作モードを設定する前に CKE1、CKE0 ビットを設定してください。

SCI のクロックソースの選択についての詳細は「13.3 動作説明」の表 13.9 を参照してください。

ビット1	ビット0		説	明
CKE1	CKE0			
0	0	調歩同期式モード	内部クロック	/ SCK 端子は入出力ポート* ¹
		クロック同期式モード	内部クロック	/ SCK 端子は同期クロック出力* ¹
0	1	調歩同期式モード	内部クロック	/ SCK 端子はクロック出力* ²
		クロック同期式モード	内部クロック	/ SCK 端子は同期クロック出力
1	0	調歩同期式モード	外部クロック	/ SCK 端子はクロック入力* ³
		クロック同期式モード	外部クロック	/ SCK 端子は同期クロック入力
1	1	調歩同期式モード	外部クロック	/ SCK 端子はクロック入力* ³
		クロック同期式モード	外部クロック	/ SCK 端子は同期クロック入力

【注】 *1 初期值

- *2 ビットレートと同じ周波数のクロックを出力
- *3 ビットレートの 16 倍の周波数のクロックを入力


(b) スマートカードインタフェースのとき(SCMR の SMIF ビットが1)

CKE1 ビットと CKE0 ビットおよび SMR の GM ビットの組み合わせによって SCK 端子を入出力ポートにするか、シリアルクロック出力端子にするかが決まります。

SMR	ビット1	ビット0	説明
GM	CKE1	CKE0	
0	0	0	SCK 端子は入出力ポート (初期値)
0	0	1	SCK 端子はクロック出力
1	0	0	SCK 端子は Low 出力固定
1	0	1	SCK 端子はクロック出力
1	1	0	SCK 端子は High 出力固定
1	1	1	SCK 端子はクロック出力

13.2.7 シリアルステータスレジスタ (SSR)

SCIの動作状態を示すステータスフラグと、マルチプロセッサビットを内蔵した8ビットのレジスタです。



【注】*1 フラグをクリアするための0ライトのみ可能です。

*2 通常のシリアルコミュニケーションインタフェースとスマートカードインタフェースでは機能が異なります。

SSR は常に CPU からリード / ライトできます。ただし、TDRE、RDRF、ORER、PER、FER の各フラグへ 1 をライトすることはできません。また、これらを 0 にクリアするためには、あらかじめ 1 をリードしておく必要があります。また、TEND フラグ、および MPB フラグはリード専用であり、ライトすることはできません。

SSR は、リセット、またはスタンバイモード時に H'84 にイニシャライズされます。

ビット7:トランスミットデータレジスタエンプティ(TDRE)

TDR から TSR にデータ転送が行われ TDR に次のシリアル送信データをライトすることが可能になったことを示します。

ビット7	説 明
TDRE	
0	TDR に有効な送信データがライトされていることを表示
	[クリア条件]
	(1) TDRE=1 の状態をリードした後、0 をライトしたとき
	(2) DMAC で TDR ヘデータをライトしたとき
1	TDR に有効な送信データがないことを表示 (初期値)
	[セット条件]
	(1) リセット、またはスタンバイモード時
	(2) SCR の TE ビットが 0 のとき
	(3) TDR から TSR にデータ転送が行われて TDR にデータライトが可能に
	なったとき

ビット6:レシーブデータレジスタフル(RDRF)

受信したデータが RDR に格納されていることを示します。

ビット6	説 明
RDRF	
0	RDR に受信データが格納されていないことを表示 (初期値)
	[クリア条件]
	(1) リセット、またはスタンバイモード時
	(2) RDRF=1 の状態をリードした後、0 をライトしたとき
	(3) DMAC で RDR のデータをリードしたとき
1	RDR に受信データが格納されていることを表示
	[セット条件]
	シリアル受信が正常終了し、RSR から RDR へ受信データが転送されたとき

【注】 受信時にエラーを検出したとき、および SCR の RE ビットを 0 にクリアしたときには RDR および RDRF フラグは影響を受けず以前の状態を保持します。

RDRF フラグが 1 にセットされたまま次のデータを受信完了すると、オーバランエラーを発生し、受信データが失われますので注意してください。

ビット5:オーバランエラー(ORER)

受信時にオーバランエラーが発生して異常終了したことを示します。

201A: 31- 0 T	
ビット5	説明
ORER	
0	受信中、または正常に受信を完了したことを表示 (初期値)*1
	[クリア条件]
	(1) リセット、またはスタンバイモード時
	(2) ORER=1 の状態をリードした後、0 をライトしたとき
1	受信時にオーバランエラーが発生したことを表示*2
	[セット表示]
	RDRF=1 の状態で次のシリアル受信を完了したとき

- 【注】 *1 SCR の RE ビットを 0 にクリアしたときには、ORER フラグは影響を受けず以前の状態を保持します。
 - *2 RDR ではオーバランエラーが発生する前の受信データを保持し、後から受信したデータが失われます。さらに、ORER=1 にセットされた状態では、以降のシリアル受信を続けることはできません。なお、クロック同期式モードでは、シリアル送信を受けることもできません。

ビット4:フレーミングエラー(FER)/エラーシグナルステータス(ERS) 通常のシリアルコミュニケーションインタフェースとスマートカードインタフェース では、機能が異なります。また、SCMRのSMIFビットによって切り替わります。

(a)シリアルコミュニケーションインタフェースのとき(SCMRのSMIFビットが0) 調歩同期式モードで受信時にフレーミングエラーが発生して異常終了したことを示します。

ビット4	説明
FER	
0	受信中、または正常に受信を完了したことを表示 (初期値)*1
	[クリア条件]
	(1) リセット、またはスタンバイモード時
	(2) FER=1 の状態をリードした後、0 をライトしたとき
1	受信時にフレーミングエラーが発生したことを表示
	[セット条件]
	SCI が受信終了時に受信データの最終尾のストップビットが1であるかどうか
	をチェックし、ストップビットが 0 であったとき* ²

- 【注】 *1 SCR の RE ビットを 0 にクリアしたときには、FER フラグは影響を受けず以前の状態を 保持します。
 - *2 2ストップビットモードのときは、1 ビット目のストップビットが 1 であるかどうかのみを判断し、2 ビット目のストップビットはチェックをしません。なお、フレーミングエラーが発生したときの受信データは RDR に転送されますが、 RDRF フラグはセットされません。さらに、FER フラグが 1 にセットされた状態においては、以降のシリアル受信を続けることができません。また、クロック同期式モードでは、シリアル送信も続けることができません。

(b) スマートカードインタフェースのとき $(SCMR \cap SMIF ビットが1)$

スマートカードインタフェースモードでは、送信時に受信側から送り返されるエラーシグナルのステータスを示します。なお、スマートカードインタフェースではフレーミングエラーは検出しません。

ビット4	説明
ERS	
0	正常に受信され、エラーシグナルがないことを表示 (初期値)*
	[クリア条件]
	(1) リセット、またはスタンバイモード時
	(2) ERS=1 の状態をリードした後、0 をライトしたとき
1	受信側からパリティーエラーの検出を示すエラーシグナルが送信されたことを
	表示
	[セット条件]
	エラーシグナル Low をサンプリングしたとき

【注】 * SCR の TE ビットを 0 にクリアしたときには、ERS フラグは影響を受けず以前の状態を保持します。

ビット3:パリティエラー(PER)

調歩同期式モードで、 パリティを付加した受信時にパリティが発生して異常終了した ことを示します。

こことかしよう。	
ビット3	説明
PER	
0	受信中、または正常に受信を完了したことを表示*1 (初期値)
	[クリア条件]
	(1) リセット、またはスタンバイモード時
	(2) PER=1 の状態をリードした後、0 をライトしたとき
1	受信時にパリティエラーが発生したことを表示*2
	[セット条件]
	受信時の受信データとパリティビットを合わせた1の数が、SMR の O/E ビッ
	トで指定した偶数パリティ/奇数パリティの設定と一致しなかったとき

- 【注】 *1 SCR の RE ビットを 0 にクリアしたときには、PER フラグは影響を受けず以前の状態を 保持します。
 - *2 パリティエラーが発生したときの受信データは RDR に転送されますが、RDRF フラグは セットされません。なお、PER フラグが 1 にセットされた状態では、以降のシリアル受 信を続けることはできません。さらに、クロック同期式モードでは、シリアル送信も続 けることができません。

ビット2:トランスミットエンド(TEND)

通常のシリアルコミュニケーションインタフェースとスマートカードインタフェースでは、機能が異なります。また、SCMRのSMIFビットによって切り替わります。

(a)シリアルコミュニケーションインタフェースのとき(SCMRのSMIFビットが0) 送信キャラクタの最終尾の送信時にTDRに有効なデータがなく、送信を終了したこと を示します。TENDフラグはリード専用ですので、ライトすることはできません。

C7.007, 12	10 フランはフェーサーので、フェーサーのことはできるとれ。
ビット2	説 明
TEND	
0	送信中であることを表示
	[クリア条件]
	(1) TDRE=1 の状態をリードした後、TDRE フラグに 0 をライトしたとき
	(2) DMAC でTDR ヘデータをライトしたとき
1	送信を終了したことを表示 (初期値
	[セット条件]
	(1) リセット、またはスタンバイモードのとき
	(2) SCR の TE ビットが 0 のとき
	(3) 1バイトのシリアル送信キャラクタの最後尾ビットの送信時に
	TDRE=1 であったとき

(b) スマートカードインタフェースのとき(SCMR の SMIF ビットが1)

送信キャラクタの最後尾ビットの送信時に TDR に有効なデータがなく、送信を終了したことを示します。TEND フラグはリード専用ですので、ライトすることはできません。

ビット2	説 明	
TEND		
0	送信中であることを表示	
	[クリア条件]	
	(1) TDRE=1 の状態をリードした後、TDRE フラグに 0 をライトしたとき	
	(2) DMAC で TDR ヘデータをライトしたとき	
1	送信を終了したことを表示 (初期値))
	[セット条件]	
	(1) リセット、またはスタンバイモードのとき	
	(2) SCR の TE ビットが 0 かつ FER/ERS ビットが 0 のとき	
	(3) 1バイトのシリアルキャラクタ送信終了2.5etu 後(GM=0のとき)/1.0e	∍tu
	後(GM = 1 のとき)に TDRE=1 かつ FER/ERS ビット=0(正常送信)の	,
	とき	

【注】 etu(Elementary Time Unit): 1 ビットの転送期間

ビット1:マルチプロセッサビット(MPB)

調歩同期式モードで受信をマルチプロセッサフォーマットで行うときに、受信データ中のマルチプロセッサビットを格納します。

MPB ビットは、リード専用であり、ライトすることはできません。

ビット1		説明	
MPB			
0	-	マルチプロセッサビットが0のデータを受信したことを表示*	(初期値)
1	-	マルチプロセッサビットが1のデータを受信したことを表示	

【注】* マルチプロセッサフォーマットで RE ビットを 0 にクリアしたときには、以前の状態を保持します。

ビット0:マルチプロセッサビットトランスファ(MPBT)


調歩同期式モードで送信をマルチプロセッサフォーマットで行うときに、送信データに 付加するマルチプロセッサビットを格納します。

クロック同期式モードやマルチプロセッサフォーマットでないとき、あるいは送信できないときには MPBT ビットの設定は無効です。

ビット0	説 明
MPBT	
0	マルチプロセッサビットが0のデータを送信(初期値)
1	マルチプロセッサビットが1のデータを送信

13.2.8 ビットレートレジスタ(BRR)

BRR は、SMR の CKS1、CKS0 ビットで選択されるボーレートジェネレータの動作クロックとあわせて、シリアル送信 / 受信のビットレートを設定する 8 ビットのレジスタです。



BRR は、常に CPU によるリード / ライトが可能です。

BRR は、リセット、またはスタンバイモード時に H'FF にイニシャライズされます。

なお、チャネルごとにボーレートジェネレータの制御が独立していますので、それぞれ 異なる値を設定することができます。

表 13.3 に調歩同期式モードのBRR の設定例を、表 13.4 にクロック同期式モードのBBR の設定例を示します。

表 13.3 ビットレートに対する BRR の設定例〔調歩同期式モード〕

ビットレート						(MHz)					
(bit/s)		2			2.09715			2.4576			3	
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	1	141	0.03	1	148	- 0.04	1	174	- 0.26	1	212	0.03
150	1	103	0.16	1	108	0.21	1	127	0.00	1	155	0.16
300	0	207	0.16	0	217	0.21	0	255	0.00	1	77	0.16
600	0	103	0.16	0	108	0.21	0	127	0.00	0	155	0.16
1200	0	51	0.16	0	54	- 0.70	0	63	0.00	0	77	0.16
2400	0	25	0.16	0	26	1.14	0	31	0.00	0	38	0.16
4800	0	12	0.16	0	13	- 2.48	0	15	0.00	0	19	- 2.34
9600	0	6	- 6.99	0	6	- 2.48	0	7	0.00	0	9	- 2.34
19200	0	2	8.51	0	2	13.78	0	3	0.00	0	4	- 2.34
31250	0	1	0.00	0	1	4.86	0	1	22.88	0	2	0.00
38400	0	1	- 18.62	0	1	- 14.67	0	1	0.00	-	_	-

ビットレート		(MHz)											
(bit/s)		3.6864			4			4.9152			5		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	
110	2	64	0.70	2	70	0.03	2	86	0.31	2	88	- 0.25	
150	1	191	0.00	1	207	0.16	1	255	0.00	2	64	0.16	
300	1	95	0.00	1	103	0.16	1	127	0.00	1	129	0.16	
600	0	191	0.00	0	207	0.16	0	255	0.00	1	64	0.16	
1200	0	95	0.00	0	103	0.16	0	127	0.00	0	129	0.16	
2400	0	47	0.00	0	51	0.16	0	63	0.00	0	64	0.16	
4800	0	23	0.00	0	25	0.16	0	31	0.00	0	32	- 1.36	
9600	0	11	0.00	0	12	0.16	0	15	0.00	0	15	1.73	
19200	0	5	0.00	0	6	- 6.99	0	7	0.00	0	7	1.73	
31250	-	-	-	0	3	0.00	0	4	- 1.70	0	4	0.00	
38400	0	2	0.00	0	2	8.51	0	3	0.00	0	3	1.73	

ビットレート		(MHz)												
(bit/s)		6			6.144			7.3728			8			
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)		
110	2	106	- 0.44	2	108	0.08	2	130	- 0.07	2	141	0.03		
150	2	77	0.16	2	79	0.00	2	95	0.00	2	103	0.16		
300	1	155	0.16	1	159	0.00	1	191	0.00	1	207	0.16		
600	1	77	0.16	1	79	0.00	1	95	0.00	1	103	0.16		
1200	0	155	0.16	0	159	0.00	0	191	0.00	0	207	0.16		
2400	0	77	0.16	0	79	0.00	0	95	0.00	0	103	0.16		
4800	0	38	0.16	0	39	0.00	0	47	0.00	0	51	0.16		
9600	0	19	- 2.34	0	19	0.00	0	23	0.00	0	25	0.16		
19200	0	9	- 2.34	0	9	0.00	0	11	0.00	0	12	0.16		
31250	0	5	0.00	0	5	2.40	0	6	5.33	0	7	0.00		
38400	0	4	- 2.34	0	4	0.00	0	5	0.00	0	6	- 6.99		

ビットレート		(MHz)											
(bit/s)		9.8304			10			12			12.288		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	
110	2	174	- 0.26	2	177	- 0.25	2	212	0.03	2	217	0.08	
150	2	127	0.00	2	129	0.16	2	155	0.16	2	159	0.00	
300	1	255	0.00	2	64	0.16	2	77	0.16	2	79	0.00	
600	1	127	0.00	1	129	0.16	1	155	0.16	1	159	0.00	
1200	0	255	0.00	1	64	0.16	1	77	0.16	1	79	0.00	
2400	0	127	0.00	0	129	0.16	0	155	0.16	0	159	0.00	
4800	0	63	0.00	0	64	0.16	0	77	0.16	0	79	0.00	
9600	0	31	0.00	0	32	- 1.36	0	38	0.16	0	39	0.00	
19200	0	15	0.00	0	15	1.73	0	19	- 2.34	0	19	0.00	
31250	0	9	- 1.70	0	9	0.00	0	11	0.00	0	11	2.40	
38400	0	7	0.00	0	7	1.73	0	9	- 2.34	0	9	0.00	

ビット	(MHz)																				
レート		1	3		1	4	14.7456			16			18				2	0		2	5
(bit/s)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	230	- 0.08	2	248	- 0.17	3	64	0.70	3	70	0.03	3	79	- 0.12	3	88	- 0.25	3	110	- 0.02
150	2	168	0.16	2	181	0.16	2	191	0.00	2	207	0.16	2	233	0.16	3	64	0.16	3	80	- 0.47
300	2	84	- 0.43	2	90	0.16	2	95	0.00	2	103	0.16	2	116	0.16	2	129	0.16	2	162	0.15
600	1	168	0.16	1	181	0.16	1	191	0.00	1	207	0.16	1	233	0.16	2	64	0.16	2	80	- 0.47
1200	1	84	- 0.43	1	90	0.16	1	95	0.00	1	103	0.16	1	116	0.16	1	129	0.16	1	162	0.15
2400	0	168	0.16	0	181	0.16	0	191	0.00	0	207	0.16	0	233	0.16	1	64	0.16	1	80	- 0.47
4800	0	84	- 0.43	0	90	0.16	0	95	0.00	0	103	0.16	0	116	0.16	0	129	0.16	0	162	0.15
9600	0	41	0.76	0	45	- 0.93	0	47	0.00	0	51	0.16	0	58	- 0.69	0	64	0.16	0	80	- 0.47
19200	0	20	0.76	0	22	- 0.93	0	23	0.00	0	25	0.16	0	28	1.02	0	32	- 1.36	0	40	- 0.76
31250	0	12	0.00	0	13	0.00	0	14	- 1.70	0	15	0.00	0	17	0.00	0	19	0.00	0	24	0.00
38400	0	10	- 3.82	0	10	3.57	0	11	0.00	0	12	0.16	0	14	- 2.34	0	15	1.73	0	19	1.73

表 13.4 ビットレートに対する BRR の設定例〔クロック同期式モード〕

ビット									(MHz)								
レート		2		4		8		10		13		16		18		20		25
(bit/s)	n	N	n	N	n	N	n	N	n	N	n	N	n	N	n	N	n	N
110	3	70	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
250	2	124	2	249	3	124	-	-	3	202	3	249	-	-	-	-	-	
500	1	249	2	124	2	249	_	-	3	101	3	124	3	140	3	155	-	_
1k	1	124	1	249	2	124	-	-	2	202	2	249	3	69	3	77	3	97
2.5k	0	199	1	99	1	199	1	249	2	80	2	99	2	112	2	124	2	155
5k	0	99	0	199	1	99	1	124	1	162	1	199	1	224	1	249	2	77
10k	0	49	0	99	0	199	0	249	1	80	1	99	1	112	1	124	1	155
25k	0	19	0	39	0	79	0	99	0	129	0	159	0	179	0	199	0	249
50k	0	9	0	19	0	39	0	49	0	64	0	79	0	89	0	99	0	124
100k	0	4	0	9	0	19	0	24	-	-	0	39	0	44	0	49	0	62
250k	0	1	0	3	0	7	0	9	0	12	0	15	0	17	0	19	0	24
500k	0	0*	0	1	0	3	0	4	_	_	0	7	0	8	0	9	-	-
1M			0	0*	0	1	_	-	_	_	0	3	0	4	0	4	-	-
2M					0	0*	-	-	-	-	0	1	-	-	-	-	-	-
2.5M					-	-	0	0*	-	_	-	-	-	_	-	-	-	-
4M											0	0*	-	-	-	-		-

【注】 誤差は、なるべく1%以内になるように設定してください。

【記号説明】

空欄 :設定できません。

: 設定可能ですが誤差がでます。* : 連続送信/受信はできません。

BRR の設定値は以下の計算式で求められます。

〔調歩同期式モード〕

$$N = \frac{1}{64 \times 2^{2n-1} \times B} \times 10^6 - 1$$

〔クロック同期式モード〕

$$N = \frac{1}{8 \times 2^{2n-1} \times B} \times 10^{6} - 1$$

B : ビットレート (bit/s)

N : ボーレートジェネレータの BRR の設定値 (0 N 255)

:動作周波数(MHz)

n :ボーレートジェネレータ入力クロック (n=0、1、2、3)

(nとクロックの関係は下表を参照してください)

n	クロック	SMR の設定値						
		CKS1	CKS0					
0		0	0					
1	/4	0	1					
2	/16	1	0					
3	/64	1	1					

調歩同期式モードのビットレート誤差は、以下の計算式で求められます。

誤差 (%) =
$$\left\{\frac{\times 10^6}{(N+1) \times B \times 64 \times 2^{2n-1}} - 1\right\} \times 100$$

表 13.5 に調歩同期式モードの各周波数における最大ビットレートを示します。また、表 13.6、表 13.7 に外部クロック入力時の最大ビットレートを示します。

表 13.5 各周波数における最大ビットレート (調歩同期式モード)

(MHz)	最大ビットレート (bit/s)	設.	設定値		
		n	N		
2	62500	0	0		
2.097152	65536	0	0		
2.4576	76800	0	0		
3	93750	0	0		
3.6864	115200	0	0		
4	125000	0	0		
4.9152	153600	0	0		
5	156250	0	0		
6	187500	0	0		
6.144	192000	0	0		
7.3728	230400	0	0		
8	250000	0	0		
9.8304	307200	0	0		
10	312500	0	0		
12	375000	0	0		
12.288	384000	0	0		
14	437500	0	0		
14.7456	460800	0	0		
16	500000	0	0		
17.2032	537600	0	0		
18	562500	0	0		
20	625000	0	0		
25	781250	0	0		

表 13.6 外部クロック入力時の最大ビットレート (調歩同期式モード)

(MHz)	外部入力クロック(MHz)	最大ビットレート (bit/s)		
2	0.5000	31250		
2.097152	0.5243	32768		
2.4576	0.6144	38400		
3	0.7500	46875		
3.6864	0.9216	57600		
4	1.0000	62500		
4.9152	1.2288	76800		
5	1.2500	78125		
6	1.5000	93750		
6.144	1.5360	96000		
7.3728	1.8432	115200		
8	2.0000	125000		
9.8304	2.4576	153600		
10	2.5000	156250		
12	3.0000	187500		
12.288	3.0720	192000		
14	3.5000	218750		
14.7456	3.6864	230400		
16	4.0000	250000		
17.2032	4.3008	268800		
18	4.5000	281250		
20	5.0000	312500		
25	6.2500	390625		

表 13.7 外部クロック入力時の最大ビットレート (クロック同期式モード)

(MHz)	外部入力クロック(MHz)	最大ビットレート (bit/s)
2	0.3333	333333.3
4	0.6667	666666.7
6	1.0000	1000000.0
8	1.3333	1333333.3
10	1.6667	1666666.7
12	2.0000	2000000.0
14	2.3333	2333333.3
16	2.6667	2666666.7
18	3.0000	3000000.0
20	3.3333	3333333.3
25	4.1667	4166666.7

13.3 動作説明

13.3.1 概要

SCI は、キャラクタ単位で同期をとりながら通信する調歩同期式モードと、クロックパルスにより同期をとりながら通信するクロック同期式モードの2方式で、シリアル通信ができます。また、IC カードインタフェース用シリアル通信機能として、スマートカードインタフェースをサポートしています。

通常のシリアルコミュニケーションインタフェースでの調歩同期式モードと、クロック同期式モードの選択および送信フォーマットの選択は、SMR で行います。これを表 13.8 に示します。また、SCI のクロックソースは、SMR の C/\overline{A} ビットおよび SCR の CKE1、CKE0 ビットの組み合わせできまります。これを表 13.9 に示します。

LSB ファースト / MSB ファーストの切り替え方法およびデータのロジックレベルの反転方法の詳細については、「14.2.1 スマートカードモードレジスタ (SCMR)」を参照してください。

また、スマートカードモードインタフェースのフォーマットの選択は「14.3.3 データフォーマット」を参照してください。

(1)調歩同期式モード

データ長: 7ビット/8ビットから選択可能

パリティの付加、マルチプロセッサビットの付加、および1ビット/2ビットのストップビットの付加を選択可能(これらの組み合わせにより送信/受信フォーマットおよび、キャラクタ長を決定)

受信時にフレーミングエラー、パリティエラー、オーバランエラー、およびブレークの 検出が可能

SCI のクロックソース:内部クロック / 外部クロックから選択可能

・内部クロックを選択した場合 : SCI はボーレートジェネレータのクロックで

動作し、ビットレートと同じ周波数のクロッ

クを出力することが可能

・外部クロックを選択した場合 : ビットレートの 16 倍の周波数のクロックを

入力することが必要(内蔵ボーレートジェネ

レータを使用しない)

(2) クロック同期式モード

送信/受信フォーマット:8ビットデータ固定

受信時にオーバランエラーの検出可能

SCIのクロックソース:内部クロック/外部クロックから選択可能

・内部クロックを選択した場合 : SCI はボーレートジェネレータのクロックで

動作し、同期クロックを外部へ出力

・外部クロックを選択した場合 : 内部ボーレートジェネレータを使用せず、入

力された同期クロックで動作

(3) スマートカードインタフェース

1フレームは、8ビットデータとパリティビットで構成されます。

送信時は、パリティビットの終了から次のフレーム開始まで 2etu (Elementary Time Unit: 1 ビットの転送期間)以上のガードタイムをおきます。

受信時はパリティエラーを検出した場合、スタートビットから 10.5etu 経過後エラーシグナル Low を 1etu 期間出力します。

送信時はエラーシグナルをサンプリングすると、2etu 以上経過後、自動的に同じデータを送信します。

調歩同期式非同期通信機能のみをサポートし、クロック同期式通信機能はありません。

スマートカードインタフェースの動作説明の詳細については、「第 14 章 スマートカードインタフェース」を参照してください。

表 13.8 SMR の設定値とシリアル送信 / 受信フォーマット

SMR の設定値		モード	SCI の送信 / 受信フォーマット						
ビット7	ビット6	ビット2	ビット5	ビット3		データ長	マルチプロ	パリティ	ストップ
C/Ā	CHR	MP	PE	STOP			セッサビット	ビット	ビット長
0	0	0	0	0	調歩同期式モード	8 ビットデータ	なし	なし	1ビット
				1					2ビット
			1	0				あり	1ビット
				1					2 ビット
	1		0	0		7 ビットデータ		なし	1ビット
				1					2ビット
			1	0				あり	1ビット
				1					2 ビット
	0	1	-	0	調歩同期式モード	8 ビットデータ	あり	なし	1ビット
			-	1	(マルチプロセッ				2 ビット
	1		-	0	サフォーマット)	7 ビットデータ			1ビット
			-	1					2 ビット
1	-	-	-	-	クロック同期式	8 ビットデータ	なし		なし
					モード				

表 13.9 SMR、SCR の設定と SCI クロックソースの選択

SMR	SCR の設定		モード		SCI 送信 / 受信クロック
ビット7	ビット1	ビット0		クロックソース	SCK 端子の機能
C/Ā	CKE1	CKE0			
0	0	0	調歩同期式	内部	SCI は、SCK 端子を使用しません
		1	モード		ビットレートと同じ周波数のクロックを出力
	1	0		外部	ビットレートの 16 倍の周波数のクロックを
		1			入力
1	0	0	クロック同期式	内部	同期クロックを出力
		1	モード		
	1	0		外部	同期クロックを入力
		1			

13.3.2 調歩同期式モード時の動作

調歩同期式モードは、通信開始を意味するスタートビットと通信終了を意味するストップビットとをデータに付加したキャラクタを送信/受信し、1キャラクタ単位で同期をとりながらシリアル通信を行うモードです。

SCI 内部では、送信部と受信部は独立していますので、全二重通信を行うことができます。また、送信部と受信部が共にダブルバッファ構造になっていますので、送信/受信中にデータのリード/ライトができるので、連続送信/受信が可能です。

調歩同期式シリアル通信の一般的なフォーマットを図13.2に示します。

調歩同期式シリアル通信では、通信回線は通常、マーク状態 (High レベル) に保たれています。SCI は通信回線を監視し、スペース (Low レベル) になったところをスタートビットとみなしてシリアル通信を開始します。

シリアル通信の1キャラクタは、スタートビット(Low レベル)から始まり、データ(LSBファースト:最下位ビットから)、パリティビット(High/Low レベル)、最後にストップビット(High レベル)の順で構成されています。

調歩同期式モードでは、SCI は受信時にスタートビットの立ち下がりエッジで同期化を 行います。また SCI は、データを 1 ビット期間の 16 倍の周波数のクロックの 8 番目でサン プリングしますので、各ビットの中央で通信データが取り込まれます。




図 13.2 調歩同式通信のデータフォーマット (8 ビットデータ / パリティあり / 2 ストップビットの例)

(1)送信/受信フォーマット

調歩同期式モードで設定できる送信/受信フォーマットを、表 13.10 に示します。 送信/受信フォーマットは 12 種類あり、SMR の設定により選択できます。

表 13.10 シリアル送信 / 受信フォーマット (調歩同期式モード)

SMRの設定				シリアル送信受信フォーマットとフレーム長
CHR	PE	MP	STOP	1 2 3 4 5 6 7 8 9 10 11 12
0	0	0	0	S 8ビットデータ STOP
0	0	0	1	S 8ビットデータ STOP STOP
0	1	0	0	S 8ビットデータ P STOP
0	1	0	1	S 8ビットデータ P STOP STOP
1	0	0	0	S 7ビットデータ STOP
1	0	0	1	S 7ビットデータ STOP STOP
1	1	0	0	S 7ビットデータ P STOP
1	1	0	1	S 7ビットデータ P STOP STOP
0	-	1	0	S 8ビットデータ MPB STOP
0	-	1	1	S 8ビットデータ MPB STOP STOP
1	-	1	0	S 7ビットデータ MPB STOP
1	-	1	1	S 7ビットデータ MPB STOP STOP

【記号説明】

S : スタートビット STOP : ストップビット P : パリティビット

MPB :マルチプロセッサビット

(2) クロック

SCI の送受信クロックは、SMR の C/\overline{A} ビットと SCR の CKE1、CKE0 ビットの設定により、内蔵ボーレートジェネレータの生成した内部クロックまたは、SCK 端子から入力された外部クロックの 2 種類から選択できます。SCI のクロックソースについては表 13.9 を参照してください。

外部クロックを SCK 端子に入力する場合には、使用するビットレートの 16 倍の周波数のクロックを入力してください。

内部クロックで動作させるとき、SCK 端子からクロックを出力することができます。このとき出力されるクロックの周波数はビットレートと等しく、位相は図 13.3 に示すように送信データの中央にクロック立ち上がりエッジが来るようになります。




図 13.3 出力クロックと通信データの位相関係 (調歩同期式モード)

(3) データの送信/受信動作

(a) SCI のイニシャライズ(調歩同期式)

データの送信 / 受信前には、まず SCR の TE、RE ビットを 0 にクリアした後、以下の順で SCI をイニシャライズしてください。

動作モードの変更、通信フォーマットの変更などの場合には必ず、TE ビットおよび RE ビットを0にクリアしてから次の手順で変更を行ってください。TE ビットを0にクリアすると TDRE フラグは1にセットされ、TSR がイニシャライズされます。RE ビットを0にクリアしても、RDRF、PER、FER、ORER の各フラグおよび、RDR の内容は保持されますので注意してください。

外部クロックを使用している場合には、動作が不確実になりますのでイニシャライズを 含めた動作中にクロックを止めないでください。




図 13.4 に SCI のイニシャライズフローチャートの例を示します。

図 13.4 SCI のイニシャライズフローチャートの例

(b)シリアルデータ送信(調歩同期式)

図 13.5 にシリアル送信のフローチャートの例を示します。 シリアルデータ送信は以下の手順に従い行ってください。




図 13.5 シリアル送信のフローチャートの例

SCIはシリアル送信時に以下のように動作します。


- (1) SCI は、SSR の TDRE フラグを監視し、0 であると TDR にデータがライトされたと認識し、TDR から TSR にデータを転送します。
- (2) TDR から TSR ヘデータを転送した後に TDRE フラグを1にセットし、送信を開始します。

このとき、SCR の TIE ビットが 1 にセットされていると送信データエンプティ割り込み (TXI)要求を発生します。

シリアル送信データは、以下の順にTxD端子から送り出されます。

- (a) スタートビット:1ビットの0が出力されます。
- (b) 送信データ:8ビット、または7ビットのデータがLSBから順に出力されます。
- (c) パリティビットまたはマルチプロセッサビット:1 ビットのパリティビット(偶数パリティ、または奇数パリティ)、または1 ビットのマルチプロセッサビットが出力されます。なお、パリティビット、またはマルチプロセッサビットを出力しないフォーマットも選択できます。
- (d) ストップビット: 1 ビット / 2 ビットの 1 (ストップビット) が出力されます。
- (e)マーク状態:次の送信を開始するスタートビットを送り出すまで1を出力し続けます。
- (3) SCI は、ストップビットを送出するタイミングで TDRE フラグをチェックします。
 TDRE フラグが 0 であると TDR から TSR にデータを転送し、ストップビットを送り出した後、次フレームのシリアル送信を開始します。

TDRE フラグが 1 であると SSR の TEND フラグに 1 をセットし、ストップビットを送り出した後、1 を出力する"マーク状態"になります。このとき SCR の TEIE ビットが 1 にセットされていると TEI 割り込み要求を発生します。



調歩同期式モードでの送信時の動作例を図13.6に示します。

図 13.6 調歩同期式モードでの送信時の動作例 (8 ビットデータ / パリティあり / 1 ストップビットの例)

(c)シリアルデータ受信(調歩同期式)

図 13.7 にシリアル受信フローチャートの例を示します。

シリアルデータ受信は以下の手順に従い行ってください。




図 13.7 シリアル受信データフローチャートの例 (1)




図 13.7 シリアル受信データフローチャートの例 (2)

SCI は受信時に以下のように動作します。

- (1) SCI は通信回線を監視し、スタートビットの0を検出すると内部を同期化し、受信を 開始します。
- (2) 受信したデータを RSR の LSB から MSB の順に格納します。
- (3) パリティビットおよび、ストップビットを受信します。

受信後、SCI は以下のチェックを行います。

- (a) パリティチェック: 受信データの1の数をチェックし、これが SMR の O/E ビットで設定した偶数/奇数パリティになっているかをチェックします。
- (b) ストップビットチェック: ストップビットが1であるかをチェックします。 ただし、2 ストップビットの場合、1 ビット目のストッ プビットのみをチェックします。
- (c) ステータスチェック:RDRF フラグが 0 であり、受信データを RSR から RDR に 転送できる状態であるかをチェックします。

以上のチェックがすべてパスしたとき、RDRFフラグが1にセットされ、RDR に受信 データが格納されます。


エラーチェックで受信エラー*を発生すると表13.11のように動作します。

- 【注】* 受信エラーが発生した状態では、以後の受信動作ができません。 また、受信時に RDRF フラグが 1 にセットされませんので、必ずエラーフラグを 0 にクリアしてください。
- (4)RDRF フラグが 1 なったとき SCR の RIE ビットが 1 にセットされていると受信データフル割り込み (RXI)要求を発生します。

また、ORER、PER、FER フラグのいずれかが 1 になったとき、SCR の RIE ビットが 1 にセットされていると受信エラー割り込み (ERI) 要求を発生します。

表 13.11 受信エラーと発生条件

受信エラー名	略称	発生条件	データ転送
オーバランエラー	ORER	SSR の RDRF フラグが1にセッ	RSR から RDR に受信データは
		トされたまま次のデータ受信	転送されません。
		を完了したとき	
フレーミングエラー	FER	ストップビットが0のとき	RSR から RDR に受信データは
			転送されます。
パリティエラー	PER	SMR で設定した偶数/奇数パ	RSR から RDR に受信データが
		リティの設定と受信したデー	転送されます。
		タが異なるとき	



調歩同期式モード受信時の動作例を図13.8に示します。

図 13.8 SCI の受信時の動作例 (8 ビットデータ / パリティあり / 1 ストップビットの例)

13.3.3 マルチプロセッサ通信機能

マルチプロセッサ通信機能とは、調歩同期式モードでマルチプロセッサビットを付加したフォーマット(マルチプロセッサフォーマット)でシリアル通信をする機能です。この機能を使用すると、複数のプロセッサ間でシリアル通信回線を共有したデータの送受信ができます。

マルチプロセッサ通信を行うとき、受信局は各々固有の ID コードでアドレッシングされています。

シリアル通信サイクルは、受信局を指定する ID 送信サイクルとデータ送信サイクルの 2 つから構成されます。この ID 送信サイクルとデータ送信サイクルの区別は、マルチプロセッサビットで行います。

送信局は、まず、シリアル通信を行いたい受信局の ID を、マルチプロセッサビット 1を付加したデータにして送信します。続いて、送信データを、マルチプロセッサビット 0を付加したデータにして送信します。

受信局は、マルチプロセッサビット1のデータが送信されるまでは、データを読み飛ば します。

マルチプロセッサビット1のデータを受信したとき、受信局は自局のIDと比較します。 そして、一致した局は続いて送信されるデータを受信します。一方一致しなかった局は、 再びマルチプロセッサビット1のデータが送信されるまでは、データを読み飛ばします。 このようにして複数のプロセッサ間のデータ送受信が行われます。

図13.9にマルチプロセッサフォーマットを使用したプロセッサ間通信の例を示します。

(1)送信/受信フォーマット

送信/受信フォーマットは4種類です。

マルチプロセッサフォーマットを指定した場合は、パリティビットの指定は無効です。 詳細は表 13.10 を参照してください。

(2) クロック

調歩同期式モードの項を参照してください。




図 13.9 マルチプロセッサフォーマットを使用したプロセッサ間通信の例 (受信局 A へのデータ H'AA の送信の例)

(3) データの送信/受信動作

(a) マルチプロセッサシリアルデータ送信

図 13.10 にマルチプロセッサシリアル送信のフローチャートの例を示します。マルチプロセッサシリアルデータ送信は、以下の手順に従い行ってください。




図 13.10 マルチプロセッサシリアル送信のフローチャートの例

SCIは、シリアル送信時に以下のように動作します。

- (1) SCI は、SSR の TDRE フラグを監視し、0 であると TDR にデータがライトされたと認識し、TDR から TSR にデータを転送します。
- (2) TDR から TSR ヘデータを転送した後に TDRE フラグを1にセットし、送信を開始します。このとき、SCR の TIE ビットが1にセットされていると送信データエンプティ割り込み(TXI)要求を発生します。

シリアル送信データは、以下の順にTxD 端子から送り出されます。

- (a)スタートビット:1ビットの0が出力されます。
- (b) 送信データ:8ビット/7ビットのデータがLSB から順に出力されます。
- (c) マルチプロセッサビット: 1 ビットのマルチプロセッサビット (MPBT の値) が出力されます。
- (d) ストップビット: 1 ビット / 2 ビットの 1 (ストップビット) が出力されます。
- (e) マーク状態:次の送信を開始するスタートビットを送り出すまで1を出力し続けます。
- (3) SCI は、ストップビットを送り出すタイミングで TDRE フラグをチェックします。
 TDRE フラグが 0 であると TDR から TSR にデータを転送し、ストップビットを送り出した後、次のフレームのシリアル送信を開始します。

TDRE フラグが 1 であると SSR の TEND フラグを 1 にセットし、ストップビットを送り出した後、1 を出力するマーク状態になります。このとき SCR の TEIE ビットが 1 にセットされていると送信終了割り込み (TEI) 要求を発生します。

図 13.11 にマルチプロセッサフォーマットの SCI の送信時の動作例を示します。




図 13.11 SCI の送信時の動作例

(8ビットデータ/マルチプロセッサビットあり/1ストップビットの例)

(b) マルチプロセッサシリアルデータ受信

図 13.12 にマルチプロセッサシリアル受信のフローチャートの例を示します。 マルチプロセッサシリアルデータ受信は、以下の手順に従い行ってください。




図 13.12 マルチプロセッサシリアル受信のフローチャートの例(1)




図 13.12 マルチプロセッサシリアル受信のフローチャートの例(2)




図 13.13 にマルチプロセッサフォーマットの SCI の受信時の動作例を示します。

図 13.13 SCI の受信時の動作例

(8ビットデータ/マルチプロセッサビットあり/1ストップビットの例)

13.3.4 クロック同期式モード時の動作

クロック同期式モードは、クロックパルスに同期してデータを送信 / 受信するモードで、 高速シリアル通信に適しています。

SCI 内部では、送信部と受信部は独立していますので、クロックを共有することで全二 重通信ができます。

また、送信部と受信部が共にダブルバッファ構造になっていますので送信 / 受信中にデータのリード / ライトができ、連続送信 / 受信が可能です。

クロック同期式シリアル通信の一般的なフォーマットを図13.14に示します。




図 13.14 クロック同期式通信データフォーマット

クロック同期式シリアル通信では、通信回線のデータは同期クロックの立ち下がりから次の立ち下がりまで出力されます。また、同期クロックの立ち上がりでデータの確定が保証されます。

シリアル通信の1キャラクタは、データのLSBから始まり最後にMSBが出力されます。 MSB出力後の通信回線の状態はMSBの状態を保ちます。

クロック同期式モードでは、SCI は同期クロックの立ち上がりに同期してデータを受信します。

(1)送信/受信フォーマット

8ビットデータ固定です。

パリティビットやマルチプロセッサビットの付加はできません。

(2) クロック

SMR の C/\overline{A} ビットと SCR の CKE1、CKE0 ビットの設定により内蔵ボーレートジェネレータの生成した内部クロック、または、SCK 端子から入力された外部同期クロックの2種類から選択できます。SCI のクロックソースの選択については表 13.6 を参照してください。

内部クロックで動作させるとき、SCK端子からは同期クロックが出力されます。

同期クロックは1キャラクタの送受信で8パルス出力され、送信/受信を行わないときにはHigh レベルに固定されます。1キャラクタ単位の受信動作を行いたいときは、クロックソースは外部クロックを選択してください。

(3) データの送信/受信動作

(a) SCI のイニシャライズ (クロック同期式)

データの送信 / 受信前には、SCR の TE、RE ビットを 0 にクリアした後、以下の手順に 従い SCI をイニシャライズしてください。

モードの変更は、通信フォーマットの変更などの場合には必ず、TE、RE ビットを0に クリアしてから下記手順で変更してください。TE ビットを 0 にクリアすると TDRE フラ グは1にセットされ、TSR がイニシャライズされます。

RE ビットを 0 にクリアしても RDRF、PER、ORE の各フラグ、および RDR の内容は保持されますので注意してください。

図 13.15 に SCI のイニシャライズフローチャートの例を示します。




図 13.15 SCI のイニシャライズフローチャートの例

(b) シリアルデータ送信(クロック同期式)

図 13.16 にシリアル送信のフローチャートの例を示します。

シリアルデータ送信は以下の手順に従い行ってください。




図 13.16 シリアル送信のフローチャートの例

SCIはシリアル送信時に以下のように動作します。

- (1)SCI は SSR の TDRE フラグを監視し、0 であると TDR にデータがライトされたと認識し、TDR から TSR データを転送します。
- (2) TDR から TSR ヘデータを転送した後に TDRE フラグを1 にセットし、送信を開始します。

このとき、SCR の TIE ビットが 1 にセットされていると送信データエンプティ割り込み (TXI)要求を発生します。


クロック出力モードに設定したときには、SCI は同期クロックを8パルス出力します。 外部クロックに設定したときには、入力クロックに同期してデータを出力します。 シリアル送信データは、LSB(ビット0)~MSB(ビット7)の順にTxD端子から送り 出されます。

(3) SCI は、MSB (ビット 7) を送り出すタイミングで TDRE フラグをチェックします。 TDRE フラグが 0 であると TDR から TSR にデータを転送し、次フレームのシリアル送信を開始します。

TDRE フラグが 1 であると SSR の TEND フラグを 1 にセットし、MSB (ビット 7) を送り出した後、TxD 端子は状態を保持します。

このとき SCR の TEIE ビットが 1 にセットされていると送信終了割り込み (TEI) 要求を発生します。

(4)シリアル送信終了後は、SCK 端子は固定になります。






図 13.17 SCI の送信時の動作例

(c)シリアルデータ受信(クロック同期式)

図 13.18 にシリアル受信フローチャートの例を示します。

シリアルデータ受信は以下の手順に従い行ってください。

動作モードを調歩同期式モードからクロック同期式モードに切り替える際には、必ずORER、PER、FER の各フラグが0にクリアされていることを確認してください。

FER、PER フラグが 1 にセットされていると RDRF フラグがセットされません。また、送信 / 受信動作が行えません。




図 13.18 シリアルデータ受信フローチャートの例 (1)




図 13.18 シリアルデータ受信フローチャートの例(2)

SCI は受信時に以下のように動作します。

- (1) SCI は同期クロックの入力または出力に同期して内部を初期化します。
- (2) 受信したデータを RSR の LSB から MSB の順に格納します。

受信後、SCI は、RDRF フラグが 0 であり、受信データを RSR から RDR に転送できる 状態であるかをチェックします。

このチェックがパスしたとき RDRF フラグが 1 にセットされ、RDR に受信データが格納されます。エラーチェックで受信エラーを発生すると、表 13.11 のように動作します。

エラーチェックで受信エラーを発生した状態では以後の送信、受信動作ができません。

(3) RDRF フラグが1になったとき、SCR の RIE ビットが1にセットされていると受信データフル割り込み(RXI)要求を発生します。

また、ORER フラグが 1 になったとき、SCR の RIE ビットが 1 にセットされていると 受信エラー割り込み (ERI) 要求を発生します。

図 13.19 に SCI の受信時の動作例を示します。





図 13.19 SCI の受信時の動作例

(d)シリアルデータ送受信同時動作(クロック同期式)

図 13.20 にシリアル送受信同時動作のフローチャートの例を示します。

シリアルデータ送受信同時動作は、以下の手順に従い行ってください。



(1) イニシャライズ:

TxD端子は送信データ出力端子に、TxD端子は受信データ 入力端子になり、送受信同時動作可能状態になります。

(2) SCIの状態確認と送信データのライト:

SSRをリードしてTDREフラグが1であることを確認した後、 TDRに送信データをライトし、TDREフラグを0にクリア します。

TDREフラグが0から1に変化したことは、TXI割り込みによっても知ることができます。

(3) 受信エラー処理:

受信エラーが発生したときには、SSRのORERフラグをリードしてから、所定のエラー処理を行った後、ORERフラグを0にクリアしてください。

ORERフラグが1にセットされた状態では送信/受信を再開できません。

(4) SCIの状態を確認して受信データのリード:

SSRをリードして、RDRFフラグが1であることを確認した後、RDRの受信データをリードし、RDRFフラグを0にクリアします。

RDRFフラグが0から1に変化したとは、RXI割り込みによっても知ることができます。

(5)シリアル送受信の継続手順:

シリアル送受信を続けるときには、現在のフレームのMSB(ビット7)を受信する前に、RDRFフラグのリード、RDRのリード、RDRFフラグの0クリアを終了しておいてください。また、現在のフレームのMSB(ビット7)を送信する前にTDREフラグの1をリードしてライト可能であることを確認してください。さらにTDRにデータをライトし、TDREフラグを0クリアしておいてください。ただし、送信データエンプティ割り込み(TXI)要求でDMACを起動しTDRにデータをライトする場合には、TDREフラグのチェック、およびクリアは自動的に行われます。また、受信データフル割り込み(RXI)要求でDMACを起動しRDRの値をリードする場合には、RDRFフラグのクリアは自動的に行われます。

【注】送信、または受信動作から同時送受信に切り替えるときには、TEビットとREビットを0に クリアしてからTEビットとREビットを同時に1にセットしてください。

図 13.20 シリアル送受信同時動作のフローチャートの例

13.4 SCI 割り込み

SCIには、送信終了割り込み(TEI)要求、受信エラー割り込み(ERI)要求、受信データフル割り込み(RXI)要求、送信データエンプティ割り込み(TXI)要求の4種類の割り込み要因があります。表13.12に各割り込み要因と優先順位を示します。各割り込み要因は、SCRのTIEビット、RIEビットおよびTEIEビットで許可/禁止できます。また、各割り込み要求はそれぞれ独立に割り込みコントローラに送られます。

SSR の TDRE フラグが 1 にセットされると、TXI 割り込み要求が発生します。また、SSR の TEND フラグが 1 にセットされると、TEI 割り込み要求が発生します。 TXI 割り込み要求により DMAC を起動してデータ転送を行うことができます。 TDRE フラグは DMAC によるデータ転送時に自動的に 0 にクリアされます。なお、TEI 割り込み要求で DMAC の起動はできません。

SSR の RDRF フラグが 1 にセットされると RXI 割り込み要求が発生します。SSR の ORER、PER、FER フラグのいずれかが 1 にセットされると ERI 割り込み要求が発生します。RXI 割り込み要求で DMAC を起動してデータ転送を行うことができます。RDRF フラグは DMAC によるデータ転送時に自動的に 0 にクリアされます。なお、ERI 割り込み要求で DMAC の起動はできません。

SCI チャネル 0 の割り込みにより DMAC の起動が可能です。

割り込み要因 内容 優先順位

ERI 受信エラー (ORER、FER、PER)による割り込み 高

RXI 受信データフル (RDRF)による割り込み

TXI 送信データエンプティ (TDRE)による割り込み

TEI 送信終了 (TEND)による割り込み 低

表 13.12 SCI 割り込み要因

13.5 使用上の注意

13.5.1 SCI を使用する際の注意

SCIを使用する際は、以下のことに注意してください。

(1) TDR へのライトと TDRE フラグの関係について

SSR の TDRE フラグは TDR から TSR に送信データの転送が行われたことを示すステータスフラグです。SCI が TDR から TSR にデータを転送すると、TDRE フラグが 1 にセットされます。

TDR へのデータのライトは、TDRE フラグの状態にかかわらず行うことができます。しかし、TDRE フラグが 0 の状態で新しいデータを TDR にライトすると、TDR に格納されていたデータは、まだ TSR に転送されていないため失われてしまいます。したがって TDR への送信データのライトは、必ず TDRE フラグが 1 にセットされていることを確認してから行ってください。

(2)複数の受信エラーが同時に発生した場合の動作について

複数の受信エラーが同時に発生した場合、SSR の各ステータスフラグの状態は、表 13.13 のようになります。また、オーバランエラーが発生した場合には RSR から RDR へのデータ転送は行われず、受信データは失われます。

表 13.13 SSR のステータスフラグの状態と受信データの転送

SSR のステータスフラグ		受信データ転送	受信エラーの状態		
RDRF	ORER	FER	PER	RSR RDR	
1	1	0	0	×	オーバランエラー
0	0	1	0		フレーミングエラー
0	0	0	1		パリティエラー
1	1	1	0	×	オーバランエラー + フレーミング
					エラー
1	1	0	1	×	オーバランエラー + パリティエラー
0	0	1	1		フレーミングエラー + パリティエラー
1	1	1	1	×	オーバランエラー + フレーミング
					エラー + パリティエラー

【注】 : RSR RDR に受信データを転送します。

x: RSR RDR に受信データを転送しません。

(3)ブレークの検出と処理について

フレーミングエラー (FER)検出時に RxD 端子の値を直接リードすることで、ブレークを検出できます。ブレークでは、RxD 端子からの入力がすべて 0 になりますので FER フラグがセットされ、またパリティエラー (PER) もセットされる場合があります。

SCI は、ブレークを受信した後も受信動作を続けますので、FER フラグを 0 にクリアしても再び 1 にセットされますので、注意してください。

(4)ブレークの送り出し

TxD 端子は、DR と DDR により入出力方向とレベルが決まる I/O ポートと兼用になっています。これを利用してブレークの送り出しができます。

シリアル送信のイニシャライズから TE ビットを 1 にセットするまでは、マーク状態を DR の値で代替します(TE ビットを 1 にセットするまで、TxD 端子として機能しません)。このため、最初は DDR と DR を 1 に設定しておきます。

シリアル送信時にブレークを送り出したいときは DR を 0 にクリアした後、TE ビットを 0 にクリアします。

TE ビットを 0 にクリアすると現在の送信状態とは無関係に送信部は初期化され、TxD 端子は I/O ポートになり、TxD 端子から 0 が出力されます。

(5)受信エラーフラグと送信動作について(クロック同期式モードのみ)

受信エラーフラグ(ORER、PER、FER)が1にセットされた状態では、TDREフラグを0にクリアしても送信を開始できません。必ず送信開始時には、受信エラーフラグを0にクリアしておいてください。

また、RE ビットを 0 にクリアしても受信エラーフラグは 0 にクリアできませんので注意してください。

(6) 調歩同期式モードの受信データサンプリングタイミングと受信マージン

調歩同期式モードでは、 SCI は転送レートの 16 倍の周波数の基本クロックで動作しています。

受信時に SCI は、スタートビットの立ち下がりを基本クロックでサンプリングして、内部を同期化します。また、受信データを基本クロックの 8 クロック目の立ち上がりエッジで内部に取り込みます。これを図 13.21 に示します。




図 13.21 調歩同期式モードの受信データサンプリングタイミング

したがって、調歩同期式モードでの受信マージンは式(1)のように表すことができます。

$$M = \left| \begin{array}{cccc} (0.5 - \frac{1}{2N} - (L - 0.5)F - \frac{|D - 0.5|}{N} (1+F) \right| \times 100\% \\ & \cdots \\ & \overrightarrow{\pi}(1) \end{array} \right|$$

M : 受信マージン(%)

N : クロックに対するビットレートの比 (N=16)

D : クロックデューティ ($D=0 \sim 1.0$)

L : フレーム長 (L=9~12)

F:クロック周波数の偏差の絶対値

式(1)で、F=0、D=0.5 とすると、受信マージンは式(2)より46.875%となります。

$$D=0.5$$
、 $F=0$ のとき $M=(0.5-\frac{1}{2\times 16})\times 100\%$ $=46.875\%$ 式(2)

ただし、この値はあくまでも計算上の値ですので、システム設計の際には 20~30% の 余裕を持たせてください。

(7) DMAC 使用上の制約事項

- (1) 同期クロックに外部クロックソースを使用する場合、DMAC による TDR の更新後、 クロックで 5 クロック以上経過した後に、送信クロックを入力してください。TDR の更新後 4 ステート以内に送信クロックを入力すると、誤動作することがあります(図 13.22)。
- (2) DMAC により、RDR のリードを行うときは必ず DTCR の DTS2~0 ビットで起動要因を当該 SCI の受信完了割り込み (RXI) に設定してください。




図 13.22 DMAC によるクロック同期式送信時の例

(8) SCK 端子からポート端子へ切り替えるときの注意事項

(1)動作現象

DDR = 1、DR = 1、 C/\overline{A} = 1、CKE1 = 0、CKE0 = 0、TE = 1 の状態(クロック同期式モード)において、以下の設定で SCK 端子機能を出力ポート機能(High 出力)に切り替える際、半サイクルの Low 出力が発生します。

- 1. シリアルデータ送信終了
- 2. TE ビット=0
- 3. C/\overline{A} ビット = 0 ... ポート出力に切り替え
- 4. Low 出力発生(図13.23参照)




図 13.23 SCK 端子からポート端子へ切り替えるときの動作

(2) Low 出力を回避する手順例

本手順例は、SCK 端子を一度入力状態にするため、あらかじめ SCK/ポート端子を外部回路でプルアップしてください。

DDR = 1、DR = 1、C/ \overline{A} = 1、CKE1 = 0、CKE0 = 0、TE = 1 の状態より以下の 1 ~ 5 の手順で設定してください。

- 1. シリアルデータ送信終了
- 2. TE ビット=0
- 3. <u>CKE1 ビット = 1</u>
- 4. C/\overline{A} ビット = 0 ... ポート出力に切り替え
- 5. <u>CKE1 ビット = 0</u>




図 13.24 SCK 端子からポート端子へ切り替えるときの動作(Low 出力の回避例)

14. スマートカード インタフェース

第14章 目次

14.1	概要			577
		14.1.1	特長	577
		14.1.2	ブロック図	578
		14.1.3	端子構成	578
		14.1.4	レジスタ構成	579
14.2	各レジスク	タの説明		580
		14.2.1	スマートカードモードレジスタ (SCMR)	580
		14.2.2	シリアルステータスレジスタ (SSR)	582
		14.2.3	シリアルモードレジスタ (SMR)	583
		14.2.4	シリアルコントロールレジスタ (SCR)	585
14.3	動作説明.			586
		14.3.1	概要	586
		14.3.2	端子接続	586
		14.3.3	データフォーマット	587
		14.3.4	レジスタの設定	589
		14.3.5	クロック	591
		14.3.6	データの送信 / 受信動作	593
14.4	使用 Fの	主音		602

14.1 概要

SCI は、シリアルコミュニケーションインタフェースの拡張機能として、ISO/IEC 7816-3 (Identification Card)に準拠したICカード(スマートカード)インタフェースをサポートしています。

通常のシリアルコミュニケーションインタフェースとスマートカードインタフェース の切り替えはレジスタの設定で行います。

14.1.1 特長

本 LSI がサポートするスマートカードインタフェースには次の特長があります。

調歩同期式モード

- ・データ長:8ビット
- ・パリティビットの生成およびチェック
- ・受信モードにおけるエラーシグナル (パリティエラー)の送出
- ・送信モードにおけるエラーシグナルの検出とデータの自動再送信
- ・ダイレクトコンベンション / インバースコンベンションの両方をサポート

内蔵ボーレートジェネレータにより任意のビットレートを選択可能

- 3種類の割り込み要因
 - ・送信データエンプティ、受信データフル、送受信エラーの 3 種類の割り込み要因があり、それぞれ独立に要求可能
 - ・送信データエンプティ割り込みと受信データフル割り込みにより、DMA コントローラ (DMAC)を起動させてデータを転送可能

14.1.2 ブロック図

図 14.1 にスマートカードインタフェースのブロック図を示します。




図 14.1 スマートカードインタフェースのブロック図

14.1.3 端子構成

スマートカードインタフェースの端子構成を表14.1に示します。

表 14.1 端子構成

名 称	略称	入出力	機能
シリアルクロック端子	SCK	入出力	クロック入出力
レシーブデータ端子	RxD	入力	受信データ入力
トランスミットデータ端子	TxD	出力	 送信データ出力

14.1.4 レジスタ構成

スマートカードインタフェースで使用するレジスタ構成を表 14.2 に示します。 BRR、TDR、RDR については、通常の SCI の機能と同様ですので、「第 13章 SCI」のレジスタの説明を参照してください。

表 14.2 レジスタ構成

チャネル	アドレス*1	名 称	略称	R/W	初期値
0	H'FFFB0	シリアルモードレジスタ	SMR	R/W	H'00
	H'FFFB1	ビットレートレジスタ	BRR	R/W	H'FF
	H'FFFB2	シリアルコントロールレジスタ	SCR	R/W	H'00
	H'FFFB3	トランスミットデータレジスタ	TDR	R/W	H'FF
	H'FFFB4	シリアルステータスレジスタ	SSR	R/(W)*2	H'84
	H'FFFB5	レシーブデータレジスタ	RDR	R	H'00
	H'FFFB6	スマートカードモードレジスタ	SCMR	R/W	H'F2
1	H'FFFB8	シリアルモードレジスタ	SMR	R/W	H'00
	H'FFFB9	ビットレートレジスタ	BRR	R/W	H'FF
	H'FFFBA	シリアルコントロールレジスタ	SCR	R/W	H'00
	H'FFFBB	トランスミットデータレジスタ	TDR	R/W	H'FF
	H'FFFBC	シリアルステータスレジスタ	SSR	R/(W)*2	H'84
	H'FFFBD	レシーブデータレジスタ	RDR	R	H'00
	H'FFFBE	スマートカードモードレジスタ	SCMR	R/W	H'F2
2	H'FFFC0	シリアルモードレジスタ	SMR	R/W	H'00
	H'FFFC1	ビットレートレジスタ	BRR	R/W	H'FF
	H'FFFC2	シリアルコントロールレジスタ	SCR	R/W	H'00
	H'FFFC3	トランスミットデータレジスタ	TDR	R/W	H'FF
	H'FFFC4	シリアルステータスレジスタ	SSR	R/(W)*2	H'84
	H'FFFC5	レシーブデータレジスタ	RDR	R	H'00
	H'FFFC6	スマートカードモードレジスタ	SCMR	R/W	H'F2

【注】 *1 アドバンストモード時のアドレス下位20ビットを示しています。


*2 ビット7~3 はフラグをクリアするための0ライトのみ可能です。

14.2 各レジスタの説明

スマートカードインタフェースで追加されるレジスタ、および機能が変更されるビット について説明します。

14.2.1 スマートカードモードレジスタ (SCMR)

SCMR は、8 ビットのリード / ライト可能なレジスタで、スマートカードインタフェースの機能の選択を行います。



スマートカードデータトランスファディレクション シリアル / パラレル変換のフォーマットを選択す るビットです。

SCMR は、リセットまたはスタンバイモード時に、H'F2 にイニシャライズされます。

ビット7~4:リザーブビット

リードすると常に1が読み出されます。ライトは無効です。

ビット 3: スマートカードデータトランスファディレクション (SDIR) シリアル / パラレル変換のフォーマットを選択します*¹。

ビット3	説明	
SDIR		
0	TDR の内容を LSB ファーストで送信	(初期値)
	受信データを LSB ファーストとして RDR に格納	
1	TDR の内容を MSB ファーストで送信	
	受信データを MSB ファーストとして RDR に格納	

ビット2:スマートカードデータインバート(SINV)

データのロジックレベルの反転を指定します。この機能は、SDIR ビットと組み合わせインバースコンベンションカードとの送受信に使用します*²。SINV ビットは、パリティビットのロジックレベルには影響しません。パリティに関する設定方法については、「14.3.4 レジスタの設定」を参照してください。

ビット2	説 明	
SINV		
0	TDR の内容をそのまま送信	(初期値)
	受信データをそのまま RDR に格納	
1	TDR の内容を反転してデータを送信	
	 受信データを反転して RDR に格納	

ビット1:リザーブビット

リードすると常に1が読み出されます。ライトは無効です。

ビット0:スマートカードインタフェースモードセレクト(SMIF) スマートカードインタフェース機能をイネーブルにするビットです。

ビット0	説明	
SMIF		
0	スマートカードインタフェース機能を禁止 (初期値)
1	スマートカードインタフェース機能を許可	

【注】 *1 LSB ファースト / MSB ファーストの切り替え機能は、通常の SCI においても 使用することができます。


通信フォーマットのデータ長を 7 ビットとして送受信するシリアルデータを MSB ファーストとする場合には、TDR のビット 0 は送信されません。また、 受信するデータは 7 ビット目から 1 ビット目が有効になりますので注意してください。

*2 データのロジックレベルの反転機能は、通常の SCI においても使用することができます。

送受信するシリアルデータを反転させる場合には、パリティの送信とパリティのチェックは、レジスタの値ではなくシリアルデータ入出力端子のハイレベルの数に対して行われるので、注意してください。

14.2.2 シリアルステータスレジスタ(SSR)

スマートカードインタフェースモードにおいては、SSR のビット 4 の機能が変更されます。また、これに関連してビット 2 の TEND のセット条件が変更になります。



【注】* フラグをクリアするための0ライトのみ可能です。

ビット7~5:

通常の SCI と同様の動作をします。詳細は「13.2.7 シリアルステータスレジスタ(SSR)」を参照してください。

ビット4:エラーシグナルステータス(ERS)

スマートカードインタフェースモードでは、送信時に受信側から送り返されるエラーシグナルのステータスを示します。なお、スマートカードインタフェースではフレーミングエラーは検出しません。

ビット4	説明
ERS	
0	正常に受信され、エラーシグナルがないことを表示
	[クリア条件] (初期値)
	(1)リセット、スタンバイモード、またはモジュールストップモード時
	(2) ERS = 1 の状態をリードした後、0 をライトしたとき
1	受信側からパリティエラーの検出を示すエラーシグナルが検出されたことを表
	示
	[セット条件]
	エラーシグナル Low をサンプリングしたとき

【注】 SCR の TE ビットを 0 にクリアしても、ERS フラグは影響を受けず以前の状態を保持します。

ビット3~0:

通常の SCI と同様の動作をします。詳細は「13.2.7 シリアルステータスレジスタ(SSR)」を参照してください。

ただし、TEND ビットのセット条件は次のようになります。

ビット2	説明
TEND	
0	送信中であることを表示
	[クリア条件]
	(1)TDRE=1の状態をリードした後、TDREフラグに0をライトしたとき
	(2)DMAC で TDR ヘデータをライトしたとき
1	送信を終了したことを表示
	[セット条件] (初期値)
	(1)リセットまたはスタンバイモード時
	(2) SCR の TE ビットが 0 かつ FER/ERS ビットが 0 のとき
	(3)1 バイトのシリアルキャラクタを送信して、2.5etu 後に TDRE = 1 かつ ERS
	= 0 (正常送信) のとき

【注】 etu (Elementary Time Unit: 1 ビットの転送期間の略)

14.2.3 シリアルモードレジスタ (SMR)

スマートカードインタフェースモードにおいては、SMR のビット 7 の機能が変更されます。また、これに関連してシリアルコントロールレジスタ (SCR)のビット 1 およびビット 0 の機能も変更されます。

ビット:	7	6	5	4	3	2	1	0
	GM	CHR	PE	O/E	STOP	MP	CKS1	CKS0
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット7: GSM モード (GM)

通常のスマートカードインタフェース時は 0 に設定します。GSM モードは、本ビットを 1 に設定し、送信完了を示す TEND フラグのセットタイミングの前倒しと、クロック出力の制御モードの追加を行います。クロック出力の制御モードの追加内容は、シリアルコントロールレジスタ (SCR)のビット 1 およびビット 0 で指定されます。

ビット7	説明
GM	
0	通常のスマートカードインタフェースモードの動作
	(1)TEND フラグは開始ビットの先頭から 12.5etu のタイミングで発生
	(2) クロック出力の ON / OFF 制御のみ (初期値)
1	GSM モードのスマートカードインタフェースモードの動作
	(1) TEND フラグは開始ビットの先頭から 11.0etu のタイミングで発生
	 (2)クロック出力の ON / OFF、および High / Low 固定制御

ビット6:

ライト時は0を書き込んでください。

ビット1、0:

ライト時は0を書き込んでください。

ビット5~2:

通常の SCI と同様の動作をします。詳細は「13.2.5 シリアルモードレジスタ(SMR)」を参照してください。

14.2.4 シリアルコントロールレジスタ(SCR)

スマートカードインタフェースモードにおいては、SCR のビット 1、0 の機能が変更されます。

ビット:	7	6	5	4	3	2	1	0
	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット7~2:

通常の SCI と同様の動作をします。詳細は「13.2.6 シリアルコントロールレジスタ (SCR)」を参照してください。

ビット1、0:クロックイネーブル 1、0 (CKE1、CKE0)

SCI のクロックソースの選択、および SCK 端子からのクロック出力の許可 / 禁止を設定します。

スマートカードインタフェースモードにおいては、通常のクロック出力の許可 / 禁止の切り替え、およびクロック出力の High レベル固定と Low レベル固定を指定することができます。

ビット7	ビット1	ビット0	説明	
GM	CKE1	CKE0		
0	0	0	内部クロック / SCK 端子は入出力ポート	(初期値)
		1	内部クロック / SCK 端子はクロック出力	
1		0	内部クロック / SCK 端子は Low 出力固定	
		1	内部クロック / SCK 端子はクロック出力	
	1	0	内部クロック / SCK 端子は High 出力固定	
		1	内部クロック / SCK 端子はクロック出力	

14.3 動作説明

14.3.1 概要

スマートカードインタフェースの主な機能は次のとおりです。

- (1)1フレームは、8ビットデータとパリティビットで構成されます。
- (2) 送信時は、パリティビットの終了から次のフレーム開始まで 2etu (Elementary Time Unit:1ビットの転送期間)以上のガードタイムをおきます。
- (3) 受信時はパリティエラーを検出した場合、スタートビットから 10.5etu 経過後、エラーシグナル Low を 1 etu 期間出力します。
- (4)送信時はエラーシグナルをサンプリングすると、2etu 以上経過後、自動的に同じデータを送信します。
- (5)調歩同期式非同期通信機能のみサポートし、クロック同期式通信機能はありません。

14.3.2 端子接続

図 14.2 にスマートカードインタフェースに関する端子接続概略図を示します。

IC カードとの通信においては、1 本のデータ伝送線で送信と受信が行われるので、LSI 端子で TxD 端子と RxD 端子とを結線してください。また、データ伝送線は、抵抗で電源 V_{CC} 側にプルアップしてください。

スマートカードインタフェースで生成するクロックを IC カードで使用する場合は、SCK 端子出力を IC カードの CLK 端子に入力します。IC カードで、内部クロックを使用する場合は接続不要です。

リセット信号としては、LSIのポート出力を使用します。

端子としては、これ以外に通常、電源とグランドの接続が必要です。




図 14.2 スマートカードインタフェース端子接続概略図

【注】ICカードを接続しないで、RE = TE = 1 に設定すると、閉じた送信/受信が可能となり自己診断をすることができます。

14.3.3 データフォーマット

図 14.3 にスマートカードインタフェースのデータフォーマットを示します。このモードでは、受信時は1フレームごとにパリティチェックを行い、エラーが検出された場合、送信側に対してエラーシグナルを送り返し、データの再送信要求をします。送信時は、エラーシグナルをサンプリングすると同じデータを再送信します。




図 14.3 スマートカードインタフェースのデータフォーマット

動作シーケンスは次のようになっています。

- [1] データ線は、未使用時にはハイインピーダンス状態であり、プルアップ抵抗により High レベルに固定されます。
- [2]送信側は、1フレームのデータ送信を開始します。データのフレームは、スタートビット(Ds、Low レベル)から開始します。この後に、8ビットのデータビット(D0~D7)とパリティビット(Dp)が続きます。
- [3] スマートカードインタフェースでは、この後にデータ線をハイインピーダンスに戻します。データ線はプルアップ抵抗により High レベルになります。
- [4] 受信側は、パリティチェックを行います。
 パリティエラーが無く正常に受信した場合、そのまま次のデータ受信を待ちます。
 一方、パリティエラーが発生した場合は、エラーシグナル(DE、Low レベル)を出力し、データの再送信を要求します。受信局は、規定の期間エラーシグナルを出力した後、再び信号線をハイインピーダンスにします。信号線はプルアップ抵抗により High レベルに戻ります。
- [5] 送信側は、エラーシグナルを受信しなかった場合、次のフレームのデータ送信に移ります。一方、エラーシグナルを受信した場合は、[2]に戻りエラーとなったデータを再送信します。

14.3.4 レジスタの設定

スマートカードインタフェースで使用するレジスタのビットマップを表 14.3 に示します。

0または1が表示されているビットは、必ず表示されている値を設定してください。以下にそれ以外のビットの設定方法について説明します。

松14.5 人(1カー1)フラエー人(のレンハ) 散定												
レジスタ	アドレス*1		ビット									
		ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0			
SMR	H'FFFB0	GM	0	1	O/E	1	0	CKS1	CKS0			
BRR	H'FFFB1	BRR7	BRR6	R6 BRR5 BRR4 BRR3		BRR3	BRR2	BRR1	BRR0			
SCR	H'FFFB2	TIE	RIE	TE	RE	0	0	CKE1*2	CKE0			
TDR	H'FFFB3	TDR7	TDR6	TDR5	TDR4	TDR3	TDR2	TDR1	TDR0			
SSR	H'FFFB4	TDRE	RDRF	ORER	ERS			0	0			
RDR	H'FFFB5	RDR7	RDR6	RDR5	RDR4	RDR3	RDR2	RDR1	RDR0			
SCMR	H'FFFB6	-	_	_	-	SDIR	SINV	-	SMIF			

表 14.3 スマートカードインタフェースでのレジスタ設定

【注】 - :未使用ビットを示します。

*1:アドバンストモード時の下位 20ビットを示します。

*2: SMRのGMを0に設定したときは、必ずCKE1ビットを0にしてください。

(1) SMR の設定

GM ビットは、通常のスマートカードインタフェースモード時は0 を設定し、GSM モード時は1 を設定します。 O/\overline{E} ビットは、IC カードがダイレクトコンベンション時には0 を設定し、インバースコンベンション時には1 を設定します。

CKS1、CKS0ビットは、内蔵ボーレートジェネレータのクロックソースを選択します。「14.3.5 クロック」を参照してください。

(2) BRR の設定

ビットレートを設定します。設定値の算出方法は「14.3.5 クロック」を参照してください。

(3) SCR の設定

TIE、RIE、TE、RE ビットの機能は通常の SCI と同様です。詳細は「第 13 章 SCI」を参照してください。

CKE1、CKE0 ビットはクロック出力を指定します。SMR の GM ビットが 0 にクリアされているとき、クロックを出力しない場合は 00 に設定し、クロックを出力する場合は 01

に設定します。SMR の GM ビットが 1 にセットされているとき、クロック出力を行います。クロック出力を Low レベルまたは High レベルに固定することもできます。

(4)スマートカードモードレジスタ(SCMR)の設定


SDIR ビットは、IC カードがダイレクトコンベンション時は 0 を設定し、インバースコンベンション時は 1 を設定します。

SINV ビットは IC カードがダイレクトコンベンション時は 0 を設定し、インバースコンベンション時は 1 を設定します。

SMIF ビットはスマートカードインタフェースの場合1を設定します。

以下に、2種類のICカード(ダイレクトコンベンションタイプとインバースコンベンションタイプ)に対するレジスタ設定値と、開始キャラクタでの波形例を示します。


(a) ダイレクトコンベンション (SDIR = SINV = $O/\overline{E} = 0$)



ダイレクトコンベンションタイプは、論理 1 レベルを状態 Z に、論理 0 レベルを状態 A に対応付け、LSB ファーストで送受信する方式です。上記の開始キャラクタのデータは H'3B となります。

パリティビットは、スマートカードの規程により偶数パリティで1となります。

(b) インバースコンベンション (SDIR = SINV = O/\overline{E} = 1)



インバースコンベンションタイプは、論理 1 レベルを状態 A に、論理 0 レベルを状態 Z に対応付け、MSB ファーストで送受信する方式です。上記の開始キャラクタのデータは H'3F となります。

パリティビットは、スマートカードの規程により偶数パリティで論理 0 となり、状態 Z が対応します。

なお、本 LSI では、SINV ビットによる反転はデータビット $D7 \sim D0$ のみとなっています。パリティビットの反転のために SMR の O/\overline{E} ビットを奇数パリティモードに設定します (送信、受信とも同様です)。

14.3.5 クロック

スマートカードインタフェースにおける送受信クロックは、内蔵ボーレートジェネレータの生成した内部クロックのみ使用できます。このとき、ビットレートは BRR と SMR の CKS1、CKS0 ビットで設定され、以下に示す計算式になります。ビットレートの例を表 14.5 に示します。

このとき CKE0 = 1 でクロック出力を選択すると、SCK 端子からはビットレートの 372 倍の周波数のクロックが出力されます。

B =
$$\frac{1488 \times 2^{2n-1} \times (N+1)}{1488 \times 2^{2n-1} \times (N+1)}$$

表 14.4 n と CKS1、 CKS0 の対応表

n	CKS1	CKS0
0	0	0
1		1
2	1	0
3		1

【注】 * ギア機能によりクロックを分周して使用する場合には、動作周波数に分周比を考慮した値を設定してください。上記は分周比1:1の場合を示します。

表 14.5 BRR の設定に対するビットレートB (bit/s)の例 (ただし、n = 0 のとき)

N		(MHz)											
	7.1424	10.00	10.7136	13.00	14.2848	16.00	18.00	20.00	25.00				
0	9600.0	13440.9	14400.0	17473.1	19200.0	21505.4	24193.5	26881.7	33602.2				
1	4800.0	6720.4	7200.0	8736.6	9600.0	10752.7	12096.8	13440.9	16801.1				
2	3200.0	4480.3	4800.0	5824.4	6400.0	7168.5	8064.5	8960.6	11200.7				

【注】 ビットレートは、小数点以下2桁目を四捨五入した値です。

一方、動作周波数とビットレートからビットレートレジスタ (BBR) の設定値を算出する式は次のようになります。ただし、N は整数値、0 N 255 であり、誤差の小さい方を指定します。

$$N = \frac{1488 \times 2^{2n-1} \times B}{1488 \times 2^{2n-1} \times B} \times 10^6 - 1$$

表 14.6 ビットレートB(bit/s)に対するBRRの設定例(ただし、n=0のとき)

bit/s		(MHz)																
	7.1424 1		10.00 10.7136		13.00		14.2848		16.00		18.00		20.0		25.0			
	N	誤差	N	誤差	N	誤差	Ν	誤差	N	誤差	N	誤差	N	誤差	N	誤差	N	誤差
9600	0	0.00	1	30	1	25	1	8.99	1	0.00	1	12.01	2	15.99	2	6.66	3	12.49

表 14.7 各周波数における最大ビットレート(スマートカードインタフェースモード時)

	VI = 17		
(MHz)	最大ビットレート(bit/s)	N	n
7.1424	9600	0	0
10.00	13441	0	0
10.7136	14400	0	0
13.00	17473	0	0
14.2848	19200	0	0
16.00	21505	0	0
18.00	24194	0	0
20.00	26882	0	0
25.00	33602	0	0

ビットレート誤差は以下の計算式で求められます。

誤差 (%) =
$$\left(\frac{1488 \times 2^{2n-1} \times B \times (N+1)}{1488 \times 2^{2n-1} \times B \times (N+1)}\right) \times 10^6 - 1$$

14.3.6 データの送信/受信動作

(1)初期設定

データの送受信の前に、以下の手順でSCIをイニシャライズしてください。送信モードから受信モードへの切り替え、受信モードから送信モードへの切り替えにおいてもイニシャライズが必要です。

- [1] SCR の TE、RE ビットを 0 にクリアします。
- [2] SSR のエラーフラグ ERS、PER、ORER を 0 にクリアしてください。
- [3] SMR の O/ \overline{E} ビットと CKS1、CKS0 ビットを設定してください。このとき、C/ \overline{A} 、CHR、MP ビットは 0 に、STOP、PE ビットは 1 に設定してください。
- [4] SCMRのSMIF、SDIR、SINVビットを設定してください。
 SMIFビットを1にセットすると、TxD端子およびRxD端子は共にポートからSCIの
 端子に切り替えられ、ハイインピーダンス状態となります。
- 「5]ビットレートに対応する値をBRRに設定します。
- [6] SCR の CKEO ビットを設定してください。このとき、TIE、RIE、TE、RE、MPIE、TEIE、CKE1 ビットは、0 に設定してください。
 - CKE0 ビットを1にセットした場合は、SCK 端子からクロック出力されます。
- [7] 少なくとも1 ビット期間待ってから、SCR の TIE、RIE、TE、RE ビットを設定してください。自己診断以外は TE ビットと RE ビットを同時にセットしないでください。

(2)シリアルデータ送信

スマートカードモードにおけるデータ送信では、エラーシグナルのサンプリングと再送信処理があるため、通常の SCI とは処理手順が異なります。送信処理フローの例を図 14.5 に示します。

- 1の手順に従いスマートカードインタフェースモードにイニシャライズします。
- [2] SSR のエラーフラグ ERS が 0 にクリアされていることを確認してください。
- [3] SSR の TEND フラグが 1 にセットされていることが確認できるまで、 [2]、 [3] を繰り返してください。
- [4] TDR に送信データをライトして、TDRE フラグを 0 にクリアし送信動作を行います。 このとき、TEND フラグは 0 にクリアされます。
- [5]連続してデータを送信する場合は、[2]に戻ってください。
- [6]送信を終了する場合は、TEビットを0にクリアします。

以上の一連の処理は、割り込み処理または DMA 転送が可能です。

TIE ビットを1にセットし、割り込み要求を許可しておいたとき、送信が終了しTEND フラグが1にセットされると、送信データエンプティ割り込み(TXI)要求を発生します。 RIE ビットを1にセットし、割り込み要求を許可しておいたとき、送信時にエラーが発生し、ERS フラグが1にセットされると、送受信エラー割り込み(ERI)要求を発生します。 SMR の GM ビットにより、TEND フラグのセットタイミングが異なります。図 14.4に TEND フラグセットタイミングを示します。

TXI 要求で DMAC を起動する場合、自動再転送を含め DMAC に設定したバイト数を自動的に送信することができます。

詳細は(6)、(7)を参照してください。




図 14.4 TEND フラグセットタイミング




図 14.5 送信処理フローの例




図 14.6 送信動作と内部レジスタの関連




図 14.7 TEND フラグ発生タイミング

(3)シリアルデータ受信

スマートカードモードのデータ受信は、通常の SCI と同様の処理手順になります。受信処理フローの例を図 14.8 に示します。

- [1] SCIを(1)に従いスマートカードインタフェースモードにイニシャライズします。
- [2] SSR の ORER フラグと PER フラグが 0 であることを確認してください。 どちらかのフラグがセットされている場合は、所定の受信異常処理を行った後、ORER と PER フラグをすべて 0 にクリアしてください。
- [3] RDRF フラグが 1 であることを確認できるまで [2]、 [3] を繰り返してください。
- 「4] RDR から受信データをリードしてください。
- [5] 継続してデータを受信する場合は、RDRF フラグを 0 にクリアして [2] の手順に戻ってください。
- [6] 受信を終了する場合は、RE ビットを0にクリアします。




図 14.8 受信処理フローの例

以上の一連の処理は、割り込み処理または DMA 転送が可能です。

RIE ビットを 1 にセットし、割り込み要求を許可しておいたとき受信が終了し、RDRF フラグが 1 にセットされると、受信データフル割り込み(RXI)要求を発生します。また、受信時にエラーが発生しORER、PER フラグのいずれかが 1 にセットされると、送受信エラー割り込み(ERI)要求を発生します。

RXI 要求でDMACを起動する場合、エラーの発生した受信データをスキップしてDMAC に設定したバイト数だけ受信データを転送します。

詳細は(6)、(7)を参照してください。

なお、受信時にパリティエラーが発生し PER が 1 にセットされた場合でも、受信したデータは RDR に転送されるのでこのデータをリードすることは可能です。

(4)モード切り替え動作

受信モードから送信モードに切り替える場合、受信動作が完了していることを確認した 後、イニシャライズから開始し、RE = 0、TE = 1 に設定してください。受信動作の完了は、 RDRF フラグ、あるいは PER、ORER フラグで確認できます。

送信モードから受信モードに切り替える場合、送信動作が完了していることを確認した後、イニシャライズから開始し、TE=0、RE=1 に設定してください。送信動作の完了は TEND フラグで確認できます。

(5) クロック出力の固定

SMR の GM ビットが 1 にセットされているとき、SCR の CKE1、CKE0 ビットによって クロック出力を固定することができます。このときクロックパルスの最小幅を指定の幅と することができます。

図 14.9 にクロック出力の固定タイミングを示します。GM = 1、CKE1 = 0 とし、CKE0 ビットを制御した場合の例です。




図 14.9 クロック出力固定タイミング

(6)割り込み動作

スマートカードインタフェースモードでは、送信データエンプティ割り込み(TXI)要求、送受信エラー割り込み(ERI)要求、受信データフル割り込み(RXI)要求の3種類の割り込み要因があります。なお、本モードでは、送信終了割り込み(TEI)要求は使用できません。

SSR の TEND フラグが 1 にセットされると、TXI 割り込み要求を発生します。

SSR の RDRF フラグが 1 にセットされると、RXI 割り込み要求を発生します。

SSR の ORER、PER、ERS フラグのいずれかが 1 にセットされると、ERI 割り込み要求を発生します。これらの関係を表 14.8 に示します。

動作	≒状態	フラグ	許可ビット	DMAC の				
					起動			
送信モード	正常動作	TEND	TXI	可				
	エラー	ERS	RIE	ERI	不可			
受信モード	正常動作	RDRF	RIE	RXI	可			
	エラー	PER、ORER	RIE	ERI	不可			

表 14.8 スマートカードインタフェースモードの動作状態と割り込み要因

(7) DMAC によるデータ転送動作

スマートカードモードの場合も通常の SCI の場合と同様に、DMAC を使って送受信を行うことができます。送信動作では、SSR の TEND フラグが 1 にセットされると同時に TDRE フラグもセットされ、TXI 割り込みが発生します。あらかじめ DMAC の起動要因に TXI 要求を設定しておけば、TXI 要求により DMAC が起動されて送信データの転送を行います。TDRE および TEND フラグは、DMAC によるデータ転送時に自動的に 0 にクリアされます。エラーが発生した場合は SCI が自動的に同じデータを再送信します。この間 TEND は 0 のまま保持され、DMAC は起動されません。したがって、エラー発生時の再送信を含め、SCI と DMAC が指定されたバイト数を自動的に送信します。ただし、エラー発生時、ERS フラグは自動的にクリアされませんので、RIE ビットを 1 にセットしておき、エラー発生時に ERI 要求を発生させ、ERS をクリアしてください。

なお、DMAC を使って送受信を行う場合は、必ず先に DMAC を設定し、イネーブル状態にしてから SCI の設定を行ってください。DMAC の設定方法は「第7章 DMAコントローラ」を参照してください。

また、受信動作では、SSR の RDRF フラグが 1 にセットされると RXI 割り込み要求が発生します。あらかじめ DMAC の起動要因に RXI 要求を設定しておけば、RXI 要求で DMAC が起動されて受信データの転送を行います。 RDRF フラグは、DMAC によるデータ転送時に、自動的に 0 にクリアされます。 エラーが発生した場合は、 RDRF フラグはセットされずエラーフラグがセットされます。 DMAC は起動されず、代わりに CPU に対し ERI を発

生しますのでエラーフラグをクリアしてください。

(8) GSM モード時の動作例

スマートカードインタフェースモードとソフトウェアスタンバイ間でモード切り替え を行う際、クロックデューティを保持するため、下記の切り替え手順で処理してください。

- スマートカードインタフェースモードからソフトウェアスタンバイモードに遷移するとき
- [1] $P9_4$ のデータレジスタ(DR) とデータディレクションレジスタ(DDR)をソフトウェアスタンバイ時の出力固定状態の値に設定する。
- [2]シリアルコントロールレジスタ(SCR)のTEビットとREビットに0を書き込み、送信/受信動作を停止させる。同時に、CKE1ビットをソフトウェアスタンバイ時の出力固定状態の値に設定する。
- [3] SCR の CKE0 ビットに 0 を書き込み、クロックを停止させる。
- [4]シリアルクロックの1クロック周期の間、待つ。 この間に、デューティを守って、指定のレベルでクロック出力は固定される。
- [5] シリアルモードレジスタ(SMR) とスマートカードモードレジスタ(SCMR)にH'00 を書き込む。
- 「6]ソフトウェアスタンバイ状態に遷移させる。
- ・ ソフトウェアスタンバイモードからスマートカードインタフェースモードに戻すとき「1] ソフトウェアスタンバイ状態を解除する。
- [2] SCR の CKE1 ビットをソフトウェアスタンバイ開始時の出力固定状態 (現在の $P9_4$ 端子) の値に設定する。
- [3]スマートカードインタフェースモードに設定し、クロック出力させる。正常なデュー ティにてクロック信号発生を開始する。




図 14.10 クロック停止・再起動手順

電源投入時からクロックデューティを確保するためには、下記の切り替え手順で処理を してください。

- [1] 初期状態は、ポート入力でありハイインピーダンスである。電位を固定するには、プルアップ抵抗/プルダウン抵抗を使用する。
- [2] SCR の CKE1 ビットで指定の出力に固定する。
- [3] SMR と SCMR をセットし、スマートカードモードの動作に切り替える。
- [4] SCR の CKE0 ビットを1に設定して、クロック出力を開始する。

14.4 使用上の注意

SCI をスマートカードインタフェースとして使用する際は、以下のことに注意してください。

(1) スマートカードインタフェースモードの受信データサンプリングタイミングと 受信マージン

スマートカードインタフェースモードでは、SCI は転送レートの 372 倍の周波数の基本 クロックで動作しています。

受信時に SCI は、スタートビットの立ち下がりを基本クロックでサンプリングして、内部を同期化します。また、受信データを基本クロックの 186 クロック目の立ち上がりエッジで内部に取り込みます。これを図 14.11 に示します。




図 14.11 スマートカードインタフェースモード時の受信データサンプリングタイミング

したがって、受信マージンは、次の式のように表すことができます。

スマートカードインタフェースモード時の受信マージン式

$$M = \left[(0.5 - \frac{1}{2N}) - (L - 0.5) F - \frac{|D - 0.5|}{N} (1 + F) \right] \times 100\%$$

M:受信マージン(%)

N: クロックに対するビットレートの比(N=372)

D: D = 0 - 1.0

L:フレーム長(L=10)

F: クロック周波数の偏差の絶対値

上式で、F=0、D=0.5 とすると、受信マージン式は次のようになります。

D=0.5、F=0のとき、

 $M = (0.5 - 1/2 \times 372) \times 100\%$

= 49.866%

(2) 再転送動作

SCI がそれぞれ受信モードの場合と、送信モードの場合の再転送動作を、次に示します。

- (a) SCI が受信モードの場合の再転送動作 SCI 受信モードの場合の再転送動作を図 14.12 に示します。
- [1] 受信したパリティビットをチェックした結果、エラーが検出されると、SSR の PER ビットが自動的に1にセットされます。このとき、SCR の RIE ビットがイネーブルに なっていれば、ERI 割り込み要求が発生します。次のパリティビットのサンプリング タイミングまでに、SSR の PER ビットを 0 にクリアしてください。
- [2] 異常が発生したフレームでは、SSR の RDRF ビットはセットされません。
- [3] 受信したパリティビットをチェックした結果、エラーが検出されない場合は、SSR の PER ビットはセットされません。
- [4] 受信したパリティビットをチェックした結果、エラーが検出されない場合は、正常に 受信動作が完了したと判断して、SSR の RDRF ビットが自動的に1にセットされます。 このとき SCR の RIE ビットが許可になっていれば、RXI 割り込み要求が発生します。 さらに、RXI 要因による DMAC のデータ転送が許可されていれば、RDR の内容を自 動的にリードすることができます。DMAC で RDR のデータをリードした場合、RDRF フラグは自動的に0にクリアされます。
- [5]正常なフレームを受信した場合、エラーシグナルを送信するタイミングで端子はスリーステート状態を保持します。




図 14.12 SCI 受信モードの場合の再転送動作

- (b) SCI が送信モードの場合の再転送動作 SCI 送信モードの場合の再転送動作を図 14.13 に示します。
- [6]1フレーム分の送信を完了した後、受信側からエラーシグナルが返されると、SSR の ERS ビットが1にセットされます。このとき、SCR の RIE ビットが許可になっていれ ば、ERI 割り込み要求が発生します。次のパリティビットのサンプリングタイミング までに、SSR の ERS ビットを0にクリアしてください。
- [7] 異常を示すエラーシグナルを受信したフレームでは、SSR の TEND ビットはセットされません。
- [8] 受信側からエラーシグナルが返ってこない場合は、SSR の ERS ビットはセットされません。
- [9] 受信側からエラーシグナルが返ってこない場合は、再転送を含む1フレームの送信が 完了したと判断して、SSR の TEND ビットが1にセットされます。このとき SCR の TIE ビットが許可になっていれば、TXI割り込み要求を発生します。

さらに、TXI 要因による DMAC のデータ転送が許可されていれば、自動的に TDR に次のデータをライトすることができます。 DMAC で TDR にデータをライトした場合、 TDRE ビットは自動的に 0 にクリアされます。




図 14.13 SCI 送信モードの場合の再転送動作

(3) ブロック転送モードのサポートについて

本 LSI に搭載しているスマートカードインタフェースでは、ISO/IEC 7816-3 の T=0 (キャラクタ伝送)に対応した IC カード (スマートカード)インタフェースをサポートしています。

15. A/D 変換器

第15章 目次

15.1	概要			609
	1	5.1.1	特長	609
	1	5.1.2	ブロック図	610
	1	15.1.3	端子構成	611
	1	5.1.4	レジスタ構成	612
15.2	各レジスタ	の説明		613
	1	5.2.1	A/D データレジスタ A ~ D (ADDRA ~ D)	613
	1	5.2.2	A/D コントロール / ステータスレジスタ (ADCSR)	614
	1	15.2.3	A/D コントロールレジスタ (ADCR)	617
15.3	CPU とのイ	ンタフェ・	-ス	618
15.4	動作説明			619
	1	5.4.1	単一モード (SCAN = 0)	619
	1	5.4.2	スキャンモード (SCAN = 1)	621
	1	5.4.3	入力サンプリングと A/D 変換時間	623
	1	5.4.4	外部トリガ入力タイミング	624
15.5	割り込み			625
15.6	使用上の注	意		625

15.1 概要

本 LSI には、逐次比較方式で動作する 10 ビットの A/D 変換器が内蔵されており、最大 8 チャネルのアナログ入力を選択することができます。

消費電流低減のために A/D 変換器を使用しない場合には、A/D 変換器を単独に停止することができます。詳細は「20.6 モジュールスタンバイ機能」を参照してください。

15.1.1 特長

A/D 変換器の特長を以下に示します。

10 ビットの分解能

入力チャネル:8チャネル

アナログ変換電圧範囲の設定が可能

リファレンス電圧端子(VREF)をアナログ基準電圧としてアナログ変換電圧範囲を設定します。

高速変換

変換時間: 1 チャネル当たり最小 2.8 µ s (25MHz 動作時)

単一モード/スキャンモードの2種類の動作モードから選択可能

単一モード: 1 チャネルの A/D 変換

スキャンモード: 1~4 チャネルの連続 A/D 変換

4本の16ビットデータレジスタ

A/D 変換された結果は、各チャネルに対応したデータレジスタに転送され、保持されます。

サンプル&ホールド機能

3種類の変換開始要求

ソフトウェア、外部トリガ信号または 8 ビットタイマのコンペアマッチによる、A/D 変換の開始が可能

A/D 変換終了割り込み要求を発生

A/D 変換終了時には、A/D 変換終了割り込み(ADI)要求を発生させることができます。

DMA コントローラ (DMAC) の起動が可能 A/D 変換終了割り込みにより、DMAC の起動が可能

15.1.2 ブロック図

A/D 変換器のブロック図を図 15.1 に示します。




図 15.1 A/D 変換器のブロック図

15.1.3 端子構成

A/D 変換器で使用する入力端子を表 15.1 に示します。

8本のアナログ入力端子は2グループに分類されており、アナログ入力端子0~3 $(AN_0 \sim AN_3)$ がグループ0、アナログ入力端子4~7 $(AN_4 \sim AN_7)$ がグループ1になっています。

 AV_{CC} 、 AV_{SS} 端子は、A/D 変換器内のアナログ部の電源です。 V_{REF} 端子は、A/D 変換基準電圧端子です。

表 15.1 端子構成

端子名	略称	入出力	機能
アナログ電源端子	AVcc	入力	アナログ部の電源
アナロググランド端子	AVss	入力	アナログ部のグランドおよび基準電圧
リファレンス電圧端子	VREF	入力	アナログ部の基準電圧
アナログ入力端子 0	AN ₀	入力	グループ 0 のアナログ入力
アナログ入力端子 1	AN1	入力	
アナログ入力端子 2	AN2	入力	
アナログ入力端子3	ANз	入力	
アナログ入力端子4	AN4	入力	グループ1のアナログ入力
アナログ入力端子5	AN ₅	入力	
アナログ入力端子6	AN6	入力	
アナログ入力端子7	AN7	入力	
A/D 外部トリガ入力端子	ADTRG	入力	A/D 変換開始のための外部トリガ入力

15.1.4 レジスタ構成

A/D 変換器のレジスタ構成を表 15.2 に示します。

表 15.2 レジスタ構成


アドレス*1	名 称	略 称	R/W	初期値
H'FFFE0	A/D データレジスタ AH	ADDRAH	R	H'00
H'FFFE1	A/D データレジスタ AL	ADDRAL	R	H'00
H'FFFE2	A/D データレジスタ BH	ADDRBH	R	H'00
H'FFFE3	A/D データレジスタ BL	ADDRBL	R	H'00
H'FFFE4	A/D データレジスタ CH	ADDRCH	R	H'00
H'FFFE5	A/D データレジスタ CL	ADDRCL	R	H'00
H'FFFE6	A/D データレジスタ DH	ADDRDH	R	H'00
H'FFFE7	A/D データレジスタ DL	ADDRDL	R	H'00
H'FFFE8	A/D コントロール / ステータスレジスタ	ADCSR	R/(W)*2	H'00
H'FFFE9	A/D コントロールレジスタ	ADCR	R/W	H'7E

[【]注】 *1 アドバンストモード時のアドレス下位20ビットを示しています。

^{*2} ビット7は、フラグをクリアするための0ライトのみ可能です。

15.2 各レジスタの説明

15.2.1 A/D データレジスタ A ~ D (ADDRA ~ D)



ADDR は、A/D 変換された結果を格納する 16 ビットのリード専用レジスタで、ADDRA~ADDRDの4本があります。

A/D 変換されたデータは 10 ビットデータで、選択されたチャネルの ADDR に転送され、保持されます。A/D 変換されたデータの上位 8 ビットが ADDR の上位バイトに、また下位 2 ビットが下位バイトに対応します。ADDR の下位バイトのビット 5~0 はリザーブビットで、リードすると常に 0 が読み出されます。アナログ入力チャネルと ADDR の対応を表 15.3 に示します。


ADDR は、常に CPU からリード可能です。上位バイトは直接リードできますが、下位 バイトはテンポラリレジスタ(TEMP)を介してデータ転送が行われます。詳細は「15.3 CPUとのインタフェース」を参照してください。

ADDR は、リセットまたはスタンバイモード時に、H'0000 にイニシャライズされます。

アナログ	入力チャネル	A/Dデータレジスタ
グループ 0 グループ 1		
ANo	AN4	ADDRA
AN1	AN ₅	ADDRB
AN2	AN6	ADDRC
AN3	AN7	ADDRD

表 15.3 アナログ入力チャネルと ADDRA ~ ADDRD の対応

15.2.2 A/D コントロール / ステータスレジスタ (ADCSR) ビット: 6 5 4 3 2 1



A/Dエンドフラグ

A/D変換の終了を示すビットです。

【注】 * フラグをクリアするための0ライトのみ可能です。

ADCSR は、8 ビットのリード / ライト可能なレジスタで、モードの選択など A/D 変換 器の動作を制御します。

ADCSR は、リセットまたはスタンバイモード時に、H'00 にイニシャライズされます。

ビット7: A/D エンドフラグ(ADF)

A/D 変換の終了を示すステータスフラグです。

ビット7	説明
ADF	
0	[クリア条件] (初期値)
	(1)ADF=1 の状態で、ADF フラグをリードした後、ADF フラグに 0 をライトした
	උ き
	(2)ADI 割り込みにより DMAC が起動されたとき
1	[セット条件]
	(1) 単一モード:A/D 変換が終了したとき
	(2)スキャンモード:設定されたすべてのチャネルの A/D 変換が終了したとき

ビット6: A/D インタラプトイネーブル (ADIE)

A/D 変換の終了による割り込み(ADI)要求の許可/禁止を選択します。

ビット6	説 明
ADIE	
0	A/D 変換終了による割り込み(ADI)要求を禁止 (初期値)
1	A/D 変換終了による割り込み(ADI)要求を許可

ビット5: A/D スタート (ADST)

A/D 変換の開始 / 停止を選択します。

A/D 変換中は 1 を保持します。また、ADST ビットは A/D 外部トリガ入力端子(\overline{ADTRG}) または 8 ビットタイマのコンペアマッチにより 1 にセットすることもできます。

	T
ビット5	説明
ADST	
0	A/D 変換を停止 (初期値)
1	(1)単一モード:A/D 変換を開始し、変換が終了すると自動的に 0 にクリア
	(2)スキャンモード: A/D 変換を開始し、ソフトウェア、リセット、またはスタンバ
	イモードによって 0 にクリアされるまで選択されたチャネルを順次連続変換

ビット4:スキャンモード(SCAN)

A/D 変換のモードを、単一モード/スキャンモードから選択します。単一モード/スキャンモード時の動作については、「15.4 動作説明」を参照してください。モードの切り替えは、ADST=0の状態で行ってください。

3) H76 (3) (1881 0 0) (188 c 1) 5 C (18 c 1)			
ビット4	説明		
SCAN			
0	単一モード (初期値)		
1	スキャンモード		

ビット3:クロックセレクト(CKS)

A/D 変換時間の設定を行います。

変換時間の切り替えは、 ADST=0の状態で行ってください。

ビット3		説	明	
CKS				
0	変換時間 = 134 ステート(max)			(初期値)
1	変換時間 = 70 ステート (max)			


ビット2~0:チャネルセレクト 2~0(CH2~0)

SCAN ビットと共にアナログ入力チャネルを選択します。

チャネル選択と切り替えは、ADST=0の状態で行ってください。

グループ選択	グループ選択 チャネル選択		説明		
CH2	CH1	CH0	単一モード	スキャンモード	
0	0	0	ANo(初期値)	ANo	
	0	1	AN1	ANo、AN1	
	1	0	AN ₂	ANo ~ AN2	
	1	1	AN3	ANo ~ AN3	
1	0	0	AN4	AN4	
	0	1	AN ₅	AN4、AN5	
	1	0	AN6	AN4 ~ AN6	
	1	1	AN7	AN4 ~ AN7	

15.2.3 A/D コントロールレジスタ (ADCR)



によるA/D変換の許可/禁止を選択するビットです。

ADCR は、8 ビットのリード / ライト可能なレジスタで、外部トリガ入力あるいは 8 ビットタイマのコンペアマッチ信号による A/D 変換の開始の許可 / 禁止を選択します。 ADCR は、リセットまたはスタンバイモード時、H'7E にイニシャライズされます。

ビット7:トリガイネーブル(TRGE)

外部トリガ入力または 8 ビットタイマのコンペアマッチによる A/D 変換の開始の許可 / 禁止を選択します。

ビット7	説明
TRGE	
0	外部トリガ入力または 8 ビットタイマのコンペアマッチによる A/D 変換の開始を禁止
	(初期値)
1	外部トリガ端子(ADTRG)の立ち下がりエッジまたは8ビットタイマのコンペアマッ
	チで A/D 変換を開始

なお、外部トリガ端子と8ビットタイマの選択は、8ビットタイマにより行います。詳細は「第10章 8ビットタイマ」を参照してください。

ビット6~1:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット0:リザーブビット

リザーブビットです。リード/ライト可能ですが、1に設定しないでください。

15.3 CPU とのインタフェース

ADDRA~ADDRD はそれぞれ 16 ビットのレジスタですが、CPU との間のデータバスは 8 ビット幅です。そのため、CPU からのアクセスは上位バイトは直接行われますが、下位バイトは 8 ビットのテンポラリレジスタ (TEMP)を介して行います。

ADDR からのデータのリードは、次のように行われます。上位バイトのリードで上位バイトの値は CPU へ、下位バイトの値は TEMP へ転送されます。次に下位バイトのリードで TEMP の内容が CPU へ転送されます。

ADDR をリードする場合は、必ず上位バイト、下位バイトの順で行ってください。また、上位バイトのみのリードは可能ですが、下位バイトのみのリードでは内容は保証されませんので注意してください。

図 15.2 に、ADDR のアクセス時のデータの流れを示します。




図 15.2 ADDR のアクセス動作(〔H'AA40〕リード時)

15.4 動作説明

A/D 変換器は逐次比較方式で動作し、10 ビットの分解機能をもっています。単一モードとスキャンモードの各モードの動作についての説明をします。

15.4.1 単一モード(SCAN=0)

単一モードは、1 チャネルのみの A/D 変換を行う場合に選択します。ソフトウェアまたは外部トリガ入力によって ADST ビットが 1 にセットされると、A/D 変換を開始します。ADST ビットは、A/D 変換中は 1 を保持しており、変換が終了すると自動的に 0 にクリアされます。

また、変換が終了すると、ADF フラグが 1 にセットされます。このとき、ADIE ビットが 1 にセットされていると、ADI 割り込み要求が発生します。ADF フラグは、ADCSR をリードした後、0 をライトするとクリアされます。

A/D 変換中に、モードやアナログ入力チャネルの切り替えを行う場合は、誤動作を避けるために ADCSR の ADST ビットを 0 にクリアして、A/D 変換を停止した状態で行ってください。

変更した後、ADST ビットを 1 にセットすると(モードおよびチャネルの変更と ADST ビットのセットは、同時に行うことができます)、再び A/D 変換を開始します。

単一モードでチャネル 1 (AN₁) が選択された場合の動作例を以下に示します。また、このときの動作タイミングを図 15.3 に示します。

- (1)動作モードを単一モードに(SCAN=0)、入力チャネルを AN₁に(CH2=CH1=0、 CH0=1)、A/D 割り込み要求許可(ADIE=1)に設定して、A/D 変換を開始(ADST=1)します。
- (2) A/D 変換が終了すると、A/D 変換結果が ADDRB に転送されます。同時に、ADF = 1、ADST = 0 となり、A/D 変換器は変換待機となります。
- (3) ADF = 1、ADIE = 1 となっているため、ADI 割り込み要求が発生します。
- (4) A/D 割り込み処理ルーチンが開始されます。
- (5) ADCSR をリードした後、ADFに0をライトします。
- (6) A/D 変換結果 (ADDRB) をリードして、処理します。
- (7) A/D 割り込み処理ルーチンの実行を終了します。この後、ADST ビットを 1 にセットすると A/D 変換が開始され $(2) \sim (7)$ を行います。




図 15.3 A/D 変換器の動作例 (単一モード チャネル1 選択時)

15.4.2 スキャンモード(SCAN=1)

スキャンモードは、複数チャネル(1 チャネルを含む)のアナログ入力を常にモニタするような応用に適しています。 A/D 変換はソフトウェアまたは外部トリガ入力によって ADST ビットが1 にセットされると、グループの第1 チャネル(CH2 = 0 のとき AN0、CH2 = 1 のとき AN4)から開始されます。複数のチャネルが選択されている場合は、第1 チャネルの変換が終了した後、直ちに第2 チャネル(AN1 または AN5)の A/D 変換を開始します。

A/D 変換は、ADST ビットが 0 にクリアされるまで、選択されたチャネル内を連続して繰り返し行います。変換された結果は、各チャネルに対応した ADDR に転送され保持されます。A/D 変換中に、モードやアナログ入力チャネルの切り替えを行う場合は、誤動作を避けるために ADCSR の ADST ビットを 0 にクリアして、A/D 変換を停止した状態で行ってください。変更した後、ADST ビットに 1 をセットすると(モードおよびチャネルの変更と ADST ビットのセットは、同時に行うことができます)、第 1 チャネルが選択され、再び A/D 変換を開始します。スキャンモードでグループ 0 の 3 チャネル(AN0 ~ 1 AN1 クを選択して A/D 変換を行う場合の動作例を以下に示します。また、このときの動作タイミングを図 15.4 に示します。

- (1)動作モードをスキャンモードに(SCAN = 1)、スキャングループをグループ 0 に (CH2 = 0)、アナログ入力チャネルを $AN_0 \sim AN_2$ (CH1 = 1、CH0 = 0)に設定して A/D 変換を開始(ADST = 1)します。
- (2) 第 1 チャネル (AN₀) の A/D 変換が開始され、A/D 変換が終了すると、変換結果を ADDRA に転送します。次に第 2 チャネル (AN₁) が自動的に選択され、変換を開始 します。
- (3) 同様に第3チャネル(AN2)まで変換を行います。
- (4) 選択されたすべてのチャネル ($AN_0 \sim AN_2$) の変換が終了すると、ADF = 1 となり、 再び第 1 チャネル (AN_0) を選択し、変換が行われます。このとき ADIE ビットが 1 にセットされていると、A/D 変換終了後、ADI 割り込みを発生します。
- (5) ADST ビットが 1 にセットされている間は、(2) ~ (4) を繰り返します。ADST ビットを 0 にクリアすると A/D 変換が停止します。この後、ADST ビットを 1 にセットすると再び A/D 変換を開始し、第 1 チャネル (AN_0) から変換が行われます。




図 15.4 A/D 変換器の動作例 (スキャンモード $AN_0 \sim AN_2$ の 3 チャネル選択時)

15.4.3 入力サンプリングと A/D 変換時間

A/D 変換器には、サンプル&ホールド回路が内蔵されています。A/D 変換器は、ADST ビットが 1 にセットされてから t_D 時間経過後、入力のサンプリングを行い、その後変換を開始します。A/D 変換のタイミングを図 15.5 に示します。また、A/D 変換時間を表 15.4 に示します。

A/D 変換時間は、図 15.5 に示すように、 t_D と入力サンプリング時間を含めた時間となります。ここで t_D は、ADCSR へのライトタイミングにより決まり、一定値とはなりません。そのため、変換時間は表 15.4 に示す範囲で変化します。スキャンモードの変換時間は、表 15.4 に示す値が 1 回目の変換時間となりますが、2 回目以降は CKS=0 の場合は 128 ステート(固定)、CKS=1 の場合は 66 ステート(固定)となります。




図 15.5 A/D 変換タイミング

200000000000000000000000000000000000000		,					
	記号		CKS = 0		CKS = 1		
		min	typ	max	min	typ	max
A/D 変換開始遅延時間	t□	6		9	4		5
入力サンプリング時間	tspl		31			15	
A/D 変換時間	tconv	131		134	69		70

表 15.4 A/D 変換時間 (単一モード)

【注】 表中の数値の単位はステートです。

15.4.4 外部トリガ入力タイミング

A/D 変換は、外部トリガ入力により開始することも可能です。外部トリガ入力は、ADCR の TRGE ビットが 1 にセット、かつ 8 ビットタイマの ADTE ビットが 0 にクリアされているとき、ADTRG 端子から入力されます。ADTRG 入力端子の立ち下がリエッジで、ADCSR の ADST ビットが 1 にセットされ、A/D 変換が開始されます。その他の動作は、単一モード / スキャンモードによらず、ソフトウェアによって ADST ビットを 1 にセットした場合と同じです。このタイミングを図 15.6 に示します。




図 15.6 外部トリガ入力タイミング

15.5 割り込み

A/D 変換器は、A/D 変換の終了により、A/D 変換終了割り込み(ADI)を発生します。 ADI 割り込み要求は、ADCSR の ADIE ビットで許可 / 禁止することができます。ADI 割り込みは、DMAC の起動要因とすることができます。このときは、CPU へは当該割り込みは要求されません。

15.6 使用上の注意

A/D 変換器を使用する際は、以下のことに注意してください。

(1)アナログ入力電圧の範囲

A/D 変換中、アナログ入力端子 AN_n に印加する電圧は AV_{ss} AN_n V_{ref} の範囲として ください。

(2) AVcc、AVssとVcc、Vssの関係

 AV_{cc} 、 AV_{ss} と V_{cc} 、 V_{ss} との関係は、 AV_{ss} = V_{ss} とし、さらに、A/D 変換器を使用しないときも、 AV_{cc} 、 AV_{ss} 端子を決してオープンにしないでください。

(3) VREFの設定範囲

Vree端子によるリファレンス電圧の設定範囲は Vree AVccにしてください。

(4)ボード設計上の注意

ボード設計時には、デジタル回路とアナログ回路をできるだけ分離してレイアウトしてください。また、デジタル回路の信号配線とアナログ回路の信号配線を交差させたり、近接させるようなレイアウトは極力避けてください。誘導などにより、アナログ回路の誤動作や、A/D 変換値に悪影響を及ぼします。なお、アナログ入力信号(AN $_0 \sim AN_7$)、アナログ基準電源(V_{REF})、アナログ電源(AV_{CC})は、アナログ・グランド(AV_{SS})で、デジタル回路を必ず分離してください。さらに、アナログ・グランド(AV_{SS})は、ボード上の安定したデジタル・グランド(V_{SS})に一点接続してください。

(5) ノイズ対策上の注意

アナログ入力端子($AN_0 \sim AN_7$)、アナログ基準電源(V_{REF})に、過大なサージなど異常電圧による破壊を防ぐために接続する保護回路は、図 15.7 に示すように AV_{∞} - AV_{SS} 間に接続してください。また、 AV_{∞} 、 V_{REF} に接続するバイパス・コンデンサ、 $AN_0 \sim AN_7$ に接続するフィルタのコンデンサは、必ず AV_{SS} に接続してください。 なお、図 15.7 のようにフィルタ用のコンデンサを接続するとアナログ入力端子 ($AN_0 \sim AN_7$) の入力電流が平均化されるため、誤差を生じることがあります。また、スキャンモード等で頻繁に A/D 変換を行う場合、A/D 変換器内部のサンプル&ホールド回路の容量に充放電される電流が入力インピーダンス (R_{IR}) を経由して入力される電流を上回るとアナログ入力端子の電圧に誤差を生じます。したがって回路定数の決定については、十分ご検討くださいますようお願いいたします。




図 15.7 アナログ入力保護回路の例

表 15.5 アナログ端子の規格

項目	min	max	単位
アナログ入力容量		20	pF
許容信号源インピーダンス		10*	kΩ

【注】 * 変換時間 134 ステート、V_{cc} = 4.5~5.5V、 13MHz の場合。詳細は「第 21 章 電気的特性」を参照してください。




図 15.8 アナログ入力端子等価回路

【注】 表15.5を除く数値はいずれも参考値

(6) A/D 変換精度の定義:

以下に、本LSIのA/D変換精度の定義を示します。

- ・分解能......A/D 変換器のデジタル出力コード数
- ・オフセット誤差……デジタル出力が最小電圧値 0000000000 から 0000000001 に変化するときのアナログ入力電圧値の理想 A/D 変換特性からの偏差 (図 15.10)。
- ・フルスケール誤差…デジタル出力が 1111111110 から 1111111111 に変化するときのアナログ入力電圧値の理想 A/D 変換特性からの偏差(図 15.10)。
- ・量子化誤差......A/D 変換器が本質的に有する偏差であり、1/2LSB で与えられる(図 15.9)。
- ・非直線性誤差……..ゼロ電圧からフルスケール電圧までの間の理想 A/D 変換特性からの誤差。ただし、オフセット誤差、フルスケール誤差、量子化誤差を含まない。
- ・絶対精度…………デジタル値とアナログ入力値との偏差。オフセット誤差、フルスケール誤差、量子化誤差および非直線性誤差を含む。




図 15.9 A/D 変換精度の定義(1)




図 15.10 A/D 変換精度の定義(2)

(7) 許容信号源インピーダンスについて

本 LSIのアナログ入力は、信号源インピーダンスが $10k\Omega$ 以下の入力信号に対し、変換精度が保証される設計となっております。これは A/D 変換器のサンプル&ホールド回路の入力容量をサンプリング時間内に充電するために設けている規格で、センサの出力インピーダンスが $10k\Omega$ を越える場合充電不足が生じ、A/D 変換精度が保証できなくなる場合があります。単一モードで変換を行う場合で外部に大容量を設けている場合、入力の負荷は実質的に内部入力抵抗の $10k\Omega$ だけになりますので信号源インピーダンスは不問となります。ただし、この場合ローパスフィルターとなりますので、微分係数の大きなアナログ信号(例えば電圧の変動率が $5mV/\mu$ s 以上)には追従できない場合があります(図 15.11)。高速のアナログ信号を変換する場合や、スキャンモードで変換を行う場合には、低インピーダンスのバッファを入れてください。

(8)絶対精度への影響について

容量を付加するとにより、GNDとのカップリングを受けることになりますので、GNDにノイズがあると絶対精度が悪化する可能性があります。必ず AVss 等の電気的に安定な GND に接続してください。またフィルター回路が実装基板上でデジタル信号と干渉したり、アンテナとならないように注意が必要です。




図 15.11 アナログ入力回路の例

16. D/A 変換器

第16章 目次

16.1	概要		633
	16.1.1	特長	633
	16.1.2	ブロック図	633
	16.1.3	端子構成	634
	16.1.4	レジスタ構成	634
16.2	各レジスタの説明		635
	16.2.1	D/A データレジスタ 0、1 (DADR0、1)	635
	16.2.2	D/A コントロールレジスタ (DACR)	636
	16.2.3	D/A スタンバイコントロールレジスタ (DASTCR)	638
16.3	動作説明		639
16.4	D/A 出力制御		640

16.1 概要

本 LSI には2 チャネルの D/A 変換器が内蔵されています。

16.1.1 特長

D/A 変換器の特長を以下に示します。

8 ビットの分解能

2 チャネル出力

変換時間最大 10 μ s (負荷容量 20pF 時)

出力電圧 OV ~ V_{REF}

ソフトウェアスタンバイ時の D/A 出力保持機能

16.1.2 ブロック図

D/A 変換器のブロック図を図 16.1 に示します。




図 16.1 D/A 変換器のブロック図

16.1.3 端子構成

D/A 変換器で使用する入出力端子を表 16.1 に示します。

表 16.1 端子構成

端子名	略称	入出力	機能
アナログ電源端子	AV_cc	入力	アナログ部の電源および基準電圧
アナロググランド端子	$AV_{\mathtt{SS}}$	入力	アナログ部のグランドおよび基準電圧
アナログ出力端子 0	$DA_{\scriptscriptstyle{0}}$	出力	チャネル0のアナログ出力
アナログ出力端子 1	DA₁	出力	チャネル 1 のアナログ出力
リファレンス電圧端子	V_{REF}	入力	アナログ部の基準電圧

16.1.4 レジスタ構成

D/A 変換器のレジスタ構成を表 16.2 に示します。


表 16.2 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H' FFF9C	D/A データレジスタ 0	DADR0	R/W	H'00
H' FFF9D	D/A データレジスタ 1	DADR1	R/W	H'00
H'FFF9E	D/A コントロールレジスタ	DACR	R/W	H'1F
H'EE01A	D/A スタンバイコントロールレジスタ	DASTCR	R/W	H'FE

【注】 * アドバンストモード時のアドレス下位 20 ビットを示します。

16.2 各レジスタの説明

16.2.1 D/A データレジスタ 0、1 (DADR0、1)




D/A データレジスタ 0、1 (DADR0、1) は、変換を行うデータを格納するリード / ライト可能な 8 ビットのレジスタです。

アナログ出力を許可すると、DADRの値が常に変換され、アナログ出力端子に出力されます。

DADR は、リセットまたはスタンバイモード時に、H'00 にイニシャライズされます。 D/A スタンバイコントロールレジスタ(DASTCR)の DASTE ビットが 1 の場合、ソフトウェアスタンバイモードではイニシャライズされません。

16.2.2 D/A コントロールレジスタ (DACR)



DACR は、8 ビットのリード / ライト可能なレジスタで、D/A 変換器の動作を制御します。

DACR は、リセットまたはスタンバイモード時に、H'1F にイニシャライズされます。 DASTCR の DASTE ビットが 1 の場合、ソフトウェアスタンバイモードではイニシャラ イズされません。

ビット 7: D/A アウトプットイネーブル 1 (DAOE1) D/A 変換とアナログ出力を制御します。

ビット7	説明
DAOE1	
0	アナログ出力 DA₁ を禁止
1	チャネル1の D/A 変換を許可。アナログ出力 DA, を許可

ビット 6: D/A アウトプットイネーブル 0 (DAOE 0) D/A 変換とアナログ出力を制御します。

ビット6	説 明
DAOE0	
0	アナログ出力 DA。を禁止
1	チャネル 0 の D/A 変換を許可。アナログ出力 DA。を許可

ビット5: D/A イネーブル(DAE)

DAOE0、DAOE1 と共に、D/A 変換を制御します。DAE ビットが 0 にクリアされているときチャネル 0、1 の D/A 変換は独立に制御され、DAE ビットが 1 にセットされているときチャネル 0、1 の D/A 変換は一括して制御されます。

変換結果を出力するか否かは、DAOE0、DAOE1により、常に独立に制御されます。

ビット7	ビット6	ビット5	説 明
DAOE1	DAOE0	DAE	
0	0	-	チャネル 0、1 の D/A 変換を禁止
	1	0	チャネル 0 の D/A 変換を許可
			チャネル 1 の D/A 変換を禁止
		1	チャネル 0、1 の D/A 変換を許可
1	0	0	チャネル 0 の D/A 変換を禁止
			チャネル 1 の D/A 変換を許可
		1	チャネル 0、1 の D/A 変換を許可
	1	-	チャネル 0、1 の D/A 変換を許可


DAE ビットを 1 にセットすると、DACR の DAOE0、1 ビット、ADCSR の ADST ビットが 0 にクリアされていても、アナログ電源電流は A/D、D/A 変換中と同等になります。

ビット4~0:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

16.2.3 D/A スタンバイコントロールレジスタ (DASTCR)

DASTCR は 8 ビットのリード / ライト可能なレジスタで、ソフトウェアスタンバイモードでの D/A の出力を許可または禁止します。



DASTCR はリセット、またはハードウェアスタンバイモード時に、HTE にイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

ビット7~1:リザーブビット リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット 0: D/A スタンバイイネーブル (DASTE)
ソフトウェアスタンバイモードでの D/A 出力を許可または禁止します。

ビット0	説明	
DASTE		
0	ソフトウェアスタンバイモードでの D/A 出力を禁止 (初期値)
1	ソフトウェアスタンバイモードでの D/A 出力を許可	

16.3 動作説明

D/A 変換器は、2 チャネルの D/A 変換回路を内蔵し、それぞれ独立に変換を行うことができます。

DACR によって D/A 変換が許可されている期間は常に D/A 変換が行われています。 DADRO、1を書き換えると直ちに、新しいデータが変換されます。DAOEO、1 ビットを 1 にセットすることにより、変換結果が出力されます。

チャネル0の D/A 変換を行う場合の動作例を示します。動作タイミングを図 16.2 に示します。

- (1) DADR0 に変換データをライトします。
- (2) DACR の DAOE0 ビットを 1 にセットします。D/A 変換が開始され、DAO 端子が出力端子になります。変換時間経過後に変換結果が出力されます。

次にDADR0を書き換えるか、DAOE0ビットを0にクリアするまでこの変換結果が出力され続けます。

- (3) DADRO を書き換えると直ちに変換が開始されます。変換時間経過後に変換結果が出力されます。
- (4) DAOE0 ビットを 0 にクリアすると、DAO 端子は入力端子になります。




図 16.2 D/A 変換器の動作例

16.4 D/A 出力制御

本 LSI は、ソフトウェアスタンバイモードで D/A 変換器の出力を許可または禁止することができます。

DASTCR の DASTE ビットを 1 にセットすると、ソフトウェアスタンバイモードにおいても D/A 変換器の出力が許可されます。このとき、D/A 変換器のレジスタはソフトウェアスタンバイモードに遷移する直前の値を保持します。

なお、ソフトウェアスタンバイモードで D/A 出力を許可した場合、リファレンス電源電流は動作時と同じとなります。

17. RAM

第 17 章 目次

17.1	概要		643
	17.1.1	ブロック図	643
	17.1.2	レジスタ構成	644
17.2	システムコントロ・	ールレジスタ (SYSCR)	645
17.3	動作説明		646

17.1 概要

H8/3069F は 16k バイトのスタティック RAM を内蔵しています。RAM は CPU と 16 ビット幅のデータバスで接続されており、アクセスはバイトデータ、ワードデータにかかわらず 2 ステートで行われます。したがって、データの高速転送が可能です。

H8/3069Fの内蔵RAMは、モード 1、2、7のとき H'FBF20~H'FFF1Fに、モード 3、4、5のとき H'FFBF20~H'FFFF1Fに、割り当てられています。

システムコントロールレジスタ (SYSCR)の RAM イネーブル (RAME) ビットにより 内蔵 RAM 有効 / 無効の制御を行います。

17.1.1 ブロック図

RAM のブロック図を図 17.1 に示します。




図 17.1 RAM のブロック図

17.1.2 レジスタ構成


内蔵 RAM は、SYSCR で制御されます。 SYSCR のアドレスと初期値を表 17.1 に示します。

表 17.1 レジスタ構成

アドレス*	名 称	略称	R/W	初期値
H' EE012	システムコントロールレジスタ	SYSCR	R/W	H'09

【注】 * アドバンストモード時のアドレス下位 20 ビットを示します。

17.2 システムコントロールレジスタ (SYSCR)



SYSCR は、内蔵 RAM へのアクセスを許可 / 禁止するレジスタです。 内蔵 RAM は SYSCR の RAME ビットにより有効 / 無効が選択されます。 なお、SYSCR のその他のビットについての詳細は「3.3 システムコントロールレジスタ (SYSCR)」を参照してください。

ビット0: RAM イネーブル(RAME)

内蔵 RAM の有効または無効を選択します。RAME ビットは $\overline{\text{RES}}$ 端子の立ち上がりエッジでイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

ビット0	説明	
RAME		
0	内蔵 RAM 無効	
1	内蔵 RAM 有効	(初期値)

17.3 動作説明

RAME ビットを 1 にセットすると内蔵 RAM が有効になります。 モード 1、2、7 のとき H'FBF20~H'FFF1F を、モード 3、4、5 のとき H'FFBF20~H'FFF1F を、アクセスすると内蔵 RAM がアクセスされます。また、モード $1\sim5$ (拡張モード) では RAME ビットが 0 にクリアされているときは、外部アドレス空間がアクセスされます。モード 7 (シングルチップモード) では、RAME ビットが 0 にクリアされているときは、内蔵 RAM はアクセスされません。リードすると常に H'FF がリードされ、ライトは無効です。

RAM は CPU と内部 16 ビットデータバスで接続されており、ワード単位のリード / ライトが可能です。また、バイト単位のリード / ライトも可能です。

バイトデータは、データバス上位 8 ビットを使い 2 ステートでアクセスされ、また、偶数番地から始まるワードデータはデータバス 16 ビットを使い 2 ステートでアクセスできます。

18. ROM

第18章 目次

18.1	特長		649		
18.2	概要		651		
	18.2.1	プロック図	651		
	18.2.2	動作モード	652		
	18.2.3	モード比較	653		
	18.2.4	フラッシュマット構成	654		
	18.2.5	ブロック分割	655		
	18.2.6	書き込み / 消去インタフェース	656		
18.3	端子構成		659		
18.4	レジスタ構成		660		
	18.4.1	レジスター覧	660		
	18.4.2	書き込み / 消去インタフェースレジスタ	662		
	18.4.3	書き込み / 消去インタフェースパラメータ	669		
	18.4.4	RAM コントロールレジスタ(RAMCR)	681		
	18.4.5	フラッシュベクタアドレスコントロールレジスタ(FVACR)	682		
	18.4.6	フラッシュベクタアドレスデータレジスタ(FVADR)	684		
18.5	オンボードプログラミングモード				
	18.5.1	ブートモード	685		
	18.5.2	ユーザプログラムモード	688		
	18.5.3	ユーザブートモード	699		
18.6	プロテクト				
	18.6.1	ハードウェアプロテクト	702		
	18.6.2	ソフトウェアプロテクト	702		
	18.6.3	エラープロテクト	703		
18.7	RAM によるフラ	ッシュメモリのエミュレーション	705		
18.8	ユーザマットとニ	1ーザブートマットの切り替え	708		
	18.8.1	使用上の注意	709		

18.9	PROM =	Eード		710
		18.9.1	ソケットアダプタの端子対応図	710
		18.9.2	PROM モードの動作	712
		18.9.3	メモリ読み出しモード	713
		18.9.4	自動書き込みモード	713
		18.9.5	自動消去モード	714
		18.9.6	ステータス読み出しモード	714
		18.9.7	ステータスポーリング	715
		18.9.8	ライタモードへの遷移時間	715
		18.9.9	PROM モード使用時の注意事項	715
18.10	付録			717
		18.10.1	ブートモードの標準シリアル通信インタフェース仕様	717
		18.10.2	PROM モードの AC 特性、タイミング	742
		18 10 3	手順プログラム、または書き込みデータの格納可能領域	748

18.1 特長

本 LSI は 512k バイトのフラッシュメモリを内蔵しています。フラッシュメモリの特長 を以下に示します。

LSI 起動モードに合わせた2種類のフラッシュメモリマット

内蔵しているフラッシュメモリには、同一アドレス空間に配置される2種類のメモリ空間(以下メモリマットと呼びます)があり、起動時のモード設定により、どちらのメモリマットから起動するかを選択できます。また、起動後もバンク切り替え方式でマットを切り替えることも可能です。

- ユーザモードでパワーオンリセット時に起動するユーザメモリマット:512k バイト
- ユーザブートモードでパワーオンリセット時に起動するユーザブートメモリマット:8k バイト

3 種類のオンボードプログラミングモードと、1 種類のオフボードプログラミングモード

・ オンボードプログラミングモード

ブートモード

内蔵 SCI インタフェースを使用するプログラムモードで、ユーザマットとユーザブートマットの書き換えができます。本モードでは、ホストと本 LSI 間のビットレートを自動で合わせることができます。

ユーザプログラムモード

任意のインタフェースで、ユーザマットの書き換えができます。

ユーザブートモード

任意のインタフェースのユーザブートプログラム作成が可能で、ユーザマットの 書き換えが可能です。

・ オフボードプログラミングモード

PROM モード

PROM ライタを用いたライタモードで、ユーザマットとユーザブートマットの書き換えが可能です。

内蔵プログラムのダウンロードによる書き込み / 消去インタフェース

本 LSI では専用の書き込み / 消去プログラムを内蔵しています。このプログラムを内蔵 RAM にダウンロードした後、引数パラメータを設定するだけで書き込み / 消去が可能です。

・ ユーザブランチ*

書き込み処理は 128 バイト単位で実施しますが、書き込みパルス印加、ベリファイ読み出しなどいくつかのステップから構成されています。消去も 1 分割ブロック単位で実施しますが、いくつかの処理ステップから構成されています。このス

テップの合間にユーザ処理ルーチンの実行が可能な設定を行うことができ、この 設定をユーザブランチ付きと呼びます。

【注】* 本LSIでは使用できません。

内蔵 RAM によるフラッシュメモリのエミュレーション機能

フラッシュメモリと内蔵 RAM の一部を重ね合わせることで、フラッシュメモリの書き換えをリアルタイムにエミュレートすることができます。

プロテクトモード

レジスタ設定によるソフトウェアプロテクトと、FWE 端子によるハードウェアプロテクトの2種類のモードがあり、フラッシュメモリの書き込み/消去のプロテクト状態を設定することができます。

また、書き込み/消去中の暴走などの異常発生を検出した場合、エラープロテクト状態に遷移し、書き込み/消去処理を中断する機能があります。

書き込み/消去時間

フラッシュメモリの書き込み時間は、128 バイト同時書き込みにて 3ms (typ)、1 バイト当たり換算にて約 $25\mu s$ 、消去時間は 64kB ブロック当たり 1000 ms (typ) です。

書き換え回数

フラッシュメモリの書き換えは、min100回可能です。

18.2 概要

18.2.1 ブロック図




図 18.1 フラッシュメモリのブロック図

18.2.2 動作モード

リセット状態で各モード端子と FWE 端子を設定しリセットスタートすると、マイコンは図 18.2 に示すような各動作モードへ遷移します。各モード端子と FWE 端子の設定は、表 18.1 を参照してください。

- (1) ROM 無効モードではフラッシュメモリの読み出し / 書き込み / 消去はできません。
- (2)ユーザモードではフラッシュメモリの読み出しはできますが、書き込み / 消去はできません。
- (3) オンボードでフラッシュメモリの読み出し/書き込み/消去ができるのは、ユーザプログラムモード、ユーザブートモード、ブートモードです。
- (4)PROM モードでは、PROM ライタを利用してフラッシュメモリの読み出し/書き込み /消去を行います。




図 18.2 フラッシュメモリに関するモード遷移図

∰ 1	リセット	内蔵	ROM	内蔵 ROM	ユーザプログ	ユーザブー	ブート	PROM
端子	状態	無効モ	∃ード*	有効モード*	ラムモード	トモード	モード	モード
RES	0	1		1	1	1	1	1
FWE	0/1	0		0	1	1	1	1
MD0	0/1	0/1	0	1	1	1	1	0
MD1	0/1	0/1	0	0/1	0/1	0/1	0/1	0
MD2	0/1	0	1	1	1	0	0	0
NMI	0/1	0/1		0/1	0/1	0	1	0/1

表 18.1 FWE 端子、MD 端子設定と動作モード

【注】 * 内蔵 ROM 無効モードとは、モード 1~モード 4。

内蔵ROM有効モードとは、モード5、モード7を示します。詳細は、「第3章 MCU 動作モード」を参照してください。

18.2.3 モード比較

ブートモード、ユーザプログラムモード、ユーザブートモード、PROM モードについて の書き込み/消去関連項目の比較表を表18.2に示します。

表 18.2	プログラミ		
		ブートモード	ユーザプロ
			Ŧ-ŀ

	ブートモード	ユーザプログラム	ユーザブート	PROM モード
		モード	モード	
書き込み / 消去環境	オンボードプログラミング		グ	オフボード
				プログラミング
書き込み / 消去可能	ユーザマット	ユーザマット	ユーザマット	ユーザマット
マット	ユーザブートマット			ユーザブートマット
全面消去	(自動)			(自動)
ブロック分割消去	*1			×
書き込みデータ転送	ホストから SCI経由	任意のデバイス	任意のデバイス	ライタ経由
		から RAM 経由	から RAM 経由	
ユーザブランチ機能	×	×	×	×
RAMエミュレーション	×		×	×
リセット起動マット	組み込みプログラム	ユーザマット	ユーザブート	_
	格納マット		マット*2	
ユーザモードへの遷移	モード設定変更	FWE 設定変更	モード設定変更	_
	&リセット		&リセット	

【注】 *1 いったん全面消去が行われます。その後、特定ブロックの消去を行うことができます。

*2 いったん組み込みプログラム格納マットから起動し、フラッシュ関連レジスタのチェッ クが実行された後、ユーザブートマットのリセットベクタから起動します。

- ユーザブートマットの書き込み / 消去は、ブートモードと PROM モードでのみ可能です。
- ・ ブートモードでは、いったんユーザマットとユーザブートマットが全面消去されます。 その後、コマンド方式でユーザマットまたはユーザブートマットの書き込みができま すが、この状態になるまではマット内容の読み出しはできません。

ユーザブートマットだけ書きこんでユーザマットの書き換えはユーザブートモードで 実施する、あるいは、ユーザブートモードは使用しないためユーザマットだけ書き変 えるなどの使い方が可能です。

・ ユーザブートモードでは、ユーザプログラムモードと異なるモード端子設定で、任意 のインタフェースのブート動作を実現できます。

18.2.4 フラッシュマット構成

本 LSI のフラッシュメモリは、512k バイトのユーザマットと 8k バイトのユーザブートマットから構成されています。

ユーザマットとユーザブートマットは先頭アドレスが同じアドレスに割り当てられていますので、2つのマット間でプログラム実行またはデータアクセスがまたがる場合は、FMATS レジスタによるマット切り替えが必要です。

ユーザマット / ユーザブートマットの読み出しは ROM 有効モードであればどのモードでも可能ですが、ユーザブートマットの書き換えはブートモードと PROM モードでのみ可能です。




図 18.3 フラッシュメモリ構成図

ユーザマットとユーザブートマットはメモリサイズが異なります。8k バイトの空間のユーザブートマットをアクセスしないようにしてください。8k バイト空間以上のユーザブートマットを読み出した場合、不定値が読み出されます。

18.2.5 ブロック分割

ユーザマットは、図 18.4 に示すように 64k バイト (7 ブロック)、32k バイト (1 ブロック)、4k バイト (8 ブロック) に分割されています。この分割ブロック単位に消去ができ、消去時に EBO ~ EB15 の消去ブロック番号で指定します。

4k バイト分割の8ブロックが RAM エミュレーション可能な領域です。




図 18.4 ユーザマットのブロック分割

18.2.6 書き込み/消去インタフェース

書き込み / 消去の実行は内蔵されているプログラムを内蔵 RAM 上にダウンロードし、書き込みアドレス / データ、消去ブロックなどをインタフェースレジスタ / パラメータで指定して行います。

ユーザプログラムモード/ユーザブートモードでは、これらの一連の手続きプログラムはユーザで作成していただきます。手順の概要を以下に示します。なお、詳細は「18.5.2 ユーザプログラムモード」で説明します。




図 18.5 ユーザ手続きプログラムの概要

(1) ダウンロードする内蔵プログラムの選択とダウンロード先の指定

本LSIには、書き込み関係/消去関係のプログラムが内蔵されており、内蔵RAM上へのダウンロードが可能です。ダウンロードする内蔵プログラムの選択は、書き込み/消去インタフェースレジスタの対応ビットをセットすることで行います。また、ダウンロード先のアドレスはFTDARレジスタで指定することができます。

(2)内蔵プログラムのダウンロード

内蔵プログラムのダウンロードは、書き込み / 消去インタフェースレジスタのフラッシュキーレジスタ FKEY とフラッシュコードコントロールステータスレジスタ FCCS の SCO ビットの設定を行うことで自動的に行われます。

ダウンロード中はフラッシュメモリマットが組み込みプログラム格納領域と入れ替わります。また、書き込み / 消去時はフラッシュメモリの読み出しはできないため、ダウンロード以降書き込み / 消去完了までの一連の手続きプログラムはフラッシュメモリ以外(内蔵 RAM 上など)で実行するようにしてください。

ダウンロードの結果は、書き込み / 消去インタフェースパラメータに戻されますので、 正常にダウンロードできたかの確認ができます。

(3) 書き込み/消去の初期化

書き込み / 消去の実行前に、動作周波数とユーザブランチの設定を行います。ユーザブランチ先は内蔵フラッシュメモリ領域以外、かつダウンロードされた内蔵プログラム領域以外としてください。これらの設定は書き込み / 消去インタフェースパラメータで行います。

(4) 書き込み/消去の実行

書き込み / 消去を実施するためには、FWE 端子を 1 に設定しユーザプログラムモードにする必要があります。

書き込みでは書き込みデータ/書き込み先アドレスの指定を128バイト単位で行います。 消去では消去ブロックの指定を1消去ブロック単位で行います。

これらの指定を書き込み / 消去インタフェースパラメータで設定し、内蔵プログラムを起動します。内蔵プログラムは、内蔵 RAM 上の特定アドレスを JSR 命令または BSR 命令でサブルーチンコールすることで実行します。実行結果は、書き込み / 消去インタフェースパラメータに戻されます。

フラッシュメモリの書き込みにおいては事前に対象領域が消去されている必要があります。

書き込み / 消去処理中はすべての割り込みを禁止する必要があります。ユーザのシステム上で割り込みが入らないようにしてください。

(5) 引き続き、書き込み/消去を実行する場合

128 バイトの書き込み、1 ブロックの消去で処理が終わらない場合、書き込みアドレス / データ、消去ブロック番号を更新して書き込み / 消去を連続して行う必要があります。 ダウンロードした内蔵プログラムは処理終了後も内蔵 RAM 上に残っていますので、引き続き同じ処理を実行する場合はダウンロードと初期化の必要はありません。

18.3 端子構成

フラッシュメモリは表 18.3 に示す端子により制御されます。

表 18.3 端子構成

端子名	略称	入出力	機能
リセット	RES	入力	リセット
フラッシュライトイネーブル	FWE	入力	フラッシュ書き換えのハードウェアプロテクト
モード2	MD2	入力	本 LSI の動作モードを設定
モード1	MD1	入力	本 LSI の動作モードを設定
モード0	MD0	入力	本 LSI の動作モードを設定
ノンマスカブル割り込み	NMI	入力	本 LSI の動作モードを設定
トランスミットデータ	TxD1	出力	シリアル送信データ出力(ブートモードで使用)
レシーブデータ	RxD1	入力	シリアル受信データ入力(ブートモードで使用)

【注】 ライタモードの端子構成は「18.9 PROM モード」をご参照ください。

18.4 レジスタ構成

18.4.1 レジスター覧

内蔵フラッシュメモリが有効のときのフラッシュメモリをコントロールするレジスタ / パラメータを表 18.4 に示します。

フラッシュメモリのアクセスには読み出しモード/書き込みモードなどいくつかの動作モードがあります。また、メモリマットもユーザマットとユーザブートマットがあり、それぞれの動作モード、マット選択で専用のレジスタ/パラメータが割り当てられています。動作モードと使用レジスタ/パラメータの対応表を表18.5に示します。

	表 18.4	(1)	レジスタ構成
--	--------	-----	--------

レジスタ名称	略称	R/W	初期値	アドレス	アクセスサイズ
フラッシュコードコントロール	FCCS	R、W*1	H'00*2	H'EE0B0	8
ステータスレジスタ			H'80*2	•	
フラッシュプログラムコードセレクト	FPCS	R/W	H'00	H'EE0B1	8
レジスタ					
フラッシュイレースコードセレクト	FECS	R/W	H'00	H'EE0B2	8
レジスタ					
フラッシュキーコードレジスタ	FKEY	R/W	H'00	H'EE0B4	8
フラッシュマットセレクトレジスタ	FMATS	R/W	H'00*3	H'EE0B5	8
			H'AA*3		
フラッシュトランスファディスティ	FTDAR	R/W	H'00	H'EE0B6	8
ネーションアドレスレジスタ					
RAM コントロールレジスタ	RAMCR	R/W	H'F0	H'EE077	8
フラッシュベクタアドレスコード	FVACR	R/W	H'00	H"EE0B7	8
コントロールレジスタ				-	
フラッシュベクタアドレス	FVADRR	R/W	H'00	H'EE0B8	8
データレジスタR					
フラッシュベクタアドレス	FVADRE	R/W	H'00	H'EE0B9	8
データレジスタE					
フラッシュベクタアドレス	FVADRH	R/W	H'00	H'EE0BA	8
データレジスタ H					
フラッシュベクタアドレス	FVADRL	R/W	H'00	H'EE0BB	8
データレジスタL					

- 【注】 *1 SCO ビット以外は、読み出し専用です。SCO ビットは、書き込み専用です(読み出しは、常に0)。
 - *2 FWE 端子にローレベルが入力されているときの初期値は H'00 です。 FWE 端子にハイレベルが入力されているときの初期値は H'80 です。
 - *3 ユーザモード、ユーザプログラムモードで起動時の初期値は H'00 です。 ユーザブートモードで起動時の初期値は H'AA です。

表 18.4(2) パラメータ構成

パラメータ名称	略称	R/W	初期値	割り当て	アクセスサイズ
ダウンロードパス・フェイルリザルト	DPFR	R/W	不定	内蔵 RAM*	8、16、32
フラッシュパス・フェイルリザルト	FPFR	R/W	不定	CPU の R0L	8、16、32
フラッシュマルチパーパスアドレス エリア	FMPAR	R/W	不定	CPU の ER1	8、16、32
フラッシュマルチパーパスデータ デスティネーションエリア	FMPDR	R/W	不定	CPU の ER0	8、16、32
フラッシュイレースブロック セレクト	FEBS	R/W	不定	CPU の ER0	8、16、32
フラッシュプログラム・イレース 周波数コントロール	FPEFEQ	R/W	不定	CPU の ER0	8、16、32
フラッシュユーザブランチアドレス セット	FUBRA	R/W	不定	CPU の ER1	8、16、32

【注】 * FTDAR レジスタで指定した内蔵 RAM エリアの先頭アドレスの 1 バイトが有効です。

表 18.5 使用レジスタ / パラメータと対象モード

		ダウン ロード	初期化	書き込み	消去	読み出し	RAM エミュ レーション
書き込み/消去	FCCS	_ н т					
インタフェース	FPCS						
レジスタ	PECS						
	FKEY						
	FMATS			(* ¹)	(* ¹)	(*2)	
	FTDAR						
書き込み/消去	DPFR						
インタフェース	FPFR						
パラメータ	FPEFEQ						
	FUBRA						
	FMPAR						
	FMPDR						
	FEBS						
RAM	RAMCR						
エミュレーション							

【注】 *1 ユーザブートモードでの、ユーザマットへの書き込み/消去時に設定が必要です。

*2 起動モードと読み出し対象マットの組み合わせで、設定が必要な場合があります。

18.4.2 書き込み/消去インタフェースレジスタ

書き込み / 消去インタフェースレジスタについて説明します。すべて 8 ビットのレジスタでバイトアクセスのみ可能です。FCCS レジスタの FLER ビットを除き、これらのレジスタはパワーオンリセットとハードウェアスタンバイモード / ソフトウェアスタンバイモードで初期化されます。FLER ビットは、ソフトウェアスタンバイモードでは初期化されません。

(1) フラッシュコードコントロール・ステータスレジスタ (FCCS)

FCCS は、FWE 端子状態のモニタ、フラッシュメモリの書き込み / 消去実行中のエラー発生のモニタ、および内蔵プログラムのダウンロードを要求するビットから構成されています。

ビット:	7	6	5	4	3	2	1	0
	FWE			FLER				sco
初期値:	1/0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	(R)W

ビット7:フラッシュライトイネーブルビット(FWE)

FWE ビットは、フラッシュメモリの書き込み / 消去をハードウェアプロテクトする FWE 端子に入力されているレベルをモニタするビットです。初期値は、FWE 端子状態により 0 または 1 になります。

ビット7	説明
FWE	
0	FWE 端子にローレベルが入力されているとき(ハードウェアプロテクト状態)
1	FWE 端子にハイレベルが入力されているとき

ビット6~5:予約ビット

読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット4:フラッシュメモリエラー(FLER)

フラッシュメモリへの書き込み / 消去実行中にエラーが発生したことを示すビットです。

FLER=1にセットさせると、フラッシュメモリはエラープロテクト状態に遷移します。 パワーオンリセットまたはハードウェアスタンバイモード遷移で初期化されます。

なお、FLER=1 になった場合は、フラッシュメモリ内部に高電圧が印加されていますので、フラッシュメモリへのダメージを低減するために、通常より長い 100 μ s のリセット

入力期間の後にリセットリリースしてください。

ビット4	説明
FLER	
0	フラッシュメモリは正常に動作しています。 (初期値)
	フラッシュメモリへの書き込み/消去プロテクト(エラープロテクト)は無効
	[クリア条件] パワーオンリセットまたはハードウェアスタンバイモードのとき
1	フラッシュメモリへの書き込み/消去中にエラーが発生したことを示します。
	フラッシュメモリへの書き込み/消去プロテクト(エラープロテクト)が有効
	[セット条件]「18.6.3 エラープロテクト」を参照してください。

ビット3~1: 予約ビット

読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット0:ソースプログラムコピーオペレーション(SCO)

内蔵の書き換え / 消去プログラムを、内蔵 RAM にダウンロードする要求ビットです。 本ビットに 1 を書き込むと、FPCS/FECS レジスタで選択した内蔵プログラムが、FTDAR レジスタで指定された内蔵 RAM の領域に自動的にダウンロードされます。

本ビットに 1 を書き込むためには、RAM エミュレーション状態の解除、FKEY レジスタ への H'A5 の書き込み、および内蔵 RAM 上での実行が必要です。

本ビットに 1 を書き込んだ直後には、4 個の NOP 命令を必ず実行するようにしてください。

なお、ダウンロード完了時点では本ビットは0クリアされているため、本ビットの1状態を読み出すことはできません。

ダウンロード中は、すべての割り込みを禁止する必要があります。ユーザのシステム上 で割り込みが入らないようにしてください。

ビット0	説明
sco	
0	内蔵されている書き込み/消去プログラムの内蔵 RAM へのダウンロードは行いませ
	ん。 (初期値)
	[クリア条件] ダウンロードが完了するとクリアされます。
1	内蔵されている書き込み/消去プログラムの内蔵 RAM へのダウンロードリクエストを
	発生します。
	[クリア条件] 以下の条件がすべて満足されている状態で、1 を書き込んだとき
	(1) FKEY レジスタに H'A5 が書かれていること
	(2)内蔵 RAM 上で実行中であること
	(3) RAM エミュレーションモードでないこと(RAMCR の RAMS=0 であること)

(2) フラッシュプログラムコードセレクトレジスタ(FPCS)

FPCS は、ダウンロードする書き込み関係の内蔵プログラムを選択するレジスタです。

ビット:	7	6	5	4	3	2	1	0
								PPVS
初期値:	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R/W

ビット7~1:予約ビット

読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット0:プログラムパルスベリファイ(PPVS)

書き込みプログラムを選択します。

ビット0	説 明					
PPVS						
0	内蔵の書き込みプログラムを選択しません。 (初期値)					
	[クリア条件] 転送が終了するとクリアされます。					
1	 内蔵の書き込みプログラムを選択します。					

(3) フラッシュイレースコードセレクトレジスタ (FECS)

FECS は、消去関係の内蔵プログラムのダウンロードを選択するレジスタです。

ビット:	7	6	5	4	3	2	1	0
								EPVB
初期値:	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R/W

ビット7~1:予約ビット

読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット0:イレースパルスベリファイブロック(EPVB) 消去プログラムを選択します。

,-	
ビット0	説 明
EPVB	
0	内蔵消去プログラムを選択しません。 (初期値)
	[クリア条件]転送が終了するとクリアされます。
1	 内蔵消去プログラムを選択します。

(4) フラッシュキーコードレジスタ(FKEY)

FKEY は、内蔵プログラムのダウンロードとフラッシュメモリの書き込み / 消去を許可するソフトウェアプロテクトのレジスタです。内蔵プログラムのダウンロード実施のための SCO ビットへの 1 書き込み前、およびダウンロードした書き込み / 消去プログラム実行前に、キーコードを書き込まないとそれぞれの処理が実行できません。

ビット:	7	6	5	4	3	2	1	0
	K7	K6	K5	K4	K3	K2	K1	K0
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

ビット7~0:キーコード(K7~K0)

H'A5 を書き込んだ場合にのみ、SCO ビットの書き込みが有効になります。H'A5 以外の値が FKEY レジスタに書かれている場合、SCO ビットに 1 を書き込むことができないため、内蔵 RAM へのダウンロードができません。

H'5A を書き込んだ場合にのみ、書き込み / 消去が可能になります。内蔵の書き込み / 消去プログラムを実行しても、H'5A 以外の値が FKEY レジスタに書かれている場合はフラッシュメモリの書き込み / 消去はできません。

ビット7~0	説明
K7 ~ K0	
H'A5	SCO ビットの書き込みを許可します(H'A5 以外では SCO ビットのセットはできませ
	<i>(h</i>) .
H'5A	書き込み/消去を許可します。 (H'5A 以外ではソフトウェアプロテクト状態)
H'00	初期値

(5) フラッシュマットセレクトレジスタ (FMATS)

FMATS は、ユーザマット / ユーザブートマットのどちらを選択するかを指定するレジスタです。

ビット:	7	6	5	4	3	2	1	0	_
	MS7	MS6	MS5	MS4	MS3	MS2	MS1	MS0	
初期値:	0	0	0	0	0	0	0	0	(ユーザブートモード 以外の場合)
初期値:	1	0	1	0	1	0	1	0	以外の場合) (ユーザブートモード の場合)
R/W:	R/W	00%口)							

ビット7~0:マットセレクト(MS7~MS0)

H'AA 以外の場合はユーザマット選択状態、H'AA が書かれている状態はユーザブートマット選択状態です。

FMATS に値を書き込みことによりマット切り替えが発生します。

マット切り換えは、必ず「18.8 ユーザマットとユーザブートマットの切り替え」に従ってください(ユーザプログラミングモードでのユーザブートマットの書き換えは、FMATS でユーザブートマットを選択してもできません。ユーザブートマットの書き換えは、ブートモードかライタモードで実施してください)。

,	•
ビット7~0	説明
MS7 ~ MS0	
H'AA	ユーザブートマットを選択します(H'AA 以外ではユーザマット選択状態となります)。
	ユーザブートモードで立ち上がった場合の初期値です。
H'00	ユーザブートモード以外で立ち上がった場合の初期値です(ユーザマット選択状態で
	す)。

[書き込み可能条件]内蔵 RAM 上での実効状態であること

(6) フラッシュトランスファディスティネーションアドレスレジスタ (FTDAR)

FTDAR は、内蔵プログラムのダウンロード先の内蔵 RAM 上のアドレスを指定するレジスタです。

FCCS レジスタの SCO ビットに 1 を書き込む前に、本レジスタの設定を行ってください。 初期値は H'00 で、内蔵 RAM の先頭アドレス (H'FFEF20) を示しています。

ビット:	7	6	5	4	3	2	1	0
	TDER	TDA6	TDA5	TDA4	TDA3	TDA2	TDA1	TDA0
初期値:	0	0	0	0	0	0	0	0
R/W :	R/W							

ビット7:トランスファディスティネーションアドレス設定エラー(TDER)

ビット $6\sim0$ (TDA6 \sim TDA0) で指定するダウンロード先頭アドレス指定にエラーがあった場合、1 がセットされます。アドレス指定のエラー判定は、FCCS レジスタの SCO ビットを 1 にして、ダウンロード処理が実行されたときに、TDA6 \sim TDA0 の値が $H'00\sim H'03$ の範囲にあるかどうかを判定します。SCO ビットを 1 に設定する前に、FTDAR レジスタの値を本ビットの値を 0 にすることも含めて、 $H'00\sim H'03$ の範囲に設定してください。

r	T
ビット7	説明(ダウンロード後の戻り値)
TDER	
0	TDA6~TDA0の設定は、正常値 (初期値)
1	 TDER、TDA6~TDA0の設定値が H'03~H'FF であり、ダウンロードは中断したこ
	とを示します。

ビット6~0:トランスファディスティネーションアドレス(TDA6~TDA0)

ダウンロード先頭アドレスを指定します。設定可能な値は H'00~H'03 で、4k バイト単位で内蔵 RAM 上のダウンロード先頭アドレスを指定できます。

 $H'04 \sim H'7F$ の値を設定しないでください。この値が設定された場合、ダウンロード処理において、本レジスタのビット7: TDER を1 に設定し、内蔵プログラムのダウンロードは実行されません。

ビット6~0	説 明	
TDA6 ~ TDA0		
H'00	ダウンロード先頭アドレスを H'FFEF20 に設定	(初期値)
H'01	ダウンロード先頭アドレスを H'FFDF20 に設定	
H'02	ダウンロード先頭アドレスを H'FFCF20 に設定	
H'03	ダウンロード先頭アドレスを H'FFBF20 に設定	
H'04 ~ H'FF	設定しないでください。設定された場合、ダウンロードにおいて	
	ビット 7: TDER が 1 になり、ダウンロード処理は中断されます。	

18.4.3 書き込み/消去インタフェースパラメータ

書き込み / 消去インタフェースパラメータは、ダウンロードした内蔵プログラムに対して動作周波数、ユーザブランチ先アドレス、書き込みデータの格納場所、書き込み先アドレス、消去ブロックなどの指定および処理結果をやりとりするものです。このパラメータは、CPU の汎用レジスタ (ER0, ER1) や内蔵 RAM 領域を使用します。パワーオンリセット、ハードウェアスタンバイでの初期値は不定です。

ダウンロード、初期化、内蔵プログラム実行においては、ROL 以外の CPU のレジスタ は保存されます。ROL は、処理結果の戻り値が記入されます。ROL 以外のレジスタの保存 のためにスタック領域を使用しますので、処理開始においてはスタック領域の確保をお願いします(使用スタック領域サイズは、最大 128 バイトです)。

書き込み/消去インタフェースパラメータは、次の4項目で使用します。

- (1) ダウンロード制御
- (2)書き込み/消去実行前の初期化実行
- (3)書き込み実行
- (4)消去実行

それぞれごとに使用するパラメータは異なります。対応表を、表 18.6 に示します。

ここで FPFR パラメータは初期化処理、書き込み処理、消去処理において処理結果が戻されますが、処理内容によりビットの意味が異なります。各処理ごとの FPFR 説明部分をご覧ください。

表 18.6 使用パラメータと対象モード

パラメータ名	略称	ダウン ロード	初期化	書き 込み	消去	R/W	初期値	割り当て
ダウンロードパス・フェイル リザルト	DPFR					R/W	不定	内蔵 RAM*
フラッシュパス・フェイル リザルト	FPFR					R/W	不定	CPU の R0L
フラッシュプログラム イレース周波数コントロール	FPEFEQ					R/W	不定	CPU の ER0
フラッシュユーザブランチ アドレスセット	FUBRA					R/W	不定	CPU の ER1
フラッシュマルチパーパス アドレスエリア	FMPAR					R/W	不定	CPU の ER1
フラッシュマルチパーパス データデスティネーション エリア	FMPDR					R/W	不定	CPU Ø ER0
フラッシュイレースプロック セレクト	FEBS					R/W	不定	CPU の ER0

【注】 * FTDAR レジスタで指定したダウンロード先の先頭アドレス 1 バイト

(1) ダウンロード制御

内蔵プログラムのダウンロードは、SCO ビットを 1 にセットすることで自動的に行われます。ダウンロードされる内蔵 RAM の領域は、FTDAR レジスタで指定した先頭アドレスから 4k バイト分の領域です。内蔵 RAM のアドレスマップについては、図 22.7 を参照してください。

ダウンロード制御は先述の書き込み / 消去インタフェースレジスタで設定し、戻り値は DPFR パラメータで渡されます。

(a) ダウンロードパス・フェイルリザルトパラメータ (DPFR: FTDAR レジスタで指定した内蔵 RAM の先頭アドレス 1 バイト)

ダウンロード結果の戻り値です。ダウンロードが実行できたかどうかは、本パラメータの値で判断してください。SCO ビットを1にできたかの確認が困難のため、ダウンロード開始前(SCO ビットを1にセットする前)に、FTDAR レジスタで指定した内蔵 RAM の先頭アドレスの1バイトをダウンロードの戻り値以外(H'FFなど)にして、確実な判断ができるようにしてください。ダウンロード結果のチェック方法については、「18.5.2(e)」も参照してください。

ビット:	7	6	5	4	3	2	1	0
	0	0	0	0	0	SS	FK	SF

ビット7~3:未使用ビット 値0が戻されます。

ビット2:ソースセレクトエラー検出ビット(SS)

ダウンロード可能な内蔵プログラムは1種類のみ指定できます。2種類以上の選択を行った場合、選択されていない場合、およびマッピングされていない選択の場合にはエラーとなります。

ビット2	説明
SS	
0	ダウンロードプログラムの選択関係は正常
1	ダウンロードエラー発生(多重選択または、マッピングされていないプログラム選択)

ビット1:フラッシュキーレジスタエラー検出ビット(FK)

FKEY レジスタの値が、H'A5であるかどうかをチェックした結果を返すビットです。

ビット1	説明
FK	
0	FKEY レジスタの設定は正常 (FKEY = H'A5)
1	FKEY レジスタの設定値エラー(FKEY は、H'A5 以外の値)

ビット0:サクセス/フェイルビット(SF)

ダウンロードが正常に終了したかどうかを戻すビットです。内蔵RAM上にダウンロードしたプログラムをリードバックし、内蔵RAM上に転送できているかの判定結果です。

ビット1	説明
SF	
0	内蔵プログラムのダウンロードは正常終了(エラーなし)
1	内蔵プログラムのダウンロードが異常終了 (エラーが発生している)

(2) 書き込み/消去の初期化

ダウンロードされる書き込み / 消去の内蔵プログラムには、初期化プログラムも含まれています。

書き込み/消去では決められた時間幅のパルス印加が必要で、ウェイトループを CPU 命令で構成する方法で規定のパルス幅を作成しています。このため、CPU の動作周波数を設定する必要があります。

これらの設定をダウンロードした書き込み / 消去 プログラム のパラメー タとして設定 するのが初期化プログラムです。

(a) フラッシュプログラム / イレース周波数パラメータ (FPEFEQ: CPU の汎用レジスタ ERO)

CPU の動作周波数を設定するパラメータです。

本 LSI の動作周波数範囲は、「21.2.1 クロックタイミング」をご参照ください。

ビット:	31	30	29	28	27	26	25	24
	0	0	0	0	0	0	0	0
ビット:	23	22	21	20	19	18	17	16
	0	0	0	0	0	0	0	0
ビット:	15	14	13	12	11	10	9	8
L) .	13	17	13	12	11	10	9	
	F15	F14	F13	F12	F11	F10	F9	F8
ビット:	7	6	5	4	3	2	1	0
	F7	F6	F5	F4	F3	F2	F1	F0

ビット31~16:未使用ビット 値0を設定してください。

ビット15~0:周波数設定ビット(F15~F0)

CPU の動作周波数を設定します。設定値は以下のように算出してください。

MHz単位で表現した動作周波数を小数点第3位で四捨五入し、小数点第2位までとする。

100 倍した値を 2 進数に変換し、FPEFEQ パラメータ (汎用レジスタ R0)に書き込む。 具体例として、CPU の動作周波数が 25.000MHz の場合には、以下のようになります。 25.000 の小数点第 3 位を四捨五入し、25.00。

25.00×100=2500を2進数変換し、b'0000,1001,1100,0100 (H'09C4)をR0に設定。

(b)フラッシュユーザブランチアドレス設定パラメータ(FUBRA∶ CPU の汎用レジスタ ER1)

ユーザブランチ先のアドレスを設定するパラメータです。書き込み / 消去実行時のある 決まった処理単位ごとに、設定したユーザプログラムを実行することができます。

ビット:	31	30	29	28	27	26	25	24
	UA31	UA30	UA29	UA28	UA27	UA26	UA25	UA24
ビット:	23	22	21	20	19	18	17	16
	UA23	UA22	UA21	UA20	UA19	UA18	UA17	UA16
ビット:	15	14	13	12	11	10	9	8
	UA15	UA14	UA13	UA12	UA11	UA10	UA9	UA8
ビット:	7	6	5	4	3	2	1	0
	UA7	UA6	UA5	UA4	UA3	UA2	UA1	UA0

ビット31~0:ユーザブランチ先アドレス(UA31~UA0)

本 LSI では、0 番地 (H'00000000) を設定してください。

ユーザブランチ先は、内蔵プログラムが転送されている RAM 領域以外の RAM 空間ま

たは外部バス空間としてください。

実行コードのない領域にブランチして暴走しないように注意し、内蔵プログラムのダウンロード領域やスタック領域を破壊しないようにしてください。暴走やダウンロード領域/スタック領域の破壊が発生した場合、フラッシュメモリの値の保証もできません。

ユーザブランチ先の処理では、内蔵プログラムのダウンロード、初期化、書き込み/消去プログラムを起動しないでください。ユーザブランチ先から復帰時の書き込み/消去の保証ができません。また、すでに準備していた書き込みデータを書き換えないでください。さらに、ユーザブランチ先の処理で書き込み/消去インタフェースレジスタの書き換えや、RAM エミュレーションモードへの遷移を行わないでください。

ユーザブランチ処理終了後は、RTS命令で書き込み/消去プログラムに戻ってください。

(c) フラッシュパス / フェイルパラメータ (FPFR: CPU の汎用レジスタ ROL) ここでは初期化結果の戻り値としての FPFR について説明します。

ビット:	7	6	5	4	3	2	1	0	
	0	0	0	0	0	BR	FQ	SF	

ビット7~3:未使用ビット 値0が戻されます。

ビット2:ユーザブランチエラー検出ビット(BR)

指定されたユーザブランチ先アドレスが、ダウンロードされている書き込み / 消去関係 プログラムの格納領域以外であるかをチェックした結果を戻します。

ビット2	説明					
BR						
0	1ーザプランチアドレス設定は正常値					
1	ユーザブランチアドレス設定が異常値					

ビット1:周波数エラー検出ビット(FQ)

指定された CPU 動作周波数が、サポートしている動作周波数の範囲にあるかをチェックした結果を戻します。

ビット2	説明
FQ	
0	動作周波数の設定は正常値
1	動作周波数の設定が異常値

ビット0:サクセス/フェイルビット(SF)

初期化が正常に終了したかどうかを戻すビットです。

ビット0	説明
SF	
0	初期化は正常終了(エラーなし)
1	初期化が異常終了(エラーが発生している)

(3) 書き込み実行

フラッシュメモリへの書き込み実行においては、ユーザマット上の書き込み先アドレスと書き込みデータをダウンロードした書き込みプログラムに渡すことが必要です。

ユーザマット上の書き込み先の先頭アドレス汎用レジスタER1に設定してください。このパラメータを FMPAR(フラッシュマルチパーパスアドレスエリアパラメータ)と呼びます。

書き込みデータは常に 128 バイト単位ですので、ユーザマット上の書き込み先頭アドレスの境界はアドレスの下位 8 ビット($A7 \sim A0$)が、H'00 または H'80 のいずれかとしてください。

・ ユーザマットへの書き込みデータを連続領域に準備してください。書き込みデータは CPUの MOV.B 命令でアクセス可能な連続空間で、内蔵フラッシュメモリ空間以外と してください。

書き込みたいデータが 128 バイトに満たない場合でも、ダミーコード (HFF) を埋め 込んで 128 バイトの書き込みデータを準備してください。

準備した書き込みデータが格納されている領域の先頭アドレスを、汎用レジスタ ER0 に設定してください。このパラメータを FMPDR (フラッシュマルチパーパスデータ デスティネーションエリアパラメータ)と呼びます。

書き込み処理のための手続きの詳細については、「18.5.2 ユーザプログラムモード」で述べます。

(a) フラッシュマルチパーパスアドレスエリアパラメータ (FMPAR: CPU の汎用レジスタ ER1)

ユーザマット上の書き込み先の先頭アドレスを設定します。

フラッシュメモリ空間以外のアドレスが設定されている場合、エラーとなります。

また、書き込み先の先頭アドレスは 128 バイト境界である必要があります。この境界条件になっていない場合も、エラーとなります。これらのエラーは FPFR パラメータのビット 1: WA ビットに反映されます。

FMPAR

ビット:	31	30	29	28	27	26	25	24
	MOA31	MOA30	MOA29	MOA28	MOA27	MOA26	MOA25	MOA24
ビット:	23	22	21	20	19	18	17	16
	MOA23	MOA22	MOA21	MOA20	MOA19	MOA18	MOA17	MOA16
ビット:	15	14	13	12	11	10	9	8
	MOA15	MOA14	MOA13	MOA12	MOA11	MOA10	MOA9	MOA8
ビット:	7	6	5	4	3	2	1	0
	MOA7	MOA6	MOA5	MOA4	MOA3	MOA2	MOA1	MOA0

ビット31~0:M OA31~MOA0

ユーザマット上の書き込み先の先頭アドレスを格納します。ここで指定されたユーザマットの先頭アドレスから連続 128 バイトの書き込みが行われます。よって、指定する書き込み先の先頭アドレスは 128 バイト境界となり、MOA6~MOA0 は常に 0 になります。

(b) フラッシュマルチパーパスデータデスティネーションパラメータ (FMPDR: CPUの 汎用レジスタ ER0)

ユーザマットに書き込むデータが格納されている領域の先頭アドレスを設定します。書き込みデータの格納先がフラッシュメモリ内の場合には、エラーとなります。このエラーはFPFR パラメータのビット 2: WD ビットに反映されます。

FMPDR

ビット:	31	30	29	28	27	26	25	24
	MOD31	MOD30	MOD29	MOD28	MOD27	MOD26	MOD25	MOD24
ビット:	23	22	21	20	19	18	17	16
	MOD23	MOD22	MOD21	MOD20	MOD19	MOD18	MOD17	MOD16
ビット:	15	14	13	12	11	10	9	8
	MOD15	MOD14	MOD13	MOD12	MOD11	MOD10	MOD9	MOD8
ビット:	7	6	5	4	3	2	1	0
	MOD7	MOD6	MOD5	MOD4	MOD3	MOD2	MOD1	MOD0

ビット31~0: MOD31~MOD0

ユーザマットへの書き込みデータが格納されてる領域の先頭アドレスを格納します。ここで指定された先頭アドレスから連続 128 バイトのデータが、ユーザマットに対して書き込まれます。

(c) フラッシュパス/フェイルパラメータ(FPFR: CPUの汎用レジスタROL) ここでは書き込み処理結果の戻り値としてのFPFRについて説明します。。

ビット:	7	6	5	4	3	2	1	0
	0	MD	EE	FK	0	WD	WA	SF

ビット7:未使用ビット 値0が戻されます。

ビット6:書き込みモード関連設定エラー検出ビット(MD)

FWE 端子への入力値がハイレベルであることと、エラープロテクト状態でないことの チェック結果を返します。

FWE 端子がローレベルであったり、エラープロテクト状態になっている場合、1 が書き込まれます。これらの状態は、FCCS レジスタのビット7: FWE や、ビット4: FLER の各ビットで確認できます。なお、エラープロテクト状態への遷移条件につきましては、「18.6.3 エラープロテクト」を参照してください。

ビット6	説明
MD	
0	FWE、FLER 状態は正常(FWE=1、FLER=0)
1	FWE=0、または FLER=1 であり、書き込みできない状態

ビット5:書き込み実行時エラー検出ビット(EE)

ユーザマットが消去されていないために、指定データを書き込めなかったり、ユーザブランチ処理から戻った時点で、フラッシュ関連レジスタの一部が書き換えられている場合に、本ビットには1が返されます。

これらが原因で、本ビットが1になった場合、ユーザマットは途中まで書き換えられている可能性が高いため、エラーになる原因を取り除いた後、消去から実施し直してください。

また、FMATS レジスタの値が H'AA となっており、ユーザブートマット選択状態のときに書き込みを実施しても、書き込み実行時エラーとなります。この場合は、ユーザマット/ユーザブートマットともに、書き換えられてはいません。

ユーザブートマットの書き込みはブートモードまたは PROM モードで実施してください。

ビット5	説 明
EE	
0	書き込み処理は正常終了
1	書き込み処理が異常終了し、書き込み結果は保証できない

ビット4:フラッシュキーレジスタエラー検出ビット(FK)

書き込み処理開始前に FKEY レジスタの値をチェックした結果を戻します。

ビット4	説明
FK	
0	FKEY レジスタの設定は正常 (FKEY = H'5A)
1	FKEY レジスタの設定値エラー(FKEY は、H'5A 以外の値)

ビット3:未使用ビット

値0が戻されます。

ビット2:ライトデータアドレス検出ビット(WD)

書き込みデータの格納先の先頭アドレスとして、フラッシュメモリ領域のアドレスが指定された場合エラーとなります。

ビット2	説 明
WD	
0	書き込みデータアドレス設定は正常値
1	書き込みデータアドレス設定が異常値

ビット1:ライトアドレスエラー検出ビット(WA)

書き込み先先頭アドレスとして、以下が指定された場合にはエラーとなります。 フラッシュメモリの領域外が書き込み先アドレスとして指定された場合 指定されたアドレスが、128 バイト境界でない(A6~A0が0でない)場合

ビット1	説明
WA	
0	書き込み先アドレス設定は正常値
1	書き込み先アドレス設定が異常値

ビット0:サクセス/フェイルビット(SF)

書き込み処理が正常に終了したかどうかを戻すビットです。

ビット0	説明
SF	
0	書き込みは正常終了(エラーなし)
1	書き込みが異常終了(エラーが発生している)

(4) 消去実行

フラッシュメモリの消去実行においては、ユーザマット上の消去ブロック番号をダウンロードした消去プログラムに渡すことが必要です。これを、FEBS パラメータ(汎用レジスタERO)に設定します。

0~15のブロック番号から1ブロックを指定します。

消去処理のための手続きの詳細については、「18.5.2 ユーザプログラムモード」で述べます。

(a)フラッシュイレースブロックセレクトパラメータ(FEBS: CPU の汎用レジスタ ER0) 消去ブロック番号を指定します。複数のブロック番号の指定はできません。

ビット:	31	30	29	28	27	26	25	24
	0	0	0	0	0	0	0	0
ビット:	23	22	21	20	19	18	17	16
	0	0	0	0	0	0	0	0
ビット:	15	14	13	12	11	10	9	8
	0	0	0	0	0	0	0	0
ビット:	7	6	5	4	3	2	1	0
	EBS7	EBS6	EBS5	EBS4	EBS3	EBS2	EBS1	EBS0

ビット31~8:未使用ビット 値0を設定してください。

ビット7~0:イレースブロック(EB7~EB0)

 $0 \sim 15$ の範囲で消去ブロック番号を設定します。0 は EBO ブロック、15 は EB15 ブロックに対応します。 $0 \sim 15$ 以外の設定ではエラーになります。

(b) フラッシュパス / フェイルパラメータ (FPFR: CPU の汎用レジスタ ROL) ここでは消去処理結果の戻り値としての FPFR について説明します。

ビット:	7	6	5	4	3	2	1	0
	0	MD	EE	FK	EB	0	0	SF

ビット7:未使用ビット 値0が戻されます。

ビット6:消去モード関連設定エラー検出ビット(MD)

FWE 端子への入力値がハイレベルであることと、エラープロテクト状態でないことの チェック結果を返します。

FWE 端子がローレベルであったり、エラープロテクト状態になっている場合、1 が書き 込まれます。これらの状態は、FCCS レジスタのビット7: FWE や、ビット4: FLER の各 ビットで確認できます。なお、エラープロテクト状態への遷移条件につきましては、 「18.6.3 エラープロテクト」を参照してください。

ビット6	説明
MD	
0	FWE、FLER 状態は正常(FWE=1、FLER=0)
1	FWE=0、または FLER=1 であり、消去できない状態

ビット5:消去実行時エラー検出ビット(EE)

ユーザマットの消去ができなかったり、ユーザブランチ処理から戻った時点で、フラッシュ関連レジスタの一部が書き換えられている場合に、本ビットには1が返されます。

これらが原因で、本ビットが1になった場合、ユーザマットは途中まで消去されている 可能性が高いため、エラーになる原因を取り除いた後、再度消去を実施し直してください。

また、FMATS レジスタの値が H'AA となっており、ユーザブートマット選択状態のときに消去を実施しても、消去実行時エラーとなります。この場合は、ユーザマット / ユーザブートマットともに、消去されてはいません。

ユーザブートマットの消去はブートモードまたはPROM モードで実施してください。

ビット5	説明
EE	
0	消去処理は正常終了
1	消去処理が異常終了し、消去結果は保証できない

ビット4:フラッシュキーレジスタエラー検出ビット(FK)

消去処理開始前に FKEY レジスタの値をチェックした結果を戻します。

ビット4	説明
FK	
0	 FKEY レジスタの設定は正常 (FKEY = H'5A)
1	FKEY レジスタの設定値エラー(FKEY は、H'5A 以外の値)

ビット3:イレースブロックセレクトエラー検出ビット(EB)

指定された消去ブロック番号が、ユーザマットのブロック範囲内であるかのチェック結果です。

ビット3	説明
EB	
0	消去プロック番号の設定は正常値
1	消去プロック番号の設定が異常値

ビット2~1:未使用ビット

値0が戻されます。

ビット0:サクセス/フェイルビット(SF)

消去処理が正常に終了したかどうかを戻すビットです。

ビット0	説明
SF	
0	消去は正常終了(エラーなし)
1	消去が異常終了(エラーが発生している)

18.4.4 RAM コントロールレジスタ (RAMCR)

ユーザマットのリアルタイムな書き換えをエミュレートするときに、内蔵 RAM の一部と重ね合わせるユーザマットのエリアを設定するレジスタです。パワーオンリセット、またはハードウェアスタンバイモードのときに HFO に初期化されます。ソフトウェアスタンバイモードのときは、初期化されません。RAMCR の設定はユーザモード、ユーザプログラムモードで行ってください。

ユーザマットエリアの分割法は、表 18.7 を参照してください。なお、エミュレーション機能を確実に動作させるために、本レジスタの書き換え直後に RAM エミュレーションの対象マットをアクセスしないでください。直後にアクセスした場合には正常なアクセスは保証されません。

ビット:	7	6	5	4	3	2	1	0
					RAMS	RAM2	RAM1	RAM0
初期値:	1	1	1	1	0	0	0	0
R/W:	R	R	R	R	R/W	R/W	R/W	R/W

ビット7~4:予約ビット

読み出すと常に1が読み出されます。書き込む値も常に1にしてください。

ビット3: RAM セレクト (RAMS)

RAM によるユーザマットのエミュレーション選択 / 非選択を設定するビットです。 RAMS = 1 のときは、

ユーザマット全ブロックが書き込み/消去プロテクト状態となります。

ビット3	説明
RAMS	
0	エミュレーション非選択 (初期値)
	ユーザマット全ブロックの書き込み/消去プロテクト無効
1	エミュレーション選択
	ユーザマット全ブロックの書き込み / 消去プロテクト有効

ビット2,1,0:ユーザマットエリア選択

ビット3と共に使用し、内蔵RAMと重ね合わせるユーザマットのエリアを選択します (表 18.7 参照)。

表 18.7 ユーザマットエリアの分割

RAM エリア	プロック名	RAMS	RAM2	RAM1	RAM0
H'FFE000 ~ H'FFEFFF	RAMエリア 4kB	0	*	*	*
H'000000 ~ H'000FFF	EB0 (4kB)	1	0	0	0
H'001000 ~ H'001FFF	EB1 (4kB)	1	0	0	1
H'002000 ~ H'002FFF	EB2 (4kB)	1	0	1	0
H'003000 ~ H'003FFF	EB3 (4kB)	1	0	1	1
H'004000 ~ H'004FFF	EB4 (4kB)	1	1	0	0
H'005000 ~ H'005FFF	EB5 (4kB)	1	1	0	1
H'006000 ~ H'006FFF	EB6 (4kB)	1	1	1	0
H'007000 ~ H'007FFF	EB7 (4kB)	1	1	1	1

【注】 *: Don't care

18.4.5 フラッシュベクタアドレスコントロールレジスタ (FVACR)

NMI 割り込みのベクタテーブルデータを読み出す空間を変更するレジスタです。通常は H'00001C~ H'00004F のアドレス空間からベクタテーブルデータを読み出しますが、本レジスタの設定により内部 I/O レジスタ (FVADDR~FVADRL) からベクタテーブルを読み出すことが可能です。本レジスタは、パワーオンリセット、ハードウェアスタンバイモードのときに H'00 に初期化されます。

書き込み / 消去処理、および内蔵プログラムダウンロード中は、NMI を含むすべての割り込みを禁止してください。システムのエラー処理等システム上 NMI 割り込みの使用が避けられない場合、本レジスタおよび FVADRR ~ FVADRL を設定し、割り込み例外処理ルーチンを内蔵 RAM 上に設定してください。

ビット:	7	6	5	4	3	2	1	0
	FVCHGE				FVSEL3	FVSEL2	FVSEL1	FVSEL0
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット7:ベクタ切り替え機能有効ビット(FVCHGE)

ベクタテーブルデータを読み出す空間を変更する機能の有効 / 無効を選択するビットです。FVCHGE = 1 のときは、内部 I/O レジスタ ($FVADRR \sim FVADRL$) からベクタテーブルデータを読み出すことが可能です。

ビット7	説明
FVCHGE	
0	ベクタテーブルデータを読み出す空間を変更する機能は無効 (初期値)
1	ベクタテーブルデータを読み出す空間を変更する機能は有効

ビット6~4:予約ビット(FVCHGE)

読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット3~0:割り込み要因選択ビット(FVSEL3~0)

本ビットを設定することにより、NMI 割り込み処理のベクタテーブルを内部 I/O レジスタ (FVADRR~FVADRL) にすることができます。

割り込み要因ビット

ビット3	ビット2	ビット1	ビット0	機能
FVSEL3	FVSEL2	FVSEL1	FVSEL0	
0	0	0	0	ベクタテーブルデータはエリア 0 (初期値)
				(H'00001C~ H'00004F)
0	0	0	1	
0	0	1	_	設定禁止
0	1	_	_	
1	0	0	0	ベクタテーブルデータは内部 I/O レジスタ
				(FVADDR~FVADRL)
1	0	0	1	
1	0	1	_	設定禁止
1	1	_	_	

18.4.6 フラッシュベクタアドレスデータレジスタ (FVADR)

フラッシュベクタアドレスコントロールレジスタ (FVACR) によりベクタテーブルデータを読み出す空間を切り替える機能を有効にした場合に、ベクタデータを格納するレジスタです。 本レジスタは 4 つの 8 ビットレジスタ (FVADRR, FVADRE, FVADRH, FVADRL) から構成されます。 本レジスタは、パワーオンリセット、ハードウェアスタンバイモードのときに H'000000000 に初期化されます。



18.5 オンボードプログラミングモード

オンボードプログラミングモードに端子を設定しリセットスタートすると、内蔵フラッシュメモリへの書き込み / 消去を行うことができるオンボードプログラミング状態へ遷移します .オンボードプログラミングモードにはユーザプログラミングモードとユーザブートモード、ブートモードの3種類の動作モードがあります。

各モードへ遷移する端子の設定方法は、表 18.1 をご参照ください。また、フラッシュメモリに対する各モードへの状態遷移図は図 18.2 をご参照ください。

18.5.1 ブートモード

ブートモードは、内蔵のSCIを使用してホストから制御コマンドや書き込みデータを送信する方式でユーザマットやユーザブートマットへの書き込み/消去を実行するモードです。ホスト上に制御コマンドを送信するためのツールと書き込みデータを準備しておく必要があります。使用するSCI通信モードは調歩同期式モードに設定されています。本LSIの端子をブートモードに設定後、リセットスタートするとあらかじめマイコン内部に組み込まれているブートプログラムを起動し、SCIビットレートの自動調整実施後、制御コマンド方式でのホストとの通信を行います。

図 18.6 にブートモード時のシステム構成図を示します。なお、ブートモードの端子設定は表 18.1 を参照してください。ブートモードでの NMI およびその他の割り込みは無視されます。しかし、NMI およびその他の割り込みはシステム側で発生しないようにしてください。




図 18.6 ブートモード時のシステム構成図

(1) ホストの SCI インタフェース設定

ブートモードが起動すると、本LSI はホストより連続送信される調歩同期式 SCI 通信のデータ (H'00)の Low 期間を測定します。このときの SCI 送信 / 受信フォーマットは「8ビットデータ、1 ストップビット、パリティなし」に設定してください。本LSI は、測定した Low 期間よりホストの送信するビットレートを計算し、ビット調整終了合図 (H'00

を1バイト)をホストへ送信します。ホストは、この調整終了合図(H'00)を正常に受信したことを確認し、本LSIへH'55を1バイト送信してください。受信が正常に行われなかった場合は、再度ブートモードを起動し(リセット)、上述の操作を行ってください。ホストが送信するビットレート、および本LSIのシステムクロックの周波数によってホストと本LSIのビットレートに誤差が生じます。正常にSCIを動作させるために、ホストの転送ビットレートを9,600bps または19,200bps に設定してください。

ホストの転送ビットレートと本LSIのビットレートの自動合わせ込みが可能なシステムクロックの周波数を表 18.8 に示します。このシステムクロックの範囲内でブートモードを起動してください。




図 18.7 SCI ビットレートの自動合わせ込み動作

表 18.8 本 LSI の自動合わせ込みが可能なシステムクロックの周波数

ホストのビットレート	本 LSI のビットレートの自動合わせ込みが可能な
	システムクロック周波数
9,600 bps	10 ~ 25 MHz
19,200 bps	16 ~ 25 MHz

(2) 状態遷移図

ブートモード起動後の、状態遷移図の概要を図 18.8 に示します。ブートモードについての詳細は、「18.10.1 ブートモードの標準シリアル通信インタフェース仕様」をご参照ください。

ビットレート合わせ込み

ブートモード起動後、ホストとの SCI インタフェースのビットレート合わせ込みを行います。

問い合わせ設定コマンド待ち

ユーザマットサイズ、ユーザマット構成、マット先頭アドレス、サポート状況などの問い合わせに対して、必要情報をホストに送信します。

全ユーザマットおよびユーザブートマットの自動消去

問い合わせが完了すると、すべてのユーザマットとユーザブートマットを自動消去します。

書き込み/消去コマンド待ち

- ・「書き込み準備通知」を受信すると、書き込みデータ待ち状態に遷移します。書き込みコマンドに続けて書き込み先頭アドレス、書き込みデータを送信してください。書き込み終了時は、書き込み先頭アドレスを H'FFFFFFFF と設定して送信してください。これにより書き込みデータ待ち状態から、書き込み/消去コマンド待ち状態に戻ります。
- ・「消去準備通知」を受信すると、消去ブロックデータ待ち状態に遷移します。消去コマンドに続けて消去ブロック番号を送信してください。消去終了時は、消去ブロック番号をH'FFと設定して送信してください。これにより消去ブロックデータ待ち状態から、書き込み/消去コマンド待ち状態に戻ります。なお、消去の実行はブートモードでいったん書き込んだ後に、リセットスタートせずに特定のブロックのみを書き変える場合に使用してください。1回の操作で書き込みができる場合には、書き込み/消去/他コマンド待ち状態に遷移する前に全ブロックの消去が行われていますので、本消去操作は必要ありません。
- ・書き込み / 消去以外に、ユーザマット / ユーザブートマットのサムチェック、ユーザマット / ユーザブートマットのブランクチェック (消去チェック)、ユーザマット / ユーザブートマットのメモリリード、および現在のステータス情報の取得のコマンドがあります。

ユーザマット/ユーザブートマットのメモリ読み出しは、すべてのユーザマット/ユーザブートマットを自動消去した後に書き込んだデータについての読み出ししかできませんので、ご注意ください。




図 18.8 ブートモードの状態遷移の概略図

18.5.2 ユーザプログラムモード

ユーザプログラムモードでは、ユーザマットの書き込み / 消去ができます(ユーザブートマットの書き込み / 消去はできません)。

あらかじめマイコン内に内蔵されているプログラムをダウンロードして書き込み / 消去を実施します。

概略フローを図18.9に示します。

なお、書き込み / 消去処理中はフラッシュメモリ内部には高電圧が印加されていますので、書き込み / 消去処理中にはリセット、ハードウェアスタンバイへの遷移は行わないようにしてください。フラッシュメモリにダメージを与え破壊する可能性があります。誤って、リセットしてしまった場合は、100 µ s の通常より長いリセット入力期間の後にリセットリリースしてください。

書き込み手順につきましては、後述「(2)ユーザプログラムモードでの書き込み手順」 を、消去手順につきましては「(3)ユーザプログラムモードでの消去手順」を参照して ください。

また、FTDAR レジスタを使用して、書き込み / 消去プログラムを別々の内蔵 RAM 領域

にダウンロードして、消去と書き込みを繰り返す処理についての概略を「(4)ユーザプログラムモードでの消去 / 書き込み手順」で説明します。




図18.9 書き込み/消去概略フロー

(1)書き込み/消去実行時の内蔵 RAM のアドレスマップ

ダウンロードの要求、書き込み / 消去の手順、結果の判定などのユーザで作成してもらう手続きプログラムの一部は必ず内蔵 RAM 上で実行する必要があります。また、ダウンロードされる内蔵プログラムはすべて内蔵 RAM 上に存在します。これらが重複することのないように、内蔵 RAM 上の領域管理に気を付けてください。

図 18.10 にダウンロードされるプログラムの領域を示します。




図 18.10 書き込み / 消去実施時の RAM マップ

(2) ユーザプログラムモードでの書き込み手順

ダウンロード、初期化、書き込みの手順を図18.11に示します。




図 18.11 書き込み手順

書き込み手順の詳細を説明します。手続きプログラムは、書き込み対象のフラッシュメモリ以外で実行してください。特に、ダウンロードのために FCCS レジスタの SCO ビットを 1 に設定する部分は、必ず内蔵 RAM 上で実行するようにしてください。

ユーザの手続きプログラムのステップごとの実行可能な領域(内蔵 RAM、ユーザマット、外部空間など)を「18.10.3 手順プログラム、または書き込みデータの格納可能領域」に示します。

以下の説明は、ユーザマット上の書き込み対象領域は消去されており、書き込みデータ も連続領域に準備できという前提です。消去ができていない場合は、書き込み前に消去を 実施してください。

1回の書き込み処理では 128 バイトの書き込みを行います。128 バイトを超える書き込みを行う場合は、書き込み先アドレス/書き込みデータのパラメータを 128 バイト単位で更新して書き込みを繰り返します。

128 バイト未満の書き込みの場合も無効データを埋め込んで 128 バイトにそろえる必要があります。埋め込む無効データを H'FF にすると書き込み処理時間を短縮できます。

(a) ダウンロードする内蔵プログラムの選択とダウンロード先を選択します。

FPCS レジスタの PPVS ビットを 1 に設定すると書き込みプログラムが選択されます。書き込み / 消去プログラムを複数選択することはできません。複数設定した場合は、ダウンロードの実行は行われず、DPFR パラメータのリースセレクト検出ビット(SS)にダウンロードエラーが報告されます。

FTDAR レジスタにて、ダウンロード先の先頭アドレスを指定します。

- (b) FKEY レジスタに H'A5 を書き込みます。
 - プロテクトのために FKEY レジスタに H'A5 を書き込まないとダウンロード要求の SCO ビットに 1 を書き込みことができません。
- (c) FCCS レジスタの SCO ビットに 1 を書き込んで、ダウンロードを実行します。 SCO ビットに 1 を書き込むためには、以下の条件がすべて満足されている必要があり ます。

RAM エミューレーションモードが解除されていること

FKEY レジスタに H'A5 が書き込まれていること

SCO ビット書き込みが内蔵 RAM 上で実行されていること

SCO ビットが 1 になると自動的にダウンロードが開始され、ユーザの手続きプログラムに戻ってきた時点では、SCO=0 にクリアされていますので、ユーザ手続きプログラムでは SCO=1 の確認ができません。

ダウンロード結果の確認は、DFPR パラメータの戻り値での確認のみとなりますので、 SCO=1 にする前に、DFPR パラメータとなる、FTDAR で指定した内蔵 RAM の先頭の 1 バイトを、戻り値以外(H'FF など)に設定して、誤判定の発生を防いでください。 ダウンロードの実行においては、マイコン内部処理として以下に示すようなバンク切り替えを伴った特殊な割り込み処理を行いますので、SCO=1を設定する命令の直後には4個のNOP命令を実行してください。

ユーザマット空間を内蔵プログラム格納領域に切り替えます。

ダウンロードプログラム選択条件と FTDAR での指定アドレスをチェック後、FTDAR で指定された内蔵 RAM への転送処理を行います。

FPCS レジスタ、FECS レジスタ、FCCS レジスタの SCO ビットを 0 クリアします。 DPFR パラメータに戻り値を設定します。

内蔵プログラム格納領域をユーザマット空間に戻した後、ユーザ手続きプログラムに戻ります。

ダウンロードにおける注意事項について以下に述べます。

ダウンロード処理では、CPU の汎用レジスタは値が保存されます。

ダウンロード処理中は、すべての割り込みは受け付けられません。しかし、NMI 以外の割り込みの要求は保持されていますので、ユーザ手続きプログラムに戻った時点で、割り込みが発生することになります。なお、NMI は FVACR レジスタが H'00 の場合要求が破棄され、FVACR レジスタに H'80 が書き込まれている場合は、要求が保持されていますのでユーザ手続きプログラムに戻った時点で NMI 割り込みが発生します。

内蔵モジュールからの割り込み要求や、IRQの立ち下がりエッジの割り込み要求は、 ダウンロード中は要因は保持されます。また、DRAMのリフレッシュは入れることが できます。

なお、レベル検出割り込み要求を保持したい場合は、ダウンロード終了まで割り込み を入れておく必要があります。

ダウンロード処理中にハードウェアスタンバイモードに遷移した場合、内蔵 RAM 上への正常ダウンロードの保証はできませんので、再度ダウンロードから実行してください。

最大 128 バイトのスタック領域を使用しますので、SCO=1 にする前に確保しておいてください。

ダウンロード中に DMAC、 \overline{BREQ} によるフラッシュメモリのアクセスが発生した場合は、動作保証ができませんので、DMAC、 \overline{BREQ} によるアクセスが発生しないようにご注意ください。

- (d) プロテクトのために、FKEY レジスタを H'00 にクリアします。
- (e) DPFR パラメータの値をチェックしダウンロード結果を確認します。
 - ・ DPFR パラメータ(FTDAR で指定したダウンロード先の先頭アドレスの1バイト) の値をチェックします。値が H'00 ならば、ダウンロードは正常に行われています。 H'00 以外の場合は、以下の手順でダウンロードが行われなかった原因を調査する ことができます。

- ・ DPFR パラメータの値が、ダウンロード実行前に設定した値(H'FF など)と同じであった場合は、FTDAR のダウンロード先アドレス設定の異常が考えられますので、FTDAR のビット7: TDER ビットを確認してください。
- DPFR パラメータの値が、ダウンロード実行前の設定値と異なっている場合は、 DPFR パラメータのビット2:SS ビットや、ビット1:FK ビットにて、ダウンロードプログラムの選択や FKEY レジスタ設定が正常であったかの確認をしてください。
- (f) 初期化のために FPEFEQ と FUBRA パラメータに動作周波数とユーザブランチ先を設定します。

FPEFEQ パラメータ (汎用レジスタ: ER0) に、現在の CPU クロックの周波数を 設定します。

FPEFEQパラメータの設定可能範囲は、「21.2.1 クロックタイミング」を参照してください。この範囲以外の周波数が設定された場合、初期化プログラムのFPFRパラメータにエラーが報告され初期化は行われません。周波数の設定方法は、「18.4.3(2)(a) フラッシュプログラム / イレース周波数パラメータ(FPEFEQ)」の説明を参照してください。

FUBRA パラメータ (汎用レジスタ: ER1) に、ユーザブランチ先の先頭アドレス を設定します。

本LSIでは、FUBRAには値0を設定してください。

ユーザブランチを行う場合、ブランチ先は書き込み対象のユーザマット以外で実 行するようにしてください。また、ダウンロードされた内蔵プログラムの領域へ の設定もできません。

ユーザブランチ処理からは RTS 命令で書き込み処理に戻ってください。 「18.4.3(2)(b) フラッシュユーザブランチアドレス設定パラメータ(FUBRA: CPU の汎用レジスタ ER1)」の説明を参照してください。

(g)初期化の実行

初期化プログラムは書き込みプログラムのダウンロード時に一緒に内蔵 RAM 上にダウンロードされています。FTDAR 設定のダウンロード先頭アドレス + 32 バイトからの領域に、初期化プログラムのエントリーポイントがありますので、以下のような方法でサブルーチンコールして実行してください。

MOV.L #DLTOP+32,ER2 ; エントリーアドレスを ER2 に設定

JSR @ER2 ; 初期化ルーチンをコール

NOP

初期化プログラムではROL以外の汎用レジスタは保存されます。 ROLはFPFRパラメータの戻り値です。 初期化プログラムではスタック領域を使用しますので、最大128バイトのスタック領域をRAM上に確保しておいてください。

初期化プログラム実行中の割り込み受け付けは可能です。ただし、内蔵RAM上のプログラム格納領域やスタック領域、レジスタの値を破壊しないようにしてください。

- (h) 初期化プログラムの戻り値 FPFR (汎用レジスタ ROL) を判定します。
- (i) すべての割り込みと、CPU 以外のバスマスタの使用を禁止してください。

書き込みおよび消去においては規定の電圧を規定の時間幅で印加する処理を行います。この間に割り込みの発生または、CPU 以外にバス権が移行するなどにより、規定以上の電圧パルスが印加されるとフラッシュメモリにダメージを与える可能性がありますので、必ず割り込みと CPU 以外の DMAC、BREQ へのバス権および DRAM リフレッシュへの移行を禁止としてください。

割り込み処理禁止の設定は、CPU のコンディションコードスレジスタ CCR のビット 7 (I) を b'I に設定することで行います。こうすると NMI 以外の割り込みは保持され、実行はされなくなります。

NMI 割り込みは、ユーザシステム上で発生しないようにしてください。 保持した割り込みは、すべての書き込み処理後に実行するようにしてください。 また、CPU 以外の DMAC、BREQ へのバス権の移動および DRAM リフレッシュが発生した場合、エラープロテクト状態に遷移しますので、割り込み禁止と同様に DMAC、BREQ によるバス権確保も発生しないようにしておいてください。

- (j) FKEY レジスタに H'5A を設定し、ユーザマットへの書き込みができるようにしてください。
- (k)書き込みに必要なパラメータの設定を行います。

ユーザマットの書き込み先の先頭アドレス(FMPAR)を汎用レジスタ ER1 に、書き込みデータ領域の先頭アドレス(FMPDR)の先頭アドレスを汎用レジスタの ER0 に設定します。

FMPAR 設定例

FMPAR は書き込み先アドレスの指定ですので、ユーザマットエリア以外のアドレスが指定された場合、書き込みプログラムを実行しても書き込みは実行されず、戻り値パラメータ FPFR にはエラーが報告されます。また、128 バイト単位ですので下位 8 ビット ($A7 \sim A0$) が、H'00 か H'80 の 128 バイト境界である必要があります。

FMPDR 設定例

書き込みデータの格納先がフラッシュメモリ上の場合、書き込み実行ルーチンを 実行しても書き込みは行われず、FPFR パラメータにエラーが報告されます。この 場合はいったん内蔵 RAM に転送してから書き込むようにしてください。

(1) 書き込み処理の実行

FTDAR で指定したダウンロード先の先頭アドレス + 16 バイトからの領域に、書き込みプログラムのエントリーポイントがありますので、以下のような方法でサブルーチンコールして実行してください。

MOV.L #DLTOP+16,ER2 ; エントリーアドレスを ER2 に設定

JSR @ER2 ; 書き込みルーチンをコール

NOP

書き込みプログラムでは ROL 以外の汎用レジスタは保存されます。

ROL は FPFR パラメータの戻り値です。

書き込みプログラムではスタック領域を使用しますので、最大 128 バイトのスタック領域を RAM 上に確保しておいてください。

- (m)書き込みプログラムの戻り値 FPFR (汎用レジスタ ROL)を判定します。
- (n)必要データの書き込みが完了したかを判断します。

128 バイトを超えるデータを書き込む場合、128 バイト単位で FMPAR、FMPDR の設定を行い上記(1)~(m)の処理を繰り返します。書き込み先アドレスの128 バイトのインクリメント、書き込みデータポインタの更新を正しく行ってください。書き込み済みのアドレスへの重複書き込みになると、書き込みエラーになるばかりでなく、フラッシュメモリにダメージを与えてしまいます。

(o)書き込みが終了したら FKEY レジスタをクリアして、ソフトウェアプロテクトを掛けてください。

ユーザマットへの書き込み完了直後、パワーオンリセットで再起動する場合は通常より長い $100~\mu~s$ 以上のリセット実施期間 ($\overline{RES}=0$ の期間) を設けてください。

(3) ユーザプログラムモードでの消去手順

ダウンロード、初期化、消去の手順を図18.12に示します。




図 18.12 消去手順

消去手順の詳細を説明します。手順プログラムは、消去対象のユーザマット以外で実行してください。

特に、ダウンロードのために FCCS レジスタの SCO ビットを 1 に設定する部分は、必ず内蔵 RAM 上で動作するようにしてください。

ユーザの手続きプログラムのステップごとの実行可能な領域(内蔵 RAM、ユーザマット、外部空間など)を「18.10.3 手順プログラム、または書き込みデータの格納可能領域」に示します。

ダウンロードされる内蔵プログラムの領域については、図 18.10 の書き込み / 消去時の RAM マップを参照してください。

1回の消去処理では1分割ブロックの消去を行います。ブロック分割については、図18.4を参照してください。2ブロック以上の消去を行う場合は、消去ブロック番号を更新して消去を繰り返します。

(a) ダウンロードする内蔵プログラムを選択します。 FECS レジスタの EPVB ビットを 1 に設定します。 書き込み / 消去プログラムを複数選択することはできません。複数設定した場合は、 ダウンロードの実行は行われず、DPFR パラメータのソースセレクトエラー検出ビット(SS)にダウンロードエラーが報告されます。

FTDAR レジスタにて、ダウンロード先の先頭アドレスを指定します。

FKEY レジスタの設定以降のダウンロード、初期化などの手続きは、書き込み手順と同じですので、「18.5.2 (2) ユーザプログラムモードでの書き込み手順」を参照してください。

消去プログラム用のパラメータ設定以降を以下に示します。

(b)消去に必要な FEBS パラメータの設定を行います。

ユーザマットの消去ブロック番号をフラッシュイレースブロックセレクトパラメータ FEBS (汎用レジスタ ER0)に設定します。ユーザマットの分割ブロック番号以外の値が設定された場合、消去処理プログラムを実行しても消去はされず、戻り値パラメータ FPFR にはエラーが報告されます。

(c)消去処理の実行

書き込みと同様に、FTDAR で指定したダウンロード先の先頭アドレス + 16 バイトからの領域に、消去プログラムのエントリーポイントがありますので、以下のような方法でサブルーチンコールして実行してください。

MOV.L #DLTOP+16,ER2 ; エントリーアドレスを ER2 に設定

JSR @ER2 ; 消去ルーチンをコール

NOP

消去プログラムではROL以外の汎用レジスタは保存されます。

ROL は FPFR パラメータの戻り値です。

消去プログラムではスタック領域を使用しますので、最大 128 バイトのスタック 領域を RAM 上に確保しておいてください。

- (d) 消去プログラムの戻り値 FPFR (汎用レジスタ ROL)を判定します。
- (e) 必要ブロックの消去が完了したかを判断します。

複数ブロックの消去を実施する場合、FEBSパラメータの更新設定を行い上記(b)~(e)の処理を繰り返します。消去済みブロックに対しての消去は可能です。

(f) 消去が終了したら FKEY レジスタをクリアして、ソフトウェアプロテクトを掛けて ください。

ユーザマットへの消去完了直後、パワーオンリセットで再起動する場合は通常より長い $100~\mu~s$ 以上のリセット実施期間 ($\overline{RES}=0$ の期間) を設けてください。

(4) ユーザプログラムモードでの消去/書き込み手順

FTDAR レジスタで、ダウンロード先の内蔵 RAM アドレスを変更することで、消去プログラムと書き込みプログラムを別々の内蔵 RAM 領域にダウンロードしておくことが可能です。

RAM エミュレーション、消去、書き込みを繰り返し実行する場合の使用例を図 18.13 に示します。




図 18.13 RAM エミュレーション、消去、書き込みの繰り返し例(概要)

本例では、RAM エミュレーションを実施するため、内蔵 RAM 先頭からの 4k バイト (H'FFE000~H'FFEFFF)を避けて、消去 / 書き込みプログラムをダウンロードしています。また、ダウンロードと初期化は最初の1回だけ実施するようにしています。 本例のような手続きを行う場合、以下にご注意ください。

- ・ 内蔵 RAM 領域の重複破壊にご注意ください。
 RAM エミュレーション領域、消去プログラム領域、書き込みプログラム領域以外に、
 ユーザに作成していただく手順プログラムや、作業領域、スタック領域などが、内蔵
 RAM 上に存在しますので、これらの領域を破壊しないようにしてください。
- ・ 消去プログラムの初期化、書き込みプログラムの初期化を行ってください。

FPEFEQパラメータ、FUBRAパラメータを設定する初期化は、必ず、消去プログラム/書き込みプログラムの両方に実行してください。初期化のエントリーアドレスは、消去プログラムのダウンロード先頭 + 32 番地(本例では、H'FFCF40)、書き込みプログラムのダウンロード先頭 + 32 番地(本例では、H'FFBF40)の両方に対して初期化してください。

18.5.3 ユーザブートモード

本 LSI にはユーザプログラムモード、ブートモードとは異なるモード端子設定で起動するユーザブートモードがあります。 内蔵 SCI を使用するブートモードとは異なるユーザ任意のブートモードが実現できます。

ユーザブートモードで書き込み / 消去が可能なマットはユーザマットだけです。ユーザブートマットの書き込み / 消去は、ブートモードまたは PROM モードで行ってください。

(1) ユーザブートモードでの起動

ユーザブートモード起動のためのモード端子の設定は表 18.1 を参照してください。 ユーザブートモードでリセットスタートすると、いったん組み込みのチェックルーチン が走行します。ここではユーザマット、ユーザブートマットの状態チェックが行われます。 この間の NMI およびその他の割り込みは受け付けられません。

その後、ユーザブートマット上のリセットベクタの実行開始アドレスから処理を開始します。この時点で、実行マットはユーザブートマットになっていますので、フラッシュマットセレクトレジスタ FMATS には H'AA が設定されています。

ユーザブートマット上のプログラムで NMI 割り込みを使用する場合、リセット解除後 $(\overline{RES}=1)$ TBD μ s たってから NMI = 1 としてください。

(2) ユーザブートモードでのユーザマットの書き込み

ユーザブートモードでユーザマットへの書き込みを行う手続きでは、FMATS レジスタ によるユーザブートマット選択状態からユーザマット選択状態への切り替え、および書き 込み終了後にユーザマット選択状態から再びユーザブートマット選択状態に戻す手続き の追加が必要です。

ユーザブートモードでのユーザマットの書き込み手続きを図18.14に示します。




図 18.14 ユーザブートモードでのユーザマットへの書き込み手順

図 18.14 に示したように、ユーザプログラムモードとユーザブートモードでの書き込み手続きの違いは、マット切り替えを行うか否かです。

ユーザブートモードでは、フラッシュメモリ空間にユーザブートマットが見えていて、 ユーザマットは「裏」に隠れている状態です。ユーザマットに書き込む処理の間だけ、ユ ーザマットとユーザブートマットを切り替えます。書き込み処理中は、ユーザブートマッ トは隠れており、かつユーザマットは書き込み状態ですので、手続きプログラムはフラッ シュメモリ以外の領域で走行させる必要があります。書き込み処理が終了したら、最初の 状態に戻すために再度マット切り換えを行います。

マット切り替えは、FMATS レジスタへ規定の値を書き込みことで実現できますが、完全にマット切り替えが完了するまではアクセスできず、また、割り込みが発生した場合に割り込みベクタをどちらのマットから読み出すかなど不安定状態が存在します。マット切り替えについては、「18.8 ユーザマットとユーザブートマットの切り替え」の説明に従ってください。

マット切り換え以外の書き込み手順は、ユーザプログラムモードの手順と同じです。

ユーザ手続きプログラムのステップごとの、実行可能な領域(内蔵 RAM、ユーザマット、外部空間など)については「18.10.3 手順プログラム、または書き込みデータの格納可能領域」に示します。

(3) ユーザブートモードでのユーザマットの消去

ユーザブートモードでユーザマットの消去を行う手続きでは、FMATS レジスタによる ユーザブートマット選択状態からユーザマット選択状態への切り替え、および消去終了後 にユーザマット選択状態から再びユーザブートマット選択状態に戻す手続きの追加が必要です。

ユーザブートモードでのユーザマットの消去手続きを図18.15に示します。




図 18.15 ユーザブートモードでのユーザマットの消去手順

図18.15に示したように、ユーザプログラムモードとユーザブートモードでの消去手続きの違いは、マット切り替えを行うか否かです。

マット切り替えは、FMATSレジスタへ規定の値を書き込みことで実現できますが、完全にマット切り替えが完了するまではアクセスできず、また、割り込みが発生した場合に割り込みベクタをどちらのマットから読み出すかなど不安定状態が存在します。マット切り替えについては、「18.8 ユーザマットとユーザブートマットの切り替え」の説明に従ってください。

マット切り替え以外の消去手順は、ユーザプログラムモードの手順と同じです。

ユーザ手続きプログラムのステップごとの、実行可能な領域(内蔵RAM、ユーザマット、外部空間など)については「18.10.3 手順プログラム、または書き込みデータの格納可能領域」に示します。

18.6 プロテクト

フラッシュメモリに対する書き込み / 消去プロテクトは、ハードウェアプロテクトとソフトウェアプロテクトの 2 種類があります。

18.6.1 ハードウェアプロテクト

ハードウェアプロテクトとは、フラッシュメモリに対する書き込み/消去が強制的に禁止、中断された状態のことです。内蔵プログラムのダウンロードと初期化実行はできますが、書き込み/消去プログラムを起動してもユーザマットの書き込み/消去はできず、書き込み/消去エラーがFPFRパラメータで報告されます。

表 18.9 ハードウェアプロテクト

		プロ	テクトが
		有交	かな機能
項目	説明	ダウン	書き込みと
		ロード	消去
FWE 端子	・FWE 端子にローレベルが入力されているときには、FCCS	_	
プロテクト	の FWE ビットがクリアされ、書き込み/消去プロテクト		
	状態になります。		
リセット、	・パワーオンリセット(WDT によるパワーオンリセットも含		
スタンバイ	む)およびスタンバイ時は、書き込み/消去インタフェー		
プロテクト	スレジスタが初期化され、書き込み / 消去プロテクト状態		
	になります。		
	・ RES 端子によるリセットでは、電源投入後発振が安定する		
	まで RES 端子を Low レベルに保持しないとリセット状態		
	になりません。また、動作中のリセットは AC 特性に規定		
	した RES パルス幅の間 RES 端子を Low レベルに保持して		
	ください。書き込み/消去動作中のフラッシュメモリの値		
	は、保証しません。この場合は、消去を実施してから再度		
	書き込みを実施してください。		

18.6.2 ソフトウェアプロテクト

ソフトウェアプロテクトは、内蔵の書き込み / 消去プログラムのダウンロードからのプロテクト、キーコードによるプロテクト、RAM エミュレーションレジスタによるプロテクトがあります。

		プロ	テクトが
		有交	かな機能
項目	説明	ダウン	書き込みと
		ロード	消去
SCO ビット	・FCCS レジスタの SCO ビットを 0 にクリアすることによ		
プロテクト	り、書き込み/消去プログラムのダウンロードができない		
	ため、書き込み/消去プロテクト状態になります。		
FKEY	・FKEY レジスタにキーコードを書き込まないと、ダウンロ		
レジスタ	ードと書き込み/消去ができません。ダウンロードと書き		
プロテクト	込み / 消去では、異なったキーコードの設定が必要です。		
エミュレー	・RAM エミュレーションレジスタ(RAMER)の RAMS ビッ		
ション	トを1にセットすることにより、書き込み/消去プロテク		
プロテクト	ト状態になります。		

表 18.10 ソフトウェアプロテクト

18.6.3 エラープロテクト

エラープロテクトは、フラッシュメモリへの書き込み / 消去中のマイコンの暴走や規定の書き込み / 消去手順に沿っていない動作をした場合に発生する異常を検出し、書き込み / 消去動作を強制的に中断するプロテクトです。書き込み / 消去動作を中断することで、過剰書き込みや過剰消去によるフラッシュメモリへのダメージを防止します。

フラッシュメモリへの書き込み / 消去中にマイコンが異常動作すると、FCCS レジスタの FLER ビットが 1 にセットされエラープロテクト状態に遷移し、書き込み / 消去は中断されます。

FLER ビットのセット条件を以下に示します。

- (1) 書き込み / 消去中に NMI などの割り込みが発生したとき
- (2)書き込み / 消去中にフラッシュメモリを読み出したとき (ベクタリードおよび命令フェッチを含む)
- (3)書き込み/消去中にSLEEP命令を実行したとき(ソフトウェアスタンバイを含む)
- (4)書き込み / 消去中に CPU 以外のバスマスタ (DMAC、BREQ) が、バス権を確保した とき

エラープロテクトの解除は、パワーオンリセットまたはハードウェアスタンバイのみで 行われます。

なお、この場合のリセット入力期間は、通常より長い 100 μ s の期間の後にリセットリリースしてください。フラッシュメモリには書き込み / 消去中には高電圧が印加されているため、エラープロテクト状態への遷移時に、印加電圧が抜けきれない恐れがあります。

このため、リセット期間を延長してチャージを抜くことにより、フラッシュメモリへのダ メージを低減する必要があります。

図 18.16 にエラープロテクト状態への状態遷移図を示します。




図 18.16 エラープロテクト状態への状態遷移図

18.7 RAM によるフラッシュメモリのエミュレーション

RAM でフラッシュメモリに書き換えるデータをリアルタイムにエミュレートするために、RAM コントロールレジスタ(RAMCR)で設定したフラッシュメモリ(ユーザマット)のエリアにRAMの一部を重ね合わせて使うことができます。RAMCR の設定後がユーザマットのエリアとここに重ね合わせたRAM エリアの 2 エリアからアクセスできます。エミュレーション可能なモードは、ユーザモードおよびユーザプログラムモードです。

図 18.17、図 18.18 にユーザマットのリアルタイムな書き換えをエミュレートする例を示します。




図 18.17 RAM によるエミュレーション




図 18.18 RAM のオーバラップ動作例

図 18.18 にフラッシュメモリのブロックエリア EBO をオーバラップさせる例を示します。

エミュレーション可能なフラッシュメモリの領域は、ユーザマットのバンク 0 の EB0 ~ EB7 の 8 エリアから RAMCR レジスタの RAM2 ~ 0 ビットで選択した 1 エリアです。

- (1) リアルタイムな書き換えを必要とするエリア EB0 に RAM の一部をオーバラップさせるには、RAMCR の RAMS ビットを 1、RAM2 ~ 0 ビットを 0 に設定してください。
- (2) リアルタイムな書き換えは、オーバラップさせた RAM を使って行います。

ユーザマットへの書き込み / 消去実行においては、内蔵プログラムのダウンロードを含む一連の手続きプログラムの実行が必要です。このときに、オーバラップしていた RAM 領域とダウンロードされる内蔵プログラムの領域が重複しないようにダウンロード領域を設定してください。FTDAR が初期値 (H'00) および H'01 の場合、チューニング領域の一部とダウンロード領域の一部が重複しますので、事前に未使用領域に確定した書き換えデータの退避が必要になります。

図 18.19 に、エミューレーション完了後のデータをユーザマットの EBO 領域に書き込む 例を示します。




図 18.19 チューニング完了データの書き込み

- (1)書き換えデータ確定後、RAMS ビットをクリアして RAM のオーバラップを解除します。
- (2) ユーザ作成の書き込み/消去手続きプログラムをRAM上に転送します。

域が重複しないようにダウンロード先頭アドレスを指定してください。

- (3) RAM 上の書き込み / 消去手続きプログラムを起動し、マイコン内蔵の書き込み / 消去プログラムを RAM 上にダウンロードします。 この時、FTDAR レジスタ設定により、チューニング完了データ領域とダウンロード領
- (4)ユーザマットのEBOエリアが消去されていない場合は、消去処理を行った後に書き込みプログラムをダウンロードすることになります。書き込みデータのパラメータ FMPAR、FMPDRにチューニング完了データを指定して書き込み処理を行います。
- 【注】 RAMS ビットを1にするとRAM2~0の値にかかわらず、フラッシュマットの全ブロックが書き込み/消去プロテクト状態となります(エミュレーションプロテクト)。この状態では、内蔵プログラムのダウンロードもできませんので、実際に書き込み/消去を実施する場合はRAMSビットをクリアしてください。

18.8 ユーザマットとユーザブートマットの切り替え

ユーザマットとユーザブートマットを切り替えて使うことができます。ただし、同じ0番地からのアドレスに割り当てられているため、以下の手順が必要です。

(ユーザブートマットに切り替えた状態での書き込み/消去はできません。ユーザブートマットの書き換えは、ブートモードまたはライタモードで実施してください。)

- (1) FMATS レジスタによるマット切り替えは、必ず内蔵 RAM 上で実行してください。
 - (2)確実に切り替えを行った後で切り替え後のマットのアクセスをするために内蔵 RAM 上での FMATS レジスタ書き換えの前後には、同じく内蔵 RAM 上で 4 個の NOP 命令を実行してください (切り替えを行っている最中のフラッシュメモリをアクセス しないためです)。
- (3)切り替えの最中に割り込みが発生した場合、どちらのメモリマットがアクセスされる か保証できません。

必ずマット切り替え実行前に、マスク可能な割り込みはマスクするようにしてください。また、マット切り替え中には、NMI割り込みが発生しないようなシステムとしてください。

(4)マット切り替え完了後は、各種割り込みのベクターテーブルも切り替わっていますので注意してください。

マット切り替え前後で同じ割り込み処理を実施する場合は、内蔵 RAM 上に割り込み処理ルーチンを転送しておき、かつ割り込みベクターテーブルも FVACR、FVADR レジスタの設定により内蔵 RAM 上に設定するなどをお願いします。

(5)ユーザマットとユーザブートマットはメモリサイズが異なります。8k バイト以上の空間のユーザブートマットをアクセスしないようにしてください。8k バイト空間以上をアクセスした場合、不定値が読み出されます。




図 18.20 ユーザマット / ユーザブートマットの切り換え

18.8.1 使用上の注意

(1) 内蔵プログラムのダウンロード実行時間

初期化ルーチンを含む書き込みプログラム、または初期化ルーチンを含む消去プログラムのコードサイズはそれぞれ 2k バイト以内です。よって、CPU クロック周波数が、25MHz の場合、それぞれ最大で約 $164~\mu$ s のダウンロード時間となります。

(2) DMAC でのフラッシュ関連レジスタへの書き込み

ダウンロード要求のFCCS レジスタの SCO ビットや、マット切り替えのFMATS レジスタは、内蔵 RAM 上で命令実行中ならば、DMAC からでも書き込みができてしまいます。 不用意にこれらのレジスタへの書き込みが行われると、ダウンロードが実行され RAM を破壊したり、マット切り替えが発生して暴走するなどの危険性がありますので、DMACでのフラッシュ関連レジスタへの書き込みを行わないでください。

(3) 従来の F-ZTAT H8 マイコンとの書き込み / 消去プログラムの互換性

SCO 転送要求による内蔵プログラムのダウンロード方式をサポートしていない、従来の F-ZTAT H8 マイコンで使用していたフラッシュメモリの書き込み / 消去プログラムは、本 LSI では動作しません。

本 F-ZTAT H8 マイコンでのフラッシュメモリへの書き込み / 消去は、必ず内蔵プログラムをダウンロードして実施してください。

(4) WDT による暴走などのモニタ

従来のF-ZTAT H8マイコンと異なり、書き込み/消去中はWDTによる暴走などへの対応は、実施していません。

必要に応じて、書き込み/消去の実行時間を考慮したWDTでの対応を実施してください(ユーザブランチルーチンの使用、定期的なタイマ割り込みの使用など)。

18.9 PROM モード

プログラム / データの書き込み / 消去が可能なモードとして、オンボードプログラミングモード以外に PROM モードがあります。PROM モードでは日立 512k バイトフラッシュメモリ内蔵マイコンのデバイスタイプをサポートしている汎用 PROM ライタを用いて内蔵 ROM に自由にプログラムを書き込むことができます。書き込み / 消去対象マットは、ユーザマットとユーザブートマットです。

自動書き込み / 自動消去 / ステータス読み出しのモードではステータスポーリング方式を採用しており、また、ステータス読み出しモードでは自動書き込み / 自動消去を実行した後に、その詳細な内部信号を出力します。PROM モードでは、モード端子を表 18.11の設定とし、入力クロックとして 12MHz を入力してください。

表 18.11 ライタモードの端子

端子名	設定
モード端子: P82、P81、P80	1、0、0

18.9.1 ソケットアダプタの端子対応図

図 18.22 に示すようにソケットアダプタを LSI に取り付けてください。これによって、40 ピンにピン変換することができます。内蔵 ROM のメモリマップを図 18.21 に、ソケットアダプタの端子対応図を図 18.22 に示します。




図 18.21 内蔵フラッシュのメモリマップ

H8/3069	ソケットアダプタ	HN27C4096HG (40ピン)		
ピン番号	端子名	(40ピン変換)	ピン番号	端子名
36	A0 -		21	A0
37	A1		22	A1
38	A2	1	23	A2
39	А3		24	A3
40	A4		25	A4
41	A5		26	A5
42	A6		27	A6
43	A7		28	A7
45	A8		29	A8
64	A9		31	A9
47	A10		32	A10
48	A11	1 1	33	A11
49	A12		34	A12
50	A13		35	A13
51	A14		36	A14
58	A15		37	A15
69	A16		38	A16
70	A17		39	A17
55	A18		10	A18
27	D0		19	I/O0
28	D1		18	I/O1
29	D2		17	I/O2
30	D3		16	I/O3
31	D4		15	1/04
32	D5		14	I/O5
33	D6		13	I/O6
34	D7		12	1/07
52	CE		2	CE
46	ŌĒ		20	ŌĒ
90	WE		3	WE
10	FWE		4	FWE
76,77,62,71,89,35,68	V _{cc}		1,40	V _{CC}
73,74,75,87,88,86,11,22,44,57,65,92,14	V _{SS}	1	11,30	V _{SS}
63	RES	パワーオン リセット回路	5,6,7	NC
67	XTAL		8	A20
66	EXTAL	発振回路	9	A19
1	V _{CL}	コンデンサ		
上記以外	N.C.(OPEN)			
			I/O7 ~ 0 : ፓ A18 ~ 0 : ፓ	⁷ ラッシュライ イネーブル ^ぐ ータ入出力 7ドレス入力 ・ップイネーブル

図 18.22 ソケットアダプタの端子対応図

18.9.2 PROM モードの動作

表 18.12 に PROM モード時の各動作モードの設定方法、表 18.13 に PROM モード時の各コマンドを示します。また、各モードの詳細情報を下記に示します。

- ・ メモリ読み出しモードメモリ読み出しモードは、ユーザマットおよびユーザブートマットのバイト読み出しをサポートします。
- ・ 自動書き込みモード 自動書き込みモードでは、ユーザマットおよびユーザブートマットへの 128 バイト同 時書き込みをサポートします。自動書き込み終了確認にステータスポーリング方式を 採用しています。
- ・ 自動消去モード 自動消去モードでは、ユーザマットおよびユーザブートマットの全面自動消去のみサポートします。自動消去終了確認にステータスポーリング方式を採用しています。
- ・ステータス読み出しモード 自動書き込み / 自動消去方式はステータスポーリング方式を採用しており、正常終了 の確認は I/O6 の信号をリードすることで行えます。ステータス読み出しモードはエラ ーが発生したときのエラー情報を出力します。

表 18.12 PROM モード時の各動作モードの設定方法

モード	ピン名					
	FWE	CE	ŌĒ	WE	I/O7 ~ 0	A18~0
リード	H or L	L	L	н	データ出力	Ain
出力ディスエーブル	H or L	L	Н	Н	Hi-z	Х
コマンド書き込み	H or L	L	Н	L	データ入力	*Ain
チップディスエーブル	H or L	Н	Х	Х	Hi-z	Х

- 【注】 1. チップディスエーブルは、スタンバイ状態ではありません。内部は動作状態です。
 - 2. 自動書き込み / 消去モードに遷移するときのコマンド書き込みは、FWE 端子にハイレベルを入力してください。
 - * Ain は、自動書き込みモードにおいてアドレスの入力もあることを示しています。

コマンド名	サイ	対象メモリ	第 1 サイクル		第	2サイク	ı	
	クル数	マット	モード	アドレス	コマンド	モード	アドレス	データ
メモリ読み出しコマンド	1+n	ユーザマット	write	Х	H'00	read	RA	Dout
		ユーザブート	write	Х	H'05			
		マット						
自動書き込みコマンド	129	ユーザマット	write	Х	H'40	write	WA	Din
		ユーザブート	write	Х	H'45			
		マット						
自動消去コマンド	2	ユーザマット	write	Х	H'20	write	x	H'20
		ユーザブート	write	X	H'25			H'25
		マット						
ステータス読み出し	2	両マット共通	write	Х	H'71	write	Х	H'71
コマンド								

表 18.13 PROM モード時の各コマンド

- 【注】 1. 自動書き込みモードでは、128 バイト同時書き込みにより、コマンド書き込みが 129 サイクル必要となります。
 - 2. メモリ読み出しモードでは、アドレス書き込みサイクル数 (n) によって、サイクル数 が変化します。

18.9.3 メモリ読み出しモード

- (1)自動書き込み/自動消去/ステータス読み出し終了時は、コマンド待ち状態に遷移しています。メモリの内容を読み出す場合はコマンド書き込みでメモリ読み出しモードに遷移させた後に、メモリの内容を読み出す必要があります。
- (2)メモリ読み出しモードでは、コマンド待ち状態と同様にコマンド書き込みが行えます。
- (3) 一度メモリ読み出しモードに遷移させた後は、連続リードが可能です。
- (4) 電源投入後は、ユーザマットのメモリ読み出しモードに遷移します。 メモリ読み出しモード時の AC 特性については、「18.10.2 PROM モードの AC 特性、タイミング」を参照してください。

18.9.4 自動書き込みモード

- (1)自動書き込みモードでは、128 バイト同時書き込みを行います。これは、バイトデータを128 回連続で転送してください。
- (2) 128 バイト以下の書き込みでも 128 バイトのデータ転送を行う必要があります。必要ないアドレスへのメモリ書き込みは、データを H'FF にして書き込みを行う必要があります。
- (3) 転送するアドレスの下位7ビットは、ロー状態にしてください。有効アドレス以外を 入力した場合は、メモリ書き込み動作に移行しますが、書き込みエラーとなります。

- (4) メモリアドレスの転送は、第2サイクルで行います。第3サイクル以降では転送しないでください。
- (5) 書き込み動作中は、コマンド書き込みを行わないでください。
- (6) 書き込みは、各アドレスの128 バイト単位のブロックに対して、1回の自動書き込みで行ってください。すでに書きこまれたアドレスブロックへの2回以上の追加書き込みは行えません。
- (7) 自動書き込み終了の確認には、I/O6 を調べることにより行います。または、ステータス読み出しモードを使用しても確認することができます。(I/O7 のステータスポーリングは、自動書き込み終了判定用端子です)。
- (8) ステータスポーリングの I/O6、I/O7 端子情報は、次のコマンド書き込みまで保持されます。次のコマンド書き込みが行われてなければ、CE、OE をイネーブルにすることにより読み出し可能となります。

自動書き込みモード時の AC 特性については、「18.10.2 PROM モードの AC 特性、タイミング」を参照してください。

18.9.5 自動消去モード

- (1) 自動消去モードでは、メモリ全面消去のみサポートします。
- (2) 自動消去中はコマンド書き込みを行わないでください。
- (3) 自動消去正常終了の確認は、I/O6 を調べることにより行います。または、ステータス読み出しモードを使用しても確認することができます(I/O7 のステータスポーリングは、自動消去終了判定用端子です)。
- (4) ステータスポーリングの I/O6、I/O7 端子情報は、次のコマンド書き込みまで保持されます。次のコマンド書き込みが行われてなければ、 \overline{CE} 、 \overline{OE} をイネーブルにすることにより読み出し可能となります。

自動消去モード時の AC 特性については、「18.10.2 PROM モードの AC 特性、タイミング」を参照してください。

18.9.6 ステータス読み出しモード

- (1) ステータス読み出しモードは、異常終了の種類を特定させるためのモードです。自動書き込み/自動消去モードで異常終了が起きた場合に使用してください。
- (2) リターンコードは、ステータス読み出しモード以外のコマンド書き込みが行われる まで保持されます。

ステータス読み出しモードのリターンコードを表 18.14 に示します。

ステータス読み出しモード時の AC 特性については、「18.10.2 PROM モードの AC 特性、タイミング」を参照してください。

ピン名	1/07	I/O6	I/O5	I/O4	I/O3	I/O2	I/O1	I/O0
属性	正常終了	コマンド	書き込み	消去エラー	-	-	書き込み	有効
	判定	エラー	エラー				or	アドレス
							消去回数	エラー
							オーバ	
初期値	0	0	0	0	0	0	0	0
内容	正常終了: 0	コマンド	書き込み	消去	-	-	回数オーバ	有効アドレス
	異常終了: 1	エラー: 1	エラー: 1	エラー: 1			時: 1	エラー: 1
		その他: 0	その他: 0	その他: 0			その他: 0	その他: 0

表 18.14 ステータス読み出しモードのリターンコード

【注】 I/O2、3 は未定義です。

18.9.7 ステータスポーリング

- (1) I/O7 のステータスポーリングは、自動書き込み / 自動消去モード時の動作状態を示すフラグです。
- (2) I/O6 のステータスポーリングは、自動書き込み / 自動消去モード時の正常 / 異常終 了を示すフラグです。

端子名	内部動作中	異常終了	-	正常終了
1/07	0	1	0	1

表 18.15 ステータスポーリング出力の真理値表

0

0

18.9.8 PROM モードへの遷移時間

1/06

I/O0~5

発振安定時間、PROM モードセットアップ時間は、コマンドを受け付けることができません。PROM モードセットアップ時間後、メモリ読み出しモードに遷移します。「18.10.2 PROM モードの AC 特性、タイミング」を参照してください。

0

0

18.9.9 PROM モード使用時の注意事項

- (1)すでに書きこまれたアドレスへの書き換えは、自動消去を行った後に自動書き込みを してください。
- (2)オンボードプログラミングモードにて書き込み/消去を行ったチップに対して、ライタを用いて書き換えを行う場合には、自動消去を行った後に自動書き込みを行うことを推奨します。

- (3)書き込み/消去実行中に、マイコンチップを PROM ライタから取り外したり、リセットを入力することはやめてください。書き込み/消去実行中はフラッシュメモリに高電圧が印加されているため、フラッシュメモリの永久破壊の可能性があります。 もし、誤ってリセット入力してしまった場合は、100 µ s の通常より長いリセット期間の後にリセットリリースしてください。
- (4)日立出荷品の初期状態は、消去状態です。これ以外の消去来歴不明チップに対して、 初期化(消去)レベルをチェック、補正するために自動消去実施を推奨します。
- (5)本 LSI では、汎用 EPROM のような製品識別モードをサポートしていませんので、 PROM ライタにデバイス名を自動設定することができません。
- (6) 本 LSIの PROM モードに適合する PROM ライタおよびそのプログラムバージョンに 関しては、ソケットアダプタの取り扱い説明書等を参照してください。

18.10 付録

18.10.1 ブートモードの標準シリアル通信インタフェース仕様

ブートモードで起動するブートプログラムは、ホストパソコンと LSI 内蔵の SCI を使って送受信を行います。ホストとブートプログラムのシリアル通信インタフェース仕様を以下に示します。

ステータス

ブートプログラムは3つのステータスを持ちます。

(1) ビットレート合わせ込みステータス

ホストと送受信するビットレートを合わせ込むステータスです。ブートモードで起動するとブートプログラムが起動し、ビットレート合わせ込みステータスになり、ホストからのコマンドを受信しビットレートの合わせ込みを行います。合わせ込みが終了すると、問い合わせ選択ステータスに遷移します。

(2)問い合わせ選択ステータス

ホストからの問い合わせコマンドに応答するステータスです。このステータスで、デバイスとクロックモードとビットレートを選択します。選択が完了したら、書き込み消去ステータス遷移コマンドで書き込み消去ステータスに遷移します。書き込み消去ステータスに遷移する前に、ブートプログラムは消去関連ライブラリを RAM 上に転送し、ユーザマットとユーザブートマットを消去します。

(3) 書込み消去ステータス

書き込み消去を行うステータスです。ホストからのコマンドに従って、書き込み、消去プログラムを RAM に転送し、書き込み / 消去を行います。コマンドにより、サムチェック、ブランクチェックを行います。

ブートプログラムのステータスを図 18.23 に示します。




図 18.23 ブートプログラムのステータス

ビットレート合わせ込みステータス

ビットレート合わせ込みは、ホストから送信された H'00 のローレベルの区間を測定してビットレートを計算します。このビットレートは新ビットレート選択コマンドで変更することができます。ビットレート合わせ込みが終了すると、ブートプログラムは問い合わせ選択ステータスに遷移します。ビットレート合わせ込みのシーケンスを図 18.24 に示します。




図 18.24 ビットレート合わせ込みのシーケンス

通信プロトコル

ビットレート合わせ込みが完了した後の、パソコンホストとブートプログラムとのシリアル通信プロトコルは以下のとおりです。

- (1) 1 文字コマンドまたは 1 文字レスポンス コマンドまたはレスポンスが 1 文字だけのもので、問い合わせと、正常終了の ACK が あります。
- (2) n 文字コマンドまたは n 文字レスポンス

コマンド、レスポンスに n バイトのデータを必要とするもので、選択コマンドと、問い合わせに対応するレスポンスがあります。

書き込みデータについては、データ長を別途定めるので、データのサイズは省略します。

- (3) エラーレスポンス コマンドに対するエラーレスポンスです。エラーレスポンスと、エラーコードの2 バ イトです。
- (4) 128 バイト書き込み サイズのないコマンドです。データのサイズは書き込みサイズ問い合わせのレスポン
- (5) メモリリードのレスポンス サイズが4バイトのレスポンスです。

スで知ることができます。




図 18.25 通信プロトコルフォーマット

- ・ コマンド (1 バイト) : 問い合わせ、選択、書き込み、消去、チェックなどのコマン ド
- ・ レスポンス(1バイト):問い合わせに対する応答
- サイズ(1 バイト):コマンド、サイズ、サムチェックを除いた送受信データのサイズ
- データ(nバイト):コマンド、レスポンスの詳細データ
- ・ チェックサム (1 バイト) : コマンドから SUM まで加算し、H'00 となるように設定
- ・ エラーレスポンス(1バイト):コマンドに対するエラーレスポンス
- ・ エラーコード(1バイト):発生したエラーの種類
- ・ アドレス(4バイト):書き込みアドレス
- ・ データ(nバイト):書き込みデータ、nは書き込みサイズ問い合わせコマンドのレスポンスで知る
- ・ データのサイズ(4バイト):メモリリードのレスポンスで4バイト長

問い合わせ選択ステータス

問い合わせ選択ステータスでは、ブートプログラムはホストからの問い合わせコマンドに対してフラッシュ ROM の情報を応答し、選択コマンドに対してデバイス、クロックモード、ビットレートを選択します。

問い合わせ選択コマンド一覧を下表に示します。

表 18.16 問い合わせ選択コマンド一覧

コマンド	コマンド名	機能
H'20	サポートデバイス問い合わせ	デバイスコードと品名の問い合わせ
H'10	デバイス選択	デバイスコードの選択
H'21	クロックモード問い合わせ	クロックモード数とそれぞれの値の問い合 わせ
H'11	クロックモード選択	選択されているクロックモードの通知
H'22	逓倍比問い合わせ	逓倍比または分周比の種類数とそれぞれの 個数とその値の問い合わせ
H'23	動作周波数問い合わせ	メインクロックとペリフェラルクロックの 最小値最大値の問い合わせ
H'24	ユーザブートマット情報問い合わせ	ユーザブートマットの個数とそれぞれの先 頭アドレスと最終アドレスの問い合わせ
H'25	ユーザマット情報問い合わせ	ユーザマットの個数とそれぞれの先頭アド レスと最終アドレスの問い合わせ
H'26	消去ブロック情報問い合わせ	ブロック数とそれぞれの先頭アドレスと最 終アドレスの問い合わせ
H'27	書き込みサイズ問い合わせ	書き込み時のデータ長の問い合わせ
H'3F	新ビットレート選択	新ビットレートの選択
H'40	書き込み消去ステータス遷移	ユーザマット、ユーザブートマットを消去 し、書き込み消去ステータスに遷移
H'4F	ブートプログラムステータス問い合わせ	ブートの処理状態の問い合わせ

選択コマンドは、デバイス選択(H'10)、クロックモード選択(H'11)、新ビットレート選択(H'3F)の順にホストから送信してください。これらのコマンドは必ず必要です。 選択コマンドが2つ以上送信されたときは、後に送信された選択コマンドが有効になります。

これらのコマンドは、ブートプログラムステータス問い合わせ (H'4F) を除いて、書き込み消去ステータス遷移 (H'40) を受け付けるまでは有効であり、ホスト側は上記のコマンド中、ホストが必要なものを、選択して問い合わせを行うことができます。ブートプログラムステータス問い合わせ (H'4F) は書き込み消去ステータス遷移 (H'40) を受け付け後も有効です。

(1) サポートデバイス問い合わせ

サポートデバイス問い合わせに対して、ブートプログラムはサポート可能なデバイスの デバイスコードと製品名を応答します。

コマンド H'20

・ コマンド「H'20」(1バイト):サポートデバイス問い合わせ

 レスポンス
 H'30
 サイズ
 デバイス数

 文字数
 デバイスコード
 品名

 SUM

- ・ レスポンス「H'30」(1バイト):サポートデバイス問い合わせに対する応答
- サイズ(1 バイト):コマンド、サイズ、チェックサムを除いた送受信データのサイズ、ここではデバイス数、文字数、デバイスコード、品名の合計サイズ
- ・ デバイス数(1バイト):マイコン内のブートプログラムがサポートする品種数
- ・ 文字数(1バイト):デバイスコードとブートプログラム品名の文字数
- ・ デバイスコード (4 バイト): サポートする品名の ASCII コード
- ・ 品名(nバイト):ブートプログラム型名、ASCIIコード
- ・ SUM (1 バイト): サムチェック、コマンドから SUM まで加算し、H'00 となるよう に設定

(2) デバイス選択

デバイス選択に対して、ブートプログラムはサポートデバイスを指定されたサポートデバイスに設定します。その後の問い合わせに対して選択されたデバイスの情報を応答します。

コマンド H'10 サイズ デバイスコード SUM

- コマンド「H'10」(1バイト):デバイス選択
- ・ サイズ.(1バイト):デバイスコードの文字数(固定値で2)
- デバイスコード(4 バイト):サポートデバイス問い合わせで応答したデバイスコード(ASCII コード)
- ・ SUM (1 バイト): サムチェック

レスポンス H'06

・ レスポンス「H'06」(1 バイト): デバイス選択に対する応答、デバイスコードが一 致したとき ACK

エラー

レスポンス

H'90 ERROR

- ・ エラーレスポンス「H'90」(1バイト):デバイス選択に対するエラー応答
- ・ ERROR: (1バイト):エラーコード

H'11:サムチェックエラー

H'21:デバイスコードエラー、デバイスコードが一致しない

(3) クロックモード問い合わせ

クロックモード問い合わせに対して、ブートプログラムは選択可能なクロックモードを 応答します。

コマンド H'21

・ コマンド「H'21」(1バイト):クロックモード問い合わせ

レスポンス H'31 サイズ モード数 モード . . . SUM

- レスポンス「H'31」(1バイト):クロックモード問い合わせに対する応答
- ・ サイズ(1バイト):モード数、モードの合計サイズ
- ・ クロックモード数 (1 バイト): デバイスで選択可能なクロックモード数 H'00 の場合はクロックモードなし、またはデバイスがクロックモード読み取り可を示す
- モード(1バイト):選択可能なクロックモード(例:H'01 クロックモード1)
- ・ SUM (1バイト): サムチェック

(4) クロックモード選択

クロックモード選択に対して、ブートプログラムはクロックモードを指定されたモード に設定します。その後の問い合わせに対して、選択されたクロックモードの情報を応答し ます。

クロックモード選択コマンドはデバイス選択コマンド送信後に送信してください。

コマンド H'11 サイズ モード SUM

- コマンド「H'11」(1バイト):クロックモード選択
- サイズ.(1バイト):モードの文字数、固定値で1
- ・ モード(1バイト):クロックモード問い合わせで応答されたクロックモード
- SUM (1バイト): サムチェック

レスポンス H'06

・ レスポンス「H'06」(1 バイト):クロックモード選択に対する応答、クロックモードが一致したとき ACK

エラー

レスポンス

H'91 ERROR

- ・ エラーレスポンス「H'91」(1バイト):クロックモード選択に対するエラー応答
- ・ ERROR: (1バイト):エラーコード

H'11:サムチェックエラー

H'22:クロックモードエラー、クロックモードが一致しない

クロックモード問合せでクロックモード数が H'00、H'01 の場合もそれぞれその値で、 クロックモード選択をしてください。

(5) 逓倍比問い合わせ

逓倍比問い合わせに対して、ブートプログラムは選択可能な逓倍比または分周比を応答 します。

コマンド H'22

・コマンド「H'22」(1バイト): 逓倍比問い合わせ

レスポンス

H'32	サイズ	種別数				
逓倍比数	逓倍比					
SUM		J.	I.	I.		

- ・ レスポンス「H'32」(1バイト): 逓倍比問い合わせに対する応答
- ・ サイズ(1バイト):種別数、逓倍比数、逓倍比の合計サイズ
- ・ 種別数(1バイト):デバイスで選択可能な逓倍比の種別の数 (メイン動作周波数と周辺モジュール動作周波数の2種類ならH'02)
- ・ 逓倍比数(1バイト):各動作周波数で選択可能な逓倍比数 メインモジュール、周辺モジュールで選択可能な逓倍比数
- ・ 逓倍比(1バイト)

・ 逓倍比: 逓倍する数値(例 4 逓倍: H'04)

分周比: 分周する数値、負の数(例 2分周:HFE[-2])

逓倍比を逓倍比数の数だけ繰り返し、逓倍比数と逓倍比の組み合わせを種別数の数だけ繰り返す。

・ SUM (1バイト): サムチェック

(6)動作周波数問い合わせ

動作周波数問い合わせに対して、ブートプログラムは動作周波数の数とその最小値、最 大値を応答します。

コマンド H'23

・ コマンド「H'23」(1バイト):動作周波数問い合わせ

 レスポンス
 H'33
 サイズ
 周波数の数

 動作周波数最小値
 動作周波数最大値

 . . .
 SUM

- ・ レスポンス「H'33」(1バイト):動作周波数問い合わせに対する応答
- ・ サイズ (1 バイト):動作周波数の数、動作周波数最小値、動作周波数最大値の合計 サイズ
- ・ 周波数の数 (1バイト):デバイスで必要な動作周波数の種類数、 例えば、メイン動作周波数と周辺モジュール動作周波数の場合は2
- ・ 動作周波数最小値(2 バイト): 逓倍あるいは分周されたクロックの最小値、 動作周波数最小値、最大値は周波数 (MHz) の小数点 2 位までの値を 100 倍した値 (例えば、20.00MHz のときは 100 倍して 2000 とし、H'07D0 とする)
- ・ 動作周波数最大値(2バイト): 逓倍あるいは分周されたクロックの最大値、 動作周波数最大値、動作周波数最大値のデータが周波数の数だけ続く
- ・ SUM (1バイト): サムチェック

(7) ユーザブートマット情報問い合わせ

ユーザブートマット情報問い合わせに対して、ブートプログラムはユーザブートマット のエリア数とアドレスを応答します。

コマンド H'24

・ コマンド「H'24」(1バイト):ユーザブートマット情報問い合わせ

レスポンス H'34 サイズ Tリア数

	7 1 7	- / X	
エリア先頭アドレス			エリア最終アドレス
	•		
SUM			

- レスポンス「H'34」(1バイト):ユーザブートマット情報問い合わせに対する応答
- サイズ(1 バイト):エリア数、エリア先頭アドレス、エリア最終アドレスの合計サイズ

- ・ エリア数 (1 バイト):連続したユーザブートマットのエリアの数、 ユーザブートマットのエリアが連続の場合は H'01
- ・ エリア先頭アドレス(4バイト):エリアの先頭アドレス
- ・ エリア最終アドレス(4バイト):エリアの最終アドレス、エリア先頭アドレス、エリア最終アドレスのデータがエリア数分続く
- ・ SUM (1バイト): サムチェック

(8) ユーザマット情報問い合わせ

ユーザマット情報問い合わせに対して、ブートプログラムはユーザマットのエリア数と アドレスを応答します。

コマンド H'25

・ コマンド「H'25」(1バイト):ユーザマット情報問い合わせ

レスポンス H'35 サイズ エリア数

1100	シース	エッノ奴			
エリア先	頭アドレス	ζ	エリア最終ア	ドレス	
SUM					

- ・ レスポンス「H'35」(1バイト):ユーザマット情報問い合わせに対する応答
- ・ サイズ (1 バイト): エリア数、エリア先頭アドレス、エリア最終アドレスの合計サイズ
- ・ エリア数 (1バイト):連続したユーザマットのエリアの数、 ユーザマットのマットエリアが連続の場合は H'01
- ・ エリア先頭アドレス(4バイト):エリアの先頭アドレス
- ・ エリア最終アドレス(4バイト):エリアの最終アドレス、エリア先頭アドレス、エリア最終アドレスのデータがエリア数分続く
- ・ SUM (1バイト): サムチェック

(9) 消去ブロック情報問い合わせ

消去ブロック情報問い合わせに対して、ブートプログラムは消去ブロックのブロック数とそのアドレスを応答します。

コマンド H'26

・ コマンド「H'26」(1バイト):消去ブロック情報問い合わせ

レスポンス H'36 サイズ ブロック数

ブロック	先頭アドレ	ノ ス	ブロック	最終アドレ	, ス	
SUM						

・ レスポンス「H'36」(1バイト):消去ブロック情報問い合わせに対する応答

- ・ サイズ (1 バイト): ブロック数、ブロック先頭アドレス、ブロック最終アドレスの 合計サイズ
- ・ ブロック数 (1バイト):フラッシュメモリ消去ブロック数
- ブロック先頭アドレス(4バイト):ブロックの先頭アドレス
- ・ ブロック最終アドレス(4バイト):ブロックの最終アドレス、ブロック先頭アドレス、ブロック最終アドレスのデータがブロック数分続く
- ・ SUM (1バイト): サムチェック

(10)書き込みサイズ問い合わせ

書き込みサイズ問い合わせに対して、ブートプログラムは書き込みデータの書き込み単位を応答します。

コマンド H'27

- ・ コマンド「H'27」(1バイト):書き込みサイズ問い合わせ レスポンス H'37 サイズ 書き込みサイズ SUM
- ・ レスポンス「H'37」(1バイト):書き込みサイズ問い合わせに対する応答
- ・ サイズ(1バイト):書き込み単位のサイズの文字数、固定値で2
- ・ 書き込みサイズ(2バイト):書き込み単位のサイズ、 このサイズで書き込みデータを受け取る
- ・ SUM (1 バイト): サムチェック

(11)新ビットレート選択

新ビットレート選択に対して、ブートプログラムは指定されたビットレートに選択変更 し、確認に対して新ビットレートで応答します。

新ビットレート選択コマンドはクロックモード選択コマンド送信後に送信してください。

コマンド	H'3F	サイズ	ビットレート		入力周波数	
	逓倍比数	逓倍比1	逓倍比2			
	SUM		•	•		

- コマンド「H'3F」(1バイト):新ビットレート選択
- ・ サイズ(1バイト):ビットレート、入力周波数、逓倍比数、逓倍比の合計サイズ
- ビットレート(2バイト):新ビットレート、1/100の値とする、(例えば、19200bpsのときは192とし、H'00C0とする)
- 入力周波数(2バイト):ブートプログラムに入力されるクロック周波数、
 周波数(MHz)の小数点2位までの値とする(例えば、20.00MHzのときは100倍して2000とし、H'07D0とする)
- ・ 逓倍比数(1バイト):デバイスで選択可能な逓倍比数、 通常はメイン動作周波数と周辺モジュール動作周波数で2

- ・ 逓倍比1(1バイト):メイン動作周波数の逓倍比または分周比
 - ・ 逓倍比: 逓倍する数値(例 4 逓倍: H'04 本 LSI では H'01 を設定してください)
 - ・ 分周比:分周する数値、負の数値(例 2分周:HFE[-2] 本 LSI では H'01 を設定してください)
- ・ 逓倍比2(1バイト):周辺動作周波数の逓倍比または分周比
 - ・ 逓倍比: 逓倍する数値(例 4 逓倍: H'04 本 LSI では H'01 を設定してください)
 - ・ 分周比:分周する数値、負の数値(例 2分周:HFE[-2]本 LSIでは H'01を設定してください)
- ・ SUM (1 バイト): サムチェック

レスポンス H'06

・ レスポンス「H'06」(1 バイト):新ビットレート選択に対する応答、選択可能なとき ACK

エラー

レスポンス

H'BF ERROR

- ・ エラーレスポンス「H'BF」(1バイト):新ビットレート選択に対するエラー応答
- ・ ERROR: (1バイト):エラーコード

H'11:サムチェックエラー

H'24:ビットレート選択不可エラー、指定されたビットレートが選択できない

H'25:入力周波数エラー、入力周波数が最小値と最大値の範囲にない

H'26: 逓倍比エラー、逓倍比が一致しない*

H'27:動作周波数エラー、動作周波数が最小値と最大値の範囲にない*

【注】* 本LSIではこのエラーは発生しません。

受信データのチェック

受信したデータのチェック方法を以下に示します。

(1)入力周波数

受信した入力周波数の値が、すでに選択されたデバイスのクロックモードに対する入力周波数の最小値と最大値の範囲内にあるかどうかをチェックします。範囲内になければ入力周波数エラーです。

(2) 逓倍比

受信した逓倍比または分周比の値が、すでに選択されたデバイスのクロックモードに対する逓倍比または分周比と一致するかどうかをチェックします。一致しなければ逓倍比エラーです。

(3)動作周波数

受信した入力周波数と逓倍比または分周比とから動作周波数を計算します。入力周波数はLSIに供給される周波数で、動作周波数は実際にLSIが動作する周波数です。計算式を以下に示します。

動作周波数 = 入力周波数 × 逓倍比、または、

動作周波数 = 入力周波数 ÷ 分周比

この計算した動作周波数が、すでに選択されたデバイスのクロックモードに対する動作周波数の最小値と最大値の範囲内にあるかどうかをチェックします。範囲内になければ動作周波数エラーです。

(4) ビットレート

ペリフェラル動作周波数 () とビットレート (B) から、シリアルモードレジスタ (SMR) のクロックセレクト (CKS) の値 (n) とビットレートレジスタ (BRR) の値 (N) を求め、誤差を計算し、誤差が 4%未満であるかどうかをチェックします。誤差が 4%以上ならばビットレート選択エラーです。誤差の計算は下記のとおりです。

誤差(%) = {[
$$\frac{*10^6}{(N+1)*B*64*2^{(2*n-1)}}$$
] - 1 } *100

新ビットレート選択が可能な場合は、ACK を応答した後で、新ビットレートの値にレジスタを選択します。新ビットレートでホストが ACK を送信し、ブートプログラムが新ビットレートで応答します。

・ 確認「H'06」(1バイト):新ビットレートの確認 レスポンス H'06

・ レスポンス「H'06」(1バイト):新ビットレートの確認に対する応答

新ビットレート選択のシーケンスを図18.26に示します。




図 18.26 新ビットレート選択のシーケンス

書き込み消去ステータス遷移

書き込み消去ステータス遷移に対して、ブートプログラムは、消去プログラムを転送し、 ユーザマット、ユーザブートマットの順にデータを消去します。消去が完了すると、ACK を応答し、書き込み消去ステータスになります。

ホストは、書き込み選択コマンドと書き込みデータを送る前に、デバイス選択コマンド、 クロックモード選択コマンド、新ビットレート選択コマンドでLSIのデバイス、クロック モード、新ビットレートを選択し、書き込み消去ステータス遷移コマンドをブートプログ ラムへ送ってください。

コマンド H'40

- コマンド「H'40」(1バイト):書き込み消去ステータス遷移レスポンス H'06
- ・ レスポンス「H'06」(1バイト):書き込み消去ステータス遷移に対する応答、 消去プログラムを転送した後、ユーザブートマット、ユーザマットが正常にデータを 消去できたとき ACK

エラー

レスポンス H'C0 H'51

- エラーレスポンス「H'C0」(1 バイト):ユーザブートマットのブランクチェックに 対するエラー応答
- ・ エラーコード「H'51」(1バイト):消去エラー、エラーが発生し消去できなかった

コマンドエラー

コマンドが未定義のとき、コマンドの順序が正しくないとき、あるいはコマンドが受け付けることができないとき、コマンドエラーとなります。例えば、デバイス選択の前のクロックモード選択コマンド、書き込み消去ステータス遷移コマンドの後での問い合わせコマンドは、コマンドエラーになります。

エラー

レスポンス



- ・ エラーレスポンス「H'80」(1バイト):コマンドエラー
- ・ コマンド「H'xx」(1バイト):受信したコマンド

コマンドの順序

問い合わせ選択ステータスでのコマンドの順序の例は以下のとおりです。

- (1) サポートデバイス問い合わせ(H'20)で、サポートデバイスを問い合わせてください。
- (2) 応答されたデバイス情報からデバイスを選んで、デバイス選択 (H'10)をしてください。
- (3) クロックモード問い合わせ (H'21) で、クロックモードを問い合わせてください。
- (4) 応答されたクロックモードからクロックモードを選んで、クロックモード選択をして ください。
- (5) デバイス選択、クロックモード選択が終わったら、逓倍比問い合わせ(H'22)、動作 周波数問い合わせ(H'23) で新ビットレート選択に必要な情報を問い合わせてくださ い。
- (6) 逓倍比、動作周波数の情報に従って、新ボーレート選択 (H'3F) をしてください。
- (7) デバイス選択、クロックモード選択が終わったら、ユーザブートマット情報問い合わせ(H'24)、ユーザマット情報問い合わせ(H'25)、消去ブロック情報問い合わせ(H'26)、書き込みサイズ問い合わせ(H'27)で、ユーザブートマット、ユーザマットへの書き込み消去情報を問い合わせてください。
- (8)問い合わせと新ビットレート選択が終わったら、書き込み消去ステータス遷移(H'40) を実行してください。書き込み消去ステータスに遷移します。

書き込み消去ステータス

書き込み消去ステータスでは、ブートプログラムは書き込み選択コマンドで書き込み方法を選択し、128 バイト書き込みコマンドでデータを書き込み、消去選択コマンドとブロック消去コマンドでブロックを消去します。書き込み消去コマンド一覧をを下表に示します。

コマンド	コマンド名	機能
H'42	ユーザブートマット書き込み選択	ユーザブートマット書き込みプログラム
		の転送
H'43	ユーザマット書き込み選択	ユーザマット書き込みプログラムの転送
H'50	128 バイト書き込み	128 バイト書き込み
H'48	消去選択	消去プログラムの転送
H'58	プロック消去	プロックデータの消去
H'52	メモリリード	メモリの読み出し

ユーザブートマットのサムチェック

ユーザマットのブランクチェック

ブートの処理状態の問い合わせ

ユーザブートマットのブランクチェック

ユーザマットのサムチェック

表 18.17 書き込み消去コマンド一覧

ユーザブートマットのサムチェック

ユーザマットのブランクチェック

ユーザブートマットのブランクチェック

ブートプログラムステータス問い合わせ

ユーザマットのサムチェック

・書き込み

H'4A

H'4B

H'4C

H'4D

H'4F

書き込みは書き込み選択コマンドと128バイト書き込みコマンドで行います。

最初に、ホストは書き込み選択コマンドを送信し書き込み方式と書き込みマットを選択します。書き込み選択コマンドは書き込みエリアと書き込み方式により以下の2つがあります。

- (1) ユーザブートマット書き込み選択
- (2)ユーザマット書き込み選択

次に 128 バイト書き込みコマンドを送信します。選択コマンドに続く 128 バイト書き込みコマンドはそれぞれ選択コマンドで指定された書き込み方式の書き込みデータと解釈します。 128 バイトを超えるデータを書き込むときは 128 バイトコマンドを繰り返してください。書き込みを終了させたいときはアドレスが H'FFFFFFFF の 128 バイト書き込みコマンドをホストから送信してください。書き込みが終了すると書き込み消去選択待ちになります。

続けて他の方式、他のマットの書き込みを行うときは書き込み選択コマンドから開始します。

書き込み選択コマンドとに 128バイト書き込みコマンドのシーケンスを図18.27に示します。




図 18.27 書き込みシーケンス

(1) ユーザブートマット書き込み選択

ユーザブートマット書き込み選択に対して、ブートプログラムは、書き込みプログラム を転送します。書き込みは転送した書き込みプログラムで、ユーザブートマットに書き込 みます。

コマンド H'42

- コマンド「H'42」(1バイト):ユーザブートプログラム書き込み選択レスポンス H'06
- ・ レスポンス「H'06」(1 バイト):ユーザブートプログラム書き込み選択に対する応答、書き込みプログラムを転送したとき ACK

エラー

レスポンス H'C2 ERROR

- ・ エラーレスポンス「H'C2」(1バイト):ユーザブートマット書き込み選択 に対するエラー応答
- ERROR: (1バイト):エラーコード

H'54:選択処理エラー(転送エラーが発生し処理が完了しない)

(2)ユーザマット書き込み選択

ユーザマット書き込み選択に対して、ブートプログラムは、書き込みプログラムを転送 します。書き込みは転送した書き込みプログラムで、ユーザマットに書き込みます。

コマンド H'43

コマンド「H'43」(1バイト):ユーザプログラム書き込み選択レスポンス H'06

・ レスポンス「H'06」(1 バイト):ユーザプログラム書き込み選択に対する応答、 書き込みプログラムを転送したとき ACK

エラー

レスポンス H'C3 ERROR

- ・ エラーレスポンス「H'C3」(1バイト):ユーザプログラム書き込み選択に 対するエラー応答
- ・ ERROR: (1バイト):エラーコード

H'54:選択処理エラー(転送エラーが発生し処理が完了しない)

(3) 128 バイト書き込み

128 バイト書き込みに対して、ブートプログラムは書き込み選択で転送した書き込みプログラムで、ユーザブートマット、またはユーザマットに書き込みます。

コマンド

H'50	アドレス				
データ					
SUM		1.	1	1.	1.

- コマンド「H'50」(1バイト):128バイト書き込み
- ・ 書き込みアドレス(4バイト):書き込み先頭アドレス、「書き込みサイズ問い合わせ」 で応答したサイズの倍数

例)H'00,H'01,H'00,H'00:H'01000000

- ・ 書き込みデータ (128 バイト) : 書き込みデータ、書き込みデータのサイズは「書き込みサイズ問い合わせ」で応答したサイズ
- SUM (1バイト): サムチェック

レスポンス H'06

・ レスポンス「H'06」(1 バイト): 128 バイト書き込みに対する応答、書き込みが完了 したとき ACK

エラー

レスポンス

H'D0 ERROR

- ・ エラーレスポンス「H'D0」(1バイト):128バイト書き込みに対するエラー応答
- ・ ERROR: (1バイト):エラーコード

H'11:サムチェックエラー

H'28:アドレスエラー、アドレスが指定のマットの範囲にない

H'53:書き込みエラー、書き込みエラーが発生し書き込めない

データ書き込みサイズに従った境界のアドレスを指定してください。例えば、データ書

き込みサイズが 128 バイトのときは、アドレスの下位バイトを H'00 か H'80 にしてください。

ホストは、128 バイト中に書き込みデータがない部分を H'FF に埋めて送信してください。

書き込み処理を終了するときは、アドレス H'FFFFFFFF の n バイト書き込みコマンドを送信してください。アドレス H'FFFFFFFF の 128 バイト書き込みコマンドに対して、ブートプログラムはデータが終了したと判断し、書き込み消去選択コマンド待ちになります。

コマンド H'50 アドレス SUM

- コマンド「H'50」(1バイト):128バイト書き込み
- 書き込みアドレス(4バイト):終了コード(H'FF,H'FF,H'FF,H'FF)
- SUM (1バイト): サムチェック

レスポンス H'06

・ レスポンス「H'06」(1 バイト): 128 バイト書き込みに対する応答、書き込み処理が 完了したとき ACK

エラー

レスポンス

H'D0 ERROR

- ・ エラーレスポンス「H'D0」(1 バイト):128 バイト書き込みに対するエラー応答
- ・ ERROR: (1バイト):エラーコード

H'11:サムチェックエラー

H'53:書き込みエラー、書き込みエラーが発生し書き込めない

消去

消去は消去選択コマンドとブロック消去コマンドで行います。

最初に消去選択コマンドで消去を選択し、次にブロック消去コマンドで指定されたブロックを消去します。消去ブロックが複数あるときはブロック消去コマンドを繰り返します。 消去処理を終了するときはブロック番号 H'FF のブロック消去コマンドをホストから送信してください。消去が終了すると書き込み消去選択待ちになります。

消去選択コマンドと消去データのシーケンスを図18.28に示します。




図 18.28 消去シーケンス

(1) 消去選択

消去選択に対して、ブートプログラムは、消去プログラムを転送します。消去は転送 した消去プログラムで、ユーザマットのデータを消去します。

コマンド H'48

・ コマンド<u>「H'48」</u>(1バイト):消去選択

レスポンス H'06

・ レスポンス「H'06」(1 バイト): 消去選択に対する応答、消去プログラムを転送 したとき ACK

エラー

レスポンス H'C8 ERROR

- ・ エラーレスポンス「H'C8」(1バイト):消去選択に対するエラー応答
- ・ ERROR: (1バイト):エラーコード

H'54:選択処理エラー(転送エラーが発生し処理が完了しない)

(2) ブロック消去

消去に対して、ブートプログラムは指定されたブロックを消去します。

コマンド H'58 サイズ ブロック番号 SUM

- コマンド「H'58」(1バイト):消去
- ・ サイズ. (1バイト):消去ブロック No の文字数、固定値で1
- ・ ブロック番号(1バイト):データを消去する消去ブロック番号
- ・ SUM (1バイト): サムチェック

レスポンス H'06

・ レスポンス「H'06」(1バイト):消去に対する応答、消去が完了したとき ACK エラー

レスポンス

H'D8 **ERROR**

・ エラーレスポンス「H'D8」(1バイト):消去に対するエラー応答

・ ERROR: (1バイト):エラーコード

H'11:サムチェックエラー

H'29:ブロック番号エラー、ブロック番号が正しくない

H'51:消去エラー、消去中にエラー発生

ブロック番号が HTFF に対して、ブートプログラムは消去処理を終了し、選択コマンド 待ち状態になります。

コマンド H'58 サイズ ブロック番号 SUM

- · コマンド「H'58」(1バイト):消去
- サイズ(1バイト):消去ブロック No の文字数、固定値で1
- ・ ブロック番号(1バイト):H'FF、消去処理の終了コード
- ・ SUM (1バイト): サムチェック

レスポンス H'06

レスポンス「H'06」(1バイト):消去終了に対する応答、ACK

ブロック番号を HFF で指定した後、再度、消去を行う場合は、消去選択から実行しま す。

メモリリード

メモリリードに対して、ブートプログラムは指定されたアドレスのデータを応答します。

コマンド H'52 サイズ エリア 読み出しアドレス SUM 読み出しサイズ

- ・ コマンド「H'52」(1バイト):メモリリード
- サイズ(1バイト):エリア、読み出しアドレス、読み出しサイズの合計サ イズ(固定値で9)
- ・ エリア(1バイト)

H'00: ユーザブートマット

H'01:ユーザマット

エリアの指定が正しくないときはアドレスエラー

- 読み出しアドレス(4バイト):読み出す先頭アドレス
- ・ 読み出しサイズ(4バイト):読み出すデータのサイズ

・ SUM (1バイト): サムチェック

レスポンス H'52 読み出しサイズ データ ... SUM

- ・ レスポンス「H'52」(1バイト):メモリリードに対する応答
- ・ 読み出しサイズ(4バイト):読み出すデータのサイズ
- ・ データ (n バイト) 読み出しアドレスからの読み出しサイズ分のデータ
- SUM(1バイト):サムチェック

エラー

レスポンス H'D2 ERROR

- ・ エラーレスポンス「H'D2」(1バイト):メモリリードに対するエラー応答
- ・ ERROR: (1バイト):エラーコード

H'11:サムチェックエラー

H'2A:アドレスエラー

読み出しアドレスがマットの範囲にない

H'2B: サイズエラー

読み出しサイズがマットの範囲を超えている

ユーザブートプログラムのサムチェック

ユーザブートプログラムのサムチェックに対して、ブートプログラムはユーザブートプログラムのデータを加算してその結果を応答します。

コマンド H'4A

- ・ レスポンス「H'5A」(1 バイト): ユーザブートプログラムのサムチェックに対する 応答
- サイズ(1バイト):サムチェックデータの文字数、固定値で4
- ・ マットのサムチェック(4バイト):ユーザブートマットのサムチェック値、 バイト単位で加算
- SUM(1バイト):サムチェック(送信データの)

ユーザプログラムのサムチェック

ユーザプログラムのサムチェックに対して、ブートプログラムはユーザプログラムのデータを加算してその結果を応答します。

コマンド H'4B

・ コマンド「H'4B」(1 バイト): ユーザプログラムのサムチェック レスポンス H'5B サイズ マットのサムチェック SUM

- レスポンス「H'5B」(1バイト):ユーザプログラムのサムチェックに対する応答
- サイズ(1バイト):サムチェックデータの文字数、固定値で4
- サムチェック(4バイト):ユーザマットのサムチェック値、バイト単位で加算
- ・ SUM (1 バイト): サムチェック(送信データの)

ユーザブートマットのブランクチェック

ユーザブートマットのブランクチェックに対して、ブートプログラムはユーザブートマットがすべてブランクであることをチェックしその結果を応答します。

コマンド H'4C

- ・ コマンド「H'4C」(1バイト): ユーザブートマットのブランクチェック レスポンス H'06
- ・ レスポンス「H'06」(1 バイト):ユーザブートマットのブランクチェックに対する 応答、エリアがすべてブランク(H'FF)のとき ACK

エラー

レスポンス

H'CC H'52

- エラーレスポンス「H'CC」(1バイト):ユーザブートマットのブランクチェックに 対するエラー応答
- ・ エラーコード「H'52」(1バイト):未消去エラー

ユーザマットのブランクチェック

ユーザマットのブランクチェックに対して、ブートプログラムはユーザマットがすべて ブランクであることをチェックしその結果を応答します。

コマンド H'4D

- ・ コマンド「H'4D」(1バイト):ユーザマットのブランクチェックレスポンス H'06
- ・ レスポンス「H'06」(1 バイト): ユーザマットのブランクチェックに対する応答、 エリアがすべてブランク(H'FF) のとき ACK

エラー

レスポンス

H'CD H'52

- エラーレスポンス「H'CD」(1バイト):ユーザマットのブランクチェックに対するエラー応答
- ・ エラーコード「H'52」(1バイト):未消去エラー

ブートプログラムステータス問い合わせ

ブートプログラムステータス問い合わせに対して、ブートプログラムは現在のステータスとエラー状態を応答します。この問い合わせは、問い合わせ選択ステータス、書き込み消去ステータス、いずれも有効です。

コマンド H'4F

- ・ コマンド「H'4F」(1 バイト): ブートプログラムステータス問い合わせ レスポンス H'5F サイズ STATUS ERROR SUM
- レスポンス「H'5F」(1 バイト):ブートプログラムステータス問い合わせに対する応答
- ・ サイズ (1バイト): データの文字数、固定値で2
- ・ STATUS (1バイト):標準ブートプログラムのステータス 「表 18.18 ステータスコード」をご覧ください。
- ERROR (1バイト): エラー状態
 ERROR = 0 で正常
 ERROR が 0 以外で異常
 「表 18.19 エラーコード」をご覧ください。
- ・ SUM (1バイト): サムチェック

表 18.18 ステータスコード

コード	内容
H'11	デバイス選択待ち
H'12	クロックモード選択待ち
H'13	ビットレート選択待ち
H'1F	書き込み消去ステータス遷移待ち
	(ビットレート選択完了)
H'31	書き込みステータス消去中
H'3F	書き込み消去選択待ち
	(消去完了)
H'4F	書き込みデータ受信待ち
	(書き込み完了)
H'5F	消去ブロック指定待ち
	(消去完了)

表 18.19 エラーコード

コード	内容
H'00	エラーなし
H'11	サムチェックエラー
H'12	プログラムサイズエラー
H'21	デバイスコード不一致エラー
H'22	クロックモード不一致エラー
H'24	ビットレート選択不可エラー
H'25	入力周波数エラー
H'26	逓倍比エラー
H'27	動作周波数エラー
H'29	ブロック番号エラー
H'2A	アドレスエラー
H'2B	データ長エラー
H'51	消去エラー
H'52	未消去エラー
H'53	書き込みエラー
H'54	選択処理エラー
H'80	コマンドエラー
H'FF	ビットレート合わせ込み確認エラー

18.10.2 PROM モードの AC 特性、タイミング

表 18.20 メモリ読み出しモード時の AC 特性

条件: $V_{cc} = 5V \pm 0.5V$ 、 $V_{ss} = 0V$ 、 $T_a = 25 \pm 5$)

	23 (11)	• 00	. = 0.0.	` '55	· · · · a = • • · · ·
項目	記号	MIN	MAX	単位	特記
コマンド書き込みサイクル	t _{nxtc}	20		μs	
CE ホールド時間	t _{ceh}	0		ns	
CE セットアップ時間	t _{ces}	0		ns	
データホールド時間	t _{dh}	50		ns	
データセットアップ時間	t _{ds}	50		ns	
書き込みパルス幅	t _{wep}	70		ns	
WE 立ち上がり時間	t,		30	ns	
WE 立ち下がり時間	t,		30	ns	




図 18.29 コマンド書き込み後メモリ読み出しタイミング図

表 18.21 メモリ読み出しモードから他のモードへ遷移時の AC 特性

条件: $V_{cc} = 5V \pm 0.5V$ 、 $V_{ss} = 0V$ 、 $T_a = 25 \pm 5$)

項目	記号	MIN	MAX	単位	特記
コマンド書き込みサイクル	t _{nxtc}	20		μs	
CE ホールド時間	t _{ceh}	0		ns	
 CE セットアップ時間	t _{ces}	0		ns	
データホールド時間	t _{dh}	50		ns	
データセットアップ時間	t _{ds}	50		ns	
書き込みパルス幅	t _{wep}	70		ns	
WE 立ち上がり時間	t,		30	ns	
WE 立ち下がり時間	t _f		30	ns	




図 18.30 メモリ読み出しモードから他のモードへ遷移時のタイミング波形

表 18.22 メモリ読み出しモード時の AC 特性

条件: $V_{\infty} = 5V \pm 0.5V$ 、 $V_{SS} = 0V$ 、 $T_a = 25 \pm 5$

項目	記号	MIN	MAX	単位	特記
アクセス時間	tacc		20	μs	
CE 出力遅延時間	t _{ce}		150	ns	
OE 出力遅延時間	t _{oe}		150	ns	
出力ディスエーブル遅延時間	t _{df}		100	ns	
データ出力ホールド時間	t _{oh}	5		ns	




図 18.31 $\overline{\text{CE}}$ 、 $\overline{\text{OE}}$ イネーブル状態リード時のタイミング波形




図 18.32 CE、OE クロック方式リード時のタイミング波形

表 18.23 自動書き込みモード時の AC 特性

条件: $V_{CC} = 5V \pm 0.5V$ 、 $V_{SS} = 0V$ 、 $T_a = 25 \pm 5$

	***	1 · VCC		OV, VSS	OV, Ia ZO ±0
項目	記号	MIN	MAX	単位	特記
コマンド書き込みサイクル	t _{nxtc}	20		μs	
CE ホールド時間	t_{ceh}	0		ns	
 CE セットアップ時間	t _{ces}	0		ns	
データホールド時間	t _{dh}	50		ns	
データセットアップ時間	t _{ds}	50		ns	
書き込みパルス幅	t _{wep}	70		ns	
ステータスポーリング開始時間	t _{wsts}	1		ms	
ステータスポーリングアクセス時間	t _{spa}		150	ns	
アドレスセットアップ時間	t _{as}	0		ns	
アドレスホールド時間	t _{ah}	60		ns	
メモリ書き込み時間	t _{write}	1	3000	ms	
書き込みセットアップ時間	t _{pns}	100		ns	
書き込み終了セットアップ時間	t _{pnh}	100		ns	
WE 立ち上がり時間	t,		30	ns	
WE 立ち下がり時間	t_{\scriptscriptstylef}		30	ns	




図 18.33 自動書き込みモードのタイミング波形

表 18.24 自動消去モード時の AC 特性

	条件:	$V_{CC} = 5V \pm 0.5V$	$V_{ss} = 0 V$	$T_{2} = 25$	±5
--	-----	------------------------	----------------	--------------	----

		1		- 1 (133	
項目	記号	MIN	MAX	単位	特記
コマンド書き込みサイクル	t _{nxtc}	20		μs	
CE ホールド時間	t _{ceh}	0		ns	
CE セットアップ時間	t _{ces}	0		ns	
データホールド時間	t _{dh}	50		ns	
データセットアップ時間	t _{ds}	50		ns	
書き込みパルス幅	t _{wep}	70		ns	
ステータスポーリング開始時間	t _{ests}	1		ms	
ステータスポーリングアクセス時間	t _{spa}		150	ns	
メモリ消去時間	t _{erase}	100	40000	ms	
消去セットアップ時間	t _{ens}	100		ns	
消去終了セットアップ時間	t _{enh}	100		ns	
WE 立ち上がり時間	t,		30	ns	
WE 立ち下がり時間	t _f		30	ns	




図 18.34 自動消去モードのタイミング波形

表 18.25 ステータス読み出しモード時の AC 特性

条件: $V_{\infty} = 5V \pm 0.5V$ 、 $V_{SS} = 0V$ 、 $T_a = 25 \pm 5$

		1 · • · · · · · · · · · · · · · · · · ·	0 0.	0 1 1 55	01\ 1a 20 =0
項目	記号	MIN	MAX	単 位	特記
コマンド書き込み後読み出し時間	t _{nxtc}	20		μs	
CE ホールド時間	t _{ceh}	0		ns	
CE セットアップ時間	t _{ces}	0		ns	
データホールド時間	t _{dh}	50		ns	
データセットアップ時間	t _{ds}	50		ns	
書き込みパルス幅	t _{wep}	70		ns	
OE 出力遅延時間	t _{oe}		150	ns	
ディスエーブル遅延時間	t _{df}		100	ns	
CE 出力遅延時間	t _{ce}		150	ns	
 WE 立ち上がり時間	t _r		30	ns	
WE 立ち下がり時間	t _f		30	ns	




図 18.35 ステータス読み出しモードのタイミング波形

項目	記号	MIN	MAX	単位	特記
スタンバイ解除 (発振安定時間)	t _{osc1}	30		ms	
ライタモードセットアップ時間	t _{bmv}	10		ms	
V _{cc} ホールド時間	t _{dwn}	0		ms	

表 18.26 コマンド待ち状態までの遷移時間規定




図 18.36 発振安定時間、ライタモードセットアップ時間、電源立ち下げシーケンス

18.10.3 手順プログラム、または書き込みデータの格納可能領域

本文中での書き込み / 消去手順プログラムおよび書き込みデータの格納可能領域は、内蔵 RAM 上に準備している例で示しましたが、以下の条件を守れば他の領域(書き込み / 消去対象外のフラッシュメモリ、外部空間領域など)で実行することができます。

書き込み/消去の条件

- (1) 内蔵の書き込み / 消去実行プログラムは FTDAR レジスタで指定された内蔵 RAM の アドレスからダウンロードされ、実行されるのでここは使用不可能です。
- (2)内蔵の書き込み/消去実行プログラムでは、スタック領域を 128 バイト以上使用する ので、確保してください。
- (3)SCO ビットを1にしてダウンロードの要求を行う処理では、マット切り替えが発生するので内蔵 RAM 上で実施してください。
- (4)書き込み / 消去を開始する前 (ダウンロード結果の判定まで)は、フラッシュメモリはアクセス可能です。シングルチップモードのように外部空間アクセスができないモードでは、この時点までに必要な手続きプログラム、NMI 処理ベクタと NMI 処理ルーチン、ユーザブランチプログラムなどを内蔵 RAM に転送してください。
- (5)書き込み / 消去処理中は、フラッシュメモリのアクセスはできませんので、内蔵 RAM 上のダウンロードされたプログラムで実行します。これを起動させる手続きプログラム、書き込み / 消去中のユーザブランチ先のユーザプログラム、および NMI 割り込み

のベクタテーブルと NMI 割り込み処理プログラムの実行領域も、フラッシュメモリ以外の内蔵 RAM や、外部バス空間にある必要があります。

(6)書き込み / 消去完了後の FKEY レジスタのクリアまでの期間は、フラッシュメモリのアクセスは禁止とします。

書き込み / 消去完了直後に、LSI モードを変更してリセット動作をさせる場合には、 $100 \mu s$ 以上のリセット期間 ($\overline{RES} = 0$ とする期間) を設けてください。

なお、書き込み / 消去処理中のリセット状態、ハードウェアスタンバイ状態への遷移は禁止ですが、誤ってリセットを入れてしまった場合は、100 μ s の通常より長いリセット期間の後に、リセットリリースしてください。

- (7) ユーザブートモードでのユーザマットへの書き込み / 消去処理では、FMATS によるマット切り替えが必要です。マット切り替えの実行は内蔵 RAM 上で実施してください(「18.8 ユーザマットとユーザブートマットの切り替え」を参照ください)。マットの切り替えにおいては、現在どちらのマットが選択されているかにご注意ください。
- (8)通常書き込みのデータがあっても、書き込み処理のパラメータ FMPDR が示す書き込みデータ格納領域がフラッシュメモリ上にあると、エラーと判断しますので、いった ん内蔵 RAM に転送して FMPDR の示すアドレスはフラッシュメモリ空間以外としてください。

これらの条件を考慮し、各動作モード/処理内容ごとの組み合わせでの、書き込みデータ格納エリアおよび実行が可能なエリアを下表に示します。

表 18.27 実行可能マットまとめ

	起動モード						
処理	ユーザプログラムモード	ユーザブートモード*					
書き込み	表 18.28 (1)	表 18.28 (3)					
消去	表 18.28 (2)	表 18.28 (4)					

【注】 * ユーザマットに対しての書き込み/消去が可能です。

書き込み手順

表 18.28(1) ユーザプログラムモードでの書き込み処理で使用可能なエリア

表 18.28(1) ユーザブログラムモードでの書き込み処埋で使用可能なエリア						
	格納	/ 実行が可能なこ	エリア	選択されているマット		
項目	内蔵 RAM	ユーザマット	外部空間(拡張	ユーザマット	組み込み	
			モード時)		プログラム	
					格納マット	
書き込みデータの		×*		-	-	
格納領域						
ダウンロードする						
内蔵プログラムの						
選択処理						
キーレジスタへの						
H'A5 書き込み						
処理						
FCCS Ø SCO = 1		×	×			
書き込み実行						
(ダウンロード)						
キーレジスタ						
クリア処理						
ダウンロード結果						
の判定						
ダウンロード						
エラー処理 初期化パラメータ						
の設定処理						
初期化実行		×	×			
初期化結果の判定		^	^			
初期化エラー処理					-	
NMI 処理ルーチン						
割り込み禁止処理		×				
キーレジスタへの						
H'5A書き込み						
処理						
書き込みパラメー		×				
タの設定処置						
書き込み実行		×	×			
書き込み結果の		×				
判定						
書き込みエラー		×				
処理						
キーレジスタ		×				
クリア処理						

【注】 * 事前に内蔵 RAM に転送しておけば可能です。

表 18.28(2) ユーザプログラムモードでの消去処理で使用可能なエリア

	格納/実行が可能なエリア			選択されているマット	
項目	内蔵 RAM	ユーザマット	外部空間(拡張	ユーザマット	組み込み
			モード時)		プログラム
					格納マット
ダウンロードする					
内蔵プログラムの					
選択処理					
キーレジスタへの					
H'A5書き込み処理					
FCCS Ø SCO = 1		×	×		
書き込み実行					
(ダウンロード)					
キーレジスタ					
クリア処理					
ダウンロード結果					
の判定					
ダウンロード					
エラー処理					
初期化パラメータ					
の設定処理					
初期化実行		×	×		
初期化結果の判定					
初期化エラー処理					
NMI 処理ルーチン		×			
割り込み禁止処理					
キーレジスタへの					
H'5A書き込み処理					
消去パラメータの		×			
設定処置					
消去実行		×	×		
消去結果の判定		×			
消去エラー処理		×			
キーレジスタ		×			
クリア処理					

消去手順

書き込み手順

表 18.28(3) ユーザブートモードでの書き込み処理で使用可能なエリア

10.20 (3)	格納/実行が可能なエリア			選択されているマット			
項目	内蔵 RAM	内蔵 RAM ユーザ 外部空間			ユーザ	組み込み	
1		ブート	(拡張モー	マット	ブート	プログラム	
		マット	ド時)		マット	格納マット	
書き込みデータの		×*1		-	-	-	
格納領域							
ダウンロードする							
内蔵プログラムの							
選択処理							
キーレジスタへの							
H'A5書き込み処理							
FCCS Ø SCO = 1		×	×				
書き込み実行							
(ダウンロード)							
キーレジスタ							
クリア処理					•		
ダウンロード							
結果の判定							
ダウンロード							
エラー処理							
初期化パラメータ							
の設定処理							
初期化実行		×	×				
初期化結果の判定							
初期化エラー処理							
NMI 処理ルーチン		×					
割り込み禁止処理							
FMATS による		×	×				
マット切り替え							
キーレジスタへの		×					
H'5A書き込み処理					_		
書き込みパラメー		×					
夕の設定処置							
書き込み実行		×	×				
書き込み結果の		×					
判定							
書き込みエラー		x * ²					
処理							
キーレジスタ		×					
クリア処理							
FMATS による		×	×				
マット切り替え							

【注】 *1 事前に内蔵 RAM に転送しておけば可能です。

*2 内蔵 RAM 上で FMATS を切り替えた後なら可能です。

-

消去手順

表 18.28(4) ユーザブートモードでの消去処理で使用可能なエリア

	格納/実行が可能なエリア			選択されているマット		
項目	内蔵 RAM	ユーザ	外部空間	ユーザ	ユーザ	組み込みプ
		ブート	(拡張モー	マット	ブート	ログラム格
		マット	ド時)		マット	納マット
ダウンロードする						
内蔵プログラムの						
選択処理						
キーレジスタへの						
H'A5書き込み処理						
FCCS Ø SCO = 1		×	×			
書き込み実行						
(ダウンロード)						
キーレジスタ						
クリア処理						
ダウンロード結果						
の判定						
ダウンロード						
エラー処理						
初期化パラメータ						
の設定処理						
初期化実行		×	×			
初期化結果の判定						
初期化エラー処理						
NMI 処理ルーチン		×				
割り込み禁止処理						
FMATS による		×	×			
マット切り替え						
キーレジスタへの		×				
H'5A書き込み処理						
消去パラメータの		×				
設定処理						
消去実行		×	×			
消去結果の判定		×				
消去エラー処理		× *				
キーレジスタ		×				
クリア処理						
FMATS による		×	×			
マット切り替え						

【注】* 内蔵 RAM 上で FMATS を切り替えた後なら可能です。

19. クロック発振器

第19章 目次

19.1	概要			757
		19.1.1	ブロック図	757
19.2	発振器			758
		19.2.1	水晶発振子を接続する方法	758
		19.2.2	外部クロックを入力する方法	760
19.3	デューテ	ィ補正回路	各	763
19.4	プリスケ	·ーラ		763
19.5	分周器			763
		19.5.1	レジスタ構成	763
		19.5.2	分周比コントロールレジスタ(DIVCR)	763
		19.5.3	使用上の注意	764

19.1 概要

本 LSI は、クロック発振器 (CPG: Clock Pulse Generator)を内蔵しており、クロック発振器はシステムクロック()、および内部クロック(/2 ~ /4096)を生成します。

分周器は、デューティ補正されたクロックを分周してシステムクロック()を生成します。 は 端子に出力される*1と共に内部モジュールへクロックを供給するプリスケーラの基本クロックとなります。なお、分周器の分周比は分周比コントロールレジスタ(DIVCR)により 1/1、1/2、1/4、1/8 の中から選択できます*2。チップ内の消費電流は分周比にほぼ比例して低減します。

- 【注】*1 端子の状態はチップの動作モードおよびモジュールスタンバイコントロールレジスタ (MSTCR)の PSTOPの設定により異なります。詳細は「20.7 クロック出力禁止機能」を参照してください。
 - *2 分周比の変更は動作中ダイナミックに変更することができます。 端子のクロック出力も分周比を変更することにより変化します。このとき 端子から出力される周波数は、以下のようになります。

= EXTAL × n EXTAL : 水晶発振子または外部クロックの周波数 n : 分周比 (n = 1/1、1/2、1/4、1/8)

19.1.1 ブロック図

図 19.1 にクロック発振器のブロック図を示します。




図 19.1 クロック発振器のブロック図

19.2 発振器

クロックを供給する方法には、水晶発振子を接続する方法と外部クロックを入力する 方法の2通りがあります。

19.2.1 水晶発振子を接続する方法

(1)回路構成

水晶発振子を接続する場合の接続例を図 19.2 に示します。ダンピング抵抗 Rd は、表 19.1 (1)、外付け容量 CL_1 、 CL_2 は、表 19.1 (2) に示すものを使用してください。また、水晶発振子は、AT カット並列共振形を使用してください。




図 19.2 水晶発振子を接続する場合の接続例

20MHz より高周波の水晶発振子を接続する場合は、表 19.1(2)のとおり外付け負荷容量値を 10pF 以下としてください。また実装状態での発振周波数精度の向上のため、回路定数の決定については、発振のマッチング評価などを十分にご検討くださいますようお願い申し上げます。

主 10 1 (1)	ダンピング抵抗値
ze 191 (11)	'Y

ダンピング抵抗値	周波数f(MHz)				
	10 f 13				
Rd ()	0	0	0	0	

【注】 水晶発振子は、10MHz~25MHzが使用できます。

10MHz 未満で動作させる場合は、内蔵の分周器を使用してください (10MHz 未満の水晶発振子は使用できません)。

表 19.1(2) 外付け容量値

外付け容量値	周波数 f(MHz)				
	20 <f 25<="" td=""><td colspan="2">10 f 20</td></f>	10 f 20			
$CL_1 = CL_2 (pF)$	10	10~22			

(2)水晶発振子

図 19.3 に水晶発振子の等価回路を示します。水晶発振子は表 19.2 に示す特性のものを使用してください。




図 19.3 水晶発振子の等価回路

表 19.2 水晶発振子のパラメータ

周波数(MHz)	10	12	16	18	20	25	
Rs max ()	30	30	20	20	20	20	
Co (pF)	7pF max						

水晶発振子は、と同一の周波数のものを使用してください。

(3)ボード設計上の注意

水晶発振子を接続して発振させる場合、次の点に注意してください。

発振回路部の近くで信号線を通過させないでください。誘導により正しい発振ができなくなる場合があります(図 19.4)。

また、ボード設計に際しては、水晶発振子および負荷容量はできるだけ XTAL、EXTAL 端子の近くに配置してください。




図 19.4 発振回路部のボード設計に関する注意事項

19.2.2 外部クロックを入力する方法

(1)回路構成

外部クロック入力の接続例を図 19.5 に示します。XTAL 端子をオープン状態にする場合は、XTAL端子の寄生容量は10pF 以下としてください。XTAL端子の寄生容量が10pF を超える場合は(b)のように接続し、スタンバイモード時には外部クロックが High レベルとなるようにしてください。




図 19.5 外部クロックを入力する場合の接続例

(2)外部クロック

外部クロックの周波数は、分周器によって分周しないときの周波数と同一にしてください。

表 19.3 にクロックタイミング、図 19.6 に外部クロック入力タイミングを示します。 図 19.7 に外部クロック出力安定遅延時間タイミングを示します。発振器とデューティ補 正回路は、EXTAL 端子に入力した外部クロック入力の波形を調整する機能を持っていま す。

EXTAL 端子に規定のクロック信号を入力すると、外部クロック出力安定遅延時間 (tDEXT) 経過後に内部のクロック信号出力が確定します。tDEXT 期間中はクロック信号出力が確定していないので、リセット信号を Low にし、リセット状態に保持してください。

表 19.3 クロックタイミング

項目	記号	V _{cc} = 5.0V±10%			測定条件
, , , , , , , , , , , , , , , , , , ,					/AJACA(1)
		min	max	-	
外部クロック入力パ	texL	15		ns	
ルス幅 Low レベル					
外部クロック入力パ	texH	15		ns	図 19.6
ルス幅 High レベル					
外部クロック立ち上	t EXr		5	ns	
がり時間					
外部クロック立ち下	t EXf		5	ns	
がり時間					
クロックパルス幅	tcL	0.4	0.6	tcyc	
Low レベル					図 21.7
クロックパルス幅	tсн	0.4	0.6	tcyc	
High レベル					
外部クロック	tDEXT*	500		μs	図 19.7
出力安定遅延時間					

【注】 * tDEXT は、RES パルス幅 (tRESW) を含みます。tRESW = 20 tcyc となります。




図 19.6 外部クロック入力タイミング




図 19.7 外部クロック出力安定遅延時間タイミング

19.3 デューティ補正回路

デューティ補正回路は、周波数 5MHz 以上の発振に対し発振器からのクロックのデューティを補正し、 を生成します。

19.4 プリスケーラ

プリスケーラは、 を分周し内部クロック(/2~ /4096)を生成します。

19.5 分周器

分周器はデューティ補正されたクロックを分周して を生成します。分周比は以下に 説明する DIVCR の値を書き換えることにより動作中ダイナミックに変更できます。チッ プ内の消費電流は分周比にほぼ比例して低減します。また分周器で生成した は 端子 より出力することができます。

19.5.1 レジスタ構成

表 19.4 に分周器のレジスタ構成を示します。


表 19.4 分周器のレジスタ構成

アドレス*	名称	略称	R/W	初期值
H'EE01B	分周比コントロールレジスタ	DIVCR	R/W	H'FC

【注】 * アドバンストモード時のアドレス下位20ビットを示しています。

19.5.2 分周比コントロールレジスタ (DIVCR)

DIVCR は8ビットのリード/ライト可能なレジスタで分周器の分周比を選択します。



DIVCR はリセットまたはハードウェアスタンバイモード時に HFC にイニシャライズ されます。

ソフトウェアスタンバイモード時にはイニシャライズされません。

ビット7~2:リザーブビット リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット1、0:分周比(DIV1、0)

意してください。

分周比を選択します。DIV1、0ビットと分周比の関係は以下のとおりです。

ビット1	ビット0		分周比
DIV1	DIV0		
0	0	1/1	(初期値)
0	1	1/2	
1	0	1/4	
1	1	1/8	

19.5.3 使用上の注意

DIVCR の設定により の周波数が変わりますので、以下の点に注意してください。

- (1) 分周比は電気的特性の AC タイミングのクロックサイクル時間 teye の動作保証範囲内に収まるように選択してください。すなわち min = 動作周波数範囲の下限とし、が下限より小さくならないように注意してください。
- (2) 内部モジュールは、すべて を基準に動作します。 このため、分周比変更の前後でタイマや SCI などの時間処理が変わりますので注

またソフトウェアスタンバイ解除時の待機時間も分周比を変更することで変わります。詳細は「20.4.3 ソフトウェアスタンバイモード解除後の発振安定待機時間の設定」を参照してください。

20. 低消費電力状態

第20章 目次

20.1	概要		767
20.2	レジスタ構成		769
	20.2.1	システムコントロールレジスタ(SYSCR)	769
	20.2.2	モジュールスタンバイコントロールレジスタH(MSTCRH)	772
	20.2.3	モジュールスタンバイコントロールレジスタL(MSTCRL)	774
20.3	スリープモード		776
	20.3.1	スリープモードへの遷移	776
	20.3.2	スリープモードの解除	776
20.4	ソフトウェアスタン	ンバイモード	777
	20.4.1	ソフトウェアスタンバイモードへの遷移	777
	20.4.2	ソフトウェアスタンバイモードの解除	777
	20.4.3	ソフトウェアスタンバイモード解除後の発振安定待機時間の設定	778
	20.4.4	ソフトウェアスタンバイモードの応用例	780
	20.4.5	使用上の注意	780
20.5	ハードウェアスタン	ンバイモード	781
	20.5.1	ハードウェアスタンバイモードへの遷移	781
	20.5.2	ハードウェアスタンバイモードの解除	781
	20.5.3	ハードウェアスタンバイモードのタイミング	782
	20.5.4	電源投入時のハードウェアスタンバイモードのタイミング	783
20.6	モジュールスタン/	ドイ機能	784
	20.6.1	モジュールスタンバイタイミング	784
	20.6.2	モジュールスタンバイ中のリード / ライト	784
	20.6.3	使用上の注意	784
20.7	クロック出力禁止	上機能	786

20.1 概要

本 LSI には、CPU 機能を停止して消費電力を著しく低下させる低消費電力状態および、 内蔵モジュールの機能を選択的に停止させることにより消費電力を低減させるモジュー ルスタンバイ機能があります。

低消費電力状態には、次の3種類のモードがあります。

- (1) スリープモード
- (2) ソフトウェアスタンバイモード
- (3) ハードウェアスタンバイモード

モジュールスタンバイ機能は低消費電力状態とは独立に内蔵モジュールのうち、16 ビットタイマ、8 ビットタイマ、SCIO、SCI1、SCI2、DMAC、DRAM インタフェース、 A/D 変換器を停止させることができます。

各モードへ遷移する条件と CPU や周辺機能などの状態、および各モードの解除方法を表 20.1 に示します。

表 20.1 低消費電力状態とモジュールスタンバイ機能

					141
	解除方法	・割り込み ・RES端子 ・STBY端子	· NMI 點子 · IRQ。~ IRQs編子 · RES編子 · STBY編子	·STBY端子 ·RES端子	・STBY端子 ・RES端子 ・MSTCRの 該当ビットを 0にクリア**5
	クロック N0 出力 ** ポート	保持	保持	ハイイン ハイイン ピーダン ピーダン ス ス	1
	クロック 出力 *4	出	High 七	*3 ドーダン ピーダン ス ス	*
	RAM	保持	衆	器	
	その他の 周辺 機能	動作	1年の日本	停止りたット	動作
	A/D	動作	イベみん 小争	イ 体 斗 介	** ** ** ** ** ** ** *
	SCI2	動作	停止りたット	停止 リセット	**
	SCI1	動作	停止りたット	停止りセット	** 停止 ・リセットリセ
態	SC10	動作	停止りセット	停止 リセット	*2 停止 りセットリセ
米	8ビット タイマ	動作	停止りセット	停止 リセット	** 停止 リセット
	16ビット タイマ タイマ	動作	停止 停止 停止 停止 停止 停止 停止 停止 停止)セット (保持 ^{**}) リセットリセットリセットリセットリセット	停止	*2 停止 リセット
	DRAM インタ フェース	動作	停止 **	停止 リセット	** 停止 プセット 保持
	DRAM DMAC インタ フェース	動作	停止りたット	停止 リセット	*2 停止 リセット
	レジスタ	保持	保持	不定	•
	CPU	一一一	刊會	停止	動作
	クでロク	動作	停止	停止	動作
	遷移条件	SYSCRのSSBY = 0 の状態でSLEEP 命令を実行	SYSCRのSSBY=1 の状態でSLEEP 命令を実行	STBY端子を Low レベル	MSTCRHおよび MSTCRLの該当ビット を1にセット
	モードノ機能	スリープモード	ソフトウェア スタンバイモード	ハードウェア スタンバイモード	モジュール スタンバイ機能

【注】*1 RTCNT、RTMCSRのビット7、6はイニシャライズされ、その他保持となります。

モジュールスタンパイコントロールレジスタH (MSTCRH)」および「20.2.3 モジュール *2 MSTCRの該当するビットを1にセットした状態です。詳細は「20.2.2 スタンバイコントロールレジスタL(MSTCRL)」を参照してください。

*3 プログラム実効状態からハードウェアスタンパイ状態に遷移する場合には、事前にSYSCRのRAMEビットを0にクリアする必要があります。

*4 P67を 出力端子として使用する場合

*5 MSTCRの各ピットを1にセットすると該当する周辺モジュールのレジスタは初期化されます。したがって周辺モジュールを再起動する場合はMSTCRの該当ビット を0にクリア後レジスタの再設定を行ってください。

【記号説明】

SYSCR :システムコントロールレジスタ

SSBY :ソフトウェアスタンバイビット

MSTCRH :モジュールスタンバイコントロールレジスタH

NSTCRL ∶モジュールスタンパイコントロールレジスタL

20.2 レジスタ構成


本 LSI には低消費電力状態の制御を行うシステムコントロールレジスタ(SYSCR)と モジュールスタンバイ機能の制御を行うモジュールスタンバイコントロールレジスタ H (MSTCRH)モジュールスタンバイコントロールレジスタ L(MSTCRL)があります。 レジスタ構成を表 20.2 に示します。

L(_ U	2 7 7 H37%			
アドレス	名 称	略称	R/W	初期値
H'EE012	システムコントロールレジスタ	SYSCR	R/W	H'09
H'EE01C	モジュールスタンバイコントロールレジスタH	MSTCRH	R/W	H'78
H'EE01D	モジュールスタンバイコントロールレジスタL	MSTCRL	R/W	H'00

表 20.2 レジスタ構成

【注】 * アドバンストモード時のアドレス下位20ビットを示しています。

20.2.1 システムコントロールレジスタ(SYSCR)



<u>ソフトウェアスタンバイ</u> ソフトウェアスタンバイモードへの還移を選択するビットです。

SYSCR は 8 ビットのリード / ライト可能なレジスタで、ビット 7 の SSBY ビットと ビット $6\sim4$ の STS2 \sim STS0 ビットとビット 1 の SSOE ビットにより低消費電力状態の制御を行います。なお、SYSCR のその他のビットについての詳細は「3.3 システムコントロールレジスタ (SYSCR)」を参照してください。

ビット7:ソフトウェアスタンバイ(SSBY)

ソフトウェアスタンバイモードへの遷移を指定します。

なお、外部割り込みによりソフトウェアスタンバイモードが解除され、通常動作に遷移したときこのビットは1にセットされたままです。クリアする場合は、0をライトしてください。

ビット7	説 明	
SSBY		
0	SLEEP命令実行後、スリープモードに遷移	(初期値)
1	 SLEEP命令実行後、ソフトウェアスタンバイモードに遷移	

ビット6~4:スタンバイタイマセレクト 2~0(STS2~0)

外部割り込みによって、ソフトウェアスタンバイモードを解除する場合に、クロックが安定するまで CPU と周辺機能が待機する時間を選択します。水晶発振の場合、表20.3 を参照し動作周波数に応じて待機時間が 7ms (発振安定時間)以上となるように選択してください。外部クロックの場合、待機時間が 100μs 以上となるように選択してください。

ビット6	ビット5	ビット4	説 明
STS2	STS1	STS0	
0	0	0	待機時間 = 8192 ステート (初期値)
0	0	1	待機時間 = 16384 ステート
0	1	0	待機時間 = 32768 ステート
0	1	1	待機時間= 65536 ステート
1	0	0	待機時間 = 131072 ステート
1	0	1	待機時間 = 262144 ステート
1	1	0	待機時間 = 1024 ステート
1	1	1	使用禁止

ビット1:ソフトウェアスタンバイ出力ポートイネーブル(SSOE)

ソフトウェアスタンバイモード時にアドレスバス、バス制御信号 ($\overline{CS}_0 \sim \overline{CS}_7$ 、 \overline{AS} 、 \overline{RD} 、 \overline{HWR} 、 \overline{LWR} 、 \overline{UCAS} 、 \overline{LCAS} 、 \overline{RFSH}) の出力を保持または High 固定するか、ハイインピーダンスにするかを指定します。

ビット1	説 明
SSOE	
0	ソフトウェアスタンバイモード時、アドレスバス、バス制御信号はすべて
	ハイインピーダンス (初期値)
1	ソフトウェアスタンパイモード時、
	アドレスバス:出力状態を保持
	バス制御信号:High 固定

20.2.2 モジュールスタンバイコントロールレジスタ H (MSTCRH)

MSTCRH は、8 ビットのリード / ライト可能なレジスタです。 クロック出力の制御を行い、また、内蔵モジュールをモジュールごとにスタンバイ状態にするモジュールスタンバイ機能を設定します。モジュールスタンバイ機能を設定できるモジュールは、SCIO、SCI1、SCI2です。



MSTCRH はリセット、またはハードウェアスタンバイモード時に、モード 1~5 の時

は H'78 に、モード 7 の時は H'F8 にイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

ビット7: クロックストップ(PSTOP) クロックの出力を許可または禁止します。

ビット7		説	明	
PSTOP				
0	クロックの出力を許可			(初期値∶モード1~5選択時)
1	クロックの出力を禁止			(初期値∶モード7選択時)

ビット6~3:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット2:モジュールスタンバイ H2(MSTPH2)

SCI2 をスタンバイ状態にするかを選択します。

ビット2		説	明	
MSTPH2				
0	SCI2 は通常動作			(初期値)
1	SCI2 はスタンバイ状態			

ビット1:モジュールスタンバイ H1(MSTPH1)

SCII をスタンバイ状態にするかを選択します。

ビット1		説	明	
MSTPH1				
0	SCI1 は通常動作			(初期値)
1	SCI1 はスタンバイ状態			

ビット0:モジュールスタンバイ H0(MSTPH0)


SCIOをスタンバイ状態にするかを選択します。

ビット0		説	明	
MSTPH0				
0	SCI0 は通常動作			(初期値)
1	SCI0 はスタンバイ状態			

20.2.3 モジュールスタンバイコントロールレジスタL(MSTCRL)

MSTCRL は、8 ビットのリード / ライト可能なレジスタです。

内蔵モジュールをモジュールごとにスタンバイ状態にするモジュールスタンバイ機能を設定します。モジュールスタンバイ機能を設定できるモジュールは、DMAC、16 ビットタイマ、DRAM インタフェース、8 ビットタイマ、A/D 変換器です。



MSTCRL はリセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

ビット7:モジュールスタンバイ L7(MSTPL7) DMACをスタンバイ状態にするかを選択します。

ビット7		説	明	
MSTPL7				
0	DMAC は通常動作			(初期値)
1	DMAC はスタンバイ状態			

ビット6:リザーブビット

リザーブビットです。リード/ライト可能です。

ビット5:モジュールスタンバイ L5(MSTPL5)

DRAM インタフェースをスタンバイ状態にするかを選択します。

ビット5	説明	
MSTPL5		
0	DRAM インタフェースは通常動作	(初期値)
1	DRAM インタフェースはスタンバイ状態	

ビット4:モジュールスタンバイ L4(MSTPL4)

16 ビットタイマをスタンバイ状態にするかを選択します。

ビット4	説 明	
MSTPL4		
0	 16 ビットタイマは通常動作 (初期値)
1	16 ビットタイマはスタンバイ状態	

ビット3:モジュールスタンバイ L3(MSTPL3)

8ビットタイマチャネル0、1をスタンバイ状態にするかを選択します。

ビット3	説明	
MSTPL3		
0	8 ビットタイマチャネル 0、 1 は通常動作	(初期値)
1	8 ビットタイマチャネル 0、 1 はスタンバイ状態	

ビット2:モジュールスタンバイ L2(MSTPL2)

8ビットタイマチャネル2、3をスタンバイ状態にするかを選択します。

ビット2	説 明	
MSTPL2		
0	8 ビットタイマチャネル 2、3 は通常動作 (初期]値)
1	 8 ビットタイマチャネル 2、3 はスタンバイ状態	

ビット1:リザーブビット

リザーブビットです。リード/ライト可能です。

ビット0:モジュールスタンバイ L0(MSTPL0)

A/D 変換器をスタンバイ状態にするかを選択します。

ビット0	説明	
MSTPL0		
0	A/D 変換器は通常動作	(初期値)
1	A/D 変換器はスタンバイ状態	

20.3 スリープモード

20.3.1 スリープモードへの遷移

SYSCR の SSBY ビットを 0 にクリアした状態で SLEEP 命令を実行すると、プログラム実行状態からスリープモードに遷移します。CPU の動作は、SLEEP 命令実行直後に停止します。CPU の動作は停止しますが、CPU のレジスタの内容は保持されます。スリープモードでは DMA コントローラ (DMAC)、DRAM インタフェース、および内蔵周辺モジュールの機能は停止しません。ただし、モジュールスタンバイ機能により、スタンバイ状態となっている内蔵モジュールの機能は動作しません。

20.3.2 スリープモードの解除

スリープモードの解除は、割り込み、 $\overline{\text{RES}}$ 端子、 $\overline{\text{STBY}}$ 端子によって行われます。

(1)割り込みによる解除

割り込み要求が発生すると、割り込み例外処理状態に遷移し、スリープモードは解除されます。なお、内蔵周辺モジュールによる割り込みがモジュール側で禁止されている場合、また、NMI以外の割り込みで CCR の I、UI ビット、IPR によってマスクされている場合にはスリープモードは解除されません。

(2) RES 端子による解除

RES 端子を Low レベルにするとリセット状態に遷移し、スリープモードは解除されます。

(3) STBY 端子による解除

STBY 端子を Low レベルにすると、ハードウェアスタンバイモードに遷移します。

20.4 ソフトウェアスタンバイモード

20.4.1 ソフトウェアスタンバイモードへの遷移

ソフトウェアスタンバイモードに遷移するには SYSCR の SSBY ビットを 1 にセットした状態で、SLEEP 命令を実行します。

ソフトウェアスタンバイモードでは、CPU だけでなくクロックをはじめ内蔵周辺モジュールの機能が停止するため、消費電力は著しく低減されます。DMAC、内蔵周辺モジュールはリセット状態になり、停止します。規定の電圧が与えられている限り、CPUのレジスタ、および内蔵 RAM のデータは保持されます。I/O ポートおよび DRAM インタフェース*の状態も保持されています。WDT をウォッチドッグタイマとして使用している場合(WT/ \overline{IT} =1)、必ず TME ビットを 0 クリアしてから SSBY をセットしてください。また、TME を 1 にセットするときは、SSBY を 0 クリアしてください。

また、ソフトウェアスタンバイモードに遷移する前に、BRCR の BRLE ビットをクリア (バス解放禁止状態)にしてください。

【注】* RTCNT、RTMCSR のビット 7、6 はイニシャライズされ、その他は保持となります。

20.4.2 ソフトウェアスタンバイモードの解除

ソフトウェアスタンバイモードの解除は、外部割り込み (NMI 端子、 $\overline{\mathbb{RQ}}_2 \sim \overline{\mathbb{RQ}}_0$ 端子)、 $\overline{\text{RES}}$ 端子、または $\overline{\text{STBY}}$ 端子によって行われます。

(1)割り込みによる解除

NMI、 $IRQ_2 \sim IRQ_0$ 割り込み要求信号が入力されると、クロックの発振が開始され、 SYSCR の STS2 \sim STS0 ビットによって設定された時間が経過した後、安定したクロック が本 LSI 全体に供給されて、ソフトウェアスタンバイモードは解除され、割り込み例外 処理を開始します。

なお、 $IRQ_2 \sim IRQ_0$ 割り込みは、対応するイネーブルビットが 0 にクリアされている場合、または CPU でマスクされている場合には、ソフトウェアスタンバイモードは解除されません。

(2) RES 端子による解除

RES 端子を Low レベルにすると、クロックの発振が開始されます。クロックの発振開始と同時に、本 LSI 全体にクロックが供給されます。このとき RES 端子は必ずクロックの発振が安定するまで Low レベルに保持してください。RES 端子を High レベルにすると、CPU はリセット例外処理を開始します。

(3) STBY 端子による解除

STBY 端子を Low レベルにすると、ハードウェアスタンバイモードに遷移します。

20.4.3 ソフトウェアスタンバイモード解除後の発振安定待機時間の設定

SYSCR の STS2~STS0 ビットおよび DIVCR の DIV1、0 ビットの設定は、以下のようにしてください。

(1) 水晶発振の場合

待機時間が7ms (発振安定時間)以上となるように $STS2 \sim STS0$ 、DIV1、0 を設定してください。

表 20.3 は動作周波数と STS2~STS0、DIV1、0 ビットの設定値に対する待機時間を示します。

(2)外部クロックの場合

待機時間が100μs 以上となるようにSTS2~STS0、DIV1、0を設定してください。

表 20.3 動作周波数と発振安定待機時間

DIV1	DIV0	STS2	STS1	STS0	待機時間	25MHz	20MHz	18MHz	16MHz	12MHz	10MHz	単位
0	0	0	0	0	8192ステート	0.3	0.4	0.46	0.51	0.65	0.8	
		0	0	1	16384ステート	0.7	0.8	0.91	1.0	1.3	1.6	
		0	1	0	32768ステート	1.3	1.6	1.8	2.0	2.7	3.3	
		0	1	1	65536ステート	2.6	3.3	3.6	4.1	5.5	6.6	ms
		1	0	0	131072ステート	5.2	6.6	7.3	8.2	10.9	13.1	
		1	0	1	262144ステート	10.5	13.1	14.6	16.4	21.8	26.2	
		1	1	0	1024ステート	0.04	0.05	0.057	0.064	0.085	0.10	
		1	1	1	1 使用禁止							
0	1	0	0	0	8192ステート	0.7	8.0	0.91	1.02	1.4	1.6	
		0	0	1	16384ステート	1.3	1.6	1.8	2.0	2.7	3.3	
		0	1	0	32768ステート	2.6	3.3	3.6	4.1	5.5	6.6	
		0	1	1	65536ステート	5.2	6.6	7.3	8.2	10.9	13.1	ms
		1	0	0	131072ステート	10.5	13.1	14.6	16.4	21.8	26.2	
		1	0	1	262144ステート	21.0	26.2	29.1	32.8	43.7	52.4	
		1	1	0	0 1024ステート 0.08 0.10 0.11 0.13		0.17	0.20				
		1	1	1		•	使	用禁止				
1	0	0	0	0	8192ステート	1.3	1.6	1.8	2.0	2.7	3.3	
		0	0	1	16384ステート	2.6	3.3	3.6	4.1	5.5	6.6	
		0	1	0	32768ステート	5.2	6.6	7.3	8.2	10.9	13.1	
		0	1	1	65536ステート	10.5	13.1	14.6	16.4	21.8	26.2	ms
		1	0	0	131072ステート	21.0	26.2	29.1	32.8	43.7	52.4	
		1	0	1	262144ステート	41.9	52.4	58.3	65.5	87.4	104.9	
		1	1	0	1024ステート	0.16	0.20	0.23	0.26	0.34	0.41	
		1	1	1			使	用禁止				
1	1	0	0	0	8192ステート	2.6	3.3	3.6	4.1	5.5	6.6	
		0	0	1	16384ステート	5.2	6.6	7.3	8.2	10.9	13.1	
		0	1	0	32768ステート	10.5	13.1	14.6	16.4	21.8	26.2	
		0	1	1	65536ステート	21.0	26.2	29.1	32.8	43.7	52.4	ms
		1	0	0	131072ステート	41.9	52.4	58.3	65.5	87.4	104.9	
		1	0	1	262144ステート	83.9	104.9	116.5	131.1	174.8	209.7	
		1	1	0	1024ステート 0.33 0.41 0.46 0.51 0.68 0.8							
		1	1	1			使	用禁止				

∶推奨設定時間

20.4.4 ソフトウェアスタンバイモードの応用例

ここでは、NMI 端子の立ち下がりでソフトウェアスタンバイモードに遷移し、NMI 端子の立ち上がりで解除を行う例を、図 20.1 に示します。

SYSCR の NMI エッジ (NMIEG) ビットが 0 にクリアされている (立ち下がりエッジ指定) 状態で NMI 割り込みを受け付けた後、NMIEG ビットを 1 にセットします (立ち上がりエッジ指定)。 SSBY ビットを 1 にセットした後、SLEEP 命令を実行してソフトウェアスタンバイモードに遷移します。

その後、NMI 端子の立ち上がりエッジで、ソフトウェアスタンバイモードが解除されます。




図 20.1 ソフトウェアスタンバイモード時の NMI タイミング (例)

20.4.5 使用上の注意

ソフトウェアスタンバイモードでは、I/O ポートの状態が保持されます。したがって、High レベルを出力している場合、出力電流分の消費電流は低減されません。

20.5 ハードウェアスタンバイモード

20.5.1 ハードウェアスタンバイモードへの遷移

STBY 端子を Low レベルにすると、どの処理状態からでもハードウェアスタンバイモードに遷移します。

ハードウェアスタンバイモードでは、CPU、DMAC、DRAM インタフェース、および 内蔵周辺モジュールの機能が停止するため、消費電力は著しく低減します。内蔵 RAM 以外のすべてのモジュールはリセット状態になりますが、規定の電圧が与えられている 限り、内蔵 RAM のデータは保持されます。I/O ポートは、ハイインピーダンス状態にな ります。

内蔵 RAM のデータを保持するためには、 \overline{STBY} 端子を Low レベルにする前に、SYSCR の RAME ビットを 0 にクリアしてください。

ハードウェアスタンバイモード中には、モード端子 (MD2 ~ MD0) の状態を変化させないでください。

【注】 電源投入時のリセット期間中は、ハードウェアスタンバイモードの設定は行わないでください。

20.5.2 ハードウェアスタンバイモードの解除

ハードウェアスタンバイモードの解除は、 \overline{STBY} 端子と \overline{RES} 端子とで行われます。 \overline{RES} 端子を Low レベルにした状態で、 \overline{STBY} 端子を High レベルにすると、クロックは発振を開始します。このとき、 \overline{RES} 端子は必ずクロックの発振が安定するまで Low レベルに保持してください。 \overline{RES} 端子を High レベルにするとリセット例外処理を経て、プログラム実行状態に遷移します。

20.5.3 ハードウェアスタンバイモードのタイミング

ハードウェアスタンバイモードの各端子のタイミング例を図20.2に示します。

RES 端子を Low レベルにした後、 \overline{STBY} 端子を Low レベルにすると、ハードウェアスタンバイモードに遷移します。解除は、 \overline{STBY} 端子を High レベルにし、クロックの発振安定時間経過後、 \overline{RES} 端子を Low レベルから High レベルにすることにより行われます。




図 20.2 ハードウェアスタンバイモードのタイミング

20.5.4 電源投入時のハードウェアスタンバイモードのタイミング

電源投入時のハードウェアスタンバイモードの各端子のタイミングを図 20.3 に示します。

電源投入時よりハードウェアスタンバイモードに遷移する場合、必ず \overline{STBY} 端子を High レベルにした状態で規定の時間 \overline{RES} 端子を \overline{Low} レベルにし、リセット解除以降に \overline{STBY} 端子を Low レベルにするようにしてください。

なお、ハードウェアスタンバイモード解除については、「20.5.3 ハードウェアスタンバイモードのタイミング」を参照してください。




図20.3 電源投入時のハードウェアスタンバイモードのタイミング

20.6 モジュールスタンバイ機能

20.6.1 モジュールスタンバイタイミング

モジュールスタンバイ機能は、MSTCRH の MSTPH2~0 ビットおよび、MSTCRL の MSTPL7~0 ビットにより、内蔵モジュールのうち SCI2、SCI1、SCI0、DMAC、16 ビットタイマ、8 ビットタイマ、DRAM インタフェース、A/D 変換器を低消費電力状態とは 独立に停止させることができます。MSTCR のビットを 1 にセットすると、MSTCR のライトサイクルの次のバスサイクルの先頭で上記周辺モジュールはスタンバイ状態となり 動作が停止します。

20.6.2 モジュールスタンバイ中のリード/ライト

モジュールスタンバイ中の周辺モジュールのレジスタに対するリード / ライトはできません。リードすると常に H'FF が読み出されます。ライトは無効です。

20.6.3 使用上の注意

モジュールスタンバイ機能を使用する上で以下のことに注意してください。

(1) DMAC の処置

モジュールスタンバイ機能を使用する場合、DMAC はバス権要求が発生しない状態で MSTCR のビットを 1 にセットしてください。バス権要求が発生した状態で MSTCR の ビットが 1 にセットされると、バスアービタの動作が不確定となり誤動作の原因となります。

(2) DRAM インタフェースの処置

DRAM インタフェースに対し、モジュールスタンバイ機能を使用する場合、DRAM 空間は非選択の状態で MSTCR のビットを 1 にセットしてください。

(3) 内蔵周辺モジュールの割り込み

モジュールスタンバイビットをセットする場合、事前に当該モジュールの割り込みを 禁止してください。

モジュールスタンバイ機能によって、スタンバイ状態となった周辺モジュールは割り 込みフラグを含めてレジスタがすべて初期化されます。

(4)端子の状態

モジュールスタンバイ機能によって、停止したモジュールが使用していた端子は、モジュールの機能が失われます。その後の端子状態については端子ごとに異なりますので、詳細は「第8章 I/Oポート」を参照してください。端子の状態が入力から出力に変化する場合には、特に注意が必要です。例えば、SCII をモジュールスタンバイにした場合、受信端子はモジュールスタンバイと同時に受信端子としての機能がなくなりポートとなりますが、ポートの DDR が 1 にセットされていると、端子はデータ出力となり外部 SCI 送信データと衝突する可能性があります。この場合、ポートの DDR を 0 にクリアするなどの対策をとってください。

(5)レジスタの再設定

モジュールスタンバイ機能によって、停止した周辺モジュールのレジスタはすべて初期化されます。このため再動作させる際には、MSTCRのビットを0にクリアした後、レジスタの再設定が必要です。なお MSTCR のビットが1にセットされた状態ではレジスタへのライトはできません。

(6) DMAC による MSTCR のライト禁止

MSTCR は誤動作の防止のため CPU 以外のライトはできません。 したがって DMAC によるリードはできますが、ライトはできません。

20.7 クロック出力禁止機能

MSTCRH の PSTOP ビットにより、 クロックの出力を制御することができます。 PSTOP ビットを 1 にセットすると、 クロックは停止し、 端子はハイインピーダンス になります。

図 20.4 に クロックの発振開始、発振停止のタイミングを示します。PSTOP ビットを 0 にクリアした状態では、 クロックの出力は許可されます。表 20.4 に各処理状態における 端子の状態を示します。




図 20.4 クロック発振開始、発振停止タイミング

表 20.4	各処理状態における	端子の状態
12 20.7	ロだ注が応にいける	対明 」 ひつりへんご

処理状態	PSTOP = 0	PSTOP = 1
ハードウェアスタンバイ	ハイインピーダンス	ハイインピーダンス
ソフトウェアスタンバイ	H固定	ハイインピーダンス
スリープモード	出力	ハイインピーダンス
通常動作状態	出力	ハイインピーダンス

21. 電気的特性

第 21 章 目次

21.1	H8/3069F の雷気的特	性	789
21.1	21.1.1		
	21.1.2	DC 特性	
	21.1.3	AC 特性	
	21.1.4	A/D 変換特性	
	21.1.5	D/A 変換特性	
	21.1.6	フラッシュメモリ特性	798
21.2	動作タイミング		799
	21.2.1	クロックタイミング	799
	21.2.2	制御信号タイミング	800
	21.2.3	バスタイミング	801
	21.2.4	DRAM インタフェースバスタイミング	806
	21.2.5	TPC、I/O ポートタイミング	809
	21.2.6	タイマ入出力タイミング	810
	21.2.7	SCI 入出力タイミング	811
	21.2.8	DMAC タイミング	812

21.1 H8/3069F の電気的特性

21.1.1 絶対最大定格

絶対最大定格を表 21.1 に示します。

表 21.1 絶対最大定格

項目	記号	定格値	単位
電源電圧	V _{cc} *1	- 0.3 ~ + 7.0	V
プログラム電圧 (FWE) *²	V_{in}	- 0.3 ~ V _{CC} + 0.3	V
入力電圧(ポート7以外)*2	V_{in}	- 0.3 ~ V _{CC} + 0.3	V
入力電圧(ポート7)	V_{in}	- 0.3 ~ AV _{cc} + 0.3	V
リファレンス電源電圧	V_{REF}	- 0.3 ~ AV _{cc} + 0.3	V
アナログ電源電圧	AV_{cc}	- 0.3 ~ + 7.0	V
アナログ入力電圧	V_{AN}	- 0.3 ~ AV _{cc} + 0.3	V
動作温度	T _{opr}	通常仕様品: - 20~+75*3	
		広温度範囲仕様品: - 40~ +85* ³	
保存温度	T _{stg}	- 55 ~ + 125	

【使用上の注意】

絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。

- 【注】 *1 V_{CL}端子には電源電圧を印加しないでください。GND との間に外付けコンデンサを接続してください。
 - *2 いずれの端子にも絶対に 12V を印加しないでください。 12V を印加した場合、LSI の永久破壊となります。
 - *3 フラッシュメモリの書き込み / 消去時の動作温度範囲は、 T_a = 0 ~ + 75 (一般仕様)、 T_a = 0 ~ + 85 (広温度範囲仕様)です。

21.1.2 DC 特性

DC 特性を表 21.2 に示します。また、出力許容電流値を表 21.3 に示します。

表 21.2 DC 特性

条件: $V_{cc} = AV_{cc} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{cc}^{*1}$ 、 $V_{ss} = AV_{ss} = 0V^{*1}$ $T_a = -20 \sim +75$ (一般仕様)、 $T_a = -40 \sim +85$ (広温度範囲仕様) [書き込み / 消去時の条件: $T_a = 0 \sim +75$ (一般仕様)、 $T_a = 0 \sim +85$ (広温度範囲仕様)]

項目		(// // // // // // // // // // // // //								
ドリガ入力 電圧 PortA V _T * - V _T * 0.4 - V _{CC} × 0.7 V _{CC} * 0.7 V _{CC} × 0.7 V _{CC} * 0.8 V 入力 High L へル電圧 Port7 Port1 - Port6, P83, P84, P96 - P95, PortB V _H V _{CC} × 0.7 - V _{CC} * 0.3 V _{CC} * 0.0 V V _{CC} * 0.7 V V _{CC} * 0.0 V V _{CC} * 0.0 V A力 Low L へル電圧 Port1 - Port7, P85, P84, P96 - P95, PortB V _{IL} V _{IL} Port1 - Port7, P85, P84, P96 - P95, PortB - 0.3 V _{IL} Port1 - Port7, P85, P84, P96 - P95, PortB - 0.3 V _{IL} Port1 - Port6, Port9, Port9 - 0.3 V _{IL} Port1 - Port6, Port9 - 0.4 V _{IL} Port1 - Port6, Port9 - 0.3 V _{IL} Port1 - Port6, Port2 - 0.5 V _{IL} Port1 - Port6, Port9 - 0.3 V _{IL} Port1 - Port6, Port9 - 0.3 V _{IL} Port1 - Port6, Port9 - 0.3 V _{IL} Port1 - Port6, Port9 - 0.5 V _{IL}	-	項目	記号	min	typ	max	単位	測定条件		
電圧	l .	P8 ₀ ~ P8 ₂ ,		1.0	-	-	V			
入力 High	トリガ入力	PortA	V _T ⁺	-	-	$V_{CC} \times 0.7$				
レベル電圧	電圧		V _T + - V _T -	0.4	_	-				
MD ₂ FWE EXTAL Port7 Port1 - Port6, P8 ₃ , P8 ₄ , P9 ₀ - P9 ₅ , Port8 A力 Low レベル電圧 FWE、MD ₀ - MD ₂ Port1 - Port7, P8 ₃ , P8 ₄ , P9 ₀ - P9 ₅ , Port8 Port1 - Port7, P8 ₃ , P8 ₄ , P9 ₀ - P9 ₅ , Port8 Port1 - Port7, P8 ₃ , P8 ₄ , P9 ₀ - P9 ₅ , Port8 Port1 - Port7, P8 ₃ , P8 ₄ , P9 ₀ - P9 ₅ , Port8 Port1 - Port7, P8 ₃ , P8 ₄ , P9 ₀ - P9 ₅ , Port8 Port1 - Port7, P8 ₃ , P8 ₄ , P9 ₀ - P9 ₅ , Port8 Port1 - 2.5 Port1 - Port6, MD ₀ - Port7 Port7 Port8 Port8 - Port8 Port8 - Port8 Port9 Port7 Port8 Po	入力 High	STBY, RES,	V_{IH}	V _{CC} - 0.7	-	V _{CC} + 0.3	V			
EXTAL Port7 Port1 - Port6, P83, P84, P96 - P95, PortB Port7 Port7 Port6, P83, P84, P96 - P95, PortB Port7 Port6, P83, P84, P96 - P95, PortB Port7 Port6, P83, P84, P96 - P95, PortB Port1 - Port7, P83, P84, P96 - P95, PortB Port1, 2, 5 Port1 - Port7, Port7 Port1, 2, 5 Port7 Port8 - Port8 Institute Port1, 2, 5 Port1 - Port6, Port8 - Port8 Port8 - Port9 Po	レベル電圧	NMI、MD ₀ ~								
Port7		MD ₂ , FWE								
Port1 ~ Port6, P8 ₃ , P8 ₄ , P9 ₀ ~ P9 ₉ , PortB		EXTAL		$V_{CC} \times 0.7$	_	V _{CC} + 0.3				
P83、P84、P90		Port7		2.0	_	AV _{CC} + 0.3				
スカ Low		Port1 ~ Port6、		2.0	-	V _{CC} + 0.3				
入力 Low レベル電圧		P8 ₃ , P8 ₄ , P9 ₀								
レベル電圧		~ P9 ₅ 、 PortB								
MD2	入力 Low	STBY, RES,	$V_{\rm IL}$	- 0.3	-	0.5	V			
NMI、EXTAL、	レベル電圧	FWE、MD ₀ ~								
Port1 ~ Port7、		MD ₂								
P83、P84、P90		NMI、 EXTAL、		- 0.3	-	0.8				
出力 High レベル電圧 全出力端子 V _{OH} V _{CC} - 0.5 - - V I _{OH} = -200 µ A I _{OH} = -1mA 出力 Low レベル電圧 全出力端子 V _{OL} - - 0.4 V I _{OL} = 1.6mA レベル電圧 Port1、2、5 - - 1.0 V _I = 1.6mA 人力リーク STBY、RES、NMI、FWE、MD ₀ ~ MD ₂ Port7 - - 1.0 µ A V _{In} = 0.5V ~ V _{CC} - 0.5V スリーステートリーク電流 Port1 ~ Port6、Port8 ~ PortB I _{TSI} - - 1.0 µ A V _{In} = 0.5V ~ V _{CC} - 0.5V スカフルアップ MOS電流 Port2、4、5 - I _p 50 - 360 µ A V _{In} = 0V NMI - - 80 pF V _{In} = 0V、f = f _{min} 、Ta = 25 NMI NMI、FWE 以外 - - - 80 pF V _{In} = 0V、f = f _{min} 、Ta = 25		1								
レベル電圧 3.5 - - I _{OH} = -1mA 出力 Low レベル電圧 Port1、2、5 - - 0.4 V I _{OL} = 1.6mA 人力リーク電流 STBY、RES、NMI、FWE、MD ₀ ~ MD ₂ Port7 - - 1.0 μ A V _{in} = 0.5V ~ V _{CC} - 0.5V スリーステートリーク電流 Port1 ~ Port6、Port8 PortB I _{TSI} - - 1.0 μ A V _{in} = 0.5V ~ V _{CC} - 0.5V プルアップ MOS電流 Port2、4、5 - I _p 50 - 360 μ A V _{in} = 0.5V ~ V _{CC} - 0.5V 入力容量 FWE NMI - - 80 pF V _{in} = 0V、 f = f _{min} 、 Ta = 25 NMI、FWE 以外 - - - 15 Ta = 25		-								
出力 Low	出力 High	全出力端子	V_{OH}	V _{CC} - 0.5	-	-	V			
レベル電圧 Port1、2、5	レベル電圧			3.5	-	-		I _{OH} = - 1mA		
入力リーク 電流 $NMI \setminus FWE \setminus MD_0 \sim MD_2$ $Port7$ $-$ 1.0 $PA \setminus V_{in} = 0.5V \sim V_{CC} - 0.5V$ $V_{in} = 0.5V \sim V_{CC} - 0.5V$ $V_{in} = 0.5V \sim AV_{CC} - 0.5V$ $V_{in} = 0.5V \sim V_{CC} - 0.5V$ $V_{in} = 0.5V \sim V_{in} \sim V_{$	出力 Low	全出力端子	V_{OL}	-	-	0.4	V	I _{OL} = 1.6mA		
電流 NMI、FWE、 MD ₀ ~ MD ₂ Port7 1.0 V _{in} = 0.5V ~ AV _{CC} - 0.5V AJ - 2.5V AJ -	レベル電圧	Port1、2、5		-	-	1.0		I _{OL} = 10mA		
MD ₀ ~ MD ₂	入力リーク	STBY, RES,	l _{in}	-	-	1.0	μΑ	$V_{in} = 0.5 V \sim V_{CC} - 0.5 V$		
Port7	電流	NMI、FWE、								
スリーステ ートリーク 電流 Port1 ~ Port6、 Port8 ~ PortB I _{TSI} - - 1.0 μ A V _{in} = 0.5V ~ V _{CC} - 0.5V 入力 プルアップ MOS 電流 Port2、4、5 - I _p 50 - 360 μ A V _{in} = 0V 入力容量 NMI NMI、FWE 以外 C _{in} NMI、FWE 以外 - - 80 pF V _{in} = 0V、 f = f _{min} 、 Ta = 25		$MD_0 \sim MD_2$								
ートリーク 電流 入力		Port7		-	-	1.0				
電流	スリーステ	Port1 ~ Port6、	I _{TSI}	-	-	1.0	μΑ	$V_{in} = 0.5 V \sim V_{CC} - 0.5 V$		
入力 プルアップ MOS 電流 入力容量 FWE C _{in} 80 pF V _{in} = 0V MMI FWE 以外 15 Ta = 25	ートリーク	Port8 ~ PortB								
プルアップ MOS 電流	電流									
MOS 電流 FWE C _{in} - - 80 pF V _{in} = 0V、 NMI - - 50 NMI、FWE 以外 - - 15 Ta = 25		Port2、4、5	- I _p	50	-	360	μΑ	V _{in} = 0V		
入力容量 FWE C _{in} - - 80 pF V _{in} = 0V、f = f _{min} 、Ta = 25 NMI、FWE 以外 - - 15 Ta = 25										
NMI 50	-									
NMI、FWE 以外 15 Ta = 25	入力容量	FWE	C_{in}	-	-	80	pF	$V_{in} = 0V$		
		NMI		-	_	50		f = f _{min}		
の全入力端子		NMI、FWE 以外		-	-	15		Ta = 25		
		の全入力端子								

	項目	記号	min	typ	max	単位	測定条件
消費電流	通常動作時	I _{cc}	-	24 (5.0V)	36	mA	f = 25MHz
	スリープ時		-	20 (5.0V)	33		f = 25MHz
	モジュールスタ		-	15 (5.0V)	25		f = 25MHz
	ンバイ時						
	スタンバイ時		-	25 (5.0V)	90	μΑ	Ta 50
			-	-	120		50 < Ta
	フラッシュメモ		-	34 (5.0V)	46	mA	f = 25MHz
	リ書き込み /						
	消去時*4						
アナログ	A/D 変換中	AI_CC	-	0.9	1.5	mA	
電源電流	A/D、D/A 变換中		-	0.9	1.5		
	A/D、D/A		-	0.05	5	μΑ	Ta 50
	変換待機中			(5.0V)			DASTE = 0 時
			-	-	15		50 < Ta
							DASTE = 0 時
リファレン	A/D 変換中	AI_CC	-	0.45	8.0	mA	
ス電源電流	A/D、D/A 変換中		-	1.8	3.0		
	A/D、D/A		-	0.05	5.0	μА	DASTE = 0 時
	変換待機中						
RAM スタン		V_{RAM}	3.0	-	-	V	
バイ電圧							

- 【注】 *1 A/D 変換器未使用時に AV_{cc} 、 V_{REF} 、 AV_{SS} 端子を開放しないでください。 $AV_{cc},\ V_{REF}$ 端子は V_{cc} に、 AV_{SS} 端子は V_{SS} にそれぞれ接続してください。
 - *2 消費電流値は、 V_H min = V_{CC} 0.5V、 V_L max = 0.5V の条件下で、すべての出力端子を無負荷状態にして、さらに内蔵プルアップ MOS をオフ状態にした場合の値です。
 - *3 I_{cc} max. (通常動作時) = 15 [mA] + 0.15 [mA/ (MHz \times V)] \times $V_{cc} \times$ f I_{cc} max. (スリープ時) = 15 [mA] + 0.13 [mA/ (MHz \times V)] \times $V_{cc} \times$ f I_{cc} max. (スリープ + モジュールスタンバイ時)

= 15 [mA] + 0.07 [mA/ (MHz \times V)] \times V_{cc} \times f

また、消費電流の typ 値は参考値です。

*4 通常動作+書き込み/消去動作の消費電流の合計値です。

表 21.3 出力許容電流値

条件: $V_{CC} = AV_{CC} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、

T_a = -20~+75 (一般仕樣)、 T_a = -40~+85 (広温度範囲仕樣)

	項目	記号	min	typ	max	単位
出力 Low レベル許容電流	ポート1、2、5	I _{oL}	-	-	10	mA
(1端子当たり)	上記以外の出力端子		-	_	2.0	
出力 Low レベル許容電流	ポート 1、2、5、20 端子の総和	I _{oL}	-	_	80	mA
(総和)	上記を含む、全出力端子の総和		-	-	120	
出力 High レベル許容電流	全出力端子	 -I _{OH}	-	_	2.0	mA
(1端子当たり)						
出力 High レベル許容電流	全出力端子の総和	- I _{он}	-	_	40	mA
(総和)						

- 【注】 1. LSI の信頼性を確保するため、出力電流値は、表 21.3 の値を超えないようにしてください。
 - 2. ダーリントントランジスタや、LED を直接駆動する場合には、図 21.1、図 21.2 に示すように、出力に必ず電流制限抵抗を挿入してください。




図 21.1 ダーリントントランジスタ駆動回路例




図 21.2 LED 回路例

21.1.3 AC 特性

表 21.4 にクロックタイミング、表 21.5 に制御信号タイミング、表 21.6 にバスタイミングを示します。

また、表21.7に内蔵周辺モジュールタイミングを示します。

表 21.4 クロックタイミング

条件: T_a = -20~ +75 (一般仕樣)、 T_a = -40~ +85 (広温度範囲仕樣) V_{CC} = AV_{CC} = 5.0V ± 10%、 V_{REF} = 4.5~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、

fmax = 25MHz

項目	記号	min	max	単位	測定 条件
クロックサイクル時間	t _{cyc}	40	100	ns	図 21.7
クロックパルス幅(Low)	t _{CL}	10	-	ns	
クロックパルス幅(High)	t _{cH}	10	-	ns	
クロック立ち上がり時間	t _{Cr}	-	10	ns	
クロック立ち下がり時間	t _{Cf}	-	10	ns	
リセット発振安定時間	t _{osc1}	20	-	ms	図 21.4
ソフトウェアスタンバイ 発振安定時間	t _{osc2}	7	-	ms	図 20.1

表 21.5 制御信号タイミング

条件: T_a = -20~ +75 (一般仕樣)、 T_a = -40~ +85 (広温度範囲仕樣) V_{CC} = AV_{CC} = 5.0V ± 10%、 V_{REF} = 4.5~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、

項目	記号	min	max	単位	測定
					条件
RES セットアップ時間	t _{RESS}	150	-	ns	図 21.5
RES パルス幅	t _{RESW}	20	-	t _{cyc}	
モードプログラミング	t _{MDS}	200	-	ns	
セットアップ時間					
NMI、IRQ セットアップ時間	t _{NMIS}	150	-	ns	図 21.6
NMI、IRQ ホールド時間	t _{NMIH}	10	-	ns	
NMI、IRQ パルス幅	t _{NMIW}	200	-	ns	

表 21.6 バスタイミング

条件: T_a = -20~+75 (一般仕樣)、 T_a = -40~+85 (広温度範囲仕樣) V_{CC} = AV_{CC} = 5.0V ± 10%、 V_{REF} = 4.5 ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、

fmax = 25MHz

項目	記号	min	max	単位	測定条件
アドレス遅延時間	t _{AD}	-	25	ns	図21.7、
アドレスホールド時間	t _{AH}	0.5t _{ovc} - 20	-	ns	図21.8、
リードストローブ遅延時間	t _{RSD}	-	25	ns	図21.10、
アドレスストローブ遅延時間	t _{ASD}	-	25	ns	図21.11、
ライトストローブ遅延時間	t _{wsp}	-	25	ns	図 21.13
ストローブ遅延時間	t _{sD}	-	25	ns	
ライトストローブパルス幅1	t _{wsw1}	1.0t _{cyc} - 25	-	ns	1
ライトストローブパルス幅2	t _{wsw2}	1.5t _{cyc} - 25	-	ns]
アドレスセットアップ時間 1	t _{AS1}	0.5t _{cyc} - 20	-	ns	
アドレスセットアップ時間2	t _{AS2}	1.0t _{cyc} - 20	-	ns	
リードデータセットアップ時間	t _{RDS}	25	-	ns	
リードデータホールド時間	t _{RDH}	0	-	ns	
ライトデータ遅延時間	t _{wdd}	-	35	ns	
ライトデータセットアップ時間1	t _{WDS1}	1.0t _{cyc} - 30	-	ns	
ライトデータセットアップ時間2	t _{WDS2}	2.0t _{cyc} - 30	-	ns	
ライトデータホールド時間	t _{wDH}	0.5t _{cyc} - 15	-	ns	
リードデータアクセス時間1	t _{ACC1}	-	2.0t _{cyc} - 45	ns	
リードデータアクセス時間2	t _{ACC2}	-	3.0t _{cyc} - 45	ns	
リードデータアクセス時間3	t _{ACC3}	-	1.5t _{cyc} - 45	ns	
リードデータアクセス時間4	t _{ACC4}	-	2.5t _{cyc} - 45	ns	
プリチャージ時間1	t _{PCH1}	1.0t _{cyc} - 20	-	ns	
プリチャージ時間2	t _{PCH2}	0.5t _{cyc} - 20	-	ns	
ウェイトセットアップ時間	t _{wrs}	25	-	ns	図 21.9
ウェイトホールド時間	t _{wrn}	5 25	-	ns	
バスリクエストセットアップ時間	t _{BRQS}		-	ns	図 21.12
バスアクノリッジ遅延時間1	t _{BACD1}	-	30 30	ns	
バスアクノリッジ遅延時間2	t _{BACD2}	-	30	ns	1
バスフローティング時間	t _{BZD}	1.5t _{cyc} - 25	-	ns	図 21.13
RAS プリチャージ時間	t _{CP}			ns	M21.13
CAS プリチャージ時間		0.5t _{cyc} - 15	-		~
ロウアドレスホールド時間	t _{rah}	0.5t _{cyc} - 15	25	ns	図 21.15
RAS遅延時間 1	t _{RAD1}	-			_
RAS遲延時間2	t _{RAD2}	•	30	ns	
CAS遅延時間1	t _{CASD1}	-	25	ns	
CAS遅延時間2	t _{CASD2}	-	25	ns	
WE 遅延時間	t _{wcd}	-	25	ns	
CAS パルス幅 1	t _{CAS1}	1.5t _{cyc} - 20	-	ns	
CASパルス幅 2	t _{CAS2}	1.0t _{cyc} - 20	-	ns	
CASパルス幅3	t _{CAS3}	1.0t _{cyc} - 20	-	ns	1
 RAS アクセス時間	t _{RAC}	-	2.5t _{cyc} - 40	ns	1
アドレスアクセス時間	t _{AA}	-	2.0t _{cyc} - 50	ns	1
CAS アクセス時間	t _{cac}	-	1.5t _{cyc} - 50	ns	1
WE セットアップ時間	t _{wcs}	0.5t _{cyc} - 20	-	ns	
WE ホールド時間	t _{wch}	0.5t _{cyc} - 15	-	ns	1
<u>マン・アンドラリョー</u> ライトデータセットアップ時間	t _{wDS}	0.5t _{cyc} - 20	-	ns	1
フィーク	t _{wDH}	0.5t _{cyc} - 15	-	ns	1
WE フィドナータホールド時間 CAS セットアップ時間 1	t _{CSR1}	0.5t _{cyc} - 20	-	ns	1
	t _{CSR2}	0.5t _{ove} - 15	-	ns	-
CAS セットアップ時間 2	+				1
CASホールド時間	t _{CHR}	0.5t _{cyc} - 15	-	ns	
RASパルス幅	t _{RAS}	1.5t _{cyc} - 15	-	ns	

[注] RD ストローブの立ち上がりに対するアドレスのホールドを確保するためには、アドレス更新モード 2 を使用してください。詳細は「6.3.5 アドレス出力方式」を参照してください。

表 21.7 内蔵周辺モジュールタイミング

条件: T_a = -20~+75 (一般仕樣)、 T_a = -40~+85 (広温度範囲仕樣) V_{CC} = AV_{CC} = 5.0V ± 10%、 V_{REF} = 4.5 ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、

	IIIIax – ZJIVII IZ						
Module	項目		記号	min	max	単位	測定条件
Port/TPC	出力データ遅延時間 入力データセットアップ時間		t _{PWD}	-	50	ns	図21.16
			t _{PRS}	50	-	ns	
	入力データホールド時間		t _{PRH}	50	-	ns	
16 ビット	タイマ出力遅延時間		t _{TOCD}	-	50	ns	図 21.17
タイマ	タイマ入力セットアップ	時間	t _{TICS}	50	-	ns	
	タイマクロック入力セッ	トアップ時間	t _{TCKS}	50	-	ns	図 21.18
	タイマクロック	単エッジ	t _{TCKWH}	1.5	-	t _{cyc}	
	パルス幅	両エッジ	t _{TCKWL}	2.5	-	t _{cyc}	
8ビット	タイマ出力遅延時間		t _{TOCD}	-	50	ns	図 21.17
タイマ	タイマ入力セットアップ	時間	t _{TICS}	50	-	ns	
	タイマクロック入力セッ	トアップ時間	t _{TCKS}	50	-	ns	図 21.18
	タイマクロック	単エッジ	t _{TCKWH}	1.5	-	t _{cyc}	
	パルス幅	両エッジ	t _{TCKWL}	2.5	-	t _{cyc}	
SCI	入力クロック	調步同期	t _{Scyc}	4	-	t _{cyc}	図21.19
	サイクル	クロック同期		6	-		
	入力クロック立ち上がり	時間	t _{SCKr}	-	1.5	t _{cyc}	
	入力クロック立ち下がり	時間	t _{SCKf}	-	1.5	t _{cyc}	
	入力クロックパルス幅		t _{SCKW}	0.4	0.6	t _{Scyc}	
	送信データ遅延時間		t _{TXD}	-	100	ns	図 21.20
	受信データセットアップ 同期)	時間(クロック	t _{RXS}	100	-	ns	
	受信データホールド 時間 (クロック同期)	クロック入力	t _{RXH}	100	-	ns	
		クロック出力		0	-		
DMAC	DREQ セットアップ時間		t _{DRQS}	25	-	ns	図 21.23
	DREQ ホールド時間			10	-	ns	
	TEND 遅延時間 1		t _{DRQH}	-	50	ns	図
							21.21、
	TEND 遅延時間 2		t _{TED2}	-	50	ns	図21.22




図 21.3 出力負荷回路

21.1.4 A/D 变換特性

A/D 変換特性を表 21.8 に示します。

表 21.8 A/D 変換特性

条件: $T_a = -20 \sim +75$ (一般仕様)、 $T_a = -40 \sim +85$ (広温度範囲仕様) $V_{CC} = AV_{CC} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5 \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、

	項目		min	typ	max	単位
変換時間:	分解能		10	10	10	bit
134	変換時間 (単一モ	ニード)	-	-	134	t _{cyc}
ステート	アナログ入力容量	<u> </u>	-	-	20	pF
	許容信号源	13MHz	-	-	10	k
	インピーダンス	> 13MHz	-	-	5	
	非直線性誤差		-	-	± 3.5	LSB
	オフセット誤差		-	-	± 3.5	LSB
	フルスケール誤差		-	-	± 3.5	LSB
	量子化誤差		-	-	± 0.5	LSB
	絶対精度		-	-	± 4.0	LSB
変換時間:	分解能		10	10	10	bit
70	変換時間 (単一モ	Eード)	-	-	70	t _{cyc}
ステート	アナログ入力容量		-	-	20	pF
	許容信号源	13MHz	-	-	5	k
	インピーダンス	> 13MHz	-	-	3	
	非直線性誤差		-	-	± 7.5	LSB
	オフセット誤差	<u> </u>	-	-	± 7.5	LSB
	フルスケール誤差	<u> </u>	-	-	± 7.5	LSB
	量子化誤差		-	-	± 0.5	LSB
	絶対精度		-	-	± 8.0	LSB

21.1.5 D/A 变換特性

D/A 変換特性を表 21.9 に示します。

表 21.9 D/A 变换特性

条件: $T_a = -20 \sim +75$ (一般仕様)、 $T_a = -40 \sim +85$ (広温度範囲仕様) $V_{CC} = AV_{CC} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5 \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、

項目	min	typ	max	単位	測定条件
分解能	8	8	8	bit	
変換時間	-	-	10	μs	負荷容量 20pF
(センタリング時間)					
絶対精度	-	± 1.5	± 2.0	LSB	負荷抵抗 2M
	-	-	± 1.5		負荷抵抗 4M

21.1.6 フラッシュメモリ特性

表 21.10 にフラッシュメモリ特性を示します。

表 21.10 フラッシュメモリ特性 (1)

条件: $V_{CC} = AV_{CC} = 4.5 \sim 5.5V$ 、 $V_{SS} = AV_{SS} = 0V$

T_a=0~+75(書き込み/消去時の動作温度範囲:一般仕様)

T_a=0~+85(書き込み/消去時の動作温度範囲:広温度範囲仕様)

a			-/3 /111			- 1631
項目	記号	min.	typ.	max.	単位	特記
書き込み時間*1、*2、*4	t _P	-	3	30	ms/128 バイト	
消去時間* ^{1、*2、*4}	t _E	-	80	800	ms/4k バイト	
					ブロック	
		_	500	5000	ms/32k バイト	
					ブロック	
		-	1000	10000	ms/64k バイト	
					ブロック	
書き込み時間(総和)* ^{1、*2、*4}	t _P	-	10	30	s/512k バイト	Ta=25 、all"0"時
消去時間 (総和) * ^{1、*2、*4}	t _E	_	10	30	s/512k バイト	Ta=25
書き込み、消去時間(総和)* ^{1、*2、} * ⁴	t _{PE}	-	20	60	s/512k バイト	Ta=25
書き換え回数	N_{WEC}	100* ³	-	-	回	
データ保持時間*4	t _{DRP}	10	_	-	年	

【注】 *1 書き込み、消去時間はデータに依存します。

- *2 書き込み、消去時間にはデータ転送時間は含みません。
- *3 書き換え後のすべての特性を保証する min. 回数です。(保証は1~min. 値の範囲です。)
- *4 書き換えが min. 値を含む仕様範囲内で行われたときの特性です。

21.2 動作タイミング

動作タイミングを以下に示します。

21.2.1 クロックタイミング

クロックタイミングを以下に示します。

(1)発振安定時間タイミング

図 21.4 に発振安定時間タイミングを示します。




図 21.4 発振安定時間タイミング

21.2.2 制御信号タイミング

制御信号タイミングを以下に示します。

- (1) リセット入力タイミング 図 21.5 にリセット入力タイミングを示します。
- (2) 割り込み入力タイミング 図 21.6 に NMI、 $\overline{IRQ}_5 \sim \overline{IRQ}_0$ 割り込み入力タイミングを示します。




図 21.5 リセット入力タイミング




図 21.6 割り込み入力タイミング

21.2.3 バスタイミング

バスタイミングを以下に示します。

- (1)基本バスタイミング / 2 ステートアクセス 図 21.7 に外部 2 ステートアクセス時の動作タイミングを示します。
- (2)基本バスタイミング/3ステートアクセス 図21.8に外部3ステートアクセス時の動作タイミングを示します。
- (3)基本バスタイミング / 3 ステートアクセス 1 ウェイト 図 21.9 に外部 3 ステートアクセスで 1 ウェイトを挿入したときの動作タイミングを示します。
- (4) バースト ROM アクセスタイミング / バーストサイクル 2 ステート 図 21.10 にバーストサイクル 2 ステート時の動作タイミングを示します。
- (5) バースト ROM アクセスタイミング / バーストサイクル 3 ステート 図 21.11 にバーストサイクル 3 ステート時の動作タイミングを示します。
- (6)バスリリースモードタイミング図 21.12 にバスリリースモードタイミングを示します。




図 21.7 基本バスタイミング / 2 ステートアクセス




図 21.8 基本バスタイミング / 3 ステートアクセス




図 21.9 基本バスタイミング / 3 ステートアクセス 1 ウェイト




図 21.10 バースト ROM アクセスタイミング (バーストサイクル 2 ステート)




図 21.11 バースト ROM アクセスタイミング (バーストサイクル 3 ステート)




図 21.12 バスリリースモードタイミング

21.2.4 DRAM インタフェースバスタイミング

DRAM インタフェースバスタイミングを示します。

- (1) DRAM バスタイミング / リード / ライト時図 21.13 にリード / ライト時のタイミングを示します。
- (2) DRAM バスタイミング / CAS ビフォア RAS リフレッシュ 図 21.14に CAS ビフォア RAS リフレッシュ時のタイミングを示します。
- (3) DRAM バスタイミング / セルフリフレッシュ 図 21.15 にセルフリフレッシュ時のタイミングを示します。




図 21.13 DRAM バスタイミング (リード / ライト時)




図 21.14 DRAM バスタイミング (CAS ビフォア RAS リフレッシュ)




図 21.15 DRAM バスタイミング (セルフリフレッシュ)

21.2.5 TPC、I/O ポートタイミング

図 21.16 に TPC、I/O ポートの入出力タイミングを示します。




図 21.16 TPC、I/Oポート入出力タイミング

21.2.6 タイマ入出力タイミング

16ビットタイマ、8ビットタイマの各タイミングを以下に示します。

- (1) タイマ入出力タイミング 図 21.17 にタイマ入出力タイミングを示します。
- (2) タイマ外部クロック入力タイミング 図 21.18 にタイマ外部クロック入力タイミングを示します。




図 21.17 タイマ入出力タイミング




図 21.18 タイマ外部クロック入力タイミング

21.2.7 SCI 入出力タイミング

SCI の各タイミングを以下に示します。

- (1) SCI 入力クロックタイミング図 21.19 に SCI 入力クロックタイミングを示します。
- (2) SCI 入出力タイミング(クロック同期式モード) 図 21.20 にクロック同期式モード時の SCI 入出力タイミングを示します。




図 21.19 SCI 入力クロックタイミング




図 21.20 クロック同期式モード時の SCI 入出力タイミング

21.2.8 DMAC タイミング

DMAC の各タイミングを以下に示します。

- (1) DMAC、TEND 出力タイミング / 2 ステートアクセスDMAC、TEND 出力タイミング / 2 ステートアクセスを図 21.21 に示します。
- (2) DMAC、TEND 出力タイミング / 3 ステートアクセスDMAC、TEND 出力タイミング / 3 ステートアクセスを図 21.22 に示します。
- (3) DMAC、DREQ 入力タイミング DMAC、DREQ 入力タイミングを図 21.23 に示します。




図 21.21 DMAC、TEND 出力タイミング / 2 ステートアクセス




図 21.22 DMAC、TEND 出力タイミング / 3 ステートアクセス




図 21.23 DMAC、DREQ 入力タイミング

付録

付録 目次

A.	命令		815
	A.1	命令一覧	815
	A.2	オペレーションコードマップ	830
	A.3	命令実行ステート数	833
B.	内部 I/O レジスター	-覧	844
	B.1	アドレス一覧(EMC ビット=1 のとき)	844
	B.2	アドレス一覧(EMC ビット= 0 のとき)	857
	B.3	機能一覧	868
C.	I/O ポートブロック	図	963
	C.1	ポート1ブロック図	963
	C.2	ポート2ブロック図	964
	C.3	ポート3ブロック図	965
	C.4	ポート4ブロック図	966
	C.5	ポート 5 ブロック図	967
	C.6	ポート6ブロック図	968
	C.7	ポート7ブロック図	975
	C.8	ポート 8 ブロック図	976
	C.9	ポート9ブロック図	981
	C.10	ポート A ブロック図	987
	C.11	ポート B ブロック図	990
D.	端子状態		998
	D.1	各処理状態におけるポートの状態	998
	D.2	リセット時の端子状態	1005
E.	ハードウェアスタン	ンバイモード遷移 / 復帰時のタイミングについて	1009
F.	型名一覧		1010
G.	外形寸法図		1011

H.	H8/300H シリーズ製品	品仕様比較	1012
	H.1	H8/3069F、H8/3067、H8/3062 シリーズとH8/3048 シリーズ、H8/3007、	
		H8/3006 と H8/3002 の相違点	1012
	H.2	100 ピンパッケージ品の端子機能比較 (FP-100B、TFP-100B の場合)	1014

A. 命令

A.1 命令一覧

《オペレーションの記号》

記号	内容
Rd	デスティネーション側の汎用レジスタ
Rs	ソース側の汎用レジスタ
Rn	汎用レジスタ
ERd	デスティネーション側の汎用レジスタ(アドレスレジスタまたは 32 ビットレジスタ)
ERs	ソース側の汎用レジスタ(アドレスレジスタまたは 32 ビットレジスタ)
ERn	汎用レジスタ(32 ビットレジスタ)
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
PC	プログラムカウンタ
SP	スタックポインタ
CCR	コンディションコードレジスタ
N	CCR の N(ネガティブ)フラグ
Z	CCRのZ(ゼロ)フラグ
V	CCR の V(オーバフロー)フラグ
С	CCRのC(キャリ)フラグ
disp	ディスプレースメント
	左辺のオペランドから右辺のオペランドへの転送、または左辺の状態から右辺の状態への遷移
+	両辺のオペランドを加算
-	左辺のオペランドから右辺のオペランドを減算
×	両辺のオペランドを乗算
÷	左辺のオペランドを右辺のオペランドで除算
	両辺のオペランドの論理積
	両辺のオペランドの論理和
⊕	両辺のオペランドの排他的論理和
~	反転論理(論理的補数)
() <>	オペランドの内容

《コンディションコードの記号》

記号	内容
\$	実行結果に従って変化することを表します。
*	不確定であることを表します(値を保証しません)。
0	常に 0 にクリアされることを表します。
1	常に1にセットされることを表します。
-	実行結果に影響を受けないことを表します。
	条件によって異なります。注意事項を参照してください。

表 A.1 命令セット一覧

(1) データ転送命令

	=-	⊅ ⁄			1	エ フ ブ	シング	アドレッシングモード/命令長(バイト)	X ()	7		\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \		コンディションコー	 	l i	Ĺ	2	実行び数*1
		Ϋ́-	**	æ	n @ERn		@(d, ERn)	@-ERn/@ERn+	@ aa	@(d, PC)	@@aa		\ T	エ	z	7	>	S	
MOV	MOV.B #xx:8, Rd	В	2									#xx:8 Rd8			+	+	0		2
	MOV.B Rs, Rd	В		2								Rs8 Rd8			*	*	0		2
	MOV.B @ERs, Rd	В			2							@ERs Rd8			++	*	0		4
	MOV.B @(d:16, ERs), Rd	В					4					@(d:16, ERs) Rd8			↔	*	0		9
	MOV.B @(d:24, ERs), Rd	В					8					@(d:24, ERs) Rd8			**	*	0		10
	MOV.B @ERs+, Rd	Ω						2				@ERs Rd8, ERs32+1	1 ERs32		↔	*	0		9
	MOV.B @aa:8, Rd	В							2			@aa:8 Rd8			**	*	0		4
	MOV.B @aa:16, Rd	В							4			@aa:16 Rd8			↔	++	0		9
	MOV.B @aa:24, Rd	В							9			@aa:24 Rd8			*	*	0		8
	MOV.B Rs, @ERd	В			2							Rs8 @ERd			*	*	0		4
	MOV.B Rs, @(d:16, ERd)	(B					4					Rs8 @(d:16, ERd)			**	*	0		9
	MOV.B Rs, @(d:24, ERd)	B (8					Rs8 @(d:24, ERd)			**	+	0		10
	MOV.B Rs, @-ERd	ω						2				ERd32-1 ERd32, Rs8	8 @ERd		*	↔	0		9
	MOV.B Rs, @aa:8	ω							2			Rs8 @aa:8			**	↔	0		4
	MOV.B Rs, @aa:16	В							4			Rs8 @aa:16			**	↔	0		9
	MOV.B Rs, @aa:24	Ω							9			Rs8 @aa:24			+	↔	0		80
	MOV.W #xx:16, Rd	8	4									#xx:16 Rd16			+	↔	0		4
	MOV.W Rs, Rd	≯		2								Rs16 Rd16			*	↔	0		2
	MOV.W @ERs, Rd	8			2							@ERs Rd16			+	+	0		4
	MOV.W @(d:16, ERs), Rd	≥ o					4					@(d:16, ERs) Rd16			↔	↔	0		9
	MOV.W @(d:24, ERs), Rd	γ					8					@(d:24, ERs) Rd16			+	↔	0		10
	MOV.W @ERs+, Rd	≥						2				@ERs Rd16, ERs32+2	+2 @ERd32		*	↔	0		9
	MOV.W @aa:16, Rd	≥							4			@aa:16 Rd16			*	↔	0		9
	MOV.W @aa:24, Rd	≥		\dashv					9			@aa:24 Rd16			*	↔	0	\neg	80

		サイ			F	レッシング	アドレッシングモード/命令長(バイト)	Ĭ.) ≅	7 7		_	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	ц	コンディションコード	ш У	I I	実行び-+数*1
		·K	XX#	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@ @ aa		\T \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	_	z	Z	C \	/-ረዜ
MOV	MOV.W Rs, @ERd	≥			2						Rs16	6 @ERd		**	*	0	4
	MOV.W Rs, @(d:16, ERd) W	≥				4					Rs16	6 @(d:16, ERd)		*	↔	0	9
	MOV.W Rs, @(d:24, ERd)	≯				8					Rs16	6 @(d:24, ERd)		*	+	0	10
	MOV.W Rs, @-ERd	≥					2				ER	ERd32-2 ERd32, Rs16 @ERd		*	*	0	9
	MOV.W Rs, @aa:16	≥						4			Rs16	6 @aa:16		**	*	0	9
	MOV.W Rs, @aa:24	≥						9			Rs16	6 @aa:24				0	8
	MOV.L #xx:32, Rd	_	9								#xx:32	:32 Rd32		**		0	9
	MOV.L ERS, ERd	_		2							EŘ	ERs32 ERd32		*	**	0	2
	MOV.L @ERS, ERd	_			4						@ E	@ERs ERd32		+	+	0	8
	MOV.L @ (d:16, ERs), ERd	7				9) (e)	@(d:16, ERs) ERd32		++	*	0	10
	MOV.L @ (d:24, ERs), ERd	_				10					<u>@</u>	@(d:24, ERs) ERd32		**	**	0	14
	MOV.L @ERs+, ERd	_					4				@ E	@ERs ERd32, ERs32+4 ERs32	32	**	+ +	0	10
	MOV.L @aa:16, ERd	_						9			(G)	@aa:16 ERd32		**	*	0	10
	MOV.L @aa:24, ERd	_						80			(a)	@aa:24 ERd32		+	*	0	12
	MOV.L ERS, @ERd	_			4						ER	ERs32 @ERd		+	+	0	8
	MOV.L ERs, @ (d:16, ERd)	_				9					EŘ	ERs32 @(d:16, ERd)		+	↔	0	10
	MOV.L ERs, @ (d:24, ERd)	٦				10					EŘ	ERs32 @(d:24, ERd)		+	*	0	14
	MOV.L ERS, @-ERd	_					4				ER	ERd32-4 ERd32, ERs32 @ERd	p;	+	+	0	10
	MOV.L ERs, @aa:16	٦						9			ER	ERs32 @aa:16		++	+	0	10
	MOV.L ERs, @aa:24	_						8			ER	ERs32 @aa:24		+		0	12
POP	POP.W Rn	≥									2 @SP	P Rn16, SP+2 SP		+		0	9
	POP.L ERn	_									4 @SP	P ERn32, SP+4 SP		+	*	0	10
PUSH	PUSH.W Rn	≥									2 SP-2	2 SP, Rn16 @SP		**		0	9
	PUSH.L ERn	٦									4 SP-4	4 SP, ERn32 @SP		+	+	0	10
MOVFPE	MOVFPE MOVFPE @aa:16, Rd	В						4			₩	本LSIでは使用できません					
MOVTPE	MOVTPE MOVTPE Rs, @aa:16	В						4			₩	本LSIでは使用できません					

(2)算術演算命令

	=-	ナイ			۲	アファ	シング	アドレッシングモード/命令長(バイト)	長 (バ	77		ン m ジーン V 木	リルル	コンディションコード	ш У	H		実行ステート数*¹
		Ϋ́	XX#	~	@ERn		@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@@aa	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	T	z	7	>	C	1- 3 11 715 1/ 721
ADD	ADD.B #xx:8, Rd	М	7									Rd8+#xx:8 Rd8	-	**	*	++	+ +	7
	ADD.B Rs, Rd	ω		7								Rd8+Rs8 Rd8	-		*	++		2
	ADD.W #xx:16, Rd	≥	4									Rd16+#xx:16 Rd16	5	+	↔	+ +		4
	ADD.W Rs, Rd	≥		7								Rd16+Rs16 Rd16	5	+	*	++	++	2
	ADD.L #xx:32, ERd	_	9									ERd32+#xx:32 ERd32	(2	2) 🛊	**			9
	ADD.L ERS, ERd	_		7								ERd32+ERs32 ERd32	(2	2) 🛊		+		2
ADDX	ADDX.B #xx:8, Rd	Ф	2									Rd8+#xx:8+C Rd8		+ +	(3)	+ +	+ +	2
	ADDX.B Rs, Rd	ω		7								Rd8+Rs8+C Rd8		↔	(3)			2
ADDS	ADDS.L #1, ERd	_		7								ERd32+1 ERd32						2
	ADDS.L #2, ERd	_		2								ERd32+2 ERd32						2
	ADDS.L #4, ERd	_		2								ERd32+4 ERd32						2
NC	INC.B Rd	ω		7								Rd8+1 Rd8		**	↔			2
	INC.W #1, Rd	×		2								Rd16+1 Rd16		+	+ +	++		2
	INC.W #2, Rd	≥		7								Rd16+2 Rd16		*	↔	+ +		2
	INC.L #1, ERd	٦		2								ERd32+1 ERd32			↔	+ +		2
	INC.L #2, ERd	7		7								ERd32+2 ERd32		+	*			2
DAA	DAA Rd	В		7								Rd8 10進補正 Rd8	*	↔	*	*		2
SUB	SUB.B Rs, Rd	В		2								Rd8-Rs8 Rd8	-	+	+ +	+ +	+ +	2
	SUB.W #xx:16, Rd	≥	4									Rd16-#xx:16 Rd16		↔	↔	+ +		4
	SUB.W Rs, Rd	M		2								Rd16-Rs16 Rd16	(1	‡ (↔	+		2
	SUB.L #xx:32, ERd	_	9									ERd32-#xx:32 ERd32	(2)	2) 💠	↔	↔	+	9
	SUB.L ERs, ERd	_		7								ERd32-ERs32 ERd32	(2)	↔	↔	**		2
SUBX	SUBX.B #xx:8,Rd	В	2									Rd8-#xx:8-C Rd8	-	+	(3)	+	++	2
	SUBX.B Rs, Rd	В		7		\dashv						Rd8-Rs8-C Rd8		*	(3)	+ +	++	2

	-==-	ナイ			7	・アッツ	ハグモ	アドレッシングモード/命令長(バイト)	長 (バ	イト)		\\	コンディションコード	ı I	٦ ا	実行び-ト数**	*
		Ĥ.	xx#	R	@ERn		@(d, ERn)	@-ERn/@ERn+	@aa	@ (d, PC)	@ @aa	\n \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	z I –	Z	ပ >	1-41 PF 11'23	17.
SUBS	SUBS.L #1, ERd	٦		2								ERd32-1 ERd32				2	
	SUBS.L #2, ERd	_		2								ERd32-2 ERd32				2	
	SUBS.L #4, ERd	_		7								ERd32-4 ERd32				2	
DEC	DEC.B Rd	В		2								Rd8-1 Rd8	**	+ +	→	2	
	DEC.W #1, Rd	8		2								Rd16-1 Rd16	*	+		2	
	DEC.W #2, Rd	≥		7								Rd16-2 Rd16	**	**	↔	2	
	DEC.L #1, ERd	_		2								ERd32-1 ERd32	**	**	*	2	
	DEC.L #2, ERd	ب		2								ERd32-2 ERd32	**	**	↔	2	
DAS	DAS Rd	ш		7								Rd8 10進補正 Rd8	*	+	*	2	
MULXU	MULXU.B Rs, Rd	В		2								Rd8×Rs8 Rd16(符号なし乗算)				14	
	MULXU.W Rs, ERd	>		2								Rd16×Rs16 ERd32 (符号なし乗算)				22	
MULXS	MULXS.B Rs, Rd	В		4								Rd8×Rs8 Rd16(符号付乗算)	**	+ +		16	
	MULXS. W Rs, ERd	≥		4								Rd16×Rs16 ERd32 (符号付乗算)	**	+ +		24	
DIVXU	DIVXU.B Rs, Rd	В		2								Rd16÷Rs8 Rd16 (RdH:余!), RdL:商)	X9)	(14	
												(符号なし除算)					
	DIVXU.W Rs, ERd	>		2								ERd32÷Rs16 ERd32 (Ed:余1), Rd:商)		(Z)(9)		22	
					_							(符号なし除算)					
DIVXS	DIVXS.B Rs, Rd	В		4								Rd16÷Rs8 Rd16 (RdH:余り, RdL:商)	8	(8)(1)		16	
												(符号付除算)					
	DIVXS. W Rs, ERd	≥		4								ERd32÷Rs16 ERd32(Ed:余1), Rd:商)		8)(7)		24	
					_							(符号付除算)					
CMP	CMP.B #xx:8, Rd	В	2									Rd8-#xx:8	↔	+	↔	2	
	CMP.B Rs, Rd	В		2								Rd8-Rs8	+	+	+ +	2	
	CMP.W #xx:16, Rd	≥	4									Rd16-#xx:16	(1)	+	↔	4	
	CMP.W Rs, Rd	>		2								Rd16-Rs16	(1)	**	↔	2	

	+-	サ⁄			الح آ	レッシング	アドレッシングモード/命令長(バイト)	[() [.	77		ン m ジーン ピト	ц	ディジ	\ 	у П	<u>1</u>	コンディションコード 実行环-ト数 *1
		·Κ	XX#	R	Rn @ERn		@(d, ERn) @-ERn/@ERn+	@aa	@aa @(d, PC) @@aa	@@aa	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	_	ı	7	>	ပ	H N Z V C J-3JI PF N' XXF
CMP	CMP.L #xx:32, ERd	_	9								ERd32-#xx:32		2) 🛊	↔	*	↔	9
	CMP.L ERs, ERd	_		2							ERd32-ERs32		2) 🛊	*	-	*	2
NEG	NEG.B Rd	В		7							0-Rd8 Rd8		↔		**	**	2
	NEG.W Rd	≥		2							0-Rd16 Rd16		↔		**	**	2
	NEG.L ERd			7							0-ERd32 ERd32		↔		-		2
EXTU	EXTU.W Rd	≥		7							0 ((k° »115~8) of Rd16)		0	↔	0		2
	EXTU.L ERd	٦		2							0 ((k° yF31 ~ 16) of ERd32)		0	↔	0		2
EXTS	EXTS.W Rd	≥		2							(⟨£' "\F7⟩ of Rd16) (⟨£' "\F15~8⟩ of Rd16)		*		0		2
	EXTS.L ERd	_		2							(⟨ピット15⟩ of ERd32)		**	**	0		2
											(⟨Ł゚ット31 ~ 16⟩ of ERd32)		_				

(3)論理演算命令

アドレッシングモード/命令長(パイト)
#xx Rn @ERn @(d, ERn) @-ERn/@ERn+
2
2
4
2
9
4
2
2
4
2
9
4
2
2
4
2
9
4
2
2
2

(4)シフト命令

	=-"	ケイ			7	レッシンケ	アドレッシングモード/命令長(バイト)	展(バ	イト)	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	\n \n	コンディションコード	1 1 7	実行ステート数*1
-		-Κ̈́	XX#	R	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC) @@	@aa @aa	\ T \	N H	ပ >	1-31 PF 11' 73F
SHAL	SHAL.B Rd	Ф		2								**	↔	2
	SHAL.W Rd	>		2						Ļ	0	**	↔	2
	SHAL.L ERd	_		2						C MSB ←	——— LSB	++	↔	2
SHAR	SHAR.B Rd	В		7								↔	0	2
	SHAR.W Rd	≥		7							1	**	0	2
	SHAR.L ERd	_		2						MSB — L	LSB C	↔	0	2
SHLL	SHLL.B Rd	М		7								↔	↔ 0	2
	SHLL.W Rd	≥		7							0	↔	↔ 0	2
	SHLL.L ERd	_		7						C MSB ←	——— LSB	+	‡ 0	2
SHLR	SHLR.B Rd	В		2							[**	↔ 0	2
	SHLR.W Rd	≥		7						\$	┰	**	↔ 0	2
	SHLR.L ERd	_		7						MSB —	LSB C	↔	↔ 0	2
ROTXL	ROTXL.B Rd	ш		7								↔	↔ 0	2
	ROTXL.W Rd	W		2								↔	↔ 0	2
	ROTXL.L ERd	٦		2						C MSB ←	——— LSB	**	↔ 0	2
ROTXR	ROTXR.B Rd	В		7								+	↔ 0	2
	ROTXR.W Rd	8		2							1	↔	↔ 0	2
	ROTXR.L ERd	_		7						MSB	LSB C	**	↔ 0	2
ROTL	ROTL.B Rd	В		2								↔	↔ 0	2
	ROTL.W Rd	≥		7						→		+	0	2
	ROTL.L ERd	_		7						C MSB +	TSB ———	+	++ 0	2
ROTR	ROTR.B Rd	Ф		7]	+	↔ 0	2
	ROTR.W Rd	>		7								+	0	2
	ROTR.L ERd	_		2						MSB —	LSB C	↔	0	2

(5)ビット操作命令

	H 	⊅ ⁄			٦ آ	フッツング	アドレッシングモード/命令長(バイト	1	1 () T		\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	コンディションコード	コーロン=	≥ 実行环-ト数*1	数*1
•		_	××#	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@ (d, PC)	@@aa	クログームング	Z H	2 V C	C 1-311 7F.11'77	1, 7, 7, I
BSET	BSET #xx:3, Rd	В		2							(#xx:3 of Rd8) 1			2	
	BSET #xx:3, @ERd	В			4						(#xx:3 of @ERd) 1			80	
	BSET #xx:3, @aa:8	В						4			(#xx:3 of @aa:8) 1			8	
	BSET Rn, Rd	В		7							(Rn8 of Rd8) 1			2	
	BSET Rn, @ERd	В			4						(Rn8 of @ERd) 1			8	
	BSET Rn, @aa:8	В						4			(Rn8 of @aa:8) 1			8	
BCLR	BCLR #xx:3, Rd	ш		7							(#xx:3 of Rd8) 0			2	
	BCLR #xx:3, @ERd	В			4						(#xx:3 of @ERd) 0			8	
	BCLR #xx:3, @aa:8	В						4			(#xx:3 of @aa:8) 0			8	
	BCLR Rn, Rd	В		2							(Rn8 of Rd8) 0			2	
	BCLR Rn, @ERd	В			4						(Rn8 of @ERd) 0			8	
	BCLR Rn, @aa:8	В						4			(Rn8 of @aa:8) 0			8	
BNOT	BNOT #xx:3, Rd	В		7							(#xx:3 of Rd8) ~ (#xx:3 of Rd8)			2	
	BNOT #xx:3, @ERd	В			4						(#xx:3 of @ERd) ~(#xx:3 of @ERd)			8	
	BNOT #xx:3, @aa:8	В						4			(#xx:3 of @aa:8) ~(#xx:3 of @aa:8)			8	
	BNOT Rn, Rd	В		2							(Rn8 of Rd8) ~ (Rn8 of Rd8)			2	
	BNOT Rn, @ERd	В			4						(Rn8 of @ERd) ~ (Rn8 of @ERd)			8	
	BNOT Rn, @aa:8	В						4			(Rn8 of @aa:8) ~ (Rn8 of @aa:8)			8	
BTST	BTST #xx:3, Rd	В		2							~ (#xx:3 of Rd8) Z		**	2	
	BTST #xx:3, @ERd	В			4						~ (#xx:3 of @ERd) Z		+	9	
	BTST #xx:3, @aa:8	В						4			~ (#xx:3 of @aa:8) Z		↔	9	
	BTST Rn, Rd	В		2							~ (Rn8 of @Rd8) Z		+	2	
	BTST Rn, @ERd	В			4						~ (Rn8 of @ERd) Z		+ +	9	
	BTST Rn, @aa:8	В						4			~ (Rn8 of @aa:8) Z		+	9	
BLD	BLD #xx:3, Rd	ш		7							(#xx:3 of Rd8) C		.,,	2	
	BLD #xx:3, @ERd	В			4						(#xx:3 of @ERd) C			9	
	BLD #xx:3, @aa:8	В						4			(#xx:3 of @aa:8) C			9 ‡	
BILD	BILD #xx:3, Rd	В		7							~ (#xx:3 of Rd8) C			2	
	BILD #xx:3, @ERd	В			4						~ (#xx:3 of @ERd) C			9	
	BILD #xx:3, @aa:8	Ф						4			~ (#xx:3 of @aa:8) C			9	

		ナイ			۲ آ	レッシング	アドレッシングモード/命令長(バイト)	() N	(イト)		\`	Ĥ	ディジ	ノヨノ	コンディションコード	実行ステート数*1	* *
			XX#	Rn	@ERn	@ (d, ERn)	@-ERn/@ERn+	@аа	@(d, PC) @	@aa		_	z	Z	۸ د	<i>ላአ</i> ረ 'ለ 'ዣ ሻ ሀ/5-/	۱۲ /۱
BST	BST #xx:3, Rd	М		7							C (#xx:3 of Rd8)					2	
	BST #xx:3, @ERd	m			4						C (#xx:3 of @ERd24)					8	
	BST #xx:3, @aa:8	ω						4			C (#xx:3 of @aa:8)					80	
BIST	BIST #xx:3, Rd	ω		7							~ C (#xx:3 of Rd8)					2	
	BIST #xx:3, @ERd	Ф			4						~ C (#xx:3 of @ERd24)					8	
	BIST #xx:3, @aa:8	Ф						4			~ C (#xx:3 of @aa:8)					80	
BAND	BAND #xx:3, Rd	m		2							C (#xx:3 of Rd8) C				**	2	
	BAND #xx:3, @ERd	m			4						C (#xx:3 of @ERd24) C				*	9	
	BAND #xx:3, @aa:8	ω						4			C (#xx:3 of @aa:8) C					9	
BIAND	BIAND #xx:3, Rd	Ф		7							C ~ (#xx:3 of Rd8) C				+	2	
	BIAND #xx:3, @ERd	ω			4						C ~ (#xx:3 of @ERd24) C					9	
	BIAND #xx:3, @aa:8	ω						4			C ~ (#xx:3 of @aa:8) C				++	9	
BOR	BOR #xx:3, Rd	ш		2							C (#xx:3 of Rd8) C				+	2	
	BOR #xx:3, @ERd	Ф			4						C (#xx:3 of @ERd24) C				**	9	
	BOR #xx:3, @aa:8	Ф						4			C (#xx:3 of @aa:8) C				*	9	
BIOR	BIOR #xx:3, Rd	В		2							C ~ (#xx:3 of Rd8) C				+	7	
	BIOR #xx:3, @ERd	Ф			4						C ~ (#xx:3 of @ERd24) C				+ +	9	
	BIOR #xx:3, @aa:8	В						4			C ~ (#xx:3 of @aa:8) C				+ +	9	
BXOR	BXOR #xx:3, Rd	В		2							C⊕(#xx:3 of Rd8) C					7	
	BXOR #xx:3, @ERd	В			4						C⊕(#xx:3 of @ERd24) C					9	
	BXOR #xx:3, @aa:8	М						4			C⊕(#xx:3 of @aa:8) C				+ +	9	
BIXOR	BIXOR #xx:3, Rd	В		2							C⊕ ~ (#xx:3 of Rd8) C				+	2	
	BIXOR #xx:3, @ERd	В			4						C⊕ ~ (#xx:3 of @ERd24) C				+	9	
	BIXOR #xx:3, @aa:8	В						4			C⊕ ~ (#xx:3 of @aa:8) C				†	9	

(6)分岐命令

		·/-			7	フッツン	アドレッシングモード/命令長(バイト)	今辰 ()	シブ		ハーハーハ		コンドィッ	コンディションコード	実行环-ト数*1
		* *	XX#	Rn	@ERn	@(d, ERn)) @-ERn/@ERn+	n+ @aa	@ (d, PC)	@ @aa	1 1 1 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	分岐条件	z I -	Z V C	1-41 PF 11'23H
Bcc	BRA d:8(BT d:8)								2		if condition is true	Always			4
	BRA d:16(BT d:16)								4		then PC PC+d				9
	BRN d:8(BF d:8)								2		else next;	Never			4
	BRN d:16(BF d:16)								4						9
	BHI d:8								2			C Z=0			4
	BHI d:16								4		ı				9
	BLS d:8								2			C Z=1			4
	BLS d:16								4						9
	BCC d:8(BHS d:8)								7			C=0			4
	BCC d:16(BHS d:16)								4						9
	BCS d:8(BLO d:8)								7		ı	C=1			4
	BCS d:16(BLO d:16)								4						9
	BNE d:8								7			Z=0			4
	BNE d:16								4						9
	BEQ d:8								2			Z=1			4
	BEQ d:16								4						9
	BVC d:8								2			V=0			4
	BVC d:16								4						9
	BVS d:8								2		I	V=1			4
	BVS d:16								4		ı				9
	BPL d:8								2			0=N			4
	BPL d:16								4						9
	BMI d:8								2			N=1			4
	BMI d:16								4						9

		ナイ			F	・アッツ	ングモ	アドレッシングモード/命令長(バイト)	1	7 F			ר ל ל	ハ m ルーン % 木		ц	デ イン …	ゾロ	<u>1</u>	コンディションコード 実行ステート数*1	·卜数 *1
		·K	XX#	k Rn	η @ERn	n @(d, ERn)	\vdash	@-ERn/@ERn+ (@aa	@(d, PC)	@@aa		;	1	分岐条件	_	Z	Z \	S	H N Z V C 1-311 715 17 1751	F 11' 7,7 F
Bcc	BGE d:8									2			if condit	if condition is true	N⊕V=0					4	
	BGE d:16									4			then PC	then PC PC+d						9	
	BLT d:8									2			else next;	xt;	N⊕V=1					4	
	BLT d:16									4										9	
	BGT d:8									2					Z (N⊕V)=0					4	
	BGT d:16									4										9	
	BLE d:8									2					Z (N⊕V)=1					4	
	BLE d:16									4										9	
JMP	JMP @ERn				7								PC EF	ERn						4	
	JMP @aa:24								4				PC aa:24	1.24						9	
	JMP @@aa:8										2		PC @	@aa:8						80	10
BSR	BSR d:8									2			PC @	@-SP, PC PC+d:8	C+d:8					9	8
	BSR d:16									4			PC @	@-SP, PC PC+d:16	C+d:16					8	10
	JSR @ERn				2								PC @	@-SP, PC @	@ERn					9	8
JSR	JSR @aa:24								4				PC @	@-SP, PC @	@aa:24					8	10
	JSR @@aa:8										2		PC @	@-SP, PC @	@aa:8					8	12
RTS	RTS											7	PC @	@ SP+						8	10

(7)システム制御命令

	-==-	ナイ			1	ドレッツ	ソングモ	アドレッシングモード/命令長(バイト)	(二)	バイト				ノロジーご ***	コンディションコード	ار 4	\ \ \	Ĺ		実行ステート数*¹	** 数
		' K	XX#	R	@ERn		@(d, ERn) (@-ERn/@ERn+	+ @aa	a @(d, PC)	\vdash	@ @aa		\	_	z I	7	>	ر د	人-3ル イイ	ነ ነን አት
TRAPA	TRAPA #x:2												7	PC @-SP, CCR @-SP,(\lambda' 1/9) PC	-					4	16
RTE	RTE													CCR @SP+, PC @SP+	→	**		+ +	+	10	
SLEEP	SLEEP													低消費電力状態に遷移						2	
LDC	LDC #xx:8, CCR	В	7											#xx:8 CCR	→	**	*		→	2	
	LDC Rs, CCR	В		2										Rs8 CCR	→	**		→	*	2	
	LDC @ERs, CCR	≥			4									@ERs CCR	↔	*		+	+	9	
	LDC @(d:16, ERs), CCR	≥					9							@(d:16, ERs) CCR	→	++		+ +	*	8	
	LDC @(d:24, ERs), CCR	≥					10							@(d:24, ERs) CCR	→	**	**	++	+ +	12	
	LDC @ERs+, CCR	8						4						@ERs CCR, ERs32+2 ERs32	+	**		+		8	
	LDC @aa:16, CCR	≯							9					@aa:16 CCR	+	*	*	*		8	
	LDC @aa:24, CCR	≥							∞					@aa:24 CCR	↔	↔	*	*	++	10	
STC	STC CCR, Rd	В		2										CCR Rd8						2	
	STC CCR, @ERd	8			4									CCR @ERd						9	
	STC CCR, @(d:16, ERd)	≷					9							CCR @(d:16, ERd)						8	
	STC CCR, @(d:24, ERd)	≥				_	10							CCR @(d:24, ERd)						12	
	STC CCR, @-ERd	≥						4						ERd32-2 ERd32, CCR @ERd						8	
	STC CCR, @aa:16	8							9					CCR @aa:16						8	
	STC CCR, @aa:24	8							8					CCR @aa:24						10	
ANDC	ANDC #xx:8, CCR	В	2											CCR #xx:8 CCR	+	**	*	+ +	+ +	2	
ORC	ORC #xx:8, CCR	В	7											CCR #xx:8 CCR	↔	**	*	++		2	
XORC	XORC #xx:8, CCR	В	7											CCR⊕#xx:8 CCR	↔	↔	**	↔		2	
NOP	NOP												2	PC PC+2					\dashv	2	

(8) データ転送命令

XX	ነ ነገ ነ														
コンティションコード 美行が上数	H N Z V C J - 3 W	8+4n*2							8+4n*2						
٦ ا	/ C														
エンニ	\ Z														
ィング	z														
コンゴ	_														
1	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	if R4L 0	Repeat @R5 @R6	R5+1 R5	R6+1 R6	R4L-1 R4L	Until R4L=0	else next;	if R4 0	Repeat @R5 @R6	R5+1 R5	R6+1 R6	R4-1 R4	Until R4L=0	else next;
	а	4							4						
	@@aa														
$\widehat{}$	@(d, PC)														
ブー															
単	@ aa														
邻	:Rn+														
<u>デ</u> ー	@-ERn/ERn+														
グモ															
アドレッシングモード/命令長(バイト)	@(d, ERn)														
ک	@ERn @														
<u> </u>															
	#xx Rn														
₽ ⁄															
-															
=- ", A	` \	MOV.B							EEPMOV.W						
ï	.	- EEF							EEF						
		EEPMOV EEPMOV.B													

「A.3 命令実行ステート数」を参照してください。 *1 実行ステート数は、オペコードおよびオペランドが内蔵メモリに存在する場合です。それ以外の場合は、 【世】

*2 nはR4LまたはR4の設定値です。

(1) ビット11から桁上がりまたはピット11へ桁下がりが発生したとき1にセットされ、それ以外のとき0にクリアされます。

ビット27から桁上がりまたはピット27へ桁下がりが発生したとき1にセットされ、それ以外のとき0にクリアされます。 (2)

(3) 演算結果がゼロのとき、演算前の値を保持し、それ以外のとき0にクリアされます。

(4) 補正結果に桁上がりが発生したとき、1にセットされ、それ以外のとき演算前の値を保持します。

Eクロック同期転送命令の実行ステート数は一定ではありません。

(2)

(6) 除数が負のとき1にセットされ、それ以外のとき0にクリアされます。

) 除数がゼロのとき1にセットされ、それ以外のとき0にクリアされます。

3) 商が負のとき1にセットされ、それ以外のとき0にクリアされます。

A.2 オペレーションコードマップ

表 A.2(1) オペレーションコードマップ

0 AF	0 NOP	表A.2(2)	2	8	4 BRA	5 MULXU	9	7 BSET	8	6	4	В	O	٥	ш	
-	表A.2(2)	表A.2(2)			BRN	DIVXU		BNOT								
2	STC	表A.2(2)			BHI	MULXU		BCLR								
ო	TDC	表A.2(2)			BLS	DIVXU		BTST								
4	ORC	OR.B			BCC	RTS	OR	BOR								
5	XORC	XOR.B			BCS	BSR	XOR	BXOR BIXOR								
9	ANDC	AND.B			BNE	RTE	AND	BAND								
7	TDC	表A.2(2)]	2	BNQ	TRAPA	BST	BLD BILD	AĽ	ADDX	CMP	SUBX	0	×	AN	
80	AE		٥	MO	BVC	表A.2(2)		MOV	ADD	XC	/IP	×	OR	XOR	AND	
6	ADD	SUB			BVS			表A.2(2)								
4	表A.2(2)	表A.2(2)			BPL	JMP		表A.2(2) 表A.2(2) EEPMOV								
В	表A.2(2) 表A.2(2)	表A.2(2) 表A.2(2)			BMI		MOV	EEPMOV								
O	MOV	CMP			BGE	BSR	2									
٥	۸(۵			BLT			表A								
ш	ADDX	SUBX			BGT	JSR		表A.2(3)								
ш	表A.2(2)	表A.2(2)			BLE											

: 第1バイト 第2バイト AH AL BH BL

-BHの最上位ピットが0の場合を示します。 -BHの最上位ビットが1の場合を示します。

命令コード: 第1

表 A.2(2) オペレーションコードマップ

1	-	2	3	4	5	9	7	8	6	A	В	O	O	В	ь
				LDC/STC				SLEEP				表A.2 (3)	表A.2(3)表A.2(3)		表A.2(3)
											A	ADD			
					INC		INC	AD	ADDS				INC		INC
											Ž	MOV			
SHLL			SHLL					HS	SHAL		SHAL				
SHLR			SHLR					HS	SHAR		SHAR				
ROTXL			ROTXL					RC	ROTL		ROTL				
ROTXR			ROTXR					RO	ROTR		ROTR				
NOT			NOT		ЕХТО		EXTU	Z	NEG		NEG		EXTS		EXTS
											S	SUB			
					DEC		DEC	ns	SUBS				DEC		DEC
											O	CMP			
	BRN	BHI	BLS	BCC	BCS	BNE	BEQ	BVC	BVS	BPL	BMI	BGE	BLT	BGT	BLE
A	ADD	CMP	SUB	OR	XOR	AND									
AI	ADD	CMP	SUB	OR	XOR	AND									

第1バイト 第2バイト AH AL BH BL

AH AL

STC ш DHの最上位ビットが0の場合を示します。 DHの最上位ビットが1の場合を示します。 STC Ω 2 O STC LDC ⋖ 6 PC BILD BILD BIST BIST BIAND BLD BIAND BLD AND 9 BXOR XOR 2 BIOR BIOR OR. BOR BOR 第3バイト 第4バイト H BTST BTST BTST BTST 5 H. BCLR BCLR BCLR BCLR 第1バイト 第2バイト BL DIVIXS BNOT BNOT BNOT BNOT ВН MULXS BSET ٩F BSET BSET BSET AH 占 7Eaa6 *2 7Eaa7 *2 7Faa6 *2 7Faa7 *2 7Dr06 *1 7Dr07 *1 7Cr06 *1 7Cr07 *1 01406 01D05 01C05 01F06 部のコード: AHALBHBLCH

表 A.2(3) オペレーションコードマップ

【注】*1 rはレジスタ指定部*2 aaは絶対アドレス指定部

A.3 命令実行ステート数

H8/300H CPU の各命令についての実行状態と実行ステート数の計算方法を示します。 表 A.4 に各命令の実行状態として、命令実行中に行われる命令フェッチ、データリード / ライト等のサイクル数を示し、表 A.3 に各々のサイズに必要なステート数を示します。 命令実行ステート数は次の計算式で計算されます。

実行ステート数 = $I \cdot S_I + J \cdot S_J + K \cdot S_K + L \cdot S_L + M \cdot S_M + N \cdot S_N$

実行ステート数計算例

(例)アドバンストモード、スタック領域を外部空間に設定、内部周辺モジュールアクセス時8ビットバス幅、外部デバイスアクセス時16ビットバス幅で3ステートアクセス1ウェイト挿入とした場合

1.BSET #0, @FFFFC7:8

表 A.4 より

I = L = 2, J = K = M = N = 0

表 A.3 より

 $S_1 = 4$, $S_L = 3$

実行ステート数 = 2×4+2×3=14

2.JSR @@30

表 A.4 より

I = J = K = 2, L = M = N = 0

表 A.3 より

 $S_{I} = S_{J} = S_{K} = 4$

実行ステート数 = 2×4+2×4+2×4=24

表 A.3 実行状態 (サイクル) に要するステート数

			ア ク セ ス 対 象									
実行状態			内蔵周辺	モジュール	外部デバイス							
(サイクル)		内 蔵			8ビッ	トバス	16 ビットバス					
		メモリ	8 ビットバス	16 ビットバス	2ステート	3ステート	2ステート	3ステート				
					アクセス	アクセス	アクセス	アクセス				
命令フェッチ	Sı											
分岐アドレスリード	SJ		6		4	6+2m						
スタック操作	Sĸ	2		3			2	3+m				
バイトデータアクセス	SL		3		2	3+m						
ワードデータアクセス	Ѕм		6		4	6+2m						
内部動作	Sn				1							

【記号説明】

m:外部デバイスアクセス時のウェイトステート数

表 A.4 命令実行状態 (サイクル数)

命令	ニーモニック	命令フェ	分岐アドレ	スタック	バイトデ	ワードデ	内部動作
		ッチ	スリ-ド	操作	ータアク	ータアク	
					セス	セス	
		I	J	K	L	М	N
ADD	ADD.B #xx:8, Rd	1					
	ADD.B Rs, Rd	1					
	ADD.W #xx:16, Rd	2					
	ADD.W Rs, Rd	1					
	ADD.L #xx:32, ERd	3					
	ADD.L ERs, ERd	1					
ADDS	ADDS #1/2/4, ERd	1					
ADDX	ADDX #xx:8, Rd	1					
	ADDX Rs, Rd	1					
AND	AND.B #xx:8, Rd	1					
	AND.B Rs, Rd	1					
	AND.W #xx:16, Rd	2					
	AND.W Rs, Rd	1					
	AND.L #xx:32, ERd	3					
	AND.L ERs, ERd	2					
ANDC	ANDC #xx:8, CCR	1					
BAND	BAND #xx:3, Rd	1					
	BAND #xx:3, @ERd	2			1		
	BAND #xx:3, @aa:8	2			1		
Всс	BRA d:8 (BT d:8)	2					
	BRN d:8 (BF d:8)	2					
	BHI d:8	2					
	BLS d:8	2					
	BCC d:8 (BHS d:8)	2					
	BCS d:8 (BLO d:8)	2					
	BNE d:8	2					
	BEQ d:8	2					
	BVC d:8	2					
	BVS d:8	2					
	BPL d:8	2					
	BMI d:8	2					
	BGE d:8	2					
	BLT d:8	2					
	BGT d:8	2					

命令	ニーモニック	命令フェ	分岐アドレ	スタック	バイトデ	ワードデ	内部動作
		ッチ	スリ-ド	操作	ータアク	ータアク	
					セス	セス	
		1	J	K	L	М	N
Всс	BLE d:8	2					
	BRA d:16 (BT d:16)	2					2
	BRN d:16 (BF d:16)	2					2
	BHI d:16	2					2
	BLS d:16	2					2
	BCC d:16 (BHS d:16)	2					2
	BCS d:16 (BLO d:16)	2					2
	BNE d:16	2					2
	BEQ d:16	2					2
	BVC d:16	2					2
	BVS d:16	2					2
	BPL d:16	2					2
	BMI d:16	2					2
	BGE d:16	2					2
	BLT d:16	2					2
	BGT d:16	2					2
	BLE d:16	2					2
BCLR	BCLR #xx:3, Rd	1					
	BCLR #xx:3, @ERd	2			2		
	BCLR #xx:3, @aa:8	2			2		
	BCLR Rn, Rd	1					
	BCLR Rn, @ERd	2			2		
	BCLR Rn, @aa:8	2			2		
BIAND	BIAND #xx:3, Rd	1					
	BIAND #xx:3, @ERd	2			1		
	BIAND #xx:3, @aa:8	2			1		
BILD	BILD #xx:3, Rd	1					
	BILD #xx:3, @ERd	2			1		
	BILD #xx:3, @aa:8	2			1		
BIOR	BIOR #xx:8, Rd	1					
	BIOR #xx:8, @ERd	2			1		
	BIOR #xx:8, @aa:8	2			1		
BIST	BIST #xx:3, Rd	1					
	BIST #xx:3, @ERd	2			2		
	BIST #xx:3, @aa:8	2			2		

命令	ニーモ	_ w./z	会会フェ	分岐アドレ	スタック	バイトデ	ワードデ	内部動作
마고		_99	ッチ ツチ	カ戦ゲドレ	操作	ータアク		トスロいまい」ト
				79 1	3木1ト	セス	セス	
				J	K	L	M	N
BIXOR	BIXOR #xx:3, Ro	1	1		- IX		171	- 11
	BIXOR #xx:3, @		2			1		
	BIXOR #xx:3, @		2			1		
BLD	BLD #xx:3, Rd		1				•	
	BLD #xx:3, @EF	?d	2			1		
	BLD #xx:3, @aa		2			1		
BNOT	BNOT #xx:3, Rd		1					
2.101		BNOT #xx:3, @ERd				2		
	BNOT #xx:3, @a		2			2		
	BNOT Rn, Rd		1			_		
	BNOT Rn, @ERd		2			2		
	BNOT Rn, @aa:8		2			2		
BOR	BOR #xx:3, Rd		1					
	BOR #xx:3, @EF	₹d	2			1		
	BOR #xx:3, @aa		2			1		
BSET	BSET #xx:3, Rd		1					
	BSET #xx:3, @E	Rd	2			2		
	BSET #xx:3, @a	a:8	2			2		
	BSET Rn, Rd		1					
	BSET Rn, @ERd		2			2		
	BSET Rn, @aa:8		2			2		
BSR	BSR d:8	ノ-マル	2		1			
		アドバンスト	2		2			
	BSR d:16	ノ-マル	2		1			2
		アドバンスト	2		2			2
BST	BST #xx:3, Rd		1					
	BST #xx:3, @ERd BST #xx:3, @aa:8 BTST #xx:3, Rd		2			2		
			2			2		
BTST			1					
	BTST #xx:3, @E	Rd	2			1		
	BTST #xx:3, @aa:8		2			1		
	BTST Rn, Rd		1					
	BTST Rn, @ERd		2			1		
	BTST Rn, @aa:8		2			1		

命令	ニーモニッ	ク	命令フェ	分岐アドレ	スタック	バイトデ	ワードデ	内部動作
			ッチ	スリ-ド	操作	ータアク	ータアク	
						セス	セス	
			I	J	K	L	М	N
BXOR	BXOR #xx:3, Rd		1					
	BXOR #xx:3, @ERd		2			1		
	BXOR #xx:3, @aa:8		2			1		
CMP	CMP.B #xx:8, Rd		1					
	CMP.B Rs, Rd		1					
	CMP.W #xx:16, Rd		2					
	CMP.W Rs, Rd		1					
	CMP.L #xx:32, ERd		3					
	CMP.L ERs, ERd		1					
DAA	DAA Rd		1					
DAS	DAS Rd		1					
DEC	DEC.B Rd		1					
	DEC.W #1/2, Rd		1					
	DEC.L #1/2, ERd		1					
DIVXS	DIVXS.B Rs, Rd		2					12
	DIVXS.W Rs, ERd		2					20
DIVXU	DIVXU.B Rs, Rd		1					12
	DIVXU.W Rs, ERd		1					20
EEPMOV	EEPMOV.B		2			2n+2*1		
	EEPMOV.W		2			2n+2*1		
EXTS	EXTS.W Rd		1					
	EXTS.L ERd		1					
EXTU	EXTU.W Rd		1					
	EXTU.L ERd		1					
INC	INC.B Rd		1					
	INC.W #1/2, Rd		1					
	INC.L #1/2, ERd		1					
JMP	JMP @ERn		2					
	JMP @aa:24		2					2
	JMP @@aa:8	ノ-マル	2	1				2
		アドバンスト	2	2				2

命令	ニーモニッ	ク	命令フェ	分岐アドレ	スタック	バイトデ	ワードデ	内部動作
			ッチ	スリ-ド	操作	ータアク	ータアク	
					セス	セス		
			I	J	К	L	М	N
JSR	JSR @ERn	ノ-マル	2		1			
		アドバンスト	2		2			
	JSR @aa:24	ノ-マル	2		1			2
		アドバンスト	2		2			2
	JSR @@aa:8	ノ-マル	2	1	1			
		アドバンスト	2	2	2			
LDC	LDC #xx:8, CCR		1					
	LDC Rs, CCR		1					
	LDC @ERs, CCR		2				1	
	LDC @(d:16, ERs), CCR LDC @(d:24, ERs), CCR LDC @ERs+, CCR LDC @aa:16, CCR		3				1	
			5				1	
			2				1	2
			3				1	
	LDC @aa:24, CCR		4				1	

命令	ニーモニック	命令フェ	分岐アドレ	スタック	バイトデ	ワードデ	内部動作
		ッチ	スリ-ド	操作	ータアク	ータアク	
					セス	セス	
		1	J	K	L	М	N
MOV	MOV.B #xx:8, Rd	1					
	MOV.B Rs, Rd	1					
	MOV.B @ERs, Rd	1			1		
	MOV.B @(d:16, ERs), Rd	2			1		
	MOV.B @(d:24, ERs), Rd	4			1		
	MOV.B @ERs+, Rd	1			1		2
	MOV.B @aa:8, Rd	1			1		
	MOV.B @aa:16, Rd	2			1		
	MOV.B @aa:24, Rd	3			1		
	MOV.B Rs, @ERd	1			1		
	MOV.B Rs, @(d:16, ERd)	2			1		
	MOV.B Rs, @(d:24, ERd)	4			1		
	MOV.B Rs, @-ERd	1			1		2
	MOV.B Rs, @aa:8	1			1		
	MOV.B Rs, @aa:16	2			1		
	MOV.B Rs, @aa:24	3			1		
	MOV.W #xx:16, Rd	2					
	MOV.W Rs, Rd	1					
	MOV.W @ERs, Rd	1				1	
	MOV.W @(d:16, ERs), Rd	2				1	
	MOV.W @(d:24, ERs), Rd	4				1	
	MOV.W @ERs+, Rd	1				1	2
	MOV.W @aa:16, Rd	2				1	
	MOV.W @aa:24, Rd	3				1	
	MOV.W Rs, @ERd	1				1	
	MOV.W Rs, @(d:16, ERd)	2				1	
	MOV.W Rs, @(d:24, ERd)	4				1	
	MOV.W Rs, @-ERd	1				1	2
	MOV.W Rs, @aa:16	2				1	
	MOV.W Rs, @aa:24	3				1	
	MOV.L #xx:32, ERd	3					
	MOV.L ERs, ERd	1					
	MOV.L @ERs, ERd	2				2	
	MOV.L @(d:16, ERs), ERd	3				2	
	MOV.L @(d:24, ERs), ERd	5				2	

命令	ニーモニック	命令フェ ッチ	分岐アドレ スリ - ド	スタック 操作	バイトデ ータアク	ワードデ	内部動作
				J#1F	セス	セス	
		ı	J	K	L	M	N
MOV	MOV.L @ERs+, ERd	2				2	2
	MOV.L @aa:16, ERd	3				2	
	MOV.L @aa:24, ERd	4				2	
	MOV.L ERs, @ERd	2				2	
	MOV.L ERs, @(d:16, ERd)	3				2	
	MOV.L ERs, @(d:24, ERd)	5				2	
	MOV.L ERs, @-ERd	2				2	2
	MOV.L ERs, @aa:16	3				2	
	MOV.L ERs, @aa:24	4				2	
MOVFPE	MOVFPE @aa:16, Rd* ²	2			1		
MOVTPE	MOVTPE Rs, @aa:16*2	2			1		
MULXS	MULXS.B Rs, Rd	2					12
	MULXS.W Rs, ERd	2					20
MULXU	MULXU.B Rs, Rd	1					12
	MULXU.W Rs, ERd	1					20
NEG	NEG.B Rd	1					
	NEG.W Rd	1					
	NEG.L ERd	1					
NOP	NOP	1					
NOT	NOT.B Rd	1					
	NOT.W Rd	1					
	NOT.L ERd	1					
OR	OR.B #xx:8, Rd	1					
	OR.B Rs, Rd	1					
	OR.W #xx:16, Rd	2					
	OR.W Rs, Rd	1					
	OR.L #xx:32, ERd	3					
	OR.L ERs, ERd	2					
ORC	ORC #xx:8, CCR	1					
POP	POP.W Rn	1				1	2
	POP.L ERn	2				2	2
PUSH	PUSH.W Rn	1				1	2
	PUSH.L ERn	2				2	2

命令	ニーモニック		命令フェ	分岐アドレ	スタック	バイトデ	ワードデ	内部動作
			ッチ	スリ-ド	操作	ータアク		
						セス	セス	
			1	J	K	L	М	N
ROTL	ROTL.B Rd		1					
	ROTL.W Rd		1					
	ROTL.L ERd		1					
ROTR	ROTR.B Rd		1					
	ROTR.W Rd		1					
	ROTR.L ERd		1					
ROTXL	ROTXL.B Rd		1					
	ROTXL.W Rd		1					
	ROTXL.L ERd		1					
ROTXR	ROTXR.B Rd		1					
	ROTXR.W Rd		1					
	ROTXR.L ERd		1					
RTE	RTE		2		2			2
RTS	RTS	ノ-マル	2		1			2
		アドバンスト	2		2			2
SHAL	SHAL.B Rd		1					
	SHAL.W Rd		1					
	SHAL.L ERd		1					
SHAR	SHAR.B Rd		1					
	SHAR.W Rd		1					
	SHAR.L ERd		1					
SHLL	SHLL.B Rd		1					
	SHLL.W Rd		1					
	SHLL.L ERd		1					
SHLR	SHLR.B Rd		1					
	SHLR.W Rd		1					
	SHLR.L ERd		1					
SLEEP	SLEEP		1					

命令	ニーモニッ	ク	命令フェ	分岐アドレ	スタック	バイトデ	ワードデ	内部動作
			ッチ	スリ-ド	操作	ータアク	ータアク	
						セス	セス	
			1	J	K	L	М	N
STC	STC CCR, Rd		1					
	STC CCR, @ERd		2				1	
	STC CCR, @(d:16, ERd	l)	3				1	
	STC CCR, @(d:24, ERd	l)	5				1	
	STC CCR, @-ERd		2				1	2
	STC CCR, @aa:16		3				1	
	STC CCR, @aa:24		4				1	
SUB	SUB.B Rs, Rd		1					
	SUB.W #xx:16, Rd		2					
	SUB.W Rs, Rd		1					
	SUB.L #xx:32, ERd		3					
	SUB.L ERs, ERd		1					
SUBS	SUBS #1/2/4, ERd		1					
SUBX	SUBX #xx:8, Rd		1					
	SUBX Rs, Rd		1					
TRAPA	TRAPA #x:2	ノ-マル	2	1	2			4
		アドバンスト	2	2	2			4
XOR	XOR.B #xx:8, Rd		1					
	XOR.B Rs, Rd		1					
	XOR.W #xx:16, Rd		2					
	XOR.W Rs, Rd		1					
	XOR.L #xx:32, ERd		3					
	XOR.L ERs, ERd		2					
XORC	XORC #xx:8, CCR		1					

[【]注】 *1 n は R4L、R4 の設定値です。ソース側、デスティネーション側のアクセスが、それぞれ (n+1) 回行われます。

^{*2} 本 LSI では使用できません。

B. 内部 I/O レジスター覧

B.1 アドレス一覧 (EMC ビット=1 のとき)

下位				兒 (LIV		7 1 -1 0	<i>,,</i> ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,					
H**1日日の日日の日日の日日の日日の日日の日日の日日の日日の日日の日日の日日の日日の	下位									Ī .		モジュール
HEEONO PZDOR 8	アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
HIEERO	H'EE000	P1DDR	8	P17DDR	P16DDR	P15DDR	P14DDR	P13DDR	P12DDR	P11DDR	P1 ₀ DDR	ポート1
HIEERO	H'EE001	P2DDR	8	P27DDR	P26DDR	P25DDR	P24DDR	P23DDR	P22DDR	P21DDR	P20DDR	ポート2
HTEEOU	H'EE002	P3DDR	8	P37DDR	P36DDR	P35DDR	P34DDR	P33DDR	P32DDR	P31DDR	P30DDR	ポート3
HEEOLG PEDR R	H'EE003	P4DDR	8	P47DDR	P46DDR	P45DDR	P44DDR	P43DDR	P42DDR	P41DDR	P40DDR	ポート4
H*1E006 BDDR 8 B B B B B B B B B	H'EE004	P5DDR	8					P53DDR	P52DDR	P51DDR	P50DDR	ポート 5
HIEEOT	H'EE005	P6DDR	8		P66DDR	P65DDR	P64DDR	P63DDR	P62DDR	P61DDR	P60DDR	ポート 6
H*EEO88 P9DDR 8 L P9MDDR	H'EE006											
H'EEOO	H'EE007	P8DDR	8				P84DDR	P83DDR	P82DDR	P81DDR	P80DDR	ポート8
H'EEOMA PBDDR 8 PB7DR PB6DR PB6DR PB3DR	H'EE008	P9DDR	8			P95DDR	P94DDR	P93DDR	P92DDR	P91DDR	P90DDR	ポート 9
H'EE008 M	H'EE009	PADDR	8	PA7DDR	PA6DDR	PA5DDR	PA4DDR	PA3DDR	PA2DDR	PA1DDR	PA ₀ DDR	ポートA
H'EEOUC	H'EE00A	PBDDR	8	PB7DDR	PB6DDR	PB5DDR	PB4DDR	PB3DDR	PB2DDR	PB1DDR	PB ₀ DDR	ポートB
H'EEOUD	H'EE00B											
H'EE00E H'EE00F H'EE010 H'EE011 MDCR 8 SSBY STS2 STS1 STS0 UE NMIEG SSOE RAME 制御 システム H'EE012 SYSCR 8 SSBY STS2 A21E A20E H'EE013 BRCR 8 A23E A22E A21E A20E H'EE014 ISCR 8 H'EE015 IER 8 IRQSC IRQSC IRQSC IRQSC IRQ1SC IRQOSC IRQOSC IRQ1SC IRQOSC IRQ1SC IRQOSC IRQ1SC IRQ0SC IRQ1SC IRQ1SC IRQ0SC IRQ1SC IRQ0SC IRQ1SC IRQ0SC IRQ1SC IRQ0SC IRQ1SC IRQ1SC IRQ0SC IRQ1SC IRQ1SC IRQ0SC IRQ1SC IRQ0SC IRQ1SC IRQ1SC IRQ1SC IRQ0SC IRQ1SC IRQ1	H'EE00C											
H'EE00F H'EE010 H'EE010 H'EE011 MDCR 8 SSBY STS2 STS1 STS0 UE NMIEG SSOE RAME 制御	H'EE00D											
H'EE010 MDCR 8 SSBY STS2 STS1 STS0 UE NMIEG SSOE RAME 制御	H'EE00E											
H'EE011 MDCR 8 SSBY STS2 STS1 STS0 UE NMIEG SSOE RAME 制御 H'EE013 BRCR 8 A23E A22E A21E A20E	H'EE00F											
H'EE012 SYSCR 8 SSBY STS2 STS1 STS0 UE NMIEG SSOE RAME 制御 H'EE013 BRCR 8 A23E A22E A21E A20E	H'EE010											
H'EE013 BRCR 8 A23E A22E A21E A20E IRQ4SC IRQ3SC IRQ1SC IRQ1SC IRQ0SC 割り込み コント H'EE015 IER 8 IRQ5E IRQ5E IRQ4E IRQ3E IRQ2E IRQ1E IRQ0E コント H'EE016 ISR 8 IRQ5E IRQ5F IRQ4F IRQ3F IRQ2F IRQ1F IRQ0F IRQ0F IRC0F IRQ0F I	H'EE011	MDCR	8						MDS2	MDS1	MDS0	システム
H'EE014 ISCR	H'EE012	SYSCR	8	SSBY	STS2	STS1	STS0	UE	NMIEG	SSOE	RAME	制御
H'EE015 IER 8 IRQ5E IRQ4E IRQ3E IRQ2E IRQ1E IRQ0E コント H'EE016 ISR 8 IRQ5F IRQ4F IRQ3F IRQ2F IRQ1F IRQ0F IRQ0F IRCE017 IRQ5F IRQ4F IRQ3F IRQ2F IRQ1F IRQ0F IRQ0F IRCE018 IPRA 8 IPRA7 IPRA6 IPRA5 IPRA4 IPRA3 IPRA2 IPRA1 IPRA0 IPRA0 IPRB1 IPRB0 IPRB 8 IPRB7 IPRB6 IPRB5 IPRB3 IPRB2 IPRB1 IP	H'EE013	BRCR	8	A23E	A22E	A21E	A20E				BRLE	バスコントローラ
H'EE016 ISR 8 IRQ5F IRQ4F IRQ3F IRQ2F IRQ1F IRQ0F IRQ0F H'EE017	H'EE014	ISCR	8			IRQ5SC	IRQ4SC	IRQ3SC	IRQ2SC	IRQ1SC	IRQ0SC	割り込み
H'EE017	H'EE015	IER	8			IRQ5E	IRQ4E	IRQ3E	IRQ2E	IRQ1E	IRQ0E	コント
H'EE018 IPRA 8 IPRA7 IPRA6 IPRA5 IPRA4 IPRA3 IPRA2 IPRA1 IPRA0 H'EE019 IPRB 8 IPRB7 IPRB6 IPRB5 IPRB3 IPRB2 IPRB1 DASTE D/A 変換器 H'EE01A DASTCR 8 IPRB6 IPRB5 IPRB5 IPRB3 IPRB2 IPRB1 IPRB1 D/A 変換器 H'EE01B DIVCR 8 IPRB6 IPRB5 IPRB5 IPRB3 IPRB2 IPRB1 DASTE D/A 変換器 H'EE01B DIVCR 8 PSTOP IPRB6 IPRB5 MSTPL2 MSTPH1 MSTPH0 MSTPL0 H'EE01D MSTCRL 8 MSTPL7 MSTPL5 MSTPL4 MSTPL3 MSTPL2 MSTPL0 ADRCTL バスコント	H'EE016	ISR	8			IRQ5F	IRQ4F	IRQ3F	IRQ2F	IRQ1F	IRQ0F	ローラ
H'EE019 IPRB 8 IPRB7 IPRB6 IPRB5 IPRB3 IPRB2 IPRB1 DASTE D/A 変換器 H'EE01A DASTCR 8 C C C C DIV1 DIV0 システム H'EE01B MSTCRH 8 PSTOP C MSTPL4 MSTPL3 MSTPL2 MSTPL1 MSTPL0 H'EE01D MSTCRL 8 MSTPL7 MSTPL5 MSTPL4 MSTPL3 MSTPL2 MSTPL0 ADRCTL バスコント	H'EE017											
H'EE01A DASTCR 8 D/A 変換器 H'EE01B DIVCR 8 DIV1 DIV1 DIV0 システム H 'EE01C MSTCRH 8 PSTOP MSTPL4 MSTPL3 MSTPL2 MSTPL0 制御 H'EE01E ADRCR 8 MSTPL5 MSTPL4 MSTPL3 MSTPL2 ADRCTL バスコント	H'EE018	IPRA	8	IPRA7	IPRA6	IPRA5	IPRA4	IPRA3	IPRA2	IPRA1	IPRA0	
H'EE01B DIVCR 8 DIV1 DIV0 システム H 'EE01C MSTCRH 8 PSTOP MSTPL3 MSTPH2 MSTPH1 MSTPH0 制御 H'EE01D MSTCRL 8 MSTPL7 MSTPL5 MSTPL4 MSTPL3 MSTPL2 MSTPL0 ADRCTL バスコント	H'EE019	IPRB	8	IPRB7	IPRB6	IPRB5		IPRB3	IPRB2	IPRB1		
H 'EE01C MSTCRH 8 PSTOP MSTPH2 MSTPH1 MSTPH0 制御 H'EE01D MSTCRL 8 MSTPL7 MSTPL5 MSTPL4 MSTPL3 MSTPL2 MSTPL0 MSTPL0 H'EE01E ADRCR 8 ADRCTL バスコント	H'EE01A	DASTCR	8								DASTE	D/A 変換器
H'EE01D MSTCRL 8 MSTPL7 MSTPL5 MSTPL4 MSTPL3 MSTPL2 MSTPL0 H'EE01E ADRCR 8 ADRCTL パスコント	H'EE01B	DIVCR	8							DIV1	DIV0	システム
H'EE01E ADRCR 8 ADRCTL パスコント	H 'EE01C	MSTCRH	8	PSTOP					MSTPH2	MSTPH1	MSTPH0	制御
	H'EE01D	MSTCRL	8	MSTPL7		MSTPL5	MSTPL4	MSTPL3	MSTPL2		MSTPL0	
H'EE01F CSCR 8 CS7E CS6E CS5E CS4E	H'EE01E	ADRCR	8								ADRCTL	バスコント
	H'EE01F	CSCR	8	CS7E	CS6E	CS5E	CS4E					ローラ

アドレス 名 パス機 ピットァ ピットゥ	下位	レジスタ	データ				ビッ	 卜名				モジュール
H'EEO20 ABWCR 8 ABW7 ABW6 ABW5 ABW4 ABW3 ABW2 ABW1 ABW0 バス H'EEO21 ASTCR 8 AST7 AST6 AST5 AST4 AST3 AST2 AST1 AST0 コント H'EEO22 WCRH 8 W71 W70 W61 W60 W51 W50 W41 W40 U70 W61 H'EEO24 BCR 8 ICIS1 ICIS0 BROME BRSTS1 BRSTS0 RDEA WAITE H'EEO25 H'EEO25 RTCR 8 MXC1 MXC0 CSEL RCYCE TPC RCW RLW 1/2 / 2/2 / 2/2 RTCNT 8 RTCNT 8 RTCNT 8 RTCNT 8 RTCNT 8 RTCNT 8 RTCOR 8 RTCNT 8 RTCOR R				ビット7	ビット6	ビット5			ビット2	ビット1	ビット0	
H:EE021 ASTCR 8												
H'EEO22 WCRH	H'EE021	ASTCR	8	AST7	AST6	AST5	AST4	AST3	AST2	AST1	AST0	
H'EE024 BCR	H'EE022		8		W70	W61	W60	W51	W50		W40	ローラ
H'EE025 DRCRA 8 DRAS2 DRAS1 DRAS0 BE RDM SRFMD RFSHE DRAM 1ンタ RFE027 DRCRB 8 MXC1 MXC0 CSEL RCYCE TPC RCW RLW 1ンタ アェース RTMCSR 8 CMF CMIE CKS2 CKS1 CKS0 アニース RTMCSR 8 RTMCSR	H'EE023	WCRL	8	W31	W30	W21	W20	W11	W10	W01	W00	
H'EE026 DRCRA	H'EE024	BCR	8	ICIS1	ICIS0	BROME	BRSTS1	BRSTS0		RDEA	WAITE	
H'EE027 DRCRB	H'EE025			1								
H'EE028 RTMCSR 8 CMF CMIE CKS2 CKS1 CKS0	H'EE026	DRCRA	8	DRAS2	DRAS1	DRAS0		BE	RDM	SRFMD	RFSHE	DRAM
H'EE022 RTCNT 8	H'EE027	DRCRB	8	MXC1	MXC0	CSEL	RCYCE		TPC	RCW	RLW	インタ
H'EE02A RTCOR 8	H'EE028	RTMCSR	8	CMF	CMIE	CKS2	CKS1	CKS0		•		フェース
H*EE02C H*EE02C H*EE02D H*EE02E H*EE02E H*EE036 H*EE031 H*EE032 H*EE033 H*EE034 H*EE035 H*EE036 H*EE036 H*EE036 H*EE037 H*EE038 H*EE038 H*EE038 H*EE038 H*EE038 H*EE038 H*EE039 H*EE039 H*EE039 H*EE038 H*EE039 H*EE039 H*EE039 H*EE030 H*EE	H'EE029	RTCNT	8								•	
H'EE02C H'EE02D	H'EE02A	RTCOR	8									
H'EE02E	H'EE02B											
H'EE02F H'EE030 H'EE031 H'EE031 H'EE032 H'EE033 H'EE033 H'EE034 H'EE035 H'EE036 H'EE036 H'EE037 H'EE038 H'EE038 H'EE038 H'EE038 H'EE039 H'EE039 H'EE039 H'EE030 H'EE030 H'EE030 H'EE031	H'EE02C											
H'EE030	H'EE02D											
H'EE030	H'EE02E											
H'EE031	H'EE02F											
H'EE032	H'EE030											
H'EE033	H'EE031											
H'EE035	H'EE032											
H'EE035	H'EE033										•	
H'EE036	H'EE034											
H'EE037	H'EE035											
H'EE038 H'EE039 H'EE03A H'EE03B H'EE03C P2PCR 8 P27PCR P26PCR P25PCR P24PCR P23PCR P21PCR P20PCR ポート 2 H'EE03D	H'EE036											
H'EE039 H'EE03A H'EE03B H'EE03C P2PCR 8 P27PCR P26PCR P25PCR P24PCR P23PCR P22PCR P21PCR P20PCR ポート2 H'EE03D	H'EE037											
H'EE03A H'EE03B H'EE03C P2PCR 8 P27PCR P26PCR P25PCR P24PCR P23PCR P22PCR P21PCR P20PCR ポート2 H'EE03D	H'EE038	リザーブ領	域(アク	7セス禁止)							4.	
H'EE03B H'EE03C P2PCR 8 P27PCR P26PCR P25PCR P24PCR P23PCR P22PCR P21PCR P20PCR ポート 2 H'EE03D	H'EE039											
H'EE03C P2PCR 8 P27PCR P26PCR P25PCR P24PCR P23PCR P22PCR P21PCR P20PCR ポート 2 H'EE03D	H'EE03A											
H'EE03D	H'EE03B											
	H'EE03C	P2PCR	8	P27PCR	P26PCR	P25PCR	P24PCR	P23PCR	P22PCR	P21PCR	P20PCR	ポート2
H'EE03E P4PCR 8 P47PCR P46PCR P45PCR P44PCR P43PCR P47PCR P41PCR P40PCR 11 - 1 4	H'EE03D											
	H'EE03E	P4PCR	8	P47PCR	P46PCR	P45PCR	P44PCR	P43PCR	P42PCR	P41PCR	P4 ₀ PCR	ポート4
H'EE03F P5PCR 8 P53PCR P51PCR P50PCR ポート 5	H'EE03F	P5PCR	8					P53PCR	P52PCR	P51PCR	P50PCR	ポート5

下位	レジスタ	データ				ビッ	 ト名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'EE 040									•		
H'EE 041											
H'EE 042											
H'EE 043											
H'EE 044											
H'EE 045											
H'EE 046											
H'EE 047											
H'EE 048											
H'EE 049											
H'EE04A											
H'EE04B											
H'EE04C											
H'EE04D											
H'EE04E											
H'EE04F											
H'EE 050											
H'EE 051									_		
H'EE 052											
H'EE 053											
H'EE 054											
H'EE 055											
H'EE 056											
H'EE 057											
H'EE 058											
H'EE 059											
H'EE 05A											
H'EE 05B											
H'EE 05C											
H'EE 05D											
H'EE05E											
H'EE 05F											

下位	レジスタ	データ				ビッ	<u></u> ト名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'EE 060											
H'EE 061											
H'EE 062											
H'EE 063											
H'EE 064											
H'EE 065											
H'EE 066											
H'EE 067											
H'EE 068											
H'EE 069											
H'EE06A											
H'EE06B											
H'EE06C											
H'EE 06D											
H'EE06E											
H'EE06F											
H'EE 070											
H'EE 071											
H'EE 072											
H'EE 073											
H'EE 074	リザーブ領	域(アク	7セス禁止)								
H'EE 075											
H'EE 076											
H'EE077	RAMCR	8					RAMS	RAM2	RAM1	RAM0	フラッシュ メモリ*
H'EE 078											
H'EE 079											
H'EE07A											
H'EE 07B											
H'EE07C											
H'EE07D											
H'EE07E											
H'EE07F											

下位	レジスタ	データ				ビッ	 ト名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'EE 080											
H'EE 081											
H'EE 082									-		
H'EE 083											
H'EE 084											
H'EE 085											
H'EE 086											
H'EE 087											
H'EE 088											
H'EE 089											
H'EE 08A											
H'EE 08B											
H'EE 08C											
H'EE 08D											
H'EE 08E											
H'EE 08F											
H'EE 090											
H'EE 091											
H'EE 092											
H'EE 093											
H'EE 094											
H'EE 009											
H'EE 096											
H'EE 097									_		
H'EE 098											
H'EE 099											
H'EE 09A											
H'EE 09B											
H'EE 09C											
H'EE 09D											
H'EE 09E											
H'EE09F											

下位	レジスタ	データ				ビッ	<u></u> ト名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'EE0A0											
H'EE0A1											
H'EE0A2											
H'EE0A3											
H'EE0A4											
H'EE 0A5											
H'EE0A6											
H'EE 0A7											
H'EE0A8											
H'EE 0A9											
H'EE0AA											
H'EE0AB											
H'EE0AC											
H'EE0AD											
H'EE0AE											
H'EE0AF											
H'EE 0B0	FCCS	8	FWE			FLER				sco	フラッシュ
H'EE0B1	FPCS	8								PPVS	メモリ*
H'EE0B2	FECS	8								EPVB	
H'EE0B3	リザーブ領	域(アク	フセス禁止)							ı.	
H'EE0B4	FKEY	8	K7	K6	K5	K4	K3	K2	K1	K0	
H'EE0B5	FMATS	8	MS7	MS6	MS5	MS4	MS3	MS2	MS1	MS0	
H'EE0B6	リザーブ領	域(アク	フセス禁止)							ľ	
H'EE0B7	FVACR	8	FVCHGE				FVSEL3	FVSEL2	FVSEL1	FVSEL0	
H'EE0B8	FVADRR	8									
H'EE0B9	FVADRE	8									
H'EE0BA	FVADRH	8						-	-		
H'EE0BB	FVADRL	8									
H'EE0BC	リザーブ領	域(アク	フセス禁止)				, ,			I	
H'EE0BD											
H'EE 0BE											
H'EE0BF											

下位	レジスタ	データ				ビッ	<u></u> ト名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'FFF20	MAR0AR	8									DMAC
H'FFF21	MAR0AE	8									チャネル
H'FFF22	MAR0AH	8									0A
H'FFF23	MAR0AL	8									
H'FFF24	ETCR0AH	8									
H'FFF25	ETCR0AL	8									
H'FFF26	IOAR0A	8									
H'FFF27	DTCR0A	8	DTE	DTSZ	DTID	RPE	DTIE	DTS2	DTS1	DTS0	ショートアド レスモード
			DTE	DTSZ	SAID	SAIDE	DTIE	DTS2A	DTS1A	DTS0A	フルアドレス モード
H'FFF28	MAR0BR	8									DMAC
H'FFF29	MAR0BE	8									チャネル
H'FFF2A	MAR0BH	8									0B
H'FFF2B	MAR0BL	8									
H'FFF2C	ETCR0BH	8									
H'FFF2D	ETCR0BL	8									
H'FFF2E	IOAR0B	8									>.= L71
H'FFF2F	DTCR0B	8	DTE	DTSZ	DTID	RPE	DTIE	DTS2	DTS1	DTS0	ショートアド レスモード フルアドレス
			DTME		DAID	DAIDE	TMS	DTS2B	DTS1B	DTS0B	モード
H'FFF30	MAR1AR	8									DMAC
H'FFF31	MAR1AE	8									チャネル
H'FFF32	MAR1AH	8									1A
H'FFF33	MAR1AL	8					•				
H'FFF34	ETCR1AH	8									
H'FFF35	ETCR1AL	8									
H'FFF36	IOAR1A	8									\ 7 P
H'FFF37	DTCR1A	8	DTE	DTSZ	DTID	RPE	DTIE	DTS2	DTS1	DTS0	ショートアドレスモード
			DTE	DTSZ	SAID	SAIDE	DTIE	DTS2A	DTS1A	DTS0A	フルアドレス モード
H'FFF38	MAR1BR	8									DMAC
	MAR1BE	8									チャネル
H'FFF3A	MAR1BH	8									1B
H'FFF3B	MAR1BL	8									
H'FFF3C	ETCR1BH	8									
H'FFF3D	ETCR1BL	8									

下位	レジスタ	データ				ビッ	 ト名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'FFF3E	IOAR1B	8									DMACチャネル1B
H'FFF3F	DTCR1B	8	DTE	DTSZ	DTID	RPE	DTIE	DTS2	DTS1	DTS0	ショートアド レスモード
			DTME		DAID	DAIDE	TMS	DTS2B	DTS1B	DTS0B	フルアドレス モード
H'FFF40	リザーブ領	域(アク	フセス禁止)			,					
H'FFF41											
H'FFF42											
H'FFF43											
H'FFF44											
H'FFF45											
H'FFF46											
H'FFF47											
H'FFF48											
H'FFF49											
H'FFF4A	÷										
H'FFF4B	:										
H'FFF4C											
H'FFF4D											
H'FFF4E	:										
H'FFF4F			·				11	:			
H'FFF50	リザーブ領	域(アク	7セス禁止)								
H'FFF51											
H'FFF52											
H'FFF53											
H'FFF54											
H'FFF55	-										
H'FFF56											
H'FFF57	-										
H'FFF58											
H'FFF59											
H'FFF5A											
H'FFF5B											
H'FFF5C											
H'FFF5D	-										
H'FFF5E											
H'FFF5F											

下位	レジスタ	データ				ビッ	<u></u> ト名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'FFF60	TSTR	8						STR2	STR1	STR0	16 ビットタイマ
H'FFF61	TSNC	8						SYNC2	SYNC1	SYNC0	共通
H'FFF62	TMDR	8		MDF	FDIR			PWM2	PWM1	PWM0	
H'FFF63	TOLR	8			TOB2	TOA2	TOB1	TOA1	TOB0	TOA0	
H'FFF64	TISRA	8		IMIEA2	IMIEA1	IMIEA0		IMFA2	IMFA1	IMFA0	
H'FFF65	TISRB	8		IMIEB2	IMIEB1	IMIEB0		IMFB2	IMFB1	IMFB0	
H'FFF66	TISRC	8		OVIE2	OVIE1	OVIE0		OVF2	OVF1	OVF0	
H'FFF67											
H'FFF68	16TCR0	8		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	16 ビットタイマ
H'FFF69	TIOR0	8		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	チャネル 0
H'FFF6A	16TCNT0H	16									
H'FFF6B	16TCNT0L										
H'FFF6C	GRA0H	16									
H'FFF6D	GRA0L										
H'FFF6E	GRB0H	16									
H'FFF6F	GRB0L										
H'FFF70	16TCR1	8		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	16 ビットタイマ
H'FFF71	TIOR1	8		IOB2	IOB1	IOB0	,	IOA2	IOA1	IOA0	チャネル1
H'FFF72	16TCNT1H	16									
H'FFF73	16TCNT1L										
H'FFF74	GRA1H	16									
H'FFF75	GRA1L										
H'FFF76	GRB1H	16									
H'FFF77	GRB1L										
H'FFF78	16TCR2	8		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	16 ビットタイマ
H'FFF79	TIOR2	8		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	チャネル 2
H'FFF7A	16TCNT2H	16									
H'FFF7B	16TCNT2L										
H'FFF7C	GRA2H	16									
H'FFF7D	GRA2L	4.5									
H'FFF7E	GRB2H	16									
H'FFF7F	GRB2L										

下位	レジスタ	データ				ビッ	 卜名				モジュール
ー アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'FFF80	8TCR0	8	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	8ビット
H'FFF81	8TCR1	8	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	タイマ
H'FFF82	8TCSR0	8	CMFB	CMFA	OVF	ADTE	OIS3	OIS2	OS1	OS0	チャネル
H'FFF83	8TCSR1	8	CMFB	CMFA	OVF	ICE	OIS3	OIS2	OS1	OS0	0/1
H'FFF84	TCORA0	8									
H'FFF85	TCORA1	8									
H'FFF86	TCORB0	8									
H'FF F87	TCORB1	8									
H'FFF88	8TCNT0	8									
H'FFF89	8TCNT1	8									
H'FFF8A											
H'FFF8B											
H'FFF8C	TCSR*	8	OVF	WT/ IT	TME			CKS2	CKS1	CKS0	WDT
H'FFF8D	TCNT*	8									
H'FFF8E											
H'FFF8F	RSTCSR*	8	WRST								
H'FFF90	8TCR2	8	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	8ビット
H'FFF91	8TCR3	8	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	タイマ
H'FFF92	8TCSR2	8	CMFB	CMFA	OVF		OIS3	OIS2	OS1	OS0	チャネル
H'FFF93	8TCSR3	8	CMFB	CMFA	OVF	ICE	OIS3	OIS2	OS1	OS0	2/3
H'FFF94	TCORA2	8									
H'FFF95	TCORA3	8									
H'FFF96	TCORB2	8									
H'FFF97	TCORB3	8									
H'FFF98	8TCNT2	8									
H'FFF99	8TCNT3	8									
H'FFF9A											
H'FFF9B											
H'FFF9C	DADR0	8									D/A 変換器
H'FFF9D	DADR1	8									
H'FFF9E	DACR	8	DAOE1	DAOE0	DAE						
H'FFF9F											

下位	レジスタ	データ				٤	ごット名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'FFFA0	TPMR	8					G3NOV	G2NOV	G1NOV	G0NOV	TPC
H'FF FA1	TPCR	8	G3CMS1	G3CMS0	G2CMS1	G2CMS0	G1CMS1	G1CMS0	G0CMS1	G0CMS0	
H'FFFA2	NDERB	8	NDER15	NDER14	NDER13	NDER12	NDER11	NDER10	NDER9	NDER8	
H'FFFA3	NDERA	8	NDER7	NDER6	NDER5	NDER4	NDER3	NDER2	NDER1	NDER0	
H'FFFA4	NDRB*	8	NDR15	NDR14	NDR13	NDR12	NDR11	NDR10	NDR9	NDR8	
I			NDR15	NDR14	NDR13	NDR12					
H'FFFA5	NDRA*	8	NDR7	NDR6	NDR5	NDR4	NDR3	NDR2	NDR1	NDR0	-
I			NDR7	NDR6	NDR5	NDR4					
H'FFFA6	NDRB*	8									-
I							NDR11	NDR10	NDR9	NDR8	
H'FF FA7	NDRA*	8									-
ı							NDR3	NDR2	NDR1	NDR0	-
H'FFFA8											
H'FFFA9											
H'FF FAA								-			-
H'FF FAB								-			-
H'FF FAC								-			-
H'FF FAD											-
H'FF FAE											
H'FF FAF											
H'FF FB0	SMR	8	C/Ā	CHR	PE	O/Ē	STOP	MP	CKS1	CKS0	SCI
H'FF FB1	BRR	8									チャネル 0
H'FF FB2	SCR	8	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	-
H'FF FB3	TDR	8									
H'FF FB4	SSR	8	TDRE	RDRF	ORER	FER/ERS	PER	TEND	MPB	MPBT	
H'FF FB5	RDR	8									
H'FFFB6	SCMR	8					SDIR	SINV		SMIF	
H'FF FB7	リザーブ領	域(アクt	zス禁止)	,		T			,	r	
H'FFFB8	SMR	8	C/Ā	CHR	PE	O/E	STOP	MP	CKS1	CKS0	SCI
H'FFFB9	BRR	8									チャネル 1
H'FF FBA	SCR	8	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	
H'FF FBB	TDR	8									
H'FF FBC	SSR	8	TDRE	RDRF	ORER	FER/ERS	PER	TEND	MPB	MPBT	_
H'FF FBD	RDR	8					00:0	Oth " /		01.415	_
H'FFFBE H'FFFBF	SCMR	8	│ Zス禁止)				SDIR	SINV		SMIF	

下位	レジスタ	データ				ビッ	<u></u> ト名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'FFFC0	SMR	8	C/Ā	CHR	PE	O/Ē	STOP	MP	CKS1	CKS0	SCI
H'FFFC1	BRR	8									チャネル2
H'FFFC2	SCR	8	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	
H'FFFC3	TDR	8									
H'FFFC4	SSR	8	TDRE	RDRF	ORER	FER/ERS	PER	TEND	MPB	MPBT	
H'FFFC5	RDR	8									
H'FFFC6	SCMR	8					SDIR	SINV		SMIF	
H'FFFC7	リザーブ領	類域(アク	フセス禁止)							Į.	
H'FFFC8											
H'FFFC9											
H'FFFCA											
H'FFFCB											
H'FFFCC											
H'FFFCD											
H'FFFCE											
H'FFFCF											
H'FFFD0	P1DR	8	P17	P16	P15	P14	P13	P12	P1 ₁	P10	ポート1
H'FFFD1	P2DR	8	P27	P26	P25	P24	P23	P22	P21	P20	ポート2
H'FFFD2	P3DR	8	P37	P36	P35	P34	P33	P32	P31	P30	ポート3
H'FFFD3	P4DR	8	P47	P46	P45	P44	P43	P42	P41	P40	ポート4
H'FFFD4	P5DR	8					P53	P52	P51	P50	ポート5
H'FFFD5	P6DR	8	P67	P66	P65	P64	P63	P62	P61	P60	ポート6
H'FFFD6	P7DR	8	P7 7	P76	P7 5	P74	P7 3	P72	P71	P70	ポート7
H'FFFD7	P8DR	8				P84	P83	P82	P81	P80	ポート8
H'FFFD8	P9DR	8			P95	P94	P93	P92	P91	P90	ポート9
H'FFFD9	PADR	8	PA ₇	PA ₆	PA ₅	PA4	РАз	PA ₂	PA ₁	PA ₀	ポートA
H'FFFDA	PBDR	8	PB ₇	PB6	PB ₅	PB4	РВз	PB ₂	PB1	PB ₀	ポートB
H'FFFDB											
H'FFFDC											
H'FFFDD											
H'FFFDE											
H'FFFDF											

下位	レジスタ	データ				ビッ	卜名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'FFFE0	ADDRAH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	A/D
H'FFFE1	ADDRAL	8	AD1	AD0							変換器
H'FFFE2	ADDRBH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H'FFFE3	ADDRBL	8	AD1	AD0							
H'FFFE4	ADDRCH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H'FF FE5	ADDRCL	8	AD1	AD0							
H'FFFE6	ADDRDH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H'FFFE7	ADDRDL	8	AD1	AD0							
H'FFFE8	ADCSR	8	ADF	ADIE	ADST	SCAN	CKS	CH2	CH1	CH0	
H'FFFE9	ADCR	8	TRGE								

【注】 * TCSR, TCNT, RSTCSR のライトについては「12.2.4 レジスタ書き換え時の注意」を参照してください。 出力トリガの設定によりアドレスが変化します。

【記号説明】

WDT: ウォッチドッグタイマ

TPC: プログラマブルタイミングパターンコントローラ

SCI: シリアルコミュニケーションインタフェース

B.2 アドレス一覧 (EMC ビット=0 のとき)

下位 レジスタ データ アドレス 名 パス幅 ピット7 ピット6 ピット5 ピット4 ピット3 ピット2 ピット1 ピット0 H'EE000 P1DDR 8 P17DDR P16DDR P15DDR P14DDR P13DDR P12DDR P11DDR P10DDR 7 H'EE001 P2DDR 8 P27DDR P26DDR P25DDR P24DDR P23DDR P22DDR P21DDR P20DDR 7 H'EE002 P3DDR 8 P37DDR P36DDR P36DDR P35DDR P34DDR P32DDR P31DDR P30DDR 7 H'EE003 P4DDR 8 P47DDR P46DDR P45DDR P44DDR P43DDR P42DDR P41DDR P40DDR 7 H'EE004 P5DDR 8 P66DDR P66DDR P65DDR P63DDR P62DDR P61DDR P60DDR 7 H'EE005 P6DDR 8 P66DDR P65DDR P64DDR P63DDR P62DDR P61DDR P60DDR 7 H'EE006 P9DDR 8 PA7DDR PA6DDR PA5DDR P93DDR P92DDR P91DDR P90DDR 7 H'EE008 P9DDR 8 PA7DDR PA6DDR PA5DDR PA5DDR P92DDR P91DDR P90DDR 7 H'EE009 PADDR 8 PA7DDR PA6DDR PA5DDR P	
H'EE000 P1DDR 8 P17DDR P16DDR P16DDR P14DDR P13DDR P12DDR P11DDR P10DDR P16DDR P16DDR P14DDR P12DDR P11DDR P10DDR P16DDR P26DDR P22DDR P22DDR P21DDR P20DDR P20DDR P22DDR P21DDR P20DDR P20DDR P22DDR P21DDR P20DDR P20DDR P22DDR P21DDR P20DDR P20DDR	ポート 1
H'EE001 P2DDR 8 P27DDR P26DDR P25DDR P24DDR P23DDR P22DDR P21DDR P20DDR 7 H'EE002 P3DDR 8 P37DDR P36DDR P35DDR P34DDR P32DDR P31DDR P30DDR 7 H'EE003 P4DDR 8 P47DDR P46DDR P45DDR P43DDR P42DDR P41DDR P40DDR 7 H'EE004 P5DDR 8 P66DDR P65DDR P63DDR P62DDR P51DDR P60DDR 7 H'EE005 P6DDR 8 P66DDR P65DDR P63DDR P62DDR P61DDR P60DDR 7 H'EE006 P8DDR 8 P84DDR P83DDR P82DDR P81DDR P80DDR 7 H'EE008 P9DDR 8 P95DDR P94DDR P92DDR P91DDR P90DDR 7 H'EE000 PADDR 8 PA7DDR PA6DDR PA5DDR PA4DDR PA3DDR PA2DDR PA1DDR <	
H'EE002 P3DDR 8 P37DDR P36DDR P35DDR P33DDR P32DDR P31DDR P30DDR Z H'EE003 P4DDR 8 P47DDR P46DDR P45DDR P44DDR P43DDR P42DDR P41DDR P40DDR Z H'EE004 P5DDR 8 P66DDR P65DDR P63DDR P62DDR P61DDR P60DDR Z H'EE006 B P66DDR P65DDR P63DDR P62DDR P61DDR P60DDR Z H'EE007 P8DDR 8 P95DDR P94DDR P82DDR P81DDR P80DDR Z H'EE008 P9DDR 8 PA7DDR PA6DDR PA5DDR P93DDR P92DDR P91DDR P90DDR Z H'EE000 PADDR 8 PA7DDR PA6DDR PA5DDR PA3DDR PA2DDR PA1DDR PA0DDR Z H'EE000 PBDDR 8 PB7DDR PB6DDR PB5DDR PB3DDR PB2DDR PB1DDR	
H'EE003 P4DDR 8 P47DDR P46DDR P45DDR P44DDR P42DDR P41DDR P40DDR 7 H'EE004 P5DDR 8 P66DDR P65DDR P63DDR P62DDR P61DDR P60DDR 7 H'EE006 H'EE006 P84DDR P84DDR P83DDR P82DDR P81DDR P80DDR 7 H'EE008 P9DDR 8 P95DDR P94DDR P93DDR P91DDR P90DDR 7 H'EE009 PADDR 8 PA7DDR PA6DDR PA4DDR PA3DDR P92DDR P91DDR P90DDR 7 H'EE00A PBDDR 8 PA7DDR PA6DDR PA5DDR PA4DDR PA3DDR PA2DDR PA1DDR PA0DDR 7 H'EE00A PBDDR 8 PB7DDR PB6DDR PB5DDR PB4DDR PB2DDR PB1DDR PB0DDR 7 H'EE00B H'EE00C H'EE00C H'EE00C H'EE00C H'EE00C H'EE00C H'EE00C H	ポート 2
H'EE004 P5DDR 8 P60DDR P50DDR P60DDR P60DDR P60DDR P60DDR P70DDR	ポート3
H'EE005 P6DDR 8 P66DDR P65DDR P64DDR P63DDR P62DDR P61DDR P60DDR 7 H'EE006 H'EE007 P8DDR 8 P84DDR P83DDR P82DDR P81DDR P80DDR 7 H'EE008 P9DDR 8 P95DDR P94DDR P93DDR P92DDR P91DDR P90DDR 7 H'EE009 PADDR 8 PA7DDR PA6DDR PA5DDR PA4DDR PA3DDR PA2DDR PA1DDR PA0DDR 7 H'EE00A PBDDR 8 PB7DDR PB6DDR PB5DDR PB4DDR PB3DDR PB2DDR PB1DDR PB0DDR 7 H'EE00B H'EE00C H'EE00D	ポート4
H'EE006 8 P84DDR P83DDR P82DDR P81DDR P80DDR 7 H'EE008 P9DDR 8 P95DDR P94DDR P93DDR P91DDR P90DDR 7 H'EE009 PADDR 8 PA7DDR PA6DDR PA4DDR PA3DDR PA2DDR PA1DDR PA0DDR 7 H'EE00A PBDDR 8 PB7DDR PB6DDR PB5DDR PB4DDR PB3DDR PB2DDR PB1DDR PB0DDR 7 H'EE00B H'EE00C H'EE00D	ポート 5
H'EE007 P8DDR 8 P84DDR P83DDR P82DDR P81DDR P80DDR 7 H'EE008 P9DDR 8 P95DDR P94DDR P93DDR P92DDR P91DDR P90DDR 7 H'EE009 PADDR 8 PA7DDR PA6DDR PA5DDR PA4DDR PA3DDR PA2DDR PA1DDR PA0DDR 7 H'EE00A PBDDR 8 PB7DDR PB6DDR PB5DDR PB4DDR PB3DDR PB2DDR PB1DDR PB0DDR 7 H'EE00B H'EE00C H'EE00D H'EE0	ポート 6
H'EE008 P9DDR 8 P95DDR P94DDR P93DDR P92DDR P91DDR P90DDR 7 H'EE009 PADDR 8 PA7DDR PA6DDR PA5DDR PA3DDR PA2DDR PA1DDR PA0DDR 7 H'EE00A PBDDR 8 PB7DDR PB6DDR PB5DDR PB4DDR PB3DDR PB2DDR PB1DDR PB0DDR 7 H'EE00B H'EE00C H'EE00D H'EE	
H'EE009 PADDR 8 PA7DDR PA6DDR PA5DDR PA4DDR PA3DDR PA2DDR PA1DDR PA0DDR 7. H'EE00A PBDDR 8 PB7DDR PB6DDR PB5DDR PB4DDR PB3DDR PB2DDR PB1DDR PB0DDR 7. H'EE00B H'EE00C H'EE00D H'	ポート8
H'EE00A PBDDR 8 PB7DDR PB6DDR PB5DDR PB4DDR PB3DDR PB2DDR PB1DDR PB0DDR 7.0 H'EE00B H'EE00C H'EE00D H'EE00D <td< td=""><td>ポート 9</td></td<>	ポート 9
H'EE00B H'EE00C H'EE00D	ポートA
H'EE00C H'EE00D	ポートB
H'EE00D	
HYEEOOE	
TI ELOOL	
H'EEOOF	
H'EE010	
H'EE011 MDCR 8 MDS2 MDS1 MDS0 3	システム
H'EE012 SYSCR 8 SSBY STS2 STS1 STS0 UE NMIEG SSOE RAME #	制御
H'EE013 BRCR 8 A23E A22E A21E A20E BRLE //	バスコントローラ
H'EE014 ISCR 8 IRQ5SC IRQ4SC IRQ3SC IRQ2SC IRQ1SC IRQ0SC	割り込み
H'EE015 IER 8 IRQ5E IRQ4E IRQ3E IRQ2E IRQ1E IRQ0E I	コント
H'EE016 ISR 8 IRQ5F IRQ4F IRQ3F IRQ2F IRQ1F IRQ0F [ローラ
H'EE017	
H'EE018 IPRA 8 IPRA7 IPRA6 IPRA5 IPRA4 IPRA3 IPRA2 IPRA1 IPRA0	
H'EE019 IPRB 8 IPRB7 IPRB6 IPRB5 IPRB3 IPRB2 IPRB1	
H'EE01A DASTCR 8 DASTE D	D/A 変換器
H'EE01B DIVCR 8 DIV1 DIV0 3	システム
H 'EE01C MSTCRH 8 PSTOP MSTPH2 MSTPH1 MSTPH0 #	制御
H'EE01D MSTCRL 8 MSTPL7 MSTPL5 MSTPL4 MSTPL3 MSTPL2 MSTPL0	
H'EE01E ADRCR* 8 ADRCTL /	
H'EE01F CSCR 8 CS7E CS6E CS5E CS4E	バスコント

下位	レジスタ	データ				ビッ	 ト名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'EE020	ABWCR	8	ABW7	ABW6	ABW5	ABW4	ABW3	ABW2	ABW1	ABW0	バス
H'EE021	ASTCR	8	AST7	AST6	AST5	AST4	AST3	AST2	AST1	AST0	コント
H'EE022	WCRH	8	W71	W70	W61	W60	W51	W50	W41	W40	ローラ
H'EE023	WCRL	8	W31	W30	W21	W20	W11	W10	W01	W00	
H'EE024	BCR	8	ICIS1	ICIS0	BROME	BRSTS1	BRSTS0		RDEA	WAITE	
H'EE025											
H'EE026	DRCRA	8	DRAS2	DRAS1	DRAS0		BE	RDM	SRFMD	RFSHE	DRAM
H'EE027	DRCRB	8	MXC1	MXC0	CSEL	RCYCE		TPC	RCW	RLW	インタ
H'EE028	RTMCSR	8	CMF	СМІЕ	CKS2	CKS1	CKS0				フェース
H'EE029	RTCNT	8									
H'EE02A	RTCOR	8									
H'EE02B											
H'EE02C											
H'EE02D											
H'EE02E											
H'EE02F											
H'EE030											
H'EE031											
H'EE032											
H'EE033											
H'EE034											
H'EE035											
H'EE036											
H'EE037											
H'EE038	リザーブ領	域(アク	フセス禁止)								
H'EE039											
H'EE03A											
H'EE03B											
H'EE03C	P2PCR	8	P27PCR	P26PCR	P25PCR	P24PCR	P23PCR	P22PCR	P21PCR	P20PCR	ポート2
H'EE03D											
H'EE03E	P4PCR	8	P47PCR	P46PCR	P45PCR	P44PCR	P43PCR	P42PCR	P41PCR	P40PCR	ポート4
H'EE03F	P5PCR	8					P53PCR	P52PCR	P51PCR	P50PCR	ポート5

下位	レジスタ	データ				ビッ	<u></u> ト名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'EE 040											
H'EE 041											
H'EE 042											
H'EE 043											
H'EE 044											
H'EE 045											
H'EE 046											
H'EE 047											
H'EE 048											
H'EE 049											
H'EE04A											
H'EE04B											
H'EE04C											
H'EE 04D											
H'EE04E											
H'EE04F											
H'EE 050											
H'EE 051											
H'EE 052											
H'EE 053											
H'EE 054											
H'EE 055											
H'EE 056											
H'EE 057											
H'EE 058											
H'EE 059								_	_		
H'EE05A											
H'EE 05B											
H'EE05C											
H'EE05D											
H'EE 05E											
H'EE 05F											

下位	レジスタ	データ				ビッ	<u></u> ト名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'EE 060											
H'EE 061											
H'EE 062											
H'EE 063											
H'EE 064											
H'EE 065											
H'EE 066											
H'EE 067											
H'EE 068											
H'EE 069											
H'EE06A											
H'EE 06B											
H'EE 06C											
H'EE 06D											
H'EE 06E											
H'EE 06F											
H'EE 070											
H'EE 071											
H'EE 072											
H'EE 073											
H'EE 074	リザーブ領	域(アク	フセス禁止)								
H'EE 075											
H'EE 076										,	
H'EE 077	RAMCR	8					RAMS	RAM2	RAM1	RAM0	フラッシュ メモリ*
H'EE 078											
H'EE 079											
H'EE07A											
H'EE 07B											
H'EE07C											
H'EE07D											
H'EE07E											
H'EE07F											

下位	レジスタ	データ				ビッ	 ト名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'EE 080											
H'EE 081											
H'EE 082											
H'EE 083											
H'EE 084											
H'EE 085											
H'EE 086											
H'EE 087											
H'EE 088											
H'EE 089											
H'EE 08A											
H'EE 08B											
H'EE 08C											
H'EE 08D											
H'EE 08E											
H'EE 08F											
H'EE 090	TCSR*	8	OVF	WT/ IT	TME			CKS2	CKS1	CKS0	WDT
H'EE 091	TCNT*	8									
H'EE 092											
H'EE 093	RSTCSR*	8	WRST								
H'EE 094											
H'EE 009											
H'EE 096											
H'EE 097											
H'EE 098											
H'EE 099											
H'EE09A											
H'EE 09B											
H'EE 09C											
H'EE09D											
H'EE 09E											
H'EE09F											
H'EE0A0											
H'EE0A1											
H'EE0A2											
H'EE0A3											

下位	レジスタ	データ				ビッ	<u></u> ト名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'EE0A4											
H'EE 0A5											
H'EE0A6											
H'EE0A7											
H'EE0A8											
H'EE 0A9											
H'EE0AA											
H'EE0AB											
H'EE0AC											
H'EE0AD											
H'EE0AE											
H'EE0AF											
H'EE0B0	FCCS	8	FWE			FLER				SCO	フラッシュ
H'EE0B1	FPCS	8								PPVS	メモリ*
H'EE0B2	FECS	8								EPVB	
H'EE0B3	リザーブ領	域(アク	フセス禁止)								
H'EE0B4	FKEY	8	K7	K6	K5	K4	K3	K2	K1	K0	
H'EE0B5	FMATS	8	MS7	MS6	MS5	MS4	MS3	MS2	MS1	MS0	
H'EE0B6	リザーブ領	域(アク	フセス禁止))							
H'EE0B7	FVACR	8	FVCHGE				FVSEL3	FVSEL2	FVSEL1	FVSEL0	
H'EE0B8	FVADRR	8									
H'EE0B9	FVADRE	8									
H'EE0BA	FVADRH	8									
H'EE0BB	FVADRL	8									
H'EE0BC	リザーブ領	域(アク	フセス禁止)							r	
H'EE 0BD											
H'EE0BE									-		
H'EE0BF											
H'FFE80	MAR0AR	8									DMAC
H'FF E81	MAR0AE	8									チャネル
H'FF E82	MAR0AH	8									0A
H'FFE83	MAR0AL	8									
H'FF E84	ETCR0AH	8									
H'FF E85	ETCR0AL	8									
H'FFE86	IOAR0A	8									

 下位	レジスタ	データ				ビッ	 ト名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'FF E87	DTCR0A	8	DTE	DTSZ	DTID	RPE	DTIE	DTS2	DTS1	DTS0	ショートアド レスモード
			DTE	DTSZ	SAID	SAIDE	DTIE	DTS2A	DTS1A	DTS0A	フルアドレス モード
H'FF E88	MAR0BR	8									DMAC
H'FF E89	MAR0BE	8									チャネル
H'FF E8A	MAR0BH	8									0B
H'FFE8B	MAR0BL	8									
H'FF E8C	ETCR0BH	8									
H'FF E8D	ETCR0BL	8									
H'FFE8E	IOAR0B	8									
H'FFE8F	DTCR0B	8	DTE	DTSZ	DTID	RPE	DTIE	DTS2	DTS1	DTS0	ショートアド レスモード
			DTME		DAID	DAIDE	TMS	DTS2B	DTS1B	DTS0B	フルアドレス モード
H'FF E90	MAR1AR	8									DMAC
H'FF E91	MAR1AE	8									チャネル
H'FF E92	MAR1AH	8									1A
H'FF E93	MAR1AL	8							•		
H'FF E94	ETCR1AH	8									
H'FF E95	ETCR1AL	8									
H'FF E96	IOAR1A	8							•		
H'FF E97	DTCR1A	8	DTE	DTSZ	DTID	RPE	DTIE	DTS2	DTS1	DTS0	ショートアド レスモード
			DTE	DTSZ	SAID	SAIDE	DTIE	DTS2A	DTS1A	DTS0A	フルアドレス モード
H'FF E98	MAR1BR	8									DMAC
H'FF E99	MAR1BE	8									チャネル
H'FF E9A	MAR1BH	8									1B
H'FF E9B	MAR1BL	8									
H'FFE9C	ETCR1BH	8									
H'FF E9D	ETCR1BL	8									-
H'FF E9E	IOAR1B	8							•		DMAC チャ ネル 1B
H'FF E9F	DTCR1B	8	DTE	DTSZ	DTID	RPE	DTIE	DTS2	DTS1	DTS0	ショートアド
			DTME		DAID	DAIDE	TMS	DTS2B	DTS1B	DTS0B	レスモード フルアドレス
H'FF EA0	TSTR	8						STR2	STR1	STR0	モード 16 ビット
H'FF EA1		8						SYNC2	SYNC1	SYNC0	タイマ
H'FF EA2		8		MDF	FDIR			PWM2	PWM1	PWM0	共通

下位	レジスタ	データ				ビッ					モジュール
アドレス	名	バス幅	ビット7	ビット7	ビット7	ビット7	ビット7	ビット7	ビット7	ビット7	名
H'FFEA3	TOLR	8			TOB2	TOA2	TOB1	TOA1	ТОВ0	TOA0	16ビット
H'FFEA4	TISRA	8		IMIEA2	IMIEA1	IMIEA0		IMFA2	IMFA1	IMFA0	タイマ
H'FF EA5	TISRB	8		IMIEB2	IMIEB1	IMIEB0		IMFB2	IMFB1	IMFB0	共通
H'FFEA6	TISRC	8		OVIE2	OVIE1	OVIE0		OVF2	OVF1	OVF0	
H'FF EA7											
H'FFEA8	TCR0	8		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	16ビット
H'FFEA9	TIOR0	8		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	タイマ
H'FFEAA	TCNT0H	16									チャネル 0
H'FFEAB	TCNT0L										
H'FFEAC	GRA0H	16									
H'FFEAD	GRA0L										
H'FFEAE	GRB0H	16									
H'FFEAF	GRB0L										
H'FFEB0	TCR1	8		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	16 ビット
H'FFEB1	TIOR1	8		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	タイマ
H'FF EB2	TCNT1H	16									チャネル 1
H'FFEB3	TCNT1L										
H'FF EB4	GRA1H	16									
H'FF EB5	GRA1L										
H'FFEB6	GRB1H	16									
H'FF EB7	GRB1L										
H'FF EB8	TCR2	8		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	16 ビット
H'FFEB9	TIOR2	8		IOB2	IOB1	IOB0		IOA2	IOA1	IOA0	タイマ
H'FFEBA	TCNT2H	16									チャネル2
H'FFEBB	TCNT2L										
H'FFEBC	GRA2H	16									
H'FF EBD	GRA2L					-			_		
H'FFEBE	GRB2H	16									
H'FFEBF	GRB2L										
H'FFEC0	TCR0	8	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	8ビット
H'FFEC1	TCR1	8	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	タイマ
H'FFEC2	TCSR0	8	CMFB	CMFA	OVF	ADTE	OIS3	OIS2	OS1	OS0	チャネル
H'FFEC3	TCSR1	8	CMFB	CMFA	OVF	ICE	OIS3	OIS2	OS1	OS0	0/1
H'FFEC4	TCORA0	8									
H'FFEC5	TCORA1	8									

下位	レジスタ	データ				ビッ	卜名				モジュール
アドレス	名	バス幅	ビット7	ビット7	ビット7	ビット7	ビット7	ビット7	ビット7	ビット7	名
H'FFEC6	TCORB0	8									
H'FFEC7	TCORB1	8									
H'FFEC8	TCNT0	8									
H'FFEC9	TCNT1	8									
H'FFECA											
H'FFECB											
H'FFECC											
H'FF ECD											
H'FFECE											
H'FFECF											
H'FFED0	TCR2	8	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	8ビット
H'FFED1	TCR3	8	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	タイマ
H'FFED2	TCSR2	8	CMFB	CMFA	OVF		OIS3	OIS2	OS1	OS0	チャネル
H'FFED3	TCSR3	8	CMFB	CMFA	OVF	ICE	OIS3	OIS2	OS1	OS0	2/3
H'FFED4	TCORA2	8									
H'FFED5	TCORA3	8									
H'FFED6	TCORB2	8									
H'FFED7	TCORB3	8									
H'FFED8	TCNT2	8									
H'FFED9	TCNT3	8									
H'FFEDA											
H'FFEDB											
H'FFEDC											
H'FFEDD											
H'FFEDE											
H'FFEDF											
H'FF EE0	SMR	8	C/Ā	CHR	PE	O/E	STOP	MP	CKS1	CKS0	SCI
H'FF EE1	BRR	8									チャネル 0
H'FF EE2	SCR	8	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	
H'FF EE3	TDR	8									
H'FF EE4	SSR	8	TDRE	RDRF	ORER	FER/ERS	PER	TEND	MPB	MPBT	
H'FF EE5	RDR	8									
H'FF EE6	SCMR	8					SDIR	SINV		SMIF	
H'FF EE7	リザーブ	 湏域(ア	└──── クセス禁止	<u> </u>						+	

下位	レジスタ	データ				ビッ	ト名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'FF EE8	SMR	8	C/Ā	CHR	PE	O/E	STOP	MP	CKS1	CKS0	SCI
H'FF EE9	BRR	8									チャネル 1
H'FF EEA	SCR	8	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	
H'FF EEB	TDR	8				•					
H'FF EEC	SSR	8	TDRE	RDRF	ORER	FER/ERS	PER	TEND	MPB	MPBT	
H'FF EED	RDR	8									
H'FFEEE	SCMR	8					SDIR	SINV		SMIF	
H'FF EEF	リザーブ領	域(アク	フセス禁止))		II.				1	
H'FFEF0	SMR	8	C/Ā	CHR	PE	O/E	STOP	MP	CKS1	CKS0	SCI
H'FF EF1	BRR	8									チャネル2
H'FF EF2	SCR	8	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	
H'FFEF3	TDR	8									
H'FF EF4	SSR	8	TDRE	RDRF	ORER	FER/ERS	PER	TEND	MPB	MPBT	
H'FF EF5	RDR	8									
H'FF EF6	SCMR	8					SDIR	SINV		SMIF	
H'FF EF7	リザーブ領	 域(ア <i>!</i>	フセス禁止))			•	•	•		
H'FF EF8	TPMR	8					G3NOV	G2NOV	G1NOV	G0NOV	TPC
H'FF EF9	TPCR	8	G3CMS1	G3CMS0	G2CMS1	G2CMS0	G1CMS1	G1CMS0	G0CMS1	G0CMS0	
H'FF EFA	NDERB	8	NDER15	NDER14	NDER13	NDER12	NDER11	NDER10	NDER9	NDER8	
H'FF EFB	NDERA	8	NDER7	NDER6	NDER5	NDER4	NDER3	NDER2	NDER1	NDER0	
H'FF EFC	NDRB*	8	NDR15	NDR14	NDR13	NDR12	NDR11	NDR10	NDR9	NDR8	
			NDR15	NDR14	NDR13	NDR12					
H'FF EFD	NDRA*	8	NDR7	NDR6	NDR5	NDR4	NDR3	NDR2	NDR1	NDR0	
			NDR7	NDR6	NDR5	NDR4					
H'FFEFE	NDRB*	8									
							NDR11	NDR10	NDR9	NDR8	
H'FF EFF	NDRA*	8									
							NDR3	NDR2	NDR1	NDR0	
H'FFFE0	ADDRAH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	A/D
H'FFFE1	ADDRAL	8	AD1	AD0							変換器
H'FFFE2	ADDRBH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H'FFFE3	ADDRBL	8	AD1	AD0							
H'FFFE4	ADDRCH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H'FFFE5	ADDRCL	8	AD1	AD0							
H'FFFE6	ADDRDH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H'FFFE7	ADDRDL	8	AD1	AD0							

下位	レジスタ	データ				ビッ	卜名				モジュール
アドレス	名	バス幅	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'FFFE8	ADCSR	8	ADF	ADIE	ADST	SCAN	CKS	CH2	CH1	CH0	A/D
H'FFFE9	ADCR	8	TRGE								変換器
H'FF FEA											
H'FF FEB											
H'FF FEC	DADR0	8									D/A
H'FF FED	DADR1	8									変換器
H'FF FEE	DACR	8	DAOE1	DAOE0	DAE						
H'FF FEF											
H'FFFF0	P1DR	8	P17	P16	P15	P14	P13	P12	P1 ₁	P10	ポート1
H'FFFF1	P2DR	8	P27	P26	P25	P24	P23	P22	P21	P20	ポート2
H'FFFF2	P3DR	8	P37	P36	P35	P34	P33	P32	P31	P30	ポート3
H'FFFF3	P4DR	8	P47	P46	P45	P44	P43	P42	P41	P40	ポート4
H'FFFF4	P5DR	8					P53	P52	P51	P50	ポート 5
H'FFFF5	P6DR	8	P67	P66	P65	P64	P63	P62	P61	P6 0	ポート 6
H'FFFF6	P7DR	8	P7 ₇	P76	P75	P74	P73	P72	P71	P7 0	ポート7
H'FFFF7	P8DR	8				P84	P83	P82	P81	P8 0	ポート8
H'FFFF8	P9DR	8			P95	P94	P93	P92	P91	P9 0	ポート9
H'FFFF9	PADR	8	PA ₇	PA ₆	PA ₅	PA4	РАз	PA ₂	PA ₁	PA ₀	ポートA
H'FFFFA	PBDR	8	PB7	PB6	PB ₅	PB4	PB3	PB ₂	PB ₁	PB ₀	ポートB
H'FFFFB											
H'FFFFC											
H'FFFFD											
H'FFFFE											
H'FFFFF											

【注】 * TCSR, TCNT, RSTCSR のライトについては「12.2.4 レジスタ書き換え時の注意」を参照してください。 出力トリガの設定によりアドレスが変化します。


【記号説明】

WDT: ウォッチドッグタイマ

TPC: プログラマブルタイミングパターンコントローラ


SCI: シリアルコミュニケーションインタフェース

B.3 機能一覧




*BCR の EMC ビットを 0にするとアドレスが変化するレジスタがあります。

パート1デ	・ータティ	ィレクシ	ョンレシ	ノスタ			H'EE	000		ポー
	ビット:	7	6	5	4	3		1		1
					P14DDR		P12DDR	P11DDR	P10DDR]
モード1 ∼4⋅	∫ 初期値: R/W:	1	1		1		1			
モード1~4 ·	√ 初期値: R/W:	0 W	0 W	0 W	0 W	0 W	0 W	0 W	0 W	
						出力選択 ポート ポート				
マー・マラ	・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	ィレクシ	ョンレジ	 バスタ			H'EE	001		ポ-
パート2テ	·ータデ <i>ィ</i>	ィレクシ	ョンレジ	·····································			H'EE	001		ポ
スポート2テ					4	2			0	ポ
ペート2テ		7	6	5	4 P24DDR	3 P23DDR	2	1	0 P20DDR	ポ·
	ビット:	7 P27DDR	6 P26DDR	5 P25DDR	P24DDR	P23DDR	2 P22DDR	1 P21DDR	P20DDR	ポ・
	ビット:	7 P27DDR	6 P26DDR	5 P25DDR	P24DDR	P23DDR	2 P22DDR	1 P21DDR	P20DDR	- ポ·
セード1~4 < モード5、7 <	ビット:	7 P27DDR	6 P26DDR	5 P25DDR	P24DDR 1 0 W	P23DDR 1 0 W	2 P22DDR	1 P21DDR	P20DDR	<u>ポ</u>
	ビット:	7 P27DDR	6 P26DDR	5 P25DDR	P24DDR 1 0 W ポート2入 0 入力	P23DDR 1 0 W 出力選択	2 P22DDR	1 P21DDR	P20DDR	ポ _.
	ビット:	7 P27DDR	6 P26DDR	5 P25DDR	P24DDR 1 0 W ポート2入 0 入力	P23DDR 1 0 W 出力選択	2 P22DDR	1 P21DDR	P20DDR	ポ
	ビット:	7 P27DDR	6 P26DDR	5 P25DDR	P24DDR 1 0 W ポート2入 0 入力	P23DDR 1 0 W 出力選択	2 P22DDR	1 P21DDR	P20DDR	
	ビット:	7 P27DDR	6 P26DDR	5 P25DDR	P24DDR 1 0 W ポート2入 0 入力	P23DDR 1 0 W 出力選択	2 P22DDR	1 P21DDR	P20DDR	ポ-



P5DDR ポート5データディレクションレジスタ H'EE004 ポート5 2 P53DDR P52DDR P51DDR P50DDR W W W W ポート5入出力選択 0 入力ポート 出力ポート P6DDR ポート6データディレクションレジスタ H'EE005 ポート6 5 3 2 P66DDR | P65DDR | P64DDR | P63DDR | P62DDR | P61DDR | P60DDR 0 初期值: W W W R/W: ポート6入出力選択 0 入力ポート 出力ポート

P8DDR ポート 8 データディレクションレジスタ				H'EE007				ポート8			
		ビット: 「	7	6	5	4	3	2	1	0	1
						P84DDR	P83DDR	P82DDR	P81DDR	P80DDR	
	モード1~4	初期值: R/W:		1	1	1 W	0 W	0 W	0 W	0 W	
	モード1~4 { モード5、7 {	》 初期値: R/W:			1	0 W	0 W	0 W	0 W	0 W	
							ポー	ト8入出力	選択_		
							0	入力ポー	٢		
							1	出力ポー	۲		



MDCR モードコントロールレジスタ H'EE011 システム制御

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0


 一
 MDS2
 MDS1
 MDS0


 初期値:
 1
 1
 0
 0
 0
 *
 *
 *
 *
 *
 R
 R
 R
 R
 R


モードセレクト2~0

ビット2	ビット1	ビット0	動作モード				
MD ₂	MD1	MD ₀					
	0	0					
0	0	1	モード1				
U	1	0	モード2				
	l I	1	モード3				
	0	0	モード4				
1	0	1	モード5				
1	1	0	-				
		1	モード7				


【注】* モード端子(MD2~MD0)の状態により決定されます。











IPRA インタラプトプライオリティレジスタA H'EE018 割り込みコントローラ ビット: 7 6 5 4 3 2 1 0 IPRA7 IPRA6 IPRA5 IPRA4 IPRA3 IPRA2 IPRA1 IPRA0 初期值: 0 0 Ω Ω 0 Ω Ω Ω R/W R/W R/W R/W R/W R/W R/W R/W R/W: プライオリティレベルA7~A0 プライオリティレベル0 (非優先) プライオリティレベル1 (優先) 割り込み要因と各ビットの対応 ビット7 ビット6 ビット5 ビット4 ビット3 ビット2 ビット1 ビット0 ビット IPRA7 IPRA6 IPRA5 IPRA4 IPRA3 IPRA2 IPRA1 IPRA0 16ビット 16ビット 16ビット IRQ₀ IRQ₁ IRQ₂、 IRQ₄、 WDT, IPRA 割り込み タイマ タイマ タイマ IRQ3 IRQ5 DRAM 要因 チャネル0 チャネル1 チャネル2 インタ フェース、 A/D変換器 IPRB インタラプトプライオリティレジスタB H'EE019 割り込みコントローラ 3 ビット: 7 6 5 2 1 0 IPRB7 IPRB6 IPRB5 IPRB3 IPRB2 IPRB1 初期値: 0 0 0 0 0 0 0 0 R/W: R/W R/W R/W R/W R/W R/W R/W R/W プライオリティレベルB7~B5、B3~B1 プライオリティレベル0 (非優先) プライオリティレベル1 (優先) 割り込み要因と各ビットの対応 ビット7 ビット6 ビット5 ビット4 ビット3 ビット2 ビット1 ビット0 ビット IPRB7 IPRB6 IPRB5 IPRB3 IPRB2 IPRB1 8ビット SCI 8ビット SCI SCI IPRB **DMAC** 割り込み タイマ タイマ チャネル0 チャネル1 チャネル2 チャネル 要因 チャネル 0, 1 2、3



























DRAS2	DRAS1	DRAS0	エリア5	エリア4	エリア3	エリア2	
0	0	0	通常	通常	通常	通常	
		1	通常	通常	通常	DRAM空間	
						$(\overline{\text{CS}}_2)$	
	1	0	通常	通常	DRAM空間	DRAM空間	
					$(\overline{\text{CS}}_3)$	$(\overline{\text{CS}}_2)$	
		1	通常	通常	DRAM空間(CS ₂)*		
1	0	0	通常	DRAM空間	DRAM空間	DRAM空間	
				(\overline{CS}_4)	(\overline{CS}_3)	(\overline{CS}_2)	
		1	DRAM空間	DRAM空間	DRAM空間	DRAM空間	
			(\overline{CS}_5)	($\overline{\text{CS}}_4$)	$(\overline{\text{CS}}_3)$	(\overline{CS}_2)	
	1	0	DRAM空間(CS ₄)*		DRAM空間(CS ₂)*		
		1	DRAM空間 (CS ₂) *				


【注】* 1本の $\overline{\text{CSn}}$ 端子が複数エリアに共通の $\overline{\text{RAS}}$ 出力端子となります。このとき 不要となる $\overline{\text{CSn}}$ 端子は入出力ポートとして使用可能になります。















ビット3	ビット2	ビット1	ビット0	RAMエリア	RAMエミュレーション
RAMS	RAM2	RAM1	RAM0		状態
0	0/1	0/1	0/1	H'FFFFE000 ~ H'FFFFEFFF	エミュレーションなし
1	0	0	0	H'00000000 ~ H'00000FFF	写像RAM
1	0	0	1	H'00001000 ~ H'00001FFF	
1	0	1	0	H'00002000 ~ H'00002FFF	
1	0	1	1	H'00003000 ~ H'00003FFF	
1	1	0	0	H'00004000 ~ H'00004FFF	
1	1	0	1	H'00005000 ~ H'00005FFF	
1	1	1	0	H'00006000 ~ H'00006FFF	
1	1	1	1	H'00007000 ~ H'00007FFF	


【注】* ユーザブートモードでは、RAMによるフラッシュメモリの エミュレーションはサポートしていませんので、ライトは 可能ですが、1をセットしないでください。




ETCROA H、L 転送カウントレジスタOA H、L H'FFF24 H'FFF25 DMAC0 (前頁より続く) フルアドレスモード (1) ノーマルモード ビット: 15 14 13 12 11 10 9 8 7 6 5 4 3 初期値: 不定 転送カウンタ (2) ブロック転送モード ビット: 7 6 5 4 3 初期値: 不定 不定 $\mathsf{R/W}\colon \mathsf{R/W} \ \mathsf{R/W}$ ETCR0AH ETCR0AL ブロックサイズカウンタ ブロックサイズ保持










































初 1	ット: [期値: R/W:	7	6	5	4	3	2	1	0	
初) I	期値:			1	_					
ſ										7
模		R/W	R/W	R/W	不 R/W	定 R/W	R/W	R/W	R/W	_
	機能はD	MAC0と同	じです。							
DTCR1A デ	ータ	トランス	ファコント	ロールレ	- √ジスタ1A		H'F	FF37		DMAC1
ショートア	パドレ ス	スモード 7	6	5	4	3	2	1	0	
	, , . 	DTE	DTSZ	DTID	RPE	DTIE	DTS2	DTS1	DTS0	7
	└ 閉値 : R/W:	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	_
フルアドレ	∕スモ-	- ド								
ビッ	y	7	6	5	4	3	2	1	0	٦
		DTE	DTSZ	SAID	SAIDE	DTIE	DTS2A	DTS1A	DTS0A	
初期 F	阴值: R/W:	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	
†	機能は口	DMAC0と同	じです。							















TISRA タイマインタラプトステータスレジスタA H'FFF64 16ビットタイマ(共通) ビット: 5 2 0 | IMIEA2 | IMIEA1 | IMIEA0 | | IMFA2 | IMFA1 | IMFA0 初期値: 0 0 0 0 R/W R/W R/W R/W: R/(W)* R/(W)* R/(W)* インプットキャプチャ / コンペアマッチフラグA0 [クリア条件] (初期値) (1) IMFA0 = 1の状態で、IMFA0フラグをリードした後、IMFA0フラグに0をライト Λ (2) IMIA0割り込みによりDMACが起動されたとき [セット条件] (1) GRAOがアウトプットコンペアレジスタとして機能している場合、TCNT0=GRAO になったとき (2) GRAOがインプットキャプチャレジスタとして機能している場合、インプット キャプチャ信号によりTCNTOの値がGRAOに転送されたとき インプットキャプチャ / コンペアマッチフラグA1 [クリア条件] (初期値) (1) IMFA1 = 1の状態で、IMFA1フラグをリードした後、IMFA1フラグに0をライト 0 したとき (2) IMIA1割り込みによりDMACが起動されたとき 「セット条件] (1) GRA1がアウトプットコンペアレジスタとして機能している場合、TCNT1 = GRA1 になったとき (2) GRA1がインプットキャプチャレジスタとして機能している場合、インプット キャプチャ信号によりTCNT1の値がGRA1に転送されたとき インプットキャプチャ/コンペアマッチフラグA2 [クリア条件] (初期値) (1) IMFA2=1の状態で、IMFA2フラグをリードした後、IMFA2フラグに0をライト 0 したとき (2) IMIA2割り込みによりDMACが起動されたとき 「セット条件] (1) GRA2がアウトプットコンペアレジスタとして機能している場合、TCNT2 = GRA2 になったとき (2) GRA2がインプットキャプチャレジスタとして機能している場合、インプット キャプチャ信号によりTCNT2の値がGRA2に転送されたとき インプットキャプチャ/コンペアマッチインタラプトイネーブルAO IMFA0フラグによる割り込み(IMIA0)要求を禁止 (初期値) IMFA0フラグによる割り込み(IMIA0)要求を許可 インプットキャプチャ/コンペアマッチインタラプトイネーブルA1 IMFA1フラグによる割り込み(IMIA1)要求を禁止 (初期値) IMFA1フラグによる割り込み(IMIA1)要求を許可 インプットキャプチャ / コンペアマッチインタラプトイネーブルA2 IMFA2フラグによる割り込み(IMIA2)要求を禁止 (初期値) IMFA2フラグによる割り込み(IMIA2)要求を許可 【注】 * フラグをクリアするための0ライトのみ可能です。

TISRB タイマインタラプトステータスレジスタB H'FFF65 16ビットタイマ(共通) ビット: 6 5 IMIEB2 IMIEB1 IMIEB0 IMFB2 IMFB1 IMFB0 初期値: R/W: R/W R/W R/W R/(W)* R/(W)* R/(W)* · インプットキャプチャ / コンペアマッチフラグB0 [クリア条件] (初期値) 0 IMFB0=1の状態で、IMFB0フラグをリードした後、IMFB0フラグに0をライトした 「セット条件 1 (1) GRB0がアウトプットコンペアレジスタとして機能している場合、TCNT0 = GRB0 になったとき 1 (2) GRB0がインプットキャプチャレジスタとして機能している場合、インプット キャプチャ信号によりTCNT0の値がGRB0に転送されたとき インプットキャプチャ / コンペアマッチフラグB1 [クリア条件] (初期値) n IMFB1=1の状態で、IMFB1フラグをリードした後、IMFB1フラグに0をライトした とき [セット条件] (1) GRB1がアウトプットコンペアレジスタとして機能している場合、TCNT1 = GRB1 1 になったとき (2) GRB1がインプットキャプチャレジスタとして機能している場合、インプット キャプチャ信号によりTCNT1の値がGRB1に転送されたとき インプットキャプチャ / コンペアマッチフラグB2 [クリア条件] (初期値) IMFB2=1の状態で、IMFB2フラグをリードした後、IMFB2フラグに0をライトした [セット条件] (1) GRB2がアウトプットコンペアレジスタとして機能している場合、TCNT2 = GRB2 になったとき 1 (2) GRB2がインプットキャプチャレジスタとして機能している場合、インプット キャプチャ信号によりTCNT2の値がGRB2に転送されたとき インプットキャプチャ/コンペアマッチインタラプトイネーブルB0 IMFB0フラグによる割り込み(IMIB0)要求を禁止 (初期値) IMFB0フラグによる割り込み(IMIB0)要求を許可 インプットキャプチャ / コンペアマッチインタラプトイネーブルB1 IMFB1フラグによる割り込み(IMIB1)要求を禁止 (初期値) IMFB1フラグによる割り込み(IMIB1)要求を許可 インプットキャプチャ/コンペアマッチインタラプトイネーブルB2 IMFB2フラグによる割り込み(IMIB2)要求を禁止 (初期値) IMFB2フラグによる割り込み(IMIB2)要求を許可 【注】 * フラグをクリアするための0ライトのみ可能です。



16TCR0 タイマコントロールレジスタ0 16ビットタイマチャネル0 H'FFF68 ビット: 6 5 4 3 2 1 CCLR1 CCLR0 CKEG1 CKEG0 TPSC2 TPSC1 TPSC0 初期値: 0 0 0 0 0 0 R/W R/W : R/W R/W R/W R/W R/W R/W タイマプリスケーラ2~0 ビット2 ビット1 ビット0 説明 TPSC2 TPSC1 TPSC0 0 内部クロック: でカウント (初期値) 0 1 内部クロック: /2でカウント 0 0 内部クロック: /4でカウント 1 1 内部クロック: /8でカウント 外部クロックA∶TCLKA端子入力でカウント 0 0 外部クロックB:TCLKB端子入力でカウント 1 1 外部クロックC:TCLKC端子入力でカウント 0 1 1 外部クロックD:TCLKD端子入力でカウント クロックエッジ1、0 ビット4 ビット3 説明 CKEG1 CKEG0 0 0 立ち上がりエッジでカウント (初期値) 0 1 立ち下がりエッジでカウント 1 立ち上がり/立ち下がりエッジの両エッジでカウント

カウンタクリア1、0

ビット6	ビット5	説明
CCLR1	CCLR0	前元477
0	0	TCNTのクリア禁止 (初期値)
U	1	GRAのコンペアマッチ / インプットキャプチャでTCNTをクリア
	0	GRBのコンペアマッチ / インプットキャプチャでTCNTをクリア
1	1	同期クリア。同期動作をしている他のタイマのカウンタクリアに同期
	1	してTCNTをクリア

TIOR0 タイマI/Oコントロールレジスタ0 16ビットタイマチャネル0 H'FFF69 ビット: 7 6 5 4 3 2 1 0 IOB2 IOB1 IOB0 IOA2 IOA1 IOA0 初期値: 0 0 0 0 0 0 R/W R/W R/W R/W : R/W R/W R/W I/OコントロールA2~0 ビット2 ビット1 ビット0 説明 IOA2 IOA1 IOA0 0 GRAはアウトプット コンペアマッチによる端子出力禁止 (初期値) 0 コンペアレジスタ 1 GRAのコンペアマッチで0出力

GRAはインプット

キャプチャレジスタ

」 /OコントロールB2∼0

0

1

1

0

1

0

1

0

1

0

1

ビット6	ビット5	ビット4		説明
IOB2	IOB1	IOB0		武明
	0	0	GRBはアウトプット	コンペアマッチによる端子出力禁止 (初期値)
	U	1	コンペアレジスタ	GRBのコンペアマッチで0出力
0		0		GRBのコンペアマッチで1出力
	1	_		GRBのコンペアマッチでトグル出力
		1		(チャネル2のみ1出力)
	0	0	GRBはインプット	立ち上がりエッジでGRBへインプットキャプチャ
1	U	1	キャプチャレジスタ	立ち下がりエッジでGRBへインプットキャプチャ
'	1	0		立ち上がり / 立ち下がりエッジの両エッジで
	'	1		インプットキャプチャ

GRAのコンペアマッチで1出力

(チャネル2のみ1出力)


ットキャプチャ


GRAのコンペアマッチでトグル出力

立ち上がリエッジでGRAへインプットキャプチャ

立ち下がリエッジでGRAへインプットキャプチャ

立ち上がり/立ち下がりエッジの両エッジでインプ






GRA1H、L ジェネラルレジスタA1 H、L H'FFF74 H'FFF75 | 16 ビットタイマチャネル 1 ビット: 15 14 13 10 8 7 6 3 12 11 初期值: 1 機能は16ビットタイマチャネル0と同じです。 H'FFF76 H'FFF77 16 ビットタイマチャネル1 GRB1H、L ジェネラルレジスタB1 H、L ビット: 15 14 13 12 11 10 9 8 7 6 5 3 2 0 初期値: 機能は16ビットタイマチャネル0と同じです。 H'FFF78 16 ビットタイマチャネル2 16TCR2 タイマコントロールレジスタ2 4 3 2 0 7 6 5 1 ビット: CCLR1 CCLR0 CKEG1 CKEG0 TPSC2 TPSC1 TPSC0 初期値: 1 0 0 0 0 0 0 0 R/W: R/W R/W R/W R/W R/W R/W R/W 機能は16ビットタイマチャネル0と同じです。 【注】 チャネル2を位相計数モードに設定したとき、TCR2のCKEG1、CKEG0ビットおよび TPSC2~TPSC0ビットの設定は無効となります。

TIOR2 タイマI/Oコントロールレジスタ2 H'FFF79 16ビットタイマチャネル2 ビット: 7 6 5 4 3 2 1 0 IOB2 IOB1 IOB0 IOA2 IOA1 IOA0 初期値: 0 0 0 0 0 0 R/W: R/W R/W R/W R/W R/W R/W 機能は16ビットタイマチャネル0と同じです。 16TCNT2H、L タイマカウンタ2H、L H'FFF7A、H'FFF7B 16ビットタイマチャネル2 ビット: 15 14 13 11 10 0 12 初期值: 0 位相計数モード時:アップ/ダウンカウンタ その他のモード時:アップカウンタ H'FFF7C、H'FFF7D 16 ビットタイマチャネル2 GRA2H、L ジェネラルレジスタA2 H、L ビット: 15 14 13 12 11 10 0 初期値: 機能は16ビットタイマチャネル0と同じです。






ピット: 7 6 5 4 3 2 1 0	
CMFB CMFA OVF ADTE OIS3 OIS2 OS1 OS0	
初期値: 0 0 0 0 0 0 0 0 0 0 0 R/W: R/(W)*1 R/(W)*1 R/W R/W R/W R/W R/W R/W	
アウトブットセレクトAL、0	


8TCSR1	タイマニ	コントロ	ール/:	ステータ	タスレシ	ブスタ1		H'FFF8	33	8 ビットタイマチャネル
							-			
	ビット:	7 CMED	6 CMEA	5 OVF	4	3	2	0S1	0	
	知如(去.	CMFB	CMFA	_	ICE	OIS3	OIS2		OS0	
	初期值: R/W:	0 R/(W)*	0 R/(W)*	0 R/(W)*	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	
							アウト:	プットセレ <u>٬</u> 		
								S0	説明	
							0		アマッチAで? アマッチAで(
									アマッチAで1	
							1		アマッチAご。 カ(トグル出	
					<u> 7</u>	 'ウトプッ	ト/インフ	プットキャラ	プチャエッシ	ブセレクトB3、2
						CSR1 ピット DICE OIS3	_		説明	
						0	H-1		ッチBで変化	-
						0	+		ッチBで0出	-
						1			ッチBで1出 ッチBごとに	
							+	<u>(トグル出</u> :		
						0		インプット:	キャプチャ	
						1		⊻ら下かり. インプット:	エッジでTC キャプチャ	OKRIC
						1			立ち下がりの ゚ンプットキ	
				1	└ インプット	ーー キャプチャ			22211	7777
					0 TCO	RBはコンク	ペアマッラ	チレジスタ		
					1 TCO	RBはイン:	プットキャ	プチャレシ	ジスタ	
			9	イマオール		'ラグ				
					ア条件] = 1の状態で	で、OVFを「	リードした	後、OVFに	0をライトし	たとき
					ト条件] 「がH'FF	H'00になっ	たとき			
			̄ ンペアマッ	チフラグル	Ą					 _
			「クリテ CMFA		で、CMF	Aをリード!	」た後、CM	MFAに0をラ	イトしたとき	£
			[セット					,		-
	=	<u> </u> ンペアマッ								
		0 [クリ:	ア条件]				MFBに0を	ライトしたと		
		[セッ	ト条件]							
		(2) TO		ノプットキ	ャプチャレ	ッジスタとし CORBに転			、インプット	_
	L		1 14	3.20.71						_
【注	】* ビット7	7~5は、フ	ラグをク!	リアするた	めの0ライ	トのみ可能	まです。			

 TCORA0
 タイムコンスタントレジスタ A0
 H'FFF84
 8 ビットタイマチャネル 0


 TCORA1
 タイムコンスタントレジスタ A1
 H'FFF85
 8 ビットタイマチャネル 1





TCORB0	タイムコンスタントレジスタ B0	H'FFF86	8 ビットタイマチャネル 0
TCORB1	タイムコンスタントレジスタ B1	H'FFF87	8 ビットタイマチャネル1



8TCNT0 タイマカウンタ 0	H'FFF88	8 ビットタイマチャネル 0
8TCNT1 タイマカウンタ1	H'FFF89	8 ビットタイマチャネル 1








8TCR2	タイマコント	ーール	レジスタ	7 2			Н	'FFF9()	8ビット	
8TCR3	タイマコント	-ロール	レジスタ	7 3			Н	'FFF9′	1	8ビット	- タイマチャネル3
		7	0					0		0	
	ビット:	7	6	5	4	3		2	1	0	1
	` 77.#0./≠	CMIEB	CMIEA	OVIE	CCLR1			CKS2	CKS1	CKS0	
	初期值: R/W:	0 R/W	0 R/W	0 R/W	0 R/W	R/		0 R/W	0 R/W	0 R/W	
						クロッ	/2 to 1				
							1	CSK0			Ħ I
								0	クロック	 入力を禁止	-
							0	1	内部クロ		Lッジでカウント
						0	1	0	内部クロ / 64		エッジでカウント
							'	1	内部クロ / 8192		エッジでカウント
						1	0	0	カウン チャネル TCNT2	のオーバフト* 3の場合: 2のコンペア	プロー信号で プマッチAで
							0 カウント* チャネル3の場合: TCNT2のコンペアマッチAで カウント* 1 外部クロック: 立ち下がりエッジでカウント 0 外部クロック: 立ち上がりエッジでカウント 1 外部クロック: 立ち上がり/立ち	「リエッジでカウント			
								0	外部クロッ	ク:立ち 上が	がリエッジでカウント
							1	1		ック: 立ち エッジでカ!	
							信号 コン ロッ ださ	とし、き ペアマッ クが発生	チャネル30 ッチ信号と	Dクロック すると、た	3のオーバフロー 入力をTCNT2の Iウントアップク Eは行わないでく
					カウンタ		1、0 リアを	*木 : L			
					0 0			-	によりクリ	ア	
					0	_					PBによりクリア
					1 1	イン	ノプッ	トキャブ	プチャBによ	:リクリア	
				タイマス	ナーバフロ	コーイン	/タラ	プトイネ	ーブル		
				0 (OVFによる	る割りi	込み要	求(OVI) を禁止		
				1 (OVFによる	る割りi	込み要	求(OVI)を許可		
			コンペス	アマッチイ	ンタラプ	トイネ	ーブル	νA			
				CMFAによ							
				CMFAによ			(CM	IA)を許	可		
				ンタラプト				٦			
				る割り込みる				-			
		1 C	NILRIC℃	る割り込み	を安水(じ	IVIIB)	๔計円				


8TCSR2	タイマコントロ	ール/	ステー	・タスレ	, ジスタ	7 2	H'l	FFF92		8 ビットタ	イマチャネル2
8TCSR3	タイマコントロ	ール/	ステー	-タスレ	<i>·</i> ジスタ	7 3	H'l	FFF93		8 ビットタ	イマチャネル3
	TCSR2	ビット:	7	6	5	4	3	2	1	0	
			CMFB	CMFA	OVF	_	OIS3	OIS2	OS1	OS0	
		初期值: R/W:	0 R/(W)*	0 R/(W)*	0 R/(W)*		0 R/W	0 R/W	0 R/W	0 R/W	
	TCSR3	ビット:	7	6	5	4	3	2	1	0	
		ATI HE /+	CMFB	CMFA	OVF	ICE	OIS3	OIS2	OS1	OS0	
		初期值: R/W:	0 R/(W)*	0 R/(W)*	0 R/(W)*	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	
								アウトフ	 プットセレ <i>?</i>	7 FA1. 0	
								ピット1ピッ OS1 OS	- 0	説明]
										プマッチAで変化しない	1
										プマッチAで0出力	_
								1 1	コンペコ	?マッチAで1出力 	-
									反転出7	コ(トグル出力)	
						r	アワトフッ TCSR3 ビット		/ットキャ	プチャエッジセレク	FB3、2
							OICE OIS	3 OIS2		説明 ————————————————————————————————————	_
							0	_		ッチBで変化しない ッチBで0出力	_
							0			ッチBで1出力	-
							1		コンペアマ (トグル出	ッチBごとに反転出 カ)	カ
								0	立ち上がり	エッジでTCORBに キャプチャ	
							1 0	1	立ち下がり	エッジでTCORBに	
							1			キャプチャ 立ち下がりの両エッジ	<u></u> ? ट
							'		rcorbic 1	´ンプットキャプチ <i>・</i>	4
					.		トキャプチ		•	3のみ)	
							ORBはコン ORBはイン			ブスタ	
				タ	イマオール	「フローフ	フラグ				
						ア条件] : 1の状態 ⁻	で、OVFを「	リードした征	後、OVFに0	をライトしたとき	
					1 [セッ]	-条件]					
				│			H'00になっ	irce			
				[クリア		1]
				[tz w h		で、CMF	Aをリードし	た後、CM	FAに0をラ	イトしたとき	-
				TCNT	=TCORA						
				ッチ / イン ア条件 1	ブットキャ	フチャフ	フラグΒ				
			CMF	B = 1の状態	たで、CMFI	3をリード	した後、CM	MFBに0をう	イトしたと	ੇ	
			1 (1) To	ト条件] CNT = TCC			ごフカレ!	▽‡総会に! -	アニ \ Z +日 今	インプット	
							アシスタと (がTCORBに			コンノット	
		【注】*	ビット7~	5は、フラ	グをクリフ	アにする だ	∵めの0ライ	トのみ可能	 をです。		

 TCORA2
 タイムコンスタントレジスタ A2
 H'FFF94
 8 ビットタイマチャネル 2


 TCORA3
 タイムコンスタントレジスタ A3
 H'FFF95
 8 ビットタイマチャネル 3




TCORB2	タイムコンスタントレジスタ B2	H'FFF96	8 ビットタイマチャネル 2
TCORB3	タイムコンスタントレジスタ B3	H'FFF97	8 ビットタイマチャネル3




8TCNT2 タイマカウンタ2	H'FFF98	8 ビットタイマチャネル 2
8TCNT3 タイマカウンタ3	H'FFF99	8 ビットタイマチャネル3




DR0	D/A デー	タレジスク	ቓ 0				H'FFF9	С		D/A
	ビット:	7	6	5	4	3	2	1	0	7
	初期値: R/W:	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	
					D/A変換デ	 -夕を格納				
					D/A変換テ	ータを格納				
R1	D/A デー	タレジスク	ቓ 1				H'FFF9	D		D/A
	ビット:	7	6	5	4	3	2	1	0	
							_			7
	初期値:	0	0	0	0	0	0	0	0	
	R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
					D/A変換デ	 ータを格納				







TPCR TPC 出力コントロールレジスタ H'FFFA1 **TPC** ビット: G2CMS1 G2CMS0 G1CMS1 G3CMS1 G3CMS0 G1CMS0 G0CMS1 G0CMS0 初期值: R/W R/W R/W R/W R/W R/W R/W R/W グループ0コンペアマッチセレクト1、0 ビット1 ビット0 出力トリガとなる16ビットタイマのチャネル選択 G0CMS1 G0CMS0 TPC出力グループ0(TP3~TPo端子)の出力トリガは 0 16ビットタイマチャネル0のコンペアマッチ 0 TPC出力グループ0 (TP3~TPo端子)の出力トリガは 1 16ビットタイマチャネル1のコンペアマッチ TPC出力グループ0(TP3~TPo端子)の出力トリガは 1 16ビットタイマチャネル2のコンペアマッチ グループ1コンペアマッチセレクト1、0 ビット3 ビット2 出力トリガとなる16ビットタイマのチャネル選択 G1CMS1 G1CMS0 TPC出力グループ1 (TP7~TP4端子)の出力トリガは 16ビットタイマチャネル0のコンペアマッチ 0 TPC出力グループ1 (TP7~TP4端子)の出力トリガは 1 16ビットタイマチャネル1のコンペアマッチ 0 TPC出力グループ1 (TP7~TP4端子)の出力トリガは 1 16ビットタイマチャネル2のコンペアマッチ グループ2コンペアマッチセレクト1、0 ビット5 ビット4 出力トリガとなる16ビットタイマのチャネル選択 G2CMS1 G2CMS0 TPC出力グループ2 (TP11~TP8端子)の出力トリガは16ビットタイマチャネル0のコンペアマッチ 0 1 TPC出力グループ2(TP11~TP8端子)の出力トリガは16ビットタイマチャネル1のコンペアマッチ 0 TPC出力グループ2(TP11~TP8端子)の出力トリガは16ビットタイマチャネル2のコンペアマッチ グループ3コンペアマッチセレクト1、0 ビット7 ビット6 出力トリガとなる16ビットタイマのチャネル選択 G3CMS1 G3CMS0 TPC出力グループ3(TP15~TP12端子)の出力トリガは16ビットタイマチャネル0のコンペアマッチ 0 1 TPC出力グループ3(TP15~TP12端子)の出力トリガは16ビットタイマチャネル1のコンペアマッチ 0 TPC出力グループ3(TP15~TP12端子)の出力トリガは16ビットタイマチャネル2のコンペアマッチ 1


ネクスト	データイ	ネーブルレ	√ジスタ B			H'FFFA	\2	
ビット:	7	6	5	4	3	2	1	0
	NDER15	NDER14	NDER13	NDER12	NDER11	NDER10	NDER9	NDER8
初期值: R/W:	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W
			ネク	ウストデータ	イネーブル1	5~8		
		ビット7	~ 0					
			DER15 NDER8		説明			
		0	TPC出力TP15~ (NDR15~NDF		- TP8を禁止 -R8からPB7~PB0への転送禁止)			
		1	I	出力TP ₁₅ ~ ⁻ DR15~NDR		PBoへの転送	許可)	
ネクスト	データイ	ネーブルレ	·ジスタ A			H'FFFA	13	
	データイ:	ネーブルレ		4	3	H'FFFA	1	0
ネクスト ビット:				1	3 NDER3			0 NDER0
	7	6	5	4	T	2	1	0 NDER0 0 R/W
ビット: 初期値:	7 NDER7	6 NDER6	5 NDER5	4 NDER4	NDER3	2 NDER2	1 NDER1	NDER0
ビット: 初期値:	7 NDER7	6 NDER6	5 NDER5 0 R/W	4 NDER4 0 R/W	NDER3	2 NDER2 0 R/W	1 NDER1	NDER0
ビット: 初期値:	7 NDER7	6 NDER6	5 NDER5 0 R/W	4 NDER4 0 R/W	NDER3 0 R/W フイネーブル	2 NDER2 0 R/W	1 NDER1	NDER0
ビット: 初期値:	7 NDER7	6 NDER6 0 R/W	5 NDER5 0 R/W ネ ~ 0 7	4 NDER4 0 R/W	NDER3 0 R/W	2 NDER2 0 R/W	1 NDER1	NDER0
ビット: 初期値:	7 NDER7	6 NDER6 0 R/W	5 NDER5 0 R/W * ~ 0 7 R0	4 NDER4 0 R/W クストデータ	NDER3 0 R/W 7イネーブル 説	2 NDER2 0 R/W	1 NDER1 0 R/W	NDER0
ビット: 初期値:	7 NDER7	6 NDER6 0 R/W	5 NDER5 0 R/W 7 R0 TPC (N	4 NDER4 0 R/W クストデータ に出力TP7~T DR7~NDRC	NDER3 0 R/W 7イネーブル 説 Poを禁止 からPA7~P	2 NDER2 0 R/W 7~0	1 NDER1 0 R/W	NDER0
ビット: 初期値:	7 NDER7	6 NDER6 0 R/W ビット7 NDER ~ NDEI	5 NDER5 0 R/W 7 R0 TPC (N	4 NDER4 0 R/W クストデータ に出力TP7~T DR7~NDRC	NDER3 0 R/W 7イネーブル 説 Poを禁止 からPA7~P	2 NDER2 0 R/W 7~0 明	1 NDER1 0 R/W	NDER0









ビットレー	トレジス	タ			H'F	FFB1		5	
ビット:	7	6	5	4	3	2	1	0	
初期値: R/W:	1 R/W	1 R/W	1 R/W	1 R/W	1 R/W	1 R/W	1 R/W	1 R/W	
					 のビットレー				




TDR	トランスミ	ットデーク	タレジスタ	7			H'F	FFB3		SCI0
	ビット:	7	6	5	4	3	2	1	0	ا ا
	初期値: R/W:	1 R/W								
					/リアル送信	データを格約				




RDR V	シーブデ	ータレジ	スタ				H'F	FFB5		SCI0
	ビット:	7	6	5	4	3	2	1	0	
	初期値: R/W:	0 R	0 R	0 R	0 R	0 R	0 R	0 R	0 R	
				3	/リアル受信	 データを格	納			



	シリアルモ	ードレジ	スタ			H'F	FFB8		SCI1	
	١٠٠١	7	6	5	4	3	2	4	0	
	ビット:	C/Ā	CHR	PE	4 0/ <u>E</u>	STOP	MP	1 CKS1	0 CKS0]
	初期値:	0	0	0	0	0	0	0	0	
	R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
	機能はS	SCI0と同じ [.]	です。							
BRR	ビットレー	トレジス	タ			ľ	H'F	FFB9		SCI1
	ビット:	7	6	5	4	3	2	1	0	
									-	
	初期値: R/W:	1 R/W	1 R/W	1 R/W	1 R/W	1 R/W	1 R/W	1 R/W	1 R/W	1
		SCI0と同じ ⁻		. ,						
SCR	シリアルコ	ントロー	ルレジスな	7			H'F	FFBA		SCI1
3CR	シリアルコ	ントロー	ルレジスな	7			H'F	FFBA		SCI1
SCR	シリアルコ ビット:	<u>ントロー</u> 7	ルレジスク 6	7 5	4	3	H'F	FFBA 1	0	SCI1
SCR					4 RE	3 MPIE			0 CKE0	SCI1
SCR_	ビット: [初期値:	7 TIE 0	6 RIE 0	5 TE 0	RE 0	MPIE 0	2 TEIE 0	1 CKE1 0	CKE0	SCI1
SCR	ビット: [初期値: R/W:	7 TIE	6 RIE 0 R/W	5 TE	RE	MPIE	2 TEIE	1 CKE1	CKE0	SCI1
SCR_	ビット: [初期値: R/W:	7 TIE 0 R/W	6 RIE 0 R/W	5 TE 0	RE 0	MPIE 0	2 TEIE 0	1 CKE1 0	CKE0	SCI1
SCR_	ビット: [初期値: R/W:	7 TIE 0 R/W	6 RIE 0 R/W	5 TE 0	RE 0	MPIE 0	2 TEIE 0	1 CKE1 0	CKE0	SCI1
SCR_	ビット: [初期値: R/W:	7 TIE 0 R/W	6 RIE 0 R/W	5 TE 0	RE 0	MPIE 0	2 TEIE 0	1 CKE1 0	CKE0	SCI1




SCMR スマート	カードモ	ードレジス		H'F		SCI1			
ビット:	7	6	5	4	3	2	1	0	
					SDIR	SINV		SMIF	
初期值: R/W:	1	1	1	1	0 R/W	0 R/W	1	0 R/W	_
機能は	tSCIOと同じ	です。							





DR	トランスミ	ットデー	タレジスク	7			H'F	FFC3		SCI2	
	ビット:	7	6	5	4	3	2	1	0	7	
	初期値: R/W:	1 R/W	1 R/W	1 R/W	1 R/W	1 R/W	1 R/W	1 R/W	1 R/W		
	機能は	SCI0と同じ	です 。								
SR	シリアルス	ステータス	レジスタ				H'F	FFC4		SCI2	
	ビット:	7 TDRE	6 RDRF	5 ORER	4 FER/ERS	3 PER	2 TEND	1 MPB	0 MDPT	1	
	初期值: R/W:	1 R/(W)*	0 R/(W)*	0 R/(W)*	0 R/(W)*	0 R/(W)*	1 R	0 R	MPBT 0 R/W	J	
	【注】*	フラグをクし	リアするため	の0ライトの)み可能です。						
DR	レシーブテ	゙ ータレジ	スタ				H'F	FFC5		SCI2	
	ビット:	7	6	5	4	3	2	1	0	1	
		İ.		0	0	0	0	0	0	J	
	初期値: R/W:	0 R	0 R	R	R	R	R	R	Ř		
	R/W:		R			R	К	R	Ř		


SCMR スマート	カードモ	ードレジ		H'F		SCI2			
ビット:	7	6	5	4	3 SDIR	2 SINV	1	0 SMIF	
初期值: R/W:	1	1	11	1	0 R/W	0 R/W	1	0 R/W	
機能は	tSCI0と同じ	です。							


P1DR	ポート1ラ	データレシ	ブスタ				H'F	FFD0		ポート1
	ビット:	7	6	5	4	3	2	1	0	
		P17	P16	P15	P14	P13	P12	P11	P10	
	初期値: R/W:	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	
				ポー	- ト1の各端 -	 ≃ のデータを	格納			
2DR	ポート2	2 データレ	ンジスタ				H'F	FFD1		ポート2
	ビット:	7	6	5	4	3	2	1	0	
	────────── 初期値: R/W:	P27 0 R/W	P26 0 R/W	P25 0 R/W	0 R/W	P23 0 R/W	P22 0 R/W	P21 0 R/W	P20 0 R/W	
				ポー	- ト2の各端-	 - のデータを	格納			
23DR	ポートご	3 データし	ンジスタ			H'F	FFD2		ポート3	
	ビット:	7	6	5	4	3	2	1	0	_
		P37	P36	P35	P34	P33	P32	P31	P30	
	初期値: R/W:	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	
				ポー	- ト3の各端-	 ぺ のデータを	格納			














C. I/O ポートブロック図

C.1 ポート1ブロック図




図 C.1 ポート1ブロック図

C.2 ポート2ブロック図




図 C.2 ポート2ブロック図

C.3 ポート3ブロック図




図 C.3 ポート3ブロック図

C.4 ポート4ブロック図




図 C.4 ポート4 ブロック図

C.5 ポート5ブロック図




図 C.5 ポート5ブロック図

C.6 ポート6ブロック図




図 C.6(a) ポート6 ブロック図 (P6₀端子)




図 C.6(b) ポート6 ブロック図 (P6₁端子)




図 C.6(c) ポート6 ブロック図 (P6₂端子)




図 C.6 (d) ポート6 ブロック図 (P6₃端子)




図 C.6(e) ポート6 ブロック図 (P64端子)




図 C.6 (f) ポート 6 ブロック図 (P6₅、P6₆端子)




図 C.6 (g) ポート 6 ブロック図 (P6₇端子)

C.7 ポート7ブロック図




図 C.7(a) ポート7 ブロック図 (P7₀~P7₅端子)




図 C.7(b) ポート7 ブロック図 (P7₆~P7₇端子)

C.8 ポート8ブロック図




図 C.8(a) ポート8 ブロック図 (P8₀端子)




図 C.8 (b) ポート 8 ブロック図 (P8₁端子)




図 C.8 (c) ポート 8 ブロック図 (P8₂端子)




図 C.8 (d) ポート8 ブロック図 (P8₃端子)




図 C.8 (e) ポート8 ブロック図 (P8₄端子)

C.9 ポート9ブロック図




図 C.9(a) ポート9 ブロック図 (P9₀端子)




図 C.9 (b) ポート9 ブロック図 (P9₁端子)




図 C.9 (c) ポート9 ブロック図 (P9₂端子)




図 C.9 (d) ポート9 ブロック図 (P9₃端子)




図 C.9 (e) ポート9 ブロック図 (P9₄端子)




図 C.9 (f) ポート9 ブロック図 (P9₅端子)

C.10 ポートAブロック図




図 C.10 (a) ポート A ブロック図 (PA₀、PA₁端子)




図 C.10 (b) ポート A ブロック図 (PA₂、PA₃端子)




図 C.10 (c) ポート A ブロック図 (PA₄~PA₇端子)

C.11 ポートBブロック図




図 C.11(a) ポート B ブロック図 (PB₀端子)




図 C.11 (b) ポート B ブロック図 (PB₁端子)




図 C.11 (c) ポート B ブロック図 (PB₂端子)




図 C.11 (d) ポート B ブロック図 (PB₃端子)




図 C.11 (e) ポート B ブロック図 (PB₄端子)




図 C.11 (f) ポート B ブロック図 (PB₅端子)




図 C.11 (g) ポート B ブロック図 (PB₆端子)




図 C.11 (h) ポート B ブロック図 (PB₇端子)

D. 端子状態

D.1 各処理状態におけるポートの状態

表 D.1 各ポートの状態一覧

ポート名	モード	リセット	ハードウェア	ソフトウェア	バス権	プログラム
端子名		9691	スタンバイモード	スタンバイモード	解放状態	実行状態
P1 ₇ ~ P1 ₀	1 ~ 4	L	Т	[SSOE=0]	Т	A ₇ ~ A ₀
				Т		
				[SSOE=1]		
				Keep		
	5	Т	Т	[DDR=0]	Т	[DDR=0]
				Keep		入力ポート
				[DDR=1, SSOE=0]		[DDR=1]
				Т		$A_7 \sim A_0$
				[DDR=1, SSOE=1]		
				Keep		
	7	Т	Т	Keep	_	入出力ポート
P2 ₇ ~ P2 ₀	1 ~ 4	L	Т	[SSOE=0]	Т	A ₁₅ ~ A ₈
				Т		
				[SSOE=1]		
				Keep		
	5	Т	Т	[DDR=0]	Т	[DDR=0]
				Keep		入力ポート
				[DDR=1, SSOE=0]		[DDR=1]
				Т		A ₁₅ ~ A ₈
				[DDR=1, SSOE=1]		
		-		Keep		
	7	Т	Т	Keep		入出力ポート
P3 ₇ ~ P3 ₀	1~5	Т	Т	Т	Т	D ₁₅ ~ D ₈
	7	Т	Т	Keep —		入出力ポート
P4 ₇ ~ P4 ₀	1, 3, 5	Т	Т	Keep Keep		入出力ポート
	2, 4	Т	Т	Т	Т	$D_7 \sim D_0$
	7	Т	Т	Keep	_	入出力ポート

ポート名	T 18	114	ハードウェア	ソフトウェア	バス権	プログラム
端子名	モード	リセット	スタンバイモード	スタンバイモード	解放状態	実行状態
P5 ₃ ~ P5 ₀	1~4	L	Т	[SSOE=0] T [SSOE=1] Keep	Т	A ₁₉ ~ A ₁₆
	5 T		Т	[DDR=0] Keep [DDR=1, SSOE=0] T [DDR=1, SSOE=1] Keep	Т	[DDR=0] 入力ポート [DDR=1] A ₁₉ ~A ₁₆
	7	Т	Т	Keep	_	入出力ポート
P6 ₀	1 ~ 5	Т	Т	Keep	Keep	入出力ポート WAIT
	7	Т	Т	Keep	_	入出力ポート
P6 ₁	1~5	Т	Т	[BRLE=0] Keep [BRLE=1] T	Т	入出力ポート BREQ
	7	Т	Т	Keep	_	入出力ポート
P6 ₂	1~5	Т	Т	[BRLE=0] Keep [BRLE=1] H	L	[BRLE=0] 入出力ポート [BRLE=1] BACK
	7	Т	Т	Keep	_	入出力ポート
P6 ₆ ~ P6 ₃	1~5	Н	Т	[SSOE=0] T [SSOE=1] H	Т	AS, RD HWR, LWR
	7	Т	Т	Keep	_	入出力ポート
P6 ₇	1~5	クロック出力	Т	[PSTOP=0] H [PSTOP =1]	[PSTOP=0]	[PSTOP=0]
				Keep	Keep	入力ポート

ポート名	モード	リセット	ハードウェア	ソフトウェア	バス権	プログラム
端子名		7	スタンバイモード	スタンバイモード	解放状態	実行状態
P6 ₇	7	Т	Т	[PSTOP=0]	[PSTOP=0]	[PSTOP=0]
				н		
				[PSTOP =1]	[PSTOP=1]	[PSTOP=1]
	-			Keep	Keep	入力ポート
P7, ~ P7 ₀	1 ~ 5, 7	Т	Т	Т	Т	入力ポート
P8 ₀	1~5	Т	Т	DRAM空間を選択してい ない場合* ¹	DRAM空間を選択 していない場合* ¹	[RFSHE=0]
				[RFSHE=0]	[RFSHE=0]	入出力ポート
				Keep [RFSHE=1]	Keep [RFSHE=1]	[RFSHE=1]
				設定禁止	設定禁止	RFSH
				DRAM空間を選択してい	DRAM空間を選択	
				る場合*2	している場合* ²	
				[RFSHE=0]	[RFSHE=0]	
				Keep	Keep	
				[RFSHE=1, SRFMD=0,	[RFSHE=1]	
				SSOE=0]	Т	
				' [RFSHE=1, SRFMD=0,		
				SSOE=1]		
				Н		
				[RFSHE=1, SRFMD=1]		
				RFSH		
	7	Т	Т	Keep	_	入出力ポート
P8,	1~5	Т	Т	DRAM空間を選択し、	DRAM空間を選択	DRAM空間を選択し、
	_			RAS ₃ を出力する場合* ³	し、RAS ₃ を出力す	· ·
				[SSOE=0]	る場合*3	RAS ₃
				T [SSOE=1]	T DRAM空間を選択	DRAM空間を選択し、 RAS3を出力しない場
				H	DRAM 空間を選択 し、RAS ₃ を出力し	
				・・・ DRAM空間を選択し、	ない場合* ⁴	
				RAS ₃ を出力しない場合* ⁴	Keep	上記以外
				Keep	上記以外	[DDR=0]
				上記以外*5*1	[DDR=0] *1	入力ポート
				[DDR=0]	Keep	[DDR=1]
				Т	[DDR=1]	CS₃
				[DDR=1, SSOE=0] T	Т	
				[DDR=1, SSOE=1] H		
	7	Т	Т	Keep	_	入出力ポート

ポート名			ハードウェア	ソフトウェア	バス権	プログラム
端子名	モード	リセット	スタンバイモード	スタンバイモード	解放状態	実行状態
P8 ₂	1~5	Т	Т	RAS ₂ 出力時* ² [SSOE=0] T [SSOE=1] H 上記以外* ¹ [DDR=0] T [DDR=1, SSOE=0] T [DDR=1, SSOE=1]	RAS ₂ 出力時* ² T 上記以外* ¹ [DDR=0] Keep [DDR=1] T	RAS ₂ 出力時 FAS ₂ 上記以外 [DDR=0] 入力ポート [DDR=1] CS ₂
	7	Т	Т	Keep	_	入出力ポート
P8 ₃	1~5	Т	Т	[DDR=0]	[DDR=0] Keep [DDR=1] T	[DDR=0] 入力ポート [DDR=1] でS ₁
	7	T	Т	Keep	_	入出力ポート
P8 ₄	1 ~ 4	Н	Т	[DDR=0]	[DDR=0] Keep [DDR=1] T	[DDR=0] 入力ポート [DDR=1] でS ₀
	7	T	Т	[DDR=0]	[DDR=0]	[DDR=0]
Do. T o				Keep		入出力ポート
P9 ₅ ~ P9 ₀	1~5,7	T	T	Keep	Keep	入出力ポート
$PA_3 \sim PA_0$	1 ~ 5, 7	Т	Т	Keep	Keep	入出力ポート

ポート名			ハードウェア	ソフトウェア	バス権	プログラム
端子名	モード	リセット	スタンバイモード		解放状態	実行状態
PA ₆ ~ PA ₄	1, 2, 7	Т	T	Keep	Keep	入出力ポート
1 7 6 1 7 4	3~5	T	T	アドレス出力時。	アドレス出力時。	アドレス出力時
	3 - 3		ľ	[SSOE=0]	T T T T T T T T T T T T T T T T T T T	
				T	上記以外*6	A ₂₃ ~A ₂₁ 上記以外
				[SSOE=1]	Keep	入出力ポート
				Keep		
				上記以外**		
		_	_	Keep		
PA ₇	1, 2	Т	Т	Keep	Keep	入出力ポート
	3, 4	L	Т	[SSOE=0]	Т	A ₂₀
				Т		
				[SSOE=1]		
				Keep		
	5	L	Т	A20E=0 のとき	A20E=0 のと	A20E=0 のとき
				[SSOE=0]	ਣੇ	A_{20}
				Т	Т	A20E=1 のとき
				[SSOE=1]	A20E=1 のと	入出力ポート
				Keep	ਣੇ	
				A20E=1 のとき	Keep	
				Keep		
	7	Т	Т	Keep	_	入出力ポート
PB ₁ , PB ₀	1 ~ 5	Т	Т	CS 出力時* ⁷	CS 出力時* ⁷	CS 出力時
				[SSOE=0]	Т	$\overline{\text{CS}}_7, \overline{\text{CS}}_6$
				Т	上記以外*8	上記以外
				[SSOE=1]	Keep	入出力ポート
				н		
				上記以外*8		
				Keep		
	7	Т	Т	Keep	_	入出力ポート

ポート名	T 1°	114	ハードウェア	ソフトウェア	バス権	プログラム
端子名	モード	リセット	スタンバイモード	スタンバイモード	解放状態	実行状態
PB ₂	1~5	Т	Т	RAS。出力時* ⁹ [SSOE=0]	RAS。出力時* ³ T CS 出力時* ¹⁰ T 上記以外* ¹¹ Keep	RAS _s 出力時 RAS _s CS 出力時 CS _s 上記以外 入出力ポート
	7	Т	Т	Keep	_	入出力ポート
PB ₃	1~5	Т	Т	RAS ₄ 出力時* ¹² [SSOE=0]	RAS ₄ 出力時* ¹² T CS 出力時* ¹³ T 上記以外* ¹⁴ Keep	RAS ₄ 出力時 RAS ₄ CS 出力時 CS ₄ 上記以外 入出力ポート
	7	Т	Т	Keep		入出力ポート
PB ₅ , PB ₄	1~5	Т	Т	CAS 出力時* ¹⁵ [SSOE=0] T [SSOE=1] H 上記以外* ¹⁶ Keep	CAS 出力時* ¹⁵ T 上記以外* ¹⁶ Keep	CAS 出力時 UCAS, LCAS 上記以外 入出力ポート
	7	Т	Т	Keep	_	入出力ポート
PB ₇ , PB ₆	1 ~ 5, 7	Т	Т	Keep	Keep	入出力ポート

【記号説明】

H : High レベル L : Low レベル

T :ハイインピーダンス

Keep: 入力ポートはハイインピーダンス、出力ポートは保持

DDR : データディレクションレジスタ

- 【注】 *1 DRCRA (DRAM コントロールレジスタA)のDRAS2, DRAS1, DRAS0 がすべて0のとき
 - *2 DRCRA (DRAM コントロールレジスタA)の DRAS2, DRAS1, DRAS0 のいずれかが1のとき
 - *3 DRCRA (DRAM コントロールレジスタA) の DRAS2, DRAS1, DRAS0=010, 100,101 のとき
 - *4 DRCRA (DRAM コントロールレジスタ A) の DRAS2, DRAS1, DRAS0=010, 100, 101, 000 以外のとき
 - *5 BRCR (バスリリースコントロールレジスタ)の A23E, A22E, A21E がそれぞれ 0 のとき
 - *6 BRCR(バスリリースコントロールレジスタ)の A23E, A22E, A21E がそれぞれ 1 のとき
 - *7 CSCR (チップセレクトコントロールレジスタ)の CS7E, CS6E がそれぞれ1のとき
 - *8 CSCR (チップセレクトコントロールレジスタ)の CS7E, CS6E がそれぞれ 0 のとき
 - *9 DRCRA (DRAM コントロールレジスタA)のDRAS2, DRAS1, DRAS0=101 のとき
 - *10 DRCRA (DRAM コントロールレジスタ A) の DRAS2, DRAS1, DRAS0=101 以外で、CSCR (チップセレクトコントロールレジスタ) の CS5E=1 のとき
 - *11 DRCRA (DRAM コントロールレジスタ A) の DRAS2, DRAS1, DRAS0=101 以外で、CSCR (チップセレクトコントロールレジスタ) の CS5E=0 のとき
 - *12 DRCRA (DRAM コントロールレジスタ A) の DRAS2, DRAS1, DRAS0=100, 101, 110 のとき
 - *13 DRCRA (DRAM コントロールレジスタ A) の DRAS2, DRAS1, DRAS0=100, 101, 110 以外で、CSCR (チップセレクトコントロールレジスタ) の CS4E=1 のとき
 - *14 DRCRA (DRAM コントロールレジスタ A) の DRAS2, DRAS1, DRAS0=100, 101, 110 以外で、CSCR (チップセレクトコントロールレジスタ) の CS4E=0 のとき
 - *15 DRCRA (DRAM コントロールレジスタ A) の DRAS2, DRAS1, DRAS0 のいずれかが 1 で、DRCRB (DRAM コントロールレジスタ B) の CSEL=0 のとき
 - *16 DRCRA (DRAM コントロールレジスタA)の DRAS2, DRAS1, DRAS0 のいずれかが1で、DRCRB (DRAM コントロールレジスタB)の CSEL=1 のとき。または、DRAS2, DRAS1, DRAS0 がすべて0のとき

D.2 リセット時の端子状態

(1) モード1、2

モード 1、2 で外部メモリアクセス中に、 \overline{RES} 端子が Low レベルになったときのタイミングを図 D.1 に示します。

RES 端子が Low レベルになると同時に各ポートはイニシャライズされ入力ポートになります。また、 \overline{AS} 、 \overline{RD} 、 \overline{HWR} 、 \overline{LWR} 、 \overline{CS}_0 が High レベル、 $D_{15} \sim D_0$ はハイインピーダンスになります。

アドレスバスは $\overline{\rm RES}$ 端子がLow レベルをサンプリングしてから 2.5 クロック後にイニシャライズされ、アドレスバスはLow レベル出力となります。クロック端子 ${\rm P6}_{7}/{\rm Im}$ は $\overline{\rm RES}$ 端子が Low レベルになった次の立ち上がりで出力端子になります。




図 D.1 メモリアクセス中のリセット(モード1、2)

(2)モード3、4

モード3、4で外部メモリアクセス中に、RES端子がLow レベルになったときのタイミングを図D.2に示します。

RES 端子が Low レベルになると同時に各ポートはイニシャライズされ入力ポートになります。また、 \overline{AS} 、 \overline{RD} 、 \overline{HWR} 、 \overline{LWR} 、 \overline{CS}_0 が High レベル、 $D_{15} \sim D_0$ はハイインピーダンスになります。

アドレスバスは $\overline{\text{RES}}$ 端子がLow レベルをサンプリングしてから 2.5 クロック後にイニシャライズされ、アドレスバスはLow レベル出力となります。ただし、 $PA_4 \sim PA_6$ をアドレスバスとして使用している場合、 $PB_3 \sim PB_1$ 、 $PB_0 \sim PB_3$ を CS 出力端子として使用している場合は、 $\overline{\text{RES}}$ 端子が Low レベルになると同時にハイインピーダンスとなります。

クロック端子 $P6_7$ は \overline{RES} 端子が Low レベルになった次の の立ち上がりで出力端子 になります。




図 D.2 メモリアクセス中のリセット(モード3、4)

$(3) \pm - 5$

モード 5 で外部メモリアクセス中に、 \overline{RES} 端子が Low レベルになったときのタイミング を図 D.3 に示します。

RES 端子が Low レベルになると同時に各ポートはイニシャライズされ、入力ポートになります。また、 \overline{AS} 、 \overline{RD} 、 \overline{HWR} 、 \overline{LWR} が High レベル、アドレスバス、 $D_{15} \sim D_0$ はハイインピーダンスになります。

クロック端子 $P6_7$ / は、 \overline{RES} 端子が Low レベルになった次の の立ち上がりで出力端子 になります。




図 D.3 メモリアクセス中のリセット(モード5)

(4)モード7

モード 7 で動作中に、 $\overline{\text{RES}}$ 端子が Low レベルになったときのタイミングを図 D.4 に示します。

RES 端子が Low レベルになると同時に各ポートとクロック端子 $P6_7$ / はイニシャライズされ、入力ポートになります。





図 D.4 動作中のリセット(モード7)

E. ハードウェアスタンバイモード遷移 / 復帰時のタイミングについて

(1) ハードウェアスタンバイモードの遷移タイミング

(1) SYSCR の RAME ビットを 1 にセットした状態で RAM の内容を保持する場合 下記に示すように STBY 信号の立ち下がりに対し、10 システムクロック前に RES 信号を Low としてください。


また、RES 信号の立ち下がりは、STBY 信号の立ち下がりに対し、min Ons です。



(2) SYSCR の RAME ビットを 0 にクリアした状態または RAM の内容を保持しない場合 (1) のように $\overline{\text{RES}}$ 信号を Low にする必要はありません。

(2) ハードウェアスタンバイモードからの復帰タイミング

STBY 信号の立ち上がりに対し、約100ns 前に RES 信号を Low としてください。



F. 型名一覧

表 F.1 H8/3069 シリーズ型名一覧

				パッケージ
į	製品分類	製品型名	マーク型名	(日立パッケージコード)
H8/3069F	フラッシュメモ	HD64F3069F	HD64F3069F	100ピンQFP (FP-100B)
	リ内蔵	HD64F3069TE	HD64F3069TE	100 ピン TQFP (TFP-100B)

G. 外形寸法図

本 LSI の外形寸法図 FP-100B を図 G.1、TFP-100B を図 G.2 に示します。




図 G.1 外形寸法図 (FP-100B) 単位: mm




図 G.2 外形寸法図 (TFP-100B) 単位: mm

H. H8/300H シリーズ製品仕様比較

H.1 H8/3069F、H8/3067、H8/3062 シリーズと H8/3048 シリーズ、H8/3007、 H8/3006 と H8/3002 の相違点

	項	[目	H8/3	069F	·	H8/3062 ーズ	H8/3048 シリーズ	H8/3007、	H8/3006	H8/3002
1	動作モード	モード5	16MB ROM有 モード	可効拡張	16MB ROM有 モード	可効拡張	1MB ROM 有効拡張 モード			
		モード6	なし		64kB シング. モード	ルチップ	16MB ROM 有効拡張 モード			
2	割り込み コントローラ	内部割り込み要因	36		36 (H8/3067 27 (H8/3062		30	36		30
3	バスコントローラ	バーストROM インタフェース	あり		あり(H8/300		なし	あり		なし
		アイドルサイクル挿入機能	あり		あり		なし	あり		なし
		ウェイトモード	2種類		2種類		4種類	2種類		4種類
		ウェイトステート 数の設定			エリア単位		全エリア	エリア単位		全エリア
		アドレス出力方式	アドレス更新	モードを選択	アドレス更新 可(H8/3067 H8/3062F-ZT	F-ZTAT、	固定	固定		固定
4	DRAM	接続可能エリア	エリア2/3/	4/5	エリア2/3/ (H8/3067の		エリア3	エリア2/3/	4/5	エリア3
	インタフェース	プリチャージサイ クル挿入機能	あり		あり (H8/3	8067のみ)	なし	あり		なし
		高速ページモード	あり		あり (H8/3	3067のみ)	なし	あり		なし
		アドレスシフト量	8bit / 9bit / 10	Obit	8bit / 9bit / 10		8bit / 9bit	8bit / 9bit / 10	0bit	8bit / 9bit
5	タイマ機能		16 ビット タイマ	8ビット タイマ	16 ビット タイマ	8ビット タイマ	ITU	16 ビット タイマ	8ビット タイマ	ITU
		チャネル数	16bit × 3	8bit × 4 (16bit × 2)	16bit × 3	8bit × 4 (16bit × 2)	16bit × 5	16bit × 3	8bit × 4 (16bit × 2)	16bit × 5
		パルス出力	6端子	4端子 (2端子)	6端子	4端子 (2端子)	12 端子	6端子	4端子 (2端子)	12 端子
		インプットキャプ チャ	6本	2本	6本	2本	10本	6本	2本	10本
		外部クロック	4系統 (選択可)	4系統 (固定)	4系統 (選択可)	4系統 (固定)	4系統 (選択可)	4系統 (選択可)	4 系統 (固定)	4系統 (選択可)
		内部クロック	, /2, /4, /8	/8, /64, /8192	, /2, /4, /8	/8, /64, /8192	, /2, /4, /8	, /2, /4, /8	/8, /64, /8192	, /2, /4, /8
		相補PWM機能	なし	なし	なし	なし	あり	なし	なし	あり
		リセット同期 PWM 機能	なし	なし	なし	なし	あり	なし	なし	あり
		バッファ動作	なし	なし	なし	なし	あり	なし	なし	あり
		出力初期値設定機 能	あり	なし	あり	なし	なし	あり	なし	なし
		PWM出力	3本	4本(2本)	3本	4本(2本)	5本	3本	4本(2本)	5本

	項	i目	H8/3	069F		,H8/3062 ーズ	H8/3048 シリーズ	H8/3007	,H8/3006	H8/3002
5	タイマ機能	DMAC 起動	3チャネル	なし	3チャネル (H8/3067 のみ)	なし	4チャネル	3チャネル	なし	4チャネル
		A/D 変換起動	なし	あり	なし	あり	なし	なし	あり	なし
		割り込み要因	3要因×3	8要因	3要因×3	8要因	3要因×5	3要因×3	8要因	3要因×5
6	TPC	タイムベース	16 ビットタイ	マベースで3	16 ビットタイ	マベースで3	ITUベースで	16 ビットタイ	イマベースで3	ITUベースで
			種類		種類		4種類	種類		4種類
7	WDT	リセット信号 外部出力機能	なし		あり (ただし メモリ内蔵品	、フラッシュ はなし)	あり	あり	あり	あり
8	SCI	チャネル数	3チャネル		3チャネル(I 2チャネル(I ーズ)	-	2チャネル	3チャネル		2チャネル
		スマートカード インタフェース	全チャネルサ	ポート	全チャネルサ	ポート	SCI0 のみ サポート	全チャネルサ	ポート	なし
9	A/D 変換器	変換開始トリガ	外部トリガ/8	ビットタイマ	外部トリガ/8	ビットタイマ	外部トリガ	外部トリガ/8	ビットタイマ	外部トリガ
		入力	コンペアマッ	チ	コンペアマッ	チ		コンペアマッ	チ	
		変換ステート	70 / 134		70 / 134		134 / 266	70 / 134		134 / 266
10	端子制御	端子	/ 入力ポー	ト兼用	/ 入力ポー	ト兼用	出力専用	/ 入力ポー	ト兼用	出力専用
		16MB ROM有効 拡張モードにおけ るA ₂₀	A ₂₀ / 入出力ホ	ペート兼用	A ₂₀ / 入出力オ	ペート兼用	A ₂₀ 出力			
		ソフトウェアスタ	High レベル出	カ/ハイイ	High レベル出	力 / ハイイ	High レベル	High レベル出	力 / ハイイ	High レベル
		ンバイ状態におけ	ンピーダンス	を選択可	ンピーダンス	を選択可	出力(CS₀以	ンピーダンス	、を選択可	出力
		る、アドレスバ			(RFSH端子	は H8/3067の	外)			(CS ₀ 以外)
		ス、AS、RD、			み)		Low レベル			Low レベル
		HWR、LWR、 CS ₇ ~CS ₀ 、RFSH					出力(CS _o)			出力(CS₀)
		バス解放状態にお ける $\overline{\text{CS}}_{_7} \sim \overline{\text{CS}}_{_0}$	ハイインピー	ダンス	ハイインピー	ダンス	High レベル 出力	ハイインピー	·ダンス	High レベル 出力
11	フラッシュメモリ	書き込み/	12V印加不要。	,	12V印加不要	•	外部から			
	機能	消去電圧	単一電源書き	込み。	単一電源書き	込み。	12V印加			
		プロック分割	16 ブロック		8 ブロック (H8/3064F-2 ロック)	ZTAT は12ブ	16 ブロック			
		ブートモード	あり		あり		あり			
		ユーザプログラム モード			あり		あり			
		ユーザブート モード	あり		なし		なし			

H.2 100 ピンパッケージ品の端子機能比較 (FP-100B、TFP-100B の場合)

表 H.1 製品別ピン配置一覧 (FP-100B、TFP-100B)

表 H.1	製品別ピン配置 フラッシュ	三 吳 (11 10		<u> </u>		ROM	レス品
	メモリ内蔵品						
	H8/3069F	H8/3067	H8/3062	H8/3048	H8/3042	H8/3007,	H8/3002
		シリーズ	シリーズ	シリーズ	シリーズ	H8/3006	
1	VcL	Vcc	Vcc/VcL*2	Vcc	Vcc	Vcc	Vcc
2	PB ₀ /TP ₈ /TMO ₀ /	PB ₀ /TP ₈ /TMO ₀ /	PB ₀ /TP ₈ /TMO ₀ /	PB ₀ /TP ₈ /TIOCA	PB ₀ /TP ₈ /TIOCA	PB ₀ /TP ₈ /TMO ₀ /	PB ₀ /TP ₈ /TIOCA
	$\overline{\text{CS}}_7$	CS ₇	$\overline{\text{CS}}_7$	3	3	$\overline{\text{CS}}_7$	3
3	PB ₁ /TP ₉ /TMIO ₁ /	PB ₁ /TP ₉ /TMIO ₁ /	PB ₁ /TP ₉ /TMIO ₁ /	PB ₁ /TP ₉ /TIOCB	PB ₁ /TP ₉ /TIOCB	PB ₁ /TP ₉ /TMIO ₁ /	PB ₁ /TP ₉ /TIOCB
	DREQ ₀ /CS ₆	DREQ ₀ /CS ₆	CS ₆	3	3	DREQ ₀ /CS ₆	3
4	$\frac{PB_2/TP_{10}/TMO_2/}{\overline{CS}_5}$	$\frac{PB_2/TP_{10}/TMO_2/}{\overline{CS}_5}$	$\frac{PB_2/TP_{10}/TMO_2/}{\overline{CS}_5}$	PB ₂ /TP ₁₀ /TIOCA 4	PB ₂ /TP ₁₀ /TIOCA	$\frac{PB_2/TP_{10}/TMO_2/}{\overline{CS}_5}$	PB ₂ /TP ₁₀ /TIOCA
5	PB ₃ /TP ₁₁ /TMIO ₃ /	PB ₃ /TP ₁₁ /TMIO ₃ /	PB ₃ /TP ₁₁ /TMIO ₃ /	PB ₃ /TP ₁₁ /TIOCB	PB ₃ /TP ₁₁ /TIOCB	PB ₃ /TP ₁₁ /TMIO ₃ /	PB ₃ /TP ₁₁ /TIOCE
	DREQ ₁ /CS ₄	DREQ ₁ /CS ₄	$\overline{\text{CS}}_4$	4	4	DREQ ₁ /CS ₄	4
6	PB ₄ /TP ₁₂ /UCAS	PB ₄ /TP ₁₂ /UCAS	PB ₄ /TP ₁₂	PB ₄ /TP ₁₂ /TOCX	PB ₄ /TP ₁₂ /TOCX	PB ₄ /TP ₁₂ /UCAS	PB ₄ /TP ₁₂ /TOCX
7	PB ₅ /TP ₁₃ /LCAS/	PB ₅ /TP ₁₃ /LCAS/	PB ₅ /TP ₁₃	PB ₅ /TP ₁₃ /TOCX	PB ₅ /TP ₁₃ /TOCX	PB ₅ /TP ₁₃ /LCAS/	PB ₅ /TP ₁₃ /TOCX
8	PB ₆ /TP ₁₄ /TxD ₂	PB ₆ /TP ₁₄ /TxD ₂	PB ₆ /TP ₁₄	$PB_6/TP_{14}/$ $\overline{DREQ}_0/\overline{CS}_7$	PB ₆ /TP ₁₄ / DREQ ₀	PB ₆ /TP ₁₄ /TxD ₂	PB ₆ /TP ₁₄ /
9	PB ₇ /TP ₁₅ /RxD ₂	PB ₇ /TP ₁₅ /RxD ₂	PB ₇ /TP ₁₅	PB ₇ /TP ₁₅ /	PB ₇ /TP ₁₅ / DREQ ₁ /ADTRG	PB ₇ /TP ₁₅ /RxD ₂	PB ₇ /TP ₁₅ / DREQ ₁ /ADTRG
10	FWE	RESO/FWE*1	RESO/FWE*1	RESO/V _{PP}	RESO	RESO	RESO
11	Vss	Vss	Vss	Vss	Vss	Vss	Vss
12	P9 ₀ /TxD ₀	P9 ₀ /TxD ₀	P9 ₀ /TxD ₀	P9 ₀ /TxD ₀	P9 ₀ /TxD ₀	P9 ₀ /TxD ₀	P9 ₀ /TxD ₀
13	P9 ₁ /TxD ₁	P9 ₁ /TxD ₁	P9 ₁ /TxD ₁	P9 ₁ /TxD ₁	P9 ₁ /TxD ₁	P9 ₁ /TxD ₁	P9 ₁ /TxD ₁
14	P9 ₂ /RxD ₀	P9 ₂ /RXD ₀	P9 ₂ /RXD ₀	P9 ₂ /RXD ₀	P9 ₂ /RXD ₀	P9 ₂ /RXD ₀	P9 ₂ /RXD ₀
15	P9 ₃ /RxD ₁	P9 ₃ /RXD ₁	P9 ₃ /RXD ₁	P9 ₃ /RXD ₁	P9 ₃ /RXD ₁	P9 ₃ /RXD ₁	P9 ₃ /RXD ₁
16	P9 ₄ /SCK ₀ /IRQ ₄	P9 ₄ /SCK ₀ /IRQ ₄	P9 ₄ /SCK ₀ /IRQ ₄	P9 ₄ /SCK ₀ /IRQ ₄	P9 ₄ /SCK ₀ /IRQ ₄	P9 ₄ /SCK ₀ /IRQ ₄	P9 ₄ /SCK ₀ /IRQ ₄
17	P9 ₅ /SCK ₁ /IRQ ₅	P9 ₅ /SCK ₁ /IRQ ₅	P9₅/SCK₁/IRQ₅	P9₅/SCK₁/ĪRQ₅	P9₅/SCK₁/ĪRQ₅	P9₅/SCK₁/ĪRQ₅	P9 ₅ /SCK ₁ /IRQ ₅
18	P4 ₀ /D ₀	P4 ₀ /D ₀	P4 ₀ /D ₀	P4 ₀ /D ₀	P4 ₀ /D ₀	P4 ₀ /D ₀	P4 ₀ /D ₀
19	P4 ₁ /D ₁	P4 ₁ /D ₁	P4 ₁ /D ₁	P4 ₁ /D ₁	P4 ₁ /D ₁	P4 ₁ /D ₁	P4 ₁ /D ₁
20	P4 ₂ /D ₂	P4 ₂ /D ₂	P4 ₂ /D ₂	P4 ₂ /D ₂	P4 ₂ /D ₂	P4 ₂ /D ₂	P4 ₂ /D ₂
21	P4 ₃ /D ₃	P4 ₃ /D ₃	P4 ₃ /D ₃	P4 ₃ /D ₃	P4 ₃ /D ₃	P4 ₃ /D ₃	P4 ₃ /D ₃
22	Vss	Vss	Vss	Vss	Vss	Vss	Vss
23	P4 ₄ /D ₄	P4 ₄ /D ₄	P4 ₄ /D ₄	P4 ₄ /D ₄	P4 ₄ /D ₄	P4 ₄ /D ₄	P4 ₄ /D ₄
24	P4 ₅ /D ₅	P4 ₅ /D ₅	P4 ₅ /D ₅	P4 ₅ /D ₅	P4 ₅ /D ₅	P4 ₅ /D ₅	P4 ₅ /D ₅
25	P4 ₆ /D ₆	P4 ₆ /D ₆	P4 ₆ /D ₆	P4 ₆ /D ₆	P4 ₆ /D ₆	P4 ₆ /D ₆	P4 ₆ /D ₆
26	P4 ₇ /D ₇	P4 ₇ /D ₇	P4 ₇ /D ₇	P4 ₇ /D ₇	P4 ₇ /D ₇	P4 ₇ /D ₇	P4 ₇ /D ₇

ピン番号	フラッシュ メモリ内蔵品		ROM		ROM	/I レス品	
	H8/3069F	H8/3067	H8/3062	H8/3048	H8/3042	H8/3007,	H8/3002
		シリーズ	シリーズ	シリーズ	シリーズ	H8/3006	
27	P3 ₀ /D ₈	D ₈	D ₈				
28	P3 ₁ /D ₉	D ₉	D ₉				
29	P3 ₂ /D ₁₀	D ₁₀	D ₁₀				
30	P3 ₃ /D ₁₁	D ₁₁	D ₁₁				
31	P3 ₄ /D ₁₂	D ₁₂	D ₁₂				
32	P3 ₅ /D ₁₃	D ₁₃	D ₁₃				
33	P3 ₆ /D ₁₄	D ₁₄	D ₁₄				
34	P3 ₇ /D ₁₅	D ₁₅	D ₁₅				
35	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc
36	P1 ₀ /A ₀	A _o	A _o				
37	P1 ₁ /A ₁	A ₁	A ₁				
38	P1 ₂ /A ₂	A ₂	A_2				
39	P1 ₃ /A ₃	A ₃	A ₃				
40	P1 ₄ /A ₄	A ₄	A ₄				
41	P1 ₅ /A ₅	A ₅	A ₅				
42	P1 ₆ /A ₆	A ₆	A ₆				
43	P1 ₇ /A ₇	A ₇	A ₇				
44	Vss	Vss	Vss	Vss	Vss	Vss	Vss
45	P2 ₀ /A ₈	A ₈	A ₈				
46	P2 ₁ /A ₉	A ₉	A_9				
47	P2 ₂ /A ₁₀	A ₁₀	A ₁₀				
48	P2 ₃ /A ₁₁	A ₁₁	A ₁₁				
49	P2 ₄ /A ₁₂	A ₁₂	A ₁₂				
50	P2 ₅ /A ₁₃	A ₁₃	A ₁₃				
51	P2 ₆ /A ₁₄	A ₁₄	A ₁₄				
52	P2 ₇ /A ₁₅	A ₁₅	A ₁₅				
53	P5 ₀ /A ₁₆	A ₁₆	A ₁₆				
54	P5 ₁ /A ₁₇	A ₁₇	A ₁₇				
55	P5 ₂ /A ₁₈	A ₁₈	A ₁₈				
56	P5 ₃ /A ₁₉	A ₁₉	A ₁₉				
57	Vss	Vss	Vss	Vss	Vss	Vss	Vss
58	P6 ₀ /WAIT	P6 ₀ /WAIT	P6 ₀ /WAIT				
59	P6 ₁ /BREQ	P6 ₁ /BREQ	P6 ₁ /BREQ				
60	P6 ₂ /BACK	P6 ₂ /BACK	P6 ₂ /BACK				
61	P6 ₇ /	P6 ₇ /	P6 ₇ /			P6 ₇ /	
62	STBY	STBY	STBY	STBY	STBY	STBY	STBY
63	RES	RES	RES	RES	RES	RES	RES

ピン番号	フラッシュ		ROM	 内蔵品		ROM	レス品
	メモリ内蔵品						
	H8/3069F	H8/3067	H8/3062	H8/3048	H8/3042	H8/3007,	H8/3002
		シリーズ	シリーズ	シリーズ	シリーズ	H8/3006	
64	NMI	NMI	NMI	NMI	NMI	NMI	NMI
65	Vss	Vss	Vss	Vss	Vss	Vss	NMI
66	EXTAL	EXTAL	EXTAL	EXTAL	EXTAL	EXTAL	EXTAL
67	XTAL	XTAL	XTAL	XTAL	XTAL	XTAL	XTAL
68	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc
69	P6 ₃ /AS	P6 ₃ /AS	P6 ₃ /AS	P6 ₃ /AS	P6 ₃ /AS	ĀS	ĀS
70	P6 ₄ /RD	P6 ₄ /RD	P6 ₄ /RD	P6 ₄ /RD	P6 ₄ /RD	RD	RD
71	P6 ₅ /HWR	P6 ₅ /HWR	P6 ₅ /HWR	P6 ₅ /HWR	P6 ₅ /HWR	HWR	HWR
72	P6 ₆ /LWR	P6 ₆ /LWR	P6 ₆ /LWR	P6 ₆ /LWR	P6 ₆ /LWR	LWR	LWR
73	MD_0	MD_0	MD ₀	MD_0	MD ₀	MD ₀	MD_0
74	MD ₁	MD ₁	MD ₁	MD ₁	MD ₁	MD ₁	MD ₁
75	MD ₂	MD ₂	MD ₂	MD_2	MD ₂	MD ₂	MD ₂
76	AVcc	AVcc	AVcc	AVcc	AVcc	AVcc	AVcc
77	V_{REF}	V_{REF}	V _{REF}	V_{REF}	V _{REF}	V_{REF}	V_{REF}
78	P7 ₀ /AN ₀	P7 ₀ /AN ₀	P7 ₀ /AN ₀	P7 ₀ /AN ₀	P7 ₀ /AN ₀	P7 ₀ /AN ₀	P7 ₀ /AN ₀
79	P7 ₁ /AN ₁	P7 ₁ /AN ₁	P7 ₁ /AN ₁	P7 ₁ /AN ₁	P7 ₁ /AN ₁	P7 ₁ /AN ₁	P7 ₁ /AN ₁
80	P7 ₂ /AN ₂	P7 ₂ /AN ₂	P7 ₂ /AN ₂	P7 ₂ /AN ₂	P7 ₂ /AN ₂	P7 ₂ /AN ₂	P7 ₂ /AN ₂
81	P7 ₃ /AN ₃	P7 ₃ /AN ₃	P7 ₃ /AN ₃	P7 ₃ /AN ₃	P7 ₃ /AN ₃	P7 ₃ /AN ₃	P7 ₃ /AN ₃
82	P7 ₄ /AN ₄	P7 ₄ /AN ₄	P7 ₄ /AN ₄	P7 ₄ /AN ₄	P7 ₄ /AN ₄	P7 ₄ /AN ₄	P7 ₄ /AN ₄
83	P7 ₅ /AN ₅	P7 ₅ /AN ₅	P7 ₅ /AN ₅	P7 ₅ /AN ₅	P7 ₅ /AN ₅	P7 ₅ /AN ₅	P7 ₅ /AN ₅
84	P7 ₆ /AN ₆ /DA ₀	P7 ₆ /AN ₆ /DA ₀	P7 ₆ /AN ₆ /DA ₀	P7 ₆ /AN ₆ /DA ₀	P7 ₆ /AN ₆ /DA ₀	P7 ₆ /AN ₆ /DA ₀	P7 ₆ /AN ₆
85	P7 ₇ /AN ₇ /DA ₁	P7 ₇ /AN ₇ /DA ₁	P7 ₇ /AN ₇ /DA ₁	P7 ₇ /AN ₇ /DA ₁	P7 ₇ /AN ₇ /DA ₁	P7 ₇ /AN ₇	P7 ₇ /AN ₇
86	AVss	AVss	AVss	AVss	AVss	AVss	AVss
87	P8 ₀ /RFSH/IRQ ₀	P8 ₀ /RFSH/IRQ ₀	P8 ₀ /IRQ ₀	P8 ₀ /RFSH/IRQ ₀	P8 ₀ /RFSH/IRQ ₀	P8 ₀ /RFSH/IRQ ₀	P8 ₀ /RFSH/IRQ ₀
88	P8 ₁ /CS ₃ /IRQ ₁	P8 ₁ /CS ₃ /IRQ ₁	P8 ₁ /CS ₃ /IRQ ₁	P8 ₁ /CS ₃ /IRQ ₁	P8 ₁ /CS ₃ /IRQ ₁	P8 ₁ /CS ₃ /IRQ ₁	P8 ₁ /CS ₃ /IRQ ₁
89	P8 ₂ /CS ₂ /IRQ ₂	P8 ₂ /CS ₂ /IRQ ₂	P8 ₂ /CS ₂ /IRQ ₂	P8 ₂ /CS ₂ /IRQ ₂	P8 ₂ /CS ₂ /IRQ ₂	P8 ₂ /CS ₂ /IRQ ₂	P8 ₂ /CS ₂ /IRQ ₂
90	P8 ₃ /CS ₁ /IRQ ₃ /	P8 ₃ /CS ₁ /IRQ ₃ /	P8 ₃ /CS ₁ /IRQ ₃ /	P8 ₃ /CS ₁ /IRQ ₃	P8₃/CS₁/IRQ₃	P8 ₃ /CS ₁ /IRQ ₃ /	P8 ₃ /CS ₁ /IRQ ₃
	ADTRG	ADTRG	ADTRG	J. J.		ADTRG	
91	P8 ₄ /CS ₀	P8 ₄ /CS ₀	P8 ₄ /CS ₀	P8 ₄ /CS ₀	P8 ₄ /CS ₀	P8 ₄ /CS ₀	P8 ₄ /CS ₀
92	Vss	Vss	Vss	Vss	Vss	Vss	Vss
93	PA ₀ /TP ₀ /	PA ₀ /TP ₀ /	PA ₀ /TP ₀ /TCLKA	PA ₀ /TP ₀ /	PA ₀ /TP ₀ /	PA ₀ /TP ₀ /	PA ₀ /TP ₀ /
	TEND ₀ /TCLKA	TEND ₀ /TCLKA		TEND ₀ /TCLKA	TEND ₀ /TCLKA	TEND ₀ /TCLKA	TEND ₀ /TCLKA
94	PA ₁ /TP ₁ /	PA ₁ /TP ₁ /	PA ₁ /TP ₁ /TCLKB		PA ₁ /TP ₁ /	PA ₁ /TP ₁ /	PA ₁ /TP ₁ /
	TEND ₁ /TCLKB	TEND ₁ /TCLKB		TEND ₁ /TCLKB	TEND ₁ /TCLKB	TEND ₁ /TCLKB	TEND ₁ /TCLKB
95	PA ₂ /TP ₂ /	PA ₂ /TP ₂ /	PA ₂ /TP ₂ /	PA ₂ /TP ₂ /	PA ₂ /TP ₂ /	PA ₂ /TP ₂ /	PA ₂ /TP ₂ /
	TIOCA ₀ /TCLKC	TIOCA ₀ /TCLKC	TIOCA ₀ /TCLKC	TIOCA ₀ /TCLKC	TIOCA ₀ /TCLKC	TIOCA ₀ /TCLKC	TIOCA ₀ /TCLKC

ピン番号	フラッシュ メモリ内蔵品	ROM 内蔵品				ROM レス品	
	H8/3069F	H8/3067	H8/3062	H8/3048	H8/3042	H8/3007,	H8/3002
		シリーズ	シリーズ	シリーズ	シリーズ	H8/3006	
96	PA ₃ /TP ₃ /						
	TIOCB ₀ /TCLKD						
97	PA ₄ /TP ₄ /TIOCA ₁						
	/A ₂₃	/A ₂₃	/A ₂₃	/CS ₆ /A ₂₃	/A ₂₃	/A ₂₃	/A ₂₃
98	PA ₅ /TP ₅ /TIOCB ₁						
	/A ₂₂	/A ₂₂	/A ₂₂	/CS ₅ /A ₂₂	/A ₂₂	/A ₂₂	/A ₂₂
99	PA ₆ /TP ₆ /TIOCA ₂						
	/A ₂₁	/A ₂₁	/A ₂₁	/CS ₄ /A ₂₁	/A ₂₁	/A ₂₁	/A ₂₁
100	PA ₇ /TP ₇ /TIOCB ₂						
	/A ₂₀						

[【]注】 *1 マスク ROM 内蔵製品は RESO 端子、フラッシュメモリ内蔵製品は FWE 端子として機能します。*2 H8/3064F-ZTAT および H8/3062F-ZTAT A マスク品の 5V 動作品では VcL 端子となり、外付けコンデンサ (0.1μF) が必要となります。

H8/3069 F-ZTAT[™] ハードウェアマニュアル

発行年月 2001年 9月 第1版

2002年 9月 第 3版

発 行 株式会社 日立製作所

半導体グループビジネスオペレーション本部

編 集 株式会社 日立小平セミコン

技術ドキュメントグループ

©株式会社 日立製作所 2001