ADJ-602-071C

日立マイクロコンピュータ

H8/300H シリーズプログラミングマニュアル

H8/300H シリーズプログラミングマニュアル

発行年月 平成5年6月 第1版

平成 11 年 7月 第 4 版

発行 株式会社 日立製作所

半導体グループ電子統括営業本部

編集 株式会社 超 L メディア

©株式会社 日立製作所 1995

ご注意

- 1. 本書に記載の製品及び技術のうち「外国為替及び外国貿易法」に基づき安全保障貿易管理関連貨物・技術に該当するものを輸出する場合,または国外に持ち出す場合は日本国政府の許可が必要です。
- 2. 本書に記載された情報の使用に際して,弊社もしくは第三者の特許権,著作権,商標権,その他の知的所有権 等の権利に対する保証または実施権の許諾を行うものではありません。また本書に記載された情報を使用した 事により第三者の知的所有権等の権利に関わる問題が生じた場合,弊社はその責を負いませんので予めご了承 ください。
- 3. 製品及び製品仕様は予告無く変更する場合がありますので、最終的な設計、ご購入、ご使用に際しましては、事前に最新の製品規格または仕様書をお求めになりご確認ください。
- 4. 弊社は品質・信頼性の向上に努めておりますが、宇宙、航空、原子力、燃焼制御、運輸、交通、各種安全装置、ライフサポート関連の医療機器等のように、特別な品質・信頼性が要求され、その故障や誤動作が直接人命を脅かしたり、人体に危害を及ぼす恐れのある用途にご使用をお考えのお客様は、事前に弊社営業担当迄ご相談をお願い致します。
- 5. 設計に際しては,特に最大定格,動作電源電圧範囲,放熱特性,実装条件及びその他諸条件につきましては,弊社保証範囲内でご使用いただきますようお願い致します。 保証値を越えてご使用された場合の故障及び事故につきましては,弊社はその責を負いません。 また保証値内のご使用であっても半導体製品について通常予測される故障発生率,故障モードをご考慮の上, 弊社製品の動作が原因でご使用機器が人身事故,火災事故,その他の拡大損害を生じないようにフェールセー フ等のシステム上の対策を講じて頂きますようお願い致します。
- 6. 本製品は耐放射線設計をしておりません。
- 7. 本書の一部または全部を弊社の文書による承認なしに転載または複製することを堅くお断り致します。
- 8. 本書をはじめ弊社半導体についてのお問い合わせ,ご相談は弊社営業担当迄お願い致します。

はじめに

H8/300H シリーズは、内部 32 ビット構成の H8/300H CPU をコアとしています。H8/300H CPU は、16 ビット×16 本の汎用レジスタと高速動作を指向した簡潔で最適化された命令セットを備え、16M バイトのリニアなアドレス空間を扱うことができます。命令は、H8/300 シリーズとオブジェクトレベルで上位互換を保っており、容易に H8/300 シリーズから移行できます。また、高級言語 C で書かれたプログラムも効率的に実行できます。

本マニュアルは、H8/300H CPU の命令の詳細について記載しており、H8/300H シリーズ共通に使用することができます。

なお、ハードウェアの詳細については、当該 LSI のハードウェアマニュアルをご覧ください。

目次

第1章	CPU		
1.1	概要		1
	1.1.1	特長	
	1.1.2	H8/300CPU との相違点	
1.2	CPU 動作		
1.3	アドレス	空間	5
1.4	レジスタ	構成	6
	1.4.1	概要	6
	1.4.2	汎用レジスタ	
	1.4.3	コントロールレジスタ	
	1.4.4	CPU 内部レジスタの初期値	8
1.5	データ構	成	9
	1.5.1	汎用レジスタのデータ構成	9
	1.5.2	メモリ上でのデータ構成	
1.6	命令セッ	}	
	1.6.1	概要	10
	1.6.2	命令とアドレッシングモードの組合せ	
	1.6.3	命令の機能別一覧	
	1.6.4	命令の基本フォーマット	
1.7	アドレッ	シングモードと実効アドレスの計算方法	
	1.7.1	アドレッシングモード	18
	1.7.2	実効アドレスの計算方法	
** - *		- EV 85	
	各命令		
2.1	表と記号	の説明	
	2.1.1	アセンブラフォーマット	
	2.1.2	オペレーション	
	2.1.3	コンディションコード	
	2.1.4	インストラクションフォーマット	
	2.1.5	レジスタの指定方法	
	2.1.6	ビット操作命令におけるビットデータのアクセス方法	
2.2		説明	
2.3	命令セッ	卜一覧	. 164
	2.3.1	命令とアドレッシングモードの組合せ	. 164
	2.3.2	命令セット一覧	. 165

2.4	命令コード一覧	177
2.5	オペレーションコードマップ	185
2.6	命令実行ステート数	188
2.7	コンディションコードの変化	193
2.8	命令実行中のバス状態	197
第3章	章 処理 状態	
3.1	概要	207
3.2	プログラム実行状態	208
3.3	例外処理状態	208
	3.3.1 例外処理の種類と優先度	
	3.3.2 例外処理の動作	209
3.4	バス権解放状態	211
3.5	リセット状態	211
3.6	低消費電力状態	
	3.6.1 スリープモード	211
	3.6.2 ソフトウェアスタンバイモード	211
	3.6.3 ハードウェアスタンバイモード	
第4章	〕 基本動作タイミング	
4.1	概要	213
4.2	内蔵メモリ(RAM、ROM)	213
4.3	内蔵周辺モジュールアクセスタイミング	214
4.4	外部アドレス空間アクセスタイミング	216

1. CPU

1.1 概要

H8/300H CPU は、H8/300CPU の上位互換のアーキテクチャを持つ内部 32 ビット構成の高速 CPU です。H8/300H CPU は、16 ビット×16 本の汎用レジスタを持ち、16M バイトのリニアなアドレス 空間を扱うことができ、リアルタイム制御に最適です。

1.1.1 特長

H8/300H CPU には、次の特長があります。

- H8/300CPU の上位互換 H8/300オブジェクトプログラムを実行可能
- 汎用レジスタ方式 16ビット×16本(8ビット×16本、32ビット×8本としても使用可能)
- 62種類の基本命令 8/16/32ビット演算命令 乗除算命令 強力なビット操作命令
- 8種類のアドレッシングモード

レジスタ直接(Rn)

レジスタ間接(@ERn)

ディスプレースメント付レジスタ間接 (@ (d:16,ERn) /@ (d:24,ERn))

ポストインクリメント/プリデクリメントレジスタ間接(@ERn+/@-ERn)

絶対アドレス (@aa:8/@aa:16/@aa:24)

イミディエイト (#xx:8/# xx:16/# xx:32)

プログラムカウンタ相対 (@ (d:8,PC) /@ (d:16,PC))

メモリ間接 (@@aa:8)

- 16Mバイトのアドレス空間
- 高速動作

頻出命令をすべて2~4ステートで実行

最高動作周波数:20MHzの場合

8/16/32ビットレジスタ間加減算100ns8×8ビットレジスタ間乗算700ns16÷8ビットレジスタ間除算700ns

16×16ビットレジスタ間乗算 1100ns 32÷16ビットレジスタ間除算 1100ns

- 2種類のCPU動作モード ノーマルモード/アドバンストモード
- 低消費電力状態 SLEEP命令により低消費電力状態に遷移

1.1.2 H8/300CPU との相違点

H8/300H CPU は、H8/300CPU に対して、次の点が追加、拡張されています。

- 汎用レジスタを拡張 16ビット×8本の拡張レジスタを追加
- アドレス空間を拡張 ノーマルモードのとき、H8/300CPUと同一の64kバイトのアドレス空間を使用可能 アドバンストモードのとき、最大16Mバイトのアドレス空間を使用可能
- アドレッシングモードを強化 16Mバイトのアドレス空間を有効に使用可能
- 命令強化 符号付き乗除算命令などを追加 32ビット転送、演算命令を追加

1.2 CPU 動作モード

H8/300H CPU は、ノーマルモードおよびアドバンストモードの2つのCPU 動作モードをもっています。サポートするアドレス空間は、ノーマルモードの場合最大64k バイト、アドバンストモードの場合最大16M バイトとなります。

各モードはLSIのモード端子によって選択されます。詳細は当該LSIのハードウェアマニュアルを参照してください。




図 1.1 CPU 動作モード

(1) ノーマルモード

ノーマルモードでは例外処理ベクタ、スタックの構造が H8/300CPU と同一になります。

(a) アドレス空間

H8/300CPU と同様、最大 64k バイトをアクセス可能です。

(b) 拡張レジスタ(En)

拡張レジスタ(E0 \sim E7)は、16 ビットレジスタとして、または32 ビットレジスタの上位16 ビットとして使用できます。

拡張レジスタ En は、対応する汎用レジスタ Rn をアドレスレジスタとして使用している場合でも、16 ビットレジスタとして任意の値を設定することができます(ただし、プリデクリメントレジスタ間接(@-Rn)、ポストインクリメントレジスタ間接(@Rn+)により汎用レジスタ Rn が参照された場合、キャリ/ボローが発生すると、対応する拡張レジスタ En の内容に伝播しますので注意してください)。

(c) 命令セット

H8/300CPU に対して追加された命令およびアドレッシングモードはすべて使用できます。実効アドレス(EA)の下位16ビットのみが有効となります。

(d) 例外処理ベクタテーブルおよびメモリ間接の分岐アドレス

ノーマルモードでは、H'0000 から始まる先頭領域に例外処理ベクタテーブル領域が割り当てられており、各 16 ビットの分岐先アドレスを格納します。ノーマルモードの例外処理ベクタテーブルの構造を図 1.2 に示します。例外処理ベクタテーブルは各製品ごとに異なりますので、詳細は当該 LSIのハードウェアマニュアルを参照してください。




図 1.2 例外処理ベクタテーブル(ノーマルモード)

メモリ間接(@@aa:8) は、JMP および JSR 命令で使用されます。命令コードに含まれる 8 ビット絶対アドレスによりメモリ上のオペランドを指定し、この内容が分岐先アドレスとなります。

ノーマルモードでは、オペランドは16ビット(ワード)となり、この16ビットが分岐先アドレスとなります。なお、分岐先アドレスを格納できるのは、H'0000~H'00FFの領域であり、この範囲の先頭領域は例外処理ベクタテーブルと共通となっていますので注意してください。

(e) スタック構造

サブルーチン分岐時の PC スタック構造と、例外処理時の PC と CCR のスタックの構造を図 1.3 に示します。




図 1.3 ノーマルモードのスタック構造

(2) アドバンストモード

(a) アドレス空間

最大 16M バイトをリニアにアクセス可能です。

(b) 拡張レジスタ(En)

拡張レジスタ (E0~E7) は、16 ビットレジスタとして、または32 ビットレジスタ・アドレスレジスタの上位16 ビットとして使用できます。

(c) 命令セット

命令およびアドレッシングモードはすべて使用できます。

(d) 例外処理ベクタテーブル、メモリ間接の分岐アドレス

アドバンストモードでは、H'000000 から始まる先頭領域に 32 ビット単位で例外処理ベクタテーブル領域が割り当てられており、上位 8 ビットは無視され 24 ビットの分岐先アドレスを格納します(図 1.4 参照)。例外処理ベクタテーブルは各製品ごとに異なりますので、詳細は当該 LSI のハードウェアマニュアルを参照してください。




図 1.4 例外処理ベクタテーブル (アドバンストモード)

メモリ間接 (@@aa:8) は、JMP および JSR 命令で使用されます。命令コードに含まれる 8 ビット絶対アドレスによるメモリ上のオペランドを指定し、この内容が分岐先アドレスとなります。 アドバンストモードでは、オペランドは 32 ビット (ロングワード) となり、この 32 ビットの下位 24 ビットが分岐先アドレスとなります。なお、分岐先アドレスを格納できるのは、H'000000~ H'0000FF の領域であり、この範囲の先頭領域は例外処理ベクタテーブルと共通となっていますので注意してください。

(e) スタック構造

アドバンストモード時のサブルーチン分岐時の PC のスタック構造と、例外処理時の PC と CCR のスタックの構造を図 1.5 に示します。




図 1.5 アドバンストモードのスタック構造

1.3 アドレス空間

H8/300H CPU のメモリマップを図 1.6 に示します。H8/300H CPU は、ノーマルモードのとき最大 64k バイト、またはアドバンストモードのとき最大 16M バイトのアドレス空間をリニアに使用することができます。

アドレス空間は動作モードなどによって異なります。詳細は当該 LSI のハードウェアマニュアルを参照してください。




図 1.6 メモリマップ

1.4 レジスタ構成

1.4.1 概要

H8/300H CPU の内部レジスタ構成を図 1.7 に示します。これらのレジスタは、汎用レジスタとコントロールレジスタの 2 つに分類することができます。

15	0	7 0	7					
ER0	E0	R0H	R0L					
R1	E1	R1H	R1L					
R2	E2	R2H	R2L					
ER3	E3	R3H	R3L					
ER4	E4	R4H	R4L					
ER5	E5	R5H	R5L					
ER6	E6	R6H	R6L					
ER7(SP)	E7	R7H	R7L					
		CCF	7 6 5 4 3 2 1 0 1 U H U N Z V C					
->		001	1 0 1 1 0 1 1 2 1 0 0					
コントロールレジスタ (CR)							
《記号説明》								
SP : スタックポイン								
PC : プログラムカウ								
CCR : コンディション								
:割り込みマスク								
	割り込みマスクビット							
	: ハーフキャリフラグ							
0								
N : ネカティフフラ z : ゼロフラグ	,							
	: セロノラク : オーバフローフラグ							

図 1.7 CPU 内部レジスタ構成

1.4.2 汎用レジスタ

H8/300H CPU は、32 ビット長の汎用レジスタを8本持っています。汎用レジスタは、すべて同じ機能を持っており、アドレスレジスタとしてもデータレジスタとしても使用することができます。 データレジスタとしては32 ビット、16 ビットおよび8 ビットレジスタとして使用できます。

アドレスレジスタおよび32ビットレジスタとしては、一括して汎用レジスタER(ER0~ER7)として使用します。

16 ビットレジスタとしては、汎用レジスタ ER を分割して汎用レジスタ E ($EO\sim E7$)、汎用レジスタ R ($RO\sim R7$) として使用します。これらは同等の機能を持っており、16 ビットレジスタを最大 16 本まで使用することができます。なお、汎用レジスタ E ($EO\sim E7$)を、特に拡張レジスタと呼ぶ場合があります。

8 ビットレジスタとしては、汎用レジスタ R を分割して汎用レジスタ RH(R0H~R7H)、汎用レジスタ RL(R0L~R7L)として使用します。これらは同等の機能を持っており、8 ビットレジスタを最大 16 本まで使用することができます。

汎用レジスタの使用方法を**図 1.8** に示します。各レジスタ独立に使用方法を選択することができます。




図 1.8 汎用レジスタの使用方法

汎用レジスタ ER7 には、汎用レジスタとしての機能に加えて、スタックポインタ (SP) としての機能が割り当てられており、例外処理やサブルーチン分岐などで暗黙的に使用されます。スタックの状態を図 1.9 に示します。




図 1.9 スタックの状態

1.4.3 コントロールレジスタ

コントロールレジスタには、24 ビットのプログラムカウンタ (PC) と8 ビットのコンディションコードレジスタ (CCR) があります。

(1) プログラムカウンタ(PC)

24 ビットのカウンタで、CPU が次に実行する命令のアドレスを示しています。CPU の命令は、すべて 2 バイト (ワード) を単位としているため、最下位ビットは無効です (命令コードのリード時には最下位ビットは 0 とみなされます)。

(2) コンディションコードレジスタ(CCR)

8 ビットのレジスタで、CPU の内部状態を示しています。割り込みマスクビット(I)とハーフキャリ(H)、ネガティブ(N)、ゼロ(Z)、オーバフロー(V)、キャリ(C)の各フラグを含む8ビットで構成されています。

ビット7:割り込みマスクビット(1)

本ビットが1にセットされると、割り込みがマスクされます。ただし、NMIは1ビットに関係なく受け付けられます。例外処理の実行が開始されたときに1にセットされます。

ビット6:ユーザビット/割り込みマスクビット(UI)

ソフトウェア(LDC、STC、ANDC、ORC、XORC命令)でリード/ライトできます。割り込みマスクビットとしても使用可能です。詳細は当該 LSI のハードウェアマニュアルを参照してください。

ビット5: ハーフキャリフラグ(H)

ADD.B、ADDX.B、SUB.B、SUBX.B、CMP.B、NEG.B 命令の実行により、ビット 3 にキャリまたはボローが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。また、ADD.W、SUB.W、CMP.W、NEG.W 命令の実行により、ビット 11 にキャリまたはボローが生じたとき、ADD.L、SUB.L、CMP.L、NEG.L 命令の実行により、ビット 27 にキャリまたはボローが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。

ビット4:ユーザビット(U)

ソフトウェア (LDC、STC、ANDC、ORC、XORC 命令) でリード/ライトできます。

ビット3:ネガティブフラグ(N)

データの最上位ビットを符号ビットとみなし、最上位ビットの値を格納します。

ビット2:ゼロフラグ(Z)

データがゼロのとき1にセットされ、ゼロ以外のとき0にクリアされます。

ビット1:オーバフローフラグ(V)

算術演算命令の実行により、オーバフローが生じたとき1にセットされます。それ以外のとき0 にクリアされます。

ビット0: キャリフラグ(C)

演算の実行により、キャリが生じたとき1にセットされ、生じなかったとき0にクリアされます。 キャリには次の種類があります。

- (a) 加算結果のキャリ
- (b) 減算結果のボロー
- (c) シフト/ローテートのキャリ

また、キャリフラグには、ビットアキュムレータ機能があり、ビット操作命令で使用されます。

なお、命令によってはフラグが変化しない場合があります。 各命令ごとのフラグの変化については、2.2.1 以降の各命令の説明を参照してください。

CCR は、LDC、STC、ANDC、ORC、XORC 命令で操作することができます。また、N、Z、V、Cの各フラグは、条件分岐命令(Bcc)で使用されます。

1.4.4 CPU 内部レジスタの初期値

リセット例外処理によって、CPU内部レジスタのうち、PC はベクタからロードすることにより初期化され、CCRのIビットは1にセットされますが、汎用レジスタと CCRの他のビットは初期化されません。SP(ER7)の初期値も不定です。したがって、リセット直後に、MOV.L命令を使用してSPを初期化してください。

1.5 データ構成

H8/300H CPU は、1 ビット、4 ビット BCD、8 ビット (バイト)、16 ビット (ワード)、および 32 ビット (ロングワード)のデータを扱うことができます。

1 ビットデータはビット操作命令で扱われ、オペランドデータ(バイト)の第 n ビット (n=0、1、2、…、7) という形式でアクセスされます。

なお、DAA および DAS の 10 進補正命令では、バイトデータは 2 桁の 4 ビット BCD データとなります。

1.5.1 汎用レジスタのデータ構成

汎用レジスタのデータ構成を図1.10に示します。




図 1.10 汎用レジスタのデータ構成

1.5.2 メモリ上でのデータ構成

メモリ上でのデータ構成を図 1.11 に示します。

H8/300H CPU は、メモリ上のワードデータ/ロングワードデータをアクセスすることができます。これらは、偶数番地から始まるデータに限定されます。奇数番地から始まるワードデータ/ロングワードデータをアクセスした場合、アドレスの最下位ビットは0とみなされ、1番地前から始まるデータをアクセスします。この場合、アドレスエラーは発生しません。命令コードについても同様です。




図 1.11 メモリ上でのデータ構成

なお、SP(ER7)をアドレスレジスタとしてスタックをアクセスするときは、必ずワードサイズ またはロングワードサイズでアクセスしてください。

1.6 命令セット

1.6.1 概要

H8/300H CPU の命令は合計 62 種類あり、各命令のもつ機能によって表 1.1 に示すように分類されます。各命令についての詳細は「2.2 各命令の説明」を参照してください。

表 1.1 命令の分類

	式 1.1 Ph 1000000	
機能	命令	種類
データ転送命令	MOV、PUSH*1、POP*1、MOVTPE、MOVFPE	3
算術演算命令	ADD, SUB, ADDX, SUBX, INC, DEC, ADDS, SUBS, DAA, DAS, MULXU, MULXS, DIVXU, DIVXS, CMP, NEG, EXTS, EXTU	18
論理演算命令	AND, OR, XOR, NOT	4
シフト命令	SHAL, SHAR, SHLL, SHLR, ROTL, ROTR, ROTXL, ROTXR	8
ビット操作命令	BSET, BCLR, BNOT, BTST, BAND, BIAND, BOR, BIOR, BXOR, BIXOR, BLD, BILD, BST, BIST	14
分岐命令	Bcc*2, JMP, BSR, JSR, RTS	5
システム制御命令	TRAPA, RTE, SLEEP, LDC, STC, ANDC, ORC, XORC, NOP	9
ブロック転送命令	EEPMOV	1

合計 62 種類

【注】 : H8/300H CPU で追加された命令

- *1 POP.W Rn、PUSH.W Rn は、それぞれ MOV.W @SP+,Rn、 MOV.W Rn,@-SP と同一です。 また、POP.L ERn、 PUSH.L ERn は、それぞれ MOV.L @SP+,Rn、 MOV.L Rn,@-SP と同一です。
- *2 Bcc は条件分岐命令の総称です。

1.6.2 命令とアドレッシングモードの組合せ

H8/300H CPU で使用できる命令とアドレッシングモードの組合せを表 1.2 に示します。

機						ア	ドレッシング T	E-ド						
能	命令	# xx	Rn	@ERn	@(d:16,ERn)	@(d:24,ERn)	@-ERn/@ERn+	@aa:8	@aa:16	@aa:24	@(d:8,PC)	@(d:16,PC)	@@aa:8	-
デ	MOV	BWL	BWL	BWL	BWL	BWL	BWL	В	BWL	BWL	-	-	-	-
1	POP、PUSH	-	-	-	-	-	-	-	-	-	-	-	-	WL
夕転送命令	MOVEPE、	-	-	-	-	-	-	-	В	-	-	-	-	-
令	MOVTPE													
	ADD, CMP	BWL	BWL	-	-	-	-	-	-	-	-	-	-	-
	SUB	WL	BWL	-	-	-	-	-	-	-	-	-	-	-
算	ADDX、SUBX	В	В	-	-	-	-	-	-	-	-	-	-	-
術	ADDS, SUBS	-	L*1	-	-	-	-	-	-	-	-	-	-	-
演	INC, DEC	-	BWL	-	-	-	-	-	-	-	-	-	-	-
算	DAA、DAS	-	В	-	-	-	-	-	-	-	-	-	-	-
命令	MULXU、	-	BW	-	-	-	-	-	-	-	-	-	-	-
`	DIVXU							-						
	MULXS、	-	BW	-	-	-	-	-	-	-	-	-	-	-
	DIVXS													
	NEG	-	BWL	-	-	-	-	-	-	-	-	-	-	-
	EXTU, EXTS	-	WL	-	-	-	-	-	-	-	-	-	-	-
論理演算命令	AND、OR、 XOR	BWL	BWL	-	-	-	-	-	-	-	-	-	-	-
命命	NOT	-	BWL	-	-	-	-	-	-	-	-	-	-	-
	卜命令	-	BWL	-	-	-	-	-	-	-	-	-	-	-
ビッ	ト操作命令	-	В	В	-	-	-	В	-	-	-	-	-	-
分	Bcc, BSR	-	-	-	-	-	-	-	-	-			-	-
岐命	JMP、JSR	-	-		-	-	-	-	-	*2	-	-		-
令	RTS	-	-	-	-	-	-	-	-	-	-	-	-	
	TRAPA	-	-	-	-	-	-	-	-	-	-	-	-	
シ	RTE	-	-	-	-	-	-	-	-	-	-	-	-	
ステ	SLEEP	-	-	-	-	-	-	-	-	-	-	-	-	
レス	LDC	В	В	W	W	W	W	-	W	W	-	-	-	-
制	STC	-	В	W	W	W	W	-	W	W	-	-	-	-
御	ANDC													
命	ORC.	В	-	-	-	-	-	-	-	-	-	-	-	-
\$	XORC													
	NOP	-	-	-	-	-	-	-	-	-	-	-	-	
ブ	ロック転送命令	-	-	-	-	-	-	-	-	-	-	-	-	BW

表 1.2 命令とアドレッシングモードの組合せ

《記号説明》

B:バイト

W:ワード L:ロングワード

■:H8/300H CPUで追加された命令

【注】*1 ADDS、SUBS命令のオペランドサイズは、H8/300H CPUではロングワード、H8/300CPUではワードサイズです。*2 JMP、JSR命令の絶対アドレス(@aa)のビット長は、H8/300H CPUでは24ビット、H8/300HCPUでは16ビットです。

1.6.3 命令の機能別一覧

表 1.3 に命令の機能別一覧を示します。また、以下に表 1.3 で使用される記号の意味を示します。

オペレーションの記号

	汎用レジスタ(デスティネーション側)*
Rs	汎用レジスタ(ソース側)*
Rn	汎用レジスタ*
ERn	汎用レジスタ(32 ビットレジスタ)
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
CCR	コンディションコードレジスタ
N	CCR の N(ネガティブ)フラグ
Z	CCR の Z(ゼロ) フラグ
V	CCR の V(オーバフロー)フラグ
С	CCR の C(キャリ)フラグ
PC	プログラムカウンタ
SP	スタックポインタ
#IMM	イミディエイトデータ
disp	ディスプレースメント
+	加算
_	減算
X	乗算
÷	除算
٨	論理積
V	論理和
\oplus	排他的論理和
\rightarrow	転送
~	反転論理(論理的補数)
:3/:8/:16/:24	3/8/16/24 ビット長

【注】*汎用レジスタは、8 ビット(R0H~R7H、R0L~R7L)、16 ビット(R0~R7、E0~E7)、または 32 ビットレジスタ(ER0~ER7)です。

表 1.3 命令の機能別一覧

分類	命令	サイズ*	機能
データ	MOV	B/W/L	(EAs)→Rd、Rs→(EAd)
転送命令			汎用レジスタと汎用レジスタ、または汎用レジスタとメモリ間でデータ 転送します。また、イミディエイトデータを汎用レジスタに転送します。
	MOVFPE	В	(EAs)→Rd
			外部メモリの内容(@aa:16 で指定)を E クロックに同期したタイミングで汎用レジスタに転送します。
	MOVTPE	В	Rs→(EAs)
			汎用レジスタの内容を E クロックに同期したタイミングで外部メモリ (@aa:16 で指定)に転送します。
	POP	W/L	@SP+→Rn
			スタックから汎用レジスタヘデータを復帰します。
			POP.W Rn は MOV.W @SP+,Rn と、また POP.L ERn は MOV.L @SP+,ERn と同一です。

データ 転送命令 PUSH W/L Rn→@-SP 汎用レジスタの内容をスタックに退避します。 PUSH.W Rn は MOV.W Rn,@-SP と、また PUSH.L E @-SP と同一です。 算術演算 命令 ADD SUB B/W/L Rd±Rs→Rd、Rd±#IMM→Rd 汎用レジスタと汎用レジスタ、または汎用レジスタと ータ間の加減算を行います(バイトサイズでの汎用レエイトデータ間の減算はできません。SUBX 命令また 用してください)。 ADDX SUBX B Rd±Rs±C→Rd、Rd±#IMM±C→Rd 汎用レジスタと汎用レジスタ、または汎用レジスタと ータ間のキャリ付きの加減算を行います。 INC DEC B/W/L Rd±1→Rd、Rd±2→Rd 汎用レジスタに1または2を加減算します(バイトサール・フェースを含むます。	イミディエイトディンスタとイミディには ADD 命令を使
PUSH.W Rn は MOV.W Rn,@-SP と、また PUSH.L E @-SP と同一です。 算術演算 ADD B/W/L Rd±Rs→Rd、Rd±#IMM→Rd 汎用レジスタと汎用レジスタ、または汎用レジスタと ータ間の加減算を行います(バイトサイズでの汎用レエイトデータ間の減算はできません。SUBX 命令また 用してください)。 ADDX B Rd±Rs±C→Rd、Rd±#IMM±C→Rd 汎用レジスタと汎用レジスタと または汎用レジスタと ータ間のキャリ付きの加減算を行います。 INC B/W/L Rd±1→Rd、Rd±2→Rd 汎用レジスタに1または2を加減算します(バイトサ	イミディエイトディンスタとイミディには ADD 命令を使
算術演算 ADD B/W/L Rd±Rs→Rd、Rd±#IMM→Rd 命令 SUB 汎用レジスタと汎用レジスタ、または汎用レジスタと ータ間の加減算を行います(バイトサイズでの汎用レエイトデータ間の減算はできません。SUBX 命令また用してください)。 ADDX B Rd±Rs±C→Rd、Rd±#IMM±C→Rd SUBX 汎用レジスタと汎用レジスタ、または汎用レジスタと ータ間のキャリ付きの加減算を行います。 INC B/W/L Rd±1→Rd、Rd±2→Rd DEC 汎用レジスタに1または2を加減算します(バイトサ	イミディエイトディンスタとイミディには ADD 命令を使
 命令 SUB 汎用レジスタと汎用レジスタ、または汎用レジスタと ータ間の加減算を行います(バイトサイズでの汎用レ エイトデータ間の減算はできません。SUBX 命令また 用してください)。 ADDX B Rd±Rs±C→Rd、Rd±#IMM±C→Rd SUBX 汎用レジスタと汎用レジスタ、または汎用レジスタと ータ間のキャリ付きの加減算を行います。 INC B/W/L Rd±1→Rd、Rd±2→Rd 汎用レジスタに1または2を加減算します(バイトサ 	ジスタとイミディ は ADD 命令を使 イミディエイトデ
ータ間の加減算を行います (バイトサイズでの汎用レエイトデータ間の減算はできません。SUBX 命令また用してください)。 ADDX B Rd±Rs±C→Rd、Rd±#IMM±C→Rd SUBX 汎用レジスタと汎用レジスタ、または汎用レジスタと一夕間のキャリ付きの加減算を行います。 INC B/W/L Rd±1→Rd、Rd±2→Rd DEC 汎用レジスタに1または2を加減算します(バイトサ	ジスタとイミディ は ADD 命令を使 イミディエイトデ
SUBX 汎用レジスタと汎用レジスタ、または汎用レジスタと ータ間のキャリ付きの加減算を行います。 INC B/W/L Rd±1→Rd、Rd±2→Rd DEC 汎用レジスタに1または2を加減算します(バイトサ	
ータ間のキャリ付きの加減算を行います。 INC B/W/L Rd±1→Rd、Rd±2→Rd DEC 汎用レジスタに1または2を加減算します(バイトサービスター・フェンス・フェンス・フェンス・フェンス・フェンス・フェンス・フェンス・フェンス	
DEC 汎用レジスタに1または2を加減算します(バイトサ	トイズでは 1 の加
	トイズでは 1 の加
減算のみ可能です)。	
ADDS L Rd±1→Rd、Rd±2→Rd、Rd±4→Rd	
SUBS 32 ビットレジスタに 1、2、または 4 を加減算します	0
DAA B Rd(10 進補正)→Rd	
DAS 汎用レジスタ上の加減算結果を CCR を参照して 4 ビー に補正します。	ット BCD データ
MULXU B/W Rd×Rs→Rd	
汎用レジスタと汎用レジスタ間の符号なし乗算を行い	
8 ビット×8 ビット→16 ビット、16 ビット×16 ビッ 算が可能です。	ト→32 ビットの乗
MULXS B/W Rd×Rs→Rd	
汎用レジスタと汎用レジスタ間の符号付き乗算を行い	
8 ビット×8 ビット→16 ビット、16 ビット×16 ビッ 算が可能です。	ト→32 ビットの乗
DIVXU B/W Rd÷Rs→Rd	
汎用レジスタと汎用レジスタ間の符号なし除算を行い	います。
16 ビット÷8 ビット→商 8 ビット余り 8 ビット、	
32 ビット÷16 ビット→商 16 ビット余り 16 ビットの	除算が可能です。
DIVXS B/W Rd÷Rs→Rd	
汎用レジスタと汎用レジスタ間の符号付き除算を行い	ぼす。
16 ビット÷8 ビット→商 8 ビット余り 8 ビット、	M タインコル・スナ
32 ビット÷16 ビット→商 16 ビット余り 16 ビットの	味昇かり形です。
│	. , , , , , , , , , , , , , , , , , , ,
ータ間の比較を行い、その結果を CCR に反映します。	
NEG B/W/L 0−Rd→Rd	
汎用レジスタの内容の2の補数(算術的補数)をとり	よす。
EXTU W/L Rd(ゼロ拡張)→Rd	
│ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │ │	

分類	命令	サイズ*	機能
算術演算	EXTS	W/L	Rd(符号拡張)→Rd
命令			16 ビットレジスタの下位 8 ビットをワードサイズに符号拡張します。 または、32 ビットレジスタの下位 16 ビットをロングワードサイズに符 号拡張します。
論理演算	AND	B/W/L	Rd∧Rs→Rd、Rd∧#IMM→Rd
命令			汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論理積をとります。
	OR	B/W/L	Rd∨Rs→Rd、Rd∨#IMM→Rd
			汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデ 一夕間の論理和をとります。
	XOR	B/W/L	Rd⊕Rs→Rd、Rd⊕#IMM→Rd
			汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の排他的論理和をとります。
	NOT	B/W/L	~Rd→Rd
			汎用レジスタの内容の1の補数(論理的補数)をとります。
シフト	SHAL	B/W/L	Rd(シフト処理)→Rd
命令	SHAR		汎用レジスタの内容を算術的にシフトします。
	SHLL	B/W/L	Rd(シフト処理)→Rd
	SHLR		汎用レジスタの内容を論理的にシフトします。
	ROTL	B/W/L	Rd(ローテート処理)→Rd
	ROTR		汎用レジスタの内容をローテートします。
	ROTXL	B/W/L	Rd(ローテート処理)→Rd
	ROTXR		汎用レジスタの内容をキャリフラグを含めてローテートします。
ビット	BSET	В	1→(<ビット番号>of <ead>)</ead>
操作命令			│ 汎用レジスタまたはメモリのオペランドの指定された1ビットを1に │ セットします。ビット番号は、3ビットのイミディエイトデータまたは
			汎用レジスタの内容下位3ビットで指定します。
	BCLR	В	□→(<ビット番号>of <ead>)</ead>
			│ 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを 0 に │ クリアします。ビット番号は、3 ビットのイミディエイトデータまたは
			シリア しょり。 ビッド番号は、3 ビッドのイミティエイドケータ または 汎用レジスタの内容下位 3 ビットで指定します。
	BNOT	В	~(<ビット番号>of <ead>)→(<ビット番号>of<ead>)</ead></ead>
			汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転し
			ます。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジ
			スタの内容下位3ビットで指定します。
	BTST	В	~(<ビット番号>of <ead>)→Z</ead>
			汎用レジスタまたはメモリのオペランドの指定された 1 ビットをテスト
			し、ゼロブラグに反映します。ビット番号は、3 ビットのイミティエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
	BAND	В	C _^ (<ビット番号>of <ead>) →C</ead>
			汎用レジスタまたはメモリのオペランドの指定された 1 ビットとキャリフラグとの論理積をとり、結果をキャリフラグに格納します。
	BIAND	В	C∧[~(<ビット番号>of <ead>)]→C</ead>
			汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転し、キャリフラグとの論理積をとり、結果をキャリフラグに格納します。
			ビット番号は、3 ビットのイミディエイトデータで指定されます。

分類	命令	サイズ*	機能				
ビット	BOR	В	C∨(<ビット番号>of <ead>)→C</ead>				
操作命令			汎用レジスタまたはメモリのオペランドの指定された 1 フラグとの論理和をとり、結果をキャリフラグに格納し				
	BIOR	В	C∨[~(<ビット番号>of <ead>)]→C</ead>				
			汎用レジスタまたはメモリのオペランドの指定された 1 し、キャリフラグとの論理和をとり、結果をキャリフラ				
			ビット番号は、3 ビットのイミディエイトデータで指定されます。				
	BXOR	В	C⊕(<ビット番号>of <ead>)→C</ead>				
			汎用レジスタまたはメモリのオペランドの指定された1ビットとキャフラグとの排他的論理和をとり、結果をキャリフラグに格納します。				
	BIXOR	В	C⊕[~(<ビット番号>of <ead>)]→C</ead>				
			汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転し、キャリフラグとの排他的論理和をとり、結果をキャリフラグに格がします。				
			ビット番号は、3 ビットのイミディエイトデータで指定	211x 9 o			
	BLD	В	(<ビット番号>of <ead>)→C 汎用レジスタレジスタまたはメモリのオペランドの指定された1ビットをキャリフラグに転送します。 ~(<ビット番号>of<ead>)→C 汎用レジスタレジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグに転送します。</ead></ead>				
	BILD	В					
		_	ビット番号は、3 ビットのイミディエイトデータで指定	211x 9 o			
	BST	В	C→(<ビット番号>of <ead>) 汎用レジスタまたはメモリのオペランドの指定された1ビットに リフラグの内容を転送します。</ead>				
	BIST	В	C→~(<ビット番号>of <ead>)</ead>				
			汎用レジスタまたはメモリのオペランドの指定された 1 ビットに、キャリフラグを反転して転送します。				
			ビット番号は、3 ビットのイミディエイトデータで指定されます。				
分岐命令	Bcc	_	指定した条件が成立しているとき、指定されたアドレスへ分岐します。 分岐条件を下表に示します。				
			ニーモニック 説明 分嶋				
			BRA(BT) Always(True) Always	i			
			BRN(BF) Never(False) Never				
			$ \begin{array}{ c c c c c } \hline BHI & HIgh & C \lor Z = \\ \hline BLS & Low or Same & C \lor Z = \\ \hline \end{array} $				
			BLS Low or Same $C \lor Z =$ BCC(BHS) Carry Clear(High or Same) $C = 0$	1			
			BCS(BLO) Carry Set(LOw) C = 1				
			BNE Not Equal Z = 0				
			BEQ EQual Z = 1				
			BVC oVerflow Clear V = 0				
			BVS oVerflow Set V = 1				
			BPL PLus N = 0 BMI MInus N = 1				
			BGE Greater or Equal $N \oplus V = 1$	0			
			BLT Less Than N⊕V =				
				⊕V) = 0			
			BLE Less or Equal Z_{\vee} (N	⊕V) = 1			
	JMP	_	│ │ 指定されたアドレスへ無条件に分岐します。				
	BSR	_	指定されたアドレスへサブルーチン分岐します。				
L	DOIN	I	1日心に「いにノーレハ・ノノル・ノノガベンのす。				

分類	命令	サイズ*	機能
分岐命令	JSR	_	指定されたアドレスヘサブルーチン分岐します。
	RTS	_	サブルーチンから復帰します。
システム	TRAPA	_	命令トラップ例外処理を行います。
制御命令	RTE	 	例外処理ルーチンから復帰します。
	SLEEP	_	低消費電力状態に遷移します。
	LDC	B/W	(EAs) →CCR
			汎用レジスタまたはメモリの内容を CCR に転送します。また、イミディエイトデータを CCR に転送します。 CCR は 8 ビットですが、メモリと CCR 間の転送はワードサイズで行われ、上位 8 ビットが有効になります。
	STC	B/W	CCR→ (EAd)
			CCR の内容を汎用レジスタまたはメモリに転送します。CCR は 8 ビットですが、CCR とメモリ間の転送はワードサイズで行われ、上位 8 ビットが有効になります。
	ANDC	В	CCR∧#IMM→CCR
			CCR とイミディエイトデータの論理積をとります。
	ORC	В	CCR√#IMM→CCR
			CCR とイミディエイトデータの論理和をとります。
	XORC	В	CCR⊕#IMM→CCR
			CCR とイミディエイトデータの排他的論理和をとります。
	NOP	 —	PC+2→PC
			PC のインクリメントだけを行います。
ブロック	EEPMOV.B	—	if R4L≠0 then
転送命令			Repeat@ER5+→@ER6+
			R4L-1→R4L
			Until R4L=0
			else next;
	EEPMOV.W	_	if R4≠0 then
			Repeat@ER5+→@ER6+
			R4-1→R4
			Until R4=0
			else next;
			ブロック転送命令です。ER5 で示されるアドレスから始まり、R4L または R4 で指定されるバイト数のデータを、ER6 で示されるアドレスのロケーションへ転送します。転送終了後、次の命令を実行します。

【注】*サイズはオペランドサイズを示します。

B:バイト

W:ワード

L:ロングワード

1.6.4 命令の基本フォーマット

H8/300H CPU の命令は、2 バイト(ワード)を単位にしています。各命令はオペレーションフィールド(op)、レジスタフィールド(r)、EA 拡張部(EA)、およびコンディションフィールド(cc)から構成されています。

(1) オペレーションフィールド

命令の機能を表し、アドレッシングモードの指定、オペランドの処理内容を指定します。命令の 先頭 4 ビットを必ず含みます。2 つのオペレーションフィールドを持つ場合もあります。

(2) レジスタフィールド

汎用レジスタを指定します。アドレスレジスタのとき3ビット、データレジスタのとき3ビットまたは4ビットです。2つのレジスタフィールドを持つ場合、またはレジスタフィールドを持たない場合もあります。

(3) EA 拡張部

イミディエイトデータ、絶対アドレスまたはディスプレースメントを指定します。8 ビット、16 ビット、または32 ビットです。24 ビットアドレスおよびディスプレースメントは、上位8 ビットをすべて0 (H'00) とした32 ビットデータとして扱われます。

(4) コンディションフィールド

Bcc 命令の分岐条件を指定します。

図 1.12 に命令フォーマットの例を示します。




図 1.12 命令フォーマットの例

1.7 アドレッシングモードと実効アドレスの計算方法

1.7.1 アドレッシングモード

H8/300H CPU は表 1.4 に示すように、8 種類のアドレッシングモードをサポートしています。命令ごとに、使用できるアドレッシングモードは異なります。

演算命令では、レジスタ直接、およびイミディエイトが使用できます。

転送命令では、プログラムカウンタ相対とメモリ間接を除くすべてのアドレッシングモードが使用できます。

また、ビット操作命令では、オペランドの指定にレジスタ直接、レジスタ間接、および絶対アドレス(@aa:8)が使用できます。さらに、オペランド中のビット番号を指定するためにレジスタ直接(BSET、BCLR、BNOT、BTSTの各命令)、およびイミディエイト(3ビット)が独立して使用できます。

No.	アドレッシングモード	記号
1	レジスタ直接	Rn
2	レジスタ間接	@ERn
3	ディスプレースメント付きレジスタ間接	@(d:16,ERn)/@(d:24,ERn)
4	ポストインクリメントレジスタ間接	@ERn+
	プリデクリメントレジスタ間接	@-ERn
5	絶対アドレス	@aa:8/@aa:16/@aa:24
6	イミディエイト	#xx:8/#xx:16/#xx:32
7	プログラムカウンタ相対	@(d:8,PC)/@(d:16,PC)
8	メモリ間接	@@aa:8

表 1.4 アドレッシングモード一覧表

(1) レジスタ直接 Rn

命令コードのレジスタフィールドで指定されるレジスタ (8 ビット、16 ビットまたは 32 ビット) がオペランドとなります。

8ビットレジスタとしてはROH~R7H、ROL~R7Lを指定可能です。

16 ビットレジスタとしては RO~R7、EO~E7 を指定可能です。

32 ビットレジスタとしては ER0~ER7 を指定可能です。

(2) レジスタ間接 @ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。

(3) ディスプレースメント付きレジスタ間接 @ (d:16,ERn) /@ (d:24,ERn)

命令コードのレジスタフィールドで指定されるアドレスレジスタ(ERn)の内容に命令コード中に含まれる 16 ビットディスプレースメントまたは 24 ビットディスプレースメントを加算した内容の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。加算に際して、ディスプレースメントは符号拡張されます。

(4) ポストインクリメントレジスタ間接 @ERn+/プリデクリメントレジスタ間接@-ERn

(a) ポストインクリメントレジスタ間接 @ERn+

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。その後、アドレスレジスタの内容 (32 ビット) に 1、2 または 4 が加算され、加算結果がアドレスレジスタに格納されます。バイトサイズでは 1、ワードサイズでは 2、ロングワードサイズでは 4 がそれぞれ加算されます。ワードサイズまたはロングワードサイズのとき、アドレスレジスタの内容が偶数となるようにしてください。

(b) プリデクリメントレジスタ間接 @-ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容から 1、2 または 4 を減算した内容の下位 24 ビットをアドレスとしてメモリ上のオペランドを指定します。その後、減算結果がアドレスレジスタに格納されます。バイトサイズでは 1、ワードサイズでは 2、ロングワードサイズでは 4 がそれぞれ減算されます。ワードサイズまたはロングワードサイズのとき、アドレスレジスタの内容が偶数になるようにしてください。

(5) 絶対アドレス @aa:8/@aa:16/@aa:24

命令コード中に含まれる絶対アドレスで、メモリ上のオペランドを指定します。 絶対アドレスは8ビット(@aa:8)、16ビット(@aa:16)、または24ビット(@aa:24)です。 8ビット絶対アドレスの場合、上位16ビットはすべて1(HFFFF)となります。16ビット絶対ア ドレスの場合、上位8ビットは符号拡張されます。24ビット絶対アドレスの場合、全アドレス空間をアクセスできます。

絶対アドレスのアクセス範囲を表 1.5 に示します。

	表 1.5 絶対アトレスの	アクセス軋囲
	ノーマルモード	アドバンストモード(16M バイトモードの場合)
8 ビット (@aa:8)	H'FF00~H'FFFF (65,280~65,535)	H'FFFF00~H'FFFFFF (16,776,960~16,777,215)
16ビット (@aa:16)	H'0000~H'FFFF (0~65,535)	H'000000~H'007FFF,H'FF8000~H'FFFFFF (0~32,767、16,744,448~16,777,215)
24 ビット(@aa:24)	H'0000~H'FFFF (0~65,535)	H'000000~H'FFFFFF (0~16,777,215)

表 1.5 絶対アドレスのアクセス範囲

アクセス範囲の詳細については当該 LSI のハードウェアマニュアルを参照してください。

(6) イミディエト #xx:8/#xx:16/#xx:32

命令コード中に含まれる 8 ビット(#xx:8)、16 ビット(#xx:16)、または 32 ビット(#xx:32)の データを直接オペランドとして使用します。

なお、ADDS、SUBS、INC、DEC 命令では、イミディエイトデータが命令コード中に暗黙的に含まれます。ビット操作命令では、ビット番号を指定するための3ビットのイミディエイトデータが、命令コード中に含まれる場合があります。また、TRAPA命令ではベクタアドレスを指定するための2ビットのイミディエイトデータが、命令コードの中に含まれます。

(7) プログラムカウンタ相対 @(d:8,PC)/@(d:16,PC)

Bcc、BSR 命令で使用されます。PC の内容で指定される 24 ビットのアドレスに、命令コード中に含まれる 8 ビット、または 16 ビットディスプレースメントを加算して 24 ビットの分岐アドレスを生成します。加算に際して、ディスプレースメントは 24 ビットに符号拡張されます。また加算される PC の内容は次の命令の先頭アドレスとなっていますので、分岐可能範囲は分岐命令に対して-126~+128 バイト(-63~+64 ワード)または-32766~+32768 バイト(-16383~+16384 ワード)です。このとき、加算結果が偶数となるようにしてください。

(8) メモリ間接 @@aa:8

JMP、JSR 命令で使用されます。命令コード中に含まれる 8 ビット絶対アドレスでメモリ上のオペランドを指定し、この内容を分岐アドレスとして分岐します。

8 ビット絶対アドレスの上位のビットはすべて 0 となりますので、分岐アドレスを格納できるのは $0\sim255$ (ノーマルモードのとき $H'0000\sim H'00FF$ 、アドバンストモードのとき $H'000000\sim H'000FF$)番地です。

ノーマルモードの場合は、メモリ上のオペランドはワードサイズで指定し、16 ビットの分岐アドレスを生成します。

また、アドバンストモードの場合は、メモリ上のオペランドはロングワードサイズで指定します。 このうち先頭の1バイトは無視され、24ビットの分岐アドレスを生成します。

ただし、分岐アドレスを格納可能なアドレスの先頭領域は、例外処理ベクタ領域と共通になっていますから注意してください。詳細は当該 LSI のハードウェアマニュアルを参照してください。




図 1.13 メモリ間接による分岐アドレスの指定

ワードサイズ、ロングワードサイズでメモリを指定する場合、および分岐アドレスを指定する場合に奇数アドレスを指定すると、最下位ビットは0とみなされ、1番地前から始まるデータまたは命令コードをアクセスします(「1.5.2 メモリ上でのデータ構成」を参照してください)。

1.7.2 実効アドレスの計算方法

各アドレッシングモードにおける実効アドレス(EA:Effective Address)の計算法を表 1.6 に示します。ノーマルモードの場合、実効アドレスの上位 8 ビットは無視され、16 ビットのアドレスとなります。





表1.6 実効アドレスの計算方法


No アドレッシングモード・命令フォーマット 実効アドレス制算方法 ⑥ @ aa: 8 ② abs ⑤ aa: 24 ○ p ⑥ aa: 24 ○ p ⑥ abs ○ p ⑥ abs ○ p ⑥ abs ○ p ○ p abs ⑥ abs ○ p ○ p IMM	実効アドレス(EA) 23 87 0 HFFFF	23 16 15 0 (符号拡張) (オペランドはイミディエイトデータです。
4 6 6 6 7 6 7 7 7 7 7 7 7 7 7 7 7 7 7 7	実効アドレス計算方法		
	# @ <u></u>	op abs	イミディエイト#xx:8/#xx:16/#xx:32 op IMM



2. 各命令の説明


2.1 表と記号の説明

「2.2 各命令の説明」の表の見方について説明します。なお、同一の命令についての説明でも、複数ページにわたっているものがありますから注意してください。



- (1) ニーモニック(フルネーム) 命令のニーモニックとフルネームを示します。
- (2)分類 命令の機能を示します。
- (3) オペレーション 命令の操作を簡潔に示します。 (2.1.2を参照)
- (4) アセンブラフォーマット 命令のアセンブラフォーマットを示します。(2.1.1を参照)
- (5)オペランドサイズ 使用できるオペランドのサイズを示します。
- (6) コンディションコード 命令実行後のコンディションコードレジスタ (CCR)の 各ピットの変化を示します。(2.1.3を参照)
- (7)説明 命令の動作について詳細に説明します。
- (8)使用可能なレジスタ 命令コードのレジスタフィールドで指定できるレジスタを 示します。
- (9) オペランド形式と実行ステート数 命令のアドレッシングモード、インストラクション フォーマット、ならびに実行ステート数を示します。
- (10)注意事項 命令を実行するうえでの注意事項などを示します。

2.1.1 アセンブラフォーマット



オペランドサイズは、バイト (B) 、ワード (W) 、ロングワード (L) があります。命令によって、使用できるオペランドサイズは異なります。

<EA>は、複数のアドレッシングモードが使用できることを示します。H8/300H CPU がサポートするアドレッシングモードは、次の8種類です。実効アドレスの計算方法については「1.7 アドレッシングモードと実効アドレスの計算方法」を参照してください。

記号	アドレッシングモード				
Rn	レジスタ直接				
@ERn	レジスタ間接				
@(d:16,ERn)/@(d:24,ERn)	ディスプレースメント(16/24 ビット)付レジスタ間接				
@ERn+/@-ERn	ポストインクリメントレジスタ間接/プリデクリメントレジスタ間接				
@aa:8/@aa:16/@aa:24	絶対アドレス(8/16/24 ビット)				
#xx:8/#xx:16/#xx:32	イミディエイト(8/16/32 ビット)				
@(d:8,PC)/@(d:16, PC)	プログラムカウンタ相対(8/16 ビット)				
@@aa:8	メモリ間接				

なお、:8/:16/:24/:32 は省略することができます。特に絶対アドレス、およびディスプレースメントについては:8/:16/:24 を省略すると、値の範囲に応じてアセンブラが最適化を行います。 詳細は「H8/300 シリーズクロスアセンブラユーザーズマニュアル」を参照してください。

2.1.2 オペレーション

オペレーションの欄で使用されている記号と動作記号を以下に示します。

Rd	デスティネーション側の汎用レジスタ
Rs	ソース側の汎用レジスタ
Rn	汎用レジスタ
ERd	デスティネーション側の汎用レジスタ(アドレスレジスタまたは 32 ビットレジスタ)
ERs	ソース側の汎用レジスタ(アドレスレジスタまたは 32 ビットレジスタ)
ERn	汎用レジスタ(32 ビットレジスタ)
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
PC	プログラムカウンタ
SP	スタックポインタ
CCR	コンディションコードレジスタ
N	CCR の N(ネガティブ)フラグ
Z	CCR の Z(ゼロ)フラグ
V	CCRのV(オーバフロー)フラグ
С	CCR の C(キャリ)フラグ
disp	ディスプレースメント
\rightarrow	左辺のオペランドから右辺のオペランドへの転送、
	または左辺の状態から右辺の状態への遷移
+	両辺のオペランドを加算
_	左辺のオペランドから右辺のオペランドを減算
×	両辺のオペランドを乗算
÷	左辺のオペランドから右辺のオペランドで除算
^	両辺のオペランドの論理積
V	両辺のオペランドの論理和
\oplus	両辺のオペランドの排他的論理和
~	反転論理(論理的補数)
()<>	オペランドの内容

【注】 *汎用レジスタは、8 ビット(R0H~R7H、R0L~R7L)、16 ビット(R0~R7、E0~E7)または32 ビット(ER0~ER7)です。

2.1.3 コンディションコード

コンディションコードの欄で使用されている記号を以下に示します。

記号	内容
\$	実行結果にしたがって変化することを表します。
*	不確定であることを表します(値を保証しません)。
0	常に0にクリアされることを表します。
1	常に1にセットされることを表します。
_	実行結果に影響を受けないことを表します。
\triangle	条件によって異なります。注意事項を参照してください。

コンディションコードの変化の詳細については「2.7 コンディションコードの変化」を参照してください。

2.1.4 インストラクションフォーマット

インストラクションフォーマットの欄で使用されている記号を以下に示します。

記号	内容
IMM	イミディエイトデータ(2、3、8、16、32 ビット)
abs	絶対アドレス(8、16、24 ビット)
disp	ディスプレースメント(8、16、24 ビット)
rs, rd, rn	レジスタフィールド(4 ビット)
	rs、rd、rn はそれぞれオペランドの形式の Rs、Rd、Rn に対応
ers, erd, ern	レジスタフィールド(3 ビット)
	ers、erd、ern はオペランドの形式の ERs、ERd、ERn に対応

2.1.5 レジスタの指定方法

(1) アドレスレジスタの指定

汎用レジスタをアドレスレジスタとして使用するとき (@ERn、@(d:16,ERn)、@(d:24,ERn)、@ERn+、@-ERn) は 32 ビットのレジスタフィールド (ers、erd) で指定されます。

(2) データレジスタの指定

汎用レジスタは、データレジスタとして使用するとき、32 ビット、16 ビットまたは8 ビットレジスタです。

32 ビットレジスタとして使用するとき、3 ビットのレジスタフィールド (ers、erd、ern) で指定されます。

16 ビットレジスタとして使用するとき、4 ビットのレジスタフィールド (rs、rd、rm) で指定されます。このときレジスタフィールドの下位 3 ビットがレジスタ番号を示し、上位 1 ビットが 1 のとき汎用レジスタ En が指定され、0 のとき汎用レジスタ Rn が指定されます。


また、8 ビットレジスタとして使用するとき、4 ビットのレジスタフィールド (rs、rd、m) で指定されます。また、このときレジスタフィールドの下位 3 ビットがレジスタ番号を示し、上位 1 ビットが 1 のとき汎用レジスタ RnL が指定され、0 のとき汎用レジスタ RnH が指定されます。この対応を以下に示します。

	アドレスレジスタ 32 ビットレジスタ		・レジスタ	8 ビットレジスタ		
レジスタ	汎用レジスタ	レジスタ	汎用レジスタ	レジスタ	汎用レジスタ	
フィールド	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	フィールド	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	フィールド	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	
000	ER0	0000	R0	0000	R0H	
001	ER1	0001	R1	0001	R1H	
	:	:	:	:		
•	•	•	•	•	•	
111	ER7	0111	R7	0111	R7H	
		1000	E0	1000	R0L	
			E1	1001	R1L	
			:	:		
		•	•	•	•	
		1111	E7	1111	R7L	


2.1.6 ビット操作命令におけるビットデータのアクセス方法

ビットデータは、レジスタまたはメモリ上のオペランドデータ(バイト)の第nビット(n=0、1、2、3、…7)という形でアクセスされます。このとき、ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容(下位3ビットのみ有効)によって指定されます。

(例1) R2Hのビット3を1にセットする場合



(例2) H'FFFF02 番地のビット 5 をビットアキュムレータに転送する場合



なお、ビット操作命令のオペランドサイズおよびアドレス形式はレジスタまたはメモリ上のオペランドデータについて示しています。

2.2 各命令の説明

2.2.1 以降に各命令について説明します。

2.2.1(1) ADD(B)

ADD (ADD binary)		2進加算
オペレーション Rd + (EAs) Rd	コンディションコ UI H - - ‡	ード U N Z V C - ‡ ‡ ‡
アセンブラフォーマット ADD.B <eas>, Rd</eas>	ットされ、そっています。 い: 実行結果が負 それ以外のと Z: 実行結果が0	ャリが発生したとき1にセれ以外のときは0にクリアのとき1にセットされ、いきは0にクリアされます。(ゼロ)のとき1にセット、外のときは0にクリアさ
オペランドサイズ バイト	トされ、それ されます。 C: ビット7にキ	・が発生したとき1にセッ 以外のときは0にクリア ・ャリが発生したとき1にセ ・れ以外のときは0にクリア

説明

8ビットレジスタRdの内容(デスティネーションオペランド)とソースオペランドを加算し、 結果を8ビットレジスタRdに格納します。

使用可能な汎用レジスタ

Rd: $ROL \sim R7L$, $ROH \sim R7H$ Rs: $ROL \sim R7L$, $ROH \sim R7H$

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	イン		インストラクションフォーマット				っ 塞行 ト
モード	ニック	形式	第1 <i>J</i>	バイト	第2/	バイト	第3バイト	第4バイト	数
イミディエイト	ADD.B	#xx:8,Rd	8	rd	IM	IM			2
レジスタ直接	ADD.B	Rs,Rd	0	8	rs	rd			2

注意事項

2.2.1(2) ADD(W)

ADD (ADD binary)		2進加算
オペレーション Rd + (EAs) Rd	コンディションコ I UI H 	- F U N Z V C -
アセンブラフォーマット ADD.W <eas>, Rd</eas>	ットされ、そのでは、そのでは、そのでは、そのでは、そのでは、 まります。N: 実行結果が負金をおいります。Z: 実行結果がります。	キャリが発生したとき1にセ それ以外のときは0にクリア 他のとき1にセットされ、 さきは0にクリアされます。 (ゼロ)のとき1にセット 人外のときは0にクリアさ
オペランドサイズ ワード	V: オーバフロー トされ、それ されます。 C: ビット15に	- が発生したとき1にセッ 1以外のときは0にクリア キャリが発生したとき1にセ それ以外のときは0にクリア
+¥ pП	·	

説明

16ビットレジスタRdの内容 (デスティネーションオペランド) とソースオペランドを加算し、結果を16ビットレジスタRdに格納します。

使用可能な汎用レジスタ Rd:R0~R7、E0~E7 Rs:R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ			イン	ンストラクションフォーマット				っ塞行し
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数
イミディエイト	ADD.W	#xx:16,Rd	7	9	1	rd	IN	1M	4
レジスタ直接	ADD.W	Rs,Rd	0	9	rs	rd			2

注意事項

2.2.1(3) ADD(L)

ADD (ADD binary)	2進加算
オペレーション ERd + (EAs) ERd	コンディションコード
アセンブラフォーマット ADD.L 〈EAs〉, ERd	されます。 N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされます。
オペランドサイズ ロングワード	V: オーバフローが発生したとき1にセットされ、それ以外のときは0にクリアされます。 C: ビット31にキャリが発生したとき1にセットされ、それ以外のときは0にクリアされます。
説明	1

32ビットレジスタERdの内容(デスティネーションオペランド)とソースオペランドを加算し、 結果を32ビットレジスタERdに格納します。

使用可能な汎用レジスタ

ERd: ER0~ER7 ERs: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット						
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト	数
イミディエイト	ADD.L	#xx:32,Rd	7 A	1 0 erd	IMM				6
レジスタ直接	ADD.L	ERs,ERd	0 A	1 ers 0 erd					2

注意事項

2.2.2 ADDS

ADDS (ADD with Sign extention)

アドレスデータ2進加算

オペレーション

Rd+1 ERd

Rd+2 ERd Rd+4 ERd

アセンブラフォーマット

ADD.S #1, ERd ADD.S #2, ERd ADD.S #4, ERd

オペランドサイズ

ロングワード

コンディションコード

I UI H U N Z V C

 H:
 実行前の値が保持されます。

 N:
 実行前の値が保持されます。

Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。

C: 実行前の値が保持されます。

説明

32ビットレジスタERdの内容(デスティネーションオペランド)に1、2または4を加算します。ADD命令とは異なり、コンディションコードは実行前の値を保持します。

使用可能な汎用レジスタ

ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット						
モード	ニック	形式	第1バイト		第2バイト		第3バイト	第4バイト	数し	
レジスタ直接	ADDS	#1,ERd	0	В	0	0 erd			2	
レジスタ直接	ADDS	#2,ERd	0	В	8	0 erd			2	
レジスタ直接	ADDS	#4,ERd	0	В	9	0 erd			2	

2.2.3 ADDX

ADDX (ADD with eXtend carry)	キャリ付加算
オペレーション Rd + (EAs) + C Rd	コンディションコード I UI H U N Z V C
アセンブラフォーマット ADDX <eas>,Rd</eas>	H: ビット3にキャリが発生したとき1にセットされ、それ以外のときは0にクリアされます。 N: 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき実行前の値が保持され、それ以外のときは0にクリアされます。
オペランドサイズ バイト	V: オーバフローが発生したとき1にセットされ、それ以外のときは0にクリアされます。 C: ビット7にキャリが発生したとき1にセットされ、それ以外のときは0にクリアされます。
	1

説明

8ビットレジスタRdの内容(デスティネーションオペランド)とソースオペランドとキャリフラグの値を加算し、結果を8ビットレジスタRdに格納します。

使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H Rs: R0L~R7L, R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数
イミディエイト	ADDX	#xx:8,Rd	9	rd	IMM				2
レジスタ直接	ADDX	Rs,Rd	0	E	rs	rd			2

2.2.4(1) AND(B)

AND (AND logical)	論理積
オペレーション Rd^ (EAs) Rd	コンディションコード
アセンブラフォーマット AND.B <eas>, Rd</eas>	N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリア されます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。
オペランドサイズ バイト	

説明

8ビットレジスタRdの内容(デスティネーションオペランド)とソースオペランドの論理積をとり、結果を8ビットレジスタRdに格納します。

使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H Rs: R0L~R7L, R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数
イミディエイト	AND.B	#xx:8,Rd	Е	rd	IMM				2
レジスタ直接	AND.B	Rs,Rd	1	6	rs	rd			2

2.2.4(2) AND(W)

AND (AND logical)		論理積
オペレーション Rd∧ (EAs) Rd	コンディションコ I UI H ー ー ー	U N Z V C
アセンブラフォーマット AND.W <eas>, Rd</eas>	N: 実行結果が負 それ以外のと Z: 実行結果が0	他のとき1にセットされ、 さきは0にクリアされます。 (ゼロ)のとき1にセット 以外のときは0にクリア アされます。
オペランドサイズ ワード		

16ビットレジスタRdの内容(デスティネーションオペランド)とソースオペランドの論理積をとり、結果を16ビットレジスタRdに格納します。

使用可能な汎用レジスタ Rd: R0~R7、E0~E7 Rs: R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ			実行し					
モード	ニック	形式	第1/	バイト	第2バイト		第3バイト	第4バイト	数
イミディエイト	AND.W	#xx:16,Rd	7	9	6	rd	IIV	4	
レジスタ直接	AND.W	Rs,Rd	6	6	rs	rd			2

2.2.4(3) AND(L)

AND (AND logical)	論理積
オペレーション ERd∧ (EAs) ERd	コンディションコード
アセンブラフォーマット AND.L <eas>, ERd</eas>	N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。
オペランドサイズ ロングワード	

説明

32ビットレジスタERdの内容(デスティネーションオペランド)とソースオペランドの論理積をとり、結果を32ビットレジスタERdに格納します。

使用可能な汎用レジスタ

ERd: ER0~ER7 ERs: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット								実行し		
モード	ニック	形式	第1バ	イト	第2バ	ÎΊ	+	第3/	バイト	- [第4バイト	第5バイト	第6バイト	数し
イミディエイト	AND.L	#xx:32,ERd	7	Α	6	0	erd	IMM				6		
レジスタ直接	AND.L	ERs,ERd	0	1	F	(0	6	6	C	ers 0 er	d		4

2.2.5 ANDC

ANDC (AND Control register)	CCRとの論理積
オペレーション CCR∧#IMM CCR	コンディションコード I UI H U N Z V C
アセンブラフォーマット ANDC #xx:8, CCR	ます。 UI: 実行結果の対応するビットの値が格納されます。 H: 実行結果の対応するビットの値が格納されます。 UI: 実行結果の対応するビットの値が格納されます。 U: 実行結果の対応するビットの値が格納されます。
オペランドサイズ バイト	N: 実行結果の対応するビットの値が格納されます。 Z: 実行結果の対応するビットの値が格納されます。 V: 実行結果の対応するビットの値が格納されます。 C: 実行結果の対応するビットの値が格納されます。

説明

CCRの内容とイミディエイトデータの論理積をとり、結果をCCRに格納します。 なお、本命令の実行終了時点では、NMIを含めてすべての割り込みは受け付けられません。

オペランド形式と実行ステート数

アドレッシング	ニーモ			インストラクションフォーマット								
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数					
イミディエイト	ANDC	#xx:8,CCR	0 6	IMM			2					

2.2.6 BAND

BAND (Bit AND)

ビット論理積

オペレーション

C∧(〈ビット番号〉of〈EAd〉) C

アセンブラフォーマット BAND #xx:3, <EAd> コンディションコード

| U| H U N Z V C


H:実行前の値が保持されます。N:実行前の値が保持されます。Z:実行前の値が保持されます。V:実行結果が保持されます。

オペランドサイズ バイト

説明

デスティネーションオペランドの指定された1ビットとキャリフラグとの論理積をとり、結果を キャリフラグに格納します。

ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット								
モード*	ニック	形式	第1/	バイト	第2バイト	第3/	バイト	第4バイ	イト	数		
レジスタ直接	BAND	#xx:3,Rd	7	6	0 IMM rd					2		
レジスタ間接	BAND	#xx:3,@ERd	7	С	0 erd 0	7	6	0 IMM	0	6		
絶対アドレス	BAND	#xx:3,@aa:8	7	E	abs	7	6	0 IMM	0	6		

【注】* アドレッシングモードはデスティネーションオペランドの指定 < EAd > です。

注意事項

2.2.7 Bcc

条件付分岐 Bcc (Branch conditionally) オペレーション コンディションコード If condition is true, then I UIH U N Z V C PC + disp PC _|_|_|_ else next; H: 演算前の値が保持されます。 アセンブラフォーマット N: 演算前の値が保持されます。 Z: 演算前の値が保持されます。 Bcc disp V: 演算前の値が保持されます。 □→ コンディションフィールド C: 演算前の値が保持されます。 オペランドサイズ

説明

コンディションフィールド(cc)で指定された条件が成立していると、PCにディスプレースメントを加えたアドレスに分岐し、条件が不成立の場合は次の命令を実行します。アドレス計算に用いられるPCの値は本命令の直後の命令の先頭アドレスです。ディスプレースメントは符号付き8ビットまたは16ビットデータで、分岐できる範囲は本命令に対して - 126~+128、 - 32766~+32768 バイトです。

ニーモニック	説明	СС	条件	符号と条件の対応*
BRA(BT)	Always(True)	0000	True	
BRN(BF)	Never(False)	0001	False	
BHI	Hlgh	0010	C∨Z = 0	X>Y 符号なし
BLS	Low or Same	0011	C∨Z = 1	X Y 符号なし
BCC(BHS)	Carry Clear(High or Same)	0100	C = 0	X Y 符号なし
BCS(BLO)	Carry Set(LOw)	0101	C = 1	X <y td="" 符号なし<=""></y>
BNE	Not Equal	0110	Z = 0	X Y 符号なし/あり
BEQ	EQual	0111	Z = 1	X=Y 符号なし/あり
BVC	oVerflow Clear	1000	V = 0	
BVS	oVerflow Set	1001	V = 1	
BPL	PLus	1010	N = 0	
BMI	MInus	1011	N = 1	
BGE	Greater or Equal	1100	N⊕V = 0	X Y 符号あり
BLT	Less Than	1101	N⊕V = 1	X <y td="" 符号あり<=""></y>
BGT	Greater Than	1110	Z∨(N⊕V) = 0	X>Y 符号あり
BLE	Less or Equal	1111	Z∨(N⊕V) = 1	X Y 符号あり
BLT BGT	Less Than Greater Than	1101 1110	$N \oplus V = 1$ $Z \lor (N \oplus V) = 0$	X < Y 符号あり X > Y 符号あり

【注】* 直前の命令がCMP命令のとき、Xは汎用レジスタの内容(デスティネーションオペランド)、Yはソースオペランドです。

2.2.7 Bcc

Bcc (Branch conditionally)

条件付分岐

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インス	トラクショ	コンフォーマット		実行
モード	ニック	形式	第1 <i>J</i>	バイト	第2.	バイト	第3バイト	第4バイト	- ステー 数
プログラム	DDA/DT\	d:8	4	0	di	sp			4
カウンタ相対	BRA(BT)	d:16	5	8	0	0	dis	sp .	6
プログラム	DDM/DE)	d:8	4	1	di	sp			4
カウンタ相対	BRN(BF)	d:16	5	8	1	0	dis	sp .	6
プログラム	5	d:8	4	2	di	sp			4
カウンタ相対	BHI	d:16	5	8	2	0	dis	sp .	6
プログラム	51.0	d:8	4	3	di	sp			4
カウンタ相対	BLS	d:16	5	8	3	0	dis	sp .	6
プログラム	D00(D110)	d:8	4	4	di	sp			4
カウンタ相対	BCC(BHS)	d:16	5	8	4	0	dis	;p	6
プログラム	D00(DL0)	d:8	4	5	di	sp			4
カウンタ相対	BCS(BLO)	d:16	5	8	5	0	dis	sp .	6
プログラム	DATE	d:8	4	6	di	sp			4
カウンタ相対	BNE	d:16	5	8	6	0	dis	sp .	6
プログラム	DEO	d:8	4	7	di	sp			4
カウンタ相対	BEQ	d:16	5	8	7	0	dis	sp .	6
プログラム	D) (O	d:8	4	8	di	sp			4
カウンタ相対	BVC	d:16	5	8	8	0	dis	ip .	6
プログラム	BVS	d:8	4	9	di	sp			4
カウンタ相対	BVS	d:16	5	8	9	0	dis	ip .	6
プログラム	DDI	d:8	4	Α	di	sp			4
カウンタ相対	BPL	d:16	5	8	Α	0	dis	sp .	6
プログラム	DMI	d:8	4	В	di	sp			4
カウンタ相対	BMI	d:16	5	8	В	0	dis	sp	6
プログラム	BGE	d:8	4	С	di	sp			4
カウンタ相対	DGE	d:16	5	8	С	0	dis	ър	6
プログラム	BLT	d:8	4	D	di	sp			4
カウンタ相対	DLI	d:16	5	8	D	0	dis	sp	6
プログラム	BGT	d:8	4	Е	di	sp			4
カウンタ相対	DGI	d:16	5	8	Е	0	dis	ър	6
プログラム	DIE	d:8	4	F	di	sp			4
カウンタ相対	BLE	d:16	5	8	F	0	dis	sp	6

- 1. 分岐先アドレスは、必ず偶数になるようにしてください。 2. BRA、BRN、BCC、BCSの機械語はそれぞれBT、BF、BHS、BLOと同一です。

2.2.8 BCLR

BCLR (Bit CLeaR)

ビットクリア

オペレーション

0 (<ビット番号 > of < EAd >)


アセンブラフォーマット BCLR #xx:3, <EAd> BCLR Rn, <EAd>

オペランドサイズ バイト コンディションコード I UI H U N Z V C

H: 実行前の値が保持されます。N: 実行前の値が保持されます。Z: 実行前の値が保持されます。V: 実行前の値が保持されます。C: 実行前の値が保持されます。

説明

デスティネーションオペランドの指定された1ビットを0にクリアします。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタRnの内容の下位3ビットで指定されます。 指定された1ビットのテストは行いません(コンディションコードは変化しません)。



使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H

ERd: ER0~ER7

Rn: R0L~R7L, R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インス	トラクショ	ョンフォー	-マット			実行ステート
モード*	ニック	形式	第1 <i>/</i>	バイト	第2/	バイト	第3/	バイト	第4/	バイト	数
レジスタ直接	BCLR	#xx:3,Rd	7	2	0 IMM	rd					2
レジスタ間接	BCLR	#xx:3,@ERd	7	D	0 erd	0	7	2	0 IMM	0	8
絶対アドレス	BCLR	#xx:3,@aa:8	7	F	al	os	7	2	0 IMM	0	8
レジスタ直接	BCLR	Rn,Rd	6	2	rn	rd					2
レジスタ間接	BCLR	Rn,@ERd	7	D	0 erd	0	6	2	rn	0	8
絶対アドレス	BCLR	Rn,@aa:8	7	F	al	os	6	2	rn	0	8

【注】* アドレッシングモードはデスティネーションオペランドの指定 < EAd > です。

注音重佰

2.2.9 **BIAND**

BIAND (Bit Invert AND)

ビット論理積

オペレーション

C∧[~(<ビット番号 > of < EAd >)] C

アセンブラフォーマット BIAND #xx:3, < EAd >

オペランドサイズ バイト


コンディションコード I UIH U N Z V C -|-|-|-|t

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。

C: 実行結果が格納されます。

説明

デスティネーションオペランドの指定された1ビットを反転し、これとキャリフラグの論理積 をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで 指定されます。デスティネーションの内容は変化しません。



使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクショ	ョンフォー	マット		実行
モード*	ニック	形式	第1 <i>/</i>	バイト	第2バイト	第3/	バイト	第4バイト	数
レジスタ直接	BIAND	#xx:3,Rd	7	6	1 IMM rd				2
レジスタ間接	BIAND	#xx:3,@ERd	7	С	0 erd 0	7	6	1 IMM 0	6
絶対アドレス	BIAND	#xx:3,@aa:8	7	Е	abs	7	6	1 IMM 0	6

【注】* アドレッシングモードはデスティネーションオペランドの指定 < EAd > です。

注意事項

2.2.10 BILD

BILD (Bit Invert LoaD)

ビット転送

オペレーション

~ (<ビット番号 > of < EAd >) C

アセンブラフォーマット BILD #xx:3, < EAd >

_____ オペランドサイズ コンディションコード

I UI H U N Z V C

H: 実行前の値が保持されます。N: 実行前の値が保持されます。Z: 実行前の値が保持されます。V: 実行前の値が保持されます。


C: 指定ビットの内容が反転されて格納され

ます。

説明

バイト

デスティネーションオペランドの指定された1ビットを反転し、これをキャリフラグに転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード*	ニック	形式	第1 <i>/</i>	バイト	第2バイト	第3/	バイト	第4/	バイト	数数	
レジスタ直接	BILD	#xx:3,Rd	7	7	1 IMM rd					2	
レジスタ間接	BILD	#xx:3,@ERd	7	С	0 erd 0	7	7	1 IMM	0	6	
絶対アドレス	BILD	#xx:3,@aa:8	7	E	abs	7	7	1 IMM	0	6	

【注】* アドレッシングモードはデスティネーションオペランドの指定 < EAd > です。

注意事項

2.2.11 **BIOR**

BIOR (Bit Invert inclusive OR)

ビット論理和

オペレーション

Cv[~(<ビット番号 > of < EAd >)] C

アセンブラフォーマット BIOR #xx:3, < EAd >

オペランドサイズ バイト


コンディションコード I UIH U N Z V C -|-|-|-|t

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。

C: 実行結果が格納されます。

説明

デスティネーションオペランドの指定された1ビットを反転し、これとキャリフラグの論理和 をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで 指定されます。デスティネーションの内容は変化しません。



使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット								実行
モード*	ニック	形式	第1 <i>/</i>	バイト	第2バイト	第3/	バイト		第4/	バイト	数
レジスタ直接	BIOR	#xx:3,Rd	7	4	1 IMM rd						2
レジスタ間接	BIOR	#xx:3,@ERd	7	С	0 erd 0	7	4	1	IMM	0	6
絶対アドレス	BIOR	#xx:3,@aa:8	7	Е	abs	7	4	1	IMM	0	6

【注】* アドレッシングモードはデスティネーションオペランドの指定 < EAd > です。

注意事項

2.2.12 BIST

BIST (Bit Invert STore)

ビット転送

オペレーション

~ C (< ビット番号 > of < EAd >)

アセンブラフォーマット BIST #xx:3, < EAd >

オペランドサイズ バイト


コンディションコード I UIH U N Z V C _|_|_|_|_

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。

C: 実行前の値が保持されます。

説明

デスティネーションオペランドの指定された1ビットのロケーションに、キャリフラグの内容 を反転して転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。なお、 デスティネーションオペランドの指定されない他のビットの内容は変化しません。



使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクシ	ョンフォー	マット				実行ステート
モード*	ニック	形式	第1/	バイト	第2バイト	第3/	バイト		第4/	バイト	数
レジスタ直接	BIST	#xx:3,Rd	6	7	1 IMM rd						2
レジスタ間接	BIST	#xx:3,@ERd	7	D	0 erd 0	6	7	1	IMM	0	8
絶対アドレス	BIST	#xx:3,@aa:8	7	F	abs	6	7	1	IMM	0	8

【注】* アドレッシングモードはデスティネーションオペランドの指定 < EAd > です。

注意事項

2.2.13 **BIXOR**

BIXOR (Bit Invert eXclusive OR)

ビット排他的論理和

オペレーション

C⊕ [~(<ビット番号 > of < EAd >)] C

アセンブラフォーマット BIXOR #xx:3, < EAd >

オペランドサイズ バイト

コンディションコード


I UIH U N Z V C -|-|-|-|-|+

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。

C: 実行結果が格納されます。

説明

デスティネーションオペランドの指定された1ビットを反転し、これとキャリフラグとの排他 的論理和をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイト データで指定されます。デスティネーションの内容は変化しません。



使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクショ	ョンフォー	-マット			実行
モード*	ニック	形式	第1/	バイト	第2バイト	第3/	バイト	第4/	数数	
レジスタ直接	BIXOR	#xx:3,Rd	7	5	1 IMM rd					2
レジスタ間接	BIXOR	#xx:3,@ERd	7	С	0 erd 0	7	5	1 IMM	0	6
絶対アドレス	BIXOR	#xx:3,@aa:8	7	E	abs	7	5	1 IMM	0	6

【注】* アドレッシングモードはデスティネーションオペランドの指定 < EAd > です。

注意事項

2.2.14 BLD

BLD (Bit LoaD)

ビット転送

I UIH U N Z V C -|-|-|-|-|+

オペレーション

(<ビット番号 > of < EAd >) C

アセンブラフォーマット

BLD #xx:3, < EAd >

N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。

コンディションコード

C: 指定ビットの内容が格納されます。


H: 実行前の値が保持されます。

オペランドサイズ

バイト

説明

デスティネーションオペランドの指定された1ビットをキャリフラグに転送します。ビット番号 は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット							
モード*	ニック	形式	第1バイト 第2バイト 第3バイト 第4バイト						数数	
レジスタ直接	BLD	#xx:3,Rd	7	7	0 IMM rd					2
レジスタ間接	BLD	#xx:3,@ERd	7	С	0 erd 0	7	7	0 IMM	0	6
絶対アドレス	BLD	#xx:3,@aa:8	7	Е	abs	7	7	0 IMM	0	6

【注】* アドレッシングモードはデスティネーションオペランドの指定 < EAd > です。

注意事項

2.2.15 BNOT

BNOT (Bit NOT) オペレーション

~ (<ビット番号 > of < EAd >) (<ビット番号 > of < EAd >)

アセンブラフォーマット BNOT #xx:3, < EAd >

BNOT Rn, < EAd >

オペランドサイズ バイト ビット転送

コンディションコード


I UI H U N Z V C

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。

C: 実行前の値が保持されます。

説明

デスティネーションオペランドの指定された1ビットを反転します。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタの内容の下位3ビットで指定されます。指定された1ビットのテストは行いません。(コンディションコードは変化しません。)



使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

ERd: ER0~ER7

Rn: R0L~R7L, R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インスト	-ラクシ:	ョンフォー	マット			実行ステート
モ− ド*	ニック	形式	第1 <i>/</i>	バイト	第2/	バイト	第3/	バイト	第4 <i>l</i>	バイト	数
レジスタ直接	BNOT	#xx:3,Rd	7	1	0 IMM	rd					2
レジスタ間接	BNOT	#xx:3,@ERd	7	D	0 erd	0	7	1	0 IMM	0	8
絶対アドレス	BNOT	#xx:3,@aa:8	7	F	al	os	7	1	0 IMM	0	8
レジスタ直接	BNOT	Rn,Rd	6	1	rn	rd				•	2
レジスタ間接	BNOT	Rn,@ERd	7	D	0 erd	0	6	1	rn	0	8
絶対アドレス	BNOT	Rn,@aa:8	7	F	al	os	6	1	rn	0	8

【注】* アドレッシングモードはデスティネーションオペランドの指定 < EAd > です。

注意事項

2.2.16 BOR

BOR (Bit inclusive OR)

ビット論理和

オペレーション

Cv(〈ビット番号>of〈EAd〉) C

アセンブラフォーマット BOR #xx:3, < EAd >


オペランドサイズ バイト コンディションコード I UI H U N Z V C

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。

 C: 実行結果が格納されます。

説明

デスティネーションオペランドの指定された1ビットとキャリフラグとの論理和をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H

ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット								
モード*	ニック	形式	第1/	バイト	第2バイト	第3/	バイト	第4バイト	数数			
レジスタ直接	BOR	#xx:3,Rd	7	4	0 IMM rd				2			
レジスタ間接	BOR	#xx:3,@ERd	7	С	0 erd 0	7	4	0 IMM 0	6			
絶対アドレス	BOR	#xx:3,@aa:8	7	E	abs	7	4	0 IMM 0	6			

【注】* アドレッシングモードはデスティネーションオペランドの指定 < EAd > です。

注意事項


2.2.17 BSET

ビットセット BSET (Bit SET) オペレーション コンディションコード 1 (<ビット番号 > of < EAd >) I UIH U N Z V C _|_|_|_|_ アセンブラフォーマット H: 実行前の値が保持されます。 BSET #xx:3, < EAd > N: 実行前の値が保持されます。 BSET Rn, < EAd > Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。 C: 実行前の値が保持されます。 オペランドサイズ

説明

バイト

デスティネーションオペランドの指定された1ビットを1にセットします。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタの内容の下位3ビットで指定されます。 指定された1ビットのテストは行いません。(コンディションコードは変化しません。)



使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

ERd: ER0~ER7

Rn: R0L~R7L, R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット							実行 ステート	
モード*	ニック	形式	第1 <i>/</i>	バイト	第2/	バイト	第3/	バイト	第4/	バイト	数
レジスタ直接	BSET	#xx:3,Rd	7	0	0 IMM	rd					2
レジスタ間接	BSET	#xx:3,@ERd	7	D	0 erd	0	7	0	0 IMM	0	8
絶対アドレス	BSET	#xx:3,@aa:8	7	F	ak	os	7	0	0 IMM	0	8
レジスタ直接	BSET	Rn,Rd	6	0	rn	rd				•	2
レジスタ間接	BSET	Rn,@ERd	7	D	0 erd	0	6	0	rn	0	8
絶対アドレス	BSET	Rn,@aa:8	7	F	ak	os	6	0	rn	0	8

【注】* アドレッシングモードはデスティネーションオペランドの指定 < EAd > です。

注意事項

2.2.18 BSR

BSR (Branch to SubRoutine)

サブルーチン分岐

オペレーション

PC @ - SP PC + disp SP コンディションコード

| U| H U N Z V C

アセンブラフォーマット

BSR disp

H:実行前の値が保持されます。N:実行前の値が保持されます。Z:実行前の値が保持されます。

V: 実行前の値が保持されます。 C: 実行前の値が保持されます。

オペランドサイズ

_

説明


指定されたアドレスにサブルーチン分岐します。PCの内容をリスタートアドレスとしてスタックに退避し、PCにディスプレースメントを加えたアドレスに分岐します。スタックに退避されるPCの内容は本命令の直後の命令の先頭アドレスです。ディスプレースメントは符号付き8ビットまたは16ビットで、分岐できる範囲は本命令に対して - 126~+128、 - 32766~+32768バイトです。


オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット								
モード*	ニック	形式	第1 <i>/</i>	バイト	第2/	バイト	第3バイト	第4バイト		アドバンスト		
プログラム	BSR	d:8	5	5	di	sp			6	8		
カウンタ相対	BSK	d:16	5	С	0	0	di	sp	8	10		

注意事項

ノーマルモードとアドバンストモードではスタックの構造が異なりますので、注意してください。ノーマルモードのとき退避されるPCの内容は、下位16ビットのみです。





分岐先アドレスは、必ず偶数になるようにしてください。

2.2.19 BST

2.2.19 001

サブルーチン分岐

BST (Bit STore)

C (<ビット番号 > of < EAd >)

アセンブラフォーマット BST #xx:3, < EAd >

オペランドサイズ バイト コンディションコード


| U| H U N Z V C

H: 実行前の値が保持されます。N: 実行前の値が保持されます。Z: 実行前の値が保持されます。V: 実行前の値が保持されます。

C: 実行前の値が保持されます。

説明

デスティネーションオペランドの指定された1ビットのロケーションに、キャリフラグの内容を 転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。



使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット								
モード*	ニック	形式	第1 <i>/</i>	バイト	第2バイト	第3/	バイト	第4バイト	実行 ステート 数			
レジスタ直接	BST	#xx:3,Rd	6	7	0 IMM rd				2			
レジスタ間接	BST	#xx:3,@ERd	7	D	0 erd 0	6	7	0 IMM 0	8			
絶対アドレス	BST	#xx:3,@aa:8	7	F	abs	6	7	0 IMM 0	8			

【注】* アドレッシングモードはデスティネーションオペランドの指定 < EAd > です。

注意事項

2.2.20 BTST

ビットテスト BTST (Bit TeST)

オペレーション

~ (<ビット番号 > of < EAd >) Z

アセンブラフォーマット BTST #xx:3, < EAd > BTST Rn, < EAd >

オペランドサイズ バイト

コンディションコード

I UIH U N Z V C -|-|-|-|t|-|-


H: 実行前の値が保持されます。 N: 実行前の値が保持されます。

Z: 指定したビットが0(ゼロ)のとき1に セットされ、それ以外のときは0にクリ アされます。

V: 実行前の値が保持されます。 C: 実行前の値が保持されます。

説明

デスティネーションオペランドの指定された1ビットの状態を調べて、その結果をゼロフラグに 反映します。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタの内容の下位 3ビットで指定されます。デスティネーションの内容は変化しません。



使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

ERd: ER0~ER7

Rn: R0L~R7L, R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット								
モード*	ニック	形式	第1 <i>J</i>	バイト	第2バイト	第3/	バイト	第4/	ステート 数			
レジスタ直接	BTST	#xx:3,Rd	7	3	0 IMM rd					2		
レジスタ間接	BTST	#xx:3,@ERd	7	С	0 erd 0	7	3	0 IMM	0	6		
絶対アドレス	BTST	#xx:3,@aa:8	7	E	abs	7	3	0 IMM	0	6		
レジスタ直接	BTST	Rn,Rd	6	3	rn rd					2		
レジスタ間接	BTST	Rn,@ERd	7	С	0 erd 0	6	3	rn	0	6		
絶対アドレス	BTST	Rn,@aa:8	7	E	abs	6	3	rn	0	6		

【注】* アドレッシングモードはデスティネーションオペランドの指定 < EAd > です。

注意事項

2.2.21 BXOR

BXOR (Bit eXclusive OR)

ビット排他的論理和

オペレーション

C⊕(<ビット番号>of<EAd>) C

アセンブラフォーマット BXOR #xx:3, < EAd >

オペランドサイズ バイト コンディションコード


| U| H U N Z V C

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。

C: 実行結果が格納されます。

説明

デスティネーションオペランドの指定された1ビットとキャリフラグとの排他的論理和をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H

ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット									実行
モード*	ニック	形式	第1 <i>/</i>	バイト	第2バイト			第3バイト			第4/	数	
レジスタ直接	BXOR	#xx:3,Rd	7	5	0 11	ММ	rd						2
レジスタ間接	BXOR	#xx:3,@ERd	7	С	0 (erd	0	7	5	0	IMM	0	6
絶対アドレス	BXOR	#xx:3,@aa:8	7	7 E			s	7	5	0	IMM	0	6

【注】* アドレッシングモードはデスティネーションオペランドの指定 < EAd > です。

注意事項

2.2.22(1) CMP(B)

CMP (CoMPare)	比較
オペレーション Rd - (EAs), CCRセット/クリア	コンディションコード I UI H U N Z V C
アセンブラフォーマット CMP.B <eas>, Rd</eas>	ットされ、それ以外のときは0にクリアされます。N: 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。Z: 実行結果が0(ゼロ)のとき1にセットされ、それ以外のときは0にクリアされます。
オペランドサイズ バイト	V: オーパフローが発生したとき1にセットされ、それ以外のときは0にクリアされます。 C: ビット7にボローが発生したとき1にセットされ、それ以外のときは0にクリアされます。

8ビットレジスタRdの内容(デスティネーションオペランド)からソースオペランドを減算し、 その結果にしたがってコンディションコードをセットまたはクリアします。8ビットレジスタRd の内容は変化しません。

使用可能な汎用レジスタ

 $Rd: R0L \sim R7L, R0H \sim R7H$ Rs: R0L~R7L, R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		イン	ノスト	っ 実行 ト			
モード	ニック	形式	第1バイト		第2バイト		第2バイト 第3バイト 第4バイ		数数
イミディエイト	CMP.B	#xx:8,Rd	Α	rd	IM	IM			2
レジスタ直接	CMP.B	Rs,Rd	1	С	rs	rd			2

2.2.22(2) CMP(W)

CMP (CoMPare)	比較
オペレーション Rd - (EAs), CCRセット / クリア	コンディションコード I UI H U N Z V C
アセンブラフォーマット CMP.W <eas>, Rd</eas>	」 ットされ、それ以外のときは0にクリアされます。 N: 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセットされ、それ以外のときは0にクリアされます。
オペランドサイズ ワード	V: オーバフローが発生したとき1にセットされ、それ以外のときは0にクリアされます。 C: ビット15にボローが発生したとき1にセットされ、それ以外のときは0にクリアされます。
+¥ nD	<u>'</u>

説明

16ビットレジスタRdの内容(デスティネーションオペランド)からソースオペランドを減算し、その結果にしたがってコンディションコードをセットまたはクリアします。16ビットレジスタRdの内容は変化しません。

使用可能な汎用レジスタ Rd: R0~R7、E0~E7 Rs: R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング		-3 1 7 7 1			ノスト	ヌ実行ト			
モード	ニック	形式	第1バイト		第2バイト		第3バイト	第4バイト	数
イミディエイト	CMP.W	#xx:16,Rd	7	9	2	rd	IN	ИM	4
レジスタ直接	CMP.W	Rs,Rd	1	D	rs	rd			2

2.2.22(3) CMP(L)

CMP (CoMPare)	比較
オペレーション ERd - (EAs), CCRセット / クリア	コンディションコード I UI H U N Z V C
アセンブラフォーマット CMP.L <eas>, ERd</eas>	されます。 N: 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセットされ、それ以外のときは0にクリアされます。
オペランドサイズ ロングワード	V: オーバフローが発生したとき1にセットされ、それ以外のときは0にクリアされます。C: ビット31にボローが発生したとき1にセットされ、それ以外のときは0にクリアされます。
説明	1

32ビットレジスタERdの内容(デスティネーションオペランド)からソースオペランドを減算 し、その結果にしたがってCCRの各ビットをセットまたはクリアします。32ビットレジスタERd の内容は変化しません。

使用可能な汎用レジスタ

ERd: ER0~ER7 ERs: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット								実行フェート		
モード	ニック	形式	第1バ~	バイト 第2バイト 第3バイト 第4バイト 第5バイト 第6バイト							数			
イミディエイト	CMP.L	#xx:32 ,ERd	7	Α		2	0	erd			IN	1M		6
レジスタ直接	CMP.L	ERs,ERd	1	F	1	ers	0	erd						2

2.2.23 DAA

10谁補下 DAA (Decimal Adjust Add) オペレーション コンディションコード Rd (10進補正) Rd I UIH U N Z V C _ | _ | * | _ | ‡ | * | ‡ H: 値を保証しません。 N: 実行結果が負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 DAA Rd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: 値を保証しません。 オペランドサイズ C: ビット7にキャリが発生したとき1にセッ バイト トされ、それ以外のときは実行前の値が 保持されます。

説明

ADD.B、ADDX.B命令で、4ビットBCDデータを加算した結果が8ビットレジスタRdおよびキャリフラグおよびハーフキャリフラグにあるとき、下表にしたがって8ビットレジスタRdの内容(デスティネーションオペランド)を補正(00、06、60、66を加算)します。

補正前の Cフラグ	補正前の 上位4ビット	補正前の Hフラグ	補正前の 下位4ビット	加算される数 (16進数)	補正後の Cフラグ
0	0~9	0	0~9	00	0
0	0~8	0	A ~ F	06	0
0	0~9	1	0~3	06	0
0	A ~ F	0	0 ~ 9	60	1
0	9~F	0	A ~ F	66	1
0	A ~ F	1	0~3	66	1
1	1~2	0	0~9	60	1
1	1~2	0	A ~ F	66	1
1	1~3	1	0~3	66	1

使用可能な汎用レジスタ

Rd: R0L~R7L, R0H, R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクシ:	ョンフォーマット		実行
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数
レジスタ直接	DAA	Rd	0 F	0 rd			2

注意事項

上記以外の場合について本命令を実行したときの結果(8ビットレジスタRdの内容、およびC、V、Z、N、Hの各フラグ)は保証しません。

2.2.24 DAS

DAS (Decimal Adjust Subtract) 10谁補下 オペレーション コンディションコード Rd (10進補正) Rd I UIH U N Z V C H: 値を保証しません。 N: 実行結果が負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 DAS Rd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: 値を保証しません。 オペランドサイズ C: 実行前の値が保持されます。 バイト

説明

SUB.B、SUBX.BおよびNEG.B命令で、4ビットBCDデータを減算した結果が8ビットレジスタRd、キャリフラグおよびハーフキャリフラグにあるとき、下表にしたがって8ビットレジスタRd (デスティネーションオペランド)の内容を補正(00、FA、A0、9Aを加算)します。

補正前の Cフラグ	補正前の 上位4ビット	補正前の Hフラグ	補正前の 下位4ビット	加算される数 (16進数)	補正後の Cフラグ
0	0~9	0	0~9	00	0
0	0 ~ 8	1	6~F	FA	0
1	7~F	0	0~9	A0	1
1	6~F	1	6 ~ F	9A	1

使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					実行
モード	ニック	形式	第1バイト		第2バイト		第3バイト	第4バイト	数
レジスタ直接	DAS	Rd	1	F	0	rd			2

注意事項

上記以外の場合について本命令を実行したときの結果(8ビットレジスタRdの内容、およびC、V、Z、N、Hの各フラグ)は保証しません。

2.2.25(1) DEC(B)

DEC (DECrement)	デクリメント
オペレーション Rd - 1 Rd	コンディションコード I UI H U N Z V C
アセンブラフォーマット DEC.B Rd	N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。
オペランドサイズ バイト	V: オーバフローが発生したとき1にセット され、それ以外のときは0にクリアされ ます。 C: 実行前の値が保持されます。

説明

8ビットレジスタRdの内容(デスティネーションオペランド)から1を減算し、結果を8ビットレジスタRdに格納します。

使用可能な汎用レジスタ

 $Rd : ROL \sim R7L, ROH \sim R7H$

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					実行
モード	ニック	形式	第1バイト		第2バイト		第3バイト	第4バイト	数
レジスタ直接	DEC.B	Rd	1	Α	0	rd			2

注意事項

オーバフローは、H'80 - 1 H'7Fのとき発生します。

2.2.25(2) DEC(W)

DEC (DECrement) デクリメント オペレーション コンディションコード Rd - 1 Rd I UIH U N Z V C Rd - 2 Rd H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 DEC.W #1, Rd Z: 実行結果が0(ゼロ)のとき1にセット DEC.W #2, Rd され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセット オペランドサイズ され、それ以外のときは0にクリアされ ワード C: 実行前の値が保持されます。

説明

16ビットレジスタRdの内容 (デスティネーションオペランド) から1または2を減算し、結果を16ビットレジスタRdに格納します。

使用可能な汎用レジスタ Rd:R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					実行
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数数
レジスタ直接	DEC.W	#1,Rd	1	В	5	rd			2
レジスタ直接	DEC.W	#2,Rd	1	В	D	rd			2

注意事項

オーバフローは、H'8000 - 1 H'7FFF,H'8000 - 2 H'7FFE,H'8001 - 2 H'7FFFのとき発生します。

2.2.25(3) DEC(L)

DEC (DECrement)	デクリメント
オペレーション ERd - 1 ERd ERd - 2 ERd	コンディションコード I UI H U N Z V C
アセンブラフォーマット DEC.L #1, ERd DEC.L #2, ERd	H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされます。 V: オーバフローが発生したとき1にセット
オペランドサイズ ロングワード	され、それ以外のときはOにクリアされます。 C: 実行前の値が保持されます。

説明

32ビットレジスタERdの内容(デスティネーションオペランド)から1または2を減算し、結果を32ビットレジスタERdに格納します。

使用可能な汎用レジスタ

ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット				実行
モード	ニック	形式	第1/	バイト	第2バイト	第3バイト	第4バイト	数
レジスタ直接	DEC.L	#1,ERd	1	В	7 0 erd			2
レジスタ直接	DEC.L	#2,ERd	1	В	F 0 erd			2

注意事項

オーバフローは、H'80000000 - 1 H'7FFFFFFF,H'80000000 - 2 H'7FFFFFE,H'80000001 - 2 H'7FFFFFFのとき発生します。

2.2.26(1) DIVXS(B)

DIVXS (DIVide eXtend as Signed) 符号付き除算 オペレーション コンディションコード Rd÷Rs Rd I UIH U N Z V C <u>-|-|-|+|+|-|-</u> H: 実行前の値が保持されます。 N: 商が負のとき1にセットされ、それ以外 アセンブラフォーマット のときは0にクリアされます。 DIVXS.B Rs, Rd Z: 除数が0(ゼロ)のとき1にセットされ、 それ以外のときは0にクリアされます。 V: 実行前の値が保持されます。 C: 実行前の値が保持されます。 オペランドサイズ バイト

前田

16ビットレジスタRdの内容(デスティネーションオペランド)を8ビットレジスタRsの内容(ソースオペランド)で符号付き除算し、結果を16ビットレジスタRdに格納します。演算は、16ビット÷8ビット 商8ビット、余り8ビットとして行われます。商はRdの下位8ビットに、余りは上位8ビットに格納されます。余りの符号は、被除数の符号に一致しています。



なお、ゼロ除算またはオーバフローが発生した場合の結果は保証されません。 DIVXS命令とゼロ除算およびオーバフローを参照してください。

使用可能な汎用レジスタ Rd:R0~R7、E0~E7 Rd:R0L~R7L、R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					実行		
モード	ニック	形式	第1/	イト	第2	バイト	第3/	バイト	第4/	バイト	数数
レジスタ直接	DIVXS.B	Rs,Rd	0	1	D	0	5	1	rs	rd	16

注意事項

Nフラグは、被除数と除数の符号が異なるとき1にセットされ、符号が同じとき0にクリアされます。したがって、商が0(ゼロ)でNフラグが1にセットされる場合があります。

2.2.26(2) DIVXS(W)

DIVXS (DIVide eXtend as Signed) 符号付き除算 オペレーション コンディションコード ERd + Rs ERd I UIH U N Z V C <u>-|-|-|+|+|-|-</u> H: 実行前の値が保持されます。 N: 商が負のとき1にセットされ、それ以外 アセンブラフォーマット のときは0にクリアされます。 DIVXS.W Rs, ERd Z: 除数が0(ゼロ)のとき1にセットされ、 それ以外のときは0にクリアされます。 V: 実行前の値が保持されます。 C: 実行前の値が保持されます。 オペランドサイズ ワード

説明

32ビットレジスタERdの内容(デスティネーションオペランド)を16ビットレジスタRsの内容(ソースオペランド)で符号付き除算し、結果を32ビットレジスタERdに格納します。演算は、32ビット÷16ビット 商16ビット、余り16ビットとして行われます。商は32ビットレジスタERdの下位16ビット(Rd)に、余りは上位16ビット(Ed)に格納します。余りの符号は、被除数の符号に一致しています。



なお、ゼロ除算またはオーバフローが発生した場合の結果は保証されません。 DIVXS命令とゼロ除算およびオーバフローを参照してください。

使用可能な汎用レジスタ ERd: ER0~ER7 Rs: R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					実行		
モード	ニック	形式	第1/	バイト	第2/	バイト	第3/	バイト	第	4バイト	数数
レジスタ直接	DIVXS.W	Rs,ERd	0	1	D	0	5	3	rs	0 erd	24

注意事項

Nフラグは、被除数と除数の符号が異なるとき1にセットされ、符号が同じとき0にクリアされます。したがって、商が0(ゼロ)でNフラグが1にセットされる場合があります。

2.2.26(3) DIVXS

DIVXS (DIVide eXtend as Signed) 符号付き除算 DIVXS命令とゼロ除算およびオーバフロー DIVXS命令は、ゼロ除算およびオーバフローの検出を行っていません。したがって、以下に示す ようなプログラムを参考にして、ゼロ除算の検出とオーバフローの対策を行ってください。 1. DIVXS.B R0L,R1を行う場合の対策 (例1) 除数、被除数を正数にして演算を行い、DIVXU命令のゼロ除算およびオーバフロー対策に 帰着させる対策 ;除数の判定 MOV.B ROL, ROL ;ゼロ除算ならば、ZERODIVに分岐 ZERODIV BEO : CCRのUI、Uビットを0にクリア ANDC #AF, CCR BPL L1 ;除数が正数ならばL1に分岐 ;除数の符号を反転する NEG. B ROT. ORC #10,CCR ; CCRのUビットを1にセット L1: MOV.W ;被除数の判定 R1,R1 ;被除数が正数ならばL2に分岐 BPI. T.2 NEG.W R1 ;被除数の符号を反転する ; CCRのUI、Uビットを反転 XORC #50,CCR L2: MOV.B R1H,R2L EXTU.W R2 正数に変換した除数と被除数を用いDIVXU.B命令で DIVXU.B ROL.R2 16ビット÷8ビット 商(16ビット)、余り(8ビット) R2H,R1H MOV.B の演算を行います。 DIVXU.B ROL,R1 (DIVXU命令とゼロ除算およびオーバフローを参照し MOV.B R2L,R2H てください) R1L,R2L MOV.B ; CCRの内容をR1Lに転送 CCR,R1L STC : CCRのUIビットの判定 BTST #6,R1L ; UI = 1ならばL3に分岐 L3 BEQ ; 余りの符号を反転する NEG. B R1H L3: BTST ; CCRのUビットの判定 #4,R1L ; U = 1ならばL4に分岐 BEQ L4; 商の符号を反転する NEG. W R2 L4: RTS ZERODIV: ;ゼロ除算処理ルーチン この結果、商(16ビット)はR2に、余り(8ビット)はR1Hに格納されています。 R0I 除数 被除数 R1H 余り R2 商

2.2.26(3) DIVXS

DIVXS (DIVide eXtend as	s Signed)	符号付き除算
(例2) 除数 (8ビット)を16ビ	ットに、被除数(16ビット)を32ビッ	トに符号拡張して除算する対策
EXTS.W R0 BEQ ZERODIV EXTS.L ER1 DIVXS.L R0,ER1		R0L 除数 R1 被除数
RTS ZERODIV:		ROL 符号拡張 除数
	ット)はR1に、余り ER1 符 6ビットに符号拡張) ER1	号拡張 被除数 商
2. DIVXS.W R0,ER1 を行う (例) 除数、被除数を正数 対策に帰着させる対	[にして演算を行い、DIVXU命令のゼロ	除算およびオーバフロー
MOV.W R0, R0 BEQ ZERODIV ANDC #AF, CCR BPL L1 NEG.W R0 ORC #10,CCR	; ゼロ除算か ; ゼロ除算ならば、ZERODIVに分岐 ; CCRのUI、Uビットを0にクリア ; 除数が正数ならばL1に分岐 ; 除数の符号を反転する ; CCRのUビットを1にセット	į
L1: MOV.L ER1,ER1 BPL L2 NEG.L ER1 XORC #50,CCR	; 被除数の判定 ; 被除数が正数ならばL2に分岐 ; 被除数の符号を反転する ; CCRのUI、Uビットを反転	
L2: MOV.W E1,E2 EXTU.L ER2 DIVXU.W R0,ER2 MOV.W E2,R1 DIVXU.B R0,ER1 MOV.W R2,E2 MOV.W R1,R2	: : : : : : : : : : : : : :	ビット)、余り(16ビット)
STC CCR,R1L BTST #6,R1L BEQ L3 NEG.W E1	; CCRの内容をR1Lに転送 ; CCRのUIビットの判定 ; UI = 1ならばL3に分岐 ; 余りの符号を反転する	
L3: BTST #4,R1L BEQ L4 NEG.L ER2	; CCRのUビットの判定 ; U = 1ならばL4に分岐 ; 商の符号を反転する	R0 偶数
L4: RTS	ER1	被除数
ZERODIV:	; ゼロ除算処理ルーチン	A 14
この結果、商(32ビット) (16ビット)はE1に格納さ		商

2.2.26(3) DIVXS

DIVXS (DIVide eXtend as Signed)

符号付き除算

1. (例1)および2.では、CCRのUI、Uビットに除数、被除数の符号を反映しています。これを用いてDIVXU命令による符号なし除算の結果の商、余りの符号を、以下のように修正しています。

UI	U	除数	被除数	余り	商	符号修正
0	0	正	正	正	正	符号の修正はありません。
0	1	負	正	正	負	商の符号を反転します。
1	0	負	負	負	正	余りの符号を反転します。
1	1	正	負	負	負	商、余りのいずれも符号を反転します。

2.2.27(1) DIVXU(B)

DIVXU (DIVide eXtend as Unsigned) 除算 オペレーション コンディションコード Rd÷Rs Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 除数が負のとき1にセットされ、それ以外 アセンブラフォーマット のときは0にクリアされます。 DIVXU.B Rs, Rd Z: 除数が0(ゼロ)のとき1にセットされ、 それ以外のときは0にクリアされます。 V: 実行前の値が保持されます。 C: 実行前の値が保持されます。 オペランドサイズ バイト

説明

16ビットレジスタRdの内容(デスティネーションオペランド)を8ビットレジスタRsの内容(ソースオペランド)で符号なし除算し、結果を16ビットレジスタRdに格納します。演算は、16ビット÷8ビット 商8ビット、余り8ビットとして行われます。商はRdの下位8ビットに、余りは上位8ビットに格納されます。



なお、ゼロ除算またはオーバフローが発生した場合の結果は保証されません。オーバフローについては、 DIVXU命令とゼロ除算およびオーバフローを参照してください。

使用可能な汎用レジスタ Rd:R0~R7、E0~E7 Rs:R0L~R7L、R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1/	バイト	第2バイト		第3バイト	第4バイト	数数		
レジスタ直接	DIVXU.B	Rs,Rd	5 1		rs	rd			14		

2.2.27(2) DIVXU(W)

DIVXU (DIVide eXtend as Unsigned) 除算 オペレーション コンディションコード ERd + Rs ERd I UIH U N Z V C <u>-|-|-|+|+|-|-</u> H: 実行前の値が保持されます。 N: 除数が負のとき1にセットされ、それ以外 アセンブラフォーマット のときは0にクリアされます。 DIVXU.W Rs, ERd Z: 除数が0(ゼロ)のとき1にセットされ、 それ以外のときは0にクリアされます。 V: 実行前の値が保持されます。 C: 実行前の値が保持されます。 オペランドサイズ ワード

32ビットレジスタERdの内容(デスティネーションオペランド)を16ビットレジスタRsの内容 (ソースオペランド)で符号なし除算し、結果を32ビットレジスタERdに格納します。演算は、 32ビット÷16ビット 商16ビット、余り16ビットとして行われます。商は32ビットレジスタERd の下位16ビットに、余りは上位16ビットに格納します。



なお、ゼロ除算またはオーバフローが発生した場合の結果は保証されません。オーバフローにつ DIVXU命令とゼロ除算およびオーバフローを参照してください。 いては、

使用可能な汎用レジスタ FRd: FR0~FR7 Rs : R0 ~ R7, E0 ~ E7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1バイト		第2バイト		第3バイト	第4バイト	数数		
レジスタ直接	DIVXU.W	Rs,ERd	5	3	rs	0 erd			22		

2.2.27(3) DIVXU

DIVXU (DIVide eXtend as Unsigned)

除算

DIVXU命令とゼロ除算およびオーバフロー

DIVXU命令は、ゼロ除算およびオーバフローの検出を行っていません。したがって、以下に示すようなプログラムを参考にして、ゼロ除算の検出とオーバフローの対策を行ってください。

- 1. DIVXU.B ROL,R1を行う場合の対策
- (例1) 除算を2回行い商を16ビットにする対策

```
;ゼロ除算か
  CMP.B
         #0,R0L
                       ;ゼロ除算ならば、ZERODIVに分岐
  BEQ
         ZERODIV
                       ;被除数が上位8ビットをR2Lに転送し
 MOV.B
         R1H,R2L
  EXTU.W
        R2
               (*1)
                       ;16ビットにゼロ拡張
  DIVXU.B ROL,R2 (*2)
                       ;被除数上位8ビットを除算
 MOV.B
         R2H,R1H (*3)
                       ;余り(部分)をR1Hに転送
                       ;余り(部分)と被除数下位8ビットを除算
 DIVXU.B R0L,R1 (*4)
                       ;R2Hに商上位を格納
 MOV.B
         R2L,R2H
 MOV.B
         R1L,R2L (*5)
                       ; R2Lに商下位を格納
 RTS
                       ;ゼロ除算処理ルーチン
ZERODIV:
```

この結果、16ビット $\div 8$ ビット 商(16ビット)、余り(8ビット)の演算を行ったことになりオーバフローは起こりません。演算結果の商(16ビット)はR2に、余り(8ビット)はR1H に格納されます。



2.2.27(3) DIVXU

DIVXU (DIVide eXtend as Unsigned)

除算

(例2) ワードサイズの除算を行う対策

; 除数(8ビット)を16ビットにゼロ拡張 ; ゼロ除算ならば、ZERODIVに分岐 ; 被除数(16ビット)を32ビットにゼロ拡張 ; DIVXU.Wにより演算 EXTU.W R0 ZERODIV BEQ

EXTU.L ER1

R0,ER1 EXTU.W RTS

ZERODIV: ;ゼロ除算処理ルーチン

この結果、16ビット \div 8ビットの演算を32ビット \div 16ビット 商(16ビット)、余り(16ビット)で行ったことになり、オーバフローは起こりません。演算結果の商(16ビット)はR1に、余り(8ビット)はE1の下位8ビットに格納されます(E1の上位8ビットは、すべて0となります)。

R0L 除数

R1 被除数

ROL ゼロ拡張 除数

ゼロ拡張 被除数 ER1

ER1 余り 商

2.2.27(3) DIVXU

DIVXU (DIVide eXtend as Unsigned) 除算 2. DIVXU.W RO.ERIを行う場合の対策 (例) 除算を2回行い商を32ビットにする対策 ;ゼロ除算か MOV.W R0,R0 ; ゼロ除算ならば、ZERODIVに分岐 ; 被除数が上位16ビットをR2に転送し、 ZERODIV BEO MOV.W E1,E2 (*1) ;32ビットにゼロ拡張 EXTU.L ER2 DIVXU.W R0, ER2 (*2);被除数上位16ビットを除算 (*3) ;余り(部分)をE1に転送 MOV.W E2,E1 DIVXU.W RO,ER1 (*4) ;余り(部分)と被除数下位16ビットを除算 ; E2に商上位を格納 ; R2に商下位を格納 MOV.W R2,E2 MOV.W R1,R2 (*5) RTS ;ゼロ除算処理ルーチン ZERODIV: この結果、32ビット \div 16ビット 商 (32ビット)、余り (16ビット)の演算を行ったことになりオーバフローは起こりません。演算結果の商 (32ビット)はER2に、余り (16ビット)は E1に格納されます。 R0 除数 ER1 被除数 ER2 ゼロ拡張 被除数上位 (*1) ER2 余り(部分) (*2) 商上位 ER1 | 余り(部分) | 被除数下位 | (*3) (*4) ER1 余り 商下位 ER1 余り 商下位 (*5)

商

ER2

2.2.28(1) EEPMOV(B)

ブロック転送 EEPMOV (MOVe data to EEPROM) オペレーション コンディションコード if R4L≠0 then I UIH U N Z V C Repeat @ER5+ @ER6+ _ | _ | _ | _ | _ | _ | R4L - 1 R4L Until R4L = 0H: 実行前の値が保持されます。 else next: N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。 アセンブラフォーマット V: 実行前の値が保持されます。 EEPMOV.B C: 実行前の値が保持されます。 オペランドサイズ

説明

プロック転送命令です。ER5で示されるメモリ上のデータをER6で示されるメモリへ転送し、ER5、ER6の値をインクリメント、R4Lの値をデクリメントします。R4Lの内容が0(ゼロ)となるまで上記動作を繰り返します。その後、次の命令を実行します。本命令でのデータ転送は、バイトサイズデータの連続転送となります。転送バイト数はR4Lで示されます。アセンブラフォーマットのバイト表示は、8ビットレジスタR4Lで示します(最大転送バイト数は255バイトとなります)。データ転送中は割り込みの検出を行いません。

本命令の実行終了時には、R4Lは0(ゼロ)を、またER5、ER6はそれぞれ(最終アドレス + 1)の内容を保持しています。

オペランド形式と実行ステート数

-	 アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
	モード	ニック	形式	第1/	第1バイト 第2バイト 第3バイト				第4/	バイト	数	
	-	EEPMOV.B		7	В	5	С	5	9	8	F	8+4n*

【注】* R4Lの初期設定値がnの場合です。このとき転送データはnパイトですが、データアクセスは2(n+1)回行われ、 このデータアクセスに必要なステート数は4(n+1)です。(n=0、1、2・・・255)

注意事項

本命令ではまず、ER5、ER6で示されるメモリのリードを行い、その後、データのブロック転送を行います。

本命令の実行ステート数はH8/300CPUと異なります。

2.2.28(2) EEPMOV(W)

ブロック転送 EEPMOV (MOVe data to EEPROM) オペレーション コンディションコード if R4≠0 then I UIH U N Z V C Repeat @ER5+ @ER6+ _|_|_|_|_|_ R4 - 1 R4 Until R4 = 0H: 実行前の値が保持されます。 else next; N: 実行前の値が保持されます。 アセンブラフォーマット Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。 EEPMOV.W C: 実行前の値が保持されます。 オペランドサイズ

説明

ブロック転送命令です。ER5で示されるメモリ上のデータをER6で示されるメモリへ転送し、ER5、ER6の値をインクリメント、R4の値をデクリメントします。R4の内容が0(ゼロ)となるまで上記動作を繰り返します。その後、次の命令を実行します。本命令でのデータ転送は、バイトサイズデータの連続転送となります。転送バイト数はR4で示されます。アセンブラフォーマットのワード表示は、16ビットレジスタR4で示します(最大転送バイト数は65535バイトとなります)。データ転送中はNMI以外の割り込みの検出を行いません。

NMI割り込みが発生しない状態での本命令の実行終了時には、R4は0(ゼロ)を、またER5、ER6 はそれぞれ(最終アドレス+1)の内容を保持しています。

NMI割り込みが発生すると、転送中の1バイトの転送終了後NMI割り込み例外処理を行います。このときR4は残りの転送バイト数を、またER5、ER6はそれぞれ次の転送アドレスを示します。NMI割り込み例外処理で退避されるPCは直後の命令の先頭アドレスです。

EEPMOV.W命令とNMI割り込みを参照してください。

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1 <i>/</i>	バイト	第2/	バイト	第3/	バイト	第4/	バイト	数
-	EEPMOV.W		7	В	D	4	5	9	8	F	8+4n*

【注】* R4の初期設定値がnの場合です。このとき転送データはnバイトですが、データアクセスは2(n+1)回行われ、このデータアクセスに必要なステート数は4(n+1)です。(n=0、1、2・・・65535)

注意事項

本命令ではまず、ER5、ER6で示されるメモリのリードを行い、その後データのブロック転送を行います。

2.2.28(2) EEPMOV(W)

EEPMOV (MOVe data to EEPROM)

ブロック転送

EEPMOV.W命令とNMI割り込み

EEPMOV.W命令実行中にNMI割り込みが発生すると、転送中の1バイト転送終了後、NMI割り込み例外処理を実行します。このときのレジスタの内容は次のようになっています。

ER5: 残りの転送元アドレスの先頭ER6: 残りの転送先アドレスの先頭

R4 : 残りの転送バイト数

また、このNMI割り込み例外処理時にスタックされるPCの値は本命令の直後の命令の先頭アドレスになっています。したがって、EEPMOV.W命令実行中にNMI割り込みが発生する場合には以下のようなプログラムで対策を行ってください。

(例)

L1: EEPMOV.W

MOV.W R4,R4 BNE L1


なお、EEPMOV.B命令ではNMI割り込みを含めてすべての割り込みを受け付けません。

2.2.29(1) EXTS(W)

符号拡張 EXST (EXTend as Signed) オペレーション コンディションコード (< ビット7 > of Rd) (< ビット15~8 > of Rd) I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、それ アセンブラフォーマット 以外のときは0にクリアされます。 EXTS.W Rd Z: 実行結果が0(ゼロ)のとき1にセットさ れ、それ以外のときは0にクリアされます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 オペランドサイズ ワード

説明

16ビットレジスタRdの下位8ビットの符号を上位方向にコピーし、ワードサイズに符号拡張し ます(Rdのビット7をビット15~8にコピーします)。



使用可能な汎用レジスタ $Rd : R0 \sim R7, E0 \sim E7$

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット							
モ−ド	ニック	形式	第1 <i>/</i>	バイト	第2/	バイト	第3バイト	第4バイト	数	
レジスタ直接	EXTS.W	Rd	1 7		D	rd			2	


2.2.29(2) EXTS(L)

符号拡張 EXTS (EXTend as Signed) オペレーション コンディションコード (< ビット15 > of ERd) I UIH U N Z V C (<ビット31~16 > of ERd) H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、それ アセンブラフォーマット 以外のときは0にクリアされます。 EXTS.L ERd Z: 実行結果が0(ゼロ)のとき1にセットさ れ、それ以外のときは0にクリアされま す。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 オペランドサイズ

説明

ロングワード

32ビットレジスタERdの下位16ビットの符号ビットを上位方向にコピーし、ロングワードサイズに符号拡張します(ERdのビット15をビット31~16にコピーします)。



使用可能な汎用レジスタ ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット								
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数				
レジスタ直接	EXTS.L	ERd	1 7	F 0 erd			2				

2.2.30(1) EXTU(W)

ゼロ拡張 EXTU (EXTend as Unsigned) オペレーション コンディションコード 0 (<ビット15~8 > of Rd) I UIH U N Z V C H: 実行前の値が保持されます。 N: 常に0にクリアされます。 アセンブラフォーマット Z: 実行結果が0(ゼロ)のとき1にセットさ EXTU.W Rd れ、それ以外のときは0にクリアされます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 オペランドサイズ ワード

説明

16ビットレジスタRdの下位8ビットワードサイズにゼロ拡張します。Rdの上位8ビット(ビット 15~8)に0(ゼロ)が入ります。



使用可能な汎用レジスタ Rd : R0~R7、E0~E7

オペランド形式と実行ステート数


アドレッシング	ニーモ	オペランド	インストラクションフォーマット							
モ−ド	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数	
レジスタ直接	EXTU.W	Rd	1 7		5	rd			2	

2.2.30(2) EXTU(L)

ゼロ拡張 EXTU (EXTend as Unsigned) オペレーション コンディションコード 0 (<ビット31~16 > of ERd) I UIH U N Z V C H: 実行前の値が保持されます。 N: 常に0にクリアされます。 アセンブラフォーマット Z: 実行結果が0(ゼロ)のとき1にセットさ EXTU.L ERd れ、それ以外のときは0にクリアされます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 オペランドサイズ ロングワード

説明

32ビットレジスタERdの下位16ビット(汎用レジスタRd)をゼロ拡張してロングワードサイズにします。ERdの上位16ビット(ビット31~16)に0(ゼロ)が入ります。



使用可能な汎用レジスタ ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット								
モード	ニック	形式	第1バイト		第2バイト		第3バイト	第4バイト	数			
レジスタ直接	EXTU.L	ERd	1 7		7	0 erd			2			

2.2.31(1) INC(B)

INC (INCrement)		インクリメント
オペレーション Rd+1 Rd	コンディションコ I UI H H: 実行前の値が	U N Z V C - ‡ ‡ + -
アセンブラフォーマット INC.B Rd	以外のときは Z: 実行結果が0 れ、それ以外 V: オーバフロー れ、それ以外	他のとき1にセットされ、それはにクリアされます。 (ゼロ)のとき1にセットさいのときは0にクリアされます。 が発生したとき1にセットさいのときは0にクリアされます。
オペランドサイズ バイト	一 C: 実行前の値が	^休持されより。

説明

8ビットレジスタRdの内容(デスティネーションオペランド)に1を加算し、結果を8ビットレジスタRdに格納します。

使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数				
レジスタ直接	INC.B	Rd	0 A	0 rd			2				

注意事項

オーバフローはH'7F+1 H'80のとき発生します。

2.2.31(2) INC(W)

インクリメント INC (INCrement) オペレーション コンディションコード Rd+1 Rd I UIH U N Z V C Rd+2 Rd <u>-|-|-|+|+|+|-</u> H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、それ アセンブラフォーマット 以外のときは0にクリアされます。 INC.W #1, Rd Z: 実行結果が0(ゼロ)のとき1にセットさ INC.W #2, Rd れ、それ以外のときは0にクリアされます。 V: オーバフローが発生したとき1にセットさ れ、それ以外のときは0にクリアされます。 C: 実行前の値が保持されます。 オペランドサイズ ワード

説明

16ビットレジスタRdの内容(デスティネーションオペランド)に1または2を加算し、結果を16ビットレジスタRdに格納します。

使用可能な汎用レジスタ Rd : R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット						
モード	ニック	形式	第1バイト 第2バイ		バイト	第3バイト	第4バイト	数		
レジスタ直接	INC.W	#1,Rd	0	В	5	rd			2	
レジスタ直接	INC.W	#2,Rd	0	В	D	rd			2	

注意事項

オーバフローはH'7FFF+1 H'8000,H'7FFF+2 H'8001,H'7FFE+2 H'8000のとき発生します。

2.2.31(3) INC(L)

インクリメント INC (INCrement) オペレーション コンディションコード ERd+1 ERd I UIH U N Z V C ERd+2 ERd <u>-|-|-|+|+|+|-</u> H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、それ アセンブラフォーマット 以外のときは0にクリアされます。 INC.L #1, ERd Z: 実行結果が0(ゼロ)のとき1にセットさ INC.L #2, ERd れ、それ以外のときは0にクリアされます。 V: オーバフローが発生したとき1にセットさ れ、それ以外のときは0にクリアされます。 C: 実行前の値が保持されます。 オペランドサイズ ロングワード

説明

32ビットレジスタERdの内容(デスティネーションオペランド)に1または2を加算し、結果を32ビットレジスタERdに格納します。

使用可能な汎用レジスタ

ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット								
モード	ニック	形式	第1バ	イト	第2	パイト	第3バイト	第4バイト	数数			
レジスタ直接	INC.L	#1,ERd	0	В	7	0 erd			2			
レジスタ直接	INC.L	#2,ERd	0	В	F	0 erd			2			

注意事項

オーバフローはH'7FFFFFFF+1 H'80000000,H'7FFFFFFF+2 H'800000001,H'7FFFFFFE+2 H'8000000の とき発生します。

2.2.32 JMP

説明

指定された実効アドレスに無条件分岐します。

使用可能な汎用レジスタ ERn: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット								
モード	ニック	形式	第1 <i>/</i>	バイト	第2バイト		第3バイト	第4バイト	ノー アドバ マル ンスト			
レジスタ間接	JMP	@ERn	5	9	0 ern	0			4			
絶対アドレス	JMP	@aa:24	5	Α			abs		6			
メモリ間接	JMP	@@aa:8	5	В	abs				8 10			

注意事項

ノーマルモードとアドバンストモードでは、分岐アドレスの構造および実行ステート数が異なりますので注意してください。

分岐先アドレスは、必ず偶数になるようにしてください。

2.2.33 JSR

JSR (Jump to SubRoutine)

サブルーチンジャンプ

オペレーション PC @-SP 実効アドレス PC

I UIH U N Z V C _|_|_|_ H: 実行前の値が保持されます。

コンディションコード

アセンブラフォーマット

JSR <EA>

N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。 C: 実行前の値が保持されます。

オペランドサイズ

説明

PCの内容をリスタートアドレスとしてスタックに退避し、指定された実効アドレスに分岐し ます。退避されるPC値は本命令の直後の命令の先頭アドレスになります。

使用可能な汎用レジスタ


ERn : ER0~ER7


オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1/	バイト	第2バイト	第3バイト	第4バイト	ノーマル	アドバンスト		
レジスタ間接	JSR	@ERn	5	D	0 ern 0			6	8		
絶対アドレス	JSR	@aa:24	5	E		abs		8	10		
メモリ間接	JSR	@@aa:8	5	F	abs			8	12		

注意事項

ノーマルモードとアドバンストモードでは、スタックおよび分岐アドレスの構想が異なります ので注意してください。ノーマルモードのとき退避されるPCの内容は、下位16ビットのみです。 分岐先アドレスは、必ず偶数になるようにしてください。





2.2.34(1) LDC(B)

オペレーション (EAs) CCR	コンディションコード
	I UI H U N Z V C
アセンブラフォーマット LDC.B <eas>, CCR</eas>	 I: ソースオペランドの対応するビットの値が格納されます。 H: ソースオペランドの対応するビットの値が格納されます。 N: ソースオペランドの対応するビットの値が格納されます。 Z: ソースオペランドの対応するビットの値
パイト	が格納されます。 V: ソースオペランドの対応するビットの値が格納されます。 C: ソースオペランドの対応するビットの値が格納されます。

説明

ソースオペランドをCCRに転送します。

なお、本命令の実行終了時点では、NMIを含めてすべての割り込みは受け付けられません。

使用可能な汎用レジスタ

Rs: R0L \sim R7L、R0H \sim R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インストラクションフォーマット				
モード	ニック	形式	第1バイト		第2バイト		第3バイト	第4バイト	数
イミディエイト	LDC.B	#xx:8,CCR	0	7	IIV	IM			2
レジスタ直接	LDC.B	Rs,CCR	0	3	0	rs			2

2.2.34(2) LDC(W)

LDC (LoaD to Control register)	CCR転送
オペレーション (EAs) CCR	コンディションコード I UI H U N Z V C
アセンブラフォーマット LDC.W <eas>, CCR</eas>	 1: ソースオペランドの対応するビットの値が格納されます。 H: ソースオペランドの対応するビットの値が格納されます。 N: ソースオペランドの対応するビットの値が格納されます。 Z: ソースオペランドの対応するビットの値が格納されます。
オペランドサイズ ワード	V: ソースオペランドの対応するビットの値が格納されます。C: ソースオペランドの対応するビットの値が格納されます。
ソースオペランドをCCRに転送します。CCれ、偶数アドレスの内容がCCRに格納されま本命令の実行終了時点では、NMIを含めてす	• •
使用可能な汎用レジスタ ERs:ER0~ER7	

2

10

CCR転送

アドレッシング	ニーモ	オペランド								イン	ストラクショ	ョンフォーマ	ット				実行 ステート 数
モード	ニック	形式	第1/	バイト	第2/	バイト	第3/	バイト	第4/	バイト	第5バイト	第6バイト	第7バイト	第8バイト	第9バイト	第10バイト	ステー! 数
レジスタ間接	LDC.W	@ERs,CCR	0	1	4	0	6	9	0 ers	0							6
ディスプレー スメント付	LDC.W	@(d:16,ERs),CCR	0	1	4	0	6	F	0 ers	0	di	sp					8
	LDC.W	@(d:24,ERs),CCR	0	1	4	0	7	8	0 ers	0	6 B	2 0	0 0		disp		12
ポストイン クリメント レジスタ間接	LDC.W	@ERs+,CCR	0	1	4	0	6	D	0 ers	0							8
絶対アドレス	LDC.W	@aa:16,CCR	0	1	4	0	6	В	0	0	al	os					8
ミンコノーレス											1						1

abs

注意事項

LDC (LoaD to Control register)

オペランド形式と実行ステート数

LDC.W @aa:24,CCR

0

0 6 В 2 0 0 0

2.2.35(1) MOV(B)

MOV (MOVe data)	転送
オペレーション Rs Rd	コンディションコード I UI H U N Z V C
アセンブラフォーマット MOV.B Rs, Rd	N: 転送データが負のとき1にセットされ、 それ以外のときは0にクリアされます。 Z: 転送データが0(ゼロ)のとき1にセットされ、それ以外のときは0にクリアされます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。
オペランドサイズ バイト	
説明	1

8ビットレジスタRsの内容を8ビットレジスタRdへ転送します。このとき転送するデータを 検査し、その結果をCCRに反映します。

使用可能な汎用レジスタ

 $Rd: R0L \sim R7L, R0H \sim R7H$ Rs: R0L~R7L, R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット						
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数	
レジスタ直接	MOV.B	Rs,Rd	0	С	rs	rd			2	

2.2.35(2) MOV(W)

MOV (MOVe data)	転送
オペレーション Rs Rd アセンブラフォーマット MOV.W Rs, Rd オペランドサイズ ワード	コンディションコード
説明	

16ビットレジスタRsの内容を16ビットレジスタRdへ転送します。このとき転送するデータを検査し、その結果をCCRに反映します。

使用可能な汎用レジスタ Rd:R0~R7、E0~E7 Rs:R0~R7、E0~E7

オペランド形式と実行ステート数

アト	ドレッシング	ニーモ	オペランド		インストラクションフォーマット						
	モード	ニック	形式	第1.	バイト	第2.	バイト	第3バイト	第4バイト	数数	
レ	ジスタ直接	MOV.W	Rs,Rd	0	D	rs	rd			2	

2.2.35(3) MOV(L)

MOV (MOVe data)	転送
オペレーション ERs ERd	コンディションコード
アセンブラフォーマット MOV.L ERs, ERd	N: 転送データが負のとき 1 にセットされ、 それ以外のときは 0 にクリアされます。 Z: 転送データが 0 (ゼロ)のとき 1 にセットされ、それ以外のときは 0 にクリアされます。 オます。 V: 常に 0 にクリアされます。 C: 実行前の値が保持されます。
オペランドサイズ ロングワード	
説明	

32ビットレジスタERsの内容を32ビットレジスタERdへ転送します。このとき転送するデータを 検査し、その結果をCCRに反映します。

使用可能な汎用レジスタ

ERd: ER0~ER7 ERs: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット						
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数		
レジスタ直接	MOV.L	ERs,ERd	0 F	1 ers 0 erd			2		

2.2.35(4) MOV(B)

MOV (MOVe data)		転送
オペレーション (EAs) Rd	- - - H: 実行前の値か	U N Z V C ‡ ‡ 0 が保持されます。
アセンブラフォーマット MOV.B <eas>, Rd</eas>	それ以外のと Z: 転送データか	
オペランドサイズ バイト		
説明	1	

ソースオペランドの内容を8ビットレジスタRdに転送します。このとき、転送するデータを検査し、その結果をCCRに反映します。

使用可能な汎用レジスタ Rd:R0L~R7L、R0H~R7H

Rs: ER0~ER7

2.2.35(4)

MOV(B)

オペランド形式と実行ステート数

アドレッシング	=- ε	オペランド						イン	ストラ	クショ	ョンフォ	-マ	ット			実行 ステート
モード	ニック	形式	第1/	バイト	第2/	バイト	第3/	バイト	第4/	バイト	第5バ	イト	第6バイト	第7バイト	第8バイト	数
イミディエイト	MOV.B	#xx:8,Rd	F	rd	IN	IMM										2
レジスタ間接	MOV.B	@ERs,Rd	6	8	0 ers	rd										4
ディスプレー スメント付	MOV.B	@(d:16,ERs),Rd	6	Е	0 ers	rd		di	sp							6
レジスタ間接	MOV.B	@(d:24,ERs),Rd	7	8	0 ers	0	6	Α	2	rd	0	0		disp		10
ポストイン クリメント レジスタ間接	MOV.B	@ERs+,Rd	6	С	0 ers	rd										6
	MOV.B	@aa:8,Rd	2	rd	a	bs										4
絶対アドレス	MOV.B	@aa:16,Rd	6	Α	0	rd		al	os							6
	MOV.B	@aa:24,Rd	6	Α	2	rd	0	0			ab	S				8

注意事項

「MOV.B @ER7+Rd」は、SP(ER7)の内容が奇数値となるため使用しないでください。詳細は「3.3.2 例外処理の動作」またはハードウェアマニュアルを参照してください。

@aa:8のアクセス範囲については、各製品のハードウェアマニュアルを参照してください。

2.2.35(5) MOV(W)

MOV (MOVe data)		転送
オペレーション (EAs) Rd		ード U N Z V C - ; ; 0 - が保持されます。
アセンブラフォーマット MOV.W <eas>, Rd オペランドサイズ ワード</eas>	それ以外のと Z: 転送データか され、それり ます。 V: 常に0にクリ	「負のとき1にセットされ、 こきは0にクリアされます。 「O (ゼロ)のとき1にセット 人外のときは0にクリアされ アされます。 「保持されます。
説明 ソースオペランドの内容を16ビットレジス し、その結果をCCRに反映します。	タRdへ転送します。こ	のとき転送するデータを検査

使用可能な汎用レジスタ Rd:R0~R7、E0~E7

ERs: ER0~ER7

2.2.35(5)

MOV(W)

オペランド形式と実行ステート数

アドレッシング	= - ŧ	オペランド		インストラクションフォーマット											
モード	ニック	形式	第1 <i>J</i>	バイト	第2/	バイト	第3/	バイト	第4バイト	第5バイト	第6バイト	第7バイト	第8バイト	実行 ステート 数	
イミディエイト	MOV.W	#xx:16,Rd	7	9	0	rd	IMM							4	
レジスタ間接	MOV.W	@ERs,Rd	6	9	0 ers	rd								4	
ディスプレー スメント付	MOV.W	@(d:16,ERs),Rd	6	F	0 ers	rd		dis	sp					6	
	MOV.W	@(d:24,ERs),Rd	7	8	0 ers	0	6	В	2 rd	0 0		disp		10	
ポストイン クリメント レジスタ間接	MOV.W	@ERs+,Rd	6	D	0 ers	rd								6	
絶対アドレス	MOV.W	@aa:16,Rd	6	В	0	rd	abs						6		
	MOV.W	@aa:24,Rd	6	В	2	rd	0 0			abs					

- 1. アドレス < EAs > は必ず偶数になるようにしてください。
- 2.「MOV.W @R7+,Rd」の機械語はPOP.W Rdと同一です。


2.2.35(6) MOV(L)

MOV (MOVe data)		転送
オペレーション (EAs) ERd	コンディションコ I UI H 	U N Z V C - ‡ ‡ 0 -
アセンブラフォーマット MOV.L <eas>, ERd</eas>	それ以外のと Z: 転送データか	が負のとき1にセットされ、 ささは0にクリアされます。 が0(ゼロ)のとき1にセット 以外のときは0にクリアされ アされます。
オペランドサイズ ロングワード	C: 実行前の値か	が保持されます。

説明

ソースオペランドの内容を32ビットレジスタERdへ転送します。このとき転送するデータを検査し、その結果をCCRに反映します。

実効アドレスが示す先頭の1ワードのメモリの内容が拡張レジスタEdに格納され、次の1ワードのメモリの内容が汎用レジスタRdに格納されます。



使用可能な汎用レジスタ

ERd: ER0~ER7 ERs: ER0~ER7

2.2.35(6)

MOV(L)

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド							1	インス	ストラ	クショ	ョンフォーマ	ット				実行 ステート
モード	ニック	形式	第1/	バイト	第2/	バイト	第3/	バイト	第4バイ	´ ト !	第5/	バイト	第6バイト	第7バイト	第8バイト	第9バイト	第10バイト	数
イミディエイト	MOV.L	#xx:32,Rd	7	Α	0	0 erd				IMM								6
レジスタ間接	MOV.L	@ERs,ERd	0	1	0	0	6	9	0 ers 0 e	erd								8
ディスプレー スメント付	MOV.L	@(d:16,ERs),ERd	0	1	0	0	6	F	0 ers 0 e	erd		dis	sp					10
レジスタ間接	MOV.L	@(d:24,ERs),ERd	0	1	0	0	7	8	0 ers (0	6	В	2 0 erd	0 0		disp		14
ポストイン クリメント レジスタ間接	MOV.L	@ERs+,ERd	0	1	0	0	6	D	0 ers 0 e	erd				•				10
絶対アドレス	MOV.L	@aa:16,ERd	0	1	0	0	6	В	0 0 €	erd		al	os					10
WCV]) I DV	MOV.L	@aa:24,ERd	0	1	0	0	6	В	2 0€	erd	0	0		abs				12

- 1. アドレス < EAs > は必ず偶数になるようにしてください。
- 2.「MOV.L @ER7+,ERd」の機械語はPOP.L ERdと同一です。

2.2.35(7) MOV(B)

MOV (MOVe data)	転送
オペレーション Rs (EAd)	コンディションコード I UI H U N Z V C
アセンブラフォーマット MOV.B Rs, <ead></ead>	N: 転送データが負のとき1にセットされ、 それ以外のときは0にクリアされます。 Z: 転送データが0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされ ます。 V: 常に0にクリアされます。
オペランドサイズ バイト	C: 実行前の値が保持されます。
説明	

8ビットレジスタRsの内容(ソースオペランド)をデスティネーションのロケーションに転送 します。このとき、転送するデータを検査し、その結果をCCRに反映します。

使用可能な汎用レジスタ

 $\mathsf{Rs} \;\; : \; \mathsf{R0L} \, {\scriptstyle \sim} \, \mathsf{R7L} , \;\; \mathsf{R0H} \, {\scriptstyle \sim} \, \mathsf{R7H}$

ERs: ER0~ER7

2.2.35(7)

MOV(B)

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド						イン	ストラクショ	ョンフォーマ	ット			実行 ステート
モード	ニック	形式	第1/	第1バイト		バイト	第3バ	イト	第4バイト	第5バイト	第6バイト	第7バイト	第8バイト	数
レジスタ間接	MOV.B	Rs,@ERd	6	8	1 erd	rs								4
ディスプレー スメント付	MOV.B	Rs,@(d:16,ERd)	6	Е	1 erd	rs		dis	sp					6
レジスタ間接	MOV.B	Rs,@(d:24,ERd)	7	8	0 erd	0	6	Α	A rs	0 0		disp		10
プリ デクリメント レジスタ間接	MOV.B	Rs,@-ERd	6	С	1 erd	rs								6
	MOV.B	Rs,@aa:8	3	rs	а	bs								4
絶対アドレス	MOV.B	Rs,@aa:16	6	Α	8	rs		al	os					6
	MOV.B	Rs,@aa:24	6	Α	Α	rs	0	0		abs				8

- 1.「MOV.B Rs,@-ER7」は、SP(ER7)の内容が奇数値となるため使用しないでください。詳細は「3.3.2 例外処理の動作」またはハードウェアマニュアルを参照してください。
- 2. MOV.B RnL,@-ERnまたはMOV,B RnH,@-ERnを実行すると(実行前のERnの内容-1)の下位RnLまたは上位RnHが転送されます。

2.2.35(8) MOV(W)

MOV (MOVe data)		転送
オペレーション Rs (EAd)	コンディションコ I UI H	- F U N Z V C - ‡ ‡ 0 -
アセンブラフォーマット MOV.W Rs, < EAd >	N: 転送データか それ以外のと Z: 転送データか	「保持されます。 「負のとき1にセットされ、 こきは0にクリアされます。 「0 (ゼロ)のとき1にセット 、いのときは0にクリアされ アされます。
オペランドサイズ ワード	C: 実行前の値か	が保持されます。
説明 16ビットレジスタRsの内容(ソースオペラ します。このとき転送するデータを検査し、		

使用可能な汎用レジスタ Rs : R0~R7、E0~E7 ERd: ER0~ER7

2

2.2.35(8)

転送

MOV (MOVe data)

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット											
モード	ニック	形式	第1/	第1バイト		バイト	第3バイト	第4バイト	第5バイト	第6バイト	第7バイト	第8バイト	実行 ステート 数		
レジスタ間接	MOV.W	Rs,@ERd	6	9	1 erd rs								4		
ディスプレー スメント付	MOV.W	Rs,@(d:16,ERd)	6	F	1 erd	rs	di	sp					6		
	MOV.W	Rs,@(d:24,ERd)	7	8 0 erd 0 6 B A rs 0 0 disp			10								
ポストイン クリメント レジスタ間接	MOV.W	Rs,@-ERd	6	D	1 erd	rs	•	·	·				6		
絶対アドレス	MOV.W	Rs,@aa:16	6	В	8	rs	al	os					6		
	MOV.W	Rs,@aa:24	6	B A rs		0 0		abs				8			

- 1. アドレス < EAd > は必ず偶数になるようにしてください。
- 2.「MOV.W Rs,@ ER7」の機械語はPUSH.W Rsと同一です。
- 3. MOV.W Rn,@ ERnを実行すると(実行前のERnの内容 2)が転送されます。


2.2.35(9) MOV(L)

MOV (MOVe data)	転送
オペレーション ERs (EAd)	コンディションコード I UI H U N Z V C
アセンブラフォーマット MOV.L ERs, < EAd >	N: 転送データが負のとき1にセットされ、 それ以外のときは0にクリアされます。 Z: 転送データが0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされ ます。 V: 常に0にクリアされます。
オペランドサイズ ロングワード	C: 実行前の値が保持されます。

説明

32ビットレジスタERsの内容(ソースオペランド)をデスティネーションのロケーションに転送します。このとき、転送するデータを検査し、その結果をCCRに反映します。

実効アドレスが示す先頭の1ワードに拡張レジスタの内容が、次の1ワードに汎用レジスタRdの内容が格納されます。



使用可能な汎用レジスタ

ERs: ER0~ER7 ERd: ER0~ER7

2.2.35(9)

MOV(L)

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド									イン	′ストラクショ	ョンフォーマ	ット				実行 ステート
モード	ニック	形式	第1/	バイト	第2/	バイト	第3/	第3バイト		第4バイト		第5バイト	第6バイト	第7バイト	第8バイト	第9バイト	第10バイト	数
レジスタ間接	MOV.L	ERs,@ERd	0	1	0	0	6	9	1 er	0 b	ers							8
ディスプレー スメント付	MOV.L	ERs,@(d:16,ERd)	0	1	0	0	6	F	1 er	d 0	ers	di	sp					10
レジスタ間接	MOV.L	ERs,@(d:24,ERd)	0	1	0	0	7	8	1 er	b	0	6 B	A 0 ers	0 0		disp		14
プリ デクリメント レジスタ間接	MOV.L	ERs,@-ERd	0	1	0	0	6	D	1 er	d 0	ers							10
絶対アドレス		ERs,@aa:16	0	1	0	0	6	В	8	0	ers	al	bs					10
		ERs,@aa:24	0	1	0	0	6	В	А	0	ers	0 0		abs				12

- 1. アドレス < EAd > は必ず偶数になるようにしてください。
- 2. 「MOV.L ERs,@ ER7」の機械語はPUSH.L ERsと同一です。
- 3. MOV.L ERn,@-ERnを実行すると(実行前のERnの内容-4)が転送されます。

2.2.36 MOVFPE

MOVFPE (MOVe From Peripheral with E clock) オペレーション コンディションコード

E同期データ転送

オペレーション (EAs) Rd E同期

I UI H U N Z V C

アセンブラフォーマット MOVFPE @aa:16,Rd H: 実行前の値が保持されます。

N: 転送データが負のとき1にセットされ、それ以外のときは0にクリアされます。

Z: 転送データが0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされま

V: 常に0にクリアされます。 C: 実行前の値が保持されます。

オペランドサイズ バイト

説明

16ビット絶対アドレスで指定されるメモリの内容を、Eクロックに同期したタイミングで汎用レジスタRdに転送します。このとき転送するデータを検査し、結果をCCRに反映します。

【注】Eクロック出力端子を備えていない製品およびシングルチップモードでは、本命令を使用しないでください。

使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット						実行
モ−ド	ニック	形式	第1バイト		第2バイト		第3バイト	第4バイト	数
絶対アドレス	MOVFPE	@aa:16,Rd	6	6 A 4 rd abs		s	*		

- 1. 本命令では、上記以外のアドレッシングモードおよびワードサイズ / ロングワードサイズの データは扱えません。
- 2. 本命令のデータ転送には、9~16ステートを必要とします。ただし、一定ではありません。 詳細は、当該LSIのハードウェアマニュアルを参照してください。

2.2.37 MOVTPE

E同期データ転送 MOVTPE (MOVe To Peripheral with E clock) オペレーション コンディションコード Rs (EAd) I UIH U N Z V C E同期 H: 実行前の値が保持されます。 N: 転送データが負のとき1にセットされ、そ アセンブラフォーマット れ以外のときは0にクリアされます。 MOVTPE Rs,@aa: 16 Z: 転送データが0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされま V: 常に0にクリアされます。 C: 実行前の値が保持されます。 オペランドサイズ バイト

説明

汎用レジスタRsの内容(ソースオペランド)を、Eクロックに同期したタイミングで、16ビット絶対アドレスで指定されるデスティネーションのロケーションに転送します。このとき転送するデータを検査し、結果をCCRに反映します。

【注】Eクロック出力端子を備えていない製品およびシングルチップモードでは、本命令を使用しないでください。

使用可能な汎用レジスタ

Rs: R0L~R7L, R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1バイト 第2バイト 第3バイト 第4バイト				数		
絶対アドレス	MOVTPE	Rs,@aa:16	6 A C rs abs		os	*			

- 1. 本命令では、上記以外のアドレッシングモードおよびワードサイズ / ロングワードサイズの データは扱えません。
- 2. 本命令のデータ転送には、9~16ステートを必要とします。ただし、一定ではありません。 詳細は、当該LSIのハードウェアマニュアルを参照してください。

2.2.38(1) MULXS(B)

MULXS (MULtiply eXtend as Signed) 符号付き乗算 オペレーション コンディションコード Rd×Rs Rd I UIH U N Z V C <u>-|-|-|+|+|-|-</u> H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、それ アセンブラフォーマット 以外のときは0にクリアされます。 MULXS.B Rs, Rd Z: 実行結果が0(ゼロ)のとき1にセットさ れ、それ以外のときは0にクリアされます。 V: 実行前の値が保持されます。 C: 実行前の値が保持されます。 オペランドサイズ バイト 16ビットレジスタRdの内容の下位8ビット(デスティネーションオペランド)を8ビットレジス タRsの内容(ソースオペランド)で符号付き乗算し、結果を16ビットレジスタRdに格納します。 Rdを汎用レジスタRとしたとき、RsはRdHまたはRdLを指定することも可能です。 演算は、8ビット×8ビット 16ビットで行われます。



使用可能な汎用レジスタ Rd:R0~R7、E0~E7 Rd:R0L~R7L、R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット						実行	
モード	ニック	形式	第1/	バイト	第2/	バイト	第3/	バイト	第4/	バイト	数数
レジスタ直接	MULXS.B	Rs,Rd	0	1	С	0	5	0	rs	rd	16

2.2.38(2) MULXS(W)

MULXS (MULtiply eXtend as Signed) 符号付き乗算 オペレーション コンディションコード ERd×Rs ERd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、それ アセンブラフォーマット 以外のときは0にクリアされます。 MULXS.W Rs, ERd Z: 実行結果が0(ゼロ)のとき1にセットさ れ、それ以外のときは0にクリアされます。 V: 実行前の値が保持されます。 C: 実行前の値が保持されます。 オペランドサイズ ワード

32ビットレジスタERdの内容の下位16ビット(デスティネーションオペランド)と16ビットレジスタRsの内容(ソースオペランド)も符号付き乗算し、結果を32ビットレジスタERdに格納します。

RsはEdまたはRdを指定することも可能です。

演算は、16ビット×16ビット 32ビットで行われます。



使用可能な汎用レジスタ

ERd: ER0~ER7

Rs : $R0 \sim R7$, $E0 \sim E7$

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット						実行	
モード	ニック	形式	第1/	イト	第2/	バイト	第3/	バイト	第	4バイト	数数
レジスタ直接	MULXS.W	Rs,ERd	0	1	С	0	5	2	rs	0 erd	24

2.2.39(1) MULXU(B)

MULXU (MULtiply eXtend as Unsigne	d)	乗算
オペレーション	コンディションコ	- F
Rd×Rs Rd	I UI H	UNZVC
	 H: 実行前の値か	「保持されます。
アセンブラフォーマット		「保持されます。
MULXU.B Rs, Rd		「保持されます。 「保持されます
		「保持されます。 「保持されます。
	X1311305 1E/3	PK3 3 C 1 0 0 C 7 8
オペランドサイズ		
バイト		
説明		
16ビットレジスタRdの内容の下位8ビット	(デスティネーションス)	オペランド)と8ビットレジス
タRsの内容(ソースオペランド)を符号なし		
Rdを汎用レジスタRとしたとき、RsはRdHま		とも可能です。
演算は、8ビット×8ビット 16ビットで行	われまり。	
Rd	Rs I	Rd
Don't care 被乗数 ×	乗数	積
8ビット 8	ビット 161	ビット
使用可能な汎用レジスタ		
Rd: R0~R7、E0~E7 Rd: R0L~R7L、R0H~R7H		
102 102 1011 1011		
オペランド形式と実行ステート数		
アドレッシング ニーモ オペランド	インストラクションフォ-	-マット 宝行
アドレッシング ニーモ オペランド モード ニック 形式 第1バイト	第2バイト 第3バ	ステート
レジスタ直接 MULXU.B Rs,Rd 5 0	rs rd	14
	1 : 1	
注意事項		

2.2.39(2) MULXU(W)

MULXU (MULtiply eX	tend as Unsigne	d)	乗算			
オペレーション ERd×Rs ERd		I UI H	コンディションコード I UIH UNZVC 			
アセンブラフォーマット MULXU.W Rs, ERd		N: 実行前の値 Z: 実行前の値 V: 実行前の値	が保持されます。 が保持されます。 が保持されます。 が保持されます。			
オペランドサイズ ワード						
	スオペランド)を符号 ることも可能です。 6ビット 32ビットで Rd 被乗数 ×	なし乗算し、結果を3. で行われます。 Rs 乗数	ョンオペランド)と16ビットレ 2ビットレジスタERdに格納し ERd 積 2ビット			
使用可能な汎用レジスタ ERd:ER0~ER7 Rs:R0~R7、E0~E7						
オペランド形式と実行ス	テート数					
アドレッシング ニーモ オ・ モード ニック	ペランド 形式 第1バイト	インストラクションフォ 第2バイト 第3.	・ーマット ガイト 第4バイト 数			
レジスタ直接 MULXU.W R	2,517 7 1	rs 0 erd	22			
注意事項						

2.2.40(1) NEG(B)

NEG(NEGate)	2進符号反転
オペレーション 0 - Rd Rd	コンディションコード I UI H U N Z V C
アセンブラフォーマット NEG.B Rd	H: ビット3にボローが発生したとき1にセットされ、それ以外のときは0にクリアされます。 N: 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセットされ、それ以外のときは0にクリアされます。
オペランドサイズ バイト	N: オーバフローが発生したとき1にセットされ、それ以外のときは0にクリアされます。C: ビット7にボローが発生したとき1にセットされ、それ以外のときは0にクリアされます。
≜B DB	

説明

8ビットレジスタRdの内容(デスティネーションオペランド)の2の補数をとり(H'00から減算し)、結果を8ビットレジスタRdに格納します。ただし、実行前のRdの内容がH'80の場合の結果はH'80となります。

使用可能な汎用レジスタ

 $Rd: R0L \sim R7L, R0H \sim R7H$

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット				
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数
レジスタ直接	NEG.B	Rd	1 7	8 rd			2

注意事項

オーバフローは、実行前のRdの内容がH'80のとき発生します。

2.2.40(2) NEG(W)

NEG(NEGate)	2進符号反転
オペレーション 0 - Rd Rd	コンディションコード I UI H U N Z V C
アセンブラフォーマット NEG.W Rd	H: ビット11にボローが発生したとき1にセットされ、それ以外のときは0にクリアされます。 N: 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセットされ、それ以外のときは0にクリアされます。
オペランドサイズ ワード	 V: オーバフローが発生したとき1にセットされ、それ以外のときは0にクリアされます。 C: ビット15にボローが発生したとき1にセットされ、それ以外のときは0にクリアされます。
≐当日	

説明

16ビットレジスタRdの内容(デスティネーションオペランド)の2の補数をとり(H'0000から減算し)、結果を16ビットレジスタRdに格納します。ただし、実行前のRdの内容がH'8000の場合の結果はH'8000となります。

使用可能な汎用レジスタ Rd:R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1 <i>/</i>	バイト	第2/	バイト	第3バイト	第4バイト	数数
レジスタ直接	NEG.W	Rd	1	7	9	rd			2

注意事項

オーバフローは、実行前のRdの内容がH'8000のとき発生します。

2.2.40(3) NEG(L)

NEG(NEGate)		2進符号反転
オペレーション 0 - ERd ERd	コンディションコ I UI H 	−
アセンブラフォーマット NEG.L ERd	ットされ、そ されます。 N: 実行結果が負 れ以外のとき Z: 実行結果が0 され、それり	ボローが発生したとき1にセ それ以外のときは0にクリア 動のとき1にセットされ、そ きは0にクリアされます。 (ゼロ)のとき1にセット 以外のときは0にクリアさ
オペランドサイズ ロングワード	され、それり ます。 C: ビット31に7	- が発生したとき1にセット 以外のときは0にクリアされ ボローが発生したとき1にセ それ以外のときは0にクリア
±X □F		

説明

32ビットレジスタERdの内容(デスティネーションオペランド)の2の補数をとり(H'00000000 から減算し)、結果を32ビットレジスタERdに格納します。ただし、実行前のERdの内容がH'8000000の場合の結果はH'80000000となります。

使用可能な汎用レジスタ

ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット				
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数	
レジスタ直接	NEG.L	ERd	1 7	B 0 erd			2	

注意事項

オーバフローは、実行前のERdの内容がH'80000000のとき発生します。

2.2.41 NOP

無操作 NOP(No OPeration) オペレーション コンディションコード PC+2 PC I UIH U N Z V C_|_|_|_ H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 アセンブラフォーマット Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。 NOP C: 実行前の値が保持されます。 オペランドサイズ

説明

PCのインクリメントのみを行い、次の命令に実行が移ります。CPUの内部状態には影響を与え ません。

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット					
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数	
-	NOP		0 0	0 0			2	

2.2.42(1) NOT(B)

NOT(NOT = logical complement)	論理反転
オペレーション ~Rd Rd	コンディションコード
アセンブラフォーマット NOT.B Rd	N: 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセットされ、それ以外のときは0にクリアされます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。
オペランドサイズ バイト	
説明	-

8ビットレジスタRdの内容(デスティネーションオペランド)の1の補数をとり、結果を8ビットレジスタRdに格納します。

使用可能な汎用レジスタ Rd:R0L~R7L、R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1ハ	イト	第2/	バイト	第3バイト	第4バイト	数
レジスタ直接	NOT.B	Rd	1	7	0	rd			2

2.2.42(2) NOT(W)

NOT(NOT = logical complement)	論理反転
オペレーション ~Rd Rd	コンディションコード I UI H U N Z V C
アセンブラフォーマット NOT.W Rd	 N: 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセットされ、それ以外のときは0にクリアされます。 ∀: 常に0にクリアされます。 C: 実行前の値が保持されます。
オペランドサイズ ワード	
説明	ı

16ビットレジスタRdの内容(デスティネーションオペランド)の1の補数をとり、結果を16ビットレジスタRdに格納します。

使用可能な汎用レジスタ Rd:R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1 <i>/</i>	バイト	第2/	バイト	第3バイト	第4バイト	数数
レジスタ直接	NOT.W	Rd	1	7	1	rd			2

2.2.42(3) NOT(L)

NOT(NOT = logical complement)		論理反転
オペレーション ~ERd ERd	- - - H: 実行前の値か	U N Z V C ‡ ‡ 0 「保持されます。
アセンブラフォーマット NOT.L ERd	れ以外のとき Z: 実行結果が0	
オペランドサイズ ロングワード		
説明		

32ビットレジスタERdの内容(デスティネーションオペランド)の1の補数をとり、結果を32ビットレジスタERdに格納します。

使用可能な汎用レジスタ ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数		
レジスタ直接	NOT.L	ERd	1 7	3 0 erd			2		

2.2.43(1) OR(B)

論理和 OR(inclusive OR logical) オペレーション コンディションコード Rdv (EAs) Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、そ アセンブラフォーマット れ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット OR.B < EAs > , Rd され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 オペランドサイズ バイト 説明

8ビットレジスタRdの内容(デスティネーションオペランド)と、ソースオペランドの論理和をとり、結果を8ビットレジスタRdに格納します。

使用可能な汎用レジスタ Rd:R0L~R7L、R0H~R7H

 $\mathsf{Rs} : \mathsf{R0L} \, {\scriptstyle{\sim}} \, \mathsf{R7L} , \ \mathsf{R0H} \, {\scriptstyle{\sim}} \, \mathsf{R7H}$

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット						
モード	ニック	形式	第1 <i>/</i>	バイト	第2/	バイト	第3バイト	第4バイト	数数	
イミディエイト	OR.B	#xx:8,Rd	С	rd	IM	М			2	
レジスタ直接	OR.B	Rs,Rd	1	4	rs	rd			2	

2.2.43(2) OR(W)

論理和 OR(inclusive OR logical) オペレーション コンディションコード Rdv (EAs) Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、そ アセンブラフォーマット れ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット OR.W < EAs > , Rd され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 オペランドサイズ ワード 説明

武四

16ビットレジスタRdの内容(デスティネーションオペランド)と、ソースオペランドの論理和をとり、結果を16ビットレジスタRdに格納します。

使用可能な汎用レジスタ Rd: R0~R7、E0~E7 Rs: R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数
イミディエイト	OR.W	#xx:16,Rd	7	9	4	rd	II.	1M	4
レジスタ直接	OR.W	Rs,Rd	6	4	rs	rd			2

2.2.43(3) OR(L)

OR(inclusive OR logical)	論理和
オペレーション ERd√(EAs) ERd	コンディションコード I UI H U N Z V C
アセンブラフォーマット OR.L 〈EAs〉, ERd	れ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。
オペランドサイズ ロングワード	
≐☆ AB	'

H,0.73

32ビットレジスタERdの内容(デスティネーションオペランド)と、ソースオペランドの論理和をとり、結果を32ビットレジスタERdに格納します。

使用可能な汎用レジスタ

ERd: ER0~ER7 ERs: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	:	インストラクションフォーマット			
モード	ニック	形式	第1バイト	第2バイト	第3バイト 第4バイト 第5バイト 第6バイト	数	
イミディエイト	OR.L	#xx:32,ERd	7 A	4 0 erd	IMM	6	
レジスタ直接	OR.L	ERs,ERd	0 1	F 0	6 4 0 ers 0 erd	4	

2.2.44 ORC

	CCRとの論理和
オペレーション CCR∨#IMM CCR	コンディションコード I UI H U N Z V C
	I: 実行結果の対応するビットの値が格納されます。 UI: 実行結果の対応するビットの値が格納さ
アセンブラフォーマット	れます。
ORC #xx: 8 CCR	H: 実行結果の対応するビットの値が格納されます。 U: 実行結果の対応するビットの値が格納さ
	ト れます。 N: 実行結果の対応するビットの値が格納されます。
オペランドサイズ バイト	Z: 実行結果の対応するビットの値が格納されます。
	V: 実行結果の対応するビットの値が格納されます。
	C: 実行結果の対応するビットの値が格納されます。

説明

CCRの内容とイミディエイトデータの論理和をとり、結果をCCRに格納します。 本命令の実行終了時点では、NMIを含めてすべての割り込みは受け付けられません。

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数		
イミディエイト	ORC	#xx:8,CCR	0 4	IMM			2		

2.2.45(1) POP(W)

スタックよりデータ復帰 POP(POP data) オペレーション コンディションコード @SP+ Rn I UIH U N Z V C H: 実行前の値が保持されます。 N: 転送データが負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 Z: 転送データが0(ゼロ)のとき1にセット POP.W Rn され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 オペランドサイズ ワード

説明

スタックから16ビットレジスタRnへデータを復帰します。このとき復帰するデータを調査し、その結果をCCRに反映します。

使用可能な汎用レジスタ Rn: R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数		
-	POP.W	Rn	6 D	7 rn			6		

注意事項

本命令は、MOV.W @SP+,Rnと同一です。

2.2.45(2) POP(L)

スタックよりデータ復帰 POP(POP data) オペレーション コンディションコード @SP+ ERn I UIH U N Z V C H: 実行前の値が保持されます。 N: 転送データが負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 Z: 転送データが0(ゼロ)のとき1にセット POP.L ERn され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 オペランドサイズ ロングワード

説明

スタックから32ビットレジスタERnへデータを復帰します。このとき復帰するデータを調査し、その結果をCCRに反映します。

使用可能な汎用レジスタ

ERn: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット						
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数			
-	POP.L	ERn	0 1	0 0	6 D	7 0 ern	10			

注意事項

本命令は、MOV.L @SP+,ERnと同一です。

2.2.46(1) PUSH(W)

スタックヘデータ退避 PUSH(PUSH date) オペレーション コンディションコード Rn @-SP I UIH U N Z V C H: 実行前の値が保持されます。 N: 転送データが負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 Z: 転送データが0(ゼロ)のとき1にセット PUSH.W Rn され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 オペランドサイズ ワード

説明

16ビットレジスタRnの内容をスタックに退避します。このとき退避するデータを検査し、その結果をCCRに反映します。

使用可能な汎用レジスタ Rn: R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1 <i>/</i>	バイト	第2バイト		第3バイト	第4バイト	数数
-	PUSH.W	Rn	6	D	F	rn			6

- 1. 本命令は、MOV.W Rn,@ SPと同一です。
- 2. PUSH.W R7または、PUSH.W E7を実行するとアドレス計算(ER7 2 ER7実行)後のR7 またはE7がスタックに退避されます。

2.2.46(2) PUSH(L)

スタックヘデータ退避 PUSH(PUSH date) オペレーション コンディションコード ERn @-SP I UIH U N Z V C H: 実行前の値が保持されます。 N: 転送データが負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 Z: 転送データが0(ゼロ)のとき1にセット PUSH.L ERn され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 オペランドサイズ ロングワード

説明

32ビットレジスタERnの内容をスタックに退避します。このとき退避するデータを検査し、その結果をCCRに反映します。

使用可能な汎用レジスタ

ERn: ER0~ER7

オペランド形式と実行ステート数

-	アドレッシング	ニーモ	オペランド		インストラクションフォーマット						
	モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数			
	-	PUSH.L	ERn	0 1	0 0	6 D	F 0 ern	10			


- 1. 本命令は、MOV.L ERn,@ SPと同一です。
- 2. PUSH.L ER7を実行すると実効アドレス計算(ER7 4 ER7実行)後のER7がスタックに退避されます。

2.2.47(1) ROTL(B)

ROTL(ROTate Left) ローテート オペレーション コンディションコード Rd(左ローテート) Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 ROTL.B Rd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前のビット7値が格納されます。 オペランドサイズ バイト

説明

8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、左方向に1ビットローテート(回転)します。ローテートしてシフトアウトしたビットは、ビット0に戻り、かつキャリフラグに反映されます。



使用可能な汎用レジスタ Rd:ROL~R7L、R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット					
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数	
レジスタ直接	ROTL.B	Rd	1 2	8 rd			2	

2.2.47(2) ROTL(W)

ROTL(ROTate Left)

ローテート

オペレーション

Rd(左ローテート) Rd

アセンブラフォーマット

ROTL.W Rd

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

V: 常に0にクリアされます。

C: 実行前のビット15値が格納されます。

オペランドサイズ

ワード

説明

16ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、左方向に1ビットローテート(回転)します。ローテートしてシフトアウトしたビットは、ビット0に戻り、かつキャリフラグに反映されます。



使用可能な汎用レジスタ Rd: R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット						
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数		
レジスタ直接	ROTL.W	Rd	1 2	9 rd			2		

2.2.47(3) ROTL(L)

ローテート ROTL(ROTate Left) オペレーション コンディションコード ERd(左ローテート) ERd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 ROTL.L ERd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前のビット31の値が格納されます。 オペランドサイズ ロングワード

説明

32ビットレジスタERdの内容(テスティネーションオペランド)のビット群を、左方向に1ビットローテート(回転)します。ローテートしてシフトアウトしたビットは、ビット0に戻り、かつキャリフラグに反映されます。



使用可能な汎用レジスタ ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット						
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数		
レジスタ直接	ROTL.L	ERd	1 2	B 0 erd			2		

2.2.48(1) ROTR(B)

ROTR(ROTate Right) ローテート オペレーション コンディションコード Rd(右ローテート) Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 ROTR.B Rd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前のビット0の値が格納されます。 オペランドサイズ バイト

説明

8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、右方向に1ビットローテート(回転)します。ローテートしてシフトアウトしたビットは、ビット7に戻り、かつキャリフラグに反映されます。



使用可能な汎用レジスタ Rd:ROL~R7L、R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット						
モード	ニック	形式	第1バイト		第2バイト		第3バイト	第4バイト	数数	
レジスタ直接	ROTR.B	Rd	1	3	8	rd			2	

2.2.48(2) ROTR(W)

ROTR(ROTate Right) ローテート オペレーション コンディションコード Rd(右ローテート) Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 ROTR.W Rd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前のビット0の値が格納されます。 オペランドサイズ ワード

説明

16ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、右方向に1ビットローテート(回転)します。ローテートしてシフトアウトしたビットは、ビット15に戻り、かつキャリフラグに反映されます。



使用可能な汎用レジスタ Rd:R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット						
モード	ニック	形式	第1/	ベイト	第2バイト		第3バイト	第4バイト	数	
レジスタ直接	ROTR.W	Rd	1	3	9	rd			2	

ローテート

2.2.48(3) ROTR(L)

ROTR(ROTate Right) オペレーション コンディションコード

ERd(右ローテート) ERd

| U| H U N Z V C

アセンブラフォーマット ROTR.L ERd H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、

それ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ

れます。 V: 常に0にクリアされます。

オペランドサイズ ロングワード C: 実行前のビットOの値が格納されます。

説明

32ビットレジスタERdの内容(テスティネーションオペランド)のビット群を、右方向に1ビットローテート(回転)します。ローテートしてシフトアウトしたビットは、ビット31に戻り、かつキャリフラグに反映されます。



使用可能な汎用レジスタ ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット						
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数		
レジスタ直接	ROTR.L	ERd	1 3	B 0 erd			2		

2.2.49(1) ROTXL(B)

ROTXL(ROTate with eXtend carry Left)

キャリ付口ーテート

オペレーション

Rd(キャリ付左ローテート) Rd

コンディションコード

I UI H U N Z V C

アセンブラフォーマット

ROTXL.B Rd

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。


V: 常に0にクリアされます。

C: 実行前のビット7の値が格納されます。

オペランドサイズ バイト

説明

8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、キャリフラグを含めて左方向に1ビットローテート(回転)します。ビット0にはキャリフラグの値が入り、ローテートしてシフトアウトしたビットはキャリフラグに反映されます。



使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1/	バイト	第2	バイト	第3バイト	第4バイト	数数
レジスタ直接	ROTXL.B	Rd	1	2	0	rd			2

2.2.49(2) ROTXL(W)

ROTXL(ROTate with eXtend carry Left)

キャリ付口ーテート

オペレーション

Rd(キャリ付左ローテート) Rd

I UI H U N Z V C

コンディションコード

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ

れます。 V: 常に0にクリアされます。


C: 実行前のビット15の値が格納されます。

アセンブラフォーマット ROTXL.W Rd

オペランドサイズ ワード

説明

16ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、キャリフラグを含めて左方向に1ビットローテート(回転)します。ビット0にはキャリフラグの値が入り、ローテートしてシフトアウトしたビットはキャリフラグに格納されます。



使用可能な汎用レジスタ Rd:R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット					
モード	ニック	形式	第1 <i>/</i>	バイト	第2バイト		第3バイト	第4バイト	数数
レジスタ直接	ROTXL.W	Rd	1	2	1	rd			2

2.2.49(3) ROTXL(L)

ROTXL(ROTate with eXtend carry Left)

キャリ付口ーテート

オペレーション

ERd(キャリ付左ローテート) ERd

コンディションコード

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

V: 常に0にクリアされます。

C: 実行前のビット31の値が格納されます。

アセンブラフォーマット ROTXL.L ERd

オペランドサイズ ロングワード

説明

32ビットレジスタERdの内容(デスティネーションオペランド)のビット群を、キャリフラグを含めて左方向に1ビットローテート(回転)します。ビット0にはキャリフラグの値が入り、ローテートしてシフトアウトしたビットはキャリフラグに反映されます。



使用可能な汎用レジスタ

ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット								
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数					
レジスタ直接	ROTXL.L	ERd	1 2	3 0 erd			2					

2.2.50(1) ROTXR(B)

ROTXR(ROTate with eXtend carry Right)

キャリ付口ーテート

オペレーション

Rd(キャリ付右ローテート) Rd

コンディションコード

I UIH U N Z V C

アセンブラフォーマット

ROTXR.B Rd

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

V: 常に0にクリアされます。

C: 実行前のビット0の値が格納されます。

オペランドサイズ

バイト

説明

8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、キャリフラグを 含めて右方向に1ビットローテート(回転)します。ビット7にはキャリフラグの値が入り、ロー テートしてシフトアウトしたビットはキャリフラグに格納されます。



使用可能な汎用レジスタ

Rd: R0L~R7L, R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット						
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数		
レジスタ直接	ROTXR.B	Rd	1 3	0 rd			2		

2.2.50(2) ROTXR(W)

ROTXR(ROTate with eXtend carry Right)

キャリ付口ーテート

オペレーション

Rd(キャリ付右ローテート) Rd

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。

V: 常に0にクリアされます。

V: 吊にりにグリアされます。 C: 実行前のビットOの値が格納されます。

アセンブラフォーマット ROTXR.W Rd

オペランドサイズ ワード

説明

16ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、キャリフラグを含めて右方向に1ビットローテート(回転)します。ビット15にはキャリフラグの値が入り、ローテートしてシフトアウトしたビットはキャリフラグに格納されます。



使用可能な汎用レジスタ

Rd: R0~R7, E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット									
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数						
レジスタ直接	ROTXR.W	Rd	1 3	1 rd			2						

2.2.50(3) ROTXR(L)

ROTXR(ROTate with eXtend carry Right)

キャリ付口ーテート

オペレーション

ERd(キャリ付右ローテート) ERd

コンディションコード

アセンブラフォーマット

ROTXR.L ERd

H: 実行前の値が保持されます。

N: 実行結果が負のとき1にセットされ、 それ以外のときは0にクリアされます。

Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされます。

V: 常に0にクリアされます。

C: 実行前のビット0の値が格納されます。

オペランドサイズ ロングワード

説明

32ビットレジスタERdの内容(デスティネーションオペランド)のビット群を、キャリフラグを含めて右方向に1ビットローテート(回転)します。ビット31にはキャリフラグの値が入り、ローテートしてシフトアウトしたビットはキャリフラグに反映されます。



使用可能な汎用レジスタ

ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット								
モード	ニック	形式	第1バ	イト	第2	バイト	第3バイト	第4バイト	数			
レジスタ直接	ROTXR.L	ERd	1	3	3	0 erd			2			

2.2.51 RTE

例外処理からのリターン RTE (ReTurn from Exception) オペレーション コンディションコード @SP+ CCR @SP+ PC I UIH U N Z V C | ; | ; | ; | ; | ; | ; | ; | ; | ; I : スタックの内容の対応するビットの値が 格納されます。 UI: スタックの内容の対応するビットの値が アセンブラフォーマット 格納されます。 RTE H: スタックの内容の対応するビットの値が 格納されます。 U: スタックの内容の対応するビットの値が 格納されます。 N: スタックの内容の対応するビットの値が 格納されます。 オペランドサイズ Z : スタックの内容の対応するビットの値が 格納されます。 V: スタックの内容の対応するビットの値が 格納されます。 C: スタックの内容の対応するビットの値が 格納されます。

説明


例外処理ルーチンから復帰します。スタックからCCRとPCを復帰し、復帰したPCが示すアドレスから処理を行います。本命令を実行する直前のCCRおよびPCの内容は失われます。

オペランド形式と実行ステート数

	アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
	モード	ニック	形式	第1/	バイト	第2 <i>l</i>	バイト	第3バイト	第4バイト	数数		
[-	RTE		5	6	7	0			10		

注意事項

ノーマルモードとアドバンストモードでは、スタックの構造が異なりますので注意してください。



2.2.52 RTS

RTS (ReTurn from Subroutine)

サブルーチンリターン

オペレーション

@SP+ PC

コンディションコード

I UI H U N Z V C

H: 実行前の値が保持されます。

N: 実行前の値が保持されます。

Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。

C: 実行前の値が保持されます。

アセンブラフォーマット

RTS

オペランドサイズ

_

説明

サブルーチンから復帰します。スタックからPCを復帰し、復帰したPCが示すアドレスから処理を行います。本命令を実行する直前のPCの内容は失われます。


オペランド形式と実行ステート数


5	アドレッシング	ニーモ	オペランド		インストラクションフォーマット				:行
	モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	ノーマル	アドバンスト
	-	RTS		5 4	7 0			8	10

注意事項

ノーマルモードとアドバンストモードでは、スタックの構造および実行ステート数が異なりますので注意してください。

ノーマルモードのとき復帰されるPCの内容は下位16ビットのみです。





2.2.53(1) SHAL(B)

算術シフト SHAL(SHift Arithmetic Left) オペレーション コンディションコード Rd(左算術シフト) Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 SHAL.B Rd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセット され、それ以外のときは0にクリアされ オペランドサイズ バイト C: 実行前のビット7の値が格納されます。

説明

8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、左方向に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には0が格納されます。



使用可能な汎用レジスタ Rd:ROL~R7L、R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1 <i>/</i>	バイト	第2/	バイト	第3バイト	第4バイト	数数		
レジスタ直接	SHAL.B	Rd	1	0	8	rd			2		

注意事項


本命令とSHLL命令とでは、オーバフローフラグの動作が異なります。

2.2.53(2) SHAL(W)

算術シフト SHAL(SHift Arithmetic Left) オペレーション コンディションコード Rd(左算術シフト) Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 SHAL.W Rd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセット され、それ以外のときは0にクリアされ オペランドサイズ ワード C: 実行前のビット15の値が格納されます。

説明

16ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、左方向へ算術的に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には0が格納されます。



使用可能な汎用レジスタ Rd:R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット							
モード	ニック	形式	第1/	バイト	第2バイト		第3バイト	第4バイト	カテート 数		
レジスタ直接	SHAL.W	Rd	1	0	9	rd			2		

注意事項

本命令とSHLL命令とでは、オーバフローフラグの動作が異なります。

2.2.53(3) SHAL(L)

算術シフト SHAL(SHift Arithmetic Left) オペレーション コンディションコード ERd(左算術シフト) ERd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 SHAL.L ERd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: オーバフローが発生したとき1にセット され、それ以外のときは0にクリアされ オペランドサイズ ロングワード C: 実行前のビット31の値が格納されます。

説明

32ビットレジスタERdの内容(デスティネーションオペランド)のビット群を、左方向へ算術的に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には0が格納されます。



使用可能な汎用レジスタ ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数
レジスタ直接	SHAL.L	ERd	1 0	B 0 erd			2

注意事項

本命令とSHLL命令とでは、オーバフローフラグの動作が異なります。

2.2.54(1) SHAR(B)

算術シフト SHAR(SHift Arithmetic Right) オペレーション コンディションコード Rd(右算術シフト) Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 SHAR.B Rd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前のビット0の値が格納されます。 オペランドサイズ バイト

説明

8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、右方向へ算術的に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット7にはシフト処理前のビット7がセットされます。ビット7は変化しないので、符号変化は起こりません。



使用可能な汎用レジスタ Rd:R0L~R7L、R0H~R7H

オペランド形式と実行ステート数


アドレッシング	ニーモ	オペランド			インスト	ラクショ	ョンフォーマット		寒行
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数数
レジスタ直接	SHAR.B	Rd	1	1	8	rd			2

2.2.54(2) SHAR(W)

算術シフト SHAR(SHift Arithmetic Right) オペレーション コンディションコード Rd(右算術シフト) Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 SHAR.W Rd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前のビット0の値が格納されます。 オペランドサイズ ワード

説明

16ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、右方向へ算術的に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット15にはシフト処理前のビット15が格納されます。ビット15は変化しないので、符号変化は起こりません。



使用可能な汎用レジスタ Rd:R0~R7、E0~E7

オペランド形式と実行ステート数


アドレッシング	ニーモ	オペランド				インスト	ラクショ	ョンフォーマット		実行
モード	ニック	形式	第1.	バー	1	第2/	バイト	第3バイト	第4バイト	数数
レジスタ直接	SHAR.W	Rd	1		1	9	rd			2

2.2.54(3) SHAR(L)

算術シフト SHAR(SHift Arithmetic Right) オペレーション コンディションコード ERd(右算術シフト) ERd I UIH U N Z V C <u>-|-|-|</u> | ‡ | 0 | ‡ H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 SHAR.L ERd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前のビット0の値が格納されます。 オペランドサイズ ロングワード

説明

32ビットレジスタERdの内容(デスティネーションオペランド)のビット群を、右方向へ算術的に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット31にはシフト処理前のビット31が格納されます。ビット31は変化しないので、符号変化は起こりません。



使用可能な汎用レジスタ ERd: ER0~ER7

オペランド形式と実行ステート数


アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数
レジスタ直接	SHAR.L	ERd	1 1	B 0 erd			2

2.2.55(1) SHLL(B)

論理シフト SHLL(SHift Logical Left) オペレーション コンディションコード Rd(左論理シフト) Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 SHLL.B Rd Z : 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前のビット7の値が格納されます。 オペランドサイズ バイト

説明

8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、左方向へ1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には0が格納されます。



使用可能な汎用レジスタ Rd:R0L~R7L、R0H~R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数
レジスタ直接	SHLL.B	Rd	1 0	0 rd			2

注意事項


本命令とSHAL命令とでは、オーバフローフラグの動作が異なります。

2.2.55(2) SHLL(W)

論理シフト SHLL(SHift Logical Left) オペレーション コンディションコード Rd(左論理シフト) Rd I UIH U N Z V C H: 実行前の値が保持されます。 実行結果が負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 SHLL.W Rd Z : 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前のビット15の値が格納されます。 オペランドサイズ ワード

説明

16ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、左方向へ1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には0が格納されます。



使用可能な汎用レジスタ Rd:R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数
レジスタ直接	SHLL.W	Rd	1 0	1 rd			2

注意事項


本命令とSHAL命令とでは、オーバフローフラグの動作が異なります。

2.2.55(3) SHLL(L)

論理シフト SHLL(SHift Logical Left) オペレーション コンディションコード ERd(左論理シフト) ERd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、 アセンブラフォーマット それ以外のときは0にクリアされます。 SHLL.L ERd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前のビット31の値が格納されます。 オペランドサイズ ロングワード

説明

32ビットレジスタERdの内容(デスティネーションオペランド)のビット群を、左方向へ1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には0が格納されます。



使用可能な汎用レジスタ ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数
レジスタ直接	SHLL.L	ERd	1 0	3 0 erd			2

注意事項


本命令とSHAL命令とでは、オーバフローフラグの動作が異なります。

2.2.56(1) SHLR(B)

論理シフト SHLR(SHift Logical Right) オペレーション コンディションコード Rd(右論理シフト) Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 常に0にクリアされます。 アセンブラフォーマット Z: 実行結果が0(ゼロ)のとき1にセット SHLR.B Rd され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前のビット0の値が格納されます。 オペランドサイズ バイト

説明

8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、右方向へ1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット7には0が格納されます。



使用可能な汎用レジスタ Rd:ROL~R7L、R0H~R7H

オペランド形式と実行ステート数


アドレッシング	ニーモ	オペランド			インスト	·ラクショ	ョンフォーマット		実行。
モード	ニック	形式	第1バ1	1	第2/	バイト	第3バイト	第4バイト	カテート 数
レジスタ直接	SHLR.B	Rd	1	1	0	rd			2

2.2.56(2) SHLR(W)

論理シフト SHLR(SHift Logical Right) オペレーション コンディションコード Rd(右論理シフト) Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 常に0にクリアされます。 アセンブラフォーマット Z: 実行結果が0(ゼロ)のとき1にセット SHLR.W Rd され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前のビット0の値が格納されます。 オペランドサイズ ワード

説明

16ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、右方向へ1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット15には0が格納されます。



使用可能な汎用レジスタ Rd: R0~R7、E0~E7

オペランド形式と実行ステート数


アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行し
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数
レジスタ直接	SHLR.W	Rd	1 1	1 rd			2

2.2.56(3) SHLR(L)

論理シフト SHLR(SHift Logical Right) オペレーション コンディションコード ERd(右論理シフト) ERd I UIH U N Z V C H: 実行前の値が保持されます。 N: 常に0にクリアされます。 アセンブラフォーマット Z: 実行結果が0(ゼロ)のとき1にセット SHLR.L ERd され、それ以外のときは0にクリアさ れます。 V: 常に0にクリアされます。 C: 実行前のビット0の値が格納されます。 オペランドサイズ ロングワード

説明

32ビットレジスタERdの内容(デスティネーションオペランド)のビット群を、右方向へ1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット31には0が格納されます。



使用可能な汎用レジスタ ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数
レジスタ直接	SHLR.L	ERd	1 1	3 0 erd			2

2.2.57 SLEEP

SLEEP(SLEEP)

低消費電力状態命令

オペレーション

プログラム実行状態 低消費電力状態

コンディションコード

I UI H U N Z V C

アセンブラフォーマット

SLEEP

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。

V: 実行前の値が保持されます。

C: 実行前の値が保持されます。

オペランドサイズ

_

説明

SLEEP命令を実行すると、CPUは低消費電力状態に入ります。低消費電力状態では、CPUの内部状態は保持され、命令の実行を停止し、例外処理要求の発生を待ち続けます。例外処理要求が発生すると、低消費電力状態は解除され、CPUは例外処理を開始します。このときNMI以外の割り込みでは、CPU側で割り込みがマスクされている場合、低消費電力状態は解除されません。

使用可能な汎用レジスタ

-

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数
-	SLEEP		0 1	8 0			2

注意事項

低消費電力状態については、当該LSIのハードウェアマニュアルを参照してください。

2.2.58(1) STC(B)

	ister)			CCR転送
オペレーション CCR Rd アセンブラフォーマット STC.B CCR, Rd		H: 実行前 N: 実行前 Z: 実行前 V: 実行前	ョンコード UI H U N	ー - - れます。 れます。 れます。 れます。
オペランドサイズ バイト				
使田可能が汎田しぶて々				
使用可能な汎用レジスタ Rd:R0L~R7L、R0H~R7H				
Rd:R0L ~ R7L、R0H ~ R7H		インストラクショ 第2パイト		
Rd:R0L~R7L、R0H~R7H オペランド形式と実行ステート数 アドレッシング ニーモ オペランド		インストラクショ 第2バイト 0 rd	ョンフォーマット 第3バイト	・ 第4バイト 第4バイト

2.2.58(2) STC(W)

2.2.30(2) 310(VV)	
STC(STore from Control register)	CCR転送
オペレーション	コンディションコード
CCR EAd	I UIH U N Z V C
	H: 実行前の値が保持されます。 N: 実行前の値が保持されます。
アセンブラフォーマット	Z: 実行前の値が保持されます。 Z: 実行前の値が保持されます。
STC.W CCR, EAd	V: 実行前の値が保持されます。
	C: 実行前の値が保持されます。
オペランドサイズ	
ワード	
説明	
	ションに転送します。CCRはバイトサイズですが転
送はワードサイズで行われ、偶数アドレスにC	
使用可能な汎用レジスタ	
ERd: ER0 ~ ER7	

CCR転送

アドレッシング	ニーモ	オペランド								イン	ストラクシ:	ョンフォーマ	ット				実行 ステート
モード	ニック	形式	第1/	イト	第2/	バイト	第3/	バイト	第4/	バイト	第5バイト	第6バイト	第7バイト	第8バイト	第9バイト	第10バイト	数
レジスタ間接	STC.W	CCR,@ERd	0	1	4	0	6	9	1 erd	0							6
ディスプレー スメント付	STC.W	CCR,@(d:16,ERd)	0	1	4	0	6	F	1 erd	0	di	sp					8
	STC.W	CCR,@(d:24,ERd)	0	1	4	0	7	8	0 erd	0	6 B	A 0	0 0		disp		12
ポストイン クリメント レジスタ間接	STC.W	CCR,@-ERd	0	1	4	0	6	D	1 erd	0							8
絶対アドレス	STC.W	CCR,@aa:16	0	1	4	0	6	В	8	0	al	os					8
	STC.W	CCR,@aa:24	0	1	4	0	6	В	А	0	0 0		abs				10

注意事項

STC (STore from Control register)

オペランド形式と実行ステート数

2.2.59(1) SUB(B)

SUB(SUBtract binary)		2進減算
オペレーション Rd - Rs Rd	コンディション U ト - - :	コード H U N Z V C
アセンブラフォーマット SUB.B Rs, Rd	トされ、それます。 N: 実行結果がれ以外のと Z: 実行結果が	ボローが発生したとき1にセッれ以外のときは0にクリアさ 対象のとき1にセットされ、そ きは0にクリアされます。 が0(ゼロ)のとき1にセット 以外のときは0にクリアさ
オペランドサイズ バイト	され、それ ます。 C: ビット7に7	ーが発生したとき1にセット 以外のときは0にクリアされ ボローが発生したとき1にセッ れ以外のときは0にクリアさ
≘∯ R日	•	

説明

8ビットレジスタRdの内容(デスティネーションオペランド)から8ビットレジスタRsの内容(ソースオペランド)を減算し、結果を8ビットレジスタRdに格納します。

使用可能な汎用レジスタ

Rd : $R0L \sim R7L$, $R0H \sim R7H$ Rs : $R0L \sim R7L$, $R0H \sim R7H$

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット					
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数	
レジスタ直接	SUB.B	Rs,Rd	1 8	rs rd			2	

注意事項

本命令は汎用レジスタ間の減算のみ可能です。汎用レジスタの内容とイミディエイトデータの減算はSUBX.B命令を使用することにより実現できます。この場合、「SUBX.B #xx:8, Rd」を実行する前に、Zフラグを1にセットし、Cフラグを0にクリアしてください。また、イミディエイトデータ#IMM≠0の場合、次のプログラム例も使用できます。

(1) ORC #H'05, CCR (2) ADD #(0-IMM),Rd SUBX #(IMM-1),Rd XORC #H'01,CCR

2.2.59(2) SUB(W)

SUB(SUBtract binary)		2進減算
オペレーション Rd - (EAs) Rd	コンディション: U - -	コード H U N Z V C
アセンブラフォーマット SUB.W 〈EAs〉, Rd	トされ、それます。 N: 実行結果がれ以外のと Z: 実行結果がされ、それ	ボローが発生したとき1にセッれ以外のときは0にクリアさ 負のとき1にセットされ、そ きは0にクリアされます。 0(ゼロ)のとき1にセット 以外のときは0にクリアさ
オペランドサイズ ワード	され、それ ます。 C: ビット15に	ーが発生したとき1にセット 以外のときは0にクリアされ ボローが発生したとき1にセッ れ以外のときは0にクリアさ
☆ 田	'	

説明

16ビットレジスタRdの内容(デスティネーションオペランド)からソースオペランドを減算し、 結果を16ビットレジスタRdに格納します。

使用可能な汎用レジスタ Rd:R0~R7、E0~E7 Rs:R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド						実行	
モード	ニック	形式	第1バイト		第2バイト		第3バイト	第4バイト	数数
イミディエイト	SUB.W	#xx:16,Rd	7	9	3	rd	IMM		4
レジスタ直接	SUB.W	Rs,Rd	1	9	rs	rd			2

2.2.59(3) SUB(L)

SUB(SUBtract binary)		2進減算
オペレーション ERd - (EAs) ERd	コンディション I UI 	/コード H U N Z V C ‡ - ‡ ‡ ‡
アセンブラフォーマット	トされ、そ れます。	こボローが発生したとき1にセッ それ以外のときは0にクリアさ が負のとき1にセットされ、そ
SUB.L < EAs>, ERd	れ以外のと Z: 実行結果が され、それ れます。	ときは 0 にクリアされます。 が0 (ゼロ) のとき1にセット 1以外のときは 0 にクリアさ
オペランドサイズ ロングワード	され、それ ます。 C: ビット311	コーが発生したとき1にセット れ以外のときは0にクリアされ こボローが発生したとき1にセッ それ以外のときは0にクリアさ
並用	れます。	

説明

32ビットレジスタERdの内容(デスティネーションオペランド)からソースオペランドを減算し、結果を32ビットレジスタERdに格納します。

使用可能な汎用レジスタ

ERd: ER0~ER7 ERs: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド						
モード	ニック	形式	第1バイト		第2バイト	第3バイト	第4バイト	数数
イミディエイト	SUB.L	#xx:32,ERd	7	Α	3 0 erd	IMM		6
レジスタ直接	SUB.L	ERs,ERd	1	Α	1 ers 0 erd			2

2.2.60 SUBS

SUBS(SUBtract with Sign extention)

アドレスデータ2進減算

オペレーション

ERd - 1 ERd ERd - 2 ERd ERd - 4 ERd

アセンブラフォーマット

SUBS #1, ERd SUBS #2, ERd SUBS #4, ERd

オペランドサイズ ロングワード コンディションコード

I UI H U N Z V C

H: 実行前の値が保持されます。 N: 実行前の値が保持されます。 Z: 実行前の値が保持されます。 V: 実行前の値が保持されます。 C: 実行前の値が保持されます。

説明

32ビットレジスタERdの内容(デスティネーションオペランド)から1、2または4を減算します。SUB命令とは異なり、コンディションコードは実行前の値を保持します。

使用可能な汎用レジスタ

ERd: ER0~ER7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクションフォーマット						
モード	ニック	形式	第1 <i>/</i>	バイト	第2	バイト	第3バイト	第4バイト	数数	
レジスタ直接	SUBS	#1,ERd	1	В	0	0 erd			2	
レジスタ直接	SUBS	#2,ERd	1	В	8	0 erd			2	
レジスタ直接	SUBS	#4,ERd	1	В	9	0 erd			2	

2.2.61 SUBX

キャリ付減算 SUBX(SUBtract with eXtend carry) オペレーション コンディションコード Rd - (EAs) - C Rd I UIH U N Z V C H: ビット3にボローが発生したとき1にセッ トされ、それ以外のときは0にクリアさ アセンブラフォーマット れます。 N: 実行結果が負のとき1にセットされ、そ SUBX < EAs > , Rd れ以外のときは0にクリアされます。 Z: 実行結果が0(ゼロ)のとき実行前の値 が保持され、それ以外のときは0にクリ アされます。 V: オーバフローが発生したとき1にセット オペランドサイズ され、それ以外のときは0にクリアされ バイト C: ビット7にボローが発生したとき1にセッ トされ、それ以外のときは0にクリアさ れます。 説明

H/0.73

8ビットレジスタRdの内容(デスティネーションオペランド)からソースオペランドとキャリフラグの値を減算し、結果を8ビットレジスタRdに格納します。

使用可能な汎用レジスタ

 $Rd: R0L \sim R7L$ $R0H \sim R7H$

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット					
モード	ニック	形式	第1バイト		第2バイト	第3バイト	第4バイト	数数
イミディエイト	SUBX	#xx:8,Rd	В	rd	IMM			2
レジスタ直接	SUBX	Rs,Rd	1	Е	rs rd			2

2.2.62 TRAPA

TRAPA(TRAPA Always)

無条件トラップ

オペレーション PC @ - SP

CCR @ - SP <ベクタ > PC

1 * - - - - - -

コンディションコード

I UIH U N Z V C

アセンブラフォーマット

TRAPA #x:2

1 : 常に1にセットされます。UI: 注意事項を参照してください。

H: 実行前の値が保持されます。

N: 演算前の値が保持されます。

Z: 演算前の値が保持されます。 V: 演算前の値が保持されます。

C: 演算前の値が保持されます。

オペランドサイズ

説明

プログラムカウンタ(PC)とコンディションコードレジスタ(CCR)をスタックに退避し、Iビットを1にセットします。次に指定した番号に対応するベクタアドレスの内容によって示されるアドレスへ分岐します。

退避するPCの値は本命令の直後の命令の先頭アドレスになります。

и	ベクタア	/ ドレス
# x	ノーマルモード	アドバンストモード
0	H'0010 ~ H'0011	H'000020 ~ H'000023
1	H'0012 ~ H'0013	H'000024 ~ H'000027
2	H'0014 ~ H'0015	H'000028 ~ H'00002B
3	H'0016 ~ H'0017	H'00002C ~ H'00002F

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド	インストラクションフォーマット						
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数		
レジスタ直接	TRAPA	#x:2	5 7	00 IMM 0			14		

注意事項

*割り込みマスクビットとして使用しているとき1にセットされます。ユーザビットとして使用しているとき実行前の値が保持されます。詳細は、LSIのハードウェアマニュアルを参照してください。

ノーマルモードとアドバンストモードではスタックおよびベクタの構造が異なりますので注意 してください。

2.2.63(1) XOR(B)

排他的論理和 XOR(eXclusive OR logical) オペレーション コンディションコード Rd⊕(EAs) Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、そ アセンブラフォーマット れ以外のときは0にクリアされます。 XOR.B < EAs > , Rd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされ ます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 オペランドサイズ バイト 説明

8ビットレジスタRdの内容(デスティネーションオペランド)と、ソースオペランドの排他的 論理和をとり、結果を8ビットレジスタRdに格納します。

使用可能な汎用レジスタ

 $Rd : R0L \sim R7L, R0H \sim R7H$ Rs : R0L ~ R7L, R0H ~ R7H

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インスト	·ラクショ	ョンフォーマット		実行
モード	ニック	形式	第1/	バイト	第2/	バイト	第3バイト	第4バイト	数数
イミディエイト	XOR.B	#xx:8,Rd	D	rd	IIV	IM			2
レジスタ直接	XOR.B	Rs,Rd	1	5	rs	rd			2

2.2.63(2) XOR(W)

排他的論理和 XOR(eXclusive OR logical) オペレーション コンディションコード Rd⊕(EAs) Rd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、そ アセンブラフォーマット れ以外のときは0にクリアされます。 XOR.W < EAs > , Rd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされ ます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 オペランドサイズ ワード

説明

16ビットレジスタRdの内容(デスティネーションオペランド)と、ソースオペランドの排他的 論理和をとり、結果を16ビットレジスタRdに格納します。

使用可能な汎用レジスタ Rd : R0~R7、E0~E7 Rs : R0~R7、E0~E7

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド			インスト	·ラクショ	ョンフォーマット		実行
モード	ニック	形式	第1 <i>/</i>	バイト	第2/	バイト	第3バイト	第4バイト	数数
イミディエイト	XOR.W	#xx:16,Rd	7	9	5	rd	IM	IM	4
レジスタ直接	XOR.W	Rs,Rd	6	5	rs	rd			2

2.2.63(3) XOR(L)

排他的論理和 XOR(eXclusive OR logical) オペレーション コンディションコード ERd⊕(EAs) ERd I UIH U N Z V C H: 実行前の値が保持されます。 N: 実行結果が負のとき1にセットされ、そ アセンブラフォーマット れ以外のときは0にクリアされます。 XOR.L < EAs > , ERd Z: 実行結果が0(ゼロ)のとき1にセット され、それ以外のときは0にクリアされ ます。 V: 常に0にクリアされます。 C: 実行前の値が保持されます。 オペランドサイズ ロングワード 説明

32ビットレジスタERdの内容(デスティネーションオペランド)と、ソースオペランドの排他 的論理和をとり、結果を32ビットレジスタERdに格納します。

使用可能な汎用レジスタ ERd: ER0~ER7 ERs : ER0~ER7

オペランド形式と実行ステート数

アドレッ	ッシング	ニーモ	オペランド				インス	ストラ	クショ	ョンフォー	マット		実行
ŧ-	ード	ニック	形式	第1 <i>J</i>	バイト	第2/	バイト	第3/	バイト	第4バイ	ト 第5バイト	第6バイト	数
イミディ	ィエイト	XOR.L	#xx:32,ERd	7	Α	5	0 erd			ı	MM		6
レジス	夕直接	XOR.L	ERs,ERd	0	1	F	0	6	5	0 ers 0 er	d		4

2.2.64 XORC

XORC(eXclusive OR Control register)		CCRとの排他的論理和
オペレーション CCR ⊕#IMM CCR	‡ ‡ ‡	H U N Z V C
アセンブラフォーマット XOR.C #xx:8, CCR	れます。 UI: 実行結果の れます。 H: 実行結果の れます。 U: 実行結果の れます。 U: 実行結果の	対応するビットの値が格納さ対応するビットの値が格納さ対応するビットの値が格納さ対応するビットの値が格納さ対応するビットの値が格納さ対応するビットの値が格納さ
オペランドサイズ バイト	れます。 V : 実行結果の れます。	対応するビットの値が格納さ対応するビットの値が格納さ対応するビットの値が格納さ

説明

CCRの内容とイミディエイトデータとの排他的論理和をとり、結果をCCRに格納します。 本命令の実行終了時点では、NMIを含めてすべての割り込みは受け付けられません。

オペランド形式と実行ステート数

アドレッシング	ニーモ	オペランド		インストラクショ	ョンフォーマット		実行
モード	ニック	形式	第1バイト	第2バイト	第3バイト	第4バイト	数数
イミディエイト	XORC	#xx:8,CCR	0 5	IMM			2

2.3 命令セット一覧

2.3.1 命令とアドレッシングモードの組合せ

表 2.1 命令セットの概要

1414							ドレッシングモ		•					
機能	命令	# xx	Rn	@FRn	@(d:16.ERn)		@ERn+/@-ERn		@aa:16	@aa:24	@(d:8.PC)	@(d:16 PC)	@@aa.8	_
デ	MOV	BWL	BWL	BWL	BWL	BWL	BWL	В	BWL	BWL	-	- (u.10,1 0)	_	_
	POP、PUSH	-	-	-	-	-	-	-	-	-	_	_	_	WL
- 夕転送命令	MOVFPE、	_	_	_	-	_	_	_	В		-	_	_	-
命令	MOVTPE													
	ADD, CMP	BWL	BWL	-	-	-	-	-	-	-	-	-	-	_
	SUB	WL	BWL	-	-	-	-	-	-	-	-	-	-	_
	ADDX, SUBX	В	В	-	-	-	-	-	-	-	-	-	-	_
	ADDS, SUBS	-	L	-	-	-	-	-	-	-	-	-	-	_
算	INC, DEC	_	BWL	-	-	-	-	-	-	-	-	-	-	_
術演	DAA、DAS	-	В	-	-	-	-	-	-	-	-	-	-	_
算	MULXU、	-	BW	-	-	-	-	-	-	-	-	-	-	-
命	MULXS、													
令	DIVXU、													
	DIVXS													
	NEG	-	BWL	-	-	-	-	-	-	-	-	-	-	-
	EXTU, EXTS	-	WL	-	-	-	-	-	-	-	-	-	-	-
論理	AND, OR,	BWL	BWL	-	-	-	-	-	-	-	-	-	-	-
演	XOR													
論理演算命令	NOT	-	BWL	-	-	-	-	-	-	-	-	-	-	-
	卜命令	-	BWL	-	-	-	-	-	-	-	-	-	-	-
ビッ	ト操作命令	-	В	В	-	-	-	В	-	-	-	-	-	-
分	Bcc、BSR	-	-	-	-	-	-	-	-	-			-	-
岐命	JMP、JSR	-	-		-	-	-	-	-		-	-		-
\$	RTS	-	-	-	-	-	-	-	-	-	-	-	-	
シ	TRAPA、RTE	-	-	-	-	-	-	-	-	-	-	-	-	
ス	SLEEP	-	-	-	-	-	-	-	-	-	-	-	-	
テ	LDC	В	В	W	W	W	W	-	W	W	-	-	-	-
ム制	STC	-	В	W	W	W	W	-	W	W	-	-	-	-
御命	ANDC、ORC、 XORC	В	-	-	-	-	-	-	-	-	-	-	-	-
令	NOP	-	-	-	-	-	-	-	-	-	-	-	-	
ブ	ロック転送命令	-	-	-	-	-	-	-	-	-	-	-	-	BW
	1 C ±× n C N													

《記号説明》

B:バイト

W:ワード L:ロングワード

2.3.2 命令セット一覧

1-31 PF 11 72 F 実行环--数* 9 9 9 9 9 9 9 9 4 ပ > コンディションコード 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Z Z H @ERd32 @ERd ERs32 **4ペアーツョン** @ERs Rd16, ERs32+2 @ERs Rd8, ERs32+1 ERd32-1 ERd32, Rs8 @(d:16, ERs) Rd16 @(d:24, ERs) Rd16 @(d:24, ERs) Rd8 Rs8 @(d:16, ERd) Rs8 @(d:24, ERd) Rd16 @aa:16 Rd16 @(d:16, ERs) @ERs Rd16 @aa:24 Rd8 #xx:16 Rd16 @aa:16 Rd8 @aa:16 @aa:24 Rs16 Rd16 Rs8 @ERd @aa:8 Rd8 Rs8 @aa:8 @ERs Rd8 Rd8 @aa:24 8:xx# Rs8 Rs8 Rs8 @ @aa @(d, PC) アドレッシングモード/命令長(バイト) @ aa 9 7 4 9 4 9 7 4 @ERn | @(d, ERn) | @-ERn/@ERn+ 4 æ 4 ω 4 ω 2 0 몺 7 7 XX# サイズ B B B B <u>а</u> <u>а</u> <u>а</u> а ≷ ≥ MOV.W @(d:16, ERs), Rd W MOV.W @(d:24, ERs), Rd W ≥ ≥ ≥ <u>а</u> а В ш MOV.B @(d:16, ERs), Rd MOV.B @(d:24, ERs), Rd MOV.B Rs, @(d:16, ERd) MOV.B Rs, @(d:24, ERd) MOV.W @aa:24, Rd MOV.W @ERs+, Rd MOV.W @aa:16, Rd MOV.B @ERs+, Rd MOV.B @aa:16, Rd MOV.B @aa:24, Rd MOV.B Rs, @-ERd MOV.B Rs, @aa:16 MOV.B Rs, @aa:24 MOV.W #xx:16, Rd MOV.W @ERs, Rd MOV.B @aa:8, Rd MOV.B Rs, @aa:8 MOV.B @ERs, Rd MOV.B Rs, @ERd MOV.B #xx:8, Rd MOV.W Rs, Rd MOV.B Rs, Rd ニーモニック MOV

表2.2 命令セット一覧

	=-"7	⊅ ⁄			7	ッシング	アドレッシングモード/命令長(バイト)	展()	7			ハロジーングト	ή	コンディションコード	ノーロン		実行ステート数*1
	>>	×× ۲		Rn @	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@ (d, PC)	@ @aa		/	_	N N	>	C /-41	/ - ሚ /
MOV	MOV.W Rs, @ERd	>			2						<u> </u>	Rs16 @ERd		↔	0		4
	MOV.W Rs, @(d:16, ERd) W	3				4					<u> </u>	Rs16 @(d:16, ERd)			0		9
	MOV.W Rs, @(d:24, ERd) W	*				8					Ľ.	Rs16 @(d:24, ERd)		↔	0		10
	MOV.W Rs, @-ERd	>					2				ш	ERd32-2 ERd32, Rs16 @ERd		↔	0		9
	MOV.W Rs, @aa:16	>						4			<u> </u>	Rs16 @aa:16		**	0		9
	MOV.W Rs, @aa:24	>						9			<u> </u>	Rs16 @aa:24		+ +	0		8
	MOV.L #xx:32, Rd	٦	9								#	#xx:32 Rd32		+ +	0		9
	MOV.L ERS, ERd	٦	.,	2							В	ERs32 ERd32		+	0		2
	MOV.L @ERs, ERd				4						9	@ERs ERd32		+	0		8
	MOV.L @(d:16, ERs), ERd	_				9					9	@(d:16, ERs) ERd32		+	0		10
	MOV.L @(d:24, ERs), ERd	_				10					9	@(d:24, ERs) ERd32		↔	0		14
	MOV.L @ERs+, ERd	٦					4				9	@ERs ERd32, ERs32+4 ERs32		+	0 🛊		10
	MOV.L @aa:16, ERd	7						9			9	@aa:16 ERd32		+	0		10
	MOV.L @aa:24, ERd	_						8			9	@aa:24 ERd32		+ +	0		12
	MOV.L ERS, @ERd	Γ			4						Е	ERs32 @ERd		+	0		8
	MOV.L ERs, @(d:16, ERd)	7				9					ш	ERs32 @(d:16, ERd)		+	0		10
	MOV.L ERs, @(d:24, ERd) L	٦				10					В	ERs32 @(d:24, ERd)		+	0		14
	MOV.L ERS, @-ERd						4				ш	ERd32-4 ERd32, ERs32 @ERd		+	0		10
	MOV.L ERs, @aa:16							9			Ш	ERs32 @aa:16		+	0		10
	MOV.L ERs, @aa:24	_						80			ш	ERs32 @aa:24		+	0		12
POP	POP.W Rn	*									2	@SP Rn16, SP+2 SP		+	0		9
	POP.L ERn	٦									4 (@SP ERn32, SP+4 SP		+	0		10
PUSH	PUSH.W Rn	>									2	SP-2 SP, Rn16 @SP		++	0		9
	PUSH.L ERn	_									4	SP-4 SP, ERn32 @SP		**	0		10
MOVFPE	MOVFPE MOVFPE @aa:16, Rd	В						4			9	@aa:16 Rd(E同盟)		+	0		(6)
MOVTPE	MOVTPE MOVTPE Rs, @aa:16	В						4			IL.	Rs @aa:16(E同盟)		+	0		(9)

	=-	⊅ ⁄			7	、アッツ	ングモ	アドレッシングモード/命令長(バイト)	長(八	ンド		ハロジーングト	ц У	コンディションコード	Ψ Ш	y L	<u>1</u>	実行ステート数**
		ĸ	XX#	R	@ERn	n @(d, ERn)	\vdash	@-ERn/@ERn+	@aa	@(d, PC)	() @@aa	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	_	ェ	N N	>	ပ	<i>J−</i> ₹∦
ADD	ADD.B #xx:8, Rd	В	7									Rd8+#xx:8 Rd8		↔	↔	*	**	2
	ADD.B Rs, Rd	В		2								Rd8+Rs8 Rd8		+	+	*	+	2
	ADD.W #xx:16, Rd	>	4									Rd16+#xx:16 Rd16	_	1	↔	+	+ +	4
	ADD.W Rs, Rd	>		2								Rd16+Rs16 Rd16	_	1)	↔	+	+ +	2
	ADD.L #xx:32, ERd	_	9									ERd32+#xx:32 ERd32		2)		*	**	9
	ADD.L ERS, ERd	٦		2								ERd32+ERs32 ERd32	_	2)	+	*	*	2
ADDX	ADDX.B #xx:8, Rd	В	2									Rd8+#xx:8+C Rd8		++	(3)	*		2
	ADDX.B Rs, Rd	В		2								Rd8+Rs8+C Rd8		↔	(3)	↔	**	2
ADDS	ADDS.L #1, ERd	_		2								ERd32+1 ERd32						2
	ADDS.L #2, ERd	_		7								ERd32+2 ERd32						2
	ADDS.L #4, ERd	_		7								ERd32+4 ERd32						2
INC	INC.B Rd	В		2								Rd8+1 Rd8			↔	↔		2
	INC.W #1, Rd	>		2								Rd16+1 Rd16			↔	**		2
	INC.W #2, Rd	>		2								Rd16+2 Rd16		-	↔	+		2
	INC.L #1, ERd	٦		2								ERd32+1 ERd32			+	+		2
	INC.L #2, ERd	_		7								ERd32+2 ERd32		-	↔	+		2
DAA	DAA Rd	В		2								Rd8 10進補正 Rd8		*	↔	*		2
SUB	SUB.B Rs, Rd	Ф		2								Rd8-Rs8 Rd8		↔	↔	*	↔	2
	SUB.W #xx:16, Rd	>	4									Rd16-#xx:16 Rd16	_	1	↔	+	+ +	4
	SUB.W Rs, Rd	≷		2								Rd16-Rs16 Rd16	_	7	↔	**	+ +	2
	SUB.L #xx:32, ERd	_	9									ERd32-#xx:32 ERd32		2)	↔	+ +	+ +	9
	SUB.L ERs, ERd	_		2								ERd32-ERs32 ERd32	_	2)	+	+	+	2
SUBX	SUBX #xx:8,Rd	М	7									Rd8-#xx:8-C Rd8		++	3	**	↔	2
	SUBX Rs, Rd	В		2								Rd8-Rs8-C Rd8		+	(3)	↔	**	2

		⊅ ⁄			٦ 1	ノンシン	ドレッシングモード/命令長(バイト	長()	イト)		ハージーご **		コンディシ	 	ш У	I I T		実行ステート数*1
	, , ,	\vdash	××#	R E	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@ (q, PC)	@@aa	?	\ \ \	エ	z	Z	\ \	-	1-41 112-1
SUBS	SUBS #1, ERd	_		7							ERd32-1 ERd32							2
	SUBS #2, ERd	_		7							ERd32-2 ERd32							2
	SUBS #4, ERd	_		7							ERd32-4 ERd32							2
DEC	DEC.B Rd	В		2							Rd8-1 Rd8			+	+ +	+		2
	DEC.W #1, Rd	8		2							Rd16-1 Rd16			+ +	+	↔		2
	DEC.W #2, Rd	≥		7							Rd16-2 Rd16			**	**			2
	DEC.L #1, ERd	_		2							ERd32-1 ERd32					+		2
	DEC.L #2, ERd	_		7							ERd32-2 ERd32				↔			2
DAS	DAS Rd	В		7							Rd8 10進補正 Rd8		*	**	+ +	*		2
MULXU	MULXU.B Rs, Rd	В		2							Rd8×Rs8 Rd16(符号なし乗算	符号なし乗算)						14
	MULXU.W Rs, ERd	*		2							Rd16 x Rs16 ERd32 (ERd32(符号なし乗算)						22
MULXS	MULXS.B Rs, Rd	В		4							Rd8×Rs8 Rd16 (Rd16(符号付乗算)		**	↔			16
	MULXS. W Rs, ERd	≥		4							Rd16×Rs16 ERd32(符号付乗算	32(符号付乗算)						24
DIVXU	DIVXU.B Rs, Rd	В		2							Rd16÷Rs8 Rd16(RdH:余り,RdL:商)	dH:余り, RdL:商)		(9)	(7)			14
											(符号なし除算)							
	DIVXU.W Rs, ERd	>		7							ERd32÷Rs16 ERd32(Ed:余1), Rd:商)	2 (Ed:余1), Rd:商)		(6)	(7)			22
											(符号なし除算)							
DIVXS	DIVXS.B Rs, Rd	В		4							Rd16÷Rs8 Rd16(RdH:余1),RdL:商)	dH:余ŋ, RdL:商)		. (8)	(7)			16
											(符号付除算)							
	DIVXS. W Rs, ERd	>		4							ERd32÷Rs16 ERd32(Ed:余1),Rd:商)	2 (Ed:余1), Rd:商)		(8)	(2)			24
											(符号付除算)							
CMP	CMP.B #xx:8, Rd	В	2								Rd8-#xx:8		↔	++	↔	↔		2
	CMP.B Rs, Rd	В		2							Rd8-Rs8		**		+	↔		2
	CMP.W #xx:16, Rd	>	4								Rd16-#xx:16		Σ	+		↔		4
	CMP.W Rs, Rd	*		2							Rd16-Rs16		7		+	↔		2
	CMP.L #xx:32,ERd	_	9								ERd32-#xx:32		(2	↔	*	↔		9
	CMP.L ERS,ERd	_		2							ERd32-ERs32		(2	+	+	↔		2
NEG	NEG.B Rd	В		2							0-Rd8 Rd8		+	+ +	+	+		2
	NEG.W Rd	>		7							0-Rd16 Rd16		*	+	+	↔		2
	NEG.L ERd	_		7							0-ERd32-ERd32		↔	↔	+	↔		2

	=- "7	サイ			アドレ	ッシング	アドレッシングモード/命令長(バイト)	الاً الا	7		、	コンディショ	 - -	<u>بر</u>	コンディションコード 実行ステート数 *1
	\ 	₩	*X	Rn @	ERn	@(d, ERn)	#xx Rn @ERn @(d, ERn) @-ERn/@ERn+ @aa @(d, PC) @@aa	@aa	@(d, PC)	@ @aa	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	z I -	۸ ۷	် ပ	H N Z V C 1-311 PF 11 75
EXTU	EXTU EXTU.W Rd	8		2							0 (<ビット15~8>ofRd16)	0	0 🛊 0		2
	EXTU.L ERd	_		2							0 (<ピット31~16>of ERd32)	0	o ↔		2
EXTS	EXTS EXTS.W Rd	>		2							(<ビット7>of Rd16) (<ビット15~8>of Rd16)	**	o ↔		2
	EXTS.L ERd	_		7							(<ピット15>of ERd32) (<ピット31~16>of ERd32)	**	0		2

(3)論理演算命令

	=-	ナイ			7	・アッツン	アドレッシングモード/命令長(バイト)	今長 (,	バイト	_		/ m パーパー	コンディションコード		実行玩数*1
		·Κ	XX#	R	@ERn	n @(d, ERn)) @-ERn/@ERn+	n+ @aa		@(d, PC) @@aa	_ E	7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7	N Z N	ပ	1-31 PF 17 72F
AND	AND.B #xx:8,Rd	В	2									Rd8 #xx:8 Rd8	0 #		2
	AND.B Rs,Rd	М		7								Rd8 Rs8 Rd8	0↔↔		2
	AND.W #xx:16,Rd	≥	4									Rd16 #xx:16 Rd16	○↔		4
	AND.W Rs,Rd	≥		2								Rd16 Rs16 Rd16	↔↔		2
	AND.L #xx:32,ERd	_	9									ERd32 #xx:32 ERd32	0↔↔		9
	AND.L ERS,ERd	_		4								ERd32 ERs32 ERd32	0↔↔		4
S.	OR.B #xx:8,Rd	М	2									Rd8 #xx:8 Rd8	0 ++		2
	OR.B Rs,Rd	В		2								Rd8 Rs8 Rd8	0 ++		2
	OR.W #xx:16,Rd	≥	4									Rd16 #xx:16 Rd16	• ↔		4
	OR.W Rs,Rd	≥		2								Rd16 Rs16 Rd16	0 ++		2
	OR.L #xx:32,ERd	٦	9									ERd32 #xx:32 ERd32	0		9
	OR.L ERS,ERd	_		4								ERd32 ERs32 ERd32	• +		4
XOR	XOR.B #xx:8,Rd	В	7									Rd8 ⊕ #xx:8 Rd8	• +		2
	XOR.B Rs,Rd	В		2								Rd8 ⊕ Rs8 Rd8	0		2
	XOR.W #xx:16,Rd	8	4									Rd16 ⊕ #xx:16 Rd16	0 ‡ ‡		4
	XOR.W Rs,Rd	M		2								Rd16 ⊕ Rs16 Rd16	0		2
	XOR.L #xx:32,ERd	_	9									ERd32 ⊕ #xx:32 ERd32	0 ++		9
	XOR.L ERS, ERd	٦		4								ERd32 ⊕ ERs32 ERd32	0 ‡ ‡		4
NOT	NOT.B Rd	В		2								~ Rd8 Rd8	0 + +		2
	NOT.W Rd	≯		2								~ Rd16 Rd16	0 + +		2
	NOT I FRA	_		7								~ Rd32 Rd32	←		2

1-31 PF 11 734 コンディションコード | 実行ステート数 *1 0 2 0 8 7 7 2 0 ~ 0 2 7 0 0 I H N Z V C 0 — LSB — LSB LSB + LSB LSB LSB **4ペワーツョン** + LSB MSB + MSB + MSB MSB -MSB MSB MSB-MSB ٦٥ @@aa @aa @(d, PC) アドレッシングモード/命令長(バイト) @-ERn/@ERn+ @(d, ERn) @ERn 0 0 7 0 0 7 7 0 0 0 7 0 0 0 0 0 0 0 2 2 2 サイズ മ | ≥ _ B ≥ _ B | ≤ | ¬ B | ≥ _ B ≥ ≥ ROTXR.L ERd ROTXL.L ERd ROTXR.W Rd ROTXL.W Rd ROTXR.B Rd ROTXL.B Rd ROTR.L ERd SHAR.L ERd SHLR.L ERd ニーモニック SHAL.W Rd SHAL.L ERd SHAR.W Rd SHLL.L ERd SHLR.W Rd ROTL.WRd ROTL.L ERd ROTR.B Rd ROTR.W Rd SHAR.B Rd SHLL.W Rd SHLR.B Rd ROTL.B Rd SHAL.B Rd SHLL.B Rd ROTXR ROTXL SHAR SHLR ROTR SHAL SHLL ROTL

(4) シフト命令

操作命令
シア
ت الآ
3

BSET	_	_		<u>-</u>	ガ / / / / / / / / / / / / / / / / / / /	ヘコンご 一回令令 トゴールブン パッニゴロ					7	C DK
BSET	ニーモニック	* *	R	0	@(d FRn)	@-FRn/@FRn+	@ aa	c	@ @ 99	イストーツョン	XX	7-1 / 1-1 / 1-1/
	BSET #xx:3, Rd	+					3			(#xx:3 of Rd8) 1	1	2
	BSET #xx:3, @ERd	В		4						(#xx:3 of @ERd) 1	00	8
	BSET #xx:3, @aa:8	В					4			(#xx:3 of @aa:8) 1	8	8
	BSET Rn, Rd	В	2							(Rn8 of Rd8) 1	2	2
	BSET Rn, @ERd	В		4						(Rn8 of @ERd) 1	80	8
	BSET Rn, @aa:8	М					4			(Rn8 of @aa:8) 1	-	8
BCLR	BCLR #xx:3, Rd	В	2							(#xx:3 of Rd8) 0		2
	BCLR #xx:3, @ERd	В		4						(#xx:3 of @ERd) 0		80
	BCLR #xx:3, @aa:8	В					4			(#xx:3 of @aa:8) 0		8
	BCLR Rn, Rd	В	2							(Rn8 of Rd8) 0		2
	BCLR Rn, @ERd	В		4						(Rn8 of @ERd) 0		8
	BCLR Rn, @aa:8	В					4			(Rn8 of @aa:8) 0		80
BNOT	BNOT #xx:3, Rd	В	2							(#xx:3 of Rd8) ~ (#xx:3 of Rd8)	2	2
	BNOT #xx:3, @ERd	В		4						(#xx:3 of @ERd) ~ (#xx:3 of @ERd)		8
	BNOT #xx:3, @aa:8	В					4			(#xx:3 of @aa:8) ~ (#xx:3 of @aa:8)	3	8
	BNOT Rn, Rd	В	7							(Rn8 of Rd8) ~ (Rn8 of Rd8)		2
	BNOT Rn, @ERd	В		4						(Rn8 of @ERd) ~ (Rn8 of @ERd)		8
	BNOT Rn, @aa:8	В					4			(Rn8 of @aa:8) ~ (Rn8 of @aa:8)		8
BTST	BTST #xx:3, Rd	В	2							(#xx:3 of Rd8) Z	+	2
	BTST #xx:3, @ERd	В		4						(#xx:3 of @ERd) Z	+	9
	BTST #xx:3, @aa:8	В					4			(#xx:3 of @aa:8) Z	•	9
	BTST Rn, Rd	В	7							(Rn8 of @Rd8) Z	*	2
	BTST Rn, @ERd	В		4						(Rn8 of @ERd) Z	+	9
	BTST Rn, @aa:8	В					4			(Rn8 of @aa:8) Z	•	9
BLD	BLD #xx:3, Rd	В	2							(#xx:3 of Rd8) C	*	2
	BLD #xx:3, @ERd	В		4						(#xx:3 of @ERd) C	4	9
	BLD #xx:3, @aa:8	В					4			(#xx:3 of @aa:8) C	+	9
BILD	BILD #xx:3, Rd	В	2							~ (#xx:3 of Rd8) C	*	2
	BILD #xx:3, @ERd	В		4						~ (#xx:3 of @ERd) C	**	9
	BILD #xx:3, @aa:8	В					4			~ (#xx:3 of @aa:8) C	**	9

·		5/		. `	アドレッツン	アドレッシングモード/命令長(バイト)	長(八	イナ)		\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	コンディションコード		実行ステート数*1
		* \\\\-	#xx R	Rn @	@ERn @(d, ERn)	() @-ERn/@ERn+	@aa	@(d, PC)	@ @aa	\E\-__\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	> Z N H I	<i>'</i>	/ / ምት // ንአት
BST	BST #xx:3, Rd	В	.,	2						~ C (#xx:3 of Rd8)			2
	BST #xx:3, @ERd	В			4					C (#xx:3 of @ERd24)			80
	BST #xx:3, @aa:8	ш					4			C (#xx:3 of @aa:8)			8
BIST	BIST #xx:3, Rd	М		2						~ C (#xx:3 of Rd8)			2
	BIST #xx:3, @ERd	М			4					~ C (#xx:3 of @ERd24)			8
	BIST #xx:3, @aa:8	М					4			~ C (#xx:3 of @aa:8)			8
BAND	BAND #xx:3, Rd	В		2						C (#xx:3 of Rd8) C		+ +	2
	BAND #xx:3, @ERd	В			4					C (#xx:3 of @ERd24) C		↔	9
	BAND #xx:3, @aa:8	М					4			C (#xx:3 of @aa:8) C		↔	9
BIAND	BIAND #xx:3, Rd	В	.,	2						C ~ (#xx:3 of Rd8) C		+ +	2
	BIAND #xx:3, @ERd	В			4					C ~ (#xx:3 of @ERd24) C		+ +	9
	BIAND #xx:3, @aa:8	В					4			C ~ (#xx:3 of @aa:8) C		+ +	9
BOR	BOR #xx:3, Rd	В	. •	2						C (#xx:3 of Rd8) C		+	2
	BOR #xx:3, @ERd	В			4					C (#xx:3 of @ERd24) C		+ +	9
	BOR #xx:3, @aa:8	В					4			C (#xx:3 of @aa:8) C		++	9
BIOR	BIOR #xx:3, Rd	В		2						C ~ (#xx:3 of Rd8) C		+ +	2
	BIOR #xx:3, @ERd	Ф			4					C ~ (#xx:3 of @ERd24) C		+ +	9
	BIOR #xx:3, @aa:8	В					4			C ~ (#xx:3 of @aa:8) C		+	9
BXOR	BXOR #xx:3, Rd	В		2						C⊕(#xx:3 of Rd8) C		+	2
	BXOR #xx:3, @ERd	В			4					C⊕(#xx:3 of @ERd24) C		+ +	9
	BXOR #xx:3, @aa:8	В					4			C⊕(#xx:3 of @aa:8) C			9
BIXOR	BIXOR #xx:3, Rd	Ф	.,	2						C⊕ ~ (#xx:3 of Rd8) C		+ +	2
	BIXOR #xx:3, @ERd	В			4					C⊕ ~ (#xx:3 of @ERd24) C		↔	9
	BIXOR #xx:3, @aa:8	В					4			C⊕ ~ (#xx:3 of @aa:8) C		+	9

コンディションコード 実行ステート数 *1 1 | H | N | Z | V | C | 1-411 | PF 11 724 4 9 9 9 4 9 9 9 4 9 4 9 9 9 4 9 分岐条件 Always Z=0 Z=1 Never 0=N C=0N=1 C=1 Z=0 Z=1 V=0 V=1 ပ **4ペワーツョン** if condition is true then PC PC+d else next; @@aa @ERn @(d, ERn) @-ERn/@ERn+ @aa @(d, PC) アドレッシングモード/命令長(バイト) 4 7 4 씸 XX# サイズ BCC d:16(BHS d:16) BCS d:16(BLO d:16) BRN d:16(BF d:16) BRA d:16(BT d:16) BCC d:8(BHS d:8) BCS d:8(BLO d:8) BRN d:8(BF d:8) BRA d:8(BT d:8) ニーモニック BNE d:16 BVC d:16 BEQ d:16 BVS d:16 BLS d:16 BMI d:16 BHI d:16 BEQ d:8 BVC d:8 BPL d:16 BLS d:8 BNE d:8 BPL d:8 BMI d:8 BVS d:8 BHI d:8 Всс

(6) 分岐命令

(7)システム制御命令

		⊅ ⁄			F	・レッシンケ	アドレッシングモード/命令長(バイト)	医(八	イナ			ヘーペーングト		J J	ザイツ	コンディションコード	业	実行万十数 *1	* *
		-ド	××#	Rn	ר @ERn	رd, ERn) (م	@-ERn/@ERn+	@aa	@(d, PC)	@@aa		7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7	分岐条件	_	z	H N Z V C		/-ረዜ	1,7,7
Bcc	BGE d:8								2			if condition is true	N⊕V=0					4	
	BGE d:16								4			then PC PC+d						9	
	BLT d:8								2			else next;	N⊕V=1					4	
	BLT d:16								4									9	
	BGT d:8								2				Z (N⊕V)=0					4	
	BGT d:16								4									9	
	BLE d:8								2				Z (N⊕V)=1					4	
	BLE d:16								4									9	
JMP	JMP @ERn				2							PC ERn	-					4	
	JMP @aa:24							4				PC aa:24						9	
	JMP @@aa:8									2		PC @aa:8						8	10
BSR	BSR d:8								2			PC @-SP, PC PC+d:8	C+d:8					9	
	BSR d:16								4			PC @-SP, PC PC+d:16	C+d:16					8	10
	JSR @ERn				2							PC @-SP, PC ERn	Rn					9	8
JSR	JSR @aa:24							4				PC @-SP, PC aa:24	a:24					8	10
	JSR @@aa:8									2		PC @-SP, PC @aa:8)aa:8					8	12
RTS	RTS										7	PC @SP+						8	10

 $I \mid H \mid N \mid Z \mid V \mid C \mid J - 3 I I \mid P + 1 + 1 + 2 + 1$ コンディションコード | 実行ステート数*1 16 9 7 7 7 9 ω 7 ω 8 10 7 9 8 12 8 8 10 7 2 2 7 4 В ERs32 @ERd PC @-SP, CCR @-SP,<^, 1/9> @SP+ **4ペ**フーツョン @ERs CCR, ERs32+2 ERd32-2 ERd32, CCR 低消費電力状態に遷移 @(d:16, ERs) CCR @(d:24, ERs) CCR CCR @(d:16, ERd) CCR @(d:24, ERd) CCR #xx:8 CCR CCR CCR @SP+, PC @aa:16 CCR @aa:24 CCR @aa:16 @aa:24 CCR @ERd @ERs CCR 8:XX# CCR⊕#xx:8 #xx:8 CCR CCR Rd8 Rs8 CCR PC PC+2 CCR CCR CCR CCR 2 7 @ @ aa @ERn @(d, ERn) @-ERn/@ERn+ @aa @(d, PC) アドレッシングモード/命令長(バイト) 9 ω 9 ω 4 4 5 9 9 9 4 4 R 7 7 XX# N 2 0 サイズ ≥ 3 3 ≥ ∞ ≥ ≥ ≥ ≥ В В **m** ≥ ≥ ≥ ≥ В В STC CCR, @(d:16, ERd) LDC @(d:16, ERs), CCR LDC @(d:24, ERs), CCR STC CCR, @(d:24, ERd) LDC @ERs+, CCR STC CCR, @aa:16 LDC @aa:16, CCR LDC @aa:24, CCR STC CCR, @-ERd STC CCR, @aa:24 STC CCR, @ERd ANDC #xx:8, CCR XORC #xx:8, CCR LDC @ERs, CCR ORC #xx:8, CCR LDC #xx:8, CCR LDC Rs, CCR STC CCR, Rd ニーモニック TRAPA #x:2 SLEEP RTE NOP TRAPA SLEEP XORC ANDC ORC RTE NOP LDC STC

(7)システム制御命令

(8) ブロック転送命令

7"-#	サイ			F T	レッシング	アドレッシングモード/命令長(バイト)	長 (バ)	1 F)			ハーバーバット	コンディションコード 実行ステート数 *1	実行ステート数 *1
\ 	-K	XX#	R	@ERn	@(d, ERn)	@-ERn/ERn+	@aa	@(d, PC)	@@aa		\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	1 H N Z V C 1-711 71-11-11	1-31 PF 11 22F
EEPMOV EEPMOV.B										4	if R4L 0		8+4n*2
											Repeat @ER5 @ER6		
											R5+1 R5		
											R6+1 R6		
											R4L-1 R4L		
											Until R4L=0		
											else next;		
EEPMOV.W										4	if R4 0		8+4n* ²
											Repeat @ER5 @ER6		
											R5+1 R5		
											R6+1 R6		
											R4-1 R4		
											Until R4=0		
											else next;		

「2.6 命令実行ステート数」を参照してください。 *1 実行ステート数は、オペコードおよびオペランドが内蔵メモリに存在する場合です。それ以外の場合は、 [洪]

ピット11から桁上がりまたはピット11へ桁下がりが発生したとき1にセットされ、それ以外のとき0にクリアされます。

nはR4LまたはR4の設定値です。

- ピット27から桁上がりまたはピット27へ桁下がりが発生したとき1にセットされ、それ以外のとき0にクリアされます。 (2)
- (3) 演算結果がゼロのとき、演算前の値を保持し、それ以外のとき0にクリアされます。
- (4) 補正結果に桁上がりが発生したとき、1にセットされ、それ以外のとき演算前の値を保持します。
- (5) Eクロック同期転送命令の実行ステート数は一定ではありません。
- (6) 除数が負のとき1にセットされ、それ以外のとき0にクリアされます。
- (7) 除数がゼロのとき1にセットされ、それ以外のとき0にクリアされます。
- (8) 商が負のとき1にセットされ、それ以外のとき0にクリアされます。

2.4 命令コード一覧

第10バイト 第9バイト 第8バイト 第7バイト インストラクションフォーマット 第6パイト 第5パイト 命令コードー覧 Σ Σ 0 erd 0 0 第4バイト MM 0 O IMM ers 0 ₹ ₹ disp disb disp disp disp disb disp disp disp disb 第3パイト 9 9 9 表2.3 1 0 erd ers 0 erd 0 0 erd 8 0 erd 9 0 erd 0 erd 第2パイト rs rd g g g 0 0 IMM rd 0 Σ Σ aps disp disp disp disp disp disp disp disp disp disp disp 0 erd S ည 9 ည 9 0 Б п 第1バイト 5 ω 6 6 <u>а</u> Б 9 6 9 ⋖ 9 9 O ш 0 8 8 7 ∞ က ω ω 2 ω 9 8 ~ ω 8 ∞ 6 0 4 0 0 0 0 6 0 ш / 9 0 7 _ 2 4 2 4 2 2 2 4 2 2 2 _ _ B B B B **a** ≥ ≥ _ _ _ BCC d:16 (BHS d:16) BCS d:16 (BLO d:16) ニーモニック BAND #xx:3,@ERd BAND #xx:3,@aa:8 BRN d:16 (BF d:16) ADD.L #xx:32,ERd AND.W #xx:16,Rd AND.W Rs,Rd AND.L #xx:32,ERd BRA d:8 (BT d:8) BRA d:16 (BT d:16) BCC d:8 (BHS d:8) BCS d:8 (BLO d:8) ADD.W #xx:16,Rd ANDC #xx:8,CCR BRN d:8 (BF d:8) AND.L ERS,ERd ADD.L ERS, ERd AND.B #xx:8,Rd ADD.B #xx:8,Rd BAND #xx:3,Rd ADDX #xx:8,Rd ADD.W Rs,Rd ADDS #1,ERd ADDS #2,ERd ADDS #4,ERd ADD.B Rs,Rd AND.B Rs,Rd ADDX Rs, Rd BVS d:16 BPL d:8 BPL d:16 BEQ d:8 BEQ d:16 BHI d:16 BLS d:16 BNE d:16 BVC d:16 BLS d:8 BVC d:8 BNE d:8 BVS d:8 BHI d:8 ADDS ANDC 邻 ADDX ADD AND Всс

他	ニーモニック	サイ						•	インストラクションフォーマッ	コンフォーマット				
		·K	第1バイ	7	第2バイト	第3.	第3バイト	第4バイト	第5バイト	第6バイト	第7バイト	第8バイト	第9バイト	第10バイト
Bcc	BMI d:8	1	4	В	disp									
(続き)	BMI d:16	•	2	8	0 B		ő	disp						
	BGE d:8	-	4	C	dsip									
	BGE d:16	•	2	8	0		ő	disp						
	BLT d:8		4	D	dsip									
	BLT d:16	-	2	8	0 д		Ü	disp						
	BGT d:8		4	Ш	disp									
	BGT d:16		2	8	0		ä	disp						
	BLE d:8		4	ш	dsip									
	BLE d:16		2	8	0		† ö	dsip						
BCLR	BCLR #xx:3,Rd	В	7	2	0 IMM rd									
	BCLR #xx:3,@ERd	В	7	D	0 erd 0	7	2	0 MMI 0						
	BCLR #xx:3,@aa:8	В	7	ш	abs	7	2	0 IMMI 0						
	BCLR Rn,Rd	В	9	2	E L									
	BCLR Rn, @ERd	В	7	۵	0 erd 0	9	2	ļ						
	BCLR Rn,@aa:8	ш	7	ш	aps	9	2	0						
BIAND	BIAND #xx:3,Rd	В	7	9	1 IMM rd									
	BIAND #xx:3,@ERd	В	7	С	0 erd 0	7	9	1 IMM 0						
	BIAND #xx:3,@aa:8	В	7	Е	abs	7	9	1 IMM 0						
BILD	BILD #xx:3,Rd	В	7	7	1 IMM rd									
	BILD #xx:3,@ERd	В	7	С	0 erd 0	7	7	1 IMM 0						
	BILD #xx:3,@aa:8	В	7	Е	sqe	7	7	1 IMM 0						
BIOR	BIOR #xx:3,Rd	В	7	4	1 IMM rd									
	BIOR #xx:3,@ERd	В	7	С	0 erd 0	7	4	1 IMM 0						
	BIOR #xx:3,@aa:8	В	7	Е	sqe	7	4	1 IMM 0						
BIST	BIST #xx:3,Rd	В	9		1 IMM rd									
	BIST #xx:3,@ERd	В	7	٥	0 erd 0	9	7	1 IMM 0						
	BIST #xx:3,@aa:8	В	7	ш	,,	9	7	1 IMM 0						
BIXOR	BIXOR #xx:3,Rd	В	7	5										
	BIXOR #xx:3,@ERd	ш	7	ပ	0 erd 0	7								
	BIXOR #xx:3,@aa:8	ш	7	ш	ဖြ	7	2	1 IMM 0						
BLD	BLD #xx:3,Rd	В	7	7	0 IMM rd									
	BLD #xx:3,@ERd	Ф	7	ပ	0 erd 0	7	7	0 IMMI 0						
	BLD #xx:3,@aa:8	Ф	7	ш	aps	7	7	0 IMM 0						
BNOT	BNOT #xx:3,Rd	В	7	-	0 IMM rd									
	BNOT #xx:3,@ERd	В	7	D	0 erd 0	7	-							
	BNOT #xx:3,@aa:8	В	7	F	sqe	7	1	0 IMM 0						
	BNOT Rn,Rd	В	9	1	rn rd									
	BNOT Rn, @ERd	В	7	D	0 erd 0	9	-	rn 0						
	BNOT Rn,@aa:8	В	7	Ь	abs	9	-	m 0						
BOR	BOR #xx:3,Rd	Ф	7	4	Σ									
	BOR #xx:3,@ERd	Ф	7	O	0 erd 0	7	\neg							
	BOR #xx:3,@aa:8	В	7	ш	aps	7	4	0 IMM 0						

45	=-	Þ /								インストラクショ	インストラクションフォーマット				
, !		'n,	第1バイ	7	第2パイト		第3バイト		第4バイト	第5パイト	第6パイト	第7パイト	第8パイト	第9バイト	第10パイト
BSET	BSET #xx:3,Rd	В	7	0	0 IMM	rd									
	BSET #xx:3,@ERd	В	7	D	0 erd	0	7	0 0	0 IMM 0						
	BSET #xx:3,@aa:8	В	7	ч	abs			0 0	O IMM O						
	BSET Rn, Rd	В	9	0	£	p									
	BSET Rn, @ERd	В	7	۵	0 erd	0	9		0						
	BSET Rn, @aa:8	В	7	ш	aps		9	0	0						
BSR	BSR d:8	•	2	2	disp										
	BSR d:16	•	2	ပ	0	0		disb							
BST	BST #xx:3,Rd	В	9	7	0 IMM	Þ									
	BST #xx:3,@ERd	В	7	۵	0 erd	0	9		0 IMM 0						
	BST #xx:3,@aa:8	В	7	ш	aps		9	7 0 1	0 IMM 0						
BTST	BTST #xx:3,Rd	В	7	ဗ	0 IMM	Ð									
	BTST #xx:3,@ERd	В	7	O	0 erd	0	7								
	BTST #xx:3,@aa:8	В	7	ш	aps		7	3 0	0 IMM 0						
	BTST Rn,Rd	В	9	3	E	ē									
	BTST Rn,@ERd	В	7	ပ	0 erd	0	9		0						
	BTST Rn,@aa:8	В	7	ш	aps		9	3	0						
BXOR	BXOR #xx:3,Rd	Ф	7	2	0 IMM	Ð									
	BXOR #xx:3,@ERd	В	7	ပ	0 erd	0	7	5 0 1	0 IMM 0						
	BXOR #xx:3,@aa:8	В	7	ш	aps			2 0 1	0 MMI 0						
CMP	CMP.B #xx:8,Rd	В	Α	rd	IMM										
	CMP.B Rs,Rd	В	τ-	ပ	<u>ج</u>	Ð									
	CMP.W #xx:16,Rd	≯	7	6	2	ē		MM							
	CMP.W Rs,Rd	≯	τ-	۵		ē									
	CMP.L #xx:32,ERd	٦	7	Α	2 0	0 erd			IMM	M					
	CMP.L ERS,ERd	٦	-	ш	1 ers 0	0 erd									
DAA	DAA Rd	В	0	ш	0	Б									
DAS	DAS Rd	В	τ-	ш	0	ē									
DEC	DEC.B Rd	ш	-	⋖	0	p P									
	DEC.W #1,Rd	≥	-	ш	2	<u>5</u>									
	DEC.W #2,Rd	>	-	m		₽									
	DEC.L #1,ERd	_	-	ш		o erd									
	DEC.L #2,ERd	7	-	<u>а</u>		o erd									
DIVXS	DIVXS.B Rs,Rd	m	0	_	ا	 	2	+							
	DIVXS.W Rs,ERd	>	0	_	Δ	0	2	ص 2	rs 0 erd						
DIVXO	DIVXU.B Rs,Rd	ω	2	-		₽.									
	DIVXU.W Rs,ERd	≥	2	က		0 erd			-						
EEPMOV	EEPMOV.B	,	7	В	2	ပ	2		В						
	EEPMOV.W	,	7	В	Δ	4	2	8	В.						
EXTS	EXTS.W Rd	≥	-	7		₽.									
	EXTS.L ERd	_	-	7		0 erd									
EXTO	EXTU.W Rd	≥	-	7		₽									
	EXTUIL ERd	7	-	7	7	0 : erd									

K B M M	無 の の の の の の の の の の の の の	第2, 0 5 5 7 7 F	7 00	第3八イト	第4パイト	第5バイト	第5パイト 第6パイト	光パイト	第8/バイト	第9//イト	※10パイト
	2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	0 0	abs o abs	abs							
		0 4 4 4 4 4	MM	6 6 6 7 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8	0 ers 0 0 ers 0 0 ers 0 0 ers 0 0 ers 0	ω o	disp 2 0 abs	0 0 aps		disp	
		1 1 err	_		<u> </u>			dsip			
	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	8	Ψ ω ω ω ω	abs	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		disp disp			

MOV.W Rs,@ERd	邻	0 × □ ± − □	⊅ /						,	インストラクションフォーマッ	ンフォーマット					
WOV WEAL GETER AND W 6 9 1 end 7 5 6 end 0 6 6 6 6 6 6 6 6 6	y L		トド	第1八	7	第2八.	7	第3パイト	_	第5バイト	第6パイト	第7パイト	第8パイト	第9バイト	第10パイト	Т
MOV/WRS_REGIZEREN W W G F 1 red G G G G G G G G G	MOV	MOV.W Rs,@ERd	>	9	6	1 erd	S.									
MOVIM Res @eact MoVIM Res	(熱計)	MOV.W Rs,@(d:16,ERd)	8	9		1 erd	rs	0	lisp							
MOVIV Res_Generate		MOV.W Rs,@(d:24,ERd)	>	7			0					disp				
MOVIL Rev. 22 Red		MOV.W Rs,@-ERd	≥	9	۵	1 erd	S.									
MOVLERS, ERACH		MOV.W Rs,@aa:16	>	9	В	8	rs	ø	sq							
MOVILERS ERRENT 1		MOV.W Rs,@aa:24	>	9	В	∢	rs			abs						
MOVLERS, ERM		MOV.L #xx:32,Rd	_	7	4		0 erd		Ī	>						
MOVIL @idtaleResided 1		MOV.L ERS,ERd	_	0		1 ers	0 erd									
MOVL @GG15ERS_ERRA		MOV.L @ERS,ERd		0	1	0	0		0 ers 0 erd							
MOVLEGEGERERERAD L 0 1 0 0 0 0 0 0 0 0		MOV.L @(d:16,ERs),ERd	_	0	-	0	0		0 ers 0 erd	dis	Q.					
MOVLL @ERSA-FREND L 0 1 0 0 0 6 B 0 0 0 0 0 0 0 0 0 0		MOV.L @(d:24,ERs),ERd	_	0	1	0	0							disp		
MOVLL @aar16_ERd		MOV.L @ERs+,ERd	7	0	1	0	0		0 ers 0 erd							
MOVLER\(\text{Base24} \text{ERA} 1 0 0 0 0 0 0 0 0 0		MOV.L @aa:16,ERd	7	0	1	0	0		0 0 erd		S					
MOVLERS, @Ered		MOV.L @aa:24 ,ERd	_	0	1	0	0		2 0 erd	0		abs				
MOVLERS,@Cd24ERD L 0 1 0 0 6 F 1 0 0 0 6 B A 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		MOV.L ERS,@ERd	_	0	1	0	0		1 erd 0 ers							
MOVLERS,@(d24,ERd) L 0 1 0 0 7 8 1 ed 0 6 B A 0		MOV.L ERs,@(d:16,ERd)	_	0	1	0	0		1 erd 0 ers	dis						
MOVLERs,@=ERd		MOV.L ERs, @ (d:24, ERd)	٦	0	1	0	0							disp		
MOVLERS,@aa:16 L 0 0 6 B 6 Gerad A 0 ec abs VFPE MOVLERS,@aa:16,Rd B 6 A 1 0 0 6 B A 0		MOV.L ERS, @-ERd	_	0	-	0	0		1 erd 0 ers							
VFPE MOVLERS,@aa244 L 0 0 6 B A 0		MOV.L ERs,@aa:16	7	0	1	0	0		0	ap	S					
VFPE MOVFPE @aa:16,Rd B 6 A C rs abs LXS MULXS.B Rs,Rd B 6 A C 0 5 2 rs rd LXU MULXS.W Rs,Red W 5 2 rs rd rs rd S NEG.B Rd W 1 7 8 rd rd rd NGG.L ERd L 1 7 9 rd		MOV.L ERs,@aa:24		0	1	0	0		0			abs				
VTPE MOVTPE Rs,@aa:16 B 6 A C rs abs rd LXJ MULXS.B Rs,Rd B 0 1 C 0 5 2 rs rd LXJ MULXU.B Rs,Rd B 0 1 C 0 5 2 rs 0 eff LXJ MULXU.W Rs,ERd W 5 2 rs 0 eff MULXU.W Rs,ERd W 5 2 rs 0 eff MULXU.W Rs,ERd W 1 7 9 rd NG,L ERd L 1 7 9 rd NOT.B Rd W 1 7 9 rd NOT.B Rd B 1 7 0 rd NOT.B Rd B 1 7 1 rd NOT.B Rd B 1 7 3 0 eff NOT.B Rd B C rd rd NOT.B Rd B C rd rd NOT.B Rs,Rd B C rd rd OR.B #xx3,ERd W 6 4 rs rd OR.W Rs,Rd L 7 A 4 0 eff OR.L #xx3,ERd L 7 A 7 0 eff OR.L #xx3,ERd L 7 A 0 eff OR.L #xx3,ERd L 7 0 0 6 D 7 0 eff OR.L #xx3,ERd L 7 0 0 0 0 0 0 OR.L #xx3,ERd L 7 0 0 0 0 0 0 0 OR.L #xx3,ERd L 7 0 0 0 0 0 0 0 OR.L #xx3,ERd L 7 0 0 0 0 0 0 0 0 0	MOVFPE	_	В	9	٧	4	rd	a	sc. sc							
LXS MULXS.BRS.Rd	MOVTPE	\rightarrow	В	9	⋖	S	rs.	ē	SC							
MULXS.WRS,ERA	MULXS	MULXS.B Rs,Rd	В	0	-	ပ	0									
NULXULBRS,Rd B 5 0 rs rd		MULXS.W Rs,ERd	>	0	-	ပ	0									
NEG.B Rd	MULXU	MULXU.B Rs,Rd	В	2	0	S	p									
NEG.BRd B 1 7 8 rd rd NEG.BRd W 1 7 9 rd rd rd rd rd rd rd		MULXU.W Rs,ERd	8	2	2		0 erd									
NEG.WRd W 1 7 9 rd rd NEG.WRd NEG.LERd L 1 7 B 0 erd rd rd rd rd rd rd r	NEG	NEG.B Rd	ω	-	7	ω	5									
NEGLERd		NEG.W Rd	8	-	7		p									
NOP		NEG.L ERd	_	-	7		0 erd									
NOT.B Rd	NOP	NOP	•	0	0	0	0									
NOT.W Rd W 1 7 1 rd NOT.L ERd L 1 7 3 0 erd OR.B #xx8.Rd B C rd rd rd rd OR.W #xx16.Rd W 7 9 4 rd rd OR.L #xx32.ERd L 7 A 4 0 erd C OR.L Efs, ERd L 7 A 4 0 erd C OR.L Efs, ERd L 0 1 F 0 erd A 0 erd D OR.L Efs, ERd L 0 4 IMM A 0 erd A 0 erd D OR.L Efs, ERd L 0 4 IMM 0 erd A 0 erd D OR.L Efs, ERd L 0 4 IMM 0 erd A 0 erd 0 erd 0	NOT	NOT.B Rd	В	1	7	0	rd									
NOTLERd L 1 7 3 0 erd OR.B #xx8,Rd B C rd rd rd rd OR.W #xx16,Rd W 6 4 rs rd rd OR.L #xx32,ERd L 7 A 4 0 erd OR.L Efs,ERd L 0 1 F 0 6 4 0 erd C OR.L Efs,ERd L 0 1 F 0 6 4 0 erd D OR.L Efs,ERG L 0 1 F 0 6 4 0 erd D OR.L Efs,ERG L 0 1 F 0 6 4 0 erd D OR.L Efs,ERG L 0 0 6 0 7 m erd erd<		NOT.W Rd	8	1	7	1	rd									
OR.B #xx.8,Rd B C rd IMM OR.B #xx.16,Rd B 1 4 rs rd IMM OR.W #xx.16,Rd W 7 A 4 rs rd IMM OR.L #xx.32,ERd L 7 A 4 0 i erd Imm Imm C OR.ERS,ERd L 0 1 F 0 6 4 0 i erd C ORC #xx.3,CRR B 0 4 IMM		NOT.L ERd	_	τ-	7		erd (
OR.B Rs.Rd B 1 4 rs rd IMM OR.W #xx:16.Rd W 7 9 4 rd IMM OR.L #xx:32,Rd L 7 A 4 0 erd Imm C OR.L #xx:32,Rd L 0 1 F 0 6 4 0 erd C ORC #xx:6,CCR B 0 4 IMM F O erg A O erg erg </td <td>OR</td> <td>OR.B #xx:8,Rd</td> <td>В</td> <td>ပ</td> <td>rd</td> <td>M</td> <td>M</td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>	OR	OR.B #xx:8,Rd	В	ပ	rd	M	M									
OR.W #xx16.Rd W 7 9 4 rd IMM OR.W Rs,Rd W 6 4 rs rd rd rd OR.L #xx23.ERd L 7 A 4 0 erd rd rd </td <td></td> <td>OR.B Rs,Rd</td> <td>В</td> <td>-</td> <td>4</td> <td>LS.</td> <td>rd</td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>		OR.B Rs,Rd	В	-	4	LS.	rd									
OR.W.Rs,Rd W 6 4 rs rd OR.L.Bxs,22,ERd L 7 A 4 0 erd OR.L.Bxs,ERd L 0 1 F 0 6 4 0 erd OCK #xx,8,CCR B 0 4 IMM POP-WRN POP-WRN W 0 7 0 erd POP-WRN L 0 1 0 6 D 7 0 erm		OR.W #xx:16,Rd	>	7	6	4	Б	=	MM							
OR.L.#xx.32,ERd L 7 A 4 0 erd OR.L.ERS.ERd L 0 1 F 0 6 4 0 erd OCK #xx.8,CCR B 0 4 IMM POP.WR POP.WR POP.WR C 0 7 n POP.WR L 0 1 0 0 6 D 7 0 em		OR.W Rs,Rd	>	9	4	rs.	Б									
OR.LERS,ERd L 0 1 F 0 6 4 0 ers ORC#xx.8.CCR B 0 4 IMM POP.W.Rn W 6 D 7 m POP.LERn L 0 1 0 0 6 D 7		OR.L #xx:32,ERd	1	7	A		erd		N.	4M						
ORC #xx:8,CCR B 0 4 IMM POP.W Rn W 6 D 7 rn POP.LERn L 0 1 0 6 D 7		OR.L ERS,ERd	_	0	-	ш	0		0 ers 0 erd							
POP.WRn W 6 D 7 rn POP.LERn L 0 1 0 6 D 7	ORC	ORC #xx:8,CCR	В	0	4	≅	Σ									
L 0 1 0 0 6 D 7	POP	POP.W Rn	8	9	D	7	L									
		POP.L ERn	_	0	-	0	0	ļ								

PUSH ROTL B		- ^													
		<	第1バイ	7	第2バイト	7 +	第3バイト	第4バイ	バイト	第5バイト	第6パイト	第7パイト	第8バイト	第9パイト	第10バイト
	PUSH.W Rn	>	9	۵	L.	E.									
	PUSH.L ERn	_	0	-	0	0	9	ш	0 ern						
	ROTL.B Rd	В	-	2	8	Ð									
_	ROTL.W Rd	≥	-	2	6	p									
	ROTL.L ERd	_	-	2	Ф	0 erd									
ROTR	ROTR.B Rd	В	-	က	ω	p									
_	ROTR.W Rd	>	-	3	6	p									
	ROTR.L ERd	_	-	3	В	0 erd									
ROTXL	ROTXL.B Rd	В	-	2	0	Þ									
ı <u></u>	ROTXL.W Rd	>	-	2	-	ē									
	ROTXL.L ERd	_	-	2	m	0 erd									
ROTXR	ROTXR.B Rd	М	-	က	0	p									
	ROTXR.W Rd	>	-	က	-	Ð									
ت	ROTXR.L ERd	_	-	е	m	0 erd									
RTE	RTE		2	9	7	0									
	RTS	-	5	4	7	0									
SHAL	SHAL.B Rd	В	-	0	8	rd									
	SHAL.W Rd	Μ	1	0		rd									
	SHAL.L ERd	_	-	0	В	0 erd									
SHAR	SHAR.B Rd	В	τ-	-	8	Б									
	SHAR.W Rd	>	-	-	6	p									
	SHAR.L ERd	_	-	-	В	0 erd									
SHLL	SHLL.B Rd	В	-	0	0	rd									
	SHLL.W Rd	>	-	0	-	p									
	SHLL.L ERd	_	·	0	3	0 erd									
SHLR	SHLR.B Rd	В	-	-	0	p									
	SHLR.W Rd	>	-	-		p.									
\dashv	SHLR.L ERd	_	-	-		0 erd									
SLEEP	SLEEP		0	-	80	0									
	STC CCR, Rd	В	0	2	0	Þ									
	STC CCR, @ERd	≥	0	-	4	0		1 erd	0						
	STC CCR, @(d:16,ERd)	>	0	-	4	0	 9	1 erd	0	J	disp				
	STC CCR, @ (d:24,ERd)	>	0	-	4	0	7 8	0 erd	0	9 9	0 V	0 0		dsip	
	STC CCR, @-ERd	^	0	-	4	0	9 9	1 erd	0						
	STC CCR, @aa:16	>	0	-	4	0		8	0	В	abs				
	STC CCR, @aa:24R	>	0	-	4	0	 9	∢	0	0 0		abs			
sus s	SUB.B Rs,Rd	В	-	8	<u>ي</u>	Þ									
	SUB.W #xx:16,Rd	≥	7	6	က	p		MM							
	SUB.W Rs,Rd	≥	-	6		ē									
	SUB.L #xx:32,ERd	_	7	4	က	0 erd			MM	5					
	SUB.L ERS,ERd	_	-	∢	1 ers 0 erd	0 erd									

俗令	ニーモニック	サ /					`	インストラクショ	インストラクションフォーマット				
		ĸ	第1八.	第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6パイト	第7バイト	第8バイト	第9バイト	第10バイト
SUBS	SUBS #1,ERd	_	-	В	0 0 erd								
	SUBS #2,ERd	_	-	В	8 0 erd								
	SUBS #4,ERd	_	-	Ф	9 0 erd								
SUBX	SUBX #xx:8,Rd	В	В	rd	MMI								
	SUBX Rs,Rd	В	-	ш	rs Ld								
TRAPA	TRAPA #x:2	ı	2	7	00 IMM 00								
XOR	XOR.B #xx:8,Rd	В	۵	ē	MMI								
	XOR.B Rs,Rd	В	-	2	rs rd								
	XOR.W #xx:16,Rd	≥	7	6	5 rd	2	IMM						
	XOR.W Rs,Rd	≥	9	2	rs rd								
	XOR.L #xx:32,ERd	_	7	¥	5 0 erd		IMM	Z					
	XOR.L ERS,ERd	_	0	-	P 0	9	0 ers 0 erd						
XORC	XORC #xx:8,CCR	В	0	5	IMM								

2. 各命令の説明

《記号説明》

IMM: イミディエイトデータ (2、3、8、16、32 ビット)

abs: 絶対アドレス(8、16、24 ビット)

disp: ディスプレースメント(8、16、24 ビット)

rs、rd、m: レジスタフィールド (4 ビットで8 ビットレジスタまたは 16 ビットレジスタを

指定します。rs、rd、rn はそれぞれオペランド形式の Rs、Rd、Rn に対応します。)

ers、erd、ern: レジスタフィールド (3 ビットでアドレスレジスタまたは 32 ビットレジスタを

指定します。ers、erd、ern はそれぞれオペランド形式のERs、ERd、ERn に対応

します。)

レジスタフィールドと汎用レジスタの対応を下表に示します。

アドレスレ	/ジスタ	16 ビットし	ノジスタ	8 ビットレ	/ ジスタ
32 ビットレ	ノジスタ				
レジスタフィールド	汎用レジスタ	レジスタフィールド	汎用レジスタ	レジスタフィールド	汎用レジスタ
000	ER0	0000	R0	0000	R0H
001	ER1	0001	R1	0001	R1H
:	:	:	:	:	:
	:	:	:	:	:
111	ER7	0111	R7	0111	R7H
		1000	E0	1000	R0L
		1001	E1	1001	R1L
		:	:	:	:
		:	:	:	:
		1111	E7	1111	R7L

オペレーションコードマップ 2.5

表 2.4~表 2.6 にオペレーションコードマップを示します。

表2.5 表2.5 В ADDX SUBX JSR BGT ш 表2.6 BLTΩ MOV CMP BGE BSR O MOV 表2.5 EEPMOV Ш BMI AMP BPL表2. ⋖ BHの最上位ビットがの場合を示します。 BHの最上位ビットが1の場合を示します。 表2.5 BVS 6 ADD SUB 表2.5 MOV BVC ω ADDX CMP ADD SUBX MOV MOV. S. XOR AND BIST TRAPA 表2.5 BEQ PC ۵/, BST BIAND ANDC AND AND RTE BNE BAND 9 BIXOR XORC XOR XOR BCS BSR BIOR ORC BCC OR RTS OR 4 BOR DIVXU 表2.5 LDC BTST BLS 3 MULXU 表2.5 BCLR STC ᇤ 第1バイト 第2バイト AH AL BH BL DIVXU 表2.5 BNOT 表2.5 BRN NOP 表2.5 BSET BRA 0 ¥ ⋖ Ω ட 0 7 က 4 2 9 ∞ 6 ш \circ ш ΑH

いかコード:

表2.4 オペレーションコードマップ(1)

表2.5 オペレーションコードマップ(2)

第2パイト

第1バイト ٩F

H

¥

表2.6 S DEC BLE ш BGT ш 表2.6 Ω ပ ADD ΜOV ROTL В BPL ⋖ BVS 6 ROTL ROTR BVC ω DEC BEQ $\frac{S}{N}$ AND AND BNE 9 XOR DEC BCS XOR 2 LDC/STC BCC R R SHLL SUB NOT က CMP CMP 표 BRN ADD ADD SHLR ADDS SUBS MOV MOV DAA DAS MOV BRA $\frac{2}{8}$ DEC 0B 13 4 1B 4 79 4 6 δ ᆼ 10 = 12 17 28

表2.6 オペレーションコードマップ(3)

イト	4 5 6 7 8 9 A B C D E F			OR XOR AND		BOR BXOR BAND BLD BIOR BIXOR BIAND	BST			BOR BXOR BAND BLD BIOR BIXOR BIAND BLD	BST	
第4パイト DH DL			DIVXS		втѕт	×			втѕт	BXO/		
#3/パイト #4/パイト CH CL DH DL	2	MULXS					BCLR	BCLR		В	BCLR	BCLR
第2バイト BH BL	-		DIVIXS				BNOT	BNOT			BNOT	BNOT
第1バイト AH AL	0	MULXS					BSET	BSET			BSET	BSET
で い エ 一 一 が イ イ	CL	01C05	01D05	01F06	7Cr06 *1	7Cr07 *1	7Dr06 *1	7Dr07 *1	7Eaa6 *2	7Eaa7 *2	7Faa6 *2	7Faa7 *2

【注】*1 rはレジスタ指定部*2 aaは絶対アドレス指定部

2.6 命令実行ステート数

H8/300H CPU の各命令についての実行状態と実行ステート数の計算方法を示します。 表 2.8 に各命令の実行状態として、命令実行中に行われる命令フェッチ、データリード/ライト 等のサイクル数を示し、表 2.7 に各々のサイズに必要なステート数を示します。

命令の実行ステート数は次の計算式で計算されます。

実行ステート数=I·SI+J·SJ+K·SK+L·SL+M·SM+N·SN

実行ステート数計算例

(例)

アドバンストモード、プログラム領域およびスタック領域を外部空間に設定、内部周辺モジュールアクセス時8ビットバス幅、外部デバイスアクセス時16ビットバス幅で3ステートアクセス1ウェイト挿入とした場合。

1. BSET #0, @FFFFC7:8

表 2.8 より、

I=L=2, J=K=M=N=0

表 2.7 より

SI=4, SL=3

実行ステート数=2×4+2×3=14

2. JSR@@30

表 2.8 より

I=J=K=2, L=M=N=0

表 2.7 より

SI=SJ=SK=4

実行ステート数=2×4+2×4+2×4=24

表27 宝行状能(サイクル)に要するステート数

	衣2./ 夫1	」小忠(リ	1777	-女りつ人.) — [1 故)		
				アクセス対象	ŧ		
実行状態	内臓	内臓周辺 つ	Eジュール		外部テ	デバイス	
(サイクル)	メモリ			8ビッ	トバス	16ビッ	トバス
	,,,,,	8ビット バス	16ビット バス	2ステート アクセス	3ステート アクセス	2ステート アクセス	3ステート アクセス
命令フェッチ S _I							
分岐アドレスリード SJ		6		4	6+2m		
スタック操作 S _K	2		3			2	3+m*
バイトデータアクセス S _L		3		2	3+m		
ワードデータアクセス S _M		6		4	6+2m		
内部動作 S _N				1			

【注】 * MOVFPE、MOVTPEについては当該LSIのハードウェアマニュアルを参照してください。 《記号説明》

m:外部デバイスアクセス時のウェイトステート数

表 2.8 命令実行状態(サイクル)数

	12(2.)	7 7 (14 (1	11人窓(り・	1 2 70 / 30			
命令	ニーモニック	命令フェッチ	分岐アドレス リード	スタック操作	バイトデータ アクセス	ワードデータ アクセス	内部動作
		I	J	K	L	М	N
ADD	ADD.B #xx:8,Rd	1					
	ADD.B Rs,Rd	1					
	ADD.W #xx:16,Rd	2					
	ADD.W Rs,Rd	1					
	ADD.L #xx:32,ERd	3					
	ADD.L ERs,ERd	1					
ADDS	ADDS #1/2/4,ERd	1					
ADDX	ADDX #xx:8,Rd	1					
	ADDX Rs,Rd	1					
AND	AND.B #xx:8,Rd	1					
	AND.B Rs,Rd	1					
	AND.W #xx:16,Rd	2					
	AND.W Rs,Rd	1					
	AND.L #xx:32,ERd	3					
	AND.L ERs,ERd	2					
ANDC	ANDC #xx:8,CCR	1					
BAND	BAND #xx:3,Rd	1			1		
	BAND #xx:3,@ERd	2			1		
D	BAND #xx:3,@aa:8	2			· '		
Bcc	BRA d:8 (BT d:8)	2					
	BRN d:8 (BF d:8)	2					
	BHI d:8	2					
	BLS d:8	2					
	BCC d:8 (BHS d:8) BCS d:8 (BLO d:8)	2 2					
	BNE d:8	2					
	BEQ d:8	2 2					
	BVC d:8	2					
	BVS d:8	2					
	BPL d:8	2					
	BMI d:8	2					
	BGE d:8	2					
	BLT d:8	2					
	BGT d:8	2					
	BLE d:8	2					
	BRA d:16 (BT d:16)	2					2
	BRN d:16 (BF d:16)	2					2
	BHI d:16	2					2
	BLS d:16	2					2
	BCC d:16 (BHS d:16)	2					2
	BCS d:16 (BLO d:16)	2					2
	BNE d:16	2					2
	BEQ d:16	2					2
	BVC d:16	2					2
	BVS d:16	2					2
	BPL d:16	2					2
	BMI d:16	2					2
	BGE d:16	2					2 2
	BLT d:16	2					2
	BGT d:16	2					2
DCI D	BLE d:16	2	-		-		
BCLR	BCLR #xx:3,Rd	1					
	BCLR #xx:3,@ERd	2			2 2		
	BCLR #xx:3,@aa:8	2			4		
	BCLR Rn,Rd	1			2		
	BCLR Rn,@ERd	2			2		
BIAND	BCLR Rn,@aa:8 BIAND #xx:3,Rd	1					
חואוח	BIAND #xx:3,Rd BIAND #xx:3,@ERd	2			1		
	BIAND #xx:3,@aa:8	2 2			1 1		
BILD	BILD #xx:3,Rd	1	 		'		
טובט	BILD #xx:3,@ERd	2			1		
	BILD #xx:3,@aa:8	2			1		
BIOR	BIOR #xx:8,Rd	1	<u> </u>		-		
	BIOR #xx:8,@ERd	2			1		
	BIOR #xx:8,@aa:8	2			1		
BIST	BIST #xx:3,Rd	1			· ·		
			1		2	1	ĺ
5.01	BIST #xx:3,@ERd	2			4		

命令	ニーモニッ	ク	命令フェッチ	分岐アドレス リード	スタック操作	バイトデータ アクセス	ワードデータ アクセス	内部動作
			1	J	K	L	М	N
BIXOR	BIXOR #xx:3,Rd BIXOR #xx:3,@ERd		1 2			1		
	BIXOR #xx:3,@aa:8		2			1		
BLD	BLD #xx:3,Rd		1					
	BLD #xx:3,@ERd		2			1		
	BLD #xx:3,@aa:8		2			1		
BNOT	BNOT #xx:3,Rd		1			_		
	BNOT #xx:3,@ERd BNOT #xx:3,@aa:8		2			2		
	BNOT Rn,Rd		2			2		
	BNOT Rn,@ERd		2			2		
	BNOT Rn,@aa:8		2			2		
BOR	BOR #xx:3,Rd		1			_		
	BOR #xx:3,@ERd		2			1		
	BOR #xx:3,@aa:8		2			1		
BSET	BSET #xx:3,Rd		1					
	BSET #xx:3,@ERd		2			2		
	BSET #xx:3,@aa:8		2			2		
	BSET Rn,Rd		1					
	BSET Rn,@ERd		2			2		
	BSET Rn,@aa:8	1 ,	2		1	2		
BSR	BSR d:8	ノーマル	2		2			
	BSR d:16	アドバンスト ノーマル	2 2	 	1			2
	DON U. 10	アドバンスト	2	 	2			2
BST	BST #xx:3,Rd	71/1/2/1	1		-			
БОТ	BST #xx:3,@ERd		2			2		
	BST #xx:3,@aa:8		2			2		
BTST	BTST #xx:3,Rd		1			_		
	BTST #xx:3,@ERd		2			1		
	BTST #xx:3,@aa:8		2			1		
	BTST Rn,Rd		1					
	BTST Rn,@ERd		2			1		
	BTST Rn,@aa:8		2			1		
BXOR	BXOR #xx:3,Rd		1					
	BXOR #xx:3,@ERd		2			1		
CMD	BXOR #xx:3,@aa:8 CMP.B #xx:8,Rd		2			1		
CMP	CMP.B Rs,Rd							
	CMP.W #xx:16,Rd		2					
	CMP.W Rs,Rd		1					
	CMP.L #xx:32,ERd		3					
	CMP.L ERs,ERd		1					
DAA	DAA Rd		1					
DAS	DAS Rd		1					
DEC	DEC.B Rd		1					
	DEC.W #1/2,Rd		1					
DIVIVO	DEC.L #1/2,ERd		1	-				
DIVXS	DIVXS.B Rs,Rd DIVXS.W Rs,ERd		2 2					12
DIVXU	DIVXS.W RS,ERG		1					20 12
טועאט	DIVXU.W Rs,ERd		1					20
EEPMOV	EEPMOV.B		2	<u> </u>		2n+2 *1		20
	EEPMOV.W		2			2n+2 *1		
EXTS	EXTS.W Rd		1					
	EXTS.L ERd		1					
EXTU	EXTU.W Rd	·	1					
	EXTU.L ERd		1					
	INC.B Rd		1					
INC			1					
INC	INV.W #1/2,Rd		1	1				
	INC.L #1/2,ERd							
JMP	INC.L #1/2,ERd JMP@ERn		2					_
	JMP@ERn JMP@aa:24	1-7"	2 2	4				2
	INC.L #1/2,ERd JMP@ERn	ノーマル	2 2 2	1				2
JMP	INC.L #1/2,ERd JMP@ERn JMP@aa:24 JMP@@aa:8	アドバンスト	2 2 2 2	1 2	1			
	JMP@ERn JMP@aa:24	アドバンスト ノーマル	2 2 2 2 2		1 2			2
JMP	INC.L #1/2,ERd JMP@ERn JMP@aa:24 JMP@@aa:8	アドバンスト	2 2 2 2		1 2 1			2

命令	ニーモニック	7	命令フェッチ	分岐アドレス リード	スタック操作	バイトデータ アクセス	ワードデータ アクセス	内部動作
			I	J	К	L	M	N
JSR	JSR @@aa:8	ノーマル	2	1	1			
		アドバンスト	2	2	2			
LDC	LDC #xx:8,CCR		1					
	LDC Rs,CCR		1					
	LDC @ERs,CCR		2				1	
	LDC @(d:16,ERs),CCR LDC @(d:24,ERs),CCR		3 5				1	
	LDC @(d.24,ERS),CCR		2				1	2
	LDC @aa:16,CCR		3				1	2
	LDC @aa:24,CCR		4				1	
MOV	MOV.B #xx:8,Rd		1					
	MOV.B Rs,Rd		1					
	MOV.B @ERs,Rd		1			1		
	MOV.B @(d:16,ERs),Rd MOV.B @(d:24,ERs),Rd		2 4			1 1		
	MOV.B @ERs+,Rd		1			1		2
	MOV.B @aa:8,Rd		1 1					2
	MOV.B @aa:16,Rd		2			1		
	MOV.B @aa:24,Rd		3			1		
	MOV.B Rs,@ERd		1			1		
	MOV.B Rs,@(d:16,ERd)		2			1		
	MOV.B Rs,@(d:24,ERd)		4			1		0
	MOV.B Rs,@-ERd MOV.B Rs,@aa:8					1 1		2
	MOV.B Rs,@aa:16		2			1		
	MOV.B Rs,@aa:24		3			1		
	MOV.W #xx:16,Rd		2					
	MOV.W Rs,Rd		1					
	MOV.W @ERs,Rd		1				1	
	MOV.W @(d:16,ERs),Rd		2				1	
	MOV.W @(d:24,ERs),Rd MOV.W @ERs+,Rd	1	4				1	0
	MOV.W @ERS+,Rd MOV.W @aa:16,Rd		2				1 1	2
	MOV.W @aa:24,Rd		3				1 1	
	MOV.W Rs,@ERd		1				1	
	MOV.W Rs,@(d:16,ERd))	2				1	
	MOV.W Rs,@(d:24,ERd)	4				1	
	MOV.W Rs,@-ERd		1				1	2
	MOV.W Rs,@aa:16 MOV.W Rs,@aa:24		2 3				1 1	
	MOV.W Rs,@aa.24 MOV.L #xx:32,ERd		3				'	
	MOV.L ERs,ERd		1					
	MOV.L @ERs,ERd		2				2	
	MOV.L @(d:16,ERs),ER	d	3				2	
	MOV.L @(d:24,ERs),ER	d	5				2	
	MOV.L @ERs+,ERd		2				2	2
	MOV.L @aa:16,ERd MOV.L @aa:24,ERd		3 4				2	
	MOV.L @aa.24,ERd		2				2 2	
	MOV.L ERs,@(d:16,ERd	i)	3				2	
	MOV.L ERs,@(d:24,ERd		5				2	
	MOV.L ERs,@-ERd		2				2	2
	MOV.L ERs,@aa:16		3				2	
MOVEDE	MOV.L ERs,@aa:24		2			1 *2	2	
MOVFPE MOVTPE	MOVFPE @:aa:16.Rd MOVTPE Rs,@:aa:16		2			1 *2		
MULXS	MULXS.B Rs,Rd		2			· ·		12
	MULXS.W Rs,ERd		2					20
MULXU	MULXU.B Rs,Rd		1					12
	MULXU.W Rs,ERd		1					20
NEG	NEG.B Rd		1					
	NEG.W Rd		1					
NOP	NEG.L ERd		1					
NOT	NOP NOT.B Rd		1					
	NOT.W Rd							
	NOT.L ERd		1					
OR	OR.B #xx:8,Rd		1					
	OR.B Rs,Rd		1					

命令	ニーモニック	7	命令フェッチ	分岐アドレス リード	スタック操作	バイトデータ アクセス	ワードデータ アクセス	内部動作
			I	J	К	L	М	N
OR	OR.W #xx:16,Rd		2					
	OR.W Rs,Rd		1					
	OR.L #xx:32,ERd		3					
	OR.L ERs,ERd		2					
ORC	ORC #xx:8,CCR		1					
POP	POP.W Rn		1				1	2
	POP.L ERn		2				2	2
PUSH	PUSH.W Rn		1				1 1	2
	PUSH.L ERn		2				2	2
ROTL	ROTL.B Rd		1					
	ROTL.W Rd		1					
DOTE	ROTLL ERd		1					
ROTR	ROTR.B Rd		1					
	ROTR.W Rd		1					
ROTXL	ROTR.L ERd		1					
KUIXL	ROTXL.B Rd		1					
	ROTXL.W Rd ROTXL.L ERd		1					
ROTXR	ROTXL.L ERG		1					
NOINK	ROTXR.W Rd		1					
	ROTXR.W Rd		1					
RTE	RTE		2		2			2
RTS	RTS	ノーマル	2					2
1110	Kio		2		2			2
SHAL	SHAL.B Rd	アドバンスト	1					
OTIVE	SHAL.W Rd		1					
	SHALL ERd		1					
SHAR	SHAR.B Rd		1					
0.0.0	SHAR.W Rd		1					
	SHAR.L ERd		1					
SHLL	SHLL.B Rd		1					
	SHLL.W Rd		1					
	SHLL.L ERd		1					
SHLR	SHLR.B Rd		1					
	SHLR.W Rd		1					
	SHLR.L ERd		1					
SLEEP	SLEEP		1					
STC	STC CCR,Rd		1					
	STC CCR,@ERd		2				1	
	STC CCR,@(d:16,ERd)		3				1 1	
	STC CCR,@(d:24,ERd)		5				1 1	
	STC CCR,@-ERd		2				1 1	2
	STC CCR,@aa:16		3				1	
	STC CCR,@aa:24		4				1	
SUB	SUB.B Rs,Rd		1					
	SUB.W #xx:16,Rd		2					
	SUB.W Rs,Rd		3					
	SUB.L #xx:32,ERd SUB.L ERs,ERd		1					
SUBS	SUBS #1/2/4,ERd		1					
SUBX	SUBX #xx:8,Rd		1					
JUDA	SUBX Rs,Rd		1					
TRAPA	TRAPA #x:2	ノーマル	2	1	2			4
		アドバンスト		2	2			4
XOR	XOR.B #xx:8,Rd		1					4
	XOR.B Rs,Rd		1					
	XOR.W #xx:16,Rd		2					
	XOR.W Rs,Rd		1					
	XOR.L 3xx:32,ERd		3					
	XOR.L ERs,ERd		2					
XORC	XORC #xx:8,CCR		1					

[【]注】*1 nはR4L,R4の設定値です。ソース側、デスティネーション側のアクセスが、それぞれ(n+1)回行われます。 *2 データアクセスに必要なステート数は、当該LSIのハードウェアマニュアルを参照してください。

2.7 コンディションコードの変化

CPU の各命令について、命令実行後のコンディションコードの変化を示します。 以下に、表中で行われている記号を説明します。

 $m = \begin{cases} 31 : ロングワードサイズのとき \\ 15 : ワードサイズのとき \\ 7 : バイトサイズのとき \end{cases}$

Si : ソースオペランドのビットi

Di : デスティネーションオペランドのビットi

Ri : 結果のビットi

Dn : デスティネーションオペランドの指定されたビット

- :影響なし

‡ :実行結果に応じて変化(定義参照)

0 :常に0にクリア1 :常に1にセット* :値を保証しませんZ' :実行前のZフラグC' :実行前のCフラグ

表 2.9 コンディションコードの変化

命令	Н	N	Z	V	С	定義
ADD	‡	‡	‡	‡	‡	$\begin{split} &H = Sm - 4 \cdot Dm - 4 + Dm - 4 \cdot \overline{Rm} - 4 + Sm - 4 \cdot \overline{Rm} - 4 \\ &N = Rm \\ &Z = \overline{Rm} \cdot \overline{Rm} - 1 \cdot \dots \cdot \overline{R0} \\ &V = Sm \cdot Dm \cdot \overline{Rm} + \overline{Sm} \cdot \overline{Dm} \cdot Rm \\ &C = Sm \cdot Dm + Dm \cdot \overline{Rm} + Sm \cdot \overline{Rm} \end{split}$
ADDS						
ADDX	‡	‡	‡	‡	‡	$\begin{split} &H = Sm - 4 \cdot Dm - 4 + Dm - 4 \cdot \overline{Rm - 4} + Sm - 4 \cdot \overline{Rm - 4} \\ &N = Rm \\ &Z = Z' \cdot \overline{Rm} \cdot \dots \cdot \overline{R0} \\ &V = Sm \cdot Dm \cdot \overline{Rm} + \overline{Sm} \cdot \overline{Dm} \cdot Rm \\ &C = Sm \cdot Dm + Dm \cdot \overline{Rm} + Sm \cdot \overline{Rm} \end{split}$
AND		‡	‡	0		$N = Rm$ $Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
ANDC	‡	‡	‡	‡	‡	実行結果の対応するビットの値が格納されます。
BAND					‡	C = C' • Dn
Bcc						_
BCLR						
BIAND					‡	C = C' ⋅ Dn
BILD					ţ	C = Dn
BIOR					‡	$C = C' + \overline{Dn}$
BIST						
BIXOR					‡	$C = C' \cdot Dn + \overline{C'} \cdot \overline{Dn}$
BLD					‡	C = Dn
BNOT						
BOR					‡	C = C' + Dn
BSET						
BSR						
BST						
BTST			‡			$Z = \overline{Dn}$
BXOR					‡	$C = C' \cdot \overline{Dn} + \overline{C'} \cdot Dn$
СМР	‡	‡	‡	‡	‡	$H = Sm-4 \cdot \overline{Dm-4} + \overline{Dm-4} \cdot Rm-4 + Sm-4 \cdot Rm-4$ $N = Rm$ $Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ $V = \overline{Sm} \cdot \overline{Dm} \cdot \overline{Rm} + Sm \cdot \overline{Dm} \cdot Rm$ $C = Sm \cdot \overline{Dm} + \overline{Dm} \cdot Rm + Sm \cdot Rm$
DAA	*	‡	‡	*	‡	N = Rm Z = Rm・Rm-1・・R0 C:10進加算のキャリ
DAS	*	‡	‡	*	‡	N=Rm Z=Rm・Rm-1・・R0 C:10進減算のボロー
DEC		‡	‡	ţ		$N = Rm$ $Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ $V = Dm \cdot \overline{Rm}$


Н	Z	Z	V	С	定義
	‡	‡			$N = Sm \cdot \overline{Dm} + \overline{Sm} \cdot Dm$
					$Z = \overline{Sm} \cdot \overline{Sm-1} \cdot \dots \cdot \overline{S0}$
	‡	‡			N = Sm
					$Z = \overline{Sm} \cdot \overline{Sm-1} \cdot \dots \cdot \overline{S0}$
	‡	‡	0		N = Rm
					$Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
	0	‡	0		$Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
	‡	‡	‡		N = Rm
					Z = Rm · Rm-1 · · R0
					$V = Dm \cdot \overline{Rm}$
‡	‡	‡	‡	‡	実行結果の対応するビットの値が格納されます。
	‡	‡	0		N = <u>Rm</u>
					$Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
	‡	‡	0		N = <u>Rm</u>
					$Z = Rm \cdot \overline{R}m \cdot \overline{1} \cdot \dots \cdot \overline{R}0$
	‡	‡	0		N = Rm
					Z=Rm·Rm-1· • R0
	‡	‡			N = R2m
					$Z = \overline{R2m} \cdot \overline{R2m-1} \cdot \dots \cdot \overline{R0}$
			L.		
ţ	ţ	l t	‡	ţ	H = Dm-4 + Rm-4
					N = Rm Z = Rm ⋅ Rm-1 ⋅ ⋅ R0
					V = Dm · Rm
					C = Dm + Rm
					1. 6
	ţ	ţ	0		$N = Rm$ $Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
	ţ	ļţ	0		$N = Rm$ $Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
	4			4	
+		_	_	+	実行結果の対応するビットの値が格納されます。 N=Rm
	ţ	ļ	"		$Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
					N=Rm
	ţ	ļţ	0		$Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
			_	_	
	ţ	‡	"	1	$N = Rm$ $Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
					C=Dm
			_		
	ţ	‡	0	‡	$N = Rm$ $Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
		1	I	l l	_ 4=100 100F1° ° NV
	‡ ‡	† † † † † † † † † † † † † † † † † † †			

命令	Н	N	Z	٧	С	定義
ROTXL		‡	‡	0	‡	$N = Rm$ $Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ $C = Dm$
ROTXR		‡	‡	0	‡	$N = Rm$ $Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ $C = D0$
RTS						
RTE	‡	‡	‡	‡	ţ.	実行結果の対応するビットの値が格納されます。
SHAL		‡	‡	‡	‡	$N = Rm$ $Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ $V = Dm \cdot \overline{Dm-1} + \overline{Dm} \cdot \overline{Dm-1}$ $C = Dm$
SHAR		‡	‡	0	‡	$N = Rm$ $Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ $C = D0$
SHLL		‡	‡	0	‡	$N = Rm$ $Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ $C = Dm$
SHLR		‡	‡	0	‡	$N = Rm$ $Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ $C = D0$
SLEEP						
STC						
SUB	‡	‡	‡	‡	‡	$H = Sm-4 \cdot \overline{Dm-4} + \overline{Dm-4} \cdot Rm-4 + Sm-4 \cdot Rm-4$ $N = Rm$ $Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ $V = \overline{Sm} \cdot Dm \cdot \overline{Rm} + Sm \cdot \overline{Dm} \cdot Rm$ $C = Sm \cdot \overline{Dm} + \overline{Dm} \cdot Rm + Sm \cdot Rm$
SUBS						
SUBX	‡	ţ	‡	‡	‡	$H = Sm-4 \cdot \overline{Dm-4} + \overline{Dm-4} \cdot Rm-4 + Sm-4 \cdot Rm-4$ $N = Rm$ $Z = Z' \cdot \overline{Rm} \cdot \dots \cdot \overline{R0}$ $V = \overline{Sm} \cdot Dm \cdot \overline{Rm} + Sm \cdot \overline{Dm} \cdot Rm$ $C = Sm \cdot \overline{Dm} + \overline{Dm} \cdot Rm + Sm \cdot Rm$
TRAPA						
XOR		‡	‡	0		$N = Rm$ $Z = \overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
XORC	‡	‡	‡	‡	‡	実行結果の対応するビットの値が格納されます。

2.8 命令実行中のバス状態

H8/300H CPUの個々の命令についての実行状態を表2.10に示します。実行状態に必要なステート数に関しては、「表2.7 実行状態(サイクル)に要するステート数」を参照してください。

≪表の見方≫



≪記号説明≫

R:B	バイトサイズリードを行います。
R:W	ワードサイズリードを行います。
W:B	バイトサイズライトを行います。
W:W	ワードサイズライトを行います。
2nd	第2ワード(第3・第4バイト)のアドレスです。
3rd	第3ワード(第5・第6バイト)のアドレスです。
4th	第4ワード(第7・第8バイト)のアドレスです。
5th	第5ワード(第9・第10バイト)のアドレスです。
NEXT	実行中の命令の直後の命令の先頭アドレスです。
EA	実行アドレスです。
VEC	ベクタアドレスです。

8ビットバス・3ステートアクセス・ウェイトなしの場合、上記命令実行中のアドレスバス、RD、WR(HWR または LWR)のタイミングを図 2.1 に示します。




図 2.1 アドレスバス、RD、WR(HWR または LWR)のタイミング (8 ビットバス・3 ステートアクセス・ウェイトなしの場合)

表 2.10 命令の実行状態

		_		可令の美行 			7	0
命令	1	2	3	4	5	6	7	8
ADD.B #xx.8,Rd	R:W NEXT							
ADD.B Rs,Rd	R:W NEXT	D.M.AIEVT						
ADD.W #xx:16, Rd	R:W 2nd	R:W NEXT						
ADD.W Rs,Rd	R:W NEXT							
ADD.L #xx:32,ERd	R:W 2nd	R:W 3rd	R:W NEXT					
ADD.L ERs,ERd	R:W NEXT							
ADDS#1/2/4,ERd	R:W NEXT							
ADDX #XX:8,Rd	R:W NEXT							
ADDX Rs,Rd	R:W NEXT							
AND.B #xx:8,Rd	R:W NEXT							
AND.B Rs,Rd	R:W NEXT							
AND.W #xx:16,Rd	R:W 2nd	R:W NEXT						
AND.W Rs,Rd	R:W NEXT							
AND.L #xx:32,ERd	R:W 2nd	R:W 3rd	R:W NEXT					
AND.L ERs,ERd	R:W 2nd	R:W NEXT						
ANDC #xx:8,CCR	R:W NEXT							
BAND #xx:3,Rd	R:W NEXT							
BAND #xx:3,@ERd	R:W 2nd	R:B EA	R:W NEXT					
BAND #xx:3,@aa:8	R:W 2nd	R:B EA	R:W NEXT					
BRA d:8 (BT d;8)	R:W NEXT	R:W EA						
BRN d:8 (BF d;8)	R:W NEXT	R:W EA						
BHI d:8	R:W NEXT	R:W EA						
BLS d:8	R:W NEXT	R:W EA						
BCC d:8 (BHS d;8)	R:W NEXT	R:W EA						
BCS d:8 (BLO d;8)	R:W NEXT	R:W EA						
BNE d:8	R:W NEXT	R:W EA						
BEQ d:8	R:W NEXT	R:W EA						
BVC d:8	R:W NEXT	R:W EA						
BVS d:8	R:W NEXT	R:W EA						
BPL d:8	R:W NEXT	R:W EA						
BMI d:8	R:W NEXT	R:W EA						
BGE d:8	R:W NEXT	R:W EA						
BLT d:8	R:W NEXT	R:W EA						
BGT d:8	R:W NEXT	R:W EA						
BLE d:8	R:W NEXT	R:W EA						
BRA d:16 (BT d;16)	R:W 2nd	内部動作 2 ステート	R:W EA					
BRN d:16 (BF d;16)	R:W 2nd	内部動作 2 ステート	R:W EA					
BHI d:16	R:W 2nd	内部動作 2ステート	R:W EA					
BLS d:16	R:W 2nd	内部動作 2 ステート	R:W EA					

BCS d:16 (BLO d;16)	R:W 2nd R:W 2nd	内部動作 2ステート	R:W EA			
	R:W 2nd	+ +n == 1/4				
BNE d;16		内部動作 2 ステート	R:W EA			
	R:W 2nd	内部動作 2 ステート	R:W EA			
BEQ d;16	R:W 2nd	内部動作 2 ステート	R:W EA			
BVC d;16	R:W 2nd	内部動作 2 ステート	R:W EA			
BVS d;16	R:W 2nd	内部動作 2 ステート	R:W EA			
BPL d;16	R:W 2nd	内部動作 2 ステート	R:W EA			
BMI d;16	R:W 2nd	内部動作 2 ステート	R:W EA			
BGE d;16	R:W 2nd	内部動作 2 ステート	R:W EA			
BLT d;16	R:W 2nd	内部動作 2 ステート	R:W EA			
BGT d;16	R:W 2nd	内部動作 2 ステート	R:W EA			
BLE d;16	R:W 2nd	内部動作 2 ステート	R:W EA			
BCLR #xx:3,Rd R	R:W NEXT					
BCLR #xx:3,@ERd R	R:W 2nd	R:B EA	R:W NEXT	W:B EA		
BCLR #xx:3,@aa:8	R:W 2nd	R:B EA	R:W NEXT	W:B EA		
BCLR Rn,Rd R	R:W NEXT					
BCLR Rn,@ERd R	R:W 2nd	R:B EA	R:W NEXT	W:B EA		
BCLR Rn,@aa:8	R:W 2nd	R:B EA	R:W NEXT	W:B EA		
BIAND #xx:3,Rd R	R:W NEXT					
BIAND #xx:3,@ERd R	R:W 2nd	R:B EA	R:W NEXT			
BIAND #xx:3,@aa:8	R:W 2nd	R:B EA	R:W NEXT			
BILD #xx:3,Rd R	R:W NEXT					
BILD #xx:3,@ERd R	R:W 2nd	R:B EA	R:W NEXT			
·	R:W 2nd	R:B EA	R:W NEXT			
	R:W NEXT					
BIOR #xx:8,@ERd R	R:W 2nd	R:B EA	R:W NEXT			
	R:W 2nd	R:B EA	R:W NEXT			
	R:W NEXT					
	R:W 2nd	R:B EA	R:W NEXT	W:B EA		
	R:W 2nd	R:B EA	R:W NEXT	W:B EA		
	R:W NEXT					
	R:W 2nd	R:B EA	R:W NEXT			
	R:W 2nd	R:B EA	R:W NEXT			
·	R:W NEXT					

命		1	2	3	4	5	6	7	8
BLD #xx:3,0	@ERd	R:W 2nd	R:B EA	R:W NEXT					
BLD #xx:3,0	@aa:8	R:W 2nd	R:B EA	R:W NEXT					
BNOT #xx:3	3,Rd	R:W NEXT							
BNOT #xx:3	3,@ERd	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BNOT #xx:3	3,@aa8	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BNOT Rn,R	ld	R:W NEXT							
BNOT Rn,@	@ERd	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BNOT Rn,@	@aa:8	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BOR #xx:3,	Rd	R:W NEXT							
BOR #xx:3.	@ERd	R:W 2nd	R:B EA	R:W NEXT					
BOR #xx:3,	@aa:8	R:W 2nd	R:B EA	R:W NEXT					
BSET #xx:3	,Rd	R:W NEXT							
BSET #xx:3	s,@ERd	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BSET #xx:3	s,@aa:8	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BSET Rn,R	d	R:W NEXT							
BSET Rn,@	ERd	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BSET Rn,@	aa:8	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BSR d:8	ノーマ	R:W NEXT	R:W EA	W:W					
	ルマドバ	D.W.NEVT	D.M.EA	スタック	10/10/				
	アドバ ンスト	R:W NEXT	R:W EA	W:W スタック(H)	W:W スタック(L)				
BSR d:16	ノーマ ル	R:W 2nd	内部動作 2 ステート	R:W EA	W:W スタック				
	アドバ	R:W 2nd	内部動作	R:W EA	W:W	W:W			
	ンスト	IX.W ZIIG	2ステート	IX.W EA	スタック(H)	スタック(L)			
BST #xx:3,F	Rd	R:W NEXT							
BST #xx:3,0	@ERd	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BST #xx:3,0	@aa:8	R:W 2nd	R:B EA	R:W NEXT	W:B EA				
BTST #xx:3	,Rd	R:W NEXT							
BTST #xx:3	,@ERd	R:W 2nd	R:B EA	R:W NEXT					
BTST #xx:3	,@aa:8	R:W 2nd	R:B EA	R:W NEXT					
BTST Rn,R	d	R:W NEXT							
BTST Rn,@	ERd	R:W 2nd	R:B EA	R:W NEXT					
BTST Rn,@	aa:8	R:W 2nd	R:B EA	R:W NEXT					
BXOR #xx:3	3,Rd	R:W NEXT							
BXOR #xx:3	3,@ERd	R:W 2nd	R:B EA	R:W NEXT					
BXOR #xx:3	3,@aa:8	R:W 2nd	R:B EA	R:W NEXT					
CMP.B #xx:	:8,Rd	R:W NEXT							
CMP.B Rs,F	Rd	R:W NEXT							
CMP.W #xx	::16,Rd	R:W 2nd	R:W NEXT						
CMP.W Rs,	Rd	R:W NEXT							
CMP.L #xx:	32,ERd	R:W 2nd	R:W 3rd	R:W NEXT					
CMP.L ERs	,ERd	R:W NEXT							
DAA Rd		R:W NEXT							

		1	2	3	4	5	6	7	8
DAS Rd		R:W NEXT							
DEC.B Rd		R:W NEXT							
DEC.W #1/2,	Rd	R:W NEXT							
DEC.L #1/2,E	Rd	R:W NEXT							
DIVXS.B Rs,F	Rd	R:W 2nd	R:W NEXT	内部動作 12 ス	 ステート				
DIVXS.W Rs,	,ERd	R:W 2nd	R:W NEXT						
DIVXU.B Rs,F	Rd	R:W NEXT	内部動作 12 2	ステート					
DIVXU.W Rs,	,ERd	R:W NEXT	内部動作 20 ス	B動作 20 ステート					
EEPMOV.B		R:W 2nd	R:B EAs *1	R:B EAd *1	R:B EAs *2	R:B EAd *2	R:W NEXT		
EEPMOV.W		R:W 2nd	R:B EAs *1	R:B EAd *1	R:B EAs *2	R:B EAd *2	R:W NEXT		
EXTS.W Rd		R:W NEXT			← n回繰	リ返す *2→			
EXTS.L ERd		R:W NEXT							
EXTU.W Rd		R:W NEXT							
EXTU.L ERd		R:W NEXT							
INC.B Rd		R:W NEXT							
INC.W #1/2,R	₹d	R:W NEXT							
INC.L #1/2,EF	Rd	R:W NEXT							
JMP @ERn		R:W NEXT	R:W EA						
JMP @aa:24		R:W 2nd 内部動作 R:W EA 2ステート							
JMP@@	ノーマ	R:W NEXT	R:W aa:8	内部動作	R:W EA				
aa:8	ル			2ステート					
	アドバ ンスト	R:W NEXT	R:W aa:8	R:W aa:8	内部動作 2 ステート	R:W EA			
	ノーマ ル	R:W NEXT	R:W EA	W:W スタック					
	アドバ ンスト	R:W NEXT	R:W EA	W:W スタック(H)	W:W スタック(L)				
	ノーマ ル	R:W 2nd	内部動作 2 ステート	R:W EA	W:W スタック				
	アドバ	R:W 2nd	内部動作	R:W EA	W:W	W:W			
	ンスト		2ステート		スタック(H)	スタック(L)			
	ノーマ ル	R:W NEXT	R:W aa:8	W:W スタック	R:W EA				
	アドバ ンスト	R:W NEXT	R:W aa8	R:W aa8	W:W スタック(H)	W:W スタック(L)	R:W EA		
LDC #xx8,CC	CR	R:W NEXT							
LDC Rs,CCR		R:W NEXT							
LDC@ERs,C	CR	R:W 2nd	R:W NEXT	R:W EA					
LDC@(d:16,E	ERs),CC	R:W 2nd	R:W 3rd	R:W NEXT	R:W EA				
LDC@(d:24,E	ERs),CC	R:W 2nd	R:W 3rd	R:W 4th	R:W 5th	R:W NEXT	R:W EA		
LDC@ERs+,0	CCR	R:W 2nd	R:W NEXT	内部動作 2ステート	R:W EA				
LDC@aa:16,0	CCR	R:W 2nd	R:W 3rd	R:W NEXT	R:W EA				

命令	1	2	3	4	5	6	7	8
LDC@aa:24,CCR	R:W 2nd	R:W 3rd	R:W 4th	R:W NEXT	R:W EA			
MOV.B #xx:8,Rd	R:W NEXT							
MOV.B Rs,Rd	R:W NEXT							
MOV.B @ERs,Rd	R:W NEXT	R:B EA						
MOV.B @(d:16,ERs),Rd	R:W 2nd	R:W NEXT	R:W EA					
MOV.B	R:W 2nd	R:W 3rd	R:W 4th	R:W NEXT	R:B EA			
@(d:24,ERs),Rd	N.VV ZIIG	K.W Siu	17.77 401	K.W NEXT	K.D.LA			
MOV.B @ERs+,Rd	R:W NEXT	内部動作 2 ステート	R:B EA					
MOV.B @aa:8,Rd	R:W NEXT	R:B EA						
MOV.B @aa:16,Rd	R:W 2nd	R:W NEXT	R:B EA					
MOV.B @aa:24,Rd	R:W 2nd	R:W 3rd	R:W NEXT	R:B EA				
MOV.B Rs,@ERd	R:W NEXT	W:B EA						
MOV.B Rs,@(d:16,ERd)	R:W 2nd	R:W NEXT	w:B EA					
MOV.B Rs,@(d:24,ERd)	R:W 2nd	R:W 3rd	R:W 4th	R:W NEXT	W:B EA			
MOV.B Rs,@-ERd	R:W NEXT	内部動作 2 ステート	W:B EA					
MOV.B Rs,@aa:8	R:W NEXT	W:B EA						
MOV.B Rs,@aa:16	R:W 2nd	R:W NEXT	W:B EA					
MOV.B Rs,@aa:24	R:W 2nd	R:W 3rd	R:W NEXT	W:B EA				
MOV.W #xx:16.Rd	R:W 2nd	R:W NEXT						
MOV.W Rs,Rd	R:W NEXT							
MOV.W @ERs,Rd	R:W NEXT	R:W EA						
MOV.W @(d:16,ERs),Rd	R:W 2nd	R:W NEXT	R:W EA					
MOV.W @(d:24,ERs),Rd	R:W 2nd	R:W 3rd	R:W 4th	R:W NEXT	R:W EA			
MOV.W @ERs+,Rd	R:W NEXT	内部動作 2 ステート	R:W EA					
MOV.W @aa16,Rd	R:W 2nd	R:W NEXT	R:W EA					
MOV.W @aa:24,Rd	R:W 2nd	R:W 3rd	R:W NEXT	R:B EA				
MOV.W Rs,@ERd	R:W NEXT	W:W EA						
MOV.W Rs,@(d:16,ERd)	R:W 2nd	R:W NEXT	W:W EA					
MOV.W Rs,@(d:24,ERd)	R:W 2nd	R:W 3rd	R:W 4th	R:W NEXT	W:W EA			
MOV.W Rs,@-ERd	R:W NEXT	内部動作 2 ステート	W:W EA					
MOV.W Rs,@aa:16	R:W 2nd	R:W NEXT	W:W EA					
MOV.W Rs,@aa:24	R:W 2nd	R:W 3rd	R:W NEXT	W:W EA				
MOV.L #xx:32,ERd	R:W 2nd	R:W 3rd	R:W NEXT					
MOV.L ERs,ERd	R:W NEXT							
MOV.L @ERs,ERd	R:W 2nd	R:W NEXT	R:W EA	R:W EA+2				

命令	1	2	3	4	5	6	7	8
MOV.L @(d:16,ERs),ERd	R:W 2nd	R:W 3rd	R:W NEXT	R:W EA	R:W EA+2			
MOV.L @(d:24,ERs),ERd	R:W 2nd	R:W 3rd	R:W 4th	R:W 5th	R:W NEXT	R:W EA	R:W EA+2	
MOV.L @ERs+,ERd	R:W 2nd	R:W NEXT	内部動作 2ステート	R:W EA	R:W EA+2			
MOV.L @aa:16,ERd	R:W 2nd	R:W 3rd	R:W NEXT	R:W EA	R:W EA+2			
MOV.L @aa:24,ERd	R:W 2nd	R:W 3rd	R:W 4th	R:W NEXT	R:W EA	R:W EA+2		
MOV.L ERs,@ERd	R:W 2nd	R:W NEXT	W:W EA	W:W EA+2				
MOV.L ERs,@(d:16,ERd)	R:W 2nd	R:W 3rd	R:W NEXT	W:W EA	W:W EA+2			
MOV.L ERs,@(d:24,ERd)	R:W 2nd	R:W 3rd	R:W 4th	R:W 5th	R:W NEXT	W:W EA	W:W EA+2	
MOV.L ERs,@-ERd	R:W 2nd	R:W NEXT	内部動作 2ステート	W:W EA	W:W EA+2			
MOV.L ERs,@aa:16	R:W 2nd	R:W 3rd	R:W NEXT	W:W EA	W:W EA+2			
MOV.L ERs,@aa:24	R:W 2nd	R:W 3rd	R:W 4th	R:W NEXT	W:W EA	W:W EA+2		
MOVFEP @aa:16,Rd	R:W 2nd	内部動作 2 ステート	R:W *3 EA					
MOVTPE Rs,@aa:16	R:W 2nd	内部動作 2 ステート	R:W *3 EA					
MULXS.B Rs,Rd	R:W 2nd	R:W NEXT	内部動作 12 2	ステート				
MULXS.W Rs,ERd	R:W 2nd	R:W NEXT	内部動作 20 2	ステート				
MULXU.B Rs,Rd	R:W NEXT	内部動作 12 2	ステート					
MULXU.W Rs,ERd	R:W NEXT	内部動作 20 2	ステート					
NEG.B Rd	R:W NEXT							
NEG.W Rd	R:W NEXT							
NEG.L ERd	R:W NEXT							
NOP	R:W NEXT							
NOT.B Rd	R:W NEXT							
NOT,W Rd	R:W NEXT							
NOT.L ERd	R:W NEXT							
OR.B #xx:8,Rd	R:W NEXT							
OR.B Rs,Rd	R:W NEXT							
OR.W #xx:16,Rd	R:W 2nd	R:W NEXT						
OR.W Rs,Rd	R:W NEXT							
OR.L #xx:32,ERd	R:W 2nd	R:W 3rd	R:W NEXT					
OR.L ERs,ERd	R:W 2nd	R:W NEXT						
ORC #xx:8,CCR	R:W NEXT							
POP.W Rn	R:W NEXT	内部動作 2 ステート	R:W スタック					
POP.L ERn	R:W 2nd	R:W NEXT	内部動作 2ステート	R:W スタック(H)	R:W スタック(L)			
PUSH.W Rn	R:W NEXT	内部動作 2 ステート	W:W スタック					

命令		1	2	3	4	5	6	7	8
PUSH.L E		R:W 2 nd	R:W NEXT	内部動作	W:W	W:W			
				2ステート	スタック(L)	スタック(H)			
ROTL.B F	₹d	R:W NEXT							
ROTL.W	Rd	R:W NEXT							
ROTL.L E	Rd	R:W NEXT							
ROTR.B	Rd	R:W NEXT							
ROTR.W Rd		R:W NEXT							
ROTR.L ERd		R:W NEXT							
ROTXL.B Rd		R:W NEXT							
ROTXL.W Rd		R:W NEXT							
ROTXL.L	ERd	R:W NEXT							
ROTXR.E	3 Rd	R:W NEXT							
ROTXR.V	V Rd	R:W NEXT							
ROTXR.L	. ERd	R:W NEXT							
RTE		R:W NEXT	R:W スタック(H)	R:W スタック(L)	内部動作 2 ステート	R:W *4			
RTS	ノーマル	R:W NEXT	R:W	内部動作	R:W *4				
			スタック	2ステート					
	アドバン	R:W NEXT	R:W	R:W	内部動作	R:W *4			
	スト		スタック(H)	スタック(L)	2ステート				
SHAL.B F	₹d	R:W NEXT							
SHAL.W	Rd	R:W NEXT							
SHAL.L E	Rd	R:W NEXT							
SHAR.B I	Rd	R:W NEXT							
SHAR.W	Rd	R:W NEXT							
SHAR.L E	ERd	R:W NEXT							
SHLL.B F	Rd	R:W NEXT							
SHLL.W I	Rd	R:W NEXT							
SHLL.L E	Rd	R:W NEXT							
SHLR.B Rd		R:W NEXT							
SHLR.W	Rd	R:W NEXT							
SHLR.L ERd		R:W NEXT							
SLEEP		R:W NEXT							
STC CCR,Rd		R:W NEXT							
STC CCR,@ERd		R:W 2nd	R:W NEXT	W:W EA					
STC CCR,@(d:16,ERd)		R:W 2nd	R:W 3rd	R:W NEXT	W:W EA				
STC CCR,@(d:24,ERd)		R:W 2nd	R:W 3rd	R:W 4th	R:W 5th	R:W NEXT	W:W EA		
STC CCR,@-ERd		R:W 2nd	R:W NEXT	内部動作 2 ステート	W:W EA				
STC CCR,@aa:16		R:W 2nd	R:W 3rd	R:W NEXT	W:W EA				
STC CCR,@aa:24		R:W 2nd	R:W 3rd	R:W 4th	R:W NEXT	W:W EA			
SUB.B Rs,Rd		R:W NEXT							
SUB.W #xx:16,Rd		R:W 2nd	R:W NEXT						

命令		1	2	3	4	5	6	7	8
SUB.W Rs,R	d	R:W NEXT							
SUB.L #xx:32,ERd		R:W 2nd	R:W 3rd	R:W NEXT					
SUB.L ERs,ERd		R:W NEXT							
SUBS #1/2/4,ERd		R:W NEXT							
SUBX #xx:8,Rd		R:W NEXT							
SUBX Rs,Rd		R:W NEXT							
TRAPA #x:2	ノーマル	R:W NEXT	内部動作 2 ステート	W:W スタック(L)	W:W スタック(H)	R:W VEC	内部動作 2 ステート	R:W * ⁷	
	アド バン スト	R:W NEXT	内部動作 2ステート	W:W スタック(L)	W:W スタック(H)	R:W VEC	R:W VEC+2	内部動作 2ステート	R:W * ⁷
XOR.B #xx8,Rd		R:W NEXT							
XOR.B Rs,Rd		R:W NEXT							
XOR.W #xx:16,Rd		R:W 2nd	R:W NEXT						
XOR.W Rs,Rd		R:W NEXT							
XOR.L #xx:32,ERd		R:W 2nd	R:W 3rd	R:W NEXT					
XOR.L ERs,ERd		R:W 2nd	R:W NEXT						
XORC #xx:8,CCR		R:W NEXT							
リセット 例外処理	ノーマ ル	R:W VEC	内部動作 2 ステート	R:W *5					
	アドバ ンスト	R:W VEC	R:W VEC+2	内部動作 2ステート	R:W *5				
割り込み 例外処理	ノーマル	R:W * ⁶	内部動作 2 ステート	W:W スタック(L)	W:W スタック(H)	R:W VEC	内部動作 2 ステート	R:W * ⁷	
	アドバ ンスト	R:W * ⁶	内部動作 2ステート	W:W スタック(L)	W:W スタック(H)	R:W VEC	R:W VEC+2	内部動作 2ステート	R:W * ⁷

- 【注】 *1 EAs は ER5、EAd は ER6 の内容です。
 - *2 EAs は ER5、EAd は ER6 の内容で、実行後それぞれ 1 が加算されます。 また、n は R4L または R4 の初期値であり、n=0 のときこれらは実行されません。
 - *3 バイトサイズリード/ライトに必要なステート数は9~16です。
 - *4 リターン後の先頭アドレスです。
 - *5 プログラムのスタートアドレスです。
 - *6 プリフェッチアドレスです。退避される PC に 2 を加算したアドレスです。 また、スリープモード、ソフトウェアスタンバイモードからの復帰時にはリード動作は行われず、 内部動作となります。
 - *7 割り込み処理ルーチンの先頭アドレスです。

3. 処理状態

3.1 概要

H8/300H CPU の処理状態には、プログラム実行状態、例外処理状態、低消費電力状態、リセット状態、およびバス権解放状態の 5 種類があります。さらに、低消費電力状態には、スリープモード、ソフトウェアスタンバイモード、およびハードウェアスタンバイモードがあります。処理状態の分類を図 3.1 に、各状態間の遷移を図 3.2 に示します。なお、詳細は、当該 LSI のハードウェアマニュアルを参照してください。




図 3.1 処理状態の分類




図 3.2 状態遷移図

3.2 プログラム実行状態

CPU がプログラムを順次実行している状態です。

3.3 例外処理状態

リセット、割り込み、またはトラップ命令の例外処理要因によって起動され、CPUが通常の処理状態の流れを変え、例外処理ベクタテーブルからスタートアドレスを取り出し、その番地に分岐する過度的な状態です。割り込みおよびトラップ命令例外処理では、SP(ER7)を参照して、PCおよび CCR の退避を行います。

3.3.1 例外処理の種類と優先度

例外処理には、リセット、割り込み、およびトラップ命令があります。**表 3.1** に、例外処理の種類と優先度を示します。トラップ命令例外処理は、プログラム実行状態で常に受け付けられます。

	優先度	例外処理要因	例外処理検出タイミング	例外処理開始タイミング				
高		リセット	クロック同期	RES 端子が Low レベルから High レベルに変化する				
	A			と、ただちに例外処理を開始します。				
		割り込み	命令の実行終了時*	割り込み要求が発生すると、命令の実行終了時または 例外処理の終了時に例外処理を開始します。				
		トラップ命令	TRAPA 命令実行時	トラップ(TRAPA)命令を実行すると、例外処理を開				
	低			始します。				

表 3.1 例外処理の種類と優先度

【注】*ANDC、ORC、XORC、LDC 命令の実行終了時点、またはリセット例外処理の終了時点では、割り込み要因の検出を行いません。

例外処理要因は、図3.3に示すように分類されます。

例外処理要因とベクタ番号ならびにベクタアドレスの詳細は、当該 LSI のハードウェアマニュアルを参照してください。




図 3.3 例外処理要因の分類

3.3.2 例外処理の動作

(1) リセット例外処理の動作

リセット例外処理は、最も優先度の高い例外処理です。RES 端子を Low レベルにしてリセット状態にした後、RES 端子を High レベルにすると、リセット例外処理が起動されます。リセット例外処理が起動されると、CPU は、例外処理ベクタテーブルからスタートアドレスを取り出し、その番地からプログラムの実行を開始します。リセット例外処理実行中、および終了後は、NMI を含めたすべての割り込みが禁止されます。

(2) 割り込み例外処理およびトラップ命令例外処理の動作

これらの例外処理が起動されると、CPUはSP(ER7)を参照してPCとCCRをスタックに退避します。次に、割り込みマスクビットを1にセットし、例外処理ベクタテーブルからスタートアドレスを取り出して分岐します。

退避される PC の値、ベクタテーブルより取り出されるスタートアドレスは、ノーマルモードでは 16 ビット、アドバンストモードでは 24 ビットとなります。

例外処理終了後のスタックの構造を図3.4に示します。




図 3.4 例外処理終了後のスタック状態

3.4 バス権解放状態

CPU 以外のバスマスタによるバス権要求に対して、バス権を解放した状態です。バス権解放状態では、CPU は内部動作を除き停止します。また、割り込みも受け付けられません。詳細は当該 LSI のハードウェアマニュアルを参照してください。

3.5 リセット状態

RES 端子が Low レベルになると、実行中の処理はすべて中止され、CPU はリセット状態になります。リセットによって CCR の I ビットが 1 にセットされます。リセット状態ではすべての割り込みが禁止されます。RES 端子を Low レベルから High レベルにすると、リセット例外処理が開始されます。詳細は当該 LSI のハードウェアマニュアルを参照してください。

3.6 低消費電力状態

低消費電力状態は CPU の動作を停止して、消費電力を下げる状態です。スリープモード、ソフトウェアスタンバイモード、ハードウェアスタンバイモードがあります。詳細は当該 LSI のハードウェアマニュアルを参照してください。

3.6.1 スリープモード

スリープモードは、SSBY(ソフトウェアスタンバイ)ビットを0にクリアした状態で、SLEEP 命令を実行することによって遷移するモードです。

CPU の動作は SLEEP 命令実行直後で停止します。 CPU の内部レジスタの内容は保持されます。

3.6.2 ソフトウェアスタンバイモード

ソフトウェアスタンバイモードは、SSBY ビットを1にセットした状態で、SLEEP 命令を実行することによって遷移するモードです。

CPU およびクロックをはじめ内蔵周辺モジュールのすべての動作が停止します。内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限り CPU の内部レジスタの内容および内蔵 RAM の内容は保持されます。また、I/O ポートの状態も保持されます。

3.6.3 ハードウェアスタンバイモード

ハードウェアスタンバイモードは、STBY 端子を Low レベルにすることによって遷移するモードです。

ソフトウェアスタンバイモードと同様に、CPU およびすべてのクロックは停止し、内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限り CPU の内蔵 RAM の内容は保持されます。

4. 基本動作タイミング

4.1 概要

H8/300H CPU は、システムクロック(φ)を基準に動作しています。φの立ち上がりから次の立ち上がりまでの1単位をステートと呼びます。メモリサイクルまたはバスサイクルは、2または3ステートで構成され、内蔵メモリ、内蔵周辺モジュール、または外部アドレス空間によってそれぞれ異なるアクセスを行います。詳細は当該 LSI のハードウェアマニュアルを参照してください。

4.2 内蔵メモリ(RAM、ROM)

内蔵メモリのアクセスは2ステートアクセスを行います。このとき、データバス幅は16ビットで、バイトおよびワードサイズアクセスが可能です。内蔵メモリアクセスサイクルを**図4.1**に、端子状態を**図4.2**に示します。




図 4.1 内蔵メモリアクセスサイクル




図 4.2 内蔵メモリアクセス時の端子状態

4.3 内蔵周辺モジュールアクセスタイミング

内蔵周辺モジュールのアクセスは3ステートで行われます。このとき、データバス幅は8ビットまたは16ビットで内部I/Oレジスタにより異なります。内蔵周辺モジュールアクセスタイミングを図4.3、端子状態を図4.4に示します。




図 4.3 内蔵周辺モジュールアクセスサイクル




図 4.4 内蔵周辺モジュールアクセス時の端子状態

4.4 外部アドレス空間アクセスタイミング

外部アドレス空間のアクセスを行うときのデータバス幅は8ビットまたは16ビット、バスサイクルは2ステートまたは3ステートです。図4.5に2ステートアクセスおよび3ステートアクセスのリードタイミングを、図4.6に2ステートアクセスおよび3ステートアクセスのライトタイミングを示します。3ステートアクセスではウェイトステートを挿入することができます。詳細は当該LSIのハードウェアマニュアルを参照してください。




図 4.5 外部デバイスアクセスタイミング (リードタイミング)




図 4.6 外部デバイスアクセスタイミング(ライトタイミング)