系统方案设计书

目录

[1. 系统设计流程 2](#_Toc494096139)

[2. 系统参数及方案选择 2](#_Toc494096140)

[2.1 发送数据帧格式 2](#_Toc494096141)

[2.2 OFDM参数 2](#_Toc494096142)

[2.3 电力线信道模型 3](#_Toc494096143)

[2.4 同步算法 3](#_Toc494096144)

[2.5 误码率统计 3](#_Toc494096145)

[3.通信功能设计方案 3](#_Toc494096146)

[3.1 系统硬件结构 3](#_Toc494096147)

[3.1.1 发信机结构 3](#_Toc494096148)

[3.1.2 接收机结构 3](#_Toc494096149)

[3.2. 发信机相关设计方案 4](#_Toc494096150)

[3.2.1 生成前导序列 4](#_Toc494096151)

[3.2.2 生成有效发送数据 4](#_Toc494096152)

[3.2.3 调制 4](#_Toc494096153)

[3.2.4 IFFT变换 4](#_Toc494096154)

[3.2.5 加CP 4](#_Toc494096155)

[3.2.6 组成发送帧 4](#_Toc494096156)

[3.3. 接收机相关设计方案 5](#_Toc494096157)

[3.3.1 采样同步 5](#_Toc494096158)

[3.3.2 OFDM符号同步 5](#_Toc494096159)

[3.3.3 OFDM数据窗定位 5](#_Toc494096160)

[3.3.5 解调 5](#_Toc494096161)

[4. PLC信道时间测量方案 5](#_Toc494096162)

[4.1收发机中断设计 5](#_Toc494096163)

[4.2 收发中断使能, 状态位设计 6](#_Toc494096164)

[4.3 DMA ADC信号样值存储 6](#_Toc494096165)

[4.4 中断时间戳设计 6](#_Toc494096166)

# 1. 系统设计流程



图1 系统设计流程图

# 2. 系统参数及方案选择

## 2.1 发送数据帧格式

根据系统需求，确定数据帧格式，数据帧格式如图2所示。每个符号为1024个采样点，CP为458个采样点，因此整个帧长为10×1024+（1024+458）×6=19132个采样点。



图2 发送数据帧格式

## 2.2 OFDM参数

根据系统需求，确定OFDM参数。OFDM参数如表1所示。

表1 OFDM参数

|  |  |
| --- | --- |
| 参数名称 | 参数值 |
| 子载波总数 | 512 |
| 子载波频率间隔 | 20/1024MHz≈19.53125KHz |
| 在用子载波数量 | 416 |
| 在用子载波编号 | 80~495（从0开始编号） |
| 调制解调方式 | DBPSK |
| 初始参考相位 | M符号的相位 |

## 2.3 电力线信道模型

根据系统需求，建立加入噪声的电力线信道模型，可实现噪声及多径效应的模拟。



## 2.4 同步算法

根据系统需求，选择接收信号互相关算法作为同步算法，并进行算法改进，易于硬件实现且与接收信号的能量无关。

## 2.5 误码率统计

模型可实现多帧数据发送，对整个系统模型进行仿真，并进行误码率统计，验证所采用方案的性能指标。

# 3.通信功能设计方案

## 3.1 系统硬件结构

图3描述了系统的硬件结构组成，主要有FPGA系统、ADC、DAC和耦合设备组成。



图3 系统的硬件结构

### 3.1.1 发信机结构

图4描述了发信机的主要功能模块。



图4 发信机结构

### 3.1.2 接收机结构

图5描述了接收机的主要功能模块。



图5 接收机结构

## 3.2. 发信机相关设计方案

### 3.2.1 生成前导序列

前导序列包括8个P符号和2个M符号，根据峰均比和相关特性生成512个点的随机序列，根据使用的子载波情况生成1024个采样点的P符号。图6为P符号的自相关波形。



图6 P符号的自相关波形

### 3.2.2 生成有效发送数据

每个发送数据帧中有6个payload符号，每个payload符号为调制后的时域数据，其对应的有效发送频域数据共416bit，即52byte。

### 3.2.3 调制

采用DBPSK调制方式，以M符号的相位为第一个payload符号（对应发送频域数据）的参考相位，其它的payload符号的参考相位为该payload符号的前一payload符号的相位。

### 3.2.4 IFFT变换

将经过调制后的数据进行IFFT变换，得到发送数据帧中的payload符号。

### 3.2.5 加CP

取每个payload符号的后458个采样点，并放置在该payload符号的前面。

### 3.2.6 组成发送帧

将前导序列及加CP的payload符号构成如图2所示的发送数据帧。

## 3.3. 接收机相关设计方案

### 3.3.1 采样同步

使用FPGA器件内部PLL实现采样同步。

### 3.3.2 OFDM符号同步

根据前导序列，采用接收信号进行互相关方法实现OFDM符号同步。

（1）理论算法1

frame\_syn(k1)=2\*sum(s\_a.\*s\_b)/(sum(s\_a.^2)+sum(s\_b.^2);

（2）理论算法2

frame\_syn\_1(k1)=sign(sum(s\_a.\*s\_b))\*((sum(s\_a.\*s\_b))^2/((sum(s\_a.^2)\*sum(s\_b.^2 );

（3）FPGA实现算法

sum\_mult\_ab(1)=0;

s\_mult\_ab=(s\_a(1)-s(1,2\*fft\_point+1))\*s\_b(1);

sum\_mult\_ab(k1+1)=sum\_mult\_ab(k1) +s\_mult\_ab;

sum\_mult\_a2b2(1)=0;

s\_mult\_a2b2=s\_a(1)\*s\_a(1)-s(1,2\*fft\_point+1)\*s(1,2\*fft\_point+1);

sum\_mult\_a2b2(k1+1)=sum\_mult\_a2b2(k1)+s\_mult\_a2b2;

frame\_syn\_rtl(k1)=2\*sum\_mult\_ab(k1)/sum\_mult\_a2b2(k1); %FPGA实现时不采用除法

图7为同步原理示意图。



图7 同步原理图

### 3.3.3 OFDM数据窗定位

根据OFDM符号同步点确定有效数据在接收序列中的起始位置，去除CP，并设置提前量。

3.3.4 FFT变换

将OFDM窗中的数据依次进行FFT变换得到频域数据。

### 3.3.5 解调

根据DBPSK解调原理，将相邻2次FFT变换结果进行复数相乘，然后判决实部的符号，正数为0，负数为1。

# 4. PLC信道时间测量方案

## 4.1收发机中断设计




图8 中断状态机

如图8为接收机的中断状态机示意图。在信号收发的几个状态转换时刻给CPU以中断信号, 分别是:

（1）发送中断, 发生于信号发送完成时。

（2）接收中断1, 发生于STATE0转为STATE1, 用于提示信号可能来临;

（3）接收中断2, 发生于STATE1之后2048个点,;

（4）接收中断3, 发生于STATE2转为STATE3, 用于确定信号来临;

（5）接收完成中断, 发生于6个payload信号完成时, 用于提示解调完成;

（6）误同步中断, 发生于STATE1/STATE2由于没有在超时时间内找到下一步状态转换的条件而回到STATE0, 用于提示错误中断;

## 4.2 收发中断使能, 状态位设计

收发机中断可通过寄存器设置使能或disable, 为简单计可使用同一个中断号, 但可通过读寄存器区分;

## 4.3 DMA ADC信号样值存储

在接收中断2, 即STATE1之后2048个点后, 此时线路信号稳定, 硬件需要自动将ADC采样数据存储到指定地址的RAM中,共1024个点, 用于信道分析。

## 4.4 中断时间戳设计

设计一个以最高频率不断累加计数的32位计数器, 每次产生收发器中断信号, 自动将此时的计数器数值送入一个32位寄存器存储, 用于做定时分析。