## Sprawozdanie z laboratorium

**Przedmiot** Modelowanie i Analiza Systemów

**Temat laboratorium** Generator sygnałów testujących i prosty układ kombinacyjny

Numer laboratorium 1

force -freeze sim:/gen/s4

run 100 ns

Imię i nazwisko Maciej Stanek

Numer indeksu 122352


Data wykonania 9 marca 2018 Data sprawozdania 30 marca 2018

Listing 1. Implementacja generatora z zadania pierwszego wraz z pustą architekturą


```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity gen is port(
  clk: out std_logic;
  s1: out std_logic;
  s2: out std_logic;
  s3: out std_logic_vector(1 downto 0);
  s4: out integer);
end entity;
architecture default of gen is
signal clkgen: std_logic := '0';
begin
  clkgen <= not clkgen after 20 ns;
  {\tt clk} \, < = \, {\tt clkgen} \, ;
  s4 \le 0, 2 after 10 ns, 5 after 20 ns;
end architecture;
architecture empty of gen is
end architecture;
                      Listing 2. Skrypt testujący generator z zadania drugiego
vcom gen.vhd
vsim work.gen
foreach x [list clk s1 s2 s3 s4] {
    add wave -position insertpoint sim:/gen/$x
 \  \, \hbox{force -freeze sim:/gen/clk} \quad 0 \ 0 \, , \\
                                   1 20
                                                 -r \{40 \text{ ns}\}
force -freeze sim:/gen/s1
                             10,
                                   0 10,
                                          1 20
                            10,
force -freeze sim:/gen/s2
                                   0 \ 10, \ 1 \ 30,
                                                  0 50
                           01 \ 0, \ 00 \ 10, \ 11 \ 20
force -freeze sim:/gen/s3
```

00,

2 10,



Rysunek 1. Wyniki symulacji generatorów z zadania pierwszego i drugiego.



Rysunek 2. Tablica Karnaugh dla wyjść EQ i GE

Rysunek 3. Równania wyjść EQ i GE wyznaczone na podstawie tablicy Karnaugh

Listing 3. Implementacja sumatora w architekturach behavioralnej i strukturalnej

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
\mathbf{use} \ \mathsf{ieee.std\_logic\_arith.all} \, ;
entity uklad_kombinacyjny_porownujacy_dwie_liczby_dwubitowe is port(
         in std_logic_vector(1 downto 0);
  a.:
  b:
         in std_logic_vector(1 downto 0);
  eq: out std_logic;
  ge: out std_logic);
end entity;
architecture behavioral of uklad_kombinacyjny_porownujacy_dwie_liczby_dwubitowe is
begin
  compare:\ \mathbf{process}\,(\,a\,,\ b\,)
  begin
     if a >= b then
       ge <= '1';
      ge \ll 0;
    end if;
    if a = b then
      eq <= '1';
     else
      eq <= \ '0';
    end if;
  end process;
end architecture;
architecture structural of uklad_kombinacyjny_porownujacy_dwie_liczby_dwubitowe is
\mathbf{signal} \ \mathtt{ge0} \ , \ \mathtt{ge1} \ , \ \mathtt{ge2} \colon \ \mathtt{std\_logic} \ ;
signal eq0, eq1, eq2, eq3: std_logic;
begin
  ge0 \le a(1) or a(0) or not b(0);
  ge1 \le a(1) or not b(1);
  ge2 \le a(0) or not b(1) or not b(0);
  ge \le ge0 and ge1 and ge2;
  eq0 \le  not a(1) and not a(0) and not b(1) and not b(0);
  eq1 \le not a(1) and a(0) and not b(1) and b(0);
  eq2 \ll a(1) and a(0) and b(1) and b(0);
  eq3 \le a(1) and not a(0) and b(1) and not b(0);
  eq \le eq0 or eq1 or eq2 or eq3;
end architecture;
```

Listing 4. Skrypt testujący sumator z zadania trzeciego

```
set name uklad_kombinacyjny_porownujacy_dwie_liczby_dwubitowe
#set arch behavioral
set arch structural
vcom $name.vhd
vsim "work.$name\(\$arch\)"
foreach x [list a b eq ge] {
   add wave -position insertpoint sim:/\$name/\$x
}
set T 25
foreach sig [list a(1) a(0) b(1) b(0)] {
   set 2T [expr 2*\$T]
   force -freeze sim:/\$name/\$sig 0 0, 1 \$T -r "\$2T_ns"
   set T \$2T
}
run \$2T ns
```



Rysunek 4. Wynik działania architektury strukturalnej



Rysunek 5. Wynik działania architektury behawioralnej