Sprawozdanie z laboratorium

Przedmiot Modelowanie i Analiza Systemów

Temat laboratorium Generator sygnałów testujących i prosty układ kombinacyjny

Numer laboratorium 1

force -freeze sim:/gen/s4

run 100 ns

Imię i nazwisko – Maciej Stanek

Numer indeksu 122352


Data wykonania 9 marca 2018 Data sprawozdania 30 marca 2018

```
Listing 1. Implementacja generatora z zadania pierwszego wraz z pustą architekturą
```

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity gen is port(
  clk: out std_logic;
  s1: out std_logic;
  s2: out std\_logic;
  s3: out std_logic_vector(1 downto 0);
  s4: out integer);
end entity;
architecture default of gen is
signal clkgen: std_logic := '0';
begin
  clkgen <= not clkgen after 20 ns;
  clk <= clkgen;
 s4 \le 0, 2 after 10 ns, 5 after 20 ns;
end architecture;
architecture empty of gen is
begin
end architecture;
                     Listing 2. Skrypt testujący generator z zadania drugiego
vcom gen.vhd
vsim work.gen
foreach x [list clk s1 s2 s3 s4] {
    add wave -position insertpoint sim:/gen/$x
                          00,
force -freeze sim:/gen/clk
                                              -r \{40 \text{ ns}\}
force -freeze sim:/gen/s1
                           10,
                                0 10,
                                       1 20
force -freeze sim:/gen/s2
                          10,
                                0 10,
                                       1 30,
                                              0 50
                          01 0, 00 10, 11 20
force -freeze sim:/gen/s3
```


210,

 $0 \ 0$,



Rysunek 1. Wyniki symulacji generatorów z zadania pierwszego i drugiego.

Listing 3. Implementacja sumatora w architekturach behawioralnej i strukturalnej library ieee;



Rysunek 2. Tablica Karnaugh dla wyjść EQ i GE


Rysunek 3. Równania wyjść EQ i GE wyznaczone na podstawie tablicy Karnaugh

```
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
entity uklad_kombinacyjny_porownujacy_dwie_liczby_dwubitowe is port(
          in std_logic_vector(1 downto 0);
  a:
  b:
           in std_logic_vector(1 downto 0);
  eq: out std_logic;
  ge: out std_logic);
end entity;
architecture behavioral of uklad_kombinacyjny_porownujacy_dwie_liczby_dwubitowe is
begin
   compare: process(a, b)
   begin
      if a >= b then
        ge <= '1';
      else
       ge <= '0';
     end if;
     if a = b then
       eq <= '1';
     else
        eq <= \ '0';
     end if:
  end process;
end architecture;
architecture structural of uklad_kombinacyjny_porownujacy_dwie_liczby_dwubitowe is
\textbf{signal} \hspace{0.2cm} \texttt{ge0} \hspace{0.1cm}, \hspace{0.1cm} \texttt{ge1} \hspace{0.1cm}, \hspace{0.1cm} \texttt{ge2} \hspace{0.1cm} \colon \hspace{0.1cm} \texttt{std\_logic} \hspace{0.1cm} ;
\mathbf{signal} \  \, \mathbf{eq0} \, \, , \  \, \mathbf{eq1} \, , \  \, \mathbf{eq2} \, , \  \, \mathbf{eq3} \colon \  \, \mathbf{std\_logic} \, ;
begin
   ge0 \le a(1) or a(0) or not b(0);
   ge1 \ll a(1) or not b(1);
  ge2 \le a(0) or not b(1) or not b(0);
   ge \le ge0 and ge1 and ge2;
   eq0 \le not a(1) and not a(0) and not b(1) and not b(0);
   eq1 <= \textbf{not} \ a(1) \ \textbf{and} \ a(0) \ \textbf{and} \ \textbf{not} \ b(1) \ \textbf{and} \ b(0);
   eq2 \le a(1) and a(0) and b(1) and b(0);
  eq3 \le a(1) and not a(0) and b(1) and not b(0);
   eq \le eq0 or eq1 or eq2 or eq3;
end architecture;
```

Listing 4. Skrypt testujący sumator z zadania trzeciego

```
set name uklad_kombinacyjny_porownujacy_dwie_liczby_dwubitowe
#set arch behavioral
set arch structural
vcom $name.vhd
```

```
vsim "work.$name\($arch\)"
foreach x [list a b eq ge] {
    add wave -position insertpoint sim:/$name/$x
}
set T 25
foreach sig [list a(1) a(0) b(1) b(0)] {
    set 2T [expr 2*$T]
    force -freeze sim:/$name/$sig 0 0, 1 $T -r "$2T_ns"
    set T $2T
}
run $2T ns
```



Rysunek 4. Wynik działania architektury strukturalnej



Rysunek 5. Wynik działania architektury behawioralnej