Technika Cyfrowa Sprawozdanie - FPGA


Maciej Trątnowiecki

AGH, Semestr Letni, 2020

1 Opis zrealizowanego projektu

W ramach zadania praktycznego przygotowałem implementację algorytmu wyświetlającego na dwóch wyświetlaczach siedmiosegmentowych animację węża. Algorytm zaimplementowałem w dwóch wersjach - w języku SystemVerilog i VHDL dla płytki rozwojowej Altera UP2 wyposażonej w układ FPGA FLEX 10KE EPF10K70RC240-4. Wykorzystałem środowisko Quartus II 9.0SP2, w którym przeprowadziłem symulację działania programu.

Sekwencję stanów wyjść wyświetlacza odpowiadającą za wyświetlenie zaplanowanej animacji wyznaczyłem na podstawie dokumentacji zestawu edukacyjnego Altera UP2 dostępnej pod adresem http://eelinux.ee.usm.maine.edu/courses/ele373/upds.pdf. Strony opisujące rozmieszczenie segmentów wyświetlacza led na płytce, oraz przypisane im piny układu FPGA zostały dołączone na końcu poniższego sprawozdania.



Poniżej zamieszczam przyjętą sekwencję stanów wysokich pozwalających uzyskać zaplanowaną animację.

- 1. Digit1 G; Digit1 E; Digit1 D
- 2. Digit1 E; Digit1 D; Digit2 D
- 3. Digit1 D; Digit2 D; Digit2 C
- 4. Digit2 D; Digit2 C; Digit2 G
- 5. Digit2 C; Digit2 G; Digit1 G
- 6. Digit2 G; Digit1 G; Digit1 F
- 7. Digit1 G; Digit1 F; Digit1 A
- 8. Digit1 F; Digit1 A; Digit2 A
- 9. Digit1 A; Digit2 A; Digit2 B
- 10. Digit2 A; Digit2 B; Digit2 G
- 11. Digit2 B; Digit2 G; Digit1 G
- 12. Digit2 G; Digit1 G; Digit1 E
- 13. Digit1 G; Digit1 E; Digit1 D

Stan opisany numerem 13 jest tożsamy ze stanem początkowym układu. Animacja ma zatem postać dwunastu ustawień wyświetlacza wyświetlanych w cyklu.

2 Implementacja w języku SystemVerilog

Jako wejście układu przyjęty został sygnał zegarowy (oznaczony clk). Jako wyjście układu zadeklarowano dwie jednowymiarowe macierze typu reg, każda o 7 wyjściach, które następnie zostaną zmapowane do odpowiednich pinów wyświetlacza. Algorytm definiuje też dwie stałe parametryczne znane na etapie kompilacji. Pierwszą z nich jest ITER_N będącą stałą wewnętrzną układu wskazującą ilość przyjętych stanów animacji. Drugą jest TICKS_PER_PHASE określająca co ile taktów zegara nastąpić ma zmiana stanu animacji na kolejny. W programie wykorzystano dwie zmienne lokalne przechowujące liczby naturalne.

Ustawione zostało sterowanie zdarzeniowe uruchamiające poniższą logikę za każdym rosnącym zboczem sygnału zegarowego. Jeśli zmienna lokalna odpowiedzialna za zliczanie zaobserwowanych taktów zegara wskazuje na zero, na wyświetlaczu wyświetlona zostaje sekwencja odpowiadająca aktualnemu stanowi symulacji. Następuje inkrementacja zmiennej wskazującej następny stan symulacji. Jeśli zmienna ta wskazuje na wartość równą stałej ITER_N, zostaje ona wyzerowana. Z każdym taktem procesora następuje inkrementacja zmiennej zliczającej takty. Jeśli zrówna się ona co do wartości ze stałą TICKS_PER_PHASE, zostaje wyzerowana.

Za wyświetlenie odpowiedniego stanu animacji na wyświetlaczu odpowiedzialne są dwie instrukcje warunkowe *case*. Wartości zmiennych typu reg modyfikowane są poprzez przypisanie odpowiedniej liczby siedmiobitowej zapisanej binarnie.

Mechanizm zliczania taktów zegara został zaimplementowany w celu spowolnienia animacji. Jej prędkość zależna jest od częstotliwości sygnału generowanego przez wbudowany w płytkę Altera UP2 układ zegarowy. Zbyt duża prędkość skutkować będzie niskimi walorami estetycznymi. Wielokrotnością spowolnienia sterować można za pomocą stałej parametrycznej TICKS_PER_PHASE. Może ona przyjąć wartość dowolnej liczby naturalnej z przedziału $<1,\infty$).

Poniżej zamieszczam kod algorytmu zapisanego w języku SystemVerilog.

```
module snake (
1000
      input
               wire
                     clk.
               reg[0:6] display1,
      output
      output
              reg[0:6] display2
1004
    //parameter TICKS_PER_PHASE = 2717500;
    parameter TICKS_PER_PHASE = 10;
1006
    parameter ITER_N = 12;
    int iteration = 0;
1008
    int ticks_count = 0;
    always_ff @ (posedge clk)
1012
    begin
      if (ticks\_count == 0)
      begin
1014
        case (iteration)
          0: display1 = 7'b0001101;
1016
          1: display1 = 7'b0001100;
             display1 = 7'b0001000;
          3: display1 = 7'b00000000;
          4: display1 = 7'b0000001;
1020
             display1 = 7'b0000011;
          5:
          6: display1 = 7'b1000011;
1022
          7: display1 = 7'b1000010;
             display1 = 7'b1000000;
1024
          9: display1 = 7'b00000000;
          10: display1 = 7'b0000001;
          11: display1 = 7'b0000101;
          default : display1 = 7'b11111111;
1028
        endcase
1030
        case (iteration)
          0: display2 = 7'b00000000;
1032
          1: display2 = 7'b0001000;
          2: display2 = 7'b0011000;
          3: display2 = 7'b0011001;
          4: display2 = 7'b0010001;
1036
              display2 = 7'b0000001;
          6: display2 = 7'b00000000;
1038
             display2 = 7'b1000000;
          7:
             display2 = 7'b1100000;
1040
          9: display2 = 7'b1100001;
```

```
10: display2 = 7'b0100001;
1042
           11: display2 = 7'b0000001;
           default : display2 = 7'b11111111;
1044
         endcase
1046
         iteration = iteration + 1;
         if (iteration == ITER_N)
1048
           iteration = 0;
1050
      ticks_count = ticks_count + 1;
      if (ticks\_count == TICKS\_PER\_PHASE)
1052
         ticks\_count = 0;
1054
    endmodule
1056
```

../simulations/FPGA/snake_verilog/snake.sv

Poniżej zamieszczam raport z kompilacji programu.

Flow Status	Successful - Sat May 30 22:08:14 2020
Quartus II Version	9.0 Build 235 06/17/2009 SP 2 SJ Web Edition
Revision Name	snake
Top-level Entity Name	snake
Family	FLEX10K
Device	EPF10K70RC240-4
Timing Models	Final
Met timing requirements	Yes
Total logic elements	197 / 3,744 (5 %)
Total pins	15 / 189 (8%)
Total memory bits	0 / 18,432 (0 %)

3 Implementacja w języku VHDL

Jako wejście układu przyjęty został sygnał zegarowy (oznaczony clk). Jako wyjście układu zadeklarowano dwa wektory wartości logicznych o siedmiu elementach , które następnie zostaną zmapowane do odpowiednich pinów wyświetlacza. Program definiuje też dwie stałe parametryczne znane na etapie kompilacji. Pierwszą z nich jest ITER_N będącą stałą wewnętrzną układu wskazującą ilość przyjętych stanów animacji. Drugą jest TICKS_PER_PHASE określająca co ile taktów zegara nastąpić ma zmiana stanu animacji na kolejny. Może ona przyjmować wartości postaci liczb naturalnych większych lub równych jeden. W programie wykorzystano dwie zmienne lokalne przechowujące liczby naturalne.

Program korzysta z biblioteki IEEE, importując moduły odpowiedzialne za standardową logikę i operacje numeryczne. Definiuje także element snake, oraz związaną z nim architekturę arch1. Wspomniana architektura definiuje procedurę display_phase przyjmującą jako argument liczbę naturalną. Odpowiedzialna jest ona za wyświetlenie na wyświetlaczu stanu animacji związanego z liczbą przyjętą jako argument. Wykorzystuje do tego instrukcję warunkową case, za pomocą której wypełnia wektory odpowiednimi stanami wyjść. Warto zauważyć, że wektory indeksowane są od prawej strony. Stanowi to pewien kontrast do poprzedniego programu, w którym wartości w jednowymiarowej macierzy indeksowane były od lewej strony. Z tego powodu w celu zachowania tej samej kolejności pinów na wyjściu (tzn. kompatybilności z tym samym mapowaniem do pinów wyświetlacza) konieczne jest odbicie lustrzane przypisywanych w wektorach wartości.

W architekturze arch1 zarejestrowany jest proces tick uruchamiany sygnałem clk. Z każdym rosnącym zboczem sygnału zegarowego, przeprowadzana jest analiza logiczna analogiczna do tej zapisanej w języku SystemVerilog. Jeśli licznik taktów wskazuje zero, następuje zmiana stanu animacji za pomocą wcześniej zdefiniowanej procedury, oraz inkrementacja zmiennej identyfikującej następny stan animacji. Jest ona zerowana, gdy zrówna się co do wartości ze stałą ITER_N. Z każdym taktem zegara następuje inkrementacja licznika taktów, który jest zerowany gdy zrówna się co do wartości ze stałą TICKS_PER_PHASE.

Algorytm implementuje opóźnienie animacji względem zegara w sposób analogiczny do opisanego w poprzednim punkcie.

Poniżej zamieszczam kod algorytmu zapisanego w języku VHDL.

```
library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.NUMERIC-STD.ALL;
1002
    entity snake is
1004
      port (
                 in std_logic;
        clk:
1006
        display1: out std_logic_vector(6 downto 0) := "11111111";
                   out std_logic_vector(6 downto 0) := "11111111"
        display2:
1010
    end snake;
1012
    architecture arch1 of snake is
      procedure display_phase(phase : in natural) is
1014
      begin
1016
        case phase is
            SEG NUMBERS
                                  6543210
          when 0 \implies display1 <= "1011000";
1018
          when 1 => display1 <= "0011000";
          when 2 \implies display1 <= "0001000"
1020
          when 3 => display1 <= "0000000"
          when 4 => display1 <= "1000000"
1022
          when 5 => display1 <= "1100000"
          when 6 => display1 <= "1100001"
1024
          when 7 \implies display1 <= "0100001"
          when 8 => display1 <= "0000001"
1026
          when 9 \implies display1 <= "0000000"
          when 10 => display1 <="1000000"
1028
          when 11 => display1 <="1010000"
          when others => display1 <= "11111111";
1030
        end case;
        case phase is
            SEG NUMBERS
                                 6543210
          when 0 \implies display2 <= "00000000";
1034
          when 1 => display2 <= "0001000";
          when 2 => display2 <= "0001100"
1036
          when 3 => display2 <= "1001100"
          when 4 => display2 <= "1000100"
1038
          when 5 \implies display2 <= "10000000";
          when 6 => display2 <= "0000000"
          when 7 \implies display2 \iff 00000001"
          when 8 => display2 <= "0000011";
1042
          when 9 \implies display2 <= "1000011"
          when 10 \implies \text{display2} \iff "1000010";
1044
          when 11 => display2 <= "1000000";
          when others => display2 <= "11111111";
1046
        end case;
      end procedure display_phase;
1050
1052
      tick : process(clk) is
      constant ITER_N : natural := 12;
1054
      variable iteration : natural := 0;
       -constant TICKS_PER_PHASE : natural := 2717500;
      constant TICKS_PER_PHASE : natural := 10;
1058
      variable ticks_count : natural := 0;
      begin
1060
        if rising_edge(clk) then
          if ticks\_count = 0 then
1062
             display_phase(iteration);
             iteration := iteration + 1;
             if iteration = ITER_N then
               iteration := 0;
1066
            end if;
          end if;
1068
          ticks_count := ticks_count + 1;
          if ticks_count = TICKS_PER_PHASE then
1070
            ticks\_count := 0;
          end if:
1072
        end if;
```

```
end process tick;
end arch1;
```


 $../simulations/FPGA/snake_vhdl/snake.vhd$

Poniżej zamieszczam raport z kompilacji programu.


Flow Status	Successful - Sat May 30 22:07:01 2020
Quartus II Version	9.0 Build 235 06/17/2009 SP 2 SJ Web Edition
Revision Name	snake
Top-level Entity Name	snake
Family	FLEX10K
Device	EPF10K70RC240-4
Timing Models	Final
Met timing requirements	Yes
Total logic elements	192 / 3,744 (5 %)
Total pins	15 / 189 (8%)
Total memory bits	0 / 18,432 (0 %)

4 Symulacja działania programu


Długość symulacji ustaliłem na cztery sekundy. Symulacje oparłem o plik określający kształt fali. Z dokumentacji płytki rozwojowej Altera UP2 odczytać możemy częstotliwość sygnału generowanego przez zegar jako 25.175*Mhz*. Oznacza, to że zegar generuje sygnał o okresie 39.7*ns* (jako że okres jest odwrotnością częstotliwości). Jeśli chcielibyśmy otrzymać animację z dziesięcioma zmianami stanu na sekundę, odpowiadałoby to ustawieniu stałej TICKS_PER_PHASE na wartość 2717500. W praktyce symulacja o takiej dokładności wymaga sporej mocy obliczeniowej, dlatego na jej potrzeby ustawiłem stałą na 10. Do pliku symulacji dodałem sygnał wejściowy układu zegara o okresie 10 ms. Takie uproszczenie symulacji nie ma wpływu na możliwość pokazania poprawności działania algorytmu.




Przygotowany plik wejściowy symulacji ma postać.



Widzimy, że na każdy 100ms okres symulacji przypada 10 taktów procesora. Tak przygotowaną symulację przeprowadziłem dla obu przygotowanych wcześniej programów. Otrzymałem pokrywające się sygnały wyjściowe. Ich przebieg ilustruje poniższy wykres.





Zauważmy, że otrzymany wykres ma przebieg cykliczny. Cztery złącza (display1[1], display1[2], display2[4], display2[5]) nie są włączane w żadnym momencie symulacji. Odpowiadają one za pionowe segmenty ze środka wyświetlacza po których wąż się nie porusza. Dwa złącza (display1[6] i display2[6]) występują częściej niż pozostałe. Odpowiadają one za poziome segmenty ze środka wyświetlacza. Każdy z segmentów zapalany jest zawsze na trzy kolejne stany animacji (odpowiada to długości węża).

Wiem, że:

Wyjścia display1[0 - 6] odpowiadają segmentom Digit1 A-G.

Wyjścia display2[0 - 6] odpowiadają segmentom Digit2 A-G.

Tłumacząc opis sekwencji z pierwszej sekcji tego sprawozdania otrzymujemy:

- 1. display1 6; display1 4; display1 3
- 2. display1 4; display1 3; display2 3
- 3. display
13; display
23; display
22
- $4.\ display2$ 3; display2 2; display2 6
- 5. display2 2; display2 6; display1 6
- 6. display2 6; display1 6; display1 5
- 7. display1 6; display1 5; display1 0
- 8. display1 5; display1 0; display2 0
- 9. display1 0; display2 0; display2 1
- 10. display2 0; display2 1; display2 6
- 11. display2 1; display2 6; display1 6
- 12. display2 6; display1 6; display1 4
- 13. display1 6; display1 4; display1 3

Porównując zapisane stany animacji z otrzymanymi wynikami symulacji stwierdzić możemy poprawność zaproponowanych algorytmów.

5 Przydział pinów

W środowisku Quartus II wybrałem układ FLEX 10KE EPF10K70RC240-4 jako urządzenie docelowe dla napisanego programu. Następnie korzystając z funkcji *Pin Planner*, oraz dokumentacji płytki Altera UP2 przygotowałem mapowanie portów algorytmu na odpowiednie piny układu. Pin zegarowy odczytałem z dokumentacji układu EPF10K70RC240-4 dostępnej pod adresem https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/dp/flex10k/archives/epf10k70.pdf. Otrzymałem poniższy układ.

	Node Name	Direction	Location
	clk	Input	PIN_91
•	display 1[6]	Output	PIN_13
•	display 1[5]	Output	PIN_12
•	display 1[4]	Output	PIN_11
•	display 1[3]	Output	PIN_9
•	display1[2]	Output	PIN_8
•	display1[1]	Output	PIN_7
•	display1[0]	Output	PIN_6
•	display2[6]	Output	PIN_24
•	display2[5]	Output	PIN_23
•	display2[4]	Output	PIN_21
•	display2[3]	Output	PIN_20
•	display2[2]	Output	PIN_19
•	display2[1]	Output	PIN_18
•	display2[0]	Output	PIN_17


Tak przygotowane mapowanie pinów układu pozwoli wyświetlić animację na wyświetlaczu dwóch cyfr FLEX_DIGIT znajdującym się w prawym górnym rogu płytki rozwojowej.

Education Board. Because design changes are downloaded directly to the devices on the board, prototyping is easy and multiple design iterations can be accomplished in quick succession.

UP2 Education Board Description

The UP2 Education Board, shown in Figure 1, contains the features described in this section.

Figure 1. UP2 Education Board Block Diagram



DC_IN & RAW Power Input

The DC_IN power input accepts a 2.5-mm \times 5.55-mm female connector. The acceptable DC input is 7 to 9 V at a minimum of 350 mA. The RAW power input consists of two holes for connecting an unregulated power source. The hole marked with a plus sign (+) is the positive input; the hole marked with a minus sign (–) is board-common.

Oscillator

The UP2 Education Board contains a 25.175-MHz crystal oscillator. The output of the oscillator drives a global clock input on the EPM7128S device (pin 83) and a global clock input on the FLEX 10K device (pin 91).

D1 through D16 LEDs

The UP2 Education Board contains 16 LEDs that are pulled-up with a $330\text{-}\Omega$ resistor. An LED is illuminated when a logic 0 is applied to the female header associated with the LED. LEDs D1 through D8 are connected in the same sequence to the female headers (i.e., D1 is connected to position 1, and D2 is connected to position 2, etc.). LEDs D9 through D16 are connected in the same sequence to the female headers (i.e., D9 is connected to position 1, and D10 is connected to position 2, etc.). See Figure 3.


Figure 3. LED Positions

Fem Hea Posi	der	LEDs	Female Header Position	LEDs
1 2 3 4 5 6 7 8	00000000	D1	1 O 2 O 3 O 4 O 5 O 6 O 7 O 8 O	D9

MAX_DIGIT Display

MAX_DIGIT is a dual-digit, seven-segment display connected directly to the EPM7128S device. Each LED segment of the display can be illuminated by driving the connected EPM7128S device I/O pin with a logic 0. Figure 4 shows the name of each segment.

Figure 4. Display Segment Name



FLEX 10K Device

The UP2 Education Board provides the following resources for the FLEX 10K device. The pins from the FLEX 10K device are pre-assigned to switches and LEDs on the board.

- JTAG chain connection for the ByteBlaster II cable
- Socket for an EPC1 configuration device
- Two momentary push button switches
- One octal DIP switch
- Dual-digit seven-segment display
- On-board oscillator (25.175 MHz)
- VGA port
- Mouse port
- Three expansion ports, each with 42 I/O pins and seven global pins

FLEX_PB1 & FLEX_PB2 Push Buttons

FLEX_PB1 and FLEX_PB2 are two push buttons that provide active-low signals to two general-purpose I/O pins on the FLEX 10K device. FLEX_PB1 connects to pin 28, and FLEX_PB2 connects to pin 29. Each push button is pulled-up through a $10\text{-}K\Omega$ resistor.

FLEX_SW1 Switches

FLEX_SW1 contains eight switches that provide logic-level signals to eight general-purpose I/O pins on the FLEX 10K device. An input pin is set to logic 1 when the switch is open and set to logic 0 when the switch is closed. Table 6 lists the pin assignment for each switch.

Table 6. FLEX_SW1 Pin Assignments	
Switch	FLEX 10K Pin
FLEX_SWITCH-1	41
FLEX_SWITCH-2	40
FLEX_SWITCH-3	39
FLEX_SWITCH-4	38
FLEX_SWITCH-5	36
FLEX_SWITCH-6	35
FLEX_SWITCH-7	34
FLEX_SWITCH-8	33

FLEX_DIGIT Display

FLEX_DIGIT is a dual-digit, seven-segment display connected directly to the FLEX 10K device. Each LED segment on the display can be illuminated by driving the connected FLEX 10K device I/O pin with a logic 0. See Figure 4 on page 8 for the name of each segment. Table 7 lists the pin assignment for each segment.

Table 7. FLEX_DIGIT Segment I/O Connections			
Display Segment	Pin for Digit 1	Pin for Digit 2	
a	6	17	
b	7	18	
С	8	19	
d	9	20	
е	11	21	
f	12	23	
g	13	24	
Decimal point	14	25	

VGA Interface

The VGA interface allows the FLEX 10K device to control an external video monitor. This interface is composed of a simple diode-resistor network and a 15-pin D-sub connector (labeled VGA), where the monitor can plug into the boards. The diode-resistor network and D-sub connector are designed to generate voltages that conform to the VGA standard.

Information about the color, row, and column indexing of the screen is sent from the FLEX 10K device to the monitor via five signals. Three VGA signals are red, green, and blue, while the other two signals are horizontal and vertical synchronization. Manipulating these signals allows images to be written to the monitor's screen.



See "VGA Driver Operation" on page 25 for details on how the VGA interface operates.

Table 8 lists the D-sub connector and the FLEX 10K device connections.