

Documentación:

- 1.- Con el diseño de las compuertas lógicas, realice el código de vhdl sobre el multiplexor, este usa de entrada s0 y s1 que son los activadores del multiplexor y i0,i1,i2,i3 que son los parámetros que el multiplexor lee para la salida y tiene la salida de f.
- 2.- Con el uso de multiplexores y compuertas lógicas, realicé el código de vhdl sobre un full adder, tiene de entrada a,b y cin que son los parámetros que se van a sumar y tiene de salida cout y sum que sería la respuesta de la suma.
- 3.- Con el uso de multiplexores y compuertas lógicas, realicé el código de vhdl sobre un half adder, tiene de entrada a,b que son los parámetros que se van a sumar y tiene de salida cout y sum que sería la respuesta de la suma.
- 4.- Con el uso de los half adders, full adders y compuertas lógicas, realicé un código en vhdl sobre un multiplicador, tiene de entradas a0,a1,a2,a3,b0,b1,b2,b3 que son los dos números que se van a multiplicar y de salida tiene de z0 a z7 que sería la respuesta de la multiplicación.