

# Table des matières

---

- **Table des figures**
- **1. Introduction**
- **2. Presentation du projet**
  - **2.1 Contexte**
  - **2.2 Sujet et problématique**
  - **2.3 Enjeux**
  - **2.4 Objectifs**
  - **2.5 Méthode gestion de projet**
- **3. Mise en oeuvre**
  - **3.1 WBS (Work Breakdown Structure)**
  - **3.2 Release Plan**
  - **3.3 PBS (Product Breakdown Structure)**
  - **3.4 Planning Prévisionnel**
  - **3.5 Analyse de risque**
- **4. Indicateur de réussite**
- **5. Conclusion**

# Table des figures

---

- **WBS**
- **Release Plan**
- **PBS**
- **Planning Prévisionnel**
- **Analyse de risque**

# Glossaire

---

- PPE : Premium Platform Electric
- ECU : Electric Controller Unit
- CLR : Customer Line Return
- FF : Freeze Frame

# 1. Introduction

Dans le cadre de ma 5ème année de cycle d'ingénieur (FISA 27), d'Ingénieur Systèmes Electriques Electronique Embarqués (S3E), il nous est proposé de réaliser un projet de fin d'études. Ce projet constitue une opportunité d'appliquer les compétences techniques et méthodologiques acquises tout au long de ma formation, tout en développant mes capacités de gestion de projet, de management d'équipe et de pilotage budgétaire.

L'objectif de ce projet est de me confronter aux réalités du métier d'ingénieur en abordant différentes facettes essentielles : la gestion des ressources humaines et matérielles, le respect des contraintes budgétaires et des délais, ainsi que la mise en place de stratégies adaptées aux enjeux du projet. À travers ce travail, je devrai démontrer ma capacité à structurer et conduire un projet en entreprise, en respectant un cahier des charges précis et en atteignant les objectifs fixés.

Ce document définira les attendus du projet, les méthodologies de gestion employées (WBS, RBS, GANTT, OBS, PBS), ainsi que les aspects financiers et l'analyse des risques. Il servira de référence pour assurer un suivi rigoureux du projet et garantir son bon déroulement jusqu'à la soutenance prévue en septembre 2024, au cours de laquelle mon travail sera évalué en fonction des critères établis.

## 2. Presentation du projet

### 2.1 Contexte

FORVIA HELLA est un équipementier automobile allemand de renommée internationale, coté en bourse et spécialisé dans les technologies d'éclairage haute performance ainsi que l'électronique embarquée. Fort de son expertise, l'entreprise joue un rôle clé dans l'innovation et l'évolution du secteur automobile en fournissant des solutions avancées en matière d'électronique, d'énergie et de connectivité.

En France, la filiale de FORVIA HELLA développe et produit divers équipements destinés aux véhicules, notamment des on-board chargers, des calculateurs de direction assistée, ainsi que des transformateurs. Ces composants sont essentiels pour améliorer l'efficacité énergétique, la sécurité et la fiabilité des systèmes automobiles modernes. Grâce à une forte intégration des nouvelles technologies, FORVIA HELLA contribue activement à la transition vers des véhicules plus intelligents et durables.

### 2.2 Sujet et problématique

La filiale française de FORVIA HELLA a lancé le développement d'un calculateur de direction assistée il y a huit ans, dans le cadre du projet PPE commandé par Volkswagen. Ce produit, récemment mis en circulation, fait désormais l'objet de retours clients signalant divers défauts. Le Customer Line Return (CLR) se charge du rapatriement des ECUs défectueux, tandis que notre entreprise est responsable de leur analyse.

À leur réception, les testeurs doivent identifier l'origine des dysfonctionnements. Pour faciliter ce diagnostic, l'entreprise a intégré dans ses calculateurs des programmes capables de générer des Freeze Frames. Ces chaînes hexadécimales contiennent un ensemble de données enregistrées au moment de l'incident (vitesse, niveau de batterie, température du calculateur, etc.), offrant ainsi un instantané des conditions dans lesquelles le problème est survenu.

De plus, FORVIA HELLA voit l'émergence de nouveaux projets, nécessitant le développement de logiciels embarqués avancés dédiés au diagnostic, appelés HPM. Ces outils doivent être capables de traiter efficacement les nouvelles générations de calculateurs de direction assistée, garantissant ainsi une meilleure fiabilité et un suivi optimisé des performances des systèmes embarqués.

### 2.3 Enjeux

L'automatisation du décodage des Freeze Frames représente un enjeu majeur pour FORVIA HELLA, tant sur le plan technique qu'opérationnel. Actuellement, l'analyse manuelle des trames hexadécimales est une tâche chronophage, sujette aux erreurs humaines et difficilement scalable face à l'augmentation du nombre d'ECUs à traiter. En développant un outil automatisé de décodage, l'entreprise vise à réduire le temps de diagnostic, améliorer la précision des analyses et accélérer la résolution des problèmes clients.

Par ailleurs, le développement et l'évolution du HPM sont essentiels pour garantir un diagnostic toujours plus précis et performant. La mise en place de ces outils renforce non seulement la capacité de FORVIA HELLA à répondre aux exigences croissantes du secteur automobile, mais elle ouvre également la porte à de nouvelles opportunités de collaboration et d'innovation, consolidant ainsi la position de l'entreprise sur le marché des systèmes embarqués intelligents.

## 2.4 Objectifs

Le projet vise à répondre à plusieurs objectifs clés, prenant en compte les exigences du développement logiciel pour les outils de diagnostic ainsi que les enjeux industriels liés aux calculateurs électroniques :

### 1. Objectifs Techniques

- Concevoir des outils logiciels robustes permettant de faciliter les tests et le diagnostic des calculateurs électroniques.
- Automatiser les tests des cartes électroniques sur la chaîne de production afin de réduire les interventions manuelles.
- Améliorer la précision du diagnostic en minimisant les erreurs humaines dans l'analyse des Freeze Frames.
- Concevoir une solution évolutive, capable de s'adapter aux futurs calculateurs et nouveaux formats de Freeze Frames.
- Répondre aux évolutions technologiques pour intégrer efficacement de nouveaux projets HPM.

### 2. Objectifs Humains

- Former les testeurs et opérateurs à l'utilisation des nouveaux outils logiciels pour garantir une adoption optimale.
- Fournir une documentation complète et accessible pour assurer une prise en main rapide et efficace des outils.
- Faciliter la collaboration entre les différentes équipes (France, Roumanie, Allemagne) en assurant une bonne communication des - besoins et des attentes.

### 3. Objectifs Organisationnels

- Gérer une équipe de développement internationale, en assurant une répartition efficace des tâches et responsabilités.
- Suivre l'approvisionnement en ressources matérielles et logicielles nécessaires pour garantir le bon déroulement du projet.
- Assurer la livraison des outils en respectant les délais et les contraintes budgétaires.

## 2.5 Méthode gestion de projet

Étant donné que mon projet repose principalement sur le développement logiciel, j'ai choisi d'adopter une approche Agile, qui permet une gestion flexible et itérative du projet. L'Agile pose sur une adaptation continue aux besoins et aux contraintes techniques, tout en favorisant la collaboration entre les différentes parties prenantes.

Dans cette approche, le développement est organisé en cycles itératifs et incrémentaux, où chaque itération permet de livrer une version partielle mais fonctionnelle des outils logiciels. Plutôt que de suivre un modèle strictement prédéfini, cette méthode favorise une évolution continue en fonction des retours utilisateurs et des éventuels défis techniques rencontrés au fil du projet.

Le découpage des tâches se fait en petites unités indépendantes, chacune représentant une fonctionnalité ou une amélioration spécifique du logiciel. À la fin de chaque itération, un bilan est réalisé pour ajuster les priorités et intégrer les retours des testeurs et opérateurs. Cette approche offre plusieurs avantages :

- Flexibilité et adaptation : Permet de prendre en compte les retours des testeurs en temps réel et d'adapter rapidement le développement en fonction des nouveaux besoins identifiés.
- Amélioration continue : Chaque itération permet d'optimiser les performances des outils et d'intégrer progressivement des fonctionnalités avancées.
- Suivi structuré : Grâce à une planification des itérations et des revues régulières, l'évolution du projet est claire et mesurable.

En appliquant cette méthode Agile, je peux garantir un développement progressif des outils logiciels, en optimisant leur robustesse et leur pertinence pour les utilisateurs finaux.

### 3. Mise en oeuvre

#### 3.1 WBS (Work Breakdown Structure)

Le projet sera découpé en 5 parties bien distinctes et chaque essentiel au bon fonctionnement du projet.




Figure 1 : Work Breakdown Structure

### 3.2 Release Plan

Après avoir organiser les besoin du projet, nous avons convenu des différents livrables necessaire pour assurer un bon suivi et maintien du projet, tout en restant réalise et humble sur notre capacité au developpement, et en priorisant le developpement des modules non susceptible de changer.

Release		v0.1	V0.2	V0.3	V0.4	V1.0	V1.1	V1.2
Date		18-Oct-24	08-Nov-24	29-Nov-24	20-dec-24	10-Jan-24	31-Jan-24	21-Feb-24
Feature								
PWM generation & Current acquisition on Powerstage (MOSFET)	GDU (DRV3233)	M1	M2	M2	M3	M3	M4	M4
	PMIC (TPS653861)	M1	M2	M2	M3	M3	M4	M4
	MPS (DS A33020)		M1	M2	M2	M3	M3	M4
	Internal COM			M1	M2	M2	M3	M4
	Heartbeat			M1	M2	M3	M4	M4
				A0		P0 ?		
*Cadence = one release every 3 weeks								
Maturity Level								
Embedded draft functional and basic documentation		M1						
Linked (embedded & HMI) feature fonctionnal and ready for manual test		M2						
Full functional feature ready for official test campaign		M3						
Full documentation and UserManual		M4						
Human Machine Interface = HMI								

Figure 2 : Release Plan

### 3.3 PBS (Product Breakdown Structure)

Pour structurer le projet, nous avons fait le choix de réfléchir en termes de PBS, pour ajuster les temps de travail nécessaire étant donné le bug fixe alloué à ce projet, ainsi que de respecter les milestones annoncé dans le Release Plan.

Une **analyse budgétaire** a été effectuée en amont pour déterminer la quantité de travailler pouvant être attribué à ce projet. Les coûts matériels ne représentent qu'une infime partie du budget car le projet est en prédevelopment, c'est à dire que la partie production n'est pas encore calculée.

	Workload (days)	Workload (hours)	HEF contrib	HEF hours	HRO contrib	HRO hours	
<b>General activities (release, support, meetings, ...)</b>	<b>29</b>	<b>232</b>		<b>158</b>		<b>74</b>	<b>232</b>
Meetings / project alignments	5	40	2	26	1	14	
Overall integration & release	5	40	1	40		0	
Documentation : UsM, Release Note	5	40	1,5	30	0,5	10	
Documentation : minimal test plan / report	5	40	1	20	1	20	
HW setup	4	32	1	16	1	16	
Rollout & TestLab support	5	40	2	26	1	14	
<b>GDU development (embedded drivers + test GUI)</b>	<b>36</b>	<b>288</b>		<b>288</b>		<b>0</b>	<b>288</b>
Collection of project UC & datasheet analysis	5	40	1	40		0	
HPM embedded - Implementation GDU driver V1 (init SPI, ports, basic config, switch to normal mode,)	10	80	1	80		0	
HPM embedded - Implementation GDU driver V2 (bug fix + read/write registers + extended functions )	5	40	1	40		0	
HPM embedded - Integration	4	32	1	32		0	
HPM GUI - Design interface for GDU	5	40	1	40		0	
Overall feature test (plan + exec + report)	5	40	1	40		0	
Documentation: UsM feature	2	16	1	16		0	
<b>PMIC development (embedded drivers + test GUI)</b>	<b>52</b>	<b>416</b>		<b>106</b>		<b>310</b>	<b>416</b>
Collection of project UC & datasheet analysis	5	40	1	20	1	20	
HPM embedded - Implementation PMIC driver V1 (init SPI, ports, basic config, switch to normal mode,)	10	80		0	1	80	
HPM embedded - Implementation PMIC driver V2 (bug fix + read/write registers + extended functions)	10	80		0	1	80	
HPM embedded - Integration	5	40	1	20	1	20	
HPM GUI - Design interface for PMIC	10	80	1	40	1	40	
Overall feature test (plan + exec + report)	10	80	0,5	26	1	54	
Documentation: UsM feature	2	16		0	1	16	
<b>PWM generation &amp; Current acquisition on Powerstage (MOSFET) development (embedded drivers + test GUI)</b>	<b>25</b>	<b>200</b>		<b>104</b>		<b>96</b>	<b>200</b>
Collection of project UC & datasheet analysis	2	16	1	8	1	8	
HPM embedded - Implementation PWM driver	5	40	1	20	1	20	
HPM embedded - Implementation ADC driver for currents	5	40		0	1	40	
HPM embedded - Implementation of synchronized PWM & ADC acq	4	32	1	32		0	
HPM embedded - Integration	2	16	1	8	1	8	
HPM GUI - Design interface for PWM & Current Acquisition	3	24	1	24		0	
Overall feature test (plan + exec + report)	3	24	0,5	8	1	16	
Documentation: UsM feature	1	8	1	4	1	4	
<b>MPS development (embedded drivers + test GUI)</b>	<b>22</b>	<b>176</b>		<b>16</b>		<b>160</b>	<b>176</b>
Collection of project UC & datasheet analysis	1	8	0,5	2	1	6	
HPM embedded - Implementation MPS driver V1 (init SPI, ports, basic config, switch to normal mode,)	8	64		0	1	64	
HPM embedded - Implementation MPS driver V2 (bug fix + read/write registers + extended functions )	3	24		0	1	24	
HPM embedded - Integration	1	8	1	4	1	4	
HPM GUI - Design interface for MPS	4	32	0,5	10	1	22	
Overall feature test (plan + exec + report)	3	24		0	1	24	
Documentation: UsM feature	2	16		0	1	16	
<b>Internal COM development (embedded drivers + test GUI)</b>	<b>6</b>	<b>48</b>		<b>48</b>		<b>0</b>	<b>48</b>
Collection of project UC & datasheet analysis	1	8	1	8		0	
HPM embedded - Integration / take-over PPE CAN drivers	1	8	1	8		0	
HPM GUI - Design interface for IEC	1	8	1	8		0	
Overall feature test (plan + exec + report)	2	16	1	16		0	
Documentation: UsM feature	1	8	1	8		0	
<b>Heartbeat development (embedded drivers)</b>	<b>5</b>	<b>40</b>		<b>40</b>		<b>0</b>	<b>40</b>
Collection of project UC & datasheet analysis	1	8	1	8		0	
HPM embedded - Integration / take-over PPE timer & DIO	1	8	1	8		0	
Overall feature test (plan + exec + report)	2	16	1	16		0	
Documentation: UsM feature	1	8	1	8		0	
			<b>Total HEF</b>		<b>Total HRO</b>		<b>Total</b>
			Hours: 760		640		1400
			CWeeks: 19		22		

Figure 3 : Product Breakdown Structure



### 3.4 Planning Previsionnel

Enfin pour suivre d'avancement et pour que tout le monde s'y retrouve dans le travail à fournir, j'ai constitué un planning prévisionnel melant le PBS et le Release Plan.

		CW42	CW43	CW44	CW45	CW46	CW47	CW48	CW49	CW50	CW51	CW52	CW01	CW02	CW03	CW04	CW05	CW06	CW07
	Milestones	V0.1			V0.2			V0.3			V0.4			V1.0			V1.1		
	Dates				A0									P0					
<b>General activities (release, support, meetings, ...)</b>																			
Meetings / project alignments		X	X	X	X	X	X	X	X	X	X		Vacation	X	X	X	X		
Overall integration & release					X			X			X			X			X		
Documentation : UsM, Release Note														X					
Documentation : minimal test plan / report														X					
HiW setup																			
Rollout & TestLab support																			
<b>GDU development (embedded drivers + test GUI)</b>																			
Collection of project UC & datasheet analysis	Done																		
HPM embedded - Implementation GDU driver V1 (init SPI, ports, basic config, switch to normal mode,)	Done																		
HPM embedded - Implementation GDU driver V2 (bug fix + read/write registers + extended functions )		X	X	X		X	Done												
HPM embedded - Basic documentation	Done																		
HPM embedded - Integration						Done													
HPM GUI - Design interface for GDU				X	X		X	Done											
Overall feature test (plan + exec + report)									X	X	X								
Documentation: UsM feature																			
<b>PMIC development (embedded drivers + test GUI)</b>																			
Collection of project UC & datasheet analysis	Done																		
HPM embedded - Implementation PMIC driver V1 (init SPI, ports, basic config, switch to normal mode,)	Done																		
HPM embedded - Implementation PMIC driver V2 (bug fix + read/write registers + extended functions)		X	X		Done														
HPM embedded - Basic documentation						Done													
HPM embedded - Integration							X	Done											
HPM GUI - Design interface for PMIC									X	X	X			X					
Overall feature test (plan + exec + report)																			
Documentation: UsM feature																			
<b>PWM generation &amp; Current acquisition on Powerstage (MOSFET) development (embedded drivers + test GUI)</b>																			
Collection of project UC & datasheet analysis		X																	
HPM embedded - Implementation PWM driver		X	X			Done													
HPM embedded - Implementation ADC driver for currents			X	X	X		Done												
HPM embedded - Implementation of synchronized PWM & ADC acq					X		Done												
HPM embedded - Integration						Done													
HPM GUI - Design interface for PWM & Current Acquisition							X	Done											
Overall feature test (plan + exec + report)														X	X				
Documentation: UsM feature																			
<b>MPS development (embedded drivers + test GUI)</b>																			
Collection of project UC & datasheet analysis		X	Done																
HPM embedded - Implementation MPS driver V1 (init SPI, ports, basic config, switch to normal mode,)		X	X		Done														
HPM embedded - Implementation MPS driver V2 (bug fix + read/write registers + extended functions )						Done													
HPM embedded - Integration						X	Done												
HPM GUI - Design interface for MPS								X	Done										
Overall feature test (plan + exec + report)														X	X				
Documentation: UsM feature																			
<b>Internal COM development (embedded drivers + test GUI)</b>																			
Collection of project UC & datasheet analysis		X																	
HPM embedded - Development of UART driver		X	X	X					X	X	X	X	Done		X	X	X	X	
HPM embedded - Implementation of UART and SPI for IEC																			
HPM embedded - Integration																			
HPM GUI - Design interface for IEC																			
Overall feature test (plan + exec + report)																			
Documentation: UsM feature																			
<b>Heartbeat development (embedded drivers)</b>																			
Collection of project UC & datasheet analysis																			
HPM embedded - Integration / take-over PPE timer & DIO																	X	X	
Overall feature test (plan + exec + report)																	X	X	
Documentation: UsM feature																			
<b>Color Code</b>																			
Nasser BELMKADEM		X																	
Simona Camelia SPATARU		X																	
Mael LANGUIL		X																	
Everyone		X																	

Figure 4 : Planning Previsionnel

### 3.5 Analyse de risque

Enfin pour un projet comme celui ci, il est important de bien analyser les risque l'entourant, et de nous y préparer avec des contres mesures afin d'atténuer leurs impacts. A l'aide d'un templates FORVIA HELLA et avec l'appui de mon manager M. Benoit RENON, j'ai pu réaliser cette études, avec leur probabilité et leur impact.

Risk ID	Risk description*	Description of impact*	Probability	Impact	Risk Exposure	Countermeasures*	Strategy	Responsible*	Due Date*	Countermeasure status*	Probability	Impact	Risk Exposure	Risk status	Comment on risk status
1	[HPM] Choix tardif des références de composants par l'équipe HW (nouveau design, non connaissance des références répondant aux exigences de performance du produit)	Retravail des drivers logiciels intégrés au HPM, jalon de livraison du HPM manqué, dépassement budgétaire	3 = 51 to 75%	2 = medium	6	Planification: évaluation des priorités des développements de drivers logiciel en fonction de la maturité des choix de composants par le HW + réserve budgétaire pour aléas	Mitigate	Mael		Finished	3 = 51 to 75%	1 = low	3	occured	Changement de reference du composant GDU 3 mois avant le jalon. Réserve planning/ budgétaire suffisante pour couvrir ce changement
2	[HPM] Reception tardive (moins de 4 mois avant le jalon de livraison du HPM) des premiers samples HW permettant de tester le logiciel embarqué sur cible	Tests sur cible impossibles	3 = 51 to 75%	4 = critical	12	Hypothèse établie dans le contrat initial avec l'équipe HW. Gel des activités de développement SW si HW samples non reçus, et compensation budgétaire du projet	Transfer	Dominik		Finished	3 = 51 to 75%	2 = medium	6	occured	Samples reçus 2 mois avant le jalon final de livraison. La qualité suffisante du code, a permis une intégration rapide sur les samples HW et le jalon a pu être respecté
3	[HPM] Demandes additionnelles de fonctionnalités par l'équipe de test HW	Retravail des drivers logiciels intégrés au HPM, jalon de livraison du HPM manqué, dépassement budgétaire	2 = 26 to 50%	2 = medium	4	Release plan itératif (Agile), collecte hebdomadaire du besoin de l'équipe HW, troc de fonctionnalités pour rester dans le budget et le temps imparti	Mitigate	Mael		In progress	1 = 0 to 25%	1 = low	1	active	Qas demandes reçues mais contenues
4	[FFA] Dérive de la phase de ciblage du besoin à cause de la diversité des parties prenantes (development logiciel, production, test,...)	Démarrage tardif du développement de l'outil logiciel, potentielles reprises multiples amenant à manquer le jalon de livraison	4 = 76 to 100%	3 = high	8	Organisation de workshops réguliers au démarrage du projet, implication du management pour obtenir du temps des différents acteurs	Accept				3 = 51 to 75%	1 = low	3	closed	
5	[HPM] Manque de compétences et d'autonomie de HRO(Simona) sur le HPM et sur les produits EPS	Non connaissance du niveau des équipes étrangères	1 = 0 to 25%	2 = high	2	Formation anticipée, et vérification de l'expérience de la nouvelle ressource	Mitigate	Benoit		Finished	1 = 0 to 25%	1 = low	1	closed	
6	[HPM] Licences logicielles non disponibles à HRO (CVI) ne permettant pas de paralléliser le travail sur le GUI	Demande de licence ou utilisation remote pour le développement	2 = 26 to 50%	2 = high	4	Demande de clé	Mitigate			Finished	1 = 0 to 25%	1 = low	1	occured	

Figure 5 : Analyse de risque

### 4. Indicateur de réussite

Les indicateurs de réussite seront :

- L'adoption du projet par le client
- Le respect des délais
- Une utilisation régulière du software FFA
- Un bon suivi et maintien du projet

## 5. Conclusion

Ce projet de fin d'études représente une opportunité unique d'appliquer mes compétences en ingénierie des systèmes embarqués dans un cadre industriel concret. Il m'a permis d'acquérir une approche structurée de la gestion de projet tout en développant des outils logiciels adaptés aux besoins des équipes techniques.

La mise en place d'une méthode Agile et d'outils de suivi rigoureux a facilité l'optimisation des processus et l'amélioration de l'efficacité du diagnostic des calculateurs. Ce projet constitue ainsi une étape clé dans mon parcours, me préparant aux défis futurs du métier d'ingénieur.