

ENVNODE WEATHER

Bestückungs- und Bring-up-Anleitung

PLATINE	Revision 0.2
DOKUMENTSTAND	5. Oktober 2026
STATUS	Entwicklungsstand - elektrische, mechanische und Umwelt-Produktionsfreigabe ausstehend

Geltungsbereich

Diese Anleitung gilt für den gespeicherten KiCad-Arbeitsstand des EnvNode Weather Revision 0.2. Ansichten und Orientierungshinweise beziehen sich auf die Bestückungsseite, sofern nicht anders angegeben.

ARCHITEKTUR	ESP32-DevKitC, ein EnvNode-Modulslot, 8 I2C-Anschlüsse sowie 10 dedizierte ADC/GPIO-Sensoranschlüsse.
VERSORGUNG	Das separat geprüfte castellated ORing Power-Modul wird auf U1 aufgelötet.
MECHANIK	PCB-Geometrie für das BOX4U-Gehäuse 5U310700.

Änderungen für Revision 0.2

Modulslot J1: Pin 5 = I2C0_SDA, Pin 6 = I2C0_SCL. AUX_GPIO1 an J1.9 nutzt GPIO33; der separate Sensoranschluss nutzt GPIO4. Die Durchgangsprüfung auf Seite 7 ist vor dem Einsetzen einer Tochterplatine durchzuführen.

1. Baugruppen und Teile

1.1 Elektronische Bestückung


Ref.	Anz.	Wert / Funktion	Footprint / Hinweis
C1	1	100 nF, X7R	1206, Abblockung der +5V-Schiene
R1-R4	4	4,7 kOhm, 1 %	1206, I2C-Pull-ups
JP1-JP4	4	Lötjumper, normal offen	SMD, 1,3-mm-Raster
U1	1	ORing Power Modul	39 x 15 mm, castellated Carrier
U2	1	24LC32, 32-Kbit-I2C-EEPROM	SOIC-8, Board Identity 0x50
U3	1	ESP32-DevKitC	38-polige Variante prüfen
J1	1	EnvNode-Modulsocket 2 x 7	2,54 mm, vertikale Buchsenleiste
I2C0_1-I2C0_4	4	JST-SH, 4-polig, top-entry	BM04B-SRSS-TB, 1,00 mm
I2C1_1-I2C1_4	4	JST-SH, 4-polig, top-entry	BM04B-SRSS-TB, 1,00 mm
ADC1-ADC4	4	JST-PH, 4-polig, top-entry	B4B-PH-K, 2,00 mm
GPIO14/16/17/27/32 /4	6	JST-PH, 4-polig, top-entry	B4B-PH-K, 2,00 mm

1.2 Mechanik

Teil	Anz.	Hinweis
EnvNode Weather PCB Rev. 0.2	1	Titelblock und Silkscreen müssen Rev. 0.2 zeigen
H1-H2	2	M2,5-Stützpunkte für die Tochterplatine
H3-H6	4	4,5-mm-NPTH für BOX4U-Gehäuseverschraubung

2. Bestückungsübersicht

2.1 3D-Ansicht



Die Darstellung zeigt den unbestückten ORing-Power-Carrier U1. Das fertige Versorgungsmodul wird dort über seine Castellations verlötet. Fehlende 3D-Geometrie des Moduls ist daher kein Bestückungsfehler.

Bereich	Bauteile	Prüfswertpunkt
Mitte / links	U3, U2, C1	DevKit-Ausrichtung, EEPROM Pin 1, Antennenfreiraum
Rechts	J1, H1/H2	Modulsocket, Pin 1 und mechanischer Freiraum
Rechte Kante	I2C0_1-4, I2C1_1-4	Top-entry, MP-Laschen und Buszuordnung
Obere / linke Kante	ADC1-4, GPIO-Stecker	Signalbeschriftung und einheitliche Pinfolge
Unterkante	U1	Castellations, Fluchtung, Lotmenge und Brücken

3. Orientierung und Lötreihenfolge

3.1 Kritische Orientierung

- [] U2: Pin 1 anhand Punkt/Kerbe und PCB-Markierung ausrichten.
- [] U3: 38-poliges ESP32-DevKitC entsprechend der Beschriftung einsetzen; USB-Ende und Antennenseite vor dem Einsetzen kontrollieren.
- [] I2C0_1-4 und I2C1_1-4: Stecköffnung zeigt nach oben; mechanische Pads plan auflegen und vollständig benetzen.
- [] ADC1-4 und GPIO-Stecker: Pin 1 und Außenbeschriftung kontrollieren; alle Buchsen rechtwinklig ausrichten.
- [] U1: Pinfolge und Außenkontur des ORing-Power-Moduls mit dem Carrier-Aufdruck abgleichen.
- [] J1: Pin 1, Bestückungsseite und rechtwinklige Ausrichtung kontrollieren.

3.2 Empfohlene Reihenfolge

Schritt	Gruppe	Vorgehen
1	R1-R4, JP1-JP4, C1	Kleine SMD-Teile zuerst; Lötjumper offen lassen.
2	U2	SOIC-8 ausrichten, einen Pin fixieren, Lage prüfen, restliche Pins löten.
3	JST-SH	MP-Pads zuerst fixieren; danach vier Signalpins löten.
4	JST-PH und J1	Buchsen gerade ausrichten und alle Pins löten.
5	U1	Fertig geprüftes ORing-Power-Modul exakt ausrichten und Castellations verlöten.
6	U3	Erst nach passiver und elektrischer Prüfung einsetzen.

4. Anschluss- und Adressbelegung

4.1 I2C / Qwiic

Stecker	Bus	Pin 1	Pin 2	Pin 3	Pin 4
I2C0_1-I2C0_4	I2C0	GND	+3V3_SYS	SDA	SCL
I2C1_1-I2C1_4	I2C1	GND	+3V3_SYS	SDA	SCL

Pull-ups: JP1/JP2 schalten die SCL/SDA-Pull-ups für I2C0, JP3/JP4 entsprechend für I2C1. Beide Jumper eines Busses nur schließen, wenn das Mainboard die Pull-up-Verantwortung übernehmen soll. Keine einzelnen Leitungen eines Paares aktivieren und keine unnötigen parallelen Pull-ups erzeugen.

4.2 ADC- und GPIO-Anschlüsse

Steckerguppe	Pin 1	Pin 2	Pin 3	Pin 4
ADC1-ADC4	GND	+5V	ADC1-ADC4	+3V3_SYS
GPIO14/16/17/27/32/4	GND	+5V	bezeichneter GPIO	+3V3_SYS

Achtung: Pin 2 führt 5 V, Pin 4 führt 3,3 V. Sensoren und Pigtails vor dem Einstecken gegen diese Pinfolge prüfen. Die ADC-Leitungen sind direkte ESP32-ADC-Eingänge und besitzen auf dem Mainboard keine zusätzliche Überspannungs- oder Analogfilterstufe.

4.3 Identität und Modulslot

Funktion	Bus / Adresse	Festlegung
Mainboard U2	I2C0 / 0x50	A0=A1=A2=0, WP=GND
Slot A Modul-EEPROM	I2C0 / 0x52	J1 Pin 3 liegt auf GND

Zuordnung der direkten ADC-Eingänge

ADC1 = GPIO34 / ADC1_CH6; ADC2 = GPIO35 / ADC1_CH7; ADC3 = GPIO36 / ADC1_CH0; ADC4 = GPIO39 / ADC1_CH3. Diese vier GPIOs sind Eingänge. GPIO33 / ADC1_CH5 liegt am Modulslot J1.9, nicht am separaten JST-PH-Anschluss.

5. Schnittstellen und Versorgung

5.1 EnvNode-Modulslot J1

Pin	Signal	Pin	Signal
1	GND	2	+3V3_SYS
3	EEPROM_A0 = GND	4	+5V
5	I2C0_SDA	6	I2C0_SCL
7	I2C1_SDA	8	I2C1_SCL
9	GPIO33 / AUX_GPIO1	10	GPIO13 / AUX_GPIO2
11	SPI MOSI	12	SPI MISO
13	SPI SCK	14	SPI CS

5.2 ORing-Power-Carrier U1

U1 Pin	Signal	Mainboard-Nutzung
1	GND	Masse
2	+5V	5-V-Systemschiene
3	+3V3_EXT	absichtlich NC auf Rev. 0.2
4	+3V3_DEVKIT	3,3-V-Ausgang des DevKitC zum ORing
5	+3V3_SYS	geORte 3,3-V-Systemschiene

Das Mainboard besitzt keinen eigenen USB- oder 5-V-Eingangsstecker. Zulässige Eingänge, Schutzbeschaltung, Stromgrenzen und das Verhalten bei zusätzlicher DevKit-USB-Versorgung richten sich nach der ORing-Power-Dokumentation.

Revisionshinweis zum Modulslot

Die bisherige Zuordnung von I2C0_SDA und I2C0_SCL am Modulslot wurde korrigiert. Maßgeblich ist die Tabelle oben. AUX_GPIO1 = GPIO33 (J1.9), AUX_GPIO2 = GPIO13 (J1.10). Der separate JST-PH-Sensoranschluss heißt GPIO4.

6. Prüfungen ohne Versorgung

- [] Alle SMD- und THT-Lötstellen unter Vergrößerung geprüft.
- [] Kein niederohmiger Kurzschluss zwischen +5V und GND.
- [] Kein niederohmiger Kurzschluss zwischen +3V3_SYS und GND.
- [] U2 Pin 1 korrekt; keine Brücken zwischen SOIC-Pads.
- [] C1 liegt elektrisch zwischen +5V und GND.
- [] U2: A0, A1, A2 und WP haben Durchgang zu GND.
- [] J1 Pin 3 hat Durchgang zu GND; kein Kurzschluss zu +3V3_SYS.
- [] Alle JST-SH: Pin 1=GND, Pin 2=+3V3_SYS; keine Brücken zwischen 1-mm-Pads.
- [] Alle JST-PH: Pin 1=GND, Pin 2=+5V, Pin 4=+3V3_SYS.
- [] JP1-JP4 sind offen, sofern keine abweichende Assemblierung dokumentiert ist.
- [] U1 sitzt plan, ist korrekt orientiert und jede Castellationsstelle ist sichtbar benetzt.
- [] J1 und alle Sensorbuchsen stehen gerade und sind frei von Lötbrücken.

Widerstandsmessung: Halbleiter, Kondensatoren und das aufgelötete Power-Modul können zeitabhängige oder richtungsabhängige Messwerte verursachen. Auffällige Werte mit Polaritätswechsel und Vergleichsmessung bewerten; nicht allein aus einem einzelnen Ohmwert freigeben.

6.1 Zusätzliche Durchgangsprüfung für Revision 0.2

- [] J1.5 hat Durchgang zu I2C0_1.3 (SDA) und U3.33.
- [] J1.6 hat Durchgang zu I2C0_1.4 (SCL) und U3.36.
- [] Keine Lötbrücke zwischen J1.5 und J1.6; SDA/SCL nicht vertauscht.
- [] J1.9 hat Durchgang zu U3.8 (GPIO33); J1.10 zu U3.15 (GPIO13).
- [] GPIO4-Stecker, Pin 3, hat Durchgang zu U3.26 (GPIO4).
- [] C1.1 liegt an +5V, C1.2 an GND; C1 ist keine 3,3-V-Abblockung für U2.

Prüfung spannungsfrei und ohne eingesetztes DevKit, Tochterplatine oder Sensoren. U3-Pinnummern beziehen sich auf den 38-poligen DevKitC-Sockel, nicht auf die GPIO-Nummern.

7. Erstinbetriebnahme

Grundregel: Erste Inbetriebnahme ohne ESP32-DevKitC, ohne Tochterplatine und ohne angeschlossene Sensoren. Nur eine externe 5-V-Quelle verwenden. Labornetzteil zunächst auf 5,0 V und etwa 100 mA Strombegrenzung einstellen. Die zulässigen Eingänge richten sich nach der ORing-Power-Dokumentation.

7.1 Versorgung ohne U3

Schritt	Aktion / Erwartung
1	5,0 V über den vorgesehenen Eingang des aufgelöteten ORing-Power-Moduls einspeisen.
2	Einschalten. Bei Strombegrenzung, Erwärmung oder Geruch sofort ausschalten.
3	+5V am Carrier, J1 Pin 4 und allen JST-PH Pin 2 kontrollieren.
4	+3V3_SYS am Carrier, U2 Pin 8, allen JST-SH Pin 2 und JST-PH Pin 4 messen: ungefähr 3,3 V.
5	+3V3_DEVKIT darf ohne eingesetztes DevKit keine unerwartete Fremdspeisung zeigen.
6	Ruhestrom dokumentieren und mit einer bekannten guten Baugruppe vergleichen.

7.2 ESP32-DevKitC

- [] Versorgung ausschalten und Restspannung abwarten.
- [] U3 korrekt und ohne Reihenversatz einsetzen.
- [] Strombegrenzt einschalten und +3V3_SYS erneut kontrollieren.
- [] Serielle Ausgabe, Reset und Firmware-Start prüfen.
- [] Bei gleichzeitig angeschlossenem USB die ORing-Funktion und fehlenden Rückstrom verifizieren.

8. Bus-, Sensor- und Modulprüfung

- [] I2C0 und I2C1 zunächst ohne externe Geräte prüfen; SDA/SCL müssen bei wirksamen Pull-ups HIGH sein.
- [] I2C-Scan auf I2C0: Mainboard-U2 muss auf 0x50 antworten.
- [] BoardIdentityRecord ab Adresse 0x00 lesen; bei leerem EEPROM nur Blank-Zustand erwarten.
- [] Gültigen 32-Byte-BoardIdentityRecord für PCB-Revision 0.2 schreiben und vollständig zurücklesen.
- [] Unbestückter Slot darf keine Antwort auf 0x52 erzeugen.
- [] Slot-A-Modul einzeln einsetzen: optionaler Modul-EEPROM muss auf 0x52 antworten.
- [] I2C0_1 bis I2C0_4 und I2C1_1 bis I2C1_4 jeweils mit einem bekannten Testgerät prüfen.
- [] ADC1 bis ADC4 mit definierten, zulässigen Testspannungen prüfen; ESP32-Grenzwerte einhalten.
- [] GPIO14/16/17/27/32/4 mit hochohmiger Testlast zunächst als Eingang prüfen, danach konfigurierte Ausgangsfunktion testen.
- [] Nach jedem Sensor oder Modul Stromaufnahme, +5V und +3V3_SYS erneut kontrollieren.

Module und Sensoren sicher einsetzen: Nur spannungsfrei stecken. Pin 1, Pigtail-Belegung, Bestückungsseite und mechanischen Überstand prüfen. Reihenversatz, falsche Pigtails oder Drehung können Versorgung und GPIOs kurzschließen.

9. Messprotokoll und Freigabegrenzen

Prüfpunkt	Soll	Messwert / Bemerkung
+5V am U1-Carrier	4,75-5,25 V	
+3V3_SYS ohne U3	ca. 3,3 V	
Ruhestrom ohne U3	unauffällig; dokumentieren	
JST-SH Pin 2 / JST-PH Pin 4	ca. 3,3 V	
U2 I2C-Adresse	0x50	
Slot A Identität	0x52, falls bestückt	
+3V3_SYS mit U3	ca. 3,3 V	
Firmware-Start	fehlerfrei	
I2C0 / I2C1	beide Busse funktionsfähig	
ADC / GPIO	alle bestückten Ports geprüft	

Seriennummer / Board Identity

Feld	Eintrag
BoardProfileId	
PCB-Revision	0.2
Seriennummer	
Provisioniert am / durch	
CRC / Read-back geprüft	

9.1 Prüfstand vom 28. September 2026

Prüfung	Ergebnis Rev. 0.2
Schematic ERC	0 Fehler, 0 Warnungen im gespeicherten Stand
PCB DRC	0 aktive Verstöße; 0 offene Pads; 3 Ausnahmen
Schematic-PCB-Parität	0 Abweichungen beim Schaltplanabgleich
Physischer Bring-up	Für Revision 0.2 noch durchzuführen

Die bestandene KiCad-Konsistenzprüfung und dieses Bring-up belegen keine Serien- oder Produktfreigabe. Vor Produktionsreife bleiben Fertigungsdaten, Artikelstamm, thermische Reserven, EMV, ESD, Überspannungsfestigkeit der externen Anschlüsse, Umweltbelastung, Dauerlauf und Gehäuseintegration zu qualifizieren.

10. Revisions- und Quellennachweis

Dokumentstand: 5. Oktober 2026. PCB-Titelblock: Revision 0.2 vom 28. September 2026. Grundlage sind die folgenden gespeicherten KiCad-Dateien. Die Prüfsummen beziehen sich auf die Quellen, nicht auf die PDF.

ESP32.kicad_sch

b349d0243cf7ae922ee4f81923d4203e3e015d186cb218f4325d61d67b34d97c

PCB.kicad_sch

04b61087758ed3db550336a319e9a180bac551b3461eb8a1879add806ebccd1d

Power.kicad_sch

1b1e36652d6621b422b7d9de3e1460a93c4376938a50cd0f9d70fc41bdb67155

SlotA.kicad_sch

08575310281bf13715ff1b76f3a23dd3777e89d7fed6c446bf04f4076f1672e

Weatherstation.kicad_pcb

f096b59ade7165bbfe436a059a70aae922c5f8bb3dfd64c0cf58dcb7ce68322a

Weatherstation.kicad_pro

8abf38bba2fd30609637821f99721fa50fcfeeb752a8c4feab95ea5f54802c97

Weatherstation.kicad_sch

947f5fcecf8747bdb8fa0b48401ed678914f973e002579f13f121f278a8a4f508

gpio.kicad_sch

fef9f739a8ab8b702d6f67de3bc0a6f6af5e98d3c8eefef4a304895d4f398c16

qwiic.kicad_sch

047540728d00ee9a955c5807119e125a0a1fada2133fdb335e175ead853fcb1e

Prüfbasis: PCB-Stand aus Commit 90896bee92fd2336b533d466ade604c26cb145a9. Am 5. Oktober wurden die Anschlussangaben gegen die exportierte Schaltplan-Netzliste und die PCB-Padnetze abgeglichen. Die 3D-Ansicht wurde aus diesem PCB neu gerendert.

Historische KiCad-Prüfung vom 28. September 2026: ERC ohne Befunde; DRC ohne aktive Verstöße, offene Pads oder Schaltplan-PCB-Abweichungen. Drei bestehende Ausnahmen: zwei Courtyard-Überlappungen unter dem DevKit und eine Silkscreen/Soldermask-Meldung am Power-Modul. Diese Ergebnisse wurden aus dem Projekt-README übernommen; für diese Dokumentaktualisierung wurde kein neuer vollständiger ERC/DRC-Lauf durchgeführt.

Korrektur der bisherigen Anleitung: C1 liegt laut Schaltplan und PCB zwischen +5V und GND. Die frühere Zuordnung zur lokalen 3,3-V-EEPROM-Abblockung war falsch. Eine lokale Abblockung von U2 ist damit nicht nachgewiesen und vor Produktionsfreigabe elektrisch zu bewerten. Hardware und Firmware wurden durch diese Dokumentaktualisierung nicht verändert.