


ENVNODE DUORELAY

Bestückungs- und Bring-up-Anleitung

FullSize-Modul Revision 0.3 · Erster Entwurf · PCB-Stand 6. September 2026



Geltungsbereich: Diese Anleitung gilt für den aktuellen KiCad-Arbeitsstand des DuoRelay FullSize-Moduls und die Zuordnung im EnvNode-Artikelstamm. Sie beschreibt Handbestückung, Sichtprüfung und Erstinbetriebnahme mit Kleinspannung.

Dokumentstand: 5. Oktober 2026

1. Teile und Vorbereitung

1.1 Elektronische Bestückung

Ref.	Anz.	Value / elektrische Daten	EnvNode-Part	Gehäuse / Footprint
D1, D2	2	1N4148W Freilaufdiode	ENP-00033	SOD-123
D3, D4	2	LED rot, KP-3216SURC	ENP-00064	1206 / 3216 Metric
R1, R2	2	1 kΩ, 1 %, 250 mW	ENP-00036	1206 / 3216 Metric
R3, R4	2	100 kΩ, 0,1 %, 250 mW	ENP-00016	1206 / 3216 Metric
R5, R6	2	1,5 kΩ, 1 %, 250 mW	ENP-00065	1206 / 3216 Metric
Q1, Q2	2	BC817 NPN	ENP-00035	SOT-23 Handsoldering
K1, K2	2	Finder 34.51, 5-V-Spule, 1 Wechsler	ENP-00023	Relay SPDT Finder 34.51
J3, J4	2	Schraubklemme 1x3, 5,08 mm	ENP-00034	Phoenix MKDS-3 horizontal
J1	1	Stiftleiste 2x7, Bottom-Mount	ENP-00059	EnvNode Bottom-Footprint
U2	1	24LC32A-I/SN Identifikations-EEPROM	ENP-00102	SOIC-8, derzeit DNP
C1	1	100 nF, X7R	ENP-00006	1206, derzeit DNP
PCB	1	DuoRelay FullSize Rev. 0.3	ENP-00066	38,00 x 64,00 mm

DNP-Stand: U2 und C1 sind im aktuellen Kit als nicht zu bestücken geführt. Die Relaisfunktion arbeitet ohne EEPROM. Für spätere automatische Modulerkennung können beide Positionen nach Freigabe bestückt und U2 provisioniert werden.

1.2 Orientierung und Sicherheit


- D1/D2: Kathodenmarkierung am Bauteil mit dem PCB-Aufdruck abgleichen.
- D3/D4: LED-Polarität anhand Pin-1-/Kathodenmarkierung kontrollieren.
- Q1/Q2: SOT-23-Lage und Pin-1-Markierung nicht spiegeln.
- J1 wird von der Modulunterseite bestückt. Pin 1 ist am Footprint und am quadratischen Pad erkennbar.
- K1/K2 und J3/J4 müssen plan aufliegen; erst einen Pin fixieren, Lage korrigieren, danach vollständig löten.
- H1/H2 sind 2,7-mm-Bohrungen für M2,5-Hardware. Abstandshalter dürfen keine Leiterbahnen oder Lötstellen berühren.

Sicherheitsgrenze: Die vorhandenen Abstände und Relaisdaten sind keine Freigabe für Netzspannung. Klemmen, Sicherung, Gehäuse, Berührungsschutz, Lastart, Verschmutzungsgrad und Produktnorm müssen für die konkrete Anwendung bewertet werden. Der erste Bring-up erfolgt ausschließlich mit sicherer Kleinspannung.

1.3 Benötigte Hilfsmittel

- FeinlötKolben, geeignetes Lot und Flussmittel; Vergrößerung für SOT-23 und SOD-123.
- Multimeter mit Widerstands-, Dioden- und Durchgangsmessung.
- Strombegrenztes 5-V-Labornetzteil und zwei ungefährliche Kleinspannungs-Testlasten.
- Geeignetes EnvNode-Mainboard oder Prüfvorrichtung für AUX_GPIO1 und AUX_GPIO2.


2. Bestückungsübersicht



Bestückungsseite: J1 liegt oben, die beiden Treiberkanäle sind spiegelbildlich aufgebaut. Kanal 1 befindet sich links mit Q1, D1, D3, K1 und J3; Kanal 2 rechts mit Q2, D2, D4, K2 und J4.

Die Kontaktbezeichnungen sind am unteren Rand aufgedruckt. Vor externer Verdrahtung NO, COM und NC zusätzlich mit der Durchgangsmessung verifizieren.

2.1 Unterseite und Modulstecker



Unterseitenansicht: J1 sowie die optionalen Positionen U2/C1 liegen auf dieser Seite. Die Relais- und Klemmenanschlüsse erscheinen in der Ansicht gespiegelt.

Wichtig: J1 ist ein Bottom-Mount-Stecker. Nicht durch einen normalen, von oben bestückten 2x7-Header ersetzen; Pinreihenfolge und mechanische Einbaulage wären sonst falsch.

Revision 0.3: Identifikations-EEPROM U2

U2 = 24LC32A-I/SN (ENP-00102), SOIC-8; C1 = 100 nF. Beide Positionen bleiben laut Schaltplan DNP. Das bisherige U1 im SOT-23-6 ist nicht kompatibel. Neue Lage von EEPROM, C1, Vias und Anschlussrouting beachten.

3. Empfohlene Löt-Reihenfolge

1. Widerstände

$R1/R2 = 1\text{ k}\Omega$, $R3/R4 = 100\text{ k}\Omega$ und $R5/R6 = 1,5\text{ k}\Omega$ bestücken. Werte kanalweise gegenprüfen.

2. Dioden und LEDs

D1/D2 sowie D3/D4 polaritätsrichtig montieren. Nach jedem Kanal Diodentest durchführen.

3. Transistoren

Q1/Q2 ausrichten, zunächst einen Pin fixieren und anschließend alle Pins sauber benetzen.

4. Optional U2/C1

Im aktuellen Rev.-0.3-Kit DNP lassen. Nur gemeinsam und nach Freigabe der Identifikationsfunktion bestücken.

5. Bottom-Mount J1

Stecker von der Unterseite einsetzen. Mit einer Buchse oder Vorrichtung rechtwinklig halten und über Kreuz anlöten.

6. Relais K1/K2

Plan auf die Oberseite setzen. Zuerst je zwei weit auseinanderliegende Pins fixieren, Sitz prüfen, dann fertig löten.

7. Klemmen J3/J4

Öffnung nach außen ausrichten, plan auflegen und mechanisch belastbare THT-Lötstellen herstellen.

8. Reinigung und Sichtprüfung

Flussmittelreste entfernen, Kontaktbereich auf Fremdkörper prüfen und alle Lötstellen unter Vergrößerung abnehmen.

4. Anschlussbelegung

4.1 EnvNode-Modulstecker J1

Pin	Netz	Verwendung
1	GND	Treiberreferenz
2	+3V3_SYS	optional U2; A1 fest HIGH
3	EEPROM_A0	Slotabhängige U2-Adresse
4	+5V	Relais- und LED-Versorgung
5 / 6	I2C0_SDA / SCL	optional U2
7 / 8	I2C1	nicht verwendet
9	AUX_GPIO1	Relaiskanal 1
10	AUX_GPIO2	Relaiskanal 2
11-14	SPI	nicht verwendet

Die Treibereingänge besitzen je 100 kΩ Pull-down. Beide Relais müssen während Reset, Boot und bei abgezogenem Controller sicher abgefallen bleiben.

4.2 Relaiskontakte J3/J4

Kanal	Klemme	Kontaktfolge laut Aufdruck
1	J3	NO - COM - NC
2	J4	NC - COM - NO

Die beiden Klemmen sind gegenüberliegend orientiert. Kontaktfolge daher nicht pauschal übertragen, sondern Aufdruck und Durchgangsmessung verwenden.

Optionale Identifikation: Belegung von U2

U2.1 = A0 / J1.3; U2.2 = A1 / +3V3_SYS; U2.3 = A2 / GND. U2.4 = GND, U2.5 = SDA / J1.5, U2.6 = SCL / J1.6, U2.7 = WP / GND, U2.8 = +3V3_SYS. Daraus folgen die 7-Bit-Adressen 0x52 (A0 LOW) und 0x53 (A0 HIGH).

5. Prüfungen ohne Versorgung

- Sichtprüfung aller Lötstellen, Leiterplattenkanten und Abstände bestanden.
- Kein niederohmiger Kurzschluss zwischen +5 V und GND sowie zwischen +3V3_SYS und GND.
- Q1/Q2 und D1/D2 in plausibler Diodenrichtung; keine Brücke an den SOT-23-Pins.
- J1 von der Unterseite bestückt, Pin 1 korrekt, Stecker rechtwinklig und vollständig verlötet.
- K1/K2 und J3/J4 plan aufliegend; keine kalten oder gerissenen THT-Lötstellen.
- Relais im Ruhezustand: COM-NC niederohmig, COM-NO offen; beide Kanäle getrennt prüfen.
- Zwischen Kontaktkreis und GND, +5 V, +3V3_SYS sowie GPIOs kein Durchgang.
- U2/C1 entsprechend Fertigungsauftrag beide DNP oder beide freigegeben bestückt.

Bei jeder unerwarteten Verbindung zwischen Relaiskontaktseite und SELV-Steuerseite darf das Modul nicht eingeschaltet werden.

6. Erstinbetriebnahme

Schritt	Aktion / Erwartung
1	Ohne externe Lasten und ausschließlich mit 5 V Kleinspannung starten. Strombegrenzung zunächst auf etwa 150 mA einstellen.
2	Beide AUX_GPIO-Eingänge LOW halten. K1/K2 müssen abgefallen und D3/D4 aus sein.
3	AUX_GPIO1 auf HIGH setzen: D3 leuchtet, K1 zieht hörbar an; AUX_GPIO2 bleibt aus.
4	An J3 prüfen: COM-NO geschlossen, COM-NC offen. AUX_GPIO1 wieder LOW; Ruhezustand muss zurückkehren.
5	AUX_GPIO2 entsprechend prüfen: D4, K2 und J4; Kanal 1 muss unbeeinflusst bleiben.
6	Beide Kanäle kurz gleichzeitig einschalten; 5-V-Spannung und Stromaufnahme dokumentieren.

6.1 Funktions- und Belastungstest

- Für die erste Kontaktprüfung nur eine berührungssichere Kleinspannungs-Testlast verwenden.
- Jeden Kanal mindestens zehnmal schalten; LED, Relaisgeräusch und Kontaktzustand müssen konsistent sein.
- Beide Kanäle gleichzeitig betätigen und Versorgungseinbruch am Modulstecker beobachten.
- Kontaktwiderstand und Erwärmung bei der vorgesehenen Last gesondert qualifizieren.
- Induktive, kapazitive und motorische Lasten benötigen eine anwendungsabhängige Schutzbeschaltung und Absicherung.

7. Messprotokoll

Prüfpunkt	Soll	Messwert	Bestanden	Bemerkung
+5 V am J1	4,75 bis 5,25 V			
Ruhestrom, beide aus	dokumentieren			
AUX_GPIO1 LOW / HIGH	K1 aus / ein			
AUX_GPIO2 LOW / HIGH	K2 aus / ein			
D3 / D4	folgen K1 / K2			
J3 Ruhe / aktiv	NC / NO korrekt			
J4 Ruhe / aktiv	NC / NO korrekt			
Beide Relais aktiv	5 V stabil			
Isolation Kontakt/SELV	kein Durchgang			

8. Fehlerbilder

Beobachtung	Zuerst prüfen
Relais bleibt aus	+5 V an J1, AUX_GPIO-Pegel, R1/R2, Q1/Q2, Spule K1/K2 und Freilaufdiode.
LED leuchtet, Relais schaltet nicht	5-V-Spannung unter Last, Spulenanschlüsse, Relais-Lötstellen und Spulenwiderstand.
Relais zieht beim Booten an	100-kΩ-Pull-down R3/R4, GPIO-Konfiguration und Pinbelegung des verwendeten Slots.
Kontaktzustand vertauscht	Klemmenorientierung beachten: J3 und J4 tragen spiegelbildliche Aufdrucke; COM per Durchgang finden.
Hoher Strom / Erwärmung	Sofort ausschalten; D1/D2, Q1/Q2, Lötbrücken und Relais-Spulen prüfen.
Kanal beeinflusst den anderen	Gemeinsame 5-V-Versorgung, GPIO-Zuordnung, Lötbrücke zwischen den Treiberstufen.
U2 nicht erreichbar	Nur relevant, wenn bestückt: 3,3 V, I2C0, A0/A1, Orientierung, Adresse 0x52/0x53.

Freigabestatus: Revision 0.3 ist als Entwurf dokumentiert. Vor Serien- oder Netzspannungsfreigabe fehlen weiterhin eine konkrete Klemmen-MPN, Lastqualifikation und anwendungsbezogene Sicherheitsbewertung.

9. Revisionsnachweis

Quelle	SHA-256
DuoRelay.kicad_pcb	acdb49721c82b651132c40f897338d4310205d8de3ee7abee1665e99691e4a95
DuoRelay.kicad_sch	1e6ea8ff259dc781a332298416810e71a9c18b97dc1e37716f852a77cd43d9b3
DuoRelay.kicad_pro	eb93d146a7427e1c61ed8eeafaa88f99cde2af8ecb35ecc9e019e2d9c2e67786
README.md	f599db170e6d36c9509e3f9d46da4bb3ca7cb8670dd7797d2d425c12f215cbb0
EnvNode_Parts.xlsx	3bb63f242b939543a27f5b79b89820097739af125a416112dbe87014f2855517

Pruefbasis: PCB-Titelblock Rev. 0.3 vom 6. September 2026. Quellenabgleich: 5. Oktober 2026. Details auf Seite 11. Die historischen ERC-/DRC-Ergebnisse beziehen sich auf Revision 0.2. Eine vollstaendige erneute Pruefung und die fertigungsspezifische Freigabe bleiben fuer Revision 0.3 erforderlich.

9.1 Prüfung und Revisionsänderungen

Dokumentstand: 5. Oktober 2026. PCB Revision 0.3 vom 6. September 2026. Die Prüfsummen auf Seite 10 beziehen sich auf die gespeicherten Projektdateien und den Artikelstamm zum Zeitpunkt dieser Aktualisierung.

Änderung gegenüber Revision 0.2: Das Identifikations-EEPROM heißt jetzt U2 und verwendet den 24LC32 im SOIC-8; der Artikelstamm ordnet dafür ENP-00102 / 24LC32A-I/SN zu. U2 und C1 bleiben DNP. Die Unterseitenanordnung, Vias und das Routing am Modulstecker wurden an die FullSize-THT-Vorlage angepasst.

Abgleich am 5. Oktober 2026: Die Netze aller in Schaltplan-Netzliste und PCB vorhandenen Bauteilpins wurden verglichen und stimmen überein. J1.9 führt über R1 zu Kanal 1, J1.10 über R2 zu Kanal 2. J3.1/2/3 = NO1/COM1/NC1; J4.1/2/3 = NC2/COM2/NO2. Die Tabellen beziehen sich auf Pinnummern; die Ansicht der Klemmen kann gespiegelt erscheinen.

Zusätzliche Durchgangsprüfung, spannungsfrei: U2.5 zu J1.5 und U2.6 zu J1.6; U2.8 und C1.1 zu J1.2; U2.4, U2.7 und C1.2 zu GND. U2.1 zu J1.3, U2.2 zu +3V3_SYS und U2.3 zu GND. Nur bei freigegebener Bestückung anschließend 3,3 V, Adresse und provisionierten Inhalt prüfen.

Historische Validierung für Revision 0.2: Laut Projekt-README meldete ERC 0 Fehler und 9 Warnungen; DRC meldete keine Verstöße, offenen Verbindungen oder Footprintfehler. Diese Ergebnisse sind keine erneute Validierung der geänderten Revision 0.3. Für diese Dokumentaktualisierung wurden Netzliste und PCB-Padnetze abgeglichen, jedoch kein vollständiger ERC-/DRC-Lauf durchgeführt.

Firmware: Die optionale Modulerkennung erzeugt noch keinen DuoRelay-spezifischen Treiber und keine automatischen Bedienelemente. GPIO-Zuordnung und sicherer LOW-Zustand während Reset/Boot sind für den verwendeten Mainboard-Slot separat zu prüfen.

Ansichten: Alle drei PCB-Abbildungen wurden aus dem aktuellen PCB im gemeinsamen ORing-Betrachtungswinkel erzeugt und proportional eingepasst. DNP-Positionen können im Rendering trotzdem als Gehäuse erscheinen.