

۱- برای محاسبه ضرب از قطعه Multiplier Array که در اسلاید آورده

شده استفاده می کنند (n تعداد بیت ورودی)

این قطعه n^2 عدد and دارد

۱- $(n-1)^2$ عدد FA دارد و n عدد HA دارد

تأخیر مدار هر $2d - nd$ است که در مثال با $125d$ می شود ($n=32$)

جمع کردن C هر بایت CLA که $2d$ تأخیر دارد انجام می شود اما می توان

یک ذره بیشتر تر کار کرد

اگر تعداد n تا HA را با FA جایگزین کنیم در این صورت n بیت آزاد داریم

می توانیم بیت های C را به آنها بدهیم و چون HA به صورت موازی بودند

عوض کردن آنها با FA تأخیر را تغییر نمی دهد پس تأخیر نهایی $125d$

$$\begin{array}{cccc} & A & & \\ a_v & a_4 & a_5 & a_6 \\ \downarrow & \downarrow & \downarrow & \downarrow \end{array}$$

$$\begin{array}{cccc} & A_0 & & \\ a_v & a_4 & a_1 & a_0 \\ \downarrow & \downarrow & \downarrow & \downarrow \end{array}$$

بابتوجه به الگوی $A/20$ دهگان A را یک بیت شصت به راست دهیم

و برای $x(100)$ دو رقم چپ شصت دهیم پس در رقم سوم خروجی داریم

$$0(-9v)(-9_4)(-9_5)$$

$$500A + 5A$$

طبق اسلاید کانتر برای $500A$ داریم

$5A$ را حساب می کنیم و $500A$ همان است اما دو رقم شصت به چپ


در ضمن خروجی در بدترین حالت 5 رقم است ($A=99$)

$$\begin{array}{cccc} & a_4 & & \\ & + & + & + \\ a_v & a_4 & a_5 & \\ 0 & -a_v & -a_4 & -a_5 \\ | & | & | & | \end{array} \quad \begin{array}{c} a_4 \\ + \\ a_4 \times a_1 \\ | & | & | & | \end{array} \quad \begin{array}{c} a_0 \\ | & | & | & | \end{array}$$

در رقم سوم اکادمی خطی خروجی حالت $500A$

$$\begin{array}{cccc} & a_4 & & \\ & + & + & + \\ 0a_v a_4 a_5 & & & \\ | & | & | & | \end{array} \quad \begin{array}{c} a_0 \\ | & | & | & | \end{array} \quad \begin{array}{c} a_4 \\ + \\ a_4 \times a_1 \\ | & | & | & | \end{array} \quad \begin{array}{c} a_0 \\ | & | & | & | \end{array}$$

برای این شبه جمع کردن a_4 با a_1 و a_5 تا خارج می شوند محل کنترا (صفحه ۲)



در بدترین حالت $a_1=a_2=a_3=a_4=1$ که جمع آنها در ۱۰۱۰۰ می شود

پس ۴ عدد HA نیاز داریم (رقم دوم را نه حساب کنیم همان را در رقم چهارم

می گذاریم پس ۱ عدد HA نمی تواند)

۳- الف) به ازای هر جسم صاف سیاهی یک DFF باید گذاشت تعداد آنها می شود

۴ عدد در بیرون ریز رویه و ۱۶ عدد درون ریز رویه ها داریم

پس ۱۶ عدد DFF

به ازای هر شرط هم دوگیت and و البت که برای شرط های که بیشتر از یک

متغیر را یک می کنند گیت and بیشتری می خواهیم

چون در جدول ریز رویه ذکر نشده که شرط ها چند تا متغیر را یک می کنند من

ضمن می گیرم که هر لونی یک متغیر را یک می کند پس $2 \times 31 = 62$ عدد and

برای ریز رویه ها

۶ تا and ۴ ورودی برای شرط $C_1 C_2 C_3 C_4$ و ۲ عدد and دو ورودی برای شرط C_1

$$\Rightarrow 62 + 14 + 2 = 78$$

برای تیک Junction هر یک عدد OR ۱۵ ورودی نیاز داریم


البت $\rightarrow$ address $\rightarrow$ $2^{11} = 2048$

برای مناسبه opcode بر باید تعداد شروط متفاوت رابطه و 2 کثیر

2 $\rightarrow$ یکی برای Z و normal و یکی هم برای پیش بدون شرطی

در مجموع $2 + 17$ می شود 19 بیت نیاز داریم

200 بیت هم برای کنترل سیگنال ها $\max(11, 200) = 200$




2048×205

3 $\lceil \log_2 n \rceil$ بیت برای هر گروه نیاز داریم

بیت $4 + 4 + 5 + 4 + 5 = 21$

$\max(21, 11) = 21$



2048×33

میزان کاهش حجم

P4PCO

بیت $2048(205-33) = 352256$

نمایند (ج) در نهایت به ۳ عدد دیویدر ۶ به ۶۴ و ۲ عدد دیویدر ۵ به ۳۲

نیاز داریم

(د) باروش nano-memory داریم:

به الگوریتم حافظه nano سه کلمه و با ۶ بیت آدرس دهی می‌کنیم

$$\max(9, 11) = 11$$

r-opcode	Nano-memory / next r-address
۵	۱۱

$$2048 \times 14$$

$$50 \times 200 = \text{تعداد nano-memory}$$

$$2048(205-16) = 317072 \text{ بیت} \leftarrow \text{میزان کاهش تعداد}$$

$$10000 = 50 \times 200 \text{ هم برای ناخالصی اضافه می‌شود}$$

(ب) می توان ترکیب از nano-memory و μ -instruction vertical

استفاده کرد یعنی حجم nano-memory را کاهش داد

طبق چه خاصیت توانیم به جای ۶۰۰ بیتال با سیستم ۲۱ بیت برای

مشخص کردن گروه ها استفاده کنیم و بهر از nano-memory ۵۰ ن دایور

های قسمت ج را بگذاریم پس حجم نهایی nano-memory 21×50

می شود