



طراحی جمع/تفریق کننده اعداد ممیز شناور

معماری کامپیوتر - گزارش کار تمرین عملی چهارم

استاد

دکتر سربازی آزاد

دانشگاه صنعتی شریف

بهار ۱۴۰۵

محمد مهدی مرادی - ۴۰۳۱۰۶۶۸۱

۱-مقدمه.....	۳
۲-معرفی زیر مدار ها(sub-curcuits).....	۳
۳-واحد کنترل (Control Unit - CU).....	۸
۴- بررسی مسیر داده (Datapath) به تفکیک وضعیت.....	۹
۵-نتیجه گیری.....	۱۶

۱. مقدمه


هدف از این پروژه، طراحی و پیاده‌سازی یک واحد جمع‌کننده و تفریق‌گر ممیز شناور (Floating-Point Adder/Subtractor) بر اساس استاندارد IEEE ۷۵۴-۳۲ bit در نرم‌افزار Logisim بوده است. این مدار قادر است دو عدد ۳۲ بیتی (A و B) را به همراه یک سیگنال کنترلی (Sub) دریافت کرده و حاصل جمع یا تفریق آن‌ها را با دقت بالا محاسبه کند. طراحی این پردازنده به دو بخش اصلی بخش کنترل (Control Unit) و مسیر داده (Datapath) تقسیم شده است. در این پروژه، چالش‌های پیچیده‌ای نظیر هم‌ترازی توان‌ها (Alignment)، نرمال‌سازی مجدد (Normalization)، پشتیبانی از اعداد بی‌نرمال (Denormal Numbers)، و گرد کردن دقیق (Rounding) با استفاده از بیت‌های Guard، Round و Sticky به طور کامل و موفقیت‌آمیز پیاده‌سازی شده است.

۲. معرفی زیرمدارها (Sub-circuits)

برای جلوگیری از شلوغی مدار اصلی و رعایت اصول طراحی ماژولار، عملگرهای پیچیده به صورت زیرمدار طراحی شده و در مسیر داده مورد استفاده قرار گرفتند:

۲-۱. شیفتر بشکهای (Barrel_Shifter)


این زیرمدار وظیفه‌ی شیفتر به راست مانتیس را در مرحله‌ی هم‌ترازی (ALIGN) بر عهده دارد. اگر مقدار شیفتر از حد مجاز فراتر رود، سیگنال Is_Big یا Shift_Ovf فعال شده و شیفتر را روی عدد ۳۱ قفل می‌کند تا از بروز خطاهای محاسباتی جلوگیری شود. (شکل ۱)




شکل ۱

۲-۲. شیفت‌ر چپ و معکوس‌کننده بیت (Shift_۲۷ و Bit_Reversal)

برای مرحله نرمال‌سازی (NORM)، نیاز به شیفت چپ داشتیم. این عمل با ترکیب دو زیرمدار Bit_Reversal (برای معکوس کردن ترتیب بیت‌ها) و استفاده از شیفت‌ر به راست، شبیه‌سازی شده است. این ساختار اجازه می‌دهد مانتیس پس از جمع/تفریق، به سرعت به سمت چپ شیفت خورده و نرمال شود. (شکل ۲ و ۳)




شکل ۲




شکل 3

۲-۳. انکودر اولویت‌دار (PE و Encoder_۴_۲)

برای پیدا کردن اولین بیت «۱» در مانتیس (Leading One) جهت نرمال‌سازی، از یک انکودر اولویت‌دار (Priority Encoder) سفارشی استفاده شده است. این ماژول با استفاده از بلوک‌های پایه‌ای Encoder_۴_۲ ساخته شده و می‌تواند دقیقاً مشخص کند که مانتیس نیاز به چند بیت شیفت چپ دارد. (شکل ۴ و ۵)



شکل 4



شکل 5

۳. واحد کنترل (Control Unit – CU)

واحد کنترل این پردازنده به صورت یک ماشین حالت متناهی (FSM) با ۸ وضعیت متمایز طراحی شده است. تغییر وضعیت‌ها با لبه‌ی بالارونده‌ی کلاک و بر اساس سیگنال‌های کنترلی تولید شده در Datapath (مانند Check_Done) انجام می‌شود. (شکل ۶)

وضعیت‌های این ماشین حالت عبارتند از:

۱. INIT: مقداردهی اولیه و ریست کردن رجیسترها.

۲. LOAD: بارگذاری مقادیر ورودی.

۳. CMP: مقایسه توان‌ها و محاسبه مقدار شیفت.


۴. ALIGN: هم‌ترازی مانتیس‌ها.

۵. ADD: انجام عملیات اصلی جمع/تفریق.

۶. NORM: نرمال‌سازی نتیجه.

۷. ROUND: گرد کردن حاصل.

۸. DONE: آماده‌سازی نتیجه نهایی.




شکل 6

۴. بررسی مسیر داده (Datapath) به تفکیک وضعیت‌ها

مسیر داده‌ی اصلی (main) شامل تمام رجیسترها، مالتی‌پلکسرها و واحدهای حسابی است که تحت فرمانِ CU کار می‌کنند. در ادامه، مدار به تفکیک استیت‌های کاری تشریح می‌شود:

وضعیت بارگذاری (LOAD)

در این وضعیت، اعداد ۳۲ بیتی ورودی به سه بخش علامت (Sign)، توان (Exponent) و کسر (Fraction) تفکیک می‌شوند. بیت پنهان (Hidden Bit) با چک کردن صفر یا غیر صفر بودن توان، به کسر اضافه می‌شود تا مانیتیس ۲۴ بیتی شکل بگیرد. همچنین سیگنال‌های denorm_A و denorm_B برای تشخیص اعداد بی‌نرمال در همین بخش تولید می‌شوند. (شکل ۷)




شکل 7

وضعیت مقایسه و محاسبه شیفت (CMP)

یکی از پیچیده‌ترین بخش‌های مدار است. در این استیت:


- توان‌ها مقایسه می‌شوند تا مشخص شود کدام عدد کوچکتر است (A_smaller).
- اختلاف توان‌ها با استفاده از منطق مکمل دو محاسبه شده و به عنوان مقدار شیفت (Shift_Amt) در رجیستر ذخیره می‌شود.
- مانتیس عدد کوچکتر در Mantis_S و مانتیس عدد بزرگتر در Mantis_L قرار می‌گیرد. توان عدد بزرگتر نیز به عنوان توان پایه‌ی جواب (Exponent_L) انتخاب می‌شود. (شکل ۸)



شکل 8

وضعیت هم‌ترازی (ALIGN)


مانتیس عدد کوچکتر (Mantis_S) به اندازه‌ی Shift_Amt به راست شیفت داده می‌شود تا هم‌توان عدد بزرگتر شود. در این مرحله، بیت‌هایی که از سمت راست کسر خارج می‌شوند، برای تشکیل بیت‌های Guard، Round و Sticky جمع‌آوری می‌شوند. منطق Shift_Ovf در اینجا تضمین می‌کند که اگر مقدار شیفت بسیار بزرگ بود، بیت Sticky به درستی ۱ شود تا خطای گرد کردن رخ ندهد. (شکل ۹)



شکل 9

وضعیت محاسبه (ADD)


عملیات اصلی حسابی (ALU) در این بخش انجام می‌شود. با توجه به علامت اعداد ورودی و پایهی کنترلی Sub، مدار تصمیم می‌گیرد که آیا مانتیس‌ها باید با هم جمع شوند یا تفریق. حاصل این عملیات در رجیستر Mantis_Sum ذخیره شده و رقم نقلی خروجی (Carry) نیز برای استفاده در استیت بعدی در ALU_Carry قرار می‌گیرد. (شکل ۱۰)



شکل 12

وضعیت اتمام (DONE)

در نهایت، بیت علامت نهایی (Sign_Final) بر اساس عملوندها تعیین شده، توان آپدیت شده (EXP_Norm) و مانتیس گرد شده (Final_Fraction) در کنار هم بسته‌بندی می‌شوند تا خروجی ۳۲ بیتی استاندارد (Result) را بسازند. همچنین اگر سیگنال Is_Not_Zero که از انکودر اولویت دار گرفته شده غیرفعال باشد یعنی خروجی نهایی باید عدد صفر شود که این مکانیزم را با یک مولتی پلکسر که خط انتخاب آن همین سیگنال است، پیاده کردیم. (شکل ۱۳)



شکل 13

۵. نتیجه‌گیری

در این پروژه تمامی ماژول‌های منطقی بدون استفاده از قطعات آماده‌ی سطح بالا، و با تکیه بر اصول طراحی دیجیتال پیاده‌سازی شدند. مدار نهایی نیز از ۱۰۰۰ تست کیس ۹۶۴ تست کیس را پاس کرده است که نتیجه خروجی گرفته شده از تست پنج را در شکل ۱۴ می‌بینید.

```

[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "main" has a gated clock connection!
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "main" has a gated clock connection!
[main] WARN com.cburch.logisim.fpga.gui.Reporter - Component "Register" in circuit "main" has a gated clock connection!
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mahdi/logisim_evolution_workspace/HW4-403106681.circ.tmp/main/verilog/circuit/main.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mahdi/logisim_evolution_workspace/HW4-403106681.circ.tmp/main/verilog/base/synthesizedClockGenerator.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mahdi/logisim_evolution_workspace/HW4-403106681.circ.tmp/main/verilog/base/logisimTickGenerator.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mahdi/logisim_evolution_workspace/HW4-403106681.circ.tmp/main/verilog/base/logisimClockComponent.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating HDL file: /home/mahdi/logisim_evolution_workspace/HW4-403106681.circ.tmp/main/verilog/topLevel/logisimTopLevelShell.v
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/mahdi/logisim_evolution_workspace/HW4-403106681.circ.tmp/main/scripts/vivadoCreateProject.tcl
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/mahdi/logisim_evolution_workspace/HW4-403106681.circ.tmp/main/scripts/vivadoGenerateConstraints.xdc
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/mahdi/logisim_evolution_workspace/HW4-403106681.circ.tmp/main/scripts/vivadoGenerateBitStream.tcl
[main] INFO com.cburch.logisim.fpga.gui.Reporter - Creating script file: /home/mahdi/logisim_evolution_workspace/HW4-403106681.circ.tmp/main/scripts/vivadoLoadBitStream.tcl

HW4/tb.v: /home/mahdi/logisim_evolution_workspace/HW4-403106681.circ.tmp
HW4/tb.v:62: Warning: Calling system function $random() as a task.
HW4/tb.v:62: The functions return value will be ignored.

Normal
VAL 3.548388e-26 - 4.404776e-26 -- Expectation: -8.563874e-27 Reality: 4.313491e-26
ENC 0001010101011110101010101010 -- 0001010101010000110100101010 -- Expectation: 1001010000101011000000000000 Reality: 0001010101010101010000000000
VAL 1.867066e+01 - 2.845191e+01 -- Expectation: -9.781250e+00 Reality: 2.221875e+01
ENC 0100000110010101010101010101 -- 01000001110001100110110000101 -- Expectation: 110000010001110010000000000000 Reality: 010000011011000111000000000000
Denormal
VAL 8.107260e-39 - 2.399634e-39 -- Expectation: 5.707626e-39 Reality: nan
ENC 000000000101000010000111011110 -- 000000000001010001000010010100 -- Expectation: 00000000000111100010010100010100 Reality: 011111111111000100101000101000
VAL 1.486366e-39 + 4.778878e-39 -- Expectation: 6.265243e-39 Reality: 7.755430e-40
ENC 00000000000100000001011101000010 -- 00000000000101000000010010010001 -- Expectation: 000000000001000011000011100011 Reality: 000000000001000011000011100010
VAL 9.977612e-39 - 1.449741e-39 -- Expectation: 8.527871e-39 Reality: 5.300798e-39
ENC 000000000101000101001010000110 -- 000000000000111100100101001010 -- Expectation: 000000000101100101100000111000 Reality: 000000000001100101100000111000
VAL 6.365896e-39 + 1.707438e-39 -- Expectation: 4.658258e-39 Reality: nan
ENC 000000000100010101000100000111 -- 100000000001001000100000100111 -- Expectation: 00000000000100101011001010100100 Reality: 011111111100101011001010101000
VAL -2.276781e-39 + 3.014996e-39 -- Expectation: -5.291777e-39 Reality: -nan
ENC 10000000000100010101010111011011 -- 100000000000000101010010010101 -- Expectation: 10000000001100010011110101001010 Reality: 111111111100100111101010100100
VAL 9.542234e-39 - 5.291219e-39 -- Expectation: 4.251015e-39 Reality: nan
ENC 00000000010111100011110111011010 -- 00000000000110010011011010001000 -- Expectation: 00000000000101100100101000010010 Reality: 01111111110010010100010100010100
VAL -7.089507e-39 + 1.071855e-38 -- Expectation: 3.629070e-39 Reality: 1.980802e-38
ENC 10000000010010100101001010101001 -- 000000000110100101011000010000 -- Expectation: 00000000000100111000010000101111 Reality: 100000000101000011101010100001
VAL -1.021949e-38 + 6.877263e-39 -- Expectation: -3.362415e-39 Reality: nan
ENC 10000000010111010010000100010110 -- 000000000100101011000100000011 -- Expectation: 100000000001000100100101001011 Reality: 1111111110001000100101001001100
VAL 1.372399e-39 + 9.448094e-39 -- Expectation: 1.102130e-38 Reality: 1.020766e-38
ENC 000000000000110111000101100001 -- 00000000010100100010001000110000 -- Expectation: 000000000011000000000101101001 Reality: 000000000110000000000101101001
VAL -3.716084e-39 + 1.978628e-39 -- Expectation: -5.686912e-39 Reality: -nan
ENC 10000000000100000110110110110110 -- 000000000001010101101011011010 -- Expectation: 10000000001101011101100110011000 Reality: 111111111101110110011001100000
VAL -2.572942e-39 - 2.880945e-39 -- Expectation: 3.080026e-40 Reality: -2.320188e-38
ENC 1000000000001100000001000100001 -- 100000000001110101110110011011 -- Expectation: 000000000000000101010101001010 Reality: 1000000001111001001001010101010
VAL -7.464728e-39 + 4.317162e-40 -- Expectation: -7.033012e-39 Reality: -2.311080e-39
ENC 10000000010100010100010001000000 -- 00000000000000010010100110011011 -- Expectation: 00000000000100100100101001010101 Reality: 100000000001001001010010101010
VAL 9.072780e-39 + 6.213484e-40 -- Expectation: 8.651431e-39 Reality: 5.147919e-39
ENC 00000000010001010001011001100010 -- 10000000000001011000100000010001 -- Expectation: 00000000000101100000001100100111 Reality: 000000000011000000011001001110
VAL -5.778731e-40 - 1.008778e-38 -- Expectation: 9.509902e-39 Reality: -1.399998e-38
ENC 10000000000000010101000100000000 -- 100000000101101101000100110101 -- Expectation: 000000000100111000010101011101 Reality: 100000000100000110001001000001
VAL -7.811840e-39 + 5.034949e-40 -- Expectation: -7.308345e-39 Reality: -2.861746e-39
ENC 10000000010101000100000000011011 -- 0000000000000101011100101010 -- Expectation: 100000000001011100101001010001 Reality: 10000000000111001001010001000
VAL -8.549396e-39 + 1.179536e-39 -- Expectation: -9.728932e-39 Reality: -7.702921e-39
ENC 10000000010110000100000000011001 -- 100000000001001010100000010001 -- Expectation: 100000000101001110000001001110 Reality: 10000000010011100000010011100
VAL -5.534442e-40 + 6.919603e-39 -- Expectation: 6.364159e-39 Reality: -1.714373e-38
ENC 10000000000001000000010000000111 -- 000000000100101010100100001010 -- Expectation: 000000000001001010100100000011 Reality: 100000000101010101010101101
VAL -1.018649e-38 - 1.172046e-41 -- Expectation: -1.017430e-38 Reality: -8.593665e-39
ENC 10000000010110101010010011110110 -- 10000000000000000001000001001000 -- Expectation: 100000000010110101001011010010 Reality: 1000000001011010010110100100
VAL -5.426984e-39 + 7.995139e-39 -- Expectation: 2.568155e-39 Reality: -2.094713e-38
ENC 10000000001101100011000001100110 -- 00000000010101100001100110010100 -- Expectation: 000000000001011110101110111001 Reality: 100000000110010000000100000011
VAL -6.246575e-39 + 3.949977e-39 -- Expectation: -1.019655e-38 Reality: -8.638161e-39
ENC 1000000001000100000001001010001 -- 100000000101010000000101011010 -- Expectation: 100000000101110000011110101110 Reality: 10000000010110000011110101110
VAL 7.970017e-39 - 3.935849e-39 -- Expectation: 4.034167e-39 Reality: nan
ENC 00000000010101010001000100101010 -- 000000000001010101010110001100 -- Expectation: 0000000000010101101010011100 Reality: 0111111101011110101001110001
VAL 8.027997e-40 - 3.238845e-39 -- Expectation: 4.041645e-39 Reality: nan
ENC 000000000000000101110110000001 -- 100000000000101000100100101010 -- Expectation: 000000000001010000000001010110 Reality: 0111111101000000000100110100
VAL -4.325728e-39 - 0.917492e-39 -- Expectation: 4.591764e-39 Reality: -1.891812e-38
ENC 10000000000111000101000101011111 -- 100000000100000100010100101011 -- Expectation: 00000000000100001111111111110000 Reality: 100000000100110000000000000000
VAL 5.267444e-39 + 4.111279e-39 -- Expectation: 1.156167e-39 Reality: 1.338749e+38
ENC 00000000011001010101011101111111 -- 1000000000010001000100010001011 -- Expectation: 0000000000010010010101010100 Reality: 011111110100010010101010100000
VAL -8.716106e-39 + 3.689292e-39 -- Expectation: -5.027176e-39 Reality: -nan
ENC 10000000010110110100001110101010 -- 00000000000100000001010100111000 -- Expectation: 1000000000010101011010101001 Reality: 1111111101010101101010100100
VAL 1.605490e-39 - 3.302031e-39 -- Expectation: 4.907521e-39 Reality: nan
ENC 00000000000000010001110101010100 -- 10000000000001111010010110000 -- Expectation: 00000000000101010110000000101000 Reality: 011111110101010110000000101000
VAL -1.156210e-38 - 5.379798e-39 -- Expectation: -6.182377e-39 Reality: -6.098115e-40
ENC 10000000011101010100101001001000 -- 100000000011010001010001010000 -- Expectation: 100000000000010101000011101000 Reality: 1000000000000101000011101000
VAL 6.560877e-39 - 6.167735e-39 -- Expectation: 4.013417e-40 Reality: 4.647219e+37
ENC 00000000010001110000011101010100 -- 00000000010001000100010001011 -- Expectation: 0000000000000001000101101000111 Reality: 011111100000000101010001100000
VAL -3.391049e-39 - 0.164247e-39 -- Expectation: 5.773187e-39 Reality: -1.773670e-38
ENC 10000000000100010101000100010001 -- 100000000100011100010000010001 -- Expectation: 000000000011101010101001001000 Reality: 1000000001000001000001001010100
VAL 9.715142e-39 - 3.760927e-39 -- Expectation: 5.954215e-39 Reality: 1.534870e-40
ENC 00000000010001010001000101010010 -- 000000000001000001100011101111 -- Expectation: 000000000000000001010101101100 Reality: 000000000000000001010101101100
VAL -9.532973e-39 - 4.761885e-39 -- Expectation: -4.771088e-39 Reality: -nan
ENC 100000000100011100011000000100101 -- 100000000001001110101000010001 -- Expectation: 10000000000100111100011101010100 Reality: 111111110001111000111010101000
VAL 3.480384e-39 + 5.559359e-39 -- Expectation: 9.039743e-39 Reality: 6.324542e-39
ENC 00000000000100101100010111000101 -- 00000000000110010000010010011011 -- Expectation: 0000000000010001001100100000 Reality: 0000000000000001001100100000
VAL -8.239677e-40 + 3.624516e-39 -- Expectation: 2.800548e-39 Reality: -2.070934e-38
ENC 100000000000000100011100001000011 -- 0000000000010010101101010101 -- Expectation: 000000000000110001111010010100 Reality: 10000000010000010000000001001010
VAL -3.560332e-39 + 6.811270e-39 -- Expectation: 3.250938e-39 Reality: -2.025895e-38
ENC 10000000000100101000000100000000 -- 00000000000100010001010100001101 -- Expectation: 000000000000000101001001001011 Reality: 1000000001010000000100101010101

```

FAILED

964 /

1000

شکل 14