

#### دانشکدهی مهندسی برق و کامپیوتر

## طراحي كامپيوتري سيستمهاي ديجيتال

## تمرین سری اول مدرس: سید محمد صدرالساداتی

### ١ سوالات

### ۱. ضرب ماتریس با استفاده از آرایه systolic (۴۰ نمره)


یک آرایه systolic ، شبکه ای همگن از واحدهای پردازشی بهم متصل یا به اصطلاح سلولهاست. هر سلول به عنوان یک تابع عمل می کند به این صورت که از سلولهای همسایه خود به عنوان ورودی دادههایی دریافت می کند و به صورت مستقل از بقیهی سلولها، بر روی این دادهها قسمتی از محاسبات را انجام داده و نتیجه را در سلول خود ذخیره می کند. این ساختار در بسیاری از الگوریتمهای موازی کاربرد دارد. برای مثال، می توان از این ساختار در ضرب ماتریس در ماتریس استفاده کرد.

دو ماتریس A و B از سایز  $3 \times 3$  را درنظر بگیرید. شکل ۱، آرایه systolic برای ضرب ماتریس را نشان می دهد.


هر سلول مقادیر دریافتی از همسایه ها را دریکدیگر ضرب کرده و با مقدار ذخیره شده در سلول خود جمع می کند. برای مثال در مرحله اول، دو مقدار  $a_{0,0}$  و  $b_{0,0}$  و اولین سلول شده و حاصل ضرب آنها در سلول ذخیره می شود.

شكل ٢ اولين مرحله الگوريتم را نشان مي دهد. بعد از انجام ٧ مرحله نتيجه نهايي

<sup>&</sup>lt;sup>1</sup>Systolic Array Matrix Multiplication




شكل ۱: آرايه systolic ضرب ماتريس



شكل ٢: مرحله اول الگوريتم ضرب ماتريس

بدست می آید. شکل ۳ حاصل ضرب دو ماتریس را نشان می دهد.



شکل ۳: حاصل ضرب دو ماتریس

این الگوریتم را برای دو ماتریس از سایز  $N \times N$  در سطح dataflow پیادهسازی کنید (فرض کنید دادههای ماتریسها عدد صحیح مثبت M بیتی هستند). prototype ماژول را به صورت زیر تعریف کنید:


```
module mux-mul #(parameter N=3, parameter log_N=1, parameter M=4)
(data-left, data-top, reset, clk, result)
input [N*M-1:0] data-left, data-top;
input reset, clk;
output [(N*N*(M*2+log_N+1))-1:0] result;
```

#### ۲. **شیفت دهنده بشکهای** ۲ (۳۰ نمره)

یک شیفت دهنده بشکهای یک مدار منطقی است که داده ورودی را بر اساس یک ورودی کنترل کننده به تعداد بیت دلخواه شیفت می دهد. این شیفت دهنده از چند لایه مالتی پلکسر تشکیل شده است بطوریکه خروجی یک مالتی پلکسر به ورودی

<sup>&</sup>lt;sup>2</sup>Barrel Shifter

مالتی پلکسر بعدی متصل است. به عبارت دیگر، یک N بیت شیفت دهنده از N مالتی پلکسر N به N در N بیت شده است. بنابراین، برای طراحی یک N بیت شیفت دهنده بشکهای به سه N به و در هر N به N مالتی پلکسر N به N نیاز است. شکل شیفت دهنده بشکهای به سه N به نیاز است بشکهای را نشان می دهد. N و N مدار شیفت دهنده راست بشکهای را نشان می دهد.




شكل ۴: شيفت دهنده بشكهاي

یک شیفت دهنده N بیتی در سطح dataflow طراحی کنید. prototype این ماژول را به صورت زیر تعریف کنید:

#### ۳. جمع کننده سریال ۳ (۳۰نمره)

یک جمع کننده سریال شامل یک جمع کننده کامل یک بیتی و چندین شیفت دهنده است. برای مثال، فرض کنید میخواهیم دو مقدار R بیتی A و B را باهم جمع کنیم. دراین جمع کننده، دو شیفت دهنده راست برای ذخیره دو مقدار A و B و یک شیفت دهنده راست برای ذخیره حاصل جمع استفاده می شود. شکل A، دیا گرام کلی یک جمع کننده سریال را نشان می دهد.



شكل ۵: جمع كننده سريال

این جمع کننده را برای دو عدد N بیتی در سطح dataflow پیاده سازی کنید. prototype ماژول را به صورت زیر تعریف کنید:

```
module serial_adder #(parameter N=4)
(a, b, reset, load, clk, sum, cout)
input [N-1:0] a,b;
input reset, load, clk;
output [N-1:0] sum;
output cout;
```

 $<sup>^3</sup>$ Serial Adder

#### ۴. فايل ثبات ۱(۲۰ نمره اضافی)

یک فایل ثبات در پردازنده های مدرن شامل چندین بانک است و هر بانک شامل یک پورت ورودی برای نوشتن، یک پورت خروجی برای خواندن، دو ورودی یک پورت ورودی برای نوشتن است. آدرس یکی برای خواندن و یکی برای نوشتن و سیگنال فعالسازی نوشتن است. به این آدرس دهی ثبات ها بین بانکها به صورت low order interleaving است. به این معنا که آدرس های متوالی ثبات ها در بانکهای مختلف قرار می گیرند. برای مثال، فرض کنید ۶۴ ثبات ۸ بیتی و ۴ بانک داریم. یعنی هر بانک شامل ۱۶ ثبات است. قررس دهی ثبات ها بین بانکها با low order interleaving به صورت زیر است:

Bank0: Registers 00,04,08,...,60

Bank1: Registers 01,05,09,...,61

Bank2: Registers 02,06,10,...,62

Bank3: Registers 03,07,11,...,63

فايل ثبات مورد نظر را در سطح behavioral پيادهسازى كنيد. prototype ماژول را به صورت زير تعريف كنيد:

```
module Register_File #(parameter bank_num=4, parameter log_bank_num=2,
parameter reg_num=64, parameter log_reg_num=6,
parameter reg_width=64)
(write-data, addr-write, addr-read, reset, write-en, clk, read-data)
input [reg_width-1:0] write-data;
input [log_reg_num-1:0] addr-write, addr-read;
input reset, write-en, clk;
output reg [reg_width-1:0] read-data;
```

<sup>&</sup>lt;sup>4</sup>Register file

## ۲ نحوه ارسال و زمان تحویل

- ۱. فایل پروژه به همراه تمامی testbench ها به صورت یک فایل zip در سامانه CECM بارگذاری شود.
- مهلت نهایی ارسال پروژه تا پایان روز ۱۹ اسفند ۹۷ میباشد و به هیچ عنوان تمدید نخواهد شد.

# ۳ یاد آوری های عمومی

- ۱. درصورت مشاهده تقلب درتكاليف، باراول تمام نمره آن تمرين و بار دوم تمام نمرات
   كل تكاليف براى تقلب دهنده و گيرنده صفر منظور خواهد شد.
- ۲. درصورتی که فایل پروژه ارسالی تنها کامپایل شده و خطایی نداشته باشد، حداکثر ۵۰ درصد نمره آن تمرین را دریافت خواهید کرد.
- ۳. هر فرد می تواند تا پایان ترم در مجموع با حداکثر ۴۸ ساعت تاخیر تکلیفهای خود را ارسال کند.
- ۴. ابهامات و سوالات خود را می توانید در forum ایجاد شده در سامانه CECM مطرح نمایید.
- ۵. لطفا در راستای بهبود هرچه بهتر روال طرح تمرینها، نظرات و انتقادات خود را به ایمیل m.sadr89@gmail.com ارسال نمایید.