# حافظههای ROM و BRAM

مهدی حقوردی ۳۰ آبان ۲ ۱۴۰

#### فهرست مطالب

١	يحات فايلهاي تمرين	توض
١	فایل rom8x8 نایل rom8x8	
١	۱۰۱۰۱ توضیحات موجودیت rom8x8	
٢	۲۰۱۰۱ توضیحات معماری behave	
٢	فایل romram فایل	7.1
٢	۱۰۲۰۱ موجودیت romram	
٢	۲۰۲۰۱ معماری structural معماری	
٢	فایل clockDevider	٣.١

## ۱ توضیحات فایلهای تمرین

### ۱.۱ فایل ۱۰۱

این فایل، سادهترین فایل این تمرین است که شامل یک موجودیت به نام rom8x8 و یک معماری به نام behave

### ۱.۱.۱ توضیحات موجودیت ۱.۱.۱

این موجودیت شامل دو پورت است:

addr •

این پورت یک ورودی std\_logic\_vector ۳ بیتی است که در واقع مقدار خروجی را تعیین میکند.

dout •

این پورت هم یک پورت خروجی از نوع ۷ std\_logic\_vector بیتی است که مقدار خروجی روی آن قرار میگیرد.


#### ۲۰۱۰۱ توضیحات معماری behave

این تنها معماری حاضر برای موجودیت rom8x8 است. مقادیری که برای خروجی انتخاب شدهاند کاملا hard code شدهاند و این کاملا با نام موجودیت (که rom است) هماهنگی دارد.

در معماری از language feature عی به نام with ... select عی به نام توجه به مقدار addr خروجی را روی dout قرار میٰدهد.

## ۲.۱ فایل ۲.۱

این فایل در واقع کل پروژه و کد این شکل است:



چرا کد این شکل است؟

چون در كد مشاهده مي شود كه مشخصا موجوديتهاي clock\_divide ، rom8x8 و bram8x8 در آن به عنوان یک component استفاده شدهاند (که موجودیتهایی هستند که در شکل وجود دارند، البته مالتی پلکسری که در شکل است در قسمت معماری همین فایل تعریف شده است). کد شامل یک موجودیت به نام romram و یک معماری به نام structural است.

- ۱.۲.۱ موجودیت ۱.۲۰۱
- ۲.۲.۱ معماری structural
- ۳۰۱ فایل ۳۰۱