تمرین 7-Segement

فاطمه علىملكى مهدى حقوردي

۲۸ آذر ۱۴۰۲

فهرست مطالب

١	FPGA به برد 7-Segment	۱ اتصال چهار :
۲	ىاى VHDL	۱ توضيح فايل
٢	clock_divide.vh	
٢	decodeSevenSeg.vh	۲۰۲ فایل d
٢	sevenSegment.vh	۳۰۲ فایل d
۲		۲ جالشها
٢	اول	۱۰۳ چالش
٢	دوم	۲۰۳ چالش ۲۰۳
٢	سوم	

۱ اتصال چهار 7-Segment به برد

توضيحات سايت ا:

آیا ما از ۴ عدد 7-Segment استفاده کنیم و هر 7-Segment، ۹ پایه احتیاج داشته باشد باید برای نمایش مقدار مورد نظر از ۳۶ پایه fpga استفاده کنیم؟

خیر اینگونه نیست. باید گفت که پایه های enable هر کدام به یک پورت متصل شود ولی بر فرض مثال پایه a هر چهار 7-Segment باید تنها به یک پورت متصل شود. باید به این نکته توجه کرد که چشم انسان توانایی دیدن روشن خاموش شدن مداوم یک LED

باید به این نکته توجه کرد که چشم انسان توانایی دیدن روشن خاموش شدن مداوم یک LED را تا فرکانس (سرعت) مشخصی دارد و اگر سرعت خاموش و روشن شدن آن بر فرض مثال به ۸ میلی ثانیه برسد چشم انسان قادر به تشخیص دقیق آن نخواهد بود .

حال فرض کنیم عبارت ۲۰۲۰ قرار است توسط ۴ عدد 7-Segment نمایش داده شود ابتدا در لحظه صفر پایه enable اولی وصل میشود و بقیه enable ها قطع میشوند و پورت های a chable (در انمایش میدهند و بعد از ۸ میلی ثانیه (دلخواه) enable دوم فعال و بقیه غیر فعال میشوند و پورتها مقدار دو را نمایش میدهند ، اگر همینگونه این کار ادامه یابد و تکرار شود چشم ما تنها مقادیر ۲۰۲۰ را خواهد دید تنها با تعداد پورت مصرفی کمتر.

https://posedge.ir/1399/07/21/connect-7segment-to-fpga/

"به طور خلاصه در یک لحظه تنها یکی از Segmentها، روشن است اما چون تعویض به سرعت اتفاق میوفتد، چشم ما توانایی دیدن روشن و خاموش شدن آنها را ندارد."

۲ توضیح فایلهای VHDL

- ۱۰۲ فایل clock_divide.vhd
- ۲.۲ فایل decodeSevenSeg.vhd
 - ۳.۲ فایل sevenSegment.vhd

٣ چالشها

در این قسمت به توضیح چالشهای مطرح شده، میپردازیم.

١٠٣ چالش اول

طبق توضیحاتی که در (۱) آمد، ما باید در فایل clock_divide.vhd تغییراتی را اعمال کنیم که تعداد بار روشن شدن هر یک از Segment-ها آنقدری زیاد بشود، که چشم انسان قابلیت تشخیص روشن خاموش شدن آنها را نداشته باشد. این یعنی عددهایی که در این فایل هستند باید کوچکتر شوند تا سرعت خاموش روشن شدن افزایش یابد. چون در زمان نوشتن این گزارش هنوز آزمایش را انجام ندادهایم عدد دقیق آن را نمیدانیم اما مکان کدهایی که باید تغییر کنند در تصویر ۱ (آ) آمدهاند. "

۲.۳ چالش دوم

همانطور که در قسمتهای ۲۰۲ و ۳۰۲، نحوه عملکرد توضیح داده شد، پس باید طبق تصویر ((v)) تغییراتی را اعمال کنیم.

٣.٣ چالش سوم


برای خاموش کردن Segment (چون طبق کدی که به ما دادید، Common Cathode هستند) باید تمامی ورودی های آنها را ۱ کنیم. پس همانطور که در تصویر ۱ (ج) مشخص است، یک شرط دیگر با مقدار ۱۱۱۱ اضافه می کنیم و خروجی را ۱۱۱۱۱۱ قرار می دهیم. سپس مقداری که در ۲۰۳ تغییر دادیم با دوباره تغییر می دهیم و مانند تصویر ۲ بجای مقادیری که

سپس مقداری که در ۲۰۳ تغییر دادیم با دوباره تغییر میدهیم و مانند تصویر ۲ بجای مقادیری که میخواهیم، ۱۱۱۱ میگذاریم تا خروجی آنها ۱۱۱۱۱۱ شود و خاموش شوند.

فهرست تصاوير

- ۱ تغییرات decodeSevenSeg،clock_divide و codeSevenSegment
- تغییرات در sevenSegment.vhd تغییرات در

در زمان آزمایش عدد آنها را روی فایل گزارش با خودکار میشود. آلیانتها



شكل ١: تغييرات decodeSevenSeg ،clock_divide و sevenSegment

```
signal snum: std_logic_vector(3 downto 0);
  29
30
31
32 <
33
34
 signal snum: std_logic_vector(3 downto 0);
```

شکل ۲: تغییرات در sevenSegment.vhd