حافظههای ROM و BRAM

مهدی حقوردی ۳۰ آبان ۲ ۱۴۰

فهرست مطالب

١	بحات فایلهای تمرین	توضي
١	فایل rom8x8	1.1
١	۱۰۱۰۱ توضیحات موجودیت rom8x8	
٢	۲۰۱۰۱ توضیحات معماری behave	
٢	فایل romram فایل	7.1
٢	۱۰۲۰۱ موجودیت romram	
٣	۲۰۲۰۱ معماری structural معماری	
٣	فایل clockDevider	٣.١

۱ توضیحات فایلهای تمرین

۱.۱ فایل ۱۰۱

این فایل، سادهترین فایل این تمرین است که شامل یک موجودیت به نام rom8x8 و یک معماری به نام behave

۱.۱.۱ توضیحات موجودیت ۱.۱.۱

این موجودیت شامل دو پورت است:

addr •

این پورت یک ورودی std_logic_vector ۳ بیتی است که در واقع مقدار خروجی را تعیین میکند.

dout •

این پورت هم یک پورت خروجی از نوع ۸ std_logic_vector بیتی است که مقدار خروجی روی آن قرار میگیرد.


۲.۱.۱ توضیحات معماری behave

این تنها معماری حاضر برای موجودیت rom8x8 است که در واقع یک ۳ decoder به ۸ است. مقادیری که برای خروجی انتخاب شدهاند کاملا hard code شدهاند و این کاملا با نام موجودیت (که rom است) هماهنگی دارد.

در معماری از language feature عی به نام with ... select عی به نام dout معماری از addr خروجی را روی dout قرار میدهد.

۲.۱ فایل ۲.۱

این فایل در واقع کل پروژه و کد این شکل است:



چرا کد این شکل است؟

كد شامل يك موجوديت به نام romram و يك معماري به نام structural است.

۱۰۲۰۱ موجودیت romram

موجودیت دارای دو ورودی و یک خروجیست:

- ورودىھا
- $clk_100MHZ -$

از نوع std_logic و تبعا یک بیتیست که کلاک سیستم است.

switch -

از نوع std_logic است که همان پایهی انتخاب داخل شکل پروژه است.

خروجی

leds -

یک پورت ۸ بیتی از نوع std_logic_vector است مقداری انتخاب شده روی آن

structural معماری ۲.۲.۱

در قسمت معماری این فایل، ابتدا ۳ component عین پروژه استفاده شدهاند، تعریف شدهاند و پس از آن ۵ سینگال میانی تعریف و مقداردهی اولیه شدهاند.

در قسمت begin این معماری، ابتدا ۳ component شده و به

سینگالهای ورودی، میانی و خروجی وصل شدهاند. معماری شامل یک process است که به سیگنال clk_1Hz حساس است. سپس این فرآیند برای هر یک کلاک با مقدار ۱، با توجه به ورودی switch که ۰ باشد یا ۱، خروجی را به ترتیب با dout_rom و یا dout_bram پر میکند. سپس فارغ از مقدار switch یک شمارنده یا یکی اضافه مىكند.

۳۰۱ فایل ۳۰۱