
# تمرین چراغ راهنمایی و رانندگی

فاطمه علىملكى مهدى حقوردى ۶ دى ۲ ۱۴۰

# فهرست مطالب

۲															دياگرام																
۲																												ت	يحا	توض	١
۲																	,			c.	Lc	c]	κ_	di	v	ide	e .	vhd	1 "	1.7	
٣																									. 1	tri	fс	.uc	f	7.7	
٣																							t	ra	ıf:	fic	c.	vhd	1	٣.٢	
٣																		t:	ra	ıf	f	ic	ت :	دیہ	جو	مو		۱.۳.	۲		
۴																								ی	مار	مع		۲.٣.	۲		
۵																						ر	آيذ	فر	ين	اول		٣.٣.	۲		
٨																					•	e1	se	ت	سمد	قس		۴.٣.	۲		
٩																							و م	. د	ىند	ف آ		۵.٣.	۲		

## ۱ دیاگرام



در این دیاگرام، وضعیتهای ماشین کشیده شدهاند. یالهای حلقه روی وضعیتها میزان زمان ایستادن روی آن وضعیت هستند.

### ۲ توضیحات

در این قسمت توضیحاتی راجع به کدها میدهیم.

### clock\_divide.vhdl \.Y

که قبلا توضیح داده شده و تعداد کلاک MHz با 100 MHz تبدیل میکند.

### trfc.ucf ۲.۲ با مراجعه به توضیحات سایت تولید کننده ی برد این فایل را نوشتیم.

```
1 NET "clk_100MHz" LOC = P50;
2 NET "rst" LOC = P51;
3 NET "lights[0]" LOC = P132;
4 NET "lights[1]" LOC = P131;
5 NET "lights[2]" LOC = P127;
6 NET "lights[3]" LOC = P126;
7 NET "lights[4]" LOC = P124;
8 NET "lights[5]" LOC = P123;
9 NET "lights[6]" LOC = P121;
10 NET "lights[7]" LOC = P120;
```

### traffic.vhdl ۳.۲ traffic موجودیت ۱.۳.۲

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.all;
   use IEEE.STD_LOGIC_unsigned.all;
4
5
   entity traffic is
       port (
6
7
          clk_100MHZ: in std_logic;
          rst: in std_logic;
8
          LEDS: out std_logic_vector(7 downto 0)
9
10
       );
11
   end traffic;
```

- clk\_100MHZ: كلاك ورودى از برد.
  - rst: دکمه ی K1
  - LEDS: چراغهای LEDS

#### ۲.۳.۲ معماری

```
12
   architecture traffic of traffic is
13
        component clock_divide
14
            port (
15
                clk_in: in std_logic;
                clk_out: out std_logic
16
17
            );
18
        end component;
19
20
        -- clock
        signal clk_1Hz: std_logic;
21
22
23
        -- states
24
        type state_type is (s0, s1, s2, s3, s4, s5, s6, s7);
25
        signal state: state_type;
26
27
        -- state counter
        signal count: std_logic_vector(2 downto 0);
28
29
30 begin
31 clock_divider: clock_divide port map (clk_100MHZ, clk_1Hz);
   ابتدا از موجودیت clock_divider یک کامپوننت تعریف میکنیم تا بتوانیم از آن استفاده کنیم،
                                                     سپس ٣ سيگنال تعريف ميكنيم:
                                                               clk_1Hz •
               این سیگنال، مقدار خروجی کامپوننت clock_divider را دریافت میکند.
   این سیگنال از نوع state_type است که بالای سیگنال تعریف شده و مقادیر stateهای
                                       موجود در دیاگرام (۱) را میتواند داشته باشد.
```

سیگنالی برای شماره ثانیهها؛ به کمک این سیگنال بین stateها جابجا میشویم.

```
29 process(clk_1Hz, rst)
30 -- needed variables
31 variable one_sec : std_logic_vector(2 downto 0) := '001';
32 variable two_sec : std_logic_vector(2 downto 0) := '010';
33 variable three_sec : std_logic_vector(2 downto 0) := '011';
34 variable four_sec : std_logic_vector(2 downto 0) := '100';
35
36 begin
37
       if rst = '1' then
38
           if clk_1Hz'event and clk_1Hz = '1' then
39
               case state is
40
                   when s0 \Rightarrow
                       if count < four_sec then</pre>
41
42
                           state <= s0;
43
                           count <= count + 1;</pre>
44
                       else
45
                           state <= s1;
                           count <= "000";
46
47
                       end if;
                   when s1 \Rightarrow
48
49
                       if count < two_sec then</pre>
50
                           state <= s1;
                           count <= count + 1;</pre>
51
52
                       else
53
                           state <= s2;
                           count <= "000";
54
55
                       end if;
56
                   when s2 \Rightarrow
57
                       if count < three_sec then
                           state <= s2;
58
59
                           count <= count + 1;</pre>
60
                       else
                           state <= s3;
61
                           count <= "000";
62
                       end if;
63
64
                   when s3 =>
65
                       if count < one_sec then</pre>
66
                           state <= s3;
                           count <= count + 1;</pre>
67
68
                       else
69
                           state <= s4;
```

```
70
                               count <= "000";
 71
                           end if;
 72
                      when s4 \Rightarrow
                          if count < two_sec then</pre>
 73
                               state <= s4;
 74
 75
                               count <= count + 1;</pre>
 76
                           else
                               state <= s5;
                               count <= "000";
 78
 79
                          end if;
 80
                      when s5 \Rightarrow
                          if count < one_sec then</pre>
 81
                               state <= s5;
 82
 83
                               count <= count + 1;</pre>
 84
                          else
                               state <= s7;
 85
                               count <= "000";
 86
 87
                           end if;
 88
                      when s7 \Rightarrow
                          if count < one_sec then</pre>
 89
                               state <= s7;</pre>
 90
 91
                               count <= count + 1;</pre>
 92
                          else
 93
                               state <= s6;
                               count <= "000";
 94
                           end if;
95
                      when s6 \Rightarrow
96
                          if count < one_sec then</pre>
97
                               state <= s6;
98
99
                               count <= count + 1;</pre>
100
                          else
101
                               state <= s0;
                               count <= "000";
102
103
                          end if;
104
                      when others =>
105
                           state <= s0;
                           count <= "000";
106
107
                  end case;
108
             end if;
```

این فرآیند، به کلاک ۱ هرتز و کلید rst حساس است. سپس به اندازهی مقدار ثانیههایی که در فایل پروژه نوشته شده است، متغیرهایی تعریف میکنیم تا از آنها استفاده کنیم. این فرآیند یک بلاک if بزرگ دارد که از بین ۰ و ۱ (مقادیر rst) انتخاب میکند؛ اگر مقدار آن ۱ باشد، وارد حلقهی بزرگتر دیاگرام (۱) میشویم. از بین stateهای so تا so با توجه به زمانی که برای هر کدام تعریف شده، چرخش انجام میدهیم. این فرآیند، وقتی که مقدار state را تغییر میدهد، فرآیند دیگر را (۵.۳۰۲) بیدار میکند که در ادامه به توضیح آن میپردازیم.

#### ۴.۳.۲ قسمت else

```
101
        else -- rst = '0'
102
            if clk_1Hz'event and clk_1Hz = '1' then
103
                if state /= s5 and state /= s6 then
104
                    state <= s5;
                    count <= "000";
105
                end if;
106
                case state is
107
                    when s5 =>
108
                        if count < one_sec then</pre>
109
110
                            state <= s5;
111
                            count <= count + 1;</pre>
112
                        else
                            state <= s6;
113
                            count <= "000";
114
115
                        end if;
116
                    when s6 \Rightarrow
                        if count < one_sec then
117
                            state <= s6;
118
119
                            count <= count + 1;</pre>
120
                        else
                            state <= s5;
121
                            count <= "000";
122
                        end if;
123
124
                    when others =>
                        state <= s5;
125
                        count <= "000";
126
127
                end case;
128
            end if;
129
        end if;
    end process;
130
```

در این قسمت، اگر مقدار rst صفر باشد، ابتدا چک میکنیم که آیا در state یا rst نیستیم به state میچرخیم، تا رفتار خواسته شده نمایش داده شود.

RaRbRw\
All OFF'

#### ۵.۳.۲ فرآیند دوم

```
131 process(state)
132 begin
133
    case state is
134
           -- Red Yellow Green, Red Yellow Green, Red Green
           when s0 => LEDS <= "00110010"; -- Ga=1, Rb=1, Rw=1
135
           when s1 => LEDS <= "01010010"; -- Ya=1, Rb=1, Rw =1
136
           when s2 => LEDS <= "10000110"; -- Ra=1, Gb=1, Rw=1
137
138
           when s3 => LEDS <= "10001010"; -- Ra=1, Yb=1, Rw=1
           when s4 => LEDS <= "10010001"; -- Ra=1, Rb=1, Gw=1
139
           when s5 => LEDS <= "10010010"; -- Ra=1, Rb=1, Rw=1
140
141
           when s6 => LEDS <= "000000000"; -- All LEDs are off
           when s7 => LEDS <= "00000010"; -- Ra=0, Rb=0, Rw=0
142
           when others => LEDS <= "00110010"; -- Ga=1, Rb=1, Rw=1
143
144
    end case;
    end process;
145
146
    end traffic;
```

این فرآیند، به مقدار state حساس است و با توجه به مقدار state چراغهای لازم را روشن میکند.