
# تمرین چراغ راهنمایی و رانندگی

فاطمه علیملکی مهدی حقوردی ۵ دی ۲ ۱۴۰

#### فهرست مطالب

دیاگرا	ام	۲
توضي	<i>بحات</i>	۲
1.7		٢
7.7	trfc.ucf	٣
4.7	traffic.vhdl	٣
	traffic \ YY	۳

# ۱ دیاگرام



در این دیاگرام، وضعیتهای ماشین کشیده شدهاند. یالهای حلقه روی وضعیتها میزان زمان ایستادن روی آن وضعیت هستند که وقتی در کلاس آزمایش انجام شد و اعداد آنها بدست آمد، نوشته می شوند.

## ۲ توضیحات

در این قسمت توضیحاتی راجع به کدها میدهیم.

#### clock\_divide.vhdl \.Y

که قبلا توضیح داده شده و تعداد کلاک MHz را به عدد  $1~\mathrm{MHz}$  تبدیل میکند.

## trfc.ucf ۲.۲ با مراجعه به توضیحات سایت تولید کننده ی برد این فایل را نوشتیم.

```
1  NET "clk_100MHz" LOC = P50;
2  NET "rst" LOC = P51;
3  NET "lights[0]" LOC = P132;
4  NET "lights[1]" LOC = P131;
5  NET "lights[2]" LOC = P127;
6  NET "lights[3]" LOC = P126;
7  NET "lights[4]" LOC = P124;
8  NET "lights[5]" LOC = P123;
9  NET "lights[6]" LOC = P121;
10  NET "lights[7]" LOC = P120;
```

### traffic.vhdl ۳.۲ traffic موجودیت ۱.۳.۲

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.all;
   use IEEE.STD_LOGIC_unsigned.all;
4
5
   entity traffic is
       port (
6
7
          clk_100MHZ: in std_logic;
          rst: in std_logic;
8
          LEDS: out std_logic_vector(7 downto 0)
9
10
       );
11
   end traffic;
```

- clk\_100MHZ: كلاك ورودى از برد.
  - rst: دکمه ی K1
  - LEDS: چراغهای LEDS

```
12
   architecture traffic of traffic is
       component clock_divide
13
14
          port (
              clk_in: in std_logic;
15
              clk_out: out std_logic
16
17
          );
       end component;
18
19
20
       -- clock
21
       signal clk_1Hz: std_logic;
22
23
       -- states
       type state_type is (s0, s1, s2, s3, s4, s5, s6);
24
25
       signal state: state_type;
26
27
       -- state counter
       signal count: std_logic_vector(2 downto 0);
28
29
30 begin
   clock_divider: clock_divide port map (clk_100MHZ, clk_1Hz);
31
```

ابتدا از موجودیت clock\_divider یک کامپوننت تعریف میکنیم تا بتوانیم از آن استفاده کنیم، سپس ۳ سیگنال تعریف میکنیم:

clk\_1Hz •

این سیگنال، مقدار خروجی کامپوننت clock\_divider را دریافت میکند.

state •

این سیگنال از نوع state\_type است که بالای سیگنال تعریف شده و مقادیر stateهای موجود در دیاگرام (۱) را می تواند داشته باشد.

count •

سیگنالی برای شماره ثانیهها؛ به کمک این سیگنال بین stateها جابجا میشویم.

```
29 process(clk_1Hz, rst)
30 -- needed variables
31 variable one_sec : std_logic_vector(2 downto 0) := '001';
32 variable two_sec : std_logic_vector(2 downto 0) := '010';
33 variable three_sec : std_logic_vector(2 downto 0) := '011';
34 variable four_sec : std_logic_vector(2 downto 0) := '100';
35
36 begin
37
       if rst = '1' then
38
           if clk_1Hz'event and clk_1Hz = '1' then
39
               case state is
40
                   when s0 \Rightarrow
                       if count < four_sec then
41
42
                           state <= s0;
                           count <= count + 1;</pre>
43
44
                       else
45
                           state <= s1;
                           count <= "000";
46
                       end if;
47
                   when s1 \Rightarrow
48
                       if count < two_sec then</pre>
49
50
                           state <= s1;
51
                           count <= count + 1;</pre>
52
                       else
53
                           state <= s2;
                           count <= "000";
54
                       end if;
55
                   when s2 \Rightarrow
56
57
                       if count < three_sec then
58
                           state <= s2;
                           count <= count + 1;</pre>
59
60
                       else
61
                           state <= s3;
                           count <= "000";
62
63
                       end if;
                   when s3 \Rightarrow
64
65
                       if count < one_sec then
                           state <= s3;
66
67
                           count <= count + 1;</pre>
68
                       else
69
                           state <= s4;
                           count <= "000";
70
```

```
71
                          end if;
72
                      when s4 \Rightarrow
73
                          if count < two_sec then
74
                              state <= s4;
                              count <= count + 1;</pre>
75
76
                          else
77
                              state <= s5;
                              count <= "000";
78
79
                          end if;
                      when s5 \Rightarrow
80
81
                          if count < one_sec then</pre>
82
                              state <= s5;
                              count <= count + 1;</pre>
83
84
                          else
85
                              state <= s6;
                              count <= "000";
86
87
                          end if;
88
                      when s6 \Rightarrow
89
                          if count < one sec then
                              state <= s6;
90
                              count <= count + 1;</pre>
91
92
                          else
93
                              state <= s0;
94
                              count <= "000";
                          end if;
95
                      when others =>
96
                          state <= s0;
97
                          count <= "000";
98
99
                 end case;
100
             end if;
```

این فرآیند، به کلاک ۱ هرتز و کلید rst حساس است. سپس به اندازهی مقدار ثانیههایی که در فایل پروژه نوشته شده است، متغیرهایی تعریف میکنیم تا از آنها استفاده کنیم.

این فرآیند یک بلاک if بزرگ دارد که از بین ۰ و ۱ (مقادیر rst) انتخاب میکند؛ اگر مقدار آن ۱

باشد، وارد حلقه ی بزرگتر دیاگرام (۱) میشویم. از بین stateهای so تا s6 با توجه به زمانی که برای هر کدام تعریف شده، چرخش انجام میدهیم. این فرآیند، وقتی که مقدار state را تغییر میدهد، فرآیند دیگر را بیدار میکند (فرآیند ؟؟) که در ادامه به توضیح آن میپردازیم.