حافظههای ROM و BRAM

مهدى حقوردى ۳۰ آبان ۲ ۱۴۰

١	سيحات فايلهاي تمرين	توخ
١	فايل rom8x8 فايل	1.1
١	۱۰۱۰۱ توضیحات موجودیت rom8x8	
٢	۲۰۱۰۱ توضیحات معماری behave	
٢	ٔ فایل romram فایل	۲.۱
٢	۱۰۲۰۱ موجودیت romram	
٣	۲۰۲۰۱ معماری structural معماری	
٣	ا فایل clockDevider فایل	۳.۱
٣	۱۰۳۰۱ موجودیت clock_divide موجودیت	
٣	۲۰۳۰۱ معماری behave معماری	

۱ توضیحات فایلهای تمرین

۱۰۱ فایل ۲۰۳8

این فایل، سادهترین فایل این تمرین است که شامل یک موجودیت به نام rom8x8 و یک معماری به نام

۱.۱.۱ توضیحات موجودیت ۱.۱.۱

این موجودیت شامل دو پورت است:

- این پورت یک ورودی std_logic_vector بیتی است که در واقع مقدار خروجی را تعیین میکند.
 - dout •

این پورت هم یک پورت خروجی از نوع ۸ std_logic_vector بیتی است که مقدار خروجی روی آن قرار میگیرد.


۲.۱.۱ توضیحات معماری behave

این تنها معماری حاضر برای موجودیت rom8x8 است که در واقع یک ۳ decoder به ۸ است. مقادیری که برای خروجی انتخاب شدهاند کاملا hard code شدهاند و این کاملا با نام موجودیت (که rom است) هماهنگی دارد.

در معماری از language feature عی به نام with ... select عی به نام dout معماری از addr خروجی را روی dout قرار میدهد.

۲.۱ فایل ۲.۱

این فایل در واقع کل پروژه و کد این شکل است:



چرا کد این شکل است؟

كد شامل يك موجوديت به نام romram و يك معماري به نام structural است.

۱۰۲۰۱ موجودیت romram

موجودیت دارای دو ورودی و یک خروجیست:

- ورودىھا
- $clk_100MHZ -$

از نوع std_logic و تبعا یک بیتیست که کلاک سیستم است.

switch -

از نوع std_logic است که همان پایهی انتخاب داخل شکل پروژه است.

خروجی

leds -

یک پورت ۸ بیتی از نوع std_logic_vector است مقداری انتخاب شده روی آن قرار میگیرد.

۲.۲.۱ معماری structural

در قسمت معماری این فایل، ابتدا ۳ component که در این پروژه استفاده شدهاند، تعریف شدهاند و پس از آن ۵ سینگال میانی تعریف و مقداردهی اولیه شدهاند.

در قسمت begin این معماری، ابتدا ۳ component سده و به سینگالهای ورودی، میانی و خروجی وصل شدهاند.

معماری شامل یک process است که به سیگنال clk_1Hz حساس است. سپس این فرآیند برای هر یک کلاک با مقدار ۱، با توجه به ورودی switch که \circ باشد یا ۱، خروجی را به ترتیب با $dout_rom$ و یا $dout_tram$ پر میکند. سپس فارغ از مقدار switch یک شمارنده یا یکی اضافه میکند.

clockDevider فایل ۳.۱

شامل یک موجودیت و یک معماریست:

۱.۳.۱ موجودىت ۱.۳۰۱

صرفا شامل یک ورودی و یک خروجی یک بیتی به نامهای clk_out و clk_out است.

behave معماري ۲.۳.۱

این معماری شامل ۴ سینگال میانی و سه فرآیند است.

- سیگنالهای میانی شامل دو سینگال از نوع unsigned به طول ۲۷ بیت، و دو سینگال یک بیتی از نوع std_logic است.
 - فرآیندها
 متوجه کارکرد اصلی فرآیندها نشدم!