حافظههای ROM و BRAM

مهدی حقوردی ۳۰ آبان ۲ ۱۴۰

فهرست مطالب

١	، فایلهای تمرین	توضيحات
١	rom8x8	۱۰۱ فایل
١	۱۰۱ توضیحات موجودیت rom8x8 	1.1
٢	۲.۱ توضیحات معماری behave	1.1
٢	romram	۲۰۱ فایل
٢	۱۰۱ موجودیت romram	۲.۱
٣	۲۰۱ معماری structural	۲.۱
٣	clockDevider	۳۰۱ فایل

۱ توضیحات فایلهای تمرین

۱.۱ فایل ۱۰۱

این فایل، سادهترین فایل این تمرین است که شامل یک موجودیت به نام rom8x8 و یک معماری به نام behave

۱.۱.۱ توضیحات موجودیت ۱.۱.۱

این موجودیت شامل دو پورت است:

addr •

این پورت یک ورودی std_logic_vector ۳ بیتی است که در واقع مقدار خروجی را تعیین میکند.

dout •

این پورت هم یک پورت خروجی از نوع ۷ std_logic_vector بیتی است که مقدار خروجی روی آن قرار میگیرد.


۲.۱.۱ توضیحات معماری behave

این تنها معماری حاضر برای موجودیت rom8x8 است که در واقع یک ۳ decoder به ۸ است. مقادیری که برای خروجی انتخاب شدهاند کاملا hard code شدهاند و این کاملا با نام موجودیت (که rom است) هماهنگی دارد.

در معماری از language feature عی به نام with ... select عی به نام dout معماری از addr خروجی را روی dout قرار میدهد.

۲.۱ فایل ۲.۱

این فایل در واقع کل پروژه و کد این شکل است:



چرا کد این شکل است؟

چون در کد مشاهده می شود که مشخصا موجودیتهای clock_divide، rom8x8 و вересков е вересков обрания обрани

كد شامل يك موجوديت به نام romram و يك معماري به نام structural است.

۱۰۲۰۱ موجودیت romram

موجودیت دارای دو ورودی و یک خروجیست:

- ورودىھا
- $clk_100MHZ -$

از نوع std_logic و تبعا یک بیتیست که کلاک سیستم است.

switch -

از نوع std_logic است که همان پایهی انتخاب داخل شکل پروژه است.

خروجی

leds -

۲۰۲۰۱ معماری structural

clockDevider فایل ۳.۱