7-Segement تمرین

فاطمه علیملکی مهدی حقوردی ۲۸ آذر ۱۴۰۲

فهرست مطالب

١	اتصال	FPGA به برد 7-Segment چهار	۲
۲	توضيح	m VHDLح فایلهای	۲
		فایل clock_divide.vhd فایل	۲
		فایل decodeSevenSeg.vhd فایل	٢
	٣.٢	فایل sevenSegment.vhd فایل	٢
٣	چالش	ها.	٣
	•	ي چالش اول	٣
	۲.۳	چالش دوم ،	٣
		چالش سوم	٣

۱ اتصال چهار 7-Segment به بر د ۲-Segment

توضیحات سایت^۱:

آیا ما از ۴ عدد 7-Segment استفاده کنیم و هر 7-Segment، ۹ پایه احتیاج داشته باشد باید برای نمایش مقدار مورد نظر از ۳۶ پایه fpga استفاده کنیم؟

خیر اینگونه نیست. باید گفت که پایه های enable هر کدام به یک پورت متصل شود ولی بر فرض مثال پایه a هر چهار 7-Segment باید تنها به یک پورت متصل شود.

باید به این نکته توجه کرد که چشم انسان توانایی دیدن روشن خاموش شدن مداوم یک LED را تا فرکانس (سرعت) مشخصی دارد و اگر سرعت خاموش و روشن شدن آن بر فرض مثال به ۸ میلی ثانیه برسد چشم انسان قادر به تشخیص دقیق آن نخواهد بود .

حال فرض کنیم عبارت ۲۰۲۰ قرار است توسط ۴ عدد 7-Segment نمایش داده شود ابتدا در لحظه صفر پایه enable اولی وصل میشود و بقیه enable ها قطع میشوند و پورت های a chable و g مقدار صفر را نمایش میدهند و بعد از ۸ میلی ثانیه (دلخواه) enable دوم فعال و بقیه غیر فعال میشوند و پورتها مقدار دو را نمایش میدهند ، اگر همینگونه این کار ادامه یابد و تکرار شود چشم ما تنها مقادیر ۲۰۲۰ را خواهد دید تنها با تعداد پورت مصرفی کمتر.

"به طور خلاصه در یک لحظه تنها یکی از Segmentها، روشن است اما چون تعویض به سرعت اتفاق میوفتد، چشم ما توانایی دیدن روشن و خاموش شدن آنها را ندارد."

Y توضيح فايلهاي VHDL

الم دامد المراكبة ال

این فایل مانند clock_divide.vhd آزمایش قبلیست.

decodeSevenSeg. vhd فامل ۲.۲

این فایل طبق جدولی که برای Segment-آهای برد پازج، در وبسایت $^{\gamma}$ آورده شده است، ۱۶ مقدار $^{\circ}$ تا $^{\circ}$ و حروف $^{\circ}$ تا $^{\circ}$ را توسط یک دیکودر $^{\circ}$ به ۷ در خروجی قرار میدهد.

sevenSegment.vhd فایل ۳.۲

این فایل، فایل اصلی ماست. فایل از دو component عه clock_divide و decodeSevenSeg و decodeSevenSeg استفاده می کند.

فایل ۳ فرایند دارد.

- ىك فلىپ فلاپ D
- next state ىلوک

¹https://posedge.ir/1399/07/21/connect-7segment-to-fpga/ ²https://posedge.ir/1399/07/21/connect-7segment-to-fpga/

• بلوک output logic

این بلوک، بلوک مهم در این معماری ست. بر اساس خروجی فلیپ فلاپ، این بلوک تصمیم می گیرد که کدام یک از Segment مهاروشن شود. که از مقدار ۰۰ تا ۱۰ گرفته و قسمت else آن، چهارمین 7-Segment را روشن می کند.

در هر بلاک elsi ،if و یا else ابتدا آدرس 7-Segement روی سیگنال خروجی an قرار snum میگیرد و سپس ۴ بیت از عددی که طبق decoderSevenSeg کد شده است را روی snum قرار می دهد و در نهایت خروجی decodesevenseg را روی سیگنال sseg قرار می دهد.

٣ چالشها

در این قسمت به توضیح چالشهای مطرح شده، میپردازیم.

۱.۳ چالش اول

طبق توضیحاتی که در (۱) آمد، ما باید در فایل clock_divide.vhd تغییراتی را اعمال کنیم که تعداد بار روشن شدن هر یک از Segment-ها آنقدری زیاد بشود، که چشم انسان قابلیت تشخیص روشن خاموش شدن آنها را نداشته باشد. این یعنی عددهایی که در این فایل هستند باید کوچکتر شوند تا سرعت خاموش روشن شدن افزایش یابد. چون در زمان نوشتن این گزارش هنوز آزمایش را انجام ندادهایم عدد دقیق آن را نمیدانیم اما مکان کدهایی که باید تغییر کنند در تصویر ۱ (آ) آمدهاند. ۲

۲.۳ چالش دوم

همانطور که در قسمتهای ۲۰۲ و ۳۰۲، نحوه عملکرد توضیح داده شد، پس باید طبق تصویر (+) تغییراتی را اعمال کنیم.

٣.٣ چالش سوم


برای خاموش کردن Segmentها (چون طبق کدی که به ما دادید، Common Cathode هستند) باید تمامی ورودی های آنها را ۱ کنیم. پس همانطور که در تصویر ۱ (ج) مشخص است، یک شرط دیگر با مقدار ۱۱۱۱ اضافه می کنیم و خروجی را ۱۱۱۱۱۱۱ قرار می دهیم.

با مقدار ۱۱۱۱ اضافه میکنیم و خروجی را ۱۱۱۱۱۱۱ قرار میدهیم. سپس مقداری که در ۲۰۳ تغییر دادیم با دوباره تغییر میدهیم و مانند تصویر ۲ بجای مقادیری که میخواهیم، ۱۱۱۱ میگذاریم تا خروجی آنها ۱۱۱۱۱۱۱ شود و خاموش شوند.

فهرست تصاوير

۱ تغییرات decodeSevenSeg،clock_divide و decodeSevenSeg مندرات ۱ که عنیرات می منابع منابع می منابع می

در زمان آزمایش عدد آنها را روی فایل گزارش با خودکار میشود. *یرانتزها



شكل ١: تغييرات decodeSevenSeg ،clock_divide و sevenSegment

```
signal snum: std_logic_vector(3 downto 0);
  29
30
31
32 <
33
34
 signal snum: std_logic_vector(3 downto 0);
```

شکل ۲: تغییرات در sevenSegment.vhd