حافظههای ROM و BRAM

فاطمه علیملکی مهدی حقوردی ۲۲ آذر ۱۴۰۲

فهرست مطالب

١	توضيحات فايلهاي تمرين				
١	۱۰۱ فایل rom8x8 نامیل ۱۰۸				
١	۱۰۱۰ توضیحات موجودیت rom8x8				
٢	۲۰۱۰۱ توضیحات معماری behave				
٢	۲۰۱ فایل romram فایل				
٢	۱.۲۰۱ موجودیت romram				
٣	۲۰۲۰۱ معماری structural معماری				
٣	۳۰۱ فایل clockDivider فایل				
٣	۱٬۳۰۱ موجودیت clock_divide				
٣	۲۰۳۰۱ معماری behave				
۴	تغییرات کد برای بلوک دیاگرام	۲			
۴	۱۰۲ ورودیها				
۴	۲۰۲ تغییرات در سیگنالهای میانی ۲۰۰۰، ۲۰۰۰، تغییرات در سیگنالهای میانی				
۴	۳۰۲ تغییرات در کامپوننت bram8x8				
۴	۴۰۲ تغییرات در فرآیند موجود				
۴	۵.۲ فرآیند جدید				
	1 11.				

۱ توضیحات فایلهای تمرین

۱۰۱ فایل ۱۰۱

این فایل، سادهترین فایل این تمرین است که شامل یک موجودیت به نام rom8x8 و یک معماری به نام behave

۱.۱.۱ توضیحات موجودیت ۱.۱.۱

این موجودیت شامل دو پورت است:

addr •

این پورت یک ورودی std_logic_vector بیتی است که در واقع مقدار خروجی را تعیین میکند.

dout •

این پورت هم یک پورت خروجی از نوع ۸ std_logic_vector بیتی است که مقدار خروجی روی آن قرار میگیرد.

۲.۱.۱ توضیحات معماری behave


این تنها معماری حاضر برای موجودیت rom8x8 است که در واقع یک decoder به ۸ است.

مقادیری که برای خروجی انتخاب شدهاند کاملا hard code شدهاند و این کاملا با نام موجودیت (که rom است) هماهنگی دارد.

در معماری از language feature عی به نام with ... select عی به نام addr استفاده شده است که با توجه به مقدار addr خروجی را روی dout

۲۰۱ فایل ۲۰۱

این فایل در واقع کل پروژه و کد این شکل است:



چرا کد این شکل است؟

چون در کد مشاهده می شود که مشخصا موجودیتهای clock_divide ، rom8x8 و Bram8x8 و bram8x8 در آن به عنوان یک component استفاده شدهاند (که موجودیتهایی هستند که در شکل وجود دارند، البته مالتی پلکسری که در شکل است در قسمت معماری همین فایل تعریف شده است).

کد شامل یک موجودیت به نام romram و یک معماری به نام structural است.

۱.۲.۱ موجودیت ۱.۲۰۱

موجودیت دارای دو ورودی و یک خروجیست:

• ورودىها

- clk_100MHZ -
- از نوع std_logic و تبعا یک بیتیست که کلاک سیستم است.
 - switch -

از نوع std_logic است که همان پایهی انتخاب داخل شکل پروژه است.

خروجی

leds -

یک پورت ۸ بیتی از نوع std_logic_vector است مقداری انتخاب شده روی آن قرار میگیرد.

structural معماری ۲.۲.۱

در قسمت معماری این فایل، ابتدا ۳ component که در این پروژه استفاده شدهاند، تعریف شدهاند و پس از آن ۵ سینگال میانی تعریف و مقداردهی اولیه شدهاند.

در قسمت begin این معماری، ابتدا ۳ component سلاحا port map شده و به سینگالهای ورودی، میانی و خروجی وصل شدهاند.

معماری شامل یک process است که به سیگنال clk_1Hz حساس است. سپس این فرآیند برای هر یک کلاک با مقدار ۱، با توجه به ورودی switch که \circ باشد یا ۱، خروجی را به ترتیب با dout_rom و یا $dout_1$ میکند. سپس فارغ از مقدار switch یک شمارنده یا یکی اضافه میکند.

۳.۱ فایل clockDivider

شامل یک موجودیت و یک معماریست:

۱۰۳۰۱ موجو دیت ۱۰۳۰۸

صرفا شامل یک ورودی و یک خروجی یک بیتی به نامهای clk_in و clk_out است.

behave معماري ۲.۳.۱

این معماری شامل ۴ سینگال میانی و سه فرآیند است.

- سیگنالهای میانی
- شامل دو سینگال از نوع unsigned به طول ۲۷ بیت، و دو سینگال یک بیتی از نوع std_logic است.
 - فرآبندها

قسمت معماری این فایل شامل ۳ فرایند و یک statement است که به صورت موازی اجرا می شوند.

کلاکی که بورد پازج در اختیار ما قرار میدهد، کلاک 100MHz است که چشم انسان قابلیت دیدن تغییرات آن را روی چیزی مانند LED ندارد.

برای تبدیل کردن این تعداد کلاک بسیار زیاد به یک کلاک در ثانیه میتوان تا نصف این عدد را مقدار صفر داد و نصف دیگر را عدد یک. این فایل هم دقیقا همین کار را انجام میدهد. این فایل دونه دونه کلاکها را میشمارد و یک متغیر را با هر کلاک یکی اضافه میکند، تا زمانی که به مقدار 50e6 که نصف 100MHz است برسد؛ و تا این زمان، سیگنالی که روی خروجی میافتد را (oeb_next) صفر میکند.

از بعد از عدد 50e6 به همین منوال، سیگنال oeb_next را داراست.

۲ تغییرات کد برای بلوک دیاگرام

بلوک دیاگرامی که در گروه فرستادید، تغییراتی را در کد romram. vhd می طلبید که تغییرات آن با استفاده از پلاگین git نرمافزار PyCharm Community Edition عکس گرفته شده اند.

۱.۲ وروديها

تغییرات کلی ورودیها در تصویر ۱ (آ) آورده شدهاند.

۲.۲ تغییرات در سیگنالهای میانی

تغییراتی که روی سیگنالهای میانی انجام داده شدهاند، در تصویر ۱ (ب) آورده شدهاند.

۳.۲ تغییرات در کامپوننت ۳.۲

تغییرات لازم در تصویر ۱ (ج) نشان داده شدهاند.

۴.۲ تغییرات در فرآیند موجود

تغییرات لازم در فرآیندی که از قبل در فایل بود، در تصویر ۱ (د) نشان داده شدهاند.


۵.۲ فرآبند جدید

بخاطر آخرین مالتی پلکسر نیاز به نوشتن یک فرآیند جدید احساس میشد که کد این فرآیند در تصویر ۲ نوشته شده است.

فهرست تصاوير

<pre>process(clk_lHz) is begin if(clk_lHz'event and clk_lHz = '1') then case switch0 is when '0' => before_leds <= dout_rom; when '1' => before_leds <= dout_bram; when others => null; end case; addr_counter <= std_logic_vector(unsigned(addr_counter end if; end process;</pre>	<pre>clock_divider: clock_divide port map(clk_100MHz, clk_1Hz); rom: rom8x8 port map(addr_counter, dout_rom); bram: bram8x8 port map(clka => clk_1Hz, wea => switch1, addra => addr_counter, dina => dina_null, douta => dout_bram);</pre>	<pre>signal clk_1Hz: std_logic; signal addr_counter: std_logic_vector(2 downto 0) := "000"; signal dout_rom,dout_bram: std_logic_vector(7 downto 0); signal dina_null: std_logic_vector(7 downto 0) := "00000000"; signal before_leds: std_logic_vector(7 downto 0); signal before_leds: std_logic_vector(7 downto 0); signal all_null: std_logic_vector(7 downto 0) := "00000000";</pre>	romnam is t(clk_100MHZ: in std_logic; switch0, switch1: in std_logic; leds: out std_logic_vector(7 downto 0) mnam;
56 57 58 59 60 61 63 64 65 65	45 46 47 48 49 50 51 53 53	signal cl signal ad signal do signal di signal be	entity romram is port(clk.100MHZ switch0, si leds: out ;);
55 56 57 58 58 59 60 61 61 63 64 65	44 45 46 47 49 50 50 53 53		ent); end
gned(addr_cou	ОМНZ, clk_1HZ.	37 37 38 38 39 39 40 40 41 41 >> 42 42 43 43	5 5 5 6 6 6 7 7 7 8 8 8 8 10 10 11 11 11 11 11
<pre>process(clk_lHz) is begin if(clk_lHz'event and clk_lHz = '1') then if(clk_lHz'event and clk_lHz = '1') then if(clk_lHz'event and clk_lHz = '1') then</pre>	clock_divider: clock_divide port map(clk_100MHz, clk_1Hz) rom: rom8x8 port map(addr_counter, dout_rom); bram: bram8x8 port map(clka => clk_1Hz,	signal clk_lHz: std_logic; signal addr_counter: std_logic_vector(2 dc signal dout_rom,dout_bram: std_logic_vectc signal dina_null: std_logic_vector(7 down' signal wea_null: std_logic_vector(0 downta	<pre>entity romram is port(</pre>
• • • • • • • • • • • • • • • • • • •		⊕	:
(د) تغییرات فرآیند اول	bram8x8 (ج)	(ب) سيگنالها	(آ) وروديها

شکل ۱: تغییرات در ورودی، سیگنالهای میانی، bram8x8 و فرآیند اول ۵



شكل ٢: فرآيند جديد