# حافظههای ROM و BRAM

فاطمه علیملکی مهدی حقوردی ۲۱ آذر ۱۴۰۲

## فهرست مطالب

	•	0
١	توضيحات فايلهاي تمرين	١
١	۱۰۱ فایل rom8x8 نین درون میاند کو از ۱۰۱ درون درون درون درون درون درون درون درون	
١	۱۰۱۰۱ توضیحات موجودیت rom8x8 ۲۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰۰	
۲	۲۰۱۰۱ توضیحات معماری behave	
۲	۲۰۱ فایل romram فایل	
۲		
Ÿ	۲۰۲۰۱ معماری ۲۰۲۰۱ structural	
Ÿ	۳۰۱ فایل ۳۰۱ clockDivider	
Ψ̈́	۱۰۳۰۱ موجودت ۱۰۳۰ clock_divide موجودت	
, W	۲۰۳۱ معماری behave	
'	The second secon	
۴	تغییرات کد برای بلوک دیاگرام	۲
۴	۱۰۲ ورودیها	
Ý.		
,		
	توضیحات فایلهای تمرین	١
	rom8x8 فایل	٠.١
این فایل، سادهترین فایل این تمرین است که شامل یک موجودیت به نام rom8x8 و یک معماری به نام		
ب	و کین. سختبرین کین میرین است که سامل یک موجودیک به کام کانفساک و یک مصاوی بر beha است.	رين معر
	· · · · · · · · · · · · · · · · · · ·	VC
	۱.۱ توضیحات موجو دیت rom8x8	
	۱.۱ توضیحات موجودیت rom8x8	1 • 1
	موجودیت شامل دو پورت است:	این
	addr •	
تعيين	این پورت یک ورودی std_logic_vector بیتی است که در واقع مقدار خروجی را ت میکند.	

#### dout •

این پورت هم یک پورت خروجی از نوع ۸ std\_logic\_vector بیتی است که مقدار خروجی روی آن قرار میگیرد.


#### ۲.۱.۱ توضیحات معماری behave

این تنها معماری حاضر برای موجودیت rom8x8 است که در واقع یک decoder به ۸ است. مقادیری که برای خروجی انتخاب شدهاند کاملا hard code شدهاند و این کاملا با نام موجودیت (که rom است) هماهنگی دارد.

در معماری از language feature عی به نام with ... select عی به نام addr استفاده شده است که با توجه به مقدار addr خروجی را روی dout

### ۲۰۱ فایل ۲۰۱

این فایل در واقع کل پروژه و کد این شکل است:



#### چرا کد این شکل است؟

چون در کد مشاهده می شود که مشخصا موجودیتهای clock\_divide ، rom8x8 و rom8x8 و bram8x8 در آن به عنوان یک component استفاده شدهاند (که موجودیتهایی هستند که در شکل وجود دارند، البته مالتی پلکسری که در شکل است در قسمت معماری همین فایل تعریف شده است).

کد شامل یک موجودیت به نام romram و یک معماری به نام structural است.

#### ۱۰۲۰۱ موجودیت ۲۰۲۰۱

موجودیت دارای دو ورودی و یک خروجیست:

• ورودىھا

- clk\_100MHZ -
- از نوع std\_logic و تبعا یک بیتیست که کلاک سیستم است.
  - switch -

از نوع std\_logic است که همان پایهی انتخاب داخل شکل پروژه است.

## خروجی

leds -

یک پورت ۸ بیتی از نوع std\_logic\_vector است مقداری انتخاب شده روی آن قرار میگیرد.

#### structural معماری ۲۰۲۰۱

در قسمت معماری این فایل، ابتدا ۳ component که در این پروژه استفاده شدهاند، تعریف شدهاند و پس از آن ۵ سینگال میانی تعریف و مقداردهی اولیه شدهاند.

در قسمت begin این معماری، ابتدا ۳ component سده و به سینگالهای ورودی، میانی و خروجی وصل شدهاند.

معماری شامل یک process است که به سیگنال  $clk_1Hz$  حساس است. سپس این فرآیند برای هر یک کلاک با مقدار ۱، با توجه به ورودی switch که  $\circ$  باشد یا ۱، خروجی را به ترتیب با dout\_rom پر میکند. سپس فارغ از مقدار switch یک شمارنده یا یکی اضافه میکند.

## clockDivider فابل ۳.۱

شامل یک موجودیت و یک معماریست:

#### ۱.۳.۱ موجودیت ۱.۳.۱

صرفا شامل یک ورودی و یک خروجی یک بیتی به نامهای clk\_in و clk\_out است.

#### ۲.۳.۱ معماری behave

این معماری شامل ۴ سینگال میانی و سه فرآیند است.

• سىگنالھاي مىانى

شامل دو سینگال از نوع unsigned به طول ۲۷ بیت، و دو سینگال یک بیتی از نوع std\_logic است.

• فرآىندها

قسمت معماری این فایل شامل ۳ فرایند و یک statement است که به صورت موازی اجرا می شوند.

کلاکی که بورد پازج در اختیار ما قرار میدهد، کلاک 100MHz است که چشم انسان قابلیت دیدن تغییرات آن را روی چیزی مانند LED ندارد.

برای تبدیل کردن این تعداد کلاک بسیار زیاد به یک کلاک در ثانیه میتوان تا نصف این عدد را مقدار صفر داد و نصف دیگر را عدد یک. این فایل هم دقیقا همین کار را انجام میدهد. این فایل دونه دونه کلاکها را میشمارد و یک متغیر را با هر کلاک یکی اضافه میکند، تا زمانی که به مقدار 50e6 که نصف 100MHz است برسد؛ و تا این زمان، سیگنالی که روی خروجی میافتد را (oeb\_next) صفر میکند.

از بعد از عدد 50e6 به همین منوال، سیگنال oeb\_next را داراست.

# ۲ تغییرات کد برای بلوک دیاگرام

بلوک دیاگرامی که در گروه فرستادید، تغییراتی را در کد romram. vhd میطلبید که تغییرات آن با استفاده از پلاگین git نرمافزار PyCharm Community Edition عکس گرفته شدهاند.

## ۱.۲ وروديها

تغییرات کلی ورودیها در تصویر ۱ آورده شدهاند.

7.7

## فهرست تصاوير



شکل ۱: تغییرات در ورودی