

11.191419




حل دستی: انتظار میرود بدترین تأخیر یک شدن وقتی باشد که nmosهای پایین هر دو مجبور شوند Z بفرستند (10ns) و یکی از ترانزیستورهای بالا یک بفرستد (5ns) که این کار مجموعاً ۱۰ نانوثانیه زمان میبرد و بدترین تأخیر صفر شدن زمانی باشد که ترانزیستورهای Z ،pmos بفرستند (7ns) و هر دو ترانزیستور nmos صفر بفرستند (8ns) که این کار مجموعاً ۸ نانوثانیه زمان می برد.

آزمایش حل دستی: بدترین تأخیر برای یک شدن، تبدیل حالت «A=1 و B=1» به حالت «A=0 و B=1» میباشد که میزان آن از طرف mmosها، ×5=10ns ك×2 مىباشد. بدترين تأخير براى صفر شدن، تبديل حالت «A=0 و B=1» به حالت «A=1 و B=1» مىباشد كه ميزان آن از طرف pmosها، 2×4=8ns میباشد. نتیجه تستبنچ به صورت زیر است.




```
☑ D:\University\Term4\Digital Systems\CAs\1\Q1.v - Notepad++
File Edit Search View Encoding Language Settings Tools Macro Run Plugins Window ?
                   supply1 Vdd;
supply2 Vdd;
supply0 Gnd;
wire i;
pmos #(5,6,7) T1(w,Vdd,a);
pmos #(5,6,7) T2(w,Vdd,b);
nmos #(3,4,5) T3(w,1,b);
nmos #(3,4,5) T3(w,1,b);
```

11.191419




حل دستی: برای بدترین تأخیر toZ باید En از یک به صفر تبدیل شود. بین دو حالت اولیه A=0 یا A=0، حالت بدتر زمانی است که A=0 بوده و بخواهد یک شود (A=0 طول می کشد تا A=0 به نظر می آید بهتر باشد و بخواهد یک شود (A=0 طول می کشد تا A=0 طول می کشد تا A=0 سود.). برای بدترین تأخیر A=0 به نظر می آید بهتر باشد A=0 از صفر به یک تبدیل شود تا به مسیر طولانی تری برای رسانایی نیاز شود. این موضوع برای تبدیل خروجی به A=0 (یعنی A=0) صحیح است و A=0 تا نصفر شود و A=0 این اتفاق نمی افتد و بدترین A=0 تأخیر برای زمانی خواهد بود که A=0 از صفر به یک تبدیل شود که با خود A=0 زمان به همراه خواهد داشت.

آزمایش حل دستی: بدترین تأخیر برای یک شدن، تبدیل حالت «A=0» به حالت «En=0 و A=0» میباشد که 12ns طول می کشد تا خروجی از Z به ۱ تبدیل شود. بدترین تأخیر برای صفر شدن، تبدیل حالت «A=0» به حالت «En=1 و En=1» میباشد که 14ns طول خروجی از X به ۲ تبدیل شود. بدترین تأخیر برای Z شدن، تبدیل حالت «A=0» به حالت «En=1 و A=0» به حالت «En=1 می کشد تا خروجی از X به ۲ تبدیل شود. بدترین تأخیر برای A=0» میباشد که 12ns طول می کشد تا خروجی از A=0» تبدیل شود. نتیجه تستبنچ به صورت زیر است.



محمد مهدى معيني منش

11.191419



حل دستی: با توجه به سؤال یک، در هر nand gate دو ورودی، بدترین تأخیر 10ns ،to1 و بدترین تأخیر 8ns ،to0 میباشد. با استدلال مشابه، برای هم nand gate سه ورودی، بدترین تأخیر 15ns ،to1 و بدترین تأخیر 15ns ،to1 و بدترین تأخیر 20ns و بدترین تأخیر 16ns ،to0 و بدترین تأخیر 20ns و بدترین تأخیر 16ns ،to0 میباشد. بسیاری از این حالات ممکن است در ساختار فوق اصلاً رخ ندهد اما بدون یک تحلیل قوی، انتظار میرود بدترین تأخیر 10ns ،وقتی باشد که گیت چهار ورودی، 20ns ،گیت سه ورودی، 15ns و گیت دو ورودی، 10ns و در مجموع طرف شود. بدترین حالت to0 نیز وقتی خواهد بود که گیت چهار ورودی، 16ns ،گیت سه ورودی، 15ns و گیت دو ورودی، 10ns و در مجموع 41ns زمان صرف شود. حالا با دقت بیشتری مدار را تحلیل دستی می کنیم.

to1: به نظر می آید بدترین حالت to1 این مجموعه وقتی باشد که ۱۰ نانوثانیه گیت دو ورودی، ۱۵ نانوثانیه گیت سه ورودی و ۲۰ نانوثانیه گیت چهار ورودی زمان صرف کند. با کمی دقت متوجه می شویم این حالت که هر سه گیتهای در یک مسیر با هم از صفر به یک تبدیل شوند وجود خوادی اگر گیت چهار ورودی بخواهد to1 شود (20ns)، باید همه گیتهای سه ورودی to0 شوند (12ns). برای گیتهای دو ورودی می توان دو حالت این می از نظر گرفته و چون بدترین حالت مد نظر است، to1 در نظر گرفته می شود (10ns). بنابراین طبق حالت زیر، به میزان to1 و 10+12+20=42ns تأخیر برای to1 شدن کل مجموعه خواهیم داشت.

$$\begin{cases} s0 = 1\\ s1 = 1 \rightarrow 0\\ a = 1\\ b = 1\\ c = 1\\ d = 0 \end{cases}$$


to0: برای اینکه گیت چهار ورودی to0 شود (16ns)، باید حداقل یکی از گیتهای سه ورودی to1 شوند (15ns). گیتهای دو ورودی هم می توانند to1 یا to0 شوند. از آنجا که خروجی گیت سه ورودی، صفر بوده پس ورودیهای آن باید ۱ باشند و یکی از ورودیها به صفر تبدیل شود. در بدترین حالت، یکی از گیتهای دو ورودی به صفر تبدیل می شود (8ns). نهایتاً 839ns +15+16 تأخیر خواهیم داشت.

$$\begin{cases}
s0 = 1 \\
s1 = 0 \rightarrow 1 \\
a = 0 \\
b = 1 \\
c = 0 \\
d = 0
\end{cases}$$

٣

تاریخ تحویل: ۱۳۹۹/۱۲/۲۵

آزمایش حل دستی: با استفاده از تقارن، حالت اولیه را برابر «a=0, b=1, c=1, d=0» قرار میدهیم و با s0 و s1 حالات مختلف را امتحان می کنیم.




در مجموع ۸ حالت تست شد که نتایج آن به نحو زیر است:

to0: 17, 30, 21, 18 to1: 22, 18, 22, 28


یعنی به نظر می آید بدترین تأخیر to1 برابر 28ns و بدترین تأخیر 30ns ،to0 میباشد که کمتر از نتایج حاصل از حل دستی است.

۸۱۰۱۹۸۴۷۵



حل دستی: در بدترین حالت to0، سه گیت باید to0 شوند که هر کدام 14ns زمان و در مجموع 42ns زمان صرف می شود. در بدترین حالت to1 آخرین گیت باید to1 شود که در مجموع 40ns زمان صرف خواهد آخرین گیت باید to1 شود که در مجموع 40ns زمان صرف خواهد شد.

آزمایش حل دستی: مشابه سؤال قبل با استفاده از تقارن، حالت اولیه را برابر «a=0, b=1, c=1, d=0» قرار میدهیم و با s0 و s1 حالات مختلف را امتحان می کنیم.



در مجموع ۸ حالت تست شد که نتایج آن به نحو زیر است:

{to0: 36, 26, 33, 14 to1: 36, 19, 24, 22

یعنی به نظر میآید بدترین حالت to0 و to1 هر دو 36ns باشد که کمتر از نتایج حاصل از حل دستی است.

11.191619

در mux سؤال سه، میانگین چهار آزمایش to0 برابر 21.5ns و همین میانگین برای to0 سؤال چهار برابر 27.25ns میباشد. به طور مشابه برای to1 سؤال سه به طور میانگین 22.25ns زمان احتیاج است.

میانگین کلی mux سؤال سه، 22ns و میانگین کلی سؤال چهار، 26.25ns میباشد. بنابراین میتوان گفت به طور کلی تأخیر mux ساخته شده با Tri-State buffer مقداری بیشتر از mux ساخته شده با nand میباشد.

از لحاظ تعداد ترانزیستورهای به کار رفته، در بخش سه، دو nand دو ورودی (هر کدام ۴ ترانزیستور)، چهار nand سه ورودی (هر کدام ۶ ترانزیستور) و یک nand چهار ورودی (با ۸ ترانزیستور) استفاده شده که در مجموع، ۴۰ ترانزیستور مصرف شده است. اما در بخش چهار هر گیت، دارای ۶ ترانزیستور است و در مجموع از ۸ گیت معادل با ۴۸ ترانزیستور استفاده شده است.

با توجه به تعداد بالاتر ترانزیستورهای بخش چهار، به نظر میرسد مصرف انرژی آن نیز بیشتر باشد چون در حالات مشابه، تعداد بیشتری از ترانزیستورها وارد عمل میشوند و مصرف انرژی دارند.

در اینجا همان تستبنچهای سؤالات ۳ و ۴ (که تقریباً تمامی حالات را در بر می گیرند)، کنار هم نمایش داده شده است. لازم به ذکر است عدد ۳ در انتهای نام متغیرها اشاره به سؤال سوم و عدد ۴ در انتهای نام متغیرها اشاره به سؤال چهارم دارند.

