
تاريخ تحويل:	سیستمهای دیجیتال	محمد مهدی معینی منش	شماره
	CA3	۸۱·۱۹۸۴۷۵	سوال

در CA1 تأخیر برای nmos (3,4,5) و برای 5,6,7) و برای (5,6,7) در نظر گرفته شده بود. این مقادیر سبب می شوند گیت nand حداکثر تأخیر (10,8) را داشته باشد (این مورد در CA1 به دست آمد.). اکنون می خواهیم با ترانزیستورهای مذکور حداکثر تأخیرهای گیت xor را محاسبه نماییم (زیرا در ساخت Full adder) به آن نیاز داریم.

1/14


14../7/78

یک گیت xor ساختاری مشابه زیر دارد.



با توجه به مقادیر نوشته شده برای ترانزیستورها و همچنین در نظر گرفتن a=1 در شکل بالا نشان داده a=1 بدترین تأخیر a=1 برابر a=1 (تبدیل حالت a=1 و a=1 به حالت a=1 و a=1 برابر a=1 (تبدیل حالت a=1 و a=1 به حالت a=1 و a=1 برابر a=1 (تبدیل حالت a=1 و a=1 به حالت a=1 و a=1 برابر a=1 (تبدیل حالت a=1 و a=1 به حالت a=1 و a=1 برابر a=1 (تبدیل حالت a=1 و a=1 به حالت a=1 و a=1 برابر a=1 (تبدیل حالت a=1 و a=1 به حالت a=1 و a=1 برابر a=1 (تبدیل حالت a=1 و a=1 برابر a=1 (تبدیل حالت a=1 و a=1 برابر a=1 و a=1 و

با توجه به اینکه اکنون مقادیر worst case delay را برای همه گیتهای مورد نیاز میدانیم، ساختار Full adder را رسم مینماییم.



برای تعریف کردن این ماژول در سیستم وریلاگ، کد زیر نوشته شد.

تاريخ تحويل:	سیستمهای دیجیتال	محمد مهدی معینی منش	شماره
	CA3	۸۱۰۱۹۸۴۷۵	سوال

این ماژول باید از جدول درستی زیر پیروی کند.

a	b	c	S	Co
1	1	1	1	1
1	1	0	0	1
1	0	1	0	1
1	0	0	1	0
0	1	1	0	1
0	1	0	1	0
0	0	1	1	0
0	0	0	0	0

7/14

14../7/78

در این قسمت میخواهیم بدترین تأخیرها را محاسبه کنیم. برای Co، بدترین تأخیر صفر شدن موقعی رخ میدهد که xor تغییر کند و به واسطه آن یک nand یک بفرستد و nand آخر صفر بفرستد. پس بدترین تأخیر to0 برای Co برابر 39ns میباشد.

برای to1 شدن S بدترین تأخیر زمانی است که یک xor صفر بفرستد و xor آخر یک بفرستد که منجر می شود بدترین تأخیر برای آن برابر 38ns شود. تبدیل حالت a=0, b=0, c=1 به a=0, b=1, c=1 این دو worst case را اثبات می کند.

همچنین بدترین تأخیر یک شدن Co موقعی رخ میدهد که xor تغییر کند و به واسطه آن یک nand صفر بفرستد و nand آخر یک بفرستد. پس بدترین تأخیر tol برای Co برابر 35ns میباشد. تبدیل حالت a=1, b=0, c=1 به a=0, b=0, c=1 این worst case را اثبات می کند.


برای to0 شدن S هم باید هر دو xor صفر بفرستند که بدترین تأخیر to0 آن بشود 42ns. تبدیل حالت a=1, b=1, c=0 به a=0, b=1, c=0 این worst case را اثبات میکند.

بنابراین داریم:


```
S: \begin{cases} to1:38ns \\ to0:42ns \end{cases} Co: \begin{cases} to1:35ns \\ to0:39ns \end{cases}
```

در اینجا، حالات گفته شده تست و بررسی می شود تا نشان داده شود ماژول به درستی کار می کند و همچنین نتیجه دلخواه ما در پیدا کردن worst case delay را بر آورده می سازد.

```
module TB ();
 9
         reg aa = 0, bb = 1, cc = 1; //First Initialize
10
         wire SS, CoCo;
         full adder my ic (aa, bb, cc, CoCo, SS);
11
12 □
         initial begin
             #100 bb=0; //co to 0 -- S to 1
13
14
             #100 aa=1; //Co to 1
15
             #100 aa=0; bb=1; cc=0; //Reinitialize
16
             #100 aa=1; //SS to 0
17
             #100 $stop;
18
         end
    endmodule
```



با توجه به ساختار زیر برای جمع کننده خواسته شده در صورت پروژه، این قسمت انجام می گردد.



کد زیر برای این جمع کننده n-بیتی نوشته شد.

```
timescale lns/lns
 2
 3
    module nbit full adder(a, b, c, Co, S);
 4
        parameter n = 6;
 5
        input [n-1:0] a;
 6
        input [n-1:0] b;
 7
        input c;
8
        output Co;
9
        output [n-1:0] S;
10
        wire [n-1:0] inner_S;
11
        wire inner Co;
12
        assign {inner_Co,inner_S} = a + b + c;
13
14
        assign #(38*n,42*n)S = inner_S;
15
        assign #(35*n,39*n)Co=inner_Co;
16
    endmodule
```

۲

	تاریخ تحویل:	سیستمهای دیجیتال	محمد مهدی معینی منش	
				شماره
4/14	14/7/78	CA3	۸۱۰۱۹۸۴۷۵	سوال

در این قسمت تستبنچی برای این سوال به کمک repeat و random نوشته میشود.

```
timescale lns/lns
2 3
    module TB ();
 4
        reg [3:0] aa;
 5
        reg [3:0] bb;
 6
        reg cc;
 7
 8
        wire [3:0] SS;
9
        wire CoCo;
10
        nbit_full_adder #4 my_ic(aa, bb, cc, CoCo, SS);
        initial begin
11 👨
             repeat (20) #500 {aa,bb,cc}=$random;
12
13
             #200 $stop;
14
        end
15
    endmodule
```


خروجی نرمافزار ModelSim به صورت زیر است.



\\\\ \\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	تاریخ تحویل:	سیست _م های دیجیتال CA3	محمد مهدی معینی منش	شماره سوال
Δ/14 14/Y/Y۶	تاريخ تحويل:	CA3	محمد مهدی معینی منش ۱۹۸۴۷۵ ۱بتدا ساختاری که این شمارنده دارد، رسم می	شماره سوال

	تاريخ تحويل:	سیستمهای دیجیتال	محمد مهدی معینی منش	1 .
		G. 2		شماره ا
8/14	14/٢/٢۶	CA3	۸۱۰۱۹۸۴۷۵	سوال
		-	-	

پیادهسازی ساختار اخیر، از لحاظ کدنویسی (خصوصاً با ساختار generate) دشوار است. بنابراین، ساختار را به شکل زیر تغییر میدهیم.



تاريخ تحويل:	سیستمهای دیجیتال	محمد مهدی معینی منش	شماره
	CA3	۸۱·۱۹۸۴۷۵	سوال

برای تعریف کردن این ماژول در SystemVerilog کد زیر نوشته شد.

```
| wire [5:0] input_bbit; | wire [5:0] input_bb
```

V/14

14../7/78

تاريخ تحويل:	سیستمهای دیجیتال	محمد مهدی معینی منش	شماره
	CA3	۸۱٠١٩٨۴٧۵	سوال

تستبنچ این سوال با توجه به خواسته سوال (Marching-1) نوشته شده است. کد آن به شکل زیر است.


۵

```
module TB ();
        reg [126:0] ii=1'd0;
        int n;
3
4
        wire [6:0] SS;
5
        ones_counter my_ic(ii, SS);
6 ₽
        initial begin
7 |
             for (n=0;n<127;n=n+1) begin
8
                 #1000 ii=(ii+1)*2-1;
9
             end
             for (n=0;n<127;n=n+1)begin
10 申
                 #1000 ii=ii*2;
11
12
             end
13
             #1000 $stop;
14
        end
15
    endmodule
```

1/14

14../7/78

این تستبنچ در مجموع ۲۵۴ حالت را تست و بررسی می کند و عملاً همهی این حالات قابل نمایش نیست. بنابراین ابتدا یک تصویر کلی و سپس چندین تصویر جزئی از آن در ادامه آورده شده است.



کد نوشته شده به صورت زیر است. تأخیرهای نوشته شده بر حسب بدترین تأخیرهای به دست آمده در قسمتهای قبل است.

CA3

```
module ones_counter(input [126:0] i, output reg [6:0] S);
always @(i) begin
                                                     int n;
reg [95:0] input_lbit;
                                                     reg [79:0] input_2bit;
reg [55:0] input_3bit;
                                                     reg [35:0] input_4bit;
reg [21:0] input_5bit;
                                                      reg [12:0] input_6bit;
                                                     for (n=0;n<96;n=n+1) input_lbit[n]=i[n];
for (n=64;n<80;n=n+1) input_2bit[n]=i[n+32];
for (n=48;n<56;n=n+1) input_3bit[n]=i[n+64];
for (n=32;n<36;n=n+1) input_4bit[n]=i[n+88];</pre>
13
14
15
16
                                                      for (n=20;n<22;n=n+1) input_5bit[n]=i[n+104];
                                                      input_6bit [12] = i[126];
17
18
                                                      for (n=0;n<32;n=n+1) begin
                                                                    {input_2bit[2*n+1],input_2bit[2*n]} =
input_1bit[3*n]+
input_1bit[3*n+1]+
19
20
                                                                      input 1bit[3*n+2];
                                                      end
                                                      for (n=0;n<16;n=n+1) begin
                                                                    31
32
33
                                                      end
                                                      for (n=0;n<8;n=n+1) begin
                                                                    (n=0;n<8;n=n+1) begin
{input_4bit[4*n+3],input_4bit[4*n+2],input_4bit[4*n+1],input_4bit[4*n]} =
input_3bit[6*n+1]+
input_3bit[6*n+1]*2+
input_3bit[6*n+2]*4+
input_3bit[6*n+3]+
input_3bit[6*n+4]*2+
input_3bit[6*n+5]*4+
input_3bit[0*n+5]*4+
input_3bit[n+48];</pre>
41
42
44
45
46
                                                      end
                                                      for (n=0;n<4;n=n+1) begin
                                                                       \label{eq:continuous} \{ input\_5bit [5*n+4], input\_5bit [5*n+4], input\_5bit [5*n+1], 
                                                                    (input_Sbit[5*n+4], in
input_4bit[8*n+1]*2+
input_4bit[8*n+1]*2+
input_4bit[8*n+3]*4+
input_4bit[8*n+3]*8+
input_4bit[8*n+4]+
input_4bit[8*n+6]*4+
input_4bit[8*n+6]*4+
input_4bit[8*n+7]*+
input_4bit[8*n+7]*+
53
54
55
56
57
58
                                                                     input_4bit[n+32];
60
                                                      for (n=0;n<2;n=n+1) begin
                                                                     input_5bit[6*n+5],input_6bit[6*n+4],input_6bit[6*n+3],input_6bit[6*n+2],input_6bit[6*n+1],input_6bit[6*n]) =
input_5bit[10*n]+
input_5bit[10*n+1]*2+
                                                                    input_Sbit[10*n+1]*4+
input_Sbit[10*n+3]*8+
input_Sbit[10*n+3]*8+
input_Sbit[10*n+4]*16+
input_Sbit[10*n+6]*2+
input_Sbit[10*n+6]*2+
input_Sbit[10*n+7]*4+
input_Sbit[10*n+8]*8+
69
70
                                                                     input_5bit[10*n+8]*8+
input_5bit[10*n+9]*16+
                                                                     input_5bit[n+20];
                                                      end
                                                                     #252{s[6],s[5],s[4],s[3],s[2],s[1],s[0]} =
                                                                    #252(s[6],s[5],s[
input_6bit[0]+
input_6bit[1]*2+
input_6bit[2]*4+
input_6bit[3]*8+
input_6bit[4]*16+
input_6bit[5]*32+
input_6bit[6]+
                                                                    input_6bit[7]*2+
input_6bit[7]*2+
input_6bit[9]*8+
input_6bit[10]*16+
input_6bit[11]*32+
input_6bit[12];
                                      end
94 endmodule
```

	تاریخ تحویل:	سیستمهای دیجیتال	محمد مهدی معینی منش	
				شماره
1+/14	14/۲/۲۶	CA3	۸۱۰۱۹۸۴۷۵	سوال
	, , , , , ,		711 7 1711 1 2	57

اما کد اخیر عملاً فرقی با کد نوشته شده در قسمت ۴ ندارد. بنابراین کد دیگری نوشته میشود و در ادامه هم این کد جدید مورد استفاده قرار خواهد گرفت. در این کد یک تأخیر که بدترین تأخیر کل میباشد برای همه حالات در نظر گرفته میشود.

```
1 `timescale 1ns/1ns
3 module ones counter(input [126:0] i, output reg [6:0] S);
4
5 ₽
       always @(i) begin
6
           #630 S=7'b0;
7
           for (n=0;n<126;n=n+1) begin
8
               if(i[n])S=S+1;
9
           end
10
       end
11 endmodule
```

شماره	محمد مهدی معینی منش	سیستمهای دیجیتال	تاریخ تحویل:
سوال	۸۱۰۱۹۸۴۷۵	CA3	

حالا می خواهیم به کمک ابزار yosys، عملیات سنتزکردن را برای بخشهای ۴ و ۶ انجام دهیم. لازم به ذکر است برای تبدیل فایلهای با پسوند sv به فایلهای به پسوند v (برای شناسایی نرمافزار yosys) تغییراتی صورت گرفته است.

11/14

14../7/78

برای بخش ۴ نتایج به شکل زیر است.

برای full adder یک بیتی:

```
ABC: + strash
ABC: + strash
ABC: + scorr
ABC: Narning: The network is combinational (run "fraig" or "fraig_sweep").
ABC: + strash
ABC: + retime -0
ABC: + strash
ABC: + strash
ABC: + write_blif <abc-temp-dir>/output.blif

ABC RESULTS: NAND cells: 5
ABC RESULTS: NOR cells: 6
ABC RESULTS: NOR cells: 6
ABC RESULTS: input signals: 3
ABC RESULTS: input signals: 3
ABC RESULTS: input signals: 3
ABC RESULTS: input signals: 2

A.2. Extracting gate netlist of module `\full_adder_2' to `<abc-temp-dir>/input.blif'...
Extracted 8 gates and 13 wires to a netlist network with 5 inputs and 3 outputs.

4.2.1. Executing ABC.
Running ABC command: <yosys-exe-dir>/yosys-abc -s -f <abc-temp-dir>/abc.script 2>&1
ABC: ABC command line: "source <abc-temp-dir>/abc.script".
ABC: + read_blif <abc-temp-dir>/input.blif
ABC: + read_lib -w D:\University\Term4\DigitalSystems\yosys\src/mycells.lib
ABC: Parsing finished successfully. Parsing time = 0.00 sec
```

برای full adder دو بیتی:

```
D:\University\Term4\DigitalSystems\yosys\src\yosys.exe
                                                                                                                                                                                                X
ABC: + strash
ABC: + dc2
ABC: + scorr
ABC: + scorr
ABC: + scorr
ABC: Warning: The network is combinational (run "fraig" or "fraig_sweep").
ABC: + ifraig
ABC: + retime -o
ABC: + strash
ABC: + dch -f
ABC: + map
ABC: + write_blif <abc-temp-dir>/output.blif
ABC RESULTS:
                                           NAND cells:
                                                                           8
12
ABC RESULTS:
                                            NOR cells:
NOT cells:
ABC RESULTS:
ABC RESULTS:
                                  internal signals:
   input signals:
4.3. Extracting gate netlist of module `\full_adder_3' to `<abc-temp-dir>/input.blif'..
Extracted 13 gates and 20 wires to a netlist network with 7 inputs and 4 outputs.
4.3.1. Executing ABC.
Running ABC command: <yosys-exe-dir>/yosys-abc -s -f <abc-temp-dir>/abc.script 2>&1
ABC: ABC command line: "source <abc-temp-dir>/abc.script".
 usc:
ABC: + read_blif <abc-temp-dir>/input.blif
ABC: + read_lib -w D:\University\Term4\DigitalSystems\yosys\src/mycells.lib
```

CA3

41.19444

برای full adder سه بیتی:

```
D:\University\Term4\DigitalSystems\yosys\src\yosys.exe
                                                                                                                                                               ×
ABC: + map
ABC: + write_blif <abc-temp-dir>/output.blif
                            NAND cells:
NOR cells:
NOT cells:
internal signals:
input signals:
ABC RESULTS:
ABC RESULTS:
ABC RESULTS:
                                                              19
9
7
4
ABC RESULTS:
ABC RESULTS:
                               output signals:
 4.4. Extracting gate netlist of module `\full_adder_4' to `<abc-temp-dir>/input.blif'.. Extracted 20 gates and 29 wires to a netlist network with 9 inputs and 5 outputs.
4.4.1. Executing ABC.
Running ABC command: <yosys-exe-dir>/yosys-abc -s -f <abc-temp-dir>/abc.script 2>&1
ABC: ABC command line: "source <abc-temp-dir>/abc.script".
       + read blif <abc-temp-dir>/input.blif
```

14../7/78

17/14

برای full adder چهار بیتی:

```
III D:\University\Term4\DigitalSystems\yosys\src\yosys.exe
ABC: Library "demo" from "D:\University\Term4\DigitalSystems\yosys\src/mycells.lib" has 4 cells (1 skipped: 1 seq; 0 tri/
-state; 0 no func). Time = 0.00 sec
ABC: Memory = 0.00 MB. Time = 0.00 sec
ABC: + strash
ABC: + dc2
ABC: + scorr
ABC: + scorr
ABC: Warning: The network is combinational (run "fraig" or "fraig_sweep").
ABC: + ifraig
ABC: + retime -0
ABC: + strash
ABC: + dch -f
ABC: + dm -f
ABC: + map
ABC: + write_blif <abc-temp-dir>/output.blif
ABC RESULTS:
ABC RESULTS:
                                                   NAND cells:
                                                                                        13
25
11
15
9
ABC RESULTS:
ABC RESULTS:
ABC RESULTS:
ABC RESULTS:
                                                     NOR cells:
NOT cells:
                                        internal signals:
input signals:
output signals:
 ABC RESULTS:
 4.5. Extracting gate netlist of module `\full_adder_5' to `<abc-temp-dir>/input.blif'..
Extracted 24 gates and 35 wires to a netlist network with 11 inputs and 6 outputs.
  4.5.1. Executing ABC.
  Running ABC command: <yosys-exe-dir>/yosys-abc -s -f <abc-temp-dir>/abc.script 2>&1
ABC: ABC command line: "source <abc-temp-dir>/abc.script".
```

٧

14../7/78

14/14

برای full adder پنج بیتی:

```
D:\University\Term4\DigitalSystems\yosys\src\yosys.exe
                                                                                                                                                                                                                              Warning: The network is combinational (run "fraig" or "fraig_sweep").
        + ifraig
+ retime
ABC: + strash
ABC: + dch -f
ABC: + map
ABC: + write_blif <abc-temp-dir>/output.blif
                                                  NAND cells:
ABC RESULTS:
                                      NAND Cells:
NOR cells:
NOT cells:
internal signals:
input signals:
                                                                                      30
11
18
11
ABC RESULTS:
ABC RESULTS:
ABC RESULTS:
ABC RESULTS:
 .6. Extracting gate netlist of module `\full_adder_6' to `<abc-temp-dir>/input.blif'.. xtracted 32 gates and 45 wires to a netlist network with 13 inputs and 7 outputs.
i.6.1. Executing ABC.
Running ABC command: cyosys-exe-dir>/yosys-abc -s -f <abc-temp-dir>/abc.script 2>&1
ABC: ABC command line: "source <abc-temp-dir>/abc.script".
ABC: + read_blif <abc-temp-dir>/input.blif
ABC: + read_lib -w D:\University\Term4\DigitalSystems\yosys\src/mycells.lib
ABC: Parsing finished successfully. Parsing time = 0.00 sec
ABC: Warning: Templates are not defined.
ABC: Libery parser cannot read "time_unit". Assuming time_unit : "1ns".
```

برای full adder شش بیتی:

```
D:\University\Term4\DigitalSystems\yosys\src\yosys.exe
 BC: + scorr
ABC: # scorr
ABC: Warning: The network is combinational (run "fraig" or "fraig_sweep").
ABC: # ifraig
ABC: # retime -o
ABC: # strash
        + write_blif <abc-temp-dir>/output.blif
                                                NAND cells:
ABC RESULTS:
ABC RESULTS:
                                                  NOR cells:
NOT cells:
 BC RESULTS:
                                     internal signals:
   input signals:
4.7. Extracting gate netlist of module `\ones_counter' to `<abc-temp-dir>/input.blif'..
Extracted 0 gates and 0 wires to a netlist network with 0 inputs and 0 outputs.
Don't call ABC as there is nothing to map.
Removing temp directory.
 yosys> write_verilog -noattr Q4_s.v
  . Executing Verilog backend.
umping module `\full_adder_1
umping module `\full_adder_2
umping module `\full_adder_3
```

با توجه به اینکه در ones counter این بخش تشکیل شده است از ۳۲ تا full adder یک بیتی، ۱۶ تا full adder دو بیتی، ۸ تا full adder سه بیتی، ۴ تا full adder چهار بیتی، ۲ تا full adder پنج بیتی و یک عدد full adder شش بیتی، میتوان گفت کل اینن مجموعه تشکیل شده است از گیتهای nor ،nand و not که تعدادشان در این قسمت آورده شده است.

NAND cells: $32 \times 5 + 16 \times 8 + 8 \times 10 + 4 \times 13 + 2 \times 18 + 1 \times 18 = 474$

NOR cells: $32 \times 6 + 16 \times 12 + 8 \times 19 + 4 \times 25 + 2 \times 30 + 1 \times 39 = 735$

 $32 \times 3 + 16 \times 5 + 8 \times 9 + 4 \times 11 + 2 \times 11 + 1 \times 19 = 333$ NOT cells:

برای بخش ۶ نتایج به شکل زیر است.

٧

```
ABC: + read_lib -w D:\University\Term4\DigitalSystems\yosys\src/yosys.exe

ABC: + read_lib -w D:\University\Term4\DigitalSystems\yosys\src/mycells.lib

ABC: Parsing finished successfully. Parsing time = 0.00 sec

ABC: Libery parser cannot read "time_unit". Assuming time_unit: "Ins".

ABC: Libery parser cannot read "capacitive_load_unit". Assuming capacitive_load_unit(1, pf).

ABC: Scl_libertyReadGenlib() Skipped sequential cell "DFF".

ABC: Libertyr demo" from "D:\University\Term4\DigitalSystems\yosys\src/mycells.lib" has 4 cells (1 skipped: 1 seq; 0 tri-state; 0 no func). Time = 0.00 sec

ABC: Nemory = 0.00 MB. Time = 0.00 sec

ABC: Hemory = 0.00 MB. Time = 0.00 sec

ABC: + strash

ABC: + strash

ABC: + retime -0

ABC: + retime -0

ABC: + retime -0

ABC: + strash

ABC: + write_blif <abc-temp-dir>/output.blif

ABC: + write_blif <abc-temp-dir>/output.blif

ABC: RESULTS: NOT cells: 1743

ABC RESULTS: NOT cells: 512

ABC RESULTS: internal signals: 3161

ABC RESULTS: internal signals: 3161

ABC RESULTS: internal signals: 3161

ABC RESULTS: output signals: 7

NAND cells: 512

ABC RESULTS: output signals: 7
```

14../7/78

14/14

در مقایسه این دو ماژول طبق جدول زیر کاملاً واضح است که ماژولی که در بخش چهار طراحی شد، بسیار بهتر سنتز شد چرا که تا حد خوبی خودمان راه را نشان ابزار yosys دادیم و بهینهسازی بیشتری حاصل شد. اما برای بخش شش هیچ طراحی خاصی انجام ندادیم. به هر حال میدانیم که There is no free lunch!

Ī	Part 4	Part 6
NAND	474	1413
NOR	735	1743
NOT	333	512