



دانشکده مهندسی برق

درس ساختار کامپیوتر پیشرفته (ترم اول سال ۱۴۰۰)

پروژه دوم: پیاده‌سازی پردازنده MIPS به صورت پایپ‌لاین

در این پروژه شما بایستی بخش کوچکی از دستورالعمل‌های پردازنده MIPS را به صورت پایپ‌لاین پیاده‌سازی کنید. این دستورات عبارتند از:

R format: add, sub, addu, subu, and, or, xor, nor, slt, sltu

I format: addi, addiu, sli, slti, andi, ori, xori, lui, beq, bne, lw, sw

در پیاده‌سازی خود به نکات زیر توجه کنید:

- از Exception مربوط به دستورات add، addi و sub صرف‌نظر کنید.
- پیاده‌سازی باید دارای پنج مرحله پایپ‌لاین مطابق کتاب مرجع باشد. تخمین پرش را نیز بر اساس مکانیزم Always Not Taken طراحی نمایید.
- پردازنده بایستی قابلیت همه Data Forwarding های ممکن را داشته باشد و Data Forwarding تنها از خروجی رجیسترهای بین مراحل پایپ‌لاین مجاز است.
- دستورات پرش بر اساس حاصل مدار ترکیبی مقایسه‌کننده (بدون رجیستر شدن) در مرحله‌ی اجرا مطابق شکل زیر اجرا می‌شوند که لازم می‌دارد در صورت عدم صحت تخمین، دو دستور حذف شوند (Delay Slot = 2). توجه مهم: شکل زیر کامل نیست و بایستی با دقت مورد استفاده قرار گیرد.
- این پروژه را سه بار و با فرضیات زیر انجام دهید:
 - الف- تمامی بلوک‌های بکار رفته در مدار را بدون تأخیر در نظر بگیرید.
 - ب- فقط مسیر خواندن حافظه‌ی داده دارای تأخیر به میزان سه پالس ساعت است.
 - ج- با فرض تأخیر فوق، طرح دارای Data Cache است. این Cache دارای ۱۶ کلمه است. انتخاب نوع Mapping و دیگر پارامترهای Cache به اختیار شما است.

