# گزارش آزمایش مدار تفریق گر ترم بهار ۱۴۰۰


گروه ۳ مهلاشریفی ۹۸۳۱۰۳۵ رها احمدی ۹۸۳۱۱۰۸

نویسندگان گزارش: مهلا شریفی رها احمدی

تاریخ تحویل: ۱۴۰۰/۲/۱۴

## (نیم تفریق گر ) Half Subtractor

x	у	(تفریق ریاضی)		
		borrow	sub	
0	0	o	О	
0	1	1	1	
1	О	О	1	
1	1	0	0	



مدار تفریق گر به شکل gate level پیاده سازی شده است.

## ( تمام تفریق کننده ) Full Subtractor


برای ساخت مدار جمع کننده تک بیتی از دو نیم تفریق کننده استفاده شده است.

جدول درستی مدار تمام تفریق کننده:

Inputs			Outputs	
Α	В	B <sub>in</sub>	sub	B <sub>out</sub>
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

جداول كارنو مربوطه:






$$sub = \overline{ABB}_{in} + \overline{ABB}_{in} + A\overline{BB}_{in} + ABB_{in}$$


$$B_{out} = \overline{A}B_{in} + \overline{A}B + BB_{in}$$

مدار:




### **4 bit Full Subtractor**

مدار تمام تفریق گر ۴ بیتی با استفاده از ۴ مدار تمام تفریق گر تک بیتی که به طور آبشاری به یکدیگر متصل شده اند ، پیاده شده است.



در تست بنچ مدار تفریق گر ۴ بیتی حاصلی که در هرحله باید به دست آید جداگانه محاسبه شده و report شده است تا درستی سنجی راحت تر صورت پذیرد.

### **4 bit Adder Subtractor**



در کد از ripple adder ۴ بیتی استفاده شده.

سیگنال sel اگر 1 باشد تفریق و اگر 0 باشد جمع انجام میشود.