



## بسمه تعالی

### تمرین سری اول طراحی کامپیوتری سیستمهای دیجیتال

موعد تحویل: ۹۵/۹/۱۹

دانشجویان تمام فایلهای مربوط به پاسخ تمرین (فایل Word و فایلهای مربوط به کد و شبیه سازی) در قالب یک فایل فشرده

با نام به فرمت Last Name\_First Name\_Student ID\_HW2 پیوست گردد.

۱- ماژولی طراحی کنید که علاوه بر ورودیهای Clk و Reset آسنکرون یک ورودی I که بیتها را به صورت سریال دریافت می کند نیز داراست. این ماژول تنها یک خروجی O دارد که هرگاه فقط ۲ یک متوالی یا فقط ۴ یک متوالی در ورودی دریافت کند، خروجی را یک می کند.

الف) با استفاده از یک Mealy FSM ماژول طراحی کرده و با ورودی زیر شبیه سازی کنید (ورودی را در یک فایل ریخته و از طریق خواندن از فایل به ورودی مقدار دهید). خروجی صحیح ماژول نیز در زیر ورودی نشان داده شده است.

I: 0110111011110111110

O: 0001000000001000000

ب) با استفاده از یک Moore FSM ماژول طراحی کرده و با ورودی زیر شبیه سازی کنید (ورودی را در یک فایل ریخته و از طریق خواندن از فایل به ورودی مقدار دهید). خروجی صحیح ماژول نیز در زیر ورودی نشان داده شده است.

I: 0110111011110111110


O: 0001000000001000000

ج) در مورد ماژولی با خروجی زیر در مقابل خروجیهای بالا بحث کنید.

I: 0110111011110111110

O: 0010000000010000000

۲- میخواهیم ماژول یک داور ساده برای دسترسی به باس، مطابق شکل زیر طراحی کنیم.



این ماژول علاوه بر ورودیهای Clock و reset، دو ورودی دیگر از دو ماژول دیگر برای درخواست در اختیار گرفتن باس با نامهای req\_0 و req\_1 دارا می باشد. خروجی gnt\_0 که به ماژول 0 متصل است در صورت پذیرش درخواست req\_0 فعال شده و به طور مشابه، خروجی gnt\_1 در صورت پذیرش درخواست req\_1 فعال می گردد. نحوه عملکرد ماژول داور بدین ترتیب می باشد: اگر هیچ درخواستی از ماژولهای 0 و 1 دریافت نکرده باشد، هر دو خروجی 0 می باشد.



## بسمه تعالی

### تمرین سری اول طراحی کامپیوتری سیستمهای دیجیتال

موعد تحویل: ۹۵/۹/۱۹

دانشجویان تمام فایلهای مربوط به پاسخ تمرین (فایل Word و فایلهای مربوط به کد و شبیه سازی) در قالب یک فایل فشرده


با نام به فرمت Last Name\_First Name\_Student ID\_HW2 پیوست گردد.

اگر req\_0 فعال شده باشد، gnt\_0 را فعال می کند.

اگر فقط req\_1 فعال باشد، gnt\_1 را فعال می کند.

اگر هر دو req فعال باشند، اولویت با req\_0 می باشد و تنها gnt\_0 را فعال می کند.

شکل زیر FSM مربوط به این ماژول را نشان می دهد.



کد وریلاگ این ماژول را نوشته و با ورودیهای تصادفی برای req\_0 و req\_1 آن را شبیه سازی کنید.

صفدر خانی