#### يسمه تعالى



### تمرین سری اول طراحی کامپیوتری سیستمهای دیجیتال موعد تحویل: ۹۵/۹/۱۹

دانشجویان تمام فایلهای مربوط به پاسخ تمرین (فایل Word و فایلهای مربوط به کد و شبیه سازی) در قالب یک فایل فشرده با نام به فرمت Last Name\_First Name\_Student ID\_HW2 پیوست گردد.

۱- ماژولی طراحی کنید که علاوه بر ورودیهای Clk و Reset آسنکرون یک ورودی ا که بیتها را به صورت سریال دریافت می کند نیز داراست. این ماژول تنها یک خروجی O دارد که هرگاه فقط ۲ یک متوالی یا فقط ۴ یک متوالی در ورودی دریافت کند، خروجی را یک می کند.

الف) با استفاده از یک Mealy FSM ماژول طراحی کرده و با ورودی زیر شبیهسازی کنید (ورودی را در یک فایل ریخته و ازطریق خواندن از فایل به ورودی مقدار دهید). خروجی صحیح ماژول نیز در زیر ورودی نشان داده شده است.

I: 0110111011110111110

O: **00010000000100000**0

ب) با استفاده از یک Moore FSM ماژول طراحی کرده و با ورودی زیر شبیه سازی کنید (ورودی را در یک فایل ریخته و ازطریق خواندن از فایل به ورودی مقدار دهید). خروجی صحیح ماژول نیز در زیر ورودی نشان داده شده است.


I: 011011110111110

O: 000100000001000000

ج) در مورد ماژولی با خروجی زیر در مقابل خروجیهای بالا بحث کنید.

I: 0110111011110111110
O: 001000000010000000

۲- میخواهیم ماژول یک داور ساده برای دسترسی به باس، مطابق شکل زیر طراحی کنیم.



این ماژول علاوه بر ورودیهای Clock و reset، دو ورودی دیگر از دو ماژول دیگر برای درخواست در اختیار گرفتن باس با نامهای  $req_0$  و  $req_0$  دارا میباشد. خروجی  $req_0$  که به ماژول 0 متصل است در صورت پذیرش درخواست  $req_0$  فعال شده و به طور مشابه، خروجی  $req_0$  در صورت پذیرش درخواست  $req_0$  فعال می گردد. نحوه عملکرد ماژول داور بدین ترتیب میباشد: اگر هیچ درخواستی از ماژولهای  $req_0$  و  $req_0$  دریافت نکرده باشد، هر دو خروجی  $req_0$  می باشد.

# بن کی ا

#### بسمه تعالى

## تمرین سری اول طراحی کامپیوتری سیستمهای دیجیتال موعد تحویل: 98/9/19

# دانشجویان تمام فایلهای مربوط به پاسخ تمرین (فایل Word و فایلهای مربوط به کد و شبیه سازی) در قالب یک فایل فشرده


با نام به فرمت Last Name\_First Name\_Student ID\_HW2 پیوست گردد.

اگر req\_0 فعال شده باشد، gnt\_0 را فعال می کند.

اگر فقط req\_1 فعال باشد، gnt\_1 را فعال مىكند.

اگر هر دو req فعال باشند، اولویت با req\_0 می باشد و تنها gnt\_0 را فعال می کند.

شکل زیر FSM مربوط به این ماژول را نشان میدهد.



کد وریلاگ این ماژول را نوشته و با ورودیهای تصادفی برای req\_0 و req\_1 آن را شبیهسازی کنید.

صفدرخاني