به نام خدا

دانشگاه تهران

دانشکده مهندسی

برق و کامپیوتر

نام : مهسا ابرغانی اقدم

شماره دانشجویی :

تمرین کامپیوتری دوم، درس vlsi

نام استاد: دکتر وحدت

فهرست

گام اول ۳

اندازه ی گیت ۴

گام دوم ۷

۱. معرفی کلی ۷

۲. بارگذاری مدل و تعریف پارامترها ۸

۳. سایزینگ گیت‌ها ۸

۴. منابع تغذیه و ورودی پالس ۹

۵. زیرمدارهای منطقی ۹

۶. طراحی مدار اصلی ۱۱

خروجی cosmos با انتخاب کردن v(out), v(a), v(w), v(x): ۱۵

بررسی صحت عملکرد مدار و تحلیل شکل موج خروجی ۱۵

محاسبه ی توان مدار ۱۸

۲۰ مقدار مختلف nore ۱۸

گام سوم ۲۱

مینیمم کردن تاخیر ۲۲

بخش دوم، افزودن inverter ها ۲۲

گام اول


هدف از انجام این تمرین، مشاهده‌ی تأثیر ابعاد گیت‌ها بر تأخیر است.

در این تمرین، در ابتدا تأخیرهای یک مدار ترکیبی ساده را محاسبه کرده و سپس آن را در محیط HSPICE پیاده‌سازی خواهید کرد. سپس تأثیر تغییر ابعاد گیت‌ها بر شکل موج خروجی و توان مصرفی آن را تحلیل خواهید کرد.

گام اول

مدار ترکیبی مورد نظر در شکل زیر نمایش داده شده است. برای انتخاب سایز ترانزیستورها در هر گیت پایه، مبنا را اندازه‌ی اینورتر پایه درنظر بگیرید (نسبت W/L را برای ترانزیستور NMOS برابر ۱ و برای ترانزیستور PMOS برابر ۲ در نظر بگیرید).

- باتوجه به مطالبی که در درس آموختید، اندازه‌ی هر یک از گیت‌ها را طوری طراحی کنید که تأخیر مسیر A تا out حداقل شود. توجه کنید که ورودی معکوس‌کننده به عنوان گره‌ی خروجی out در نظر گرفته شده است. همچنین توجه نمایید که اندازه‌ی این معکوس‌کننده برابر با ۲۴ در نظر گرفته شده است که خازن $24 \times 3C = 72C$ را ایجاد می‌کند. خروجی‌های گیت‌ها با حروف n، j، k و i مشخص شده‌اند. محاسبات لازم را برای به دست آوردن مقادیر h (electrical effort) ,f (effort delay) ,b (path branching effort) g (logical effort) انجام دهید و با استفاده از آن‌ها، مقدار خازن‌های x و y را به دست آورید. تأخیر کلی مدار (D) را نیز به دست آورید. (٪۱۰)



اندازه ی گیت


$\frac{W}{L}$ → nmos = ۱
→ pmos = ۲

p = خازن خروجی گیت / خازن ورودی یک Inv با قدرت جریان دهی یکسان


h = خازن ورودی گیت بعدی / خازن ورودی گیت

g = خازن ورودی گیت / خازن Inv با قدرت جریان دهی یکسان

$d = 1 + g \times h$



Nor 2:




$h = \frac{۴ \mu}{۳ \mu}$

$g = \frac{۵}{۳}$

$p = \frac{۶}{۳} = ۲$

Nor 3:




$h = \frac{۳ \mu}{\mu}$

$g = \frac{۷}{۳}$

$p = \frac{۹}{۳} = ۳$

NAND2:



$g = \frac{4}{3}$

$P = \frac{4}{3} = 2$

$h = \frac{7}{4}$

$b_1 = \frac{3n}{n} = 3$ $\quad b_2 = \frac{3y}{y} = 3$ $\quad b_3 = 1$

$F = BGH \rightarrow B = b_1 \times b_2 \times b_3 = 4$

$G = g_1 \times g_2 \times g_3 = \frac{5}{3} \times \frac{7}{3} \times \frac{4}{3} = \frac{140}{27}$

$H = \frac{7}{35} = 2.05$

$F = 4 \times \frac{7}{35} \times \frac{140}{27} = 44$

$\hat{f} = \sqrt[3]{44} = 4$

$f_1 = 4 = g_1 h_1 \Rightarrow \frac{3n}{35} \times \frac{5}{3} \rightarrow x = 42$

$f_2 = 4 = g_2 h_2 \Rightarrow \frac{7}{3} \times \frac{3y}{42} = \frac{y}{6}$ $\quad y = 24$

$D = d_1 + d_2 + d_3 = P_1 + P_2 + P_3 + 3\hat{f}$

$= 2 + 3 + 2 + \underbrace{3 \times 4}_{12} = 19$

گام دوم

- برای پیاده‌سازی این مدار در HSPICE ابتدا لازم است که گیت‌های NOR2، NOR3، NAND2 و اینورتر را تعریف کنید. توجه کنید که در هر گیت پایه نیاز است ابعاد ترانزیستورها به گونه‌ای تعیین شود که قدرت جریان‌دهی شاخه‌های بالابر و پایین‌بر تقریباً برابر با معکوس‌کننده‌ی پایه باشد. همچنین در تعریف هر گیت، باید یک متغیر تعریف کنید که با تغییر آن بتوانید ابعاد تمامی ترانزیستورهای آن گیت را در عدد مورد نظر (متغیر مربوطه) ضرب نمایید. چگونگی محاسبه‌ی ابعاد ترانزیستورهای گیت‌های پایه را نیز در گزارش خود توضیح دهید. (٪۱۵)

- ورودی‌های مدار طوری طراحی شده‌اند که با تغییر ورودی A مقادیر تمامی گره‌ها تغییر کند. با توجه به مقادیر محاسبه شده برای x و y در گام اول، با اعمال ضرایب محاسبه شده به اندازه‌ی گیت‌ها، یک بار مدار را شبیه‌سازی کرده و شکل موج خروجی را برای گره‌های مختلف گزارش نمایید و درستی عملکرد مدار را بررسی نمایید. همچنین برای گره‌ی خروجی تأخیر t_{fall} و t_{rise} را با دستور measure. اندازه بگیرید و نتایج به دست آمده را گزارش کنید. (به بخش نکات مهم در آخرین صفحه دقت کنید) (٪۳۰)
- حال با ثابت نگه داشتن ابعاد تمامی گیت‌ها، پارامتر مربوط به اندازه‌ی گیت‌های NAND سه ورودی را با دستور alter. تغییر دهید. این پارامتر را برای ۲۰ مقدار مختلف حول مقدار محاسبه شده‌ی بهینه در گام اول تغییر دهید و t_{fall} و t_{rise} برای سیگنال خروجی را برای هر مورد اندازه‌گیری نمایید. (٪۱۵)

۱. معرفی کلی

در این نت‌لیست، یک مدار منطقی ترکیبی پیاده‌سازی شده است که شامل گیت‌های NOR2، NOR3، NAND2 و اینورتر بوده و با استفاده از ترانزیستورهای فناوری 32nm CMOS شبیه‌سازی شده است. هدف، بررسی تأخیرهای زمانی و توان مصرفی مدار است.

در طراحی زیرمدارها، از چهار گیت پایه شامل **Inverter**، **NOR2**، **NOR3** و **NAND2** استفاده شد که هرکدام به‌صورت پارامتریک پیاده‌سازی شدند تا در زمان شبیه‌سازی بتوان با تغییر مقدار **size**، اندازه ترانزیستورها را کنترل کرد. اینورتر از یک **NMOS** و یک **PMOS** تشکیل شده و سایر گیت‌ها نیز با توجه به منطق ترکیبی خود طراحی شدند. برای ارزیابی تأخیر خروجی، به گره‌ی نهایی مدار (**n**) یک خازن بار معادل ۷۲ فمتوفاراد اضافه شد. این خازن معادل بار سه برابر گیت پایه در نظر گرفته شده و با هدف شبیه‌سازی شرایط واقعی بار خروجی در نظر گرفته شد تا مقدار **trise** و **tfall** قابل سنجش باشد.

```
*Full combinational circuit for CA2 - Advanced VLSI

.include "32nm_bulk.pm.txt"
```

۲. بارگذاری مدل و تعریف پارامترها

در ابتدا فایل مدل فناوری (**32nm Bulk CMOS**) بارگذاری می‌شود. سپس ولتاژ تغذیه (**VDD**)، طول کانال ترانزیستورها (**L**)، و عرض **nMOS** و **pMOS** تعریف می‌گردد؛ عرض **pMOS** دو برابر **nMOS** در نظر گرفته شده تا سرعت آن‌ها متعادل شود.

```
.param VDD = 1.8

.param L = 32n

.param Wn = 32n

.param Wp = '2*Wn'
```

۳. سایزینگ گیت‌ها

```
*Parameters for gate sizing based on logical effort calculations

.param size_nor2_w = 7    * Will be calculated

.param size_nor3_i = 6    * Will be calculated

.param size_nor3_x = 6    * Will be calculated

.param size_nand2_j = 6   * Will be calculated
```

.param size_nand2_out = 6 * Will be calculated

.param size_nand2_k = 6 * Will be calculated

.param size_inv_n = 24 * Given in the problem

در تصویر مدار، خازن ورودی که یک نور ۲ ورودی است، مقدار 35c را دارد این درحالی است که نور ۲ ورودی پایه ی ما 5c می باشد که 35/5 یعنی ۷ برابر شده است، بقیه ی پارامتر ها نیز به همین شکل مشابه محاسبه شده اند.

۴. منابع تغذیه و ورودی پالس

ولتاژ تغذیه به گره vdd اعمال شده و سیگنال ورودی A به‌صورت پالس مربعی برای تحریک مدار تعریف شده است.

Vdd vdd 0 DC 'VDD'

*Correct rise/fall time to 0.01ns

Vin A 0 PULSE(0 'VDD' 0 0.01n 0.01n 0.5n 1.0n)

۵. زیرمدارهای منطقی

چهار زیرمدار تعریف شده عبارت‌اند از:

- **inverter**: معکوس‌کننده ساده با یک ترانزیستور nMOS و یک pMOS
- **nand2**: گیت NAND دو ورودی
- **nor2**: گیت NOR دو ورودی
- **nor3**: گیت NOR سه ورودی

هرکدام از زیرمدارها با پارامتر **size**، قابلیت مقیاس‌پذیری ترانزیستورها را فراهم می‌کنند.

*Subcircuit definitions

در اینورتر تعریف‌شده از دو ترانزیستور NMOS و PMOS استفاده شده و نسبت اندازه آن‌ها در ابتدا برابر در نظر گرفته شده است. سپس برای جبران سرعت کمتر حامل‌ها در PMOS نسبت به NMOS ، ابعاد PMOS را بزرگ‌تر می‌گیریم (Wp=2Wn) تا جریان‌دهی و سرعت مدار در مسیر بالا و پایین برابر شود.

*Inverter

.subckt inverter in out vdd 0 size=1

Mp out in vdd vdd pmos W='Wp*size' L='L'

Mn out in 0 0 nmos W='Wn*size' L='L'

```
.ends

*NAND2 gate

.subckt nand2 a b out vdd 0 size=1

Mp1 out a vdd vdd pmos W='Wp*size' L='L'

Mp2 out b vdd vdd pmos W='Wp*size' L='L'

Mn1 out a net1 0   nmos W='Wn*size' L='L'

Mn2 net1 b 0   0   nmos W='Wn*size' L='L'

.ends

*NOR3 Gate

.subckt nor3 a b c out vdd 0 size=1

Mp1 out a net1 vdd pmos W='Wp*size' L='L'

Mp2 net1 b net2 vdd pmos W='Wp*size' L='L'

Mp3 net2 c vdd vdd pmos W='Wp*size' L='L'

Mn1 out a 0 0 nmos W='Wn*size' L='L'

Mn2 out b 0 0 nmos W='Wn*size' L='L'

Mn3 out c 0 0 nmos W='Wn*size' L='L'

.ends

*NOR2 Gate

.subckt nor2 a b out vdd 0 size=1

Mp1 out a net1 vdd pmos W='Wp*size' L='L'

Mp2 net1 b vdd vdd pmos W='Wp*size' L='L'

Mn1 out a 0 0 nmos W='Wn*size' L='L'

Mn2 out b 0 0 nmos W='Wn*size' L='L'

.ends
```

۶. طراحی مدار اصلی

مدار اصلی شامل مراحل زیر است:

۱. محاسبه w به‌صورت w = NOR2(A, 0)
۲. محاسبه i به‌صورت i = NOR3(w, 0, 0)
۳. محاسبه x مشابه i
۴. محاسبه j با j = NAND2(1, x)
۵. محاسبه out با out = NAND2(x, 1)
۶. محاسبه k با k = NAND2(x, 1)
۷. محاسبه n با n = NOT(out)

برای اعمال صفر یا یک به ورودی برخی گیت‌ها از منابع DC با مقدار ۰ یا VDD استفاده شده است.

```
--- *Netlist main circuit---
```

یکی از ورودی‌های گیت ما مقدار ثابتی دارد که آن را به منبع ولتاژ صفر ثابت وصل کردیم و آن ورودی را z1 نام‌گذاری کردیم. در این روش معمولاً ورودی‌هایی که مقدار صفر ثابت دارند به این شکل تعریف می‌شوند.

همچنین، خروجی گیت NOR2 را برابر w قرار دادیم. خروجی گیت NOR3 را برابر z قرار دادیم.

```
*Step 1: w = NOR2(A, 0)
Vgnd0_1 z1 0 DC 0
Xnor2_gate A z1 w vdd 0 nor2 size='size_nor2_w'
*Step 2: i = NOR3(w, 0, 0)
Vgnd0_2 z2 0 DC 0
Vgnd0_3 z3 0 DC 0
Xnor_i w z2 z3 i vdd 0 nor3 size='size_nor3_i'
*Step 3: x = NOR3(w, 0, 0)
Vgnd0_4 z4 0 DC 0
Vgnd0_5 z5 0 DC 0
Xnor_x w z4 z5 x vdd 0 nor3 size='size_nor3_x'
*Step 4: j = NAND2(1, x)
```

```
Vvdd1_1 z6 0 DC 'VDD          '
Xnand2_j z6 x j vdd 0 nand2 size='size_nand2_j'
*Step 5: out = NAND2(x, 1)
Vvdd1_2 z7 0 DC 'VDD          '
Xnand2_out x z7 out vdd 0 nand2 size='size_nand2_out'
*Step 6: k = NAND2(x, 1)
Vvdd1_3 z8 0 DC 'VDD          '
Xnand2_k x z8 k vdd 0 nand2 size='size_nand2_k'
```

خازن بار ۷۲ فمتوفاراد به خروجی نهایی **n** اضافه شده تا تأخیر خروجی قابل‌بررسی باشد:

```
*Cap load - based on the problem statement
Cl n 0 72f
*Step 7: n = NOT(out)**
Xinv_n out n vdd 0 inverter size='size_inv_n** '
```

تحلیل گذرا با گام ۱ پیکوثانیه تا زمان کلی ۲ نانوثانیه انجام می‌شود.

سپس تأخیر بین گره‌های مختلف اندازه‌گیری شده، مانند:

delay_w: تأخیر از **A** تا **w**

delay_i, delay_x, ...: سایر گره‌ها

و همچنین تأخیر کل مسیر (**tpdr, tpdf**) و زمان‌های **rise** و **fall** محاسبه می‌شود.

```
*Transient analysis
.tran 1p 2n
*Measurements for all nodes
```

.measure tran delay_w TRIG v(A) VAL='VDD/2' RISE=1 TARG v(w) VAL='VDD/2' FALL=1

.measure tran delay_i TRIG v(w) VAL='VDD/2' FALL=1 TARG v(i) VAL='VDD/2' RISE=1

.measure tran delay_x TRIG v(w) VAL='VDD/2' FALL=1 TARG v(x) VAL='VDD/2' RISE=1

.measure tran delay_j TRIG v(x) VAL='VDD/2' RISE=1 TARG v(j) VAL='VDD/2' FALL=1

.measure tran delay_out TRIG v(x) VAL='VDD/2' RISE=1 TARG v(out) VAL='VDD/2' FALL=1

.measure tran delay_k TRIG v(x) VAL='VDD/2' RISE=1 TARG v(k) VAL='VDD/2' FALL=1

.measure tran delay_n TRIG v(out) VAL='VDD/2' FALL=1 TARG v(n) VAL='VDD/2' RISE=1

❋Total path delay

.measure tran tpdr TRIG v(A) VAL='VDD/2' RISE=1 TARG v(out) VAL='VDD/2' FALL=1

.measure tran tpdf TRIG v(A) VAL='VDD/2' FALL=1 TARG v(out) VAL='VDD/2' RISE=1

❋Path delay components

.measure tran td_a_w TRIG v(A) VAL='VDD/2' RISE=1 TARG v(w) VAL='VDD/2' FALL=1

.measure tran td_w_x TRIG v(w) VAL='VDD/2' FALL=1 TARG v(x) VAL='VDD/2' RISE=1

.measure tran td_x_out TRIG v(x) VAL='VDD/2' RISE=1 TARG v(out) VAL='VDD/2' FALL=1

.measure tran td_out_n TRIG v(out) VAL='VDD/2' FALL=1 TARG v(n) VAL='VDD/2' RISE=1

.measure tran total_delay param='td_a_w+td_w_x+td_x_out'

❄Power measurement

.measure tran power avg power

❄Plot commands for visualization


.❄plot tran v(A) v(w) v(i) v(x) v(j) v(k) v(out) v(n)

نت‌لیست با فعال‌سازی خروجی برای post-processing و پایان شبیه‌سازی بسته می‌شود.

.option post=2

.end

خروجی cosmos با انتخاب کردن v(out), v(a), v(w), v(x):



بررسی صحت عملکرد مدار و تحلیل شکل موج خروجی

۱. ساختار منطقی مدار

مدار طراحی‌شده شامل یک مسیر ترکیبی از گیت‌های NOR و NAND و یک اینورتر در انتهاست که طبق مراحل زیر عمل می‌کند:

مرحله	عملیات منطقی	نوع گیت
1	`w = NOR2(A, 0)`	NOR2
2	`i = NOR3(w, 0, 0)`	NOR3

3	x = NOR3(w, 0, 0)	NOR3
4	j = NAND2(1, x)	NAND2
5	out = NAND2(x, 1)	NAND2
6	k = NAND2(x, 1)	NAND2
7	n = NOT(out)	INVERTER

با توجه به ورودی پالس A (بین ۰ تا VDD)، انتظار می‌رود که گره‌های میانی (w, i, x, j, out, n) نیز به‌صورت منطقی صحیح پاسخ دهند. در ادامه این مورد بررسی می‌شود.

۲. تحلیل عملکرد منطقی

برای بررسی صحت عملکرد مدار، فرض می‌کنیم A در لحظات اولیه برابر ۰ است، سپس به ۱ تغییر می‌کند.

حالت اول: A = 0

- w = NOR2(0, 0) = 1
- i = NOR3(1, 0, 0) = 0
- x = NOR3(1, 0, 0) = 0
- j = NAND2(1, 0) = 1
- out = NAND2(0, 1) = 1
- n = NOT(1) = 0

حالت دوم: A = 1

- w = NOR2(1, 0) = 0
- i = NOR3(0, 0, 0) = 1
- x = NOR3(0, 0, 0) = 1
- j = NAND2(1, 1) = 0
- out = NAND2(1, 1) = 0
- n = NOT(0) = 1

بنابراین مدار از A به n، مانند یک معکوس‌کننده منطقی (Inverter) عمل می‌کند، اما با مسیر منطقی پیچیده‌تر.

۳. تحلیل شکل موج (بر اساس دستور PULSE و .measure)

با استفاده از سیگنال پالس ورودی به صورت:

Vin A 0 PULSE(0 'VDD' 0 0.01n 0.01n 0.5n 1.0n)

انتظار داریم شکل موج A از ۰ به ۱ و بالعکس در بازه‌های ۰.۵ نانوثانیه تغییر کند.

در خروجی‌های شبیه‌سازی:

گره **w** پس از تغییر **A** با تأخیر منطقی یک گیت **NOR2** واکنش نشان می‌دهد.

گره **x** نیز با یک مرحله دیگر **NOR3** واکنش نشان داده و تاخیر اضافه‌تری نسبت به **w** دارد.

گره **out** با ترکیب **NAND2** تأخیر بیشتری از **x** دارد و به صورت تأخیری عکس **x** است.

در نهایت، **n** با یک اینورتر پاسخ نهایی را ارائه می‌دهد که باید نسبت به **A** عکس باشد.

صحت عملکرد:

با توجه به اینکه: **n** دقیقاً به صورت معکوس **A** پاسخ می‌دهد، سیگنال‌های میانی تغییرات منطقی قابل پیش‌بینی و هماهنگ با مدار دارند، و مقادیر تأخیر اندازه‌گیری‌شده در .**measure** نیز با این مسیر منطقی تطابق دارند (مثل **delay_w**، **delay_x**، **delay_out**)،

می‌توان گفت مدار عملکرد منطقی صحیح و کامل دارد.

مدار طراحی‌شده با استفاده از گیت‌های منطقی ترکیبی، به درستی وظیفه‌ی منطقی تعریف‌شده (مشابه **inverter** با مسیر طولانی‌تر) را انجام داده و شکل موج خروجی **n** در تطابق کامل با انتظار و تغییرات **A** قرار دارد. این موضوع صحت طراحی، اندازه‌گیری‌های تأخیر، و انتخاب سایزینگ را تأیید می‌کند.

محاسبه تاخیر **Tfall , Trise** برای گره خروجی:

```
.measure tran delay_w TRIG v(A) VAL='VDD/2' RISE=1 TARG v(w) VAL='VDD/2' FALL=1

.measure tran delay_i TRIG v(w) VAL='VDD/2' FALL=1 TARG v(i) VAL='VDD/2' RISE=1

.measure tran delay_x TRIG v(w) VAL='VDD/2' FALL=1 TARG v(x) VAL='VDD/2' RISE=1

.measure tran delay_j TRIG v(x) VAL='VDD/2' RISE=1 TARG v(j) VAL='VDD/2' FALL=1

.measure tran delay_out TRIG v(x) VAL='VDD/2' RISE=1 TARG v(out) VAL='VDD/2' FALL=1

.measure tran delay_k TRIG v(x) VAL='VDD/2' RISE=1 TARG v(k) VAL='VDD/2' FALL=1

.measure tran delay_n TRIG v(out) VAL='VDD/2' FALL=1 TARG v(n) VAL='VDD/2' RISE=1
```

```
*Output node rise and fall time

.measure tran trise TRIG v(out) VAL='0.1*VDD' RISE=1 TARG v(out) VAL='0.9*VDD' RISE=1

.measure tran tfall TRIG v(out) VAL='0.9*VDD' FALL=1 TARG v(out) VAL='0.1*VDD' FALL=1
```

.measure tran tpd param='(trise+tfall)/2'

کد بالا شامل کد rise , fallو میانگین هر دو می باشد:

نتیجه:

```
611   trise=   24.4045p   targ= 544.9133p    trig= 520.5088p
612   tfall=   55.1858p   targ=  76.0437p    trig=  20.8578p
```

محاسبه ی توان مدار:

برای اندازه‌گیری توان مصرفی مدار، از دستور .measure tran power avg power استفاده شد که توان میانگین مدار را در کل بازه‌ی تحلیل گذرا (۰ تا ۲ نانوثانیه) محاسبه می‌کند. مقدار به‌دست‌آمده برای توان مصرفی در شرایط سایز پایه گیت‌ها برابر با ۸۹۴.۴۳۷۵ میکروووات گزارش شد. این مقدار تحت تأثیر اندازه ترانزیستورها، فرکانس سوئیچینگ سیگنال ورودی، و بار خازنی انتهای مسیر است و معیار مناسبی برای ارزیابی کلی مصرف انرژی در طراحی‌های VLSI محسوب می‌شود.

```
122
123   * Power measurement
124   .measure tran power avg power
125
```

خروجی:

```
1264  power= 872.5312u  from=   0.            to=   2.0000n
1265
1266          ***** job concluded
1267  ******
```

۲۰ مقدار مختلف nore

- حال با ثابت نگه داشتن ابعاد تمامی گیت‌ها، پارامتر مربوط به اندازه‌ی گیت‌های NAND سه ورودی را با دستور alter. تغییر دهید. این پارامتر را برای ۲۰ مقدار مختلف حول مقدار محاسبه شده‌ی بهینه در گام اول تغییر دهید و t_{fall} و t_{rise} برای سیگنال خروجی را برای هر مورد اندازه‌گیری نمایید. (۱۵٪)

مثلا با کد زیر:

```
119  .alter
120  .param size_nore = 8
121  .tran 1p 2n
122
```

خروجی زیر را میگیریم:

```
607  * full combinational circuit for ca2 - advanced vlsi
608
609  ****** transient analysis tnom=  25.000 temp=  25.000 ******
610  delay_w=   3.1947p  targ=   8.1947p   trig=   5.0000p
611  delay_i=   4.8626p  targ=  13.0573p   trig=   8.1947p
612  delay_x=  14.8946p  targ=  23.0893p   trig=   8.1947p
613  delay_j=   4.5257p  targ=  27.6150p   trig=  23.0893p
614  delay_out=  14.5242p  targ=  37.6136p   trig=  23.0893p
615  delay_k=   6.2345p  targ=  29.3238p   trig=  23.0893p
616  delay_n=  30.0836p  targ=  67.6972p   trig=  37.6136p
617  trise=  24.4045p  targ= 544.9133p   trig= 520.5088p
618  tfall=  55.1858p  targ=  76.0437p   trig=  20.8578p
619  tpd=  39.7952p
620  tpdr=  32.6136p  targ=  37.6136p   trig=   5.0000p
621  tpdf=  19.5755p  targ= 534.5755p   trig= 515.0000p
622  td_a_w=   3.1947p  targ=   8.1947p   trig=   5.0000p
623  td_w_x=  14.8946p  targ=  23.0893p   trig=   8.1947p
624  td_x_out=  14.5242p  targ=  37.6136p   trig=  23.0893p
625  td_out_n=  30.0836p  targ=  67.6972p   trig=  37.6136p
626  total_delay=  32.6136p
627
```

ردیف	TRISE	TFALL	size_nor3
1	24.4045	55.1858	۶
2	23.5749	54.7156	۶.۱

3	23.5348	54.0711	۶.۲
4	23.6034	53.6154	۶.۳
5	23.5705	53.1819	۶.۴
6	23.5655	52.7623	۶.۵
7	23.5493	52.3587	۶.۶
8	23.4412	51.9636	۶.۷
9	23.4382	51.5690	۶.۸
10	23.3982	51.1945	۶.۹
11	23.6375	50.8368	۷
12	23.4776	50.4943	۷.۱
13	23.6623	50.1630	۷.۲
14	23.650	49.8346	۷.۳
15	23.7802	49.5141	۷.۴
16	23.7864	49.2007	۷.۵
17	24.0315	48.6334	۷.۶
18	24.0529	48.4344	۷.۷
19	24.0758	48.2414	۷.۸
20	24.0882	48.0246	۷.۹
21	24.1042	47.7666	۸

در این تحلیل، تأثیر افزایش مقدار پارامتر size_nor3 (از ۶ تا ۸ با گام ۰.۱) بر دو پارامتر کلیدی یعنی TRISE (زمان بالا رفتن سیگنال خروجی) و TFALL (زمان پایین آمدن سیگنال خروجی) بررسی شده است. این بررسی کمک می‌کند تا اندازه‌ی بهینه گیت NOR3 برای رسیدن به بهترین پاسخ زمانی تعیین شود.

با بررسی مقدار TRISE در جدول، مشاهده می‌شود که ابتدا با افزایش size_nor3 از ۶ تا حدود ۶.۹، مقدار TRISE کاهش یافته و به کمترین مقدار خود در محدوده‌ی ۶.۹ تا ۷.۱ می‌رسد (حدود ۲۳.۳۹ تا ۲۳.۴۷ پیکوثانیه). این کاهش نشان‌دهنده‌ی بهبود سرعت بالا رفتن سیگنال است. اما از آن به بعد، یعنی از size_nor3 = 7.2 به بالا،


مقدار TRISE شروع به افزایش مجدد می‌کند و در انتهای جدول (مقدار ۸.۰) به حدود ۲۴.۱۰ پیکوثانیه می‌رسد. این افزایش می‌تواند ناشی از بار خازنی بیشتر و افزایش زمان شارژ شدن خروجی باشد.

بر خلاف TRISE، مقدار TFALL روندی یکنواخت و کاهشی دارد. با افزایش size_nor3 از ۶ به ۸، مقدار TFALL به طور پیوسته از ۵۵.۱۸ پیکوثانیه به ۴۷.۷۶ پیکوثانیه کاهش می‌یابد. این رفتار نشان می‌دهد که بزرگ‌تر شدن سایز NOR3 منجر به تخلیه سریع‌تر بار خروجی و در نتیجه پایین آمدن سریع‌تر ولتاژ خروجی می‌شود. بنابراین، از منظر TFALL، هرچه size_nor3 بزرگ‌تر باشد، عملکرد بهتر خواهد بود.

گام سوم

- در این گام قصد داریم تأخیر کلی مدار (D) را به حداقل برسانیم. همانطور که در درس مشاهده نمودید، این کار با افزایش تعداد طبقات مدار با اینورتر امکان‌پذیر است. ابتدا مشخص کنید که برای رسیدن به کمترین تأخیر، به طور کلی به چند استیج نیاز است و بر اساس آن، ابعاد هر گیت را مشخص نمایید. (۱۵٪)
- اینورترها را به مدار اضافه کنید و ابعاد گیت‌ها را نیز به مقادیر محاسبه شده تغییر دهید. برای گره‌ی خروجی تأخیر t_{fall} و t_{rise} را با دستور measure. اندازه بگیرید و نتایج به دست آمده را گزارش کنید. (۱۵٪)

مینیمم کردن تاخیر



بخش دوم، افزودن inverter ها

برای اینکه حلیات مرحله مون رو ثابت کنیم در نرم افزار ۲ عدد اینورتر اضافه می کنیم تا تاخیر را به دست آوریم:

به این منظور کد زیر را نوشته و خروجی آن را مقایسه می نماییم:

```
84
85  * Step 7: n = NOT(out) **
86
87  Xinv_n2 out n2 vdd 0 inverter size=1
88
89  Xinv_n3 n2 n3 vdd 0 inverter size=1
90
91  * Cap load - based on the problem statement
92  Cl n 0 72f
93
94  Xinv_n n3 n vdd 0 inverter size='size_inv_n'
95
96  * Transient analysis
97  .tran 1p 2n
98
```

قبل اضافه کردن اینورتر:

```
607  * full combinational circuit for ca2 - advanced vlsi
608
609  ****** transient analysis tnom=  25.000 temp=  25.000 ******
610  delay_w=   3.1947p  targ=   8.1947p   trig=   5.0000p
611  delay_i=   4.8626p  targ=  13.0573p   trig=   8.1947p
612  delay_x=  14.8946p  targ=  23.0893p   trig=   8.1947p
613  delay_j=   4.5257p  targ=  27.6150p   trig=  23.0893p
614  delay_out=  14.5242p  targ=  37.6136p   trig=  23.0893p
615  delay_k=   6.2345p  targ=  29.3238p   trig=  23.0893p
616  delay_n=  30.0836p  targ=  67.6972p   trig=  37.6136p
617  trise=  24.4045p  targ= 544.9133p   trig= 520.5088p
618  tfall=  55.1858p  targ=  76.0437p   trig=  20.8578p
619  tpd=  39.7952p
620  tpdr=  32.6136p  targ=  37.6136p   trig=   5.0000p
621  tpdf=  19.5755p  targ= 534.5755p   trig= 515.0000p
622  td_a_w=   3.1947p  targ=   8.1947p   trig=   5.0000p
623  td_w_x=  14.8946p  targ=  23.0893p   trig=   8.1947p
624  td_x_out=  14.5242p  targ=  37.6136p   trig=  23.0893p
625  td_out_n=  30.0836p  targ=  67.6972p   trig=  37.6136p
626  total_delay=  32.6136p
627
```

بعد اضافه کردن اینورتر:

```
delay_w=   3.1946p  targ=   8.1946p   trig=   5.0000p
delay_i=   4.8626p  targ=  13.0573p   trig=   8.1946p
delay_x=  15.1265p  targ=  23.3211p   trig=   8.1946p
delay_j=   4.5671p  targ=  27.8883p   trig=  23.3211p
delay_out=  41.2219p  targ=  64.5430p   trig=  23.3211p
delay_k=   6.2872p  targ=  29.6083p   trig=  23.3211p
delay_n=  35.5896p  targ= 100.1326p   trig=  64.5430p
trise=  97.0875p  targ= 631.9955p   trig= 534.9080p
tfall=  83.9840p  targ= 121.0944p   trig=  37.1104p
tpd=  90.5357p
tpdr=  59.5430p  targ=  64.5430p   trig=   5.0000p
tpdf=  48.2339p  targ= 563.2339p   trig= 515.0000p
td_a_w=   3.1946p  targ=   8.1946p   trig=   5.0000p
td_w_x=  15.1265p  targ=  23.3211p   trig=   8.1946p
td_x_out=  41.2219p  targ=  64.5430p   trig=  23.3211p
td_out_n=  35.5896p  targ= 100.1326p   trig=  64.5430p
total_delay=  59.5430p
```

افزودن اینورتر به خروجی مدار در این طراحی باعث افزایش قابل‌توجه در تأخیر زمانی شده است. مقایسه نتایج تحلیل گذرا نشان می‌دهد که تأخیر کل مدار (total_delay) از ۳۲.۶۱ به ۵۹.۵۴ رسیده که نشان‌دهنده تقریباً دو برابر شدن تأخیر است. همچنین زمان بالا رفتن سیگنال (trise) از ۲۴.۴۰ به ۹۷.۰۸ و تأخیر خروجی (delay_out) از ۱۴.۵۲ به ۴۱.۲۲ افزایش یافته‌اند. این نتایج به‌وضوح نشان می‌دهند که افزودن اینورتر، به دلیل بار اضافی یا ابعاد غیربهینه، موجب کندتر شدن عملکرد مدار شده است.