به نام خدا

دانشگاه تهران

دانشکده مهندسی برق و کامپیوتر





نام : مهسا ابرغانی اقدم

استاد : دکتر شقایق وحدت

درس : VLSI پیشرفته

تاریخ : 1404/01/01

فهرست

بخش اول : طراحی گیت های پایه ۱۱

گیت inverter ۱۱

شماتیک گیت inverter ۱۱

طراحی سمبل گیت inverter ۱۲

تست و شبیه سازی گیت inverter ۱۳

محاسبه تاخیر گیت inverter ۱۷

گیت And ۱۸

شماتیک گیت AND ۱۹

سمبل گیت AND ۱۹

تست و شبیه سازی گیت AND ۲۱

محاسبه تاخیر گیت AND ۲۱

گیت Nand ۲۳

شماتیک گیت Nand ۲۳

سمبل گیت Nand ۲۴

تست و شبیه سازی گیت NAND ۲۵

محاسبه تاخیر گیت NAND ۲۶

گیت XOR ۲۷

شماتیک گیت XOR ۲۸

سمبل گیت XOR ۲۹

تست و شبیه سازی گیت XOR ۳۰

محاسبه تاخیر گیت XOR ۳۱

گیت MUX ۳۳

شماتیک گیت MUX ۳۴

سمبل گیت MUX ۳۴

تست و شبیه سازی MUX ۳۵

محاسبه تأخیر MUX ۳۶
طراحی جمع کننده ها..... ۳۹
طراحی جمع کننده با استفاده گیت های NAND ۳۹
شماتیک جمع کننده با استفاده از گیت های NAND..... ۳۹
سمبل جمع کننده با استفاده از گیت NAND..... ۴۰
جمع کننده ی ۴ بیتی..... ۴۰
نمونه گیری از جمع کننده ها جهت تست عملکرد..... ۴۲
سناریو اول برای جمع کننده با گیت NAND..... ۴۳
سناریو دوم برای جمع کننده با گیت NAND ۴۸
سناریو سوم برای جمع کننده با گیت NAND..... ۵۰
طراحی جمع کننده با گیت XOR ۵۲
شماتیک جمع کننده با گیت XOR..... ۵۳
سمبل جمع کننده با گیت XOR ۵۳
شماتیک جمع کننده ی چهاربیتی با گیت XOR..... ۵۴
سمبل جمع کننده ی چهاربیتی با گیت XOR..... ۵۴
سناریو اول برای جمع کننده با گیت XOR..... ۵۵
سناریو دوم برای جمع کننده با گیت XOR ۵۸
سناریو سوم برای جمع کننده با گیت XOR..... ۶۰
طراحی جمع کننده با استفاده از ساختار MANCHESTER ۶۲
شماتیک جمع کننده MANCHESTER carry chain ۶۲
سمبل جمع کننده MANCHESTER carry chain ۶۵
سناریو اول برای جمع کننده با گیت MANCHESTER ۶۶
سناریو دوم برای جمع کننده با گیت MANCHESTER..... ۶۹
سناریو سوم برای جمع کننده با گیت MANCHESTER..... ۷۱
محاسبه توان مصرفی ۷۳
طراحی layout..... ۷۶
تصویر مربوط به Layout نهایی..... ۷۷

انجام تست DRC ۷۸
انجام تستLVS ۸۱
انجام تستPEX ۸۴
Post simulation ۸۶
خروجی Pce ۸۹

اشکال

شکل ۱- گیت Inverter ۱۱
شکل ۲ - شماتیک گیت inverter ۱۲
شکل ۳ - نماد Inverter ۱۳
شکل ۴ - سمبل گیت inverter ۱۳
شکل ۵ - تست و شبیه سازی گیت inverter ۱۴
شکل6 - شکل موج Inverter ۱۵
شکل ۷ - netlist & run ۱۶
شکل ۸ - خروجی موج Inverter ۱۷
شکل ۹ - تاخیر Inverter ۱۸
شکل ۱۰ - گیت AND ۱۹
شکل ۱۱ - شماتیک گیت AND ۱۹
شکل ۱۲ - نماد گیت AND ۲۰
شکل ۱۳ - سمبل گیت AND ۲۱
شکل ۱۴ - محاسبه تاخیر گیت AND ۱ ..... ۲۲
شکل ۱۵ - محاسبه تاخیر گیت AND ۲ ..... ۲۲
شکل ۱۶ - محاسبه تاخیر گیت AND ۳ ..... ۲۳
شکل ۱۷ - شکل گیت Nand ۲۳
شکل ۱۸ - شماتیک گیت Nand ۲۴
شکل ۱۹ - نماد گیت Nand ۲۴
شکل ۲۰ - سمبل گیت Nand ۲۵
شکل ۲۱ - سمبل گیت NAND ۲۵
شکل ۲۲ - محاسبه تاخیر گیت NAND ۱ ..... ۲۶
شکل ۲۳ - محاسبه تاخیر گیت NAND ۲ ..... ۲۷
شکل ۲۴ - محاسبه تاخیر گیت NAND ۳ ..... ۲۷
شکل ۲۵ - گیت XOR ۲۸
شکل ۲۶ - شماتیک گیت XOR ۲۹
شکل ۲۷ - نماد گیت XOR ۲۹
شکل ۲۸ - سمبل گیت XOR ۳۰
شکل ۲۹ - شبیه سازی از سمبل XOR ۳۰
شکل ۳۰ - شکل موج گیت XOR ۳۱
شکل ۳۱ - شکل موج تاخیر گیت XOR ۱ ..... ۳۲
شکل ۳۲ - شکل موج تاخیر گیت XOR ۲ ..... ۳۲

شکل ۳۳ - شکل موج تاخیر گیت XOR ۳ ..... ۳۳
شکل ۳۴ - نماد گیت MUX ۳۳
شکل ۳۵- شماتیک گیت MUX ۳۴
شکل ۳۶ - نماد گیت MUX ۳۴
شکل ۳۷ - سمبل گیت MUX ۳۵
شکل ۳۸ - شبیه سازی MUX ۳۵
شکل ۳۹ - خروجی موج گیت XOR ۳۶
شکل ۴۰ - محاسبه تأخیر MUX ۱ ..... ۳۷
شکل ۴۱ - محاسبه تأخیر MUX ۲ ..... ۳۷
شکل ۴۲ - محاسبه تأخیر MUX ۳ ..... ۳۸
شکل ۴۳ - محاسبه تأخیر MUX ۴ ..... ۳۸
شکل ۴۴ - شکل جمع کننده با استفاده گیت های NAND ۳۹
شکل ۴۵ - شماتیک جمع کننده با استفاده از گیت های NAND ۴۰
شکل ۴۶ - سمبل جمع کننده با استفاده از گیت NAND ۴۰
شکل ۴۷ - شکل جمع کننده ی ۴ بیتی ۴۱
شکل ۴۸ - جمع کننده ی ۴ بیتی با استفاده از NAND ۴۱
شکل ۴۹ - سمبل جمع کننده ی ۴ بیتی با استفاده از NAND ۴۲
شکل ۵۰ - سناریو اول برای جمع کننده با گیت NAND ۴۳
شکل ۵۱ - خروجی سناریو اول برای جمع کننده با گیت NAND ۱ ..... ۴۳
شکل ۵۲ - خروجی سناریو اول برای جمع کننده با گیت NAND ۲ ..... ۴۴
شکل ۵۳ - خروجی سناریو اول برای جمع کننده با گیت NAND ۳ ..... ۴۴
شکل ۵۴ - خروجی سناریو اول برای جمع کننده با گیت NAND ۴ ..... ۴۵
شکل ۵۵ - خروجی سناریو اول برای جمع کننده با گیت NAND ۵ ..... ۴۵
شکل ۵۶ - خروجی سناریو اول برای جمع کننده با گیت NAND ۶ ..... ۴۶
شکل ۵۷ - خروجی سناریو اول برای جمع کننده با گیت NAND ۷ ..... ۴۶
شکل ۵۸ - خروجی سناریو اول برای جمع کننده با گیت NAND ۸ ..... ۴۷
شکل ۵۹ - خروجی سناریو اول برای جمع کننده با گیت NAND ۹ ..... ۴۷
شکل ۶۰ - سناریو دوم برای جمع کننده با گیت NAND ۴۸
شکل ۶۱ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۱ ..... ۴۹
شکل ۶۲ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۲ ..... ۴۹
شکل ۶۳ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۳ ..... ۴۹
شکل ۶۴ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۴ ..... ۴۹
شکل ۶۵ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۵ ..... ۵۰

شکل ۶۶ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۶ ..... ۵۰
شکل ۶۷ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۷ ..... ۵۰
شکل ۶۸ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۸ ..... ۵۰
شکل ۶۹ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۹ ..... ۵۰
شکل ۷۰ - سناریو سوم برای جمع کننده با گیت NAND ۵۱
شکل ۷۱ - سناریو خروجی سوم برای جمع کننده با گیت NAND ۱ ..... ۵۱
شکل ۷۲ - سناریو خروجی سوم برای جمع کننده با گیت NAND ۲ ..... ۵۲
شکل ۷۳ - سناریو خروجی سوم برای جمع کننده با گیت NAND ۳ ..... ۵۲
شکل ۷۴- سناریو خروجی سوم برای جمع کننده با گیت NAND ۴ ..... ۵۲
شکل ۷۵ - سناریو خروجی سوم برای جمع کننده با گیت NAND ۵ ..... ۵۲
شکل ۷۶ - سناریو خروجی سوم برای جمع کننده با گیت NAND ۶ ..... ۵۲
شکل ۷۷ - سناریو خروجی سوم برای جمع کننده با گیت NAND ۷ ..... ۵۲
شکل ۷۸- سناریو خروجی سوم برای جمع کننده با گیت NAND ۸ ..... ۵۲
شکل ۷۹- ساختار تمام جمع کننده ی دوم ۵۳
شکل ۸۰ - شماتیک جمع کننده با گیت XOR ۵۳
شکل ۸۱ - سمبل جمع کننده با گیت XOR ۵۴
شکل ۸۲ - شماتیک جمع کننده ی چهاربیتی با گیت XOR ۵۴
شکل ۸۳ - سمبل جمع کننده ی چهاربیتی با گیت XOR ۵۵
شکل ۸۴ - سناریو اول برای جمع کننده با گیت XOR ۵۶
شکل ۸۵ - خروجی سناریو اول برای جمع کننده با گیت XOR ۱ ..... ۵۶
شکل ۸۶ - خروجی سناریو اول برای جمع کننده با گیت XOR ۲ ..... ۵۷
شکل ۸۷ - خروجی سناریو اول برای جمع کننده با گیت XOR ۳ ..... ۵۷
شکل ۸۸ - خروجی سناریو اول برای جمع کننده با گیت XOR ۴ ..... ۵۷
شکل ۸۹ - خروجی سناریو اول برای جمع کننده با گیت XOR ۵ ..... ۵۷
شکل ۹۰ - خروجی سناریو اول برای جمع کننده با گیت XOR ۶ ..... ۵۷
شکل ۹۱- خروجی سناریو اول برای جمع کننده با گیت XOR ۷ ..... ۵۷
شکل ۹۲ - خروجی سناریو اول برای جمع کننده با گیت XOR ۸ ..... ۵۷
شکل ۹۳ - خروجی سناریو اول برای جمع کننده با گیت XOR ۹ ..... ۵۷
شکل ۹۴- خروجی سناریو اول برای جمع کننده با گیت XOR ۱۰ ..... ۵۷
شکل ۹۵ - سناریو دوم برای جمع کننده با گیت XOR ۵۸
شکل ۹۶- خروجی سناریو دوم برای جمع کننده با گیت XOR ۱ ..... ۵۹
شکل ۹۷- خروجی سناریو دوم برای جمع کننده با گیت XOR ۲ ..... ۵۹
شکل ۹۸- خروجی سناریو دوم برای جمع کننده با گیت XOR ۳ ..... ۵۹

شکل ۹۹- خروجی سناریو دوم برای جمع کننده با گیت XOR ۴ ..... ۵۹
شکل ۱۰۰- خروجی سناریو دوم برای جمع کننده با گیت XOR ۵ ..... ۵۹
شکل ۱۰۱- خروجی سناریو دوم برای جمع کننده با گیت XOR ۶ ..... ۶۰
شکل ۱۰۲- خروجی سناریو دوم برای جمع کننده با گیت XOR ۷ ..... ۶۰
شکل ۱۰۳- خروجی سناریو دوم برای جمع کننده با گیت XOR ۸ ..... ۶۰
شکل ۱۰۴- خروجی سناریو دوم برای جمع کننده با گیت XOR ۹ ..... ۶۰
شکل ۱۰۵- سناریو سوم برای جمع کننده با گیت XOR ۶۰
شکل ۱۰۶ - خروجی سناریو سوم برای جمع کننده با گیت XOR ۱ ..... ۶۱
شکل ۱۰۷- خروجی سناریو سوم برای جمع کننده با گیت XOR ۲ ..... ۶۱
شکل ۱۰۸- ساختار منچستر ۶۲
شکل ۱۰۹- شماتیک جمع کننده MANCHESTER carry chain ۱ ..... ۶۳
شکل ۱۱۰- شماتیک جمع کننده MANCHESTER carry chain ۲ ..... ۶۴
شکل ۱۱۱ - شماتیک جمع کننده MANCHESTER carry chain ۳ ..... ۶۴
شکل ۱۱۲- شماتیک جمع کننده MANCHESTER carry chain ۴ ..... ۶۵
شکل ۱۱۳ -سمبل جمع کننده MANCHESTER carry chain ۶۶
شکل ۱۱۴- سناریو اول برای جمع کننده با گیت MANCHESTER ۶۷
شکل ۱۱۵ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۱ ..... ۶۸
شکل ۱۱۶ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۲ ..... ۶۸
شکل ۱۱۷ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۳ ..... ۶۸
شکل ۱۱۸ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۴ ..... ۶۸
شکل ۱۱۹ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۵ ..... ۶۸
شکل ۱۲۰ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۶ ..... ۶۹
شکل ۱۲۱ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۷ ..... ۶۹
شکل ۱۲۲ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۸ ..... ۶۹
شکل ۱۲۳ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۹ ..... ۶۹
شکل ۱۲۴ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۱۰ ..... ۶۹
شکل ۱۲۵ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۱۱ ..... ۶۹
شکل ۱۲۶- سناریو دوم برای جمع کننده با گیت MANCHESTER ۷۰
شکل ۱۲۷- خروجی سناریو دوم برای جمع کننده با گیت MANCHESTER ۱ ..... ۷۰
شکل ۱۲۸- خروجی سناریو دوم برای جمع کننده با گیت MANCHESTER ۲ ..... ۷۱
شکل ۱۲۹- سناریو سوم برای جمع کننده با گیت MANCHESTER ۷۲
شکل ۱۳۰ - خروجی سناریو سوم برای جمع کننده با گیت MANCHESTER ۱ ..... ۷۲
شکل ۱۳۱- خروجی سناریو سوم برای جمع کننده با گیت MANCHESTER ۲ ..... ۷۳

شکل ۱۳۲- شماتیک محاسبه توان مصرفی ۷۳
شکل ۱۳۳- شکل موج محاسبه توان مصرفی ۷۴
شکل ۱۳۴- calculator..... ۷۴
شکل ۱۳۵- تب AVERAGE ۷۵
شکل ۱۳۶- جریان گذرنده از منابع ولتاژ جمع کننده ها..... ۷۵
شکل ۱۳۷- طراحی layout ۱ ..... ۷۶
شکل ۱۳۸- طراحی layout ۲ ..... ۷۷
شکل ۱۳۹- Layout نهایی ۷۷
شکل ۱۴۰- تست DRC ۱ ..... ۷۸
شکل ۱۴۱- تست DRC ۲ ..... ۷۹
شکل ۱۴۲- تست DRC - ارور ۸۰
شکل ۱۴۳- تست DRC ۳ ..... ۸۰
شکل ۱۴۴- تست LVS ۱ ..... ۸۱
شکل ۱۴۵- تست LVS ۲ ..... ۸۲
شکل ۱۴۶- خروجی های نهایی LVS بعد از رفع ارور ها ۱ ..... ۸۲
شکل ۱۴۷- - خروجی های نهایی LVS بعد از رفع ارور ها ۲..... ۸۳
شکل ۱۴۸ - مراحل LVS..... ۸۳
شکل ۱۴۹- مراحل LVS ۲ ..... ۸۴
شکل ۱۵۰- - مراحل LVS ۳..... ۸۴
شکل ۱۵۱- تصویر مقاومت‌ها ۱ ..... ۸۵
شکل ۱۵۲- - تصویر مقاومت‌ها ۲ ..... ۸۵
شکل ۱۵۳- شماتیک به نام TEST_XOR..... ۸۶
شکل ۱۵۴- مراحل شبیه‌سازی گیت XOR:..... ۸۷
شکل ۱۵۵- خروجی Post simulation در حالت شماتیک..... ۸۹
شکل ۱۵۶- خروجی هر دو حالت کالیبره و شماتیک ۸۹

جداول

جدول ۱ - ابعاد ترانزیستور های گیت پایه ۱۱
جدول ۲- جدول نهایی جریان گذرنده از منابع ولتاژ جمع کننده ها ۷۶

بخش اول : طراحی گیت های پایه

در این بخش، ابعاد ترانزیستور های پایه باید طبق جدول زیر باشد:


Gate	W_{NMOS}	W_{PMOS}
INV	$1\ \mu m$	$2\ \mu m$
NAND, AND	$2\ \mu m$	$2\ \mu m$
XOR	$2\ \mu m$	$4\ \mu m$
MUX	$2\ \mu m$	$4\ \mu m$

جدول ۱ - ابعاد ترانزیستور های گیت پایه

در بخش اولیه‌ی این تمرین، از ما خواسته شده تا شماتیک گیت‌های ارائه‌شده در سوال را در نرم‌افزار Cadence طراحی کنیم.

گیت inverter

شماتیک نخست به گیت Inverter اختصاص دارد که می‌توانید تصویر مربوط به آن را در ادامه مشاهده نمایید.




شکل ۱- گیت Inverter

شماتیک گیت inverter

طبق جدول۱، ابعاد ترانزیستور NMOS برای گیت INV، باید ۱ میکرو مترو و همچنین ابعاد ترانزیستور PMOS باید ۲ میکرو متر باشد.

تصویر شماتیک گیت inverter در محیط نرم افزار cadence که در محیط لینوکسی طراحی شده:




شکل ۲ - شماتیک گیت inverter

طراحی سمبل گیت inverter

در این تمرین کامپیوتری، ما فرآیند طراحی سمبل برای گیت‌های پایه را مطابق با دستورالعمل‌های ویدیو آموزشی انجام دادیم. پس از تکمیل طراحی شماتیک برای هر گیت، از بخش Create و Cellview اقدام به طراحی سمبل مربوط به هر گیت کردیم.

یکی از گیت‌هایی که طراحی کردیم، گیت NOT یا Inverter بود. این گیت را بر اساس نماد استانداردی که معمولاً در مدارهای منطقی استفاده می‌شود، طراحی کردیم.


نکته مهم در این طراحی، تعریف پین‌های VDD و GND بود. طبق توضیحاتی که در فیلم آموزشی ارائه شد، اگرچه در طراحی شماتیک می‌توانستیم مستقیماً به منبع تغذیه و گراند وصل کنیم، اما از نظر بهینه‌سازی مصرف توان، اضافه کردن این پین‌ها ضروری است.



Input	Output
0	1
1	0


شکل ۳ - نماد *Inverter*

تصویر سمبل گیت inverter در محیط نرم افزار cadence که در محیط لینوکسی طراحی شده:



شکل ۴ - سمبل گیت *inverter*

تست و شبیه سازی گیت inverter




شکل ۵ - تست و شبیه سازی گیت inverter

در ابتدا، برای شبیه‌سازی گیت‌هایی که تا این مرحله طراحی کرده‌ایم، فایلی با نام CA1_Q1_testبه پروژه اضافه می‌کنیم. در این فایل، از سمبل‌هایی که قبلاً ساخته‌ایم استفاده شده است.

در مرحله بعد، لازم است پورت‌های گیت را به منابع ولتاژ مناسب متصل کنیم:


- برای پورت VDD، آن را به ولتاژ Vdcمطابق با مقدار داده‌شده در سوال (۱.۸ ولت) وصل می‌کنیم.
- پورت Groundرا نیز به gndمتصل می‌کنیم که نقش زمین را دارد.
- برای ورودی‌های گیت، از منبع vpulseاستفاده می‌کنیم. تنظیمات آن طبق سوال مشخص شده است.




شکل6 - شکل موج *Inverter*

همان‌طور که در شکل دیده می‌شود، خروجی دقیقاً با افزایش ولتاژ ورودی کاهش یافته و عملکرد گیت NOT را به‌درستی نشان می‌دهد.

در گام دوم شبیه‌سازی، از نرم‌افزار Cadence برای شبیه‌سازی Transientیا شبیه‌سازی زمانی استفاده کردیم. این گزینه در محیط ADEL و بخش choose analyses در دسترس است.




netlist & run - ۷ شکل



شکل ۸ - خروجی موج Inverter

همان‌طور که در این شکل دیده می‌شود، خروجی به‌صورت دقیق معکوس ورودی است که نشان‌دهنده عملکرد صحیح گیت INV می‌باشد. از نظر عملکرد، این شبیه‌سازی درست است؛ هرچند در برخی نقاط ممکن است مقدارهای ناخواسته‌ای مشاهده شود که به دلیل ماهیت شبیه‌سازی است. نوع شبیه‌سازی ما conservativeبوده و با دقت بالا انجام شده است و شباهت زیادی به واقعیت دارد.

محاسبه تاخیر گیت inverter




شکل ۹ - تاخیر *Inverter*

همان‌طور که در این شکل دیده می‌شود، خروجی به‌صورت دقیق معکوس ورودی است که نشان‌دهنده عملکرد صحیح گیت INV می‌باشد. از نظر عملکرد، این شبیه‌سازی درست است؛ هرچند در برخی نقاط ممکن است مقدارهای ناخواسته‌ای مشاهده شود که به دلیل ماهیت شبیه‌سازی است. نوع شبیه‌سازی ما **conservative**بوده و با دقت بالا انجام شده است و شباهت زیادی به واقعیت دارد.

گیت And

طبق جدول ۱ و شکل ۲ شماتیک گیت and را طراحی میکنیم:




شکل ۱۰ - گیت AND

*** از آنجایی که در صورت سوال به وضوح بیان نشده بود که بادی ترانزیستورهای NMOS به GND و بادی ترانزیستورهای PMOSبه VDD متصل شوند، در این تمرین کامپیوتری، بادی این دو ترانزیستور را به یکدیگر متصل نمودیم.

شماتیک گیت AND

طبق جدول شماره ۱، ابعاد هر دو ترانزیستور pmos و nmos، برای هر دو گیت and و nand با هم برابر و ۲ میکرو متر می باشد.


شماتیک رسم شده برای گیت and در نرم افزار مطابق شکل زیر می باشد:



شکل ۱۱ - شماتیک گیت AND

سمبل گیت AND

شکل زیر نماد رایج گیت AND را نشان می‌دهد که معمولاً در مدارها به کار می‌رود:



truth table


A	B	Z=A.B
0	0	0
0	1	0
1	0	0
1	1	1

شکل ۱۲ - نماد گیت AND

با استفاده از همین نماد، سمبل گیت AND را در نرم‌افزار Cadenceطراحی می‌کنیم.

نکته مهم :فایل مربوط به همین سمبل در لایبری مشخصی با نام تمرین CA1 ذخیره شده و قابل مشاهده است. برای دیدن آن کافی است روی فایل مربوط کلیک کرده، گزینه symbolرا انتخاب کرده و سپس روی openبزنید.

هم چنین سمبل گیت AND مطابق شکل زیر می باشد:



شکل ۱۳ - سمبل گیت AND


تست و شبیه سازی گیت AND

همان طور که در تصاویر زیر مشاهده می شود، گیت and عملکرد درستی دارد و تنها در جاهایی که هر دو ورودی ۱ می باشند مقدار خروجی ۱ می باشد:


محاسبه تاخیر گیت AND

با کلیک روی پرچم قرمز در بالای صفحه زمان، وارد بخش نمایش شکل موج‌ها می‌شویم. در این قسمت مقدار ۰.۹یعنی نصف ولتاژ VDD را انتخاب کرده و با قرار دادن آن روی هر شکل موج، میزان تأخیر را محاسبه کردیم.


همان‌طور که در شکل بعدی مشخص است، تأخیر گیت AND تقریباً برابر با 1.0005 nsاست و مقدار نهایی آن 1.0382ns به‌دست می‌آید. این مقدار شامل **38psبرای لبه بالارونده** و **60psبرای لبه پایین‌رونده** است که نشان‌دهنده تأخیر گیت می‌باشد.



شکل ۱۴ - محاسبه تاخیر گیت AND ۱




شکل ۱۵ - محاسبه تاخیر گیت AND ۲



شکل ۱۶ - محاسبه تاخیر گیت ۳AND

گیت Nand


شکل گیت Nand به صورت زیر می باشد:



شکل ۱۷ - شکل گیت Nand

شماتیک گیت Nand


شماتیک گیت Nand طبق شکل داده شده در نرم افزار به صورت زیر می باشد:



شکل ۱۸ - شماتیک گیت Nand

سمبل گیت Nand


همچنین سمبل گیت Nand به صورت زیر می باشد:



A	B	Output
0	0	1
1	0	1
0	1	1
1	1	0

شکل ۱۹ - نماد گیت Nand


و طبق مراحل قبل:



شکل ۲۰ - سمبل گیت *Nand*

تست و شبیه سازی گیت NAND

سمبل گیت NAND به صورا زیر می باشد:




شکل ۲۱ - سمبل گیت *NAND*


محاسبه تاخیر گیت NAND

با توجه به شکل ها خروجی در همه جا یک می باشد به جز جاهایی که هر دو مقدار ورودی یک می باشد، دقیقا برعکس گیت AND.


روال کار دقیقاً مشابه مرحله قبل است. همان‌طور که مشاهده می‌کنید، با کاهش مقدار از 1.0005ns به 1.0149ns، مقدار تأخیر گیت NANDبه‌دست می‌آید که شامل 14psبرای تأخیر لبه پایین‌رونده و 31psبرای تأخیر لبه بالارونده است.



شکل ۲۲ - محاسبه تاخیر گیت NAND ۱




شکل ۲۳ - محاسبه تاخیر گیت NAND ۲



شکل ۲۴ - محاسبه تاخیر گیت NAND ۳

گیت XOR

طراحی گیت XOR همانند گیت های قبلی از روی شکل مربوطه انجام می شود با این تفاوت که طبق جدول ۱، ابعاد ترانزیستور های nmos برای گیت XOR برابر با ۲ میکرو متر و برای ترانزیستور pmos برابر با ۴ میکرو متر می باشد.




شکل ۲۵ - گیت XOR

شماتیک گیت XOR

در طراحی گیت XOR، برای ساختن 'A و 'B از سمبل گیت not که در مراحل قبلی پیاده سازی شده است استفاده کرده ایم، همچنین برای جلوگیری از شلوغ و پیچیده تر شدن طراحی از label استفاده کرده ایم.

با توجه به نکته ی گفته شده و شکل مربوطه، شماتیک گیت XOR به شکل زیر می باشد:



شکل ۲۶ - شماتیک گیت XOR

سمبل گیت XOR

همچنین سمبل گیت XOR به شکل زیر می باشد:




2 input XOR gate

A	B	A⊕B
0	0	0
0	1	1
1	0	1
1	1	0

شکل ۲۷ - نماد گیت XOR


و به صورت زیر طراحی می شود:



شکل ۲۸ - سمبل گیت XOR


تست و شبیه سازی گیت XOR

شبیه سازی به صورت زیر می باشد:



شکل ۲۹ - شبیه سازی از سمبل XOR

و شکل خروجی نیز به شکل زیر می باشد:




شکل ۳۰ - شکل موج گیت XOR

همان‌طور که مشاهده می‌کنید، این گیت نیز عملکرد درستی دارد و تنها در شرایطی که دو ورودی با هم برابر نباشند، خروجی برابر با یک خواهد بود.


محاسبه تاخیر گیت XOR

در این بخش نیز مشابه مراحل قبل، کافی است اختلاف زمان بین آماده بودن هر دو ورودی تا تولید خروجی را محاسبه کنیم.


برای این گیت، با بررسی نمودار، تأخیر لبه پایین‌رونده خروجی **23 ps** و تأخیر لبه بالارونده خروجی **78ps** به‌دست آمده است.



شکل ۳۱ - شکل موج تاخیر گیت XOR ۱




شکل ۳۲ - شکل موج تاخیر گیت XOR ۲



شکل ۳۳ - شکل موج تاخیر گیت ۳ XOR

گیت MUX


شکل گیت MUX به صورت زیر می باشد و همچنین ابعاد آن نیز دقیقا با ابعاد گیت XOR یکسان می باشد:



شکل ۳۴ - نماد گیت MUX

شماتیک گیت MUX


با توجه به شکل و ابعاد ترانزیستور ها، شماتیک گیت MUX به صورت زیر می باشد:




شکل ۳۵- شماتیک گیت MUX

سمبل گیت MUX

همچنین سمبل گیت MUX نیز به شکل زیر می باشد:




شکل ۳۶ - نماد گیت MUX



شکل ۳۷ - سمبل گیت MUX


تست و شبیه سازی MUX

تست از روی سمبل زیر انجام می شود:



شکل ۳۸ - شبیه سازی MUX

و نتیجه به صورت زیر می باشد:



شکل ۳۹ - خروجی موج گیت XOR


نکته مهم:

در این بخش، چون در حالت مالتی‌پلکسر ۳ تا ورودی داریم، ورودی دوم را با تأخیر **1.5ns** تنظیم کردیم. همچنین ورودی سلکت نیز با تأخیر **1ns** در نظر گرفته شده است.


همان‌طور که در شکل مشخص است، مالتی‌پلکسر نیز به‌درستی عمل می‌کند. زمانی که پایه سلکت (خط سوم) مقدار صفر دارد، ورودی اول به خروجی منتقل می‌شود. وقتی مقدار سلکت برابر با یک باشد، خروجی از ورودی دوم گرفته می‌شود.

محاسبه تأخیر MUX


طبق تصویر بعدی، مالتی‌پلکسر دارای **تأخیر بالارونده 66ps** و **تأخیر پایین‌رونده 56ps** است.




شکل ۴۰ - محاسبه تأخیر MUX ۱



شکل ۴۱ - محاسبه تأخیر MUX ۲



شکل ۴۲ - محاسبه تأخیر MUX ۳




شکل ۴۳ - محاسبه تأخیر MUX ۴

طراحی جمع کننده ها


طراحی جمع کننده با استفاده گیت های NAND

با توجه به صورت سوال ابتدا یک جمع کننده ی تک بیتی با استفاده از گیت های NAND، با توجه به شکل زیر طراحی می کنیم.




شکل ۴۴ - شکل جمع کننده با استفاده گیت های NAND

شماتیک جمع کننده با استفاده از گیت های NAND



شکل ۴۵ - شماتیک جمع کننده با استفاده از گیت های NAND


سمبل جمع کننده با استفاده از گیت NAND



شکل ۴۶ - سمبل جمع کننده با استفاده از گیت NAND


جمع کننده ی ۴ بیتی

حال با استفاده از ۴ سمبل ساخته شده برای جمع کننده، یک جمع کننده ی چهاربیتی به شکل ripple می سازیم که به شکل زیر می باشد:




شکل ۴۷ - شکل جمع کننده ی ۴ بیتی

حال جمع کننده ی ۴ بیتی به شکل زیر می باشد:



شکل ۴۸ - جمع کننده ی ۴ بیتی با استفاده از NAND

که سمبل آن نیز به شکل زیر می شود:



شکل ۴۹ - سمبل جمع کننده ی ۴ بیتی با استفاده از NAND

نمونه گیری از جمع کننده ها جهت تست عملکرد

حال طبق صورت سوال باید عملکرد و تاخیر را برای هر ۴ جمع کننده سناریو مورد بررسی قراردهیم:

- برای تست مدار ها سه ورودی زیر را اعمال کنید:


1. A = 1111, B =0000, Cin = 1
2. A = 0111, B = 0000, Cin = 1
3. A = 0111, B = 0001, Cin = 0

در این قسمت ها با مراجعه به قسمت Launch , ADE L , choose analyses , tran مدت زمان شبیه سازی را ۸ نانو ثانیه و از نوع conservative برای دقیق تر بودن شبیه سازی انتخاب می کنیم.


گزینه ی netlist & run را زده و در ادامه با انتخاب سمبل مورد نظر، انتخاب میکنیم که کدام یک از شکل ها در خروجی نشان داده شود به عنوان موج.

فرض : در تمامی شکل ها، من برای c4 سیگنال c0را وصل کرده و در ادامه همینطوری برعکس می باشد، یعنی برای c0نیز سیگنال c4 وصل شده، برای c1 سیگنال c3 و الی آخر.


سناریو اول برای جمع کننده با گیت NAND




شکل ۵۰ - سناریو اول برای جمع کننده با گیت NAND




شکل ۵۱ - خروجی سناریو اول برای جمع کننده با گیت NAND ۱




شکل ۵۲ - خروجی سناریو اول برای جمع کننده با گیت ۲ NAND



شکل ۵۳ - خروجی سناریو اول برای جمع کننده با گیت ۳ NAND



شکل ۵۴ - خروجی سناریو اول برای جمع کننده با گیت NAND ۴



شکل ۵۵ - خروجی سناریو اول برای جمع کننده با گیت NAND ۵



شکل ۵۶ - خروجی سناریو اول برای جمع کننده با گیت NAND ۶



شکل ۵۷ - خروجی سناریو اول برای جمع کننده با گیت NAND ۷




شکل ۵۸ - خروجی سناریو اول برای جمع کننده با گیت NAND ۸




شکل ۵۹ - خروجی سناریو اول برای جمع کننده با گیت NAND ۹


سناریو دوم برای جمع کننده با گیت NAND




شکل ۶۰ - سناریو دوم برای جمع کننده با گیت NAND




شکل ۶۱ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۱




شکل ۶۲ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۲




شکل ۶۳ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۳




شکل ۶۴ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۴



شکل ۶۵ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۵




شکل ۶۶ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۶



شکل ۶۷ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۷




شکل ۶۸ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۸




شکل ۶۹ - خروجی سناریو دوم برای جمع کننده با گیت NAND ۹


سناریو سوم برای جمع کننده با گیت NAND




شکل ۷۰ - سناریو سوم برای جمع کننده با گیت NAND




شکل ۷۱ - سناریو خروجی سوم برای جمع کننده با گیت NAND ۱




شکل ۷۲ - سناریو خروجی سوم برای جمع کننده با گیت NAND ۲



شکل ۷۳ - سناریو خروجی سوم برای جمع کننده با گیت NAND ۳



شکل ۷۴- سناریو خروجی سوم برای جمع کننده با گیت NAND ۴



شکل ۷۵ - سناریو خروجی سوم برای جمع کننده با گیت NAND ۵



شکل ۷۶ - سناریو خروجی سوم برای جمع کننده با گیت NAND ۶




شکل ۷۷ - سناریو خروجی سوم برای جمع کننده با گیت NAND ۷



شکل ۷۸- سناریو خروجی سوم برای جمع کننده با گیت NAND ۸

طراحی جمع کننده با گیت XOR


در این قسمت ما باید با توجه به شکل زیر، شماتیک و سمبل جمع کننده با گیت XOR را رسم کنیم:



شکل ۷۹- ساختار تمام جمع کننده ی دوم

شماتیک جمع کننده با گیت XOR


شماتیک زیر، برای شکل تمام جمع کننده ی دوم می باشد:



شکل ۸۰ - شماتیک جمع کننده با گیت XOR

سمبل جمع کننده با گیت XOR


و سمبل آن نیز به شکل زیر است:



شکل ۸۱ - سمبل جمع کننده با گیت XOR

شماتیک جمع کننده ی چهاربیتی با گیت XOR

در ادامه، شماتیک مربوط به جمع کننده ی چهاربیتی ساخته شده از full adder های با گیت XOR، به صورت زیر می باشد:




شکل ۸۲ - شماتیک جمع کننده ی چهاربیتی با گیت XOR

که از کنار هم قرار گرفتن سمبل گیت XOR که قبل تر ساخته شده بود تشکیل می شود.


سمبل جمع کننده ی چهاربیتی با گیت XOR

و سمبل آن نیز به صورت شکل زیر می باشد:




شکل ۸۳ - سمبل جمع کننده ی چهاربیتی با گیت XOR

سناریو اول برای جمع کننده با گیت XOR




شکل ۸۴ - سناریو اول برای جمع کننده با گیت XOR




شکل ۸۵ - خروجی سناریو اول برای جمع کننده با گیت XOR ۱



شکل ۸۶ - خروجی سناریو اول برای جمع کننده با گیت XOR ۲



شکل ۸۷ - خروجی سناریو اول برای جمع کننده با گیت XOR ۳




شکل ۸۸ - خروجی سناریو اول برای جمع کننده با گیت XOR ۴




شکل ۸۹ - خروجی سناریو اول برای جمع کننده با گیت XOR ۵




شکل ۹۰ - خروجی سناریو اول برای جمع کننده با گیت XOR ۶



شکل ۹۱- خروجی سناریو اول برای جمع کننده با گیت XOR ۷



شکل ۹۲ - خروجی سناریو اول برای جمع کننده با گیت XOR ۸




شکل ۹۳ - خروجی سناریو اول برای جمع کننده با گیت XOR ۹



شکل ۹۴- خروجی سناریو اول برای جمع کننده با گیت XOR ۱۰

سناریو دوم برای جمع کننده با گیت XOR



شکل ۹۵ - سناریو دوم برای جمع کننده با گیت XOR



شکل ۹۶- خروجی سناریو دوم برای جمع کننده با گیت XOR ۱



شکل ۹۷- خروجی سناریو دوم برای جمع کننده با گیت XOR ۲




شکل ۹۸- خروجی سناریو دوم برای جمع کننده با گیت XOR ۳




شکل ۹۹- خروجی سناریو دوم برای جمع کننده با گیت XOR ۴



شکل ۱۰۰- خروجی سناریو دوم برای جمع کننده با گیت XOR ۵




شکل ۱۰۱- خروجی سناریو دوم برای جمع کننده با گیت XOR ۶



شکل ۱۰۲- خروجی سناریو دوم برای جمع کننده با گیت XOR ۷




شکل ۱۰۳- خروجی سناریو دوم برای جمع کننده با گیت XOR ۸




شکل ۱۰۴- خروجی سناریو دوم برای جمع کننده با گیت XOR ۹


سناریو سوم برای جمع کننده با گیت XOR



شکل ۱۰۵- سناریو سوم برای جمع کننده با گیت XOR




شکل ۱۰۶ - خروجی سناریو سوم برای جمع کننده با گیت XOR ۱



شکل ۱۰۷ - خروجی سناریو سوم برای جمع کننده با گیت XOR ۲


طراحی جمع کننده با استفاده از ساختار MANCHESTER

ساختار داده شده برای منچستر به صورت زیر می باشد:




شکل ۱۰۸- ساختار منچستر


شماتیک جمع کننده MANCHESTER carry chain




شکل ۱۰۹- شماتیک جمع کننده MANCHESTER carry chain ۱



شکل ۱۱۰- شماتیک جمع کننده ۲ *MANCHESTER carry chain*




شکل ۱۱۱ - شماتیک جمع کننده ۳ *MANCHESTER carry chain*



شکل ۱۱۲- شماتیک جمع کننده ۴ *MANCHESTER carry chain*


سمبل جمع کننده MANCHESTER carry chain

سمبل مربوطه نیز به شکل زیر می باشد:



شکل ۱۱۳ -سمبل جمع کننده *MANCHESTER carry chain*


سناریو اول برای جمع کننده با گیت MANCHESTER




شکل ۱۱۴- سناریو اول برای جمع کننده با گیت MANCHESTER




شکل ۱۱۵ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۱



شکل ۱۱۶ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۲




شکل ۱۱۷ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۳



شکل ۱۱۸ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۴




شکل ۱۱۹ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۵




شکل ۱۲۰ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۶




شکل ۱۲۱ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۷



شکل ۱۲۲ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۸



شکل ۱۲۳ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۹




شکل ۱۲۴ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۱۰




شکل ۱۲۵ - خروجی سناریو اول برای جمع کننده با گیت MANCHESTER ۱۱


سناریو دوم برای جمع کننده با گیت MANCHESTER



شکل ۱۲۶- سناریو دوم برای جمع کننده با گیت MANCHESTER




شکل ۱۲۷- خروجی سناریو دوم برای جمع کننده با گیت MANCHESTER ۱




شکل ۱۲۸- خروجی سناریو دوم برای جمع کننده با گیت MANCHESTER ۲


سناریو سوم برای جمع کننده با گیت MANCHESTER



شکل ۱۲۹- سناریو سوم برای جمع کننده با گیت MANCHESTER




شکل ۱۳۰ - خروجی سناریو سوم برای جمع کننده با گیت MANCHESTER ۱



شکل ۱۳۱- خروجی سناریو سوم برای جمع کننده با گیت MANCHESTER ۲


محاسبه توان مصرفی

برای محاسبه ی توان مصرفی، برای هر جمع کننده یک منبع ولتاژ جداگانه در نظر میگیریم:




شکل ۱۳۲- شماتیک محاسبه توان مصرفی

و در ادامه، نقاطی را که می خواهیم ولتاژ آن ها اندازه گیری شود را به شبیه سازی اضافه می کنیم. شکل موج خروجی برای هر ۳ شبیه سازی به صورت زیر می باشد:




شکل ۱۳۳- شکل موج محاسبه توان مصرفی

شکل زیر با انتخاب یک طول موج و کلیک بر روی منوی calculator ظاهر می شود:




شکل ۱۳۴- calculator

برای محاسبه ی میانگین جریان گذرنده از منبع تغذیه، باید از تب بالا گزینه ی AVERAGE انتخاب شود.



شکل ۱۳۵- تب AVERAGE

که جریان گذرنده از منابع ولتاژ جمع کننده ها در مدت ۸ نانو ثانیه به صورت زیر می باشد:



شکل ۱۳۶- جریان گذرنده از منابع ولتاژ جمع کننده ها

در ادامه باید مقادیر به دست آمده در 1.8v که مقدار VDD ما می باشد را در مقادیر به دست آمده ضرب کنیم، تا توان مضرفی هر جمع کننده به دست آید:

نکته مهم این است که این مقادیر ممکن است با توجه به اینکه منبع تغذیه را در ابتدا انتخاب کرده‌اید، معنی داشته باشند. اما مقدار آنها ممکن است دقیق نباشد.

نکته مهم دیگر اینکه این مقادیر با شبیه‌سازی سه شماینده در حالت‌های سناریوی ۳ به دست آمده، و ممکن است در شرایط دیگر متفاوت باشند.

جدول نهایی:

Name/Signal/Expr	Value	Plot	Save	Save Options
V0/MINUS	-	✓	✓	yes
V6/MINUS	-	✓	✓	yes
V7/MINUS	-	✓	✓	yes
average(I("V0/MINUS"))	406.0620	✓	✓	yes
average(I("V6/MINUS"))	441.7400	✓	✓	no
average(I("V7/MINUS"))	448.1140	✓	✓	no

جدول ۲- جدول نهایی جریان گذرنده از منابع ولتاژ جمع کننده ها

طراحی layout


در این بخش از ما خواسته شده Layout مربوط به گیت XOR را طبق ویدیو آموزشی طراحی کنیم.

مراحل طراحی Layout به شرح زیر است :۱ .انتخاب گزینه LAUNCH → Layout XL ۲ .پس از باز کردن شماتیک گیت XOR و انتخاب صفحه مربوطه برای طراحی Layout ۳ .تنظیم گزینه options و display ۴ .تنظیم snap spacing روی مقدار ۰.۰۰۵


در ادامه کار:

۱. انتخاب گزینهConnectivity
۲. سپسALL from source
۳. تمام ترانزیستورهای مربوطه به صفحه Layout اضافه می‌شوند

در نهایت باید طراحی را انجام دهیم و تمام اتصالات را بر اساس تصویر گیت XOR داده شده به صورت سوال طراحی کنیم.




شکل ۱۳۷- طراحی layout ۱



شکل ۱۳۸- طراحی layout ۲


تصویر مربوط به Layout نهایی




شکل ۱۳۹- Layout نهایی

انجام تست DRC

برای انجام این مرحله، مراحل زیر را دنبال می کنیم :۱ .پس از کشیدنLayout ، روی گزینه Calibre در نرم‌افزار کلیک کرده ۲ .سپس بر روی گزینه RULES کلیک کرده ۳ .از مسیر فایل تکنولوژی، فایل ۱ ffرا انتخاب می کنیم ۴ .فایل قوانین به نام calibre drcرا اجرا می کنیم ۵ .منتظر می مانیم تا نتیجه تست با رنگ سبز نمایش داده شود



شکل ۱۴۰- تست DRC ۱



شکل ۱۴۱- تست DRC ۲


در ادامه، روی Run DRC کلیک کنید تا تست برای شما انجام شود. نتیجه تست به شما نمایش داده می‌شود.

نکات مهم در بررسی نتیجه تستDRC : ۱ .در بخش نتایج، نباید هیچ خطای اوری وجود داشته باشد ۲. .تنها مجاز به داشتن خطاهایی از نوع DENSITY هستید.



شکل ۱۴۲ - تست DRC - ارور

همانطور که در تصویر مشاهده می‌کنید، تست انجام شده موفقیت‌آمیز بوده و به خوبی پاس شده است. این به معنای آن است که طراحی Layout شما با قوانین طراحی مطابقت دارد و مشکل خاصی وجود ندارد.



شکل ۱۴۳ - تست DRC ۳

انجام تستLVS

برای انجام این تست، مراحل زیر را دنبال کنید :۱ .از تبCalibre ، روی Run LVS کلیک کنید تا منوی مربوط به تست برای شما باز شود ۲ .همانند تست قبلی، فایل Rules را انتخاب کنید ۳ .از مسیر فایل تکنولوژی 1FF، تنظیمات مربوطه را انجام دهید ۴ .صبر کنید تا نتیجه تست با رنگ سبز نمایش داده شود


نکات تکمیلی:

- در بخشexport from layout viewer ، گزینه input را تنظیم کنید
- سپس Run LVS را برای انجام تست اجرا کنید

هدف از این تست، مقایسه و تطبیق چیدمان فیزیکی (Layout) با نقشه مدار اصلی (Schematic) است.




شکل ۱۴۴- تست LVS ۱




شکل ۱۴۵- تست ۲LVS


در تصویر های زیر، خروجی های نهایی بعد از رفع ارور ها مشاهده می شود:




شکل ۱۴۶- خروجی های نهایی LVS بعد از رفع ارور ها ۱



شکل ۱۴۷ - - خروجی های نهایی LVS بعد از رفع ارور ها ۲



شکل ۱۴۸ - مراحل LVS




شکل ۱۴۹- مراحل LVS ۲

انجام تستPEX


برای انجام این تست، مراحل زیر را دنبال کنید :۱ .از تبCalibre ، مشابه مراحل قبلی، روی Run PEX کلیک کنید تا منوی مربوط به تست باز شود ۲. Rule ها را از بخش مربوط به تکنولوژی ۱ FFو Calibre PEX تنظیم کنید ۳ .تنظیمات مربوط به قسمت input را انجام دهید ۴ .تنظیمات اضافی که در ویدیو آموزشی ارائه شده را اعمال کنید

هدف از تست(PEX (Parasitic EXtraction ، استخراج اطلاعات پارازیتی و تأثیرات انگل مدار است که می‌تواند بر عملکرد مدار تأثیرگذار باشد.




شکل ۱۵۰- - مراحل LVS ۳

در این تصویر، به دلیل اینکه تعداد مقاومت‌ها زیاد بوده و شکل کلی بسیار ریز است، تصویر کمی زوم شده است:



شکل ۱۵۱- تصویر مقاومت‌ها ۱



شکل ۱۵۲- - تصویر مقاومت‌ها ۲


Post simulation

برای انجامpost simulation ، مراحل زیر را دنبال کنید:


1 . ابتدا یک فایل شماتیک به نام TEST_XOR بسازید ۲ .سپس یک فایل config مخصوص برای test xor تهیه کنید.

حال باید برای گیت XOR یک نمونه در فایل XOR_test ایجاد کنیم و مراحل زیر را دنبال کنیم:

۱ .ورودی‌های گیت XOR را به منابع ولتاژ مناسب متصل کنیم ۲ .تنظیم دقیق ولتاژ ورودی برای بررسی تمام حالات منطقی گیت XOR ۳ .اطمینان از اتصال صحیح تمام پایه‌ها و منابع ولتاژ



شکل ۱۵۳- شماتیک به نام TEST_XOR



شکل ۱۵۴- مراحل شبیه‌سازی گیت XOR

مراحل شبیه‌سازی گیت:XOR

۱ .بازگشت به فایل کانفیگ و قراردادن گیت XOR روی Schematic ۲ .انجام شبیه‌سازی زمانی:

- نوع Tran :وConservative
- مدت زمان: ۸ نانوثانیه

۳ .بازگشت به فایل کانفیگ و تنظیم گیت XOR روی Calibre ۴ .باز کردن فایل شماتیکXOR_test

- تأیید دسترسی به هر دو شبیه‌سازی


۵ .انجام شبیه‌سازی دوم:

- مدت زمان: ۸ نانوثانیه
- نوعConservative

نتیجه‌گیری:


- تفاوت در شکل موج ناشی از :۱ .اختلاف در طراحی Layout و Schematic ۲ .مقاومت‌های ایجاد شده در فرآیند ساخت
  - کاهش تأخیر گیت
  - کاهش ولتاژ خروجی ۳ .خازن‌های پارازیتی موجود در فرآیند ساخت

این تفاوت‌ها نشان‌دهنده پیچیدگی‌های واقعی ساخت مدارهای الکترونیکی است.



شکل ۱۵۵- خروجی Post simulation در حالت شماتیک

خروجی Pce



شکل ۱۵۶- خروجی هر دو حالت کالیبره و شماتیک

پایان