

به نام خدا

مهسا ابرغانی - ۸۱۰۱۰۳۰۵۳ - درس hdl

مرحله ی اول پروژه: شناسایی سیستم های پیش نیاز

بخش اول:

(SDRAM)Synchronous Dynamic Random-Access Memory

SDRAM نوعی حافظه دسترسی تصادفی پویا است که همگام با کلاک سیستم کار می کند. این ویژگی باعث می شود عملیات خواندن و نوشتن در SDRAM دقیقاً در زمان مشخصی بر اساس سیگنال کلاک انجام شود. این نوع حافظه به دلیل پهنای باند بالا و زمان بندی همگام، در سیستم هایی که نیاز به سرعت بالای انتقال داده دارند (مانند کامپیوترها و تلفن های هوشمند) بسیار پر کاربرد است.

SDRAM از سیگنال های کنترلی مانند (RAS)Row Address Strobe، (CAS)Column Address، (WE)Write Enable، (Strobe)، و (CS)Chip Select برای مدیریت عملیات دسترسی به حافظه استفاده می کند. هر کدام از این سیگنال ها بخشی از فرایند خواندن یا نوشتن را کنترل می کنند، مثلاً RAS آدرس ردیف و CAS آدرس ستون را تعیین می کند.

BUS (گذرگاه داده)

BUS مجموعه ای از خطوط ارتباطی است که داده ها، آدرس ها و سیگنال های کنترلی را بین پردازنده، حافظه و دستگاه های دیگر منتقل می کند. در سیستم های حافظه مانند SDRAM، BUS داده ها را بین پردازنده و حافظه جابجا می کند. گذرگاه حافظه شامل خطوط داده، خطوط آدرس، و خطوط کنترل است که داده ها و دستورات کنترلی را انتقال می دهند.

نتیجه گیری:

پیاده سازی سیستم SDRAM به همراه BUS نیازمند مدیریت دقیق زمان بندی و سیگنال های کنترلی است تا عملیات خواندن و نوشتن به درستی انجام شود. در طراحی Verilog این سیستم، باید توجه خاصی به هماهنگی کلاک و تأخیرها داشت تا عملکرد صحیح تضمین شود.

ورودی‌های سیستم

ورودی‌های زمان‌بندی $tWAIT$ ، $tLAT$ ، $tBURST$ ، $tCAS$ ، $tPRE$:

این ورودی‌ها پارامترهای زمان‌بندی مختلفی را برای حافظه SDRAM تنظیم می‌کنند:

$tWAIT$: مدت زمان انتظار قبل از انجام عملیات.

$tLAT$: تأخیر تا شروع خواندن یا نوشتن داده.

$tBURST$: (طول بسته) تعداد داده‌هایی که در یک چرخه حافظه خوانده یا نوشته می‌شود.

$tCAS$: (زمانی که لازم است پس از ارسال دستور ستون، داده‌ها آماده شوند) تأخیر CAS.

$tPRE$: زمان لازم برای آماده‌سازی حافظه پس از انجام یک عملیات.

آدرس ($Addr[31:0]$)

ورودی آدرس برای مشخص کردن محل دقیق داده‌ها در حافظه SDRAM است. این آدرس به بخش‌های مختلفی مانند آدرس ردیف (Row) و آدرس ستون (Column) تقسیم شده است

$Addr[9:0]$: آدرس ستون (Column Address).

$Addr[19:10]$: آدرس ردیف (Row Address).

قسمت‌هایی از آدرس که ممکن است برای انتخاب بخش‌های خاصی از **$Addr[31:28]$** و **$Addr[21:20]$** حافظه یا تنظیمات اضافی استفاده شوند.

دستورهای کنترلی (WE ، CAS ، RAS ، CS)

این ورودی‌ها سیگنال‌های کنترلی هستند که عملیات خواندن یا نوشتن را در SDRAM کنترل می‌کنند:

Chip Select (CS) برای فعال‌سازی تراشه حافظه به کار می‌رود.

Row Address Strobe (RAS) برای مشخص کردن آدرس ردیف استفاده می‌شود.

Column Address Strobe (CAS) برای مشخص کردن آدرس ستون به کار می‌رود.

Write Enable (WE) تعیین می‌کند که آیا عملیات نوشتن باید انجام شود یا خیر.

ورودی داده (WData[31:0])

این ورودی برای داده‌هایی است که باید به حافظه نوشته شود. داده‌ها از طریق این ورودی وارد سیستم می‌شوند و در مکان مشخص شده در حافظه نوشته می‌شوند.

کنترل‌گرها (EnRData, EnWData, StoreReg)

StoreReg: این سیگنال مشخص می‌کند که آیا داده یا تنظیمات باید در رجیستری ذخیره شود یا خیر.

EnWData: این سیگنال برای فعال‌سازی مسیر داده نوشتنی (WData) استفاده می‌شود، تا داده به داخل حافظه نوشته شود.

EnRData: این سیگنال برای فعال‌سازی مسیر داده خواندنی (RData) استفاده می‌شود، تا داده از حافظه خوانده شود.

خروجی‌های سیستم

خروجی داده (RData[31:0])

این خروجی برای داده‌هایی است که از حافظه خوانده می‌شود. زمانی که عملیات خواندن انجام می‌شود، داده‌های درخواست شده از آدرس مشخص شده به این خروجی فرستاده می‌شوند و سیستم‌های دیگر می‌توانند از این داده‌ها استفاده کنند.

وضعیت (Status, Write, Burst, Size)

این خروجی‌ها وضعیت کلی عملیات حافظه را نشان می‌دهند:

Status: وضعیت فعلی سیستم (آماده به کار یا در حال انجام عملیات).

Write: نشان می‌دهد که آیا عملیات نوشتن در حال انجام است یا خیر.

Burst: مشخص می‌کند که آیا عملیات بسته‌ای (burst) در حال انجام است یا نه.

Size: اندازه داده‌هایی که خوانده یا نوشته می‌شود.

سیگنال‌های کنترلی آماده (Ready)

این سیگنال نشان می‌دهد که سیستم آماده است تا عملیات جدید را شروع کند. در زمان‌هایی که عملیات فعلی هنوز کامل نشده باشد، این سیگنال غیرفعال است.

CountOut:

این خروجی شمارشگر است که نشان می‌دهد چه تعداد عملیات تا پایان شدن چرخه حافظه باقی مانده است. این سیگنال برای زمان‌بندی صحیح و کنترل عملیات‌ها استفاده می‌شود.

بیت‌های آدرس و داده (BS[1:0], A[9:0])

A[9:0]: خروجی آدرس برای مشخص کردن آدرس ردیف یا ستون در حافظه SDRAM.

BS[1:0]: این خروجی نشان‌دهنده بلوک‌های حافظه است که داده‌ها به آن‌ها فرستاده یا از آن‌ها خوانده می‌شوند.

Bus Interface Control Unit Outputs

این واحد، به واسطه سیگنال‌های کنترلی مختلف، عملیات‌های حافظه مانند خواندن، نوشتن و تنظیم زمان‌بندی‌ها را مدیریت می‌کند.

بخش دوم:

تحلیل ورودی‌ها و خروجی‌های ماژول `Addr` و کارکرد آن

ورودی‌ها:

1. StoreReg (ورودی کنترل) مشخص می‌کند که آیا رجیستر آدرس باید ذخیره شود یا نه.
2. Status (ورودی کنترل) وضعیت کلی سیستم را تعیین می‌کند (فعال/غیرفعال بودن ماژول).
3. Write (ورودی کنترل) مشخص می‌کند که آیا عملیات نوشتن در حال انجام است یا خیر.
4. clock (ورودی ساعت) سیگنال کلاک که باعث اجرای بلوک‌های زمانی در مدار می‌شود.

۵. SelRow (انتخاب ردیف) اگر این سیگنال فعال باشد، ردیف از آدرس ۳۲ بیتی استخراج می‌شود.
۶. SelCol (انتخاب ستون) اگر این سیگنال فعال باشد، ستون از آدرس ۳۲ بیتی استخراج می‌شود.
۷. ProgramData (داده‌های برنامه‌ریزی) اطلاعات ۱۰ بیتی که برای پیکربندی برنامه استفاده می‌شود.
۸. Addr_32 (آدرس ۳۲ بیتی) آدرس کامل که داده‌ها در آن ذخیره یا از آن خوانده می‌شود.

خروجی‌ها:

۱. BIWEn (Bus Interface Write Enable) زمانی که این سیگنال فعال باشد، نوشتن در باس فعال می‌شود.
۲. BIREn (Bus Interface Read Enable) زمانی که این سیگنال فعال باشد، خواندن از باس فعال می‌شود.
۳. BS [1:0] (Bank Select) این سیگنال بانک حافظه مورد نظر را برای عملیات مشخص می‌کند.
۴. A [۹:۰] (آدرس) آدرس ردیف یا ستون که در عملیات حافظه استفاده می‌شود.

عملکرد ماژول:

- ماژول Addr مسئول مدیریت آدرس‌دهی در حافظه است. این ماژول با استفاده از سیگنال‌های ورودی SelRow و SelCol، مشخص می‌کند که آیا باید ردیف یا ستون از آدرس ۳۲ بیتی استخراج شود و سپس آن را به خروجی A ارسال می‌کند.
- در عین حال، سیگنال‌های BIWEn و BIREn بسته به وضعیت سیستم (خواندن یا نوشتن) فعال می‌شوند تا نشان دهند که آیا باید عملیات نوشتن یا خواندن انجام شود.
- همچنین BS برای انتخاب بانک حافظه استفاده می‌شود و از بخش‌های خاصی از آدرس ۳۲ بیتی استخراج می‌شود.

این ماژول به عنوان یک کنترل کننده آدرس برای عملیات خواندن و نوشتن در حافظه عمل می کند و سیگنال های مختلفی را برای مدیریت صحیح این عملیات تولید می کند.

تحلیل ورودی ها و خروجی های ماژول `Control` و کارکرد آن

ورودی ها:

۱. Write: سیگنال برای مشخص کردن اینکه عملیات نوشتن در حال انجام است یا نه.
۲. BIWEn: سیگنال فعال سازی برای نوشتن داده ها به باس حافظه.
۳. BIREn: سیگنال فعال سازی برای خواندن داده ها از باس حافظه.
۴. Status: وضعیت کلی سیستم (فعال یا غیر فعال بودن ماژول).
۵. clock: سیگنال کلاک که رویدادهای سیستم را همگام سازی می کند.
۶. Burst: طول بسته داده ای که باید خوانده یا نوشته شود.
۷. tLAT: تأخیر CAS (تأخیر دسترسی به ستون در SDRAM) که مشخص می کند عملیات خواندن یا نوشتن چه مدت طول می کشد.
۸. CountOut: شمارشگر برای پیگیری تعداد چرخه های حافظه در عملیات.

خروجی ها:

۱. state: حالت فعلی FSM (ماشین حالت متناهی) که عملیات را در مراحل مختلف کنترل می کند.
۲. counter: شمارشگر برای مدیریت تأخیرها و زمان بندی ها.
۳. Load_tWAIT, Load_tBURST, Load_tCAS, Load_tPRE: سیگنال های کنترل برای بارگذاری زمان بندی های مختلف در SDRAM.
۴. Ready: نشان دهنده آماده بودن سیستم برای عملیات بعدی.

۵. StoreReg: سیگنال برای ذخیره داده‌ها در رجیستر.

۶. EnWData: سیگنال فعال‌سازی نوشتن داده‌ها.

۷. EnRData: سیگنال فعال‌سازی خواندن داده‌ها.

۸. bar_CS, bar_RAS, bar_CAS, bar_WE: سیگنال‌های کنترل برای مدیریت دسترسی به SDRAM.

۹. SelRow و SelCol: سیگنال‌هایی برای انتخاب ردیف و ستون در حافظه SDRAM.

عملکرد ماژول:

این ماژول یک ماشین حالت متناهی (FSM) است که فرآیندهای خواندن و نوشتن در حافظه SDRAM را مدیریت می‌کند. در هر حالت، بسته به وضعیت سیگنال‌های ورودی (مانند `Write`، `BIWEn`، `BIREn` و `Status`)، تصمیم‌گیری می‌شود که عملیات خواندن یا نوشتن انجام شود.

ماژول ابتدا سیگنال‌های آماده‌سازی (مانند `bar\_CS`، `bar\_RAS` و `bar\_WE`) را تنظیم می‌کند و سپس به مراحل مختلفی برای خواندن و نوشتن در SDRAM می‌رود. این مراحل شامل انتخاب ردیف و ستون، بارگذاری تأخیرها، و خواندن/نوشتن داده‌ها هستند.

این ماشین حالت به گونه‌ای طراحی شده که در هر مرحله با توجه به شمارشگر CountOut و تأخیرهای tLAT، عملیات حافظه را به ترتیب انجام دهد. در نهایت، پس از اتمام عملیات، سیستم دوباره به حالت آماده (`Ready`) بازمی‌گردد تا برای عملیات بعدی آماده شود.

تحلیل ورودی‌ها و خروجی‌های ماژول `Delay` و کارکرد آن

ورودی‌ها:

۱. ProgramData [۹:۰]: داده‌های برنامه‌ریزی که تنظیمات زمان‌بندی را تعیین می‌کنند.

۲. Load_tPRE, Load_tCAS, Load_tBURST, Load_tWAIT: این سیگنال‌ها زمان‌بندی‌های مختلف را در حافظه تنظیم می‌کنند.

۳. clock: سیگنال کلاک که رویدادها را همگام‌سازی می‌کند و به عنوان زمان‌بندی کلی برای شمارش و تغییر حالت‌ها استفاده می‌شود.

خروجی‌ها:

۱. tLAT [۱:۰]: تأخیر CAS که برای عملیات خواندن و نوشتن در حافظه SDRAM استفاده می‌شود.

۲. CountOut [۲:۰]: شمارشگر زمان‌بندی که مدت زمان عملیات‌های مختلف را پیگیری می‌کند.

عملکرد ماژول:

ماژول Delay وظیفه تنظیم و مدیریت زمان‌بندی‌ها در SDRAM را بر عهده دارد. این ماژول به وسیله سیگنال‌های Load_tPRE, Load_tCAS, Load_tBURST و Load_tWAIT زمان‌بندی‌های مختلف حافظه را بارگذاری می‌کند.

به این صورت که:

- Load_tPRE: وقتی این سیگنال فعال است، شمارنده زمان‌بندی به مقدار ۴ چرخه تنظیم می‌شود.

- Load_tCAS: مقدار شمارنده به ۶ چرخه تغییر می‌کند که تأخیر CAS را نشان می‌دهد.

- Load_tBURST: مقدار شمارنده به ۷ چرخه تنظیم می‌شود.

- Load_tWAIT: شمارنده به ۴ چرخه تنظیم می‌شود تا تأخیر انتظار را مدیریت کند.

زمانی که هیچ کدام از سیگنال‌های زمان‌بندی فعال نیستند، شمارنده با هر پالس کلاک یک واحد کاهش پیدا می‌کند تا چرخه‌های باقی‌مانده را پیگیری کند. خروجی tLAT همواره روی مقدار صفر تنظیم می‌شود، که نشان‌دهنده تأخیر پایه‌ای CAS است.

این ماژول نقش مهمی در مدیریت زمان‌بندی‌های دقیق برای عملیات خواندن و نوشتن در SDRAM دارد و به کمک شمارنده، عملیات‌های مختلف را در زمان‌های مناسب کنترل می‌کند.

تحلیل ورودی‌ها و خروجی‌های ماژول 'SDRAM' و کارکرد آن

ورودی‌ها:

۱. BS [۱:۰]: سیگنال انتخاب بانک حافظه. مشخص می‌کند که کدام بانک حافظه (از ۴ بانک) باید برای عملیات خواندن یا نوشتن انتخاب شود.

۲. A [۹:۰]: آدرس حافظه که داده‌ها در آن ذخیره یا از آن خوانده می‌شوند.

۳. bar_CS, bar_RAS, bar_CAS, bar_WE: سیگنال‌های کنترل برای مدیریت دسترسی به SDRAM

- bar_CS: سیگنال انتخاب تراشه حافظه.

- bar_RAS: سیگنال فعال‌سازی آدرس ردیف.

- bar_CAS: سیگنال فعال‌سازی آدرس ستون.

- bar_WE: سیگنال فعال‌سازی نوشتن.

۴. EnWData: سیگنال فعال‌سازی نوشتن داده‌ها.

۵. EnRData: سیگنال فعال‌سازی خواندن داده‌ها.

۶. clock: سیگنال کلاک که عملکرد سیستم را همگام‌سازی می‌کند.

۷. WData [۳۱:۰]: داده‌ای که باید به حافظه نوشته شود.

خروجی‌ها:

۱. RData [۳۱:۰]: داده‌ای که از حافظه خوانده می‌شود.

۲. Addr_4 [۳:۰]: شمارنده آدرس که موقعیت در بانک حافظه را مشخص می‌کند.

عملکرد ماژول:

این ماژول مسئول مدیریت عملیات خواندن و نوشتن در حافظه SDRAM است. حافظه به چهار بانک تقسیم شده است: Bank_0, Bank_1, Bank_2, و Bank_3. بر اساس سیگنال BS، یکی از این بانک‌ها برای عملیات انتخاب می‌شود.

- نوشتن (Write): زمانی که سیگنال EnWData فعال است، داده‌ای که در WData قرار دارد به آدرس مشخص شده در بانک انتخابی نوشته می‌شود. هر بار که داده نوشته می‌شود، شمارنده آدرس Addr_4 افزایش می‌یابد تا به محل بعدی در حافظه برود.

- خواندن (Read): زمانی که سیگنال EnRData فعال است، داده‌ای که در آدرس فعلی Addr_4 قرار دارد، از بانک حافظه انتخاب شده خوانده شده و به RData منتقل می‌شود. مانند عملیات نوشتن، شمارنده Addr_4 بعد از هر عملیات خواندن افزایش می‌یابد.

- راه‌اندازی مجدد آدرس: در صورتی که هیچ عملیاتی انجام نشود، شمارنده آدرس Addr_4 به صفر بازنشانی می‌شود.

این ماژول برای مدیریت دقیق عملیات خواندن و نوشتن در چهار بانک حافظه مختلف طراحی شده است و به کمک سیگنال‌های ورودی مانند BS و A، به سادگی می‌تواند بانک و موقعیت داده را مشخص کرده و عملیات را انجام دهد.

بخش سوم:

برای ارائه سناریوهای مربوط به این طراحی که انجام داده‌ایم و مراحل مختلفی که در این مازول‌ها مورد بررسی قرار داده شده‌اند، می‌توان چندین تست کیس مطرح کرد که این طراحی را مورد ارزیابی قرار دهد. این تست کیس‌ها باید هر کدام به دقت جزئیات عملکرد خواندن و نوشتن در SDRAM، زمان‌بندی‌های مرتبط با تأخیرها، و اجرای ماشین حالت‌ها را بررسی کنند. در ادامه چند نمونه از این تست کیس‌ها آورده شده است:

۱. تست خواندن از حافظه با تأخیر tCAS

- سناریو: تست سیستم در حالتی که یک عملیات خواندن با تأخیر tCAS مشخص شده انجام می‌شود.

- شرح تست: بررسی اینکه آیا سیگنال‌های کنترلی مانند ``bar_CS``، ``bar_RAS``، و ``bar_CAS`` به درستی فعال می‌شوند و اینکه پس از زمان تأخیر CAS (زمانی که توسط tLAT مشخص شده است)، داده به درستی از حافظه خوانده می‌شود یا خیر.

- موارد مورد بررسی: خروجی RData، سیگنال‌های EnRData و زمان‌بندی‌های مربوط به tLAT.

۲. تست نوشتن داده به بانک خاصی از حافظه

- سناریو: نوشتن داده به بانک خاصی از حافظه (مثلاً Bank_1) با استفاده از سیگنال انتخاب بانک BS.

- شرح تست: تأیید اینکه داده به درستی در بانک انتخاب شده نوشته می‌شود و آدرس درستی برای عملیات نوشتن استفاده شده است.

- موارد مورد بررسی: ورودی‌های WData، سیگنال EnWData و مقدار آدرس Addr_4 برای بررسی عملیات نوشتن.

۳. تست زمان‌بندی‌های بارگذاری شده

- سناریو: اجرای زمان‌بندی‌های مختلف مانند tPRE، tCAS، tBURST و بررسی صحت عملکرد شمارنده CountOut.

- شرح تست: ارزیابی اینکه آیا شمارشگر زمان‌بندی به درستی شمارش می‌کند و آیا پس از اتمام شمارش، عملیات به درستی به مراحل بعدی منتقل می‌شود یا خیر.

- موارد مورد بررسی: خروجی CountOut و Load_tPRE، Load_tCAS، Load_tBURST.

۴. تست رفتار سیستم در حالت آماده بودن (Ready)

- سناریو: بررسی اینکه آیا سیستم پس از اتمام عملیات به درستی به حالت آماده (Ready) برمی‌گردد و برای عملیات بعدی آماده می‌شود.

- شرح تست: زمانی که یک عملیات خواندن یا نوشتن به پایان می‌رسد، سیستم باید به حالت آماده بازگردد و سیگنال Ready باید فعال شود.

- موارد مورد بررسی: سیگنال Ready و بررسی بازگشت سیستم به حالت پایه.


۵. تست تغییر بین حالت‌ها در FSM

- سناریو: بررسی انتقال حالت‌ها در ماشین حالت متناهی (FSM) و اینکه آیا هر مرحله به درستی طی می‌شود.

- شرح تست: این تست بررسی می‌کند که ماشین حالت به درستی از یک حالت به حالت دیگر منتقل می‌شود و آیا سیگنال‌های کنترلی مناسب در هر مرحله تنظیم شده‌اند.

- موارد مورد بررسی: خروجی‌های state و counter برای بررسی مراحل انتقال حالت.

بخش چهارم:



برای تحلیل این شکل موج، چند نکته کلیدی درباره سیگنال‌ها و وضعیت‌های مختلف SDRAM مورد بررسی قرار می‌گیرد:

۱. سیگنال‌های ورودی نوشتن (Write) و خواندن (Read)

- در تصویر سیگنال‌های `EnWData` و `EnRData` (که مربوط به فعال‌سازی نوشتن و خواندن هستند) مشاهده می‌شود. زمانی که سیگنال `EnWData` فعال است (مقدار آن ۱ می‌شود)، داده از ورودی `WData` به آدرس مشخص شده در حافظه نوشته می‌شود. همچنین در حالت فعال شدن `EnRData` داده‌ای که قبلاً نوشته شده از آدرس مربوطه خوانده شده و در `RData` قرار می‌گیرد.

۲. عملکرد سیگنال‌های کنترلی و آدرس:

- سیگنال‌های `Addr\_4`، `Addr\_32` و `A` نشان‌دهنده آدرس‌های استفاده شده برای دسترسی به حافظه هستند. این سیگنال‌ها در هر چرخه تغییر کرده و آدرس‌های مختلفی را برای خواندن یا نوشتن داده تعیین می‌کنند.

- سیگنال‌های `BS` (Bank Select) و `Addr` مشخص می‌کنند که داده‌ها به کدام بانک و کدام آدرس در حافظه اختصاص می‌یابند.

۳. وضعیت و سیگنال‌های کنترلی:

- سیگنال‌هایی مثل `BIREn` (فعال‌سازی نوشتن) و `EnRData` (فعال‌سازی خواندن) در لحظاتی که عملیات نوشتن و خواندن انجام می‌شود به درستی فعال و غیرفعال می‌شوند.

- سیگنال `Busy` وضعیت مشغول بودن ماژول SDRAM را نشان می‌دهد. زمانی که SDRAM در حال پردازش است، این سیگنال فعال است و نشان می‌دهد که ماژول در حال انجام عملیات است و نمی‌تواند داده جدیدی دریافت کند.

۴. داده‌های ورودی و خروجی:

- سیگنال‌های `WData` و `RData` نشان‌دهنده داده‌هایی هستند که به ترتیب به حافظه نوشته می‌شوند و یا از آن خوانده می‌شوند. در این تصویر، داده‌ای که نوشته شده است به شکل صحیح در لحظات مختلف از آدرس مورد نظر خوانده می‌شود و در سیگنال خروجی ظاهر می‌گردد.

- در لحظاتی که سیگنال‌های مربوط به نوشتن و خواندن فعال هستند، داده‌ها به ترتیب در حافظه نوشته و از آن خوانده می‌شوند. این تغییرات در شکل موج مربوط به داده‌ها قابل مشاهده است.

۵. سیگنال ساعت (Clock)

- سیگنال `clock` که پایه تمامی عملیات حافظه است، با فرکانس مشخص تغییر می‌کند. تمامی عملیات خواندن و نوشتن بر اساس لبه‌های این سیگنال (مثلاً لبه بالارونده) انجام می‌شود.

۶. تاخیرهای زمانی و زمان‌بندی:

- در شکل موج می‌توانید تاخیرهای زمانی مربوط به خواندن و نوشتن داده‌ها را مشاهده کنید. زمانی که یک سیگنال فعال می‌شود، پس از چند چرخه ساعت داده‌ها آماده می‌شوند. این نشان‌دهنده تاخیرهای ذاتی در SDRAM است.