



به نام خدا
دانشگاه تهران
دانشکده مهندسی
برق و کامپیوتر



مهسا ابرغانی اقدام - ۸۱۰۱۰۳۰۵۳ - فاز ششم درس درستی سنجی مدل های HDL

بررسی و پیاده‌سازی Functional Coverage

در این تمرین شما باید Functional Coverage را برای SDRAM تحلیل و پیاده‌سازی کنید. هدف اصلی شما طراحی و ارزیابی Functional Coverage برای سناریوهای مختلف SDRAM است که شامل سناریوهای تصادفی و قطعی می‌شود. برای الهام گرفتن و درک بهتر می‌توانید به لینک زیر مراجعه کنید:

[SystemVerilog Functional Coverage - ChipVerify](#)

موارد خروجی تمرین :

- محاسبه Functional Coverage برای سناریو های قطعی
- محاسبه Functional Coverage برای سناریو های رندم
- گزارش و تحلیل نتایج به دست آمده
- تلاش برای رسیدن به بالا ترین سطح ممکن Functional Coverage با ایجاد سناریو های جدید

هدف این تمرین اطمینان از این است که تمام حالت‌های مهم سیگنال‌های مربوط به کنترلر SDRAM در شبیه‌سازی بررسی شده‌اند. این امر در طراحی مدارهای دیجیتال و سیستم‌های مبتنی بر باس AMBA/AHB بسیار اهمیت دارد.

فانکشنال کاوریج چیست؟

فانکشنال کاوريج یکی از روش‌های ارزیابی میزان تست‌شدگی طراحی سخت‌افزار است که بررسی می‌کند آیا تمامی سناریوهای عملکردی یک مدار در طول تست شبیه‌سازی شده‌اند یا خیر. این روش به مهندسين وریفیکیشن کمک می‌کند تا اطمینان حاصل کنند که تمامی حالات مهم طراحی پوشش داده شده‌اند و نقاطی که مورد بررسی قرار نگرفته‌اند، شناسایی شوند.

تفاوت فانکشنال کاوريج با روش‌های سنتی وریفیکیشن

در روش‌های سنتی، از کاوريج کد (Code Coverage) برای ارزیابی میزان پوشش تست استفاده می‌شود که فقط مشخص می‌کند چه مقدار از کد HDL اجرا شده است. اما این روش تضمینی برای بررسی تمامی حالات عملکردی طراحی ارائه نمی‌دهد.

فانکشنال کاوريج این محدودیت را برطرف کرده و بررسی می‌کند که آیا تمامی شرایط و تعاملات مهم مدار در طول تست اتفاق افتاده‌اند یا نه. این تفاوت باعث می‌شود که فانکشنال کاوريج نقش مهمی در بهبود کیفیت و اطمینان از صحت عملکرد طراحی ایفا کند.

اهمیت فانکشنال کاوريج

فانکشنال کاوريج کیفیت تست را افزایش داده و از تست‌شدگی کامل طراحی اطمینان حاصل می‌کند. این روش باعث می‌شود که هیچ سناریوی حیاتی در فرآیند تست نادیده گرفته نشود. همچنین، فانکشنال کاوريج از اجرای تست‌های غیرضروری جلوگیری کرده و بهینه‌سازی فرآیند وریفیکیشن را امکان‌پذیر می‌کند. علاوه بر این، ارائه‌ی یک معیار کمی برای سنجش میزان پوشش تست، امکان تصمیم‌گیری بهتر برای بهبود تست‌ها را فراهم می‌کند.

ابزارهای پیاده‌سازی فانکشنال کاوريج

در SystemVerilog، فانکشنال کاوريج با استفاده از Covergroup‌ها پیاده‌سازی می‌شود. در این روش، Coverpoint‌ها نقاطی از طراحی را مشخص کرده و مقدارهای آن‌ها در طول تست بررسی می‌شود. Bin‌ها نیز دسته‌بندی‌هایی برای مقدارهای یک سیگنال ایجاد کرده و مشخص می‌کنند که آیا تمامی مقدارهای مهم مورد آزمایش قرار گرفته‌اند یا خیر.

علاوه بر این، کراس کاوريج (Cross Coverage) بررسی می‌کند که آیا تمامی ترکیب‌های ممکن از مقدارهای دو یا چند سیگنال تست شده‌اند. ابزارهای شبیه‌سازی مانند VCS، ModelSim و QuestaSim نیز قابلیت جمع‌آوری و تحلیل نتایج فانکشنال کاوريج را دارند.

چالش‌های پیاده‌سازی فانکشنال کاوريج

یکی از چالش‌های اصلی فانکشنال کاوريج، نیاز به تعریف دستی سناریوهای حیاتی است. برخلاف کاوريج کد که به‌صورت خودکار توسط ابزارهای شبیه‌سازی انجام می‌شود، فانکشنال کاوريج نیازمند شناخت دقیق طراحی و تعیین دستی شرایط و مقدارهای مهم برای بررسی است.

چالش دیگر هزینه‌ی پردازشی بالای پردازش داده‌های کاورایج است. با افزایش تعداد کاورپوینت‌ها و بین‌ها، زمان شبیه‌سازی افزایش می‌یابد. همچنین، تحلیل و تفسیر نتایج فانکشنال کاورایج نیازمند تجربه‌ی بالا است، زیرا رسیدن به درصد بالای کاورایج لزوماً به معنای تست شدن تمامی رفتارهای حیاتی نیست.

بنابراین فانکشنال کاورایج یکی از مهم‌ترین روش‌های وریفیکیشن سخت‌افزار است که از تست شدن تمامی سناریوهای عملکردی اطمینان حاصل می‌کند. این روش برخلاف کاورایج کد، تمرکز خود را بر رفتار عملکردی مدار گذاشته و با تحلیل دقیق مقدارهای سیگنال‌ها و تعاملات آن‌ها، باعث بهینه‌سازی فرآیند تست می‌شود.

با استفاده از ابزارهای SystemVerilog و شبیه‌سازهای پیشرفته، می‌توان فانکشنال کاورایج را به‌طور مؤثری پیاده‌سازی کرد. با این حال، پیاده‌سازی این روش نیازمند شناخت دقیق طراحی، تدوین استراتژی مناسب و تحلیل دقیق نتایج کاورایج است تا تمامی سناریوهای حیاتی مورد آزمایش قرار بگیرند.

معرفی covergroup و کاربرد آن

در تست و اعتبارسنجی مدارهای دیجیتال، دو نوع پوشش رایج داریم:

پوشش کد (Code Coverage): بررسی این که چه بخش‌هایی از کد طراحی اجرا شده است.

پوشش عملکردی (Functional Coverage): بررسی این که آیا همه حالاتی که طراحی باید در آن کار کند، تست شده‌اند یا خیر. کد زیر از پوشش عملکردی (Functional Coverage) استفاده می‌کند تا مطمئن شود که همه مقادیر و تغییرات مهم سیگنال‌ها بررسی شده‌اند.

```
covergroup cg_sdram @(posedge tb_HCLK);
```

ایجاد گروه پوشش (covergroup): یک covergroup به نام cg_sdram تعریف شده است. این پوشش در لبه بالارونده‌ی سیگنال tb_HCLK بررسی می‌شود. این یعنی داده‌ها در هر کلاک نمونه‌برداری خواهند شد.

تعریف نقاط پوشش (Coverpoints)

الف) پوشش سیگنال ساعت (tb_HCLK)

```
coverpoint tb_HCLK {  
    bins all_values = { [0:$] };  
}
```

هدف: اطمینان از این که سیگنال کلاک مقدارهای ممکن خود را در طول شبیه‌سازی طی کرده است.

ب) پوشش سیگنال ریست (tb_HRESET)

```
coverpoint tb_HRESET {  
    bins zero = {0};
```

```
bins one = {1};
}
```

هدف: بررسی این که مدار هم در حالت ریست (۰) و هم در حالت فعال (۱) تست شده است.

(ج) پوشش سیگنال‌های کنترلی

```
coverpoint tb_HWRITE {
    bins zero = {0};
    bins one = {1};
}
coverpoint tb_HSEL {
    bins zero = {0};
    bins one = {1};
}
coverpoint tb_HREADY {
    bins zero = {0};
    bins one = {1};
}
```

tb_HWRITE: مشخص می‌کند که عملیات خواندن (۰) یا نوشتن (۱) انجام می‌شود.

tb_HSEL: انتخاب ماژول خاص برای ارتباط.

tb_HREADY: نشان می‌دهد که داده‌ها آماده ارسال هستند یا نه.

در اینجا، برای هر یک از این سیگنال‌ها، دو bin (بازه مقادیر) مشخص شده است (۰ و ۱)، که تضمین می‌کند هر دو مقدار تست شوند.

(د) پوشش سیگنال‌های داده و آدرس

```
coverpoint tb_HWDATA {
    bins all_values = { [0:$] }; // محدوده تمامی مقادیر ممکن
}

coverpoint tb_HADDR {
    bins all_values = { [0:$] };
}

coverpoint tb_HRDATA {
    bins all_values = { [0:$] };
}
```

```
}
```

هدف: اطمینان از این که:

tb_HWDATA: همه مقادیر داده که روی باس AHB ارسال می‌شوند، تست شده‌اند.

tb_HADDR: تمام آدرس‌های ممکن در حافظه SDRAM استفاده شده‌اند.

tb_HRDATA: مقدارهای دریافتی از SDRAM بررسی شده‌اند.

نمونه‌سازی از covergroup

```
cg_sdram sdram_cov = new();
```

هدف: ایجاد یک نمونه از cg_sdram برای ثبت و اندازه‌گیری پوشش در طول شبیه‌سازی.

این پوشش تضمین می‌کند که تمام مقادیر مهم برای سیگنال‌های کنترل، آدرس و داده تست شده‌اند.

کد زیر مشخص می‌کند عملیات در هر لبه‌ی بالارونده‌ی کلاک اجرا شود. سپس `sdram_cov.sample()` باعث می‌شود که نمونه‌ای از مقدارهای فعلی سیگنال‌های تحت پوشش گرفته شود و در `covergroup cg_sdram` ثبت گردد. این کار به شبیه‌سازی کمک می‌کند تا همه مقادیر و تغییرات سیگنال‌ها در طول زمان بررسی شده و گزارش پوشش تست (coverage report) تولید شود، که در نهایت میزان تست‌شدگی طراحی را نشان می‌دهد.

```
@(posedge tb_HCLK);  
    sdram_cov.sample();
```

خروجی های تست بنچ رندوم:

Covergroups							
Name	Class Type	Coverage	Goal	% of Goal	Status	Included	Merge
/random_stimuli_generator		100.00%					
TYPE cg_sdram		100.00%	100	100.00...		☒	
CVP cg_sdram::tb_HCLK		100.00%	100	100.00...		☒	
CVP cg_sdram::tb_HRESET		100.00%	100	100.00...		☒	
CVP cg_sdram::tb_HWRITE		100.00%	100	100.00...		☒	
CVP cg_sdram::tb_HSEL		100.00%	100	100.00...		☒	
CVP cg_sdram::tb_HREADY		100.00%	100	100.00...		☒	
CVP cg_sdram::tb_HWDATA		100.00%	100	100.00...		☒	
CVP cg_sdram::tb_HADDR		100.00%	100	100.00...		☒	
CVP cg_sdram::tb_HRDATA		100.00%	100	100.00...		☒	
INST \random_stimuli_generator/sd...		100.00%	100	100.00...		☒	
CVP tb_HCLK		100.00%	100	100.00...		☒	
CVP tb_HRESET		100.00%	100	100.00...		☒	
CVP tb_HWRITE		100.00%	100	100.00...		☒	
CVP tb_HSEL		100.00%	100	100.00...		☒	
CVP tb_HREADY		100.00%	100	100.00...		☒	
CVP tb_HWDATA		100.00%	100	100.00...		☒	
CVP tb_HADDR		100.00%	100	100.00...		☒	
CVP tb_HRDATA		100.00%	100	100.00...		☒	

در این گزارش، تمامی Coverpoint‌های مربوط به سیگنال‌های اصلی طراحی مانند tb_HCLK، tb_HRESET و tb_HWRITE و سایر سیگنال‌های کنترلی و داده‌ای به‌طور کامل پوشش داده شده‌اند. مقدار Coverage = 100% برای تمامی سیگنال‌ها نشان می‌دهد که در طول شبیه‌سازی، تمامی مقدارهای مورد انتظار این سیگنال‌ها تست شده‌اند و طراحی از نظر فانکشنال کاوریج کامل است.

Name	Specified path	Full path	Type	Stmt Count	Stmt Hits	Stmt %	Stmt Graph	Branch Count	Branch Hits	Branch %	Branch Graph	Con
sim	vsim.wlf	G:/uni/h...										
random_stimuli...	G:/uni/hdl/sdr...	G:/uni/h...	syste...	153	153	100.00		2	2	100.00		
sdram_top.v	G:/uni/hdl/sdr...	G:/uni/h...	verilog									
cheker.v	G:/uni/hdl/sdr...	G:/uni/h...	syste...	10	5	50.00		9	7	77.78		
goldenmodel.s...	G:/uni/hdl/sdr...	G:/uni/h...	syste...	39	38	97.44		27	27	100.00		
sdram_controll...	G:/uni/hdl/sdr...	G:/uni/h...	verilog	79	79	100.00		17	17	100.00		
sdram_model.v	G:/uni/hdl/sdr...	G:/uni/h...	verilog	24	18	75.00		21	13	61.90		
scoarboard.v	G:/uni/hdl/sdr...	G:/uni/h...	syste...	23	16	69.57		8	4	50.00		
std.v	C:/modeltech6...	C:/model...	syste...									

نتایج کاوریج کد (Code Coverage) را نمایش می‌دهد که میزان اجرای دستورات و انشعابات کد HDL در ماژول‌های مختلف طراحی را بررسی کرده است. ماژول‌های random_stimuli_generator و sdram_controller دارای کاوریج ۱۰۰٪ هستند که نشان می‌دهد تمامی خطوط کد آن‌ها اجرا شده است. اما برخی از فایل‌ها مانند cheker.v و scoreboard.v دارای کاوریج ۵۰٪ یا کمتر هستند که نشان می‌دهد برخی بخش‌های این کدها در تست‌ها اجرا نشده‌اند. همچنین، مقدار Branch Coverage برای برخی ماژول‌ها کمتر از ۱۰۰٪ است، که به این معنی است که برخی مسیرهای منطقی در شبیه‌سازی بررسی نشده‌اند و ممکن است نیاز به تست‌های بیشتری داشته باشند.

خروجی های تست بنچ determinestic:

Name	Class Type	Coverage	Goal	% of Goal	Status	Included
/newstim		100.00%				
TYPE cg_sdra...		100.00%	100	100.00...		✓
CVP cg_sdr...		100.00%	100	100.00...		✓
CVP cg_sdr...		100.00%	100	100.00...		✓
CVP cg_sdr...		100.00%	100	100.00...		✓
CVP cg_sdr...		100.00%	100	100.00...		✓
CVP cg_sdr...		100.00%	100	100.00...		✓
CVP cg_sdr...		100.00%	100	100.00...		✓
CVP cg_sdr...		100.00%	100	100.00...		✓
INST Vne...		100.00%	100	100.00...		✓

Instances

Design Units

Search...

newstim (100%)

Instance: /newstim

Instance Path

/newstim

Design Unit

work.newstim

Language

Verilog

Source File

G:/uni/hdl/panjjjjjjjj/determin.sv

Local Instance Coverage Details (100%)

Coverage Type ↑

Search...

Search...

Search...

Search...

Search...

Bins

Hits

Misses

Coverage

Covergroups

1

na

na

100%

Coverpoints/Crosses

8

na

na

na

Covergroup Bins

12

12

0

100%

کاوريج فانکشنال برای ماژول work.newstim در ModelSim 100% است، به این معنی که تمامی Covergroups، Coverpoints و Cross Coverage به طور کامل پوشش داده شده‌اند. همچنین تمامی سیگنال‌های مهم در تست بررسی شده‌اند و تمامی مقدارهای تعریف شده برای کاورپوینت‌ها حداقل یکبار مقداردهی شده‌اند، که نشان‌دهنده‌ی تست کامل طراحی است.