

دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران) دانشکده مهندسی کامپیوتر و فن آوری اطلاعات

> پایاننامه کارشناسی گرایش سختافزار

عنوان محاسبه حالتهای پایهای در شبکههای متابولیکی با استفاده از روش دودویی

> نگارش مهشید علینوری

استاد راهنما دکتر مرتضی صاحبالزمانی

به نام خدا تعهدنامه اصالت اثر



تاريخ:

اینجانب مهشید علی نوری متعهد می شوم که مطالب مندرج در این پایان نامه حاصل کار پژوهشی اینجانب تحت نظارت و راهنمایی اساتید دانشگاه صنعتی امیر کبیر بوده و به دستاوردهای دیگران که در این پژوهش از آنها استفاده شده است، مطابق مقررات و روال متعارف ارجاع و در فهرست منابع و مآخذ ذکر گردیده است. این پایان نامه قبلاً برای احراز هیچ مدرک هم سطح یا بالاتر ارائه نگردیده است.

در صورت اثبات تخلف در هر زمان، مدرک تحصیلی صادر شده توسط دانشگاه از درجه اعتبار ساقط بوده و دانشگاه حق پیگیری قانونی خواهد داشت.

کلیه نتایج و حقوق حاصل از این پایان نامه متعلق به دانشگاه صنعتی امیرکبیر میباشد. هرگونه استفاده از نتایج علمی و عملی، واگذاری اطلاعات به دیگران یا چاپ و تکثیر، نسخهبرداری، ترجمه و اقتباس از این پایان نامه بدون موافقت کتبی دانشگاه صنعتی امیرکبیر ممنوع است. نقل مطالب با ذکر مآخذ بلامانع است.

مهشید علینوری

امضا

چکیده

ویژگیهای فیزیولوژیکی و بیوشیمیایی هر سلول با استفاده از مجموعهای از فرآیندهای فیزیکی و متابولیکی توصیف میشود. این فرایندها با شبکههای متابولیکی نمایش داده میشود. امروزه در علومی چون بیوتکنولوژی مدلسازی شبکههای متابولیکی در بسیاری از تحقیقات و آزمایشها کاربرد دارد. برای انجام مدلسازی، نیازمند شناسایی پارامترهایی برای توصیف عملکرد شبکه هستیم. حالتهای پایهای از جمله این پارامترها هستند و از این رو محاسبه آنها در مدلسازی شبکه از اهمیت زیادی برخوردار است.

در این پروژه به محاسبه دودویی حالتهای پایهای می پردازیم. این روش حالتهای پایهای را به صورت الگوهایی دودویی از واکنشهای شرکت کننده محاسبه می کند. در روش دودویی، محاسبات بر روی دادههایی به شکل \cdot و ۱ انجام می شوند. در نهایت حالتهای پایهای به شکل بردارهایی شامل مقادیر \cdot و ۱ نمایش داده شده و با استفاده از آنها مقادیر حقیقی محاسبه می شوند. در این پروژه، برای بهره برداری هرچه بیشتر از امکاناتی که این روش در اختیار ما قرار می دهد، پیاده سازی این روش را با استفاده از طراحی توامان سخت افزار و نرم افزار † انجام می دهیم. پس از پیاده سازی همه بخشهای الگوریتم دودویی که برخی از آنها به صورت سخت افزاری و برخی به صورت نرم افزاری انجام می گیرند، نتیجه را بر روی زدبورد امی کنیم و برای اطمینان از صحت خروجی، نتیجه سیستم پیاده سازی شده را با نتیجه ابزارهای استاندارد همچون متاتول مقایسه می کنیم.

در این گزارش جزئیات مراحل طراحی و پیادهسازی الگوریتم دودویی برای محاسبه حالتهای پایهای و نحوه صحتسنجی این پیادهسازی شرح داده میشود.

¹ metabolic network

² elementary modes

³ binary

⁴ hardware software co-design

⁵ ZedBoard

⁶ Metatool

واژههای کلیدی:

شبکههای متابولیکی، حالتهای پایهای، روش دودویی، طراحی توامان سختافزار و نرمافزار

1	صل اول مقدمه	۱ ف
۲	شرح مسئله	١.١
	ٔ روش حل مسئله	
	سل دوم مفاهیم پایه	
	طراحی توامان سختافزار و نرمافزار	
	٬ مدلسیم	
	۱ محیط توسعه یکپارچه ویوادو	
λ	ٔ کیت توسعه نرمافزار زایلینکس	4.7
٩	، زدبورد	۵.۲
1 •	پروتکل UART	۶.۲
1 •	' واسط AXI4	٧.٢
	، روش دودویی در محاسبه حالتهای پایهای	
	سل سوم طراحی و پیادهسازی	
	معماری سیستم	
	' مراحل پیادهسازی	
	ر ت پی رق ۱.۲.۳ فاز پیشپردازش	
	۲.۲.۳ فاز محاسبات اصلی	
	۳.۲.۳ فاز پسپردازش	
	۴.۲.۳ اتصال سختافزار و نرمافزار	
٣٨	۵.۲.۳ پیادہسازی بر روی زدبورد	
	». سل چهارم صحتسنجی و بررسی نتایج	۴ فص
	ابزار مورد استفاده	
	برر مورد مطالبان متاتول	
	۲.۱.۴ ایزار CellNetAnalayzer	
	۳.۱.۴ ایزار EFMTool	
	rricarboxylic-acid-cycle–glyoxylate-shunt شبکه متابولیکی	
	۱ مقایسه و بررسی نتایج	
	مقایسه و بررسی تایج	
	۲.۳.۴ نتیجه فشردهسازی	
ω +	۳.۳.۴ نتیجه فاز پیشپردازش	

۵۱	۴.۳.۴ نتیجه فاز اصلی
۵۳	۵.۳.۴ نتیجه فاز پسپردازش
۵۵	۶.۳.۴ مقایسه و نتیجه گیری
۶٠	۵ فصل پنجم جمعبندی و کارهای آینده
۶۱	١.۵ جمعبندۍ
۶۲	۲.۵ کارهای آینده
	۱.۲.۵ استفاده از پروژه PYNQ
۶۳	۲.۲.۵ استفاده از پروژه Reconfigure
۶۵	۶ منابع و مراجع
۶۸	پيوست
۶۹	پ۱ توصیف شبکه تست tricarboxylic-acid-cycle–glyoxylate-shunt
	پ۲ کد پیادهسازی سختافزار
صفحه	فهرست اشكال
17	شکل ۲-۲ معماری کانال خواندن در AXI4
	شکل ۲-۲ معماری کانال خواندن در AXI4
۱۳	شكل ٢-٢ معمارى كانال نوشتن در AXI4
17	شکل ۲-۲ معماری کانال نوشتن در AXI4
17 17	شکل ۲-۲ معماری کانال نوشتن در AXI4
۱۳ ۱۳ ۱۴	شکل ۲-۲ معماری کانال نوشتن در AXI4
\T	شكل ٢-٢ معمارى كانال نوشتن در AXI4
17 17 16 10 71 72	شكل ٢-٢ معمارى كانال نوشتن در AXI4
\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	شكل ٢-٢ معمارى كانال نوشتن در AXI4
17 17 16 10 71 72 73 74 77 78 79	شكل ٢-٢ معمارى كانال نوشتن در AXI4 و PS شكل ٢-٣ نماى كلى بورد و ارتباط PL و PS شكل ٢-٣ نماى كلى بورد و ارتباط PL و PS شكل ٢-٣ ساختار يک شبکه متابوليکى کوچک
17 17 16 10 70 71 72 73 74 75 77	شكل ۲-۲ معمارى كانال نوشتن در AXI4 و PS شكل ۲-۳ نماى كلى بورد و ارتباط PL و PS شكل ۲-۳ نماى كلى بورد و ارتباط PL و PS شكل ۲-۴ ساختار يک شبکه متابوليکى کوچک
17 17 16 10 70 71 72 73 74 75 76 77 78 78 78	شکل ۲-۲ معماری کانال نوشتن در AXI4 و PS شکل ۲-۳ نمای کلی بورد و ارتباط PL و PS شکل ۲-۳ نمای کلی بورد و ارتباط PS و PL شکل ۲-۴ ساختار یک شبکه متابولیکی کوچک شکل ۲-۵ ساختار شبکه متابولیکی فشرده شده شکل ۳-۲ نمودار حالت توصیف کننده بخش اصلی الگوریتم دودویی شکل ۳-۲ نمودار بلوکی سیستم طراحی شده در محیط ویوادو
17 17 18 10 71 72 73 74 75 76 77 78	شکل ۲-۲ معماری کانال نوشتن در AXI4 و PS شکل ۲-۳ نمای کلی بورد و ارتباط PL و PS شکل ۲-۳ نمای کلی بورد و ارتباط PL و PS شکل ۲-۲ ساختار یک شبکه متابولیکی کوچک
1 " 1 F 1 A 7 A 7 A 7 A 7 A 7 A 7 A 7 A 7 A 7 A 7 A 7 A 7 A 7 A 7 A	شکل ۲-۲ معماری کانال نوشتن در AXI4 و PS شکل ۲-۳ نمای کلی بورد و ارتباط PL و PS شکل ۲-۳ نمای کلی بورد و ارتباط PS و PL شکل ۲-۴ ساختار یک شبکه متابولیکی کوچک شکل ۲-۵ ساختار شبکه متابولیکی فشرده شده شکل ۳-۲ نمودار حالت توصیف کننده بخش اصلی الگوریتم دودویی شکل ۳-۲ نمودار بلوکی سیستم طراحی شده در محیط ویوادو

۵١	شکل ۴-۸ خروجی فاز پیش پردازش برای شبکه tricarboxylic-acid-cycle
۵١	شکل ۴-۹ خروجی شبیهسازی فاز اصلی برای شبکه نمونه
۵۲	شکل ۴-۱۰ تبدیل خروجی شبیهسازی شبکه نمونه به آرایه دوبعدی
۵۲	شکل ۴-۱۱ خروجی شبیهسازی فاز اصلی برای شبکه tricarboxylic-acid-cycle
۵۳	شکل ۴-۱۲ تبدیل خروجی شبیهسازی شبکه tricarboxylic-acid-cycle به آرایه دوبعدی
۵۴	شکل ۴-۱۳ خروجی فاز پسپردازش برای شبکه نمونه
۵۴	شکل ۴-۴ خروجی فاز پسپردازش برای شبکه tricarboxylic-acid-cycle
۵۴	شکل ۴-۱۵ خروجی نهایی سیستم برای شبکه نمونه
۵۵	شکل ۴-۱۶ خروجی نهایی سیستم برای شبکه tricarboxylic-acid-cycle
۵۵	شکل ۴-۱۷ محیط برنامه CoolTerm
۵۶	شکل ۴-۱۸ نمودار بلوکی مقایسه نتیجه سیستم
۵۷	شکل ۴-۹۱ خروجی ابزار متاتول برای شبکه نمونه
۵۷	شکل ۴-۲۰ حالتهای پایهای محاسبه شده با متاتول برای شبکه نمونه
۵۸	شکل ۲۱-۴ خروجی ابزار متاتول برای شبکه tricarboxylic-acid-cycle
۵٩	شکل ۲۲-۴ حالتهای پایهای محاسبه شده با متاتول برای شبکه tricarboxylic-acid-cycle
۶١	شکل ۵-۱ معماری کلی سیستم پیادهسازی شده

فصل اول مقدمه

۱.۱ شرح مسئله

ویژگیهای فیزیولوژیکی و بیوشیمیایی هر سلول با استفاده از مجموعهای از فرآیندهای فیزیکی و متابولیکی توصیف میشود. این فرایندها با شبکههای متابولیکی نمایش داده میشود. هر شبکه شامل تعدادی مسیرهای سوختوساز میباشد که هر کدام از مجموعهای به هم پیوسته از واکنشهای شیمیایی تشکیل شده است.

بازسازی شبکههای متابولیکی از جمله موضوعاتی است که در صنعت بیوتکنولوژی و علم میکروبیولوژی بسیار مورد توجه قرار دارد. از سال ۱۹۱۷، از میکروبها برای تولید صنعتی آنزیمها و دیگر بیومولکولها استفاده شده است. وجود مدلهای دقیق و پویا برای متابولیسمهای میکروبی امکان بهینهسازی در این مسیر را فراهم میکند. روشهایی همچون تحلیل تعادل شار^۲ به محققان این امکان را میدهد تا به صورت بهینه به تولید، کاهش و دیگر اعمال بر روی مولکولها بپردازند[۱].

تحلیل تعادل شار روشی است که در آن از بهینهسازی خطی استفاده می شود تا مقادیر شار به لبههای شبکه متابولیکی تخصیص داده شوند. در این روش مسیرها را می توان اصطلاحا به حالتهای پایهای تجزیه کرد. این حالتهای پایهای حداقل اجزایی هستند که در مسیر متابولیک و در شرایط پایدار می توانند مستقل و منسجم عمل کنند. ابزارهایی همچون متاتول تحلیلهایی را در سطح متوسط و به صورت نرمافزاری انجام می دهند. به عبارت دیگر در شبکههای متابولیکی، طبیعی ترین معیار برای وزن یک واکنش، شار آن است. شار نرخ تبدیل یک واکنش دهنده به فراور دههایش می باشد. در بسیاری از روشهای محاسباتی، با فرض اینکه واکنشهای متابولیک در حالت تعادل هستند، مجموعهای از معادلات برای شارهای متابولیک نوشته می شود. منظور از تعادل در واکنشها این است که واکنش دهنده ها در حالت پایا باشند. در نتیجه مجموعهای از معادلات جبر خطی برای شارها تولید می شود. به طور کلی این معادلات غیرقابل حل هستند زیرا تعداد متغیرها از تعداد معادلهها بیشتر است. برای کوچکتر کردن فضای پاسخ، محدودیتهای بیولوژیکی و شیمیایی را در معادلات اعمال می کنند. این محدودیتها ممکن

¹ metabolic pathway

² flux balance analysis

است با استفاده از دادههای تجربی مثلا با کمک شارهای قابل اندازه گیری به دست بیایند. دیگر محدودیتها ممکن است توسط قوانین ترمودینامیک در طبیعت مشخص شوند[۱].

پس به طور کلی، برای انجام مدلسازی، نیازمند شناسایی پارامترهایی برای توصیف عملکرد شبکه از هستیم. از این رو محاسبه حالتهای پایهای شبکه به عنوان یک ویژگی مجزا در مدلسازی شبکه از اهمیت زیادی برخوردار است. حالتهای پایهای، بردارهای شار در حالت تعادل شبکه متابولیک با مجموعه حداقلی واکنشهای فعال هستند و نرخ تحول مولکولها را در یک مسیر متابولیک مشخص می سازند.

۲.۱ روش حل مسئله

اگرچه محاسبه حالتهای پایهای از اهمیت بسیاری برخوردار است، ولی در عمل کار محاسباتی دشواری است. تا کنون الگوریتمهای متعددی برای این کار پیشنهاد شدهاند. روش فضای پوچ وش پایه کانونی از جمله برجسته ترین روشها برای انجام این محاسبات است. البته روش فضای پوچ نسبت به روش پایه کانونی از سرعت بالا تری برخوردار است. این در حالیست که پیاده سازی آن حافظه زیادی مصرف می کند و از این بابت محاسبات را بخصوص برای شبکههای بزرگ با محدودیت روبرو می کند. در روش فضای پوچ همانند روش معروف مسیرهای فرین آ، فضای پاسخ مسئله به صورت یک مخروط است که حالتهای پایهای لبههای آن هستند که به هر یک از آنها شعاع فرین آ گفته می شود. این مخروط حاصل اعمال محدودیت هایی به فضای پاسخ مسئله است که در بخش قبل به آنها اشاره شد. روش دودویی که در این پروژه به پیاده سازی آن پرداخته می شود، حالتهای پایهای را به صورت الگوهایی دودویی از واکنش های شرکت کننده محاسبه می کند. این روش بر پایه روش فضای پوچ شکل الگوهایی دودویی از واکنش های شرکت کننده محاسبه می کند. این روش بر پایه روش فضای پوچ شکل الگوهایی دودویی از واکنش های شرکت کننده محاسبه می کند. این روش بر پایه روش فضای پوچ شکل

¹ nullspace approach

² canonical basis approach

³ extreme pathways

⁴ extreme ray

گرفته است. در روش فضای پوچ محاسبات وابسته به مقادیر حقیقی ضرایب در شبکه متابولیکی هستند. ولی در روش دودویی، محاسبات بر روی دادههایی به شکل \cdot و ۱ انجام میشوند و در نهایت حالتهای پایهای به شکل بردارهایی شامل مقادیر \cdot و ۱ محاسبه می گردند.

در روش دودویی با روشهایی همچون جداسازی واکنشهای رفت و برگشت در یک واکنش برگشتپذیر محاسبات را سادهسازی میکند و در این صورت مصرف حافظه نیز کاهش مییابد. برای استفاده از سرعت بالایی که اجرا بر روی سختافزار در اختیار ما قرار میدهد، بخشی از روش دودویی را به صورت سختافزاری پیادهسازی میکنیم. البته در مراحل ابتدایی و پایانی این الگوریتم، محاسبات ریاضی و جبر خطی وجود دارد که بهتر است انجام آنها با استفاده از نرمافزار صورت بگیرد. از آنجایی که این محاسبات تنها یک بار انجام میگیرند، میتوان ادعا کرد که تاثیر قابل توجهی بر سرعت اجرای الگوریتم ندارند. بدین ترتیب قالب کلی پروژه به صورت طراحی توامان نرمافزار و سختافزار خواهد بود.

در ادامه این گزارش، در فصل ۲، مفاهیم استفاده شده در پروژه توضیح داده خواهند شد که در این بین توصیف دقیق تر الگوریتم دودویی هم وجود دارد. در فصل ۳، جزئیات طراحی و پیادهسازی هر بخش از پروژه به همراه چالشها توضیح داده خواهد شد. در فصل ۴، نتایج به دست آمده از پروژه نشان داده خواهند شد و با نتایج مورد انتظار مقایسه خواهند شد. در پایان نیز یک جمعبندی اجمالی از پروژه و پیشنهادهایی برای بهبود آن ارائه خواهد شد.

۲

فصل دوم مفاهیم پایه

۱.۲ طراحی توامان سختافزار و نرمافزار

برای پیادهسازی یک سیستم دیجیتال سه روش کلی وجود دارد. یک روش استفاده از زبانهای سطح بالای نرمافزاری همچون C + + C و بهره بردن از ویژگیهایی چون انعطافپذیری در آنهاست. روش دوم استفاده از طراحی و پیادهسازی سختافزاری و استفاده از آرایههای منطقی برنامهپذیر در میدان یا FPGA است. در این روش، امکان موازیسازی و اجرای همزمان عملیات محاسباتی وجود دارد و از این رو به سرعت اجرای عملیات افزوده میشود. روش سوم، طراحی توامان سختافزار و نرمافزار نام دارد که حاصل ترکیب روش اول و دوم میباشد. بدین ترتیب باید در مرحله طراحی سیستم تصمیم بگیریم که چه بخشهایی از سیستم به صورت نرمافزاری و چه بخشهایی به صورت سختافزاری پیادهسازی شوند. به طور کلی برای حذف پیچیدگیهایی که پیادهسازی سختافزاری به برخی از بخشهای سیستم تحمیل می کند، از پیادهسازی نرمافزاری استفاده می کنیم. در کنار آن، در بخشهایی که پیادهسازی سختافزاری هزینه و سربار ایجاد نمی کند، برای بالا بردن سرعت انجام عملیات از این شیوه بهره می بریم. پس از تعیین شیوه پیادهسازی هر بخش، لازم است تا با انتخاب زبان مناسب نرمافزاری و زبان می میبریم. پس از تعیین شیوه پیادهسازی هر بخش، لازم است تا با انتخاب زبان مناسب نرمافزاری و زبان توصیف سختافزار به پیادهسازی هر یک بپردازیم.

در طراحی این پروژه از شیوه طراحی توامان سختافزار و نرمافزار استفاده شده است. پیادهسازی بخش نرمافزاری این پروژه با استفاده از زبان C و پیادهسازی بخش سختافزاری با استفاده از زبان C و پیادهسازی بخش سختافزاری با استفاده از زبان C انجام شده است.

VHDL یک زبان توصیف سختافزار است که برای توصیف سیستمهای دیجیتال همچون FPGAها و مدارهای مجتمع کاربرد دارد. VHDL این امکان را میدهد تا پیش از تبدیل شدن سیستم طراحی شده به اجزای واقعی سختافزار مانند گیت و سیم، توسط ابزار سنتز کننده، بتوان آن را مدلسازی و شبیهسازی کرد. همچنین این زبان امکان توصیف همروند را فراهم میکند. همچنین پروژههای پیادهسازی شده توسط VHDL قابلیت استفاده شدن مجدد در دیگر پروژهها را دارند.

۲.۲ مدلسیم۱

مدلسیم یک محیط شبیهسازی چند زبانه برای زبانهای توصیف سختافزار از جمله Verilog ،VHDL و Xilinx است. این نرمافزار می تواند به صورت جداگانه و یا در کنار برنامههای دیگری چون Xilinx این نرمافزار می تواند به صورت جداگانه و یا در کنار برنامههای دیگری چون SE و ویوادو مورد استفاده قرار بگیرد. شبیهسازی در این محیط می تواند با استفاده از واسط گرافیکی و انجام یا اسکریپت انجام شود. در صورتی که از این ابزار به تنهایی استفاده شود، عمدتا هدف انجام شبیهسازیهای پیش از مرحله سنتز می باشد. در واسط گرافیکی این ابزار شکل موج سیگنالها، متغیرهای درون فرآیندها و درگاههای ورودی و خروجی قابل مشاهده هستند و می توان برای انجام مراحل اشکال زدایی نیز از آن بهره برد.

۳.۲ محیط توسعه یکپارچه ویوادو۲

ویوادو یک مجموعه نرمافزار ارائه شده توسط شرکت زایلینکس^۳ میباشد که از آن برای تحلیل و طراحی یک سیستم با استفاده از زبانهای توصیف سختافزار استفاده می شود. از جمله امکاناتی که این نرمافزار در اختیار توسعه دهندگان قرار می دهد می توان موارد زیر را نام برد:

- سنتز کردن طراحی
- انجام تحلیلهای زمانی
- شبیهسازی پیش و پس از سنتز
 - ایجاد و بستهبندی ۱۹۳۴
- سنتز سطح بالا برای زبانهای برنامهنویسی SystemC ،C++ ،C.

¹ Modelsim

² Vivado IDE

³ Xilinx

⁴ packaging

ویوادو تنها محصولات FPGA زایلینکس را پشتیبانی می کند و تراشههای آن را می شناسد و امکان استفاده از آن برای محصولات دیگر تولید کنندگان وجود ندارد. همچنین شبیه سازی در ویوادو برخلاف محیط ISE که مبتنی بر شبیه ساز مدلسیم است، خود دارای یک شبیه ساز جداگانه است. البته به هنگام مشخص کردن ابزار شبیه سازی در محیط این برنامه امکان استفاده از شبیه ساز مدلسیم وجود دارد. در مراحل پیاده سازی این پروژه از نسخه ۱۷/۴ این نرمافزار استفاده شده است [۵].

۴.۲ کیت توسعه نرمافزار زایلینکس۱

SDK یک محیط توسعه یکپارچه برای تولید سکوهای 7 نرمافزاری و برنامههای کاربردی با هدف استفاده از پردازندههای نهفته زایلینکس از جمله زینک 7 ، زینک 7 و مایکروبلیز 6 میباشد. این محیط علاوه بر اینکه به صورت جداگانه در دسترس و قابل استفاده است، در محیط ویوادو هم قرار گرفته و می تواند با محیط طراحی سختافزار ویوادو ارتباط برقرار کند. ویرایشگر این برنامه بر اساس محیط Eclipse طراحی شده و در آن می توان با استفاده از زبانهای 7 و برمافزار وجود داشته کامپایل و اشکال زدایی را انجام داد. در مواردی که طراحی توامان سختافزار و نرمافزار وجود داشته باشد، توسعه بخش نرمافزاری و اتصال آن با طراحی سختافزار را می توان از طریق این برنامه انجام داد. از ۱۶۹ سختافزار را می توان از طریق این برنامه انجام داد.

¹ Xilinx Software Development Kit

² platform

³ Zynq

⁴ Zynq-7000

⁵ Microblaze

۵.۲ زدبورد

زدبورد یک بورد شامل سیستم روی یک تراشه ازینک ۲۰۰۰ میباشد. این بورد همه امکانات لازم برای ایجاد طراحیهای مبتنی بر لینوکس، اندروید، ویندوز و دیگر سیستمهای عامل را داراست. خانواده سیستم روی یک تراشه زینک ۲۰۰۰، با اجتماع برنامهپذیری نرمافزاری پردازندههای آرم و برنامهپذیری سختافزاری لهFPGA بر روی یک دستگاه، امکان استفاده همزمان از امکانات سختافزار و نرمافزار را فراهم میآورد. زینک ۲۰۰۰ شامل یک پردازنده دو هستهای آرم کورتکس ای P و یک منطق برنامهپذیرP آرتیکس P یا کینتکس P میباشد. با توجه به این مشخصات، دستگاههای زینک ایجاد طراحی گستره وسیعی از سیستمهای نهفته را فراهم می کنند P امکان ایجاد طراحی گستره وسیعی از سیستمهای نهفته را فراهم می کنند P امکان ایجاد طراحی گستره وسیعی از سیستمهای نهفته را فراهم می کنند P

از دیگر امکانات زدبورد موارد زیر را می توان نام برد[۷]:

- چندین صفحه نمایش (1080p HDMI, 8-bit VGA, 128 x 32 OLED)
 - تبديل اتصالات USB OTG و USB-UART
 - امکان برنامهریزی با استفاده از اتصال USB-JTAG
 - پورتهای ورودی /خروجی عام منظوره شامل ۸ عدد ۷ ،LED عدد دکمه
- سیگنال ساعت با فرکانس ۳۳٬۳۳ مگاهرتز برای سیستم پردازشگر و نوسانساز ۱۰۰مگاهرتزی برای منطق برنامهیذیر

¹ System on a Chip (SoC)

² ARM Cortex-A9

³ Programmable Logic

⁴ Artix-7

⁵ Kintex-7

۶.۲ پروتکل UART

UART یکی از مهم ترین پروتکلهای ارتباط سریال است که به صورت ناهمگام کار می کند و کنترل کننده آن در سیستمهای کامپیوتری به عنوان جزء اصلی ارتباط سریال شناخته می شود. بسیاری از میکرو کنترلرها و سیستمهای دیجیتالی و سیستمهای نهفته نیز UART را پشتیبانی می کنند. طبق این پروتکل، در ارتباطی که میان فرستنده و گیرنده برقرار می شود، بیتهای هر بایت داده به صورت ترتیبی انتقال پیدا می کنند. از آنجایی که این پروتکل ناهمگام است، سیگنال ساعت از فرستنده به گیرنده فرستاده نمی شود و از این رو پیش از ارسال داده باید توافقی میان آنها برقرار شود. از جمله پارامترهایی که باید در هر دو طرف اتصال به صورت یکسان تنظیم شود نرخ ارسال، نوع بیت توازن و تعداد بیتهای پایانی است [۸].

زدبورد اتصال UART-USB را پشتیبانی می کند و برای انتقال داده میان این بورد و سیستم کامپیوتری می توان از آن استفاده کرد و داده ها را از سیستم پردازش گر 7 بورد به سیستم کامپیوتری انتقال داد. برای برقراری ارتباط با پورت سریال در سیستم کامپیوتری می توان از نرمافزارهای ترمینال پورت سریال مانند CoolTerm استفاده کرد. در این نرمافزار امکان تشخیص خود کار پورت سریال و خواندن و نوشتن در آن با نرخ تبادل داده های مختلف وجود دارد [۸].

٧.٢ واسط AXI4

AXI بخشی از خانواده باس آمبای آرم[†] میباشد که اولین بار در سال ۱۹۹۶ معرفی شد. اولین نسخه AXI در سال ۲۰۱۳ دومین نسخه اصلی AXI با نام AXI در AMBA 4.0 استفاده شد. در حال حاضر سه نوع واسط AXI4 موجود میباشد[۹]:

¹ parity bit

² stop bit

³ Processing System (PS)

⁴ ARM AMBA

- AXI4: مورد استفاده برای نیازهایی با پردازش بالا و با استفاده از نگاشت حافظه
 - AXI4-Lite: مورد استفاده برای ارتباطات ساده و گذردهی پایین
 - AXI4-Stream: برای جریانهای داده با سرعت بالا


AXI4 امکانات زیادی همچون باس داده و آدرس با پهنای قابل تغییر، امکانات پیشرفته برای نهانسازی امکانات زیادی همچون باس داده و آدرس با پهنای قابل تغییر، امکانات پیشرفته برای نهانسازی دادهها و کامل کردن تراکنشهای نامرتب را در اختیار کاربران قرار میدهد. اگرچه این امکانات بر قدرت کنترل کاربر میافزاید ولی اغلب یک پیادهسازی ساده تر که تنها تعدادی از این ویژگیها را داشته باشد مطلوب تر است. از این رو در AXI4-lite تراکنشها به صورت خیلی ساده تر قابل انجام هستند[۱۰].

AXI به عنوان یک واسط، ارتباط را بین ارباب و برده برقرار می کند. در هردو نوع 7 این الله الله و برده برتبال و برده برقرار می کند. در هردو نوع 7 الله و الله و برده و برده و برده عبارتند از کانال آدرس خواندن، کانال آدرس نوشتن، کانال داده نوشتن و کانال پاسخ نوشتن. داده ها می توانند همزمان در هر دو جهت بین ارباب و برده منتقل شوند و اندازه انتقال داده هم می تواند در هر جهت متفاوت از دیگری باشد. 7 AXI4 و AXI4 از جمله پروتکلهای مبتنی بر نگاشت روی حافظه می باشند که در آنها تراکنش به صورت انتقال داده مربوط به یک آدرس خاص از فضای حافظه می باشد 7 شکل 7 معماری کانال نوشتن را در 7 AXI4 نشان می دهد.

¹ cache

² master

³ slave




شکل ۲-۱ معماری کانال خواندن در AXI4 [۹]


AXI4-stream یک کانال برای ارسال داده به صورت رشته ٔ را ممکن میسازد. در این پروتکل دیگر مفهوم آدرس وجود ندارد و نیازی هم به آن نیست. در راهاندازی AXI4-stream نیاز است تا یک AXI DMA، پروتکل نگاشت بر روی حافظه را به رشته تبدیل کند.

همانطور که پیش تر گفته شد محصولات زایلینکس مانند زینک ۷۰۰۰ دو بخش سیستم پردازشگر و منطق برنامهپذیر را به گونهای در اختیار طراحان قرار میدهند که بتوانند منطق دلخواه خود را همراه با اجرای یک نرمافزار بر روی هستههای پردازنده پیادهسازی کنند. این دو بخش با مجموعهای از واسطهها به یکدیگر متصل هستند که همان استاندارد AXI4 میباشد. یکی از متداول ترین کاربردهای این استاندارد، ایجاد یک منطق دلخواه در قسمت منطق برنامهپذیر توسط طراحان است. کنترل این بخش را میتوان با استفاده از ثباتهای نگاشت شده بر حافظهای که سیستم پردازش گر از طریق واسط AXI4 به آنها دسترسی دارد انجام داد. در شکل ۲-۳ نحوه ارتباط دو بخش سیستم یردازشگر و منطق برنامهیذیر مشخص شده است[۱۰].

¹ stream




شکل ۲-۲ معماری کانال نوشتن در ۹] AXI4



PS و PL و ارتباط PL

۸.۲ روش دودویی در محاسبه حالتهای پایهای

در این بخش با استفاده از یک مثال به تشریح روش دودویی میپردازیم تا آنچه که در فصلهای پیادهسازی و ارزیابی توضیح داده میشود روشن باشد. بدین منظور، شبکه متابولیکی نشان داده شده در شکل 4-4 را در نظر بگیرید[7]. در این شکل، مدلسازی یک شبکه متابولیک به صورت یک گراف نشان داده است. در این گراف رئوس، متابولیتها و یالها واکنشهای شیمیایی هستند. در این شبکه، متابولیت 4 در اثر واکنش 4 ایجاد میشود. این متابولیت در دو واکنش 4 مصرف میشود. محصول واکنش 4 متابولیت 4 و محصول واکنش 4 متابولیت 4 و محصول واکنش 4 متابولیت 4 و محصول واکنش 4 مصرف شده و متابولیت 4 تولید میشود. همچنین متابولیت 4 در واکنش 4 مصرف شده و متابولیت 4 تولید میشود. همچنین متابولیت 4 مصرف شده و متابولیت 4 در یک طرف از این واکنش متابولیت 4 مصرف شده و متابولیت 4 در طرف دیگر واکنش 4 می اندازه و می افتد. برای توصیف این شبکه متابولیت 4 در از در واکنش 4 ماتریس با اندازه 4 به نام ماتریس استوکیومتری (4) تعریف میشود که در آن ردیفها، همان متابولیتها و ستونها همان واکنشها هستند. هر درایه 4 در واکنش 4 است، به گونهای که علامت مثبت برای متابولیت تولید شده و علامت مثبر برای متابولیت مصرف شده است.




شکل ۲-۲ ساختار یک شبکه متابولیکی کوچک [۳]

ماتریس استوکیومتری معادل این شبکه به صورت زیر است:

$$\mathbf{N} = \begin{pmatrix} 1 & R2 & R3 & R4 & R5 & R6 & R7 \\ 1 & -1 & -1 & 0 & 0 & 0 & 0 \\ 0 & 1 & 0 & -1 & -1 & -1 & 0 \\ 0 & 0 & 1 & 0 & 1 & -1 & 0 \\ 0 & 0 & 0 & 0 & 0 & 1 & -1 \end{pmatrix} \begin{matrix} A \\ B \\ C \\ D \end{matrix}$$

در ابتدای این روش نیاز است تا عمل فشرده سازی انجام شود تا ورودی الگوریتم آماده شود. برای فشرده کردن شبکه نشان داده شده از قوانینی مانند اینکه «متابولیت A تنها توسط یک واکنش تولید می شود، پس می توان واکنش R و R را باهم ترکیب کرد»، استفاده می شود. در نتیجه این تغییرات، گراف جدید به صورت شکل A خواهد بود:



شکل ۲-۵ ساختار شبکه متابولیکی فشرده شده [۳]

از روی گراف شکل N_c ماتریس استوکیومتری فشرده شده به شکل N_c ایجاد می شود:

$$\mathbf{N_C} = \begin{pmatrix} 1 & 0 & -1 & -1 & -1 \\ 0 & 1 & 0 & 1 & -1 \end{pmatrix} \begin{pmatrix} B \\ C \end{pmatrix}$$

در مرحله بعد، باید یک ماتریس فضای پوچ برای ماتریس Nc محاسبه کنیم. طبق محاسبات جبری ثابت شده است که ماتریس فضای پوچ دارای ساختاری همچون $I \choose K'$ است. با محاسبه ماتریس فضای پوچ، نتیجه به صورت زیر خواهد بود:

$$\mathbf{K_C} = \begin{pmatrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & 1 \\ 0.5 & -0.5 & -0.5 \\ 0.5 & 0.5 & -0.5 \end{pmatrix} \begin{matrix} R1c \\ R2c \\ R3c \\ R4c \\ R5c \end{matrix}$$

در الگوریتم دودویی باید واکنشهای برگشتپذیر را به دو واکنش برگشتناپذیر در جهت مخالف هم تبدیل کنیم، به این معنی که علامت متابولیتهای شرکتکننده در این دو واکنش عکس یکدیگر هستند. پس واکنش $R4c_b$ به عنوان واکنش برگشت برای R4c به ماتریس استوکیومتری اضافه می شود:

$$\mathbf{N_C} = \begin{pmatrix} 1 & 0 & -1 & 1 & -1 & -1 \\ 0 & 1 & 0 & -1 & 1 & -1 \end{pmatrix} \begin{pmatrix} B \\ C \end{pmatrix}$$

برای ایجاد ماتریس فضای پوچ برای 'Nc، طبق قضیه ۱ در $[\mathfrak{T}]$ ، یک ردیف به بخش زیرماتریس همانی و یک ستون که تنها برای $R4c_b$ و $R4c_b$ مقادیر یک دارد (ایجاد حلقه دوتایی)، اضافه می کنیم و در نتیجه ماتریس 'Kc ایجاد می شود.

$$\mathbf{K_{C}}' = \begin{pmatrix} 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \\ 0.5 & -0.5 & -0.5 & 1 \\ 0.5 & 0.5 & -0.5 & 0 \end{pmatrix} \begin{matrix} R1c \\ R2c \\ R3c \\ R4c_b \\ R4c \\ R5c \end{matrix}$$

در این مرحله ماتریس آغازین برای انجام پیمایشهای مرحله به مرحله و انجام محاسباتی که در ادامه توضیح داده خواهد شد، آماده است. در الگوریتم دودویی باید مقادیر حقیقی منفی موجود در هر ردیف را با استفاده از ترکیبات خطی مثبت ستونی که آن مقدار منفی در آن قرار گرفته است، با ستونهای دیگر از بین ببریم. عمل جمع کردن برای ردیفهایی که در هرمرحله در حالت دودویی قرار دارند، با استفاده از عملگر «یا»ی منطقی انجام می گیرد. در K_c ، چهار ردیف اول که همان زیر ماتریس همانی هستند، در حالت دودویی قرار دارند. پس در حال حاضر ماتریس K_c که محاسبات روی آن قرار می گیرد، در پیمایش جهارم قرار دارد و K_c به شکل زیر است:

$$\mathbf{R}^4 = \left(\begin{array}{ccccc} \times & 0 & 0 & 0 \\ 0 & \times & 0 & 0 \\ 0 & 0 & \times & 0 \\ 0 & 0 & \times & 0 \\ \hline 0.5 & -0.5 & -0.5 & 1 \\ 0.5 & 0.5 & -0.5 & 0 \\ \end{array} \right) \begin{array}{c} R1c \\ R2c \\ R3c \\ R4c_b \\ R4c \\ R5c \end{array}$$

x ماتریس بالا به دو بخش دودویی و حقیقی تقسیم شده است. در بخش دودویی مقادیر غیر صفر با x مشخص شدهاند. در این مرحله پنجمین ردیف را پردازش می کنیم. همه ستونهایی که مقادیر نامنفی دارند. پس دارند به همان شکل نگه داشته می شوند. ستونهای دوم و سوم در ردیف x مقادیر منفی دارند. پس ستونهای دوم و سوم را یک بار با ستون اول و بار دیگر با ستون چهارم ترکیب می کنیم تا در x

مقدار صفر ایجاد شود. برای هر جفت ستونی که لازم است باهم ترکیب شوند، باید تست مجاورت انجام دهیم. کاربرد این تست در الگوریتم دودویی، بررسی امکان اضافه شدن ستونهای جدید به ماتریس میباشد که نتیجه ترکیب شدن ستونهای موجود در مرحله قبل هستند. در پیمایش پنجم در هر چهار حالت ممکن برای ترکیب، تست مجاورت صادق است و میتوان نتیجه هر چهار حالت ترکیب را به ماتریس اضافه کرد. در ماتریس R5 ستون سوم در اثر ترکیب ستونهای اول و دوم در R4 با ضرایب یک و ستون چهارم در اثر ترکیب ستونهای اول و دوم در R4 با ضرایب یک ستون پنجم در R5 در اثر ترکیب ستونهای اول و سوم در R5 با ضرایب یک ایجاد میگردند. همچنین ستون پنجم در R5 در اثر ترکیب ستونهای دوم و چهارم در R5 به ترتیب با ضرایب دو و یک، و ستون ششم در R5 در اثر ترکیب ستونهای سوم و چهارم در R5 به ترتیب با ضرایب دو و یک ایجاد ششم در R5 در اثر ترکیب ستونهای سوم و چهارم در R5 به ترتیب با ضرایب دو و یک ایجاد میشوند R5.

$$\mathbf{R}^{5} = \left(\begin{array}{cccccccc} \times & 0 & \times & \times & 0 & 0 \\ 0 & 0 & \times & 0 & \times & 0 \\ 0 & 0 & 0 & \times & 0 & \times \\ 0 & \times & 0 & 0 & \times & \times \\ \times & \times & 0 & 0 & \times & \times \\ \hline \frac{\times}{0.5} & \frac{\times}{0} & \frac{0}{1} & \frac{0}{0} & \frac{0}{1} & \frac{0}{-1} \\ \end{array} \right) \begin{array}{c} R1c \\ R2c \\ R3c \\ R4c_b \\ R5c \end{array}$$

در این مرحله باید یک پیمایش دیگر برای ردیف ششم انجام دهیم. مقدار منفی در ستون آخر و برای R5c قرار دارد. ستون ششم را می توان با ستونهای اول، سوم و پنجم ترکیب کرد. تست مجاورت برای ترکیب ستون ششم و سوم و همچنین ستون ششم و اول، صادق نیست. زیرا تعداد صفرهای ظاهر شده در اثر ترکیب آنها دو عدد است، در حالی که حداقل تعداد صفر در شبکه برابر است با:

Nc تعداد ستونهای - Nc تعداد ستونهای - - 1 = 6 - 2 - 1 = 3

باتوجه به این نکته، نمی توان نتایجی را که تست مجاورت درباره آنها صادق نیست، به ماتریس اضافه کرد. بنابراین، نتیجه پیمایش ششم به صورت زیر است:

$$\mathbf{R}^{6} = \begin{pmatrix} \times & 0 & \times & \times & 0 & 0 \\ 0 & 0 & \times & 0 & \times & \times \\ 0 & 0 & 0 & \times & 0 & \times \\ 0 & \times & 0 & 0 & \times & \times \\ \times & \times & 0 & 0 & 0 & 0 \\ \times & 0 & \times & 0 & \times & 0 \end{pmatrix} \begin{array}{c} R1c \\ R2c \\ R3c \\ R4c_b \\ R4c \\ R5c \end{array}$$

ماتریس R^6 نمایش دودویی حالتهای پایهای برای شبکه فشرده شدهای است که در آن واکنشهای برای برای برگشتپذیر، تفکیک شدهاند. در مراحل بعدی پردازش، باید ستونی را که در اثر حلقه دوتایی برای واکنش برگشتپذیر R4c ایجاد شده است، حذف کنیم. پس دو ردیف R4c و R4c را با یک عملگر «یا»ی منطقی ترکیب میکنیم. در نهایت خروجی این الگوریتم یعنی حالتهای پایهای برای شبکه فشرده شده به صورت زیر است و هر ستون مشخصکننده نمایش دودویی یک بردار حالت پایهای است[۳]:

$$\mathbf{EM_{C}^{B}} = \begin{pmatrix} \times & \times & \times & 0 & 0 \\ 0 & \times & 0 & \times & \times \\ 0 & 0 & \times & 0 & \times \\ \times & 0 & 0 & \times & \times \\ \times & 0 & 0 & \times & \times \\ \times & \times & 0 & \times & 0 \end{pmatrix} \begin{array}{c} R1c \\ R2c \\ R3c \\ R4c \\ R5c \end{array}$$

٣

فصل سوم طراحی و پیادهسازی

۱.۳ معماری سیستم

همانطور که پیشتر نیز اشاره شد، این پروژه به صورت طراحی توامان و سختافزار و نرمافزار انجام گرفت. علت استفاده از این شیوه بهرهمندی از مزایایی همچون سرعت بالای اجرای سختافزار میباشد. البته باید توجه داشت که بسیاری از محاسبات ریاضی و جبر خطی لازم در روش دودویی، به صورت سختافزاری قابل پیادهسازی نیستند و نیاز است تا با استفاده از کد نرمافزار پیادهسازی شوند. پس با ترکیب سختافزار و نرمافزار، طراحی سیستم به صورت توامان خواهد بود. دو بخش منطق برنامهپذیر و سیستم پردازش گر بر روی زدبورد قرار دارند و به ترتیب وظیفه اجرای بخش سختافزاری و نرمافزاری پیادهسازی شده را به عهده دارند. اتصال میان این دو بخش با استفاده از AXI4-lite انجام گرفته است که راهاندازی و استفاده از آن یکی از مراحل پروژه را تشکیل میدهد. در پایان اجرای الگوریتم بر روی ردبورد خروجی به واسطه پروتکل UART به سیستم کامپیوتری منتقل میشود و بر روی صفحه نمایش قابل مشاهده است.

۲.۳ مراحل پیادهسازی

الگوریتمی که در این پروژه پیادهسازی شده است از سه بخش اصلی تشکیل می شود: پیشپردازش، بخش اصلی و پسپردازش. دو بخش پیشپردازش و پسپردازش شامل تعداد زیادی محاسبات ریاضی و جبر خطی می شوند و از این رو قسمت نرم افزاری سیستم را تشکیل می دهند. از آنجایی که هر دو بخش گفته شده تنها یک بار اجرا می شوند، می توان از اثر آنها بر سرعت اجرا چشمپوشی کرد. بخش اصلی الگوریتم شامل تعداد زیادی پیمایش بدون محاسبات پیچیده ریاضی است و از این رو پیادهسازی این بخش به صورت سخت افزاری انجام می گیرد. شبه کد هر یک از این بخش ها که مربوط به پیاده سازی نرم افزار متلب می باشد، به ترتیب در کدهای ۳-۱ و ۳-۳ مشخص شده است.

¹ MATLAB

```
\%\%\% Variables: N: compressed stoichiometric matrix; m: number of rows in N (metaboltes); \% q: number of columns in N (reactions); rev: indices of reversible reactions (columns in N); \% irrev: indices of irreversible reactions (columns in N); \%\%\% Pre_Processing \%\% reconfiguration qsplit = q + length(rev); \%\% initializeR: initialize R by computing a proper null space of matrix Nsplit; dimension: qsplit \% rows and qsplit-m columns R = initializeR(N,rev); \%\% splitting R in binary (R1) and real number (R2) R1 = makeBitmap(R(1:qsplit-m,:)); R2 = R(qsplit-m+1,:); numr = qsplit - m;
```

کد ۳-۱ شبه کد فاز پیش پردازش الگوریتم دودویی [۳]

```
%%% Main Part
for p = (qsplit-m+1):q
 new_numr = numr;
ineg = find(R2(1, :) < 0);
 pos = find(R2(1, :) > 0);
 for k=1:length(jneg)
  for l=1:length(jpos)
   newr = \textcolor{red}{or}(R1(:,jneg(k)) \;, \; R1(:,jpos(l))); \quad \% \; element\text{-wise OR}
   % check for minimum number of zeros;
   if(numberOfNullBits(newr)+1 < qsplit-m+1)
     continue;
   end
   % Adjacency test
   adj = 1;
   r = 0;
   while(adj & r<= numr)</pre>
    r = r+1;
     testr = or(newr, R1(:,r));
     if(r \sim 1 \& r \sim k \& all(testr = newr))
      adj = 0;
     end
   end
   if(adj)
     new_numr = new_numr + 1;
     R1(:, new\_numr) = newr;
     R2(:, nem\_numr) = R2(1, jpos(1))*R2(:, jneg(k)) - R2(1, jneg(k))*R2(:, jpos(l));
   end
  end
 end
 % deletion of negative rays
```

```
\begin{split} &R1(:,jneg)=[];\\ &R2(:,jneg)=[];\\ &numr=new\_numr-\textbf{length}(jneg);\\ &\% transfer \ current \ row \ of \ R2 \ as \ Bitmap \ into \ R1; \ then \ delete \ this \ row \ in \ R2\\ &R1(p,:)=\textbf{makeBitmap}(R2(1,:)); \ \% \ \ makeBitmap \ returns \ the \ bit \ mask \ of \ a \ matrix \ R2(1,:)=[];\\ end \end{split}
```

كد ٣-٢ شبه كد فاز اصلى الگوريتم دودويي [٣]

```
%%% Post-Processing
%% step 1
remove2cycle(R1); % this sub-routine removes the 2cycles obtained from splitting rev reactions
numr = numr - rev;
R1(rev, :) = or(R1(rev, :), R1(q+1:qsplit, :))
% the rules for back-configuration
R1(q+1:qsplit,;) = [];
% deletes backward directions
%% step 2
fullEM = zeros(q, numr);
for(i=1:numr)
        preacs = findOneBits(R1(:, i));
        % this subroutine delivers the positions in EM i whose bit is 1
        Ne = N(:,preacs);
        v = null(Ne);
end
```

كد ٣-٣ شبهكد فاز پسپردازش الگوريتم دودويي [٣]

فاز پیشپردازش شامل مراحلی است که ورودی مورد نظر را برای الگوریتم فراهم می کند. محاسبات اصلی الگوریتم در بخش اصلی انجام می گیرند و در قسمت پسپردازش نیز خروجی نهایی الگوریتم تولید می شود. محاسباتی که در فاز پیشپردازش وجود دارند اعمال ریاضی و جبر خطی هستند که به صورت نرمافزاری پیادهسازی شدهاند. بخش اصلی شامل یک حلقه بزرگ است که در آن محاسبات اصلی برای تبدیل کردن ماتریس اولیه به معادل دودویی و سپس محاسبه حالتهای پایهای انجام می گیرد. برای تسریع در انجام محاسبات، این قسمت را با استفاده از سختافزار و زبان VHDL پیادهسازی می کنیم.

پس از پایان پیمایشهای این حلقه بزرگ که خود شامل چندین حلقه دیگر است، به بخش پسپردازش میرسیم که حذف اطلاعات اضافی از خروجی سختافزار و تبدیل مقادیر دودویی به مقادیر حقیقی حالتهای پایهای میباشد. این بخش نیز همانند پیشپردازش تنها یک بار انجام میگیرد و تاثیر چندانی در زمان اجرای الگوریتم ندارد. از این رو بخش پسپردازش نیز به صورت نرمافزاری قابل پیادهسازی است. پس از آمادهسازی هر سه بخش گفته شده، لازم است تا اتصال بین نرمافزار و سختافزار برقرار شود تا الگوریتم به صورت کامل پیادهسازی شود، بر روی زدبورد اجرا شود و با استفاده از معماری کاملی که در بخش قبل به آن اشاره شد در اختیار ما قرار بگیرد. در ادامه جزئیات هر یک از مراحل به همراه نحوه پیادهسازی و ابزار مورد استفاده در آنها توضیح داده خواهد شد.

۱.۲.۳ فاز پیشپردازش

این فاز با استفاده از زبان C پیادهسازی شده است و ورودی اصلی را برای فاز اصلی الگوریتم فراهم می کند. باید توجه داشت که ورودی این بخش ماتریس استوکیومتری فشرده شده می باشد. همانطور که پیش تر توضیح داده شد ماتریس استوکیومتری شامل ضرایب استوکیومتری متابولیتها در واکنشهای شیمیایی شبکه است که سطرهای آن را متابولیتها و ستونهای آن را واکنشها تشکیل می دهند. باید توجه داشت که عمل فشرده سازی کار بسیار پیچیده ای است و تا کنون ابزارهای متفاوتی آن را پیاده سازی کرده اند. ابزاری که خروجی مورد نظر ما را برای الگوریتم دودویی فراهم می کند پیاده سازی کرده اند. کد ۱-۳ شبه کد مربوط به بخش پیش پردازش الگوریتم را نشان می دهد. همانطور که در آن مشخص شده است، اعمالی مربوط به بخش انجام می گیرند به شرح زیر است:

۱.۱.۲.۳ تغییر ماتریس فشرده شده

این مرحله شامل جداسازی واکنشهای دوطرفه می شود. برای این کار به ازای هر واکنش برگشت پذیر یک ستون به ماتریس استوکیومتری اضافه می کنیم که مقادیر آن قرینه مقادیر واکنش اصلی است. پیاده سازی این بخش با استفاده از تابع reconfigure انجام می گیرد. در کد ۳-۱ نیز هدف از پیاده سازی این بخش با استفاده از تابع reconfigure انجام می گیرد. در کد ۳-۱ نیز هدف از بیاده سازی امر می باشد. در نتیجه این تغییر، تعداد ستونهای ماتریس به تعداد واکنشهای برگشت پذیر افزایش پیدا می کند.

مقداردهی اولیه ماتریس R و جداسازی آن به دو بخش دودویی و حقیقی R

محاسبات اصلی الگوریتم بر روی ماتریسی با نام R انجام می گیرد که در کد -1 خروجی تابع initializeR initializeR میباشد. این ماتریس در اصل از روی ماتریس کرنل ساخته میشود. همانطور که در -1 اشاره شده است ماتریس اولیه برای این الگوریتم باید به صورت -1 ایجاد شود. برای ساختن چنین ماتریسی ابتدا لازم است تا فضای پوچ ماتریس استوکیومتری حاصل از مرحله قبل را محاسبه کنیم. برای انجام این کار تابع pnull_space روش گفته شده در انجام این کار تابع pnull_space روش گفته شده در -1 استفاده شد. پس از آن باید بر روی ترانهاده ماتریس فضای پوچ، عملیات انجام دهیم تا امکان ایجاد یک ماتریس همانی فراهم شود. این بخش با استفاده از تابع rref انجام می گیرد. در ادامه نتیجه را ایجاد یک ماتریس همانی فراهم شود. این بخش با استفاده از تابع -1 میبال دهند را در قسمت بالایی ماتریس کنار هم قرار میدهیم. در آخر قسمت بالای ماتریس که خود یک ماتریس همانی میباشد (R1)، به عنوان بخش دودویی و بخش پایینی ماتریس به عنوان بخش حقیقی (R2) در نظر گرفته میشوند. در کد -1 نیز مقداردهی R1 با استفاده از تابع makeBitmap انجام می گیرد تا فرم دودویی ایجاد شود. اندازه ماتریس R1 در رابطه -1 مشخص شده است که در آن -1 تعداد واکنشها، -1 تعداد واکنشهای بر گشت پذیر و -1 تعداد متابولیتها میباشد. است که در آن -1 تعداد واکنشها، -1 تعداد واکنشهای قرار نمی گیرند، ماتریس R2 را تشکیل میدهند. شبه که در آن -1 در نشان داده شده است.

$$q+|rev|-m$$
 ۱-۳ رابطه

```
struct Matrix initialize(struct Matrix m)
{
   struct Matrix tr = transpose(m);
   struct Matrix tr_rref = rref(tr);
   struct Matrix tr_rref_tr = transpose(tr_rref);
   row_perm(tr_rref_tr);
   return tr_rref_tr;
}
```

۲.۲.۳ فاز محاسبات اصلی

ورودیهای اصلی این بخش از الگوریتم دو ماتریس R1 و R2 هستند که در بخش قبل تشکیل دادیم. R1 یک ماتریس با مقادیر حقیقی است. کد $^{-7}$ شبه کد مربوط به بخش پیشپردازش الگوریتم را نشان می دهد. همانطور که در کد مشخص شده است، متغیر $^{-8}$ معادل بخش متعداد متابولیتها، $^{-8}$ معادل تعداد واکنشها و $^{-8}$ معادل جمع تعداد واکنشها و $^{-8}$ معادل برگشت پذیر است.

برای توصیف این بخش با استفاده از زبان VHDL ابتدا یک نمودار حالت طراحی کردیم تا با استفاده از آن بتوانیم همه حلقهها و پیمایشهای لازم را انجام دهیم. شکل ۲-۳ نمودار حالت طراحی شده را مشخص می کند و در هر زیربخش حالتهای مربوط به آن توضیح داده خواهد شد. البته در سه حالت اول کارهای مقدماتی انجام می شود. حالت SO مربوط به مقداردهی اولیه متغیرهاست. در حالت در حالت آرایه یک بعدی به یک ماتریس تبدیل می شود و به این ترتیب ماتریس R1 شکل می گیرد. در حالت آرایه یک بعدی به یک ماتریس R2 انجام می شود. کد پیاده سازی ماشین حالت در بخش پیوست قابل مشاهده است. اعمالی که در این بخش انجام می گیرند به شرح زیر است:

۱.۲.۲.۳ پیمایش در حلقه اصلی به تعداد متابولیتها

در این فاز یک حلقه اصلی وجود دارد که به تعداد متابولیتهای شبکه تکرار می شود، زیرا به تعداد متابولیتها شبکه تکرار می شود، زیرا به تعداد متابولیتها سطر حقیقی در ماتریس R2 وجود دارد که هریک از آنها باید در یک پیمایش تغییر کردن و به حالت دودویی تبدیل شوند. حالت S1 در ماشین حالت نیز مربوط به این فاز می باشد. مشخص کردن هر سطر از R2 که لازم است مورد پردازش قرار بگیرد در حالت S1 انجام می گیرد و مقادیر سطر مورد نظر در یک متغیر جداگانه کپی می شود. در که S1 این حلقه با متغیر S1 مشخص می شود و S1 همان شماره سطری از ماتریس S1 است که در هر مرحله از حلقه مورد پردازش قرار می گیرد.

۲.۲.۲.۳ پیدا کردن شماره درایه عناصر منفی و مثبت هر سطر

در این حلقه ابتدا تعداد عناصر مثبت و منفی اولین ردیف از ماتریس R2 شمارش می شود تا تعداد پیمایشهای حلقههای تودردتو برای ترکیب ستونها و از بین بردن عناصر منفی مشخص شود. سپس درایههای عناصر مثبت و منفی به صورت جداگانه مشخص می شوند. علت اینکه همیشه اولین ردیف

مورد هدف ما قرار می گیرد این است که پس از پایان یافتن هر پیمایش بر روی یک ردیف از R2 آن ردیف را حذف کرده و به R1 اضافه می کنیم. البته این کار در کد سخت افزاری به شکل دیگری صورت می گیرد و در هر پیمایش به شماره ردیفی از R2 که مورد نظر ماست با استفاده از یک متغیر، یک واحد اضافه می شود. لازم به ذکر است که پیاده سازی تابع find در کد ۳-۲ با استفاده از حلقه صورت می گیرد و از این رو باعث اضافه شدن حالت S1b به نمودار حالت مورد نظر می گردد. در کد ۳-۲ شماره اندیس مقادیر مثبت در jpos ذخیره می شود.

۳.۲.۲.۳ ترکیب هر ستون حاوی مقدار منفی با همه ستونهای دارای مقدار مثبت در آن سطر

پس از پیدا کردن تعداد عناصر مثبت و منفی یک حلقه تودرتو خواهیم داشت که در آن تلاش خواهد شد تا عناصر منفی را با استفاده از ترکیب با ستونهای شامل عناصر مثبت حذف کنیم. برای این کار باید ترکیب همه حالات را در ماتریس R1 بررسی کنیم و دو شرط را چک کنیم تا مطمئن شویم که اضافه کردن چنین ترکیبی امکانپذیر است. منظور از ترکیب اعمال عملگر «یا»ی منطقی بر روی عناصر دو ستون مورد نظر در ماتریس R1 است که در کد R-7 نیز با استفاده از تابع R1 انجام گرفته و در حالت ذخیره شده است. در نمودار حالت، حلقه بیرونی با استفاده از حالت R1 و حلقه درونی با استفاده از حالت R1 پیادهسازی می شود. در حالت R1 نتیجه ترکیب دو ستون مورد نظر در ماتریس R1 نیز انجام می شود.

۴.۲.۲.۳ کنترل تعداد صفرها

شرط اولی که باید بررسی شود مربوط به تعداد صفرهای ظاهر شده در برداری است که از اعمال عملگر «یا»ی منطقی بر روی دو بردار از ماتریس R1، نتیجه می شود. دو بردار از R1 همان دو برداری هستند که می خواهیم آنها را با هم ترکیب کنیم و به این ترتیب یکی از آنها در ردیف اول R2 مقدار منفی و دیگری مقدار مثبت دارد. تعداد صفرها در بردار حاصل نباید از m خواهیم آنها را باشد در غیر این صورت ترکیب مورد نظر امکان پذیر نیست و باید دو بردار دیگر را برای ترکیب انتخاب کنیم. شمارش تعداد صفرها در حالت S3a و کنترل برقراری شرط تعداد آنها در S3aa انجام می شود. در کد m-۲، برای شمارش تعداد صفرها تابع number Of Null Bits استفاده شده است.

۵.۲.۲.۳ انجام تست مجاورت

شرط دومی که باید مورد بررسی قرار گیرد تست مجاورت است. همانطور که در [۳] بیان شده است، تست مجاورت به صورت زیر تعریف می شود:

$$(r^{j+}_{1...p} \text{ OR } r^{j-}_{1...p}) \text{ OR } r^{k}_{1...p} \neq (r^{j+}_{1...p} \text{ OR } r^{j-}_{1...p})$$


به عبارت دیگر تست مجاورت بررسی می کند که حاصل «یا» ی منطقی دو بردار مورد نظر از R1 که می خواهیم باهم ترکیب کنیم و هر بردار دیگری از R1، با حاصل «یا» ی منطقی آن دو بردار برابر نباشد. اگر این شرط نیز برقرار نباشد، نمی توان دو بردار مورد نظر را با هم ترکیب کرد. در حالت S3b مقدمات لازم برای چک کردن شرط مجاورت انجام می گیرد. در حالت S4 آزمون مجاورت انجام می شود. در کد T حلقه while مربوط به بررسی شرط مجاورت می باشد که در آن همه ستونهایی که یکی از دو ستون ایجاد کننده newr نباشند برای کنترل رابطه T بررسی می شوند.

۶.۲.۲.۳ اضافه کردن ترکیب ستونها در صورت امکان

اگر هر دو شرط برقرار باشند، عمل ترکیب را انجام میدهیم. در ماتریس R1 عمل ترکیب معادل همان «یا»ی منطقی بین دو بردار است و در ماتریس R2 ترکیب خطیای استفاده میشود که طی آن مقدار منفی به صفر تغییر میکند. در حالت S5 اعمال مقدماتی برای ترکیب ستونها، در حالت S5 ترکیب ستونهای ماتریس R2 انجام می شود.

۷.۲.۲.۳ پاک کردن ستونهای دارای مقدار منفی

بدین ترتیب یک ستون جدید اضافه شده و ستونی را که مقدار منفی داشته است حذف می کنیم. در کد ۳-۲ این کار به آسانی و با خالی کردن یک ستون انجام می شود ولی برای انجام آن در کد سخت افزاری به جای ستونهایی که دارای مقدار منفی هستند، ستونهای پایانی ماتریس را قرار می دهیم. حالتهای ۶۵۵ و S6۵ مربوط به انجام این عمل هستند.



شكل ٣-١ نمودار حالت توصيف كننده بخش اصلى الگوريتم دودويي

۸.۲.۲.۳ اضافه کردن سطر مورد نظر به بخش دودویی (ماتریس R1)

در این مرحله اعمال لازم بر روی ردیف اول R2 پایان گرفته است و می توانیم آن را به R1 اضافه کنیم. در چنین مرحلهای این ردیف تنها دارای مقادیر صفر یا مثبت است. پس مقادیر مثبت را به صورت یک و مقادیر صفر را به همان صورت صفر به R1 اضافه می کنیم. در کد ۳-۲ از تابع makeBitmap بدین منظور استفاده می شود. حالتهای S7 و S7a مربوط به این بخش می باشند. در پایان حالت S7a به منظور استفاده می گردیم تا مرحله بعدی پیمایش و انجام عملیات بر روی سطر جدیدی از ماتریس R2 حالت S1 برمی گردیم تا مرحله بعدی پیمایش و انجام عملیات بر روی سطر جدیدی از ماتریس انجام بگیرد. در صورتی که همه پیمایشهای حلقه اصلی انجام شود، در حالت S8 خروجی که در ماتریس R1 قرار دارد به آرایه یک بعدی تبدیل می شود و در حالت Sf سیگنالهای خروجی میشوند.

تمامی مراحلی که در بالا گفته شد با استفاده از زبان VHDL پیادهسازی شده است و برای شبیهسازی آن از نرمافزار مدلسیم و ویوادو استفاده شده است. برای انجام محاسبات لازم است تا عملیات ریاضی همچون ضرب و تفریق بر روی اعداد اعشاری انجام بگیرد. در زبان VHDL اعداد حقیقی و ممیز شناور قابل سنتز نیستند. از این رو برای استفاده از اعداد اعشاری باید از کتابخانه fixed_pkg_2008 استفاده کنیم. این کتابخانه در نسخه VHDL پشتیبان میشود و در نسخههای دیگر کاربرد ندارد. برای استفاده از این کتابخانه ابتدا باید فایل مربوط به آن را به پروژه اضافه کنیم. این کار را با استفاده از دستورات زیر انجام میدهیم:

add_files -norecurse <path to package file>/fixed_pkg_2008.vhd set_property library ieee [get_files <path to package file>/fixed_pkg_2008.vhd]

در قسمت کتابخانههای مورد استفاده در کد نیز باید خط زیر را اضافه کنیم:

use ieee.fixed_pkg.all;

در بدنه کد تعریف سیگنالها، متغیرها و پورتها به صورت زیر انجام می گیرد:

signal s1: ufixed(21 downto -2);

variable v1 : sfixed(10 downto -4);

port (....

P1: in ufixed(12 downto -2);

....);

استفاده از این سیگنالها و متغیرها مشابه دیگر سیگنالها و متغیرهاست.

در استفاده از مقادیر ممیز ثابت باید به دو نکته توجه داشت:

۱. تفاوت میان sfixed و ufixed که اولی برای مقادیر علامتدار (signed) و دومی برای مقادیر بدون علامت (unsigned) است.

۲. اندازه مشخص شده نشان دهنده تعداد بیتهای مورد استفاده برای بخش صحیح و بخش اعشاری است. به طور مثال در سیگنال S1 که در بالا تعریف شد، مشخص شده است که بازه صفر تا ۲۱ یعنی
 ۲۲ بیت به بخش صحیح و بازه ۱- تا ۲- نیز به بخش اعشاری اختصاص داده شده است[۱۲].

برای انجام محاسبات نیز باید در نظر داشت که اندازه نتیجه به اندازه عملوندها بستگی دارد و به طور مثال برای عمل جمع، این اندازه با بیشینه اندازه دو متغیر بعلاوه یک، هم در قسمت صحیح و هم قسمت اعشاری برابر است. همچنین برای عمل ضرب این اندازه برابر است با مجموع اندازه دو عملوند. از این رو باید به اندازه سیگنال یا متغیری که نتیجه عملیات در آن ذخیره میشود توجه کرد[۱۲].

لازم به ذکر است که در ابزار ویوادو اگرچه کتابخانه اعداد ممیز ثابت سنتزپذیر است ولی در فاز شبیهسازی قابل استفاده نیست. از این رو برای شبیهسازی پیش از سنتز از ابزار مدلسیم استفاده شد. برای شبیهسازی پیش از سنتز یک تستبنچ نوشته شد که در آن سیگنالها و پورتها به صورت sfixed تعریف شدند و شبیهسازی با استفاده از مدلسیم انجام گرفت. ولی برای شبیهسازی پس از سنتز استفاده از آن تستبنچ امکانپذیر نبود زیرا همانطورکه پیشتر اشاره شد، ویوادو قابلیت شبیهسازی این کتابخانه را ندارد. به همین خاطر برای تعریف entity مورد نظر که دارای پورتهایی از نوع sfixed است، باید از تعریف پس از سنتز باید توصیف باید از تعریف پس از سنتز باید توصیف نتایست با استفاده از کد VHDL را با استفاده از دستور زیر تولید کنیم:

write_vhdl <path to target file>/name.vhd

٣.

¹ test bench

² netlist

در فایل خروجی دستور بالا، کل نتایست به صورت کد VHDL نوشته شده است. بسته به تعداد LUT های مورد استفاده، اندازه این فایل تغییر می کند و حتی در حدود یک میلیون خط کد قرار می گیرد. در توصیف entity جدید که در این فایل مشاهده می کنیم، می بینیم که متغیرهای std_logic_vector می شده stixed به یک std_logic_vector تبدیل شده است. با توجه به اینکه در entity ما یک آرایه از sfixed وجود دارد، مشاهده می کنیم که به تعداد اندازه آن آرایه در پورتهای entity پس از سنتز، std_logic_vector ایجاد شده است. پس در توصیف تست بنج نیز باید به همین ترتیب پورتهای sfixed را با استفاده std_logic_vector مقداردهی کنیم.

در صورتی که نیاز باشد برای شبیهسازی پس از سنتز نیز اشکالزدایی انجام دهیم، می توانیم متغیرهای کنترلی تعریف کنیم ولی باید توجه داشت که عمل سنتز بهینهسازیهایی انجام می دهد که منجر به حذف برخی سیگنالهای غیرضروری می شود. برای حل این مسئله می توان از ویژگی است نگه دارد و استفاده کرد. این ویژگی ابزار سنتز را ملزم می کند تا سیگنالی را که دارای این ویژگی است نگه دارد و آن را در نتلیست قرار دهد. مقادیری که برای این ویژگی وجود دارد، TRUE و FALSE هستند و در حالت پیش فرض مقدار آن FALSE است [۱۲].

۳.۲.۳ فاز پسپردازش

در پایان مرحله قبل، ماتریس R1 نمایش دودویی حالتهای پایهای یک شبکه متابولیکی، پس از تنظیمات لازم تولید شد. نمایش دودویی حالتهای پایهای شبکه متابولیکی مورد نظر در میان ستونهای این ماتریس قرار دارد ولی باید فاز پسپردازش را انجام دهیم تا به بردارهای حالتهای پایهای دست پیدا کنیم. این فاز نیز به صورت نرمافزاری و با استفاده از زبان C پیادهسازی شده است و در پایان به صورت بخش نرمافزاری که بر روی سیستم پردازش گر زدبورد اجرا می شود مورد استفاده قرار می گیرد. کد ۳-۳ شبه کد مربوط به بخش پسپردازش الگوریتم را نشان می دهد. عملیاتی که در این بخش انجام می گیرد به شرح زیر است.

۱.۳.۲.۳ حذف حلقههای دوتایی

در این مرحله باید تغییراتی در ماتریس R1 انجام گیرد و حلقههای دوتایی از آن حذف شود. ستونهای این حلقههای دوتایی در اصل با اضافه کردن عکس واکنشهای برگشتپذیر به ماتریس استوکیومتری

تولید می شوند. پس از مقداردهی اولیه ماتریس R تا پایان فاز محاسبات اصلی، این حلقههای دوتایی به صورت ستونهایی مشاهده می شود که تنها در سطرهای مربوط به یک واکنش برگشت پذیر خاص و جهت عکس آن دارای مقدار یک است. حذف این ستونها با استفاده تابع remove2Cycles انجام شده است. در کد ۳-۳ نیز تابع remove2cycles همین عملکرد را پیاده سازی می کند.

struct Matrix **remove2Cycles**(struct Matrix m, int rev_count) { ... }

باید توجه داشت که پیش از انجام این مرحله لازم است تا ترتیب قرارگیری واکنشها به حالت اولیهای که در ماتریس استوکیومتری قرار داشت، مرتب شود. این ترتیب در تابع row_perm در فاز پیشپردازش جابجا شد تا بتوان شکل $\begin{bmatrix} I \\ K \end{bmatrix}$ را به وجود آورد. بازمرتبسازی در این مرحله با استفاده از تابع row_perm_post

void row_perm_post(struct Matrix m, int *perm){ ... }

۲.۳.۲.۳ انجام عمل عکس تنظیمات بر روی ماتریس استوکیومتری

در این مرحله عمل back-configuration را انجام دهیم. از آنجایی که ما بردارهای شار را برای ماتریس استوکیومتری تغییریافته محاسبه کردیم باید در نظر داشته باشیم که برای مشخص کردن بردارهای شار ماتریس استوکیومتری اصلی کدام یک از بردارهای شار را انتخاب کنیم. طبق قانون گفته شده در [۳] اگر N ماتریس استوکیومتری شبکه تغییریافته باشد، داریم:

 $N' = [N - N_{Rev}]$

که در آن Nrev همه ستونهایی از N است که به واکنشهای برگشتپذیر مربوط میشود. اگر بردار شار شبکه در آن Nv = N'v' همه ستونهایی از v' است که به واکنشهای برگشتپذیر مربوط میشود. اگر برای هر شبکه اصلی را با v و بردار شار شبکه تغییریافته را با v' نشان دهیم، داریم: v' و بردار شار شبکه تغییریافته را با v' نشان دهیم، داریم: v' به v' خواهیم v' داشت: v' داشت:

 $v_i = v'_i$ if i Irrev

 $v_i = v'_{(i,+1)}$ if $i \in Rev$ and $v'_{(i,-1)} = 0$

 $v_i = -v'_{(i,-1)}$ if $i \in Rev$ and $v'_{(i,+1)} = 0$

به این عمل back_configuration می گویند. پس باید با استفاده از عملگر «یا»ی منطقی ۱۹ موردنظر را مقداردهی کنیم. در پایان این مرحله معدل دودویی حالتهای پایهای شبکه آماده می شوند. برای انجام این کار تابع bc را پیاده سازی کردیم و خروجی این تابع بعنوان ورودی برای آخرین مرحله از

الگوریتم مورد استفاده قرار خواهد گرفت. در کد ۳-۳ برای انجام این بخش، از تابع or استفاده میکند و پس از آن سطر اضافهای را که مربوط به جهت برگشت واکنش است، پاک میکند.

struct Matrix **bc**(struct Matrix m, int rev_count){ ... }

٣.٣.٢.٣ تبديل مقادير دودويي به مقادير حقيقي

در این بخش از فاز پسپردازش، باید با استفاده از الگوی دودویی ضرایب حقیقی حالتهای پایههای را محاسبه کنیم. در مرحله قبل بردارهای ماتریس خروجی نمایش دودویی حالتهای پایهای بودند. پس هر بردار به ازای برخی واکنشها دارای مقدار ۱ و به ازای برخی دیگر دارای مقدار ۱ است. از این رو تابع bin2real وظیفه دارد برای هر بردار ماتریس ضرایب، درایههایی را که مقدار یک دارند پیدا کند و با استفاده از محاسبه فضای پوچ برای ماتریس ضرایب مقادیر غیر صفر بردارها را محاسبه و به صورت یک عدد حقیقی نمایش دهد. لازم به ذکر است که منظور از ماتریس ضرایب یک بردار شار، آن ستونهایی از ماتریس استوکیومتری اولیه است که بردار شار در سطر متناظر با آن واکنشها مقدار یک داشته باشد. در کد ۳-۳ اندیس مقادیر غیر صفر به ازای هر بردار حالت پایهای در preacs ذخیره میشود. Ne ماتریس ضرایب را نشان میدهد و ۷، فضای پوچ ماتریس ضرایب را نشان میدهد. مقادیر محاسبه شده بردار های ۷ خروجی تابع bin2real میباشد.

struct Matrix *bin2real(struct Matrix em, struct Matrix n){ ... }

پس از محاسبه مقدار حقیقی در بردارهای حالت پایهای باید درایه هریک از آنها را در جای درست خود در ماتریس پایانی قرار دهیم. این کار در تابع finalize انجام می شود.


struct Matrix **finalize**(struct Matrix *real ems, struct Matrix em){ ... }

۴.۲.۳ اتصال سختافزار و نرمافزار

تا قبل از این مرحله پیادهسازی کل الگوریتم انجام گرفته است. فاز اصلی آن به صورت سختافزاری و فاز پیش پردازش و پس پردازش به صورت نرمافزاری پیادهسازی شدند. در این مرحله لازم است تا بین این سه بخش اتصال برقرار کنیم. همانطورکه پیشتر هم اشاره شد پیادهسازی سختافزاری بر روی منطق برنامه پذیر بورد اجرا می شود و پیادهسازی نرمافزاری بر روی سیستم پردازش گر و برای اتصال این دو می توان از استاندارد AXI4 استفاده کرد. محیط و یوادو هنگام اضافه کردن IP جدید به سیستم طراحی

شده گزینه اضافه کردن واسط AXI4 را به صورت جداگانه در اختیار ما قرار میدهد و می توان بین سه نوع آن انتخاب کرد. در این پروژه ابتدا سعی بر آن بود که از دو نوع واسط AXI4، یک AXI4-Lite برای تولید و استفاده از وقفه و یک AXI4 (آنچه در ویوادو AXI4 full نامیده می شود)، به عنوان واسط اصلی استفاده شود. البته AXI4 full پیچیدگی بسیار فراتری نسبت به دو نوع دیگر دارد و اتصال آن به اجزای سیستم نیازمند دخیل شدن اجزای جانبی زیادی است. از این رو استفاده از آن باعث بیشتر شدن پیچیدگی این پروژه می گردید و حتی برای شبیه سازی و آزمودن درستی عملکرد باس با استفاده مایکروبلیز مشاهده شد که منابعی همچون حافظه رم را خیلی بیشتر از حالتهای دیگر نیاز دارد. علت اصلی این انتخاب این بود که اگر بخواهیم در برنامههای آتی برای این پروژه، حالتهای پایهای شبکههای خیلی بزرگ را محاسبه کنیم که در آنها تعداد بردارهای حالت پایهای بالغ بر هزار عدد است و هرکدام شامل چند ده یا چند صد بیت هستند، بتوان انتقال دادههای خروجی را به راحتی انجام داد. در مرحله بعد تلاش شد برای پاسخگویی به این نیاز از AXI4 Stream استفاده شود ولی باتوجه به اضافه شدن بعد تلاش شد برای چانبی غیرضروری در این پروژه در نهایت از AXI4 استفاده شد که نیازمندیهای DMA و اجزای جانبی غیرضروری در این پروژه در نهایت از AXI4-lite استفاده شد که نیازمندیهای

پس از اضافه کردن واسط AXI4-lite یک پوشه به پروژه اضافه شد که در آن دو فایل توصیف IP به زبان VHDL قرار دارد که یکی از این دو توصیف، پیادهسازی برده در AXI4-lite و دیگری توصیف IP است VHDL قرار دارد که یکی از این دو توصیف، پیادهسازی برده در آن از AXI4-lite نمونه تولید شده است. این کدها با استفاده از گزینه AXI4-lite قابل که در آن از عنییر هستند و میتوان برای خواندن و نوشتن در ثباتهای آن، کد را تغییر داد و اتصال بین پیادهسازی سختافزار و پردازنده نرمافزاری را برقرار کرد. در شکل ۳-۲ دیاگرام بلوکی سیستم طراحی شده در محیط ویوادو نشان داده شده است. دو بخش AXI Interconnect و AXI Interconnect به صورت اتوماتیک به دیاگرام اضافه می شوند.



شکل ۳-۲ نمودار بلوکی سیستم طراحی شده در محیط ویوادو

در تکه کد زیر، نحوه خواندن از ثباتها در بدنه IP نشان داده شده است. solv_reg همان ثباتهایی هستند که امکان انتقال داده را فراهم می کنند. همانطور که در کد مشخص شده است، مقدار بیت صفر در ثبات slv_reg20 به ورودی hw_call اعمال می شود و به این ترتیب مشخص می گردد که کار نرمافزار در ثبات در فاز پیش پردازش پایان یافته است و سختافزار می تواند با داده های معتبر به انجام محاسبات بپردازد. مقادیر سطرهای بخش حقیقی ماتریس خروجی در فاز پیش پردازش، در ثباتهای slv_reg40 تا قرار گرفته اند.

```
top_init : top port map (S_AXI_ACLK, hw_call, pre_mat1, pre_mat2, pre_mat3, pre_mat4, pre_mat5, pre_mat6, pre_mat7, pre_mat8, slv_reg0(0), em_cols, em_rows, em_data);

hw_call <= slv_reg20(0);
pre_mat1 <= slv_reg40(25 downto 0);
pre_mat2 <= slv_reg41(25 downto 0);
pre_mat3 <= slv_reg42(25 downto 0);
pre_mat4 <= slv_reg43(25 downto 0);
pre_mat5 <= slv_reg44(25 downto 0);
pre_mat6 <= slv_reg45(25 downto 0);
pre_mat7 <= slv_reg46(25 downto 0);
pre_mat8 <= slv_reg47(25 downto 0);</pre>
```

در تکه کد زیر، نحوه نوشتن در ثباتها در بدنه IP نشان داده شده است. خروجیهای entity اصلی ما slv_reg0 و em_rows هستند به ترتیب در ثباتهای slv_reg0، slv_reg0، sw_call و slv_reg2 و em_data و slv_reg2 و slv_reg1 نوشته شدهاند. سیگنال خروجی em_data به صورت ۶تایی جدا شده و در ۶ بیت کمارزش ثباتها قرار می گیرند.

```
sw_call \le slv_reg0(0); --sw_call
      slv_{eq}(31 downto 1) \le (others => '0');
      slv_reg1(11 downto 0) <= std_logic_vector(to_unsigned(em_cols, 12)); --em_cols
      slv_{reg1}(31 downto 12) \le (others => '0');
      slv_reg2(2 downto 0) <= std_logic_vector(to_unsigned(em_rows, 3)); --em_rows
      slv_reg2(31 downto 3) \le (others => '0');
      slv_{eq}3(5 downto 0) \le em_{data}(1 to 6); --1st em vector
      slv_reg3(31 downto 6) \le (others => '0');
      slv_{eq}4(5 downto 0) \le em_{data}(7 to 12); --2nd em vector
      slv reg4(31 downto 6) \leq (others \Rightarrow '0');
      slv_{eq} = em_{data} = em_{d
      slv_reg5(31 downto 6) \le (others => '0');
      slv_{eq} = em_{data} = em_{d
      slv_reg6(31 downto 6) \le (others => '0');
      slv_{reg}7(5 downto 0) \le em_{data}(25 to 30); --5th em vector
      slv_reg7(31 downto 6) \le (others => '0');
      slv_{eq}8(5 downto 0) \le em_{data}(31 to 36); --6th em vector
      slv_{eq} = (0) <= (0)
```

در کد زیر نیز نحوه فراخوانی توابع پیشپردازش، پسپردازش و همچنین استفاده از ثباتها در کد رام نرمافزاری مشخص شده است. در این کد برای نوشتن در ثباتهای اتصال AXI4-lite در کد C از تابع نرمافزاری مشخص شده است. در این کد برای نوشتن در ثباتهای استفاده شده است که مقدار هر ثبات را به مورت یک عدد صحیح میخواند. البته باید توجه داشت که پس از پایان اجرای توابع پیشپردازش، مقدار ۱ در آدرس مربوط به ثبات slv_reg20 نوشته میشود تا زمان شروع عملیات سختافزار را اعلام کند. همچنین پیش از خواندن ثباتهایی که مقادیر ماتریس حالتهای پایهای و اندازه این ماتریس را مشخص میکنند، باید با کنترل ثباتی که مقدار sw_call در آن ذخیره شده است، از معتبر بودن مقادیر داخل ثباتهای نامبرده اطمینان حاصل کنیم. در این کد برای تبدیل مقادیر اعشاری به نمایش دودویی، از تابع to_binary پایه که به از تابع to_binary پایه که به صورت عدد صحیح در ثباتها ذخیره شده اند از تابع int2bin استفاده شده است.

```
int main()
  init_platform();
  struct Matrix pre = pre_process_sample0();
  int *binary = to_binary(pre);
  for(int i = 0; i < (pre.row - pre.col) * pre.col; <math>i++){
    Xil_Out32(base + ((40 + i) * 4), binary[i]);
  Xil_Out32(base + 20 * 4 , 1);
  int sw_call = 0;
  struct Matrix mp;
  mp.row = 6;
  mp.col = 6;
  float **mp_p = malloc(mp.row * sizeof(float *));
  for (int i = 0; i < mp.row; i++)
    mp_p[i] = malloc(mp.col * sizeof(float));
  mp.mat = mp_p;
  printf("waiting for hardware computations...\n");
  while (1)
    sw_call = Xil_In32(base);
    if (sw_call == 1)
       break;
  printf("hardware computations done.\n");
  int em;
  char *em_binary;
  for (int i = 0; i < mp.col; i++)
    em = Xil_In32(base + ((i + 3) * 4));
    em_binary = int2bin(em);
    int cell;
    for (int j = 26; j < 32; j++)
       cell = em\_binary[j] - 48;
        mp_p[j - 26][i] = cell;
  struct Matrix result = post_process_sample0(mp);
  printf("post process completed.\n");
  printf("EFMS %d x %d:\n",result.row, result.col);
  print_mat_t(result.mat, result.row, result.col);
  cleanup_platform();
  return 0:
```

در پایان فاز اصلی، خروجی حالتهای پایهای به صورت یک std_logic_vector تعریف می شود و به ثباتهای مشخصی از AXI4-lite متصل می شود. پس از اینکه مقدار sw_call که نشان دهنده پایان کار سخت افزار است برابر با یک شد، لازم است تا نرمافزار مقادیر قرار گرفته در ثباتهای مشخص را بخواند. پس از خواندن مقادیر هر بردار و تشکیل دوباره ماتریس حالتهای پایهای، توابع پیاده سازی شده در فاز پس پردازش فراخوانی می شوند تا خروجی نهایی تولید شود.

۵.۲.۳ پیادهسازی بر روی زدبورد


آخرین مرحله پیادهسازی پروژه، اجرای سیستم بر روی زدبورد است. لازمه انجام این کار در بخش پیادهسازی سختافزار انجام implementation و تولید رشته بیت میباشد. البته باید توجه داشت که پس از مرحله سنتز باید محدودیتهای لازم برای نمایش خروجیها بر روی بورد و یا دریافت ورودیها از موی بورد را مشخص کنیم. به طور مثال هنگامی که کار سختافزار به اتمام میرسد و مقدار sw_call یک میشود، یک LED بر روی بورد روشن شود و برای این کار باید در فایل constraints.xdc دستورات زیر وارد شود. البته این کار را با استفاده از محیط گرافیکی نرمافزار ویوادو نیز می توان انجام داد.

set_property PACKAGE_PIN T21 [get_ports sw_call]
set_property IOSTANDARD LVCMOS33 [get_ports sw_call]

پس از تولید رشته بیت و اعمال دستور export hardware و ساختن پروژه نرمافزاری در محیط SDK باید فایل را به ترتیب در پنجره مربوط باید فایل باید سه فایل را به ترتیب در پنجره مربوط به ایجاد فایل بوت در محیط SDK، اضافه کنیم تا در پارتیشنهای این فایل قرار بگیرند. اولین فایل در این قسمت فایل بوت در محیط et بارگذاری بوت مرحله اول است. فایل دیگر همان رشته بیت تولید شده برای سختافزار است و آخرین فایل elf، مربوط به کد نرمافزاری است. پس از تولید فایل بوت، آن را بر روی کارت حافظه در درگاه بورد و روشن کردن بورد، برنامه شروع به اجرا می کند. البته باید توجه داشت که جامپرهای روی بورد به گونهای تنظیم شده باشند که برنامه ریزی بورد را از طریق خواندن محتوای کارت حافظه امکان پذیر سازند. در کد نرمافزاری ارتباط

¹ first stage boot loader

UART راهاندازی شده است و با استفاده از توابع print می توانیم داده مورد نظر را از طریق UART و به صورت سریال به یک سیستم کامپیوتری بفرستیم. در صورتی که نرمافزار پورت سریال را اجرا کنیم و تنظیمات UART را به صورت دقیق اعمال کنیم می توانیم خروجی نهایی را بر روی صفحه نمایش کامپیوتر مشاهده کنیم. در شکل ۳-۳ وضعیت بورد و اتصال آن با کامپیوتر نشان داده شده است.



شکل ۳-۳ وضعیت بورد و نحوه اتصال آن به کامپیوتر

۴

فصل چهارم

صحتسنجي و بررسي نتايج

۱.۴ ابزار مورد استفاده

برای بررسی صحت سیستم پیادهسازی شده، لازم است تا یک شبکه استاندارد و ترجیحا فشرده شده را به عنوان ورودی به سیستم بدهیم و خروجی سیستم را با مقدار اصلی حالتهای پایهای آن مقایسه کنیم. ورودیای که در این پروژه مورد آزمون قرار گرفت شبکه عنصلی دقیق خروجی سیستم پیادهسازی شبکه جزئی از یک شبکه شناخته شده است و اندازه آن برای بررسی دقیق خروجی سیستم پیادهسازی شده مناسب است. در بخش ۲٫۴ درباره جزئیات این شبکه توضیح داده خواهد شد. برای یافتن شبکه فشرده شده مطلوب، ماتریس استوکیومتری آن را به عنوان ورودی به یکی از رابطهای برنامهنویسی نرمافزار ابرنامه CompressNetwork با نام CompressNetwork می دهیم. ساختاری که به عنوان خروجی آن تولید می شود، شبکه فشرده شده و اعمال آن به عنوان ورودی ماتریس استوکیومتری برنامه می شود. با استفاده از نتیجه فشرده شده و اعمال آن به عنوان ورودی ماتریس استوکیومتری برنامه می متوان ماتریس حالتهای پایهای را در ساختار خروجی آنها مشاهده کرد. در متاتول یا EFMTool، می توان ماتریس حالتهای پایهای را در ساختار خروجی آنها مشاهده کرد. در ادامه توضیحاتی درباره جزئیات هر یک از ابزار مورد استفاده در آزمون پروژه ارائه می شود.

۱.۱.۴ ابزار متاتول [۱۳]

متاتول یک برنامه پیادهسازی شده برای اکتاو^۲ و متلب است که کار محاسبه ماتریس فضای پوچ، حالتهای پایهای و دیگر ویژگیهای ساختاری شبکههای متابولیکی را انجام می دهد. آخرین نسخه این برنامه که در این پروژه نیز از آن استفاده شده است نسخه $\Delta/1$ می باشد. برای استفاده از این برنامه ابتدا باید فایلهای آن که به صورت متن باز قابل دسترس هستند دانلود شوند. سپس از طریق برنامه متلب وارد پوشه مربوط به برنامه می شویم. اولین دستوری که باید اجرا شود فایل ورودی با فرمت استاندارد را دریافت می کند و محتوای آن را در فیلدهای مختلف یک ساختمان داده ذخیره می کند:

¹ Application Programming Interface (API)

² Octave

ex= parse('example.dat');

در مرحله بعد با استفاده از دستور زیر می توان محاسبات لازم را انجام داد و خروجی مورد نظر را دریافت کرد:

ex= Metatool(ex);

متغیر ex دارای تعدادی فیلد میباشد که توضیح هریک به شرح زیر است:

st: ماتریس استوکیومتری که در آن ردیفها معادل متابولیتها و ستونها معادل واکنشها هستند

irrev_react برداری که در آن به ازای هر واکنش برگشتناپذیر مقدار آن ۱ و به ازای هر واکنش برگشتپذیر مقدار آن ۱ است

kn: ماتریس کرنل (فضای پوچ) ماتریس استوکیومتری

sub: ماتریس زیرمجموعهها که ردیفها معادل زیرمجموعههای متابولیکی و ستونها معادل واکنشها در st هستند

rd: ماتریس استوکیومتری فشرده شده

irrev_rd: برداری که در آن به ازای هر واکنش برگشتناپذیر مقدار آن ۱ و به ازای هر واکنش برگشتپذیر مقدار آن ۱ است

rd_ems: حالتهای پایهای مربوط به ماتریس فشرده شده

irrev_ems: برداری که در آن به ازای هر حالت پایهای برگشتناپذیر مقدار آن ۱ و به ازای هر حالت پایهای برگشتپذیر مقدار آن ۱ است

int_met؛ نام متابولیتهای داخلی

ext_met: نام متابولیتهای خارجی

react_name: نام واكنشها

در میان موارد نامبرده شده در قسمت بالا، آنهایی که به صورت ضخیم مشخص شدهاند، به محض خواندن فایل ورودی ایجاد میشوند و بقیه موارد، نتیجه محاسبات میباشند. البته ابزار متاتول این امکان را به ما میدهد تا بدون داشتن فایل استاندارد و تنها با داشتن ماتریس استوکیومتری شبکه متابولیکی و برگشتپذیری یا برگشتناپذیری واکنشهای آن، حالتهای پایهای را محاسبه کنیم. برای انجام این کار از دستورات زیر میتوان استفاده کرد.

```
net.st = [1 1 -1 0; 0 0 1 -1];
net.irrev_react = [1 0 1 1];
net = metatool(net);
```

۲.۱.۴ ابزار CellNetAnalayzer

یکی دیگر از ابزارهایی که با متلب و برای تحلیل شبکههای متابولیکی استفاده می شود، CellNetAnalyzer یا به اختصار CNA است. از این ابزار می توان با استفاده از خط فرمان به واسطه APIهای طراحی شده آن و یا با استفاده از واسط گرافیکی استفاده کرد. از جمله امکاناتی که APIهای این ابزار در اختیار کاربران قرار می دهد، نوشتن و اصلاح ساختار شبکههای متابولیکی و فراخوانی توابع مورد نظر بدون استفاده از واسط گرافیکی است. البته باید توجه داشت که پیش از استفاده از هر یک از توابع مورد نظر که در CNA پیاده سازی شده اند، لازم است تا برنامه با استفاده از دستور معمدی مقداردهی اولیه شود. این دستور همه پوشههای مورد نیاز را به مسیرهای متلب اضافه می کند. در صورتی که بخواهیم از خط فرمان استفاده کنیم دستور (1) startcna مقداردهی اولیه را برای ما انجام می دهد. یک شبکه متابولیکی در CNA با استفاده از یک ساختار با نام cnap مشخص می شود. این متغیر دارای اجزای مختلفی است که برخی از آنها باید به صورت مستقیم توسط کاربر مقداردهی شوند و برخی دیگر پس از اجرای توابع خود CNA مقدار می گیرند.

در این پروژه برای فشردهسازی شبکههای متابولیکی از CNAcompressMFNetwork استفاده شد. این تابع با استفاده از ماتریس استوکیومتری شبکه و برگشتپذیری واکنشها، به چهار روش شبکهها را فشرده میکند:

- از بین بردن واکنشهای بلوکه شده
 - از بین بردن متابولیتهای وابسته
- یکی کردن زیرمجموعههای آنزیمی
- یکی کردن نقاط خفگی (متابولیتهایی که طی یک واکنش تولید و طی چند واکنش مصرف میشوند و یا برعکس)

این نوع فشرده سازی یکسان بودن شبکه فشرده شده را با شبکه اصلی در زمینه هایی چون مجموعه حالتهای پایه ای تضمین می کند.

فراخوانی این تابع به صورت زیر انجام می گیرد:

[redsmat,irrev,reacidx,metidx,cnapcomp]= CNAcompressMFNetwork(cnap);

redsmat در خروجیهای این تابع، همان ماتریس شبکه فشرده شده است. irrev یک آرایه با مقادیر ۰ و اکنشها و metidx لیست نامهای متابولیتهاست.

برای ساختار cnap که ورودی تابع را تشکیل میدهد مقادیر cnap.stoichMat و درودی تابع را تشکیل میدهد مقادیر به ترتیب معادل ماتریس دمهای شوند. این مقادیر به ترتیب معادل ماتریس درودن است که برگشت پذیر بودن یا نبودن واکنشها را مشخص میکند.

۳.۱.۴ ابزار EFMTool ابزار

EFMTool ابزار دیگری برای محاسبه حالتهای پایهای شبکههای متابولیکی است. پیادهسازی این نرمافزار توسط زبان جاوا انجام شده و در نهایت با متلب کامل شده است.

در این ابزار همانند مدلسازی ای که در [۳] نیز به آن اشاره شده است، محاسبه حالتهای پایه ای با استفاده از روش شمارش شعاعهای فرین یک مخروط چند وجهی انجام می گیرد.

آخرین نسخه منتشر شده برای EFMTool باید تابع بارامترهای استفاده از این ابزار باید تابع CalculateFluxModes در متلب فراخوانی شود. این تابع پارامترهای ورودی را به شکلهای مختلفی قبول می کند. با استفاده از دستور help CalculateFluxModes تمامی حالاتی را که می توان به این تابع ورودی داد، می توان مشاهده کرد.

یکی از ساده ترین راههای مشخص کردن ورودی، مشخص کردن ماتریس استوکیومتری و بازگشت پذیری و اکنشهاست. در این ابزار بر خلاف متاتول واکنشهای برگشت پذیر با مقدار به مشخص می شوند. به طور مثال داریم:

```
stru.stoich = [1 1 -1 0; 0 0 1 -1];
stru.reversibilities = [0 \ 1 \ 0 \ 0];
mnet = CalculateFluxModes(stru);
از دیگر روشهای اعمال پارامترهای ورودی توصیف فرمول واکنشهاست که به صورت زیر امکانپذیر
                                                                                       است:
stru.metaboliteNames = {'A', 'B', 'C', 'D', 'E', 'P'};
stru.reactionNames = {'R1', 'R2', 'R3', 'R4', 'R5', 'R6', 'R7', 'R8', 'R9', 'R10'};
rformulas = {
'--> A'
'<--> B'
'P -->'
'E -->'
A --> B'
'A --> C'
'A --> D'
'B <--> C'
'B --> P'
'C + D --> E + P'
};
mnet = CalculateFluxModes(rformulas)
                           خروجی این تابع نیز یک ساختار است که از اجزای زیر تشکیل شده است:
   metaboliteNames: نام متابولیتها که اگر کاربر آنها را وارد نکند به ترتیب از M1 نامگذاری می شود
       reactionNames: نام واکنشها که اگر کاربر آنها را وارد نکند به ترتیب از R1 نامگذاری می شود
                     reactionFormulas: فرمول واكنشها كه برحسب نام متابوليتها نوشته ميشود
reactionLowerBounds: کران پایین واکنشها که برای واکنشهای برگشتناپذیر و برای واکنشهای
                                                               برگشتیذیر منفی بینهایت است
         reactionUpperBounds: كران بالاي واكنشها كه معمولاً براي همه واكنشها بينهايت است
                                                  stoich: ماتریس استوکیومتری شبکه متابولیکی
                                                 efms: حالتهای پایهای برای شبکه توصیف شده
```

در این پروژه از این ابزار برای کنترل مشابهت نتایج خروجی استفاده شد.


۲.۴ شبکه متابولیکی ۲.۴

این شبکه یک بخش خاص از یک شبکه بزرگتر به نام E coli میباشد. E coli یکی از گونههای خاص باکتری ایشریشیا میباشد. این باکتری به راحتی در محیط آزمایشگاهی قابل رشد دادن است و به همین خاطر به یک مدل ارگانیسم اصلی برای انجام تحقیقات بیوتکنولوژی و میکروبیولوژی تبدیل شده و در حال حاضر در مقایسه با دیگر گونهها اطلاعات بیشتری از آن در اختیار است.

به دلیل گستردگی بیش از اندازه شبکه E coli آن را به بخشهای متعددی تقسیم کردهاند و محاسبات لازم را به صورت مجزا بر روی هر یک از این بخشها انجام داده و در نهایت نتیجه کلی را به شبکه E coli تعمیم میدهند. بخشی از این شبکه که مورد هدف این پروژه میباشد، شامل حلقه تری کربوکسیلیکاسید (مجموعهای از واکنشها در ارگانهای هوازی برای آزادسازی انرژی ذخیره شده)، حلقه گلیوکسیلات (شکل دیگری از حلقه تریکربوکسیلیکاسید که در گیاهان و باکتریها وجود دارد) و واکنشهای مجاور سوختوساز آمینواسید میشود. تعداد متابولیتهای داخلی این شبکه برابر با ۱۶ و تعداد واکنشهای آن برابر با ۲۴ می باشد که ۹ تا از آنها واکنشهای برگشت پذیر هستند. نمودار این شبکه در شکل ۴-۱ نشان داده شده است. همانطور که در شکل مشخص شده است، واکنشهای برگشتپذیر با پیکانهای دوطرفه نمایش داده شدهاند و از جمله آنها میتوان به واکنشهای AspC، Mdh و Acn اشاره کرد. توصیف این شبکه مطابق با استاندارهای متاتول در بخش پیوست پایاننامه آورده شده است.

تعداد حالتهای پایهای محاسبه شده برای این شبکه پس از اعمال مراحل فشردهسازی ۱۶ عدد است که هر کدام یک بردار ۱۵تایی هستند. این شبکه به عنوان شبکه اصلی برای آزمون و بررسی نتایج سیستم پیادهسازی شده در این پروژه استفاده میشود. در بخش بعدی به بیان نتایج سیستم و مقایسه آنها با نتایج حاصل از ابزار متاتول بر روی ورودی این شبکه میپردازیم.

¹ Escherichia



شکل ۱-۴ نمودار شبکه tricarboxylic-acid-cycle شکل ۱-۴

۳.۴ مقایسه و بررسی نتایج

در این بخش به بررسی نتایج سیستم برای دو شبکه، یکی شبکه نمونه در [۳] و دیگری شبکه نشان داده شده در شکل ۴-۱ میپردازیم.

۱.۳.۴ ماتریس استوکیومتری شبکه

نمودار شبکه نمونه در شکل ۲-۴ قابل مشاهده است. ماتریس استوکیومتری که این شبکه را توصیف می کند در شکل ۴-۲ مشخص شده است. این شبکه در ابتدا ۴ متابولیت و ۷ واکنش دارد که یکی از این واکنشها برگشتپذیر است.

	cnap2.stoich	cnap2.stoichMat													
	1	2	3	4	5	6	7								
1	1	-1	-1	0	0	0	0								
2	0	1	0	-1	-1	-1	0								
3	0	0	1	0	1	-1	0								
4	0	0	0	0	0	1	-1								

شکل ۴-۲ ماتریس استوکیومتری شبکه نمونه

نمودار شبکه tricarboxylic-acid-cycle نیز در شکلهای *-* و *-* نشان داده شده است. این شبکه دارای ۱۶ عدد متابولیت و *۲ عدد واکنش است که * تا از آنها برگشتپذیر میباشد.

(cnap1.stoich!	Mat										
	1	2	3	4	5	6	7	8	9	10	11	12
1	0	0	0	0	0	0	0	0	0	0	0	
2	0	0	0	0	0	0	0	-1	-1	0	0	
3	0	0	0	0	0	0	0	0	0	0	0	
4	0	0	0	0	0	1	-1	0	0	0	0	
5	0	0	0	0	0	0	1	0	0	0	0	
6	0	0	0	0	0	0	0	0	1	0	0	
7	0	0	0	0	0	1	0	0	0	0	0	
8	0	0	0	0	1	0	0	0	0	0	0	
9	0	0	0	1	-1	0	0	0	0	0	0	
10	0	0	0	-1	0	-1	0	0	0	0	0	
11	0	0	1	0	0	0	0	0	0	0	0	
12	0	0	-1	0	0	0	0	0	0	-1	1	
13	0	1	-1	0	0	0	-1	0	0	0	0	
4	0	-1	1	0	-1	0	1	0	0	0	0	
5	1	-1	0	0	0	0	0	0	0	0	0	
6	-1	0	0	0	0	0	0	0	0	1	-1	

شکل ۴-۳ بخش اول ماتریس استوکیومتری شبکه ۳-۴ بخش اول ماتریس استوکیومتری

	cnap1.stoichN	1at										
	13	14	15	16	17	18	19	20	21	22	23	24
1	0	-1	0	0	0	0	0	0	0	0	0	1
2	0	0	0	0	0	0	0	0	0	1	0	0
3	-1	0	0	0	0	0	0	0	0	-1	1	-1
4	0	0	0	0	0	0	0	0	0	0	0	0
5	0	0	0	0	0	0	0	1	-1	0	0	0
6	0	0	0	0	0	0	1	-1	0	0	0	0
7	0	0	0	0	0	1	-1	0	0	0	0	0
8	0	0	-1	0	0	-1	0	0	0	0	0	0
9	0	0	0	0	0	0	0	0	0	1	-1	1
10	0	0	0	0	1	0	0	0	0	0	0	0
11	0	0	0	0	-1	0	0	0	0	0	0	0
12	0	0	0	0	0	0	0	0	1	-1	0	0
13	0	0	0	0	0	0	0	0	0	0	0	0
14	0	0	1	0	0	1	0	0	0	0	0	0
15	0	0	0	0	0	0	0	0	0	0	0	-1
16	0	0	0	1	0	0	0	0	0	0	0	0

شکل ۴-۴ بخش دوم ماتریس استوکیومتری شبکه ۴-۴ بخش دوم ماتریس استوکیومتری

۲.۳.۴ نتیجه فشردهسازی

با استفاده از تابع فشردهسازی در CellNetAnalyzer و وارد کردن دستوراتی مشابه دستور زیر، ماتریس فشرده شده را به دست می آوریم.

همانطور که در قسمت پایین مشاهده می شود شبکه به ۲ متابولیت و ۵ واکنش کاهش می پابد.

Size of original network: 4 internal metabolites, 7 reactions Size of compressed network: 2 internal metabolites, 5 reactions

redsmat × 2x5 double												
	1	2	3	4	5							
1	-1	0	1	0	1							
2	-1	1	0	-1	-1							

شكل ۴-۵ ماتريس فشرده شده شبكه نمونه

نتیجه فشرده سازی برای شبکه دوم نیز به صورت زیر است و در پایان تعداد متابولیتها ۶ عدد و تعداد واکنش از میان آنها ۵ واکنش برگشت پذیر وجود دارد.

Size of original network: 16 internal metabolites, 24 reactions Size of compressed network: 6 internal metabolites, 15 reactions

	6x15 double										
	1	2	3	4	5	6	7	8	9	10	11
1	0	0	0	1	-1	-2	0	0	0	1	-1
2	1	0	0	0	-1	-1	0	-1	-1	-1	1
3	0	0	-1	0	1	0	0	0	0	0	0
4	-1	1	0	0	0	1	0	0	0	0	0
5	0	-1	0	0	0	0	1	0	1	0	0
6	0	0	1	0	0	1	-1	0	0	0	0

شکل ۴-۶ ماتریس فشرده شده شبکه tricarboxylic-acid-cycle

۳.۳.۴ نتیجه فاز پیشیردازش

در این بخش ورودی مطلوب برای فاز اصلی محاسبه میشود که هدف از آن ارائه یک ماتریس مقداردهی شده با فرم ${I \brack K}$ است. ترتیب عملیاتی که برای تولید خروجی مطلوب در این بخش قرار می گیرد به شرح زیر است که در آن ${\rm r}$ 1 تا ${\rm r}$ 2 ستونهای ماتریس فشرده شده هستند و ${\rm r}$ 3 آرایهای است که واکنش ناپذیر بودن هر واکنش را مشخص می کند.

```
float *m_p[] = {r1, r2, r3, r4, r5};
struct Matrix m_rec = reconfigure(m, irrev);
struct Matrix m_null = null_space(m);
struct Matrix m_init = initialize(m_null);
```

ماتریس مورد نظر برای شبکه نمونه و شبکه tricarboxylic-acid-cycle به ترتیب به صورت V-4 های V-4 است.

1.0	0.0	0.0	0.0
0.0	1.0	0.0	0.0
0.0	0.0	1.0	0.0
0.0	0.0	0.0	1.0
0.5	0.5	-0.5	0.0
0.5	-0.5	-0.5	1.0


شکل ۴-۷ خروجی فاز پیش پردازش برای شبکه نمونه

1.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0
0.0	1.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0
0.0	0.0	1.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0
0.0	0.0	0.0	1.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0
0.0	0.0	0.0	0.0	1.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0
0.0	0.0	0.0	0.0	0.0	1.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0
0.0	0.0	0.0	0.0	0.0	0.0	1.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0
0.0	0.0	0.0	0.0	0.0	0.0	0.0	1.0	0.0	0.0	0.0	0.0	0.0	0.0
0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	1.0	0.0	0.0	0.0	0.0	0.0
0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	1.0	0.0	0.0	0.0	0.0
0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	1.0	0.0	0.0	0.0
0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	1.0	0.0	0.0
0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	1.0	0.0
0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	1.0
1.0	1.0	1.0	1.0	1.0	-1.0	0.0	1.0	0.0	1.0	0.0	0.0	0.0	0.0
1.0	-1.0	1.0	0.0	1.0	-1.0	0.0	1.0	0.0	0.0	0.0	1.0	0.0	0.0
0.0	1.0	-1.0	0.0	-1.0	1.0	0.0	-1.0	0.0	0.0	0.0	0.0	0.0	0.0
1.0	2.0	0.0	0.0	-1.0	1.0	0.0	1.0	1.0	0.0	0.0	0.0	1.0	0.0
1.0	0.0	1.0	1.0	1.0	-1.0	0.0	1.0	0.0	0.0	1.0	0.0	0.0	0.0
1.0	0.0	1.0	0.0	1.0	-1.0	0.0	1.0	0.0	0.0	0.0	0.0	0.0	1.0

شکل ۴-۸ خروجی فاز پیشپردازش برای شبکه tricarboxylic-acid-cycle

۴.۳.۴ نتیجه فاز اصلی


در این مرحله خروجی فاز پیشپردازش را می توان به عنوان ورودی و مقادیر اولیه به ماژول سخت افزاری داد تا فرم دودویی حالتهای پایه ای را محاسبه نماید. شکلهای 9-9 و 9-1 به ترتیب خروجی شبیه سازی پس از سنتز را برای دو شبکه نامبرده نشان می دهد. تعداد ستونهای محاسبه شده در این فاز به تعداد واکنشهای برگشت پذیر از تعداد حالتهای پایه ای بیشتر است. خروجی این بخش به صورت یک 81 می باشد که حاصل یک بعدی شدن ستونی ماتریس 81 است.



شکل ۴-۹ خروجی شبیهسازی فاز اصلی برای شبکه نمونه

```
1 100011
2 011100
3 010110
4 000101
5 101000
6 110010
```

شکل ۴-۱۰ تبدیل خروجی شبیهسازی شبکه نمونه به آرایه دوبعدی



شکل ۱۱-۴ خروجی شبیهسازی فاز اصلی برای شبکه ۱۱-۴ خروجی شبیهسازی فاز اصلی برای

```
10000000000000110111
    01000100001101001100
    01000001000000100111
    00010000000000100010
    010010000000000100111
    00000100011101001100
    000000100000000000000
    011000000000000100111
    000000001000000000100
10
    00000000010000100000
11
    00000000001000000010
12
    00000000000100010000
13
    00000000000010000100
14
    00000000000001000001
15
    100001000000000001100
    00010100000101001100
17
    001001000000000000100
18
    01000000000100101100
    0000110000000000000000
    000001010000000000100
20
21
    11000000000000101111
```

شکل ۱۲-۴ تبدیل خروجی شبیهسازی شبکه tricarboxylic-acid-cycle به آرایه دوبعدی

۵.۳.۴ نتیجه فاز پسپردازش

در شکلهای ۴-۱۳ و ۴-۱۴ خروجی فاز پسپردازش نمایش داده شده است. بردارهای ماتریس نشان داده شده در این دو شکل، مقدار دقیق حالتهای پایهای شبکههای فشرده شده میباشند. این خروجی حاصل اعمال توابع پسپردازش بر روی ماتریس حاصل از فاز اصلی پروژه میباشد. ترتیب عملیاتی که در این بخش انجام میشود به صورت زیر است که در آن em ماتریس تولید شده پس از تبدیل آرایه یک بعدی به آرایه دوبعدی است.

```
struct Matrix em_r2c = remove2Cycles(em, rev_count);

struct Matrix em_bc = bc(em_r2c, rev_count);

struct Matrix *spaces = bin2real(em_bc, n);

struct Matrix final = finalize(spaces, em_bc);
```


2.0	1.0	1.0	0.0	0.0
0.0	0.0	1.0	-2.0	-1.0
0.0	1.0	0.0	0.0	-1.0
1.0	0.0	1.0	-1.0	0.0
1.0	0.0	0.0	1.0	1.0

شکل ۴-۱۳ خروجی فاز پسپردازش برای شبکه نمونه


1.0	0.0	0.0	0.0	0.5	0.0	0.0	0.0	1.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0
0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	1.0	1.0	1.0	1.0	0.5	0.0	-1.0	0.0
0.0	0.0	0.0	0.0	0.0	1.0	0.0	0.0	0.0	1.0	0.0	0.0	0.0	0.0	0.0	0.0
0.0	1.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	-1.0	0.0	0.0
0.0	0.0	0.0	0.0	0.0	0.0	1.0	0.0	0.0	0.0	1.0	0.0	0.0	0.0	0.0	0.0
0.0	0.0	0.0	0.0	0.5	1.0	1.0	0.5	0.0	0.0	0.0	0.0	0.0	-1.0	-1.0	-1.0
0.0	0.0	1.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0
0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.5	0.0	0.0	0.0	1.0	0.0	0.0	0.0	0.0
0.0	0.0	0.0	1.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0
0.0	0.0	0.0	0.0	0.5	0.0	0.0	0.0	1.0	0.0	0.0	0.0	0.5	-1.0	-2.0	-1.0
1.0	1.0	0.0	0.0	0.0	0.0	0.0	0.0	2.0	2.0	2.0	2.0	0.5	0.0	0.0	1.0
1.0	1.0	0.0	0.0	0.0	0.0	0.0	0.0	1.0	1.0	1.0	1.0	0.0	0.0	1.0	1.0
1.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	-0.5	1.0	2.0	1.0
1.0	0.0	0.0	1.0	1.0	1.0	0.0	1.0	3.0	2.0	1.0	3.0	1.0	-1.0	-3.0	-1.0
1.0	0.0	0.0	0.0	0.0	0.0	0.0	0.0	1.0	1.0	1.0	1.0	0.0	1.0	1.0	1.0

شکل ۱۴-۴ خروجی فاز پسپردازش برای شبکه ۱۴-۴ خروجی فاز پسپردازش

شکلهای ۴-۱۵ و ۴-۱۶ خروجی نهایی را بر روی صفحه نمایشگر کامپیوتر پس از انتقال سریال از سمت زدبورد برای دو شبکه مورد آزمون نشان میدهد.




شکل ۴-۱۵ خروجی نهایی سیستم برای شبکه نمونه



شکل ۴-۱۶ خروجی نهایی سیستم برای شبکه tricarboxylic-acid-cycle

برای دریافت این خروجی از برنامه CoolTerm استفاده شد و همانطور که در شکل ۴-۱۷ نشان داده شده است با اعمال تنظیمات لازم همچون نرخ ۱۱۵۲۰۰ اتصال سریال برقرار میشود.




شكل ۴-۱۷ محيط برنامه CoolTerm

۶.۳.۴ مقایسه و نتیجه گیری


برای اطمینان از درستی سیستم، مقادیر حالتهای پایهای شبکه فشرده شده توسط سیستم را با خروجیهایی که نرمافزارهایی چون متاتول و EFMTool تولید میکنند مقایسه میکنیم. در صورتی که به ازای هر یک از بردارهایی که در ماتریس خروجی سیستم ما تولید میشوند، خود آن بردار و یا ضریبی

از آن را در خروجی ابزار نامبرده مشاهده کنیم، میتوانیم از درستی عملکرد سیستم اطمینان حاصل کنیم. در شکل ۴-۱۸ نمودار بلوکی نحوه مقایسه نتایج نشان داده شده است.



شکل ۴-۱۸ نمودار بلوکی مقایسه نتیجه سیستم

همانطور که در شکل $^{+}$ مشخص شده است تعداد حالتهای پایهای برای شبکه نمونه 0 عدد است که هر کدام دارای 0 عنصر هستند که نشان دهنده تعداد واکنشهاست. حالتهای پایهای ستونهای ماتریس rd_ems را تولید می کنند و این با اندازه خروجی سیستم ما که در شکل $^{+}$ ۱۳ نشان داده شده است، مطابقت دارد.




شکل ۴-۱۹ خروجی ابزار متاتول برای شبکه نمونه

محتوای ماتریس rd_ems در شکل ۴-۲۰ نشان داده شده است. همانطور که مشاهده میشود، خود یا ضریبی از بردارهای شکل ۴-۱۳ در این ماتریس وجود دارد.

	net.rd_ems				
	1	2	3	4	5
1	0	0	2	1	2
2	1	1	0	0	2
3	1	0	0	1	0
4	0	0.5000	1	0	2
5	-1	-0.5000	1	0	0

شکل ۲۰-۴ حالتهای پایهای محاسبه شده با متاتول برای شبکه نمونه

خروجی سیستم برای شبکه tricarboxylic-acid-cycle نیز یک ماتریس با تعداد ستون ۱۶ تولید می کند که هر کدام ۱۵ عنصر دارد. پس تعداد حالتهای پایهای محاسبه شده برای این شبکه ۱۶ می باشد و این تعداد را می توان در اندازه ماتریس rd_ems در شکل rd_ems می باشد و این تعداد را می توان در اندازه ماتریس



شکل ۲۱-۴ خروجی ابزار متاتول برای شبکه ۲۱-۴ خروجی ابزار متاتول برای

محتوای ماتریس rd_ems در شکل +77 نشان داده شده است. همانطور که مشاهده می شود، خود یا ضریبی از بردارهای شکل +18 در این ماتریس وجود دارد. به طوریکه ستونهای متناظر از شکلهای +18 و +77 به ترتیب زیر هستند:

- ستون ۱ از خروجی سیستم متناظر با ستون ۲ از خروجی متاتول
- ستون ۲ از خروجی سیستم متناظر با ستون ۱۴ از خروجی متاتول
- ستون ۳ از خروجی سیستم متناظر با ستون ۱۵ از خروجی متاتول
- ستون ۴ از خروجی سیستم متناظر با ستون ۸ از خروجی متاتول
- ستون ۵ از خروجی سیستم متناظر با ستون ۱۱ از خروجی متاتول
 - ستون ۶ از خروجی سیستم متناظر با ستون ۹ از خروجی متاتول
- ستون ۷ از خروجی سیستم متناظر با ستون ۱۶ از خروجی متاتول
- ستون ۸ از خروجی سیستم متناظر با ستون ۱۰ از خروجی متاتول
 - ستون ۹ از خروجی سیستم متناظر با ستون ۶ از خروجی متاتول
- ستون ۱۰ از خروجی سیستم متناظر با ستون ۵ از خروجی متاتول

- ستون ۱۱ از خروجی سیستم متناظر با ستون ۴ از خروجی متاتول
- ستون ۱۲ از خروجی سیستم متناظر با ستون ۳ از خروجی متاتول
- ستون ۱۳ از خروجی سیستم متناظر با ستون ۷ از خروجی متاتول
- ستون ۱۴ از خروجی سیستم متناظر با ستون ۱۲ از خروجی متاتول
- ستون ۱۵ از خروجی سیستم متناظر با ستون ۱۳ از خروجی متاتول
 - ستون ۱۶ از خروجی سیستم متناظر با ستون ۱ از خروجی متاتول

	net.rd_ems															
	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
1	0	1	0	0	0	1	0	0	0	0	1	0	0	0	0	0
2	0	0	1	1	1	1	1	0	0	0	0	0	1	0	0	0
3	0	0	0	0	1	0	0	0	1	0	0	0	0	0	0	0
4	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0	0
5	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	1
6	1	0	0	0	0	0	0	0	1	1	1	1	1	0	0	1
7	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0
8	0	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0
9	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0
10	1	0	0	0	0	1	1	0	0	0	1	1	2	0	0	0
11	-1	1	2	2	2	2	1	0	0	0	0	0	0	1	0	0
12	-1	1	1	1	1	1	0	0	0	0	0	0	-1	1	0	0
13	-1	1	0	0	0	0	-1	0	0	0	0	-1	-2	0	0	0
14	1	1	3	1	2	3	2	1	1	2	2	1	3	0	0	0
15	-1	1	1	1	1	1	0	0	0	0	0	-1	-1	0	0	0

شکل ۲۲-۴ حالتهای پایهای محاسبه شده با متاتول برای شبکه tricarboxylic-acid-cycle


۵

فصل پنجم جمعبندی و کارهای آینده

۱.۵ جمعبندی

هدف از انجام این پروژه، طراحی و پیادهسازی یک سیستم ترکیبی سختافزار و نرمافزار بود که به واسطه آن روش دودویی برای محاسبه حالتهای پایهای شبکههای متابولیکی انجام گرفت. الگوریتم پیادهسازی شده دارای سه بخش پیشپردازش، بخش اصلی و پسپردازش میشود که در سیستم ما بخش اصلی که شامل پیمایشهای متعدد است به صورت سختافزاری و با استفاده از زبان VHDL پیادهسازی شد. پیادهسازی دو قسمت پیشپردازش و پسپردازش به صورت نرمافزاری و با استفاده از زبان C انجام گرفت و با استفاده از پردازنده آرم موجود بر روی زدبورد اجرا شدند. از طریق واسط AXI4 ارتباط میان پردازنده نرمافزار و واحد منطق برنامهپذیر برقرار شد و دادههای مورد نظر به صورت حافظهمحور بین بخش سختافزار و نرمافزار منتقل شدند. پس از انجام عملیات لازم توسط پردازنده، خروجی نهایی به واسطه رابط سریال به کامپیوتر منتقل و نمایش داده شد.

در شکل ۵-۱ شمای کلی سیستم پیادهسازی شده که حالتهای پایهای را با استفاده از روش دودویی محاسبه می کند، نشان داده شده است.



شکل ۵-۱ معماری کلی سیستم پیادهسازی شده

۲.۵ کارهای آینده

از جمله کارهایی که درجهت بهبود و کاربردی شدن هرچه بیشتر این پروژه میتوان به آنها پرداخت میتوان به موارد زیر اشاره کرد:

- افزایش اندازه شبکههای مورد آزمون
- محاسبه حالتهای پایهای برای شبکه فشرده نشده
- بررسی دقیق میزان بهبود سرعت محاسبات در پیادهسازی توامان سختافزار و نرمافزار

اصلی ترین مزیت این پروژه پیاده سازی آن به صورت طراحی توامان سخت افزاری و نرم افزاری است. از طرفی بزرگترین چالش این پروژه نیز در همین بخش قرار می گیرد. در الگوریتم دودویی که طی این پروژه پیاده سازی شد، محاسباتی نیاز است که انجام آنها به صورت نرم افزاری و با استفاده از کتابخانه های موجود، از جهت کیفیت پیاده سازی به صرفه تر است. از این رو در این بخش دو پروژه را معرفی می کنیم که طراحی توامان را ساده تر می کنند.

۱.۲.۵ استفاده از پروژه PYNQ

PYNQ یک پروژه متنباز زایلینکس میباشد که کار طراحی سیستمهای نهفته را با استفاده از سیستم و کتابخانههای آن زینک زایلینکس ساده میکند. در این پروژه، طراحان با استفاده از زبان پایتون و کتابخانههای آن طراحان میتوانند از مزایای منطق برنامهپذیر و ریزپردازنده در زینک استفاده کنند و بدین ترتیب سیستمهای نهفته با توانایی بالاتری را تولید کنند. از جمله امکاناتی که طی استفاده از این پروژه به سیستمهای طراحی شده اضافه می گردد به موارد زیر میتوان اشاره کرد[۱۷]:

- اجرای موازی سختافزاری
- الگوریتمهای تسریع شده توسط سختافزار
 - پردازش سیگنال بیدرنگ
 - پهنای باند بالا در IOها

بورد PYNQ-Z1 اولین بوردی است که PYNQ را پشتیبانی میکند که می توان کد پایتون را به صورت مستقیم روی آن اجرا کرد و طراحی توامان را به سادگی انجام داد. با استفاده از زبان پایتون، توسعه دهندگان می توانند از کتابخانه های سخت افزاری بر روی منطق برنامه پذیر استفاده کنند[۱۷].

به طور کلی این پروژه PYNQ، برای گروههای مختلفی از طراحان و توسعه دهندگان قابل استفاده خواهد بود: توسعه دهندگان نرم افزاری که می خواهند از قابلیتهای زینک و سخت افزار برنامه پذیر استفاده کنند بدون آنکه از ابزارهای طراحی سخت افزار استفاده کنند؛ طراحان سخت افزاری که می خواهند طراحی آنها پاسخگوی نیازهای عده زیادی از افراد باشد؛ و طراحانی که می خواهند یک واسط نرم افزاری خوب برای طراحی زینک ارائه دهند. این کتابخانه ها سرعت اجرای نرم افزار بر روی بورد PYNQ-Z1 را بالا می برند و امکان سفارشی سازی واسطها و سکوهای سخت افزاری را در اختیار کاربران قرار می دهند. علاوه بر زبان پایتون، امکان برنامه نویسی با زبانهای C + C = C و استفاده از محیط توسعه نرم افزار زایلینکس برای این بورد وجود دارد. از مشخصات فنی این بورد موارد زیر را می توان نام برد [۱۷]:

- پردازنده: دوهستهای آرم کورتکس ای ۹
- ۱/۳ :FPGA میلیون گیت با قابلیت پیکربندی مجدد
 - حافظه: ۵۱۲ مگابایت DDR3/Flash
 - ابعاد: ۸۷ میلیمتر ۱۲۲ x میلیمتر

۲.۲.۵ استفاده از پروژه Reconfigure

یکی دیگر از پروژهها در این زمینه، پروژه Reconfigure میباشد که به ما اجازه می دهد تمام کد سخت افزاری و نرم افزاری خود را به زبان Go تهیه کرده و سیستم خود را به صورت یکجا برنامهریزی کنیم. این زبان توسط شرکت Google ارائه شده است و کارآیی بالایی در برنامه نویسی همروند دارد. مهم ترین هدفی که این پروژه دنبال می کند ارتقای سرعت پردازش در اجرای موازی با استفاده از FPGA است. اگرچه با استفاده از پردازندههای سریع تر و پردازش چندهستهای ارتقای کارایی سیستمها صورت گرفته است، می دانیم که در زمینههایی چون پردازش مهدادهها در هوش مصنوعی، اقتصاد، اینترنت اشیا و رسانه به امکاناتی فراتر از آنچه پردازندههای معمول در اختیار ما می گذارند نیاز داریم و در چنین شرایطی FPGAها می توانند پاسخگوی نیازهای ما باشند. سرعت در AFPGها بسته به نوع الگوریتم می تواند در بازه ده تا صدبرابر نسبت به پردازندههای معمول بیشتر باشد. با آنکه با فرکانسی پایین تر نسبت به پردازندههای امروزی کار می کنند ولی این توانایی را دارند تا بسیاری از کارها در زمانی بسیار کمتر انجام دهند. همچنین اگر بتوانیم در سطح گسترده از FPGAها استفاده کنیم هزینهها بطور چشمگیری کاهش می یابند زیرا برای مثال یک FPGA می تواند همزمان کارهای چندین سرویس دهنده چشمگیری کاهش می یابند زیرا برای مثال یک FPGA می تواند همزمان کارهای چندین سرویس دهنده

را به انجام برساند. امکان موازیسازی و بازبرنامهپذیری در هنگام نیاز نیز از دیگر قابلیتهای FPGAهاست. ولی به دلیل نیاز به مهارتها و ابزار خاص، استفاده از FPGA تا حدی محدود شده است. Reconfigure این امکان را به ما میدهد تا بتوانیم نیازهای خود را با همان ابزار و مهارتهای توسعه نرمافزاری بر روی FPGAها برنامهریزی کنیم. علت آنکه در Reconfigure از زبان Go استفاده شده است امکاناتی در این زبان است که عبارتند از توابعی که به صورت همروند قابل اجرا با دیگر توابع هستند، کانالهایی که این توابع با استفاده از آنها امکان همگامسازی و ارتباط با یکدیگر را پیدا می کنند و امکان مدیریت اجرای موازی توابع. همانطور که پیش تر نیز توضیح داده شد، برای اتصال FPGA به یک حافظه اشتراکی از واسط AXI استفاده می شود. این واسط پردازندههای چندهستهای را نیز پشتیبانی می کند. با این حال سطح موازی سازی ممکن است فراتر از حدی باشد که مدیریت AXI به راحتی قابل انجام باشد. از این رو در Reconfigure

۶ منابع و مراجع

- [1] Sciencedirect.com. (2018). *Metabolic network an overview | ScienceDirect Topics*. [online] Available at: https://www.sciencedirect.com/topics/biochemistry-genetics-and-molecular-biology/metabolic-network. [Accessed 20 Jul. 2018].
- [2] Terzer, Marco, and Jörg Stelling. "Elementary flux modes—state-of-the-art implementation and scope of application." *BMC Systems Biology* 1.1 (2007): Pl.
- [3] Gagneur, Julien, and Steffen Klamt. "Computation of elementary modes: a unifying framework and the new binary approach." *BMC bioinformatics* 5.1 (2004).
- [4] Wagner, C. "Nullspace approach to determine the elementary modes of chemical reaction systems." *The Journal of Physical Chemistry B* 108.7 (2004): 2425-2431.
- [5] En.wikipedia.org. (2018). *Xilinx Vivado*. [online] Available at: https://en.wikIPedia.org/wiki/Xilinx_Vivado. [Accessed 20 Jul. 2018].
- [6] Xilinx.com. (2015). *Xilinx Software Development Kit (SDK) User Guide*. [online] Available at:

https://www.xilinx.com/support/documentation/sw_manuals/xilinx2015_1/SDK_Doc/inde x.html. [Accessed 20 Jul. 2018].

- [7] Reference.digilentinc.com. (2018). ZedBoard [Reference.Digilentinc]. [online] Available at: https://reference.digilentinc.com/reference/programmable-logic/ZedBoard/start. [Accessed 20 Jul. 2018].
- [8] Tutorial by Cytron. (2012). *UART Universal Asynchronous Receiver and Transmitter*. [online] Available at: https://tutorial.cytron.io/2012/02/16/uart-universal-asynchronous-receiver-and-transmitter. [Accessed 20 Jul. 2018].
- [9] Xilinx.com. (2017). *Vivado AXI Reference Guide*. [online] Available at: https://www.xilinx.com/support/documentation/ip_documentation/axi_ref_guide/latest/ug 1037-vivado-axi-reference-guide.pdf. [Accessed 20 Jul. 2018].
- [10] Griffin, Rich. "Designing a custom AXI-lite slave perIPheral." (2014).
- [11] Gregthatcher.com. (2013). *Null Space Calculator*. [online] Available at: http://www.gregthatcher.com/Mathematics/NullSpaceCalculator.aspx. [Accessed 20 Jul. 2018].
- [12] Xilinx.com. (2013). *Vivado Synthesis*. [online] Available at: https://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_2/ug901-vivado-synthesis.pdf. [Accessed 20 Jul. 2018].
- [13] Weiss, D. (2008). FSU Jena | Lehrstuhl fr Bioinformatik. [online] Pinguin.biologie.uni-jena.de. Available at: http://pinguin.biologie.uni-jena.de/bioinformatik/networks/metatool/metatool5.1/metatool5.1.html. [Accessed 20 Jul. 2018].

- [14] Www2.mpi-magdeburg.mpg.de. (2018). *CellNetAnalyzer Manual*. [online] Available at: https://www2.mpi-magdeburg.mpg.de/projects/cna/manual_cellnetanalyzer.pdf. [Accessed 20 Jul. 2018].
- [15] Csb.ethz.ch. (2018). *Documentation*. [online] Available at: http://www.csb.ethz.ch/tools/software/efmtool/documentation.html. [Accessed 20 Jul. 2018].
- [16] Schuster, Stefan, Thomas Dandekar, and David A. Fell. "Detection of elementary flux modes in biochemical networks: a promising tool for pathway analysis and metabolic engineering." *Trends in Biotechnology* 17.2 (1999): 53-60.
- [17] Pynq.readthedocs.io. (2017). *Getting Started Python productivity for Zynq (Pynq) v1.0*. [online] Available at: http://pynq.readthedocs.io/en/latest/getting_started.html. [Accessed 20 Jul. 2018].
- [18] Docs.reconfigure.io. (2017). *How does it Work? Reconfigure.io 0.17.5 documentation*. [online] Available at: http://docs.reconfigure.io/overview.html#gocompilation-stages. [Accessed 20 Jul. 2018].

پيوست

پ۱ توصیف شبکه تست tricarboxylic-acid-cycle-glyoxylate-shunt

-ENZREV

Eno Acn SucCD Sdh Fum Mdh AspC Gdh IlvEAvtA

-ENZIRREV

Pyk AceEF GltA Icd SucAB Icl Mas AspCon AspA Pck Ppc Pps GluCon AlaCon SucCoACon

-METINT

Ala Asp Glu Gly Mal Fum Succ SucCoA OG IsoCit Cit OAA AcCoA CoA Pyr PEP

-METEXT

Sucex Alaex Gluex ADP ATP AMP NH3 Aspex FADH2 FAD NADPH NADP NADH CO2 NAD PG

-CAT

Eno: PG = PEP.

Pyk : PEP + ADP = Pyr + ATP.

AceEF : Pyr + NAD + CoA = AcCoA + CO2 + NADH.

GltA : OAA + AcCoA = Cit + CoA.

Acn : Cit = IsoCit.

Icd: IsoCit + NADP = OG + CO2 + NADPH.

SucAB : OG + NAD + CoA = SucCoA + CO2 + NADH.

SucCD : SucCoA + ADP = Succ + ATP + CoA.

Sdh : Succ + FAD = Fum + FADH2.

Fum : Fum = Mal.

Mdh: Mal + NAD = OAA + NADH.

Icl : IsoCit = Succ + Gly.

Mas : Gly + AcCoA = Mal + CoA.

AspC : OAA + Glu = Asp + OG.

AspCon : Asp = Aspex.

AspA : Asp = Fum + NH3.

Gdh: OG + NH3 + NADPH = Glu + NADP.

Pck : OAA + ATP = PEP + ADP + CO2.

Ppc : PEP + CO2 = OAA.

Pps: Pyr + ATP = PEP + AMP.

GluCon : Glu = Gluex.

IlvEAvtA : Pyr + Glu = Ala + OG.

AlaCon : Ala = Alaex.

SucCoACon : SucCoA = Sucex + CoA.

پ۲ کد پیادهسازی سختافزار

در این بخش کدهای مربوط به توصیف ماشین حالتی که بخش اصلی الگوریتم دودویی را پیادهسازی می کند آورده شده است.

```
library work;
use work.my_package.all;
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use ieee.fixed_pkg.all;
entity main is
  generic(m : in integer range 0 to 15 := 6; --metabolites
       q: in integer range 0 to 25 := 15; --reactions not splitted
       qsplit: in integer range 0 to 30 := 20;
       --reactions\ splitted = q + revs
       R rows: in integer range 0 to 30 := 20; -- asplit
       R_columns: in integer range 0 to 16 := 14; --qsplit-m
       R1_rows: in integer range 0 to 16 := 14; --qsplit-m
       R2_rows: in integer range 0 to 15 := 6;
       max_column: in integer range 0 to 3000 := 100);
       --max of columns in R after adding combination
  port(clock, reset : in std logic;
     R1_data: in std_logic_vector(1 to R1_rows*R_columns);
    R2_data_postfix : in std_vec_array(1 to R2_rows*R_columns);
    SW call: out std logic := '0';
    EM columns : out integer range 0 to 3000 := 0;
    EM_rows : out integer range 0 to R_rows := 0;
    EM data: out std logic vector(1 to 480) := (others => '0')
  );
end entity;
architecture arch of main is
--fixed point equal for zero
signal zero : sfixed(10 downto -15);
--fixed point signal of R2 data in R2_data_postfix
signal R2_data: fixedp_array(1 to R2_rows*R_columns);
--all states
type state_type is (S0, S0a, S0b, S1, S1a, S1b, S2, S3, S3a, S3aa, S3b, S4, S5, S5a, S5b, S6, S6a,
S6b, S7, S7a, S8, S_f);
```

```
signal state : state_type := S0;
signal state_num: integer range 0 to 23 := 0;
--to monitor sequential value of states
--to force keeping the signal in optimization
attribute keep: string;
attribute keep of state num: signal is "true";
--attribute keep of null_check : signal is "true";
--customizing fsm encoding
attribute fsm_encoding : string;
attribute fsm_encoding of state : signal is "sequential";
begin
  zero \le to\_sfixed(0.0, zero);
  --initialize R2 data with fixed point values read from R2 data postfix
  for_label: for i in 1 to (R2_rows*R_columns) generate
     R2_{data}(i) \le to_{sfixed}(R2_{data_postfix}(i), \frac{10}{10}, -\frac{15}{10});
  end generate for_label;
  process(clock, zero, state_num)
  --counters for different loops
  variable 11_counter: integer range 1 to 200 := 1; --boundary: R1_rows
  variable 12_counter: integer range 1 to 200 := 1; --boundary: R2_rows
  variable 13_counter : integer range 1 to max_column := 1;
  --boundary: valid column
  variable 14_counter: integer range 1 to 200 := 1;
  --boundary: R1 valid row
  variable 15_counter : integer range 1 to 200 := 1;
  --boundary: R2_rows
  variable 16_counter : integer range 1 to max_column := 1;
  --boundary: jneg_size
  variable 17_counter : integer range 1 to max_column := 1;
  --boundary: valid column
  variable 18_counter : integer range 1 to max_column := 1;
  --boundary: valid_column
  --counter for additional loops that implements matrix iteration
  variable la_counter : integer range 1 to 200 := 1;
  --boundary: R_columns
  variable lb_counter : integer range 0 to 200 := 1;
  --boundary: R1_data size
```

```
variable lc_counter : integer range 1 to 200 := 1;
--boundary: R_columns
variable ld_counter : integer range 1 to 200 := 1;
--boundary: R2 data size
variable lf_counter : integer range 1 to max_column := 1;
--boundary: valid_column
variable lg_counter : integer range 1 to 200 := 1;
--boundary: R1 valid row
variable lh_counter : integer range 1 to 200 := 1;
--boundary: R1_valid_row
variable li counter : integer range 1 to 200 := 1;
--boundary: R1 valid row
variable lj_counter : integer range 1 to 200 := 1;
--boundary: R1 valid row
variable lk counter: integer range 1 to 200 := 1;
--boundary: R2 rows
variable ll_counter : integer range 1 to 200 := 1;
--boundary: R1 valid row
variable lm_counter : integer range 1 to 700 := 1;
--boundary: EM_data size
--variables the same as pseudo code
variable new_numr : integer range 0 to 200 := qsplit - m;
variable numr: integer range 0 to 200 := qsplit - m;
variable p : integer range 0 to 200 := q-m;
--main loop counter, bounday: m
variable k : integer range 0 to max_column := 0;
-- jneg loop counter, bounday: jneg size
variable 1 : integer range 0 to max_column := 0;
-- jpos loop counter, bounday: jpos_size
variable r: integer range 0 to max column:= 0;
--test loop counter, bounday: valid_columns
variable adj : std_logic := '0';
--test result
variable nullbits: integer range 0 to 200 := 0;
--number of zeros in newr
variable newr: std_logic_vector(1 to R_rows) := (others => '0');
--new column to be added
variable testr : std_logic_vector(1 to R_rows):= (others => '0');
--test column
--variables to store R1 and R2 with max size
variable R1_matrix : bit_matrix(1 to R_rows, max_column downto 1) :=
(others => (others => '0'));
variable R2_matrix : fixedp_matrix(1 to R2_rows, max_column downto 1)
:= (others => zero));
```

```
-- jneg and jpos row_vectors and their size
variable jpos : int_array (1 to max_column) := (others => 0);
--row vector of indices in R2 row with positive value
variable ineg : int_array (1 to max_column) := (others => 0);
--row_vector of indices in R2 row with negative value
variable jneg_size : integer range 0 to 200 := 0; --size of jneg
variable jpos_size : integer range 0 to 200 := 0; --size of jpos
--S1 variables
variable wanted_row : integer range 0 to R2_rows := 0;
--the row number of R2 which is being changed
variable wanted R2: fixedp array(1 to max column) :=
(others => zero); --the row_vector of R2 which is being changed
--last valid state of the result matrix
variable valid_column : integer range 0 to max_column :=
R_columns; --total number of valid columns in R2 and R1
variable R1_valid_row : integer range 0 to R_rows := R1_rows;
--total number of valid rows in R1
variable mul1, mul2 : sfixed(21 downto -30);
--result of subtraction and multiply in R2 new values, not necessary
variable newR2element : sfixed(22 downto -30);
variable moving_col : integer range 0 to max_column := 0;
variable target col: integer range 0 to max column := 0;
variable or_col1, or_col2 : integer range 0 to max_column := 0;
begin
  if rising_edge(clock) then
     if (reset = '1') then
       state \leq S0:
     else
       case state is
          when S0 =>
            state num \le 0;
            -- initializing some variables
            p := q-m;
            k := 0;
            1 := 0;
            r := 0;
            11 counter := 1;
            12 counter := 1;
            13_counter := 1;
```

```
14_counter := 1;
  15_counter := 1;
  16_counter := 1;
  17 counter := 1;
  18_counter := 1;
  la\_counter := 1;
  lb_counter := 1;
  lc\_counter := 1;
  ld_counter := 1;
  lf_counter := 1;
  li_counter := 1;
  lj_counter := 1;
  lk\_counter := 1;
  11 \text{ counter} := 1;
  lm\_counter := 1;
  wanted_row := 0;
  valid\_column := R\_columns;
  R1\_valid\_row := R1\_rows;
  new_numr := qsplit - m;
  numr := qsplit - m;
  jneg\_size := 0;
  jpos\_size := 0;
  state \leq S0a;
when S0a =>
  state_num <= 1;
  -- turn the row vector of R1 into a 2D matrix
  if(11_counter < R1_rows or 11_counter = R1_rows)
  then
     R1_matrix(l1_counter, la_counter) :=
     R1_data(lb_counter);
     la\_counter := la\_counter + 1;
     lb_counter := lb_counter + 1;
     if(la_counter > R_columns) then
       la_counter := 1;
       11_counter := 11_counter + 1;
       state \leq S0a;
     else
       state \leq S0a;
     end if;
  else
     12_counter := 1;
     lc_counter := 1;
     ld_counter := 1;
     state <= S0b;
  end if;
```

```
when S0b =>
           state_num <= 2;
           -- turn the row vector of R2 into a 2D matrix
           if(12_counter < R2_rows or 12_counter = R2_rows)
           then
             R2_matrix(12_counter, lc_counter) :=
             R2_data(ld_counter);
             lc\_counter := lc\_counter + 1;
             ld\_counter := ld\_counter + 1;
             if(lc_counter > R_columns) then
                lc\_counter := 1;
                12\_counter := 12\_counter + 1;
                state <= S0b;
             else
                state \leq S0b;
             end if;
           else
             p := q-m;
             state \leq S1;
           end if;
        when S1 =>
           state_num \leq 3;
           --main loop
           p := p+1;
           if((p < q) \text{ or } (p = q)) then
    -- determine the row of R2 which is being changed
             wanted_row := wanted_row + 1;
             lf_counter := 1;
             state \leq S1a;
             k := 0;
           else
             18_counter := 1;
             11_counter := 1;
             lm_counter := 1;
             state \leq S8;
           end if;
        when S1a =>
           state num \le 4;
--copy values of wanted row from R2 into wanted_R2 to find neg and pos values
           wanted_R2(lf\_counter) := R2\_matrix(wanted\_row,
           If counter);
           lf_counter := lf_counter + 1;
           if(lf_counter > valid_column) then
```

```
-- initiazlization for S1b
    jneg\_size := 0;
    jpos\_size := 0;
    jneg := (others => 0);
    jpos := (others => 0);
    13_counter := 1;
     state <= S1b;
  else
     state <= S1a;
  end if;
when S1b =>
  state_num <= 5;
  --find_neg and find_pos implementation
  if((13_counter < valid_column) or</pre>
  (13_counter = valid_column)) then
     if(wanted_R2(13_counter) > zero) then
       jpos_size := jpos_size + 1;
       jpos(jpos_size) := 13_counter;
     elsif(wanted_R2(13_counter) < zero) then
       jneg_size := jneg_size + 1;
       jneg(jneg_size) := 13_counter;
     end if;
     13_counter := 13_counter + 1;
     state <= S1b;
  else
     state \leq S2;
  end if;
when S2 =>
  state_num <= 6;
  --go to the inner loop for jpos
  k := k+1;
  if((k < jneg\_size)) or (k = jneg\_size)) then
     lg\_counter := R1\_valid\_row + 1;
    1 := 0;
     state \leq S3;
  else
     if(jneg_size > 0) then
       lj\_counter := 1;
       16 counter := 1;
       state <= S6;
     else
       state \leq S7;
     end if;
  end if;
```

```
when S3 =>
              state_num <= 7;
 --bitwise or of two columns of R1; one negative and one positive
              if(lg_counter > R1_valid_row) then
                 1 := 1 + 1;
                 lg_counter := 1;
                 state \leq S3;
              elsif((1 < jpos\_size)) or (1 = jpos\_size)) then
                 or\_col1 := jneg(k);
                 or_col2 := jpos(1);
                 newr(lg_counter) :=
                 R1_matrix(lg_counter,jneg(k)) or
                 R1_matrix(lg_counter,jpos(1));
                 lg\_counter := lg\_counter + 1;
                 if(lg_counter > R1_valid_row) then
                   14_counter := 1;
                   nullbits := 0;
                   state \leq S3a;
                 else
                   state \leq S3;
                 end if;
              else
                 state \leq s2;
              end if;
            when S3a =>
              state num \leq 8;
--count the number of null bits in newr (the result of bitwise or in S3)
              if((14_counter < R1_valid_row) or (14_counter =
              R1_valid_row)) then
                 if(newr(14\_counter) = '0') then
                   nullbits := nullbits + 1;
                 end if:
                 14\_counter := 14\_counter + 1;
                 state \leq S3a;
              else
                 state <= S3aa;
              end if;
            when S3aa =>
              state_num <= 9;
              --null_check <= nullbits;
              --check the minimum number of zeros
              if(nullbits+1 < qsplit-m-1) then
                 lg\_counter := R1\_valid\_row + 1;
```

```
state \leq S3;
           else
             state \leq S3b;
           end if;
        when S3b =>
           state_num <= 10;
           --initialization for adjacency test
           adj := '1';
           r := 0;
           lh_counter := R1_valid_row + 1;
           state \leq S4;
        when S4 =>
           state_num <= 11;
--adjacency test: r+ or r- != r+ or r- or (other R columns)
           if(lh_counter > R1_valid_row) then
             r := r+1;
             lh_counter := 1;
             state \leq S4;
             if ((r < numr \text{ or } r = numr) \text{ and } (adj = '1')) then
                testr(lh\_counter) := newr(lh\_counter) or
                R1_matrix(lh_counter, r);
                lh_counter := lh_counter + 1;
                if(lh_counter > R1_valid_row) then
                   if ((r \neq jpos(1))) and (r \neq jneg(k))
                   and (testr = newr)) then
                     adj := '0';
                   else
                     adj := '1';
                   end if;
                   state \leq S4;
                else
                   state \leq S4;
                end if;
             else
                state \leq S5;
             end if;
           end if;
        when S5 =>
           state_num <= 12;
           --initializtion for combination loop in S5a
           if(adj = '1') then
             new_numr := new_numr + 1;
```

```
valid_column := valid_column + 1;
    li_counter := 1;
    state \leq S5a;
    lg\_counter := R1\_valid\_row + 1;
    state \leq S3;
  end if;
when S5a =>
  state_num <= 13;
  --combine and add the result of combination to R1
  R1_matrix(li_counter, new_numr) :=
  newr(li_counter);
  li\_counter := li\_counter + 1;
  if(li_counter > R1_valid_row) then
    15_counter := wanted_row;
    state \leq S5b;
  else
    state \leq S5a;
  end if;
when S5b =>
  state_num <= 14;
  --combine and add the result of combination to R2
  if((15_counter < R2_rows) or (15_counter =
    R2_rows)) then
    mul1 := R2_matrix(wanted_row,
    jpos(l))*R2_matrix(l5_counter, jneg(k));
    mul2 := R2_matrix(wanted_row,
    jneg(k))*R2_matrix(15_counter, jpos(l));
    newR2element := mul1 - mul2;
    if((Is_Negative(newR2element) = true) and
      (newR2element(10) = '0')) then
       R2_matrix(15_counter, new_numr) := '1' &
       newR2element(9 downto -15);
    else
       R2_matrix(15_counter, new_numr) :=
       newR2element(10 downto -15);
    end if;
    15_counter := 15_counter + 1;
    state \leq S5b;
  else
    lg\_counter := R1\_valid\_row + 1;
    state \leq S3;
  end if;
```

```
when S6 =>
              state_num <= 15;
--copy the last columns of R1 in the place of columns with negative rows
              if((l6_counter < jneg_size) or</pre>
                (16_counter = jneg_size)) then
                 moving_col := valid_column - 16_counter + 1;
                 target_col := jneg(16_counter);
                 R1_matrix(lj_counter, target_col) :=
                 R1_matrix(lj_counter, moving_col);
                 R1_matrix(lj_counter, moving_col) := 'U';
                 lj_counter := lj_counter + 1;
                 if(lj_counter > R1_valid_row) then
                   lk_counter := 1;
                   state <= S6a;
                 else
                   state \leq S6;
                 end if;
              else
                state \leq S7;
              end if:
            when S6a =>
              state_num <= 16;
 --copy the last columns of R2 in the place of columns with negative rows
              R2_matrix(lk_counter, jneg(l6_counter)) :=
              R2_matrix(lk_counter,
                          valid_column - 16_counter + 1);
                      R2_matrix(lk_counter,
                valid_column - 16_counter + 1) := zero;
              lk_counter := lk_counter + 1;
              if(lk_counter > R2_rows) then
                 state \leq S6b;
                 state <= S6a;
              end if:
            when S6b =>
              state_num <= 17;
       --some reset initiation for copy loops(deletion of neg rays)
              lj_counter := 1;
              16_counter := 16_counter + 1;
              state \leq S6;
            when S7 = >
              state num \le 18;
              --edit required after delete process
              numr := new_numr - jneg_size;
```

```
new_numr := new_numr - jneg_size;
      valid_column := valid_column - jneg_size;
--initialization to copy the last editted row of R2 into R1;
      R1 valid row := R1 valid row + 1;
      17_counter := 1;
      state \leq S7a;
    when S7a =>
      state_num <= 19;
      --copy the new binary row of R2 into R1;
      if((17_counter < valid_column) or
         (17_counter = valid_column)) then
         if(R2_matrix(wanted_row, 17_counter) >
           zero)then
           R1_matrix(R1_valid_row, 17_counter) := '1';
         elsif(R2_matrix(wanted_row, 17_counter) = zero)
           R1_matrix(R1_valid_row, 17_counter) := '0';
         end if;
         17_counter := 17_counter + 1;
         state <= S7a;
      else
         state \leq S1;
      end if;
    when S8 =>
      state_num <= 20;
      --turn the 2D R2 matrix into a vector
      if((18_counter < valid_column)</pre>
       or (18_counter = valid_column)) then
         EM_data(lm_counter) <=
         R1_matrix(ll_counter, 18_counter);
         lm\_counter := lm\_counter + 1;
         ll\_counter := ll\_counter + 1;
         if(ll_counter > R1_valid_row) then
           18_counter := 18_counter + 1;
           11\_counter := 1;
           state \leq S8;
         else
           state \leq S8;
         end if;
      else
         state \leq S_f;
      end if;
    when S_f =>
```

```
state_num <= 21;
--set the value of output signals and call software

EM_columns <= valid_column;

EM_rows <= R1_valid_row;

SW_call <= '1';

when others =>
state <= S0;
end case;
end if;
end if;
end process;
end architecture;
```



Amirkabir University of Technology (Tehran Polytechnic)

Computer Engineering and Information Technology Department

B.Sc. Thesis

Title Computation of Elementary Modes in Metabolic Networks Using Binary Approach

By Mahshid Alinoori

Supervisor Dr. Morteza Saheb Zamani