FPGAによる構文解析器の自動合成

A DISSERTATION SUBMITTED TO THE COLLEGE OF ENGINEERING SCIENCE AND THE COMMITTEE ON GRADUATE STUDIES OF YOKOHAMA NATIONAL UNIVERSITY IN PARTIAL FULFILLMENT OF THE REQUIREMENTS FOR THE DEGREE OF BACHELOR OF ENGINEERING

1264904 MAI MAI CUONG February 2016 © Copyright by MAI MAI CUONG 2016 All Rights Reserved

certify that I have read this dissertation and that, in my opinion, it is fully adequate in scope and quality as a dissertation for the degree of Bachelor of Engineering.				
	(KURAMITSU Kimio)	Principal Adviser		
Approved for the	University Committee o	n Graduate Studies		

Abstract

本論文はFPGA(Field-Programmable Gate Array) を用いて、構文解析器の生成について述べる。

構文解析とは、定義された文法に従ってテキストの構造を解析することである。この技術はプログラミング言語処理系のみならず、現在 Web Page(HTML や XML) の読み込みや Twitter つぶやきの解析、通信パケットの不正検出など、あらゆる場面で活用されている。ビックデータ時代となり、ますます情報量が増えると予想される今、より高速な構文解析技法が求められている。

本研究では、より高速な構文解析を実現するため、FPGA(Field Programmable Gate Array)というデバイスを利用することを考える。FPGAとはプログラミング可能な大規模集積回路のことであり、ソフトウェア処理では実現できない高速処理に活用されている。通常の集積回路の場合、出荷された回路を変更することができないが、FPGAであれば、出荷された回路も使用者側で任意の論理機能を実装できる。FPGAは並列度の高い電子回路や機能の専門化によって機能向上した電子回路を容易に構成できるため、高速な構文解析器が期待できる。また、稼働中の機器のハードウェアも変更できるため、処理の対象や内容に合わせて、状況に応じた回路に書き換えることで、最小限の回路で、多様な処理を実行できる。

本研究では、定義された文法から FPGA での構文解析器を自動合成することに関する研究、合成された回路の機能評価、及び機能向上のための最適化を行う。

Acknowledgements

本論文は私が横浜国立大学大学院工学府物理情報工学専攻電気電子ネットワークコースに在籍中の研究成果をまとめたものである。本論文を執筆するにあたり、横浜国立大学工学部電子情報工学科准教授である倉光君郎先生には、指導教官として研究の方針をご指導頂きました。ここに深く感謝の意を表します。

加えて、私の学生生活を長きにわたって見守って下さった私の家族に深く感謝致します。

Contents

\mathbf{A}	Abstract				
A	Acknowledgements	v			
1	はじめに	1			
2	関連知識	3			
	2.1 FPGA	. 3			
	2.2 PEG	. 4			
3	実装方針	5			
4	設計	12			
	4.1 制御部	. 12			
	4.2 命令用回路	. 14			
	4.2.1 基本命令	. 14			
	4.2.2 特化命令	. 15			
	4.2.3 制御用命令	. 16			
5	実装	20			
6	実験	21			
7	関連研究	23			
Q	結論	25			

List of Figures

3.1	命令セット	6
4.1	全体回路	13
4.2	実行ステップ $1/2$	14
4.3	実行ステップ $2/2$	15
4.4	成功した場合	16
4.5	Fail 処理	17
4.6	BYTE 用回路	18
4.7	RBYTE 用回路	19
6.1	実験結果....................................	22

はじめに

近年、IoTの発展につれ、様々な機器への組み込みやすさやより高度なパケット処理が必要になった。また、ビックデータ時代になった今は、より高速な構文解析技法が求められている。そこで、組み込みやすさと高速な処理の面から、FPGA()というデバイスが注目されている。FPGAを用いて、構文解析器を実現する研究がいくつかある。

例えば、研究1では正規表現を使って、FPGA上で構文解析器を作る。正規表現からFPGA合成に必要なHDLファイル、ネットリスト又はコンフィグレーションデータに変換する。しかし、パーサごとに回路を合成しなければならず、手間がかかる。また、開発者にはある程度FPGAの知識が必要である。

また、研究2で文脈自由文法を使ってFPGAでパーサを実現する研究がある。こちらはサブ回路を作ってたくさん並ぶ。ただし、n個のサブ回路が n+1 文字しか受理できず、性能的にはよいとは言えない。

FPGAで構文解析器を実現するのは非常に手間がかかる。例えば、ソフトウェア開発と異なり、FPGAの回路では、遅延が発生しているため、開発者は常に遅延時間をいしきしなければならない。また、FPGA開発の際には、合理合成、配線などという段階あり、検証時間が大きい。さらに、新しいプロトコルが続々誕生されている今、

それに対応するには、構文解析器を書き換える必要がある。

そこで、本研究の目的は自動生成可能、高速な処理、そして組み込みやすいパーサを実現する。方法としては、解析表現文法から FPGA 上でパーサが自動生成する。ユーザは FPGAの知識が必要なく、文法を定義する peg ファイルとテキストを入力するだけで、結果が得られる。

構文を定義するために、解析表現文法(Parsing Expression Grammar、以降 PEG)を用いる。PEG は形式言語を一連の規則を使って表したものであり、PEG を用いることにより、事前に字句分析する必要がなく、線形時間で構文解析可能というメリットがある。また FPGA 構成を記述するために、VHDL(VHSIC Hardware Description Language)という言語を用いる。VHDL とはデジタル回路、特に集積回路を設計するための言語であり、具体的な回路を考慮せずに動作だけを記述すればハードウェアの動作を定義することができるため、ソフトウェア・プログラミングと同様な手法でハードウェアの設計を行うことができる。VHDL は現在標準化され、ハードウェア記述言語の標準的仕様として多く採用されている。FPGA で構文解析器を自動合成するために、先ず PEG ファイルから VHDL ファイルを自動生成し、そして FPGA 合成ツールを使って VHDL から FPGA を合成する。

本論文の構成は次の通りである。

第1章:初めに

第2章:FPGA及び解析表現文法PEG

第3章: 実装方針

第4章:デザイン

第5章: 実装

第6章:実験

第7章:関連研究

第8章:結論

関連知識

この章では、FPGA及びPEGについて説明する。

2.1 FPGA

FPGAとは、ユーザー側で回路を変更することができるデバイスのことである。FPGA (Field Programmable Gate Array)とは、デジタル回路を構築する大規模集積回路の一種である。通常の集積回路の場合、出荷された回路を変更することができないが、FPGAの場合、出荷された回路も使用者側で任意の論理機能を実装できる。FPGA は並列度の高い電子回路や機能の専門化によって機能向上した電子回路を容易に構成できる。FPGAは並列処理に擦れており、並列化によって高速化することが可能である。また、ユーザ側が自由に回路を変更することが可能であるため、ある問題に特化した専用回路を作り、性能を向上することができる。

さらに、稼働中の機器のハードウェアも変更できるため、処理の対象や内容に合わせて、状況に応じた回路に書き換えることで、最小限の回路で、多様な処理を実行できる。

一般にFPGA開発の際、ハードウェア記述言語(HDL)が用いられる。本研究では、HDLの一種であるVHDLを使用する。

2.2 PEG

構文解析とは、定義された文法に従ってテキストの構造を解析することである。本研究では、構文解析を実現するために、形式文法を使って、FPGA上でパーサを自動生成する。形式文法はたくさんの種類がある。例えば、解析表現文法(PEG)や文脈自由文法(CFG)などがある。

本研究では、パーサを構築するために、解析表現文法を使用する。 PEGは A := e というルールの集合である。解析表現は表()にある値と演算子を組み合わせた式である。 PEGのメリットは書きやすく、強力な表現力をもっている。また、 Pactrack を使って線形時間で処理することができる。

実装方針

本研究では、Vitual Machine を採用している。PEG ファイルから、実行すべき命令列を生成する。命令セットは図 3.1 となる。

命令では、基本命令、特化命令と制御用命令がある。

基本命令はBYTE, SET, ANY がある。こちらの命令は実際に文法定義ファイルの文字とテキストからの文字を比較し、文字を消費するかを判断する。BYTE は文字リテラルを処理するための命令である。例えば、A='a'のPEGである場合、[BYTE 'a'] という命令が生成される。この命令は、現在評価しているテキストの文字が'a'であれば成功でそうでなければ失敗である。

SET は文字クラスを処理するための命令である。例えば、A = [1-9] の場合、[SET [1-9]] という命令が生成される。

ANY は任意の文字を処理するための命令である。例えば、A=. の場合、[ANY] という命令がある。

非終端記号はCALL命令を使って、非終端記号の定義されたところにジャンプする。ジャンプする前に、現在命令の次の命令をReturn stackにpushする。RETという命令の時、Return stackからジャンプ先を取得する。例えば、以下のPEGファイルはこのような命令列が生成される。

種類	命令名	操作	PEG例
#+	BYTE	文字リテラル	ʻa'
基本命令	SET	文字クラス	[1-9]
	ANY	任意の文字	
4+ /I.	OBYTE/ OSET/ OANY	オプション	'a'?
特化命令	RBYTE/ RSET/ RANY	0個以上	'a'*
	NBYTE/ NSET /NANY	否定先読み	!'a'
	CALL	呼び出し	
	ALT	Fail stack/こpush	
制御用	FAIL	Fail処理を発生	
命令	SUCC	Fail Stackからpop	
	POS	文字の位置を保存	
	BACK	保存された位置に戻る	
	RET	呼び出し先に戻る	

Figure 3.1: 命令セット

$$\begin{array}{ll} Add & = Value(+/-)Value \\ Value & = [1-9] \end{array}$$

生成された命令列:

$$\begin{array}{cccc} Add & L1 & CallL5 \\ & L2 & Set[+/-] \\ & L3 & CallL5 \end{array}$$

 $\begin{array}{ccc} L4 & Ret \\ Value & L5 & Set[1-9] \\ & L6 & Ret \end{array}$

まず非終端記号があるため、その非終端記号 (L5) ヘジャンプする。L 5 にジャンプする前に、L 2 を Return stack に push される。ここで L5 が成功したら、L6 に進み、L6 は RET であるため、Return stack からジャンプ先を pop される。先ほど L2 を Return stack に push されたため、L2 にジャンプされる。

次に L2 が成功したら、L3 に進む。L3 で Value を呼び出し、L4 を Return stack に push される。Value の命令が終ったら、L4 に戻る。L4 で戻る先がないため、プログラムを終了する。どこから失敗した場合、プログラムが終了される。

ALTはジャンプ先をFail stackにpushする命令である。PEGでは、Option, R, 選択という演算子があり、どこかの命令が失敗しても、処理が続けることがある。どこかが失敗した時、Fail stackからジャンプ先を取得する。ALTの使い道はグルーピング、非終端記号、選択を処理する時に使う。具体的に下記に述べる。

Option を処理するため、2つの方法がある。対象となる Option は上記の基本要素であれば、その命令と組み合わせて一つの命令として実行する。例えば、'a'?である場合、[OBYTE 'a'] という Option とBYTEを組み合わせた命令が生成される。

対象となる Option はグルーピングまたは非終端記号の場合、ALTという命令を使って飛び先を stack に push する。例えば、 $A=('a'\ 'b')$? 'c' の場合、'a' を実行する前に、ALTで'c' を評価するための位置を stack に push する。この場合、以下の命令列が生成される。

L1 ALTL4

L2 BYTE'a'

L3 BYTE'b'

L4 BYTE'c'

'a', 'b' でマッチした場合、L2,L3,L4 の順に実行される。一方、例えば'a' で失敗した場合、Fail が発生し、stack から飛び先を取得する。先 ALT で L4 を stack に push されたため、L4 が pop されて、次に実行する命令が L4 となる。Option を処理することができる。

0回以上の場合も処理が2つに分かれる。対象がBYTE, SET, ANYの場合、RBYTE, RSET, RANYとして組み合わせた命令を実行する。

対象はグルーピング又は非終端記号の場合、ALT及びJUMPを使って処理する。まずALTでこの処理が終ったときのジャンプ先を Fail Stack に push する。次に、グルーピング、非終端記号の要素を順番に実行し、成功したら、JUMPでグルーピング・非終端記号の最初の要素に戻る。この処理をFailが発生するまで、繰り返される。Failが発生したら、先ALTで push した Fail stack から、ジャンプ先を取得する。

例えば、以下のPEGはこのような命令列が生成される。

Value = '1' ('+' '2')* '+' '3'

- L1 BYTE'1'
- L2 ALTL6
- $L3 \quad BYTE' +'$
- L4 BYTE'2'
- L5 JUMPL3
- $L6 \quad BYTE' +'$

L7 BYTE'3'

L8 RE

まず、ALTでL6を Fail stack に push する。つぎに順番にL3, L4を実行し、終わったら JUMP 命令でL3 に戻る。L3, L4 のどこかで失敗するまで、繰り返しが続く。一方、失敗すると、Fail stack にL6 を pop されて、L6 が実行される。 1 回以上の場合、基本命令と 0 回以上にみなして実行する。例えば、A = 'a' + の場合は、[BYTE 'a'] 及び [RBYTE 'a'] のように命令が生成される。

Choise の場合、backtrack を削減するために、選択肢の最初の文字によって、最初にどの選択にするかを決める。この処理をする命令は FIRST という。複数の選択肢の最初の文字が同じである場合、各選択肢を評価する前に、この選択肢が失敗である場合、別の選択肢に移すためのジャンプ先を ALT 命令で stack に保存する。例えば、以下の PEG はこのような命令が生成される。

Value = ('1', '1')/('1', '2')/'3'

L1 FIRST

'1' -> L3

'3' -> L8

default -> L2

L2 FAIL

 $L3 \qquad BYTE'1'$

L4 ALTL7

L5 BYTE'1'

L6 RET

 $L7 \quad BYTE'2'jumpL6$

 $L8 \quad BYTE'3'jumpL6$

まず、最初の文字によって、jump 先が分かれている。最初の文字が'1'であれば L3 に、'3'であれば L8 に、そうでなければ L2 に移って Fai 処理が発生する。 L3 にジャンプした場合、まず'1'を消費する。この場合、選択肢が'1''1'又は'1''2'の 2つがあるため、'1''1'の選択肢を評価する前に、この選択肢が失敗した場合のジャンプ先をALT命令で Fail stack に push する。もし、この選択肢が成功した場合、L6 の RET でプログラムを終了させる。一方、失敗した場合、選択肢'1''2'を評価し、つまり L7 が実行される。

否定先読みの場合、処理が2つに分かれる。対象がBYTE, SET, ANYの場合、NBYTE, NSET, NANYとして組み合わせた命令を実行する。対象はグルーピング又は非終端記号の場合、まずグルーピング・非終端記号を評価する前に、失敗した時のジャンプ先をFail stackにpushする。その後、グルーピング・非終端記号の要素を順序に評価する。どこかで失敗が発生したら、ALTで保存したジャンプ先にジャンプする。この場合は次の解析表現に進むことになる。

ただし、グルーピング・非終端記号が成功した場合、つまり否定先読みが失敗した場合、もし Fail 処理を発生させるとしたら、ALTで保存されたジャンプ先に飛ぶことになるため、次の解析表現に進んでしまう。そのため、まず SUCC 命令でALTで保存したジャンプ先を消してから、Fail 処理を発生させる。

例えば、以下のPEGはこのような命令列が生成される。

Value = !('1'+)[1-9]+

L1 ALTL6

L2 BYTE'1'

L3 RBYTE'1'

- L4 SUCC
- L5 FAIL
- $L6 \quad SET[1-9]$
- L7 RSET[1-9]
- L8 RET

肯定先読みの場合、対象の表現を順序に評価することになるが、文字を消費しないため、評価する前に、POS命令で今の文字の位置を保存しておく。評価が終ったら、BACK命令で、保存された位置に戻る。例えば以下のPEGはこのような命令列が生成される。

Value =&('1') [1-9]+

- L1 POS
- L2 BYTE'1'
- L3 BACK
- L4 SET[1-9]
- $L5 \quad RSET[1-9]$
- L6 RET

シーケンスは連続な命令で実行される。

FPGAに情報を渡す前に、前処理としてPEGファイルから命令列を生成する。この処理は本研究室が開発しているNezライブラリを使う。FPGAは命令列を受け取り、テキストを解析する。

設計

まず、各命令に対応するのサブ回路を作る。制御部の信号によってどのサブ回路が実 行されるのか決められる。

全体回路図は図4.1となる。

4.1 制御部

実効ステップは以下となる。

ステップ1:命令をロード、文字をロード

ステップ2:命令をデコード、命令実行

ステップ2が終ったら、またステップ1に戻る。

基本的に命令実行に2つのクロックが必要である。1つ目のクロックでは、命令及び文字を並に専用のレジスタにロードする。Instruction Address Register(IAR) に保存されたアドレスに格納された命令データを Instruction Data Register(IDR) にロードされる。同時に Text Address Register(TAR) に保存されたアドレスに格納されたテキストを Text Data Register(TDR) にロードされる。(図 4.2)

次のクロックでは、IDRのデータをデコーダに転送され、デコーダによって、実行される命令用回路が決まる。また、命令に応じて必要な情報を実行回路に送る。同クロックで命令用回路が実行される(図 4.3)。実行結果によって、次の処理が決まる。




Figure 4.1: 全体回路

制御用命令を除いて命令用回路の出力は next char, next ist, fail である。 next char= '1' の時、文字を消費することになる。 next ist = '1' の時、次の命令に進む (図 4.4)。 fail = '1' の時、Fail 処理を発生させる (図 4.5)。

Fail stack は失敗した時の戻り先を保存するためのスタックである。例えば、選択の場合、第1選択肢を評価する前に、もし失敗した場合、どこに戻るかを事前に保存しておく。第1選択肢が失敗した時、保存された戻り先にジャンプする。

どこかの回路の fail 信号が'1' になったとき、Fail stack にアクセスする。Fail stack に要素があれば、Fail stack を pop し、ジャンプ先を取得する。Fail stack に要素がなければ、パース失敗となり、プログラムを終了する。




Figure 4.2: 実行ステップ 1/2

4.2 命令用回路

4.2.1 基本命令

文字操作命令はBYTE, SET, ANY がある。

BYTE命令は、テキストの文字と形式文法の文字が一致するかどうかを判断する。BYTE命令用回路の入力はTRG, PEGからの文字、テキストの文字がある。一致する場合、match信号が'1'となり、逆に一致しない場合はfail信号が'1'となる。Trgがある場合だけ、作動する。Trgがないときはmatch及びfailが'0'となる。matchが'1'になった場合、次の命令に進む処理をする。failが'1'の場合、Alt命令で保存されたスタックからとび先をもらう。スタックにデータが存在しない場合、プログラムを終了し、パース失敗となる。

BYTE 回路は図 4.6 となる。

ANY命令は、1文字を消費するという命令である。ANY命令用の回路の入力はTRGで、出力はnextchar信号である。TRGがある場合だけ、nextcharが'1'となり、




Figure 4.3: 実行ステップ 2/2

文字を消費する処理を始める。

SET 命令用回路の入力は、TRG, PEG からの2の文字、テキストの文字がある。 文字の範囲か、文字の選択かによって、比較条件が異なる。マッチした場合、match が'1'となり、マッチしない場合、fail が'1'となる。

4.2.2 特化命令

特化命令は Option, O 個以上、否定先読みを BYTE, SET, ANY を組み合わせた命令である。

Option の場合、0 個マッチしてもよいため、TRG がある場合、match が'1' となり、この回路から fail 信号が発生されない。しかし、文字を消費するかを決めるため、1 個マッチした場合、nextchar が'1' となり、文字を消費する。

0個以上の場合、マッチしたら、nextchar信号が'1'となり、文字を消費する。ま




Figure 4.4: 成功した場合

た、nextchar 信号が TRG とつながっており、マッチした場合、命令をもう一度実行する。ただし、新たな文字をロードするには、1クロックが必要であるため、nextchar を 1 クロック遅らせて TRGに入る。このように、マッチしなくなるまで、テキストを消費しながら、回路を動作する。一方、マッチされなくなったら、nextcmd 信号が'1'になり、次の命令に進む。

RBYTE 用回路は図 4.7 となる。

否定先読みの場合、条件を逆にするだけである。

4.2.3 制御用命令

Return stack は呼び出し先を保存するための stack である。cmd addr レジスタは現在の文字の位置を保存するレジスタである。CALL 命令用回路は、TRGがあるとき、まず Return stack に (cmd addr + 1) を push し、Return stack のスタックポインターをインクリメントする。同時に命令が持っているジャンプ用の命令アドレスをプログラムレジスタにロードする。




Figure 4.5: Fail 処理

RET 命令用回路は、TRG があるとき、Return stack から pop し、cmd addr に転送する。Return stack に要素がなければ、パース成功となり、プログラムを終了させる。

Fail stack は fail 処理が発生するときの命令アドレスを保存するスタックである。 A L T 命令用回路は、TRGがあるとき、Fail stack に命令が持っている保存用アドレスを push し、Fail stack のスタックポインターをインクリメントする。

SUCC命令用回路は、TRGがあるとき、Fail stack からスタックポインターが指す要素を消し、Fail stack のスタックポイントをデクリメントする。FAIL 命令用回路は、TRGがあるとき、fail を'1'となり、Fail 処理を発生させる。

text addr レジスタは文字の位置を保存するためのレジスタである。current text addr レジスタは現在の文字の位置を指すレジスタである。POS 命令用回路はcurrent text addr を text addr に転送し、現在文字の位置を保存す。BACK 命令用回路は text addr を current text addr に転送し、現在文字を text addr に切り替える。

CHAPTER 4. 設計




Figure 4.6: BYTE 用回路

CHAPTER 4. 設計




Figure 4.7: RBYTE 用回路

実装

本研究は、Zynq-7000 Development Board で実装を行う。詳細環境は以下である。

- Xilinx Zynq Z-7010 搭載
- 最大動作周波数: 450MHz
- 512MB DDR3

このボードは、SoC の一種で、つまり FPGA の他に、ARM Processor も搭載している。ARM Processer 側に Linux 環境を起動させ、通信を行った。ARM-FPGA間では、Xillybus 社の xillybus というインタフェースを使った。

FPGA 設計するために、VHDL を用いた。開発の際、Xilinx 社の Vivado Suite Design というソフトウェアを使った。

実験

性能評価のために、同じ仮想マシンをソフトウェアで実装したプログラムと実行時間 を比較する。ソフトウェアの詳細は以下である。

• CPU: Intel(R) Core i7-4770 3.40GHz

• RAM: 8.00GB

• OS: Ubuntu 14.04.1 LTS

実験の際に発見したバグ:大きいデータファイルを受理できない。

原因:現在の実装では、プロセッサから受信されたデータストリームは一旦リングバッファ(レジスタアレイ)に一時的に保存する。大きいデータファイルの場合、バッファにまだ処理されていない文字が新しい文字に上書きされてしまう

限界: FPGAではレジスタ数が限られているため、現在の実装は正常に受理できるのは2KB以下のデータファイル

今後の対策:一度に一定の長さのデータ列を受信し、処理が終わるまで受信せず、送 信側に待機を要求する

結果対象は4つの json ファイルである。サイズは2KB である。

データの収集方法: FPGAの実行時間は常に一定しているが、mozを実行する際、PC環境に影響されているため、各 json ファイルに 100 回実行し、その中で処理時間が最も小さい値を取得する。




Figure 6.1: 実験結果

環境の動作周波数が異なるため、環境動作周波数を1GHzと想定して、計算する。 結果は図6.1となる。

関連研究

[1] Cristian Ciressan, Eduardo Sanchez, Martin Rajman, Jean-Cedric Chappelier, "An FPGA-Based Coprocessor for the Parsing of Context-Free Grammars", Proceedings of the 2000 IEEE Symposium on Field-Programmable Custom Computing Machines 2000, Page 236

[2]Yi-Hua E.Yang, Weirong Jiang and Vicktor K.Prasanna, Proceedings of the 4th ACM IEEE Symposium on Architectures for Networking and Communications Systems Pages 30-39, "Compact Architecture for High Throughput Regular Expression Matching on FPGA", 2008

[3] Reetinder Sidhu and Vicktor K. Prasanna, Fast Regular Expression Matching using FPGAs, Proceedings of the 4th 4nnual IEEE Symposium on Field-Programmable Custom Computing Machines Pages 227238, , 2001

[4] Joao Bispo, Ioannis Sourdis, Joao M.P.Cardoso, and Stamatis Vassiliadis, "Regular Expression Matching for Feconfi

gurable Packet Inspection", FPT '06: Proceedings of the IEEE International Conference on Field Programmable Technology, 2006., Dec. 2006, pp. 119-126.

[5] Cheng-Hung Lin, Chih-Tsun Huang, Chang-Ping Jiang, and Shih-Chieh Chang,

"Optimization of regular expression pattern matching circuits on FPGA", DATE '06: Proceedings of the conference on Design, automation and test in Europe (3001 Leuven, Belgium, Belgium), European Design and Automation Association, 2006, pp. 12-17.

[6] Norio Yamagaki, Reetinder Sidhu, and Satoshi Kamiya, "High-Speed Regular Expression Matching Engine Using Multi-Character NFA", FPL '08: Proceedings of the International Conference on Field Programmable Logic and Applications, 2008., Aug. 2008, pp. 697-701.

[7] Sailesh Kumar, Balakrishnan Chandrasekaran, Jonathan Turner, and George Varghese, "Curing Regular Expressions Matching Algorithms from Insomnia, Amnesia, and Acalculia", ANCS '07: Proceedings of the 3rd ACM/IEEE Symposium on Architecture for networking and communications systems (New York, NY, USA), ACM, 2007,pp. 155-164.

結論

本研究は仮想マシン方式を使って、FPGAで構文解析器を実現した。結果として、2KB以下のファイルの場合、C言語で実装したプログラムと比べて、FPGAでは約 5 倍高速化できた。

今後の課題としては、まずバグを修正し、大きいファイルの場合の性能評価を行う。また、パイプライン・メモ化を導入し、より高速化を図る。さらに、仮想マシン以外の方式を検討する。