



基于 AC791N 系列芯片

硬件设计指南

文档版本：V1.0

发布日期：2022.02.12

版权所有 © 珠海市杰理科技股份有限公司。保留一切权利。

未经本公司书面许可，任何单位及个人不得擅自摘录本文档全部或部分内容，违者将追究其法律责任。

注意

由于产品升级或其他原因，本文档内容会不定期更新。本文档内容仅作为 AC791N 系列芯片硬件设计指南，本文所有陈述不构成任何明示或者暗示的担保。

版本说明

版本号	日期	描述
V1.0	2022-02-12	原始版本

珠海市杰理科技股份有限公司

地址：珠海市香洲区南屏镇科兴路 333 号

网址：<http://www.zh-jieli.com>

目录

第 1 章. 芯片简介.....	1
第 2 章. 最小系统.....	2
2.1. 电源结构.....	错误！未定义书签。
2.1.1. DCDC 电路.....	4
2.1.2. WLVDD14 电源和 WLVDD33 电源.....	4
2.1.3. IOVDD 电源.....	5
2.1.4. 音频模拟供电.....	5
2.2. 晶振电路.....	5
2.3. FLASH 电路.....	6
2.4. RF 电路.....	7
第 3 章. 外围接口设计建议.....	8
3.1. 摄像头电路.....	8
3.2. 推屏电路.....	8
3.2.1. MCU_PAP 屏幕接口.....	9
3.2.2. MCU_EMI 屏幕接口.....	9
3.2.3. MCU_RGB 屏幕接口.....	10
3.2.4. SPI 屏幕接口.....	10
3.3. TF 卡电路.....	11
3.4. 音频 DAC 和 ADC.....	11
3.5. ADKEY.....	11
第 4 章. PCB LAYOUT 布局.....	13
4.1. 晶振模块.....	14
4.2. Flash 模块电路.....	14
4.3. RTC 模块.....	15
4.4. DCDC 电路模块.....	15
4.5. 音频模块.....	16
4.6. RF 射频模块.....	16
第 5 章. 板载天线布局布线.....	18
第 6 章. 发射杂散优化处理.....	19
第 7 章. RF 静电优化处理.....	21
7.1. 通过天线类型优化 RF 静电.....	21
7.2. 通过 ESD 器件优化 RF 静电.....	21
7.3. 通过滤波器优化 RF 静电.....	22
7.4. 通过板级 LAYOUT 处理优化静电.....	22
第 8 章. EMC 优化处理.....	23

第1章. 芯片简介

AC791N 系列芯片（梧桐二代）集成 WiFi 802.11b/g/n 以及双模蓝牙 V2.1 到 V5.0 组合的音视频多媒体系统级 SOC。其集成了主频高达 320MHz 的双核浮点 DSP 处理器，自带 D-cache、I-cache、MMU 等为各类方案提供了强大的运算能力；支持单天线 20MHz 频宽 WiFi 802.11b/g/n AP 和 STA 各种通讯模式，同时提供 ADC/DAC/ISC/推屏等丰富的音视频处理资源，通过自带 PMU 模块可提供多种低功耗工作模式，可使用 LDO 和 DCDC 供电模式满足工作方案的供电管理需求，并且提供了 USB、10Bit_ADC、I2C、SPI、SDIO、Q-decoder、MCPWM、I2C、PDM、SPDIF 等丰富的外设接口。AC791N 系列芯片可适用于高性能无线传输音视频处理的智能设备。

AC791N 的芯片框图如图 1.1 所示。




图 1.1 AC791N 芯片框图

第 2 章. 最小系统

AC791N 系列包含多个不同的封装型号，本文以 AC7916A 为例，阐述该系列芯片的硬件设计要点，其他同系列各封装型号可参照 AC7916A 硬件设计要点进行设计（其他封装型号信息请参照对应的硬件规格书）。

AC7916A 的最小系统包含电源系统、时钟电路、FLASH 电路、RF 电路等，其原理图如图 2.1 所示。




图 2.1 AC7916A 最小系统原理图

2.1. 系统供电

AC791N 系列芯片的供电如 图 2.2 所示。其中芯片主要需要两路外供电源，即 VBAT 和+3.3V，其余电源由芯片内部电源模块产生。




图 2.2 电源结构图

芯片各电源属性说明如 表 2.1 所示。

表 2.1 电源属性表

电源	电源属性	最小	典型	最大	单位	走线宽度	说明
VBAT	系统主电源(I)	2.2	3.7	5.5	V	≥25mil	外接电池（自带 ADC, 可检测电池电压）
IOVDD	IO 逻辑电源(I/O)	2.1	3.3	3.5	V	≥15mil	由芯片内部 LDO 产生；外部负载不大时，可给外部供电，外部带载电流约 100mA；IOVDD 也可由外部+3.3V 供电
AHVDD	音频模块电源(I)	2.1	3.3	3.5	V	≥12mil	固定接芯片 IOVDD
DACVDD	音频模块电源(O)	-	3.0	-	V	≥10mil	DAC 模块电源，可给外部模拟麦供电
RTCVDD	时钟模块电源(I)	2.2	3.0	3.5	V	≥10mil	接纽扣电池或接到 IOVDD
WFVDD33A	RF 模块电源(I)	2.1	3.3	3.5	V	≥20mil	支持 3.3V-3.6V 供电，一般接 3.3V/500mA
WFVDD14	RF 模块电源(I)	1.2	1.4	1.55	V	≥15mil	接到 DCVDD14
DVDD	系统内核电源(O)	0.87	1.2	1.32	V	≥10mil	由芯片内部产生，需外挂旁路滤波电容
DCVDD14	内部电源(I)	1.2	1.4	1.55	V	≥12mil	与 SW 开关信号、功率电感和滤波电容组成 DCDC 降压电路
SFGAT	FLASH 电源(O)	2.1	IOVDD	3.5	V	≥12mil	芯片内部供给外部 FLASH 电源
SDGAT	TF 卡电源(O)	2.1	IOVDD	3.5	V	≥12mil	芯片内部供给外部 TF 卡电源
SW	DCDC 降压电路(O)	-	1.4	-	V	≥15mil	由 SW 开关信号、功率电感和滤波电容组成
备注	电源属性中，I 表示需外供输入，O 表示由芯片输出						

电源系统 Layout 设计 **注意事项**:

所有电源的去耦电容应靠近芯片对应管脚放置，在靠近电容地附近放置适当的接地过孔，保证去耦电容地与芯片衬底（底 PAD）有尽量短的回路。

2.1.1. DCDC 电路

芯片内置 DCDC 电路，配合外部电路产生 1.4V。其外部设计原理图如图 2.3 所示，其中电感取 10uH 的绕线功率电感（额定电流建议选用大于 500mA 的）。PIN40（VBAT）为 DCDC 降压电路的电源输入口，预留两颗滤波电容。斩波信号经外部 LC 电路后产生 1.4V，供给 DCVDD14（DCVDD14 兼顾 DCDC 反馈功能）。1.4V 也供给 WDVDD14 使用，通过电阻连接，R13 默认为 0 欧姆电阻，必要时可贴磁珠改善 WDVDD14 电源质量。




图 2.3 1.4V DCDC 外部电路图

2.1.2. WDVDD14 电源和 WDVDD33 电源

WDVDD14 是射频模块内核电源，其电源质量十分重要，对 RF 性能影响较大，在 PCB 空间允许情况下可预留多个滤波电容位置。PIN2（WDVDD14）、PIN75（WDVDD14）分别预留两颗滤波电容。WDVDD33 电源是 RF 模块 PA 电源，其电源质量同样直接影响 RF 质量。PIN76（WDVDD33）预留两颗滤波电容，通过电阻连接到外部 3.3V，必要时贴上磁珠避免 WIFI 工作时影响外部 3.3V 电源质量，该部分设计原理图如图 2.4 所示。




图 2.4 WDVDD14 和 WDVDD33A 供电电路图

2.1.3. IOVDD 电源

IOVDD 是 GPIO 的电源，可由内部 LDO 供电，供电电压范围可调（2.1V~3.5V），也可给外部供电。当 GPIO 负载较大时，应由外部 3.3V 给 IOVDD 供电。

2.1.4. 音频模拟供电

AC7916A 的 PIN64（AHVDD）是音频模拟电路的供电管脚。如图 2.5 所示，默认由 IOVDD 串电阻供电，必要时可以将 1R 电阻替代为磁珠以改善音频模拟供电质量。Pin63（HPVSS）是模拟地，通过 1R 电阻或者磁珠外接到电池地或者比较干净的地。PIN62（VCM）、PIN61（DACVDD）通过所示滤波电容就近接到 HPVSS 进行滤波。PIN61（DACVDD）是由 AHVDD 产生的电源，可用于外部模拟麦供电，供电电压 3V 左右。




图 2.5 模拟音频电路图

2.2. 晶振电路

AC791N 支持 24M/40M 无源晶振。通过修改软件配置更改晶振类型。通常采用 24M 晶振进行设计，其选型要求如表 2.2 所示。晶振预留匹配电容位。芯片内部设计有可调节电容，通过调用 wfrf_set_xosc（寄存器值，寄存器值）函数调节内部匹配电容大小，电路图如图 2.6 所示。寄存器值 0~15，调大电容值，频率降低，调小电容值，频率增高。调节内部电容不能将频偏调到合适的±30K 内，就需要焊接外部的匹配电容进行调节。

表 2.2 晶振选型要求

指标	参数	单位
晶振频率	24/40	MHz
晶振精度	±10	ppm
负载电容	12	pF




图 2.6 晶振电路图

AC791N 某些封装包含 RTC 时钟接口，支持 32.768K 晶振，用于低功耗模式下计时，选型表如表 2.3 所示，参考电路图如图 2.7 所示。32.768K 晶振需外挂匹配电容，一般设计为 15P，也可根据实际测试进行匹配电容选择。

表 2.3 RTC 晶振选型要求

指标	参数	单位
晶振频率	32.768	KHz
晶振精度	±10	ppm
负载电容	12.5	pF




图 2.7 RTC 电路图

2.3. FLASH 电路

AC791N 系列芯片中，部分芯片内置 Flash，部分芯片需外置 SPI-Flash。外置 SPI-Flash 可由芯片 SFGAT 脚供电，如部分芯片无 SFGAT 脚，可由+3.3V 给 Flash 供电。靠近 FLASH 端，时钟线预留滤波电容，减少时钟信号谐波。原理图如图 2.8 所示。为预防 EMC 问题，Flash 数据和时钟线，串联 0 欧姆进行预留设计，必

要时串 33 欧姆电阻或磁珠来减少 EMC 问题。




图 2.8 FLASH 参考电路原理图

2.4. RF 电路

通常 RF 馈线预留一级天线匹配电路，靠近天线放置。匹配电路前级和后级走线都需按 50 欧姆馈线设计，电路图如图 2.9 所示。如果需过认证，可靠近主控放置滤波器。

PIN1-WFRF 是芯片抗静电最薄弱的 IO，需做一定静电防护措施。板载倒 F 天线由于天线馈线接地，一般不用专门设计静电保护电路；如果是外置天线，为提高抗静电能力，可在靠近天线端预留静电保护电路，详见静电及 EMC 处理章节。




图 2.9 RF 射频馈线电路图

第3章. 外围接口设计建议

AC791N 系列芯片拥有丰富的外围接口，且每个 GPIO 接口拥有多种功能组合。详细功能列表见 AC791N 系列对应芯片的**硬件规格书**。外围详细的设计原理图请参照对应方案的**参考原理图**。本文在此仅就 AC7916A 几种重要的外围接口原理图设计及 LAYOUT 设计注意事项进行说明。

3.1. 摄像头电路

AC7916A 可同时支持两组 DV_Sensor 接口，接口定义如**表 3.1**所示。PA 口仅支持 Sensor0 A 接口，PC 口支持 Sensor0 B 接口和 Sensor1 A 接口。同一组 Sensor 接口，A 接口和 B 接口只能选择其中一个使用，不支持 A 口和 B 口同时使用，比如 PA 口使用了 Sensor0 时,PC 口的 Sensor0 就不能使用，后文屏幕接口也是同样情况。

Sensor 时钟信号 SEN_XCLK 可由芯片任一 GPIO 配置为时钟提供。SEN_XCLK 和 SEN_PCLK 时钟设计时分别预留 RC 滤波电路。其中 SEN_XCLK 的 RC 滤波电路靠近主控放置，必要时 R 贴上 75Ω；SEN_PCLK 的 RC 滤波电路靠近 Sensor 端放置，必要时贴上 100Ω。

表 3.1 DVP_Sensor IO 分配表

IO	Sensor0	IO	Sensor0	Sensor1
PA0	Sensor0_D0_A	PC0	Sensor0_D0_B	Sensor1_D7_A
PA1	Sensor0_D1_A	PC1	Sensor0_D1_B	Sensor1_D6_A
PA2	Sensor0_D2_A	PC2	Sensor0_D2_B	Sensor1_D5_A
PA3	Sensor0_D3_A	PC3	Sensor0_D3_B	Sensor1_D4_A
PA4	Sensor0_D4_A	PC4	Sensor0_D4_B	Sensor1_D3_A
PA5	Sensor0_D5_A	PC5	Sensor0_D5_B	Sensor1_D2_A
PA6	Sensor0_D6_A	PC6	Sensor0_D6_B	Sensor1_D1_A
PA7	Sensor0_D7_A	PC7	Sensor0_D7_B	Sensor1_D0_A
PA8	Sensor0_CLK_A	PC8	Sensor0_CLK_B	Sensor1_CLK_A
PA9	Sensor0_SYNC0_A	PC9	Sensor0_SYNC0_B	Sensor1_SYNC0_A
PA10	Sensor0_SYNC1_A	PC10	Sensor0_SYNC1_B	Sensor1_SYNC1_A
备注：Sensor_CLK 接摄像头 SEN_PCLK, SYNC0 和 SYNC1 可灵活配置成摄像头的 SEN_HSYN 或 SEN_VSYN				

3.2. 推屏电路

AC791N 设计有多种推屏方式，由于不同封装芯片推屏接口不一致，推屏电路部分按 AC791N 全系列芯片进行统一说明，开发者根据具体芯片的管脚分布，选择其中一种推屏方式进行设计。AC791N 主要推屏方式包含 MCU_EMI, MCU_PAP, RGB 屏, SPI 屏四种方式，常规方案支持 320*240@30fps 或 480*320@15fps。下文分别阐述四种推屏方式的硬件接口。

3.2.1. MCU_PAP 屏幕接口

AC791N 系列芯片支持 PAP 的 8080 数据并行屏幕接口。根据不同芯片封装 IO 的不同, 共有表 3.2 所示的 5 种 PAP 推屏接口方式。其中芯片的 WR 接屏幕的 WR 接口, 屏幕端的 RD 可根据实际情况接芯片 RD 或者进行上下拉处理。

表 3.2 MCU PAP 推屏接口

PAP_低 8 位 A 接口		PAP_低 8 位 B 接口		PAP_16 位	
IC IO	SCREEN IO	IC IO	SCREEN IO	IC IO	SCREEN IO
PH0	D0	PH0	D0	PH0	D0
PH1	D1	PH1	D1	PH1	D1
PH2	D2	PH2	D2	PH2	D2
PH3	D3	PH3	D3	PH3	D3
PH4	D4	PH4	D4	PH4	D4
PH5	D5	PH5	D5	PH5	D5
PH6	D6	PH6	D6	PH6	D6
PH7	D7	PH7	D7	PH7	D7
PC9	WR	PE0	WR	PC1	D8
PC10	RD	PC0	RD	PC2	D9
				PC3	D10
PAP_高 8 位 A 接口		PAP_高 8 位 B 接口		PC4	D11
PC1	D8	PE2	D8	PC5	D12
PC2	D9	PE3	D9	PC6	D13
PC3	D10	PE4	D10	PC7	D14
PC4	D11	PE5	D11	PC8	D15
PC5	D12	PE6	D12	PC9	WR
PC6	D13	PE7	D13	PC10	RD
PC7	D14	PE8	D14		
PC8	D15	PE9	D15		
PC9	WR	PE0	WR		
PC10	RD	PC0	RD		

3.2.2. MCU EMI 屏幕接口

AC791N 系列芯片支持 EMI 的 8080 数据并行屏幕接口。根据不同芯片封装 IO 的不同, 共有如表 3.3 所示的 2 种 EMI 推屏接口方式。其中芯片的 WR 接屏幕的 WR 接口。

表 3.3 MCU EMI 推屏接口

EMI 8 位		EMI 16 位	
IC IO	SCREEN IO	IC IO	SCREEN IO
PC1	D0	PC1	D0
PC2	D1	PC2	D1
PC3	D2	PC3	D2
PC4	D3	PC4	D3
PC5	D4	PC5	D4
PC6	D5	PC6	D5
PC7	D6	PC7	D6
PC8	D7	PC8	D7
PC10	WR	PE2	D8
		PE3	D9
		PE4	D10
		PE5	D11
		PE6	D12
		PE7	D13
		PE8	D14
		PE9	D15
		PC10	WR

3.2.3. MCU_RGB 屏幕接口

AC791N 系列芯片支持 RGB 屏幕接口。根据不同芯片封装 IO 的不同，共有如表 3.4 所示的 4 种 RGB666 推屏接口方式。其中 PC8/PC9/PC8/PH3 或者 PA8/PA9/PA8/PH3 可灵活配置为 HSYNC/VSYNC/DCLK/DE。

表 3.4 RGB666 6BIT 推屏接口

RGB666 高 6 位 A 接口		RGB666 低 6 位 A 接口		RGB666 高 6 位 B 接口		RGB666 低 6 位 B 接口	
IC IO	SCREEN IO	IC IO	SCREEN IO	IC IO	SCREEN IO	IC IO	SCREEN IO
PC5	D2	PC7	D0	PA5	D2	PA7	D0
PC4	D3	PC6	D1	PA4	D3	PA6	D1
PC3	D4	PC5	D2	PA3	D4	PA5	D2
PC2	D5	PC4	D3	PA2	D5	PA4	D3
PC1	D6	PC3	D4	PA1	D6	PA3	D4
PC0	D7	PC2	D5	PA0	D7	PA2	D5
PC10	HSYNC	PC10	HSYNC	PA10	HSYNC	PA10	HSYNC
PC9	VSYNC	PC9	VSYNC	PA9	VSYNC	PA9	VSYNC
PC8	DCLK	PC8	DCLK	PA8	DCLK	PA8	DCLK
PH3	DE	PH3	DE	PH3	DE	PH3	DE

根据不同芯片封装 IO 的不同，有表 3.5 所示的 2 种 RGB888 推屏接口方式。

表 3.5 RGB888 8BIT 推屏接口

RGB888 8 位 A 接口		RGB888 8 位 B 接口	
IC IO	SCREEN IO	IC IO	SCREEN IO
PC7	D0	PA7	D0
PC6	D1	PA6	D1
PC5	D2	PA5	D2
PC4	D3	PA4	D3
PC3	D4	PA3	D4
PC2	D5	PA2	D5
PC1	D6	PA1	D6
PC0	D7	PA0	D7
PC10	HSYNC	PA10	HSYNC
PC9	VSYNC	PA9	VSYNC
PC8	DCLK	PA8	DCLK
PH3	DE	PH3	DE

3.2.4. SPI 屏幕接口

AC791N 系列芯片拥有 3 组 SPI 接口，其中 SPI1 和 SPI2 接口可用作推屏，支持单线和双线模式推屏。SPI 推屏接口如下表 3.6 所示。同 SENSOR 部分一样，同一组 SPI 的 A 和 B 接口，不能同时使用。

表 3.6 SPI 屏幕接口

SPI1 单线接口		SPI1 双线接口		SPI2 单线接口		SPI2 双线接口	
IC IO	SCREEN IO	IC IO	SCREEN IO	IC IO	SCREEN IO	IC IO	SCREEN IO
SPI1 A 接口		SPI1 A 接口		SPI2 A 接口		SPI2 A 接口	
PB6	CLK	PB5	DI	PH0	CLK	PH0	CLK
PB7	DO	PB6	CLK	PH1	DO	PH1	DO
		PB7	DO			PH2	DI
SPI1 B 接口		SPI1 B 接口		SPI2 B 接口		SPI2 B 接口	
PC9	CLK	PC8	DI	USBDP A	CLK	PG15	DI
PC10	DO	PC9	CLK	USBDM A	DO	USBDP A	CLK
		PC10	DO			USBDM A	DO

3.3. TF 卡电路

AC791N 系列芯片拥有多组 SDIO 接口,支持单线或者四线模式,具体 IO 分配见对应封装的硬件规格书。其中 TF 卡电路图如图 3.1 所示。四线模式在单线模式基础上,增加 D1/D2/D3 三个数据管脚,提高数据量。TF 卡供电可由芯片的 SDGAT 管脚提供,AC791N 系列一些封装没有 SDGAT 引脚的,可由 3.3V 提供电源。外部供电电源和 TF 卡电源 SD_VDD 之间设计预留一个电阻并放置在 TF 卡端,形成 RC 滤波电路,保证 WIFI 工作时 TF 卡的供电质量。




图 I 单线模式




图 II 四线模式

图 3.1 TF 卡电路图

3.4. 音频 DAC 和 ADC

AC791N 是集成高信噪比音频功能的射频芯片,在音频设计时部分需注意音频的抗干扰设计,否则会出现杂音等问题。主要从音频部分的供电电源、模拟地处理、走线布局三个方面去做抗干扰设计:

- ①AHVDD 是音频模拟部分的供电电源,通过小电阻或者磁珠(不可省略)固定接芯片的 IOVDD 进行供电;
- ②AGND 是模拟地,走线需尽量加粗,避免板边走线,不要和高速信号并行走线,最后在电池端或者干净的地平面处通过小电阻或磁珠(不可省略)接地;
- ③DAC 和麦线路尽量按差分对进行设计走线,如果接口不够也可按单端设计,不管 DAC 和麦是单端还是差分设计,走线尽量用 AGND 包地处理,同样避免板边走线,远离高速信号线。

3.5. ADKEY

AC791N 支持 10Bit ADC (A/D 转换器),一个具有 ADKEY 功能的 IO 可支持多个物理按键。ADKEY 的上拉电源设计为 IOVDD。为避免串键,设计识别电平需间隔 0.3V 以上,ON/OFF 键固定按照 0V 电平设计。ADKEY 的参考电路图如图 3.2 所示。




图 3.2 ADKEY 参考电路图

第4章.PCB LAYOUT 布局

本章从 AC7916A 最小系统布局，讲述 AC791N 系列芯片 LAYOUT 布局要点，其他封装芯片类似。AC7916A 最小系统整体 LAYOUT 布局如图 4.1 所示。




图 4.1 最小系统 4 层板 LAOUT 布局图

各模块逆时针分布如下，下文接下来分模块阐述各模块 LAYOUT 注意要点。

①晶振模块；②FLASH 模块；③RTC 时钟模块；④DCDC 模块；⑤音频模块；⑥RF 射频模块

4.1. 晶振模块

此位置为 24Mhz 晶振，精度要求 $\pm 10\text{ppm}$ 以内，需预留晶振匹配电容位，并且靠近主控芯片放置，晶振的稳定性直接影响 RF 的性能，晶振信号不允许与高速数字信号线平行布线，晶振外壳接地屏蔽（推荐 3225 封装的晶振），晶振走线包地处理，LAYOUT 布局参照图 4.2。




图 4.2 晶振电路布局走线参考

4.2. Flash 模块电路

Flash 靠近主控放置，其时钟线做好包地屏蔽，避免干扰到其他敏感信号。为避免产生严重的 EMC 问题，Flash 时钟线尽量短且避免打过孔。为预防 EMC 问题，Flash 数据和时钟线，串联 0 欧姆进行设计，必要时串 33 欧姆电阻或磁珠减少 EMC 问题，LAYOUT 布局参照图 4.3。




图 4.3 FLASH 布局走线参考

4.3. RTC 模块

图 4.4 为 RTC 晶振模块布局图，此位置为 32.768kHz 晶振，精度要求 $\pm 10\text{ppm}$ 以内，需预留晶振匹配电容位，并且靠近主控芯片放置。晶振走线作包地处理。




图 4.4 RTC 电路布局走线参考

4.4. DCDC 电路模块

图 4.5 中黄色方框标识部分为 1.4V 的 DCDC 降压电路布局图，功率电感靠近芯片的 SW 管脚放置以确保短的走线，这样可减少开关电源工作时对外的辐射；其滤波电容需靠近电感放置，滤波电容地与 PGND 管脚连接尽量短且最终连回芯片衬底。由于 WDVDD14 是由该 1.4V 供电，其电源质量直接影响到 RF 的性能。电感中间禁止铺铜，避免电感的电磁干扰到地平面。




图 4.5 DCDC 电路布局走线参考

4.5. 音频模块

图 4.6 音频部分电路布局图，音频相关电源（AVDDHP、DACVDD、VCOM）的去耦电容需靠近芯片放置，同时保证去耦电容地有良好的地回路，DAC/MIC/AUX 的参考地需单独连接到芯片 AGND，最后 AGND 在靠近功放端接到电源地（AGND 布线需尽量加粗）。

AC791N 系列芯片是集成大功率射频模块和音频模块的多功能芯片。在音频部分的 LAYOUT 处理上需注意抗干扰设计。在模拟电源和地设计时，参照第三章 3.4 节内容。麦及 DAC 走线注意用 AGND 包地处理并远离板边和高速信号线，若是差分设计，严格按差分规则走线。




图 4.6 模拟音频布局走线参考

4.6. RF 射频模块

如图 4.7 所示，WVDD14 及 WVDD33 的滤波电容需靠近主控放置，该部分每个电源 IO 放置两颗滤波电容，其电容地与芯片衬底（底 PAD）有尽量短的回路（靠近电容地就近打过孔），layout 面积受限情况下首选 0201 封装电容。芯片下方和馈线下方的地需保证完整性。RF 馈线需作 50 欧姆阻抗设计，最靠近馈线下方需至少保证一层地平面完整性，以保证馈线阻抗的连续性。

馈线两边均匀打过孔，附近地通过适当数量的过孔连接，保证地的完整性。匹配电路中，如图 4.7 中黄色方框所示，两落地电容位于馈线两侧，并用过孔在最底层接地（过孔不在 TOP 层、中间层接地），以此提高匹配电路的谐波抑制能力。

四层板布局建议：1. 信号层；2. 完整地平面；3. 电源层；4. 信号层。需注意的是，四层板 WVDD14 走线可按照图 4.7 所示，馈线两边的 WVDD14 可通过第 3 层连接。




图 4.7 四层板 RF 电路布局走线参考

两层板布局建议：1. 信号层；2. 地平面（电源层），芯片和馈线下方保证完整地。二层板 WFVDD14 走线可按照图 4.8 所示，馈线两边的 WFVDD14 可通过芯片底部 TOP 层走线连接。




图 4.8 二层板 RF 电路布局走线参考

第 5 章. 板载天线布局布线

1. 板载天线 Layout 时, 板框边缘留 8-10mm 左右的净空区域用于设计和摆放天线, 建议板载天线上覆盖阻焊油墨以防止氧化, 同时要保证天线附近没有任何金属器件 (如: 喇叭磁铁、电池、金属插座、按键、布线、螺丝等), 需保证芯片及天线附近下方铺地平面的完整性 (以此保证馈线特征阻抗的连续性), 各层地平面多用过孔连接, 如图 5.1 所示。




图 5.1 板载天线 LAYOUT 布局示意图

2. 微带馈线布线如图 5.2 所示, 芯片与天线之间的微带馈线应做 50Ω 阻抗匹配。布线线宽一般不小于匹配电感电容的焊盘宽度 (电容电感建议选用 0402 封装)。为保证天线馈线为接近 50Ω 阻抗, 微带馈线在双面板的 LAYOUT 宽度一般取 $0.5\sim 0.6\text{mm}$, 四层板微带馈线走线更窄一些, 其铺地间距一般设为 $0.127\sim 0.15\text{mm}$ (借助工具计算调整或者最好让 PCB 生产厂家进行调整)。馈线应走短直线, 对于无法避免的拐角走线需做圆滑处理, 馈线下方务必完整铺地, 且两边均匀打接地过孔, 以保证 RF 微带馈线阻抗的连续性。




图 5.2 板载天线 LAYOUT 布局示意图

3. 板载天线的阻抗匹配建议使用网络分析仪进行, 测试并选定匹配电感电容参数。同时需要保证测试样机与量产机器一致再进行阻抗匹配, 硬件改板后需要重新匹配。

第 6 章. 发射杂散优化处理

发射杂散最为有效的优化处理办法是增加滤波电路或滤波器。

1. 发射杂散主要为二次谐波、三次谐波等谐波，可在原天线匹配电路基础上增加低通滤波电路，如图 6.1 所示，滤波电路的参考取值（C1 为 0.8pF、L1 为 3nH、C2 为 0.8pF），可根据实际情况进行参数的调整；天线匹配电路的取值（C4、L2、C5 的数值）需根据天线的阻抗匹配来定；而 C3 为滤波电路与天线匹配电路的连接电容（C3 一般取值为 10~20pF），便于调试及测试，可根据 LAYOUT 空间决定是否预留。




图 6.1 组合滤波器馈线设计示意图

2. 滤掉二次、三次等高次谐波除了可以使用上面的滤波电路外还可使用 LPF(低通滤波器)来处理，如图 6.2 所示（滤波器为低通滤波器），低通滤波器的优点：在较低的插入损耗下同时可保证对高次谐波的过滤，且滤波器占 PCB 的面积较小。




图 6.2 集成滤波器馈线设计示意图

3. 发射杂散若除了二次、三次等高次谐波外还存在其他较低频率的杂散，可用 BPF(带通滤波器)去处理，如图 6.2 所示（滤波器为带通滤波器），且带通滤波器可提升芯片 RF 端的抗静电能力。

备注:

- ①滤波器选型需关注的参数（插入损耗/Insertion Loss、回波损耗/Return Loss、衰减/Attenuation）
- ②RF 馈线上相关的电容选型（I 类陶瓷 COG 材质，电容量精度尽可能选高一些）
- ③RF 馈线上相关的电感选型（叠层型/薄膜型高频电感，电感量精度尽可能选高一些）

JIELI TECHNOLOGY

第 7 章. RF 静电优化处理

抗静电能力可以从“防”、“堵”和“疏”三个方面来处理优化

“防”：主要是指在芯片运输、贴片和装机过程中做好静电的防护措施，将生产过程中的静电水平严格控制好，避免生产过程导致的静电损坏。

“堵”：主要是通过增加样机壳体壁厚和密闭性来堵住或削弱静电进入壳体的通路，亦可增大 PCB 离壳体空隙间的距离（RF 天线放置位置应远离壳体间隙和对外接口），以通过增加空气间隙来衰减静电能量。

“疏”：主要是把进入壳体的静电尽快通过接地金属器件/大片地来疏散开。

针对板级的 RF 抗静电处理，可通过以下措施来优化：

7.1. 通过天线类型优化 RF 静电

有地回路的 RF 天线类型本身就具有很强的抗静电能力，此类天线用得最多的是倒 F 型的板载天线（如上文图 5.2 所示），由于倒 F 型天线的一端是直接连到地，当静电从天线端导入时大部分的静电会通过天线的接地处导走，从而提高芯片 RF 端的抗静电能力。

提示：倒 F 型天线的接地点需接到完整的地平面（可通过过孔把其他层也并起来，形成更完整的地平面）；且板载天线建议用阻焊油漆覆盖，除了有助于抗静电外，还可以防止天线氧化保证 RF 的稳定性。

7.2. 通过 ESD 器件优化 RF 静电

对于没有地回路的天线（绝大部分外置天线均为无地回路天线）建议在靠近辐射天线端并接 ESD 器件，如图 7.1 所示，ESD 器件的接地处需为较大片的完整地，且在接地焊盘位置就近打孔连接其他地层平面。由于 ESD 器件存在寄生电容，为避免其对天线馈线阻抗的影响，添加 ESD 器件后需重新匹配测试天线性能。

同理，上述有地回路的天线无法达到静电要求，同样建议使用 ESD 器件处理。




图 7.1 馈线上加静电防护电路示意图

备注：ESD 器件常规选型（双向，工作电压 $V_{RWM} = \pm 4V$ 左右，钳位电压 V_C 与触发电压 V_t 大于 4V 且越低越好（建议值 6V 左右），寄生电容 0.5P 或以下）。

7.3. 通过滤波器优化 RF 静电

BPF(带通滤波器)除了上述的去杂散功能外，同时也有过滤部分静电干扰的能力。由于静电的放电频率能量主要分布在低频区域（低于 2.4G 的 RF 工作频率），因而在馈线中的带通滤波器也可以理解为一个静电衰减器。即便如此，也建议在靠近天线端预留 ESD 器件，如图 7.2 所示。




图 7.2 馈线带有滤波器的静电防护电路示意图

7.4. 通过板级 LAYOUT 处理优化静电

良好的 LAYOUT 亦可提高抗静电的能力，建议如下：

- ①板边为易受静电干扰的地方，因此板边尽量不要走信号线，且最好用 GND 铺铜处理；
- ②外部供电线和 GND 与其它布线之间的距离保持在 0.2mm~0.3mm，必要时通过磁珠隔离外部供电；
- ③USB、SD 卡、按键等外部可接触到的接口应就近预留静电管，必要时可选贴静电管改善抗静电能力；
- ④重要信号线（如 Reset、Clock 等信号线）的安全距离最好大于 0.3mm，减弱静电串入；
- ⑤不同层的 GND 尽可能多地用通孔相连，保证地平面完整性，避免局部地平面抖动导致系统异常；
- ⑥静电有尖角放电特性，铺铜时应尽量避免尖角，有尖角应尽量使其平滑。

第 8 章. EMC 优化处理

预防 EMC 问题的设计成本远小于出现 EMC 问题后整改的成本。建议需过 EMC 认证的板子，预先按照以下建议预留 EMC 整改位置，建议如下：

- ①靠近主控端的 AGND 管脚预留接地电容位，必要时贴上 102 电容；
- ②RF 馈线中预留 BPF 带通滤波器，具体参照第七节的第三部分；
- ③靠近主控端的 IOVDD 管脚预留多一个接地电容位，必要时贴上 103 电容；
- ④靠近主控端的 SFGAT 管脚预留多一个接地电容位，必要时贴上 103 电容；
- ⑤Flash 的 SPI_CLK 和数据线靠近主控端串 33 Ω 电阻，做包地处理，走线尽量短并尽量避免换层走线；
- ⑥Sensor 的 SEN_XCLK 靠近主控端串 75 Ω 电阻，走线需做包地处理，且双层板尽量避免换层走线。而 SEN_PCLK 在靠近 Sensor 端串 100 Ω 电阻，需做包地处理，且双层板尽量避免换层走线；必要时，其他数据线也串电阻进行设计，Sensor 采用镀磁屏蔽的排线。
- ⑦AC791N 多数应用会用到音频功放，当使用**数字功放**时，请按对应设计要求设计 LC 滤波电路。
- ⑧预留**屏蔽罩**位置，覆盖主控和 FLASH 电路部分，必要时可贴上屏蔽罩。
- ⑨高速的信号线均要避免板边走线，同时板边最好为 GND 铺地。

提示：时钟或其他高速翻转的信号线均有可能存在 EMI 问题，可参考上述相关处理。